KR20120078049A - Light emitting diode and method for fabricating the light emitting device - Google Patents

Light emitting diode and method for fabricating the light emitting device Download PDF

Info

Publication number
KR20120078049A
KR20120078049A KR1020100140211A KR20100140211A KR20120078049A KR 20120078049 A KR20120078049 A KR 20120078049A KR 1020100140211 A KR1020100140211 A KR 1020100140211A KR 20100140211 A KR20100140211 A KR 20100140211A KR 20120078049 A KR20120078049 A KR 20120078049A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
electrode
emitting device
conductive
Prior art date
Application number
KR1020100140211A
Other languages
Korean (ko)
Inventor
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100140211A priority Critical patent/KR20120078049A/en
Publication of KR20120078049A publication Critical patent/KR20120078049A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures

Abstract

PURPOSE: A light emitting diode and a manufacturing method thereof are provided to improve the reliability of a light emitting device by increasing an adhesive force between a second electrode and a current blocking layer. CONSTITUTION: A light emitting structure(120) includes a first conductive semiconductor layer, an active layer(124), and a second conductive semiconductor layer. A second electrode(155) is formed on a lower portion of the light emitting structure and includes a first area, which is touched with the light emitting structure, and a second area excluding the first area. A barrier layer is formed between the light emitting structure and the second area. The barrier layer includes an uneven shape on a side which is adjacent to the second electrode.

Description

발광소자 및 그 발광 소자의 제조 방법{Light emitting diode and method for fabricating the light emitting device}Light emitting device and method for manufacturing the light emitting device {Light emitting diode and method for fabricating the light emitting device}

실시예는 발광 소자의 접착력을 강화시켜 안정성과 신뢰성을 개선하는 발광소자 에 관한 것이다.Embodiments relate to a light emitting device that enhances the adhesion of the light emitting device to improve stability and reliability.

반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.Light emitting devices such as light emitting diodes or laser diodes using semiconductors of Group 3-5 or 2-6 compound semiconductor materials of semiconductors have various colors such as red, green, blue and ultraviolet rays due to the development of thin film growth technology and device materials. It is possible to realize efficient white light by using fluorescent materials or combining colors, and it has low power consumption, semi-permanent life, fast response speed, safety and environmental friendliness compared to conventional light sources such as fluorescent and incandescent lamps. Has an advantage.

따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.Therefore, a white light emitting device that can replace a fluorescent light bulb or an incandescent bulb that replaces a Cold Cathode Fluorescence Lamp (CCFL) constituting a backlight of a transmission module of an optical communication means and a liquid crystal display (LCD) display device. Applications are expanding to diode lighting devices, automotive headlights and traffic lights.

이러한 발광 소자의 안정성과 신뢰성은 매우 중요한 요소로, 발광 소자의 안정성과 신뢰성을 개선할 필요성이 있다. The stability and reliability of such a light emitting device is a very important factor, it is necessary to improve the stability and reliability of the light emitting device.

실시예는 발광 소자의 접합력을 개선하여 안정성과 신뢰성을 개선하는 발광소자에 관한 것이다.Embodiments relate to a light emitting device that improves the bonding strength of the light emitting device to improve the stability and reliability.

실시예는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물; 상기 발광구조물 하부에 형성되고, 상기 발광구조물과 접촉되는 제1 영역 및 상기 제1 영역을 제외한 제2 영역을 포함하는 제2 전극; 및 상기 발광구조물과 상기 제2 영역 사이에 형성되는 베리어층을 포함하고, 상기 베리어층은 제2 전극과 인접한 면에 요철 구조를 포함하는 발광 소자를 제공한다.Embodiments include a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; A second electrode formed under the light emitting structure and including a first region in contact with the light emitting structure and a second region except for the first region; And a barrier layer formed between the light emitting structure and the second region, wherein the barrier layer includes a concave-convex structure on a surface adjacent to the second electrode.

이 때, 상기 요철 구조의 골부터 마루까지의 단차는 0.01~0.5㎛로 형성될 수 있다.At this time, the step from the valley to the floor of the uneven structure may be formed in 0.01 ~ 0.5㎛.

또한, 상기 요철 구조는 상기 제2 영역 상에 형성될 수 있다. In addition, the uneven structure may be formed on the second region.

또한, 상기 제2 전극은 오믹층, 반사층, 및 본딩층 중 적어도 하나를 포함할 수 있다. In addition, the second electrode may include at least one of an ohmic layer, a reflective layer, and a bonding layer.

또한, 상기 요철 구조의 적어도 일부에는 상기 오믹층이 형성되고, 상기 요철 구조의 나머지에는 상기 반사층이 형성될 수 있다. In addition, the ohmic layer may be formed on at least a part of the uneven structure, and the reflective layer may be formed on the rest of the uneven structure.

또한, 상기 베리어층은 채널층, 및 전류 제한층 중 적어도 하나를 포함할 수 있다. In addition, the barrier layer may include at least one of a channel layer and a current limiting layer.

또한, 상기 채널층은 상기 제2 전극과 인접한 면에 요철 구조를 포함하고, 상기 전류제한층은 상기 요철 구조를 포함하지 않을 수 있다. In addition, the channel layer may include an uneven structure on a surface adjacent to the second electrode, and the current limiting layer may not include the uneven structure.

또한, 상기 발광 소자는 상기 발광구조물 상부에 상기 베리어층과 수직적으로 일부분 중첩되도록 형성되는 제1 전극을 적어도 하나 이상 포함할 수 있다. In addition, the light emitting device may include at least one first electrode formed to partially overlap the barrier layer on the light emitting structure.

또한, 상기 발광 소자는 상기 제2 전극 하부에 형성되는 전도층을 더 포함할 수 있다. The light emitting device may further include a conductive layer formed under the second electrode.

또한, 상기 전도층은 상기 발광 구조물로 향하는 돌출부를 적어도 하나 이상 포함할 수 있다. In addition, the conductive layer may include at least one protrusion toward the light emitting structure.

또한, 상기 제2 전극은 상기 전도층에 포함된 상기 적어도 하나 이상의 돌출부를 감쌀 수 있다.In addition, the second electrode may surround the at least one protrusion included in the conductive layer.

실시예에 따른 발광소자는 접합력을 개선하여 안정성과 신뢰성을 개선하는 효과가 있다.The light emitting device according to the embodiment has the effect of improving the bonding strength to improve the stability and reliability.

도 1은 발광 소자의 일실시예를 도시한 도면이고,
도 2a 내지도 2k는 발광소자의 일실시예를 제조방법을 나타낸 도면이고,
도 3은 베리어층에 요철 구조가 형성되고, 요철 구조에 제2 전극이 형성되는 일실시예를 도시한 도면,
도 4는 베리어층에 요철 구조가 형성되고, 요철 구조에 제2 전극이 형성되는 다른 실시예를 도시한 도면,
도 5는 발광소자 패키지의 일실시예를 나타낸 도면이다.
1 is a view showing an embodiment of a light emitting device,
2A to 2K are views illustrating a method of manufacturing an embodiment of a light emitting device;
3 is a view illustrating an embodiment in which a concave-convex structure is formed in the barrier layer, and a second electrode is formed in the concave-convex structure;
4 is a view showing another embodiment in which the uneven structure is formed in the barrier layer, and the second electrode is formed in the uneven structure;
5 is a view showing an embodiment of a light emitting device package.

이하 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.

상기의 실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the above embodiments, each layer (region), region, pattern or structures may be "on" or "under" the substrate, each layer (layer), region, pad or pattern. In the case of what is described as being formed, "on" and "under" include both being formed "directly" or "indirectly" through another layer. In addition, the criteria for the top or bottom of each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description. In addition, the size of each component does not necessarily reflect the actual size.

도 1은 발광 소자의 일실시예의 단면을 나타낸 도면이다. 1 is a cross-sectional view of an embodiment of a light emitting device.

도 1에 도시된 바와 같이. 제1 실시예의 발광 소자는 지지기판(160) 상으로 형성된 결합층(150), 결합층(150) 상으로 형성된 전도층(170), 전도층(170) 상으로 형성되는 제2 전극(155), 제2 전극(155) 상으로 형성된 전류 제한층(135) 및 채널층(180), 제1 도전형 반도체층(122) 및 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120), 제1 도전형 반도체층(122) 상에 형성되는 제1 전극(190)을 포함할 수 있다. 여기서, 제2 전극(155) 상으로 형성되는 전류 제한층(135)과 채널층(180)은 베리어층으로 정의될 수 있다. 또한, 제2 전극(155)은 오믹층(130) 및 반사층(140) 중 적어도 하나를 포함할 수 있다. As shown in FIG. 1. The light emitting device of the first embodiment includes a bonding layer 150 formed on the support substrate 160, a conductive layer 170 formed on the bonding layer 150, and a second electrode 155 formed on the conductive layer 170. And a current limiting layer 135 and a channel layer 180 formed on the second electrode 155, a first conductive semiconductor layer 122, an active layer 124, and a second conductive semiconductor layer 126. The light emitting structure 120 may include a first electrode 190 formed on the first conductive semiconductor layer 122. Here, the current limiting layer 135 and the channel layer 180 formed on the second electrode 155 may be defined as a barrier layer. In addition, the second electrode 155 may include at least one of the ohmic layer 130 and the reflective layer 140.

도시된 바와 같이 발광 소자에는 지지기판(160) 상에 결합층(150 및 전도층(170), 전도층(170) 상으로 형성되는 제2 전극(155)이 형성될 수 있다.As illustrated, the light emitting device may have a second electrode 155 formed on the coupling layer 150, the conductive layer 170, and the conductive layer 170 on the support substrate 160.

지지기판(160)은 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 및 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 예를 들어, 금(Au), 구리합금(Cu Alloy), 니켈(Ni-nickel), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 등을 선택적으로 포함할 수 있다. 상기 도전성 지지기판(160)을 형성시키는 방법은 전기화학적인 금속증착방법이나 유테틱 메탈을 이용한 본딩 방법 등을 사용할 수 있다.The support substrate 160 may be made of a material selected from the group consisting of molybdenum (Mo), silicon (Si), tungsten (W), copper (Cu), and aluminum (Al) or alloys thereof. For example, gold (Au), copper alloy (Cu Alloy), nickel (Ni-nickel), copper-tungsten (Cu-W), carrier wafers (e.g. GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga 2 O 3, etc.) may be optionally included. The conductive support substrate 160 may be formed using an electrochemical metal deposition method or a bonding method using a eutectic metal.

그리고, 지지기판(160) 상으로는 전도층(170)과의 결합을 위하여 결합층(150)을 형성할 수 있다. 결합층(150)은 예를 들어, 금(Au), 주석(Sn), 인듐(In), 은(Ag), 니켈(Ni), 나이오븀(Nb) 및 구리(Cu)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 형성될 수 있다.In addition, the bonding layer 150 may be formed on the support substrate 160 to be bonded to the conductive layer 170. The bonding layer 150 is, for example, from the group consisting of gold (Au), tin (Sn), indium (In), silver (Ag), nickel (Ni), niobium (Nb) and copper (Cu). It may be formed of the material selected or alloys thereof.

전도층(170)은 니켈(Ni-nickel), 백금(Pt), 티탄(Ti), 텅스텐(W), 바나듐(V), 철(Fe), 몰리브덴(Mo)로 구성되는 군으로부터 선택되는 물질 또는 이들이 선택적으로 포함된 합금으로 이루어질 수 있다. The conductive layer 170 is a material selected from the group consisting of nickel (Ni-nickel), platinum (Pt), titanium (Ti), tungsten (W), vanadium (V), iron (Fe), and molybdenum (Mo). Or they may be made of an alloy optionally included.

전도층(170)은 발광 소자의 제조 공정상 발생할 수 있는 기계적 손상(깨짐 또는 박리 등)을 최소화할 수 있는 효과가 있다. 또한, 전도층(170)은 지지기판(160) 또는 결합층(150)을 구성하는 금속 물질이 발광 구조물(120)으로 확산되는 것을 방지하는 효과가 있다. The conductive layer 170 has an effect of minimizing mechanical damage (breaking or peeling, etc.) that may occur in the manufacturing process of the light emitting device. In addition, the conductive layer 170 has an effect of preventing the metal material constituting the support substrate 160 or the bonding layer 150 from being diffused into the light emitting structure 120.

또한, 실시예에 따라 상기 전도층(170)은 상기 발광 구조물로 향하는 적어도 한 개 이상의 돌출부를 포함하여 발광 소자의 접합력을 개선할 수 있다. 이 때, 상기 제2 전극(155)은 상기 전도층에 포함된 상기 돌출부를 감쌀 수 있다.In addition, according to an embodiment, the conductive layer 170 may include at least one protrusion toward the light emitting structure to improve the bonding strength of the light emitting device. In this case, the second electrode 155 may surround the protrusion included in the conductive layer.

전도층 상으로는 제2 전극(155)이 형성될 수 있다. 제2 전극(155)은 반사층(140), 및 오믹층(130) 중 적어도 한 층을 포함할 수 있다. The second electrode 155 may be formed on the conductive layer. The second electrode 155 may include at least one of the reflective layer 140 and the ohmic layer 130.

제2 전극(155)은 오믹 접촉을 위해 제2 도전형 반도체층(126)의 아래에 층 또는 복수의 패턴으로 형성될 수 있고, 반사 금속으로 오믹 접촉되거나 전도성 산화물을 이용하여 오믹 접촉될 수 있다.The second electrode 155 may be formed in a layer or a plurality of patterns under the second conductive semiconductor layer 126 for ohmic contact, and may be ohmic contact with a reflective metal or ohmic contact using a conductive oxide. .

제2 전극(155)은 상기 금속과 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다.The second electrode 155 may be formed of the metal, indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), and IGTO (IGTO). among indium gallium tin oxide (AZO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IrOx, RuOx, RuOx / ITO, Ni / IrOx / Au, and Ni / IrOx / Au / ITO It may include at least one, but is not limited to such materials.

또한, 제2 전극(155)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 이루어질 수 있다. 또한 제2 전극(155)은 오믹 특성을 갖는 반사 전극 재료로 단층 또는 다층으로 형성될 수 있다. In addition, the second electrode 155 may be made of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, and a selective combination thereof. In addition, the second electrode 155 may be formed as a single layer or multiple layers of a reflective electrode material having ohmic characteristics.

또한 제2 전극(155)은 본딩층(미도시)을 포함할 수 있으며, 이때 본딩층(미도시)은 배리어 금속(barrier metal), 또는 본딩 금속, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다.In addition, the second electrode 155 may include a bonding layer (not shown), wherein the bonding layer (not shown) may be a barrier metal or a bonding metal such as Ti, Au, Sn, and Ni. It may include at least one of Cr, Ga, In, Bi, Cu, Ag or Ta.

제2 전극(155)은 오믹층/반사층/본딩층의 구조이거나, 오믹층/반사층의 적층 구조이거나, 반사층(오믹 포함)/본딩층의 구조일 수 있으나, 이에 대해 한정하지는 않는다. The second electrode 155 may be a structure of an ohmic layer / reflective layer / bonding layer, a stacked structure of an ohmic layer / reflective layer, or a structure of a reflective layer (including ohmic) / bonding layer, but is not limited thereto.

반사층(140)은 알루미늄(Al), 은(Ag), 니켈(Ni), 백금(Pt), 로듐(Rh), 혹은 Al이나 Ag이나 Pt나 Rh를 포함하는 합금을 포함하는 금속층으로 이루어지거나, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있다. 또한 반사층(140)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 또한 반사층(140)을 발광 구조물(예컨대, 제2 도전형 반도체층(126))과 오믹 접촉하는 물질로 형성할 경우, 오믹층(130)은 별도로 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다. 반사층(140)은 상기 활성층(124)에서 발생된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다.The reflective layer 140 is made of a metal layer including aluminum (Al), silver (Ag), nickel (Ni), platinum (Pt), rhodium (Rh), or an alloy containing Al, Ag, Pt, or Rh, It may be formed in multiple layers using the metal material and light transmitting conductive materials such as IZO, IZTO, IAZO, IGZO, IGTO, AZO, and ATO. In addition, the reflective layer 140 may be laminated with IZO / Ni, AZO / Ag, IZO / Ag / Ni, AZO / Ag / Ni, or the like. In addition, when the reflective layer 140 is formed of a material in ohmic contact with the light emitting structure (eg, the second conductivity-type semiconductor layer 126), the ohmic layer 130 may not be separately formed, but is not limited thereto. The reflective layer 140 may effectively reflect the light generated by the active layer 124 to greatly improve the light extraction efficiency of the light emitting device.

오믹층(130)은 발광 구조물(예컨대, 제2 도전형 반도체층(126))의 하면에 오믹 접촉되며, 층 또는 복수의 패턴으로 형성될 수 있다. 오믹층(130)은 투광성 전도층과 금속이 선택적으로 사용될 수 있으며, 약 200 옹스트롱의 두께로 적층될 수 있다. 상기 오믹층(130)은 투광성 전도층과 금속을 선택적으로 사용할 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다. 그리고, 상기 오믹층(130)은 스퍼터링법이나 전자빔 증착법에 의하여 형성될 수 있다.The ohmic layer 130 is in ohmic contact with a lower surface of the light emitting structure (eg, the second conductivity-type semiconductor layer 126), and may be formed in a layer or a plurality of patterns. The ohmic layer 130 may be selectively formed of a light transmissive conductive layer and a metal, and may be stacked to a thickness of about 200 angstroms. The ohmic layer 130 may selectively use a light transmissive conductive layer and a metal. For example, indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), and indium aluminum zinc (AZO) oxide), IGZO (indium gallium zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON (IZO Nitride), AGZO (Al- Ga ZnO), IGZO (In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au, and Ni / IrOx / Au / ITO, Ag, Ni, Cr, Ti, Al, Rh , Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, can be formed including at least one of Hf, and is not limited to these materials. The ohmic layer 130 may be formed by sputtering or electron beam deposition.

제2 전극(155)은 발광구조물(120) 하부에 형성되고, 상기 발광구조물(120)과 접촉되는 제1 영역 및 상기 제1 영역을 제외한 제2 영역을 포함할 수 있다. The second electrode 155 may be formed under the light emitting structure 120, and may include a first region in contact with the light emitting structure 120 and a second region except for the first region.

발광구조물(120)과 제2 전극(155)의 제2 영역 사이에는 베리어층, 즉 전류 제한층(135) 또는 채널층(180)이 형성될 수 있다. 이 때, 베리어층은 제2 전극과 인접한 면에 요철구조를 포함할 수 있다. A barrier layer, that is, a current limiting layer 135 or a channel layer 180, may be formed between the light emitting structure 120 and the second region of the second electrode 155. In this case, the barrier layer may include a concave-convex structure on a surface adjacent to the second electrode.

베리어층 중 전류 제한층(135)는 발광 구조물(120)로 흐르는 전류의 흐름을 수평방향으로 분산하여, 과전류에 의한 발광 소자의 오작동을 방지하여 발광 소자의 안정성 및 신뢰성을 높일 수 있는 효과가 있다.The current limiting layer 135 of the barrier layer distributes the flow of current flowing to the light emitting structure 120 in the horizontal direction, thereby preventing malfunction of the light emitting device due to overcurrent, thereby increasing stability and reliability of the light emitting device. .

전류 제한층(135)은 제2 전극(155)과 발광 구조물(120) 사이에 형성될 수 있다. 전류 제한층(135)은 금속, 반사층(140) 보다 전기 전도성이 낮은 물질, 제2 도전형 반도체층(126)과 쇼트키 접촉(Schottky contact)을 형성하는 물질, 또는 전기 절연성 물질을 이용하여 형성될 수 있다. 예를 들어, 전류 제한층(135)은 ZnO, SiO2, SiON, Si3N4, Al2O3 , TiO2, Ti, Al, Cr 중 적어도 하나를 포함할 수 있다.The current limiting layer 135 may be formed between the second electrode 155 and the light emitting structure 120. The current limiting layer 135 is formed using a metal, a material having a lower electrical conductivity than the reflective layer 140, a material forming a Schottky contact with the second conductive semiconductor layer 126, or an electrically insulating material. Can be. For example, the current limiting layer 135 is formed of ZnO, SiO 2 , SiON, It may include at least one of Si 3 N 4 , Al 2 O 3, TiO 2 , Ti, Al, Cr.

전류 제한층(135)은 상기 제2 전극(155)과 인접한 면에 형성되는 요철 구조를 포함할 수 있다. 이 때, 요철 구조는 주기적 또는 비주기적으로 형성될 수 있으며, 요철 형상은 제한받지 않는다. 예를 들어, 요철 형상은 사각, 반구, 세모, 사다리꼴 등 단일 또는 복합적인 형태의 형상을 모두 포함한다. The current limiting layer 135 may include an uneven structure formed on a surface adjacent to the second electrode 155. At this time, the uneven structure may be formed periodically or aperiodic, the uneven shape is not limited. For example, the concave-convex shape includes all shapes of single or complex shapes such as square, hemisphere, triangle, and trapezoid.

상기 요철 구조는 습식 에칭 공정 또는 드라이 에칭 공정을 사용하여 형성하거나, 습식 에칭 공정 및 드라이 에칭 공정을 사용하여 형성할 수 있다. The uneven structure may be formed using a wet etching process or a dry etching process, or may be formed using a wet etching process and a dry etching process.

상기 드라이 에칭 방법은 플래즈마 에칭, 스퍼터 에칭, 이온 에칭 등이 사용될 수 있으며, 습식 에칭 공정은 PEC(Photo Chemical Wet-etching) 공정 등이 사용될 수 있다. The dry etching method may be plasma etching, sputter etching, ion etching, etc., and the wet etching process may be a PEC (Photo Chemical Wet-etching) process.

이 때, PEC 공정의 경우, 식각액의 양과 전류제한층(135)을 이루는 물질의 결정성에 의한 식각 속도 차이 등을 조절함으로써, 미세 크기의 요철의 형상을 조절할 수 있다. 또한, 마스크를 형성한 후 에칭을 통하여 요철 형상을 주기적으로 조정할 수도 있다. In this case, in the PEC process, the shape of the irregularities having a fine size may be controlled by controlling the etching rate difference due to the amount of the etchant and the crystallinity of the material forming the current limiting layer 135. After the mask is formed, the uneven shape may be periodically adjusted through etching.

실시예에 따라 상기 요철 구조의 마루로부터 골까지의 단차는 여러가지 범위의 값으로 형성될 수 있는데, 예를 들어, 0.01~0.5㎛로 형성될 수 있다.According to an embodiment, the step from the floor to the valley of the uneven structure may be formed in various ranges of values, for example, may be formed in 0.01 ~ 0.5㎛.

전류 제한층(135)의 요철 구조 하로는 제2 전극(155)이 형성될 수 있다. 또한, 실시예에 따라 전류 제한층(135)의 요철구조 하부로 제2 전극(155)을 구성하는 오믹층(130) 및 반사층(135)이 순차적으로 형성될 수도 있다. The second electrode 155 may be formed under the uneven structure of the current limiting layer 135. In some embodiments, the ohmic layer 130 and the reflective layer 135 constituting the second electrode 155 may be sequentially formed under the uneven structure of the current limiting layer 135.

예를 들어, 요철 구조의 적어도 일부에는 상기 오믹층(130)이 형성되고, 상기 요철 구조의 나머지에는 상기 반사층(140)이 형성될 수 있다. For example, the ohmic layer 130 may be formed on at least a portion of the uneven structure, and the reflective layer 140 may be formed on the rest of the uneven structure.

따라서, 실시예는 전류 제한층(135)은 제2 전극(155)과 인접한 면에 형성되는 요철 구조를 포함하고, 요철 구조 하부로 제2 전극(155)이 이 형성되므로, 전류 제한층(135)과 제2 전극(155)의 접합력을 개선하여, 전류 제한층(135)과 제2 전극(155) 사이의 접착력 약화로 인한 발광 소자의 기계적 손상(예를 들어, 박리)를 방지하고, 발광 소자의 기계적 손상을 최소화함으로써, 발광 소자의 안정성과 신뢰성을 높일 수 있는 효과가 있다. Therefore, in the embodiment, the current limiting layer 135 includes an uneven structure formed on a surface adjacent to the second electrode 155, and since the second electrode 155 is formed under the uneven structure, the current limiting layer 135 is formed. ) And the adhesion between the second electrode 155 and the second electrode 155 to prevent mechanical damage (for example, peeling) of the light emitting device due to the weakening of the adhesive force between the current limiting layer 135 and the second electrode 155, and By minimizing the mechanical damage of the device, there is an effect that can increase the stability and reliability of the light emitting device.

베리어층 중 채널층(180)은 금속물질 및 절연물질 중 적어도 하나를 포함할 수 있으며, 금속물질인 경우에는 오믹층(130)을 이루는 물질보다 전기 전도성이 낮은 물질을 사용하여, 오믹층(130)에 인가되는 전류가 채널층(180)으로 인가되지 않도록 할 수 있다.The channel layer 180 of the barrier layer may include at least one of a metal material and an insulating material. In the case of the metal material, the channel layer 180 may be formed of a material having lower electrical conductivity than the material forming the ohmic layer 130. ) May not be applied to the channel layer 180.

예를 들어, 채널층(180)은 티탄(Ti), 니켈(Ni), 백금(Pt), 납(Pb), 로듐(Rh), 이리듐(Ir) 및 텅스텐(W) 중 적어도 하나를 포함하거나, 또는 산화알루미늄(Al2O3), 산화실리콘(SiO2), 질화실리콘(Si3N4) 및 산화티탄(TiOx) 중 적어도 하나를 포함하거나, 또는 산화인듐주석(ITO, Indium Tin Oxide), 알루미늄산화아연(AZO, aluminum zinc oxide) 및 인듐 아연 산화물(IZO, Indium Zinc Oxide) 중 적어도 하나를 포함할 수 있으나, 바람직하게는 티탄(Ti), 니켈(Ni), 백금(Pt), 텅스텐(W), 몰리브덴(Mo), 바나듐(V), 철(Fe) 중 적어도 하나를 포함할 수 있다. 또한, 실시예에 따라 채널층(180)은 전류 제한층(135)를 이루는 물질과 동일한 물질로 형성될 수도 있다. For example, the channel layer 180 may include at least one of titanium (Ti), nickel (Ni), platinum (Pt), lead (Pb), rhodium (Rh), iridium (Ir), and tungsten (W). Or at least one of aluminum oxide (Al 2 O 3 ), silicon oxide (SiO 2 ), silicon nitride (Si 3 N 4 ), and titanium oxide (TiO x ), or indium tin oxide (ITO) ), Aluminum zinc oxide (AZO) and indium zinc oxide (IZO, Indium Zinc Oxide) may include at least one, preferably titanium (Ti), nickel (Ni), platinum (Pt), It may include at least one of tungsten (W), molybdenum (Mo), vanadium (V), iron (Fe). In some embodiments, the channel layer 180 may be formed of the same material as the material forming the current limiting layer 135.

채널층(180)은 발광 구조물(120)의 식각 시, 채널층(180) 하부에 위치한 구성들을 식각으로부터 보호하고, 발광 소자를 안정감있게 지지하여 제조 공정상 발생할 수 있는 손상으로부터 보호하는 효과가 있다. When the light emitting structure 120 is etched, the channel layer 180 protects the components disposed under the channel layer 180 from etching, and stably supports the light emitting device to protect against damages that may occur in the manufacturing process. .

실시예에 따라, 채널층(180)은 제2 전극(155)과 인접한 면에 형성되는 요철 구조를 포함할 수 있다. 이 때, 요철 구조는 주기적 또는 비주기적으로 형성될 수 있으며, 요철 형상은 제한받지 않는다. 예를 들어, 요철 형상은 사각, 반구, 세모, 사다리꼴 등 단일 또는 복합적인 형태의 형상을 모두 포함한다. In some embodiments, the channel layer 180 may include an uneven structure formed on a surface adjacent to the second electrode 155. At this time, the uneven structure may be formed periodically or aperiodic, the uneven shape is not limited. For example, the concave-convex shape includes all shapes of single or complex shapes such as square, hemisphere, triangle, and trapezoid.

상기 요철 구조는 습식 에칭 공정 또는 드라이 에칭 공정을 사용하여 형성하거나, 습식 에칭 공정 및 드라이 에칭 공정을 사용하여 형성할 수 있다. The uneven structure may be formed using a wet etching process or a dry etching process, or may be formed using a wet etching process and a dry etching process.

상기 드라이 에칭 방법은 플래즈마 에칭, 스퍼터 에칭, 이온 에칭 등이 사용될 수 있으며, 습식 에칭 공정은 PEC(Photo Chemical Wet-etching) 공정 등이 사용될 수 있다. The dry etching method may be plasma etching, sputter etching, ion etching, etc., and the wet etching process may be a PEC (Photo Chemical Wet-etching) process.

이 때, PEC 공정의 경우, 식각액의 양과 채널층(180)을 이루는 물질의 결정성에 의한 식각 속도 차이 등을 조절함으로써, 미세 크기의 요철의 형상을 조절할 수 있다. 또한, 마스크를 형성한 후 에칭을 통하여 요철 형상을 주기적으로 조정할 수도 있다. At this time, in the PEC process, by adjusting the amount of the etchant and the etching speed difference due to the crystallinity of the material constituting the channel layer 180, the shape of the irregularities of the fine size can be adjusted. After the mask is formed, the uneven shape may be periodically adjusted through etching.

이 때, 상기 요철 구조의 마루로부터 골까지의 단차는 0.01~0.5㎛로 형성될 수 있다.At this time, the step from the floor to the valley of the uneven structure may be formed in 0.01 ~ 0.5㎛.

채널층(180)의 요철 구조 하로는 제2 전극(155)이 형성될 수 있다. 이 때, 채널층(180)의 요철구조 하부로 오믹층(130) 및 반사층이 순차적으로 형성될 수도 있다.The second electrode 155 may be formed under the uneven structure of the channel layer 180. In this case, the ohmic layer 130 and the reflective layer may be sequentially formed below the uneven structure of the channel layer 180.

따라서, 실시예는 채널층(180)은 상기 오믹층(130) 또는 반사층(140)과 인접한 면에 형성되는 요철 구조를 포함하고, 요철 구조 하부로 오믹층(130) 또는 반사층(140)이 형성되므로, 전류 제한층(135)과 오믹층(130) 또는 반사층(140)의 접합력을 개선하여, 전류 제한층(135)과 오믹층(130) 또는 반사층(140) 사이의 접착력 약화로 인한 발광 소자의 기계적 손상(예를 들어, 박리)를 방지하고, 발광 소자의 기계적 손상을 최소화함으로써, 발광 소자의 안정성과 신뢰성을 높일 수 있는 효과가 있다. Accordingly, in an embodiment, the channel layer 180 includes an uneven structure formed on a surface adjacent to the ohmic layer 130 or the reflective layer 140, and the ohmic layer 130 or the reflective layer 140 is formed under the uneven structure. Therefore, by improving the bonding force between the current limiting layer 135 and the ohmic layer 130 or the reflective layer 140, the light emitting device due to the weakening of the adhesive force between the current limiting layer 135 and the ohmic layer 130 or the reflective layer 140 By preventing the mechanical damage (for example, peeling) of the, and by minimizing the mechanical damage of the light emitting device, there is an effect that can increase the stability and reliability of the light emitting device.

그리고, 상기 제1 도전형 반도체층(122)은 제1 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있으며, 상기 제1 도전형 반도체층(112)이 N형 반도체층인 경우, 상기 제1 도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.The first conductivity-type semiconductor layer 122 may be implemented as a group III-V compound semiconductor doped with a first conductivity type dopant, and the first conductivity type semiconductor layer 112 may be an N-type semiconductor layer. In this case, the first conductivity type dopant may be an N type dopant and may include Si, Ge, Sn, Se, Te, but is not limited thereto.

그리고, 상기 활성층(124)은 제1 도전형 반도체층(122)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(126)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.In addition, the active layer 124 may be formed by integrating electrons injected through the first conductivity-type semiconductor layer 122 and holes injected through the second conductivity-type semiconductor layer 126 that are formed thereafter to form an active layer (light emitting layer) material. It is a layer that emits light with energy determined by the energy band.

그리고, 상기 제2 도전형 반도체층(126)은 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(126)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.The second conductivity-type semiconductor layer 126 may be a Group III - V compound semiconductor doped with a second conductivity type dopant, for example, In x Al y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ And 1, 0 ≦ x + y ≦ 1). When the second conductive semiconductor layer 126 is a P-type semiconductor layer, the second conductive dopant may include Mg, Zn, Ca, Sr, Ba, and the like as a P-type dopant.

제1 도전형 반도체층(122) 상으로는 요철 구조를 형성하여 광 적출 효율을 향상시킨다. 이 때, 상기 요철 구조는 드라이 에칭 공정을 사용하거나, PEC 방법이나 마스크를 형성한 후 에칭을 통하여 형성될 수도 있다. 상기 드라이 에칭 방법은 플래즈머 에칭, 스퍼터 에칭, 이온 에칭 등이 사용될 수 있다. An uneven structure is formed on the first conductive semiconductor layer 122 to improve light extraction efficiency. In this case, the uneven structure may be formed by using a dry etching process or by etching after forming a PEC method or a mask. The dry etching method may be used such as plasma etching, sputter etching, ion etching and the like.

이러한 발광구조물의 요철 구조는 활성층(124)에서 발광되어 제1 도전형 반도체층(122)으로 입사되는 및의 입사각을 변화시켜 제1 도전형 반도체층(122) 표면에서의 전반사를 감소시켜 광추출 효과를 증대시킬 수 있고, 활성층(124)에서 발광된 빛이 이 발광구조물 내부에서 흡수되는 것을 감소시켜서 발광효율을 높일 수 있다. The uneven structure of the light emitting structure changes the incident angle of and emitted from the active layer 124 to the first conductivity type semiconductor layer 122 to reduce the total reflection on the surface of the first conductivity type semiconductor layer 122 to extract light. The effect can be increased, and the luminous efficiency of the light emitted from the active layer 124 can be reduced by reducing the absorption of the light in the light emitting structure.

요철 구조는 주기적 또는 비주기적으로 형성될 수 있으며, 요철 형상은 제한받지 않는다. 예를 들어, 요철 형상은 사각, 반구, 세모, 사다리꼴 등 단일 또는 복합적인 형태의 형상을 모두 포함한다. The uneven structure may be formed periodically or aperiodically, and the uneven shape is not limited. For example, the concave-convex shape includes all shapes of single or complex shapes such as square, hemisphere, triangle, and trapezoid.

상기 요철 구조는 습식 에칭 공정 또는 드라이 에칭 공정을 사용하여 형성하거나, 습식 에칭 공정 및 드라이 에칭 공정을 사용하여 형성할 수 있다. The uneven structure may be formed using a wet etching process or a dry etching process, or may be formed using a wet etching process and a dry etching process.

상기 드라이 에칭 방법은 플래즈마 에칭, 스퍼터 에칭, 이온 에칭 등이 사용될 수 있으며, 습식 에칭 공정은 PEC(Photo Chemical Wet-etching) 공정 등이 사용될 수 있다. The dry etching method may be plasma etching, sputter etching, ion etching, etc., and the wet etching process may be a PEC (Photo Chemical Wet-etching) process.

이 때, PEC 공정의 경우, 식각액(가령, KOH)의 양과 GaN 결정성에 의한 식각 속도 차이 등을 조절함으로써, 미세 크기의 요철의 형상을 조절할 수 있다. 또한, 마스크를 형성한 후 에칭을 통하여 요철 형상을 주기적으로 조정할 수도 있다. At this time, in the case of the PEC process, by adjusting the amount of the etching liquid (eg, KOH) and the etching rate difference by the GaN crystallinity, it is possible to control the shape of the irregularities of the fine size. After the mask is formed, the uneven shape may be periodically adjusted through etching.

그리고, 제1 도전형 반도체층(122) 상으로 제1 전극(190)이 형성되는데, 상기 제1 전극(190)은 몰리브덴(Mo), 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt), 바나듐(V), 텅스텐(W), 납(Pd), 구리(Cu), 로듐(Rh) 및 이리듐(Ir) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어진다.In addition, a first electrode 190 is formed on the first conductive semiconductor layer 122, and the first electrode 190 is formed of molybdenum (Mo), chromium (Cr), nickel (Ni), and gold (Au). , Aluminum (Al), titanium (Ti), platinum (Pt), vanadium (V), tungsten (W), lead (Pd), copper (Cu), rhodium (Rh) and iridium (Ir) It consists of a metal or an alloy of these metals.

각 구성에 대한 상세 설명은 도 2a 내지 도 2g를 참조하여 상세히 설명한다.Detailed description of each configuration will be described in detail with reference to FIGS. 2A to 2G.

도 2a 내지도 2g는 발광소자의 일실시예의 제조방법을 나타낸 도면이다.2A to 2G illustrate a method of manufacturing an embodiment of a light emitting device.

도 2a에 도시된 바와 같이 기판(100)을 준비하다. 상기 기판(100)은 전도성 기판 또는 절연성 기판으로 이루어질 수 있으며, 예를 들어, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 상기 기판(100) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 기판(100)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.The substrate 100 is prepared as shown in FIG. 2A. The substrate 100 may be formed of a conductive substrate or an insulating substrate. For example, sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga 2 0 At least one of three may be used. An uneven structure may be formed on the substrate 100, but is not limited thereto. Impurities on the surface may be removed by wet cleaning the substrate 100.

그리고, 상기 기판(100) 상에 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120)을 형성할 수 있다.In addition, the light emitting structure 120 including the first conductive semiconductor layer 122, the active layer 124, and the second conductive semiconductor layer 126 may be formed on the substrate 100.

이때, 상기 발광 구조물(120)과 기판(100) 사이에는 버퍼층(미도시)을 성장시킬 수 있는데, 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 것이다. 상기 버퍼층의 재료는 3족-5족 화합물 반도체로 이루어 질 수 있으며, 예를 들어,, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 상기 버퍼층 위에는 언도프드(undoped) 반도체층이 형성될 수 있으며, 이에 대해 한정하지는 않는다.In this case, a buffer layer (not shown) may be grown between the light emitting structure 120 and the substrate 100 to mitigate the difference in lattice mismatch and thermal expansion coefficient of the material. The material of the buffer layer may be made of a group III-V compound semiconductor, and for example, may be formed of at least one of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN. An undoped semiconductor layer may be formed on the buffer layer, but is not limited thereto.

또한, 상기 발광 구조물(120)은, 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.In addition, the light emitting structure 120 may include, for example, a metal organic chemical vapor deposition (MOCVD), a chemical vapor deposition (CVD), or a plasma chemical vapor deposition (PECVD). ), Molecular Beam Epitaxy (MBE), Hydride Vapor Phase Epitaxy (HVPE), and the like, but are not limited thereto.

상기 제1 도전형 반도체층(122)은 제1 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있으며, 상기 제1 도전형 반도체층(112)이 N형 반도체층인 경우, 상기 제1도전형 도펀트는 N형 도펀트로서, 예를 들어, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.The first conductivity type semiconductor layer 122 may be implemented as a group III-V compound semiconductor doped with a first conductivity type dopant, and when the first conductivity type semiconductor layer 112 is an N-type semiconductor layer, The first conductive dopant may be an N-type dopant, and may include, for example, Si, Ge, Sn, Se, or Te.

상기 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 예를 들어, 상기 제1 도전형 반도체층(112)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.The first conductive semiconductor layer 122 may be formed of a semiconductor material having a composition formula of Al x In y Ga (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). It may include. For example, the first conductive semiconductor layer 112 may be formed of any one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP. Can be.

상기 제1 도전형 반도체층(122)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.The first conductive semiconductor layer 122 may include a silane gas containing n-type impurities such as trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and silicon (Si) in the chamber. SiH 4 ) may be implanted.

상기 활성층(124)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126)을 통해서 주입되는 캐리어(Carrier)가 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.The active layer 124 has energy determined by an energy band inherent in the active layer (light emitting layer) material because carriers injected through the first conductive semiconductor layer 122 and the second conductive semiconductor layer 126 meet each other. It is a layer that emits light.

상기 활성층(124)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(114)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.The active layer 124 may be formed of at least one of a single quantum well structure, a multi quantum well structure (MQW), a quantum-wire structure, or a quantum dot structure. For example, the active layer 114 may be formed by injecting trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and trimethyl indium gas (TMIn) to form a multi-quantum well structure. It is not limited to this.

상기 활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/ AlGaN/, InAlGaN/GaN , GaAs(InGaAs),/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 좁은 밴드 갭을 갖는 물질로 형성될 수 있다.The well layer / barrier layer of the active layer 124 has a pair structure of at least one of InGaN / GaN, InGaN / InGaN, GaN / AlGaN /, InAlGaN / GaN, GaAs (InGaAs), / AlGaAs, GaP (InGaP) / AlGaP. It may be formed, but is not limited thereto. The well layer may be formed of a material having a band gap narrower than the band gap of the barrier layer.

상기 활성층(124)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있으며, 상기 활성층(124)의 밴드 갭보다는 높은 밴드 갭을 가질 수 있다.A conductive cladding layer (not shown) may be formed on or under the active layer 124. The conductive clad layer may be formed of an AlGaN-based semiconductor, and may have a band gap higher than that of the active layer 124.

상기 제2 도전형 반도체층(126)은 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(126)이 P형 반도체층인 경우, 상기 제2 도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.The second conductivity-type semiconductor layer 126 may be a Group III-V compound semiconductor doped with a second conductivity type dopant, for example, In x Al y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, Semiconductor material having a composition formula of 0 ≦ x + y ≦ 1). When the second conductivity type semiconductor layer 126 is a P type semiconductor layer, the second conductivity type dopant may include Mg, Zn, Ca, Sr, Ba, or the like as a P type dopant.

상기 제2 도전형 반도체층(126)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.The second conductivity type semiconductor layer 126 is a bicetyl cyclone containing p-type impurities such as trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and magnesium (Mg) in the chamber. Pentadienyl magnesium (EtCp 2 Mg) {Mg (C 2 H 5 C 5 H 4 ) 2 } may be injected to form a p-type GaN layer, but is not limited thereto.

실시예에서 상기 제1 도전형 반도체층(122)은 P형 반도체층, 상기 제2 도전형 반도체층(126)은 N형 반도체층으로 구현할 수 있다. 또한 상기 제2 도전형 반도체층(126) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 상기 제 2도전형 반도체층이 P형 반도체층일 경우 N형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광 구조물(110)은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다.In an embodiment, the first conductive semiconductor layer 122 may be a P-type semiconductor layer, and the second conductive semiconductor layer 126 may be an N-type semiconductor layer. In addition, an N-type semiconductor layer (not shown) may be formed on the second conductive semiconductor layer 126 when the semiconductor having a polarity opposite to that of the second conductive type, for example, the second conductive semiconductor layer is a P-type semiconductor layer. have. Accordingly, the light emitting structure 110 may be implemented as any one of an N-P junction structure, a P-N junction structure, an N-P-N junction structure, and a P-N-P junction structure.

그리고, 도 2b에 도시된 바와 같이 제2 도전성 반도체층(126) 상에 베리어층 즉, 전류 제한층(135) 또는 채널층(180)을 형성한다. As shown in FIG. 2B, a barrier layer, that is, a current limiting layer 135 or a channel layer 180 is formed on the second conductive semiconductor layer 126.

채널층(180)은 금속물질 및 절연물질 중 적어도 하나를 포함할 수 있으며, 금속물질인 경우에는 오믹층(130)을 이루는 물질보다 전기 전도성이 낮은 물질을 사용하여, 오믹층(130)에 인가되는 전류가 채널층(180)으로 인가되지 않도록 할 수 있다.The channel layer 180 may include at least one of a metal material and an insulating material. In the case of the metal material, the channel layer 180 is applied to the ohmic layer 130 using a material having a lower electrical conductivity than the material forming the ohmic layer 130. It is possible to prevent the current from being applied to the channel layer 180.

예를 들어, 채널층(180)은 티탄(Ti), 니켈(Ni), 백금(Pt), 납(Pb), 로듐(Rh), 이리듐(Ir) 및 텅스텐(W) 중 적어도 하나를 포함하거나, 또는 산화알루미늄(Al2O3), 산화실리콘(SiO2), 질화실리콘(Si3N4) 및 산화티탄(TiOx) 중 적어도 하나를 포함하거나, 또는 산화인듐주석(ITO, Indium Tin Oxide), 알루미늄산화아연(AZO, aluminum zinc oxide) 및 인듐 아연 산화물(IZO, Indium Zinc Oxide) 중 적어도 하나를 포함할 수 있으나, 바람직하게는 티탄(Ti), 니켈(Ni), 백금(Pt), 텅스텐(W), 몰리브덴(Mo), 바나듐(V), 철(Fe) 중 적어도 하나를 포함할 수 있다. 또한, 실시예에 따라 채널층(180)은 전류 제한층(135)를 이루는 물질과 동일한 물질로 형성될 수도 있다. For example, the channel layer 180 may include at least one of titanium (Ti), nickel (Ni), platinum (Pt), lead (Pb), rhodium (Rh), iridium (Ir), and tungsten (W). Or at least one of aluminum oxide (Al 2 O 3 ), silicon oxide (SiO 2 ), silicon nitride (Si 3 N 4 ), and titanium oxide (TiO x ), or indium tin oxide (ITO) ), Aluminum zinc oxide (AZO) and indium zinc oxide (IZO, Indium Zinc Oxide) may include at least one, preferably titanium (Ti), nickel (Ni), platinum (Pt), It may include at least one of tungsten (W), molybdenum (Mo), vanadium (V), iron (Fe). In some embodiments, the channel layer 180 may be formed of the same material as the material forming the current limiting layer 135.

채널층(180)은 후술할 발광 구조물(120)의 식각 시, 채널층(180) 하부에 위치한 구성들을 식각으로부터 보호하고, 발광 소자를 안정감있게 지지하여 제조 공정상 발생할 수 있는 손상으로부터 보호하는 효과가 있다. The channel layer 180 protects the components disposed below the channel layer 180 from etching during etching of the light emitting structure 120 to be described later, and stably supports the light emitting device to protect them from damage that may occur in the manufacturing process. There is.

그리고, 채널층(180)을 식각하여 홈을 형성한다. 이러한 홈의 형성은 마스크를 이용한 건식 식각 등의 공정으로 이루어질 수 있다. 그리고, 형성된 홈에 전류 제한층(135)을 형성할 수 있다. 이 때, 실시예에 따라 채널층(180) 식각 시, 채널층(180) 상으로 요철 구조가 형성될 수도 있는데, 마스크를 이용하여 홈을 형성하면서, 채널층(180) 상으로 요철 구조를 형성할 수 있다. The channel layer 180 is etched to form grooves. The groove may be formed by a dry etching process using a mask. In addition, the current limiting layer 135 may be formed in the formed groove. In this case, when the channel layer 180 is etched according to an embodiment, an uneven structure may be formed on the channel layer 180. The uneven structure is formed on the channel layer 180 while forming a groove using a mask. can do.

전류 제한층(135)은 발광 구조물(120)로 흐르는 전류의 흐름을 수평방향으로 분산하여, 과전류에 의한 발광 소자의 오작동을 방지하여 발광 소자의 안정성 및 신뢰성을 높일 수 있는 효과가 있다.The current limiting layer 135 distributes the flow of current flowing to the light emitting structure 120 in the horizontal direction, thereby preventing malfunction of the light emitting device due to overcurrent, thereby increasing the stability and reliability of the light emitting device.

전류 제한층(135)은 오믹층(130) 또는 반사층(140)과 발광 구조물(120) 사이에 형성될 수 있다. 전류 제한층(135)은 반사층(140) 보다 전기 전도성이 낮은 물질, 제2 도전형 반도체층(126)과 쇼트키 접촉(Schottky contact)을 형성하는 물질, 또는 전기 절연성 물질을 이용하여 형성될 수 있다. 예를 들어, 전류 제한층(135)은 ZnO, SiO2, SiON, Si3N4, Al2O3 , TiO2, Ti, Al, Cr 중 적어도 하나를 포함할 수 있다.The current limiting layer 135 may be formed between the ohmic layer 130 or the reflective layer 140 and the light emitting structure 120. The current limiting layer 135 may be formed using a material having a lower electrical conductivity than the reflective layer 140, a material forming a Schottky contact with the second conductive semiconductor layer 126, or an electrically insulating material. have. For example, the current limiting layer 135 is formed of ZnO, SiO 2 , SiON, It may include at least one of Si 3 N 4 , Al 2 O 3, TiO 2 , Ti, Al, Cr.

그리고, 도 2c에 도시된 바와 같이 전류 제한층(135) 또는 채널층(180) 상에 요철 구조를 형성한다. As shown in FIG. 2C, an uneven structure is formed on the current limiting layer 135 or the channel layer 180.

이 때, 전류 제한층(135) 또는 채널층(180)은 상기 오믹층 또는 반사층과 인접한 면에 형성되는 요철 구조를 포함할 수 있다. 이 때, 요철 구조는 주기적 또는 비주기적으로 형성될 수 있으며, 요철 형상은 제한받지 않는다. 예를 들어, 요철 형상은 사각, 반구, 세모, 사다리꼴 등 단일 또는 복합적인 형태의 형상을 모두 포함한다. In this case, the current limiting layer 135 or the channel layer 180 may include an uneven structure formed on a surface adjacent to the ohmic layer or the reflective layer. At this time, the uneven structure may be formed periodically or aperiodic, the uneven shape is not limited. For example, the concave-convex shape includes all shapes of single or complex shapes such as square, hemisphere, triangle, and trapezoid.

상기 요철 구조는 습식 에칭 공정 또는 드라이 에칭 공정을 사용하여 형성하거나, 습식 에칭 공정 및 드라이 에칭 공정을 사용하여 형성할 수 있다. The uneven structure may be formed using a wet etching process or a dry etching process, or may be formed using a wet etching process and a dry etching process.

상기 드라이 에칭 방법은 플래즈마 에칭, 스퍼터 에칭, 이온 에칭 등이 사용될 수 있으며, 습식 에칭 공정은 PEC(Photo Chemical Wet-etching) 공정 등이 사용될 수 있다. The dry etching method may be plasma etching, sputter etching, ion etching, etc., and the wet etching process may be a PEC (Photo Chemical Wet-etching) process.

이 때, PEC 공정의 경우, 식각액의 양과 전류 제한층(135) 또는 채널층(180)을 이루는 물질의 결정성에 의한 식각 속도 차이 등을 조절함으로써, 미세 크기의 요철의 형상을 조절할 수 있다. 또한, 마스크를 형성한 후 에칭을 통하여 요철 형상을 주기적으로 조정할 수도 있다. At this time, in the PEC process, by adjusting the amount of the etchant and the difference in etching speed due to the crystallinity of the material constituting the current limiting layer 135 or the channel layer 180, the shape of the irregularities of the fine size can be adjusted. After the mask is formed, the uneven shape may be periodically adjusted through etching.

실시예에 따라 상기 요철 구조의 마루로부터 골까지의 단차는 여러가지 범위의 값으로 형성될 수 있는데, 예를 들어, 0.01~0.5㎛로 형성될 수 있다.According to an embodiment, the step from the floor to the valley of the uneven structure may be formed in various ranges of values, for example, may be formed in 0.01 ~ 0.5㎛.

전류 제한층(135) 또는 채널층(180)의 요철 구조 상으로는 제2 전극(155)이 형성될 수 있다. 제2 전극(155)은 반사층(140), 및 오믹층(130) 중 적어도 한 층을 포함할 수 있다. The second electrode 155 may be formed on the uneven structure of the current limiting layer 135 or the channel layer 180. The second electrode 155 may include at least one of the reflective layer 140 and the ohmic layer 130.

제2 전극(155)은 오믹 접촉을 위해 제2 도전형 반도체층(126)의 아래에 층 또는 복수의 패턴으로 형성될 수 있고, 반사 금속으로 오믹 접촉되거나 전도성 산화물을 이용하여 오믹 접촉될 수 있다.The second electrode 155 may be formed in a layer or a plurality of patterns under the second conductive semiconductor layer 126 for ohmic contact, and may be ohmic contact with a reflective metal or ohmic contact using a conductive oxide. .

제2 전극(155)은 상기 금속과 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다.The second electrode 155 may be formed of the metal, indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), and IGTO (IGTO). among indium gallium tin oxide (AZO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IrOx, RuOx, RuOx / ITO, Ni / IrOx / Au, and Ni / IrOx / Au / ITO It may include at least one, but is not limited to such materials.

또한, 제2 전극(155)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 이루어질 수 있다. 또한 제2 전극(155)은 오믹 특성을 갖는 반사 전극 재료로 단층 또는 다층으로 형성될 수 있다. 제2 전극(155)이 오믹 역할을 수행할 경우, 오믹층(130)은 형성하지 않을 수 있다.In addition, the second electrode 155 may be made of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, and a selective combination thereof. In addition, the second electrode 155 may be formed as a single layer or multiple layers of a reflective electrode material having ohmic characteristics. When the second electrode 155 plays an ohmic role, the ohmic layer 130 may not be formed.

또한 제2 전극(155)은 본딩층을 포함할 수 있으며, 이때 본딩층은 배리어 금속(barrier metal), 또는 본딩 금속, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다.In addition, the second electrode 155 may include a bonding layer, wherein the bonding layer is a barrier metal or a bonding metal, for example, Ti, Au, Sn, Ni, Cr, Ga, In, Bi It may include at least one of, Cu, Ag or Ta.

제2 전극(155)은 오믹층/반사층/본딩층의 구조이거나, 오믹층/반사층의 적층 구조이거나, 반사층(오믹 포함)/본딩층의 구조일 수 있으나, 이에 대해 한정하지는 않는다. The second electrode 155 may be a structure of an ohmic layer / reflective layer / bonding layer, a stacked structure of an ohmic layer / reflective layer, or a structure of a reflective layer (including ohmic) / bonding layer, but is not limited thereto.

반사층(140)은 알루미늄(Al), 은(Ag), 니켈(Ni), 백금(Pt), 로듐(Rh), 혹은 Al이나 Ag이나 Pt나 Rh를 포함하는 합금을 포함하는 금속층으로 이루어지거나, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있다. 또한 반사층(140)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 또한 반사층(140)을 발광 구조물(예컨대, 제2 도전형 반도체층(126))과 오믹 접촉하는 물질로 형성할 경우, 오믹층(130)은 별도로 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다. 반사층(140)은 상기 활성층(124)에서 발생된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다.The reflective layer 140 is made of a metal layer including aluminum (Al), silver (Ag), nickel (Ni), platinum (Pt), rhodium (Rh), or an alloy containing Al, Ag, Pt, or Rh, It may be formed in multiple layers using the metal material and light transmitting conductive materials such as IZO, IZTO, IAZO, IGZO, IGTO, AZO, and ATO. In addition, the reflective layer 140 may be laminated with IZO / Ni, AZO / Ag, IZO / Ag / Ni, AZO / Ag / Ni, or the like. In addition, when the reflective layer 140 is formed of a material in ohmic contact with the light emitting structure (eg, the second conductivity-type semiconductor layer 126), the ohmic layer 130 may not be separately formed, but is not limited thereto. The reflective layer 140 may effectively reflect the light generated by the active layer 124 to greatly improve the light extraction efficiency of the light emitting device.

오믹층(130)은 발광 구조물(예컨대, 제2 도전형 반도체층(126))의 하면에 오믹 접촉되며, 층 또는 복수의 패턴으로 형성될 수 있다. 오믹층(130)은 투광성 전도층과 금속이 선택적으로 사용될 수 있으며, 약 200 옹스트롱의 두께로 적층될 수 있다. 상기 오믹층(130)은 투광성 전도층과 금속을 선택적으로 사용할 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다. 그리고, 상기 오믹층(130)은 스퍼터링법이나 전자빔 증착법에 의하여 형성될 수 있다.The ohmic layer 130 is in ohmic contact with a lower surface of the light emitting structure (eg, the second conductivity-type semiconductor layer 126), and may be formed in a layer or a plurality of patterns. The ohmic layer 130 may be selectively formed of a light transmissive conductive layer and a metal, and may be stacked to a thickness of about 200 angstroms. The ohmic layer 130 may selectively use a light transmissive conductive layer and a metal. For example, indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), and indium aluminum zinc (AZO) oxide), IGZO (indium gallium zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON (IZO Nitride), AGZO (Al- Ga ZnO), IGZO (In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au, and Ni / IrOx / Au / ITO, Ag, Ni, Cr, Ti, Al, Rh , Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, can be formed including at least one of Hf, and is not limited to these materials. The ohmic layer 130 may be formed by sputtering or electron beam deposition.

도 3은 베리어층에 요철 구조가 형성되고, 요철 구조에 제2 전극이 형성되는 실시예를 도시한 도면이다.3 is a view showing an embodiment in which the uneven structure is formed in the barrier layer, and the second electrode is formed in the uneven structure.

도 3을 참조하면, 제2 전극(130, 140)은 발광구조물(120)과 접촉되는 제1 영역(101) 및 제1 영역(101)을 제외한 제2 영역(102)을 포함한다. Referring to FIG. 3, the second electrodes 130 and 140 include a first region 101 in contact with the light emitting structure 120 and a second region 102 except for the first region 101.

이 중, 발광 구조물(120)과 제2 영역(102) 사이에 베리어층(135 또는 180)이 형성될 수 있다. 즉, 제2 전극(130, 140)의 제2 영역(102) 상에 베리어층(135 또는 180)의 요철 구조가 형성될 수 있다. Among these, the barrier layer 135 or 180 may be formed between the light emitting structure 120 and the second region 102. That is, the uneven structure of the barrier layer 135 or 180 may be formed on the second region 102 of the second electrodes 130 and 140.

이 때, 베리어층인 채널층(180) 또는 전류 제한층(135)은 제2 전극(130, 140)과 인접한 면에 요철 구조가 형성될 수 있다.In this case, the channel layer 180 or the current limiting layer 135, which is the barrier layer, may have an uneven structure on a surface adjacent to the second electrodes 130 and 140.

요철 구조 하부로 제2 전극(130, 140)이 형성될 수 있다. 예를 들어, 요철 구조 중 적어도 일부에 오믹층(130)이 형성되고, 나머지로는 오믹층(130) 하에 반사층(140)이 형성될 수 있다. Second electrodes 130 and 140 may be formed under the uneven structure. For example, the ohmic layer 130 may be formed on at least a portion of the uneven structure, and the reflective layer 140 may be formed under the ohmic layer 130.

예를 들어, 요철 구조의 골부터 마루까지의 단차 d1 중 d2까지는 오믹층(130)이 형성되고, d3까지는 반사층(140)이 형성될 수 있다. For example, the ohmic layer 130 may be formed up to d2 of the step d1 from the valley to the floor of the uneven structure, and the reflective layer 140 may be formed up to d3.

한편, 도 4는 베리어층에 요철 구조가 형성되고, 요철 구조에 제2 전극이 형성되는 다른 일실시예를 도시한 도면이다. On the other hand, Figure 4 is a view showing another embodiment in which the uneven structure is formed in the barrier layer, the second electrode is formed in the uneven structure.

도 4를 참조하면, 요철 구조에 제1 전극이 형성되는 다른 실시예를 도시한 도면이다.4 illustrates another embodiment in which a first electrode is formed in an uneven structure.

도 4를 참조하면, 제2 전극(130, 140)은 발광구조물(120)과 접촉되는 제1 영역(101) 및 제1 영역(101)을 제외한 제2 영역(102)을 포함한다. Referring to FIG. 4, the second electrodes 130 and 140 include a first region 101 in contact with the light emitting structure 120 and a second region 102 except for the first region 101.

이 중, 발광 구조물(120)과 제2 영역(102) 사이에 베리어층(135 또는 180)이 형성될 수 있다. 즉, 제2 전극(130, 140)의 제2 영역(102) 상에 베리어층(135 또는 180)의 요철 구조가 형성될 수 있다. Among these, the barrier layer 135 or 180 may be formed between the light emitting structure 120 and the second region 102. That is, the uneven structure of the barrier layer 135 or 180 may be formed on the second region 102 of the second electrodes 130 and 140.

이 때, 베리어층인 채널층(180) 또는 전류 제한층(135)은 제2 전극(130, 140)과 인접한 면에 요철 구조가 형성될 수 있다.In this case, the channel layer 180 or the current limiting layer 135, which is the barrier layer, may have an uneven structure on a surface adjacent to the second electrodes 130 and 140.

요철 구조 하부로 제2 전극(130, 140)이 형성될 수 있다. 예를 들어, 베리어층인 채널층(180) 또는 전류 제한층(135)의 하부로 요철 구조가 형성되고, 요철 구조 전체를 오믹층(130)이 충진하고, 오믹층(130) 하로 반사층(140)이 형성될 수 있다. Second electrodes 130 and 140 may be formed under the uneven structure. For example, an uneven structure is formed under the channel layer 180 or the current limiting layer 135 that is the barrier layer, the ohmic layer 130 is filled in the entire uneven structure, and the reflective layer 140 is below the ohmic layer 130. ) May be formed.

예를 들어, 요철 구조의 골부터 마루까지의 단차 d1 전부에 오믹층(130)이 형성되고, 오믹층(130) 하부로 반사층(140)이 형성될 수 있다. For example, the ohmic layer 130 may be formed on all of the steps d1 from the valley to the floor of the uneven structure, and the reflective layer 140 may be formed under the ohmic layer 130.

도 3과 도 4는 제2 전극에 오믹층(130) 및 반사층(140)이 포함되는 경우에 대하여 설명하였으나, 제2 전극은 본딩층을 추가로 포함할 수 있으며, 이에 대해 제한받지 않는다. 3 and 4 have described the case in which the ohmic layer 130 and the reflective layer 140 are included in the second electrode, the second electrode may further include a bonding layer, but is not limited thereto.

또한, 실시예에 따라, 베리어층인 채널층(180) 또는 전류 제한층(135) 상으로 요철 구조가 형성되고, 요철 전체에 반사층(140)이 형성되도록 설계될 수도 있으며, 이에 제한되지 않는다. In addition, according to the exemplary embodiment, an uneven structure may be formed on the channel layer 180 or the current limiting layer 135 which is the barrier layer, and the reflective layer 140 may be formed on the entire unevenness, but is not limited thereto.

또한, 실시예에 따라 채널층(180) 상으로만 요철 구조가 형성되고, 전류 제한층(135) 상으로는 요철구조가 형성되지 않을 수도 있으며 이에 제한되지 않는다. In addition, according to the exemplary embodiment, the uneven structure may be formed only on the channel layer 180, and the uneven structure may not be formed on the current limiting layer 135.

그리고, 채널층(180) 상으로만 요철 구조 형성 시, 도 2b의 채널층(180)을 식각 후 홈을 형성 시, 채널층(180) 상으로 요철구조를 형성할 수도 있다. 이 때, 건식 식각 등의 공정으로 마스크를 이용하여 홈을 형성하면서, 채널층(180) 상으로 요철 구조를 형성할 수 있다. In addition, when the uneven structure is formed only on the channel layer 180, when the groove is formed after etching the channel layer 180 of FIG. 2B, the uneven structure may be formed on the channel layer 180. At this time, the groove may be formed using a mask by a process such as dry etching, and the concave-convex structure may be formed on the channel layer 180.

따라서, 실시예의 베리어층은 제2 전극과 인접한 면에 형성되는 요철 구조를 포함하고, 요철 구조 상으로 제2 전극이 형성되므로, 베리어층과 제2 전극의 접합력을 개선하여, 베리어층과 제2 전극 사이의 접착력 약화로 인한 발광 소자의 기계적 손상(예를 들어, 박리)를 방지하고, 발광 소자의 기계적 손상을 최소화함으로써, 발광 소자의 안정성과 신뢰성을 높일 수 있는 효과가 있다. Therefore, the barrier layer of the embodiment includes an uneven structure formed on a surface adjacent to the second electrode, and the second electrode is formed on the uneven structure, thereby improving the bonding force between the barrier layer and the second electrode, and thus, the barrier layer and the second electrode. By preventing mechanical damage (eg, peeling) of the light emitting device due to the weakening of the adhesion between the electrodes, and minimizing the mechanical damage of the light emitting device, there is an effect that can increase the stability and reliability of the light emitting device.

도 2d를 참조하면, 채널층(180) 또는 전류 제한층(135) 사이의 홈 및 상기 채널층(180) 또는 전류제한층(135)상의 요철 구조 상으로 오믹층을 형성한다. Referring to FIG. 2D, an ohmic layer is formed on a groove between the channel layer 180 or the current limiting layer 135 and an uneven structure on the channel layer 180 or the current limiting layer 135.

상기 오믹층(130)은 투광성 전도층과 금속을 선택적으로 사용할 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다. 그리고, 상기 오믹층(1300)은 스퍼터링법이나 전자빔 증착법에 의하여 형성될 수 있다.The ohmic layer 130 may selectively use a light transmissive conductive layer and a metal. For example, indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), and indium aluminum zinc (AZO) oxide), IGZO (indium gallium zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON (IZO Nitride), AGZO (Al- Ga ZnO), IGZO (In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au, and Ni / IrOx / Au / ITO, Ag, Ni, Cr, Ti, Al, Rh , Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, can be formed including at least one of Hf, and is not limited to these materials. The ohmic layer 1300 may be formed by sputtering or electron beam deposition.

상술한 바와 같이 오믹층(130)은 상기 채널층(180) 또는 전류제한층(135)상의 요철을 모두 충진하게 형성될 수도 있으며, 모두 충진하지 않게 형성되는 경우, 충진되지 않은 나머지 요철을 반사층(140)이 충진할 수 있다. As described above, the ohmic layer 130 may be formed to fill all the unevenness on the channel layer 180 or the current limiting layer 135. When the ohmic layer 130 is not completely filled, the ohmic layer 130 may reflect the remaining unevenness of the reflective layer ( 140) can be filled.

도 2e를 참조하면, 채널층(180), 또는 전류제한층(135) 상 및 오믹층(130) 상으로 반사층(140)을 적층한다. Referring to FIG. 2E, the reflective layer 140 is stacked on the channel layer 180, the current limiting layer 135, and the ohmic layer 130.

반사층(140)은 약 2500 옹스르통의 두께로 형성할 수 있다. 상기 반사층(140)은 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 또는 Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또는, 상기 금속 또는 합금과 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있으며, 구체적으로는, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni, Ag/Cu, Ag/Pd/Cu 등으로 적층될 수 있다. 알루미늄이나 은 등은 상기 활성층(124)에서 발생된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다.The reflective layer 140 can be formed to a thickness of about 2500 angstroms. The reflective layer 140 may be formed of, for example, a metal or an alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, or Hf. Alternatively, the metal or alloy may be formed in a multilayer using light transmitting conductive materials such as ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, and ATO, and specifically, IZO / Ni, AZO / Ag, and IZO. / Ag / Ni, AZO / Ag / Ni, Ag / Cu, Ag / Pd / Cu and the like can be laminated. Aluminum or silver may effectively reflect light generated from the active layer 124 to greatly improve the light extraction efficiency of the light emitting device.

그리고, 도 2f에 도시된 바와 같이 상기 반사층(140)상으로 전도층(170)를 형성한다. 상기 전도층(170)은 니켈(Ni-nickel), 백금(Pt), 티탄(Ti), 텅스텐(W), 바나듐(V), 철(Fe), 몰리브덴(Mo)로 구성되는 군으로부터 선택되는 물질 또는 이들이 선택적으로 포함된 합금으로 이루어질 수 있다. As shown in FIG. 2F, the conductive layer 170 is formed on the reflective layer 140. The conductive layer 170 is selected from the group consisting of nickel (Ni-nickel), platinum (Pt), titanium (Ti), tungsten (W), vanadium (V), iron (Fe), and molybdenum (Mo). It can be made of materials or alloys in which they are optionally included.

이 때, 전도층(170)은 스퍼터링 증착 방법을 사용하여 형성할 수 있다. 스퍼터링 증착 방법을 사용할 경우, 이온화된 원자를 전기장에 의해 가속시켜, 전도층(170)의 소스 재료(source material)에 충돌시키면, 소스 재료의 원자들이 튀어나와 증착된다. 또한, 실시예에 따라 전기 화학적인 금속 증착 방법이나, 유테틱 메탈을 이용한 본딩 방법 등을 사용할 수도 있다. In this case, the conductive layer 170 may be formed using a sputtering deposition method. When using the sputtering deposition method, when ionized atoms are accelerated by an electric field and collide with the source material of the conductive layer 170, the atoms of the source material are ejected and deposited. In addition, according to the embodiment, an electrochemical metal deposition method, a bonding method using a eutectic metal, or the like may be used.

전도층(170)은 발광 구조물(120을 전체적으로 지지하여, 발광 소자의 제조 공정상 발생할 수 있는 기계적 손상(깨짐 또는 박리 등)을 최소화할 수 있는 효과가 있으며, 또한, 지지기판(160) 또는 결합층(150) 구성하는 금속 물질이 발광 구조물(120)으로 확산하는 것을 방지하는 효과가 있다. The conductive layer 170 supports the light emitting structure 120 as a whole, thereby minimizing mechanical damage (breaking or peeling, etc.) that may occur in the manufacturing process of the light emitting device, and also supports the substrate 160 or the bonding. The metal material forming the layer 150 may be prevented from diffusing into the light emitting structure 120.

또한, 실시예에 따라 상기 전도층(170)은 상기 발광 구조물로 향하는 적어도 한 개 이상의 돌출부를 포함하여 발광 소자의 접합력을 개선할 수 있다. In addition, according to an embodiment, the conductive layer 170 may include at least one protrusion toward the light emitting structure to improve the bonding strength of the light emitting device.

그리고, 도 2g에 도시된 바와 같이 지지기판(160)과 전도층(170)의 결합을 위하여 결합층(150)을 형성할 수 있다. 결합층(150)은 예를 들어, 금(Au), 주석(Sn), 인듐(In), 은(Ag), 니켈(Ni), 나이오븀(Nb) 및 구리(Cu)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 형성될 수 있다.As shown in FIG. 2G, the bonding layer 150 may be formed to couple the support substrate 160 to the conductive layer 170. The bonding layer 150 is, for example, from the group consisting of gold (Au), tin (Sn), indium (In), silver (Ag), nickel (Ni), niobium (Nb) and copper (Cu). It may be formed of the material selected or alloys thereof.

그리고, 도 2h에 도시된 바와 같이. 결합층(150) 상으로 지지기판(160)을 형성할 수 있다.And as shown in FIG. 2H. The support substrate 160 may be formed on the bonding layer 150.

상기 지지기판(160)은 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 및 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 예를 들어, 금(Au), 구리합금(Cu Alloy), 니켈(Ni-nickel), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 등을 선택적으로 포함할 수 있다. 상기 도전성 지지기판(160)을 형성시키는 방법은 전기화학적인 금속증착방법이나 유테틱 메탈을 이용한 본딩 방법 등을 사용할 수 있다.The support substrate 160 may be made of a material selected from the group consisting of molybdenum (Mo), silicon (Si), tungsten (W), copper (Cu), and aluminum (Al) or alloys thereof. For example, gold (Au), copper alloy (Cu Alloy), nickel (Ni-nickel), copper-tungsten (Cu-W), carrier wafers (e.g. GaN, Si, Ge, GaAs, ZnO, SiGe, SiC) , SiGe, Ga 2 O 3, etc.) may be optionally included. The conductive support substrate 160 may be formed using an electrochemical metal deposition method or a bonding method using a eutectic metal.

실시예에 따라, 전도층(170)을 통해 제2 도전형 반도체층(126)로 정공이 주입되는 경우, 지지기판(160)은 절연물질로 이루어질 수 있으며, 상기 절연물질은 비전도성인 산화물이나 질화물로 이루어질 수 있다. 일 예로서, 상기 지지기판(160)은 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있다.In some embodiments, when holes are injected into the second conductive semiconductor layer 126 through the conductive layer 170, the support substrate 160 may be made of an insulating material. It may be made of nitride. For example, the support substrate 160 may include a silicon oxide (SiO 2 ) layer, an oxynitride layer, and an aluminum oxide layer.

그리고, 도 2i에 도시된 바와 같이, 상기 기판(100)을 분리하다.As shown in FIG. 2I, the substrate 100 is separated.

상기 기판(100)의 제거는 엑시머 레이저 등을 이용한 레이저 리프트 오프(Laser Lift Off: LLO)의 방법으로 할 수도 있으며, 건식 및 습식 식각의 방법으로 할 수도 있다.The substrate 100 may be removed by a laser lift off (LLO) method using an excimer laser or the like, or may be a dry or wet etching method.

레이저 리프트 오프법을 예로 들면, 상기 기판(100) 방향으로 일정 영역의 파장을 가지는 엑시머 레이저 광을 포커싱(focusing)하여 조사하면, 상기 기판(110)과 발광 구조물(120)의 경계면에 열 에너지가 집중되어 경계면이 갈륨과 질소 분자로 분리되면서 레이저 광이 지나가는 부분에서 순간적으로 기판(100)의 분리가 일어난다.For example, when the laser lift-off method focuses and irradiates excimer laser light having a predetermined wavelength toward the substrate 100, thermal energy is applied to the interface between the substrate 110 and the light emitting structure 120. As the interface is concentrated and separated into gallium and nitrogen molecules, separation of the substrate 100 occurs at a portion where the laser light passes.

그리고, 도 2j에 도시된 바와 같이 발광 구조물(120)의 측면을 식각한다. 이 때, 엔드 포인트 디텍팅 방법에 의해 채널층(180)을 이루는 물질이 디텍트되면 식각을 멈추는 방법으로 상기 발광 구조물(120)의 측면 일부를 식각할 수 있다. As shown in FIG. 2J, the side surface of the light emitting structure 120 is etched. In this case, when a material forming the channel layer 180 is detected by an endpoint detecting method, a portion of the side surface of the light emitting structure 120 may be etched by stopping the etching.

이 때, 식각되는 발광 구조물(120)의 하부에는 채널층(180)이 위치하도록 식각 위치를 조절할 수 있다. At this time, the etching position may be adjusted so that the channel layer 180 is positioned under the light emitting structure 120 to be etched.

채널층(180)은 발광 구조물(120)의 식각 시, 채널층(180) 하부에 위치한 구성들을 식각으로부터 보호하고, 발광 소자를 안정감있게 지지하여 제조 공정상 발생할 수 있는 손상으로부터 보호하는 효과가 있다. When the light emitting structure 120 is etched, the channel layer 180 protects the components disposed under the channel layer 180 from etching, and stably supports the light emitting device to protect against damages that may occur in the manufacturing process. .

그리고, 상기 제1 도전형 반도체층(122) 상에 요철 구조를 형성하여 광 적출 효율을 향상시킨다. In addition, an uneven structure is formed on the first conductive semiconductor layer 122 to improve light extraction efficiency.

이러한 요철 구조는 활성층(124)에서 발광되어 제1 도전형 반도체층(122)으로 입사되는 및의 입사각을 변화시켜 제1 도전형 반도체층(122) 표면에서의 전반사를 감소시켜 광추출 효과를 증대시킬 수 있고, 활성층(124)에서 발광된 빛이 이 발광구조물 내부에서 흡수되는 것을 감소시켜서 발광효율을 높일 수 있다. The uneven structure changes the angle of incidence of the light emitted from the active layer 124 to enter the first conductivity type semiconductor layer 122, thereby reducing the total reflection on the surface of the first conductivity type semiconductor layer 122, thereby increasing the light extraction effect. It is possible to reduce the absorption of light emitted from the active layer 124 in the light emitting structure, thereby increasing the luminous efficiency.

요철 구조는 주기적 또는 비주기적으로 형성될 수 있으며, 요철 형상은 제한받지 않는다. 예를 들어, 요철 형상은 사각, 반구, 세모, 사다리꼴 등 단일 또는 복합적인 형태의 형상을 모두 포함한다. The uneven structure may be formed periodically or aperiodically, and the uneven shape is not limited. For example, the concave-convex shape includes all shapes of single or complex shapes such as square, hemisphere, triangle, and trapezoid.

상기 요철 구조는 습식 에칭 공정 또는 드라이 에칭 공정을 사용하여 형성하거나, 습식 에칭 공정 및 드라이 에칭 공정을 사용하여 형성할 수 있다. The uneven structure may be formed using a wet etching process or a dry etching process, or may be formed using a wet etching process and a dry etching process.

상기 드라이 에칭 방법은 플래즈마 에칭, 스퍼터 에칭, 이온 에칭 등이 사용될 수 있으며, 습식 에칭 공정은 PEC(Photo Chemical Wet-etching) 공정 등이 사용될 수 있다. The dry etching method may be plasma etching, sputter etching, ion etching, etc., and the wet etching process may be a PEC (Photo Chemical Wet-etching) process.

이 때, PEC 공정의 경우, 식각액(가령, KOH)의 양과 GaN 결정성에 의한 식각 속도 차이 등을 조절함으로써, 미세 크기의 요철의 형상을 조절할 수 있다. 또한, 마스크를 형성한 후 에칭을 통하여 요철 형상을 주기적으로 조정할 수도 있다. At this time, in the case of the PEC process, by adjusting the amount of the etching liquid (eg, KOH) and the etching rate difference by the GaN crystallinity, it is possible to control the shape of the irregularities of the fine size. After the mask is formed, the uneven shape may be periodically adjusted through etching.

그리고, 도 2k에 도시된 바와 같이 제1 도전형 반도체층((122) 상으로 제1 전극(190)을 형성할 수 있다. 이 때, 제1 전극(190)은 발광구조물(120) 상부에 배리어층(135 또는 180)과 수직적으로 일부분 중첩되도록 형성될 수 있다2K, the first electrode 190 may be formed on the first conductivity-type semiconductor layer 122. In this case, the first electrode 190 may be disposed on the light emitting structure 120. It may be formed to partially overlap the barrier layer 135 or 180 vertically.

상기 제1 전극(190)은 몰리브덴, 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt), 바나듐(V), 텅스텐(W), 납(Pd), 구리(Cu), 로듐(Rh) 및 이리듐(Ir) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어진다. The first electrode 190 may include molybdenum, chromium (Cr), nickel (Ni), gold (Au), aluminum (Al), titanium (Ti), platinum (Pt), vanadium (V), tungsten (W), It is made of any one metal selected from lead (Pd), copper (Cu), rhodium (Rh) and iridium (Ir) or an alloy of the metals.

그리고, 실시예에 따라 채널층(180), 발광구조물(120)의 측면, 제1 전극(190)의 적어도 일부 상으로 패시베이션층(Passivation layer)을 증착할 수 있다. 여기서, 상기 패시베이션층은 절연물질로 이루어질 수 있으며, 상기 절연물질은 비전도성인 산화물이나 질화물로 이루어질 수 있다. 일 예로서, 상기 패시베이션층은 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있다.In some embodiments, a passivation layer may be deposited on at least a portion of the channel layer 180, the light emitting structure 120, and the first electrode 190. Here, the passivation layer may be made of an insulating material, and the insulating material may be made of an oxide or nitride which is non-conductive. As an example, the passivation layer may be formed of a silicon oxide (SiO 2 ) layer, an oxynitride layer, or an aluminum oxide layer.

도 5는 발광소자 패키지의 일실시예의 단면도이다.5 is a cross-sectional view of an embodiment of a light emitting device package.

도시된 바와 같이, 상술한 실시예들에 따른 발광 소자 패키지는 패키지 몸체(520)와, 상기 패키지 몸체(520)에 설치된 제1 전극층(511) 및 제2 전극층(512)과, 상기 패키지 몸체(520)에 설치되어 상기 제1 전극층(511) 및 제2 전극층(512)과 전기적으로 연결되는 실시예에 따른 발광 소자(500)와, 상기 발광 소자(500)를 포위하는 수지층(540)를 포함한다.As shown, the light emitting device package according to the above-described embodiments, the package body 520, the first electrode layer 511 and the second electrode layer 512 installed on the package body 520, and the package body ( The light emitting device 500 and the resin layer 540 surrounding the light emitting device 500 according to the embodiment installed in the 520 and electrically connected to the first electrode layer 511 and the second electrode layer 512. Include.

상기 패키지 몸체(520)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(500)의 주위에 경사면이 형성되어 광추출 효율을 높일 수 있다.The package body 520 may include a silicon material, a synthetic resin material, or a metal material. An inclined surface may be formed around the light emitting device 500 to increase light extraction efficiency.

상기 제1 전극층(511) 및 제2 전극층(512)은 서로 전기적으로 분리되며, 상기 발광 소자(500)에 전원을 제공한다. 또한, 상기 제1 전극층(511) 및 제2 전극층(512)은 상기 발광 소자(500)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(500)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The first electrode layer 511 and the second electrode layer 512 are electrically separated from each other, and provide power to the light emitting device 500. In addition, the first electrode layer 511 and the second electrode layer 512 may increase the light efficiency by reflecting the light generated from the light emitting device 500, the outside of the heat generated from the light emitting device 500 May also act as a drain.

상기 발광 소자(500)는 상기 패키지 몸체(520) 상에 설치되거나 상기 제1 전극층(511) 또는 제2 전극층(512) 상에 설치될 수 있다.The light emitting device 500 may be installed on the package body 520 or on the first electrode layer 511 or the second electrode layer 512.

상기 발광 소자(500)는 상기 제1 전극층(511) 및 제2 전극층(512)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.The light emitting device 500 may be electrically connected to the first electrode layer 511 and the second electrode layer 512 by any one of a wire method, a flip chip method, and a die bonding method.

상기 수지층(540)는 상기 발광 소자(500)를 포위하여 보호할 수 있다. 또한, 상기 수지층(540)에는 형광체가 포함되어 상기 발광 소자(500)에서 방출된 광의 파장을 변화시킬 수 있다.The resin layer 540 may surround and protect the light emitting device 500. In addition, the resin layer 540 may include a phosphor to change the wavelength of light emitted from the light emitting device 500.

상기 발광 소자 패키지는 상기에 개시된 실시 예들의 발광 소자 중 적어도 하나를 하나 또는 복수개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.The light emitting device package may mount at least one of the light emitting devices of the above-described embodiments as one or more, but is not limited thereto.

실시 예에 따른 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.A plurality of light emitting device packages according to the embodiment may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, or the like, which is an optical member, may be disposed on an optical path of the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a light unit. Another embodiment may be implemented as a display device, an indicator device, or a lighting system including the semiconductor light emitting device or the light emitting device package described in the above embodiments, for example, the lighting system may include a lamp and a street lamp. .

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, and the like illustrated in the embodiments may be combined or modified with respect to other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

100 : 기판
120 : 발광구조물 122 : 제1 도전형 반도체층
124 : 활성층 126 : 제2 도전형 반도체층
130 : 오믹층 135 : 전류 제한층
140 : 반사층 150 : 결합층
155 : 제2 전극 160 : 지지기판
170 : 전도층 180 : 채널층
190 : 제1 전극
500 : 발광소자 511 : 제1 전극층
512 : 제2 전극층 520 : 패키지 몸체
540 : 수지층
100: substrate
120: light emitting structure 122: first conductive semiconductor layer
124: active layer 126: second conductive semiconductor layer
130: ohmic layer 135: current limiting layer
140: reflective layer 150: bonding layer
155: second electrode 160: support substrate
170: conductive layer 180: channel layer
190: first electrode
500 light emitting element 511 first electrode layer
512: second electrode layer 520: package body
540: resin layer

Claims (11)

제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물;
상기 발광구조물 하부에 형성되고, 상기 발광구조물과 접촉되는 제1 영역 및 상기 제1 영역을 제외한 제2 영역을 포함하는 제2 전극; 및
상기 발광구조물과 상기 제2 영역 사이에 형성되는 베리어층을 포함하고,
상기 베리어층은 상기 제2 전극과 인접한 면에 요철 구조를 포함하는 발광 소자.
A light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer;
A second electrode formed under the light emitting structure and including a first region in contact with the light emitting structure and a second region except for the first region; And
A barrier layer formed between the light emitting structure and the second region,
The barrier layer includes a concave-convex structure on a surface adjacent to the second electrode.
제1항에 있어서,
상기 요철 구조의 골부터 마루까지의 단차는 0.01~0.5㎛로 형성되는 발광 소자.
The method of claim 1,
Steps from the valley to the floor of the uneven structure is formed of 0.01 ~ 0.5㎛.
제1항에 있어서,
상기 요철 구조는 상기 제2 영역 상에 형성되는 발광 소자.
The method of claim 1,
The uneven structure is formed on the second region.
제1항에 있어서,
상기 제2 전극은 오믹층, 반사층, 및 본딩층 중 적어도 하나를 포함하는 발광소자.
The method of claim 1,
The second electrode includes at least one of an ohmic layer, a reflective layer, and a bonding layer.
제4항에 있어서,
상기 요철 구조의 적어도 일부에는 상기 오믹층이 형성되고, 상기 요철 구조의 나머지에는 상기 반사층이 형성되는 발광 소자.
The method of claim 4, wherein
The ohmic layer is formed on at least part of the uneven structure, and the reflective layer is formed on the rest of the uneven structure.
제1항에 있어서,
상기 베리어층은 채널층, 및 전류 제한층 중 적어도 하나를 포함하는 발광 소자.
The method of claim 1,
The barrier layer includes at least one of a channel layer and a current limiting layer.
제6항에 있어서,
상기 채널층은 상기 제2 전극과 인접한 면에 상기 요철 구조를 포함하고, 상기 전류제한층은 상기 제 2 전극과 인접한 면에 상기 요철 구조를 포함하지 않는 발광 소자.
The method of claim 6,
The channel layer includes the concave-convex structure on a surface adjacent to the second electrode, and the current limiting layer does not include the concave-convex structure on the surface adjacent to the second electrode.
제1항에 있어서,
상기 발광구조물 상부에 상기 베리어층과 수직적으로 일부분 중첩되도록 형성되는 제1 전극을 적어도 하나 이상 포함하는 발광소자.
The method of claim 1,
And at least one first electrode formed on the light emitting structure so as to partially overlap the barrier layer.
제1항에 있어서,
상기 제2 전극 하부에 형성되는 전도층을 더 포함하는 발광 소자.
The method of claim 1,
The light emitting device further comprises a conductive layer formed under the second electrode.
제9항에 있어서,
상기 전도층은 상기 발광 구조물로 향하는 돌출부를 적어도 하나 이상 포함하는 발광 소자.
10. The method of claim 9,
The conductive layer includes at least one protrusion toward the light emitting structure.
제10항에 있어서,
상기 제2 전극은 상기 전도층에 포함된 상기 적어도 하나 이상의 돌출부를 감싸는 발광 소자.
The method of claim 10,
The second electrode surrounds the at least one protrusion included in the conductive layer.
KR1020100140211A 2010-12-31 2010-12-31 Light emitting diode and method for fabricating the light emitting device KR20120078049A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100140211A KR20120078049A (en) 2010-12-31 2010-12-31 Light emitting diode and method for fabricating the light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100140211A KR20120078049A (en) 2010-12-31 2010-12-31 Light emitting diode and method for fabricating the light emitting device

Publications (1)

Publication Number Publication Date
KR20120078049A true KR20120078049A (en) 2012-07-10

Family

ID=46711450

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100140211A KR20120078049A (en) 2010-12-31 2010-12-31 Light emitting diode and method for fabricating the light emitting device

Country Status (1)

Country Link
KR (1) KR20120078049A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140100683A (en) * 2013-02-07 2014-08-18 엘지이노텍 주식회사 A light emitting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140100683A (en) * 2013-02-07 2014-08-18 엘지이노텍 주식회사 A light emitting device

Similar Documents

Publication Publication Date Title
KR101707118B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101813935B1 (en) Light emitting device
KR101719623B1 (en) Light emitting diode
KR20120020436A (en) Light emitting device
EP2482318B1 (en) Light emitting device
KR101729268B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101742617B1 (en) Light emitting device
KR101777263B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101769047B1 (en) Light emitting diode and method for fabricating the light emitting device
KR20120037709A (en) Light emitting device
KR101729269B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101827969B1 (en) Light emitting diode and method for fabricating the light emitting device
KR20120078049A (en) Light emitting diode and method for fabricating the light emitting device
KR101742616B1 (en) Light emitting device and method for fabricating the light emitting device
KR101103676B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101874573B1 (en) Light emitting device and method for fabricating the light emitting device
KR20120065704A (en) Light emitting diode and method for fabricating the light emitting device
KR20120029232A (en) Light emitting diode
KR101894348B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101742618B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101633814B1 (en) light emitting device
KR101742619B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101874574B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101832305B1 (en) Light emitting diode and method for fabricating the light emitting device
KR20120015623A (en) Ligit emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application