KR102432224B1 - Light emitting device and light emitting device package - Google Patents

Light emitting device and light emitting device package Download PDF

Info

Publication number
KR102432224B1
KR102432224B1 KR1020150148208A KR20150148208A KR102432224B1 KR 102432224 B1 KR102432224 B1 KR 102432224B1 KR 1020150148208 A KR1020150148208 A KR 1020150148208A KR 20150148208 A KR20150148208 A KR 20150148208A KR 102432224 B1 KR102432224 B1 KR 102432224B1
Authority
KR
South Korea
Prior art keywords
light emitting
substrate
electrode
type semiconductor
semiconductor layer
Prior art date
Application number
KR1020150148208A
Other languages
Korean (ko)
Other versions
KR20170047752A (en
Inventor
박귀진
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020150148208A priority Critical patent/KR102432224B1/en
Publication of KR20170047752A publication Critical patent/KR20170047752A/en
Application granted granted Critical
Publication of KR102432224B1 publication Critical patent/KR102432224B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예의 발광소자는 기판과, 기판 위에 배치된 제1 전극과, 기판의 C-평면 또는 M-평면 위에 배치된 반극성 질화물 반도체를 포함하는 발광구조물 및 발광구조물 상에 배치된 제2 전극을 포함하고, 발광구조물은 서로 대칭되는 파셋(Facet) 면을 갖는다. 실시 예는 기판의 C-평면 또는 M-평면 상에 반극성 질화물 반도체층의 성장으로 서로 대칭되는 파셋 면을 포함하는 발광구조물에 의해 압전 분극 발생을 줄여 발광 효율을 개선할 수 있다.The light emitting device of the embodiment includes a light emitting structure including a substrate, a first electrode disposed on the substrate, a semipolar nitride semiconductor disposed on the C-plane or M-plane of the substrate, and a second electrode disposed on the light emitting structure and the light emitting structure has facet surfaces that are symmetrical to each other. The embodiment may improve luminous efficiency by reducing piezoelectric polarization by the light emitting structure including facet surfaces symmetrical to each other due to the growth of the semi-polar nitride semiconductor layer on the C-plane or M-plane of the substrate.

Description

발광소자 및 발광소자 패키지{LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE}Light emitting device and light emitting device package {LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE}

실시 예는 발광소자, 발광소자 패키지 및 조명장치에 관한 것이다.The embodiment relates to a light emitting device, a light emitting device package, and a lighting device.

발광소자(Light Emitting Device)는 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드로서, 주기율표상에서 Ⅲ족과 Ⅴ족 등의 화합물 반도체로 생성될 수 있고 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.A light emitting device (Light Emitting Device) is a p-n junction diode that converts electrical energy into light energy. It is possible.

발광소자는 순방향전압 인가 시 n층의 전자와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 에너지 갭에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 되는 것이다.When a forward voltage is applied, the electrons of the n-layer and the holes of the p-layer combine to emit energy corresponding to the energy gap between the conduction band and the valence band, and this energy is It is mainly emitted in the form of heat or light, and when it is emitted in the form of light, it becomes a light emitting device.

발광소자의 광 효율이 증가됨에 따라 표시장치, 차량용 램프, 각 종 조명기기를 비롯한 다양한 분야에 발광소자가 적용되고 있다.As the light efficiency of the light emitting device increases, the light emitting device is applied to various fields including display devices, vehicle lamps, and various lighting devices.

최근에는 고효율의 발광소자의 수요가 증가함에 따라 파장대에 따른 광도 개선이 요구되고 있다.In recent years, as the demand for high-efficiency light emitting devices increases, improvement in luminous intensity according to wavelength bands is required.

실시 예는 발광 효율을 향상시킬 수 있는 발광소자, 발광소자 패키지 및 조명장치를 제공한다.The embodiment provides a light emitting device, a light emitting device package, and a lighting device capable of improving luminous efficiency.

실시 예는 반극성 질화물 반도체의 파셋(Facet)면 성장으로 압전 분극 발생을 줄여 발광 효율을 개선할 수 있는 발광소자, 발광소자 패키지 및 조명장치를 제공한다.The embodiment provides a light emitting device, a light emitting device package, and a lighting device capable of improving luminous efficiency by reducing piezoelectric polarization by growing a facet surface of a semi-polar nitride semiconductor.

실시 예의 발광소자는 기판(120, 220); 상기 기판 위에 배치된 제1 전극(151); 상기 기판 위에 배치된 반극성 질화물 반도체를 포함하는 발광구조물(110); 및 상기 발광구조물 상에 배치된 제2 전극(153)을 포함하고, 상기 발광구조물은 서로 대칭되는 파셋(Facet) 면을 갖는다. 따라서, 실시 예는 기판의 C-평면 또는 M-평면 상에 반극성 질화물 반도체층의 성장으로 서로 대칭되는 파셋 면을 포함하는 발광구조물에 의해 압전 분극 발생을 줄여 발광 효율을 개선할 수 있다.The light emitting device of the embodiment includes substrates 120 and 220; a first electrode 151 disposed on the substrate; a light emitting structure 110 including a semi-polar nitride semiconductor disposed on the substrate; and a second electrode 153 disposed on the light emitting structure, wherein the light emitting structure has symmetrical facet surfaces. Accordingly, in the embodiment, the generation of piezoelectric polarization by the light emitting structure including facet surfaces symmetrical to each other by growth of the semi-polar nitride semiconductor layer on the C-plane or M-plane of the substrate may be reduced, thereby improving luminous efficiency.

실시 예의 발광소자 패키지는 상기 발광소자를 포함할 수 있다.The light emitting device package of the embodiment may include the light emitting device.

실시 예는 기판의 C-평면 또는 M-평면 상에 반극성 질화물 반도체층의 성장으로 서로 대칭되는 파셋 면을 포함하는 발광구조물에 의해 압전 분극 발생을 줄여 발광 효율을 개선할 수 있다.The embodiment may improve luminous efficiency by reducing piezoelectric polarization by the light emitting structure including facet surfaces symmetrical to each other due to the growth of the semi-polar nitride semiconductor layer on the C-plane or M-plane of the substrate.

실시 예는 기판 상에 제1 전극이 형성되고, 기판 및 제1 전극 상에 발광구조물이 배치되고, 상기 발광구조물 상에 발광구조물을 덮는 제2 전극으루 구성되어 전류 퍼짐이 개선될 수 있을 뿐만 아니라 발광 면적이 증가함에 따라 발광 효율이 향상될 수 있다.In the embodiment, a first electrode is formed on a substrate, a light emitting structure is disposed on the substrate and the first electrode, and the second electrode is configured to cover the light emitting structure on the light emitting structure, so that current spread can be improved as well as As the light emitting area increases, luminous efficiency may be improved.

실시 예는 발광구조물의 하부 가장자리에 제1 전극이 배치된 구조에 의해 기판 방향으로 추출되는 광의 차단 영역을 줄여 발광 효율이 향상될 수 있다.In the embodiment, the light-emitting efficiency may be improved by reducing the blocking area of light extracted in the direction of the substrate by the structure in which the first electrode is disposed at the lower edge of the light-emitting structure.

도 1은 실시 예에 따른 발광소자를 도시한 평면도이다.
도 2는 도 1의 Ⅰ-Ⅰ' 라인을 따라 절단한 발광소자를 도시한 단면도이다.
도 3은 실시 예의 사파이어 단위 셀의 결정구조를 도시한 도면이다.
도 4는 실시 예의 GaN의 단위 셀의 결정구조를 도시한 도면이다.
도 5 내지 도 10은 실시 예에 따른 발광소자의 제조방법을 도시한 도면이다.
도 11은 다른 실시 예에 따른 발광소자를 도시한 단면도이다.
도 12는 실시 예의 발광소자 패키지를 도시한 단면도이다.
1 is a plan view illustrating a light emitting device according to an embodiment.
FIG. 2 is a cross-sectional view illustrating a light emitting device cut along line I-I' of FIG. 1 .
3 is a diagram illustrating a crystal structure of a sapphire unit cell according to an embodiment.
4 is a diagram illustrating a crystal structure of a GaN unit cell according to an embodiment.
5 to 10 are views illustrating a method of manufacturing a light emitting device according to an embodiment.
11 is a cross-sectional view illustrating a light emitting device according to another exemplary embodiment.
12 is a cross-sectional view illustrating a light emitting device package according to an embodiment.

실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiment, each layer (film), region, pattern or structures is “on/over” or “under” the substrate, each layer (film), region, pad or pattern. In the case of being described as being formed on, “on/over” and “under” include both “directly” or “indirectly” formed through another layer. do. In addition, the reference for the upper / upper or lower of each layer will be described with reference to the drawings.

도 1은 실시 예에 따른 발광소자를 도시한 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ' 라인을 따라 절단한 발광소자를 도시한 단면도이다.1 is a plan view illustrating a light emitting device according to an embodiment, and FIG. 2 is a cross-sectional view illustrating the light emitting device cut along line I-I' of FIG. 1 .

도 3은 실시 예의 사파이어 단위 셀의 결정구조를 도시한 도면이고, 도 4는 실시 예의 GaN의 단위 셀의 결정구조를 도시한 도면이다.3 is a view showing the crystal structure of the sapphire unit cell of the embodiment, Figure 4 is a view showing the crystal structure of the GaN unit cell of the embodiment.

도 1 내지 도 4에 도시된 바와 같이, 실시 예에 따른 발광소자(100)는 기판(120), 발광구조물(110), 절연층(140), 제1 및 제2 전극(151, 153)을 포함할 수 있다.1 to 4 , the light emitting device 100 according to the embodiment includes a substrate 120 , a light emitting structure 110 , an insulating layer 140 , and first and second electrodes 151 and 153 . may include

상기 기판(120)은 전도성 또는 절연성 재질일 수 있고, 투광성 재질일 수 있다. 예컨대 상기 기판(120)은 사파이어 기판(Al2O3), GaN, SiC, ZnO, Si, GaP, InP, Ga2O3, GaAs와 같은 군에서 선택될 수 있다. 상기 기판(120)은 발광소자를 지지하기 위한 층으로 사용될 수 있다. 실시 예는 사파이어 기판을 일 예로 설명한다.The substrate 120 may be made of a conductive or insulating material, or a light-transmitting material. For example, the substrate 120 may be selected from a group such as a sapphire substrate (Al 2 O 3 ), GaN, SiC, ZnO, Si, GaP, InP, Ga 2 O 3 , and GaAs. The substrate 120 may be used as a layer for supporting the light emitting device. The embodiment describes a sapphire substrate as an example.

상기 기판(120)의 단위 셀(20)의 결정구조는 육방정계 구조를 갖는다. 상기 사파이어 단위 셀(20)은 A-평면(22), C-평면들(24), M-평면(26), 및 R-평면(28)을 포함한다. 상기 A-평면(22)은 상기 C-평면(24)에 대해 수직이고, 상기 M-평면(26)은 상기 사파이어 단위 셀(20)의 측면들로 정의될 수 있다. 상기 R-평면(28)은 상기 C-평면(24)에 대하여 57.6도의 각도로 기울어질 수 있다. 상기 사파이어 단위 셀(20)은 같은 평면에서 120°로 교차하고 있는 a1축, a2축, a3축과 이 평면에 수직인 c축 방향(C)을 갖는다.The crystal structure of the unit cell 20 of the substrate 120 has a hexagonal structure. The sapphire unit cell 20 includes an A-plane 22 , C-planes 24 , an M-plane 26 , and an R-plane 28 . The A-plane 22 may be perpendicular to the C-plane 24 , and the M-plane 26 may be defined as side surfaces of the sapphire unit cell 20 . The R-plane 28 may be inclined at an angle of 57.6 degrees with respect to the C-plane 24 . The sapphire unit cell 20 has a1 axis, a2 axis, and a3 axis intersecting at 120° in the same plane, and a c-axis direction C perpendicular to this plane.

실시 예의 기판(120)은 발광구조물(110)이 성장하는 상부면이 상기 C-평면(24)일 수 있고, 상기 발광구조물(110)은 상기 C-평면(24)으로부터 성장될 수 있다.In the substrate 120 of the embodiment, the upper surface on which the light emitting structure 110 grows may be the C-plane 24 , and the light emitting structure 110 may be grown from the C-plane 24 .

상기 발광구조물(110)은 일 예로 GaN일 경우, GaN 단위 셀(30)은 육방정계 구조일 수 있다. 상기 GaN 단위 셀(30)은 A-평면(32), C-평면들(34), M-평면(36), 및 R-평면(38)을 포함한다. 상기 A-평면(32)은 상기 C-평면(34)에 대해 수직이고, 상기 M-평면(36)은 상기 사파이어 단위 셀(30)의 측면들로 정의될 수 있다.When the light emitting structure 110 is, for example, GaN, the GaN unit cell 30 may have a hexagonal structure. The GaN unit cell 30 includes an A-plane 32 , C-planes 34 , an M-plane 36 , and an R-plane 38 . The A-plane 32 may be perpendicular to the C-plane 34 , and the M-plane 36 may be defined as side surfaces of the sapphire unit cell 30 .

상기 발광구조물(110)은 상기 절연층(140)으로부터 노출된 기판(120)상에 성장될 수 있다. 상기 발광구조물(110)은 상기 절연층(140)으로부터 노출된 기판(120)의 C-평면(24)으로부터 C축 방향(C), M축 방향(M) 및 A축 방향(A)으로 성장될 수 있다. 여기서, 상기 M축 방향(M)은 상기 발광구조물(110)의 파셋(Facet) 면과 대응될 수 있고, 상기 A축 방향(A)은 상기 C축 방향(C)에 대해 수직한 방향일 수 있다.The light emitting structure 110 may be grown on the substrate 120 exposed from the insulating layer 140 . The light emitting structure 110 is grown in the C-axis direction (C), the M-axis direction (M), and the A-axis direction (A) from the C-plane 24 of the substrate 120 exposed from the insulating layer 140 . can be Here, the M-axis direction (M) may correspond to a facet surface of the light emitting structure 110, and the A-axis direction (A) may be a direction perpendicular to the C-axis direction (C). have.

상기 발광구조물(110)은 기판(120)의 C-평면(24) 상에 반극성 질화물 반도체층의 성장으로 서로 대칭되는 파셋 면을 가질 수 있다. 즉, 상기 발광구조물(110)은 c축 방향(C)으로 꼭지점을 갖고, 서로 대칭되는 파셋 면을 포함할 수 있다. 실시 예의 발광구조물(110)은 반극성 질화물 반도체층의 파셋 면 성장으로 압전 분극 발생을 줄여 발광 효율을 개선할 수 있다.The light emitting structure 110 may have facet surfaces symmetrical to each other due to the growth of the semi-polar nitride semiconductor layer on the C-plane 24 of the substrate 120 . That is, the light emitting structure 110 may have a vertex in the c-axis direction (C), and may include facet surfaces that are symmetrical to each other. In the light emitting structure 110 of the embodiment, the generation of piezoelectric polarization is reduced by the facet surface growth of the semi-polar nitride semiconductor layer, thereby improving luminous efficiency.

상기 기판(120) 상에 제1 전극(151)이 배치될 수 있다. 상기 제1 전극(151)은 상기 기판(120)의 상부면 상에 배치될 수 있다. 상기 제1 전극(151)은 바 타입 또는 스트라이프 타입으로 상기 기판(120)의 상부면에서 일방향으로 배치될 수 있다. 상기 제1 전극(151)은 상기 발광구조물(110)과 직접 접촉될 수 있다. 상기 제1 전극(151)은 상기 절연층(140)으로부터 노출되는 제1 및 제2 연결부(151a, 151b)를 포함할 수 있다. 상기 제1 연결부(151a)는 상기 발광구조물(110)과 직접 접촉되고, 상기 제2 연결부(151b)는 상기 절연층(140)으로부터 외부에 노출되어 외부의 전원과 접촉될 수 있다. 상기 제1 전극(151)은 전도성 산화물, 전도성 질화물 또는 금속일 수 있고, 단층 또는 다층구조일 수 있다. 예컨대 상기 제1 전극(151)은 ITO(Indium Tin Oxide), ITON(ITO Nitride), IZO(Indium Zinc Oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf, In, W, Ti 중에서 적어도 하나를 포함할 수 있다.A first electrode 151 may be disposed on the substrate 120 . The first electrode 151 may be disposed on the upper surface of the substrate 120 . The first electrode 151 may have a bar type or a stripe type and may be disposed on the upper surface of the substrate 120 in one direction. The first electrode 151 may be in direct contact with the light emitting structure 110 . The first electrode 151 may include first and second connection portions 151a and 151b exposed from the insulating layer 140 . The first connection part 151a may be in direct contact with the light emitting structure 110 , and the second connection part 151b may be exposed from the insulating layer 140 to the outside to be in contact with an external power source. The first electrode 151 may be formed of a conductive oxide, a conductive nitride, or a metal, and may have a single-layer or multi-layer structure. For example, the first electrode 151 is ITO (Indium Tin Oxide), ITON (ITO Nitride), IZO (Indium Zinc Oxide), IZON (IZO Nitride), AZO (Aluminum Zinc Oxide), AGZO (Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), NitIZON ), ZnO, IrOx, RuOx, NiO, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf, In, W, may include at least one of Ti.

상기 절연층(140)은 상기 제1 전극(151) 및 기판(120) 위에 배치될 수 있다. 상기 절연층(140)은 기판(120)의 상부면 일부를 노출시키고, 상기 제1 전극(151)의 양끝단을 노출시키는 홀을 포함할 수 있다. 상기 절연층(140)은 마스크층으로 정의될 수 있고, 투광성 재질 또는 비투광성 재질일 수 있다. 예컨대 상기 절연층(140)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3 중 적어도 하나로 형성될 수 있다.The insulating layer 140 may be disposed on the first electrode 151 and the substrate 120 . The insulating layer 140 may include a hole exposing a portion of the upper surface of the substrate 120 and exposing both ends of the first electrode 151 . The insulating layer 140 may be defined as a mask layer, and may be made of a light-transmitting material or a non-transmissive material. For example, the insulating layer 140 is SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 It may be formed of at least one.

상기 발광구조물(110)은 상기 절연층(140)으로부터 노출된 상기 기판(120)의 상부면 위에 성장될 수 있다. 상기 발광구조물(110)은 상기 기판(120)의 상부면으로부터 상기 절연층(140) 상부면까지 연장될 수 있다. 상기 발광구조물(110)은 상기 절연층(140)으로부터 노출된 상기 제1 전극(151)과 직접 접촉될 수 있다. 상기 발광구조물(110)은 제1 도전형 반도체층(111), 상기 제1 도전형 반도체층(111) 위에 배치된 활성층(112), 상기 활성층(112) 위에 배치된 제2 도전형 반도체층(113)을 포함할 수 있다. 상기 발광구조물(110)은 상기 활성층(112)과 상기 제2 도전형 반도체층(113) 사이에 배치된 반사층(114)을 포함할 수 있으나, 이에 한정되는 것은 아니다. 즉, 상기 발광구조물(110)은 각각의 층들 사이에 반사층이 배치될 수도 있고, 생략될 수도 있다.The light emitting structure 110 may be grown on the upper surface of the substrate 120 exposed from the insulating layer 140 . The light emitting structure 110 may extend from the upper surface of the substrate 120 to the upper surface of the insulating layer 140 . The light emitting structure 110 may be in direct contact with the first electrode 151 exposed from the insulating layer 140 . The light emitting structure 110 includes a first conductivity type semiconductor layer 111 , an active layer 112 disposed on the first conductivity type semiconductor layer 111 , and a second conductivity type semiconductor layer ( 113) may be included. The light emitting structure 110 may include a reflective layer 114 disposed between the active layer 112 and the second conductivity type semiconductor layer 113 , but is not limited thereto. That is, in the light emitting structure 110 , a reflective layer may be disposed between each layer or may be omitted.

상기 제1 도전형 반도체층(111)은 반도체 화합물, 예컨대 Ⅱ족-Ⅳ족 및 Ⅲ족-Ⅴ족 등의 화합물 반도체로 구현될 수 있다. 실시 예의 제1 도전형 반도체층(111)은 반극성 질화물 반도체를 일예로 설명하기로 한다. 상기 제1 도전형 반도체층(111)은 단층 또는 다층으로 형성될 수 있다. 상기 제1 도전형 반도체층(111)은 제1 도전형 도펀트가 도핑될 수 있다. 예컨대 상기 제1 도전형 반도체층(111)이 n형 반도체층인 경우, n형 도펀트를 포함할 수 있다. 예컨대 상기 n형 도펀트는 Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다. 상기 제1 도전형 반도체층(111)은 InxAlyGa1-x-yN(0=x=1, 0=y=1, 0=x+y=1)의 조성식을 갖는 반도체 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다. 예컨대 상기 제1 도전형 반도체층(111)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다.The first conductivity-type semiconductor layer 111 may be implemented with a semiconductor compound, for example, a compound semiconductor such as a group II-IV group and a group III-V group. The first conductivity type semiconductor layer 111 of the embodiment will be described as a semi-polar nitride semiconductor as an example. The first conductivity type semiconductor layer 111 may be formed as a single layer or a multilayer. The first conductivity type semiconductor layer 111 may be doped with a first conductivity type dopant. For example, when the first conductivity-type semiconductor layer 111 is an n-type semiconductor layer, it may include an n-type dopant. For example, the n-type dopant may include Si, Ge, Sn, Se, or Te, but is not limited thereto. The first conductivity type semiconductor layer 111 may include a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0=x=1, 0=y=1, 0=x+y=1). However, the present invention is not limited thereto. For example, the first conductivity type semiconductor layer 111 may be selected from GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, or the like.

상기 제1 도전형 반도체층(111)은 상기 절연층(140)으로부터 노출된 기판(120)의 C-평면(24)상에 C축 방향(C), M축 방향(M) 및 A축 방향(A)으로 성장될 수 있다. 즉, 상기 제1 도전형 반도체층(111)의 단면은 서로 대칭되는 파셋 면을 포함할 수 있다.The first conductivity type semiconductor layer 111 is formed on the C-plane 24 of the substrate 120 exposed from the insulating layer 140 in the C-axis direction (C), the M-axis direction (M), and the A-axis direction. (A) can be grown. That is, the cross-section of the first conductivity-type semiconductor layer 111 may include facet surfaces symmetrical to each other.

상기 활성층(112)은 상기 제1 도전형 반도체층(111) 위에 배치될 수 있다. 상기 활성층(112)은 단일 양자 우물, 다중 양자 우물(MQW), 양자 선(quantum wire) 구조 또는 양자 점(quantum dot) 구조를 선택적으로 포함할 수 있다. 상기 활성층(112)는 화합물 반도체로 구성될 수 있다. 상기 활성층(112)는 예로서 Ⅱ족-Ⅳ족 및 Ⅲ족-Ⅴ족 화합물 반도체 중에서 적어도 하나로 구현될 수 있다.The active layer 112 may be disposed on the first conductivity-type semiconductor layer 111 . The active layer 112 may selectively include a single quantum well, a multiple quantum well (MQW), a quantum wire structure, or a quantum dot structure. The active layer 112 may be formed of a compound semiconductor. The active layer 112 may be implemented, for example, by at least one of a group II-IV group and a group III-V compound semiconductor.

상기 활성층(112)은 다중 양자 우물 구조(MQW)로 구현된 경우, 양자우물과 양자벽이 교대로 배치될 수 있다. 상기 양자우물과 양자벽은 각각 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료일 수 있다. 예컨대 상기 활성층(112)은 InGaN/GaN, InGaN/AlGaN, InGaN/InGaN, InAlGaN/InAlGaN, GaN/AlGaN, InAlGaN/GaN, GaInP/AlGaInP, GaP/AlGaP, InGaP/AlGaP, GaAs/AlGaAs, InGaAs/AlGaAs 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되는 것은 아니다.When the active layer 112 is implemented as a multi-quantum well structure (MQW), quantum wells and quantum walls may be alternately disposed. Each of the quantum well and the quantum wall may be a semiconductor material having a compositional formula of In x Al y Ga 1-xy N (0≤x≤1, 0≤y≤1, 0≤x+y≤1). For example, the active layer 112 is InGaN/GaN, InGaN/AlGaN, InGaN/InGaN, InAlGaN/InAlGaN, GaN/AlGaN, InAlGaN/GaN, GaInP/AlGaInP, GaP/AlGaP, InGaP/AlGaP, GaAs/AlGaAs, InGaAs/AlGaAs. It may be formed in any one or more pair structures, but is not limited thereto.

상기 제2 도전형 반도체층(113)은 상기 활성층(112) 위에 배치될 수 있다. 상기 제2 도전형 반도체층(113)은 반도체 화합물, 예컨대 Ⅱ족-Ⅳ족 및 Ⅲ족-Ⅴ족 화합물 반도체로 구현될 수 있다. 상기 제2 도전형 반도체층(113)은 단층 또는 다층으로 형성될 수 있다. 상기 제2 도전형 반도체층(113)은 제2 도전형 도펀트가 도핑될 수 있다. 예컨대 상기 제2 도전형 반도체층(113)이 p형 반도체층인 경우, p형 도펀트를 포함할 수 있다. 예컨대 상기 p형 도펀트는 Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정되는 것은 아니다. 상기 제2 도전형 반도체층(113)은 InxAlyGa1-x-yN(0=x=1, 0=y=1, 0=x+y=1)의 조성식을 갖는 반도체 물질을 포함할 수 있으나 이에 한정되는 것은 아니다. 예컨대 상기 제2 도전형 반도체층(113)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다.The second conductivity type semiconductor layer 113 may be disposed on the active layer 112 . The second conductivity type semiconductor layer 113 may be implemented with a semiconductor compound, for example, a group II-IV and group III-V compound semiconductor. The second conductivity type semiconductor layer 113 may be formed as a single layer or a multilayer. The second conductivity type semiconductor layer 113 may be doped with a second conductivity type dopant. For example, when the second conductivity-type semiconductor layer 113 is a p-type semiconductor layer, it may include a p-type dopant. For example, the p-type dopant may include, but is not limited to, Mg, Zn, Ca, Sr, Ba, and the like. The second conductivity type semiconductor layer 113 may include a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0=x=1, 0=y=1, 0=x+y=1). may be, but is not limited thereto. For example, the second conductivity type semiconductor layer 113 may be selected from GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, or the like.

상기 반사층(114)은 상기 활성층(112)과 상기 제2 도전형 반도체층(113) 사이에 배치될 수 있다. 상기 반사층(114)은 서로 다른 물질의 반도체층들을 포함할 수 있다. 예컨대 상기 반사층(114)은 상기 반도체층들이 교대로 반복될 수 있다. 상기 반도체층들은 서로 상이한 굴절률을 가질 수 있다. 예컨대 상기 반사층(114)은 분산형 브래그 반사(Distributed Bragg Reflector: DBR) 일 수 있다.The reflective layer 114 may be disposed between the active layer 112 and the second conductivity-type semiconductor layer 113 . The reflective layer 114 may include semiconductor layers of different materials. For example, in the reflective layer 114 , the semiconductor layers may be alternately repeated. The semiconductor layers may have different refractive indices. For example, the reflective layer 114 may be a distributed Bragg reflector (DBR).

상기 발광구조물(110)의 높이는 2㎛이하일 수 있다. 예컨대 상기 발광구조물(110)의 높이는 1㎛ 내지 2㎛일 수 있다. 상기 발광구조물(110)의 높이가 2㎛ 초과일 경우, 캐리어의 주입 거리 및 캐리어의 이동도가 저하될 수 있을 뿐만 아니라 서로 대칭되는 파셋 면 형성이 어려울 수 있다. The height of the light emitting structure 110 may be 2 μm or less. For example, the height of the light emitting structure 110 may be 1 μm to 2 μm. When the height of the light emitting structure 110 is greater than 2 μm, the injection distance of carriers and mobility of carriers may be reduced, and it may be difficult to form facets symmetrical to each other.

상기 발광구조물(110)은 n형 반도체층의 상기 제1 도전형 반도체층(111), p형 반도체층의 제2 도전형 반도체층(113)을 한정하여 설명하고 있지만, 상기 제1 도전형 반도체층(111)을 p형 반도체층, 상기 제2 도전형 반도체층(113)을 n형 반도체층으로 형성할 수도 있으며, 이에 한정되는 것은 아니다. 상기 제2 도전형 반도체층(113) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조물(110)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.Although the light emitting structure 110 has been described by limiting the first conductivity type semiconductor layer 111 of the n-type semiconductor layer and the second conductivity type semiconductor layer 113 of the p-type semiconductor layer, the first conductivity type semiconductor The layer 111 may be formed of a p-type semiconductor layer and the second conductivity type semiconductor layer 113 may be formed of an n-type semiconductor layer, but is not limited thereto. A semiconductor having a polarity opposite to that of the second conductivity type, for example, an n-type semiconductor layer (not shown) may be formed on the second conductivity type semiconductor layer 113 . Accordingly, the light emitting structure 110 may be implemented as any one of an n-p junction structure, a p-n junction structure, an n-p-n junction structure, and a p-n-p junction structure.

상기 제2 전극(153)은 상기 발광구조물(110) 위에 배치될 수 있다. 상기 제2 전극(153)은 상기 제2 도전형 반도체층(113)과 직접 접촉될 수 있다. 상기 제2 전극(153)은 상기 제2 도전형 반도체층(113)을 덮을 수 있고, 상기 제2 도전형 반도체층(113)과 전기적으로 연결될 수 있다. 상기 제2 전극(153)은 상기 발광구조물(110)의 서로 대칭되는 파셋 면 위에 배치되므로 서로 대칭되는 제1 및 제2 경사면(153a, 153b)을 포함할 수 있다. 상기 제2 전극(153)은 상기 발광구조물(110)의 상부면으로부터 상기 절연층(140)의 상부면까지 연장될 수 있다. 상기 제2 전극(153)은 전도성 산화물, 전도성 질화물 또는 금속일 수 있고, 단층 또는 다층구조일 수 있다. 예컨대 상기 제2 전극(153)은 ITO(Indium Tin Oxide), ITON(ITO Nitride), IZO(Indium Zinc Oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf, In, W, Ti 중에서 적어도 하나를 포함할 수 있다. The second electrode 153 may be disposed on the light emitting structure 110 . The second electrode 153 may be in direct contact with the second conductivity-type semiconductor layer 113 . The second electrode 153 may cover the second conductivity type semiconductor layer 113 and may be electrically connected to the second conductivity type semiconductor layer 113 . Since the second electrode 153 is disposed on the symmetrical facet surfaces of the light emitting structure 110 , the second electrode 153 may include symmetrical first and second inclined surfaces 153a and 153b. The second electrode 153 may extend from the upper surface of the light emitting structure 110 to the upper surface of the insulating layer 140 . The second electrode 153 may be formed of a conductive oxide, a conductive nitride, or a metal, and may have a single-layer or multi-layer structure. For example, the second electrode 153 is ITO (Indium Tin Oxide), ITON (ITO Nitride), IZO (Indium Zinc Oxide), IZON (IZO Nitride), AZO (Aluminum Zinc Oxide), AGZO (Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), NitIZON ), ZnO, IrOx, RuOx, NiO, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf, In, W, may include at least one of Ti.

실시 예는 기판(120)의 C-평면(24) 상에 반극성 질화물 반도체층의 성장으로 서로 대칭되는 파셋 면을 포함하는 발광구조물(110)에 의해 압전 분극 발생을 줄여 발광 효율을 개선할 수 있다.In the embodiment, by the growth of a semi-polar nitride semiconductor layer on the C-plane 24 of the substrate 120, the light emitting efficiency can be improved by reducing the piezoelectric polarization by the light emitting structure 110 including facet surfaces symmetric to each other. have.

실시 예는 기판(120) 상에 제1 전극(151)이 형성되고, 기판(120) 및 제1 전극(151) 상에 발광구조물(110)이 배치되고, 상기 발광구조물(110)을 덮는 제2 전극(153)의 구조에 의해 전류 퍼짐(화살표)이 개선될 수 있고, 서로 대칭되는 파셋 면을 갖는 발광구조물(110)의 구조에 의해 발광 면적이 증가할 수 있고, 상기 발광 면적의 증가에 의해 발광 효율이 향상될 수 있다.In the embodiment, the first electrode 151 is formed on the substrate 120 , the light emitting structure 110 is disposed on the substrate 120 and the first electrode 151 , and the first electrode 151 is formed to cover the light emitting structure 110 . Current spread (arrow) can be improved by the structure of the two electrodes 153, and the light emitting area can be increased by the structure of the light emitting structure 110 having facet surfaces symmetrical to each other, and the increase in the light emitting area can be The luminous efficiency may be improved by this.

실시 예는 발광구조물(110)의 하부 가장자리에 제1 전극(151)이 배치된 구조에 의해 기판(120) 방향으로 추출되는 광의 차단 영역을 줄여 발광 효율이 향상될 수 있다.In the embodiment, the light-emitting efficiency may be improved by reducing the blocking area of light extracted in the direction of the substrate 120 by the structure in which the first electrode 151 is disposed at the lower edge of the light emitting structure 110 .

도 5 내지 도 10는 실시 예에 따른 발광소자의 제조방법을 도시한 도면이다.5 to 10 are views illustrating a method of manufacturing a light emitting device according to an embodiment.

도 5를 참조하면, 제1 전극(151)은 상기 기판(120) 위에 형성될 수 있다.Referring to FIG. 5 , the first electrode 151 may be formed on the substrate 120 .

상기 기판(120)은 단층 또는 다층으로 형성될 수 있다. 상기 기판(120)은 전도성 기판 또는 절연성 기판일 수 있다. 예컨대 상기 기판(120)은 GaAs, 사파이어(Al2O3), SiC, Si, GaN, ZnO, GaP, InP, Ge 및 Ga203 중 적어도 하나일 수 있다. 실시 예의 기판(120)은 상부면이 C-평면의 사파이어 기판을 일 예로 설명하기로 한다.The substrate 120 may be formed in a single layer or in multiple layers. The substrate 120 may be a conductive substrate or an insulating substrate. For example, the substrate 120 may be at least one of GaAs, sapphire (Al 2 O 3 ), SiC, Si, GaN, ZnO, GaP, InP, Ge, and Ga 2 0 3 . The substrate 120 of the embodiment will be described as an example of a sapphire substrate having a C-plane top surface.

상기 제1 전극(151)은 포토리소그라피(photolithography) 및 에칭 공정을 통해서 상기 기판(120) 상부면 상에 형성될 수 있다. 상기 제1 전극(151)은 바 타입 또는 스트라이프 타입으로 상기 기판(120)의 상부면에서 일방향으로 형성될 수 있다. 상기 제1 전극(151)은 전도성 산화물, 전도성 질화물 또는 금속일 수 있고, 단층 또는 다층구조일 수 있다. 예컨대 상기 제1 전극(151)은 ITO(Indium Tin Oxide), ITON(ITO Nitride), IZO(Indium Zinc Oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf, In, W, Ti 중에서 적어도 하나를 포함할 수 있다.The first electrode 151 may be formed on the upper surface of the substrate 120 through photolithography and etching processes. The first electrode 151 may be formed in a bar type or a stripe type in one direction on the upper surface of the substrate 120 . The first electrode 151 may be formed of a conductive oxide, a conductive nitride, or a metal, and may have a single-layer or multi-layer structure. For example, the first electrode 151 is ITO (Indium Tin Oxide), ITON (ITO Nitride), IZO (Indium Zinc Oxide), IZON (IZO Nitride), AZO (Aluminum Zinc Oxide), AGZO (Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), NitIZON ), ZnO, IrOx, RuOx, NiO, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf, In, W, may include at least one of Ti.

도 6을 참조하면, 절연층(140)은 제1 전극(151) 및 기판(120) 위에 형성될 수 있다. 상기 절연층(140)은 포토리소그라피 및 에칭 공정을 통해서 홀(140a)이 형성될 수 있다. 실시 예는 상기 절연층(140)의 홀(140a)을 통해서 기판(120)의 상부면(120a) 및 상기 제1 전극(151)의 제1 연결부(151a)를 외부에 노출시킨다. 상기 절연층(140)은 마스크층으로 정의될 수 있고, 투광성 재질 또는 비투광성 재질일 수 있다. 예컨대 상기 절연층(140)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3 중 적어도 하나로 형성될 수 있다.Referring to FIG. 6 , the insulating layer 140 may be formed on the first electrode 151 and the substrate 120 . Holes 140a may be formed in the insulating layer 140 through photolithography and etching processes. In the embodiment, the upper surface 120a of the substrate 120 and the first connection portion 151a of the first electrode 151 are exposed to the outside through the hole 140a of the insulating layer 140 . The insulating layer 140 may be defined as a mask layer, and may be made of a light-transmitting material or a non-transmissive material. For example, the insulating layer 140 is SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 It may be formed of at least one.

도 7을 참조하면, 발광구조물(110)은 절연층(140)으로부터 노출된 기판(120)의 상부면(120a) 위에 성장될 수 있다. 예컨대 상기 발광구조물(110)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법으로 형성될 수 있으나, 이에 한정되는 것은 아니다.Referring to FIG. 7 , the light emitting structure 110 may be grown on the upper surface 120a of the substrate 120 exposed from the insulating layer 140 . For example, the light emitting structure 110 may be formed by a metal organic chemical vapor deposition (MOCVD) method, a chemical vapor deposition method (CVD), a plasma-enhanced chemical vapor deposition (PECVD) method, a molecular beam growth method ( It may be formed by methods such as Molecular Beam Epitaxy (MBE) and Hydride Vapor Phase Epitaxy (HVPE), but is not limited thereto.

여기서, 상기 기판(120)의 상부면(120a)은 C-평면일 수 있다. Here, the upper surface 120a of the substrate 120 may be a C-plane.

발광구조물(110)은 300 내지 400 torr의 성장압력에서 성장될 수 있고, 900 내지 1100℃의 성장온도에서 성장될 수 있으나, 이에 한정되는 것은 아니다.The light emitting structure 110 may be grown at a growth pressure of 300 to 400 torr, and may be grown at a growth temperature of 900 to 1100° C., but is not limited thereto.

제1 도전형 반도체층(111)은 상기 절연층(140)으로부터 노출된 기판(120)의 C-평면상에 C축 방향(C), M축 방향(M) 및 A축 방향(A)으로 성장될 수 있다. 상기 제1 도전형 반도체층(111)은 상기 기판(120)의 상부면으로부터 성장되어 상기 절연층(140) 상부면 일부까지 연장될 수 있다. The first conductivity-type semiconductor layer 111 is formed on the C-plane of the substrate 120 exposed from the insulating layer 140 in the C-axis direction (C), the M-axis direction (M), and the A-axis direction (A). can be grown The first conductivity-type semiconductor layer 111 may be grown from the upper surface of the substrate 120 to extend to a portion of the upper surface of the insulating layer 140 .

상기 제1 도전형 반도체층(111)은 반도체 화합물, 예컨대 Ⅱ족-Ⅳ족 및 Ⅲ족-Ⅴ족 등의 화합물 반도체로 구현될 수 있다. 실시 예의 제1 도전형 반도체층(111)은 반극성 질화물 반도체를 일예로 설명하기로 한다. 상기 제1 도전형 반도체층(111)은 단층 또는 다층으로 형성될 수 있다. 상기 제1 도전형 반도체층(111)은 제1 도전형 도펀트가 도핑될 수 있다. 예컨대 상기 제1 도전형 반도체층(111)이 n형 반도체층인 경우, n형 도펀트를 포함할 수 있다. 예컨대 상기 n형 도펀트는 Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다. 상기 제1 도전형 반도체층(111)은 InxAlyGa1-x-yN(0=x=1, 0=y=1, 0=x+y=1)의 조성식을 갖는 반도체 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다. 예컨대 상기 제1 도전형 반도체층(111)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다.The first conductivity-type semiconductor layer 111 may be implemented with a semiconductor compound, for example, a compound semiconductor such as a group II-IV group and a group III-V group. The first conductivity type semiconductor layer 111 of the embodiment will be described as a semi-polar nitride semiconductor as an example. The first conductivity type semiconductor layer 111 may be formed as a single layer or a multilayer. The first conductivity type semiconductor layer 111 may be doped with a first conductivity type dopant. For example, when the first conductivity-type semiconductor layer 111 is an n-type semiconductor layer, it may include an n-type dopant. For example, the n-type dopant may include Si, Ge, Sn, Se, or Te, but is not limited thereto. The first conductivity type semiconductor layer 111 may include a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0=x=1, 0=y=1, 0=x+y=1). However, the present invention is not limited thereto. For example, the first conductivity type semiconductor layer 111 may be selected from GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, or the like.

활성층(112)은 상기 제1 도전형 반도체층(111) 아래에 배치될 수 있다. 상기 활성층(112)은 단일 양자 우물, 다중 양자 우물(MQW), 양자 선(quantum wire) 구조 또는 양자 점(quantum dot) 구조를 선택적으로 포함할 수 있다. 상기 활성층(112)는 화합물 반도체로 구성될 수 있다. 상기 활성층(112)는 예로서 Ⅱ족-Ⅳ족 및 Ⅲ족-Ⅴ족 화합물 반도체 중에서 적어도 하나로 구현될 수 있다. 상기 활성층(112)은 다중 양자 우물 구조(MQW)로 구현된 경우, 양자우물과 양자벽이 교대로 배치될 수 있다. 상기 양자우물과 양자벽은 각각 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료일 수 있다. 예컨대 상기 활성층(112)은 InGaN/GaN, InGaN/AlGaN, InGaN/InGaN, InAlGaN/InAlGaN, GaN/AlGaN, InAlGaN/GaN, GaInP/AlGaInP, GaP/AlGaP, InGaP/AlGaP, GaAs/AlGaAs, InGaAs/AlGaAs 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되는 것은 아니다.The active layer 112 may be disposed under the first conductivity type semiconductor layer 111 . The active layer 112 may selectively include a single quantum well, a multiple quantum well (MQW), a quantum wire structure, or a quantum dot structure. The active layer 112 may be formed of a compound semiconductor. The active layer 112 may be implemented, for example, by at least one of a group II-IV group and a group III-V compound semiconductor. When the active layer 112 is implemented as a multi-quantum well structure (MQW), quantum wells and quantum walls may be alternately disposed. Each of the quantum well and the quantum wall may be a semiconductor material having a compositional formula of In x Al y Ga 1-xy N (0≤x≤1, 0≤y≤1, 0≤x+y≤1). For example, the active layer 112 is InGaN/GaN, InGaN/AlGaN, InGaN/InGaN, InAlGaN/InAlGaN, GaN/AlGaN, InAlGaN/GaN, GaInP/AlGaInP, GaP/AlGaP, InGaP/AlGaP, GaAs/AlGaAs, InGaAs/AlGaAs. It may be formed in any one or more pair structures, but is not limited thereto.

제2 도전형 반도체층(113)은 상기 활성층(112) 아래에 배치될 수 있다. 상기 제2 도전형 반도체층(113)은 반도체 화합물, 예컨대 Ⅱ족-Ⅳ족 및 Ⅲ족-Ⅴ족 화합물 반도체로 구현될 수 있다. 상기 제2 도전형 반도체층(113)은 단층 또는 다층으로 형성될 수 있다. 상기 제2 도전형 반도체층(113)은 제2 도전형 도펀트가 도핑될 수 있다. 예컨대 상기 제2 도전형 반도체층(113)이 p형 반도체층인 경우, p형 도펀트를 포함할 수 있다. 예컨대 상기 p형 도펀트는 Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정되는 것은 아니다. 상기 제2 도전형 반도체층(113)은 InxAlyGa1-x-yN(0=x=1, 0=y=1, 0=x+y=1)의 조성식을 갖는 반도체 물질을 포함할 수 있으나 이에 한정되는 것은 아니다. 예컨대 상기 제2 도전형 반도체층(13)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다.The second conductivity type semiconductor layer 113 may be disposed under the active layer 112 . The second conductivity type semiconductor layer 113 may be implemented with a semiconductor compound, for example, a group II-IV and group III-V compound semiconductor. The second conductivity type semiconductor layer 113 may be formed as a single layer or a multilayer. The second conductivity type semiconductor layer 113 may be doped with a second conductivity type dopant. For example, when the second conductivity-type semiconductor layer 113 is a p-type semiconductor layer, it may include a p-type dopant. For example, the p-type dopant may include, but is not limited to, Mg, Zn, Ca, Sr, Ba, and the like. The second conductivity type semiconductor layer 113 may include a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0=x=1, 0=y=1, 0=x+y=1). may be, but is not limited thereto. For example, the second conductivity type semiconductor layer 13 may be selected from GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, or the like.

상기 반사층(114)은 상기 활성층(112)과 상기 제2 도전형 반도체층(113) 사이에 배치될 수 있다. 상기 반사층(114)은 서로 다른 물질의 반도체층들을 포함할 수 있다. 예컨대 상기 반사층(114)은 상기 반도체층들이 교대로 반복될 수 있다. 상기 반도체층들은 서로 상이한 굴절률을 가질 수 있다. 예컨대 상기 반사층(114)은 분산형 브래그 반사(Distributed Bragg Reflector: DBR) 일 수 있다.The reflective layer 114 may be disposed between the active layer 112 and the second conductivity-type semiconductor layer 113 . The reflective layer 114 may include semiconductor layers of different materials. For example, in the reflective layer 114 , the semiconductor layers may be alternately repeated. The semiconductor layers may have different refractive indices. For example, the reflective layer 114 may be a distributed Bragg reflector (DBR).

상기 발광구조물(110)의 높이는 2㎛이하일 수 있다. 예컨대 상기 발광구조물(110)의 높이는 1㎛ 내지 2㎛일 수 있다. 상기 발광구조물(110)의 높이가 2㎛ 초과일 경우, 캐리어의 주입 거리 및 캐리어의 이동도가 저하될 수 있을 뿐만 아니라 서로 대칭되는 파셋 면(110a, 110b) 형성이 어려울 수 있다. The height of the light emitting structure 110 may be 2 μm or less. For example, the height of the light emitting structure 110 may be 1 μm to 2 μm. When the height of the light emitting structure 110 is greater than 2 μm, a carrier injection distance and carrier mobility may be reduced, and it may be difficult to form symmetrical facet surfaces 110a and 110b.

상기 발광구조물(110)은 n형 반도체층의 상기 제1 도전형 반도체층(111), p형 반도체층의 제2 도전형 반도체층(113)을 한정하여 설명하고 있지만, 상기 제1 도전형 반도체층(111)을 p형 반도체층, 상기 제2 도전형 반도체층(113)을 n형 반도체층으로 형성할 수도 있으며, 이에 한정되는 것은 아니다. 상기 제2 도전형 반도체층(113) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조물(110)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.Although the light emitting structure 110 has been described by limiting the first conductivity type semiconductor layer 111 of the n-type semiconductor layer and the second conductivity type semiconductor layer 113 of the p-type semiconductor layer, the first conductivity type semiconductor The layer 111 may be formed of a p-type semiconductor layer and the second conductivity type semiconductor layer 113 may be formed of an n-type semiconductor layer, but is not limited thereto. A semiconductor having a polarity opposite to that of the second conductivity type, for example, an n-type semiconductor layer (not shown) may be formed on the second conductivity type semiconductor layer 113 . Accordingly, the light emitting structure 110 may be implemented as any one of an n-p junction structure, a p-n junction structure, an n-p-n junction structure, and a p-n-p junction structure.

도 8 내지 도 10을 참조하면, 절연층(140)은 에칭 공정에 의해 제1 전극(151)의 제2 연결부(151b)를 외부에 노출시킨다. 상기 제2 연결부(151b)는 외부의 구동전원이 연결되는 상기 제1 전극(151)의 패드 기능을 포함할 수 있다.8 to 10 , the insulating layer 140 exposes the second connection part 151b of the first electrode 151 to the outside by an etching process. The second connection part 151b may include a pad function of the first electrode 151 to which an external driving power is connected.

포토레지스트 패턴(160)은 기판(120), 제2 연결부(151b) 및 절연층(140)위에 형성될 수 있다. 상기 포토레지스트 패턴(160)은 상기 제2 연결부(151b)를 노출시키는 에칭 공정 이후에 형성될 수 있다. 상기 포토레지스트 패턴(160)은 발광구조물(110)을 외부에 노출시키고, 상기 제2 연결부(151b)를 덮을 수 있다. 상기 포토레지스트 패턴(160)은 상기 발광구조물(110)과 인접한 상기 절연층(140)이 일부를 외부에 노출시킬 수 있다.The photoresist pattern 160 may be formed on the substrate 120 , the second connection part 151b and the insulating layer 140 . The photoresist pattern 160 may be formed after an etching process of exposing the second connection part 151b. The photoresist pattern 160 may expose the light emitting structure 110 to the outside and cover the second connection part 151b. In the photoresist pattern 160 , a portion of the insulating layer 140 adjacent to the light emitting structure 110 may be exposed to the outside.

전도성 물질층(150)은 상기 포토레지스트 패턴(160), 발광구조물(110) 및 절연층(140) 위에 형성될 수 있다. 상기 전도성 물질층(150)은 포토리소그라피(photolithography) 및 에칭 공정을 통해서 상기 포토레지스트 패턴(160)으로부터 노출된 발광구조물(110) 및 절연층(140) 상에 선택적으로 형성된 제2 전극(153)을 형성할 수 있다. 여기서, 에칭 공정은 리프트 오프 공정일 수 있으나, 이에 한정되는 것은 아니다.The conductive material layer 150 may be formed on the photoresist pattern 160 , the light emitting structure 110 , and the insulating layer 140 . The conductive material layer 150 is a second electrode 153 selectively formed on the light emitting structure 110 and the insulating layer 140 exposed from the photoresist pattern 160 through photolithography and etching processes. can form. Here, the etching process may be a lift-off process, but is not limited thereto.

상기 제2 전극(153)은 상기 제2 도전형 반도체층(113)과 직접 접촉될 수 있다. 상기 제2 전극(153)은 상기 제2 도전형 반도체층(113)을 완전히 덮을 수 있고, 상기 제2 도전형 반도체층(113)과 전기적으로 연결될 수 있다. 상기 제2 전극(153)은 상기 발광구조물(110)의 서로 대칭되는 파셋 면 위에 배치되므로 서로 대칭되는 제1 및 제2 경사면(153a, 153b)을 포함할 수 있다. 상기 제2 전극(153)은 상기 발광구조물(110)의 상부면으로부터 상기 절연층(140)의 상부면까지 연장될 수 있다. 상기 제2 전극(153)은 반사물질을 포함하거나, 반사층을 더 포함할 수 있다. 상기 제2 전극(153)은 전도성 산화물, 전도성 질화물 또는 금속일 수 있고, 단층 또는 다층구조일 수 있다. 예컨대 상기 제2 전극(153)은 ITO(Indium Tin Oxide), ITON(ITO Nitride), IZO(Indium Zinc Oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf, In, W, Ti 중에서 적어도 하나를 포함할 수 있다.The second electrode 153 may be in direct contact with the second conductivity-type semiconductor layer 113 . The second electrode 153 may completely cover the second conductivity type semiconductor layer 113 and may be electrically connected to the second conductivity type semiconductor layer 113 . Since the second electrode 153 is disposed on the symmetrical facet surfaces of the light emitting structure 110 , the second electrode 153 may include symmetrical first and second inclined surfaces 153a and 153b. The second electrode 153 may extend from the upper surface of the light emitting structure 110 to the upper surface of the insulating layer 140 . The second electrode 153 may include a reflective material or may further include a reflective layer. The second electrode 153 may be formed of a conductive oxide, a conductive nitride, or a metal, and may have a single-layer or multi-layer structure. For example, the second electrode 153 is ITO (Indium Tin Oxide), ITON (ITO Nitride), IZO (Indium Zinc Oxide), IZON (IZO Nitride), AZO (Aluminum Zinc Oxide), AGZO (Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), NitIZON ), ZnO, IrOx, RuOx, NiO, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf, In, W, may include at least one of Ti.

실시 예는 기판(120)의 C-평면 상에 반극성 질화물 반도체의 성장으로 서로 대칭되는 파셋 면을 포함하는 발광구조물(110)에 의해 압전 분극 발생을 줄여 발광 효율을 개선할 수 있다.In the embodiment, the generation of piezoelectric polarization may be reduced by the light emitting structure 110 including facet surfaces symmetrical to each other due to the growth of the semi-polar nitride semiconductor on the C-plane of the substrate 120 to improve the luminous efficiency.

실시 예는 기판(120) 상에 제1 전극(151)이 형성되고, 기판(120) 및 제1 전극(151) 상에 발광구조물(110)이 배치되고, 상기 발광구조물(110)을 덮는 제2 전극(153)의 구조에 의해 전류 퍼짐(화살표)이 개선될 수 있고, 서로 대칭되는 파셋 면을 갖는 발광구조물(110)의 구조에 의해 발광 면적이 증가할 수 있고, 상기 발광 면적의 증가에 의해 발광 효율이 향상될 수 있다.In the embodiment, the first electrode 151 is formed on the substrate 120 , the light emitting structure 110 is disposed on the substrate 120 and the first electrode 151 , and the first electrode 151 is formed to cover the light emitting structure 110 . Current spread (arrow) can be improved by the structure of the two electrodes 153, and the light emitting area can be increased by the structure of the light emitting structure 110 having facet surfaces symmetrical to each other, and the increase in the light emitting area can be The luminous efficiency may be improved by this.

실시 예는 발광구조물(110)의 하부 가장자리에 제1 전극(151)이 배치된 구조에 의해 기판(120) 방향으로 추출되는 광의 차단 영역을 줄여 발광 효율이 향상될 수 있다.In the embodiment, the light-emitting efficiency may be improved by reducing the blocking area of light extracted in the direction of the substrate 120 by the structure in which the first electrode 151 is disposed at the lower edge of the light emitting structure 110 .

도 11은 다른 실시 예에 따른 발광소자를 도시한 단면도이다.11 is a cross-sectional view illustrating a light emitting device according to another exemplary embodiment.

도 3, 도 4 및 도 11에 도시된 바와 같이, 다른 실시 예에 따른 발광소자(200)는 기판(220), 발광구조물(210) 및 제2 전극(253)을 제외한 구성은 도 1 내지 도 12의 실시 예의 발광소자(100)의 기술적 특징을 채용할 수 있다.3, 4, and 11, the light emitting device 200 according to another embodiment includes the substrate 220, the light emitting structure 210, and the second electrode 253 except for the configuration of FIGS. The technical characteristics of the light emitting device 100 of the 12th embodiment may be employed.

상기 기판(220)은 전도성 또는 절연성 재질일 수 있고, 투광성 재질일 수 있다. 예컨대 상기 기판(220)은 사파이어 기판(Al2O3), GaN, SiC, ZnO, Si, GaP, InP, Ga2O3, GaAs와 같은 군에서 선택될 수 있다. 상기 기판(220)은 발광소자를 지지하기 위한 층으로 사용될 수 있다. 실시 예는 사파이어 기판을 일 예로 설명한다.The substrate 220 may be made of a conductive or insulating material, or a light-transmitting material. For example, the substrate 220 may be selected from a group such as a sapphire substrate (Al 2 O 3 ), GaN, SiC, ZnO, Si, GaP, InP, Ga 2 O 3 , and GaAs. The substrate 220 may be used as a layer for supporting the light emitting device. The embodiment describes a sapphire substrate as an example.

상기 기판(220)의 단위 셀(20)의 결정구조는 육방정계 구조를 갖는다. 상기 사파이어 단위 셀(20)은 A-평면(22), C-평면들(24), M-평면(26), 및 R-평면(28)을 포함한다. 상기 A-평면(22)은 상기 C-평면(24)에 대해 수직이고, 상기 M-평면(26)은 상기 사파이어 단위 셀(20)의 측면들로 정의될 수 있다. 상기 R-평면(28)은 상기 C-평면(24)에 대하여 57.6도의 각도로 기울어질 수 있다. 상기 사파이어 단위 셀(20)은 같은 평면에서 120°로 교차하고 있는 a1축, a2축, a3축과 이 평면에 수직인 c축 방향(C)을 갖는다.The crystal structure of the unit cell 20 of the substrate 220 has a hexagonal structure. The sapphire unit cell 20 includes an A-plane 22 , C-planes 24 , an M-plane 26 , and an R-plane 28 . The A-plane 22 may be perpendicular to the C-plane 24 , and the M-plane 26 may be defined as side surfaces of the sapphire unit cell 20 . The R-plane 28 may be inclined at an angle of 57.6 degrees with respect to the C-plane 24 . The sapphire unit cell 20 has a1 axis, a2 axis, and a3 axis intersecting at 120° in the same plane, and a c-axis direction C perpendicular to this plane.

다른 실시 예의 기판(220)은 발광구조물(210)이 성장하는 상부면이 상기 M-평면(26)일 수 있고, 상기 발광구조물(210)은 상기 M-평면(26)으로부터 성장될 수 있다.In the substrate 220 of another embodiment, an upper surface on which the light emitting structure 210 grows may be the M-plane 26 , and the light emitting structure 210 may be grown from the M-plane 26 .

상기 발광구조물(210)은 일 예로 GaN일 경우, GaN 단위 셀(30)은 육방정계 구조일 수 있다. 상기 GaN 단위 셀(30)은 A-평면(32), C-평면들(34), M-평면(36), 및 R-평면(38)을 포함한다. 상기 A-평면(32)은 상기 C-평면(34)에 대해 수직이고, 상기 M-평면(36)은 상기 사파이어 단위 셀(30)의 측면들로 정의될 수 있다.When the light emitting structure 210 is, for example, GaN, the GaN unit cell 30 may have a hexagonal structure. The GaN unit cell 30 includes an A-plane 32 , C-planes 34 , an M-plane 36 , and an R-plane 38 . The A-plane 32 may be perpendicular to the C-plane 34 , and the M-plane 36 may be defined as side surfaces of the sapphire unit cell 30 .

상기 발광구조물(210)은 상기 절연층(140)으로부터 노출된 기판(220) 위에 성장될 수 있다. 상기 발광구조물(210)은 상기 절연층(140)으로부터 노출된 기판(220)의 M-평면으로부터 M축 방향(M) 및 C축 방향(C)으로 성장될 수 있다. 여기서, 상기 발광구조물(210)은 공정조건에 따라 성장방향을 제어할 수 있으나, 다른 실시 예의 발광구조물(210)은 C축 방향(C)으로 성장하는 속도가 빠를 수 있다. 다른 실시 예의 발광구조물(210)은 C축 방향(C)으로 성장하는 속도가 빠름에 따라 M축 방향(M)으로 갈수록 너비가 점차 넓어질 수 있다. 상기 발광구조물(210)의 단면은 M축 방향(M)으로 갈수록 너비가 점차 넓어지는 역사다리꼴 형상일 수 있다. 다른 실시 예의 발광구조물(210)은 단면이 역사다리꼴 형상으로 이루어져 발광 면적이 증가함에 따라 발광 효율이 향상될 수 있다.The light emitting structure 210 may be grown on the substrate 220 exposed from the insulating layer 140 . The light emitting structure 210 may be grown in the M-axis direction (M) and the C-axis direction (C) from the M-plane of the substrate 220 exposed from the insulating layer 140 . Here, the light emitting structure 210 may control the growth direction according to process conditions, but the light emitting structure 210 of another embodiment may grow rapidly in the C-axis direction (C). The light emitting structure 210 according to another embodiment may gradually increase in width in the M-axis direction (M) as the growth rate in the C-axis direction (C) is fast. The cross-section of the light emitting structure 210 may have an inverted trapezoidal shape in which the width gradually increases in the M-axis direction (M). The light emitting structure 210 according to another embodiment has an inverted trapezoidal cross-section, so that the light emitting efficiency can be improved as the light emitting area increases.

다른 실시 예의 발광구조물(210)은 서로 대칭되는 파셋 면을 포함할 수 있다. 실시 예의 발광구조물(210)은 반극성 질화물 반도체층의 파셋 면 성장으로 압전 분극 발생을 줄여 발광 효율을 개선할 수 있다.The light emitting structure 210 according to another embodiment may include facet surfaces that are symmetrical to each other. In the light emitting structure 210 of the embodiment, the generation of piezoelectric polarization is reduced by the facet growth of the semi-polar nitride semiconductor layer, thereby improving light emitting efficiency.

상기 발광구조물(210)은 상기 절연층(140)으로부터 노출된 상기 기판(220)의 상부면 위에 성장될 수 있다. 상기 발광구조물(210)은 상기 기판(220)의 상부면으로부터 상기 절연층(140) 상부면까지 연장될 수 있다. 상기 발광구조물(210)은 상기 절연층(140)으로부터 노출된 상기 제1 전극(151)과 직접 접촉될 수 있다. 상기 발광구조물(210)은 제1 도전형 반도체층(211), 상기 제1 도전형 반도체층(211) 위에 배치된 활성층(212), 상기 활성층(212) 위에 배치된 제2 도전형 반도체층(213)을 포함할 수 있다. 상기 발광구조물(210)은 상기 활성층(212)과 상기 제2 도전형 반도체층(213) 사이에 배치된 반사층(214)을 포함할 수 있으나, 이에 한정되는 것은 아니다. 즉, 상기 발광 구조물(210)은 각각의 층들 사이에 반사층이 배치될 수도 있고, 생략될 수도 있다.The light emitting structure 210 may be grown on the upper surface of the substrate 220 exposed from the insulating layer 140 . The light emitting structure 210 may extend from the upper surface of the substrate 220 to the upper surface of the insulating layer 140 . The light emitting structure 210 may be in direct contact with the first electrode 151 exposed from the insulating layer 140 . The light emitting structure 210 includes a first conductivity type semiconductor layer 211 , an active layer 212 disposed on the first conductivity type semiconductor layer 211 , and a second conductivity type semiconductor layer ( 213) may be included. The light emitting structure 210 may include, but is not limited to, a reflective layer 214 disposed between the active layer 212 and the second conductivity type semiconductor layer 213 . That is, in the light emitting structure 210 , a reflective layer may be disposed between each layer or may be omitted.

상기 제1 도전형 반도체층(211)은 반도체 화합물, 예컨대 Ⅱ족-Ⅳ족 및 Ⅲ족-Ⅴ족 등의 화합물 반도체로 구현될 수 있다. 다른 실시 예의 제1 도전형 반도체층(211)은 반극성 질화물 반도체를 일예로 설명하기로 한다. 상기 제1 도전형 반도체층(211)은 단층 또는 다층으로 형성될 수 있다. 상기 제1 도전형 반도체층(211)은 제1 도전형 도펀트가 도핑될 수 있다. 예컨대 상기 제1 도전형 반도체층(211)이 n형 반도체층인 경우, n형 도펀트를 포함할 수 있다. 예컨대 상기 n형 도펀트는 Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다. 상기 제1 도전형 반도체층(211)은 InxAlyGa1-x-yN(0=x=1, 0=y=1, 0=x+y=1)의 조성식을 갖는 반도체 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다. 예컨대 상기 제1 도전형 반도체층(211)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다.The first conductivity-type semiconductor layer 211 may be implemented with a semiconductor compound, for example, a compound semiconductor such as a group II-IV group and a group III-V group. The first conductivity-type semiconductor layer 211 according to another embodiment will be described using a semi-polar nitride semiconductor as an example. The first conductivity type semiconductor layer 211 may be formed as a single layer or a multilayer. The first conductivity type semiconductor layer 211 may be doped with a first conductivity type dopant. For example, when the first conductivity-type semiconductor layer 211 is an n-type semiconductor layer, it may include an n-type dopant. For example, the n-type dopant may include Si, Ge, Sn, Se, or Te, but is not limited thereto. The first conductivity type semiconductor layer 211 may include a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0=x=1, 0=y=1, 0=x+y=1). However, the present invention is not limited thereto. For example, the first conductivity type semiconductor layer 211 may be selected from GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, or the like.

상기 제1 도전형 반도체층(211)은 상기 절연층(140)으로부터 노출된 기판(220)의 M-평면(26)상에 C축 방향(C) 및 M축 방향(M)으로 성장될 수 있다. 즉, 상기 제1 도전형 반도체층(211)의 단면은 단면은 M축 방향(M)으로 갈수록 너비가 점차 넓어지는 역사다리꼴 형상일 수 있고, 서로 대칭되는 파셋 면을 포함할 수 있다.The first conductivity-type semiconductor layer 211 may be grown in the C-axis direction (C) and the M-axis direction (M) on the M-plane 26 of the substrate 220 exposed from the insulating layer 140 . have. That is, the cross-section of the first conductivity-type semiconductor layer 211 may have an inverted trapezoidal shape in which the width gradually increases in the M-axis direction (M), and may include facet surfaces symmetrical to each other.

상기 활성층(212)은 상기 제1 도전형 반도체층(211) 위에 배치될 수 있다. 상기 활성층(212)은 단일 양자 우물, 다중 양자 우물(MQW), 양자 선(quantum wire) 구조 또는 양자 점(quantum dot) 구조를 선택적으로 포함할 수 있다. 상기 활성층(212)는 화합물 반도체로 구성될 수 있다. 상기 활성층(212)는 예로서 Ⅱ족-Ⅳ족 및 Ⅲ족-Ⅴ족 화합물 반도체 중에서 적어도 하나로 구현될 수 있다.The active layer 212 may be disposed on the first conductivity-type semiconductor layer 211 . The active layer 212 may selectively include a single quantum well, a multiple quantum well (MQW), a quantum wire structure, or a quantum dot structure. The active layer 212 may be formed of a compound semiconductor. The active layer 212 may be embodied as at least one of a group II-IV group and a group III-V compound semiconductor, for example.

상기 활성층(212)은 다중 양자 우물 구조(MQW)로 구현된 경우, 양자우물과 양자벽이 교대로 배치될 수 있다. 상기 양자우물과 양자벽은 각각 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료일 수 있다. 예컨대 상기 활성층(112)은 InGaN/GaN, InGaN/AlGaN, InGaN/InGaN, InAlGaN/InAlGaN, GaN/AlGaN, InAlGaN/GaN, GaInP/AlGaInP, GaP/AlGaP, InGaP/AlGaP, GaAs/AlGaAs, InGaAs/AlGaAs 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되는 것은 아니다.When the active layer 212 is implemented as a multi-quantum well structure (MQW), quantum wells and quantum walls may be alternately disposed. Each of the quantum well and the quantum wall may be a semiconductor material having a compositional formula of In x Al y Ga 1-xy N (0≤x≤1, 0≤y≤1, 0≤x+y≤1). For example, the active layer 112 is InGaN/GaN, InGaN/AlGaN, InGaN/InGaN, InAlGaN/InAlGaN, GaN/AlGaN, InAlGaN/GaN, GaInP/AlGaInP, GaP/AlGaP, InGaP/AlGaP, GaAs/AlGaAs, InGaAs/AlGaAs. It may be formed in any one or more pair structures, but is not limited thereto.

상기 제2 도전형 반도체층(213)은 상기 활성층(212) 위에 배치될 수 있다. 상기 제2 도전형 반도체층(213)은 반도체 화합물, 예컨대 Ⅱ족-Ⅳ족 및 Ⅲ족-Ⅴ족 화합물 반도체로 구현될 수 있다. 상기 제2 도전형 반도체층(213)은 단층 또는 다층으로 형성될 수 있다. 상기 제2 도전형 반도체층(213)은 제2 도전형 도펀트가 도핑될 수 있다. 예컨대 상기 제2 도전형 반도체층(213)이 p형 반도체층인 경우, p형 도펀트를 포함할 수 있다. 예컨대 상기 p형 도펀트는 Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정되는 것은 아니다. 상기 제2 도전형 반도체층(213)은 InxAlyGa1-x-yN(0=x=1, 0=y=1, 0=x+y=1)의 조성식을 갖는 반도체 물질을 포함할 수 있으나 이에 한정되는 것은 아니다. 예컨대 상기 제2 도전형 반도체층(213)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다.The second conductivity type semiconductor layer 213 may be disposed on the active layer 212 . The second conductivity type semiconductor layer 213 may be implemented with a semiconductor compound, for example, a group II-IV group and a group III-V compound semiconductor. The second conductivity type semiconductor layer 213 may be formed as a single layer or a multilayer. The second conductivity type semiconductor layer 213 may be doped with a second conductivity type dopant. For example, when the second conductivity-type semiconductor layer 213 is a p-type semiconductor layer, it may include a p-type dopant. For example, the p-type dopant may include, but is not limited to, Mg, Zn, Ca, Sr, Ba, and the like. The second conductivity type semiconductor layer 213 may include a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0=x=1, 0=y=1, 0=x+y=1). may be, but is not limited thereto. For example, the second conductivity type semiconductor layer 213 may be selected from GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, or the like.

상기 반사층(214)은 상기 활성층(212)과 상기 제2 도전형 반도체층(213) 사이에 배치될 수 있다. 상기 반사층(214)은 서로 다른 물질의 반도체층들을 포함할 수 있다. 예컨대 상기 반사층(214)은 상기 반도체층들이 교대로 반복될 수 있다. 상기 반도체층들은 서로 상이한 굴절률을 가질 수 있다. 예컨대 상기 반사층(214)은 분산형 브래그 반사(Distributed Bragg Reflector: DBR) 일 수 있다.The reflective layer 214 may be disposed between the active layer 212 and the second conductivity-type semiconductor layer 213 . The reflective layer 214 may include semiconductor layers of different materials. For example, in the reflective layer 214 , the semiconductor layers may be alternately repeated. The semiconductor layers may have different refractive indices. For example, the reflective layer 214 may be a distributed Bragg reflector (DBR).

상기 발광구조물(210)의 높이는 2㎛이하일 수 있다. 예컨대 상기 발광구조물(210)의 높이는 1㎛ 내지 2㎛일 수 있다. 상기 발광구조물(210)의 높이가 2㎛ 초과일 경우, 캐리어의 주입 거리 및 캐리어의 이동도가 저하될 수 있을 뿐만 아니라 서로 대칭되는 파셋 면 형성이 어려울 수 있다. The height of the light emitting structure 210 may be 2 μm or less. For example, the height of the light emitting structure 210 may be 1 μm to 2 μm. When the height of the light emitting structure 210 is greater than 2 μm, a carrier injection distance and carrier mobility may be reduced, and it may be difficult to form facet surfaces symmetrical to each other.

상기 발광구조물(210)은 n형 반도체층의 상기 제1 도전형 반도체층(211), p형 반도체층의 제2 도전형 반도체층(213)을 한정하여 설명하고 있지만, 상기 제1 도전형 반도체층(211)을 p형 반도체층, 상기 제2 도전형 반도체층(213)을 n형 반도체층으로 형성할 수도 있으며, 이에 한정되는 것은 아니다. 상기 제2 도전형 반도체층(213) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조물(210)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.Although the light emitting structure 210 has been described by limiting the first conductivity type semiconductor layer 211 of the n-type semiconductor layer and the second conductivity type semiconductor layer 213 of the p-type semiconductor layer, the first conductivity type semiconductor The layer 211 may be formed of a p-type semiconductor layer and the second conductivity-type semiconductor layer 213 may be formed of an n-type semiconductor layer, but is not limited thereto. A semiconductor having a polarity opposite to that of the second conductivity type, for example, an n-type semiconductor layer (not shown) may be formed on the second conductivity type semiconductor layer 213 . Accordingly, the light emitting structure 210 may be implemented as any one of an n-p junction structure, a p-n junction structure, an n-p-n junction structure, and a p-n-p junction structure.

상기 제2 전극(253)은 상기 발광구조물(210) 위에 배치될 수 있다. 상기 제2 전극(253)은 상기 제2 도전형 반도체층(213)과 직접 접촉될 수 있다. 상기 제2 전극(253)은 상기 제2 도전형 반도체층(213)을 덮을 수 있고, 상기 제2 도전형 반도체층(213)과 전기적으로 연결될 수 있다. 상기 제2 전극(253)은 상기 발광구조물(210) 위에 배치되므로 상부면(253a)과, 서로 대칭되는 제1 및 제2 경사면(253b, 253c)을 포함할 수 있다. 상기 제2 전극(253)은 상기 발광구조물(210)으로부터 상기 절연층(140)의 상부면까지 연장될 수 있다. 상기 제2 전극(253)은 전도성 산화물, 전도성 질화물 또는 금속일 수 있고, 단층 또는 다층구조일 수 있다. 예컨대 상기 제2 전극(253)은 ITO(Indium Tin Oxide), ITON(ITO Nitride), IZO(Indium Zinc Oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf, In, W, Ti 중에서 적어도 하나를 포함할 수 있다. The second electrode 253 may be disposed on the light emitting structure 210 . The second electrode 253 may be in direct contact with the second conductivity type semiconductor layer 213 . The second electrode 253 may cover the second conductivity type semiconductor layer 213 and may be electrically connected to the second conductivity type semiconductor layer 213 . Since the second electrode 253 is disposed on the light emitting structure 210 , it may include an upper surface 253a and first and second inclined surfaces 253b and 253c symmetrical to each other. The second electrode 253 may extend from the light emitting structure 210 to the upper surface of the insulating layer 140 . The second electrode 253 may be formed of a conductive oxide, a conductive nitride, or a metal, and may have a single-layer or multi-layer structure. For example, the second electrode 253 is ITO (Indium Tin Oxide), ITON (ITO Nitride), IZO (Indium Zinc Oxide), IZON (IZO Nitride), AZO (Aluminum Zinc Oxide), AGZO (Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), NitIZON ), ZnO, IrOx, RuOx, NiO, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf, In, W, may include at least one of Ti.

실시 예는 기판(220)의 M-평면(26) 상에 반극성 질화물 반도체층의 성장으로 서로 대칭되는 파셋 면을 포함하는 발광구조물(210)에 의해 압전 분극 발생을 줄여 발광 효율을 개선할 수 있다.In the embodiment, by the growth of a semi-polar nitride semiconductor layer on the M-plane 26 of the substrate 220, the light emitting efficiency can be improved by reducing the occurrence of piezoelectric polarization by the light emitting structure 210 including facet surfaces symmetrical to each other. have.

실시 예는 기판(220) 상에 제1 전극(151)이 형성되고, 기판(220) 및 제1 전극(151) 상에 발광구조물(210)이 배치되고, 상기 발광구조물(210)을 덮는 제2 전극(253)의 구조에 의해 전류 퍼짐(화살표)이 개선될 수 있고, 단면이 역사다리꼴 형상의 발광구조물(210)의 구조에 의해 발광 면적이 증가할 수 있고, 상기 발광 면적의 증가에 의해 발광 효율이 향상될 수 있다.In the embodiment, the first electrode 151 is formed on the substrate 220 , the light emitting structure 210 is disposed on the substrate 220 and the first electrode 151 , and the first electrode 151 covering the light emitting structure 210 is formed. Current spread (arrow) can be improved by the structure of the two electrodes 253 , and the light emitting area can be increased by the structure of the light emitting structure 210 having an inverted trapezoidal cross-section, and by the increase of the light emitting area The luminous efficiency may be improved.

실시 예는 발광구조물(210)의 하부 가장자리에 제1 전극(151)이 배치된 구조에 의해 기판(220) 방향으로 추출되는 광의 차단 영역을 줄여 발광 효율이 향상될 수 있다.In the embodiment, the light-emitting efficiency may be improved by reducing the blocking area of light extracted in the direction of the substrate 220 by the structure in which the first electrode 151 is disposed at the lower edge of the light emitting structure 210 .

도 12는 실시 예의 발광소자 패키지를 도시한 단면도이다.12 is a cross-sectional view illustrating a light emitting device package according to an embodiment.

도 12를 참조하면, 발광소자 패키지(500)는 몸체(515)와, 상기 몸체(515)에 배치된 복수의 리드 프레임(521,523)과, 상기 몸체(515)에 배치되어 상기 복수의 리드 프레임(521,523)과 전기적으로 연결되는 발광소자(100)와, 상기 발광소자(100)를 덮는 몰딩 부재(531)를 포함한다.12, the light emitting device package 500 includes a body 515, a plurality of lead frames 521 and 523 disposed on the body 515, and a plurality of lead frames 521 and 523 disposed on the body 515 ( It includes a light emitting device 100 electrically connected to 521 and 523 , and a molding member 531 covering the light emitting device 100 .

상기 발광소자(100)는 도 1 내지 도 11의 실시 예 또는 다른 실시 예의 기술적 특징을 채용할 수 있다.The light emitting device 100 may employ the technical features of the embodiment of FIGS. 1 to 11 or another embodiment.

상기 몸체(515)는 실리콘과 같은 도전성 기판, 폴리프탈아미드(PPA) 등과 같은 합성수지 재질, 세라믹 기판, 절연 기판, 또는 금속 기판(예: MCPCB-Metal core PCB)을 포함하여 형성될 수 있다. 상기 몸체(515)는 상기 발광소자(100)의 주위에 캐비티(517) 구조에 의해 경사면이 형성될 수 있다. 또한 몸체(515)의 외면도 수직하거나 기울기를 가지면서 형성될 수 있다. 상기 몸체(515)는 상부가 개방된 오목한 캐비티(517)을 갖는 반사격벽(513)과 상기 반사격벽(513)을 지지하는 지지부(511) 구조를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The body 515 may include a conductive substrate such as silicon, a synthetic resin material such as polyphthalamide (PPA), a ceramic substrate, an insulating substrate, or a metal substrate (eg, MCPCB-Metal core PCB). The body 515 may have an inclined surface formed around the light emitting device 100 by the cavity 517 structure. Also, the outer surface of the body 515 may be formed while being vertical or inclined. The body 515 may include a reflective barrier rib 513 having a concave cavity 517 with an open top and a support part 511 for supporting the reflective barrier rib 513, but is not limited thereto.

상기 몸체(515)의 캐비티(517) 내에는 리드 프레임(521,523) 및 상기 발광소자(100)가 배치된다. 상기 복수의 리드 프레임(521,523)은 상기 캐비티(517) 바닥에 서로 이격된 제1 리드 프레임(521) 및 제2리드 프레임(523)을 포함한다. 상기 발광소자(100)는 제1 및 제2 리드 프레임(521, 523) 상에 배치될 수 있다. 상기 제1 리드 프레임(521) 및 제2 리드 프레임(523)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전원을 제공한다. 또한, 상기 제1 리드 프레임(521) 및 제2 리드 프레임(523)은 상기 발광소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있다. 이를 위해 상기 제1 리드 프레임(521) 및 제2 리드 프레임(523)상에 별도의 반사층이 더 형성될 수 있으나 이에 한정하지 않는다. 또한, 상기 제1 및 제2 리드 프레임(521,523)은 상기 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다. 상기 제1 리드 프레임(521)의 리드부(522) 및 상기 제2 리드 프레임(523)의 리드부(524)는 몸체(515)의 하면에 배치될 수 있다.Lead frames 521 and 523 and the light emitting device 100 are disposed in the cavity 517 of the body 515 . The plurality of lead frames 521 and 523 includes a first lead frame 521 and a second lead frame 523 spaced apart from each other at the bottom of the cavity 517 . The light emitting device 100 may be disposed on the first and second lead frames 521 and 523 . The first lead frame 521 and the second lead frame 523 are electrically isolated from each other, and provide power to the light emitting device 100 . In addition, the first lead frame 521 and the second lead frame 523 may reflect the light generated by the light emitting device 100 to increase light efficiency. To this end, a separate reflective layer may be further formed on the first lead frame 521 and the second lead frame 523, but is not limited thereto. In addition, the first and second lead frames 521 and 523 may serve to discharge heat generated in the light emitting device 100 to the outside. The lead part 522 of the first lead frame 521 and the lead part 524 of the second lead frame 523 may be disposed on a lower surface of the body 515 .

상기 제1 및 제2 리드 프레임(521,523)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 하나를 포함할 수 있다. 또한, 상기 제1 및 제2 리드 프레임(521,523)은 단층 또는 다층 구조를 가지도록 형성될 수 있으며, 이에 대해 한정하지는 않는다. The first and second lead frames 521 and 523 are made of a metal material, for example, titanium (Ti), copper (Cu), nickel (Ni), gold (Au), chromium (Cr), tantalum (Ta), It may include at least one of platinum (Pt), tin (Sn), silver (Ag), and phosphorus (P). In addition, the first and second lead frames 521 and 523 may be formed to have a single-layer or multi-layer structure, but is not limited thereto.

상기 몰딩 부재(531)는 실리콘 또는 에폭시와 같은 수지 재질을 포함하며, 상기 발광소자(100)를 포위하여 상기 발광소자(100)를 보호할 수 있다. 또한, 상기 몰딩 부재(531)에는 형광체가 포함되어 상기 발광소자(100)에서 방출된 광의 파장을 변화시킬 수 있다. 상기 형광체는 YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다. 상기 형광체는 적색 형광체, 황색 형광체, 녹색 형광체 중 적어도 하나를 포함한다. 상기 몰딩 부재(531)는 상면이 플랫하거나 오목 또는 볼록한 형상으로 형성할 수 있다.The molding member 531 may include a resin material such as silicone or epoxy, and may surround the light emitting device 100 to protect the light emitting device 100 . In addition, the molding member 531 may include a phosphor to change the wavelength of light emitted from the light emitting device 100 . The phosphor may be selectively formed from among YAG, TAG, Silicate, Nitride, and Oxy-nitride-based materials. The phosphor includes at least one of a red phosphor, a yellow phosphor, and a green phosphor. The molding member 531 may have a flat upper surface, or a concave or convex shape.

상기 몰딩 부재(531) 위에는 렌즈가 배치될 수 있으며, 상기 렌즈는 상기 몰딩 부재(531)와 접촉되거나 비 접촉되는 형태로 구현될 수 있다. 상기 렌즈는 오목 또는 볼록한 형상을 포함할 수 있다. 상기 몰딩 부재(531)는 상면이 평평하거나 볼록 또는 오목하게 형성될 수 있으며 이에 한정하지 않는다. A lens may be disposed on the molding member 531 , and the lens may be implemented in a form that is in contact with or not in contact with the molding member 531 . The lens may include a concave or convex shape. The molding member 531 may have a flat, convex, or concave upper surface, but is not limited thereto.

실시 예에 따른 발광소자 또는 발광소자 패키지는 복수 개가 기판 위에 어레이될 수 있으며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 렌즈, 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 상기 라이트 유닛은 탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 조명 장치로 구현될 수 있다. 예를 들어, 조명 장치는 램프, 가로등, 전광판, 전조등을 포함할 수 있다.A plurality of light emitting devices or light emitting device packages according to the embodiment may be arrayed on a substrate, and optical members such as lenses, light guide plates, prism sheets, diffusion sheets, etc. may be disposed on a light path of the light emitting device package. Such a light emitting device package, a substrate, and an optical member may function as a light unit. The light unit may be implemented as a top view or side view type, and may be provided in display devices such as portable terminals and notebook computers, or may be variously applied to lighting devices and indicating devices. Another embodiment may be implemented as a lighting device including the light emitting device or the light emitting device package described in the above-described embodiments. For example, the lighting device may include a lamp, a street lamp, an electric billboard, and a headlamp.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, etc. described in the above embodiments are included in at least one embodiment, and are not necessarily limited to only one embodiment. Furthermore, features, structures, effects, etc. illustrated in each embodiment can be combined or modified for other embodiments by a person skilled in the art to which the embodiments belong. Accordingly, the contents related to such combinations and modifications should be interpreted as being included in the scope of the embodiments.

이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.In the above, the embodiment has been mainly described, but this is only an example and not limiting the embodiment, and those of ordinary skill in the art to which the embodiment belongs may have several examples not illustrated above in the range that does not deviate from the essential characteristics of the embodiment. It can be seen that variations and applications of branches are possible. For example, each component specifically shown in the embodiment may be implemented by modification. And differences related to such modifications and applications should be interpreted as being included in the scope of the embodiments set forth in the appended claims.

110, 210: 발광구조물
120, 220: 기판
151: 제1 전극
151a: 제1 연결부
151b: 제2 연결부
153, 253: 제2 전극
153a, 253b: 제1 경사면
153b, 253c: 제2 경사면
110, 210: light emitting structure
120, 220: substrate
151: first electrode
151a: first connection part
151b: second connection part
153, 253: second electrode
153a, 253b: first inclined surface
153b, 253c: second inclined surface

Claims (11)

기판;
상기 기판 위에 배치된 제1 전극;
상기 기판 및 상기 제1 전극 상에 배치되며, 상기 제1 전극의 양끝단을 외부에 노출시키는 절연층;
상기 기판 위에 배치된 상기 제1 전극과 직접 접촉하며, 반극성 질화물 반도체를 포함하는 발광구조물; 및
상기 발광구조물 상에 배치된 제2 전극을 포함하고,
상기 기판은 상기 절연층으로부터 노출된 상부면을 포함하고,
상기 기판은 육방정계 구조의 단위 셀 결정구조를 갖고, 상기 상부면은 C-평면이고,
상기 발광구조물은,
상기 절연층으로부터 노출된 상기 기판의 상부면 상에 배치되는 제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 배치되는 활성층; 및
상기 활성층 및 상기 제2 전극 사이에 배치되는 제2 도전형 반도체층을 포함하고,
상기 발광구조물은 서로 대칭되는 파셋(Facet) 면을 갖는 발광소자.
Board;
a first electrode disposed on the substrate;
an insulating layer disposed on the substrate and the first electrode and exposing both ends of the first electrode to the outside;
a light emitting structure in direct contact with the first electrode disposed on the substrate and including a semi-polar nitride semiconductor; and
a second electrode disposed on the light emitting structure;
The substrate includes an upper surface exposed from the insulating layer,
The substrate has a unit cell crystal structure of a hexagonal structure, the upper surface is a C-plane,
The light emitting structure,
a first conductivity-type semiconductor layer disposed on the upper surface of the substrate exposed from the insulating layer;
an active layer disposed on the first conductivity-type semiconductor layer; and
A second conductivity type semiconductor layer disposed between the active layer and the second electrode,
The light emitting structure is a light emitting device having facet surfaces symmetrical to each other.
제1 항에 있어서,
상기 제1 전극은 상기 절연층으로부터 외부에 노출되는 제1 및 제2 연결부를 포함하고,
상기 제1 연결부는 상기 발광구조물 아래에 배치되어 상기 발광구조물과 직접 접촉되고,
상기 제2 연결부는 외부의 구동전원과 연결되는 발광소자.
The method of claim 1,
The first electrode includes first and second connecting portions exposed to the outside from the insulating layer,
The first connection part is disposed under the light emitting structure and is in direct contact with the light emitting structure,
The second connection unit is a light emitting device connected to an external driving power source.
제1 항에 있어서,
상기 발광구조물은 C축 방향으로 꼭지점을 갖는 단면구조인 발광소자.
The method of claim 1,
The light emitting structure is a light emitting device having a cross-sectional structure having vertices in a C-axis direction.
제1 항에 있어서,
상기 제2 전극은 상기 발광구조물 전체를 덮고, 상기 절연층의 상부면까지 연장된 발광소자.
The method of claim 1,
The second electrode covers the entire light emitting structure and extends to an upper surface of the insulating layer.
제4 항에 있어서,
상기 제2 전극은 서로 대칭되는 제1 및 제2 경사면을 포함하는 발광소자.
5. The method of claim 4,
The second electrode is a light emitting device including first and second inclined surfaces symmetrical to each other.
제1 항 내지 제5 항 중 어느 하나의 발광소자를 포함하는 발광소자 패키지.A light emitting device package comprising the light emitting device of any one of claims 1 to 5. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020150148208A 2015-10-23 2015-10-23 Light emitting device and light emitting device package KR102432224B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150148208A KR102432224B1 (en) 2015-10-23 2015-10-23 Light emitting device and light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150148208A KR102432224B1 (en) 2015-10-23 2015-10-23 Light emitting device and light emitting device package

Publications (2)

Publication Number Publication Date
KR20170047752A KR20170047752A (en) 2017-05-08
KR102432224B1 true KR102432224B1 (en) 2022-08-12

Family

ID=60164189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150148208A KR102432224B1 (en) 2015-10-23 2015-10-23 Light emitting device and light emitting device package

Country Status (1)

Country Link
KR (1) KR102432224B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158100A (en) 2005-12-06 2007-06-21 Rohm Co Ltd Manufacturing method of nitride semiconductor light-emitting element
KR100755610B1 (en) 2006-09-12 2007-09-06 삼성전기주식회사 Nitride semiconductor light emitting device having pyramid structure and manufacturing method of the same
JP2013161846A (en) 2012-02-02 2013-08-19 Oki Electric Ind Co Ltd Method for manufacturing light-emitting diode and light-emitting diode

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130101299A (en) * 2012-03-05 2013-09-13 삼성전자주식회사 Semiconductor light emitting device and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158100A (en) 2005-12-06 2007-06-21 Rohm Co Ltd Manufacturing method of nitride semiconductor light-emitting element
KR100755610B1 (en) 2006-09-12 2007-09-06 삼성전기주식회사 Nitride semiconductor light emitting device having pyramid structure and manufacturing method of the same
JP2013161846A (en) 2012-02-02 2013-08-19 Oki Electric Ind Co Ltd Method for manufacturing light-emitting diode and light-emitting diode

Also Published As

Publication number Publication date
KR20170047752A (en) 2017-05-08

Similar Documents

Publication Publication Date Title
CN105576108B (en) Light emitting device
US11094850B2 (en) Light emitting device and lighting apparatus having enhanced optical and electrical characteristics by diffusion barrier layer
US8269234B2 (en) Semiconductor light-emitting device
KR102164087B1 (en) Light emitting deviceand light emitting device package thereof
US20170324004A1 (en) Light-emitting device and lighting system
KR20120056467A (en) Light emitting diode and method for fabricating the light emitting device
KR102250523B1 (en) Light emitting device and lighting system
KR102432224B1 (en) Light emitting device and light emitting device package
KR102042171B1 (en) Light emitting device and light emitting device package
KR102237129B1 (en) Light emitting device
KR102408619B1 (en) Light emitting device package and method for fabricating the same, and light source unit
KR102237137B1 (en) Light emitting device and light emitting device package thereof
KR102490260B1 (en) Light emitting device and light emitting device package
KR102385943B1 (en) Light emitting device and light emitting device package
US10971648B2 (en) Ultraviolet light-emitting element and light-emitting element package
KR102175329B1 (en) Light emitting device and lighting system having the same
KR102303497B1 (en) Light emitting device and method for fabricating the same, and light emitting device package
KR102561565B1 (en) Light emitting device and light emitting device package
KR102342718B1 (en) Red light emitting device and lighting system
KR102181503B1 (en) Light emitting device and light emitting device package thereof
KR101832305B1 (en) Light emitting diode and method for fabricating the light emitting device
KR20120015882A (en) Light emitting device package
KR20120059859A (en) Light emitting diode and method for fabricating the light emitting device
KR20170027122A (en) Light emitting device and light emitting device package

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant