JP2007158100A - Manufacturing method of nitride semiconductor light-emitting element - Google Patents
Manufacturing method of nitride semiconductor light-emitting element Download PDFInfo
- Publication number
- JP2007158100A JP2007158100A JP2005352369A JP2005352369A JP2007158100A JP 2007158100 A JP2007158100 A JP 2007158100A JP 2005352369 A JP2005352369 A JP 2005352369A JP 2005352369 A JP2005352369 A JP 2005352369A JP 2007158100 A JP2007158100 A JP 2007158100A
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- layer
- growth
- manufacturing
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
Description
本発明は、短時間に矩形状に分離された素子を得ることができる窒化物半導体発光素子の製造方法に関する。 The present invention relates to a method for manufacturing a nitride semiconductor light emitting device capable of obtaining a device separated into a rectangular shape in a short time.
窒化物半導体は、照明、バックライト等用の光源として使われる青色LED、多色化で使用されるLED、LD等に用いられている。窒化物半導体は、バルク単結晶の製造が困難なために、サファイア、SiC等の異種基板の上にMOCVD(有機金属気相成長法)を利用してGaNを成長させることが行われている。サファイア基板は、エピタキシャル成長工程の高温アンモニア雰囲気中の安定性にすぐれているので、成長用基板として特に用いられる。サファイア基板は絶縁性基板であり、導通がとれないので、サファイア基板上の窒化物半導体は、エピタキシャル成長後にn型窒化ガリウム層を露出するまでエッチングし、エッチングされた面にn型コンタクトを形成して、同一面側にp型とn型の二つの電極を設けている。 Nitride semiconductors are used in blue LEDs used as light sources for lighting, backlights, etc., LEDs used in multicoloring, LDs, and the like. Since it is difficult to manufacture a bulk single crystal in a nitride semiconductor, GaN is grown on a heterogeneous substrate such as sapphire or SiC by using MOCVD (metal organic chemical vapor deposition). A sapphire substrate is particularly used as a growth substrate because it is excellent in stability in a high-temperature ammonia atmosphere in an epitaxial growth process. Since the sapphire substrate is an insulating substrate and cannot conduct, the nitride semiconductor on the sapphire substrate is etched until the n-type gallium nitride layer is exposed after epitaxial growth, and an n-type contact is formed on the etched surface. , Two electrodes of p-type and n-type are provided on the same surface side.
ところが、上記のように同一面側にp型とn型の二つの電極を設ける構成とすると、n電極に近接したメサ部分に電流が集中しやすいことにより、ESD(静電破壊)電圧を上げることができない。また、活性層に均一に電流注入するのが難しく、活性層を均等に発光させるのが困難となる。さらに、同一面側で、p電極とn電極の両方にワイヤボンディング用電極を必要とするため、いずれか一方のワイヤボンディング用電極を設ければ良い導電性基板上の窒化物半導体よりも有効発光面積を狭めてしまうとともに、チップ(素子)面積が大きくなり、同一のウエハから取れるチップ数が減少する。また、サファイアは硬度が高く、六方晶の結晶構造であるので、サファイアを成長用基板として用いた場合、サファイア基板をスクライブによりチップ分離する必要があり、製造工程が煩雑になり歩留まりが悪い。 However, when two p-type and n-type electrodes are provided on the same surface as described above, the current is likely to concentrate on the mesa portion close to the n-electrode, thereby increasing the ESD (electrostatic breakdown) voltage. I can't. In addition, it is difficult to uniformly inject current into the active layer, and it becomes difficult to cause the active layer to emit light uniformly. In addition, since wire bonding electrodes are required for both the p-electrode and the n-electrode on the same surface side, light emission is more effective than a nitride semiconductor on a conductive substrate, which may be provided with either wire-bonding electrode. As the area is reduced, the chip (element) area is increased, and the number of chips that can be taken from the same wafer is reduced. In addition, since sapphire has a high hardness and a hexagonal crystal structure, when sapphire is used as a growth substrate, it is necessary to separate the sapphire substrate by scribing, and the manufacturing process becomes complicated and the yield is poor.
他方、導電性基板上に窒化物半導体層を成長させて、電極を対向するように設ければ、上記問題点は解消されるが、現在窒化ガリウム用に使用できる導電性基板のSiCは値段が高く、導電性を持たせるために基板に不純物をドープすると光吸収が大きくなってしまう。 On the other hand, if the nitride semiconductor layer is grown on the conductive substrate and the electrodes are provided so as to face each other, the above problem can be solved, but the SiC of the conductive substrate that can be used for gallium nitride at present is expensive. If the substrate is doped with impurities in order to have high electrical conductivity, light absorption will increase.
そこで、サファイア基板を剥がし、n型窒化ガリウム層を露出させ、その部分にn電極を形成し、n電極とp電極を対向するように配置する方法が用いられている。 Therefore, a method is used in which the sapphire substrate is peeled off, the n-type gallium nitride layer is exposed, an n-electrode is formed in that portion, and the n-electrode and the p-electrode are arranged to face each other.
上記のようにサファイア基板を剥離して、n電極とp電極を対向するように配置した窒化物半導体素子は、窒化物半導体をチップ(素子)毎に分離するために、サファイア基板を剥がす前に、窒化物半導体をチップ状に分離するための分離溝を形成するようにしている。 The nitride semiconductor device in which the sapphire substrate is peeled off as described above and the n-electrode and the p-electrode are opposed to each other is separated before the sapphire substrate is removed in order to separate the nitride semiconductor for each chip (device). A separation groove for separating the nitride semiconductor into chips is formed.
例えば、図14に示すように、サファイア基板21上に形成され、分離層としての役割も有するGaNバッファ層22と、この上に成長させた発光領域を有する窒化物半導体23とを、素子毎に分離できる大きさに合わせてサファイア基板21に達するまで分離溝24をドライエッチングにより形成しておく。次に、サファイア基板21の後方から300nm以下程度のエキシマレーザー光を数百mJ/cm2で照射し、GaNバッファ層22を分解させ、サファイア基板21を剥離する。この方法は、レーザーリフトオフ(Laser Lift Off:以下LLOと略す)と呼ばれるものである(例えば、特許文献1参照)。
For example, as shown in FIG. 14, a
また、チップ分離溝24をドライエッチングで形成せずに、ダイシングにより形成した後に、上記のようにLLOを用いてサファイア基板を剥離することも行われている。
しかしながら、上記従来の方法では、チップ分離溝24を形成するためには、平面状に広がった窒化物半導体層に対して、縦横にチップ形状のケガキを入れる等した後、ドライエッチングやダイシング等により分離溝24を形成する必要があるので、分離するチップ個数が多くなればなるほど、また、分割される窒化物半導体層が大きくなればなるほど、分離溝24を作成し終わるまでの時間がかかり、チップ製造終了までの作業工程時間が長くなっていた。
However, in the above-described conventional method, in order to form the
また、分離溝24をドライエッチングで形成する場合は、所定の幅でサファイア基板21に達するまで形成する必要があるので、エッチング時間が長くなり、窒化物半導体23の発光領域側面がエッチングガス(プラズマ)に曝される時間が長くなるため、発光領域にダメージが加わり、リーク電流の増加とこれによるESD劣化、輝度劣化が発生してしまう。
Further, when the
一方、製造工程時間を短縮するために、n型窒化物半導体層等の厚さを薄くしてエピタキシャル成長時間を短くすることが考えられるが、n型窒化物半導体層等の厚さを薄くすると、横電流拡がりが小さくなり、活性層を十分に光らせることができなくなる等の問題が発生する。 On the other hand, in order to shorten the manufacturing process time, it is conceivable to reduce the thickness of the n-type nitride semiconductor layer and the like to shorten the epitaxial growth time. However, when the thickness of the n-type nitride semiconductor layer and the like is reduced, The lateral current spread is reduced, and problems such as the active layer being unable to shine sufficiently occur.
本発明は、上述した課題を解決するために創案されたものであり、特別な工程を加えることなくチップ分離を容易にし、製造工程時間を短縮することができ、チップ分離の際に発光領域に損傷が加わらないようにすることができる窒化物半導体発光素子の製造方法を提供することを目的としている。 The present invention was devised to solve the above-described problems, facilitates chip separation without adding a special process, and shortens the manufacturing process time. An object of the present invention is to provide a method for manufacturing a nitride semiconductor light emitting device capable of preventing damage.
上記目的を達成するために、請求項1記載の発明は、成長用基板上に発光領域を含む窒化物半導体結晶と第1電極層を形成し、前記窒化物半導体結晶と第1電極層を支持基板に転写した後、前記第1電極層と対向するように第2電極層を前記窒化物半導体結晶上に形成する窒化物半導体発光素子の製造方法において、前記成長用基板上に矩形状の開口部を有する誘電体マスクをパターニングした後に、前記窒化物半導体結晶を選択成長させて矩形状に分離された状態で結晶成長を終了させることを特徴とする窒化物半導体発光素子の製造方法である。 In order to achieve the above object, according to a first aspect of the present invention, a nitride semiconductor crystal including a light emitting region and a first electrode layer are formed on a growth substrate, and the nitride semiconductor crystal and the first electrode layer are supported. In the method for manufacturing a nitride semiconductor light emitting device, after the transfer to the substrate, the second electrode layer is formed on the nitride semiconductor crystal so as to face the first electrode layer. A rectangular opening is formed on the growth substrate. A method of manufacturing a nitride semiconductor light emitting device, comprising: patterning a dielectric mask having a portion, and then selectively growing the nitride semiconductor crystal and terminating the crystal growth in a state of being separated into a rectangular shape.
また、請求項2記載の発明は、前記誘電体マスクが有する開口部は、正方形状であることを特徴とする請求項1記載の窒化物半導体発光素子の製造方法である。
The invention according to
また、請求項3記載の発明は、前記窒化物半導体結晶が、n型窒化物半導体層、活性層、p型窒化物半導体で構成されていることを特徴とする請求項1又は請求項2のいずれか1項に記載の窒化物半導体発光素子の製造方法である。 The invention according to claim 3 is characterized in that the nitride semiconductor crystal is composed of an n-type nitride semiconductor layer, an active layer, and a p-type nitride semiconductor. It is a manufacturing method of the nitride semiconductor light emitting element given in any 1 paragraph.
また、請求項4記載の発明は、前記n型窒化物半導体層を温度1000℃〜12000℃の範囲、圧力100Torr以上で成長させることを特徴とする請求項3記載の窒化物半導体発光素子の製造方法である。 The invention according to claim 4 is characterized in that the n-type nitride semiconductor layer is grown at a temperature in the range of 1000 ° C. to 12000 ° C. and a pressure of 100 Torr or more. Is the method.
また、請求項5記載の発明は、前記p型窒化物半導体層を温度1000℃〜1100℃の範囲、圧力100Torr以上で成長させることを特徴とする請求項3又は請求項4のいずれか1項に記載の窒化物半導体発光素子の製造方法である。 The invention of claim 5 is characterized in that the p-type nitride semiconductor layer is grown at a temperature in the range of 1000 ° C. to 1100 ° C. and a pressure of 100 Torr or more. The method for producing a nitride semiconductor light emitting device according to 1).
また、請求項6記載の発明は、前記活性層を温度700℃〜900℃の範囲、圧力200Torr以上で成長させることを特徴とする請求項3〜請求項5のいずれか1項に記載の窒化物半導体発光素子の製造方法である。 The invention according to claim 6 is characterized in that the active layer is grown at a temperature in the range of 700 ° C. to 900 ° C. and a pressure of 200 Torr or more, and the nitriding according to any one of claims 3 to 5. 1 is a method for manufacturing a semiconductor light emitting device.
本発明によれば、特別な工程を加えることなくチップ分離を容易にするとともに、製造工程時間を短縮することができる。また、チップ分離溝を作成する必要がないので、発光領域等が長時間エッチングガスに曝されることがなく、発光領域等を保護することができる。 According to the present invention, chip separation can be facilitated without adding a special process, and the manufacturing process time can be shortened. In addition, since it is not necessary to create a chip separation groove, the light emitting region or the like is not exposed to the etching gas for a long time, and the light emitting region or the like can be protected.
以下、図面を参照して本発明の一実施形態を説明する。図1は本発明による窒化物半導体発光素子製造方法の概念図を示す。 Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a conceptual diagram of a nitride semiconductor light emitting device manufacturing method according to the present invention.
成長用基板1上に誘電体マスク2を形成したものに、窒化物半導体結晶10を成長させる。成長用基板1の成長面は、通常、C面が用いられる。窒化物半導体結晶10は、例えば、n型窒化物半導体層3、活性層4、p型窒化物半導体層5等で構成されている。
A
誘電体マスク2は、図4に示すように、チップ形状に合わせて、矩形状にくり抜かれた開口部12を有している。この開口部12の領域において成長用基板1上で、窒化物半導体結晶10がエピタキシャル成長する。成長方向は、図1の矢印方向に行われて、開口部5の形状が矩形状であると、図2に示すように、ダイス形状ないしは直方体形状のチップ(窒化物半導体結晶10)が分離した状態で形成され、チップ分離のためのダイシングやドライエッチング等の作業を行う必要がない。また、開口部5の形状を正方形にしておけば、窒化物半導体結晶10を立方体形状に成長させることができる。
As shown in FIG. 4, the
ところで、サファイア基板等の成長用基板とGaNとでは、格子定数が異なるため、成長用基板上に成長させたGaN系半導体層においては、基板から上下方向に伸びる転位(格子欠陥)が存在している。このような転位を低減する方法として、選択横方向成長(ELO:Epitaxial Lateral Overgrowth)が良く知られている。 By the way, since the growth substrate such as a sapphire substrate and GaN have different lattice constants, the GaN-based semiconductor layer grown on the growth substrate has dislocations (lattice defects) extending vertically from the substrate. Yes. As a method for reducing such dislocations, selective lateral growth (ELO: Epitaxial Lateral Overgrowth) is well known.
ダイス形状に、窒化物半導体結晶10をチップ分離させるために、上記の選択横方向成長方法を用いる。成長用基板1と窒化物半導体結晶10が接触する面積を小さくすることで、成長用基板に存在する転位をすべて窒化物半導体結晶10に伝えないようにしている。選択成長マスクとしての誘電体マスク2で成長用基板1を覆うことにより、最初に誘電体マスク2の開口部12から成長が起こり(選択成長)、その後誘電体マスク2の上にも成長層が拡がることで横方向に結晶成長が形成される。分離されたチップを形成するためには、成長用基板1の成長面内で横方向にも縦方向にも同様に成長するように誘電体マスク2の開口部12を正方形状とするのが望ましい。
In order to separate the
しかしながら、本発明では、最終的に矩形状に分離されたチップになるように結晶成長を行う必要があるので、縦方向成長が強い条件で成長させるようにする。一般に1000℃以上の高温、100Torr未満の低圧力で窒化物半導体結晶を成長させると横方向成長が強くなるので、適切な範囲に温度、圧力の条件を後述するように設定する。 However, in the present invention, since it is necessary to perform crystal growth so as to finally form a chip separated into a rectangular shape, the growth is performed under conditions where the vertical growth is strong. In general, when a nitride semiconductor crystal is grown at a high temperature of 1000 ° C. or higher and a low pressure of less than 100 Torr, the lateral growth becomes strong. Therefore, the temperature and pressure conditions are set in appropriate ranges as described later.
以下、窒化物半導体発光素子製造方法を説明する。まず、図3に示すように、成長用基板1上に窒化物半導体結晶10を成長させるための領域を矩形状にくり抜いた開口部12を有する誘電体マスク2をパターニングする。成長用基板1としては絶縁性のサファイア基板やSiCを用いることができるが、本実施例ではサファイア基板を用い、そのC面上に窒化物半導体結晶10を成長させた。誘電体マスク2は、選択成長マスクとして機能するもので、SiO2やSiNが用いられる。
Hereinafter, a method for manufacturing a nitride semiconductor light emitting device will be described. First, as shown in FIG. 3, the
また、誘電体マスク2の開口部の大きさLは、完成後のチップの同方向の大きさをWとすると、L=W−(50μm〜100μm)となるように形成されている。一例として、開口部の大きさLを150μm〜1mm程度とすることができる。
Further, the size L of the opening of the
次に、図5に示すようにn型窒化物半導体層3を成長用基板1上で成長させる。図5〜図13までは、図1の破線で囲まれたAの部分、すなわち1チップ分を拡大した製造工程図を示す。最初の段階では、誘電体マスク2上では、半導体結晶は成長しないため、開口部12に積層していく半導体結晶は、上方向と横方向とに成長してゆき、図5のような直方体形状となる。n型窒化物半導体層3として、例えば、Siドープのn−GaNコンタクト層が形成される。基板温度を1000〜1200℃望ましくは1050〜1100℃に上昇させ、圧力100Torr〜大気圧望ましくは200Torr〜大気圧の下で、既知のHVPE法(ハライド気相成長法)により成長させる。
Next, an n-type nitride semiconductor layer 3 is grown on the growth substrate 1 as shown in FIG. FIGS. 5 to 13 show manufacturing process diagrams in which the portion A surrounded by a broken line in FIG. 1, that is, one chip is enlarged. In the first stage, since the semiconductor crystal does not grow on the
n型窒化物半導体層3形成後に、図6に示すように活性層4を形成する。活性層4は、例えば、InGaNにより構成されており、温度を700℃〜900℃に下げ、圧力を200Torr〜大気圧で成長させる。活性層4は図に示すようにn型窒化物半導体層3全体を包み込むように外側に形成される。 After the n-type nitride semiconductor layer 3 is formed, an active layer 4 is formed as shown in FIG. The active layer 4 is made of, for example, InGaN, and the temperature is lowered to 700 ° C. to 900 ° C., and the pressure is grown at 200 Torr to atmospheric pressure. As shown in the drawing, the active layer 4 is formed on the outside so as to wrap the entire n-type nitride semiconductor layer 3.
その後、図7に示すように、p型窒化物半導体層5を形成する。p型窒化物半導体層5は、例えば、Mgドープのp−GaNコンタクト層で構成されており、温度を1000〜1100℃望ましくは1010〜1070℃に上昇させ、圧力100Torr〜大気圧の範囲で望ましくは200Torr〜大気圧の範囲で成長させる。p型窒化物半導体層5は、活性層4全体を包み込むように外側に形成される。 Thereafter, as shown in FIG. 7, a p-type nitride semiconductor layer 5 is formed. The p-type nitride semiconductor layer 5 is composed of, for example, an Mg-doped p-GaN contact layer, and the temperature is increased to 1000 to 1100 ° C., preferably 1010 to 1070 ° C., and is desirably in a pressure range of 100 Torr to atmospheric pressure. Is grown in the range of 200 Torr to atmospheric pressure. The p-type nitride semiconductor layer 5 is formed outside so as to wrap the entire active layer 4.
次に、図8に示すように、縦方向の完全な積層構造とするために、残しておかなければならない半導体層の領域部分にマスク6をパターニングして、チップの端部についてドライエッチングを行い、窒化物半導体結晶10の余分な領域を削除する。マスク6には、誘電体マスクであるSiO2やSiNの他に、メタルマスクであるPtやNi等が用いられる。
Next, as shown in FIG. 8, in order to obtain a complete stacked structure in the vertical direction, the mask 6 is patterned on the region of the semiconductor layer that must be left, and dry etching is performed on the edge of the chip. The excess region of the
その後、図9に示すようにマスク6を除去すると、n型窒化物半導体層3、活性層4、p型窒化物半導体層5が矩形状に形成され、隣接するチップ同士が分離された状態となる。この全体の状態が、図2に示されている。 After that, when the mask 6 is removed as shown in FIG. 9, the n-type nitride semiconductor layer 3, the active layer 4, and the p-type nitride semiconductor layer 5 are formed in a rectangular shape, and adjacent chips are separated from each other. Become. This overall state is shown in FIG.
次に、図10に示すように、蒸着法で、第1電極層としてp電極7を積層し、この上に導電性融着層8を形成する。p電極7として、例えば、NiとAuの積層体等を用いることができるが、光の取出効率を考えた構造とする場合には、透明電極とすることが望ましく、例えばZnOを用いてオーミック接触させた電極とすることができる。 Next, as shown in FIG. 10, a p-electrode 7 is laminated as a first electrode layer by vapor deposition, and a conductive fusion layer 8 is formed thereon. For example, a laminated body of Ni and Au can be used as the p-electrode 7. However, in the case of a structure considering light extraction efficiency, it is desirable to use a transparent electrode, for example, ohmic contact using ZnO. Electrode.
導電性融着層8は、p電極7と図11で示された支持基板9とを接合するもので、半田等のろう材であっても良く、熱圧着の場合にはTiとAuの多層金属膜又はAuのみ、Au及びSnの合金とTiとの多層金属膜等が用いられる。導電性融着層8によってp電極7と支持基板9とが電気的に接続される。 The conductive fusion layer 8 joins the p-electrode 7 and the support substrate 9 shown in FIG. 11 and may be a brazing material such as solder. In the case of thermocompression bonding, a multilayer of Ti and Au is used. Only a metal film or Au, a multilayer metal film of an alloy of Au and Sn and Ti, or the like is used. The p-electrode 7 and the support substrate 9 are electrically connected by the conductive fusion layer 8.
導電性融着層8を形成した後、図11に示すように、支持基板9を接合し、レーザー光を成長用基板1の後方から照射してn型窒化物半導体層3のGaN層の一部を分解させ、成長用基板1を剥離する。 After forming the conductive fusion layer 8, as shown in FIG. 11, a support substrate 9 is bonded, and laser light is irradiated from behind the growth substrate 1 to form one of the GaN layers of the n-type nitride semiconductor layer 3. The part is disassembled and the growth substrate 1 is peeled off.
支持基板9は、成長用基板1上に成長させた窒化物半導体結晶10とp電極7とを貼り替える(転写)ために用いられるもので、導電性基板が用いられる。導電性基板として、GaN、シリコン、SiC等の材料が用いられ、また、高熱伝導サブマウントとしてCu等も用いられる。導電性融着層8が形成された面とは反対側の支持基板9の面に外部接続端子等が設けられ、外部の電気端子と接続される。
The support substrate 9 is used to replace (transfer) the
図11のように、成長用基板1が除去されると、この成長用基板1とともに誘電体マスク2も除去されるので、図12のような形状となる。
When the growth substrate 1 is removed as shown in FIG. 11, the
成長用基板1の剥離後、酸エッチングなどで余分のGaを流し、図13に示すように、第2電極層としてn電極11を蒸着により形成する。n電極11は、TiとAlの積層体又はAl等で構成されており、n型窒化物半導体層3にオーミック接触している。 After peeling off the growth substrate 1, excess Ga is flowed by acid etching or the like, and as shown in FIG. 13, an n-electrode 11 is formed as a second electrode layer by vapor deposition. The n electrode 11 is composed of a laminate of Ti and Al, Al, or the like, and is in ohmic contact with the n-type nitride semiconductor layer 3.
その後、ダイシング等により支持基板9を切断してチップ状に完全分離する。以上のようにして、矩形状の開口部を有する誘電体マスクを用いて窒化物半導体結晶を選択成長させ、結晶成長の条件を適切に調整して、縦方向の成長も考慮することで、矩形状(ダイス状)のチップを形成することができ、隣接するチップ間が分離された状態で結晶成長を終わらせることができる。 Thereafter, the support substrate 9 is cut by dicing or the like and completely separated into chips. As described above, a nitride semiconductor crystal is selectively grown using a dielectric mask having a rectangular opening, the crystal growth conditions are adjusted appropriately, and vertical growth is also taken into consideration. A chip having a shape (die shape) can be formed, and crystal growth can be completed in a state where adjacent chips are separated.
したがって、チップ分離溝をエッチングやダイシング等で作成する必要がなく、製造工程時間を短縮することができる。特に、サファイア基板上に窒化物半導体をエピタキシャル成長させた後に、n型窒化ガリウム層を露出するまでエッチングし、エッチングされた面にn型コンタクトを形成して、同一面側にp型とn型の二つの電極を設ける構造の窒化物半導体発光素子の場合は、n型窒化ガリウム層を露出するまでメサエッチングする工程等が含まれていて時間がかかるが、本発明のようにp電極とn電極を対向するように配置した構造の窒化物半導体発光素子においては、ダイス状に成長した窒化物半導体結晶10の形状をほとんどそのまま使用することができるので、チップ製造時間を短くすることができる。
Therefore, it is not necessary to create the chip separation groove by etching or dicing, and the manufacturing process time can be shortened. In particular, after a nitride semiconductor is epitaxially grown on a sapphire substrate, etching is performed until the n-type gallium nitride layer is exposed, an n-type contact is formed on the etched surface, and p-type and n-type are formed on the same surface side. In the case of a nitride semiconductor light emitting device having a structure in which two electrodes are provided, it takes a long time because it includes a step of mesa etching until the n-type gallium nitride layer is exposed, but the p electrode and the n electrode as in the present invention. In the nitride semiconductor light emitting device having a structure in which the two are opposed to each other, the shape of the
また、図8の工程で、窒化物半導体結晶10の余分な領域を削除するために行われたチップ端部のドライエッチングは、従来の図14に示すチップ分離溝を形成するためのドライエッチングと異なり、短時間で作業が完了するので活性層4等の半導体層に損傷はほとんど発生しない。
Further, the dry etching of the chip end portion performed to remove the excess region of the
1 成長用基板
2 誘電体マスク
3 n型窒化物半導体層
4 活性層
5 p型窒化物半導体層
6 マスク
7 p電極
8 導電性融着層
9 支持基板
10 窒化物半導体結晶
11 n電極
DESCRIPTION OF SYMBOLS 1
Claims (6)
前記成長用基板上に矩形状の開口部を有する誘電体マスクをパターニングした後に、前記窒化物半導体結晶を選択成長させて矩形状に分離された状態で結晶成長を終了させることを特徴とする窒化物半導体発光素子の製造方法。 A nitride semiconductor crystal including a light emitting region and a first electrode layer are formed on a growth substrate, and the nitride semiconductor crystal and the first electrode layer are transferred to a support substrate, and then face the first electrode layer. In the method for manufacturing a nitride semiconductor light emitting device, wherein the second electrode layer is formed on the nitride semiconductor crystal,
After nitriding a dielectric mask having a rectangular opening on the growth substrate, the nitride semiconductor crystal is selectively grown and crystal growth is terminated in a state of being separated into a rectangular shape. For manufacturing a semiconductor light emitting device.
6. The method for manufacturing a nitride semiconductor light emitting device according to claim 3, wherein the active layer is grown in a temperature range of 700 ° C. to 900 ° C. and a pressure of 200 Torr or more.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005352369A JP2007158100A (en) | 2005-12-06 | 2005-12-06 | Manufacturing method of nitride semiconductor light-emitting element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005352369A JP2007158100A (en) | 2005-12-06 | 2005-12-06 | Manufacturing method of nitride semiconductor light-emitting element |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007158100A true JP2007158100A (en) | 2007-06-21 |
Family
ID=38242050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005352369A Withdrawn JP2007158100A (en) | 2005-12-06 | 2005-12-06 | Manufacturing method of nitride semiconductor light-emitting element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007158100A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011142294A (en) * | 2010-01-08 | 2011-07-21 | Taiwan Semiconductor Manufacturing Co Ltd | Photonic device and method of manufacturing the same |
KR101120006B1 (en) | 2010-01-29 | 2012-03-20 | 우리엘에스티 주식회사 | Vertical semiconductor light emitting device and method for fabricating the same |
JP2013128150A (en) * | 2013-03-26 | 2013-06-27 | Toyoda Gosei Co Ltd | Method of manufacturing group-iii nitride semiconductor light-emitting element |
CN104966767A (en) * | 2015-03-30 | 2015-10-07 | 华灿光电(苏州)有限公司 | Method for growing epitaxial wafer of GaN-based light emitting diode |
KR20170047752A (en) * | 2015-10-23 | 2017-05-08 | 엘지이노텍 주식회사 | Light emitting device and light emitting device package |
WO2021221055A1 (en) * | 2020-04-28 | 2021-11-04 | 京セラ株式会社 | Method for manufacturing semiconductor element |
JP2022058690A (en) * | 2018-01-31 | 2022-04-12 | 京セラ株式会社 | Method for manufacturing a plurality of semiconductor devices |
-
2005
- 2005-12-06 JP JP2005352369A patent/JP2007158100A/en not_active Withdrawn
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011142294A (en) * | 2010-01-08 | 2011-07-21 | Taiwan Semiconductor Manufacturing Co Ltd | Photonic device and method of manufacturing the same |
KR101120006B1 (en) | 2010-01-29 | 2012-03-20 | 우리엘에스티 주식회사 | Vertical semiconductor light emitting device and method for fabricating the same |
JP2013128150A (en) * | 2013-03-26 | 2013-06-27 | Toyoda Gosei Co Ltd | Method of manufacturing group-iii nitride semiconductor light-emitting element |
CN104966767A (en) * | 2015-03-30 | 2015-10-07 | 华灿光电(苏州)有限公司 | Method for growing epitaxial wafer of GaN-based light emitting diode |
KR20170047752A (en) * | 2015-10-23 | 2017-05-08 | 엘지이노텍 주식회사 | Light emitting device and light emitting device package |
KR102432224B1 (en) | 2015-10-23 | 2022-08-12 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | Light emitting device and light emitting device package |
JP2022058690A (en) * | 2018-01-31 | 2022-04-12 | 京セラ株式会社 | Method for manufacturing a plurality of semiconductor devices |
JP7221431B2 (en) | 2018-01-31 | 2023-02-13 | 京セラ株式会社 | Method for manufacturing a plurality of semiconductor elements |
WO2021221055A1 (en) * | 2020-04-28 | 2021-11-04 | 京セラ株式会社 | Method for manufacturing semiconductor element |
JPWO2021221055A1 (en) * | 2020-04-28 | 2021-11-04 | ||
TWI813985B (en) * | 2020-04-28 | 2023-09-01 | 日商京瓷股份有限公司 | Manufacturing method of semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3924303B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
US20090029499A1 (en) | Method for Manufacturing Nitride Semiconductor Light Emitting Element | |
WO2007055202A1 (en) | Nitride semiconductor light emitting element and method for producing nitride semiconductor light emitting element | |
JP2012256918A (en) | Nitride-based semiconductor light-emitting element and manufacturing method for the same | |
JP2007067418A (en) | Group iii nitride light emitting device having light emitting region with double hetero-structure | |
JP2007207981A (en) | Method of manufacturing nitride semiconductor light-emitting device | |
JP2005012188A (en) | Manufacturing method for semiconductor device | |
JP2010093186A (en) | Method of manufacturing gallium nitride-based compound semiconductor light-emitting element, layered structure of gallium nitride-based compound semiconductor element, gallium nitride-based compound semiconductor light-emitting element, and lamp | |
US8587017B2 (en) | Light emitting device and method of fabricating a light emitting device | |
JP2010219310A (en) | Optical device and optical device structure | |
JP2009141093A (en) | Light emitting element and method of manufacturing the same | |
JP2007158100A (en) | Manufacturing method of nitride semiconductor light-emitting element | |
JPH11238913A (en) | Semiconductor light-emitting device chip | |
JP2007200932A (en) | Manufacturing method of nitride semiconductor element | |
KR101781505B1 (en) | Gallium nitride type semiconductor light emitting device and method of fabricating the same | |
JP4799041B2 (en) | Nitride semiconductor device manufacturing method | |
KR20070093556A (en) | Method of manufacturing light emitting device having vertical structure | |
JP2007036010A (en) | Schottky barrier diode equipment and its manufacturing method | |
EP2401774B1 (en) | Method for fabricating light emitting device | |
KR101072200B1 (en) | Light emitting device and method for fabricating the same | |
TW201622175A (en) | Semiconductor light emitting device, method of manufacturing semiconductor light emitting device, and method of forming negative electrode | |
JP2007207869A (en) | Nitride semiconductor light-emitting device | |
JP2007149983A (en) | Manufacture of nitride semiconductor light-emitting element | |
KR101111748B1 (en) | Method of manufacturing vertical structure nitride-gallium-based semiconductor light emitting device | |
KR20090076163A (en) | Menufacturing method of nitride semiconductor light emitting device and nitride semiconductor light emitting device by the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090303 |