JP2013065773A - Semiconductor light-emitting element - Google Patents

Semiconductor light-emitting element Download PDF

Info

Publication number
JP2013065773A
JP2013065773A JP2011204529A JP2011204529A JP2013065773A JP 2013065773 A JP2013065773 A JP 2013065773A JP 2011204529 A JP2011204529 A JP 2011204529A JP 2011204529 A JP2011204529 A JP 2011204529A JP 2013065773 A JP2013065773 A JP 2013065773A
Authority
JP
Japan
Prior art keywords
layer
light emitting
semiconductor
electrode
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011204529A
Other languages
Japanese (ja)
Inventor
Kazuo Shimokawa
一生 下川
Susumu Obata
進 小幡
Kazuto Higuchi
和人 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011204529A priority Critical patent/JP2013065773A/en
Publication of JP2013065773A publication Critical patent/JP2013065773A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor light-emitting element having high efficiency.SOLUTION: A semiconductor light-emitting element includes a substrate, a stack, a first electrode, a second electrode, and a reflective layer. The substrate has a primary surface. The stack includes a first semiconductor layer, a light-emitting part, and a second semiconductor layer. The first semiconductor layer is provided on the primary surface, has a first portion and a second portion in juxtaposition with the first portion, and is a first conductivity type. The light-emitting part is provided on the second portion. The second semiconductor layer is provided on the light-emitting part and is a second conductivity type. The first electrode is provided on the first portion of the first semiconductor layer. The second electrode is provided on the second semiconductor layer. The reflective layer covers the side surfaces of the substrate and the side surfaces of the stack, and has reflectiveness to emission light emitted from the light-emitting part.

Description

本発明の実施形態は、半導体発光素子に関する。   Embodiments described herein relate generally to a semiconductor light emitting device.

例えば、窒化物半導体を用いたLED(Light Emitting Diode)などの半導体発光素子が開発されている。また、例えば、青色の光を放出するLEDと、青色光を吸収して黄色系の光を放出する蛍光体と、を組み合わせることで、白色の光を放出する半導体発光素子も開発されている。   For example, a semiconductor light emitting device such as an LED (Light Emitting Diode) using a nitride semiconductor has been developed. In addition, for example, a semiconductor light emitting element that emits white light by combining an LED that emits blue light and a phosphor that absorbs blue light and emits yellow light has been developed.

このような半導体発光素子において、発光効率を高め、発光層から放出される光の取り出し効率を高めることが望まれている。   In such a semiconductor light emitting device, it is desired to increase the light emission efficiency and increase the extraction efficiency of light emitted from the light emitting layer.

国際公開第2005/050748A1号パンフレットInternational Publication No. 2005 / 050748A1 Pamphlet

本発明の実施形態は、高効率の半導体発光素子を提供する。   Embodiments of the present invention provide a highly efficient semiconductor light emitting device.

本発明の実施形態によれば、基板と、積層体と、第1電極と、第2電極と、反射層と、を含む半導体発光素子が提供される。前記基板は、主面を有する。前記積層体は、第1半導体層と、発光部と、第2半導体層と、を含む。前記第1半導体層は、前記主面上に設けられ、第1部分と前記第1部分と並置された第2部分とを有し、第1導電形である。前記発光部は、前記第2部分上に設けられる。前記第2半導体層は、前記発光部上に設けられ第2導電形である。前記第1電極は、前記第1半導体層の前記第1部分上に設けられる。前記第2電極は、前記第2半導体層上に設けられる。前記反射層は、前記基板の側面と前記積層体の側面とを覆い、前記発光部から放出される発光光に対して反射性である。   According to the embodiment of the present invention, a semiconductor light emitting device including a substrate, a stacked body, a first electrode, a second electrode, and a reflective layer is provided. The substrate has a main surface. The stacked body includes a first semiconductor layer, a light emitting unit, and a second semiconductor layer. The first semiconductor layer is provided on the main surface, has a first portion and a second portion juxtaposed with the first portion, and has a first conductivity type. The light emitting unit is provided on the second portion. The second semiconductor layer is provided on the light emitting unit and has a second conductivity type. The first electrode is provided on the first portion of the first semiconductor layer. The second electrode is provided on the second semiconductor layer. The reflective layer covers the side surface of the substrate and the side surface of the stacked body, and is reflective to the emitted light emitted from the light emitting unit.

第1の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。1 is a schematic cross-sectional view illustrating the configuration of a semiconductor light emitting element according to a first embodiment. 第1の実施形態に係る半導体発光素子の構成を例示する模式的平面図である。1 is a schematic plan view illustrating the configuration of a semiconductor light emitting element according to a first embodiment. 第1の実施形態に係る半導体発光素子の一部の構成を例示する模式図である。1 is a schematic view illustrating the configuration of a part of a semiconductor light emitting element according to a first embodiment. 図4(a)及び図4(b)は、第1の実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。4A and 4B are schematic cross-sectional views illustrating the configuration of part of the semiconductor light emitting element according to the first embodiment. 第1の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。FIG. 5 is a schematic cross-sectional view illustrating the configuration of another semiconductor light emitting element according to the first embodiment. 図6(a)及び図6(b)は、第1の実施形態に係る半導体発光素子の動作を例示する模式的断面図である。FIG. 6A and FIG. 6B are schematic cross-sectional views illustrating the operation of the semiconductor light emitting element according to the first embodiment. 図7(a)〜図7(c)は、参考例の半導体発光素子の構成を示す模式的断面図である。FIG. 7A to FIG. 7C are schematic cross-sectional views showing the configuration of a semiconductor light emitting device of a reference example. 第1の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。FIG. 5 is a schematic cross-sectional view illustrating the configuration of another semiconductor light emitting element according to the first embodiment. 第1の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。FIG. 5 is a schematic cross-sectional view illustrating the configuration of another semiconductor light emitting element according to the first embodiment. 第1の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。FIG. 5 is a schematic cross-sectional view illustrating the configuration of another semiconductor light emitting element according to the first embodiment. 第1の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。FIG. 5 is a schematic cross-sectional view illustrating the configuration of another semiconductor light emitting element according to the first embodiment. 第1の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。FIG. 5 is a schematic cross-sectional view illustrating the configuration of another semiconductor light emitting element according to the first embodiment. 図13(a)及び図13(b)は、第1の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。FIG. 13A and FIG. 13B are schematic cross-sectional views illustrating the configuration of another semiconductor light emitting element according to the first embodiment. 第1の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。FIG. 5 is a schematic cross-sectional view illustrating the configuration of another semiconductor light emitting element according to the first embodiment. 第2の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。FIG. 6 is a schematic cross-sectional view illustrating the configuration of a semiconductor light emitting element according to a second embodiment. 第2の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。FIG. 6 is a schematic cross-sectional view illustrating the configuration of another semiconductor light emitting element according to the second embodiment. 図17(a)及び図17(b)は、第2の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。FIG. 17A and FIG. 17B are schematic cross-sectional views illustrating the configuration of another semiconductor light emitting element according to the second embodiment. 第3の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。FIG. 6 is a schematic cross-sectional view illustrating the configuration of a semiconductor light emitting element according to a third embodiment. 第3の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。FIG. 6 is a schematic cross-sectional view illustrating the configuration of another semiconductor light emitting element according to the third embodiment.

以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
Embodiments of the present invention will be described below with reference to the drawings.
The drawings are schematic or conceptual, and the relationship between the thickness and width of each part, the size ratio between the parts, and the like are not necessarily the same as actual ones. Further, even when the same part is represented, the dimensions and ratios may be represented differently depending on the drawings.
Note that, in the present specification and each drawing, the same elements as those described above with reference to the previous drawings are denoted by the same reference numerals, and detailed description thereof is omitted as appropriate.

(第1の実施形態)
図1は、第1の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。 図2は、第1の実施形態に係る半導体発光素子の構成を例示する模式的平面図である。 図1は、図2のA1−A2線断面図である。
(First embodiment)
FIG. 1 is a schematic cross-sectional view illustrating the configuration of the semiconductor light emitting element according to the first embodiment. FIG. 2 is a schematic plan view illustrating the configuration of the semiconductor light emitting element according to the first embodiment. 1 is a cross-sectional view taken along line A1-A2 of FIG.

図1及び図2に表したように、本実施形態に係る半導体発光素子110は、基板5と、積層体15と、第1電極40と、第2電極50と、反射層60と、を含む。
基板5は、主面5aを有する。基板5は、さらに基板裏面5bを有する。基板裏面5bは、主面5aとは反対側の面である。
As illustrated in FIGS. 1 and 2, the semiconductor light emitting device 110 according to the present embodiment includes a substrate 5, a stacked body 15, a first electrode 40, a second electrode 50, and a reflective layer 60. .
The substrate 5 has a main surface 5a. The substrate 5 further has a substrate back surface 5b. The substrate back surface 5b is a surface opposite to the main surface 5a.

積層体15は、第1半導体層10と、発光部30と、第2半導体層20と、を含む。第1半導体層10は、主面5a上に設けられる。第1半導体層10は、第1部分11と、第2部分12と、を有する。第2部分12は、主面5aに並行な平面内において第1部分11と並置される。第1半導体層10は、第1導電形である。   The stacked body 15 includes a first semiconductor layer 10, a light emitting unit 30, and a second semiconductor layer 20. The first semiconductor layer 10 is provided on the main surface 5a. The first semiconductor layer 10 includes a first portion 11 and a second portion 12. The second portion 12 is juxtaposed with the first portion 11 in a plane parallel to the main surface 5a. The first semiconductor layer 10 is the first conductivity type.

発光部30は、第1半導体層10の第2部分12上に設けられる。第2半導体層20は、発光部30上に設けられる。すなわち、発光部30は、第2部分12と第2半導体層20との間に設けられる。第2半導体層20は、第2導電形である。   The light emitting unit 30 is provided on the second portion 12 of the first semiconductor layer 10. The second semiconductor layer 20 is provided on the light emitting unit 30. That is, the light emitting unit 30 is provided between the second portion 12 and the second semiconductor layer 20. The second semiconductor layer 20 is of the second conductivity type.

第1電極40は、第1半導体層10の第1部分11上に設けられる。第2電極50は、第2半導体層20上に設けられる。   The first electrode 40 is provided on the first portion 11 of the first semiconductor layer 10. The second electrode 50 is provided on the second semiconductor layer 20.

積層体15は、第1面15aと、第2面15bと、を有する。第2面15bは、第1面15aとは反対側の面である。第1面15aは、積層体15の第1半導体層10の側の面である。第2面15bは、積層体15の第2半導体層20の側の面である。   The stacked body 15 has a first surface 15a and a second surface 15b. The second surface 15b is a surface on the opposite side to the first surface 15a. The first surface 15a is a surface of the stacked body 15 on the first semiconductor layer 10 side. The second surface 15b is a surface of the stacked body 15 on the second semiconductor layer 20 side.

ここで、第1半導体層10から第2半導体層20に向かう方向をZ軸方向(第1方向)とする。Z軸に対して垂直な1つの軸をX軸(第2軸)とする。Z軸とX軸とに対して垂直な軸をY軸(第3軸)とする。Z軸(第1軸)は、第1面15aに対して垂直であり、第2面15bに対して垂直である。   Here, a direction from the first semiconductor layer 10 toward the second semiconductor layer 20 is defined as a Z-axis direction (first direction). One axis perpendicular to the Z axis is defined as an X axis (second axis). An axis perpendicular to the Z axis and the X axis is taken as a Y axis (third axis). The Z axis (first axis) is perpendicular to the first surface 15a and perpendicular to the second surface 15b.

第2導電形は、第1導電形とは異なる導電形である。例えば、第1導電形はn形であり、第2導電形はp形である。実施形態はこれに限らず、第1導電形がp形であり、第2導電形がn形でも良い。以下では、第1導電形がn形であり、第2導電形がp形である場合として説明する。   The second conductivity type is a conductivity type different from the first conductivity type. For example, the first conductivity type is n-type and the second conductivity type is p-type. The embodiment is not limited to this, and the first conductivity type may be p-type and the second conductivity type may be n-type. In the following description, it is assumed that the first conductivity type is n-type and the second conductivity type is p-type.

第1半導体層10、第2半導体層20及び発光部30は、例えば、窒化物半導体を含む。第1半導体層10は、例えばn形クラッド層を含む。第2半導体層20は、例えば、p形クラッド層を含む。発光部30の例については後述する。   The first semiconductor layer 10, the second semiconductor layer 20, and the light emitting unit 30 include, for example, a nitride semiconductor. The first semiconductor layer 10 includes, for example, an n-type cladding layer. The second semiconductor layer 20 includes, for example, a p-type cladding layer. An example of the light emitting unit 30 will be described later.

例えば、第1半導体層10は、基板5の主面5a上に結晶成長される。発光部30は、第1半導体層10上に結晶成長される。第2半導体層20は、発光部30の上に結晶成長される。   For example, the first semiconductor layer 10 is crystal-grown on the main surface 5 a of the substrate 5. The light emitting unit 30 is crystal-grown on the first semiconductor layer 10. The second semiconductor layer 20 is crystal-grown on the light emitting unit 30.

すなわち、基板5上に、第1半導体層10、発光部30及び第2半導体層20がこの順で結晶成長され、積層体15となる積層結晶膜が形成される。そして、この積層結晶膜の一部が、第2面15bの側から、第1半導体層10に到達するまで除去される。これにより、第1半導体層10の一部(第1部分11)が露出する。そして、第2部分12上の発光部30及び第2半導体層20が残る。これにより、積層体15が形成される。第2部分12は、第1部分11とX−Y平面内で並置されている。   That is, the first semiconductor layer 10, the light emitting unit 30, and the second semiconductor layer 20 are crystal-grown in this order on the substrate 5 to form a stacked crystal film that becomes the stacked body 15. A part of the stacked crystal film is removed from the second surface 15 b side until it reaches the first semiconductor layer 10. Thereby, a part (first portion 11) of the first semiconductor layer 10 is exposed. Then, the light emitting unit 30 and the second semiconductor layer 20 on the second portion 12 remain. Thereby, the laminated body 15 is formed. The second portion 12 is juxtaposed with the first portion 11 in the XY plane.

第1電極40は、第1半導体層10の第1部分11の第2面15bの側の面上に設けられる。すなわち、上記の露出したその一部(第1半導体層10の一部)の上に第1電極40が設けられる。   The first electrode 40 is provided on the surface on the second surface 15 b side of the first portion 11 of the first semiconductor layer 10. That is, the first electrode 40 is provided on the exposed part (part of the first semiconductor layer 10).

第2電極50は、第2半導体層20の第2面15bの側の面上に設けられる。この例では、第2電極50は、p側電極51と、p側導電層52と、を有する。p側導電層52は、第2半導体層20の第2面15bの側の面上に設けられている。p側電極51と第2半導体層20との間に、p側導電層52の一部が設けられている。   The second electrode 50 is provided on the surface of the second semiconductor layer 20 on the second surface 15b side. In this example, the second electrode 50 includes a p-side electrode 51 and a p-side conductive layer 52. The p-side conductive layer 52 is provided on the surface of the second semiconductor layer 20 on the second surface 15b side. A part of the p-side conductive layer 52 is provided between the p-side electrode 51 and the second semiconductor layer 20.

だたし、実施形態はこれに限らず、第2電極50には、p側導電層52が設けられていなくても良い。この場合には、p側電極51が、第2半導体層20に接触する。   However, the embodiment is not limited to this, and the p-side conductive layer 52 may not be provided in the second electrode 50. In this case, the p-side electrode 51 is in contact with the second semiconductor layer 20.

反射層60は、積層体15の側面15sを覆う。
積層体15の側面15sは、外縁側面15r及び境界側面15tを含む。外縁側面15rは、積層体15をZ軸方向に見たときの積層体15の外縁の側面である。境界側面15tは、積層体15のうちの、第1部分11と第2部分12との間に位置する側面である。
The reflective layer 60 covers the side surface 15 s of the stacked body 15.
The side surface 15s of the stacked body 15 includes an outer edge side surface 15r and a boundary side surface 15t. The outer edge side surface 15r is a side surface of the outer edge of the stacked body 15 when the stacked body 15 is viewed in the Z-axis direction. The boundary side surface 15 t is a side surface located between the first portion 11 and the second portion 12 in the stacked body 15.

本実施形態に係る半導体発光素子110においては、反射層60は、基板5の側面5sと、積層体15の側面15s(外縁側面15r及び境界側面15t)と、を覆う。反射層60は、発光部30から放出される発光光に対して反射性である。反射層60は、例えば電気的に絶縁性である。   In the semiconductor light emitting device 110 according to the present embodiment, the reflective layer 60 covers the side surface 5s of the substrate 5 and the side surface 15s (the outer edge side surface 15r and the boundary side surface 15t) of the stacked body 15. The reflective layer 60 is reflective to the emitted light emitted from the light emitting unit 30. The reflective layer 60 is, for example, electrically insulating.

実施形態においては、発光部30から放出される発光光が、効率良く反射層60で反射し、基板裏面5bから外部に効率良く出射する。すなわち、光取り出し効率が向上できる。これにより、高い効率が得られる。   In the embodiment, the emitted light emitted from the light emitting unit 30 is efficiently reflected by the reflective layer 60 and efficiently emitted to the outside from the substrate back surface 5b. That is, the light extraction efficiency can be improved. Thereby, high efficiency is obtained.

この例では、半導体発光素子110は、下地絶縁層70をさらに含む。下地絶縁層70の少なくとも一部は、積層体15の側面15sと、反射層60と、の間に設けられる。下地絶縁層70は、基板5の側面5sと、反射層60と、の間にさらに設けられても良い。例えば、下地絶縁層70は、発光光に対して透過性である。例えば、下地絶縁層70の発光光に対する反射率は、反射層60の発光光に対する反射率よりも低い。下地絶縁層70は、絶縁性である。下地絶縁層70は、必要に応じて設けられ、場合によっては、省略しても良い。   In this example, the semiconductor light emitting device 110 further includes a base insulating layer 70. At least a part of the base insulating layer 70 is provided between the side surface 15 s of the stacked body 15 and the reflective layer 60. The base insulating layer 70 may be further provided between the side surface 5 s of the substrate 5 and the reflective layer 60. For example, the base insulating layer 70 is transmissive to emitted light. For example, the reflectance of the base insulating layer 70 with respect to the emitted light is lower than the reflectance of the reflective layer 60 with respect to the emitted light. The base insulating layer 70 is insulative. The base insulating layer 70 is provided as necessary, and may be omitted in some cases.

図2に例示したように、半導体発光素子110のX軸に沿った長さl4は、例えば、約623マイクロメートル(μm)である。半導体発光素子110のY軸に沿った長さは、例えば、長さl4と同じである。ただし、実施形態はこれに限らず、半導体発光素子110の寸法は、任意である。   As illustrated in FIG. 2, the length l4 along the X axis of the semiconductor light emitting device 110 is, for example, about 623 micrometers (μm). The length along the Y axis of the semiconductor light emitting device 110 is, for example, the same as the length l4. However, the embodiment is not limited thereto, and the size of the semiconductor light emitting device 110 is arbitrary.

半導体発光素子110においては、第2面15bの側に第1電極40及び第2電極50が設けられ、発光光は、第1面15aから出射する。半導体発光素子110は、例えば、フリップチップ型の半導体発光素子である。   In the semiconductor light emitting device 110, the first electrode 40 and the second electrode 50 are provided on the second surface 15b side, and the emitted light is emitted from the first surface 15a. The semiconductor light emitting device 110 is, for example, a flip chip type semiconductor light emitting device.

この例では、第2電極50は、3つのp側電極51(p側電極51a、51b及び51c)と、1つのp側導電層52と、を含む。p側電極51a、51b及び51cは、p側導電層52と電気的に接続されている。   In this example, the second electrode 50 includes three p-side electrodes 51 (p-side electrodes 51a, 51b and 51c) and one p-side conductive layer 52. The p-side electrodes 51a, 51b and 51c are electrically connected to the p-side conductive layer 52.

この例では、Z軸方向に見たときの、積層体15の外縁は、長方形(例えば正方形)である。積層体15の側面15sのうちの外縁側面15rは、この長方形の外縁の側面である。積層体15の側面15sのうちの境界側面15tは、例えば、Z軸方向に見たときに、第1電極40と第2電極50との間に位置する側面である。   In this example, the outer edge of the stacked body 15 when viewed in the Z-axis direction is a rectangle (for example, a square). The outer edge side surface 15r of the side surface 15s of the laminated body 15 is a side surface of the rectangular outer edge. The boundary side surface 15t among the side surfaces 15s of the stacked body 15 is a side surface located between the first electrode 40 and the second electrode 50 when viewed in the Z-axis direction, for example.

反射層60は、外縁側面15rの少なくとも一部と、境界側面15tの少なくとも一部と、を覆っている。   The reflective layer 60 covers at least a part of the outer edge side surface 15r and at least a part of the boundary side surface 15t.

下地絶縁層70は、外縁側面15rの上記の少なくとも一部と、反射層60との間に設けられている。さらに、下地絶縁層70は、境界側面15tの上記の少なくとも一部と、反射層60と、の間に設けられている。   The base insulating layer 70 is provided between at least a part of the outer side surface 15 r and the reflective layer 60. Furthermore, the base insulating layer 70 is provided between at least a part of the boundary side surface 15 t and the reflective layer 60.

この例では、下地絶縁層70は、境界側面15tの全てを覆っている。これにより、積層体15のうちで、電流密度が特に高い第1電極40と第2電極50との間の部分の絶縁性が向上し、例えば信頼性が特に向上できる。   In this example, the base insulating layer 70 covers all of the boundary side surface 15t. Thereby, in the laminated body 15, the insulation of the part between the 1st electrode 40 and the 2nd electrode 50 with especially high current density improves, for example, can improve especially reliability.

この例では、基板5のX軸に沿った長さl3は、例えば約620μmである。基板5のY軸に沿った長さは、例えば長さl3と同じである。   In this example, the length l3 along the X axis of the substrate 5 is, for example, about 620 μm. The length of the substrate 5 along the Y axis is, for example, the same as the length l3.

この例では、積層体15のX軸に沿った長さl2は、例えば約580μmである。積層体15のY軸に沿った長さは、例えば長さl2と同じである。この例では、基板5のサイズは、積層体15のサイズとは異なっている。ただし、後述するように、基板5のサイズは、積層体15のサイズと同じでも良い。   In this example, the length 12 along the X axis of the stacked body 15 is, for example, about 580 μm. The length along the Y axis of the stacked body 15 is, for example, the same as the length l2. In this example, the size of the substrate 5 is different from the size of the stacked body 15. However, as described later, the size of the substrate 5 may be the same as the size of the stacked body 15.

第1電極40のX軸に沿った中心と、p側電極51aのX軸に沿った中心と、の間の距離l1は、例えば、約380μmである。第1電極40のY軸に沿った中心と、p側電極51cのY軸に沿った中心と、の間の距離は、例えば、距離l1と同じである。   A distance l1 between the center along the X axis of the first electrode 40 and the center along the X axis of the p-side electrode 51a is, for example, about 380 μm. The distance between the center along the Y axis of the first electrode 40 and the center along the Y axis of the p-side electrode 51c is, for example, the same as the distance l1.

この例では、Z軸方向に見たときに、第1部分11は、積層体15の1つのコーナーに設けられている。このコーナーに繋がる辺において、第2半導体層20の外縁と、第1半導体層10の外縁と、の距離d1は、例えば、約25μmである。第1電極40のY軸に沿った中心と、第1半導体層10のY軸方向に沿った外縁と、の距離d2は、例えば、約100μmである。第1部分11のY軸方向に沿った長さd3は、例えば、約200μmである。第1部分11のX軸方向に沿った長さは、例えば、長さd3と同じである。   In this example, the first portion 11 is provided at one corner of the stacked body 15 when viewed in the Z-axis direction. At the side connected to this corner, the distance d1 between the outer edge of the second semiconductor layer 20 and the outer edge of the first semiconductor layer 10 is, for example, about 25 μm. A distance d2 between the center along the Y axis of the first electrode 40 and the outer edge along the Y axis direction of the first semiconductor layer 10 is, for example, about 100 μm. The length d3 along the Y-axis direction of the first portion 11 is, for example, about 200 μm. The length along the X-axis direction of the first portion 11 is, for example, the same as the length d3.

この例では、Z軸方向に見たときの、p側電極51の形状は円形である。Z軸方向に見たときのp側電極51の径d4(X軸方向に沿った長さ及びY軸方向に沿った長さ)は、例えば、100μmである。また、p側電極51の上に設けられている下地絶縁層70の開口部の、Z軸方向に見たときの径d5(X軸方向に沿った長さ及びY軸方向に沿った長さ)は、例えば、90μmである。また、p側電極51の上に設けられている反射層60の開口部の、Z軸方向に見たときの径d6(X軸方向に沿った長さ及びY軸方向に沿った長さ)は、例えば、80μmである。   In this example, the p-side electrode 51 has a circular shape when viewed in the Z-axis direction. The diameter d4 (the length along the X-axis direction and the length along the Y-axis direction) of the p-side electrode 51 when viewed in the Z-axis direction is, for example, 100 μm. The diameter d5 (the length along the X-axis direction and the length along the Y-axis direction) of the opening of the base insulating layer 70 provided on the p-side electrode 51 when viewed in the Z-axis direction. ) Is, for example, 90 μm. The diameter d6 (length along the X-axis direction and length along the Y-axis direction) of the opening of the reflective layer 60 provided on the p-side electrode 51 when viewed in the Z-axis direction. Is, for example, 80 μm.

なお、実施形態において、p側電極51のZ軸方向に見たときの形状、p側電極51上の下地絶縁層70の開口部のZ軸方向に見たときの形状、及び、p側電極51上の反射層60の開口部のZ軸方向に見たときの形状は、任意である。   In the embodiment, the shape of the p-side electrode 51 as viewed in the Z-axis direction, the shape of the opening of the base insulating layer 70 on the p-side electrode 51 as viewed in the Z-axis direction, and the p-side electrode The shape of the opening of the reflective layer 60 on 51 when viewed in the Z-axis direction is arbitrary.

また、Z軸方向に見たときの、第1電極40の形状は円形である。Z軸方向に見たときの第1電極40の径は、径d4と同じである。また、第1電極40の上に設けられている下地絶縁層70の開口部の、Z軸方向に見たときの径は、径d5と同じである。また、第1電極40の上に設けられている反射層60の開口部の、Z軸方向に見たときの径は、径d6と同じである。   Further, the shape of the first electrode 40 when viewed in the Z-axis direction is a circle. The diameter of the first electrode 40 when viewed in the Z-axis direction is the same as the diameter d4. In addition, the diameter of the opening of the base insulating layer 70 provided on the first electrode 40 when viewed in the Z-axis direction is the same as the diameter d5. The diameter of the opening of the reflective layer 60 provided on the first electrode 40 when viewed in the Z-axis direction is the same as the diameter d6.

なお、実施形態において、第1電極40のZ軸方向に見たときの形状、第1電極40上の下地絶縁層70の開口部のZ軸方向に見たときの形状、及び、第1電極40上の反射層60の開口部のZ軸方向に見たときの形状は、任意である。   In the embodiment, the shape of the first electrode 40 when viewed in the Z-axis direction, the shape of the opening of the base insulating layer 70 on the first electrode 40 when viewed in the Z-axis direction, and the first electrode The shape of the opening of the reflective layer 60 on 40 when viewed in the Z-axis direction is arbitrary.

下地絶縁層70は、第1電極40の一部と、第2電極50の一部と、を覆う。   The base insulating layer 70 covers a part of the first electrode 40 and a part of the second electrode 50.

本具体例では、反射層60は、第1電極40の縁部及び側面を覆い、第2電極50の縁部及び側面を覆う。   In this specific example, the reflective layer 60 covers the edge and side surfaces of the first electrode 40 and covers the edge and side surfaces of the second electrode 50.

本実施形態に係る半導体発光素子110においては、発光部30から放出された発光光の一部は、基板裏面5bから外部に出射する。そして、発光光の別の一部は、例えば、第1電極40及び第2電極50で反射し、進行方向を変え、基板裏面5bから出射する。さらに、発光光の別の一部は、基板5の側面5s及び積層体15の側面15s(外縁側面15r及び境界側面15t)に設けられた反射層60で反射し、進行方向を変え、基板裏面5bから出射する。   In the semiconductor light emitting device 110 according to the present embodiment, part of the emitted light emitted from the light emitting unit 30 is emitted to the outside from the substrate back surface 5b. Then, another part of the emitted light is reflected by, for example, the first electrode 40 and the second electrode 50, changes the traveling direction, and is emitted from the substrate back surface 5b. Further, another part of the emitted light is reflected by the reflective layer 60 provided on the side surface 5s of the substrate 5 and the side surface 15s (the outer edge side surface 15r and the boundary side surface 15t) of the stacked body 15, and the traveling direction is changed to change the back surface of the substrate. The light is emitted from 5b.

すなわち、半導体発光素子110においては、発光部30から放出される発光光は、基板裏面5bから出射する。これより、他の面からの出射が抑制され、光の取り出し効率が高い。これにより、高い効率が得られる。すなわち、発光光は、基板5の側面5s、または、積層体15の側面15s(外縁側面15r及び境界側面15t)から外部に実質的に出射しない。   That is, in the semiconductor light emitting device 110, the emitted light emitted from the light emitting unit 30 is emitted from the substrate back surface 5b. Thus, emission from other surfaces is suppressed, and light extraction efficiency is high. Thereby, high efficiency is obtained. That is, the emitted light is not substantially emitted to the outside from the side surface 5s of the substrate 5 or the side surface 15s (the outer edge side surface 15r and the boundary side surface 15t) of the stacked body 15.

例えば、反射層60は、基板5の側面5sの全体を覆っている。反射層60は、電気的接続のための第1電極40上の開口部及び電気的接続のための第2電極50上の開口部を除いて、積層体15の全体を覆っている。具体的には、第2電極50のp側電極51、及び、第1電極40のそれぞれの外縁が、下地絶縁層70に覆われている。そして、下地絶縁層70の上面及び側面が、さらに反射層60で覆われている。これにより、半導体発光素子110においては、基板裏面5bからのみ、光が出射される。これにより、高い光取り出し効率が得られる。   For example, the reflective layer 60 covers the entire side surface 5 s of the substrate 5. The reflective layer 60 covers the entire laminate 15 except for the opening on the first electrode 40 for electrical connection and the opening on the second electrode 50 for electrical connection. Specifically, the outer edges of the p-side electrode 51 of the second electrode 50 and the first electrode 40 are covered with the base insulating layer 70. The upper surface and side surfaces of the base insulating layer 70 are further covered with the reflective layer 60. Thereby, in the semiconductor light emitting device 110, light is emitted only from the substrate back surface 5b. Thereby, high light extraction efficiency is obtained.

なお、p側導電層52は、第1半導体層10と第2半導体層20との間を流れる電流を、p側電極51の面積よりも広げる機能を有する。これにより、積層体15の広い領域に電流を流すことができ、発光効率が向上できる。p側導電層52は、発光部30から放出される発光光に対して反射性または透過性を有することができる。   Note that the p-side conductive layer 52 has a function of expanding the current flowing between the first semiconductor layer 10 and the second semiconductor layer 20 more than the area of the p-side electrode 51. Thereby, an electric current can be sent through the wide area | region of the laminated body 15, and luminous efficiency can be improved. The p-side conductive layer 52 can be reflective or transmissive with respect to the emitted light emitted from the light emitting unit 30.

p側導電層52として、光反射性の導電層を用いたとき、例えば、p側導電層52の反射率は、p側電極51の反射率よりも高い。このときは、発光光の一部は、p側導電層52で反射し、基板裏面5bに向けて進行する。これにより、高い光取り出し効率が得られる。   When a light reflective conductive layer is used as the p-side conductive layer 52, for example, the reflectance of the p-side conductive layer 52 is higher than the reflectance of the p-side electrode 51. At this time, part of the emitted light is reflected by the p-side conductive layer 52 and travels toward the substrate back surface 5b. Thereby, high light extraction efficiency is obtained.

また、p側導電層52として、光透過性の導電層を用いたとき、例えば、p側導電層52の透過率は、p側電極51の透過率よりも高い。また、p側導電層52の透過率は、例えば、反射層60の透過率よりも高い。このときは、発光光の一部は、p側導電層52を通過し、反射層60で反射し、基板裏面5bに向けて進行する。これにより、高い光取り出し効率が得られる。   When a light-transmitting conductive layer is used as the p-side conductive layer 52, for example, the transmittance of the p-side conductive layer 52 is higher than the transmittance of the p-side electrode 51. Further, the transmittance of the p-side conductive layer 52 is higher than the transmittance of the reflective layer 60, for example. At this time, part of the emitted light passes through the p-side conductive layer 52, is reflected by the reflective layer 60, and travels toward the substrate back surface 5b. Thereby, high light extraction efficiency is obtained.

第1半導体層10の厚さは、例えば、1μm以上10μm以下である。本具体例では、第1半導体層10の厚さは、約5μmである。発光部30の厚さは、例えば、5ナノメートル(nm)以上100nm以下である。本具体例では、発光部30の厚さは、約10nmである。第2半導体層20の厚さは、例えば、5nm以上300nm以下である。本具体例では、第2半導体層20の厚さは、約100nmである。   The thickness of the first semiconductor layer 10 is, for example, not less than 1 μm and not more than 10 μm. In this specific example, the thickness of the first semiconductor layer 10 is about 5 μm. The thickness of the light emitting unit 30 is, for example, 5 nanometers (nm) or more and 100 nm or less. In this specific example, the thickness of the light emitting unit 30 is about 10 nm. The thickness of the second semiconductor layer 20 is, for example, not less than 5 nm and not more than 300 nm. In this specific example, the thickness of the second semiconductor layer 20 is about 100 nm.

なお、図1に例示したように、本具体例では、第1半導体層10の外縁部分の厚さは、中心部分(例えば第2部分12)の厚さよりも薄い。すなわち、第1半導体層10は、第2部分12と並置された第3部分13をさらに有する。第2部分12は、第1部分11と第3部分13との間の部分を有する。第1部分11のZ軸方向に沿う厚さ、及び、第3部分13のZ軸方向に沿う厚さは、第2部分12のZ軸方向に沿う厚さよりも薄い。後述するように、第3部分13は必要に応じて設けられ、省略しても良い。   As illustrated in FIG. 1, in this specific example, the thickness of the outer edge portion of the first semiconductor layer 10 is thinner than the thickness of the central portion (for example, the second portion 12). That is, the first semiconductor layer 10 further includes a third portion 13 juxtaposed with the second portion 12. The second portion 12 has a portion between the first portion 11 and the third portion 13. The thickness along the Z-axis direction of the first portion 11 and the thickness along the Z-axis direction of the third portion 13 are thinner than the thickness along the Z-axis direction of the second portion 12. As will be described later, the third portion 13 is provided as necessary and may be omitted.

図3は、第1の実施形態に係る半導体発光素子の一部の構成を例示する模式図である。 すなわち、同図は、発光部30の構成の例を示している。
図3に表したように、発光部30は、複数の井戸層32と、複数の井戸層32どうしの間に設けられた障壁層31と、を含む。すなわち、複数の井戸層32と、複数の障壁層31と、がZ軸に沿って交互に積層される。
FIG. 3 is a schematic view illustrating the configuration of a part of the semiconductor light emitting element according to the first embodiment. That is, the drawing shows an example of the configuration of the light emitting unit 30.
As illustrated in FIG. 3, the light emitting unit 30 includes a plurality of well layers 32 and a barrier layer 31 provided between the plurality of well layers 32. That is, the plurality of well layers 32 and the plurality of barrier layers 31 are alternately stacked along the Z axis.

井戸層32は、複数の障壁層31のバンドギャップエネルギーよりも小さいバンドギャップエネルギーを有する。例えば、井戸層32において、正孔および電子が再結合する。これにより、発光部30から光が放出される。   The well layer 32 has a band gap energy smaller than the band gap energy of the plurality of barrier layers 31. For example, holes and electrons are recombined in the well layer 32. Thereby, light is emitted from the light emitting unit 30.

井戸層32は、例えば、Inx1Ga1−x1N(0<x1<1)を含む。障壁層31は、例えば、GaNを含む。すなわち、障壁層31はInを実質的に含まない。また、障壁層31がInを含む場合は、障壁層31におけるIn組成比は、井戸層32におけるIn組成比よりも低い。 The well layer 32 includes, for example, In x1 Ga 1-x1 N (0 <x1 <1). The barrier layer 31 includes, for example, GaN. That is, the barrier layer 31 does not substantially contain In. Further, when the barrier layer 31 contains In, the In composition ratio in the barrier layer 31 is lower than the In composition ratio in the well layer 32.

発光部30は、多重量子井戸(MQW:Multi Quantum Well)構成を有することができる。このとき、発光部30は、3つ以上の障壁層31と、障壁層31どうしのそれぞれの間に設けられた井戸層32と、を含む。   The light emitting unit 30 may have a multiple quantum well (MQW) configuration. At this time, the light emitting unit 30 includes three or more barrier layers 31 and a well layer 32 provided between the barrier layers 31.

発光部30は、例えば、(n+1)個の障壁層31と、n個の井戸層32と、を含む(nは、2以上の整数)。第1障壁層BL1から第(n+1)障壁層BL(n+1)までが、この順で、第1半導体層10から第2半導体層20に向けて並ぶ。第i井戸層WLi(iは、1以上n以下の整数)は、第i障壁層BLiと第(i+1)障壁層BL(i+1)との間に設けられる。   The light emitting unit 30 includes, for example, (n + 1) barrier layers 31 and n well layers 32 (n is an integer of 2 or more). The first barrier layer BL1 to the (n + 1) th barrier layer BL (n + 1) are arranged in this order from the first semiconductor layer 10 to the second semiconductor layer 20. The i-th well layer WLi (i is an integer of 1 to n) is provided between the i-th barrier layer BLi and the (i + 1) -th barrier layer BL (i + 1).

発光部30から放出される光(発光光)のピーク波長は、例えば350nm以上700nm以下である。   The peak wavelength of light (emitted light) emitted from the light emitting unit 30 is, for example, not less than 350 nm and not more than 700 nm.

また、発光部30は、単一量子井戸(SQW:Single Quantum Well)構成を有することができる。このとき、発光部30は、2つの障壁層31と、障壁層31どうしの間に設けられた井戸層32と、を含む。
なお、実施形態において、発光部30の構成は任意である。
The light emitting unit 30 can have a single quantum well (SQW) configuration. At this time, the light emitting unit 30 includes two barrier layers 31 and a well layer 32 provided between the barrier layers 31.
In the embodiment, the configuration of the light emitting unit 30 is arbitrary.

図4(a)及び図4(b)は、第1の実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。
すなわち、これらの図は、反射層60の構成の2つの例を示している。
4A and 4B are schematic cross-sectional views illustrating the configuration of part of the semiconductor light emitting element according to the first embodiment.
That is, these drawings show two examples of the configuration of the reflective layer 60.

図4(a)に表したように、反射層60として、多層誘電膜61(例えばDBR:Distributed Bragg Reflector)を用いることができる。すなわち、反射層60は、交互に積層され、互いに屈折率が異なる複数の第1誘電体層61aと複数の第2誘電体層61bと、を含むことができる。第1誘電体層61aの屈折率をn1とし、発光部30から放出される発光光の波長(例えばピーク波長)をλとしたとき、例えば、第1誘電体層61aの厚さt61aは、実質的にλ/(4n1)に設定される。また、第2誘電体層61bの屈折率をn2としたとき、例えば、第2誘電体層61bの厚さt61bは、実質的にλ/(4n2)に設定される。これにより、発光光を効率良く反射することができる。これにより、発光光が、第1面15aから外部に効率良く出射できる。   As shown in FIG. 4A, a multilayer dielectric film 61 (for example, DBR: Distributed Bragg Reflector) can be used as the reflective layer 60. In other words, the reflective layer 60 may include a plurality of first dielectric layers 61a and a plurality of second dielectric layers 61b that are alternately stacked and have different refractive indexes. When the refractive index of the first dielectric layer 61a is n1, and the wavelength (for example, peak wavelength) of emitted light emitted from the light emitting unit 30 is λ, for example, the thickness t61a of the first dielectric layer 61a is substantially Λ / (4n1). Further, when the refractive index of the second dielectric layer 61b is n2, for example, the thickness t61b of the second dielectric layer 61b is substantially set to λ / (4n2). Thereby, emitted light can be reflected efficiently. Thereby, the emitted light can be efficiently emitted from the first surface 15a to the outside.

第1誘電体層61aには、例えば酸化シリコンが用いられ、第2誘電体層61bには、例えば窒化シリコンが用いられる。ただし、実施形態はこれに限らず、第1誘電体層61a及び第2誘電体層61bには、任意の絶縁性の材料を用いることができる。   For example, silicon oxide is used for the first dielectric layer 61a, and for example, silicon nitride is used for the second dielectric layer 61b. However, the embodiment is not limited thereto, and any insulating material can be used for the first dielectric layer 61a and the second dielectric layer 61b.

第1誘電体層61a及び第2誘電体層61bのそれぞれの数は、2以上であり、その数は任意である。第1誘電体層61a及び第2誘電体層61bの形成には、例えば、スパッタ、または、CVD(Chemical Vapor Deposition)などが用いられる。   The number of each of the first dielectric layer 61a and the second dielectric layer 61b is two or more, and the number is arbitrary. For example, sputtering or CVD (Chemical Vapor Deposition) is used to form the first dielectric layer 61a and the second dielectric layer 61b.

また、図4(b)に表したように、反射層60として、反射絶縁膜62を用いることができる。例えば、反射層60(反射絶縁膜62)は、酸化亜鉛(ZnO)、二酸化チタン(TiO)、酸化ジルコニア(ZrO)、酸化アルミニウム(Al)、酸化マグネシウム(MgO)、チタン酸カルシウム(CaTiO)、硫酸バリウム(BaSO)、硫化亜鉛(ZnS)及び炭酸カルシウム(CaCO)よりなる群から選択された少なくともいずれかを含むことができる。これらの材料は、発光光を反射させ、かつ、電気的に絶縁性である。反射層60には、実質的に白色である材料を用いることができる。反射層60には、発光光に対して高い反射率を有する任意の絶縁材料(例えば、金属酸化物、及び、金属を含む化合物など)を用いることができ、必ずしも白色でなくても良い。 Further, as illustrated in FIG. 4B, a reflective insulating film 62 can be used as the reflective layer 60. For example, the reflective layer 60 (the reflective insulating film 62) includes zinc oxide (ZnO), titanium dioxide (TiO 2 ), zirconia oxide (ZrO 2 ), aluminum oxide (Al 2 O 3 ), magnesium oxide (MgO), titanic acid. It can contain at least one selected from the group consisting of calcium (CaTiO 2 ), barium sulfate (BaSO 4 ), zinc sulfide (ZnS), and calcium carbonate (CaCO 3 ). These materials reflect emitted light and are electrically insulating. A material that is substantially white can be used for the reflective layer 60. For the reflective layer 60, any insulating material (for example, a metal oxide and a compound containing a metal) having a high reflectance with respect to emitted light can be used, and the reflective layer 60 is not necessarily white.

反射絶縁膜62の形成には、例えば、スパッタ、蒸着、または、CVDなどが用いられる。   For example, sputtering, vapor deposition, or CVD is used to form the reflective insulating film 62.

ただし、実施形態において、反射層60(第1誘電体層61a及び第2誘電体層61b、または、反射絶縁膜62)の形成方法は、任意である。   However, in the embodiment, the formation method of the reflective layer 60 (the first dielectric layer 61a and the second dielectric layer 61b or the reflective insulating film 62) is arbitrary.

反射層60の厚さは、例えば10nm以上10000nm以下とされる。反射層60の厚さは、光学特性(例えば反射率)と、電気的特性(例えば絶縁性)と、生産性と、の観点で、適切に設定される。   The thickness of the reflective layer 60 is, for example, not less than 10 nm and not more than 10,000 nm. The thickness of the reflective layer 60 is appropriately set from the viewpoints of optical characteristics (for example, reflectance), electrical characteristics (for example, insulation), and productivity.

反射層60として、TiO膜の反射絶縁膜62を用いる場合は、反射層60の厚さは、例えば、約1000nmに設定される。 When the reflective insulating film 62 of TiO 2 film is used as the reflective layer 60, the thickness of the reflective layer 60 is set to about 1000 nm, for example.

下地絶縁層70は、珪素酸化物及び珪素窒化物の少なくともいずれかを含むことができる。例えば、下地絶縁層70には、例えば、SiO、SiN、リン・シリケート・ガラス(PSG)、及び、ボロン・リン・シリケート・ガラス(BPSG)などの無機材料を用いることができる。下地絶縁層70は、例えば、CVDにより形成される。この場合の下地絶縁層70の厚さは、例えば、10nm以上10000nm以下とされる。具体的には、下地絶縁層70の厚さは、約400nmである。下地絶縁層70の形成には、CVDの他に、蒸着またはスパッタなどを用いても良い。 The base insulating layer 70 can include at least one of silicon oxide and silicon nitride. For example, the base insulating layer 70 can be made of an inorganic material such as SiO 2 , SiN, phosphorus silicate glass (PSG), and boron phosphorus silicate glass (BPSG). The base insulating layer 70 is formed by, for example, CVD. In this case, the thickness of the base insulating layer 70 is, for example, not less than 10 nm and not more than 10,000 nm. Specifically, the thickness of the base insulating layer 70 is about 400 nm. For forming the base insulating layer 70, vapor deposition or sputtering may be used in addition to CVD.

さらに、下地絶縁層70として、有機SOG(Spin on Glass)または無機SOG等のガラス材料を用いても良い。有機SOG膜として、例えば、メチルシルセスキオキサン膜を用いることができる。無機SOG膜として、水素化シルセスキオキサン膜を用いることができる。無機SOG膜として、例えば、シラノールのアルコール溶液を塗布し、熱処理した膜を用いることができる。   Further, a glass material such as organic SOG (Spin on Glass) or inorganic SOG may be used as the base insulating layer 70. As the organic SOG film, for example, a methylsilsesquioxane film can be used. A hydrogenated silsesquioxane film can be used as the inorganic SOG film. As the inorganic SOG film, for example, a film in which an alcohol solution of silanol is applied and heat-treated can be used.

また、下地絶縁層70として、低誘電率層間絶縁膜(Low−k膜)などを用いることもできる。さらに、下地絶縁層70として、ポリイミド、ポリベンゾオキサゾール(PBO)、及び、シリコーン系材料等の樹脂系材料を用いても良い。この場合、下地絶縁層70の厚さは、例えば、1000nm以上20000nm以下に設定される。   Further, as the base insulating layer 70, a low dielectric constant interlayer insulating film (Low-k film) or the like can be used. Further, as the base insulating layer 70, a resin material such as polyimide, polybenzoxazole (PBO), and a silicone material may be used. In this case, the thickness of the base insulating layer 70 is set to 1000 nm or more and 20000 nm or less, for example.

下地絶縁層70の発光光に対する反射率は、反射層60の発光光に対する反射率よりも低く、下地絶縁層70には、例えば、透光性の材料を用いることができる。   The reflectance of the base insulating layer 70 with respect to the emitted light is lower than the reflectance of the reflective layer 60 with respect to the emitted light, and a light-transmitting material can be used for the base insulating layer 70, for example.

p側導電層52には、任意の導電材料を用いることができる。p側導電層52は、第2半導体層20に対するコンタクト電極として機能することができる。   Any conductive material can be used for the p-side conductive layer 52. The p-side conductive layer 52 can function as a contact electrode for the second semiconductor layer 20.

p側導電層52として、例えば、Ni、Au、Ag、Al及びPdの少なくともいずれかを含む膜を用いることができる。p側導電層52として、Ni膜、Au膜、Ag膜、Al膜及びPd膜から選択された少なくとも2つ以上を含む積層膜を用いることができる。   As the p-side conductive layer 52, for example, a film containing at least one of Ni, Au, Ag, Al, and Pd can be used. As the p-side conductive layer 52, a laminated film including at least two selected from a Ni film, an Au film, an Ag film, an Al film, and a Pd film can be used.

特に、p側導電層52として、Ag膜、Al膜及びPd膜のいずれか、または、Ag膜、Al膜及びPd膜の少なくとも2つ以上を含む積層膜のいずれかを用いることができる。これにより、特に、短波長の光(紫外光〜青色光)に対する高い反射率が得られる。これにより、高い光取りだし効率が得られる。   In particular, as the p-side conductive layer 52, any of an Ag film, an Al film, and a Pd film, or a stacked film including at least two of an Ag film, an Al film, and a Pd film can be used. Thereby, in particular, a high reflectance for short wavelength light (ultraviolet light to blue light) can be obtained. Thereby, high light extraction efficiency can be obtained.

また、p側導電層52として、透光性の金属酸化物を用いることができる。例えば、p側導電層52として、ITO(Indium Tin Oxide)、SnO、In及びZnOの少なくともいずれかを用いることができる。 Further, a translucent metal oxide can be used for the p-side conductive layer 52. For example, at least one of ITO (Indium Tin Oxide), SnO 2 , In 2 O 3, and ZnO can be used as the p-side conductive layer 52.

p側導電層52の形成には、例えば、スパッタ及び蒸着などを用いることができる。p側導電層52が単層である場合、p側導電層52の厚さは、例えば、0.2μmである。   For example, sputtering and vapor deposition can be used to form the p-side conductive layer 52. When the p-side conductive layer 52 is a single layer, the thickness of the p-side conductive layer 52 is, for example, 0.2 μm.

p側電極51及び第1電極40には、例えば、Ni膜とAu膜との積層膜を用いることができる。このとき、Ni膜の厚さは、例えば約100nmであり、Au膜の厚さは、例えば約100nmである。または、p側電極51及び第1電極40には、例えば、Ti膜とNi膜とAu膜との積層膜を用いることができる。このとき、Ti膜の厚さは、例えば50nmであり、Ni膜の厚さは、例えば約100nmであり、Au膜の厚さは、例えば約100nmである。   For the p-side electrode 51 and the first electrode 40, for example, a laminated film of a Ni film and an Au film can be used. At this time, the thickness of the Ni film is about 100 nm, for example, and the thickness of the Au film is about 100 nm, for example. Alternatively, for the p-side electrode 51 and the first electrode 40, for example, a laminated film of a Ti film, a Ni film, and an Au film can be used. At this time, the thickness of the Ti film is, for example, 50 nm, the thickness of the Ni film is, for example, about 100 nm, and the thickness of the Au film is, for example, about 100 nm.

p側電極51の材料、厚さ及び構成は、第1電極40の材料、厚さ及び構成と同じであることが好ましい。p側電極51及び第1電極40の形成には、例えば、スパッタ及び蒸着を用いることができる。   The material, thickness, and configuration of the p-side electrode 51 are preferably the same as the material, thickness, and configuration of the first electrode 40. For example, sputtering and vapor deposition can be used to form the p-side electrode 51 and the first electrode 40.

半導体発光素子110の製造方法の例について簡単に説明する。
例えば、基板5の上に、第1半導体層10、発光部30及び第2半導体層20の積層結晶膜が順次エピタキシャル成長される。積層結晶膜は、積層体15となる。
An example of a method for manufacturing the semiconductor light emitting device 110 will be briefly described.
For example, a stacked crystal film of the first semiconductor layer 10, the light emitting unit 30, and the second semiconductor layer 20 is sequentially epitaxially grown on the substrate 5. The stacked crystal film becomes the stacked body 15.

基板5には、例えば、サファイア(Al)、炭化硅素(SiC)、スピネル(MgAl)及びシリコン(Si)などを用いることができる。なお、基板5には、例えば、積層体15と実質的に同じ材料を用いても良い。基板5には、例えば、格子定数および熱膨張係数が積層体15のそれらと近い材料を用いることが好ましい。ただし、実施形態において、基板5には、任意の材料を用いることができる。基板5の厚さは、例えば30μm以上5000μm以下である。 For example, sapphire (Al 2 O 3 ), silicon carbide (SiC), spinel (MgAl 2 O 4 ), silicon (Si), or the like can be used for the substrate 5. For example, the substrate 5 may be made of substantially the same material as the stacked body 15. For the substrate 5, for example, a material having a lattice constant and a thermal expansion coefficient close to those of the laminate 15 is preferably used. However, in the embodiment, any material can be used for the substrate 5. The thickness of the substrate 5 is, for example, 30 μm or more and 5000 μm or less.

基板5上への積層結晶膜のエピタキシャル成長には、例えば、有機金属気相成長法(MOCVD:Metal-Organic Chemical Vapor Deposition)、ハイドライド気相成長法(HVPE:Hydride Vapor Phase Epitaxy)、及び、分子線エピタキシー法(MBE:Molecular Beam Epitaxy)などを用いることができる。なお、必要に応じて、基板5の上にバッファ層(図示しない)を形成し、このバッファ層の上に積層結晶膜をエピタキシャル成長させても良い。   The epitaxial growth of the stacked crystal film on the substrate 5 includes, for example, metal-organic chemical vapor deposition (MOCVD), hydride vapor phase epitaxy (HVPE), and molecular beam. An epitaxy method (MBE: Molecular Beam Epitaxy) or the like can be used. If necessary, a buffer layer (not shown) may be formed on the substrate 5, and a laminated crystal film may be epitaxially grown on the buffer layer.

さらに、積層結晶膜の成長の後に、積層結晶膜の一部が、除去される。これにより、複数の積層体15が形成される。さらに、第2半導体層20の上に第2電極50(p側導電層52及びp側電極51)を形成し、第1半導体層10の上に第1電極40を形成する。   Further, after the growth of the stacked crystal film, a part of the stacked crystal film is removed. Thereby, the some laminated body 15 is formed. Further, the second electrode 50 (p-side conductive layer 52 and p-side electrode 51) is formed on the second semiconductor layer 20, and the first electrode 40 is formed on the first semiconductor layer 10.

さらに、積層体15の側面(外縁側面15r及び境界側面15t)上に下地絶縁層70を形成する。下地絶縁層70には、第1電極40の一部を露出する開口部、及び、第2電極50の一部を露出する開口部が設けられる。   Further, the base insulating layer 70 is formed on the side surfaces (outer edge side surface 15r and boundary side surface 15t) of the stacked body 15. The base insulating layer 70 is provided with an opening exposing a part of the first electrode 40 and an opening exposing a part of the second electrode 50.

この後、第1半導体層10を分断して、複数の積層体15を得る。さらに、基板5を分断する。さらに、基板5の側面5s、及び、下地絶縁層70の上に反射層60を形成する。反射層60は、基板5の側面5sを覆うと共に、積層体15の側面15s(外縁側面15r及び境界側面15t)を覆う。   Thereafter, the first semiconductor layer 10 is divided to obtain a plurality of stacked bodies 15. Further, the substrate 5 is divided. Further, the reflective layer 60 is formed on the side surface 5 s of the substrate 5 and the base insulating layer 70. The reflective layer 60 covers the side surface 5s of the substrate 5 and covers the side surface 15s (the outer edge side surface 15r and the boundary side surface 15t) of the stacked body 15.

図5は、第1の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。
図5に表したように、本実施形態に係る半導体発光素子110aは、波長変換層90をさらに含む。これ以外は、半導体発光素子110と同様なので説明を省略する。
FIG. 5 is a schematic cross-sectional view illustrating the configuration of another semiconductor light emitting element according to the first embodiment.
As shown in FIG. 5, the semiconductor light emitting device 110 a according to the present embodiment further includes a wavelength conversion layer 90. Other than this, it is the same as the semiconductor light emitting device 110, and the description is omitted.

波長変換層90と積層体15との間に基板5が配置される。波長変換層90は、発光光の一部を吸収し、発光光の波長とは異なる波長の光を放出する。例えば、波長変換層90には、例えば、蛍光体層を用いることができる。蛍光体層には、蛍光体が含まれる。例えば、蛍光体層は、蛍光体と、蛍光体が分散される透光材と、を含む。透光材には、例えば、樹脂、ガラス及びその他の任意の材料を用いることができる。蛍光体層には、異なる波長の光を放出する複数の蛍光体が含まれても良い。波長変換層90として、互いに異なる波長の光を放出する複数の蛍光体層の積層膜を用いても良い。例えば、発光部30から放出される光が、紫外線、紫光または青光であり、波長変換層90から放出される光は、黄光または赤光である。波長変換層90から放出される光(変換光)と、発光光と、の合成光は、例えば実質的に白色光である。   The substrate 5 is disposed between the wavelength conversion layer 90 and the stacked body 15. The wavelength conversion layer 90 absorbs part of the emitted light and emits light having a wavelength different from the wavelength of the emitted light. For example, for the wavelength conversion layer 90, for example, a phosphor layer can be used. The phosphor layer includes a phosphor. For example, the phosphor layer includes a phosphor and a translucent material in which the phosphor is dispersed. For the translucent material, for example, resin, glass, and other arbitrary materials can be used. The phosphor layer may include a plurality of phosphors that emit light having different wavelengths. As the wavelength conversion layer 90, a laminated film of a plurality of phosphor layers that emit light having different wavelengths may be used. For example, the light emitted from the light emitting unit 30 is ultraviolet light, violet light, or blue light, and the light emitted from the wavelength conversion layer 90 is yellow light or red light. The combined light of the light (converted light) emitted from the wavelength conversion layer 90 and the emitted light is, for example, substantially white light.

この例では、波長変換層90は、基板裏面5bの全体を覆っている。実施形態はこれに限らず、基板裏面5bの一部は、波長変換層90で覆われていなくても良い。   In this example, the wavelength conversion layer 90 covers the entire substrate back surface 5b. The embodiment is not limited thereto, and a part of the substrate back surface 5b may not be covered with the wavelength conversion layer 90.

この例では、波長変換層90のX−Y平面に対して平行なサイズ(幅)は、基板5のX−Y平面に対して平行なサイズ(幅)よりも大きい。波長変換層90は、基板5の外側の部分(周縁部分)を有する。反射層60は、波長変換層90の周縁部分上(波長変換層90の周縁部分の基板5の側の面)にさらに設けられても良い。実施形態は、これに限らず、反射層60は、波長変換層90と接していなくても良い。さらに、実施形態において、波長変換層90のサイズは、基板5のサイズ以下でも良い。   In this example, the size (width) parallel to the XY plane of the wavelength conversion layer 90 is larger than the size (width) parallel to the XY plane of the substrate 5. The wavelength conversion layer 90 has an outer portion (peripheral portion) of the substrate 5. The reflective layer 60 may be further provided on the peripheral portion of the wavelength conversion layer 90 (the surface on the substrate 5 side of the peripheral portion of the wavelength conversion layer 90). The embodiment is not limited to this, and the reflective layer 60 may not be in contact with the wavelength conversion layer 90. Furthermore, in the embodiment, the size of the wavelength conversion layer 90 may be equal to or smaller than the size of the substrate 5.

図6(a)及び図6(b)は、第1の実施形態に係る半導体発光素子の動作を例示する模式的断面図である。
図6(a)に表したように、半導体発光素子110aは、実装部品95の上に実装される。すなわち、発光装置510は、半導体発光素子110aと実装部品95とを含む。実装部品95は、基体96と、n側配線46eと、p側配線56eと、絶縁層97と、を含む。基体96の上にn側配線46e及びp側配線56eが設けられる。絶縁層97は、n側配線46eの一部を露出させ、n側配線46eの上に設けられる。絶縁層97は、p側配線56eの一部を露出させ、p側配線56eの上に設けられる。n側配線46eのうちの絶縁層97から露出した部分は、半導体発光素子110aの第1電極40と対向する。p側配線56eのうちの絶縁層97から露出した部分は、第2電極50と対向する。n側配線46eと第1電極40との間に、n側接続部材47bが設けられる。p側配線56eと第2電極50との間に、p側接続部材57bが設けられる。
FIG. 6A and FIG. 6B are schematic cross-sectional views illustrating the operation of the semiconductor light emitting element according to the first embodiment.
As illustrated in FIG. 6A, the semiconductor light emitting element 110 a is mounted on the mounting component 95. That is, the light emitting device 510 includes the semiconductor light emitting element 110a and the mounting component 95. The mounting component 95 includes a base 96, an n-side wiring 46e, a p-side wiring 56e, and an insulating layer 97. An n-side wiring 46e and a p-side wiring 56e are provided on the base 96. The insulating layer 97 exposes a part of the n-side wiring 46e and is provided on the n-side wiring 46e. The insulating layer 97 exposes a part of the p-side wiring 56e and is provided on the p-side wiring 56e. A portion of the n-side wiring 46e exposed from the insulating layer 97 faces the first electrode 40 of the semiconductor light emitting device 110a. A portion of the p-side wiring 56 e exposed from the insulating layer 97 faces the second electrode 50. An n-side connection member 47 b is provided between the n-side wiring 46 e and the first electrode 40. A p-side connection member 57 b is provided between the p-side wiring 56 e and the second electrode 50.

図6(b)に表したように、積層体15の発光部30(この図では、図示しない)から放出された発光光L1は、基板5の基板裏面5bから出射する。発光光L1の一部は、波長が変換されて変換光L2となる。   As shown in FIG. 6B, the emitted light L <b> 1 emitted from the light emitting unit 30 (not shown in the drawing) of the stacked body 15 is emitted from the substrate back surface 5 b of the substrate 5. A part of the emitted light L1 is converted into the converted light L2 after the wavelength is converted.

このとき、発光光L1と変換光L2との比率は、Z軸上と、Z軸から傾いた方向と、で実質的に同じである。すなわち、本実施形態に係る半導体発光素子110a及び発光装置510においては、出射角度にかかわらず、均一な色の光が得られる。   At this time, the ratio of the emitted light L1 and the converted light L2 is substantially the same on the Z axis and in the direction inclined from the Z axis. That is, in the semiconductor light emitting device 110a and the light emitting device 510 according to the present embodiment, uniform color light can be obtained regardless of the emission angle.

なお、この例では、半導体発光素子110aにおいて、波長変換層90が設けられているが、実施形態はこれに限らない。半導体発光素子110を実装部品95上に実装した後に、波長変換層90を半導体発光素子110の第1面15aの少なくとも一部の上に形成しても良い。   In this example, the wavelength conversion layer 90 is provided in the semiconductor light emitting device 110a, but the embodiment is not limited thereto. After the semiconductor light emitting device 110 is mounted on the mounting component 95, the wavelength conversion layer 90 may be formed on at least a part of the first surface 15a of the semiconductor light emitting device 110.

図7(a)〜図7(c)は、参考例の半導体発光素子の構成を示す模式的断面図である。
図7(a)に表したように、第1参考例の半導体発光素子119aにおいては、反射層60は、積層体15の側面15sを覆うが、基板5の側面5sは覆っていない。
FIG. 7A to FIG. 7C are schematic cross-sectional views showing the configuration of a semiconductor light emitting device of a reference example.
As shown in FIG. 7A, in the semiconductor light emitting device 119a of the first reference example, the reflective layer 60 covers the side surface 15s of the stacked body 15, but does not cover the side surface 5s of the substrate 5.

図7(b)に表したように、第2参考例の半導体発光素子119bにおいては、p側導電層52とp側電極51との間に反射膜53が設けられている。反射層60は、基板5の側面5sと、積層体15の外縁側面15rを覆っているが、境界側面15tを覆っていない。   As shown in FIG. 7B, in the semiconductor light emitting device 119 b of the second reference example, a reflective film 53 is provided between the p-side conductive layer 52 and the p-side electrode 51. The reflective layer 60 covers the side surface 5s of the substrate 5 and the outer edge side surface 15r of the stacked body 15, but does not cover the boundary side surface 15t.

図7(c)に表したように、第3参考例の半導体発光素子119cにおいては、p側導電層52とp側電極51との間に反射膜53が設けられている。この例では、反射層60は、絶縁層71と積層体15との間に設けられている。反射層60は、基板5の側面5sと、積層体15の外縁側面15rと、を覆っているが、境界側面15tを覆っていない。   As shown in FIG. 7C, in the semiconductor light emitting device 119 c of the third reference example, a reflective film 53 is provided between the p-side conductive layer 52 and the p-side electrode 51. In this example, the reflective layer 60 is provided between the insulating layer 71 and the stacked body 15. The reflective layer 60 covers the side surface 5s of the substrate 5 and the outer edge side surface 15r of the stacked body 15, but does not cover the boundary side surface 15t.

このように、第1〜第3参考例の半導体発光素子119a〜119cにおいては、反射層60は、基板5の側面5sと、積層体15の側面15s(外縁側面15r及び境界側面15t)と、の両方を覆っていない。このため、発光部30から放出された発光光は、基板5の側面5s及び境界側面15tなどから外部に出射する。この外部に出射した光は、半導体発光素子の周囲に配置される実装部品などで吸収され、損失される。従って、これらの参考例においては、効率が低い。   Thus, in the semiconductor light emitting devices 119a to 119c of the first to third reference examples, the reflective layer 60 includes the side surface 5s of the substrate 5, the side surface 15s of the stacked body 15 (the outer edge side surface 15r and the boundary side surface 15t), Does not cover both. For this reason, the emitted light emitted from the light emitting unit 30 is emitted to the outside from the side surface 5s and the boundary side surface 15t of the substrate 5. The light emitted to the outside is absorbed and lost by a mounting component disposed around the semiconductor light emitting element. Therefore, in these reference examples, the efficiency is low.

さらに、これらの参考例の半導体発光素子の周囲に蛍光体層を設けた場合、発光光は、基板裏面5bから出射すると共に、基板5の側面5sや積層体15の境界側面15tからも出射する。このとき、これらの参考例においては、Z軸に沿う方向と、Z軸に対して傾斜した方向と、で、発光光L1と変換光L2との比率が異なる。すなわち、Z軸に対して傾斜した方向における、蛍光体樹脂中を伝搬する発光光L1の光路長は、Z軸に沿う方向における、蛍光体樹脂中を伝搬する発光光L1の光路長よりも長い。このため、Z軸に対して傾斜した方向における変換光L2の比率は、Z軸に沿う方向における変換光L2の比率よりも高い。このため、Z軸に沿う方向と、Z軸に対して傾斜した方向と、で、出射光(発光光L1と変換光L2と合成光)の波長特性が異なる。   Further, when a phosphor layer is provided around the semiconductor light emitting devices of these reference examples, the emitted light is emitted from the substrate back surface 5 b and also from the side surface 5 s of the substrate 5 and the boundary side surface 15 t of the laminate 15. . At this time, in these reference examples, the ratio of the emitted light L1 and the converted light L2 is different between the direction along the Z axis and the direction inclined with respect to the Z axis. That is, the optical path length of the emitted light L1 propagating in the phosphor resin in the direction inclined with respect to the Z axis is longer than the optical path length of the emitted light L1 propagating in the phosphor resin in the direction along the Z axis. . For this reason, the ratio of the converted light L2 in the direction inclined with respect to the Z axis is higher than the ratio of the converted light L2 in the direction along the Z axis. For this reason, the wavelength characteristics of the emitted light (the emitted light L1, the converted light L2, and the combined light) differ between the direction along the Z axis and the direction inclined with respect to the Z axis.

例えば、発光光L1は青色であり、変換光L2は、黄色である。第1参考例においては、正面方向(Z軸に対して平行方向)と比べて、斜め方向に出射する光は、黄色の強度が高くなる。例えば、正面方向で白色光が得られる場合は、斜め方向では黄色を帯びた色となる。このため、全方向で同じ色の光が得られない。すなわち、参考例の半導体発光素子及びそれを用いた発光装置においては、角度によって出射光の色が変化する。すなわち、出射する光の色のむらが大きい。   For example, the emitted light L1 is blue, and the converted light L2 is yellow. In the first reference example, light emitted in an oblique direction has a higher yellow intensity than the front direction (a direction parallel to the Z axis). For example, when white light is obtained in the front direction, the color becomes yellowish in the oblique direction. For this reason, light of the same color cannot be obtained in all directions. That is, in the semiconductor light emitting element of the reference example and the light emitting device using the semiconductor light emitting element, the color of the emitted light changes depending on the angle. That is, the color unevenness of the emitted light is large.

これに対して、本実施形態に係る半導体発光素子110a及び発光装置510においては、実質的に基板裏面5bからだけ、光が出射するので、発光光L1と変換光L2との比率は、Z軸上と、Z軸から傾いた方向と、で実質的に同じである。これにより、出射角度にかかわらず、均一な色の光が得られる。   On the other hand, in the semiconductor light emitting device 110a and the light emitting device 510 according to the present embodiment, light is emitted substantially only from the substrate back surface 5b, and therefore the ratio of the emitted light L1 and the converted light L2 is Z axis. The above is substantially the same in the direction inclined from the Z axis. Thereby, light of a uniform color can be obtained regardless of the emission angle.

すなわち、実施形態においては、基板裏面5bを除く面からは実質的に光が出射しないため、光の損失が抑制される。これにより、高い光取り出し効率が得られる。さらに、均一な色の光が得られる。   That is, in the embodiment, light is not substantially emitted from the surface other than the substrate back surface 5b, so that light loss is suppressed. Thereby, high light extraction efficiency is obtained. Furthermore, uniform color light can be obtained.

図8は、第1の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。
図8に表したように、本実施形態に係る半導体発光素子110bにおいては、積層体15の側面15sがZ軸に対して傾斜している。すなわち、積層体15の側面15sは、テーパ面である。外縁側面15r及び境界側面15tは、例えばX軸方向(第1方向に対して垂直な第2方向)に沿った第2半導体層20の幅が、X軸方向に沿った発光部30の幅よりも短くなるように、Z軸方向に対して傾斜している。すなわち、積層体15の側面15sは、順テーパの形状の部分を有する。
FIG. 8 is a schematic cross-sectional view illustrating the configuration of another semiconductor light emitting element according to the first embodiment.
As shown in FIG. 8, in the semiconductor light emitting device 110b according to this embodiment, the side surface 15s of the stacked body 15 is inclined with respect to the Z axis. That is, the side surface 15s of the stacked body 15 is a tapered surface. For example, the width of the second semiconductor layer 20 along the X-axis direction (second direction perpendicular to the first direction) is larger than the width of the light emitting unit 30 along the X-axis direction. Is also inclined with respect to the Z-axis direction so as to be shorter. That is, the side surface 15s of the stacked body 15 has a forward tapered portion.

積層体15の側面15sを傾斜(順テーパで傾斜)させることで、下地絶縁層70及び反射層60の側面15s上での被覆性が向上する。これにより、下地絶縁層70の保護特性が向上し易くなり、また、反射層60の反射特性が向上し易くなる。   By covering the side surface 15s of the stacked body 15 (inclining with a forward taper), the coverage on the side surface 15s of the base insulating layer 70 and the reflective layer 60 is improved. Thereby, the protection characteristic of the base insulating layer 70 is easily improved, and the reflection characteristic of the reflective layer 60 is easily improved.

積層体15の側面15sのテーパ角θ(側面15sと第1面15aとの間の角度)は、例えば45度以上90度未満である。   The taper angle θ (the angle between the side surface 15s and the first surface 15a) of the side surface 15s of the stacked body 15 is, for example, not less than 45 degrees and less than 90 degrees.

この例では、積層体15の外側側面15rがZ軸方向に対して傾斜しているが、積層体15の境界側面15tが、Z軸方向に対して傾斜しても良い。例えば、境界側面15sの全部または一部が、順テーパの傾斜面を有していても良い。さらに、基板5の側面5sがZ軸方向に対して傾斜しても良い。例えば、基板5の側面5sの全部または一部が、順テーパの傾斜面を有していても良い。   In this example, the outer side surface 15r of the stacked body 15 is inclined with respect to the Z-axis direction, but the boundary side surface 15t of the stacked body 15 may be inclined with respect to the Z-axis direction. For example, all or part of the boundary side surface 15s may have a forward tapered inclined surface. Furthermore, the side surface 5s of the substrate 5 may be inclined with respect to the Z-axis direction. For example, all or part of the side surface 5s of the substrate 5 may have a forward tapered inclined surface.

図9は、第1の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。
図9に表したように、本実施形態に係る半導体発光素子110cは、光透過層91をさらに含む。光透過層91と積層体15との間に基板5が配置されている。すなわち、光透過層91は、基板裏面5bの上に設けられる。光透過層91は、発光光に対して透過性である。
FIG. 9 is a schematic cross-sectional view illustrating the configuration of another semiconductor light emitting element according to the first embodiment.
As shown in FIG. 9, the semiconductor light emitting device 110 c according to the present embodiment further includes a light transmission layer 91. The substrate 5 is disposed between the light transmission layer 91 and the stacked body 15. That is, the light transmission layer 91 is provided on the substrate back surface 5b. The light transmission layer 91 is transmissive to the emitted light.

光透過層91は、例えば、基板5の基板裏面5bを保護する。また、光透過層91として、基板5の屈折率よりも低い屈折率を有する材料を用いることができる。これにより、発光部30から放出される光を効率よく、基板裏面5bから出射させることができる。これにより、さらに高効率の半導体発光素子を提供することができる。   The light transmission layer 91 protects the substrate back surface 5b of the substrate 5, for example. Further, a material having a refractive index lower than that of the substrate 5 can be used for the light transmission layer 91. Thereby, the light emitted from the light emitting unit 30 can be efficiently emitted from the substrate back surface 5b. Thereby, a further highly efficient semiconductor light emitting element can be provided.

図10は、第1の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。
図10に表したように、本実施形態に係る別の半導体発光素子111においては、下地絶縁層70は、第1半導体層10の外縁の部分(例えば第1部分11及び第3部分13)の側面、及び、基板5の側面5sの全体を覆っている。これにより、さらに安定した特性が得られる。
FIG. 10 is a schematic cross-sectional view illustrating the configuration of another semiconductor light emitting element according to the first embodiment.
As shown in FIG. 10, in another semiconductor light emitting device 111 according to the present embodiment, the base insulating layer 70 is a portion of the outer edge of the first semiconductor layer 10 (for example, the first portion 11 and the third portion 13). The side surface and the entire side surface 5s of the substrate 5 are covered. Thereby, more stable characteristics can be obtained.

図11は、第1の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。
図11に表したように、本実施形態に係る半導体発光素子112においては、下地絶縁層70は、第1半導体層10の外縁の部分(例えば第1部分11及び第3部分13)の側面を覆っている。
FIG. 11 is a schematic cross-sectional view illustrating the configuration of another semiconductor light emitting element according to the first embodiment.
As shown in FIG. 11, in the semiconductor light emitting device 112 according to the present embodiment, the base insulating layer 70 has the side surfaces of the outer edge portions (for example, the first portion 11 and the third portion 13) of the first semiconductor layer 10. Covering.

図12は、第1の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。
図12に表したように、本実施形態に係る半導体発光素子113においては、下地絶縁層70は、第1半導体層10の外縁の部分(例えば第1部分11及び第3部分13)の側面と、基板5の主面5aと、を覆っている。
FIG. 12 is a schematic cross-sectional view illustrating the configuration of another semiconductor light emitting element according to the first embodiment.
As shown in FIG. 12, in the semiconductor light emitting device 113 according to the present embodiment, the base insulating layer 70 includes the side surfaces of the outer edge portions (for example, the first portion 11 and the third portion 13) of the first semiconductor layer 10. The main surface 5a of the substrate 5 is covered.

図13(a)及び図13(b)は、第1の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。
図13(a)及び図13(b)に表したように、本実施形態に係る別の半導体発光素子114及び115においては、p側導電層52とp側電極51との間に反射膜53が設けられている。半導体発光素子114においては、反射層60と基板5との間に下地絶縁層70が延在していない。半導体発光素子115においては、下地絶縁層70は、反射層60と基板5との間に延在しており、下地絶縁層70は、第1半導体層10の外縁の部分(例えば第1部分11及び第3部分13)の側面、及び、基板5の側面5sの全体を覆っている。これにより、さらに安定した特性が得られる。
FIG. 13A and FIG. 13B are schematic cross-sectional views illustrating the configuration of another semiconductor light emitting element according to the first embodiment.
As shown in FIGS. 13A and 13B, in another semiconductor light emitting device 114 and 115 according to this embodiment, a reflective film 53 is interposed between the p-side conductive layer 52 and the p-side electrode 51. Is provided. In the semiconductor light emitting device 114, the base insulating layer 70 does not extend between the reflective layer 60 and the substrate 5. In the semiconductor light emitting device 115, the base insulating layer 70 extends between the reflective layer 60 and the substrate 5, and the base insulating layer 70 is a portion of the outer edge of the first semiconductor layer 10 (for example, the first portion 11). And the side surface of the third portion 13) and the entire side surface 5s of the substrate 5 are covered. Thereby, more stable characteristics can be obtained.

図14は、第1の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。
図14に表したように、本実施形態に係る別の半導体発光素子116においては、第3部分13が設けられていない。これ以外は、半導体発光素子110と同様なので説明を省略する。半導体発光素子116においても、反射層60は、基板5の側面5sと、積層体15の側面15s(外縁側面15r及び境界側面15t)と、を覆う。これにより、高い効率が得られる。第3部分13が設けられない構成においても、図10〜図12、図13(a)及び図13(b)に関して説明したように、下地絶縁層70は種々の構成を有することができる。
FIG. 14 is a schematic cross-sectional view illustrating the configuration of another semiconductor light emitting element according to the first embodiment.
As shown in FIG. 14, the third portion 13 is not provided in another semiconductor light emitting device 116 according to this embodiment. Other than this, it is the same as the semiconductor light emitting device 110, and the description is omitted. Also in the semiconductor light emitting device 116, the reflective layer 60 covers the side surface 5s of the substrate 5 and the side surface 15s (the outer edge side surface 15r and the boundary side surface 15t) of the stacked body 15. Thereby, high efficiency is obtained. Even in the configuration in which the third portion 13 is not provided, the base insulating layer 70 can have various configurations as described with reference to FIGS. 10 to 12, 13 (a), and 13 (b).

(第2の実施形態)
図15は、第2の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。
図15に表したように、本実施形態に係る半導体発光素子120においては、基板5のサイズが、第1半導体層10のサイズと同じである。これ以外の半導体発光素子120の構成は、半導体発光素子110と同じである。この場合も、反射層60は、基板5の側面5sと、積層体15の側面15s(外縁側面15r及び境界側面15t)と、を覆う。半導体発光素子120においても、高効率の半導体発光素子が提供できる。
(Second Embodiment)
FIG. 15 is a schematic cross-sectional view illustrating the configuration of the semiconductor light emitting element according to the second embodiment.
As shown in FIG. 15, in the semiconductor light emitting device 120 according to this embodiment, the size of the substrate 5 is the same as the size of the first semiconductor layer 10. Other configurations of the semiconductor light emitting device 120 are the same as those of the semiconductor light emitting device 110. Also in this case, the reflective layer 60 covers the side surface 5s of the substrate 5 and the side surface 15s (the outer edge side surface 15r and the boundary side surface 15t) of the stacked body 15. Also in the semiconductor light emitting device 120, a highly efficient semiconductor light emitting device can be provided.

図16は、第2の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。
図16に表したように、本実施形態に係る半導体発光素子121においては、下地絶縁層70は、第1半導体層10の外縁の部分(例えば第1部分11及び第3部分13)の側面、及び、基板5の側面5sの全体を覆っている。
FIG. 16 is a schematic cross-sectional view illustrating the configuration of another semiconductor light emitting element according to the second embodiment.
As shown in FIG. 16, in the semiconductor light emitting device 121 according to the present embodiment, the base insulating layer 70 is a side surface of the outer edge portion of the first semiconductor layer 10 (for example, the first portion 11 and the third portion 13). And the whole side surface 5s of the substrate 5 is covered.

図17(a)及び図17(b)は、第2の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。
図17(a)及び図17(b)に表したように、本実施形態に係る半導体発光素子122及び123においては、p側導電層52とp側電極51との間に反射膜53が設けられている。半導体発光素子122においては、反射層60と基板5との間に下地絶縁層70が延在していない。半導体発光素子123においては、下地絶縁層70は、第1半導体層10の外縁の部分(例えば第1部分11及び第3部分13)の側面、及び、基板5の側面5sの全体を覆っている。これにより、さらに安定した特性が得られる。
FIG. 17A and FIG. 17B are schematic cross-sectional views illustrating the configuration of another semiconductor light emitting element according to the second embodiment.
As shown in FIGS. 17A and 17B, in the semiconductor light emitting devices 122 and 123 according to this embodiment, a reflective film 53 is provided between the p-side conductive layer 52 and the p-side electrode 51. It has been. In the semiconductor light emitting device 122, the base insulating layer 70 does not extend between the reflective layer 60 and the substrate 5. In the semiconductor light emitting device 123, the base insulating layer 70 covers the side surface of the outer edge portion (for example, the first portion 11 and the third portion 13) of the first semiconductor layer 10 and the entire side surface 5 s of the substrate 5. . Thereby, more stable characteristics can be obtained.

半導体発光素子121〜123においても、反射層60は、基板5の側面5sと、積層体15の側面15s(外縁側面15r及び境界側面15t)と、を覆う。これらの半導体発光素子においても、高効率の半導体発光素子が提供できる。   Also in the semiconductor light emitting devices 121 to 123, the reflective layer 60 covers the side surface 5s of the substrate 5 and the side surface 15s (the outer edge side surface 15r and the boundary side surface 15t) of the stacked body 15. Also in these semiconductor light emitting elements, a highly efficient semiconductor light emitting element can be provided.

第2の実施形態においても、下地絶縁層70は、必要に応じて設けられ、場合によっては、省略しても良い。   Also in the second embodiment, the base insulating layer 70 is provided as necessary, and may be omitted in some cases.

(第3の実施形態)
図18は、第3の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。
図18に表したように、本実施形態に係る半導体発光素子130は、被覆層75をさらに含む。被覆層75は反射層60を覆う。半導体発光素子130は、半導体発光素子110において、被覆層75がさらに設けられた素子である。
(Third embodiment)
FIG. 18 is a schematic cross-sectional view illustrating the configuration of the semiconductor light emitting element according to the third embodiment.
As shown in FIG. 18, the semiconductor light emitting device 130 according to this embodiment further includes a coating layer 75. The covering layer 75 covers the reflective layer 60. The semiconductor light emitting element 130 is an element in which the coating layer 75 is further provided in the semiconductor light emitting element 110.

被覆層75は、例えば、反射層60を保護する。被覆層75の光学特性は任意である。例えば、被覆層75は、発光光に対して透過性、反射性、または、吸収性である。被覆層75が透過性である場合、被覆層75には、下地絶縁層70に関して説明した材料を用いることができる。また、被覆層75が反射性である場合は、被覆層75には、反射層60に関して説明した材料を用いることができる。   The covering layer 75 protects the reflective layer 60, for example. The optical characteristics of the coating layer 75 are arbitrary. For example, the coating layer 75 is transmissive, reflective, or absorptive with respect to the emitted light. In the case where the covering layer 75 is transmissive, the materials described for the base insulating layer 70 can be used for the covering layer 75. In addition, when the covering layer 75 is reflective, the materials described for the reflecting layer 60 can be used for the covering layer 75.

被覆層75は、例えば、有機樹脂を含む。被覆層75には、例えば、ポリイミドなどを用いることができる。ただし、実施形態はこれに限らず、被覆層75には無機材料を用いても良い。被覆層75は、例えば絶縁性である。被覆層75を設けることで、例えば信頼性が向上する。   The covering layer 75 includes, for example, an organic resin. For the coating layer 75, for example, polyimide or the like can be used. However, the embodiment is not limited to this, and an inorganic material may be used for the covering layer 75. The covering layer 75 is insulative, for example. By providing the covering layer 75, for example, reliability is improved.

図19は、第3の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。
図19に表したように、本実施形態に係る半導体発光素子131は、反射層60を覆う被覆層75をさらに含む。すなわち、半導体発光素子131は、半導体発光素子120において、被覆層75がさらに設けられた素子である。
FIG. 19 is a schematic cross-sectional view illustrating the configuration of another semiconductor light emitting element according to the third embodiment.
As shown in FIG. 19, the semiconductor light emitting device 131 according to this embodiment further includes a coating layer 75 that covers the reflective layer 60. That is, the semiconductor light emitting element 131 is an element in which the coating layer 75 is further provided in the semiconductor light emitting element 120.

半導体発光素子130及び131においても、反射層60は、基板5の側面5sと、積層体15の側面15s(外縁側面15r及び境界側面15t)と、を覆う。半導体発光素子120においても、高効率の半導体発光素子が提供できる。   Also in the semiconductor light emitting devices 130 and 131, the reflective layer 60 covers the side surface 5s of the substrate 5 and the side surface 15s (the outer edge side surface 15r and the boundary side surface 15t) of the stacked body 15. Also in the semiconductor light emitting device 120, a highly efficient semiconductor light emitting device can be provided.

被覆層75は、第1及び第2の実施形態に関して説明した任意の半導体発光素子及びそれらの変形の半導体発光素子において設けることができる。   The covering layer 75 can be provided in any of the semiconductor light-emitting elements described in connection with the first and second embodiments and the modified semiconductor light-emitting elements.

被覆層75が設けられる場合、下地絶縁層70は必要に応じて設けられ、省略しても良い。本実施形態によれば、効率が高く、さらに信頼性の高い半導体発光素子が提供できる。   When the covering layer 75 is provided, the base insulating layer 70 is provided as necessary and may be omitted. According to this embodiment, a semiconductor light emitting device with high efficiency and high reliability can be provided.

第2及び第3の実施形態に関して説明した半導体発光素子において、第3部分13は必要に応じて設けられ、省略しても良い。   In the semiconductor light emitting device described in regard to the second and third embodiments, the third portion 13 is provided as necessary and may be omitted.

波長変換層90及び光透過層91の少なくともいずれかは、第1〜第3の実施形態に関して説明した任意の半導体発光素子及びそれらの変形の半導体発光素子において設けることができる。   At least one of the wavelength conversion layer 90 and the light transmission layer 91 can be provided in any of the semiconductor light-emitting elements described in connection with the first to third embodiments and the modified semiconductor light-emitting elements.

実施形態に係る半導体発光素子は、例えば、照明装置や、表示装置などの光源として利用することができる。
実施形態によれば、高効率の半導体発光素子が提供される。
The semiconductor light emitting element according to the embodiment can be used as a light source for, for example, a lighting device or a display device.
According to the embodiment, a highly efficient semiconductor light emitting device is provided.

なお、本明細書において「窒化物半導体」とは、BInAlGa1−x−y−zN(0≦x≦1,0≦y≦1,0≦z≦1,x+y+z≦1)なる化学式において組成比x、y及びzをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、N(窒素)以外のV族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。 In this specification, “nitride semiconductor” means B x In y Al z Ga 1-xyz N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1, x + y + z ≦ 1) Semiconductors having all compositions in which the composition ratios x, y, and z are changed within the respective ranges are included. Furthermore, in the above chemical formula, those further containing a group V element other than N (nitrogen), those further containing various elements added for controlling various physical properties such as conductivity type, and unintentionally Those further including various elements included are also included in the “nitride semiconductor”.

なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。   In the present specification, “vertical” and “parallel” include not only strictly vertical and strictly parallel, but also include, for example, variations in the manufacturing process, and may be substantially vertical and substantially parallel. is good.

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれる基板、半導体層、発光部、積層体、電極、下地絶縁層、反射層、被覆層、波長変換層及び光透過層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。   The embodiments of the present invention have been described above with reference to specific examples. However, embodiments of the present invention are not limited to these specific examples. For example, regarding a specific configuration of each element such as a substrate, a semiconductor layer, a light emitting unit, a laminate, an electrode, a base insulating layer, a reflective layer, a coating layer, a wavelength conversion layer, and a light transmission layer included in the semiconductor light emitting element It is included in the scope of the present invention as long as a person skilled in the art can carry out the present invention by selecting appropriately from the known ranges and obtain the same effect.

また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。   Moreover, what combined any two or more elements of each specific example in the technically possible range is also included in the scope of the present invention as long as the gist of the present invention is included.

その他、本発明の実施の形態として上述した半導体発光素子を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子も、本発明の要旨を包含する限り、本発明の範囲に属する。   In addition, all semiconductor light-emitting elements that can be implemented by those skilled in the art based on the semiconductor light-emitting elements described above as embodiments of the present invention are included in the scope of the present invention as long as they include the gist of the present invention. Belonging to.

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。   In addition, in the category of the idea of the present invention, those skilled in the art can conceive of various changes and modifications, and it is understood that these changes and modifications also belong to the scope of the present invention. .

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。   Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

5…基板、 5a…主面、 5b…基板裏面、 5s…側面、 10…第1半導体層、 11…第1部分、 12…第2部分、 13…第3部分、 15…積層体、 15a…第1面、 15b…第2面、 15r…外縁側面、 15s…側面、 15t…境界側面、 20…第2半導体層、 30…発光部、 31…障壁層、 32…井戸層、 40…第1電極、 46e…n側配線、 47b…n側接続部材、 50…第2電極、 51、51a、51b、51c…p側電極、 52…p側導電層、 53…反射膜、 56e…p側配線、 57b…p側接続部材、 60…反射層、 61…多層誘電膜、 61a…第1誘電体層、 61b…第2誘電体層、 62…反射絶縁膜、 70…下地絶縁層、 71…絶縁層、 75…被覆層、 90…波長変換層、 91…光透過層、 95…実装部品、 96…基体、 97…絶縁層、 θ…テーパ角、 110、110a〜110c、111〜116、119a〜119c、120〜123、130、131…半導体発光素子、 510…発光装置、 BL、BLi…障壁層、 L1…発光光、 L2…変換光、 WL、WLi…井戸層、 d1、d2…距離、 d3…長さ、 d4〜d6…径、 l1…距離、 l2、l3…長さ、 t61a、t61b…長さ   DESCRIPTION OF SYMBOLS 5 ... Board | substrate, 5a ... Main surface, 5b ... Substrate back surface, 5s ... Side surface, 10 ... 1st semiconductor layer, 11 ... 1st part, 12 ... 2nd part, 13 ... 3rd part, 15 ... Laminated body, 15a ... 1st surface, 15b ... 2nd surface, 15r ... outer edge side surface, 15s ... side surface, 15t ... boundary side surface, 20 ... 2nd semiconductor layer, 30 ... light emitting part, 31 ... barrier layer, 32 ... well layer, 40 ... 1st surface Electrode, 46e ... n-side wiring, 47b ... n-side connection member, 50 ... second electrode, 51, 51a, 51b, 51c ... p-side electrode, 52 ... p-side conductive layer, 53 ... reflection film, 56e ... p-side wiring 57b ... p-side connection member 60 ... reflection layer 61 ... multilayer dielectric film 61a ... first dielectric layer 61b ... second dielectric layer 62 ... reflection insulation film 70 ... underlying insulation layer 71 ... insulation Layer, 75 ... coating layer, 90 ... wavelength conversion layer, DESCRIPTION OF SYMBOLS 1 ... Light transmission layer, 95 ... Mounting component, 96 ... Base | substrate, 97 ... Insulating layer, (theta) ... Taper angle, 110, 110a-110c, 111-116, 119a-119c, 120-123, 130, 131 ... Semiconductor light-emitting device 510, light emitting device, BL, BLi, barrier layer, L1, emitted light, L2, converted light, WL, WLi, well layer, d1, d2, distance, d3, length, d4 to d6, diameter, l1, distance L2, l3 ... length, t61a, t61b ... length

Claims (5)

主面を有する基板と、
前記主面上に設けられ、第1部分と前記第1部分と並置された第2部分とを有し、第1導電形の第1半導体層と、
前記第2部分上に設けられた発光部と、
前記発光部上に設けられ第2導電形の第2半導体層と、
を含む積層体と、
前記第1半導体層の前記第1部分上に設けられた第1電極と、
前記第2半導体層上に設けられた第2電極と、
前記基板の側面と前記積層体の側面とを覆い、前記発光部から放出される発光光に対して反射性の反射層と、
を備えた半導体発光素子。
A substrate having a main surface;
A first semiconductor layer of a first conductivity type provided on the main surface, having a first portion and a second portion juxtaposed with the first portion;
A light emitting portion provided on the second portion;
A second semiconductor layer of a second conductivity type provided on the light emitting unit;
A laminate comprising:
A first electrode provided on the first portion of the first semiconductor layer;
A second electrode provided on the second semiconductor layer;
A reflective layer that covers the side surface of the substrate and the side surface of the laminate, and is reflective to the emitted light emitted from the light emitting unit;
A semiconductor light emitting device comprising:
前記積層体は、前記第1半導体層から前記第2半導体層に向かう第1方向に見たときの外縁の外縁側面と、前記第1部分と前記第2部分と間に位置する境界側面と、を有し、
前記反射層は、前記外縁側面の少なくとも一部と、前記境界側面の少なくとも一部と、を覆う請求項1記載の半導体発光素子。
The stacked body includes an outer edge side surface of an outer edge when viewed in a first direction from the first semiconductor layer toward the second semiconductor layer, a boundary side surface positioned between the first portion and the second portion, Have
The semiconductor light emitting element according to claim 1, wherein the reflective layer covers at least a part of the outer edge side surface and at least a part of the boundary side surface.
前記反射層は、絶縁性である請求項2に記載の半導体発光素子。   The semiconductor light emitting element according to claim 2, wherein the reflective layer is insulative. 前記反射層は、前記第1電極の縁部及び側面を覆い、前記第2電極の縁部及び側面を覆う請求項3記載の半導体発光素子。   4. The semiconductor light emitting element according to claim 3, wherein the reflective layer covers an edge portion and a side surface of the first electrode and covers an edge portion and a side surface of the second electrode. 下地絶縁層をさらに備え、
前記下地絶縁層の少なくとも一部は、前記外縁側面の前記少なくとも一部と前記反射層との間、及び、前記境界側面の前記少なくとも一部と前記反射層との間に設けられている請求項2〜4のいずれか1つに記載の半導体発光素子。
Further comprising a base insulating layer;
The at least part of the base insulating layer is provided between the at least part of the outer edge side surface and the reflective layer, and between the at least part of the boundary side surface and the reflective layer. The semiconductor light emitting element as described in any one of 2-4.
JP2011204529A 2011-09-20 2011-09-20 Semiconductor light-emitting element Pending JP2013065773A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011204529A JP2013065773A (en) 2011-09-20 2011-09-20 Semiconductor light-emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011204529A JP2013065773A (en) 2011-09-20 2011-09-20 Semiconductor light-emitting element

Publications (1)

Publication Number Publication Date
JP2013065773A true JP2013065773A (en) 2013-04-11

Family

ID=48188996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011204529A Pending JP2013065773A (en) 2011-09-20 2011-09-20 Semiconductor light-emitting element

Country Status (1)

Country Link
JP (1) JP2013065773A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8916901B2 (en) 2012-03-23 2014-12-23 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same
JP2015119063A (en) * 2013-12-19 2015-06-25 日亜化学工業株式会社 Light emitting element
US9070844B2 (en) 2013-03-06 2015-06-30 Kabushiki Kaisha Toshiba Semiconductor light emitting element and method for manufacturing same
US9172016B2 (en) 2013-07-31 2015-10-27 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same
KR20160015841A (en) * 2014-07-31 2016-02-15 서울바이오시스 주식회사 Light emitting diode
KR20160038468A (en) * 2014-09-30 2016-04-07 서울바이오시스 주식회사 Light emitting diode
JP2018107333A (en) * 2016-12-27 2018-07-05 日亜化学工業株式会社 Light emitting device and light irradiation device with same light-emitting device
JP2019511844A (en) * 2016-04-13 2019-04-25 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Optoelectronics semiconductor chip
JP2020113741A (en) * 2019-01-07 2020-07-27 日機装株式会社 Semiconductor light-emitting element and manufacturing method of semiconductor light-emitting element

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347589A (en) * 2002-05-28 2003-12-05 Matsushita Electric Works Ltd Led chip
JP2008205229A (en) * 2007-02-21 2008-09-04 Matsushita Electric Ind Co Ltd Semiconductor light-emitting element, semiconductor light-emitting apparatus, and manufacturing method
JP2009130237A (en) * 2007-11-27 2009-06-11 Panasonic Corp Light emitting device
JP2009164506A (en) * 2008-01-10 2009-07-23 Rohm Co Ltd Semiconductor light-emitting element

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347589A (en) * 2002-05-28 2003-12-05 Matsushita Electric Works Ltd Led chip
JP2008205229A (en) * 2007-02-21 2008-09-04 Matsushita Electric Ind Co Ltd Semiconductor light-emitting element, semiconductor light-emitting apparatus, and manufacturing method
JP2009130237A (en) * 2007-11-27 2009-06-11 Panasonic Corp Light emitting device
JP2009164506A (en) * 2008-01-10 2009-07-23 Rohm Co Ltd Semiconductor light-emitting element

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8916901B2 (en) 2012-03-23 2014-12-23 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same
US9087974B2 (en) 2012-03-23 2015-07-21 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same
US9070844B2 (en) 2013-03-06 2015-06-30 Kabushiki Kaisha Toshiba Semiconductor light emitting element and method for manufacturing same
US9172016B2 (en) 2013-07-31 2015-10-27 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same
JP2015119063A (en) * 2013-12-19 2015-06-25 日亜化学工業株式会社 Light emitting element
KR102256590B1 (en) * 2014-07-31 2021-05-26 서울바이오시스 주식회사 Light emitting diode
KR20160015841A (en) * 2014-07-31 2016-02-15 서울바이오시스 주식회사 Light emitting diode
KR20160038468A (en) * 2014-09-30 2016-04-07 서울바이오시스 주식회사 Light emitting diode
KR20210096028A (en) * 2014-09-30 2021-08-04 서울바이오시스 주식회사 Light emitting diode
KR102288376B1 (en) * 2014-09-30 2021-08-11 서울바이오시스 주식회사 Light emitting diode
KR102424325B1 (en) 2014-09-30 2022-07-25 서울바이오시스 주식회사 Light emitting diode
JP2019511844A (en) * 2016-04-13 2019-04-25 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Optoelectronics semiconductor chip
US10629777B2 (en) 2016-04-13 2020-04-21 Osram Oled Gmbh Optoelectronic semiconductor chip
JP2018107333A (en) * 2016-12-27 2018-07-05 日亜化学工業株式会社 Light emitting device and light irradiation device with same light-emitting device
US10293369B2 (en) 2016-12-27 2019-05-21 Nichia Corporation Light emitting device and light irradiation apparatus including the same
JP2020113741A (en) * 2019-01-07 2020-07-27 日機装株式会社 Semiconductor light-emitting element and manufacturing method of semiconductor light-emitting element
JP7312056B2 (en) 2019-01-07 2023-07-20 日機装株式会社 Semiconductor light emitting device and method for manufacturing semiconductor light emitting device

Similar Documents

Publication Publication Date Title
KR101358620B1 (en) Semiconductor light emitting device
JP6368061B2 (en) Light emitting diode package
JP2013065773A (en) Semiconductor light-emitting element
US8373188B2 (en) Light emitting diode having distributed Bragg reflector
JP5040355B2 (en) Semiconductor light emitting device and light emitting device having the same
CN108365070A (en) Light-emitting component
JP6306308B2 (en) Semiconductor light emitting device
JP2009088299A (en) Light-emitting element and light-emitting device provided with the element
US20230261157A1 (en) Contact structures of led chips for current injection
US11233183B2 (en) Light-emitting diodes, light-emitting diode arrays and related devices
JP2013211399A (en) Semiconductor light-emitting element
CN113169256A (en) Interconnection for light emitting diode chips
US10985294B2 (en) Contact structures for light emitting diode chips
US20130126829A1 (en) High efficiency light emitting diode
KR101667817B1 (en) Light emitting device, method of fabricating the light emitting device and light emitting device package
JP2018190830A (en) Semiconductor light-emitting device
TW202349743A (en) Current spreading layer structures for light-emitting diode chips
KR101807111B1 (en) Light emitting device and fabrication method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140526