JP4759791B2 - Optical semiconductor device and manufacturing method thereof - Google Patents

Optical semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP4759791B2
JP4759791B2 JP2000227869A JP2000227869A JP4759791B2 JP 4759791 B2 JP4759791 B2 JP 4759791B2 JP 2000227869 A JP2000227869 A JP 2000227869A JP 2000227869 A JP2000227869 A JP 2000227869A JP 4759791 B2 JP4759791 B2 JP 4759791B2
Authority
JP
Japan
Prior art keywords
electrode
optical semiconductor
semiconductor element
protective film
insulating protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000227869A
Other languages
Japanese (ja)
Other versions
JP2002043623A (en
Inventor
広昭 為本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2000227869A priority Critical patent/JP4759791B2/en
Publication of JP2002043623A publication Critical patent/JP2002043623A/en
Application granted granted Critical
Publication of JP4759791B2 publication Critical patent/JP4759791B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/06102Disposition the bonding areas being at different heights
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Led Device Packages (AREA)
  • Wire Bonding (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電気を光に変換して放射する発光素子及び入射した光を受光して電気に変換する受光素子である光半導体素子及びその製造方法に係わり、特に、短絡乃至リーク発生の防止、基材に対して光半導体チップが傾くことの防止、乃至接合強度の向上を行うために改善した光半導体素子及びその製造方法に関する。
【0002】
【従来の技術】
近年、窒化物半導体を用いた発光素子が青色系の発光が可能な発光素子として注目されている。この窒化物半導体を用いた発光素子は、サファイア基板上にn型窒化物半導体層を成長させ、そのn型窒化物半導体層上に直接あるいは発光層を介してp型窒化物半導体層を成長させた層構造を有する。
【0003】
また、絶縁体であるサファイア基板を用いて構成される窒化物半導体発光素子では、p電極及びn電極が同一面側の半導体層上に形成される。すなわち、p電極はp型窒化物半導体層上に形成され、n電極は、所定の位置でp型窒化物半導体層を除去してn型窒化物半導体層表面を露出させて、そのn型窒化物半導体層上に形成される。
【0004】
そして、例えば前述の窒化物半導体を用いた発光素子等、同一面側に正負一対の電極が形成されている光半導体素子は、電極面を下にしてリード電極を有する基材にフリップチップボンディングする場合、発光チップとそれを搭載する基材は、発光チップの各電極とそれぞれに対応するリード電極とをはんだ等の接合部材を用いて接続される。
【0005】
ここで、接合部材の量が多くなると、接合部材が電極部だけでなく半導体層の端面にも回り込むため、各電極の表面の露出部を除いて半導体層及び各電極を絶縁保護膜にて遮蔽する方法が取られている。これにより、短絡乃至リークが発生することなく信頼性の高い光半導体素子とすることができる。
【0006】
【発明が解決しようとする課題】
しかしながら、光半導体素子は高機能化と小型化が進むにつれて様々な分野に利用されている。そして、その利用分野の拡大に伴い、より大きな振動、熱等を伴う環境下、また、紫外から赤外に至る光を高輝度に発光或いは受光する等、より厳しい要求を満たしながらも、長期間安定した性能で使用することができる信頼性且つ実装性のより高い光半導体素子が求められている。そこで、本発明は上記課題を解決して、信頼性及び実装性のより高い光半導体素子を提供することにある。
【0007】
【課題を解決するための手段】
本発明の請求項1に記載の光半導体素子は、半導体上の同一面側に設けられた一対となる第1電極及び第2電極、すなわちp電極及びn電極と、前記各電極の上面の露出部を除いて前記半導体及び前記各電極を被覆する絶縁保護膜とを有する光半導体素子であって、前記p電極又は前記p電極及びn電極上に、電気的に接続されると共に、前記p電極又は前記p電極及びn電極の上面の前記露出部よりも大きく、且つ前記絶縁保護膜の側面と空間を介して設けられた第3電極を有し、前記第3電極の外辺は前記絶縁保護膜の外辺よりも突出し、前記第3電極と基材におけるリード電極とは導電ペースト又ははんだからなる接合部材を介して接続されていることを特徴とする。このようにすると、p電極上に前記第3電極を設けた場合、接合部材が前記絶縁保護膜の側面、すなわちn型半導体層の端面方向へ這い上がることを防ぐことができるので、接合部材がn型半導体層の端面方向へ這い上がることにより発生する短絡乃至リークを防止することができる。なお、ここでいう空間を介するとは、前記絶縁保護膜の側面と前記第3電極とが対向する位置で空間を介してオーバーラップすることも含む。
【0008】
本発明の請求項2に記載の光半導体素子は、半導体上の同一面側に設けられた一対となるp電極及びn電極と、前記各電極の上面の露出部を除いて前記半導体及び前記各電極を被覆する絶縁保護膜とを有する光半導体素子であって、前記p電極又は前記p電極及びn電極上に、電気的に接続されると共に、前記p電極又は前記p電極及びn電極の上面の前記露出部よりも大きく、且つ前記絶縁保護膜の一部と接触して設けられた第3電極を有し、前記第3電極の外辺は前記絶縁保護膜の外辺よりも突出し、前記第3電極と基材におけるリード電極とは導電ペースト又ははんだからなる接合部材を介して接続されていることを特徴とする。なお、ここでいう接触とは、接合部材が絶縁保護膜の側面に這い上がった状態における接合部材と絶縁保護膜との関係とは異なり、第3電極の一部が絶縁保護膜の側面に触れることをいう。すなわち、第3電極と絶縁保護膜とが分離可能な状態をいう。従って、例えば、第3電極を構成する材料を過剰に用いて、第3電極の一部が絶縁保護膜の表面に接触したとしても、本発明の請求項2に記載の光半導体素子は本発明の請求項1に記載の光半導体素子と同様の効果を発揮する。
【0009】
また、本発明の請求項1乃至請求項2に記載の光半導体素子において、前記光半導体素子はフリップチップ型であることが好ましい。このようにすると、p電極及び/又はn電極上に第3電極を設けた場合、接合部材とp電極及び/又はn電極の上面の露出部及び基材におけるリード電極とを直接接合させた場合に比較して、接合部材と第3電極及び基材におけるリード電極との接合面積を大きく取ることがきるので、光半導体チップと基材とをより強固に接合させることができる。また、第3電極をp電極及び/又はn電極上に設置することにより、光半導体チップと基材との間に封止樹脂を充填するための空間を容易に確保することができ、それに伴い、接合部材の量を少なくすることができる。これによって、p電極側における接合部材のn型半導体層の端面方向への這い上がりをより効果的に防止することができる。また、各電極上に第3電極を高低差無く設けることにより、光半導体チップを基材に搭載する際に、光半導体チップが基材に対して傾くことを防止することができる。このようにすると、例えば、光半導体素子の1つである発光素子においては、光の取り出し効率を高めることができる。すなわち、光半導体チップの傾きを無くすことにより、光半導体素子の性能を安定させることができる。さらに、各電極の高低差が緩和されることにより、実装性も向上する。
【0010】
また、本発明の請求項3に記載の光半導体素子において、前記第3電極の外辺は前記絶縁保護膜の外辺よりも突出していることが好ましい。このようにすると、p電極側において接合部材のn型半導体層の端面方向への這い上がりをより効果的に防止できるばかりでなく、接合部材と第3電極及び基材におけるリード電極との接合面積をより大きく取ることがきるので、光半導体チップと基材との接合強度をより高めることができる。
【0011】
また、本発明の請求項3乃至請求項4に記載の光半導体素子において、前記第3電極の周縁部の膜厚は中央部の膜厚よりも厚くすることができる。このようにすると、p電極及び/又はn電極側において、接合部材の這い上がりをより効果的に防止することができる。
【0012】
また、本発明の請求項3乃至請求項5に記載の光半導体素子において、前記第3電極は、基材に対向する側が開いた凹形状であってもよく、例えば、接合部材の這い上がりを防ぐための所謂返しを有してもよい。このようにすると、接合部材の這い上がりをより効果的に防ぐことができる。
【0013】
また、本発明の請求項3乃至請求項6に記載の光半導体素子において、前記第3電極はAu又はAuを含む合金であることが好ましい。このようにすると、Auの表面状態は高湿環境下においても極めて安定であるので、接合面状況が安定し、環境による前記接合面の腐食によって生じる導通不良を防止することができる。また、Auは熱伝導率・導電率も比較的良好であるので、放熱性・導電性の点からも好ましい。
【0014】
また、本発明の請求項3乃至請求項7に記載の光半導体素子において、少なくとも第3電極と基材におけるリード電極とはAgを含む接合部材を介して接続する場合に特に有効である。すなわち、接合部材にAgが含まれる場合、Agは極めてマイグレーションを発生しやすいが、p電極上に設けられた第3電極の突出部がAgのn型半導体層の端面方向への這い上がりを防止し、沿面ギャップが大きくなることにより、マイグレーションによるリーク発生が防止される。
【0015】
また、本発明に係わる光半導体素子の製造方法は、半導体上の同一面側に設けられた一対となるp電極及びn電極と、前記各電極の上面の露出部を除いて前記半導体及び前記各電極を被覆する絶縁保護膜とを有する光半導体素子の製造方法において、前記p電極又は前記p電極及びn電極上に、例えば超音波併用熱圧着ボールボンディングによりボールを形成する工程と、前記ボールを変形させて第3電極を形成する工程とを含む、或いは、前記p電極又は前記p電極及びn電極に、板状の導電体をリードボンディングにより接合して第3電極を形成する工程と、前記第3電極と基材におけるリード電極とを導電ペースト又ははんだからなる接合部材を介して接続する工程を含み、前記第3電極の外辺は前記絶縁保護膜の外辺よりも突出するように形成されることを特徴とする。このようにすると、本発明における第3電極を容易に形成することができる。
【0016】
【発明の実施の形態】
本発明者は、種々の実験の結果、一対となるp電極及び/又はn電極上に、特定形状を有する第3電極を設けることにより、信頼性及び実装性が向上することを見出し、本発明を成すに至った。
【0017】
すなわち、接合部材が絶縁保護膜の側面に這い上がった状態の光半導体素子を実際に長期間使用すると、絶縁保護膜を設けているにも関わらず、短絡乃至リークが発生する場合がある。より具体的には、例えば、p電極側における絶縁保護膜の側面に劣化が生じ、この劣化部位において接合部材とn型半導体層が接触するか或いは接合部材に含まれるAg等の金属が周辺環境の水分等によりイオン化され、そのイオン化された金属が半導体との通電に伴い絶縁保護膜内をマイグレーションして短絡乃至リークを発生する場合がある。こうなると、半導体の機能が低下するばかりでなく、光半導体素子が破壊される場合もあり、特に、半導体接合部での短絡乃至リークは光半導体素子に特に大きな影響を与えるものと考えられる。さらに、同一面側に正負一対の電極を有する光半導体チップを基材にフリップチップボンディングする場合においては、接合部材の量乃至各電極の高低差等が原因で光半導体チップが基材に対して傾く可能性がある。そこで、本発明は、絶縁保護膜が設けられているにも関わらず、p電極側において接合部材がn型半導体層の端面方向へ這い上がることにより発生する短絡乃至リークの防止、光半導体チップと基材との接合強度の向上、乃至基材に対して光半導体チップが傾くことを防止するにより、信頼性及び実装性に優れた光半導体素子を得るものである。なお、このような問題は発光素子のみならず受光素子においても同様な問題である。
【0018】
ここで、本明細書で言う光半導体素子とは、発光あるいは受光機能を有する半導体素子をいい、発光ダイオード、半導体レーザー、フォトディテクター、太陽電池等を指す。
【0019】
以下、本発明の具体的な実施の形態を説明する。
【0020】
実施の形態におけるフリップチップ型のLED(発光ダイオード)は、所定の配線パターンであるリード電極を有する基材と、LEDチップを備える。LEDチップの下面にはn電極とp電極が形成されている。さらに、n電極及び/又はp電極の下面には第3電極が形成されており、LEDチップの下面に位置する電極とリード電極とをAgペースト等の接合部材を介し接合させることで発光ダイオードとする。
【0021】
また、実施の形態におけるLEDチップは、サファイア基板上にn型窒化物半導体層、p型窒化物半導体層を順次成膜させた後、p型窒化物半導体層を部分的にエッチングさせn型窒化物半導体層の表面まで露出させる。その後、p型窒化物半導体層上に全面電極を介してp電極、n型窒化物半導体層上にn電極を形成させたものである。さらに、絶縁保護膜を形成した後に、n電極及び/又はp電極の下面に第3電極が形成される。
【0022】
また、ダイボンディングを行うためには、あらかじめリード電極上にAgペーストを設ける。次に、所定の位置にアライメントしたLEDチップをAgペーストに押し付け、その後、加熱し硬化させることにより、LEDチップとリード電極とを熱伝導性よく接着させることができる。その後、封止樹脂を、LEDチップからの光を効率よく外部に透過させると共に外力、塵芥からLEDチップを保護する目的で注入形成する。
【0023】
以下、本発明の各構成についてさらに詳細に記述する。
(基材)
基材は、LEDチップを配置させ外部からの電流をLEDチップに供給するリード電極が設けられたものである。そのため基材は、耐熱性や絶縁性を有するものが好適に用いられる。このような基材に使用される材料には、ガラスエポキシ、ビスマレイミドトリアジン(BTレジン)、ポリブチレンテレフタレート樹脂(PBT樹脂)、セラミックス、液晶ポリマー等からなる絶縁基板を使用することができる。
(リード電極)
リード電極とは、LEDチップを基材外部と電気的に接続させるものであるため、電気伝導性に優れたものが好ましい。本発明におけるリード電極には、銅および銅合金を使用しており、該リード電極の厚さは10〜300μm程度である。また、リード電極の表面に金属薄膜としてAg、Al、Au等の平滑な金属メッキを施す。該金属薄膜には、接合部における接合部材の表面に酸化膜ができるのを防ぎ、接合部材とリード電極との接合性をよくする効果がある。
(接合部材)
通常、使用される接合部材としてAg、Pd、Auなどの金属フィラーを含有した導電ペーストやPb−Sn、Sn−Bi、Sn−In、Sn−Ag−Cu合金等のはんだ等があり、本発明に係るLEDにおいてはいずれの接合部材も用いることができる。また、本発明において、接合部材としてAgペーストを用いる場合が特に効果的である。すなわち、Agが接合部材に含まれる場合、Agは極めてマイグレーションを発生しやすいが、p電極側に設けられた第3電極の突出部により、Agの半導体層端面方向への這い上がりが防止され、沿面ギャップが大きくなることにより、マイグレーションによるリーク発生が防止される。
(LEDチップ)
本発明におけるLEDチップは、窒化物半導体からなる発光素子である。透光性絶縁基板上に形成された少なくとも半導体接合を有する窒化物半導体により構成することができる。具体的には、サファイア基板上にMOCVD法やHVPE法を用いて窒化物半導体を形成できる。該透光性絶縁基板は、サファイア(Al23)の他にスピネル(MgAl24)やSiC、Si、ZnO、GaN等が挙げられる。また半導体接合としては、MIS接合、PIN接合の他、pn接合が挙げられ、LEDチップの特性により、ホモやダブルヘテロ構造とすることができる。さらに、単一量子井戸構造や多重量子井戸構造とすることもできる。なお本発明においてサファイア基板を用いるのは、結晶性の良い窒化物半導体を形成させるためである。また、該サファイア基板上に格子不整合緩和のためにGaN、AlN等のバッファー層を形成しその上に窒化物半導体を形成させることにより半導体特性の優れた発光素子を構成させることができる。
【0024】
窒化ガリウム系半導体は、不純物をドープしない状態でn型導電性を示すが、発光効率を向上させるなど所望のn型窒化ガリウム半導体を形成させる場合は、n型ドーパントとしてSi、Ge、Se、Te、C等を適宜導入することが好ましい。また、p型窒化ガリウム半導体を形成させる場合は、p型ドーパントであるZn、Mg、Be、Ca、Sr、Ba等をドープさせる。しかし窒化ガリウム系化合物半導体は、p型ドーパントをドープしただけではp型化しにくいためp型ドーパント導入後に、低速電子線照射やプラズマ照射、アニール等により低抵抗化させることが好ましい。
(電極)
窒化物半導体露出面側に一対の電極を形成するためには各半導体層を所望の形状にエッチングしてあることが好ましい。エッチングとしては、ドライエッチングやウェットエッチングがありドライエッチングとしては、反応性イオンエッチング、イオンミリング、集束ビームエッチング、ECRエッチング等が挙げられる。また、ウェットエッチングとしては、硝酸と燐酸の混酸を用いることができる。ただし、エッチングを行う前に所望の形状に窒化ケイ素や酸化ケイ素等の材料を用いてマスクを形成することは言うまでもない。
【0025】
エッチングによりp型半導体及びn型半導体の露出面を形成させた後、半導体層上にスパッタリング法や真空蒸着法などを用いて各電極を形成させる。本発明に係る全面電極は、透光性を有しかつp型窒化物半導体層とオーミック接触するものであり、具体的にはNi/Pt又はNi/Ptからなる。さらにp電極は、全面電極と接するようにスパッタリング法により形成される。p電極に使用される材料は、Pt又はAu、Niを主成分とし、所定の温度(400℃〜700℃)で熱処理することで良好な発光を確保することができる。p電極に、Ptを用いた場合、急激な拡散現象は起こらず、極めて緩やかにp電極とはんだの合金化すなわち漏れが進行するため、p電極の表面のみが接合部材と合金化し、LEDチップ・接合部材・リード電極間にて安定した接続、導通が得られる。さらにn型窒化物半導体層の露出面にW/Al又はTi/Alからなるn型電極を形成する。
(絶縁保護膜)
上記のように電極が形成されたLEDチップに、各電極のボンディング面を除いて絶縁保護膜を形成する。該絶縁保護膜は、半導体層に傷や割れが生じるのを防止でき、短絡乃至リーク発生の防止にも効果的である。さらに電極の上に形成されると、電極が剥がれるのを防止でき好ましい。絶縁保護膜の膜厚は、特に限定されないが、0.1〜5μmである。本発明において、絶縁保護膜の材料としては、SiO2、TiO2、Al23、Si34等を用いることができる。
(第3電極)
各電極のボンディング面を除いて絶縁保護膜を形成させた後、p電極及び/又はn電極上にAu又はAuを含む合金からなる第3電極を形成させる。第3電極に使用される材料は、Au又はAuを含む合金の他に、CuやAl又はそれらを含む合金を用いることができる。なお、第3電極に、Auを用いた場合、Auの表面状態は高湿環境下においても極めて安定であるので、接合面状況が安定し、環境による前記接合面の腐食によって生じる導通不良も防止される。
【0026】
次に、本発明における第3電極の製造方法の一例について説明する。
(1)まず、超音波併用熱圧着ボールボンディング等により、p電極及び/又はn電極にAuボールを接合する。
(2)次に、Auボールを、例えば押圧片を用いて押圧することにより変形させ、第3電極を形成する。
【0027】
また、(2)の行程において、p電極とn電極の双方に第3電極を形成する場合は、押圧片の高さ等を調整することにより、各電極における第3電極を高低差なく形成することができる。このようにすると、本発明の第3電極を容易に形成することができる。また、第3電極を設けることにより、光半導体チップと基材との間のスペースを容易に確保することができ、それに伴い使用する接合部材の量を減少させることができる。さらに、第3電極は突出部を有するので、接合部材の半導体層の端面方向への這い上がりを効果的に防止することができる。また、p電極乃至n電極と接合部材とを直接に接合させた場合に比較して、第3電極を設けた場合は、接合部材との接合面積を大きく取ることができるので、光半導体チップと基材との接合強度をより高めることができる。
【0028】
さらに、押圧片を任意の形にすることによって、様々な形状を有する第3電極を形成することができる。次に、より具体的な第3電極の形成方法及びそれにより得られる形状とその効果について、図6を参照しながら説明する。なお、図6においては、p電極7のみに第3電極を設けたが、本発明はこれに限らずp電極7とn電極6の双方にそれぞれ第3電極を形成させてもよい。また、本発明において用いることができる押圧片の形状は、図6に示す押圧片の形状に限定されない。
・図6(A)に示すように、19のような形状の押圧片をまっすぐに降下させ(矢印▲1▼)、Auボールを変形させた後、続いて押圧片19をまっすぐ上方に戻す(矢印▲2▼)ことにより、図4に示すような周縁部が中央部に比べて厚みを有する形状の第3電極17が形成される。第3電極をこのような形状にすることにより、接合部材の半導体層の端面方向への這い上がりを効果的に防止することができる。
・図6(B)に示すように、20のような形状の押圧片を用いて、図6(A)と同様の操作を行うことにより、図1及び図2に示すような周縁部が中央部に比べて厚みを有し、且つ、中央部に窪みを有した第3電極13乃至第3電極15が形成される。このような形状を持つ第3電極は、図4に示す第3電極17に比較して、厚みをより確保しやすいので、接合部材の量がより少なくてすみ、これに伴い接合部材の半導体層の端面方向への這い上がりをより効果的に防止することができる。さらに、中央部に窪みを有するため、第3電極と接合部材との接触面積をより大きく取ることができるので、光半導体チップと基材との接合強度をより高めることができる。
【0029】
また、次のようにしても本発明における第3電極を形成することができる。
【0030】
すなわち、p電極及び/又はn電極に、板状の導電体をリードボンディングにより接合することにより、本発明における第3電極を形成することができる。さらに、任意の形状を有した導電体を用いれば、様々な形状の第3電極を容易に形成することができる。
【0031】
例えば、図7に示すように、22のような形状のボンディングツール、すなわち加振押圧片を用いて、基材に対向する側が開いた凹形状であるAu片21をp電極7に接合することにより図3に示すような形状の第3電極16が形成される。このような形状を持つ第3電極は、接合部材の半導体層端面方向への這い上がりをより効果的に防止することができる。なお、図7においては、p電極7のみに第3電極を設けたが、本発明はこれに限らずp電極7とn電極6の双方にそれぞれ第3電極を形成させてもよい。また、本発明において用いることができるボンディングツールの形状は、図7に示すボンディングツールの形状に限定されない。
(封止樹脂)
LEDチップを覆うように形成される封止樹脂は、発光ダイオードの使用用途に応じてLEDチップ、LEDチップとリード電極との接合部等を保護するためのものである。封止樹脂の具体的材料としては、主としてエポキシ樹脂、ユリア樹脂、シリコーン樹脂等の耐候性に優れた透光性樹脂やガラス等が好適に用いられる。
【0032】
また、封止樹脂材に拡散剤を含有させることによってLEDチップからの指向性を緩和させ視野角を増すこともできる。拡散剤の材料としては、チタン酸バリウム、酸化チタン、酸化アルミニウム、酸化珪素等が用いられる。
【0033】
【実施例】
以下、本発明の実施例について詳述するが、これのみに限定されるものではない。
[実施例1]
図1に示すLEDを形成した。
【0034】
まず、洗浄されたサファイア基板2のC面を成膜表面としてMOCVD法を用いて窒化物半導体を成膜した。バッファ層(本明細書には図示していない)を介して、n型窒化物半導体層3、活性層(本明細書には図示していない)、p型窒化物半導体層4を形成した。
【0035】
p型窒化物半導体層4と接触し、その全面を被覆する全面電極5としてNi/Ptを500Åの膜厚でスパッタリング法により成膜した。この全面電極5上には、p電極7をAu又はPtを使用し7000Åの膜厚で成膜した。さらにn型窒化物半導体層3上にはn電極6としてタングステン/アルミニウムを200Å/7000Åの膜厚で成膜した。これによって、窒化物半導体上には同一平面側にp電極7及びn電極6を形成した。さらにp電極7及びn電極6のボンディング面を除いて、絶縁保護膜8としてSiO2を成膜した。
【0036】
次に、形成された半導体ウェハーをダイヤモンド製の刃先を有するブレードが回転するダイシングソーにより直接フルカットするか、又は刃先幅よりも広い幅の溝を切り込んだ後(ハーフカット)、外力によって半導体ウェハーを割る。あるいは、先端のダイヤモンド針が往復直線運動するスクライバーにより半導体ウェハーに極めて細いスクライブライン(経線)を例えば基盤目状に引いた後、外力によってウェハーを割り半導体ウェハーからチップ状にカットすることでLEDチップ1を形成させる。
【0037】
次に、第3電極13の形成を図6(B)に記す通りに行った。
【0038】
基材10は予め形成されたリード電極11を金型内に配置させガラスエポキシ樹脂を注入硬化させることにより形成した。形成された基材10はその上面にリード電極11の一部が露出しており平滑面としてある。
【0039】
次に、基材10へのLEDチップ1の搭載方法は、LEDチップ1のn電極6及び第3電極13に対応する位置の基材上面のリード電極部に、Agペーストをスタンピングあるいはディスペンス等で供給し、LEDチップ1のp電極7及びn電極6より10%程度大きな径で厚さが10〜30μm程度のドットを形成させる。ここで、該ドットの径乃至厚さは、各電極における接合部材が接触し短絡を生じない範囲で大きい方が、硬化後の接合力、放熱性、及び導電性の観点より好ましい。次に、該ドット上にLEDチップ1を適当な力で押圧しながら搭載する。その後、Agペーストを加熱することにより硬化させてLEDチップ1を接合する。
【0040】
さらに、封止樹脂12を用いてチップ周辺を封止する。なお、ここで用いた封止樹脂は、シリコーン樹脂である。
【0041】
次に、以上により完成した第3電極13を有する実施例1のLEDと、第3電極13を備えない以外は全て実施例1に記載のLEDと同様に構成した図5に示す比較のためのLEDを用いて、リーク発生における製造歩留まりの変化を調査した。
【0042】
まず、実施例1のLEDと比較のためのLEDとを、各1000個づつ量産した。次に、それぞれに対して、85℃、85%という高温、高湿環境下で40mAの電流で、1000時間の通電試験を行った。そして、その後、逆方向に5Vの電圧を印加し、リーク発生(20μA≦漏れ電流の基準で判断した)を調査したところ、実施例1のLEDは1000個中前記したリーク発生の基準に当てはまった物は0個であったのに対して、比較のためのLEDは1000個中6個が前記した基準に当てはまった。
[実施例2]
図2におけるLEDは、p電極7とn電極6の双方に第3電極15、14を高低差無く設けた他は、実施例1のLEDと同様に構成されている。なお、第3電極15、14の形成は図6(B)に記す通りに行った。
[実施例3]
図3におけるLEDは、第3電極16が基材に対向する側が開いた凹形状であること以外は、実施例1のLEDと同様に構成されている。なお、第3電極16の形成は図7に記す通りに行った。
[実施例4]
図4におけるLEDは、17のような形状の第3電極を設けた他は、実施例1のLEDと同様に構成されている。なお、第3電極17の形成は図6(A)に記す通りに行った。
【0043】
【発明の効果】
以上説明したことから明らかなように、本発明の光半導体素子によれば、p電極側における接合部材のn型半導体層端面方向への這い上がりを効果的に防止でき、さらに、接合部材と第3電極及び基材におけるリード電極との接合面積を大きく取ることができる。また、p電極とn電極の双方に第3電極を高低差無く設けることにより基材に対する光半導体チップの傾きを無くすこともできる。
【0044】
従って、短絡乃至リークの発生が防止され、さらに、光半導体チップと基材との接合強度を向上させることができる。また、基材に対する光半導体チップの傾きを無くすことができるので、安定した性能が得られる。これらの効果より、信頼性及び実装性に優れた光半導体素子を得ることができる。
【図面の簡単な説明】
【図1】本発明に係わる実施例1のLEDの構造を示す模式的断面図である。
【図2】本発明に係わる実施例2のLEDの構造を示す模式的断面図である。
【図3】本発明に係わる実施例3のLEDの構造を示す模式的断面図である。
【図4】本発明に係わる実施例4のLEDの構造を示す模式的断面図である。
【図5】本発明に係わるLEDとの比較のために形成したLEDの構造を示す模式的断面図である。
【図6】本発明に係わるLEDの製造工程の一部を拡大して模式的に示した図である。
【図7】本発明に係わるLEDの他の製造工程の一部を拡大して模式的に示した図である。
【符号の説明】
1・・・LEDチップ
2・・・サファイア基板
3・・・n型窒化物半導体層
4・・・p型窒化物半導体層
5・・・全面電極
6・・・n電極
7・・・p電極
8・・・絶縁保護膜
9・・・Agペースト
10・・・基材
11・・・リード電極
12・・・封止樹脂
13、14、15、16、17・・・第3電極
18・・・Auボール
19、20・・・押圧片
21・・・Au片
22・・・ボンディングツール
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a light-emitting element that emits light by converting electricity into light, and an optical semiconductor element that is a light-receiving element that receives incident light and converts it into electricity, and a method for manufacturing the same. The present invention relates to an optical semiconductor element improved to prevent the optical semiconductor chip from tilting with respect to a base material or to improve the bonding strength, and a method for manufacturing the same.
[0002]
[Prior art]
In recent years, light-emitting elements using nitride semiconductors have attracted attention as light-emitting elements that can emit blue light. In this light emitting device using a nitride semiconductor, an n-type nitride semiconductor layer is grown on a sapphire substrate, and a p-type nitride semiconductor layer is grown directly or via the light emitting layer on the n-type nitride semiconductor layer. It has a layered structure.
[0003]
Further, in a nitride semiconductor light emitting device configured using a sapphire substrate that is an insulator, a p-electrode and an n-electrode are formed on a semiconductor layer on the same plane side. That is, the p-electrode is formed on the p-type nitride semiconductor layer, and the n-electrode is formed by removing the p-type nitride semiconductor layer at a predetermined position to expose the surface of the n-type nitride semiconductor layer. Formed on the physical semiconductor layer.
[0004]
For example, an optical semiconductor element having a pair of positive and negative electrodes formed on the same surface side, such as a light-emitting element using the above-described nitride semiconductor, is flip-chip bonded to a substrate having a lead electrode with the electrode surface facing down. In this case, the light emitting chip and the substrate on which the light emitting chip is mounted are connected to each electrode of the light emitting chip and the corresponding lead electrode using a bonding member such as solder.
[0005]
Here, when the amount of the bonding member increases, the bonding member turns not only to the electrode portion but also to the end face of the semiconductor layer. Therefore, the semiconductor layer and each electrode are shielded by an insulating protective film except for the exposed portion of the surface of each electrode. The way to do is taken. Thereby, an optical semiconductor element with high reliability can be obtained without occurrence of short circuit or leakage.
[0006]
[Problems to be solved by the invention]
However, optical semiconductor elements are being used in various fields as the functions and size of the semiconductor devices increase. And with the expansion of the field of use, it is in an environment with greater vibration, heat, etc., and it emits or receives light from ultraviolet to infrared with high brightness, while satisfying more stringent requirements, for a long time There is a demand for an optical semiconductor element that can be used with stable performance and has high reliability and mountability. Accordingly, the present invention is to solve the above-described problems and provide an optical semiconductor element with higher reliability and mountability.
[0007]
[Means for Solving the Problems]
The optical semiconductor device according to claim 1 of the present invention is a pair of first and second electrodes provided on the same surface side of the semiconductor, that is, a p-electrode and an n-electrode, and an exposed upper surface of each electrode. An optical semiconductor element having an insulating protective film covering the semiconductor and the electrodes except for a portion, and electrically connected to the p electrode or the p electrode and the n electrode, and the p electrode Alternatively, it has a third electrode which is larger than the exposed portion of the upper surface of the p electrode and the n electrode and is provided through a side surface and a space of the insulating protective film, and an outer side of the third electrode is the insulating protection The third electrode and the lead electrode on the substrate protrude from the outer side of the film. Made of conductive paste or solder It is connected via a joining member. In this case, when the third electrode is provided on the p-electrode, the joining member can be prevented from creeping up in the direction of the side surface of the insulating protective film, that is, the end face of the n-type semiconductor layer. It is possible to prevent a short circuit or a leak that occurs when the n-type semiconductor layer climbs toward the end face. Note that the term “via a space” as used herein includes an overlap between the side surface of the insulating protective film and the third electrode via the space.
[0008]
An optical semiconductor element according to claim 2 of the present invention is a semiconductor device, wherein each of the semiconductor and each of the semiconductor devices except for a pair of p-electrode and n-electrode provided on the same surface side of the semiconductor and an exposed portion of the upper surface of each electrode. An optical semiconductor element having an insulating protective film covering an electrode, wherein the optical semiconductor element is electrically connected to the p electrode or the p electrode and the n electrode, and the upper surface of the p electrode or the p electrode and the n electrode A third electrode provided in contact with a part of the insulating protective film, the outer side of the third electrode protruding beyond the outer side of the insulating protective film, What is the third electrode and the lead electrode on the substrate? Made of conductive paste or solder It is connected via a joining member. Note that the term “contact” as used herein is different from the relationship between the bonding member and the insulating protective film in a state where the bonding member crawls up to the side surface of the insulating protective film, and a part of the third electrode touches the side surface of the insulating protective film. That means. That is, it means a state where the third electrode and the insulating protective film can be separated. Therefore, for example, even if the material constituting the third electrode is excessively used and a part of the third electrode comes into contact with the surface of the insulating protective film, the optical semiconductor element according to claim 2 of the present invention is the present invention. The same effect as that of the optical semiconductor device according to claim 1 is exhibited.
[0009]
Moreover, in the optical semiconductor element according to claim 1 or 2 of the present invention, the optical semiconductor element is preferably a flip chip type. In this case, when the third electrode is provided on the p electrode and / or the n electrode, the exposed member on the upper surface of the p electrode and / or the n electrode and the lead electrode on the substrate are directly bonded. Compared to the above, since the joining area of the joining member, the third electrode, and the lead electrode in the base material can be increased, the optical semiconductor chip and the base material can be joined more firmly. Moreover, by installing the third electrode on the p-electrode and / or the n-electrode, a space for filling the sealing resin between the optical semiconductor chip and the substrate can be easily secured, and accordingly The amount of the joining member can be reduced. Thereby, it is possible to more effectively prevent the joining member on the p-electrode side from creeping in the direction of the end face of the n-type semiconductor layer. Further, by providing the third electrode on each electrode without any difference in height, it is possible to prevent the optical semiconductor chip from being inclined with respect to the base material when the optical semiconductor chip is mounted on the base material. In this case, for example, in a light-emitting element that is one of optical semiconductor elements, light extraction efficiency can be increased. That is, the performance of the optical semiconductor element can be stabilized by eliminating the inclination of the optical semiconductor chip. Further, the ease of mounting is improved by reducing the height difference between the electrodes.
[0010]
In the optical semiconductor element according to claim 3 of the present invention, it is preferable that the outer side of the third electrode protrudes from the outer side of the insulating protective film. In this way, not only can the creeping of the joining member toward the end face direction of the n-type semiconductor layer on the p-electrode side be more effectively prevented, but also the joining area of the joining member, the third electrode, and the lead electrode in the base material Therefore, the bonding strength between the optical semiconductor chip and the base material can be further increased.
[0011]
In the optical semiconductor element according to any one of claims 3 to 4, the film thickness of the peripheral edge of the third electrode can be made larger than the film thickness of the central part. In this way, it is possible to more effectively prevent the joining member from creeping up on the p electrode and / or n electrode side.
[0012]
Moreover, in the optical semiconductor element according to any one of claims 3 to 5, the third electrode may have a concave shape having an open side facing the base material. You may have a so-called flip to prevent. If it does in this way, the creeping of a joining member can be prevented more effectively.
[0013]
In the optical semiconductor element according to any one of claims 3 to 6, it is preferable that the third electrode is Au or an alloy containing Au. In this case, since the surface state of Au is extremely stable even in a high humidity environment, the bonding surface condition is stabilized, and conduction failure caused by corrosion of the bonding surface due to the environment can be prevented. Au is also preferable from the viewpoint of heat dissipation and conductivity because it has relatively good thermal conductivity and conductivity.
[0014]
In the optical semiconductor element according to claims 3 to 7 of the present invention, it is particularly effective when at least the third electrode and the lead electrode on the substrate are connected via a joining member containing Ag. That is, when Ag is contained in the bonding member, Ag is very likely to migrate, but the protruding portion of the third electrode provided on the p-electrode prevents the creeping of the Ag n-type semiconductor layer in the end face direction. However, since the creepage gap is increased, the occurrence of leakage due to migration is prevented.
[0015]
In addition, the method for manufacturing an optical semiconductor device according to the present invention includes a pair of p-electrode and n-electrode provided on the same side of the semiconductor, and the semiconductor and each of the semiconductor except for the exposed portion of the upper surface of each of the electrodes. In a method for manufacturing an optical semiconductor element having an insulating protective film covering an electrode, a step of forming a ball on the p electrode or the p electrode and the n electrode by, for example, ultrasonic thermocompression ball bonding; and Forming a third electrode by deforming, or forming a third electrode by bonding a plate-like conductor to the p electrode or the p electrode and the n electrode by lead bonding; and The third electrode and the lead electrode on the substrate Made of conductive paste or solder Including a step of connecting through a bonding member, wherein the outer side of the third electrode is formed to protrude from the outer side of the insulating protective film. If it does in this way, the 3rd electrode in the present invention can be formed easily.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
As a result of various experiments, the present inventor has found that by providing a third electrode having a specific shape on a pair of p-electrode and / or n-electrode, reliability and mountability are improved. It came to make.
[0017]
In other words, when an optical semiconductor element in which the bonding member has been raised to the side surface of the insulating protective film is actually used for a long period of time, a short circuit or a leak may occur even though the insulating protective film is provided. More specifically, for example, the side surface of the insulating protective film on the p electrode side is deteriorated, and the bonding member and the n-type semiconductor layer are in contact with each other at this deteriorated portion or the metal such as Ag contained in the bonding member is in the surrounding environment. In some cases, the ionized metal is migrated in the insulating protective film due to energization with the semiconductor, causing short circuit or leakage. In this case, not only the function of the semiconductor deteriorates but also the optical semiconductor element may be destroyed. In particular, a short circuit or leakage at the semiconductor junction is considered to have a particularly great influence on the optical semiconductor element. Further, when an optical semiconductor chip having a pair of positive and negative electrodes on the same surface side is flip-chip bonded to the base material, the optical semiconductor chip is in relation to the base material due to the amount of the joining member or the height difference of each electrode. There is a possibility of tilting. Therefore, the present invention prevents a short circuit or a leak that occurs when the bonding member crawls up toward the end face of the n-type semiconductor layer on the p-electrode side in spite of the provision of the insulating protective film. By improving the bonding strength with the base material or preventing the optical semiconductor chip from tilting with respect to the base material, an optical semiconductor element excellent in reliability and mountability is obtained. Such a problem is not only a light emitting element but also a light receiving element.
[0018]
Here, the optical semiconductor element referred to in this specification refers to a semiconductor element having a light emitting or light receiving function, and refers to a light emitting diode, a semiconductor laser, a photodetector, a solar cell, or the like.
[0019]
Hereinafter, specific embodiments of the present invention will be described.
[0020]
The flip chip type LED (light emitting diode) in the embodiment includes a base material having a lead electrode which is a predetermined wiring pattern, and an LED chip. An n electrode and a p electrode are formed on the lower surface of the LED chip. Furthermore, a third electrode is formed on the lower surface of the n electrode and / or the p electrode, and the light emitting diode is formed by bonding the electrode located on the lower surface of the LED chip and the lead electrode via a bonding member such as an Ag paste. To do.
[0021]
In the LED chip in the embodiment, an n-type nitride semiconductor layer and a p-type nitride semiconductor layer are sequentially formed on a sapphire substrate, and then the p-type nitride semiconductor layer is partially etched to form an n-type nitride. The surface of the physical semiconductor layer is exposed. Thereafter, a p-electrode is formed on the p-type nitride semiconductor layer via an entire surface electrode, and an n-electrode is formed on the n-type nitride semiconductor layer. Further, after forming the insulating protective film, a third electrode is formed on the lower surface of the n electrode and / or the p electrode.
[0022]
In order to perform die bonding, an Ag paste is provided on the lead electrode in advance. Next, the LED chip aligned at a predetermined position is pressed against the Ag paste, and then heated and cured, whereby the LED chip and the lead electrode can be bonded with good thermal conductivity. Thereafter, a sealing resin is injected and formed for the purpose of efficiently transmitting the light from the LED chip to the outside and protecting the LED chip from external force and dust.
[0023]
Hereinafter, each configuration of the present invention will be described in more detail.
(Base material)
The base material is provided with a lead electrode for arranging the LED chip and supplying an electric current from the outside to the LED chip. Therefore, a substrate having heat resistance or insulation is preferably used. As a material used for such a substrate, an insulating substrate made of glass epoxy, bismaleimide triazine (BT resin), polybutylene terephthalate resin (PBT resin), ceramics, liquid crystal polymer, or the like can be used.
(Lead electrode)
Since the lead electrode is to electrically connect the LED chip to the outside of the substrate, an electrode having excellent electrical conductivity is preferable. Copper and copper alloy are used for the lead electrode in the present invention, and the thickness of the lead electrode is about 10 to 300 μm. Further, smooth metal plating such as Ag, Al, Au or the like is applied as a metal thin film on the surface of the lead electrode. The metal thin film has an effect of preventing the formation of an oxide film on the surface of the bonding member in the bonding portion and improving the bonding property between the bonding member and the lead electrode.
(Joining member)
Usually, there are conductive pastes containing metal fillers such as Ag, Pd, Au and solders such as Pb—Sn, Sn—Bi, Sn—In, Sn—Ag—Cu alloy, etc. Any joining member can be used in the LED according to the above. In the present invention, it is particularly effective to use an Ag paste as the joining member. That is, when Ag is included in the bonding member, Ag is very likely to cause migration, but the protruding portion of the third electrode provided on the p-electrode side prevents the creep of Ag in the semiconductor layer end face direction, By increasing the creepage gap, leakage due to migration is prevented.
(LED chip)
The LED chip in the present invention is a light emitting device made of a nitride semiconductor. It can be formed of a nitride semiconductor having at least a semiconductor junction formed on a light-transmitting insulating substrate. Specifically, a nitride semiconductor can be formed on a sapphire substrate using MOCVD or HVPE. The translucent insulating substrate is made of sapphire (Al 2 O Three Spinel (MgAl) 2 O Four ), SiC, Si, ZnO, GaN, and the like. Further, examples of the semiconductor junction include a pn junction in addition to a MIS junction and a PIN junction, and a homo- or double-hetero structure can be formed depending on the characteristics of the LED chip. Furthermore, a single quantum well structure or a multiple quantum well structure can be used. Note that the sapphire substrate is used in the present invention in order to form a nitride semiconductor with good crystallinity. In addition, a light emitting device having excellent semiconductor characteristics can be configured by forming a buffer layer of GaN, AlN or the like on the sapphire substrate to reduce lattice mismatch and forming a nitride semiconductor thereon.
[0024]
A gallium nitride semiconductor exhibits n-type conductivity in a state where impurities are not doped. However, when a desired n-type gallium nitride semiconductor is formed, for example, to improve luminous efficiency, Si, Ge, Se, Te are used as n-type dopants. , C and the like are preferably introduced as appropriate. When a p-type gallium nitride semiconductor is formed, a p-type dopant such as Zn, Mg, Be, Ca, Sr, or Ba is doped. However, since the gallium nitride compound semiconductor is difficult to be p-type only by doping with a p-type dopant, it is preferable to lower the resistance by low-energy electron beam irradiation, plasma irradiation, annealing, or the like after introduction of the p-type dopant.
(electrode)
In order to form a pair of electrodes on the nitride semiconductor exposed surface side, each semiconductor layer is preferably etched into a desired shape. Etching includes dry etching and wet etching. Examples of dry etching include reactive ion etching, ion milling, focused beam etching, and ECR etching. As wet etching, a mixed acid of nitric acid and phosphoric acid can be used. However, it goes without saying that a mask is formed in a desired shape using a material such as silicon nitride or silicon oxide before etching.
[0025]
After the exposed surfaces of the p-type semiconductor and the n-type semiconductor are formed by etching, each electrode is formed on the semiconductor layer using a sputtering method, a vacuum evaporation method, or the like. The entire surface electrode according to the present invention has translucency and is in ohmic contact with the p-type nitride semiconductor layer, and is specifically made of Ni / Pt or Ni / Pt. Further, the p-electrode is formed by sputtering so as to be in contact with the entire surface electrode. The material used for the p-electrode is mainly composed of Pt, Au, or Ni, and good light emission can be secured by heat treatment at a predetermined temperature (400 ° C. to 700 ° C.). When Pt is used for the p-electrode, a rapid diffusion phenomenon does not occur, and alloying of the p-electrode and solder, that is, leakage proceeds, so that only the surface of the p-electrode is alloyed with the bonding member. Stable connection and conduction can be obtained between the joining member and the lead electrode. Further, an n-type electrode made of W / Al or Ti / Al is formed on the exposed surface of the n-type nitride semiconductor layer.
(Insulating protective film)
An insulating protective film is formed on the LED chip on which the electrodes are formed as described above except for the bonding surface of each electrode. The insulating protective film can prevent the semiconductor layer from being scratched or cracked, and is effective in preventing a short circuit or leakage. Furthermore, it is preferable to form on the electrode because it can prevent the electrode from peeling off. Although the film thickness of an insulating protective film is not specifically limited, It is 0.1-5 micrometers. In the present invention, the material of the insulating protective film is SiO 2 TiO 2 , Al 2 O Three , Si Three N Four Etc. can be used.
(Third electrode)
An insulating protective film is formed except for the bonding surface of each electrode, and then a third electrode made of Au or an alloy containing Au is formed on the p electrode and / or the n electrode. As a material used for the third electrode, Cu, Al, or an alloy containing them can be used in addition to Au or an alloy containing Au. When Au is used for the third electrode, the surface state of Au is extremely stable even in a high-humidity environment, so that the bonding surface condition is stable and conduction failure caused by corrosion of the bonding surface due to the environment is prevented. Is done.
[0026]
Next, an example of the manufacturing method of the 3rd electrode in this invention is demonstrated.
(1) First, an Au ball is bonded to the p electrode and / or the n electrode by thermocompression bonding with ultrasonic waves or the like.
(2) Next, the Au ball is deformed by pressing, for example, using a pressing piece to form a third electrode.
[0027]
In the step (2), when the third electrode is formed on both the p electrode and the n electrode, the third electrode in each electrode is formed without any difference in height by adjusting the height of the pressing piece. be able to. If it does in this way, the 3rd electrode of the present invention can be formed easily. Further, by providing the third electrode, a space between the optical semiconductor chip and the base material can be easily secured, and the amount of the joining member used can be reduced accordingly. Furthermore, since the third electrode has the protruding portion, it is possible to effectively prevent creeping in the end face direction of the semiconductor layer of the bonding member. In addition, in the case where the third electrode is provided as compared with the case where the p electrode or the n electrode and the bonding member are directly bonded, the bonding area with the bonding member can be increased, so that the optical semiconductor chip and Bonding strength with the substrate can be further increased.
[0028]
Furthermore, the 3rd electrode which has various shapes can be formed by making a press piece into arbitrary shapes. Next, a more specific method of forming the third electrode, the shape obtained thereby, and the effect thereof will be described with reference to FIG. In FIG. 6, the third electrode is provided only on the p electrode 7. However, the present invention is not limited to this, and the third electrode may be formed on both the p electrode 7 and the n electrode 6. Further, the shape of the pressing piece that can be used in the present invention is not limited to the shape of the pressing piece shown in FIG.
As shown in FIG. 6 (A), the pressing piece having a shape like 19 is lowered straight (arrow 1), the Au ball is deformed, and then the pressing piece 19 is returned straight upward ( By the arrow (2)), the third electrode 17 having a shape in which the peripheral portion has a thickness as compared with the central portion as shown in FIG. 4 is formed. By forming the third electrode in such a shape, it is possible to effectively prevent the joining member from creeping in the end face direction of the semiconductor layer.
・ As shown in FIG. 6 (B), the peripheral portion as shown in FIG. 1 and FIG. The third electrode 13 to the third electrode 15 having a thickness compared to the portion and having a depression at the center are formed. Since the third electrode having such a shape is easier to secure the thickness than the third electrode 17 shown in FIG. 4, the amount of the joining member can be reduced, and accordingly, the semiconductor layer of the joining member is used. It is possible to more effectively prevent the scooping up in the end face direction. Furthermore, since it has a hollow in the center part, since the contact area of a 3rd electrode and a joining member can be taken more, the joining strength of an optical-semiconductor chip and a base material can be raised more.
[0029]
Also, the third electrode in the present invention can be formed as follows.
[0030]
That is, the third electrode in the present invention can be formed by bonding a plate-like conductor to the p electrode and / or the n electrode by lead bonding. Furthermore, if a conductor having an arbitrary shape is used, third electrodes having various shapes can be easily formed.
[0031]
For example, as shown in FIG. 7, a bonding tool having a shape like 22, that is, a vibration pressing piece, is used to join the Au piece 21 having a concave shape with the side facing the substrate open to the p-electrode 7. Thus, the third electrode 16 having a shape as shown in FIG. 3 is formed. The third electrode having such a shape can more effectively prevent the joining member from creeping in the direction of the end face of the semiconductor layer. In FIG. 7, the third electrode is provided only on the p electrode 7. However, the present invention is not limited to this, and the third electrode may be formed on both the p electrode 7 and the n electrode 6. The shape of the bonding tool that can be used in the present invention is not limited to the shape of the bonding tool shown in FIG.
(Sealing resin)
The sealing resin formed so as to cover the LED chip is for protecting the LED chip, the joint between the LED chip and the lead electrode, and the like according to the use application of the light emitting diode. As a specific material of the sealing resin, a translucent resin or glass having excellent weather resistance such as an epoxy resin, a urea resin, or a silicone resin is preferably used.
[0032]
Further, by adding a diffusing agent to the sealing resin material, the directivity from the LED chip can be relaxed and the viewing angle can be increased. As a material for the diffusing agent, barium titanate, titanium oxide, aluminum oxide, silicon oxide, or the like is used.
[0033]
【Example】
Hereinafter, examples of the present invention will be described in detail, but the present invention is not limited thereto.
[Example 1]
The LED shown in FIG. 1 was formed.
[0034]
First, a nitride semiconductor was formed by MOCVD using the cleaned C-plane of the sapphire substrate 2 as the film formation surface. An n-type nitride semiconductor layer 3, an active layer (not shown in the present specification), and a p-type nitride semiconductor layer 4 were formed through a buffer layer (not shown in the present specification).
[0035]
Ni / Pt with a thickness of 500 mm was formed by sputtering as a full-surface electrode 5 in contact with the p-type nitride semiconductor layer 4 and covering the entire surface thereof. On this whole surface electrode 5, the p electrode 7 was formed into a film thickness of 7000 mm using Au or Pt. Further, a tungsten / aluminum film having a thickness of 200/7000 mm was formed as an n-electrode 6 on the n-type nitride semiconductor layer 3. Thereby, the p-electrode 7 and the n-electrode 6 were formed on the same plane side on the nitride semiconductor. Further, except for the bonding surfaces of the p-electrode 7 and the n-electrode 6, the insulating protective film 8 is made of SiO. 2 Was deposited.
[0036]
Next, the formed semiconductor wafer is fully cut directly by a dicing saw with a blade having a diamond blade edge or a groove having a width wider than the blade edge width is cut (half cut), and then the semiconductor wafer is applied by an external force. Break. Alternatively, an LED chip can be obtained by drawing a very thin scribe line (meridian line) on the semiconductor wafer, for example, in the shape of a base by a scriber in which the diamond needle at the tip moves back and forth, and then cutting the wafer into chips from the semiconductor wafer by external force. 1 is formed.
[0037]
Next, the third electrode 13 was formed as shown in FIG.
[0038]
The base material 10 was formed by placing a pre-formed lead electrode 11 in a mold and injecting and curing a glass epoxy resin. The formed substrate 10 has a smooth surface with a part of the lead electrode 11 exposed on the upper surface thereof.
[0039]
Next, the LED chip 1 is mounted on the substrate 10 by stamping or dispensing Ag paste on the lead electrode portion on the upper surface of the substrate corresponding to the n electrode 6 and the third electrode 13 of the LED chip 1. Then, dots having a diameter about 10% larger than the p-electrode 7 and the n-electrode 6 of the LED chip 1 and a thickness of about 10 to 30 μm are formed. Here, the diameter or thickness of the dots is preferably larger from the viewpoints of the bonding strength, heat dissipation, and conductivity after curing, as long as the bonding members in each electrode come into contact with each other and no short circuit occurs. Next, the LED chip 1 is mounted on the dots while being pressed with an appropriate force. Thereafter, the Ag paste is heated to be cured and the LED chip 1 is bonded.
[0040]
Further, the periphery of the chip is sealed with a sealing resin 12. The sealing resin used here is a silicone resin.
[0041]
Next, for the comparison shown in FIG. 5, the LED of Example 1 having the third electrode 13 completed as described above and the LED of Example 1 except that the third electrode 13 is not provided. Using LEDs, changes in manufacturing yield due to leakage were investigated.
[0042]
First, the LED of Example 1 and the LED for comparison were mass-produced by 1000 pieces each. Next, an energization test was conducted for 1000 hours at a current of 40 mA under a high temperature and high humidity environment of 85 ° C. and 85%. Then, when a voltage of 5 V was applied in the reverse direction and the occurrence of leakage (determined based on the criterion of 20 μA ≦ leakage current) was investigated, the LED of Example 1 met the above-described criterion for the occurrence of leakage. While there were no objects, 6 out of 1000 LEDs for comparison met the above criteria.
[Example 2]
The LED in FIG. 2 is configured in the same manner as the LED of Example 1 except that the third electrodes 15 and 14 are provided on both the p electrode 7 and the n electrode 6 without any difference in height. The third electrodes 15 and 14 were formed as shown in FIG.
[Example 3]
The LED in FIG. 3 is configured in the same manner as the LED of Example 1 except that the third electrode 16 has a concave shape with the side facing the base material opened. The third electrode 16 was formed as shown in FIG.
[Example 4]
The LED in FIG. 4 is configured in the same manner as the LED of Example 1 except that a third electrode having a shape like 17 is provided. The third electrode 17 was formed as shown in FIG.
[0043]
【The invention's effect】
As is apparent from the above description, according to the optical semiconductor element of the present invention, it is possible to effectively prevent the joining member on the p-electrode side from creeping in the direction of the end surface of the n-type semiconductor layer. It is possible to increase the bonding area between the three electrodes and the lead electrode in the base material. Moreover, the inclination of the optical semiconductor chip with respect to the base material can be eliminated by providing the third electrode without difference in height between both the p electrode and the n electrode.
[0044]
Therefore, the occurrence of short circuit or leakage can be prevented, and the bonding strength between the optical semiconductor chip and the substrate can be improved. Moreover, since the inclination of the optical semiconductor chip with respect to the substrate can be eliminated, stable performance can be obtained. From these effects, an optical semiconductor element excellent in reliability and mountability can be obtained.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing the structure of an LED of Example 1 according to the present invention.
FIG. 2 is a schematic cross-sectional view showing the structure of an LED of Example 2 according to the present invention.
FIG. 3 is a schematic cross-sectional view showing the structure of an LED of Example 3 according to the present invention.
FIG. 4 is a schematic cross-sectional view showing the structure of an LED of Example 4 according to the present invention.
FIG. 5 is a schematic cross-sectional view showing the structure of an LED formed for comparison with the LED according to the present invention.
FIG. 6 is an enlarged view schematically showing a part of the manufacturing process of the LED according to the present invention.
FIG. 7 is a diagram schematically showing an enlarged part of another manufacturing process of the LED according to the present invention.
[Explanation of symbols]
1 ... LED chip
2 ... Sapphire substrate
3 ... n-type nitride semiconductor layer
4 ... p-type nitride semiconductor layer
5 ... Full-surface electrode
6 ... n electrode
7 ... p electrode
8 ... Insulating protective film
9 ... Ag paste
10 ... Base material
11 ... Lead electrode
12 ... Sealing resin
13, 14, 15, 16, 17 ... third electrode
18 ... Au ball
19, 20 ... Pressing piece
21 ... Au piece
22 ... Bonding tool

Claims (10)

半導体上の同一面側に設けられた一対となるp電極及びn電極と、前記各電極の上面の露出部を除いて前記半導体及び前記各電極を被覆する絶縁保護膜とを有する光半導体素子であって、前記p電極又は前記p電極及びn電極上に、電気的に接続されると共に、前記p電極又は前記p電極及びn電極の上面の前記露出部よりも大きく、且つ前記絶縁保護膜の側面と空間を介して設けられた第3電極を有し、
前記第3電極の外辺は前記絶縁保護膜の外辺よりも突出し、
前記第3電極と基材におけるリード電極とは導電ペースト又ははんだからなる接合部材を介して接続されていることを特徴とする光半導体素子。
An optical semiconductor element having a pair of p-electrode and n-electrode provided on the same surface side of a semiconductor, and an insulating protective film covering the semiconductor and the electrodes except for an exposed portion of the upper surface of each electrode And being electrically connected to the p electrode or the p electrode and the n electrode, being larger than the exposed portion of the upper surface of the p electrode or the p electrode and the n electrode, and of the insulating protective film. A third electrode provided through a side surface and a space;
The outer side of the third electrode protrudes from the outer side of the insulating protective film,
The optical semiconductor element, wherein the third electrode and the lead electrode in the substrate are connected via a joining member made of a conductive paste or solder .
半導体上の同一面側に設けられた一対となるp電極及びn電極と、前記各電極の上面の露出部を除いて前記半導体及び前記各電極を被覆する絶縁保護膜とを有する光半導体素子であって、前記p電極又は前記p電極及びn電極上に、電気的に接続されると共に、前記p電極又は前記p電極及びn電極の上面の前記露出部よりも大きく、且つ前記絶縁保護膜の一部と接触して設けられた第3電極を有し、
前記第3電極の外辺は前記絶縁保護膜の外辺よりも突出し、
前記第3電極と基材におけるリード電極とは導電ペースト又ははんだからなる接合部材を介して接続されていることを特徴とする光半導体素子。
An optical semiconductor element having a pair of p-electrode and n-electrode provided on the same surface side of a semiconductor, and an insulating protective film covering the semiconductor and the electrodes except for an exposed portion of the upper surface of each electrode And being electrically connected to the p electrode or the p electrode and the n electrode, being larger than the exposed portion of the upper surface of the p electrode or the p electrode and the n electrode, and of the insulating protective film. A third electrode provided in contact with a portion;
The outer side of the third electrode protrudes from the outer side of the insulating protective film,
The optical semiconductor element, wherein the third electrode and the lead electrode in the substrate are connected via a joining member made of a conductive paste or solder .
前記光半導体素子がフリップチップ型である請求項1乃至請求項2に記載の光半導体素子。The optical semiconductor element according to claim 1, wherein the optical semiconductor element is a flip chip type. 前記第3電極の周縁部の膜厚は該第3電極の中央部の膜厚よりも厚い請求項3に記載の光半導体素子。4. The optical semiconductor element according to claim 3, wherein a film thickness of a peripheral portion of the third electrode is larger than a film thickness of a central portion of the third electrode. 前記第3電極は基材に対向する側が開いた凹形状である請求項3乃至請求項4に記載の光半導体素子。5. The optical semiconductor element according to claim 3, wherein the third electrode has a concave shape having an opening on a side facing the base material. 前記第3電極はAu又はAuを含む合金からなる請求項3乃至請求項5に記載の光半導体素子。The optical semiconductor element according to claim 3, wherein the third electrode is made of Au or an alloy containing Au. 前記光半導体素子において少なくとも第3電極と基材におけるリード電極とはAgを含む接合部材を介して接続されている請求項3乃至請求項6に記載の光半導体素子。7. The optical semiconductor element according to claim 3, wherein at least the third electrode and the lead electrode of the substrate in the optical semiconductor element are connected via a bonding member containing Ag. 半導体上の同一面側に設けられた一対となるp電極及びn電極と、前記各電極の上面の露出部を除いて前記半導体及び前記各電極を被覆する絶縁保護膜とを有する光半導体素子の製造方法であって、前記p電極又は前記p電極及びn電極上に、ボールボンディングによりボールを形成する工程と、前記ボールを変形させて第3電極を形成する工程と、前記第3電極と基材におけるリード電極とを導電ペースト又ははんだからなる接合部材を介して接続する工程を含み、前記第3電極の外辺は前記絶縁保護膜の外辺よりも突出するように形成される光半導体素子の製造方法。An optical semiconductor device having a pair of p-electrode and n-electrode provided on the same surface side of a semiconductor, and an insulating protective film covering the semiconductor and the electrodes except for an exposed portion of the upper surface of the electrodes A manufacturing method comprising: forming a ball by ball bonding on the p-electrode or the p-electrode and the n-electrode; forming a third electrode by deforming the ball; and the third electrode and the base An optical semiconductor element including a step of connecting a lead electrode in the material via a joining member made of a conductive paste or solder , wherein the outer side of the third electrode protrudes beyond the outer side of the insulating protective film Manufacturing method. 前記ボールボンディングは超音波併用熱圧着ボールボンディングである請求項8に記載の光半導体素子の製造方法。9. The method of manufacturing an optical semiconductor element according to claim 8, wherein the ball bonding is ultrasonic thermocompression bonding. 半導体上の同一面側に設けられた一対となるp電極及びn電極と、前記各電極の上面の露出部を除いて前記半導体及び前記各電極を被覆する絶縁保護膜とを有する光半導体素子の製造方法であって、前記p電極又は前記p電極及びn電極上に、板状の導電体をリードボンディングにより接合して第3電極を形成する工程と、前記第3電極と基材におけるリード電極とを導電ペースト又ははんだからなる接合部材を介して接続する工程を含み、前記第3電極の外辺は前記絶縁保護膜の外辺よりも突出するように形成される光半導体素子の製造方法。An optical semiconductor device having a pair of p-electrode and n-electrode provided on the same surface side of a semiconductor, and an insulating protective film covering the semiconductor and the electrodes except for an exposed portion of the upper surface of the electrodes A manufacturing method, comprising: forming a third electrode by bonding a plate-like conductor by lead bonding on the p electrode or the p electrode and the n electrode; and the lead electrode in the third electrode and the substrate And a connecting member made of a conductive paste or solder, and the outer side of the third electrode is formed so as to protrude from the outer side of the insulating protective film.
JP2000227869A 2000-07-27 2000-07-27 Optical semiconductor device and manufacturing method thereof Expired - Fee Related JP4759791B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000227869A JP4759791B2 (en) 2000-07-27 2000-07-27 Optical semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000227869A JP4759791B2 (en) 2000-07-27 2000-07-27 Optical semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2002043623A JP2002043623A (en) 2002-02-08
JP4759791B2 true JP4759791B2 (en) 2011-08-31

Family

ID=18721261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000227869A Expired - Fee Related JP4759791B2 (en) 2000-07-27 2000-07-27 Optical semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4759791B2 (en)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100487931C (en) 2004-09-27 2009-05-13 松下电器产业株式会社 Semiconductor light emitting element, manufacturing method and mounting method of the same and light emitting device
KR100862457B1 (en) * 2004-12-29 2008-10-08 삼성전기주식회사 Structure for flip-chip bonding a light emitting device using metal column
JP4530180B2 (en) * 2008-01-22 2010-08-25 Okiセミコンダクタ株式会社 Ultraviolet sensor and manufacturing method thereof
JP2011034989A (en) * 2009-07-29 2011-02-17 Showa Denko Kk Semiconductor light-emitting element and method for manufacturing the same, lamp, electronic apparatus, and mechanical apparatus
TWI429107B (en) 2009-05-14 2014-03-01 Toyoda Gosei Kk Semiconductor light emitting element, manufacturing method thereof, lamp, lighting equipment, electronic equipment and mechanical equipment
KR101958419B1 (en) * 2013-01-29 2019-03-14 삼성전자 주식회사 Semiconductor light emitting device
JP6237181B2 (en) 2013-12-06 2017-11-29 日亜化学工業株式会社 Method for manufacturing light emitting device
JP2015207754A (en) 2013-12-13 2015-11-19 日亜化学工業株式会社 light-emitting device
TWI501363B (en) * 2014-01-10 2015-09-21 Sfi Electronics Technology Inc Miniaturized smd tpye diode packing components and manufacturing method thereof
KR102288376B1 (en) * 2014-09-30 2021-08-11 서울바이오시스 주식회사 Light emitting diode
CN106663730B (en) * 2014-07-31 2019-11-19 首尔伟傲世有限公司 Light emitting diode
KR102256590B1 (en) * 2014-07-31 2021-05-26 서울바이오시스 주식회사 Light emitting diode
KR102256591B1 (en) * 2014-10-31 2021-05-27 서울바이오시스 주식회사 High efficiency light emitti ng device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590329A (en) * 1991-09-27 1993-04-09 Nec Corp Semiconductor optical element
JP3213923B2 (en) * 1992-05-22 2001-10-02 ソニー株式会社 Underbarrier metal ribbon for bump formation and bump formation method
JP3610999B2 (en) * 1996-06-07 2005-01-19 松下電器産業株式会社 Mounting method of semiconductor element
JP3257455B2 (en) * 1997-07-17 2002-02-18 松下電器産業株式会社 Light emitting device
JP3698229B2 (en) * 1997-10-24 2005-09-21 ソニー株式会社 Semiconductor device and semiconductor light emitting device
JP3631359B2 (en) * 1997-11-14 2005-03-23 日亜化学工業株式会社 Nitride semiconductor light emitting device
JP3690147B2 (en) * 1998-11-27 2005-08-31 松下電器産業株式会社 Mounting method of semiconductor light emitting device

Also Published As

Publication number Publication date
JP2002043623A (en) 2002-02-08

Similar Documents

Publication Publication Date Title
CN100452460C (en) Through-hole ventical structure semiconductor chip and device
CN100446288C (en) Semiconductor chip or device with vertical structure through-hole
US8907366B2 (en) Light emitting diodes including current spreading layer and barrier sublayers
KR101028965B1 (en) Light emitting diode including barrier layers and manufacturing methods therefor
EP2430673B1 (en) Semiconductor light emitting diodes having reflective structures and methods of fabricating same
CN108963051B (en) Light emitting diode package
JP5354828B2 (en) III-nitride light-emitting device with enhanced light generation capability
US10304998B2 (en) Light emitting diode chip and light emitting device having the same
JP4602079B2 (en) LIGHT EMITTING DIODE INCLUDING BARRIER LAYER AND METHOD FOR MANUFACTURING SAME
US20030122251A1 (en) Optical semiconductor device
KR101590235B1 (en) Optoelectronic semiconductor chip
TW201029232A (en) Radiation-emitting semiconductor chip
JP4759791B2 (en) Optical semiconductor device and manufacturing method thereof
KR20120037636A (en) A light emitting device and a light emitting device package
JP2770717B2 (en) Gallium nitride based compound semiconductor light emitting device
EP3866211A1 (en) Light-emitting diode chip and manufacturing method therefor
JP2006073618A (en) Optical element and manufacturing method thereof
JP2002118294A (en) Flip chip type light-emitting diode and manufacturing method thereof
TWI335114B (en) Optimized contact design for thermosonic bonding of flip-chip devices
JP2001111106A (en) Gallium nitride compound semiconductor light emitting device and manufacturing method thereof
JP3211870B2 (en) Light emitting device and light emitting diode using the same
US8673667B2 (en) Method for manufacturing light emitting diode chip
KR100463957B1 (en) Method for manufacturing a light-emitting diode device
JPH11346007A (en) Semiconductor light emitting device and its manufacturing method
KR101189429B1 (en) Light emitting device, method for fabricating the same and light emitting device package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110523

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4759791

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees