JP5125795B2 - Semiconductor light emitting element and light emitting device - Google Patents
Semiconductor light emitting element and light emitting device Download PDFInfo
- Publication number
- JP5125795B2 JP5125795B2 JP2008159821A JP2008159821A JP5125795B2 JP 5125795 B2 JP5125795 B2 JP 5125795B2 JP 2008159821 A JP2008159821 A JP 2008159821A JP 2008159821 A JP2008159821 A JP 2008159821A JP 5125795 B2 JP5125795 B2 JP 5125795B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- light emitting
- semiconductor layer
- semiconductor light
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Led Devices (AREA)
Description
本発明は、半導体発光素子に係わり、特に、一対の電極が半導体発光素子の同一面側に形成されて構成される半導体発光素子およびこれを載置した発光装置に関する。 The present invention relates to a semiconductor light emitting element, and more particularly to a semiconductor light emitting element configured by forming a pair of electrodes on the same surface side of a semiconductor light emitting element and a light emitting device on which the semiconductor light emitting element is mounted.
従来から、半導体層の積層構造体からなる半導体発光素子において、高出力化を実現するために、各電極の形状や配置について種々の研究開発が行われている(例えば、特許文献1〜3参照)。その一例を図8に示す。図8に示すLEDチップは、同一面側にn側の電極とp側の電極が設けられており、n側の電極の給電部51とp側の電極の給電部52とを横方向に交互に計3つずつ、縦方向にも交互に計3つずつ、等距離に配置してマトリクス状の電極配置構成としたものである。また、表面に電極パターンが形成されたサブマウントに、半導体発光素子を導通するように搭載することが知られている(例えば、特許文献4参照)。
Conventionally, various research and development have been conducted on the shape and arrangement of each electrode in order to achieve high output in a semiconductor light emitting device having a laminated structure of semiconductor layers (for example, see
しかし、図8のようにn側の電極の給電部とp側の電極の給電部とを単に等間隔に配置するだけでは、素子に流れる電流を十分に均一化することはできなかった。また、このように同一面側にp電極とn電極とを形成する場合、一方の電極は発光領域の一部を除去して露出させた半導体層表面に形成する必要がある。このため、単に電極面積を増やして電流分布を均一化しようとすると、発光面積が減少してしまい、素子全体の出力が低下し、発光効率も低下してしまう。 However, as shown in FIG. 8, the current flowing through the element cannot be made sufficiently uniform by simply arranging the n-side electrode feeding portion and the p-side electrode feeding portion at equal intervals. Further, when the p electrode and the n electrode are formed on the same surface in this way, one electrode needs to be formed on the surface of the semiconductor layer exposed by removing a part of the light emitting region. For this reason, if the electrode area is simply increased to make the current distribution uniform, the light emission area is reduced, the output of the entire device is lowered, and the light emission efficiency is also lowered.
本発明は上記課題に鑑みなされたものであり、素子内の電位差を小さくして順電圧が低減された、高効率の半導体発光素子を提供することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a highly efficient semiconductor light emitting device in which a forward voltage is reduced by reducing a potential difference in the device.
上述したような問題を解決するために、本発明の半導体発光素子は、少なくとも第1辺と、該第1辺に隣接する第2辺とを有する平面視で略正方形の半導体発光素子であって、第1導電型半導体層と、第2導電型半導体層と、前記第1導電型半導体層に設けられた複数の第1電極と、前記第2導電型半導体層に設けられた第2電極と、を有し、第1導電型半導体層、第2導電型半導体層、および第2電極は、第1電極を囲んでおり、第1電極と第2電極は同一面側に設けられており、第1電極は、第1辺に沿って長い形状であり、且つ、第1辺に沿ってx列(x≧2)、第2辺に沿ってy行(y>x)、の格子状に配列されている。 In order to solve the above-described problems, the semiconductor light emitting device of the present invention is a substantially square semiconductor light emitting device having at least a first side and a second side adjacent to the first side in a plan view. A first conductivity type semiconductor layer, a second conductivity type semiconductor layer, a plurality of first electrodes provided on the first conductivity type semiconductor layer, and a second electrode provided on the second conductivity type semiconductor layer; The first conductive semiconductor layer, the second conductive semiconductor layer, and the second electrode surround the first electrode, and the first electrode and the second electrode are provided on the same surface side, The first electrode has a long shape along the first side, and has a lattice shape of x columns (x ≧ 2) along the first side and y rows (y> x) along the second side. It is arranged.
また、本発明の半導体発光素子は、上述の構成に加えて、以下の構成を組み合わせることができる。複数の第1電極は、行方向における第1電極間の距離D1が、列方向における第1電極間の距離D2よりも大きくなるように配置されている。複数の第1電極は、行方向において等間隔に配置されており、第1電極間の距離D1が、第2辺に最も近い第1電極から第2辺側の前記第2導電型半導体層終端までの距離D3よりも大きい。距離D1が、距離D3の2倍以下である。複数の第1電極は、列方向において等間隔に配置されており、第1電極間の距離D2が、第1辺に最も近い第1電極から第1辺側の第2導電型半導体層終端までの距離D4と同じかそれよりも小さい。複数の第1電極は、大きさ及び形状が同じである。第1電極は、第1辺に沿って長い略円形状である。第1導電型半導体層はn型窒化ガリウム系化合物半導体層であり、第2導電型半導体層は、p型窒化ガリウム系化合物半導体層である。半導体発光素子はフリップチップ用の素子である。第1電極は、第1辺に沿って2列、第2辺に沿って3行の格子状に配列されている。 In addition to the above-described configuration, the semiconductor light-emitting device of the present invention can be combined with the following configurations. A plurality of first electrodes, the distance D 1 of the between the first electrode in the row direction, are arranged so as to be greater than the distance D 2 between the first electrodes in the column direction. The plurality of first electrodes are arranged at equal intervals in the row direction, the distance D 1 of the between the first electrode, the second conductive semiconductor layer from the nearest first electrode to the second side second window side greater than the distance D 3 to the end. Distance D 1 is a distance equal to or less than 2 times the D 3. The plurality of first electrodes are arranged at equal intervals in the column direction, the distance D 2 between the first electrode and the second conductive semiconductor layer terminating in the first window side nearest the first electrode to the first side equal to or smaller than the distance D 4 to. The plurality of first electrodes have the same size and shape. The first electrode has a substantially circular shape that is long along the first side . The first conductivity type semiconductor layer is an n-type gallium nitride compound semiconductor layer, and the second conductivity type semiconductor layer is a p-type gallium nitride compound semiconductor layer. The semiconductor light emitting device is a flip chip device. The first electrodes are arranged in a grid of two columns along the first side and three rows along the second side.
さらに、このような半導体発光素子と、半導体発光素子が載置される配線基板と、を有する発光装置とすることもできる。配線基板は、半導体発光素子の第1電極と接続される第1配線電極と、第2電極と接続される第2配線電極とを有し、第1及び第2配線電極は、半導体発光素子の第2辺の長さ方向に直線状に伸びた形状である。半導体発光素子は、発光層を有し、配線基板側から、第2導電型半導体層、発光層、第1導電型半導体層の順に設けることができ、第2電極と接続する第2配線電極の少なくとも一部は、平面視において、第1配線電極よりも前記半導体発光素子の外側に、第1配線電極よりも広い幅で設けることもできる。 Furthermore, a light-emitting device having such a semiconductor light-emitting element and a wiring board on which the semiconductor light-emitting element is mounted can be provided. The wiring substrate has a first wiring electrode connected to the first electrode of the semiconductor light emitting element, and a second wiring electrode connected to the second electrode. The first and second wiring electrodes are formed of the semiconductor light emitting element. The shape extends linearly in the length direction of the second side. The semiconductor light-emitting element has a light-emitting layer, and can be provided in order of the second conductive semiconductor layer, the light-emitting layer, and the first conductive semiconductor layer from the wiring board side, and the second wiring electrode connected to the second electrode. At least a part of the light emitting element can be provided outside the semiconductor light emitting element with a width wider than that of the first wiring electrode in plan view.
本発明によれば、素子内の電位差を小さくして順電圧を低減でき、発光効率の向上した半導体発光素子とすることができる。 According to the present invention, a forward voltage can be reduced by reducing a potential difference in the element, and a semiconductor light emitting element with improved luminous efficiency can be obtained.
以下に、本発明の半導体発光素子の実施の形態を図面に基づいて詳細に説明する。 Embodiments of a semiconductor light emitting device according to the present invention will be described below in detail with reference to the drawings.
〔実施の形態1〕
本実施形態の半導体発光素子100は、図1及び図2に示すように、透光性の基板1上に、第1導電型半導体層2、発光層10、第2導電型半導体層3がこの順に積層されている。第1導電型半導体層2には第1電極4が形成され、第2導電型半導体層3には第2電極5が形成されている。半導体発光素子100は平面視で略正方形である。また、第2導電型半導体層3及び発光層10と、第1導電型半導体層2の一部が除去されて、第1導電型半導体層2の表面が露出しており、この露出表面に第1電極4が形成されている。つまり、第1電極4及び第2電極5は、半導体層の同一面側に配置されている。また、第2電極5は、第1電極4の周囲を囲むように配置されており、第1電極4は、素子の第1辺11に沿って長い形状であり、第1辺11に沿って2列、第1辺に隣接する第2辺12に沿って3行の格子状に配列されている。
[Embodiment 1]
As shown in FIGS. 1 and 2, the semiconductor
第1電極4は、このように、第1辺11に沿ってx列(x≧2)、第2辺12に沿ってy行(y>x)の格子状に配列される。また、第1電極4の形状は、長手方向と短手方向とが存在する形状であり、その長手方向は第1辺11に沿っている。つまり、第1電極4は行方向に長い。このような第1電極4を、第1辺11に沿った列よりも第2辺12に沿った行が多くなるように配列することで、好適に電流を広げることができ、素子全体の電流分布を均一化して電位差を小さくでき、順電圧を低減することができる。また、第1電極をこのような形状及び配置とすることで、延伸部を必要とせずに電流分布を均一化することができ、発光面積を広くすることができる。したがって、上述の構成とすることで、電流分布の偏りを緩和して発光強度分布を均一化でき、また、第1電極の面積の増大を抑制して広い発光面積を確保すると共に順電圧を低減し、発光効率を向上させることができる。
Thus, the
第1電極4は、素子全体にほぼ均等に配置することが好ましい。これにより、素子全体に均一に電流が流れることができ、また、第1電極はバンプなどの導電性部材を設けて外部の電極と接続する外部電極接続部とすることができるので、熱抵抗を低減することができる。第1電極4は、完全に等間隔に配置するよりも、図1の素子のように、第1電極4の長手方向における第1電極間の距離を他の第1電極間の距離よりも大きくすることが好ましい。つまり、格子配置の行方向における第1電極間の距離D1が、列方向における第1電極間の距離D2よりも大きくなるように配置することが好ましい。
It is preferable that the
また、第1電極は、行方向における第1電極間の距離D1が、第2辺12に最も近い第1電極4aから第2辺側の第2導電型半導体層3終端までの距離D3よりも大きくなるように配置することが好ましい。これは、以下の理由による。つまり、素子内において、電流が発光層を含む発光領域に効率的に広がる範囲は、第1電極の端部からほぼ一定であると考えられる。この範囲から外れてしまう領域では電流密度が小さく、逆に重複する領域では電流が集中してしまう傾向にある。さらには、このような電流広がりの範囲内に半導体層の素子外縁終端部が含まれる場合にも電流が集中しやすい傾向にある。このため、上述の構成とすることで、隣接する第1電極4a及び4bの電流広がりの範囲が重複しにくい構造とすることができる。また、第1電極間の距離が離れすぎると電極間に電流密度の低い領域ができてしまうため、距離D1は距離D3の2倍以下とすることが好ましい。また、列方向においては、複数の第1電極4を等間隔に配置することが好ましく、図1に示す第1電極間の距離D2は、第1辺11に最も近い第1電極4aから第1辺側の第2導電型半導体層3終端までの距離D4とほぼ同じかそれよりも小さくすることができる。
Further, the first electrode, the distance D 1 of the between the first electrode in the row direction, the distance D 3 from the nearest
さらには、図1に示すように、第1辺11の長さ方向において隣接する第1電極4a及び4b間の距離D1が、第1電極と第1辺11の距離及び/または第1電極と第2辺12との距離よりも大きくなるように配置することができる。第1電極間は他の部分よりも電流が流れやすいため、このような配置とすることで、発光素子の全面に渡って、発光層10に均一に電流を投入することができる。また、半導体発光素子は、図1に示すように、第1辺11と第2辺12とがほぼ等しい長さであることが好ましく、このとき、第1電極の配置は、行数が列数に近い数とすることが好ましい。本実施形態では、列数に1加えた数を行数としている。
Furthermore, as shown in FIG. 1, the distance D 1 of the between the
第1電極は、素子の第1辺に沿った長手方向を有する形状であり、好ましくは第1辺11と平行な方向に長手方向を有する。各第1電極の長手方向は全て同じであることが好ましい。さらには、形状及び大きさは、全ての第1電極で同じであることが好ましい。また、その形状は、略円形状、楕円形状、長円形状などのオーバル形状とすることができる。第1電極には、ワイヤやバンプなどの導電性部材が設けられ、これを介して外部電極と接続されるが、このとき、導電性部材が特定の方向に伸びてしまうことがある。例えば、超音波接合を用いた場合にこのような傾向となり易い。そこで、本実施形態のように、各第1電極を同じ方向に長い形状とすることで、電極面積を必要以上に増大させることなく、導電性部材の接合時のずれを吸収することができる。このため、第1電極の長手方向の長さは、導電性部材の接合時のずれを考慮して設定することが好ましい。例えば、導電性部材を平面視で略真円形状に設ける場合は、第1電極の短手方向の長さを導電性部材の直径に対応したものとし、短手方向の長さに接合時のずれを加えたものを長手方向の長さをとすることができる。
The first electrode has a shape having a longitudinal direction along the first side of the element, and preferably has a longitudinal direction in a direction parallel to the
以下、本発明の各実施形態における各構成について詳述する。 Hereinafter, each configuration in each embodiment of the present invention will be described in detail.
(第1電極4、第2電極5)
第1電極4は、第1導電型半導体層2表面に設けられ、第2電極5は、第1電極4を囲むように第2導電型半導体層3に設けられる。特に第2導電型層3がp型窒化ガリウム系化合物半導体層である場合には、電流が面内方向に広がりにくいため、第2電極5を第2導電型層3のほぼ全面に設けることが好ましい。例えばMgがドープされたp型GaN層の抵抗値は0.1Ω・mm〜10Ω・mm程度である。第2電極5には、さらに、バンプなどの導電性部材と接続するための接続電極を設けることができる。第1電極4及び第2電極5の形成は、エッチング等の方法により第1導電型層2を露出させた後、蒸着法やスパッタリング法により行う。本実施形態において、第2電極5の材料は、発光素子の光を発光素子の透光性基板方向へ反射させるものを用いる。このような材料としては、例えば、Ag、Al、Rhが挙げられる。その他、p型半導体層の全面にITO(インジウム(In)とスズ(Sn)の複合酸化物)、ZnOのような酸化物導電膜や、Ni/Au等の金属薄膜などの透光性電極を形成することができる。
(
The
(第1導電型半導体層2、第2導電型半導体層3)
第1及び第2導電型半導体層としては、GaNやその他の半導体を使用したものを挙げることができ、例えば窒化ガリウム系化合物半導体(InXAlYGa1−X−YN、0≦X、0≦Y、X+Y≦1)が好適に挙げられる。半導体層の構造としては、MIS接合、PIN接合やpn接合などを有するホモ構造、ヘテロ構造あるいはダブルへテロ構成のものが挙げられる。半導体層の材料やその混晶比によって発光波長を種々選択することができる。第1導電型半導体層と第2導電型半導体層との間に、半導体活性層を量子効果が生ずる薄膜に形成させた単一量子井戸構造や多重量子井戸構造を有する構造とすることもできる。窒化物半導体を使用した場合、半導体層の成長用基板にはサファイア、スピネル、SiC、Si、ZnO等の材料が好適に用いられ、結晶性の良い窒化物半導体を量産性よく形成させるためにはサファイア基板を用いることが好ましい。第1及び第2導電型半導体層において、第1導電型とは、p型またはn型を指し、第2導電型とは、第1導電型とは異なる導電型、つまりn型またはp型を示す。好ましくは、第1導電型半導体層がn型窒化ガリウム系化合物半導体層であり、第2導電型半導体層がp型窒化ガリウム系化合物半導体層である。これらの半導体層は、通常、n型またはp型の不純物をドーピングすることで、n型またはp型の半導体層とすることができる。
(First conductivity
Examples of the first and second conductive semiconductor layers include those using GaN and other semiconductors, such as gallium nitride compound semiconductors (In X Al Y Ga 1-XY N, 0 ≦ X, Preferred examples include 0 ≦ Y and X + Y ≦ 1). Examples of the structure of the semiconductor layer include a homostructure having a MIS junction, a PIN junction, a pn junction, etc., a heterostructure, or a double hetero configuration. Various emission wavelengths can be selected depending on the semiconductor layer material and the mixed crystal ratio. A structure having a single quantum well structure or a multiple quantum well structure in which a semiconductor active layer is formed in a thin film that generates a quantum effect between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer may be used. When a nitride semiconductor is used, a material such as sapphire, spinel, SiC, Si, ZnO or the like is preferably used for the growth substrate of the semiconductor layer. In order to form a nitride semiconductor with good crystallinity with high productivity It is preferable to use a sapphire substrate. In the first and second conductivity type semiconductor layers, the first conductivity type refers to p-type or n-type, and the second conductivity type refers to a conductivity type different from the first conductivity type, that is, n-type or p-type. Show. Preferably, the first conductivity type semiconductor layer is an n-type gallium nitride compound semiconductor layer, and the second conductivity type semiconductor layer is a p-type gallium nitride compound semiconductor layer. These semiconductor layers can be converted into n-type or p-type semiconductor layers by doping with n-type or p-type impurities.
(保護膜)
半導体発光素子には、絶縁性の保護膜を形成することもできる。図3に、各電極上に開口部を有する保護膜30を形成した半導体発光素子の例を示す。図3(a)が正面図、図3(b)が背面図、図3(c)が左側面図、図3(d)が右側面図、図3(e)が平面図、図3(f)が底面図をそれぞれ示す。なお、図3(b)に示す背面図では、透光性の基板1を通して、各電極が見えている。また、図3に示す素子は、第2電極として、第2導電型半導体層表面のほぼ全面を覆う全面電極と、全面電極を覆うカバー電極とを形成している。図3において斜線で示す保護膜30は、各第1電極4及び第2電極5上に略円形状の開口部を有し、各開口部では電極の表面が露出している。保護膜30の開口部内で露出した各電極表面には、バンプなどの導電性部材が形成され、パッケージの導体配線等と接続され、通電される。保護膜の開口部の形状は、特に限定されるものではなく、各電極表面にバンプなどの導電性部材を形成することができる形状や大きさであればよい。図3(a)に示すように、電極上に形成される導電性部材の形状に対応したものとすると、開口部の面積の増大を抑制することができ、素子の上面を好適に保護することができる。また、このように、第1電極上の開口部と第2電極上の開口部とが独立した形状とすると、導電性部材の位置ズレなどによる各電極間の短絡を防止でき、短絡しにくい素子とできる。また、第2電極上の開口部をこのように配置することで、バンプを素子全体にほぼ均等に配置できるので、熱抵抗を低減することができる。
(Protective film)
An insulating protective film can also be formed on the semiconductor light emitting element. FIG. 3 shows an example of a semiconductor light emitting device in which a
(半導体発光素子)
半導体発光素子は、平面視で矩形の素子を用いることができ、素子の平面視形状に沿って第1電極は格子状配置される。本発明の効果は、素子の第1辺とそれに隣接する第2辺はほぼ同じ長さである場合に得られやすい。好ましくは略正方形とする。本実施形態では、半導体発光素子は、透光性基板側、つまり電極形成面の対向面側から光を取り出すフリップチップ実装用の素子とすることが好ましい。フリップチップ実装用の素子であれば、電極形成面から光を取り出すフェースアップ実装用の素子と比べて、第2の電極の膜厚を厚くしたり、第2の電極の外部電極との接続領域を均等に配置したりできるため、第2導電型半導体層全体に均一に電流を広げやすい。このため、第1の電極の配置によって素子全体の電流分布を均一化でき、本発明の効果が得られやすい。
(Semiconductor light emitting device)
As the semiconductor light emitting element, a rectangular element can be used in plan view, and the first electrodes are arranged in a grid pattern along the plan view shape of the element. The effect of the present invention is easily obtained when the first side of the element and the second side adjacent thereto are approximately the same length. Preferably it is substantially square. In the present embodiment, the semiconductor light-emitting element is preferably a flip-chip mounting element that extracts light from the translucent substrate side, that is, the surface facing the electrode forming surface. In the case of an element for flip chip mounting, the thickness of the second electrode is increased or the connection region between the second electrode and the external electrode is compared with an element for face-up mounting that extracts light from the electrode formation surface. Can be evenly arranged, and it is easy to spread the current uniformly over the entire second conductive semiconductor layer. For this reason, the current distribution of the entire element can be made uniform by the arrangement of the first electrode, and the effects of the present invention can be easily obtained.
〔実施の形態2〕
図4に示す半導体発光素子は、第1電極4が、第1辺11に沿って3列、第2辺12に沿って4行、格子状に配列されている。その他の各構成は、実施の形態1と同様のものを採用できる。このように、第1電極4の数や配置は、第1電極の大きさや素子の大きさ等に対応して変更することができる。また、このように行方向においても第1電極を等間隔に配置することが好ましい。
[Embodiment 2]
In the semiconductor light emitting device shown in FIG. 4, the
〔実施の形態3〕
図5に示す半導体発光装置は、図1に示す半導体発光素子100を、配線基板500にフリップチップ実装したものである。図5に示す発光装置では、発光素子100の第1電極及び第2電極はそれぞれ、接続部13a及び13bで配線基板の基体51表面の第1配線電極50a及び第2配線電極50bに接続される。接続部13a及び13bとしては、バンプなどの導電部材を用いることができる。
[Embodiment 3]
The semiconductor light emitting device shown in FIG. 5 is obtained by flip-chip mounting the semiconductor
図6に、図5の発光装置にかかる配線基板の配線電極50a及び50bのパターンを示す。図5及び図6に示すように、第1配線電極50aは第1電極の配列に沿って、半導体発光素子の第2辺12の長さ方向に直線状に伸びており、第2配線電極50bも第1配線電極50aと同じ方向に同じく直線状に伸びている。このように配線電極の電流の流れる経路を略直線状にすることで、複雑に入り組んだ配線電極を設けたものよりも配線抵抗の低い発光装置とすることができる。また、各配線電極を第1電極の配列に沿って第2辺12の長さ方向に長い形状としているので、第1配線電極の面積を小さくして、第2配線電極の面積を大きくすることができる。このような配線電極とすることで、p電極と配線電極との接続部を多く設けることができ、特に、n型窒化ガリウム系化合物半導体層よりも電流が拡散しにくいp型窒化ガリウム系化合物半導体層を第2導電型半導体層とする場合に好ましい。本実施形態では、発光素子の第1電極が、第2辺方向における数が第1辺方向における数よりも多い格子状に配置されているので、このような配線電極とすることができる。
FIG. 6 shows patterns of the
また、図2に示す発光素子のように、第2電極5直下に発光層10を有する場合には、図5に示すように、第2電極と第2配線電極50bとを接続する接続部13bが、少なくとも第1電極と第1配線電極50aとを接続する接続部13aよりも素子の外側に配置されることが好ましい。これにより、接続部13bと接合する第2配線電極50bを、第1配線電極50aよりも素子外側に設けることができるので、第2配線電極50bの幅を広くすることができ、排熱効果を高めることができる。つまり、素子の電極と素子内部で接合する配線電極は素子構造により一定の幅以下に制限されるが、上述のような配線電極であれば、平面視において素子の外まで幅方向に延伸させることができるので、素子内部側の配線電極よりも幅の広いものとすることができる。具体的には、図5及び図6に示すように、素子外側の第2配線電極50bの幅を、素子内側の第2配線電極50bや第1配線電極50aの幅よりも広くすることができる。
In the case where the light emitting layer 10 is provided directly below the
また、図2に示すような発光素子の場合、第2電極5が第1電極4よりも発光層10に近く、また典型的にはこのような第2導電型半導体層3としてp型GaN系層が用いられることが多いため、第2電極5側の方が発熱しやすい傾向にある。このため、このような素子構造の場合、特に、排熱効果の高い第2配線電極が求められる傾向にあるので、上述のように第2配線電極を素子外側に設けたパターンとすることが好ましい。このような第2配線電極を素子外側に設けたパターンと、各配線電極を略直線状に伸ばしたパターンとは、いずれか一方のみを採用することもできるが、図5に示す半導体発光装置のように、両方を採用したパターンとすることがより好ましい。
In the case of the light emitting device as shown in FIG. 2, the
さらに、第2配線電極を、図5に示すように、平面視において半導体発光素子100から露出するような幅の広いものとすることで、発光素子の端面からの光を配線電極で反射させることができ、光取り出し効率の高い発光装置とすることができる。また、素子を複数配置する場合は、素子と素子の間にこのような幅の広い第2配線電極を設けると、隣接する素子間を覆うように配線電極を設けることができるので、両方の素子端面からの光を反射させることができ、好ましい。
Further, as shown in FIG. 5, the second wiring electrode is wide enough to be exposed from the semiconductor
また、素子の電極と配線電極とを電気的に接続する接続部は、任意の大きさのものを任意の位置に配置することができるが、接続部を素子全体に均一に配置すると、熱抵抗を低減することができる。具体的には、図5に示すように、第1電極4にそれぞれ対応して接続部13aを配置すると共に、第2電極5の接続部13bを、第1辺の長さ方向の列と第2辺の長さ方向の列がいずれも第1電極4よりも1つ多い格子状に配列することで、第1電極4の接続部13aと第2電極5の接続部13bとを素子全体に均一に配置することができる。
In addition, the connection part for electrically connecting the electrode of the element and the wiring electrode can be arranged in an arbitrary size at an arbitrary position. However, if the connection part is uniformly arranged on the entire element, the thermal resistance Can be reduced. Specifically, as shown in FIG. 5, the
なお、図5における接続部13a及び13bは、発光素子100の各電極と配線基板各配線電極とが接続される位置を模式的に示したものであり、例えば、図3に示すように、この領域を開口させた保護膜30を設けて、その開口内にバンプを設けて素子の電極と配線電極とを接続することができる。
Note that the connecting
(配線基板)
配線電極の材料とする金属は、AuやAlなどが用いられる。Alのように反射率の高い銀白色の金属とすると、発光素子からの光が配線基板と反対側の方向に反射され、発光装置の光取り出し効率が向上するため好ましい。ここで、配線電極の材料とする金属は、金属相互間の接着性の良さ、いわゆる濡れ性等を考慮して選択されることが好ましい。例えば、Auバンプを介して、Auを含む半導体発光素子の電極と接合するとき、配線電極は、AuまたはAuを含む合金とする。
(Wiring board)
Au, Al, or the like is used as the metal for the wiring electrode. A silver-white metal with high reflectivity such as Al is preferable because light from the light-emitting element is reflected in a direction opposite to the wiring substrate, and the light extraction efficiency of the light-emitting device is improved. Here, the metal used as the material of the wiring electrode is preferably selected in consideration of good adhesion between metals, so-called wettability and the like. For example, when bonding to an electrode of a semiconductor light emitting element containing Au via an Au bump, the wiring electrode is made of Au or an alloy containing Au.
図5及び図6に示される配線基板には、第1配線電極50aが、発光素子100の第1電極に対向する位置に設けられ、同様に、第2配線電極50bが、第2電極5に対向する領域に設けられている。ここで、図2に示すような発光素子は、半導体層の端部が電極などの遮光性部材から露出しているため、素子内の光はこのような半導体層端部からも出射され得る。具体的には、素子端部や、第1電極と第2電極との間の半導体層端部から、光が漏れることが考えられる。このため、このような領域に対向する配線基板の表面に配線電極を設けることで、漏れた光を配線電極で反射させ、発光装置の光束をさらに高めることができる。例えば図5に示す発光装置では、発光素子100の第1電極に接合する第1配線電極50aが第2電極に対向する位置まで延伸して設けられている。このような構成は、特に、配線基板の基体の材料として窒化アルミニウムなど発光素子からの光を吸収しやすいものを用いる場合に高い効果が得られる。
In the wiring substrate shown in FIGS. 5 and 6, the
(実施例1)
実施例1として、図1に示す構造と同様の半導体発光素子を用いる。本実施例に係る半導体発光素子は、1辺が約1mmである平面視で略正方形の素子である。サファイア基板上には窒化ガリウム系化合物半導体が積層されており、基板側から順に、n型半導体層、発光層、p型半導体層が積層されている。素子外周部分ではサファイア基板が露出されている。p型半導体層表面には、第2電極として、発光層からの光を反射する全面電極と、それを覆うカバー電極とパッド電極が設けられており、p型半導体層から露出されたn型半導体層表面には、第1電極として、n電極が、第1辺に沿って2列、第2辺に沿って3行の格子状に配列されている。第1電極は、全て同じ方向に長い略円形状であり、具体的には、2つの半円形状を線分で接続した形状である。また、各電極の材料としては、p側の全面電極はNi/Ag/Ni/Ti/Pt、カバー電極はAu、パッド電極はAu/Rh/Pt/Au/Ni、n電極はAl−Si−Cu/W/Pt/Au/Ni、をそれぞれ用いる。なお、Ni/Ag/Ni/Ti/Ptとは、半導体層側から順に、Ni、Ag、Ni、Ti、Ptを積層して形成することを示す。このような半導体発光素子についてシミュレーションにより順電圧を求めると、約3.4Vと推定される。本実施例の素子は、第1電極を素子の辺に沿って2列と3行の格子状に配列することで、順電圧の低い高効率の素子とすることができる。
Example 1
As Example 1, a semiconductor light emitting element having the same structure as that shown in FIG. 1 is used. The semiconductor light emitting device according to this example is a substantially square device in a plan view having one side of about 1 mm. A gallium nitride compound semiconductor is stacked on the sapphire substrate, and an n-type semiconductor layer, a light emitting layer, and a p-type semiconductor layer are stacked in this order from the substrate side. A sapphire substrate is exposed at the outer periphery of the element. On the surface of the p-type semiconductor layer, as a second electrode, a full-surface electrode that reflects light from the light-emitting layer, and a cover electrode and a pad electrode that cover the electrode are provided, and the n-type semiconductor exposed from the p-type semiconductor layer On the surface of the layer, n electrodes are arranged as a first electrode in a lattice pattern of two columns along the first side and three rows along the second side. The first electrodes have a substantially circular shape that is long in the same direction. Specifically, the first electrodes have a shape in which two semicircular shapes are connected by line segments. As materials for each electrode, the p-side full-surface electrode is Ni / Ag / Ni / Ti / Pt, the cover electrode is Au, the pad electrode is Au / Rh / Pt / Au / Ni, and the n-electrode is Al—Si—. Cu / W / Pt / Au / Ni are used respectively. Note that Ni / Ag / Ni / Ti / Pt indicates that Ni, Ag, Ni, Ti, and Pt are stacked in this order from the semiconductor layer side. When a forward voltage is obtained by simulation for such a semiconductor light emitting device, it is estimated to be about 3.4V. The element of the present embodiment can be a highly efficient element with a low forward voltage by arranging the first electrodes in a grid of two columns and three rows along the side of the element.
(実施例2)
また、実施例1とp側パッド電極を省略してカバー電極をNi/Au/Niとした以外は同様の素子を、2つ並べて、配線基板にフリップチップ実装した実施例2の発光装置を、図7に示す。第1配線電極50aと第2配線電極50bは図5及び図6に示すものとほぼ同じ形状であるが、図7に示す発光装置では、2つの発光素子を直列接続するために、第3配線電極50cを設けている。第3配線電極50cも、第1及び第2配線電極50a及び50bと同様に、同じ方向に略直線状に伸びており、図7において、左の素子側では第1電極と接続し、右の素子側では第2電極と接続する。第3配線電極50cの第2電極と接続する部分は、その幅を他の配線部分よりも広くして2つの素子間の基体表面を覆っているので、2つの素子端面からの光を反射させることができ、光取り出し効率の高い発光装置とすることができる。このような発光装置を2つ並べると、順電圧が約14.1V、光束が約476.8lmである。
(Example 2)
In addition, the light emitting device of Example 2 in which the same elements as those in Example 1 except that the p-side pad electrode was omitted and the cover electrode was changed to Ni / Au / Ni were arranged side by side and flip-chip mounted on the wiring board. As shown in FIG. The
1 基板
2 第1導電型半導体層
3 第2導電型半導体層
4、4a、4b 第1電極
5 第2電極
10 発光層
11 第1辺
12 第2辺
13a、13b 接続部
100 半導体発光素子
30 保護膜50a 第1配線電極
50b 第2配線電極
51 基体
81 n側の電極の給電部
82 p側の電極の給電部
DESCRIPTION OF
Claims (12)
第1導電型半導体層と、第2導電型半導体層と、前記第1導電型半導体層に設けられた複数の第1電極と、前記第2導電型半導体層に設けられた第2電極と、を有し、
前記第1導電型半導体層、前記第2導電型半導体層、および前記第2電極は、前記第1電極を囲んでおり、前記第1電極と前記第2電極は同一面側に設けられており、
前記第1電極は、前記第1辺に沿って長い形状であり、且つ、前記第1辺に沿ってx列(x≧2)、前記第2辺に沿ってy行(y>x)、の格子状に配列されている半導体発光素子。 A semiconductor light emitting element having a substantially square shape in a plan view having at least a first side and a second side adjacent to the first side,
A first conductivity type semiconductor layer; a second conductivity type semiconductor layer; a plurality of first electrodes provided on the first conductivity type semiconductor layer; a second electrode provided on the second conductivity type semiconductor layer; Have
The first conductive semiconductor layer, the second conductive semiconductor layer, and the second electrode surround the first electrode, and the first electrode and the second electrode are provided on the same surface side. ,
The first electrode has a long shape along the first side, and x columns (x ≧ 2) along the first side, y rows (y> x) along the second side, Semiconductor light-emitting elements arranged in a grid pattern.
前記配線基板は、前記半導体発光素子の前記第1電極と接続される第1配線電極と、前記第2電極と接続される第2配線電極とを有し、
前記第1及び第2配線電極は、前記半導体発光素子の前記第2辺の長さ方向に直線状に伸びた形状である発光装置。 The semiconductor light emitting element according to any one of claims 1 to 10 , and a wiring board on which the semiconductor light emitting element is placed,
The wiring board has a first wiring electrode connected to the first electrode of the semiconductor light emitting element, and a second wiring electrode connected to the second electrode,
The first and second wiring electrodes are light emitting devices having a shape extending linearly in the length direction of the second side of the semiconductor light emitting element.
前記第2電極と接続する前記第2配線電極の少なくとも一部は、平面視において、前記第1配線電極よりも前記半導体発光素子の外側に、前記第1配線電極よりも広い幅で設けられている請求項11に記載の発光装置。 The semiconductor light emitting element has a light emitting layer, and is provided in order of the second conductive semiconductor layer, the light emitting layer, and the first conductive semiconductor layer from the wiring board side,
At least a part of the second wiring electrode connected to the second electrode is provided on the outer side of the semiconductor light emitting element with a width wider than the first wiring electrode in plan view. The light emitting device according to claim 11 .
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008159821A JP5125795B2 (en) | 2007-07-18 | 2008-06-19 | Semiconductor light emitting element and light emitting device |
US12/216,464 US7939836B2 (en) | 2007-07-18 | 2008-07-03 | Semiconductor light emitting element |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007187686 | 2007-07-18 | ||
JP2007187686 | 2007-07-18 | ||
JP2007272377 | 2007-10-19 | ||
JP2007272377 | 2007-10-19 | ||
JP2008159821A JP5125795B2 (en) | 2007-07-18 | 2008-06-19 | Semiconductor light emitting element and light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009117796A JP2009117796A (en) | 2009-05-28 |
JP5125795B2 true JP5125795B2 (en) | 2013-01-23 |
Family
ID=40784543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008159821A Active JP5125795B2 (en) | 2007-07-18 | 2008-06-19 | Semiconductor light emitting element and light emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5125795B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5429094B2 (en) * | 2010-07-29 | 2014-02-26 | 日亜化学工業株式会社 | Mounting substrate for semiconductor light emitting element and semiconductor light emitting device using the mounting substrate |
JP5849388B2 (en) * | 2010-11-04 | 2016-01-27 | サンケン電気株式会社 | Semiconductor light emitting device |
JP5784939B2 (en) * | 2011-03-17 | 2015-09-24 | スタンレー電気株式会社 | Light emitting device, light emitting device module, and vehicle lamp |
JP5720601B2 (en) * | 2012-02-14 | 2015-05-20 | 豊田合成株式会社 | Semiconductor light emitting device |
KR102099439B1 (en) * | 2013-10-08 | 2020-04-09 | 엘지이노텍 주식회사 | Light emitting Device, and package including the deivce |
JP6729025B2 (en) * | 2016-06-14 | 2020-07-22 | 日亜化学工業株式会社 | Light emitting device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6828596B2 (en) * | 2002-06-13 | 2004-12-07 | Lumileds Lighting U.S., Llc | Contacting scheme for large and small area semiconductor light emitting flip chip devices |
JP4345591B2 (en) * | 2004-06-30 | 2009-10-14 | 豊田合成株式会社 | Light emitting device |
-
2008
- 2008-06-19 JP JP2008159821A patent/JP5125795B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009117796A (en) | 2009-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6679559B2 (en) | Photoelectric element | |
JP7001728B2 (en) | Photoelectric element | |
CN107579140B (en) | Light emitting diode | |
EP2565944B1 (en) | Semiconductor light emitting device | |
US6486499B1 (en) | III-nitride light-emitting device with increased light generating capability | |
US7939836B2 (en) | Semiconductor light emitting element | |
US6573537B1 (en) | Highly reflective ohmic contacts to III-nitride flip-chip LEDs | |
US6514782B1 (en) | Method of making a III-nitride light-emitting device with increased light generating capability | |
US9478526B2 (en) | Light emitting module | |
JP6760921B2 (en) | Light emitting diode | |
US10304998B2 (en) | Light emitting diode chip and light emitting device having the same | |
JP5849388B2 (en) | Semiconductor light emitting device | |
JP2003110148A (en) | Semiconductor light-emitting device | |
JP5125795B2 (en) | Semiconductor light emitting element and light emitting device | |
JP2010519744A (en) | Light emitting chip provided with at least one semiconductor substrate | |
JP5141086B2 (en) | Semiconductor light emitting device | |
JP2008288552A (en) | Light emitting device | |
JP2011166145A (en) | Light emitting device | |
KR20140023512A (en) | Nitride light emitting device | |
KR102550006B1 (en) | Light emitting diode | |
KR101087970B1 (en) | Semiconductor light emitting device | |
JP5701921B2 (en) | Light emitting element | |
KR101976450B1 (en) | Light emitting device and light emitting device package | |
TWI423479B (en) | Light-emitting element | |
KR20180122884A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110518 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121015 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5125795 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |