KR102544622B1

KR102544622B1 - 무프레임 랜덤 액세스 이미지 감지

Info

Publication number: KR102544622B1
Application number: KR1020180141049A
Authority: KR
Inventors: 개리 에이. 레이; 벤틀리 이. 노던
Original assignee: 더 보잉 컴파니
Priority date: 2017-11-16
Filing date: 2018-11-15
Publication date: 2023-06-15
Also published as: KR20190056326A; EP3487164A1; AU2018253492A1; JP2019092155A; AU2018253492B2; CN109803073B; US20190147560A1; CN109803073A; JP7405505B2; US10540733B2

Abstract

무프레임 랜덤 액세스 이미지 감지를 위한 방법 및 장치가 제공된다. 픽셀 검출기들의 배열 내의 픽셀 검출기를 식별하는 명령들 및 픽셀 검출기에 대한 통합 명령들이 이미지 검출기 제어기에 의해 수신될 수 있다. 픽셀 검출기에 의한 통합은 픽셀 검출기에 의해 픽셀 데이터를 생성하도록 통합 명령들에 의해 정의된 대로 제어될 수 있다. 픽셀 데이터는 픽셀 검출기로부터 판독될 수 있다.

Description

무프레임 랜덤 액세스 이미지 감지{FRAMELESS RANDOM-ACCESS IMAGE SENSING}

[0001] 본 개시내용은 일반적으로 이미지 감지에 관한 것이다. 보다 구체적으로, 본 개시내용은 배열 내의 픽셀 검출기들이 개별적으로 어드레싱되고 제어될 수 있는 이미징 시스템 및 방법에 관한 것이다.

[0002] 초점면 배열(FPA: focal plane array)은 렌즈의 초점면에 광 감지 엘리먼트들의 배열로 구성된 이미지 감지 디바이스이다. 초점면 배열은 응시(staring) 배열로도 또한 알려질 수 있다. 초점면 배열 내의 광 감지 엘리먼트들은 광 감지 엘리먼트들의 배열에 의해 형성된 이미지의, 일반적으로 픽셀들이라 하는 화상 엘리먼트들에 해당한다. 예를 들어, 제한 없이, 광 감지 엘리먼트들의 배열 내의 각각의 광 감지 엘리먼트는 초점면 배열에 의해 형성된 이미지의 픽셀을 생성할 수 있다. 초점면 배열 내의 광 감지 엘리먼트들의 배열은 일반적으로 광 감지 엘리먼트들의 직사각형 배열 일 수 있다.

[0003] 초점면 배열들은 일반적으로 이미징 목적들로 사용된다. 예를 들어, 제한 없이, 휴대 전화 또는 다른 소비자 제품 상의 디지털 카메라는 초점면 배열을 사용하여 스틸 이미지들 및 비디오 이미지들을 생성할 수 있다. 초점면 배열들은 또한 상용, 과학, 교육, 군사 및 임의의 다른 적절한 이미징 목적으로 이미징 디바이스들로서 사용될 수 있다.

[0004] 초점면 배열들은 또한 비-이미징 목적들로도 사용될 수 있다. 예를 들어, 제한 없이, 초점면 배열들은 분광계, 라이다(lidar) 및 파면(wave-front) 감지를 위한 디바이스들에 사용될 수 있다. 초점면 배열들의 다른 비-이미징 애플리케이션들은 예를 들어, 군용 및 민간 항공기를 위협할 수 있는 미사일들의 접근을 추적하는 데 사용될 수 있는 적외선 위협 센서들 및 자유 공간 레이저 통신 수신기 배열들을 제한 없이 포함할 수 있다.

[0005] 초점면 배열들은 다양한 서로 다른 광 주파수 범위들의 광을 검출하도록 구성될 수 있다. 예를 들어, 오늘날 제조되는 거의 모든 휴대 전화 및 SLR 카메라에 가시적 FPA들이 있다. 이들은 일반적으로 검출기 및 검출기의 판독 회로가 동일한 칩 상에 있는 단일 칩 실리콘(Si) 상보형 금속 산화물 반도체(CMOS: complementary metal-oxide-semiconductor) 또는 전하 결합 소자(CCD: charge-coupled device) 배열들이다.

[0006] 적외선 FPA들은 장면 내의 사람들 또는 공중을 날아다니고 있는 제트 항공기와 같은 "강렬한(hot)" 객체들을 추적하고 검출기들에 보다 이국적인 자료들을 사용하는 데 사용된다. 이 경우, 판독 집적 회로(ROIC: readout integrated circuit)는 2개의 상당히 서로 다른 자료 부류들의 제조 불일치로 인해 검출기 배열과 결합되는 별도의 Si CMOS 칩일 수 있다.

[0007] 초점면 배열들 및 다른 이러한 이미지 검출기들에 의해 제공되는 이미지 데이터의 수집 및 처리는 일부 애플리케이션들에 대해서는 최적에 못 미칠 수 있다. 따라서 앞서 논의한 문제들뿐만 아니라, 다른 가능한 문제들 중 적어도 일부를 고려하는 방법 및 장치에 대한 필요성이 있을 수 있다.

[0008] 예시적인 일 실시예에서, 랜덤 액세스 이미지 감지 방법은, 픽셀 검출기들의 배열 내의 픽셀 검출기를 식별하는 명령들 및 픽셀 검출기에 대한 통합 명령들을 수신하는 단계를 포함한다. 픽셀 검출기에 의한 통합은 픽셀 검출기에 의해 픽셀 데이터를 생성하도록 통합 명령들에 의해 정의된 대로 제어된다. 픽셀 데이터는 픽셀 검출기로부터 판독된다.

[0009] 다른 예시적인 실시예에서, 장치는, 픽셀 검출기들의 배열 내의 픽셀 검출기를 식별하는 데이터 처리 시스템으로부터의 명령들 및 픽셀 검출기에 대한 통합 명령들을 수신하고, 픽셀 검출기에 의해 픽셀 데이터를 생성하도록 통합 명령들에 의해 정의된 대로 픽셀 검출기에 의한 통합을 제어하고, 그리고 픽셀 검출기로부터 데이터 처리 시스템으로 픽셀 데이터를 전송하도록 구성된 이미지 검출기 제어기를 포함한다.

[0010] 또 다른 예시적인 실시예에서, 장치는 이미지 검출기 제어기, 이미지 검출기 제어기에 대한 컴퓨터 인터페이스, 및 픽셀 검출기들의 배열 내의 각각의 픽셀 검출기에 대한 픽셀 검출기 판독 회로를 포함한다. 이미지 검출기 제어기는, 픽셀 검출기들의 배열을 포함하는 이미지 검출기 내의 개개의 픽셀 검출기를 어드레싱하여 픽셀 검출기에 의한 통합을 제어하도록 그리고 픽셀 검출기로부터 픽셀 데이터를 판독하도록 구성된다. 이미지 검출기 제어기는, 이미지 검출기로부터 이미지 데이터를 얻기 위한 명령들을 컴퓨터 인터페이스를 통해 데이터 처리 시스템으로부터 수신하도록 그리고 컴퓨터 인터페이스를 통해 데이터 처리 시스템으로 이미지 데이터를 전송하도록 구성된다. 이미지 검출기 제어기는 픽셀 검출기에 대한 픽셀 검출기 판독 회로에 통합 값을 기록함으로써 픽셀 검출기에 의한 통합을 제어하도록 구성된다.

[0011] 특징들 및 기능들은 본 개시내용의 다양한 실시예들에서는 독립적으로 달성될 수 있고 또는 또 다른 실시예들에서는 결합될 수 있는데, 여기서 추가 세부사항들은 다음 설명 및 도면들을 참조로 확인될 수 있다.

[0012] 예시적인 실시예들의 특성으로 여겨지는 신규한 특징들은 첨부된 청구항들에서 제시된다. 그러나 예시적인 실시예들뿐만 아니라 이들의 선호되는 사용 모드, 추가 목적들 및 특징들 또한, 첨부 도면들과 함께 일독시 본 개시내용의 예시적인 실시예의 아래의 상세한 설명에 대한 참조에 의해 가장 잘 이해될 것이다.
[0013] 도 1은 예시적인 실시예에 따른 무프레임(frameless) 랜덤 액세스 이미지 센서 시스템의 블록도의 예시이다.
[0014] 도 2는 예시적인 실시예에 따른 무프레임 랜덤 액세스 이미지 센서 집적 회로 칩의 예시이다.
[0015] 도 3은 예시적인 실시예에 따른 무프레임 랜덤 액세스 이미지 센서 시스템에 대한 이미지 검출기의 블록도의 예시이다.
[0016] 도 4는 예시적인 실시예에 따른 무프레임 랜덤 액세스 이미지 센서 시스템에 대한 픽셀 검출기 판독 회로의 예시이다.
[0017] 도 5는 예시적인 실시예에 따른 무프레임 랜덤 액세스 이미지 센서 시스템에 대한 이미지 검출기 제어 기능들의 블록도의 예시이다.
[0018] 도 6은 예시적인 실시예에 따른 무프레임 랜덤 액세스 이미지 센서에 대한 판독 제어 기능의 예시이다.
[0019] 도 7은 예시적인 실시예에 따른 무프레임 랜덤 액세스 이미지 감지에 대한 타임라인의 예시이다.
[0020] 도 8은 예시적인 실시예에 따른 무프레임 랜덤 액세스 이미지 감지에 대한 다른 타임라인의 예시이다.
[0021] 도 9는 예시적인 실시예에 따른 데이터 처리 시스템의 블록도의 예시이다.

[0022] 예시적인 실시예들은 서로 다른 고려사항들을 인식하여 고려한다. 예를 들어, 예시적인 실시예들은 FPA들의 출력이 일반적으로 이미지들인 것으로 가정하고 따라서 FPA가 각각의 프레임 시간에서 단일 이미지를 생성한다는 것을 인식하여 고려한다. 그러나 많은 애플리케이션들에서, 이미지는 단일 화상으로 간주되는 것으로 여겨지는 것이 아니라, 그보다는 단일 픽셀들에서부터 상당히 서로 다른 특성들(범위, 밝기, 모션 등)을 가진 대형 픽셀 영역들에 이르는 크기들의 상당히 상이한 객체들의 개별 이미지들의 세트이며, 이상적으로는 서로 다른 샘플 시간들 및 서로 다른 신호대 잡음비(SNR: signal-to-noise ratio)들을 가진 개별 신호들로서 처리되어야 한다. 이는 표준 FPA들로는 불가능하다.

[0023] 예시적인 실시예들은 종래의 FPA들을 사용하는 기존의 솔루션들이 일반적으로 픽셀 단위가 아닌 프레임 단위로 픽셀들을 처리한다는 것을 인식하여 고려한다. 따라서 각각의 픽셀이 본질적으로 동시에 동일한 방식으로 처리되기 때문에 차선의 처리가 발생한다. 이것은 FPA의 결과적인 출력이 균일한 밝기를 가진 단일 고정 대상으로서 처리되는 경우에는 통상적으로 합리적이지만, 이것은 각각의 픽셀이 본질적으로 하나의 픽셀 크기의 "객체"를 관찰하는 독립적인 검출기인 보다 일반적인 경우를 무시한다. 이 픽셀 "객체"는 그 자체의 범위, 모션, 밝기 등을 가질 수 있으며 다른 모든 각각의 픽셀과 다르게 처리되어야 한다. 이에 반해, 종래의 FPA에서는, 전체 프레임이 동일한 픽셀 통합 시간으로 동시에 샘플링되고, 한 번에 추가 처리를 위해 표준 프로세서로 전송된다. 게다가, 각각의 픽셀은 프레임 시간당 한 번만 업데이트된다. 따라서 일부 픽셀들이 (더 짧은 통합 시간들을 갖는) 다른 픽셀들보다 더 자주 또는 프레임과 관련하여 서로 다른 업데이트 시간들에 샘플링될 필요가 있는 처리가 종래의 FPA들에서는 가능하지 않다.

[0024] 예시적인 실시예들은 새로운 초점면 배열 설계의 일부로서 표준 검출기 배열과 함께 판독 집적 회로의 수정된 설계를 사용함으로써 개개의 픽셀 단위 이미지 처리를 가능하게 함으로써 차선의 이미지 센서 처리의 이러한 일반적인 문제점을 해결한다.

[0025] 예시적인 실시예들은 무프레임 랜덤 액세스 이미지 센서(FRAIS: frameless random-access image sensor)를 제공한다. 이는 기존 픽셀 배열들에 대해서는 불가능했던 독립적인 픽셀 단위 센서 처리를 가능하게 한다. 픽셀 배열 내의 각각의 픽셀을 랜덤하게 액세스하고 제어하는 능력을 생성함으로써 독립적인 처리가 가능해진다. 이러한 액세스(판독과 기록 모두)는 독립적인 픽셀 셔터 시간 및 위상의 설정 그리고 인터페이스 및 하드웨어 제한들을 받는 임의의 원하는 레이트로의 픽셀 배열의 모든 또는 임의의 부분의 이미지 캡처를 가능하게 한다. 픽셀들은 이들의 융통성 있는 처리로 인해, 모든 픽셀들에 대한 공통 프레임 시간에서부터 프레임 시간이 전혀 없는 것에 이르기까지 많은 다양한 방식들로 처리될 수 있다.

[0026] 예시적인 실시예에 따른 무프레임 랜덤 액세스 이미지 센서는 픽셀 단위 센서 처리를 가능하게 함으로써 기존의 FPA들에서의 약점들을 극복할 수 있다. 예시적인 실시예들은 각각의 센서 픽셀이 서로 다른 통합 시간 및 통합 기간을 갖는 능력을 제공한다. 예시적인 실시예들은 아날로그-디지털 변환기(ADC: analog-to-digital converter) 이후에 각각의 픽셀에 단순한 회로만을 부가함으로써 구현될 수 있다. 예를 들어, 예시적인 실시예들은 전체 센서에 대해 단일 전역 칩 클록 및 출력 버퍼를 갖는 단순한 레지스터들 및 카운터들을 사용하여 구현될 수 있다. 예시적인 실시예들은 랜덤 액세스 메모리 타입 기록 동작들을 사용하여 개개의 픽셀들의 (전역 클록에 대한) 업데이트 레이트들 및 위상들을 변경하는 능력을 제공할 수 있다.

[0027] 예시적인 실시예에 따라 무프레임 랜덤 액세스 이미지 센서를 제어하는 이미지 처리 소프트웨어는 서로 다른 단일 객체들에 고유한 셔터 시간들 및 위상들을 사용하여 그러한 객체들을 나타낼 수 있는 픽셀들의 서로 다른 그룹들을 동적으로 처리 및 추적할 수 있다. 예시적인 실시예들은 다중 평면 액세스 방법의 사용을 통해 경계 문제들 없이 인터페이스의 전체 판독 레이트로 인접 픽셀들에 액세스하는 능력을 제공한다.

[0028] 예시적인 실시예들은 FRAIS 센서를 표준 랜덤 액세스 컴퓨터 메모리, 즉 DDRx SDRAM과 유사한 I/O 인터페이스와 통합하는 능력을 제공한다. 예시적인 실시예에 따른 무프레임 랜덤 액세스 이미지 센서에서의 ROIC의 전력 사용량은 센서 크기보다는 관심 신호들의 수에 비례하여, 많은 애플리케이션들에서 잠재적으로 전력을 감소시킨다.

[0029] 예시적인 실시예들은 모든 픽셀에 대한 공통 프레임 시간에서부터 프레임 시간이 전혀 없는 것에 이르기까지 매우 다양한 시퀀스들에서 이미지들 내의 픽셀들의 처리를 제공한다.

[0030] 도 1을 참조하면, 예시적인 실시예에 따라 무프레임 랜덤 액세스 이미지 센서 시스템의 블록도의 예시가 도시된다. 무프레임 랜덤 액세스 이미지 센서 시스템(100)은 이미지 검출기 제어기(102), 이미지 검출기(104), 이미지 검출기 판독 회로(106) 및 데이터 처리 시스템(108)을 포함할 수 있다.

[0031] 이미지 검출기(104)는 픽셀 검출기의 배열(110)을 포함할 수 있다. 픽셀 검출기들의 배열(110)은 임의의 적절한 구성으로 복수의 픽셀 검출기들(112)을 포함할 수 있다. 예를 들어, 제한 없이, 픽셀 검출기들의 배열(110)은 초점면 배열(114)을 포함할 수 있다.

[0032] 픽셀 검출기들의 배열(110) 내의 각각의 픽셀 검출기(116)는 다른 적절한 회로와 함께 광 센서(118) 및 통합 아날로그-디지털 변환기(120)를 포함할 수 있다. 예를 들어, 제한 없이, 광 센서(118)는 특정 파장들에서 광자들을 검출하고 광자들의 수와 관련하여 전기 전하, 전압 또는 저항을 생성하는 임의의 적절한 디바이스를 포함할 수 있다. 그 다음, 이러한 전하, 전압 또는 저항은 통합 아날로그-디지털 변환기(120)에 의해 측정되어 디지털화될 수 있다. 예를 들어, 제한 없이, 광 센서(118)에 의해 생성된 광전류는 누적되어 통합 아날로그-디지털 변환기(120)의 일부인 통합 커패시터에 저장될 수 있다. 따라서 통합 커패시터에 걸친 전압은 일정 기간의 시간에 걸쳐 저장된 광전자들에 비례한다. 일정 기간의 시간에 걸쳐 저장된 최대 전하는 전체 커패시턴스와 그 커패시터에 걸친 최대 허용 전압의 곱과 동일하다. 이 회로는 광 센서(118)와, 통합 아날로그-디지털 변환기(120) 내의 커패시터 사이에 저잡음 입력 증폭기를 포함하여, 검출기 바이어스를 후속 단위 셀 회로들로부터 절연시킬 수 있다.

[0033] 예시적인 실시예들에 따르면, 픽셀 검출기들의 배열(110) 내의 각각의 픽셀 검출기(116)는 개별적으로 어드레싱 가능할 수 있어, 각각의 픽셀 검출기(116)에 의한 통합(122)이 개별적으로 제어될 수 있고, 각각의 픽셀 검출기(116)로부터의 픽셀 데이터(124)가 개별적으로 획득될 수 있다. 예시적인 실시예에 따르면, 픽셀 검출기(116)의 통합(122)을 제어하는 것은 통합 시간(126), 통합 기간(128) 또는 이들 모두를 제어하는 것을 포함할 수 있다. 통합 시간(126)은 통합 아날로그-디지털 변환기(120)가 픽셀 검출기(116) 내의 광 센서(118)로부터의 출력을 통합하기 시작하는 시간이다. 통합 기간(128)은 통합 아날로그-디지털 변환기(120)가 통합 시간(126)에서 시작하여 픽셀 검출기(116) 내의 광 센서(118)로부터의 출력을 통합하는 지속기간이다. 픽셀 데이터(124)는 픽셀 검출기(116)로부터의 디지털 출력이다. 따라서 픽셀 데이터(124)는 통합 시간(126)에서 시작하여 통합 기간(128)에 걸쳐 통합 아날로그-디지털 변환기(120)에 의해 통합되는, 광 센서(118)로부터의 통합된 출력을 나타낸다.

[0034] 다중 평면(130)은 픽셀 검출기들의 배열(110) 내의 모든 픽셀 검출기들(112)의 서브세트를 포함할 수 있다. 다중 평면(130)은 픽셀 검출기들의 배열(110) 내의 픽셀 검출기(116) 및 픽셀 검출기(116)로부터의 지정된 거리(131) 내에 있는, 픽셀 검출기(116) 주위의 픽셀 검출기들(112)의 그룹에 의해 정의될 수 있다. 예시적인 실시예에 따르면, 다중 평면(130)의 중심에서 픽셀 검출기(116)만을 어드레싱하고 다수의 픽셀들로 지정된 픽셀 검출기(116)로부터의 거리(131)에 기초하여 다중 평면(130)의 크기를 표시함으로써 다중 평면(130) 내의 픽셀 검출기들(112)의 서브세트의 통합(122)이 제어될 수 있다. 이 경우, 다중 평면(130) 내의 모든 픽셀 검출기들(112)의 통합(122)이 동일하게 제어될 수 있다.

[0035] 예시적인 실시예에 따르면, 픽셀 검출기들의 배열(110) 내의 단일 픽셀 검출기(116)의, 복수의 픽셀 검출기들(112)의, 또는 모든 픽셀 검출기들(112)의 통합(122)이 제어될 수 있고, 픽셀 검출기들의 배열(110) 내의 단일 픽셀 검출기(116)로부터의, 복수의 픽셀 검출기들(112)의, 또는 모든 픽셀 검출기들(112)의 결과적인 픽셀 데이터(124)로부터 이미지(132)가 생성될 수 있다. 예를 들어, 제한 없이, 이미지(132)는 데이터 처리 시스템(108)에서의 이미지 처리(134)에 의해 픽셀 데이터(124)로부터 생성될 수 있다. 픽셀 검출기들(112)에 의한 통합(122)이 제어될 수 있고, 데이터 처리 시스템(108)에서 구현된 무프레임 랜덤 액세스 이미지 획득(136)에 의해 픽셀 검출기들(112)로부터의 픽셀 데이터(124)가 얻어질 수 있다. 예를 들어, 제한 없이, 이미지 처리(134) 및 무프레임 랜덤 액세스 이미지 획득(136)은 데이터 처리 시스템(108) 상에서 실행되는 하나 또는 그보다 많은 소프트웨어 프로그램들에 의해 구현될 수 있다.

[0036] 이미지 검출기 제어기(102) 및 이미지 검출기 판독 회로(106)는 설명된 방식으로 이미지 검출기(104) 내의 픽셀 검출기들(110)의 통합(122)을 제어하고 픽셀 검출기(110)로부터 픽셀 데이터(124)를 얻도록 데이터 처리 시스템(108)과 이미지 검출기(104) 사이의 인터페이스를 제공한다.

[0037] 이미지 검출기 제어기(102)는 컴퓨터 인터페이스(138)를 포함할 수 있다. 컴퓨터 인터페이스(138)는, 데이터 처리 시스템(108)으로부터 이미지 검출기 제어기(102)에 의해 명령들(140)을 수신하고 이미지 검출기 제어기(102)로부터 데이터 처리 시스템(108)으로 이미지 데이터(144)를 전송하도록 임의의 적절한 방식으로 구현될 수 있다. 예를 들어, 제한 없이, 컴퓨터 인터페이스(138)는 직접 메모리 액세스 인터페이스(139)의 형태로, 또는 임의의 다른 적절한 방식으로 구현될 수 있다.

[0038] 예를 들어, 제한 없이, 명령들(140)은, 픽셀 데이터(124)가 획득될 이미지 검출기(104) 내의 픽셀 검출기들(116)에 대응하는 픽셀들(141)을 식별할 수 있고, 식별된 픽셀들에 대한 통합(122)을 정의하는 통합 명령들(142)을 포함할 수 있다. 예를 들어, 제한 없이, 명령들(140)은 어드레스 라인들 상의 어드레스(143)에 의해 또는 임의의 다른 적절한 방식으로 픽셀들(141)을 식별할 수 있다. 명령들(140)에서 식별된 픽셀들은 데이터 처리 시스템(108)에 의해 이미지(132)를 생성하는 데 픽셀 데이터(124)가 사용될 픽셀 검출기들의 배열(110) 내의 픽셀 검출기들(112)의 원하는 세트들일 수 있다. 이미지 데이터(144)는 명령들(140)에 정의된 픽셀 검출기들(112)의 세트들로부터 획득된 픽셀 데이터(124)를 포함할 수 있다. 이미지 데이터(144)는 이미지(132)를 생성하기 위해 이미지 처리(134)에 의해 사용하기에 편리한 포맷으로 데이터 처리 시스템(108)에 제공될 수 있다.

[0039] 이미지 검출기 제어기(102)는 데이터 처리 시스템(108)으로부터 수신된 명령들(140)에 따라 이미지 검출기(104)를 제어하기 위해 이미지 검출기 제어 기능들(145)을 수행하도록 구성될 수 있다. 이로써 수행된 이미지 검출기 제어기(102) 및 이미지 검출기 제어 기능들(145)의 한 가지 가능한 구현의 일례가 아래에서 도 5 및 도 6을 참조로 보다 상세히 설명된다.

[0040] 이미지 검출기 판독 회로(106)는 이미지 검출기 제어기(102)와 이미지 검출기(104) 사이의 인터페이스를 제공한다. 이미지 검출기 판독 회로(106)는 픽셀 검출기들의 배열(110) 내의 각각의 픽셀 검출기(116)에 대해 하나의 픽셀 검출기 판독 회로(148)를 포함하는 복수의 픽셀 검출기 판독 회로들(146)을 포함할 수 있다. 픽셀 검출기 판독 회로(148)의 예시적인 구현은 아래에서 도 4를 참조로 보다 상세히 설명된다.

[0041] 도 1의 무프레임 랜덤 액세스 이미지 센서 시스템(100)의 예시는 예시적인 실시예들이 구현될 수 있는 방식에 대한 물리적 또는 구조적 제한들을 의미하는 것으로 여겨지는 것은 아니다. 예시된 것들에 추가로 또는 그 대신 다른 컴포넌트들이 사용될 수 있다. 일부 컴포넌트들은 선택적일 수 있다. 또한, 블록들은 일부 기능 컴포넌트들을 예시하기 위해 제시된다. 이러한 블록들 중 하나 또는 그보다 많은 블록은 예시적인 실시예로 구현될 때, 결합되거나, 분할되거나, 또는 결합되어 서로 다른 블록들로 분할될 수 있다.

[0042] 도 2를 참조하면, 예시적인 실시예에 따른 무프레임 랜덤 액세스 이미지 센서 집적 회로 칩의 예시가 도시된다. 칩 아웃라인(200)은 도 1의 무프레임 랜덤 액세스 이미지 센서 시스템(100)의 이미지 검출기 제어기(102)에 대한 신호 인터페이스의 일 구현의 예를 예시한다.

[0043] 예시적인 실시예에 따른 이미지 검출기에 대한 인터페이스는 많은 다른 전자 디바이스들 중에서도 컴퓨터들, 카메라들, 휴대 전화들 및 FPGA들에 사용되는 표준 DDR 메모리와 유사할 수 있다. 예시적인 실시예에 따른 무프레임 랜덤 액세스 이미지 센서 시스템은 이러한 타입의 인터페이스로 구축될 수 있고, DDR3 RAM과 동일한 타입들의 신호들 및 폼 팩터를 물리적으로 사용할 수 있다. 칩(200)에 제공되거나 칩(200)으로부터 제공되는 다양한 신호들은 표준 메모리에 존재하는 유사한 신호들의 모방으로 만들어질 수 있다.

[0044] 판독 및 기록 가능(read and write enable)(202)은 미리 정해진 어드레스에서 판독 또는 기록을 발생시키는 신호일 수 있다.

[0045] 판독/기록 선택(204)은 판독을 수행할지 아니면 기록을 수행할지를 선택할 수 있다.

[0046] 판독/기록 어드레스 라인들(206)은 판독 또는 기록을 위한 픽셀 어드레스를 식별할 수 있다. 이러한 라인들은 이 예에서 두 목적들 모두에 사용된다.

[0047] 판독 데이터 라인들(208)은 I/O 인터페이스의 일부로서 선택된 수의 픽셀들에 대한 센서 및 태그 데이터를 갖는 라인들이다.

[0048] 기록 데이터 라인들(210)은 각각의 픽셀에 대한 제어 데이터를 무프레임 랜덤 액세스 이미지 센서 시스템에 송신하는 라인들이다.

[0049] 출력 어드레스 라인들(212)은 출력되는 각각의 픽셀 값에 대한 출력 픽셀 어드레스를 생성하는 라인들이다. 이것은 무프레임 랜덤 액세스 이미지 센서 시스템을 제어하고 있는 프로세서의 메모리에 값을 저장하기 위한 직접 메모리 액세스로서 사용된다.

[0050] 클록(214)은 프로세서에 센서를 인터페이싱하는 것과 연관된 외부 인터페이스 클록과 픽셀 및 관련 센서 기능들을 제어하는 내부 통합 클록 모두를 생성하는 전역 클록 신호이다.

[0051] 도 3을 참조하면, 예시적인 실시예에 따라 무프레임 랜덤 액세스 이미지 센서 시스템에 대한 이미지 검출기의 일 실시예의 블록도의 예시가 도시된다. 이미지 검출기(300)는 도 1의 이미지 검출기(104)의 일 구현의 예이다.

[0052] 예시적인 실시예에 따르면, 이미지 검출기(300)는 바람직하게는, 픽셀(304)마다 하나의 아날로그-디지털 변환기(302)를 포함한다. 이는 단일 칩 형태 또는 멀티 칩 형태로 이루어질 수 있다. 예를 들어, 제한 없이, 이미지 검출기(300)는 픽셀 내 신호 디지털화를 수행함으로써 종래의 아날로그 초점면 배열들의 한계들을 극복할 수 있는 디지털 초점면 배열(DFPA: digital focal plane array) 아키텍처를 포함할 수 있다. DFPA는 더 큰 동적 범위, 더 빠른 저잡음 전체 디지털 판독, 및 감소된 센서 SWaP를 위한 그리고 새로운 감지 방식들의 개발을 위한 온-칩 처리를 가능하게 한다. 이 기술적 접근 방식은 저전력 아날로그-디지털 변환 회로들은 물론, 저전력 카운터들 및 시프트 레지스터들과 같은 간단하고 콤팩트한 회로들을 이용함으로써 20㎜ 피치 이하의 저전력 설계들을 가능하게 한다. 예시적인 실시예들은 픽셀(304)마다 하나의 아날로그-디지털 변환기(302)를 포함하는 임의의 적절한 이미지 검출기 아키텍처를 사용할 수 있다.

[0053] 도 4를 참조하면, 예시적인 실시예에 따라 무프레임 랜덤 액세스 이미지 센서 시스템에 대한 픽셀 검출기 판독 회로의 예시가 도시된다. 픽셀 검출기 판독 회로(400)는 도 1의 픽셀 검출기 판독 회로(148)의 일 구현의 예이다.

[0054] 본 명세서에서 설명되는 특징들을 가능하게 하기 위해, 각각의 픽셀은 설명된 기능들을 구현하는 연관된 회로를 가질 수 있다. 광 센서(402)는 이 픽셀에 충돌하는 광 신호에 비례하는 신호를 생성하는 픽셀 센서이다. 통합 ADC(404)는 광 센서(402)에 충돌하는 신호들의 디지털 측정치들을 생성하는 회로이다.

[0055] 출력 FIFO(406)는 통합 ADC(404)의 결과들을 저장하고 판독 요청들이 지연되는 경우에 버퍼링을 제공하는 선입 선출(first-in-first-out) 메모리이다. 그 결과들은 FIFO(406)로부터 추출되며, 요청될 때 이미지 검출기 제어기 내의 판독 제어 기능으로 전송될 것이다.

[0056] 이 픽셀인가?(408)는, 정확한 행 및 열 어드레스로 제어 데이터 자체의 픽셀이 선택되고 판독 가능(read enable)이 참일 때 제어 데이터의 부분들을 전달한다. 다중 평면 액세스가 또한 이 블록에서 구현될 수 있다. 다중 평면 액세스가 온으로 전환되고 이 픽셀이 행 및 열 어드레스의 특정 거리(다중 평면 이웃 거리) 내에 있고 판독 가능이 참이면, 이 블록은 또한 인접한 기능들로 제어 데이터의 부분들을 전달할 것이다.

[0057] 클록 = 시작 카운트?(410)는 클록 카운트 값이 제어 데이터로부터 나온 저장된 시작 카운트와 같을 때, ADC 통합 시작 신호 및 카운터 시작 신호를 전송한다.

[0058] 카운트=통합 카운트?(412)는 노출 카운터 값이 제어 데이터로부터 나온 저장된 시작 카운트와 같을 때, ADC 통합 중단 신호 및 카운터 재시작 신호를 전송한다.

[0059] 도시되지 않은 리셋 신호는 픽셀의 값들을 모두 저장하고 모든 카운터들을 중단시킬 리셋을 야기할 것이다. 또한 도시되지 않은 시작 신호는 클록 카운터를 시작하고, 입력들을 테스트하는 회로들을 온으로 전환할 것이다. 재설정 및 시작은 전력을 절약하기 위해 픽셀 처리를 온 및 오프 전환하는 데 사용될 수 있다.

[0060] 도 5를 참조하면, 예시적인 실시예에 따라 무프레임 랜덤 액세스 이미지 센서 시스템에 대한 이미지 검출기 제어 기능들의 블록도의 예시가 도시된다. 이미지 검출기 제어 기능들(500)은 도 1의 이미지 검출기 제어기(102)에서 구현되는 이미지 검출기 제어 기능들(145)의 일 구현의 예일 수 있다.

[0061] 이미지 검출기 제어 기능들(500)은 외부 프로세서로부터의 입력에 기초하여 이미지 검출기를 제어한다. 프로세서는 행 및 열 어드레스들을 사용하여 FRAIS를 제어하도록 통신하지만, 선형 메모리 어드레스들을 사용하여 픽셀 데이터를 메모리에 직접 수신한다. 이는 이미지 처리가 이미지 센서를 보는 방식(행들 및 열들을 사용)과 데이터가 프로세서 메모리에 저장되는 방식(선형 어드레스들을 사용) 간에 편리한 균형을 제공한다. 제어 데이터를 FRAIS로 전송하기 위해서는, 선택된 존재하지 않는 행 및 열 어드레스들이 다양한 제어 데이터 항목들을 펌웨어에 기록하여 이미지 센서를 제어하는 데 필요한 설정들을 제공하기 위해 사용될 수 있다. FRAIS가 일반적인 카메라에 비해 갖는 새로운 특징들에 대해 특별한 제어 데이터만이 본 명세서에서 설명된다. 관심 영역, 픽셀 포맷들, 컬러 옵션들 등을 포함하는, 실제 구현에 필요하거나 바람직한 다른 항목들은 당해 기술분야에서 통상의 지식을 가진 자들에게 공지될 것이다.

[0062] 펌웨어 범위 내의 행, 열 어드레스 결정 블록(502)은, 행, 열이 펌웨어 어드레스 범위에 대응한다면 펌웨어에 제어 데이터를 전송한다. 그렇지 않으면, 제어 데이터는 판독 제어 블록 및 픽셀 배열 신호 블록으로 전송된다.

[0063] 픽셀 배열 신호들 생성 블록(504)은 픽셀 배열에 대한 적절한 신호들을 생성하여 픽셀 제어 데이터를 정확한 픽셀로 송신하고, 기록 가능 신호가 데이터의 유효성을 시그널링한다.

[0064] 선형 어드레스 생성 블록(506)은 판독 제어(508)의 출력 FIFO로부터의 행 및 열 어드레스뿐만 아니라 픽셀 데이터 및 클록 카운트들을 변환하고, 각각의 계산된 선형 어드레스에 저장되는 픽셀 데이터 + 클록 태그를 포함하는 출력 데이터 워드들을 형성한다. 계산은 여러 가지 다양한 방법들로 수행될 수 있는데, 하나의 표준 방법은 선형 어드레스 = (row*(#cols)+col)*(출력 데이터 폭) + 시작 어드레스이다. 출력 데이터 폭은 이미지 센서의 타입에 따라 크게 달라지는 픽셀 포맷에 좌우된다.

[0065] 펌웨어 블록(510)은 제어 데이터를 얻고, 제어 데이터에 기초하여 커맨드들을 실행한다. 따라서 이 블록은 FRAIS 센서의 리셋, 클록 주파수 변경 등을 할 수 있다. 펌웨어 블록(510)의 두 번째 작업은 전원 투입 시 FRAIS 제어 블록 및 각각의 픽셀 모두에 대해 디폴트 값들을 설정하는 것이다. 이 설정은 일반적으로, 전원이 처음 켜질 때 통상의 이미지 센서처럼 이미지 센서가 디폴트 단일 프레임 모드로 작동하게 한다. 다른 설정 디폴트들이 사용될 수 있다.

[0066] 도 6을 참조하면, 예시적인 실시예에 따라 무프레임 랜덤 액세스 이미지 센서에 대한 판독 제어 기능의 예시가 도시된다. 판독 제어(600)는 도 5의 판독 제어(508)의 일 구현의 예이다.

[0067] 판독 제어 기능(600)은 제어 회로뿐만 아니라 ROIC로부터 판독되는 픽셀 데이터를 포함하는 판독 요청 순환 버퍼(602)로 구성된다. 이 기능들은 데이터 준비가 완료된 각각의 픽셀을 판독하고, 그 판독 스케줄을 업데이트하고, 작성 인터페이스에 대한 버퍼로서 기능하여, 두 가지 서로 다른 클로킹 방식(regime)들이 데이터 손실없이 작동할 수 있게 하는 것이다.

[0068] 판독 스케줄러(604)는 다음 이용 가능한 판독 요청을 판독하고, 그 행 및 열 어드레스와 함께 판독 가능을 픽셀 배열에 전송하면서, 판독 요청 순환 버퍼(602)를 순환한다. 구체적으로, 판독 스케줄러(604)는 대기 시간 값의 클록들의 수만큼 대기한 다음, 판독 가능 신호와 함께 각각의 판독에 대응하는 행 및 열 신호들을 전송한다. 이는 선택된 픽셀이 그 픽셀의 가장 이른 이용 가능한 버퍼링된 출력 값을 대응하는 행 및 열 어드레스와 함께 출력 FIFO 버퍼(606)에 전송하게 한다. 동시에, 판독 스케줄러(604)는 #times 카운트가 양수라면, 스케줄 업데이터(608)에 새로운 판독 요청을 전송하는데, 이 경우 대기 시간, 행 및 열 값들이 동일하고 #times = #times-1이다. #times가 음수라면, 판독 스케줄러(604)는 현재 판독 요청과 동일한 모든 값들을 갖는 새로운 판독 요청을 전송한다. #times가 0이라면, 이러한 요청이 이루어지지 않는다. 마지막으로, 다음 클록 상에서 판독 스케줄러(604)는 버퍼의 다음 항목으로 진행한다.

[0069] 스케줄 업데이터(608)는 또한 판독 요청 순환 버퍼(602)에 대해 동작하지만, 그 작업은 버퍼에 값들을 업데이트(기록)하는 것이다. 이는 판독 스케줄러(604)가 판독 요청들을 판독하는 것과 동시에 발생한다. 따라서 판독 요청 순환 버퍼(602)는 일반적으로, 순환 방식으로 동작하는 판독 및 기록 포인터들을 갖는 이중 판독/기록 메모리 블록으로서 구현된다. 스케줄 업데이터에 대한 세 가지 서로 다른 입력 소스들은: 행, 열 및 제어 데이터의 프로세서(외부) 입력; (대기 시간, 행, 열, #times)의 판독 스케줄러 입력; 및 (대기 시간, 행, 열, #times)의 디폴트 값들이다.

[0070] 스케줄 업데이터(608)는 그 3개의 입력 소스들을 순환하고 순환 버퍼의 끝에서 (대기 시간, 행, 열, #times) 값을 삽입한다. 첫 번째 입력 타입의 경우, 프로세서가 FRAIS에 대한 자신의 메모리 인터페이스를 통해 (제어 데이터의 일부로서) (행, 열) 위치에 있는 픽셀에 대한 시작 및 지속기간(노출 또는 통합) 카운트를 설정할 때, 메시지가 또한 스케줄 업데이터(608)에 전송된다. (지속기간 카운트 - 1)이 행 및 열 어드레스들과 함께 버퍼의 대기 시간 값에 들어갈 것이다. #times 값(또한 제어 데이터의 일부)도 역시 삽입될 것이다. 마지막으로, 제어 데이터는 또한 다중 평면 액세스 요청 및 근방의 크기를 포함할 수 있다. 이 경우, 스케줄 업데이터는 또한 판독 요청 순환 버퍼의 (행, 열) 픽셀의 모든 근방들을 대기 시간 0 및 제어 데이터에 있는 것과 동일한 #times로 삽입한다. 판독 스케줄러로부터의 두 번째 항목은 있는 그대로 삽입될 것이다. 세 번째 항목(펌웨어로부터의 디폴트 값들)도 또한 있는 그대로 삽입될 것이며, 일반적으로 표준 단일 프레임 기반 액세스 방법을 구현하는 한 세트의 저장된 값들로부터 나올 것이므로, 이미지 센서는 표준 구성으로 전원 리셋될 것이다.

[0071] 도 7을 참조하면, 예시적인 실시예들에 따라 무프레임 랜덤 액세스 이미지 센서의 동작에 대한 타임라인의 예시가 도시된다. 타임라인(700)은 예를 들어, 도 1의 무프레임 랜덤 액세스 이미지 센서 시스템(100)에서 구현될 수 있다.

[0072] 타임라인(700)에서, 프레임 기간(702)은 프레임을 포함하는 픽셀 검출기들의 배열 내의 픽셀 검출기들로부터 픽셀 데이터가 획득되는 시간 기간을 나타낸다. 노출 통합 시간 기간(704)은 배열 내의 픽셀 검출기들이 픽셀 검출기들의 광 센서들로부터의 출력을 통합하는 시간 기간들을 나타낸다. 블랭크(blank) 기간(706)은 어떠한 통합도 일어나지 않는, 연속적인 프레임들에 대한 통합 시간 기간들 사이의 시간 기간이다. 픽셀 출력 시간 기간(708)은 배열 내의 픽셀 검출기들에 의해 생성된 픽셀 데이터가 픽셀 검출기들로부터 판독되는 시간 기간들을 나타낸다.

[0073] 타임라인(700)에서, 배열 내의 각각의 픽셀 검출기에 대한 통합 기간은 동일하다. 배열 내의 하나의 픽셀 검출기에 대한 통합 기간은 배열 내의 픽셀 검출기들 중 다른 픽셀 검출기에 대한 통합 기간이 완료되자마자 시작될 수 있다. 픽셀 데이터는 픽셀 검출기에 대한 통합 기간이 완료된 후에 각각의 픽셀 검출기로부터 판독된다. 예를 들어, 예시된 바와 같이, 배열 내의 다른 픽셀 검출기에 대한 통합 기간이 발생하고 있는 동안 또는 블랭크 기간(706) 동안 배열 내의 픽셀 검출기로부터 픽셀 데이터가 판독될 수 있다.

[0074] 예를 들어, 제한 없이, 배열 내의 제2 픽셀 검출기에 대한 통합 기간(710)은 배열 내의 제1 픽셀 검출기에 대한 통합 기간(712)이 완료된 이후에 시작될 수 있다. 제2 픽셀 검출기에 대한 통합 시간 기간(710)에 대응하는 시간 기간(714) 동안 제1 픽셀 검출기로부터 픽셀 데이터가 판독될 수 있다.

[0075] 타임라인(700)에 예시된 바와 같이, 예시적인 실시예에 따른 무프레임 랜덤 액세스 이미지 센서 시스템에서, 픽셀 데이터는 그 통합이 완료되자마자 배열 내의 개개의 픽셀 검출기로부터 판독될 수 있다. 이는 통합이 이루어지는 프레임 다음의 프레임에서 배열 내의 모든 픽셀 검출기들로부터의 픽셀 데이터가 판독되는 종래의 이미지 센서와는 대조적이다.

[0076] 도 8을 참조하면, 예시적인 실시예들에 따라 무프레임 랜덤 액세스 이미지 센서의 동작에 대한 다른 타임라인의 예시가 도시된다. 타임라인(800)은 예를 들어, 도 1의 무프레임 랜덤 액세스 이미지 센서 시스템(100)에서 구현될 수 있다.

[0077] 타임라인(800)에서, 프레임 기간(802)은 프레임을 포함하는 픽셀 검출기들의 배열 내의 픽셀 검출기들로부터 픽셀 데이터가 획득되는 시간 기간을 나타낸다. 노출 통합 시간 기간(804)은 배열 내의 픽셀 검출기들이 픽셀 검출기들의 광 센서들로부터의 출력을 통합하는 시간 기간들을 나타낸다. 블랭크 기간(806)은 어떠한 통합도 일어나지 않는, 연속적인 프레임들에 대한 통합 시간 기간들 사이의 시간 기간이다. 픽셀 출력 시간 기간(808)은 배열 내의 픽셀 검출기들에 의해 생성된 픽셀 데이터가 픽셀 검출기들로부터 판독되는 시간 기간들을 나타낸다.

[0078] 타임라인(800)은 배열 내의 각각의 픽셀 검출기에 대한 통합 기간이 서로 다를 수 있고 프레임마다 변할 수 있음을 예시한다. 예를 들어, 제한 없이, 배열 내의 제1 픽셀 검출기에 대한 통합 기간(810)은 하나의 프레임 기간(802) 동안 지속기간이 10 시간 단위들일 수 있고, 제1 픽셀 검출기에 대한 노출 통합 시간 기간(812)은 다음 프레임 기간(814) 동안 지속기간이 100 시간 단위들일 수 있다. 배열 내의 제2 픽셀 검출기에 대한 통합 기간(816)은 하나의 프레임(802) 동안 지속기간이 20 시간 단위들일 수 있고, 제2 픽셀 검출기에 대한 통합 시간(818)은 다음 프레임 기간(814) 동안 지속기간이 10 시간 단위들일 수 있다.

[0079] 도 9를 참조하면, 예시적인 실시예에 따라 데이터 처리 시스템의 블록도의 예시가 도시된다. 데이터 처리 시스템(900)은 도 1의 무프레임 랜덤 액세스 이미지 센서 시스템(100)에 대한 데이터 처리 시스템(108)의 가능한 일 구현의 예이다.

[0080] 이 예시적인 예에서, 데이터 처리 시스템(900)은 통신 패브릭(902)을 포함한다. 통신 패브릭(902)은 프로세서 유닛(904), 메모리(906), 영구 저장소(908), 통신 유닛(910), 입력/출력(I/O: input/output) 유닛(912) 그리고 디스플레이(914) 간의 통신들을 제공한다. 메모리(906), 영구 저장소(908), 통신 유닛(910), 입력/출력(I/O) 유닛(912) 및 디스플레이(914)는 통신 패브릭(902)을 통해 프로세서 유닛(904)에 의해 액세스 가능한 자원들의 예들이다.

[0081] 프로세서 유닛(904)은 메모리(906)에 로딩될 수 있는 소프트웨어에 대한 명령들을 실행하는 역할을 한다. 프로세서 유닛(1104)은 특정 구현에 따라, 다수의 프로세서들, 멀티-프로세서 코어, 또는 다른 어떤 타입의 프로세서일 수 있다. 또한, 프로세서 유닛(904)은 메인 프로세서가 단일 칩 상에 보조 프로세서들과 함께 존재하는 다수의 이종 프로세서 시스템들을 사용하여 구현될 수 있다. 다른 예시적인 예로서, 프로세서 유닛(904)은 동일한 타입의 다수의 프로세서들을 포함하는 대칭형 멀티-프로세서 시스템일 수 있다.

[0082] 메모리(906) 및 영구 저장소(908)는 저장 디바이스들(916)의 예들이다. 저장 디바이스는 예를 들어, 제한 없이, 데이터, 함수 형태의 프로그램 코드, 및 다른 적당한 정보와 같은 정보를 임시로 또는 영구적으로 저장할 수 있는 하드웨어의 임의의 부분(piece)이다. 저장 디바이스들(916)은 또한 이러한 예들에서 컴퓨터 판독 가능 저장 디바이스들로 지칭될 수 있다. 이러한 예들에서 메모리(906)는 예를 들어, 랜덤 액세스 메모리 또는 임의의 다른 적당한 휘발성 또는 비휘발성 저장 디바이스일 수 있다. 영구 저장소(908)는 특정 구현에 따라 다양한 형태들을 취할 수 있다.

[0083] 예를 들어, 영구 저장소(908)는 하나 또는 그보다 많은 컴포넌트들 또는 디바이스들을 포함할 수 있다. 예를 들어, 영구 저장소(908)는 하드 드라이브, 플래시 메모리, 재기록 가능한 광 디스크, 재기록 가능한 자기 테이프, 또는 상기의 어떤 결합일 수 있다. 영구 저장소(908)에 의해 사용되는 매체는 또한 착탈식일 수 있다. 예를 들어, 영구 저장소(908)에 착탈식 하드 드라이브가 사용될 수 있다.

[0084] 통신 유닛(910)은 이러한 예들에서 다른 데이터 처리 시스템들 또는 디바이스들과의 통신들을 제공한다. 이러한 예들에서, 통신 유닛(910)은 네트워크 인터페이스 카드이다. 통신 유닛(910)은 물리적 및 무선 통신 링크들 중 어느 하나 또는 둘 다의 사용을 통해 통신들을 제공할 수 있다.

[0085] 입력/출력(I/O) 유닛(912)은 데이터 처리 시스템(900)에 접속될 수 있는 다른 디바이스들과의 데이터의 입력 및 출력을 가능하게 한다. 예를 들어, 입력/출력(I/O) 유닛(912)은 키보드, 마우스, 및/또는 다른 어떤 적당한 입력 디바이스를 통해 사용자 입력에 대한 접속을 제공할 수 있다. 또한, 입력/출력(I/O) 유닛(912)은 프린터에 출력을 전송할 수 있다. 디스플레이(914)는 사용자에게 정보를 디스플레이하기 위한 메커니즘을 제공한다.

[0086] 운영 시스템, 애플리케이션들 및/또는 프로그램들에 대한 명령들은 통신 패브릭(902)을 통해 프로세서 유닛(904)과 통신하는 저장 디바이스들(916)에 로케이팅될 수 있다. 이러한 예시적인 예들에서, 명령들은 영구 저장소(908) 상의 함수 형태이다. 이러한 명령들은 프로세서 유닛(904)에 의한 실행을 위해 메모리(906)에 로딩될 수 있다. 서로 다른 실시예들의 프로세스들은 메모리(906)와 같은 메모리에 위치될 수 있는 컴퓨터 구현 명령들을 사용하여 프로세서 유닛(904)에 의해 수행될 수 있다.

[0087] 이러한 명령들은 프로세서 유닛(904) 내의 프로세서에 의해 판독 및 실행될 수 있는 프로그램 명령들, 프로그램 코드, 컴퓨터 사용 가능 프로그램 코드 또는 컴퓨터 판독 가능 프로그램 코드로 지칭된다. 서로 다른 실시예들에서의 프로그램 코드는 서로 다른 물리적 또는 컴퓨터 판독 가능 저장 매체, 이를테면 메모리(906) 또는 영구 저장소(908) 상에 구현될 수 있다.

[0088] 프로그램 코드(918)는 선택적으로 착탈식인 컴퓨터 판독 가능 매체(920) 상에 함수 형태로 위치되며, 프로세서 유닛(904)에 의한 실행을 위해 데이터 처리 시스템(900)으로 로딩되거나 전송될 수 있다. 이러한 예들에서 프로그램 코드(918)와 컴퓨터 판독 가능 매체(920)는 컴퓨터 프로그램 제품(922)을 형성한다. 일례로, 컴퓨터 판독 가능 매체(920)는 컴퓨터 판독 가능 저장 매체(924) 또는 컴퓨터 판독 가능 신호 매체(926)일 수 있다.

[0089] 컴퓨터 판독 가능 저장 매체(924)는 예를 들어, 영구 저장소(908)의 일부인 하드 드라이브와 같은 저장 디바이스로의 전송을 위해 영구 저장소(908)의 일부인 드라이브 또는 다른 디바이스에 삽입되거나 배치되는 광학 또는 자기 디스크를 포함할 수 있다. 컴퓨터 판독 가능 저장 매체(924)는 또한, 하드 드라이브, 썸드라이브(thumb drive) 또는 플래시 메모리와 같이, 데이터 처리 시스템(900)에 접속되는 영구 저장소의 형태를 취할 수 있다. 어떤 경우들에, 컴퓨터 판독 가능 저장 매체(924)는 데이터 처리 시스템(900)으로부터 제거 가능하지 않을 수 있다.

[0090] 이러한 예들에서, 컴퓨터 판독 가능 저장 매체(924)는 프로그램 코드(918)를 전파하거나 송신하는 매체라기보다는 프로그램 코드(918)를 저장하는데 사용되는 물리적 또는 유형의 저장 디바이스이다. 컴퓨터 판독 가능 저장 매체(924)는 또한 컴퓨터 판독 가능한 유형의 저장 디바이스 또는 컴퓨터 판독 가능한 물리적 저장 디바이스로 지칭된다. 즉, 컴퓨터 판독 가능 저장 매체(924)는 사람이 접촉할 수 있는 매체이다.

[0091] 대안으로, 프로그램 코드(918)는 컴퓨터 판독 가능 신호 매체(926)를 사용하여 데이터 처리 시스템(900)으로 전송될 수 있다. 컴퓨터 판독 가능 신호 매체(926)는 예를 들어, 프로그램 코드(918)를 포함하는 전파 데이터 신호일 수 있다. 예를 들어, 컴퓨터 판독 가능 신호 매체(926)는 전자기 신호, 광 신호 및/또는 임의의 다른 적절한 타입의 신호일 수 있다. 이러한 신호들은 무선 통신 링크들, 광섬유 케이블, 동축 케이블, 전선 및/또는 임의의 다른 적절한 타입의 통신 링크와 같은 통신 링크들을 통해 송신될 수 있다. 즉, 통신 링크 및/또는 접속은 예시적인 예들에서 물리적 또는 무선일 수 있다.

[0092] 일부 예시적인 실시예들에서, 프로그램 코드(918)는 데이터 처리 시스템(900) 내에서 사용하기 위한 컴퓨터 판독 가능 신호 매체(926)를 통해 다른 디바이스 또는 데이터 처리 시스템으로부터 영구 저장소(908)로 네트워크를 통해 다운로드될 수 있다. 예컨대, 서버 데이터 처리 시스템 내의 컴퓨터 판독 가능 저장 매체에 저장된 프로그램 코드는 네트워크를 통해 서버로부터 데이터 처리 시스템(900)으로 다운로드될 수 있다. 프로그램 코드(918)를 제공하는 데이터 처리 시스템은 서버 컴퓨터, 클라이언트 컴퓨터, 또는 프로그램 코드(918)를 저장하고 송신할 수 있는 어떤 다른 디바이스일 수 있다.

[0093] 데이터 처리 시스템(900)에 대해 예시된 서로 다른 컴포넌트들은 서로 다른 실시예들이 구현될 수 있는 방식에 대한 구조적 제한들을 제공하는 것으로 여겨지는 것은 아니다. 서로 다른 예시적인 실시예들이 데이터 처리 시스템(900)에 대해 예시된 것들에 추가로 그리고/또는 그 대신에 컴포넌트들을 포함하는 데이터 처리 시스템으로 구현될 수 있다. 도 9에 도시된 다른 컴포넌트들은 도시된 예시적인 예들과 다를 수 있다. 서로 다른 실시예들은 프로그램 코드를 실행할 수 있는 임의의 하드웨어 디바이스 또는 시스템을 사용하여 구현될 수 있다. 일례로, 데이터 처리 시스템(900)은 무기 컴포넌트들과 통합되는 유기 컴포넌트들을 포함할 수 있고 그리고/또는 인간을 배제한 유기 컴포넌트들로 전부 구성될 수 있다. 예를 들어, 저장 디바이스는 유기 반도체로 구성될 수 있다.

[0094] 다른 예시적인 예에서, 프로세서 유닛(904)은 특정 용도로 제조 또는 구성되는 회로들을 갖는 하드웨어 유닛의 형태를 취할 수 있다. 이러한 타입의 하드웨어는 저장 디바이스로부터 메모리로 로딩될 프로그램 코드가 동작들을 수행하도록 구성될 필요 없이 동작들을 수행할 수 있다.

[0095] 예를 들어, 프로세서 유닛(904)이 하드웨어 유닛의 형태를 취할 때, 프로세서 유닛(904)은 회로 시스템, 주문형 집적 회로(ASIC: application specific integrated circuit), 프로그래밍 가능 로직 디바이스, 또는 다수의 동작들을 수행하도록 구성된 다른 어떤 적당한 타입의 하드웨어일 수 있다. 프로그래밍 가능 로직 디바이스에 의해, 디바이스는 다수의 동작들을 수행하도록 구성된다. 디바이스는 추후에 재구성될 수 있고 또는 다수의 동작들을 수행하도록 영구적으로 구성될 수 있다. 프로그래밍 가능 로직 디바이스들의 예들은 예를 들어, 프로그래밍 가능 로직 어레이, 프로그래밍 가능 어레이 로직, 필드 프로그래밍 가능 로직 어레이, 필드 프로그래밍 가능 게이트 어레이, 그리고 다른 적당한 하드웨어 디바이스들을 포함한다. 이러한 타입의 구현에서는, 서로 다른 실시예들에 대한 프로세스들이 하드웨어 유닛에서 구현되기 때문에, 프로그램 코드(918)는 생략될 수 있다.

[0096] 또 다른 예시적인 예에서, 프로세서 유닛(904)은 컴퓨터들 및 하드웨어 유닛들에서 발견되는 프로세서들의 결합을 사용하여 구현될 수 있다. 프로세서 유닛(904)은 프로그램 코드(918)를 실행하도록 구성된 다수의 하드웨어 유닛들 및 다수의 프로세서들을 가질 수 있다. 이러한 도시된 예에서, 프로세스들 중 일부는 다수의 하드웨어 유닛들에서 구현될 수 있지만, 다른 프로세스들은 다수의 프로세서들에서 구현될 수 있다.

[0097] 다른 예에서, 버스 시스템은 통신 패브릭(902)을 구현하는데 사용될 수 있고, 시스템 버스 또는 입력/출력 버스와 같은 하나 또는 그보다 많은 버스들로 구성될 수 있다. 물론, 버스 시스템은 버스 시스템에 부착된 서로 다른 컴포넌트들 또는 디바이스들 간의 데이터 전송을 제공하는 임의의 적합한 타입의 아키텍처를 사용하여 구현될 수 있다.

[0098] 추가로, 통신 유닛(910)은 데이터를 송신하거나, 데이터를 수신하거나, 또는 데이터를 송신하고 수신하는 것 모두를 하는 다수의 디바이스들을 포함할 수 있다. 통신 유닛(910)은 예를 들어, 모뎀 또는 네트워크 어댑터, 2개의 네트워크 어댑터들, 또는 이들의 어떤 결합일 수 있다. 추가로, 메모리는 예를 들어, 메모리(906), 또는 이를테면, 통신 패브릭(902)에 존재할 수 있는 인터페이스 및 메모리 제어기 허브에서 발견되는 캐시일 수 있다.

[0099] 본 명세서에서 설명한 흐름도들 및 블록도들은 다양한 예시적인 실시예들에 따른 시스템들, 방법들 및 컴퓨터 프로그램 제품들의 가능한 구현들의 아키텍처, 기능 및 동작을 예시한다. 이와 관련하여, 흐름도들 또는 블록도들 내의 각각의 블록은 지정된 로직 기능 또는 기능들을 구현하기 위한 하나 또는 그보다 많은 실행 가능 명령들을 포함하는 코드의 일부, 모듈 또는 세그먼트를 나타낼 수 있다. 일부 대안적인 구현들에서는, 블록에서 언급된 기능들이 도면들에서 언급된 순서와 다르게 발생할 수 있다는 점이 또한 주목되어야 한다. 예를 들어, 연속하여 도시된 2개의 블록들의 기능들이 실질적으로 동시에 실행될 수 있고, 또는 블록들의 기능들이 수반되는 기능에 따라 간혹 역순으로 실행될 수 있다.

[00100] 서로 다른 예시적인 실시예들의 설명은 예시 및 설명을 목적으로 제시되었으며, 개시된 형태로 실시예들을 총망라하거나 이에 한정되도록 의도되는 것은 아니다. 많은 수정들 및 변형들이 당해 기술분야에서 통상의 지식을 가진 자들에게 명백할 것이다. 추가로, 서로 다른 예시적인 실시예들은 다른 바람직한 실시예들과 비교할 때 다른 특징들을 제공할 수 있다. 선택된 실시예 또는 실시예들은 실시예들의 원리들, 실제 적용을 가장 잘 설명하기 위해, 그리고 당해 기술분야에서 통상의 지식을 가진 다른 자들이 고려되는 특정 용도에 맞는 다양한 수정들을 갖는 다양한 실시예들에 대한 개시내용을 이해할 수 있게 하기 위해 선택되고 설명된다.

[00101] 주: 다음 단락들은 본 개시내용의 추가 양상들을 설명한다:

A1. 장치는:

픽셀 검출기들의 배열(110)을 포함하는 이미지 검출기(104) 내의 개개의 픽셀 검출기(116)를 어드레싱하여 픽셀 검출기(116)에 의한 통합(122)을 제어하도록 그리고 픽셀 검출기(124)로부터 픽셀 데이터(124)를 판독하도록 구성된 이미지 검출기 제어기(102);

이미지 검출기 제어기(102)에 대한 컴퓨터 인터페이스(138) ― 이미지 검출기 제어기(102)는, 이미지 검출기(104)로부터 이미지 데이터(144)를 얻기 위한 명령들(140)을 컴퓨터 인터페이스(138)를 통해 데이터 처리 시스템(108)으로부터 수신하도록 그리고 컴퓨터 인터페이스(138)를 통해 데이터 처리 시스템(108)으로 이미지 데이터(144)를 전송하도록 구성됨 ―; 및

픽셀 검출기들의 배열(110) 내의 각각의 픽셀 검출기(116)에 대한 픽셀 검출기 판독 회로(148)를 포함하며, 이미지 검출기 제어기(102)는 픽셀 검출기(116)에 대한 픽셀 검출기 판독 회로(148)에 통합 값을 기록함으로써 픽셀 검출기(116)에 의한 통합(122)을 제어하도록 구성된다.

A2. 단락 A1의 장치는 픽셀 검출기들의 배열(110)을 포함하는 이미지 검출기(104)를 더 포함하고, 픽셀 검출기들의 배열(110)은 초점면 배열(114)을 포함한다.

A3. 단락 A1의 장치는 픽셀 검출기들의 배열(110)을 포함하는 이미지 검출기(104)를 더 포함하고, 픽셀 검출기들의 배열(110) 내의 각각의 픽셀 검출기(116)는 광 센서(118) 및 통합 아날로그-디지털 변환기(120)를 포함한다.

A4. 단락 A1의 장치에서, 이미지 검출기 제어기(102)는 픽셀 검출기(116)의 통합 시간(126) 및 픽셀 검출기(116)의 통합 기간(128)을 제어하도록 구성된다.

A5. 단락 A1의 장치에서, 컴퓨터 인터페이스(138)는 직접 메모리 액세스 인터페이스(139)를 포함한다.

Claims

랜덤 액세스 이미지 감지 방법으로서,
픽셀 검출기들의 배열(110) 내의 픽셀 검출기(116)를 식별하는 명령들(140) 및 상기 픽셀 검출기(116)에 대한 통합 명령들(142)을 수신하는 단계;
상기 픽셀 검출기(116)에 의해 픽셀 데이터(124)를 생성하도록 상기 통합 명령들(142)에 의해 정의된 대로 상기 픽셀 검출기(116)에 의한 통합(122)을 제어하는 단계 ― 상기 픽셀 검출기들의 배열 내의 각각의 픽셀 검출기에 의한 통합은 개별적으로 제어됨 ―; 및
상기 픽셀 검출기(116)로부터 상기 픽셀 데이터(124)를 판독하는 단계를 포함하는,
랜덤 액세스 이미지 감지 방법.
제1 항에 있어서,
상기 픽셀 검출기들의 배열(110)은 초점면 배열(114)을 포함하는,
랜덤 액세스 이미지 감지 방법.
제1 항에 있어서,
상기 픽셀 검출기들의 배열(110) 내의 각각의 픽셀 검출기(116)는 광 센서(118) 및 통합 아날로그-디지털 변환기(120)를 포함하는,
랜덤 액세스 이미지 감지 방법.
제1 항에 있어서,
상기 픽셀 검출기(116)를 식별하는 명령들(140)을 수신하는 단계는, 어드레스 라인들(206) 상에서 상기 픽셀 검출기(116)를 식별하는 어드레스(143)를 수신하는 단계를 포함하는,
랜덤 액세스 이미지 감지 방법.
제1 항에 있어서,
상기 픽셀 검출기(116)에 의한 통합(122)을 제어하는 단계는, 통합 시간(126) 및 통합 기간(128)을 제어하는 단계를 포함하는,
랜덤 액세스 이미지 감지 방법.
제1 항에 있어서,
상기 픽셀 검출기(116)에 의한 통합(122)을 제어하는 단계는, 상기 픽셀 검출기(116)에 대한 픽셀 검출기 판독 회로(148)에 통합 값을 기록하는 단계를 포함하는,
랜덤 액세스 이미지 감지 방법.
제1 항에 있어서,
상기 픽셀 검출기들의 배열(110) 내의 픽셀 검출기(116)를 식별하는 명령들(140)을 수신하는 단계는, 상기 픽셀 검출기들의 배열(110) 내의 픽셀 검출기(116)를 식별하는 명령들(140) 및 상기 픽셀 검출기(116)로부터의 거리(131)를 수신하는 단계를 포함하고;
상기 방법은,
상기 픽셀 검출기들의 배열(110) 내의 픽셀 검출기(116)로부터 상기 거리(131) 내의 복수의 픽셀 검출기들(112)에 의해 상기 픽셀 데이터(124)를 생성하도록 상기 통합 명령들(142)에 의해 정의된 대로 상기 복수의 픽셀 검출기들(112)에 의한 통합(122)을 제어하는 단계; 및
상기 복수의 픽셀 검출기들(112)로부터 상기 픽셀 데이터(124)를 판독하는 단계를 더 포함하는,
랜덤 액세스 이미지 감지 방법.
제1 항에 있어서,
제1 픽셀 데이터(124)를 생성하도록 제1 프레임 기간(802) 동안의 제1 통합 기간(810) 동안 상기 픽셀 검출기들의 배열(110) 내의 제1 픽셀 검출기(116)에 의한 통합(122)을 제어하는 단계;
제2 픽셀 데이터(124)를 생성하도록 상기 제1 프레임 기간(802) 동안의 제2 통합 기간(816) 동안 상기 픽셀 검출기들의 배열(110) 내의 제2 픽셀 검출기(116)에 의한 통합(122)을 제어하는 단계 ― 상기 제2 통합 기간(816)은 상기 제1 통합 기간(810)과는 다름 ―;
제3 픽셀 데이터(124)를 생성하도록 제2 프레임 기간(814) 동안의 제3 통합 기간(812) 동안 상기 픽셀 검출기들의 배열(110) 내의 제1 픽셀 검출기(116)에 의한 통합(122)을 제어하는 단계 ― 상기 제3 통합 기간(812)은 상기 제1 통합 기간(810)과는 다름 ―; 및
상기 제1 픽셀 검출기(116)로부터 상기 제1 픽셀 데이터(124) 및 상기 제3 픽셀 데이터(124)를 판독하고 상기 제2 픽셀 검출기(116)로부터 상기 제2 픽셀 데이터(124)를 판독하는 단계를 더 포함하는,
랜덤 액세스 이미지 감지 방법.
장치로서,
픽셀 검출기들의 배열(110) 내의 픽셀 검출기(116)를 식별하는 데이터 처리 시스템(108)으로부터의 명령들(140) 및 상기 픽셀 검출기(116)에 대한 통합 명령들(142)을 수신하고, 상기 픽셀 검출기(116)에 의해 픽셀 데이터(124)를 생성하도록 상기 통합 명령들(142)에 의해 정의된 대로 상기 픽셀 검출기(116)에 의한 통합(122)을 제어하고 ― 상기 픽셀 검출기들의 배열 내의 각각의 픽셀 검출기에 의한 통합은 개별적으로 제어됨 ―, 그리고 상기 픽셀 검출기(116)로부터 상기 데이터 처리 시스템(108)으로 상기 픽셀 데이터(124)를 전송하도록 구성된 이미지 검출기 제어기(102)를 포함하는,
장치.
제9 항에 있어서,
상기 픽셀 검출기들의 배열(110)을 포함하는 이미지 검출기(104)를 더 포함하고, 상기 픽셀 검출기들의 배열(110)은 초점면 배열(114)을 포함하는,
장치.
제9 항에 있어서,
상기 픽셀 검출기들의 배열(110)을 포함하는 이미지 검출기(104)를 더 포함하고,
상기 픽셀 검출기들의 배열(110) 내의 각각의 픽셀 검출기(116)는 광 센서(118) 및 통합 아날로그-디지털 변환기(120)를 포함하는,
장치.
제9 항에 있어서,
상기 이미지 검출기 제어기(102)는 상기 픽셀 검출기(116)의 통합 시간(126) 및 상기 픽셀 검출기(116)의 통합 기간(128)을 제어하도록 구성되는,
장치.
제9 항에 있어서,
상기 이미지 검출기 제어기(102)에 대한 컴퓨터 인터페이스(138)를 더 포함하며,
상기 이미지 검출기 제어기(102)는, 상기 컴퓨터 인터페이스(138)를 통해 상기 데이터 처리 시스템(108)으로부터 상기 명령들(140)을 수신하도록 그리고 상기 컴퓨터 인터페이스(138)를 통해 상기 데이터 처리 시스템(108)으로 이미지 데이터(144)로서 상기 픽셀 데이터(124)를 전송하도록 구성되는,
장치.
제13 항에 있어서,
상기 컴퓨터 인터페이스(138)는 직접 메모리 액세스 인터페이스(139)를 포함하는,
장치.
제9 항에 있어서,
상기 픽셀 검출기들의 배열(110) 내의 각각의 픽셀 검출기(116)에 대한 픽셀 검출기 판독 회로(148)를 더 포함하며,
상기 이미지 검출기 제어기(102)는 상기 픽셀 검출기(116)에 대한 픽셀 검출기 판독 회로(148)에 통합 값을 기록함으로써 상기 픽셀 검출기(116)에 의한 통합(122)을 제어하도록 구성되는,
장치.