KR102517447B1 - Organic light emitting display device and method for fabricating the same - Google Patents

Organic light emitting display device and method for fabricating the same Download PDF

Info

Publication number
KR102517447B1
KR102517447B1 KR1020150190398A KR20150190398A KR102517447B1 KR 102517447 B1 KR102517447 B1 KR 102517447B1 KR 1020150190398 A KR1020150190398 A KR 1020150190398A KR 20150190398 A KR20150190398 A KR 20150190398A KR 102517447 B1 KR102517447 B1 KR 102517447B1
Authority
KR
South Korea
Prior art keywords
layer
pattern
auxiliary electrode
electrode
buffer layer
Prior art date
Application number
KR1020150190398A
Other languages
Korean (ko)
Other versions
KR20170079632A (en
Inventor
나형일
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150190398A priority Critical patent/KR102517447B1/en
Publication of KR20170079632A publication Critical patent/KR20170079632A/en
Application granted granted Critical
Publication of KR102517447B1 publication Critical patent/KR102517447B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/814—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)

Abstract

본 발명은 기판상에 구비된 제1 버퍼층ㅘ, 제1 버퍼층 상에 구비된 차광패턴 및 보조전극패턴과, 상기 차광패턴 및 보조전극패턴을 포함한 제1 버퍼층 상에 구비된 제2 버퍼층과, 차광패턴 상의 제2 버퍼층 위에 구비된 액티브층과, 상기 액티브층 상에 적층된 게이트 절연막 및 게이트 전극과, 상기 게이트 전극 및 액티브층을 포함한 제2 버퍼층 상에 구비되고, 상기 게이트 전극 양측 아래의 액티브층 및 보조전극패턴을 노출시키는 다수의 콘택홀을 구비한 층간 절연막과, 상기 액티브층 및 보조전극패턴에 각각 독립적으로 연결된 소스전극 및 드레인 전극을 포함하는 유기전계 발광표시장치를 제공한다.The present invention provides a first buffer layer provided on a substrate, a light blocking pattern and an auxiliary electrode pattern provided on the first buffer layer, a second buffer layer provided on the first buffer layer including the light blocking pattern and the auxiliary electrode pattern, and a light blocking pattern. An active layer provided on the second buffer layer on the pattern, a gate insulating film and a gate electrode stacked on the active layer, and a second buffer layer including the gate electrode and the active layer, and an active layer under both sides of the gate electrode and an interlayer insulating layer having a plurality of contact holes exposing the auxiliary electrode pattern, and a source electrode and a drain electrode independently connected to the active layer and the auxiliary electrode pattern, respectively.

Description

유기전계 발광표시장치 및 그 제조방법{ORGANIC LIGHT EMITTING DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}Organic light emitting display device and manufacturing method thereof

본 발명은 표시장치에 관한 것으로, 특히 유기전계 발광표시장치 및 그 제조방법에 관한 것이다.The present invention relates to a display device, and more particularly, to an organic light emitting display device and a manufacturing method thereof.

최근, 본격적인 정보화시대로 접어듦에 따라 전기적 정보신호를 시각적으로 표현하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 여러 가지 다양한 평판표시장치 (Flat Display Device)가 개발되어 기존의 브라운관(Cathode Ray Tube: CRT)을 빠르게 대체하고 있다.Recently, as we enter the full-fledged information age, the display field that visually expresses electrical information signals has developed rapidly, and in response to this, various flat panel display devices ( Flat Display Device) has been developed and is rapidly replacing the existing cathode ray tube (CRT).

이와 같은 평판 표시장치의 구체적인 예로는 액정표시장치(Liquid Crystal Display device: LCD), 유기전계발광표시장치(Organic Light Emitting Display: OLED), 전기영동표시장치(Electrophoretic Display: EPD,Electric Paper Display), 플라즈마표시장치(Plasma Display Panel device: PDP), 전계방출표시장치(Field Emission Display device: FED), 전기발광표시장치(Electro luminescence Display Device: ELD) 및 전기습윤표시장치(Electro-Wetting Display: EWD) 등을 들 수 있다.Specific examples of such flat panel display devices include Liquid Crystal Display (LCD), Organic Light Emitting Display (OLED), Electrophoretic Display (EPD, Electric Paper Display), Plasma Display Panel device (PDP), Field Emission Display device (FED), Electro luminescence Display Device (ELD), and Electro-Wetting Display (EWD) etc. can be mentioned.

이들은 공통적으로 영상을 구현하는 평판표시패널을 필수적인 구성요소로 하는데, 평판 표시패널은 고유의 발광물질 또는 편광 물질층을 사이에 두고 대면 합착된 한 쌍의 기판을 포함하여 이루어진다. 특히, 이러한 평판 표시장치는 박막 트랜지스터 어레이 기판을 필수적으로 포함한다.These commonly use a flat panel display panel that implements an image as an essential component, and the flat panel display panel includes a pair of substrates bonded face to face with a unique light emitting material or polarizing material layer interposed therebetween. In particular, such a flat panel display essentially includes a thin film transistor array substrate.

박막 트랜지스터 어레이 기판은 각 화소영역을 정의하도록 서로 교차 배치되는 게이트 배선과 데이터 배선 및 복수의 화소에 각각 대응하여, 게이트 배선과 데이터 배선이 교차하는 영역에 배치되는 복수의 박막 트랜지스터를 포함하여 이루어진다.The thin film transistor array substrate includes a gate line and a data line disposed to cross each other to define each pixel area, and a plurality of thin film transistors disposed in an area where the gate line and the data line cross each other corresponding to a plurality of pixels.

이때, 각 박막 트랜지스터는 게이트 배선과 연결되는 게이트 전극, 데이터 배선과 연결되는 소스전극, 화소전극과 연결되는 드레인 전극, 게이트 절연층을 사이에 두고 게이트 전극과 적어도 일부 중첩하여, 게이트 전극의 전압레벨에 따라 소스전극과 드레인 전극 사이에 채널(channel)을 형성하는 액티브층을 포함한다.At this time, each thin film transistor overlaps at least a portion of the gate electrode with a gate electrode connected to the gate line, a source electrode connected to the data line, a drain electrode connected to the pixel electrode, and a gate insulating layer therebetween, so that the voltage level of the gate electrode is An active layer forming a channel between the source electrode and the drain electrode according to the above.

이러한 박막 트랜지스터는 게이트 배선의 신호에 응답하여 턴온하면, 데이터 배선의 신호를 화소전극으로 인가한다.When such a thin film transistor is turned on in response to a signal of a gate line, a signal of a data line is applied to the pixel electrode.

이러한 특성을 가진 박막 트랜지스터를 적용하는 종래의 표시장치용 박막 트랜지스터 어레이 기판 구조에 대해 도 1 및 2를 참조하여 개략적으로 설명하면 다음과 같다.A schematic description of a conventional thin film transistor array substrate structure for a display device to which a thin film transistor having such characteristics is applied is as follows with reference to FIGS. 1 and 2.

도 1은 종래기술에 따른 표시장치용 박막 트랜지스터 어레이 기판의 단면도이다.1 is a cross-sectional view of a thin film transistor array substrate for a display device according to the prior art.

도 1을 참조하면, 종래기술에 따른 표시장치용 박막 트랜지스터 어레이 기판은 비표시영역과 다수의 화소영역을 포함하는 표시영역으로 구분되는 기판(20) 상에 제1, 2, 3 절연층(24a, 24b, 24c)으로 구성된 버퍼층(24)이 형성된다. 이때, 상기 기판(20)은 폴리 이미드(PI: polyimide)와 같은 유기막으로 구성된다.Referring to FIG. 1, a thin film transistor array substrate for a display device according to the prior art includes first, second, and third insulating layers 24a on a substrate 20 divided into a non-display area and a display area including a plurality of pixel areas. , 24b, 24c) is formed. At this time, the substrate 20 is composed of an organic film such as polyimide (PI).

그리고, 상기 버퍼층(24)을 구성하는 제1, 2, 3 절연층 (24a, 24b, 24c)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiO2)과 같은 무기 절연물질로 형성된다.Also, the first, second, and third insulating layers 24a, 24b, and 24c constituting the buffer layer 24 are formed of an inorganic insulating material such as silicon nitride (SiNx) or silicon oxide (SiO 2 ).

특히, 상기 제1 절연층(24a)은 산화 실리콘(SiO2)으로 구성되며, 제2 절연층 (24b)은 질화 실리콘(SiNx)으로 구성되며, 제3 절연층(24c)은 산화 실리콘(SiO2)으로 구성된다. In particular, the first insulating layer 24a is made of silicon oxide (SiO 2 ), the second insulating layer 24b is made of silicon nitride (SiNx), and the third insulating layer 24c is made of silicon oxide (SiO 2 ). 2 ).

그리고, 상기 버퍼층(24) 상에는 박막 트랜지스터의 액티브층(30)이 형성되며, 상기 액티브층(30) 상에는 게이트 절연막(32) 및 게이트 전극(34)이 형성된다.An active layer 30 of a thin film transistor is formed on the buffer layer 24 , and a gate insulating layer 32 and a gate electrode 34 are formed on the active layer 30 .

상기 게이트 전극(34)을 포함한 기판(20) 전면에는 층간 절연막(36)이 형성된다. An interlayer insulating film 36 is formed on the entire surface of the substrate 20 including the gate electrode 34 .

상기 층간 절연막(36)에는 상기 액티브층(30)의 소스영역 및 드레인 영역을 노출시키는 콘택홀(미도시)들이 형성된다.Contact holes (not shown) exposing the source and drain regions of the active layer 30 are formed in the interlayer insulating layer 36 .

그리고, 상기 층간 절연막(36) 상에는 상기 콘택홀(미도시) 들을 통해 상기 액티브층(30)의 소스영역 및 드레인 영역과 각각 전기적으로 접속되는 소스 전극 (42) 및 드레인 전극(44)이 형성된다. Further, a source electrode 42 and a drain electrode 44 electrically connected to the source and drain regions of the active layer 30 through the contact holes (not shown) are formed on the interlayer insulating layer 36. .

상기 소스 전극(42) 및 드레인 전극(44)을 포함한 층간 절연막(36) 상에는 평탄화막(46)이 형성된다.A planarization layer 46 is formed on the interlayer insulating layer 36 including the source electrode 42 and the drain electrode 44 .

그리고, 상기 평탄화막(46)에는 상기 드레인 전극(44) 일부를 노출시키는 드레인 콘택홀(미도시)이 형성된다.A drain contact hole (not shown) exposing a part of the drain electrode 44 is formed in the planarization layer 46 .

상기 평탄화막(46) 상에는 상기 드레인 콘택홀(미도시)을 통해 상기 드레인 전극(44)과 전기적으로 접속되는 화소전극(50)이 형성된다. 이때, 상기 화소전극 (50)은 유기전계 발광소자에서는 애노드 전극으로 사용된다.A pixel electrode 50 electrically connected to the drain electrode 44 through the drain contact hole (not shown) is formed on the planarization layer 46 . At this time, the pixel electrode 50 is used as an anode electrode in an organic light emitting device.

이와 같은 구성으로 이루어진 종래기술에 따른 표시장치용 박막 트랜지스터의 경우, 다중 절연층으로 구성된 버퍼층 상에 박막 트랜지스터를 형성하는 구조이기 때문에 다중 절연층(24a, 24b, 24c)으로 구성된 버퍼층(24)에 스트레스(stress)가 발생하게 된다.In the case of a thin film transistor for a display device according to the prior art having such a configuration, since the thin film transistor is formed on a buffer layer composed of multiple insulating layers, the buffer layer 24 composed of multiple insulating layers 24a, 24b, and 24c stress occurs.

도 2는 종래기술에 따른 표시장치용 어레이 기판 하부의 캐리어 기판을 제거하는 과정을 개략적으로 도시한 단면도이다.2 is a cross-sectional view schematically illustrating a process of removing a carrier substrate under an array substrate for a display device according to the prior art.

도 2에 도시된 바와 같이, 종래기술에 따른 표시장치용 박막 트랜지스터는 다중 절연층으로 구성된 버퍼층 상에 박막 트랜지스터를 형성하는 구조이기 때문에 다중 절연층(24a, 24b, 24c)으로 구성된 버퍼층(24)에 스트레스(stress)가 발생하게 된다. 이는 유기막으로 구성된 기판(20) 위에 다중 절연층을 적층할수록 인장 응력(Tensile Stress)을 받기 때문이다. As shown in FIG. 2, since the thin film transistor for a display device according to the prior art has a structure in which the thin film transistor is formed on a buffer layer composed of multiple insulating layers, the buffer layer 24 composed of multiple insulating layers 24a, 24b, and 24c will cause stress. This is because the more the multiple insulating layers are stacked on the substrate 20 composed of the organic film, the more tensile stress is received.

따라서, 레이저 조사로 캐리어 기판(10)과 유기막으로 구성된 기판(20)의 분리시에 다중 절연층으로 적층된 버퍼층(24)의 스트레스로 인해 기판(20)이 말리는 현상이 발생하게 됨으로써 배선 또는 버퍼층(24)에 크랙(A)이 발생하게 된다.Therefore, when the carrier substrate 10 and the substrate 20 composed of the organic film are separated by laser irradiation, a phenomenon in which the substrate 20 is rolled due to the stress of the buffer layer 24 stacked with multiple insulating layers occurs, thereby causing wiring or A crack A occurs in the buffer layer 24 .

특히, 레이저 분리 장비를 이용하여 기판(20)을 분리할 경우에 박막의 스트레스에 의한 기판 말림 현상으로 인해 크랙(crack)이 발생하게 된다.In particular, when the substrate 20 is separated using a laser separation device, cracks occur due to curling of the substrate due to stress of the thin film.

그리고, 이와 같은 구성의 박막 트랜지스터를 적용한 표시장치, 즉 플렉서블 유기전계 발광표시장치의 벤딩 평가시에 금속 배선의 단선으로 인해 소자 특성이 저하된다.In addition, when evaluating bending of a display device to which a thin film transistor having such a configuration is applied, that is, a flexible organic light emitting display device, device characteristics are deteriorated due to disconnection of metal wiring.

한편, 종래기술에 따른 표시장치용 어레이 기판에 형성된 박막 트랜지스터로 광이 입사될 수 있는데, 상기 광으로는 유기전계발광 다이오드와 같은 자발광 소자가 빛을 발할 때 생기는 내부 광과 외부의 태양 광이나 실내 형광등 또는 백열등과 같은 외부 광과 소자 내부에서 산란 또는 반사되는 광이 있을 수 있다. 특히, 상기 광이 소스 전극 및 드레인 전극 사이에서 형성되는 액티브층의 채널에 유입되는 경우 문제가 발생할 수 있다.On the other hand, light may be incident to a thin film transistor formed on an array substrate for a display device according to the prior art. The light includes internal light generated when a self-light emitting device such as an organic light emitting diode emits light, external sunlight or There may be external light, such as indoor fluorescent or incandescent light, and light scattered or reflected inside the device. In particular, a problem may occur when the light is introduced into a channel of an active layer formed between a source electrode and a drain electrode.

특히, 박막 트랜지스터는 광에 대해 매우 민감하며, 광이 박막 트랜지스터로 입사될 경우 광 누설 전류가 발생한다. 이로 인해 박막 트랜지스터의 오작동이 발생할 수 있으며, 표시장치의 구동 조건 하에서 제대로 된 화상 구현이 불가능하게 된다.In particular, the thin film transistor is very sensitive to light, and light leakage current occurs when light is incident on the thin film transistor. This may cause a malfunction of the thin film transistor, and proper image implementation is impossible under driving conditions of the display device.

그리고, 상기 박막 트랜지스터의 문턱전압(threshold voltage) 또는 상기 액티브층 내에서의 이동도 등의 소자 특성에 영향을 끼치게 되어 결과적으로는 명암 대비비(contrast ratio)를 낮추며 소비전력을 증가시키며, 화면상에 웨이빙 노이즈 (waving noise)를 야기함으로써 표시 품질을 저하시키게 된다.In addition, it affects device characteristics such as the threshold voltage of the thin film transistor or mobility in the active layer, resulting in lowering the contrast ratio and increasing power consumption. Display quality is degraded by causing waving noise.

본 발명의 목적은 기판의 말림 현상을 억제하여 플렉서블 디스플레이 장치에 적용 가능한 유기전계 발광표시장치 및 그 제조방법을 제공하는 것이다.An object of the present invention is to provide an organic light emitting display device applicable to a flexible display device by suppressing curling of a substrate and a manufacturing method thereof.

본 발명의 다른 목적은 광누설 전류의 발생을 억제하여 오동작을 방지하고 화소 불량표시가 없는 콘트라스트가 양호한 화상을 얻을 수 있는 유기전계 발광표시장치 및 그 제조방법을 제공하는 것이다.Another object of the present invention is to provide an organic light emitting display device capable of suppressing the generation of light leakage current to prevent malfunction and obtaining a high-contrast image free from defective pixel display and a method for manufacturing the same.

전술한 과제를 해결하기 위하여, 일 측면에서, 본 발명은 기판 상에 구비된 제1 버퍼층과, 상기 제1 버퍼층 상에 구비된 차광패턴 및 보조전극패턴과, 상기 차광패턴 및 보조전극패턴을 포함한 제1 버퍼층 상에 구비된 제2 버퍼층과, 상기 차광패턴 상의 제2 버퍼층 위에 구비된 액티브층과, 상기 액티브층 상에 적층된 게이트 절연막 및 게이트 전극과, 상기 게이트 전극 및 액티브층을 포함한 제2 버퍼층 상에 구비되고, 상기 게이트 전극 양측 아래의 액티브층 및 보조전극패턴을 노출시키는 다수의 콘택홀을 구비한 층간 절연막과, 상기 콘택홀들을 통해 상기 액티브층 및 보조전극패턴에 각각 연결된 소스전극 및 드레인 전극을 포함하는 유기전계 발광표시장치를 제공할 수 있다.In order to solve the above problems, in one aspect, the present invention includes a first buffer layer provided on a substrate, a light blocking pattern and an auxiliary electrode pattern provided on the first buffer layer, and the light blocking pattern and the auxiliary electrode pattern. A second buffer layer including a second buffer layer on the first buffer layer, an active layer on the second buffer layer on the light blocking pattern, a gate insulating film and a gate electrode stacked on the active layer, and the gate electrode and the active layer. An interlayer insulating film provided on the buffer layer and having a plurality of contact holes exposing the active layer and the auxiliary electrode pattern under both sides of the gate electrode, and a source electrode connected to the active layer and the auxiliary electrode pattern through the contact holes, respectively; An organic light emitting display device including a drain electrode may be provided.

이러한 본 발명에 따른 유기전계 발광표시장치에 있어서, 상기 제1 버퍼층은 적어도 2층 이상의 절연막으로 구성될 수 있다.In the organic light emitting display device according to the present invention, the first buffer layer may include at least two insulating layers.

이러한 본 발명에 따른 유기전계 발광표시장치에 있어서, 상기 제1, 2 버퍼층은 무기 절연물질로 구성될 수 있다.In the organic light emitting display device according to the present invention, the first and second buffer layers may be made of an inorganic insulating material.

이러한 본 발명에 따른 유기전계 발광표시장치에 있어서, 상기 제1 버퍼층을 이루는 적어도 2층 이상의 절연막은 산화막과 질화막이 반복되는 적층 구조 형태로 구성될 수 있다.In the organic light emitting display device according to the present invention, at least two or more insulating layers constituting the first buffer layer may have a stacked structure in which an oxide layer and a nitride layer are repeated.

이러한 본 발명에 따른 유기전계 발광표시장치에 있어서, 상기 제2 버퍼층은 단일 층으로 구성될 수 있다.In the organic light emitting display device according to the present invention, the second buffer layer may be formed of a single layer.

이러한 본 발명에 따른 유기전계 발광표시장치에 있어서, 상기 차광패턴과 보조전극패턴은 동일 물질층으로 구성될 수 있다.In the organic light emitting display device according to the present invention, the light blocking pattern and the auxiliary electrode pattern may be formed of the same material layer.

이러한 본 발명에 따른 유기전계 발광표시장치에 있어서, 상기 보조전극패턴은 상기 소스전극 및 드레인 전극 각 각과 독립적으로 연결될 수 있다.In the organic light emitting display device according to the present invention, the auxiliary electrode pattern may be independently connected to each of the source electrode and the drain electrode.

전술한 과제를 해결하기 위하여, 다른 측면에서, 본 발명은 기판상에 제1 버퍼층을 형성하는 단계와, 상기 제1 버퍼층 상에 차광패턴 및 보조전극패턴을 형성하는 단계와, 상기 차광패턴 및 보조전극패턴을 포함한 제1 버퍼층 상에 제2 버퍼층을 형성하는 단계와, 상기 차광패턴 상의 제2 버퍼층 위에 액티브층을 형성하는 단계와, 상기 액티브층 상에 게이트 절연막 및 게이트 전극을 형성하는 단계와, 상기 게이트 전극 및 액티브층을 포함한 제2 버퍼층 상에 층간 절연막을 형성하는 단계와, 상기 층간 절연막에 게이트 전극 양측 아래의 액티브층 및 보조전극패턴을 각각 노출시키는 다수의 콘택홀을 형성하는 단계와, 상기 콘택홀들을 통해 상기 액티브층 및 보조전극패턴에 소스전극 및 드레인 전극을 형성하는 단계를 포함하는 유기전계 발광표시장치 제조방법을 제공할 수 있다.In order to solve the above problems, in another aspect, the present invention comprises the steps of forming a first buffer layer on a substrate, forming a light-shielding pattern and an auxiliary electrode pattern on the first buffer layer, the light-shielding pattern and the auxiliary electrode pattern. Forming a second buffer layer on the first buffer layer including the electrode pattern, forming an active layer on the second buffer layer on the light blocking pattern, forming a gate insulating film and a gate electrode on the active layer, Forming an interlayer insulating film on the second buffer layer including the gate electrode and the active layer, and forming a plurality of contact holes in the interlayer insulating film to expose the active layer and auxiliary electrode patterns under both sides of the gate electrode, respectively; A method of manufacturing an organic light emitting display device may include forming a source electrode and a drain electrode on the active layer and the auxiliary electrode pattern through the contact holes.

이러한 본 발명에 따른 유기전계 발광표시장치에 있어서, 상기 제1 버퍼층은 적어도 2층 이상의 절연막으로 구성될 수 있다.In the organic light emitting display device according to the present invention, the first buffer layer may include at least two insulating layers.

이러한 본 발명에 따른 유기전계 발광표시장치의 제조방법에 있어서, 상기 제1, 2 버퍼층은 무기 절연물질로 구성될 수 있다.In the manufacturing method of the organic light emitting display device according to the present invention, the first and second buffer layers may be made of an inorganic insulating material.

이러한 본 발명에 따른 유기전계 발광표시장치의 제조방법에 있어서, 상기 제1 버퍼층을 이루는 적어도 2층 이상의 절연막은 산화막과 질화막이 반복되는 적층 구조 형태로 구성될 수 있다.In the manufacturing method of the organic light emitting display device according to the present invention, at least two or more insulating layers constituting the first buffer layer may have a stacked structure in which an oxide layer and a nitride layer are repeated.

이러한 본 발명에 따른 유기전계 발광표시장치의 제조방법에 있어서, 상기 제2 버퍼층은 단일 층으로 구성될 수 있다.In the manufacturing method of the organic light emitting display device according to the present invention, the second buffer layer may be formed of a single layer.

이러한 본 발명에 따른 유기전계 발광표시장치의 제조방법에 있어서, 상기 차광패턴과 보조전극패턴은 동일 물질층으로 구성될 수 있다.In the manufacturing method of the organic light emitting display device according to the present invention, the light-shielding pattern and the auxiliary electrode pattern may be formed of the same material layer.

이러한 본 발명에 따른 유기전계 발광표시장치의 제조방법에 있어서, 상기 보조전극패턴은 상기 소스전극 및 드레인 전극 각 각과 독립적으로 연결될 수 있다.In the manufacturing method of the organic light emitting display device according to the present invention, the auxiliary electrode pattern may be independently connected to each of the source electrode and the drain electrode.

본 발명에 따른 유기전계 발광표시장치 및 그 제조방법은 다중 버퍼층 사이에 금속물질로 구성된 차광패턴 및 보조전극패턴을 개재시킴으로써 다중 버퍼층의 스트레스를 억제시켜 기판의 말림 현상을 최소화함으로써 플렉서블 디스플레이 장치에 적용이 가능하다. An organic light emitting display device and method of manufacturing the same according to the present invention is applied to a flexible display device by minimizing the curling phenomenon of the substrate by suppressing the stress of the multiple buffer layers by interposing a light blocking pattern composed of a metal material and an auxiliary electrode pattern between multiple buffer layers. this is possible

그리고, 본 발명에 따른 유기전계 발광표시장치 및 그 제조방법은 차광패턴과 함께 보조전극패턴을 형성하여 소스전극과 드레인 전극과 연결되도록 함으로써 다중 버퍼층의 스트레스로 인해 배선 등에 크랙이 발생하는 것을 방지하여 배선의 단선을 차단할 수 있다.In addition, the organic light emitting display device and method of manufacturing the same according to the present invention form an auxiliary electrode pattern together with a light blocking pattern to connect a source electrode and a drain electrode to prevent cracks in wiring due to stress in a multiple buffer layer. Disconnection of wiring can be interrupted.

또한, 본 발명은 차광패턴 형성시에 보조전극패턴을 동시에 형성할 수 있기 때문에 추가적인 마스크 공정이 필요없게 됨으로써 제조 공정을 단순화시킬 수 있다.In addition, since the auxiliary electrode pattern can be formed at the same time as the light-shielding pattern, the manufacturing process can be simplified by eliminating the need for an additional mask process.

그리고, 본 발명은 차광패턴을 액티브층 하부에 배치함으로 인하여 광누설 전류의 발생을 억제하여 소자의 오동작을 방지할 수 있고 화소 불량표시가 없는 콘트라스트가 양호한 화상을 얻을 수 있다. In addition, the present invention suppresses generation of light leakage current by disposing the light-shielding pattern below the active layer to prevent malfunction of the device, and obtains an image with good contrast without defective pixel display.

도 1은 종래기술에 따른 표시장치용 박막 트랜지스터 어레이 기판의 단면도이다.
도 2는 종래기술에 따른 표시장치용 박막 트랜지스터 어레이 기판 하부의 캐리어 기판을 제거하는 과정을 개략적으로 도시한 단면도이다.
도 3은 본 발명에 따른 유기전계 발광표시장치의 단면도이다.
도 4a 내지 4s는 본 발명에 따른 유기전계 발광표시장치의 제조 공정 단면도들이다.1 is a cross-sectional view of a thin film transistor array substrate for a display device according to the prior art.
2 is a cross-sectional view schematically illustrating a process of removing a carrier substrate under a thin film transistor array substrate for a display device according to the prior art.
3 is a cross-sectional view of an organic light emitting display device according to the present invention.
4A to 4S are cross-sectional views of a manufacturing process of an organic light emitting display device according to the present invention.

이하, 본 발명의 실시 예들은 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시 예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The embodiments introduced below are provided as examples to sufficiently convey the spirit of the present invention to those skilled in the art. Accordingly, the present invention may be embodied in other forms without being limited to the embodiments described below. And in the drawings, the size and thickness of the device may be exaggerated for convenience. Like reference numbers indicate like elements throughout the specification.

도 3은 본 발명에 따른 유기전계 발광표시장치의 단면도를 도시한 도면이다. 3 is a cross-sectional view of an organic light emitting display device according to the present invention.

도 3을 참조하면, 비표시영역과 다수의 화소영역을 포함하는 표시영역으로 구분되는 기판(110) 상에는 제1 버퍼층(112)이 형성된다. 이때, 상기 기판(110)은 폴리 이미드(PI: polyimide)와 같은 유기막으로 구성된다. Referring to FIG. 3 , a first buffer layer 112 is formed on a substrate 110 divided into a non-display area and a display area including a plurality of pixel areas. At this time, the substrate 110 is composed of an organic layer such as polyimide (PI).

그리고, 상기 제1 버퍼층(112)은 다수의 절연층(미도시)으로 구성될 수 있는데, 다수의 절연층(미도시)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiO2)과 같은 무기 절연물질로 형성된다. 특히, 도면에는 도시하지 않았지만, 상기 절연막(미도시)들은 적어도 2층 이상인 경우에, 산화 실리콘(SiO2)으로 구성된 제1 절연막과 질화 실리콘(SiNx)의 제2 절연막이 반복 적층되는 구조 형태로 이루어질 수 있다.And, the first buffer layer 112 may be composed of a plurality of insulating layers (not shown), the plurality of insulating layers (not shown) is an inorganic insulating material such as silicon nitride (SiNx) or silicon oxide (SiO 2 ) is formed with In particular, although not shown in the drawings, when the insulating films (not shown) have at least two layers, a first insulating film made of silicon oxide (SiO 2 ) and a second insulating film made of silicon nitride (SiNx) are repeatedly stacked in the form of a structure. It can be done.

상기 제1 버퍼층(112) 상부에는 차광패턴(114a)과 제1, 2 보조전극패턴 (114b, 114c)이 형성된다. 이때, 상기 차광패턴(114a)과 제1, 2 보조전극패턴 (114b, 114c)은 불투명한 금속 재질로 형성될 수 있다. 예를 들면 알루미늄(Al), 텅스텐(W), 구리 (Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속그룹 중에서 선택된 적어도 하나로 형성될 수 있다. 다만, 이에 한정되지 않으며, 광을 차단할 수 있는 물질이면 족하다.A light blocking pattern 114a and first and second auxiliary electrode patterns 114b and 114c are formed on the first buffer layer 112 . In this case, the light blocking pattern 114a and the first and second auxiliary electrode patterns 114b and 114c may be formed of an opaque metal material. For example, aluminum (Al), tungsten (W), copper (Cu), molybdenum (Mo), chromium (Cr), titanium (Ti), molytungsten (MoW), molytitanium (MoTi), copper/motitanium ( It may be formed of at least one selected from a conductive metal group including Cu/MoTi). However, it is not limited thereto, and any material capable of blocking light is sufficient.

이때, 상기 차광패턴(114a)은 외부로부터의 빛이 액티브층에 도달하는 것을 방지함으로써, 액티브층(122a)이 빛에 의해 열화되는 것을 방지하여 박막 트랜지스터의 수명이 단축되는 것을 막게 된다. At this time, the light-shielding pattern 114a prevents external light from reaching the active layer, thereby preventing the active layer 122a from being deteriorated by the light, thereby preventing the lifespan of the thin film transistor from being shortened.

그리고, 상기 차광패턴(114a)은 유기전계 발광표시장치의 제조 이후에 기판 (110) 하부에 있던 캐리어 기판(미도시, 도 4r의 100 참조)을 분리할 때 다중 절연층으로 구성된 제1 버퍼층(112)에 가해지는 스트레스(stress)를 완화되어 기판 말림 현상을 방지함으로써 크랙(crack) 발생을 억제한다.In addition, the light blocking pattern 114a is a first buffer layer composed of multiple insulating layers (not shown, see 100 in FIG. 4R) when separating the carrier substrate (not shown, see 100 in FIG. 112) is relieved to prevent the curling of the substrate, thereby suppressing the generation of cracks.

더욱이, 상기 제1, 2 보조전극패턴(114b, 114c)은 유기전계 발광표시장치의 제조 이후에 기판(110) 하부에 있던 캐리어 기판(미도시, 도 4r의 100 참조)을 분리할 때 다중 절연층으로 구성된 제1 버퍼층(112)에 스트레스(stress)가 가해져서 기판의 말림 현상이 발생하고 이로 인해 크랙(crack)이 배선들, 소스전극(136a) 및 드레인 전극(136b) 등에 가해져서 배선들이 단선되는 것을 방지하기 위해 사용된다. 즉, 상기 제1, 2 보조전극패턴(114b, 114c) 각각은 소스전극(136a) 및 드레인 전극(136b)에 독립적으로 연결되어 있음으로써 소스전극(136a) 및 드레인 전극(136b)이 단선되는 것을 방지하는 역할을 한다.Moreover, the first and second auxiliary electrode patterns 114b and 114c are multi-insulated when the carrier substrate (not shown, see 100 in FIG. 4R ) under the substrate 110 is separated after manufacturing the organic light emitting display device. Stress is applied to the first buffer layer 112 composed of layers, resulting in a curling phenomenon of the substrate, which causes cracks to be applied to the wirings, the source electrode 136a and the drain electrode 136b, and the wirings Used to prevent disconnection. That is, since the first and second auxiliary electrode patterns 114b and 114c are independently connected to the source electrode 136a and the drain electrode 136b, disconnection of the source electrode 136a and the drain electrode 136b is prevented. serves to prevent

그리고, 상기 차광패턴(114a) 및 제1, 2 보조전극패턴(114b, 114c)을 포함한 제1 버퍼층(112) 상부에는 제2 버퍼층(120)이 형성된다. 상기 제2 버퍼층 (120)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiO2)과 같은 무기 절연물질로 형성된다. A second buffer layer 120 is formed on the first buffer layer 112 including the light blocking pattern 114a and the first and second auxiliary electrode patterns 114b and 114c. The second buffer layer 120 is formed of an inorganic insulating material such as silicon nitride (SiNx) or silicon oxide (SiO 2 ).

그리고, 상기 차광패턴(114a) 및 제1, 2 보조패턴(114b, 114c)을 포함한 제2 버퍼층(120) 상부에는 액티브층(122a)이 형성된다. 이때, 상기 액티브층(122a)은 상기 차광패턴(114a)과 중첩되게 배치된다. An active layer 122a is formed on the second buffer layer 120 including the light blocking pattern 114a and the first and second auxiliary patterns 114b and 114c. At this time, the active layer 122a is disposed to overlap the light blocking pattern 114a.

상기 액티브층(122a)은 산화물 반도체 물질, 실리콘 물질, 유기 반도체 물질, CNT(carbon nanotube) 및 그래핀(graphene)으로 이루어진 군에서 선택되는 적어도 하나의 물질로 형성될 수 있다. The active layer 122a may be formed of at least one material selected from the group consisting of an oxide semiconductor material, a silicon material, an organic semiconductor material, carbon nanotube (CNT), and graphene.

상기 산화물 반도체 물질은 AxByCzO(x, y, z ≥0)나타낼 수 있으며, A, B 및 C 각각은 Zn, Cd, Ga, In, Sn, Hf 및 Zr 중에서 선택된다. 바람직하게는, 상기 산화물 반도체 물질은 ZnO, InGaZnO4, ZnInO, ZnSnO, InZnHfO, SnInO 및 SnO 중에서 선택될 수 있으나, 이에 국한되지 않는다.The oxide semiconductor material may represent AxByCzO (x, y, z ≥ 0), and each of A, B and C is selected from Zn, Cd, Ga, In, Sn, Hf and Zr. Preferably, the oxide semiconductor material may be selected from among ZnO, InGaZnO4, ZnInO, ZnSnO, InZnHfO, SnInO and SnO, but is not limited thereto.

그리고, 상기 액티브층(122a)은 상기 차광 패턴(150)과 일부 중첩되도록 형성된다. 특히, 상기 액티브층(122a)은 소스영역, 채널영역 및 드레인 영역으로 구분될 수 있으며, 상기 액티브층(122a)의 소스영역 및 채널영역은 상기 차광 패턴 (114a)과 중첩되도록 형성된다. 또한, 상기 액티브층(122a)의 드레인 영역은 상기 차광 패턴(150)과 중첩되지 않도록 형성된다.Also, the active layer 122a is formed to partially overlap the light blocking pattern 150 . In particular, the active layer 122a may be divided into a source region, a channel region, and a drain region, and the source region and the channel region of the active layer 122a are formed to overlap the light blocking pattern 114a. In addition, the drain region of the active layer 122a is formed so as not to overlap with the light blocking pattern 150 .

상기 액티브층(122a) 상부에는 게이트 절연막(124a) 및 게이트 전극(126a)이 적층된다. 이때, 상기 게이트 절연막(124a)은 SiOx, SiNx, SiON, HfO2, Al2O3, Y2O3, Ta2O5 등과 같은 유전체 또는 고유전율 유전체 또는 이들의 조합으로 이루어질 수 있다. 다만, 이에 국한되지 않으며, 상기 게이트 절연막(124a)은 도면상에는 단일 층으로 형성되었으나, 2 이상의 층으로 형성된 다중 층으로 형성될 수도 있다.A gate insulating layer 124a and a gate electrode 126a are stacked on the active layer 122a. In this case, the gate insulating layer 124a may be formed of a dielectric such as SiOx, SiNx, SiON, HfO2, Al2O3, Y2O3, Ta2O5, or a high-k dielectric, or a combination thereof. However, it is not limited thereto, and the gate insulating film 124a is formed as a single layer in the drawing, but may be formed as a multi-layer formed of two or more layers.

상기 게이트 전극(126a)은 불투명한 금속 재질, 예를 들면, 알루미늄(Al), 텅스텐(W), 구리(Cu), 몰디브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 및 이들의 조합으로부터 형성되는 합금을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나로 형성할 수 있으나 이에 한정되지 않는다. 상기 게이트 전극(126a)은 도면상에는 단일 층으로 형성되었으나, 2 이상의 층으로 형성된 다중 층으로 형성될 수 있다.The gate electrode 126a is made of an opaque metal material, for example, aluminum (Al), tungsten (W), copper (Cu), molybdenum (Mo), chromium (Cr), tantalum (Ta), or titanium (Ti). ) and at least one selected from the group of conductive metals including an alloy formed from a combination thereof, but is not limited thereto. The gate electrode 126a is formed of a single layer in the drawing, but may be formed of multiple layers formed of two or more layers.

그리고, 상기 게이트 전극(126a) 및 액티브층(122a)을 포함한 제2 버퍼층 (120) 상부에는 층간 절연막(130)이 형성된다. 이때, 상기 층간 절연막(130)은 산화 실리콘(SiO2)이나 질화 실리콘 (SiNx)과 같은 무기 절연물질로 형성되거나, 벤조사이클로부텐(benzocyclobutene)이나 포토 아크릴(photo acryl)과 같은 유기절연물질로 형성될 수 있다.An interlayer insulating film 130 is formed on the second buffer layer 120 including the gate electrode 126a and the active layer 122a. At this time, the interlayer insulating film 130 is formed of an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx), or an organic insulating material such as benzocyclobutene or photo acryl. It can be.

상기 층간 절연막(130)에는 상기 게이트 전극(126a) 양측 아래의 액티브층 (122a) 및 보조전극패턴(114b)을 노출시키는 제1 내지 4 콘택홀(132a, 132b, 132c, 132d)이 형성된다. 이때, 상기 제1 콘택홀(132a)은 상기 액티브층(122a)의 소스영역을 노출시키며, 상기 제2 콘택홀(132b)은 상기 액티브층(122b)의 드레인영역을 노출시킨다. 그리고, 제3 콘택홀(132c)은 상기 보조전극패턴(122c)을 노출시키며, 상기 제4 콘택홀(132d)은 상기 보조전극패턴(122d)을 노출시킨다.First to fourth contact holes 132a, 132b, 132c, and 132d exposing the active layer 122a under both sides of the gate electrode 126a and the auxiliary electrode pattern 114b are formed in the interlayer insulating layer 130. In this case, the first contact hole 132a exposes the source region of the active layer 122a, and the second contact hole 132b exposes the drain region of the active layer 122b. Also, the third contact hole 132c exposes the auxiliary electrode pattern 122c, and the fourth contact hole 132d exposes the auxiliary electrode pattern 122d.

그리고, 상기 층간 절연막(130) 상부에는 상기 제1 콘택홀(132a) 및 제3 콘택홀(132c)을 통해 상기 액티브층(122a)의 소스영역 및 제1 보조전극패턴(114b)에 접속하는 소스전극(136a)이 형성되고, 상기 제2 콘택홀(132b) 및 제4 콘택홀 (132d)을 통해 상기 액티브층(122a)의 드레인 영역 및 제2 보조전극패턴(114c)에 접속하는 드레인 전극(136b)이 형성된다. In addition, a source connected to the source region of the active layer 122a and the first auxiliary electrode pattern 114b through the first contact hole 132a and the third contact hole 132c is provided on the interlayer insulating layer 130 . An electrode 136a is formed, and the drain electrode is connected to the drain region of the active layer 122a and the second auxiliary electrode pattern 114c through the second contact hole 132b and the fourth contact hole 132d ( 136b) is formed.

이때, 상기 소스전극(136a) 및 드레인 전극(136b)은 몰리브덴(Mo), 티타늄 (Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 크롬(Cr), 알루미늄(Al), 이들의 조합으로부터 형성되는 합금 중 어느 하나를 이용하여 형성할 수 있다. 또한, ITO(Indium Tin Oxide)와 같은 투명성 도전물질을 사용할 수 있다. 다만, 이에 한정되지 않으며, 일반적으로 전극으로 사용할 수 있는 물질로 형성될 수 있다. 그리고, 도면에서는 단일 금속층으로 형성되어 있지만 경우에 따라서는 적어도 2개 이상의 금속층들을 적층하여 형성할 수도 있다.At this time, the source electrode 136a and the drain electrode 136b are made of molybdenum (Mo), titanium (Ti), tantalum (Ta), tungsten (W), copper (Cu), chromium (Cr), aluminum (Al), It can be formed using any one of the alloys formed from these combinations. In addition, a transparent conductive material such as ITO (Indium Tin Oxide) may be used. However, it is not limited thereto, and may be formed of a material that can be generally used as an electrode. In addition, although it is formed of a single metal layer in the drawing, in some cases, it may be formed by stacking at least two or more metal layers.

따라서, 상기 액티브층(122a)과 게이트 절연막(124a)과 게이트 전극(126a) 및 소스전극(136a) 그리고 드레인 전극(136b)은 박막 트랜지스터(T), 즉 구동 박막 트랜지스터를 나타낸다. 이때, 기판(110) 상에 형성되는 박막 트랜지스터(T)가 바텀 (bottom) 게이트형인 것을 일례로 설명하였다. 그러나, 기판(110) 상에 형성되는 트랜지스터는 바텀 게이트 형 뿐만 아니라 탑 게이트형으로도 형성될 수 있다.Accordingly, the active layer 122a, the gate insulating layer 124a, the gate electrode 126a, the source electrode 136a, and the drain electrode 136b represent the thin film transistor T, that is, the driving thin film transistor. At this time, it has been described as an example that the thin film transistor T formed on the substrate 110 is a bottom gate type. However, the transistor formed on the substrate 110 may be formed in a top gate type as well as a bottom gate type.

그리고, 상기 소스전극(136a) 그리고 드레인 전극(136b)을 포함한 층간 절연막(130) 상부에는 평탄화막(138)이 형성된다. 이때, 상기 평탄화막(138)은 벤조사이클로부텐(benzocyclobutene), 폴리이미드(polyimide) 또는 포토 아크릴 (photo acryl)과 같은 유기절연물질로 형성될 수 있다.A planarization layer 138 is formed on the interlayer insulating layer 130 including the source electrode 136a and the drain electrode 136b. In this case, the planarization layer 138 may be formed of an organic insulating material such as benzocyclobutene, polyimide, or photo acryl.

상기 평탄화막(138)에는 상기 드레인 전극(136b)을 노출시키는 드레인 콘택홀(140)이 형성된다.A drain contact hole 140 exposing the drain electrode 136b is formed in the planarization layer 138 .

그리고, 상기 평탄화막(138) 상에는 상기 드레인 콘택홀(140)을 통해 박막 트랜지스터(T)의 드레인(115a)에 연결되며 각 서브 픽셀 영역마다 분리 형성된 제1전극(142)이 형성된다. 이때, 상기 제1전극(142)은 ITO(Indium Tin Oxide), IZO (Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 중 어느 하나로 이루어질 수 있다. Also, a first electrode 142 connected to the drain 115a of the thin film transistor T through the drain contact hole 140 and formed separately for each sub-pixel region is formed on the planarization layer 138 . In this case, the first electrode 142 may be formed of any one of indium tin oxide (ITO), indium zinc oxide (IZO), and indium tin zinc oxide (ITZO).

상기 제1 전극(142) 상에는 제1 전극(142)의 일부를 노출하는 개구부를 갖는 뱅크층(144)이 형성된다. 이때, 상기 뱅크층(142)은 벤조사이클로부텐 (benzocyclobutene, BCB)계 수지, 아크릴계 수지 또는 폴리이미드 수지 등의 유기물을 포함할 수 있다.A bank layer 144 having an opening exposing a part of the first electrode 142 is formed on the first electrode 142 . In this case, the bank layer 142 may include an organic material such as benzocyclobutene (BCB)-based resin, acrylic resin, or polyimide resin.

그리고, 상기 뱅크층(144)의 개구부를 통해 노출된 제1 전극(142) 상에는 유기 발광층(146)이 형성된다. 이때, 유기 발광층(146)은 서브 픽셀에 따라 적색, 녹색 및 청색 중 어느 하나의 색을 발광하도록 형성될 수 있다. 서브 픽셀은 유기 발광층(146)의 구조에 따라 다른 색 예를 들면, 백색을 발광할 수도 있다.An organic emission layer 146 is formed on the first electrode 142 exposed through the opening of the bank layer 144 . In this case, the organic emission layer 146 may be formed to emit light of any one of red, green, and blue colors according to sub-pixels. The sub-pixel may emit light of a different color, for example, white, depending on the structure of the organic light emitting layer 146 .

상기 유기발광층(146)을 포함한 뱅크층(144) 전면에는 제2 전극(148)이 형성된다. 이때, 상기 제2 전극(148)은 일 함수가 낮은 재료 형성된 캐소드일 수 있다. 제2 전극(148)은 알루미늄(Al), 알루미늄 합금(Al alloy) 또는 은(Ag)과 같이 반사도가 높고 불투명한 재료를 사용할 수 있으나 이에 한정되지 않는다.A second electrode 148 is formed on the entire surface of the bank layer 144 including the organic emission layer 146 . In this case, the second electrode 148 may be a cathode made of a material having a low work function. The second electrode 148 may use a highly reflective and opaque material such as aluminum (Al), aluminum alloy, or silver (Ag), but is not limited thereto.

따라서, 상기 제1 전극(142), 유기발광층(146) 및 제2 전극(148)은 유기발광 다이오드(E)를 이룬다.Accordingly, the first electrode 142, the organic light emitting layer 146, and the second electrode 148 form the organic light emitting diode E.

이와 같이, 본 발명에 따른 유기전계 발광표시장치는 다중 버퍼층 사이에 금속물질로 구성된 차광패턴 및 보조전극패턴을 개재시킴으로써 다중 버퍼층의 스트레스를 억제시켜 기판의 말림 현상을 최소화함으로써 플렉서블 디스플레이 장치에 적용이 가능하다. As described above, the organic light emitting display device according to the present invention can be applied to a flexible display device by minimizing the curling phenomenon of the substrate by suppressing the stress of the multiple buffer layers by interposing the light blocking pattern and the auxiliary electrode pattern composed of metal material between the multiple buffer layers. possible.

그리고, 본 발명에 따른 유기전계 발광표시장치는 차광패턴과 함께 보조전극패턴을 형성하여 소스전극과 드레인 전극과 연결되도록 함으로써 다중 버퍼층의 스트레스로 인해 배선 등에 크랙이 발생하는 것을 방지하여 배선의 단선을 차단할 수 있다.In addition, the organic light emitting display device according to the present invention forms an auxiliary electrode pattern together with a light shielding pattern to connect the source electrode and the drain electrode to prevent cracks in the wiring due to stress in the multiple buffer layer and prevent disconnection of the wiring. can block

또한, 본 발명은 차광패턴 형성시에 보조전극패턴을 동시에 형성할 수 있기 때문에 추가적인 마스크 공정이 필요없게 됨으로써 제조 공정을 단순화시킬 수 있다.In addition, since the auxiliary electrode pattern can be formed at the same time as the light-shielding pattern, the manufacturing process can be simplified by eliminating the need for an additional mask process.

그리고, 본 발명은 차광패턴을 액티브층 하부에 배치함으로 인하여 광누설 전류의 발생을 억제하여 소자의 오동작을 방지할 수 있고 화소 불량표시가 없는 콘트라스트가 양호한 화상을 얻을 수 있다. In addition, the present invention suppresses generation of light leakage current by disposing the light-shielding pattern below the active layer to prevent malfunction of the device, and obtains an image with good contrast without defective pixel display.

한편, 이와 같은 구성으로 이루어진 본 발명에 따른 유기전계 발광표시장치 제조방법에 대해 도 4a 내지 4s를 참조하여 설명하면 다음과 같다.Meanwhile, a method for manufacturing an organic light emitting display according to the present invention configured as described above will be described with reference to FIGS. 4A to 4S.

도 4a 내지 4s는 본 발명에 따른 유기전계 발광표시장치의 제조 공정 단면도들이다.4A to 4S are cross-sectional views of a manufacturing process of an organic light emitting display device according to the present invention.

도 4a를 참조하면, 유리, 석영 등과 같은 투명한 물질로 이루어지며 평탄도가 유지되는 캐리어 기판(100) 상에 CVD(Chemical Vapor Deposition) 또는 PECVD (Plasma Enhanced Chemical Vapor Deposition) 증착 방법으로 희생층(102)을 형성한다. 이때, 상기 희생층(102)은 수소화된 비정질 실리콘(a-Si:H) 또는 수소화처리되고 불순물이 도핑된 비정질 실리콘(a-Si:H;n+ 또는 a-Si:H;p+)으로 형성한다. 희생층(102)의 수소는 추후 설명될 유리 기판의 실리콘과 결합되며 추후 설명된 제조 공정 중 레이저 조사 공정에 의해 희생층(102)의 수소와 캐리어 기판의 실리콘Referring to FIG. 4A , a sacrificial layer 102 is deposited on a carrier substrate 100 made of a transparent material such as glass or quartz and maintaining flatness by a chemical vapor deposition (CVD) or plasma enhanced chemical vapor deposition (PECVD) method. ) to form At this time, the sacrificial layer 102 is formed of hydrogenated amorphous silicon (a-Si:H) or hydrogenated and impurity-doped amorphous silicon (a-Si:H;n+ or a-Si:H;p+). . Hydrogen of the sacrificial layer 102 is combined with silicon of the glass substrate, which will be described later, and hydrogen of the sacrificial layer 102 and silicon of the carrier substrate by a laser irradiation process among manufacturing processes described later.

의 결합이 끊기므로 분리가 용이해진다.Since the bond is broken, separation becomes easy.

이어, 상기 희생층(102) 상에 유기물질로 구성된 기판(110)을 형성한다. 이때, 상기 기판(110)은 하부 구조의 단차를 완화시키기 위한 평탄화막일 수도 있으며, 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물 또는 실리콘 산화물을 액상 형태로 코팅한 다음 경화시키는 SOG(spin on glass)와 같은 무기물을 사용하여 형성할 수도 있다.Subsequently, a substrate 110 made of an organic material is formed on the sacrificial layer 102 . At this time, the substrate 110 may be a planarization film for alleviating the level difference of the lower structure, and an organic material such as polyimide, benzocyclobutene series resin, acrylate, or silicon oxide It can also be formed using an inorganic material such as SOG (spin on glass) that is coated in liquid form and then cured.

그런 다음, 도 4b를 참조하면, 상기 기판(110) 상에 제1 버퍼층(112)을 형성한다. 이때, 상기 제1 버퍼층(112)은 다수의 절연층(미도시)으로 구성될 수 있는데, 다수의 절연층(미도시)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiO2)과 같은 무기 절연물질로 형성한다. 특히, 도면에는 도시하지 않았지만, 상기 절연막(미도시)들은 적어도 2층 이상인 경우에, 산화 실리콘(SiO2)으로 구성된 제1 절연막과 질화 실리콘(SiNx)의 제2 절연막이 반복 적층되는 구조 형태로 이루어질 수 있다.Then, referring to FIG. 4B , a first buffer layer 112 is formed on the substrate 110 . At this time, the first buffer layer 112 may be composed of a plurality of insulating layers (not shown), the plurality of insulating layers (not shown) is an inorganic insulating material such as silicon nitride (SiNx) or silicon oxide (SiO 2 ) form with In particular, although not shown in the drawings, when the insulating films (not shown) have at least two layers, a first insulating film made of silicon oxide (SiO 2 ) and a second insulating film made of silicon nitride (SiNx) are repeatedly stacked in the form of a structure. It can be done.

이어, 도 4c를 참조하면, 상기 제1 버퍼층(112) 상에 차광물질층(114)을 형성하고 그 위에 제1 포토레지스트(116)를 도포한다. 이때, 상기 차광층(114)은 추후 액티브층에 광이 침투되는 것을 방지하기 위한 것으로, 불투명한 금속 재질로 형성될 수 있다. 예를 들면 알루미늄(Al), 텅스텐(W), 구리 (Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속그룹 중에서 선택된 적어도 하나로 형성될 수 있다. 다만, 이에 한정되지 않으며, 광을 차단할 수 있는 물질이면 족하다. 즉, 광을 차단하는 블랙 재료 예를 들어 카본 블랙을 포함하는 블랙 수지(resin)를 사용할 수도 있다. Subsequently, referring to FIG. 4C , a light blocking material layer 114 is formed on the first buffer layer 112 and a first photoresist 116 is applied thereon. At this time, the light blocking layer 114 is to prevent light from penetrating into the active layer later, and may be formed of an opaque metal material. For example, aluminum (Al), tungsten (W), copper (Cu), molybdenum (Mo), chromium (Cr), titanium (Ti), molytungsten (MoW), molytitanium (MoTi), copper/motitanium ( It may be formed of at least one selected from a conductive metal group including Cu/MoTi). However, it is not limited thereto, and any material capable of blocking light is sufficient. That is, a black material that blocks light, for example, a black resin including carbon black may be used.

그런 다음, 도 4d를 참조하면, 제1 마스크(미도시)를 이용하여 상기 제1 포토레지스트(116)을 패터닝하여 제1 포토레지스트패턴(116a)을 형성한 후 이를 식각 마스크로 상기 차광물질층(114)을 선택적으로 제거하여, 차광패턴(114a)과 제1, 2 보조전극패턴(114b, 114c)을 형성한다. Then, referring to FIG. 4D , the first photoresist 116 is patterned using a first mask (not shown) to form a first photoresist pattern 116a, which is then used as an etching mask for the light blocking material layer. 114 is selectively removed to form the light blocking pattern 114a and the first and second auxiliary electrode patterns 114b and 114c.

이때, 상기 차광패턴(114a)은 외부로부터의 빛이 액티브층에 도달하는 것을 방지함으로써, 액티브층(122a)이 빛에 의해 열화되는 것을 방지하여 박막 트랜지스터의 수명이 단축되는 것을 방지한다. At this time, the light-shielding pattern 114a prevents external light from reaching the active layer, thereby preventing the active layer 122a from being deteriorated by the light, thereby preventing the lifespan of the thin film transistor from being shortened.

그리고, 상기 차광패턴(114a)은 유기전계 발광표시장치의 제조 이후에 기판 (110) 하부에 있던 캐리어 기판(미도시, 도 4r의 100 참조)을 분리할 때 다중 절연층으로 구성된 제1 버퍼층(112)에 가해지는 스트레스(stress)를 완화되어 기판 말림 현상을 방지함으로써 크랙(crack) 발생을 억제한다.In addition, the light blocking pattern 114a is a first buffer layer composed of multiple insulating layers (not shown, see 100 in FIG. 4R) when separating the carrier substrate (not shown, see 100 in FIG. 112) is relieved to prevent the curling of the substrate, thereby suppressing the generation of cracks.

한편, 상기 제1, 2 보조전극패턴(114b, 114c)은 유기전계 발광표시장치의 제조 이후에 기판(110) 하부에 있던 캐리어 기판(미도시, 도 4r의 100 참조)을 분리할 때 다중 절연층으로 구성된 제1 버퍼층(112)에 스트레스(stress)가 가해져서 기판의 말림 현상이 발생하고 이로 인해 크랙(crack)이 배선들, 소스전극(136a) 및 드레인 전극(136b) 등에 가해져서 배선들이 단선되는 것을 방지하기 위해 사용된다. 즉, 상기 제1, 2 보조전극패턴(114b, 114c) 각각은 소스전극(136a) 및 드레인 전극(136b)에 독립적으로 연결되어 있음으로써 소스전극(136a) 및 드레인 전극(136b)이 단선되는 것을 방지하는 역할을 한다.Meanwhile, the first and second auxiliary electrode patterns 114b and 114c are multi-insulated when the carrier substrate (not shown, see 100 in FIG. 4R ) under the substrate 110 is separated after manufacturing the organic light emitting display device. Stress is applied to the first buffer layer 112 composed of layers, resulting in a curling phenomenon of the substrate, which causes cracks to be applied to the wirings, the source electrode 136a and the drain electrode 136b, and the wirings Used to prevent disconnection. That is, since the first and second auxiliary electrode patterns 114b and 114c are independently connected to the source electrode 136a and the drain electrode 136b, disconnection of the source electrode 136a and the drain electrode 136b is prevented. serves to prevent

이어, 도 4e를 참조하면, 상기 제1 포토레지스트패턴(116a)을 제거한 후, 상기 차광패턴(114a) 및 제1, 2 보조전극패턴(114b, 114c)을 포함한 제1 버퍼층(112) 상부에 제2 버퍼층(120)을 형성한다. 이때, 상기 제2 버퍼층(120)은 질화 실리콘 (SiNx) 또는 산화 실리콘(SiO2)과 같은 무기 절연물질로 형성된다. Next, referring to FIG. 4E , after the first photoresist pattern 116a is removed, the first buffer layer 112 including the light blocking pattern 114a and the first and second auxiliary electrode patterns 114b and 114c is formed on top. A second buffer layer 120 is formed. At this time, the second buffer layer 120 is formed of an inorganic insulating material such as silicon nitride (SiNx) or silicon oxide (SiO 2 ).

그런 다음, 상기 제2 버퍼층(120) 상에 반도체층(122)과 게이트 절연물질층 (124) 및 금속물질층(126)을 순차적으로 적층하고 이어 그 위에 제2 포토레지스트 (128)를 도포한다.Then, a semiconductor layer 122, a gate insulating material layer 124, and a metal material layer 126 are sequentially stacked on the second buffer layer 120, and then a second photoresist 128 is applied thereon. .

이때, 상기 반도체층(122)은 산화물 반도체 물질, 실리콘 물질, 유기 반도체 물질, CNT(carbon nanotube) 및 그래핀(graphene)으로 이루어진 군에서 선택되는 적어도 하나의 물질로 형성될 수 있다. In this case, the semiconductor layer 122 may be formed of at least one material selected from the group consisting of an oxide semiconductor material, a silicon material, an organic semiconductor material, carbon nanotube (CNT), and graphene.

상기 산화물 반도체 물질은 AxByCzO(x, y, z ≥0)나타낼 수 있으며, A, B 및 C 각각은 Zn, Cd, Ga, In, Sn, Hf 및 Zr 중에서 선택된다. 바람직하게는, 상기 산화물 반도체 물질은 ZnO, InGaZnO4, ZnInO, ZnSnO, InZnHfO, SnInO 및 SnO 중에서 선택될 수 있으나, 이에 국한되지 않는다.The oxide semiconductor material may represent AxByCzO (x, y, z ≥ 0), and each of A, B and C is selected from Zn, Cd, Ga, In, Sn, Hf and Zr. Preferably, the oxide semiconductor material may be selected from among ZnO, InGaZnO4, ZnInO, ZnSnO, InZnHfO, SnInO and SnO, but is not limited thereto.

그리고, 상기 게이트 절연물질층(124)은 SiOx, SiNx, SiON, HfO2, Al2O3, Y2O3, Ta2O5 등과 같은 유전체 또는 고 유전율 유전체 또는 이들의 조합으로 이루어질 수 있다. 다만, 이에 국한되지 않으며, 상기 게이트 절연막(124)은 도면상에는 단일 층으로 형성되었으나, 2 이상의 층으로 형성된 다중 층으로 형성될 수도 있다.Also, the gate insulating material layer 124 may be made of a dielectric such as SiOx, SiNx, SiON, HfO2, Al2O3, Y2O3, Ta2O5, or a high dielectric constant dielectric or a combination thereof. However, it is not limited thereto, and the gate insulating film 124 is formed as a single layer in the drawings, but may be formed as a multi-layer formed of two or more layers.

상기 게이트 금속물질층(126)은 불투명한 금속 재질, 예를 들면, 알루미늄 (Al), 텅스텐(W), 구리(Cu), 몰디브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 및 이들의 조합으로부터 형성되는 합금을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나로 형성할 수 있으나 이에 한정되지 않는다. 상기 게이트 금속물질층 (126)은 도면상에는 단일 층으로 형성되었으나, 2 이상의 층으로 형성된 다중 층으로 형성될 수 있다.The gate metal material layer 126 is formed of an opaque metal material such as aluminum (Al), tungsten (W), copper (Cu), molybdenum (Mo), chromium (Cr), tantalum (Ta), or titanium. It may be formed of at least one selected from the group of conductive metals including (Ti) and alloys formed from combinations thereof, but is not limited thereto. The gate metal material layer 126 is formed as a single layer in the drawing, but may be formed as a multi-layer formed of two or more layers.

이어, 상기 제2 포토레지스트(128) 상측에 하프톤(Half-Ton) 마스크(130)을 배치한다. 이때, 상기 하프톤 마스크(130)는 차단부(130a)와 반투과부(130b) 및 투과부(130c)를 포함한다.Subsequently, a half-ton mask 130 is disposed on the second photoresist 128 . In this case, the halftone mask 130 includes a blocking portion 130a, a semi-transmissive portion 130b, and a transmissive portion 130c.

그런 다음, 도 4f를 참조하면, 상기 하프톤 마스크(130)를 이용한 노광 공정을 진행한 후 현상 공정을 통해 노광된 제2 포토레지스트(128) 부분을 제거하여 제2 포토레지스트패턴(128a, 128b)을 형성한다. 이때, 상기 하프톤 마스크(130)의 차단부(130a)와 대응되는 부분에 위치하는 제2 포토레지스트(128) 부분은 전부 남게 되고, 반투과부(130b)와 대응되는 부분에 위치하는 제2 포토레지스트(128) 부분은 일부만 남게 되며, 투과부(130c)와 대응되는 부분에 위치하는 제2 포토레지스트 (128) 부분은 전부 제거된다.Then, referring to FIG. 4F, after an exposure process using the halftone mask 130 is performed, a portion of the second photoresist 128 exposed through a development process is removed to form second photoresist patterns 128a and 128b. ) to form At this time, the portion of the second photoresist 128 located in the portion corresponding to the blocking portion 130a of the halftone mask 130 remains, and the second photoresist portion located in the portion corresponding to the transflective portion 130b is left. A portion of the resist 128 remains, and a portion of the second photoresist 128 located in a portion corresponding to the transmission portion 130c is entirely removed.

이어, 도 4g를 참조하면, 상기 제2 포토레지스트패턴(128a, 128b)을 식각 마스크로 상기 게이트 금속물질층(126), 게이트 절연물질층(124) 및 반도체층(122)을 순차적으로 식각하여 액티브층(122a), 게이트 절연막패턴(124b) 및 게이트 전극패턴(126b)을 형성한다.4G, the gate metal material layer 126, the gate insulating material layer 124, and the semiconductor layer 122 are sequentially etched using the second photoresist patterns 128a and 128b as an etching mask. An active layer 122a, a gate insulating film pattern 124b, and a gate electrode pattern 126b are formed.

그런 다음, 도 4h를 참조하면, 상기 제2 포토레지스트패턴(128a, 128b)을 애싱(Ashing)하여 상기 제2 포토레지스트패턴(128a, 128b)의 일부, 즉 제2 포토레지스트패턴(128b) 부분은 완전히 제거하고, 나머지 제2 포토레지스트패턴(128a)도 일부 두께만 남기도 제거한다.Then, referring to FIG. 4H , the second photoresist patterns 128a and 128b are ashed to form portions of the second photoresist patterns 128a and 128b, that is, portions of the second photoresist pattern 128b. is completely removed, and the remaining second photoresist pattern 128a is also removed, leaving only a partial thickness.

이어, 도 4i를 참조하면, 남아 있는 제2 포토레지스트패턴(128a)을 식각 마스크로, 상기 게이트 절연막패턴(124b) 및 게이트 전극패턴(126b)을 선택적으로 제거하여 게이트 절연막(124a) 및 게이트 전극(126a)을 형성한다.Next, referring to FIG. 4I , the gate insulating layer 124a and the gate electrode are formed by selectively removing the gate insulating layer pattern 124b and the gate electrode pattern 126b using the remaining second photoresist pattern 128a as an etching mask. (126a).

이때, 상기 액티브층(122a)은 상기 차광 패턴(150)과 일부 중첩되도록 형성된다. 특히, 상기 액티브층(122a)은 소스영역, 채널영역 및 드레인 영역으로 구분될 수 있으며, 상기 액티브층(122a)의 소스영역 및 채널영역은 상기 차광 패턴 (114a)과 중첩되도록 형성된다. 또한, 상기 액티브층(122a)의 드레인 영역은 상기 차광 패턴(150)과 중첩되지 않도록 형성된다.At this time, the active layer 122a is formed to partially overlap the light blocking pattern 150 . In particular, the active layer 122a may be divided into a source region, a channel region, and a drain region, and the source region and the channel region of the active layer 122a are formed to overlap the light blocking pattern 114a. In addition, the drain region of the active layer 122a is formed so as not to overlap with the light blocking pattern 150 .

그런 다음, 도 4j를 참조하면, 상기 게이트 전극(126a) 및 액티브층(122a)을 포함한 제2 버퍼층(120) 상부에 층간 절연막(130)을 형성한다. 이때, 상기 층간 절연막(130)은 산화 실리콘(SiO2)이나 질화 실리콘 (SiNx)과 같은 무기 절연물질로 형성되거나, 벤조사이클로부텐(benzocyclobutene)이나 포토 아크릴(photo acryl)과 같은 유기절연물질로 형성될 수 있다.Then, referring to FIG. 4J , an interlayer insulating layer 130 is formed on the second buffer layer 120 including the gate electrode 126a and the active layer 122a. At this time, the interlayer insulating film 130 is formed of an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx), or an organic insulating material such as benzocyclobutene or photo acryl. It can be.

이어, 상기 층간 절연막(130)을 포토리쏘그라피 공정기술을 이용한 마스크 공정을 통해 선택적으로 패터닝하여, 상기 층간 절연막(130)에 상기 게이트 전극 (126a) 양측 아래의 액티브층(122a) 및 보조전극패턴(114b)을 노출시키는 제1 내지 4 콘택홀(132a, 132b, 132c, 132d)을 동시에 형성한다.Subsequently, the interlayer insulating film 130 is selectively patterned through a mask process using a photolithography process, and the active layer 122a and auxiliary electrode patterns under both sides of the gate electrode 126a are formed on the interlayer insulating film 130. The first to fourth contact holes 132a, 132b, 132c, and 132d exposing 114b are simultaneously formed.

이때, 상기 제1 콘택홀(132a)은 상기 액티브층(122a)의 소스영역을 노출시키며, 상기 제2 콘택홀(132b)은 상기 액티브층(122b)의 드레인영역을 노출시킨다. 그리고, 제3 콘택홀(132c)은 상기 보조전극패턴(122c)을 노출시키며, 상기 제4 콘택홀(132d)은 상기 보조전극패턴(122d)을 노출시킨다.In this case, the first contact hole 132a exposes the source region of the active layer 122a, and the second contact hole 132b exposes the drain region of the active layer 122b. Also, the third contact hole 132c exposes the auxiliary electrode pattern 122c, and the fourth contact hole 132d exposes the auxiliary electrode pattern 122d.

그런 다음, 도 4l을 참조하면, 상기 층간 절연막(130) 상에 소스 및 드레인 금속 물질층(136)을 형성한다. 이때, 상기 소스 및 드레인 금속물질층(136)은 몰리브덴(Mo), 티타늄 (Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 크롬(Cr), 알루미늄 (Al), 이들의 조합으로부터 형성되는 합금 중 어느 하나를 이용하여 형성할 수 있다. 또한, ITO(Indium Tin Oxide)와 같은 투명성 도전물질을 사용할 수 있다. 다만, 이에 한정되지 않으며, 일반적으로 전극으로 사용할 수 있는 물질로 형성될 수 있다. 그리고, 도면에서는 단일 금속층으로 형성되어 있지만 경우에 따라서는 적어도 2개 이상의 금속층들을 적층하여 형성할 수도 있다.Then, referring to FIG. 4L , source and drain metal material layers 136 are formed on the interlayer insulating layer 130 . At this time, the source and drain metal material layer 136 is molybdenum (Mo), titanium (Ti), tantalum (Ta), tungsten (W), copper (Cu), chromium (Cr), aluminum (Al), these It can be formed using any one of the alloys formed from the combination. In addition, a transparent conductive material such as ITO (Indium Tin Oxide) may be used. However, it is not limited thereto, and may be formed of a material that can be generally used as an electrode. In addition, although it is formed of a single metal layer in the drawing, in some cases, it may be formed by stacking at least two or more metal layers.

이어, 도 4m을 참조하면, 포토리쏘그라피 공정기술을 이용한 마스크 공정을 통해 상기 층간 절연막(130)을 선택적으로 패터닝하여, 상기 층간 절연막(130) 상부에 상기 제1 콘택홀(132a) 및 제3 콘택홀(132c)을 통해 상기 액티브층(122a)의 소스영역 및 제1 보조전극패턴(114b)에 접속하는 소스전극(136a)을 형성함은 물론, 상기 제2 콘택홀(132b) 및 제4 콘택홀 (132d)을 통해 상기 액티브층(122a)의 드레인 영역 및 제2 보조전극패턴(114c)에 접속하는 드레인 전극(136b)을 형성한다. Subsequently, referring to FIG. 4M , the interlayer insulating film 130 is selectively patterned through a mask process using a photolithography process technology, and the first contact hole 132a and the third contact hole 132a are formed on the interlayer insulating film 130. A source electrode 136a connected to the source region of the active layer 122a and the first auxiliary electrode pattern 114b is formed through the contact hole 132c, and the second contact hole 132b and the fourth electrode 136a are formed. A drain electrode 136b connected to the drain region of the active layer 122a and the second auxiliary electrode pattern 114c is formed through the contact hole 132d.

따라서, 상기 액티브층(122a)과 게이트 절연막(124a)과 게이트 전극(126a) 및 소스전극(136a) 그리고 드레인 전극(136b)은 박막 트랜지스터(T), 즉 구동 박막 트랜지스터를 나타낸다. 이때, 기판(110) 상에 형성되는 박막 트랜지스터(T)가 바텀(bottom) 게이트 형인 것을 일례로 설명하였다. 그러나, 기판(110) 상에 형성되는 트랜지스터는 바텀 게이트 형뿐만 아니라 탑 게이트 형으로도 형성될 수 있다.Accordingly, the active layer 122a, the gate insulating layer 124a, the gate electrode 126a, the source electrode 136a, and the drain electrode 136b represent the thin film transistor T, that is, the driving thin film transistor. At this time, it has been described as an example that the thin film transistor T formed on the substrate 110 is a bottom gate type. However, the transistor formed on the substrate 110 may be formed in a top gate type as well as a bottom gate type.

그런 다음, 도 4n를 참조하면, 상기 소스전극(136a) 및 드레인 전극(136b)을 포함한 층간 절연막(130) 상부에 평탄화막(138)을 형성한다. 이때, 상기 평탄화막 (138)은 벤조사이클로부텐(benzocyclobutene), 폴리이미드(polyimide) 또는 포토 아크릴 (photo acryl)과 같은 유기절연물질로 형성될 수 있다.Then, referring to FIG. 4N , a planarization layer 138 is formed on the interlayer insulating layer 130 including the source electrode 136a and the drain electrode 136b. In this case, the planarization layer 138 may be formed of an organic insulating material such as benzocyclobutene, polyimide, or photo acryl.

이어, 상기 평탄화막(138)을 노광한 후 현상 공정을 통해 선택적으로 제거하여 상기 드레인 전극(136b)을 노출시키는 드레인 콘택홀(140)을 형성한다.Next, the planarization layer 138 is exposed and then selectively removed through a developing process to form a drain contact hole 140 exposing the drain electrode 136b.

그런 다음, 도 4o를 참조하면, 상기 평탄화막(138) 상에 제1 전극용 투명 도전물질층(미도시)을 형성한 후 이를 노광 및 현상 공정을 통해 선택적으로 패터닝하여 상기 드레인 콘택홀(140)을 통해 박막 트랜지스터(T)의 드레인(115a)에 연결되며 각 서브 픽셀 영역마다 분리된 제1전극(142)을 형성한다. 이때, 상기 투명 도전물질층(미도시)은 ITO(Indium Tin Oxide), IZO (Indium Zinc Oxide), ITZO (Indium Tin Zinc Oxide) 중 어느 하나로 이루어질 수 있다. Then, referring to FIG. 4O , a transparent conductive material layer (not shown) for the first electrode is formed on the planarization layer 138 and then selectively patterned through an exposure and development process to form the drain contact hole 140. ) through which a first electrode 142 is connected to the drain 115a of the thin film transistor T and is separated for each sub-pixel area. In this case, the transparent conductive material layer (not shown) may be made of any one of indium tin oxide (ITO), indium zinc oxide (IZO), and indium tin zinc oxide (ITZO).

이어, 도 4p를 참조하면, 상기 제1 전극(142) 상에 뱅크 물질을 증착한 후 이를 선택적으로 패터닝하여, 상기 제1 전극(142)의 일부를 노출하는 개구부를 갖는 뱅크층(144)을 형성한다. 이때, 상기 뱅크층(142)은 벤조사이클로부텐 (benzocyclobutene, BCB)계 수지, 아크릴계 수지 또는 폴리이미드 수지 등의 유기물을 포함할 수 있다.Subsequently, referring to FIG. 4P , a bank material is deposited on the first electrode 142 and then selectively patterned to form a bank layer 144 having an opening exposing a portion of the first electrode 142. form In this case, the bank layer 142 may include an organic material such as benzocyclobutene (BCB)-based resin, acrylic resin, or polyimide resin.

그런 다음, 도 4q를 참조하면, 상기 뱅크층(144)의 개구부를 통해 노출된 제1 전극(142) 상에 유기 발광층(146)을 형성한다. 이때, 유기 발광층(146)은 서브 픽셀에 따라 적색, 녹색 및 청색 중 어느 하나의 색을 발광하도록 형성될 수 있다. 서브 픽셀은 유기 발광층(146)의 구조에 따라 다른 색 예를 들면, 백색을 발광할 수도 있다.Then, referring to FIG. 4Q , an organic emission layer 146 is formed on the first electrode 142 exposed through the opening of the bank layer 144 . In this case, the organic emission layer 146 may be formed to emit light of any one of red, green, and blue colors according to sub-pixels. The sub-pixel may emit light of a different color, for example, white, depending on the structure of the organic light emitting layer 146 .

이어, 상기 유기발광층(146)을 포함한 뱅크층(144) 전면에 제2 전극(148)을 형성한다. 이때, 상기 제2 전극(148)은 일 함수가 낮은 재료 형성된 캐소드일 수 있다. 제2 전극(148)은 알루미늄(Al), 알루미늄 합금(Al alloy) 또는 은(Ag)과 같이 반사도가 높고 불투명한 재료를 사용할 수 있으나 이에 한정되지 않는다.Subsequently, a second electrode 148 is formed on the entire surface of the bank layer 144 including the organic emission layer 146 . In this case, the second electrode 148 may be a cathode made of a material having a low work function. The second electrode 148 may use a highly reflective and opaque material such as aluminum (Al), aluminum alloy, or silver (Ag), but is not limited thereto.

따라서, 상기 제1 전극(142), 유기발광층(146) 및 제2 전극(148)은 유기발광 다이오드(E)를 이룬다.Accordingly, the first electrode 142, the organic light emitting layer 146, and the second electrode 148 form the organic light emitting diode E.

그런 다음, 도 4r를 참조하면, 캐리어 기판(100)의 배면에 레이저(laser)를 조사하여 캐리어 기판(100)과 기판(110) 사이의 계면을 분리시킨다. 이때, 보다 자세하게는, 상기 캐리어 기판(100)의 배면을 통해 캐리어 기판(100)과 기판(110) 사이에 형성된 희생층(102)에 레이저가 조사되면, 희생층(102)인 비정질 실리콘에 함유된 수소가 탈수소화되면서 표면의 막 터짐 현상으로 인해 기판(110)으로부터 분리된다. Then, referring to FIG. 4R , the rear surface of the carrier substrate 100 is irradiated with a laser to separate the interface between the carrier substrate 100 and the substrate 110 . At this time, more specifically, when the laser is irradiated to the sacrificial layer 102 formed between the carrier substrate 100 and the substrate 110 through the rear surface of the carrier substrate 100, the sacrificial layer 102 contained in amorphous silicon. As the dehydrogenated hydrogen is dehydrogenated, it is separated from the substrate 110 due to a film breaking phenomenon on the surface.

따라서, 캐리어 기판(100)이 소자가 형성된 기판(110)으로부터 분리된다. Thus, the carrier substrate 100 is separated from the substrate 110 on which the elements are formed.

있다.there is.

이때, 레이저 조사에 사용되는 레이저로는 DPSS(Diode Pumped Solid State; DPSS) 레이저 또는 엑시머(Eximer) 레이저 등을 사용한다. 특히, 레이저는 기판 (110) 상에 형성된 액티브층(122a)에는 조사되지 않도록 한다. 본 발명에서는 캐At this time, a diode pumped solid state (DPSS) laser or an excimer laser is used as a laser used for laser irradiation. In particular, the laser is not irradiated to the active layer 122a formed on the substrate 110 . In the present invention,

리어 기판(100)과 액티브층(122a) 사이에 차광패턴(114a)이 존재하여, 레이저가 액티브층(122a)에 조사되는 것을 방지한다. A light blocking pattern 114a exists between the rear substrate 100 and the active layer 122a to prevent laser from being irradiated to the active layer 122a.

이어, 도 4s를 참조하면, 레이저 조사 공정을 통해 기판(110)으로부터 캐리어 기판(100)을 분리함으로써 본 발명에 따른 유기전계 발광표시장치 제조공정을 완료한다. Subsequently, referring to FIG. 4S , the organic light emitting display device manufacturing process according to the present invention is completed by separating the carrier substrate 100 from the substrate 110 through a laser irradiation process.

이와 같이, 본 발명에 따른 유기전계 발광표시장치 제조방법은 다중 버퍼층 사이에 금속물질로 구성된 차광패턴 및 보조전극패턴을 개재시킴으로써 다중 버퍼층의 스트레스를 억제시켜 기판의 말림 현상을 최소화함으로써 플렉서블 디스플레이 장치에 적용이 가능하다. As described above, the organic light emitting display device manufacturing method according to the present invention suppresses the stress of the multiple buffer layers by interposing a light blocking pattern made of a metal material and an auxiliary electrode pattern between the multiple buffer layers to minimize the curling phenomenon of the substrate, thereby providing a flexible display device. can be applied

그리고, 본 발명에 따른 유기전계 발광표시장치 제조방법은 차광패턴과 함께 보조전극패턴을 형성하여 소스전극과 드레인 전극과 연결되도록 함으로써 다중 버퍼층의 스트레스로 인해 배선 등에 크랙이 발생하는 것을 방지하여 배선의 단선을 차단할 수 있다.In addition, the organic light emitting display device manufacturing method according to the present invention forms an auxiliary electrode pattern together with a light blocking pattern to connect the source electrode and the drain electrode to prevent cracks in the wiring due to the stress of the multiple buffer layer, thereby preventing the wiring from being cracked. Disconnection can be interrupted.

또한, 본 발명은 차광패턴 형성시에 보조전극패턴을 동시에 형성할 수 있기 때문에 추가적인 마스크 공정이 필요없게 됨으로써 제조 공정을 단순화시킬 수 있다.In addition, since the auxiliary electrode pattern can be formed at the same time as the light-shielding pattern, the manufacturing process can be simplified by eliminating the need for an additional mask process.

그리고, 본 발명은 차광패턴을 액티브층 하부에 배치함으로 인하여 광누설 전류의 발생을 억제하여 소자의 오동작을 방지할 수 있고 화소 불량표시가 없는 콘트라스트가 양호한 화상을 얻을 수 있다. In addition, the present invention suppresses generation of light leakage current by disposing the light-shielding pattern below the active layer to prevent malfunction of the device, and obtains an image with good contrast without defective pixel display.

이상 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. Although the embodiments of the present invention have been described with reference to the accompanying drawings, the above-described technical configuration of the present invention can be changed into other specific forms by those skilled in the art without changing the technical spirit or essential features of the present invention. It will be appreciated that this can be implemented.

그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the embodiments described above should be understood as illustrative in all respects and not limiting. In addition, the scope of the present invention is indicated by the claims to be described later rather than the above detailed description. In addition, all changes or modifications derived from the meaning and scope of the claims and their equivalent concepts should be construed as being included in the scope of the present invention.

100: 캐리어 기판 102: 희생층
110: 기판 112: 제1 버퍼층
114a: 차광패턴 114b, 114c: 제1, 2 보조전극패턴
120: 제2 버퍼층 122a: 액티브층
126a: 게이트 전극 136a: 소스전극
136b: 드레인 전극100: carrier substrate 102: sacrificial layer
110: substrate 112: first buffer layer
114a: light blocking pattern 114b, 114c: first and second auxiliary electrode patterns
120: second buffer layer 122a: active layer
126a: gate electrode 136a: source electrode
136b: drain electrode

Claims (12)

기판상에 구비되며, 산화 실리콘을 포함하는 제1 절연막과 질화 실리콘을 포함하는 제2 절연막이 반복 적층된 구조를 가지는 제1 버퍼층;
상기 제1 버퍼층 상에 구비된 차광패턴, 및 제1 보조전극패턴 및 제2 보조전극패턴;
상기 차광패턴, 및 상기 제1 보조전극패턴 및 상기 제2 보조전극패턴을 포함한 제1 버퍼층 상에 구비되며, 단일층으로 구성된 제2 버퍼층;
상기 차광패턴 상의 제2 버퍼층 위에 구비된 액티브층;
상기 액티브층 상에 적층된 게이트 절연막 및 게이트 전극;
상기 게이트 전극 및 액티브층을 포함한 제2 버퍼층 상에 구비되고, 상기 게이트 전극 양측 아래의 액티브층, 및 상기 제1 보조전극패턴 및 상기 제2 보조전극패턴을 노출시키는 다수의 콘택홀을 구비한 층간 절연막;
상기 콘택홀들을 통해 상기 액티브층의 소스영역과 상기 제1 보조전극패턴 및 상기 액티브층의 드레인영역과 상기 제2 보조전극패턴에 각각 독립적으로 연결된 소스전극 및 드레인 전극;
상기 소스전극 및 드레인 전극 상부에 구비되고 상기 드레인 전극을 노출시키는 평탄화막;
상기 평탄화막 상에서 상기 드레인 전극과 접속되는 제1 전극;
상기 제1 전극 위에 구비된 유기발광층; 및
상기 유기발광층 상에 구비된 제2 전극을 포함하고,
상기 제1 보조전극패턴 및 상기 제2 보조전극패턴은 더미 패턴이고,
상기 차광패턴, 상기 제1 보조전극패턴 및 상기 제2 보조전극패턴은 동일 물질층으로 구성되는 유기전계 발광표시장치. a first buffer layer provided on a substrate and having a structure in which a first insulating film containing silicon oxide and a second insulating film containing silicon nitride are repeatedly stacked;
a light blocking pattern provided on the first buffer layer, and a first auxiliary electrode pattern and a second auxiliary electrode pattern;
a second buffer layer provided on a first buffer layer including the light blocking pattern, the first auxiliary electrode pattern, and the second auxiliary electrode pattern, and composed of a single layer;
an active layer provided on the second buffer layer on the light blocking pattern;
a gate insulating layer and a gate electrode stacked on the active layer;
It is provided on a second buffer layer including the gate electrode and the active layer, and includes an active layer under both sides of the gate electrode, and a plurality of contact holes exposing the first auxiliary electrode pattern and the second auxiliary electrode pattern. insulating film;
a source electrode and a drain electrode independently connected to the source region of the active layer and the first auxiliary electrode pattern, and to the drain region of the active layer and the second auxiliary electrode pattern through the contact holes;
a planarization layer provided on the source and drain electrodes and exposing the drain electrode;
a first electrode connected to the drain electrode on the planarization layer;
an organic light emitting layer provided on the first electrode; and
A second electrode provided on the organic light emitting layer;
The first auxiliary electrode pattern and the second auxiliary electrode pattern are dummy patterns,
The light blocking pattern, the first auxiliary electrode pattern and the second auxiliary electrode pattern are formed of the same material layer. 삭제delete 제1항에 있어서, 상기 제2 버퍼층은 무기 절연물질로 구성된 유기전계 발광표시장치.The organic light emitting display device of claim 1 , wherein the second buffer layer is made of an inorganic insulating material. 삭제delete 삭제delete 삭제delete 캐리어 기판 상에 비정질 실리콘을 포함하는 희생층을 형성하는 단계;
상기 희생층 상에 유기물질을 포함하는 기판을 형성하는 단계;
상기 기판상에 산화 실리콘을 포함하는 제1 절연막과 질화 실리콘을 포함하는 제2 절연막을 반복 적층하여 제1 버퍼층을 형성하는 단계;
상기 제1 버퍼층 상에 차광패턴, 및 제1 보조전극패턴 및 제2 보조전극패턴을 형성하는 단계;
상기 차광패턴, 및상기 제1 보조전극패턴 및 상기 제2 보조전극패턴을 포함한 제1 버퍼층 상에 단일층으로 구성된 제2 버퍼층을 형성하는 단계;
상기 차광패턴 상의 제2 버퍼층 위에 액티브층을 형성하는 단계;
상기 액티브층 상에 게이트 절연막 및 게이트 전극을 형성하는 단계;
상기 게이트 전극 및 액티브층을 포함한 제2 버퍼층 상에 층간 절연막을 형성하는 단계;
상기 층간 절연막에 게이트 전극 양측 아래의 액티브층, 및 상기 제1 보조전극패턴 및 상기 제2 보조전극패턴을 각각 노출시키는 다수의 콘택홀을 형성하는 단계; 및
상기 콘택홀들을 통해 상기 액티브층의 소스영역과 상기 제1 보조전극패턴 및 상기 액티브층의 드레인영역과 상기 제2 보조전극패턴에 소스전극 및 드레인 전극을 각각 형성하는 단계;
상기 소스전극 및 드레인 전극 상부에 상기 드레인 전극을 노출시키는 평탄화막을 형성하는 단계;
상기 평탄화막 상에서 상기 드레인 전극과 접속되는 제1 전극을 형성하는 단계;
상기 제1 전극 위에 유기발광층을 형성하는 단계; 및
상기 유기발광층 상에 제2 전극을 형성하는 단계; 및
상기 캐리어 기판의 배면을 통해 상기 캐리어 기판과 상기 기판 사이에 배치된 상기 희생층에 레이저를 조사하여, 상기 기판으로부터 상기 캐리어 기판을 분리하는 단계를 포함하고,
상기 차광패턴, 상기 제1 보조전극패턴 및 상기 제2 보조전극패턴은 동일 물질층으로 구성되는 유기전계 발광표시장치 제조방법.Forming a sacrificial layer containing amorphous silicon on a carrier substrate;
forming a substrate containing an organic material on the sacrificial layer;
forming a first buffer layer by repeatedly stacking a first insulating film containing silicon oxide and a second insulating film containing silicon nitride on the substrate;
forming a light blocking pattern, a first auxiliary electrode pattern, and a second auxiliary electrode pattern on the first buffer layer;
forming a second buffer layer composed of a single layer on the first buffer layer including the light blocking pattern, and the first auxiliary electrode pattern and the second auxiliary electrode pattern;
forming an active layer on the second buffer layer on the light blocking pattern;
forming a gate insulating film and a gate electrode on the active layer;
forming an interlayer insulating film on the second buffer layer including the gate electrode and the active layer;
forming a plurality of contact holes in the interlayer insulating film to expose the active layer under both sides of the gate electrode and the first auxiliary electrode pattern and the second auxiliary electrode pattern, respectively; and
forming a source electrode and a drain electrode in the source region and the first auxiliary electrode pattern of the active layer, and in the drain region and the second auxiliary electrode pattern of the active layer through the contact holes, respectively;
forming a planarization layer exposing the drain electrode on top of the source and drain electrodes;
forming a first electrode connected to the drain electrode on the planarization layer;
forming an organic light emitting layer on the first electrode; and
forming a second electrode on the organic light emitting layer; and
Irradiating a laser to the sacrificial layer disposed between the carrier substrate and the substrate through the rear surface of the carrier substrate to separate the carrier substrate from the substrate;
The light blocking pattern, the first auxiliary electrode pattern and the second auxiliary electrode pattern are formed of the same material layer. 삭제delete 제7항에 있어서, 상기 제2 버퍼층은 무기 절연물질로 이루어지는 유기전계 발광표시장치 제조방법.8. The method of claim 7, wherein the second buffer layer is made of an inorganic insulating material. 삭제delete 삭제delete 삭제delete
KR1020150190398A 2015-12-30 2015-12-30 Organic light emitting display device and method for fabricating the same KR102517447B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150190398A KR102517447B1 (en) 2015-12-30 2015-12-30 Organic light emitting display device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150190398A KR102517447B1 (en) 2015-12-30 2015-12-30 Organic light emitting display device and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20170079632A KR20170079632A (en) 2017-07-10
KR102517447B1 true KR102517447B1 (en) 2023-04-03

Family

ID=59355499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150190398A KR102517447B1 (en) 2015-12-30 2015-12-30 Organic light emitting display device and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR102517447B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102600185B1 (en) * 2018-05-25 2023-11-08 엘지디스플레이 주식회사 Flexible display

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100662789B1 (en) * 2004-12-28 2007-01-02 엘지.필립스 엘시디 주식회사 Liquid crystal display device and method of fabricating thereof
KR102082366B1 (en) * 2013-07-23 2020-02-28 엘지디스플레이 주식회사 Organic light emiiting diode device and method of fabricating the same
KR102141082B1 (en) * 2014-05-02 2020-08-05 엘지디스플레이 주식회사 Organic light emitting diode display device and method of fabricating the same

Also Published As

Publication number Publication date
KR20170079632A (en) 2017-07-10

Similar Documents

Publication Publication Date Title
EP3188274B1 (en) Organic light-emitting display device and method of fabricating the same
US8749725B2 (en) Flat panel display apparatus and method of manufacturing the same
JP4139346B2 (en) Flat panel display device and manufacturing method thereof
US9508747B2 (en) Thin film transistor array substrate
KR102236129B1 (en) Thin film transistor array substrate and method for fabricating the same
KR101392276B1 (en) Thin film transistor substrate and method of manufacturing the same
US8957418B2 (en) Semiconductor device and display apparatus
US8482710B2 (en) Liquid crystal display and fabrication method thereof
KR101841770B1 (en) Oxide Thin Film Transistor Flat Display Device and Method for fabricating thereof
KR20020083401A (en) Polycrystalline thin film transistor for liquid crystal device (LCD) and Method of manufacturing the same
KR20080002582A (en) Method for fabricating liquid crystal display device
KR101141534B1 (en) Liquid crystal display device and method of fabricating thereof
KR102484136B1 (en) Display substrate, liquid crystal display comprising the same, and manufacturing method the same
KR102517447B1 (en) Organic light emitting display device and method for fabricating the same
KR101980752B1 (en) Thin film transistor, liquid crystal display device and method of fabricating thereof
KR101330376B1 (en) Oxide Thin Film Transistor and Method for fabricating Organic Light Emitting Display Device using the same
KR102444782B1 (en) Thin film transistor array substrate and method for manufacturing the same
KR101885925B1 (en) Array substrate and liquid crystal display device comprising the same
KR102119572B1 (en) Thin film transistor array substrate and method for fabricating the same
KR101856209B1 (en) Tft of liquid crystal display device and method of fabricating the same
US20230217733A1 (en) Display device
KR20080057035A (en) Liquid crystal display device and method of fabricating the same
KR101471149B1 (en) Thin film transistor substrate and method of manufacturing the same
KR20150051531A (en) Manufacturing method of liquid crystal display device
KR20200018550A (en) Thin film transistor array substrate and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant