KR101330376B1 - Oxide Thin Film Transistor and Method for fabricating Organic Light Emitting Display Device using the same - Google Patents

Oxide Thin Film Transistor and Method for fabricating Organic Light Emitting Display Device using the same Download PDF

Info

Publication number
KR101330376B1
KR101330376B1 KR1020110087328A KR20110087328A KR101330376B1 KR 101330376 B1 KR101330376 B1 KR 101330376B1 KR 1020110087328 A KR1020110087328 A KR 1020110087328A KR 20110087328 A KR20110087328 A KR 20110087328A KR 101330376 B1 KR101330376 B1 KR 101330376B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
forming
mask
oxide
Prior art date
Application number
KR1020110087328A
Other languages
Korean (ko)
Other versions
KR20130024091A (en
Inventor
최계철
김흥식
양기섭
하찬기
김흥수
박상무
김봉철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110087328A priority Critical patent/KR101330376B1/en
Publication of KR20130024091A publication Critical patent/KR20130024091A/en
Application granted granted Critical
Publication of KR101330376B1 publication Critical patent/KR101330376B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 산화물 박막 트랜지스터 제조방법 및 이를 이용한 유기발광표시장치 제조방법을 개시한다. 개시된 본 발명의 산화물 박막 트랜지스터 제조방법은, 기판 상에 게이트전극을 형성하는 단계; 상기 게이트전극이 형성된 기판 상에 게이트 절연막, 산화물층 및 절연층을 연속 증착한 다음, 마스크 공정을 진행하여 제1 감광막패턴을 형성하고, 이를 마스크로 하여 식각 공정을 진행하여 채널층 및 절연층패턴을 형성하는 단계; 상기 채널층이 형성된 기판 상에 포토레지스트를 형성하고, 마스크 공정을 진행하여 상기 절연층패턴 상에 제2 감광막패턴을 형성하는 단계; 상기 제2 감광막패턴을 마스크로 식각 공정을 진행하여 채널층 상에 에치스톱퍼를 형성하는 단계; 및 상기 에치스톱퍼가 형성된 기판 상에 금속막을 형성한 다음, 마스크 공정을 진행하여 소스 및 드레인 전극을 형성하는 단계를 포함한다.
본 발명의 산화물 박막 트랜지스터 제조방법은, 산화물층과 절연층을 연속으로 증착한 후, 에치스톱퍼와 채널층을 형성하여, 공정 중 채널층이 외부에 노출되지 않도록 하여 박막 트랜지스터의 특성을 개선한 효과가 있다.The present invention discloses a method of manufacturing an oxide thin film transistor and a method of manufacturing an organic light emitting display device using the same. The disclosed oxide thin film transistor manufacturing method includes the steps of forming a gate electrode on a substrate; After sequentially depositing a gate insulating film, an oxide layer, and an insulating layer on the substrate on which the gate electrode is formed, a mask process is performed to form a first photoresist pattern, and an etching process is performed using the mask to form a channel layer and an insulating layer pattern. Forming a; Forming a photoresist on the substrate on which the channel layer is formed, and performing a mask process to form a second photoresist pattern on the insulating layer pattern; Performing an etching process using the second photoresist pattern as a mask to form an etch stopper on the channel layer; And forming a metal film on the substrate on which the etch stopper is formed, and then performing a mask process to form source and drain electrodes.
In the method of manufacturing the oxide thin film transistor of the present invention, the oxide layer and the insulating layer are continuously deposited, and then the etch stopper and the channel layer are formed, thereby preventing the channel layer from being exposed to the outside during the process, thereby improving the characteristics of the thin film transistor. There is.

Description

산화물 박막 트랜지스터 제조방법 및 이를 이용한 유기발광표시장치 제조방법{Oxide Thin Film Transistor and Method for fabricating Organic Light Emitting Display Device using the same}Oxide thin film transistor and method for fabricating organic light emitting display device using the same

본 발명은 산화물 박막 트랜지스터 및 유기발광표시장치 제조방법에 관한 것이다.
The present invention relates to a method of manufacturing an oxide thin film transistor and an organic light emitting display device.

다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시 장치로 유기 발광층의 발광량을 제어하여 영상을 표시하는 유기발광 표시장치(OLED) 등이 각광 받고 있다.The image display device that realizes various information on the screen is a core technology of the information communication age and it is becoming thinner, lighter, more portable and higher performance. An organic light emitting display (OLED) for displaying an image by controlling the amount of light emitted from the organic light emitting layer by using a flat panel display capable of reducing weight and volume, which is a disadvantage of a cathode ray tube (CRT)

유기발광 표시장치는 전극 사이의 얇은 발광층을 이용한 자발광 소자로 종이와 같이 박막화가 가능하다는 장점이 있다. 유기발광 표시장치는 3색(R, G, B) 서브 화소로 구성된 다수의 화소들이 매트릭스 형태로 배열되고, 셀 구동부 어레이와 유기발광 어레이가 형성된 기판이 인캡슐레이션(Encapsulation)된 구조로 그 기판을 통해 빛을 방출함으로써 화상을 표시한다.An organic light emitting display device is a self-luminous device using a thin light emitting layer between electrodes, and has an advantage of thinning like a paper. The organic light emitting display has a structure in which a plurality of pixels composed of three color (R, G, B) sub-pixels are arranged in a matrix form, a substrate on which a cell driver array and an organic light emitting array are formed is encapsulated, Thereby displaying an image.

유기발광 표시장치에서 색상을 표현하기 위해서는 적, 녹, 청의 빛을 각각 발광하는 유기 발광층을 사용하게 되는데, 유기 발광층은 두 개의 전극 사이에 형성되어 유기발광다이오드를 형성한다.In order to express colors in an organic light emitting display, an organic light emitting layer that emits red, green, and blue light is used. An organic light emitting layer is formed between two electrodes to form an organic light emitting diode.

또한, 유기발광 표시장치는 보다 빠른 구동 특성을 갖는 박막 트랜지스터를 요구하기 때문에 최근에는 비정질 실리콘막(a-Si)을 대신하여 IGZO(Indium Gallium Zinc Oxide)와 같은 산화막을 사용한다.
In addition, since an organic light emitting display device requires a thin film transistor having faster driving characteristics, an oxide film such as indium gallium zinc oxide (IGZO) is used in place of an amorphous silicon film (a-Si).

종래 기술에서는 박막 트랜지스터의 채널층을 형성하기 위해 IGZO와 같은 산화물을 스퍼터링 방식으로 기판 상에 증착한 다음, 채널층을 형성하고, 이후, 채널층 상에 에치스톱퍼(etch stopper)를 형성하기 위해 추가적인 포토 공정을 진행하였다.In the prior art, an oxide such as IGZO is deposited on a substrate by sputtering to form a channel layer of a thin film transistor, and then a channel layer is formed, and then an additional etch stopper is formed on the channel layer. Photo process was performed.

하지만, 비정질 실리콘막에 비해 IGZO 산화막은 식각 용액(Etchant)과 대기에 취약한 단점이 있어, 박막 트랜지스터의 특성이 저하되는 단점이 있다.However, the IGZO oxide film has a disadvantage in that it is vulnerable to an etchant and the atmosphere compared to the amorphous silicon film, and thus, the characteristics of the thin film transistor are deteriorated.

또한, 산화물 채널층을 이용하는 박막 트랜지스터의 경우에는 비정질 실리콘막을 이용하는 박막 트랜지스터에 비해 제조 마스크 공정이 증가하는 문제가 있었다.In addition, in the case of the thin film transistor using the oxide channel layer, there is a problem that the manufacturing mask process is increased compared to the thin film transistor using the amorphous silicon film.

따라서, 산화물을 이용한 박막 트랜지스터의 채널층 손상을 줄이면서, 공정 수를 저감하는 기술이 요구되고 있다.
Therefore, there is a demand for a technique for reducing the number of steps while reducing damage to the channel layer of the thin film transistor using oxide.

본 발명은,산화물층과 절연층을 연속으로 증착한 후, 에치스톱퍼와 채널층을 형성하여, 공정중 채널층이 외부에 노출되지 않도록 한 산화물 박막 트랜지스터 제조방법 및 이를 이용한 유기발광표시장치 제조방법을 제공하는데 그 목적이 있다.The present invention provides a method of manufacturing an oxide thin film transistor and a method of manufacturing an organic light emitting display device using the same, by sequentially depositing an oxide layer and an insulating layer and forming an etch stopper and a channel layer so that the channel layer is not exposed to the outside during the process. The purpose is to provide.

또한, 본 발명은, 산화물층과 절연층을 연속으로 증착한 후, 에치스톱퍼 형성후 소스/드레인 전극 형성을 위한 금속막을 증착하여 공정 중 채널층이 외부로 노출되지 않도록 한 산화물 박막 트랜지스터 제조방법 및 이를 이용한 유기발광표시장치 제조방법을 제공하는데 다른 목적이 있다.The present invention also provides a method for manufacturing an oxide thin film transistor in which an oxide layer and an insulating layer are continuously deposited and then a metal film for source / drain electrode formation is formed after the formation of an etch stopper so that the channel layer is not exposed to the outside during the process. Another object is to provide a method of manufacturing an organic light emitting display device using the same.

또한, 본 발명은, 산화물층과 절연층을 연속으로 증착한 후, 하프톤 마스크 또는 회절마스크를 이용하여, 에치스톱퍼와 채널층을 동시에 형성함으로써, 채널층이 외부로 노출되지 않도록 한 산화물 박막 트랜지스터 제조방법 및 이를 이용한 유기발광표시장치 제조방법을 제공하는데 또 다른 목적이 있다.In addition, in the present invention, after the oxide layer and the insulating layer are continuously deposited, the oxide thin film transistor is formed so that the channel layer is not exposed to the outside by simultaneously forming an etch stopper and a channel layer using a halftone mask or a diffraction mask. Another object is to provide a manufacturing method and a method of manufacturing an organic light emitting display device using the same.

또한, 본 발명은, 산화물층과 절연층을 연속으로 증착한 후, 에치스톱퍼 형성시 배면 노광 공정을 진행하여, 채널층을 보호하면서 소형 박막 트랜지스터를 구현할 수 있는 산화물 박막 트랜지스터 제조방법 및 이를 이용한 유기발광표시장치 제조방법을 제공하는데 또 다른 목적이 있다.
In addition, the present invention, after depositing the oxide layer and the insulating layer continuously, and proceeds the back exposure process when forming the etch stopper, the oxide thin film transistor manufacturing method that can implement a small thin film transistor while protecting the channel layer and organic using the same Another object is to provide a method of manufacturing a light emitting display device.

상기와 같은 종래 기술의 과제를 해결하기 위한 본 발명의 산화물 박막 트랜지스터 제조방법은, 기판 상에 게이트전극을 형성하는 단계; 상기 게이트전극이 형성된 기판 상에 게이트 절연막, 산화물층 및 절연층을 연속 증착한 다음, 마스크 공정을 진행하여 제1 감광막패턴을 형성하고, 이를 마스크로 하여 식각 공정을 진행하여 채널층 및 절연층패턴을 형성하는 단계; 상기 채널층이 형성된 기판 상에 포토레지스트를 형성하고, 마스크 공정을 진행하여 상기 절연층패턴 상에 제2 감광막패턴을 형성하는 단계; 상기 제2 감광막패턴을 마스크로 식각 공정을 진행하여 채널층 상에 에치스톱퍼를 형성하는 단계; 및 상기 에치스톱퍼가 형성된 기판 상에 금속막을 형성한 다음, 마스크 공정을 진행하여 소스 및 드레인 전극을 형성하는 단계를 포함한다.Oxide thin film transistor manufacturing method of the present invention for solving the problems of the prior art as described above, forming a gate electrode on a substrate; After sequentially depositing a gate insulating film, an oxide layer, and an insulating layer on the substrate on which the gate electrode is formed, a mask process is performed to form a first photoresist pattern, and an etching process is performed using the mask to form a channel layer and an insulating layer pattern. Forming a; Forming a photoresist on the substrate on which the channel layer is formed, and performing a mask process to form a second photoresist pattern on the insulating layer pattern; Performing an etching process using the second photoresist pattern as a mask to form an etch stopper on the channel layer; And forming a metal film on the substrate on which the etch stopper is formed, and then performing a mask process to form source and drain electrodes.

또한, 본 발명의 다른 실시예에 의한 산화물 박막 트랜지스터 제조방법은, 기판 상에 게이트전극을 형성하는 단계; 상기 게이트 전극이 형성된 기판 상에 게이트 절연막, 산화물층 및 절연층을 연속하여 증착한 다음, 상기 게이트 전극과 대응하는 절연층 상에 제1 감광막패턴을 형성하는 단계; 상기 제1 감광막패턴을 마스크로 하여 상기 절연층 상에 에치스톱퍼를 형성하는 단계; 상기 에치스톱퍼가 형성된 기판 상에 금속층을 형성한 다음, 상기 기판의 전면에 포토레지스트를 형성하고, 회절 마스크 또는 하프톤 마스크를 이용하여 두께가 서로 다른 제2 감광막패턴을 형성하는 단계; 상기 제2 감광막패턴을 마스크로 하여 상기 금속층과 산화물층을 식각하여 채널층을 형성하는 단계; 및 상기 채널층이 형성된 기판 상에 에싱 공정을 진행하여 제3 감광막패턴을 ㅎ형성하고, 이를 마스크로 하여 소스 및 드레인 전극을 형성하는 단계를 포함한다.In addition, the oxide thin film transistor manufacturing method according to another embodiment of the present invention, forming a gate electrode on the substrate; Sequentially depositing a gate insulating film, an oxide layer, and an insulating layer on the substrate on which the gate electrode is formed, and then forming a first photoresist pattern on the insulating layer corresponding to the gate electrode; Forming an etch stopper on the insulating layer using the first photoresist pattern as a mask; Forming a metal layer on the substrate on which the etch stopper is formed, forming a photoresist on the entire surface of the substrate, and forming a second photoresist pattern having different thicknesses using a diffraction mask or a halftone mask; Etching the metal layer and the oxide layer using the second photoresist pattern as a mask to form a channel layer; And forming a third photoresist pattern by performing an ashing process on the substrate on which the channel layer is formed, and forming source and drain electrodes using the mask as a mask.

또한, 본 발명의 또 다른 실시예에 의한 산화물 박막 트랜지스터 제조방법은, 기판 상에 게이트전극을 형성하는 단계; 상기 게이트전극이 형성된 기판 상에 게이트 절연막, 산화물층 및 절연층을 연속 증착한 다음, 포토레지스트를 기판의 전면에 형성하는 단계; 상기 포토레지스트가 형성된 기판 상에 회절 마스크 또는 하프톤 마스크를 이용한 마스크 공정을 진행하여, 상기 게이트 전극과 대응되는 절연층 상에 두께가 서로 다른 제1 감광막패턴을 형성하고, 이를 마스크로 하여 상기 절연층 및 산화물층을 연속하여 식각하여 채널층과 절연층패턴을 형성하는 단계; 상기 채널층이 형성된 기판 상에 에싱 공정을 진행하여 제2 감광막패턴을 형성하고, 이를 마스크로 식각 공정을 진행하여 상기 채널층 상에 에치스톱퍼를 형성하는 단계; 상기 에치스톱퍼가 형성된 기판의 전면에 금속막을 형성한 다음, 마스크 공정을 진행하여 상기 채널층 양측에 소스 전극과 드레인 전극을 형성하는 단계를 포함한다.In addition, the oxide thin film transistor manufacturing method according to another embodiment of the present invention, forming a gate electrode on the substrate; Continuously depositing a gate insulating film, an oxide layer, and an insulating layer on the substrate on which the gate electrode is formed, and then forming a photoresist on the entire surface of the substrate; A mask process using a diffraction mask or a halftone mask is performed on the substrate on which the photoresist is formed to form a first photoresist pattern having different thicknesses on the insulating layer corresponding to the gate electrode, and the insulating layer is used as a mask. Continuously etching the layer and the oxide layer to form a channel layer and an insulating layer pattern; Performing an ashing process on the substrate on which the channel layer is formed to form a second photoresist pattern, and performing an etching process using a mask to form an etch stopper on the channel layer; And forming a metal film on the entire surface of the substrate on which the etch stopper is formed, and then forming a source electrode and a drain electrode on both sides of the channel layer by performing a mask process.

또한 본 발명의 또 다른 실시예에 의한 유기발광표시장치 제조방법은, 기판 상에 박막 트랜지스터를 형성하는 단계; 상기 박막 트랜지스터가 형성된 기판 상에 층간절연막을 형성한 다음, 유기발광다이오드가 형성될 영역과 대응되는 층간절연막 상에 컬러필터층을 형성하는 단계; 및 상기 컬러필터층이 형성된 기판 상에 오버코트층을 형성하고, 상기 오버코트층 상에 박막 트랜지스터의 드레인 전극과 콘택되는 제1 전극, 유기발광층 및 제2 전극으로 구성된 유기발광다이오드를 형성하는 단계를 포함하고, 상기 박막 트랜지스터를 형성하는 단계는, 기판 상에 게이트전극을 형성하고, 이후 기판 상에 게이트 절연막, 산화물층 및 절연층을 연속 증착한 다음, 마스크 공정을 진행하여 제1 감광막패턴을 형성하고, 이를 마스크로 하여 식각 공정을 진행하여 채널층 및 절연층패턴을 형성하는 단계; 상기 채널층이 형성된 기판 상에 포토레지스트를 형성하고, 마스크 공정을 진행하여 상기 절연층패턴 상에 제2 감광막패턴을 형성하는 단계; 상기 제2 감광막패턴을 마스크로 식각 공정을 진행하여 채널층 상에 에치스톱퍼를 형성하는 단계; 및 상기 에치스톱퍼가 형성된 기판 상에 금속막을 형성한 다음, 마스크 공정을 진행하여 소스 및 드레인 전극을 형성하는 단계를 포함한다.
In addition, the organic light emitting display device manufacturing method according to another embodiment of the present invention, forming a thin film transistor on a substrate; Forming an interlayer insulating film on the substrate on which the thin film transistor is formed, and then forming a color filter layer on the interlayer insulating film corresponding to the region where the organic light emitting diode is to be formed; And forming an overcoat layer on the substrate on which the color filter layer is formed, and forming an organic light emitting diode comprising a first electrode, an organic light emitting layer, and a second electrode contacting the drain electrode of the thin film transistor on the overcoat layer. The forming of the thin film transistor may include forming a gate electrode on a substrate, subsequently depositing a gate insulating layer, an oxide layer, and an insulating layer on the substrate, and then performing a mask process to form a first photoresist layer pattern. Performing a etching process using the mask as a mask to form a channel layer and an insulating layer pattern; Forming a photoresist on the substrate on which the channel layer is formed, and performing a mask process to form a second photoresist pattern on the insulating layer pattern; Performing an etching process using the second photoresist pattern as a mask to form an etch stopper on the channel layer; And forming a metal film on the substrate on which the etch stopper is formed, and then performing a mask process to form source and drain electrodes.

본 발명의 산화물 박막 트랜지스터 제조방법은, 산화물층과 절연층을 연속으로 증착한 후, 에치스톱퍼와 채널층을 형성하여, 공정 중 채널층이 외부에 노출되지 않도록 하여 박막 트랜지스터의 특성을 개선한 효과가 있다.In the method of manufacturing the oxide thin film transistor of the present invention, the oxide layer and the insulating layer are continuously deposited, and then the etch stopper and the channel layer are formed, thereby preventing the channel layer from being exposed to the outside during the process, thereby improving the characteristics of the thin film transistor. There is.

또한, 본 발명의 산화물 박막 트랜지스터 제조방법은, 산화물층과 절연층을 연속으로 증착한 후, 에치스톱퍼 형성 후 소스/드레인 전극 형성을 위한 금속막을 증착하여 공정 중 채널층이 외부로 노출되지 않도록 하여 박막 트랜지스터의 특성을 개선한 효과가 있다.In addition, in the method of manufacturing the oxide thin film transistor of the present invention, after depositing the oxide layer and the insulating layer continuously, after forming the etch stopper by depositing a metal film for forming the source / drain electrode so that the channel layer is not exposed to the outside during the process There is an effect of improving the characteristics of the thin film transistor.

또한, 본 발명의 산화물 박막 트랜지스터 제조방법은, 산화물층과 절연층을 연속으로 증착한 후, 하프톤 마스크 또는 회절마스크를 이용하여, 에치스톱퍼와 채널층을 동시에 형성함으로써, 채널층이 외부로 노출되지 않도록 하여 박막 트랜지스터의 특성을 개선한 효과가 있다.In addition, in the method of manufacturing the oxide thin film transistor of the present invention, after the oxide layer and the insulating layer are continuously deposited, the channel layer is exposed to the outside by simultaneously forming an etch stopper and a channel layer using a halftone mask or a diffraction mask. It is possible to improve the characteristics of the thin film transistor so as not to.

또한, 본 발명은, 산화물층과 절연층을 연속으로 증착한 후, 에치스톱퍼 형성시 배면 노광 공정을 진행하여, 채널층을 보호하면서 소형 박막 트랜지스터를 구현할 수 있는 효과가 있다.
In addition, the present invention, after depositing the oxide layer and the insulating layer continuously, proceeds to the back exposure process when forming the etch stopper, there is an effect that can implement a small thin film transistor while protecting the channel layer.

도 1은 본 발명에 따른 유기발광표시장치의 개략적인 구조를 도시한 도면이다.
도 2는 본 발명에 따른 유기발광표시장치의 화소 영역을 도시한 도면이다.
도 3a 내지 도 3e는 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터의 제조 공정을 도시한 도면이다.
도 4는 본 발명의 제 1 실시예에 따라 형성된 산화물 박막 트랜지스터의 구조를 도시한 평면도이다.
도 5a 내지 도 5e는 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터의 제조 공정을 도시한 도면이다.
도 6은 본 발명의 제 2 실시예에 따라 형성된 산화물 박막 트랜지스터의 구조를 도시한 평면도이다.
도 7a 내지 도 7e는 본 발명의 제 3 실시예에 따른 산화물 박막 트랜지스터의 제조 공정을 도시한 도면이다.
도 8은 본 발명의 제 3 실시예에 따라 형성된 산화물 박막 트랜지스터의 구조를 도시한 평면도이다.
도 9는 종래 산화물 박막 트랜지스터와 본 발명에 따른 산화물 박막 트랜지스터의 특성을 비교한 도면이다.
도 10은 본 발명의 다른 실시예들에서 사용되는 배면 노광장치를 도시한 도면이다.
도 11a 내지 도 12b는 본 발명의 배면 노광장치를 이용하여 산화물 박막 트랜지스터를 제조하는 실시예들을 도시한 도면이다.1 illustrates a schematic structure of an organic light emitting display device according to an exemplary embodiment of the present invention.
2 is a diagram illustrating a pixel area of an organic light emitting display device according to an exemplary embodiment of the present invention.
3A to 3E are views illustrating a manufacturing process of the oxide thin film transistor according to the first embodiment of the present invention.
4 is a plan view illustrating a structure of an oxide thin film transistor formed according to a first exemplary embodiment of the present invention.
5A to 5E are views illustrating a manufacturing process of an oxide thin film transistor according to a second exemplary embodiment of the present invention.
6 is a plan view illustrating a structure of an oxide thin film transistor formed according to a second exemplary embodiment of the present invention.
7A to 7E are views illustrating a manufacturing process of an oxide thin film transistor according to a third exemplary embodiment of the present invention.
8 is a plan view illustrating a structure of an oxide thin film transistor formed according to a third exemplary embodiment of the present invention.
9 is a view comparing the characteristics of the conventional oxide thin film transistor and the oxide thin film transistor according to the present invention.
10 is a view illustrating a rear exposure apparatus used in other embodiments of the present invention.
11A to 12B illustrate embodiments of fabricating an oxide thin film transistor using the back exposure apparatus of the present invention.

이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the size and thickness of the device may be exaggerated for convenience. Like reference numerals designate like elements throughout the specification.

도 1은 본 발명에 따른 유기발광표시장치의 개략적인 구조를 도시한 도면이고, 도 2는 본 발명에 따른 유기발광표시장치의 화소 영역을 도시한 도면이다.1 is a view showing a schematic structure of an organic light emitting display device according to the present invention, Figure 2 is a view showing a pixel area of the organic light emitting display device according to the present invention.

도 1 및 도 2를 참조하면, 유기 발광 표시장치(200)는 패널(231)을 포함하며, 상기 패널(231)은 복수의 화소 부가 정의되어 영상을 표시하는 화소 영역(240)과 상기 화소 영역(240)의 주변에 배치되는 게이트 구동회로(230)와 데이터 구동회로(210)로 구획된다.1 and 2, the organic light emitting diode display 200 includes a panel 231, and the panel 231 includes a pixel area 240 and a pixel area in which a plurality of pixels are defined to display an image. The gate driving circuit 230 and the data driving circuit 210 are disposed around the 240.

상기 화소 영역(240)에는 서로 교차하는 게이트 배선 및 데이터 배선들에 의해 매트릭스 형상의 화소부들이 정의되며, 각 화소부에는 상기 게이트 배선 및 데이터 배선에 연결된 화소 박막 트랜지스터가 형성된다.In the pixel region 240, matrix pixel portions are defined by gate lines and data lines crossing each other, and pixel thin film transistors connected to the gate line and data lines are formed in each pixel portion.

상기 게이트 구동회로(230)와 데이터 구동회로(210)에는 다수개의 신호배선들과 회로 박막 트랜지스터를 구비한다.The gate driving circuit 230 and the data driving circuit 210 include a plurality of signal wirings and a circuit thin film transistor.

또한, 유기 발광표시장치(200)의 박막 트랜지스터 영역에는, 투명성 절연물질로된 기판(110) 상에 게이트 전극(122)이 헝성되고, 상기 게이트 전극(122)과 오버랩되면서 게이트 절연막(112)을 사이에 두고 채널층(114)이 형성되어 있다.In the thin film transistor region of the organic light emitting diode display 200, a gate electrode 122 is formed on a substrate 110 made of a transparent insulating material, and the gate insulating layer 112 is overlapped with the gate electrode 122. The channel layer 114 is formed in between.

상기 채널층(114)은 불순물이 도핑된 소스/드레인 영역을 구비하고, IGZO(Indium Gallium Zinc Oxide)와 같은 산화물로 형성된다. 상기 채널층(114) 상에는 에치스톱퍼(130)와 소스 및 드레인 전극(127, 126)이 형성된다.The channel layer 114 includes a source / drain region doped with impurities and is formed of an oxide such as indium gallium zinc oxide (IGZO). An etch stopper 130 and source and drain electrodes 127 and 126 are formed on the channel layer 114.

상기 박막 트랜지스터는 도 3a 내지 도 3e에 도시된 방법에 의해 제조되거나, 도 5a 내지 도 5e, 도 7a 내지 도 7e 및 도 11a 내지 도 12b에 도시된 방법에 따라 형성될 수 있다.The thin film transistor may be manufactured by the method illustrated in FIGS. 3A to 3E or may be formed according to the methods illustrated in FIGS. 5A to 5E, 7A to 7E, and 11A to 12B.

상기와 같이 박막 트랜지스터가 기판(110) 상에 형성되면, 기판(110)의 전면에 층간절연막(118)을 형성하고, 콘택홀 공정을 진행하여 박막 트랜지스터의 드레인 전극(126) 및 패드(미도시)를 노출시킨다.When the thin film transistor is formed on the substrate 110 as described above, the interlayer insulating film 118 is formed on the entire surface of the substrate 110, and the contact hole process is performed to form the drain electrode 126 and the pad (not shown) of the thin film transistor. ).

상기와 같이, 층간절연막(118)이 기판(110) 상에 형성되면, 화소 영역에 컬러필터층(154)을 형성하고, 이후, 오버코트층(156)을 기판(110)의 전면에 형성한다. 상기 컬러필터층(154)은 서브 화소마다 적(R), 녹(G), 청(B) 및 백(W)색의 컬러필터층으로 형성될 수 있다. 상기 오버코트층(156)은 컬러필터층(154)의 형성에 따른 단차를 보상하기 위한 것으로 절연 특성을 가진 아크릴계 에폭시와 같은 투명한 수지를 이용하여 형성된다.As described above, when the interlayer insulating film 118 is formed on the substrate 110, the color filter layer 154 is formed in the pixel region, and then the overcoat layer 156 is formed on the entire surface of the substrate 110. The color filter layer 154 may be formed of a color filter layer of red (R), green (G), blue (B), and white (W) color for each subpixel. The overcoat layer 156 is used to compensate for the step caused by the formation of the color filter layer 154 and is formed using a transparent resin such as an acrylic epoxy having insulation properties.

그런 다음, 상기 오버코트층(156) 상에 드레인 전극(126)과 전기적으로 연결되는 제 1 전극(132)을 형성하고, 제 1 전극(132)이 노출되는 뱅크 절연막(134)을 형성한다. 상기 제 1 전극(132) 형성 전, 상기 드레인 전극(126)과의 제 1 전극(132)을 연결하기 위해 콘택홀 공정을 형성한다.Next, a first electrode 132 electrically connected to the drain electrode 126 is formed on the overcoat layer 156, and a bank insulating layer 134 through which the first electrode 132 is exposed is formed. Before forming the first electrode 132, a contact hole process is formed to connect the first electrode 132 with the drain electrode 126.

그런 다음, 노출된 제 1 전극(132) 상에 유기 발광층(136) 및 제 2 전극(138)을 형성하여 유기발광다이오드(188)를 완성한다.Then, the organic light emitting diode 188 is completed by forming the organic light emitting layer 136 and the second electrode 138 on the exposed first electrode 132.

상기 유기 발광층(136)은 제 1 전극(132)과 제 2 전극(138)에서 각기 주입된 정공과 전자가 결합하여 형성된 액시톤이 기저상태로 떨어지면서 빛이 발광되는 층이다. 유기 발광층(136)은 기판(110)의 액티브 영역 전면에 형성되는 공통층과 뱅크 절연막(134)에 의해 화소 단위로 분리되며, 화소 단위로 적(R), 녹(G), 청(B) 또는 백 (W)색 광을 방출하는 발광층을 포함한다.The organic emission layer 136 is a layer in which light is emitted while the axtone formed by combining holes and electrons injected from the first electrode 132 and the second electrode 138 falls to the ground state. The organic light emitting layer 136 is separated in units of pixels by a common layer formed on the entire surface of the active region of the substrate 110 and the bank insulating layer 134, and red (R), green (G), and blue (B) units of pixels. Or a light emitting layer for emitting white (W) light.

제 2 전극(138)은 유기 발광층(136)이 형성된 기판(110)의 액티브 영역 전면에 투명 도전 물질 또는 불투명 도전 물질을 이용하여 적어도 1층 구조로 형성되거나 이들의 조합으로 다층 구조로 형성될 수 있다.The second electrode 138 may be formed in at least one layer structure using a transparent conductive material or an opaque conductive material on the entire surface of the active region of the substrate 110 on which the organic light emitting layer 136 is formed, or may be formed in a multilayer structure by a combination thereof. have.

상기 유기발광 표시장치는 게이트 라인(미도시)을 통해 신호가 인가되면 스위칭 박막 트랜지스터(미도시)가 온(on) 되고, 데이터 라인(미도시)의 신호가 박막 트랜지스터의 게이트 전극(122)에 전달되어 박막 트랜지스터가 온 되므로 유기발광다이오드(188)를 통해 빛이 방출된다.
In the organic light emitting diode display, when a signal is applied through a gate line (not shown), a switching thin film transistor (not shown) is turned on, and a signal of a data line (not shown) is applied to the gate electrode 122 of the thin film transistor. The light is emitted through the organic light emitting diode 188 because the thin film transistor is transferred and turned on.

도 3a 내지 도 3e는 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터의 제조 공정을 도시한 도면이고, 도 4는 본 발명의 제 1 실시예에 따라 형성된 산화물 박막 트랜지스터의 구조를 도시한 평면도이다.3A to 3E are views illustrating a manufacturing process of an oxide thin film transistor according to a first embodiment of the present invention, and FIG. 4 is a plan view showing a structure of an oxide thin film transistor formed according to a first embodiment of the present invention. .

도 3a 내지 도 4를 참조하면, 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 기판(110) 위에 게이트전극(122)을 형성한 다음, 계속해서 게이트 절연막(112), 산화물층(134) 및 절연층(131)을 연속 증착한 다음, 포토레지스트를 기판(110)의 전면에 형성한다. 산화물층(134)은 IGZO와 같은 물질을 사용한다.3A to 4, in the oxide thin film transistor according to the first exemplary embodiment, the gate electrode 122 is formed on the substrate 110, and then the gate insulating layer 112 and the oxide layer 134 are continued. And continuously depositing the insulating layer 131, and then forming a photoresist on the entire surface of the substrate 110. The oxide layer 134 uses a material such as IGZO.

상기 게이트 전극(122)은 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈(tantalum; Ta) 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO) 등의 투명한 도전물질과 불투명 도전물질이 적층된 다층 구조로 형성할 수 있다.The gate electrode 122 is made of aluminum (Al), aluminum alloy (Al alloy), tungsten (W), copper (Cu), nickel (Ni), chromium (Cr), and molybdenum Low resistance opaque conductive materials such as (molybdenum; Mo), titanium (Ti), platinum (platinum; Pt), tantalum (Ta), and the like may be used. In addition, a transparent conductive material such as indium tin oxide (ITO) and indium zinc oxide (IZO) and an opaque conductive material may be formed in a multilayered structure.

그런 다음, 마스크 공정을 진행하여, 상기 게이트 전극(122)과 대응되는 절연층(131) 상에 제1 감광막패턴(400)을 형성하고, 이를 마스크로 하여 상기 절연층(131) 및 산화물층(134)을 연속 식각한다.Thereafter, a mask process is performed to form a first photoresist pattern 400 on the insulating layer 131 corresponding to the gate electrode 122, using the insulating layer 131 and the oxide layer ( 134) is continuously etched.

상기 제 1 감광막패턴(400) 하측에는 채널층(114)과 절연층패턴(131a)이 적층되고, 계속해서 기판(110)의 전면에 포토레지스트를 형성한 다음, 마스크 공정을 진행하여 상기 절연층패턴(131a) 상에 제2 감광막패턴(401)을 형성한다. 상기 마스크 공정은 도 10에 개시된 배면노광장치를 이용한 배면노광 공정으로 진행될 수 있다.A channel layer 114 and an insulating layer pattern 131a are stacked below the first photoresist pattern 400, a photoresist is formed on the entire surface of the substrate 110, and then a mask process is performed to form the insulating layer. The second photoresist pattern 401 is formed on the pattern 131a. The mask process may be performed by a back exposure process using the back exposure apparatus disclosed in FIG. 10.

상기 제 2 감광막패턴(401)을 마스크로 하여 상기 절연층패턴(131a)을 식각하여 상기 게이트 전극(122)과 대응되는 채널층(114) 상에 에치스톱퍼(130)를 형성한다.The insulating layer pattern 131a is etched using the second photoresist pattern 401 as a mask to form an etch stopper 130 on the channel layer 114 corresponding to the gate electrode 122.

그런 다음, 기판(110)의 전면에 금속막을 형성한 다음, 마스크 공정을 진행하여 상기 채널층(114) 양측에 소스 전극(127)과 드레인 전극(126)을 형성하여 박막 트랜지스터를 완성한다. 상기 소스 전극(127)과 드레인 전극(126) 형성시에도 금속막에 의해 채널층(114)이 외부와 차단된 상태이므로 식각 용액에 의해 채널층(114)이 손상되지 않는다.Then, a metal film is formed on the entire surface of the substrate 110, and then a mask process is performed to form a source electrode 127 and a drain electrode 126 on both sides of the channel layer 114 to complete the thin film transistor. Even when the source electrode 127 and the drain electrode 126 are formed, the channel layer 114 is blocked from the outside by the metal film, and thus the channel layer 114 is not damaged by the etching solution.

상기 소스 전극(127) 및 드레인 전극(126)은 알루미늄, 알루미늄 합금, 텅스텐, 구리,니켈, 크롬, 몰리브덴, 티타늄, 백금, 탄탈 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 인듐-틴-옥사이드, 인듐-징크-옥사이드와 같은 투명한 도전물질과 불투명 도전물질이 적층된 다층 구조로 형성할 수 있다.The source electrode 127 and the drain electrode 126 may use a low resistance opaque conductive material such as aluminum, an aluminum alloy, tungsten, copper, nickel, chromium, molybdenum, titanium, platinum, tantalum, or the like. In addition, a transparent conductive material such as indium tin oxide and indium zinc oxide and an opaque conductive material may be formed in a multilayer structure.

상기 소스 전극(127)과 드레인 전극(126) 형성시, 채널층(114)는 금속막과 에치스톱퍼(130)에 의해 외부와 완전히 차단된 상태에서 채널층(114)을 덮고 있는 금속막이 식각 용액으로 제거되므로 식각 용액에 의한 채널층(114)의 손상은 발생되지 않는다. When the source electrode 127 and the drain electrode 126 are formed, the metal layer covering the channel layer 114 is completely etched with the channel layer 114 completely blocked from the outside by the metal layer and the etch stopper 130. Since the damage to the channel layer 114 by the etching solution is not generated.

이와 같이, 본 발명의 산화물 박막 트랜지스터는 채널층(114)과 에치스톱퍼(130)가 형성되는 동안, 채널층(114)이 식각 용액과 감광막 및 외부에 노출되지 않아, 박막 트랜지스터의 특성을 개선할 수 있는 효과가 있다. As described above, in the oxide thin film transistor of the present invention, while the channel layer 114 and the etch stopper 130 are formed, the channel layer 114 is not exposed to the etching solution, the photoresist, and the outside, thereby improving characteristics of the thin film transistor. It can be effective.

도 4에 도시된 바와 같이, 본 발명의 제 1 실시예에 의한 산화물 박막 트랜지스터는 게이트 전극(122)의 양측에 각각 소스 전극(127)과 드레인 전극(126)이 배치되어 있고, 상기 게이트 전극(122)의 중앙 영역에 채널층(114)이 형성되어 있다. As shown in FIG. 4, in the oxide thin film transistor according to the first embodiment of the present invention, a source electrode 127 and a drain electrode 126 are disposed on both sides of the gate electrode 122, respectively. The channel layer 114 is formed in the central region of the 122.

또한, 상기 에치스톱퍼(130)는 상기 소스 전극(127)과 드레인 전극(126) 사이의 채널층(114) 상에 위치되며, 상기 채널층(114)은 에치스톱퍼(130)와 소스 전극(127) 및 드레인 전극(126)에 의해 외부와 완전히 차단되어 있다.
In addition, the etch stopper 130 is positioned on the channel layer 114 between the source electrode 127 and the drain electrode 126, and the channel layer 114 is formed on the etch stopper 130 and the source electrode 127. And the drain electrode 126 are completely isolated from the outside.

도 5a 내지 도 5e는 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터의 제조 공정을 도시한 도면이고, 도 6은 본 발명의 제 2 실시예에 따라 형성된 산화물 박막 트랜지스터의 구조를 도시한 평면도이다.5A to 5E are views illustrating a manufacturing process of an oxide thin film transistor according to a second embodiment of the present invention, and FIG. 6 is a plan view illustrating a structure of an oxide thin film transistor formed according to a second embodiment of the present invention. .

도 5a 내지 도 6을 참조하면, 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터는, 기판(110) 위에 게이트전극(122)을 형성한 다음, 계속해서 게이트 절연막(112), 산화물층(134) 및 절연층(131)을 연속 증착한 다음, 포토레지스트를 기판(110)의 전면에 형성한다. 산화물층(134)은 IGZO와 같은 물질을 사용한다.5A to 6, in the oxide thin film transistor according to the second embodiment of the present invention, after forming the gate electrode 122 on the substrate 110, the gate insulating layer 112 and the oxide layer 134 are continued. ) And the insulating layer 131 are continuously deposited, and then a photoresist is formed on the entire surface of the substrate 110. The oxide layer 134 uses a material such as IGZO.

상기 게이트 전극(122)은 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈(tantalum; Ta) 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO) 등의 투명한 도전물질과 불투명 도전물질이 적층된 다층 구조로 형성할 수 있다.The gate electrode 122 is made of aluminum (Al), aluminum alloy (Al alloy), tungsten (W), copper (Cu), nickel (Ni), chromium (Cr), and molybdenum Low resistance opaque conductive materials such as (molybdenum; Mo), titanium (Ti), platinum (platinum; Pt), tantalum (Ta), and the like may be used. In addition, a transparent conductive material such as indium tin oxide (ITO) and indium zinc oxide (IZO) and an opaque conductive material may be formed in a multilayered structure.

그런 다음, 마스크 공정을 진행하여, 상기 게이트 전극(122)과 대응하는 절연층(131) 상에 제3 감광막패턴(500)을 형성하고, 이를 마스크로 하여 상기 절연층(131)을 식각하여 에치스톱퍼(130)를 형성한다. 상기 마스크 공정에서의 노광 공정은 도 10에 개시된 배면노광장치를 이용한 배면노광 공정으로 진행할 수 있다.
Then, a mask process is performed to form a third photoresist pattern 500 on the insulating layer 131 corresponding to the gate electrode 122, and the insulating layer 131 is etched using the mask as a mask. The stopper 130 is formed. The exposure process in the mask process may proceed to the back exposure process using the back exposure apparatus disclosed in FIG. 10.

그런 다음, 기판(100)의 전면에 금속층(220)을 형성한 다음, 포토레지스트를 형성한다. 이후, 회절 마스크 또는 하프톤 마스크를 이용하여 두께가 서로 다른 제 4 감광막패턴(600)을 형성하고, 이를 마스크로 하여 금속층(220)과 산화물층(134)를 식각하여 채널층(314)을 형성한다.Then, the metal layer 220 is formed on the entire surface of the substrate 100, and then a photoresist is formed. Thereafter, a fourth photoresist pattern 600 having a different thickness is formed using a diffraction mask or a halftone mask, and the channel layer 314 is formed by etching the metal layer 220 and the oxide layer 134 using the mask as a mask. do.

그런 다음, 에싱(ashing) 공정을 진행하여, 제5 감광막패턴(601)을 형성하고, 이를 마스크로 하여 에치스톱퍼(130) 상에 형성된 금속층을 제거하여 소스/드레인 전극(327, 326)을 형성한다.Then, an ashing process is performed to form a fifth photoresist pattern 601, and the metal layer formed on the etch stopper 130 is removed using the mask to form source / drain electrodes 327 and 326. do.

도면에 도시된 바와 같이, 채널층(314)이 완성될 때까지, 채널층(314)은 금속층(220)과 에치스톱퍼(130)에 의해 외부와 차단되기 때문에 식각 용액 또는 외부 대기에 의한 채널층(314) 손상이 발생하지 않는다.As shown in the figure, the channel layer 314 is blocked from the outside by the metal layer 220 and the etch stopper 130 until the channel layer 314 is completed. (314) No damage occurs.

상기 소스 전극(327) 및 드레인 전극(326)은 알루미늄, 알루미늄 합금, 텅스텐, 구리,니켈, 크롬, 몰리브덴, 티타늄, 백금, 탄탈 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 인듐-틴-옥사이드, 인듐-징크-옥사이드와 같은 투명한 도전물질과 불투명 도전물질이 적층된 다층 구조로 형성할 수 있다.The source electrode 327 and the drain electrode 326 may use a low resistance opaque conductive material such as aluminum, an aluminum alloy, tungsten, copper, nickel, chromium, molybdenum, titanium, platinum, tantalum, or the like. In addition, a transparent conductive material such as indium tin oxide and indium zinc oxide and an opaque conductive material may be formed in a multilayered structure.

이후, 제5 감광막패턴(601) 제거 공정을 진행하여 박막 트랜지스터를 완성한다.Thereafter, the fifth photoresist pattern 601 is removed to complete the thin film transistor.

이와 같이, 본 발명의 제 2 실시예에서도 게이트 전극(122)과 대응되는 채널층(314)이 공정 중 외부로 노출되지 않아, 대기 또는 식각 용액에 의해 손상되지 않는다. 따라서, 박막 트랜지스터의 특성이 종래보다 개선되는 효과가 있다.
As described above, even in the second embodiment of the present invention, the channel layer 314 corresponding to the gate electrode 122 is not exposed to the outside during the process, and thus is not damaged by the atmosphere or the etching solution. Therefore, there is an effect that the characteristics of the thin film transistor are improved compared to the prior art.

도 6에 도시된 바와 같이, 본 발명의 제 2 실시예에 의한 산화물 박막 트랜지스터는 게이트 전극(122)의 양측에 각각 소스 전극(327)과 드레인 전극(326)이 배치되어 있고, 상기 게이트 전극(122)의 중앙 영역에 채널층(314)이 형성되어 있다. 상기 채널층(314)은 본 발명의 제 1 실시예와 달리 회절 마스크 또는 하프톤 마스크 공정에 의해 소스/드레인 전극(327, 326)과 동시에 패터닝되기 때문에 소스/드레인 전극(327, 326) 영역까지 형성된다.As illustrated in FIG. 6, in the oxide thin film transistor according to the second embodiment of the present invention, source and drain electrodes 327 and 326 are disposed on both sides of the gate electrode 122, respectively. The channel layer 314 is formed in the central region of the 122. Unlike the first embodiment of the present invention, the channel layer 314 is patterned at the same time as the source / drain electrodes 327 and 326 by a diffraction mask or a halftone mask process. Is formed.

즉, 도면에는 도시되지 않았지만, 소스/드레인 전극(327, 326) 및 데이터 라인(미도시) 하측에도 산화물층으로된 채널층(314)과 채널층패턴들이 존재한다.That is, although not shown in the drawing, the channel layer 314 and the channel layer patterns, which are oxide layers, exist under the source / drain electrodes 327 and 326 and the data line (not shown).

또한, 상기 에치스톱퍼(130)는 상기 소스 전극(327)과 드레인 전극(326) 사이의 채널층(314) 상에 위치되며, 상기 채널층(314)은 에치스톱퍼(130)와 소스 전극(327) 및 드레인 전극(326)에 의해 외부와 완전히 차단되어 있다.
In addition, the etch stopper 130 is positioned on the channel layer 314 between the source electrode 327 and the drain electrode 326, and the channel layer 314 is positioned on the etch stopper 130 and the source electrode 327. And the drain electrode 326 are completely isolated from the outside.

도 7a 내지 도 7e는 본 발명의 제 3 실시예에 따른 산화물 박막 트랜지스터의 제조 공정을 도시한 도면이고, 도 8은 본 발명의 제 3 실시예에 따라 형성된 산화물 박막 트랜지스터의 구조를 도시한 평면도이다.7A to 7E are views illustrating a manufacturing process of an oxide thin film transistor according to a third embodiment of the present invention, and FIG. 8 is a plan view showing a structure of an oxide thin film transistor formed according to a third embodiment of the present invention. .

도 7a 내지 도 8를 참조하면, 본 발명의 제 3 실시예에 따른 산화물 박막 트랜지스터는 기판(110) 위에 게이트전극(122)을 형성한 다음, 계속해서 게이트 절연막(112), 산화물층(134) 및 절연층(131)을 연속 증착한 다음, 포토레지스트를 기판(110)의 전면에 형성한다. 산화물층(134)은 IGZO와 같은 물질을 사용한다.7A to 8, in the oxide thin film transistor according to the third exemplary embodiment, the gate electrode 122 is formed on the substrate 110, and then the gate insulating layer 112 and the oxide layer 134 are continued. And continuously depositing the insulating layer 131, and then forming a photoresist on the entire surface of the substrate 110. The oxide layer 134 uses a material such as IGZO.

상기 게이트 전극(122)은 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈(tantalum; Ta) 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO) 등의 투명한 도전물질과 불투명 도전물질이 적층된 다층 구조로 형성할 수 있다.The gate electrode 122 is made of aluminum (Al), aluminum alloy (Al alloy), tungsten (W), copper (Cu), nickel (Ni), chromium (Cr), and molybdenum Low resistance opaque conductive materials such as (molybdenum; Mo), titanium (Ti), platinum (platinum; Pt), tantalum (Ta), and the like may be used. In addition, a transparent conductive material such as indium tin oxide (ITO) and indium zinc oxide (IZO) and an opaque conductive material may be formed in a multilayered structure.

그런 다음, 회절 마스크 또는 하프톤 마스크를 이용한 마스크 공정을 진행하여, 상기 게이트 전극(122)과 대응하는 절연층(131) 상에 두께가 서로 다른 제6 감광막패턴(700)을 형성하고, 이를 마스크로 하여 상기 절연층(131) 및 산화물층(134)을 연속 식각하여 채널층(114)과 절연층패턴(131a)을 형성한다. 상기 마스크 공정의 노광 공정은 도 10에 개시된 배면노광장치를 이용한 배면 노광 공정으로 진행할 수 있다.Thereafter, a mask process using a diffraction mask or a halftone mask is performed to form a sixth photoresist pattern 700 having different thicknesses on the gate electrode 122 and the insulating layer 131 corresponding to the mask electrode. As a result, the insulating layer 131 and the oxide layer 134 are continuously etched to form the channel layer 114 and the insulating layer pattern 131a. The exposure process of the mask process may proceed to the back exposure process using the back exposure apparatus disclosed in FIG.

그런 다음, 에싱 공정을 진행하여 제 7 감광막패턴(701)을 형성하고, 이를 마스크로 식각 공정을 진행하여 채널층(114) 상에 에치스톱퍼(130)를 형성한다.Then, the seventh photoresist pattern 701 is formed by an ashing process, and the etch stopper 130 is formed on the channel layer 114 by performing an etching process using a mask.

그런 다음, 기판(110)의 전면에 금속막을 형성한 다음, 마스크 공정을 진행하여 상기 채널층(114) 양측에 소스 전극(127)과 드레인 전극(126)을 형성하여 박막 트랜지스터를 완성한다. 상기 소스 전극(127)과 드레인 전극(126) 형성시에도 금속막에 의해 채널층(114)이 외부와 차단된 상태이므로 채널층(114)의 손상은 발생되지 않는다.Then, a metal film is formed on the entire surface of the substrate 110, and then a mask process is performed to form a source electrode 127 and a drain electrode 126 on both sides of the channel layer 114 to complete the thin film transistor. Even when the source electrode 127 and the drain electrode 126 are formed, damage to the channel layer 114 does not occur since the channel layer 114 is blocked from the outside by a metal film.

상기 소스 전극(127) 및 드레인 전극(126)은 알루미늄, 알루미늄 합금, 텅스텐, 구리,니켈, 크롬, 몰리브덴, 티타늄, 백금, 탄탈 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 인듐-틴-옥사이드, 인듐-징크-옥사이드와 같은 투명한 도전물질과 불투명 도전물질이 적층된 다층 구조로 형성할 수 있다.The source electrode 127 and the drain electrode 126 may use a low resistance opaque conductive material such as aluminum, an aluminum alloy, tungsten, copper, nickel, chromium, molybdenum, titanium, platinum, tantalum, or the like. In addition, a transparent conductive material such as indium tin oxide and indium zinc oxide and an opaque conductive material may be formed in a multilayered structure.

상기 소스 전극(127)과 드레인 전극(126) 형성을 위한 식각 용액도 채널층(114)을 덮고 있는 외부 금속이 식각되기 때문에 식각 용액에 의한 채널층(114) 손상이 발생하지 않는다. In the etching solution for forming the source electrode 127 and the drain electrode 126, since the external metal covering the channel layer 114 is etched, damage to the channel layer 114 by the etching solution does not occur.

이와 같이, 본 발명의 산화물 박막 트랜지스터는 채널층(114)과 에치스톱퍼(130)이 완성되는 동안, 채널층(114)이 식각 용액과 감광막 및 외부에 노출되지 않아, 손상되지 않아 박막 트랜지스터의 특성을 개선할 수 있는 효과가 있다. As described above, in the oxide thin film transistor of the present invention, while the channel layer 114 and the etch stopper 130 are completed, the channel layer 114 is not exposed to the etching solution, the photoresist film, and the outside, and thus is not damaged. There is an effect to improve.

도 8에 도시된 바와 같이, 본 발명의 제 3 실시예에 의한 산화물 박막 트랜지스터는 게이트 전극(122)의 양측에 각각 소스 전극(127)과 드레인 전극(126)이 배치되어 있고, 상기 게이트 전극(122)의 중앙 영역에 채널층(114)이 형성되어 있다. As shown in FIG. 8, in the oxide thin film transistor according to the third exemplary embodiment of the present invention, a source electrode 127 and a drain electrode 126 are disposed on both sides of the gate electrode 122, and the gate electrode ( The channel layer 114 is formed in the central region of the 122.

또한, 상기 에치스톱퍼(130)는 상기 소스 전극(127)과 드레인 전극(126) 사이의 채널층(114) 상에 위치되며, 상기 채널층(114)은 에치스톱퍼(130)와 소스 전극(127) 및 드레인 전극(126)에 의해 외부와 완전히 차단되어 있다.
In addition, the etch stopper 130 is positioned on the channel layer 114 between the source electrode 127 and the drain electrode 126, and the channel layer 114 is formed on the etch stopper 130 and the source electrode 127. And the drain electrode 126 are completely isolated from the outside.

도 9는 종래 산화물 박막 트랜지스터와 본 발명에 따른 산화물 박막 트랜지스터의 특성을 비교한 도면이다.9 is a view comparing the characteristics of the conventional oxide thin film transistor and the oxide thin film transistor according to the present invention.

도 9를 참조하면, 종래 기술에서와 같이, 산화물층을 형성하고 마스크 공정을 진행하여, 채널층을 형성하고, 이후 에치스톱퍼를 형성하기 위하여 절연층과 마스크 공정을 진행하면, 채널층이 외부와 식각 용액에 의해 모두 노출되어 박막 트랜지스터의 특성이 저하된다.Referring to FIG. 9, as in the prior art, when an oxide layer is formed and a mask process is performed to form a channel layer, and then an insulating layer and a mask process are performed to form an etch stopper, the channel layer is formed from the outside. All of them are exposed by the etching solution, thereby deteriorating the characteristics of the thin film transistor.

도면에 도시된 바와 같이, 종래 기술에 따른 산화물 박막 트랜지스터들은 본 발명의 산화물 박막 트랜지스터와 달리, 드레인 전류가 매우 불균일한 것을 볼 수 있다.As shown in the figure, the oxide thin film transistors according to the prior art, it can be seen that the drain current is very nonuniform, unlike the oxide thin film transistor of the present invention.

즉, 종래 기술에 따른 박막 트랜지스터는 게이트 전압에 대응하는 드레인 전류가 일정하지 않아 균일한 박막 트랜지스터의 특성이 요구되는 평판표시장치에 사용이 부적합하다.That is, the thin film transistor according to the prior art is not suitable for use in a flat panel display device in which a drain current corresponding to a gate voltage is not constant and a uniform thin film transistor is required.

반면, 본 발명에 따른 산화물 박막 트랜지스터의 경우에는 게이트 전압에 대응하는 드레인 전류가 매우 일정한 것을 볼 수 있다.On the other hand, in the case of the oxide thin film transistor according to the present invention, it can be seen that the drain current corresponding to the gate voltage is very constant.

도 10은 본 발명의 다른 실시예들에서 사용되는 배면 노광장치를 도시한 도면이다.10 is a view illustrating a rear exposure apparatus used in other embodiments of the present invention.

도 10을 참조하면, 본 발명에서 사용되는 배명노광장치는(900), 패널영역(940)이 형성된 글라스기판(950)을 일정한 속도로 이동시키는 컨베이어(920)와, 상기 글라스기판(950) 하측에 배치되고, 소정의 속도로 이동하면서 자외선 광량을 조절할 수 있는 조광장치(970)를 구비한다.Referring to FIG. 10, the light exposure apparatus used in the present invention includes a conveyor 920 for moving a glass substrate 950 on which a panel region 940 is formed at a constant speed, and a lower side of the glass substrate 950. It is disposed in the, and is provided with a light control device 970 that can adjust the amount of ultraviolet light while moving at a predetermined speed.

본 발명의 배명노광장치(900)의 컨베이어(920)는 글라스기판(950)을 10~35mm/s 단위로 이동 속도를 조절시키고, 조광장치(970)은 3~7.4mJ의 범위에서 자외선 광량을 조절할 수 있다.The conveyor 920 of the light exposure apparatus 900 of the present invention adjusts the moving speed of the glass substrate 950 in units of 10 to 35 mm / s, and the dimmer 970 adjusts the amount of ultraviolet light in the range of 3 to 7.4 mJ. I can regulate it.

상기의 배명노광장치(900) 아래에 설명하는 바와 같이, 에치스톱퍼를 형성할 때, 배면 노광 공정을 진행하기 위해 사용된다. 특히, 위에서 설명한 본 발명의 제1 내지 제3 실시예에서 에치스톱퍼를 형성하는 공정은 상기 배면노광장치(900)를 이용하여 형성할 수 있다.As described below, when the etch stopper is formed, it is used to advance the back exposure process. In particular, the process of forming the etch stopper in the first to third embodiments of the present invention described above may be formed using the back exposure apparatus 900.

도 11a 내지 도 12b는 본 발명의 배면 노광장치를 이용하여 산화물 박막 트랜지스터를 제조하는 실시예들을 도시한 도면이다.11A to 12B illustrate embodiments of fabricating an oxide thin film transistor using the back exposure apparatus of the present invention.

도 11a 및 도 11b와 도 3a 내지 도 3e를 함께 참조하면, 본 발명의 산화물 박막 트랜지스터는 기판(110) 위에 게이트전극(122)을 형성한 다음, 계속해서 게이트 절연막(112), 산화물층 및 절연층(131)을 연속 증착한 다음, 포토레지스트를 기판(110)의 전면에 형성한다. 산화물층(134)은 IGZO와 같은 물질을 사용한다.Referring to FIGS. 11A and 11B and FIGS. 3A to 3E, the oxide thin film transistor of the present invention forms the gate electrode 122 on the substrate 110, and then the gate insulating layer 112, the oxide layer, and the insulation. After successive deposition of layer 131, a photoresist is formed over the entire surface of the substrate 110. The oxide layer 134 uses a material such as IGZO.

그런 다음, 마스크 공정을 진행하여, 상기 게이트 전극(122)과 대응하는 절연층(131) 상에 제1 감광막패턴(400)을 형성하고, 이를 마스크로 하여 상기 절연층(131) 및 산화물층(134)을 연속 식각한다.Thereafter, a mask process is performed to form a first photoresist pattern 400 on the insulating layer 131 corresponding to the gate electrode 122, and as the mask, the insulating layer 131 and the oxide layer ( 134) is continuously etched.

상기 제 1 감광막패턴(400) 하측에는 채널층(114)과 절연층패턴(131a)이 적층되고, 계속해서 기판(110)의 전면에 포토레지스트를 형성한 다음, 도 10에서 설명한 배면노광장치로 노광 공정을 진행하여 상기 절연층패턴(131a) 상에 제2 감광막패턴(401)을 형성한다.The channel layer 114 and the insulating layer pattern 131a are stacked below the first photoresist pattern 400, and then a photoresist is formed on the entire surface of the substrate 110. The back exposure apparatus described with reference to FIG. An exposure process is performed to form a second photoresist pattern 401 on the insulating layer pattern 131a.

그런 다음, 상기 제 2 감광막패턴(401)을 마스크로 식각 공정을 진행하여 상기 채널층(114) 상에 에치스톱퍼(430)를 형성한다. 상기 에치스톱퍼는 도 3a 내지 도 3e와 달리 배면 노광에 의해 패터닝된 감광막패턴으로 식각되기 때문에 게이트 전극(122)의 폭과 에치스톱퍼(430)의 폭이 동일하다.Thereafter, an etching process is performed using the second photoresist pattern 401 as a mask to form an etch stopper 430 on the channel layer 114. Unlike the etching stopper of FIGS. 3A to 3E, since the etch stopper is etched into the photoresist pattern patterned by the backside exposure, the width of the gate electrode 122 is the same as that of the etch stopper 430.

이후, 공정은 도 3a 내지 도 3e의 공정과 동일하다.Thereafter, the process is the same as that of FIGS. 3A to 3E.

특히, 본 발명에서와 같이 배면 노광을 이용하여 에치스톱퍼(430)를 형성할 경우에는 도면에 도시된 바와 같이, 상기 에치스톱퍼(430) 상의 드레인 전극(126)의 가장자리와 에치스톱퍼(430) 또는 게이트 전극(122)의 가장자리 거리(L)가 5.85㎛로 줄어든다. 배면 노광을 진행하지 않을 경우, 드레인 전극(126) 가장자리부터 게이트 전극(122) 가장자리까지의 거리는 11.65㎛의 값을 갖는다.In particular, when forming the etch stopper 430 using the back exposure as in the present invention, as shown in the figure, the edge of the drain electrode 126 on the etch stopper 430 and the etch stopper 430 or The edge distance L of the gate electrode 122 is reduced to 5.85 mu m. When the back exposure is not performed, the distance from the edge of the drain electrode 126 to the edge of the gate electrode 122 has a value of 11.65 μm.

이와 같이, 본 발명에서는 산화물 박막 트랜지스터 제조 공정시 배면 노광 공정을 진행함으로써, 박막 트랜지스터의 크기를 줄일 수 있어 유기발광표시장치에 사용될 경우 화소 개구율을 크게할 수 있다.As described above, according to the present invention, the back exposure process is performed during the oxide thin film transistor manufacturing process, thereby reducing the size of the thin film transistor, thereby increasing the pixel aperture ratio when used in the organic light emitting display device.

또한, 본 발명에서는 배면 노광 공정으로 박막 트랜지스터의 크기가 작아지므로 박막 트랜지스터에서 발생되는 기생커패시턴스를 줄일 수 있다. 아울러, 화소 개구율이 향상될 경우 유기발광표시장치의 수명을 증가시킬 수 있다.
In addition, in the present invention, since the size of the thin film transistor is reduced by the back exposure process, parasitic capacitance generated in the thin film transistor can be reduced. In addition, when the pixel aperture ratio is improved, the lifespan of the organic light emitting display device may be increased.

도 12a 및 12b와 5a 내지 5e를 참조하면, 본 발명의 산화물 박막 트랜지스터는, 기판(110) 위에 게이트전극(122)을 형성한 다음, 계속해서 게이트 절연막(112), 산화물층(134) 및 절연층(131)을 연속 증착한 다음, 포토레지스트를 기판(110)의 전면에 형성한다.12A and 12B and 5A to 5E, the oxide thin film transistor of the present invention forms the gate electrode 122 on the substrate 110, and then the gate insulating film 112, the oxide layer 134, and the insulation. After successive deposition of layer 131, a photoresist is formed over the entire surface of the substrate 110.

그런 다음, 도 10에 도시한 배면노광장치를 이용한 마스크 공정을 진행하여, 상기 게이트 전극(122)과 대응하는 절연층(131) 상에 제3 감광막패턴(500)을 형성하고, 이를 마스크로 하여 상기 절연층(131)을 식각하여 에치스톱퍼(530)를 형성한다. 상기 에치스톱퍼(530)는 도 5a 내지 도 5e와 달리 배면 노광 공정에 의해 형성되기 때문에 게이트 전극(122)의 폭과 동일한 폭을 갖는다.
Subsequently, a mask process using the back exposure apparatus shown in FIG. 10 is performed to form a third photoresist pattern 500 on the insulating layer 131 corresponding to the gate electrode 122, and as a mask The insulating layer 131 is etched to form an etch stopper 530. Since the etch stopper 530 is formed by a back exposure process unlike in FIGS. 5A to 5E, the etch stopper 530 has the same width as that of the gate electrode 122.

그런 다음, 기판(100)의 전면에 금속층(220)을 형성한 다음, 포토레지스트를 형성한다. 이후, 회절 마스크 또는 하프톤 마스크를 이용하여 두께가 서로 다른 제 4 감광막패턴(600)을 형성하고, 이를 마스크로 하여 금속층(220)과 산화물층(134)를 식각하여 채널층(314)을 형성한다. 이때에도 도 10에 도시한 배면노광장치를 이용하여 배면노광 공정을 진행한다.Then, the metal layer 220 is formed on the entire surface of the substrate 100, and then a photoresist is formed. Thereafter, a fourth photoresist pattern 600 having a different thickness is formed using a diffraction mask or a halftone mask, and the channel layer 314 is formed by etching the metal layer 220 and the oxide layer 134 using the mask as a mask. do. At this time, the back exposure process is performed using the back exposure apparatus shown in FIG.

그런 다음, 에싱(ashing) 공정을 진행하여, 제5 감광막패턴(601)을 형성하고, 이를 마스크로 하여 에치스톱퍼(530) 상에 형성된 금속층을 제거하여 소스/드레인 전극(327, 326)을 형성한다.Then, an ashing process is performed to form a fifth photoresist pattern 601, and the metal layer formed on the etch stopper 530 is removed using the mask to form the source / drain electrodes 327 and 326. do.

특히, 본 발명에서와 같이 배면 노광을 이용하여 에치스톱퍼(530)를 형성할 경우에는 도면에 도시된 바와 같이, 상기 에치스톱퍼(530) 상의 드레인 전극(326)의 가장자리와 에치스톱퍼(530) 또는 게이트 전극(122)의 가장자리 거리(L)가 5.85㎛로 줄어든다. 배면 노광을 진행하지 않을 경우, 드레인 전극(326) 가장자리부터 게이트 전극(122) 가장자리까지의 거리는 11.65㎛의 값을 갖는다.In particular, when forming the etch stopper 530 using the back exposure as in the present invention, as shown in the figure, the edge of the drain electrode 326 on the etch stopper 530 and the etch stopper 530 or The edge distance L of the gate electrode 122 is reduced to 5.85 mu m. When the back exposure is not performed, the distance from the edge of the drain electrode 326 to the edge of the gate electrode 122 has a value of 11.65 μm.

이와 같이, 본 발명에서는 산화물 박막 트랜지스터 제조 공정시 배면 노광 공정을 진행함으로써, 박막 트랜지스터의 크기를 줄일 수 있어 유기발광표시장치에 사용될 경우 화소 개구율을 크게할 수 있다.As described above, according to the present invention, the back exposure process is performed during the oxide thin film transistor manufacturing process, thereby reducing the size of the thin film transistor, thereby increasing the pixel aperture ratio when used in the organic light emitting display device.

또한, 본 발명에서는 배면 노광 공정으로 박막 트랜지스터의 크기가 작아지므로 박막 트랜지스터에서 발생되는 기생커패시턴스를 줄일 수 있다.
In addition, in the present invention, since the size of the thin film transistor is reduced by the back exposure process, parasitic capacitance generated in the thin film transistor can be reduced.

200: 유기 발광표시장치 122: 게이트 전극
112: 게이트 절연막 114, 314: 채널층
126: 드레인 전극 127: 소스 전극
130, 430, 530: 에치스톱퍼200: organic light emitting display 122: gate electrode
112: gate insulating film 114, 314: channel layer
126: drain electrode 127: source electrode
130, 430, 530: etch stopper

Claims (19)

기판 상에 게이트전극을 형성하는 단계;
상기 게이트전극이 형성된 기판 상에 게이트 절연막, 산화물층 및 절연층을 연속 증착한 다음, 마스크 공정을 진행하여 제1 감광막패턴을 형성하고, 이를 마스크로 하여 식각 공정을 진행하여 채널층 및 절연층패턴을 형성하는 단계;
상기 채널층이 형성된 기판 상에 포토레지스트를 형성하고, 마스크 공정을 진행하여 상기 절연층패턴 상에 제2 감광막패턴을 형성하는 단계;
상기 제2 감광막패턴을 마스크로 식각 공정을 진행하여 채널층 상에 에치스톱퍼를 형성하는 단계; 및
상기 에치스톱퍼가 형성된 기판 상에 금속막을 형성한 다음, 마스크 공정을 진행하여 소스 및 드레인 전극을 형성하는 단계를 포함하고,
상기 제2감광막패턴은 기판의 배면으로부터 조사되는 광에 의해 패터닝하는 배면 노광 공정에 따라 형성되는 것을 특징으로 하는 산화물 박막 트랜지스터 제조방법.
Forming a gate electrode on the substrate;
After sequentially depositing a gate insulating film, an oxide layer, and an insulating layer on the substrate on which the gate electrode is formed, a mask process is performed to form a first photoresist pattern, and an etching process is performed using the mask to form a channel layer and an insulating layer pattern. Forming a;
Forming a photoresist on the substrate on which the channel layer is formed, and performing a mask process to form a second photoresist pattern on the insulating layer pattern;
Performing an etching process using the second photoresist pattern as a mask to form an etch stopper on the channel layer; And
Forming a metal film on the substrate on which the etch stopper is formed, and then performing a mask process to form source and drain electrodes;
And the second photoresist pattern is formed according to a back exposure process of patterning the light irradiated from the back of the substrate.
제1항에 있어서, 상기 게이트 전극은 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈(tantalum; Ta)과 같은 불투명 도전물질들 중 어느 하나를 선택하여 형성된 것을 특징으로 하는 산화물 박막 트랜지스터 제조방법.
The gate electrode of claim 1, wherein the gate electrode is made of aluminum (Al), aluminum alloy (Al alloy), tungsten (W), copper (Cu), nickel (Ni), and chromium (Cr). ), Oxide molybdenum (molybdenum; Mo), titanium (titanium; Ti), platinum (platinum; Pt), tantalum (tantalum (Ta)) oxide thin film transistor, characterized in that formed by selecting any one of the Way.
제2항에 있어서, 상기 게이트 전극은 상기 불투명 도전물질들 중 어느 하나와 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)과 같은 투명 도전물질들 중에서 어느 하나를 선택하여 다층 구조로 형성되는 것을 특징으로 하는 산화물 박막 트랜지스터 제조방법.
3. The gate electrode of claim 2, wherein the gate electrode comprises one of the opaque conductive materials and transparent conductive materials such as indium tin oxide (ITO) and indium zinc oxide (IZO). Selecting any one of the oxide thin film transistor manufacturing method characterized in that formed in a multi-layer structure.
제1항에 있어서, 상기 소스 전극 및 드레인 전극은 알루미늄, 알루미늄 합금, 텅스텐, 구리,니켈, 크롬, 몰리브덴, 티타늄, 백금, 탄탈 중 어느 하나를 선택하여 형성된 것을 특징으로 하는 산화물 박막 트랜지스터 제조방법.
The method of claim 1, wherein the source electrode and the drain electrode are formed by selecting any one of aluminum, aluminum alloy, tungsten, copper, nickel, chromium, molybdenum, titanium, platinum, and tantalum.
제1항에 있어서, 상기 산화물층은 IGZO와 같은 물질인 것을 특징으로 하는 산화물 박막 트랜지스터 제조방법.
The method of claim 1, wherein the oxide layer is formed of a material such as IGZO.
기판 상에 게이트전극을 형성하는 단계;
상기 게이트 전극이 형성된 기판 상에 게이트 절연막, 산화물층 및 절연층을 연속하여 증착한 다음, 상기 게이트 전극과 대응하는 절연층 상에 제1 감광막패턴을 형성하는 단계;
상기 제1 감광막패턴을 마스크로 하여 상기 절연층을 식각하여 에치스톱퍼를 형성하는 단계;
상기 에치스톱퍼가 형성된 기판 상에 금속층을 형성한 다음, 상기 기판의 전면에 포토레지스트를 형성하고, 회절 마스크 또는 하프톤 마스크를 이용하여 두께가 서로 다른 제2 감광막패턴을 형성하는 단계;
상기 제2 감광막패턴을 마스크로 하여 상기 금속층과 산화물층을 식각하여 채널층을 형성하는 단계; 및
상기 채널층이 형성된 기판 상에 에싱 공정을 진행하여 제3 감광막패턴을 형성하고, 이를 마스크로 하여 소스 및 드레인 전극을 형성하는 단계를 포함하고,
상기 제1 및 제2감광막패턴은 기판의 배면으로부터 조사되는 광에 의해 패터닝하는 배면 노광 공정에 따라 형성되는 것을 특징으로 하는 산화물 박막 트랜지스터 제조방법.
Forming a gate electrode on the substrate;
Sequentially depositing a gate insulating film, an oxide layer, and an insulating layer on the substrate on which the gate electrode is formed, and then forming a first photoresist pattern on the insulating layer corresponding to the gate electrode;
Etching the insulating layer using the first photoresist pattern as a mask to form an etch stopper;
Forming a metal layer on the substrate on which the etch stopper is formed, forming a photoresist on the entire surface of the substrate, and forming a second photoresist pattern having different thicknesses using a diffraction mask or a halftone mask;
Etching the metal layer and the oxide layer using the second photoresist pattern as a mask to form a channel layer; And
Performing an ashing process on the substrate on which the channel layer is formed to form a third photoresist pattern, and forming source and drain electrodes using the mask as a mask;
And the first and second photoresist layer patterns are formed by a back exposure process patterned by light irradiated from a rear surface of a substrate.
제6항에 있어서, 상기 게이트 전극은 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈(tantalum; Ta)과 같은 불투명 도전물질들 중 어느 하나를 선택하여 형성된 것을 특징으로 하는 산화물 박막 트랜지스터 제조방법.
The gate electrode of claim 6, wherein the gate electrode is made of aluminum (Al), aluminum alloy, aluminum alloy, tungsten (W), copper (Cu), nickel (Ni), and chromium (Cr). ), Oxide molybdenum (molybdenum; Mo), titanium (titanium; Ti), platinum (platinum; Pt), tantalum (tantalum (Ta)) oxide thin film transistor, characterized in that formed by selecting any one of the Way.
제7항에 있어서, 상기 게이트 전극은 상기 불투명 도전물질들 중 어느 하나와 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)과 같은 투명 도전물질들 중에서 어느 하나를 선택하여 다층 구조로 형성되는 것을 특징으로 하는 산화물 박막 트랜지스터 제조방법.
8. The gate electrode of claim 7, wherein the gate electrode comprises any one of the opaque conductive materials and transparent conductive materials such as indium tin oxide (ITO) and indium zinc oxide (IZO). Selecting any one of the oxide thin film transistor manufacturing method characterized in that formed in a multi-layer structure.
제6항에 있어서, 상기 소스 전극 및 드레인 전극은 알루미늄, 알루미늄 합금, 텅스텐, 구리,니켈, 크롬, 몰리브덴, 티타늄, 백금, 탄탈 중 어느 하나를 선택하여 형성된 것을 특징으로 하는 산화물 박막 트랜지스터 제조방법.
The method of claim 6, wherein the source electrode and the drain electrode are formed by selecting any one of aluminum, aluminum alloy, tungsten, copper, nickel, chromium, molybdenum, titanium, platinum, and tantalum.
제6항에 있어서, 상기 산화물층은 IGZO와 같은 물질인 것을 특징으로 하는 산화물 박막 트랜지스터 제조방법.The method of claim 6, wherein the oxide layer is formed of a material such as IGZO. 기판 상에 박막 트랜지스터를 형성하는 단계;
상기 박막 트랜지스터가 형성된 기판 상에 층간절연막을 형성한 다음, 유기발광다이오드가 형성될 영역과 대응되는 층간절연막 상에 컬러필터층을 형성하는 단계; 및
상기 컬러필터층이 형성된 기판 상에 오버코트층을 형성하고, 상기 오버코트층 상에 박막 트랜지스터의 드레인 전극과 콘택되는 제1 전극, 유기발광층 및 제2 전극으로 구성된 유기발광다이오드를 형성하는 단계를 포함하고,
상기 박막 트랜지스터를 형성하는 단계는,
기판 상에 게이트전극을 형성하는 단계;
상기 게이트 전극이 형성된 기판 상에 게이트 절연막, 산화물층 및 절연층을 연속하여 증착한 다음, 상기 게이트 전극과 대응하는 절연층 상에 제1 감광막패턴을 형성하는 단계;
상기 제1 감광막패턴을 마스크로 하여 상기 절연층을 식각하여 에치스톱퍼를 형성하는 단계;
상기 에치스톱퍼가 형성된 기판 상에 금속층을 형성한 다음, 상기 기판의 전면에 포토레지스트를 형성하고, 회절 마스크 또는 하프톤 마스크를 이용하여 두께가 서로 다른 제2 감광막패턴을 형성하는 단계;
상기 제2 감광막패턴을 마스크로 하여 상기 금속층과 산화물층을 식각하여 채널층을 형성하는 단계; 및
상기 채널층이 형성된 기판 상에 에싱 공정을 진행하여 제3 감광막패턴을 형성하고, 이를 마스크로 하여 소스 및 드레인 전극을 형성하는 단계를 포함하고,
상기 제1 및 제2감광막패턴은 기판의 배면으로부터 조사되는 광에 의해 패터닝하는 배면 노광 공정에 따라 형성되는 것을 특징으로 하는 유기발광표시장치 제조방법.
Forming a thin film transistor on a substrate;
Forming an interlayer insulating film on the substrate on which the thin film transistor is formed, and then forming a color filter layer on the interlayer insulating film corresponding to the region where the organic light emitting diode is to be formed; And
Forming an overcoat layer on the substrate on which the color filter layer is formed, and forming an organic light emitting diode including a first electrode, an organic light emitting layer, and a second electrode contacting the drain electrode of the thin film transistor on the overcoat layer;
Forming the thin film transistor,
Forming a gate electrode on the substrate;
Sequentially depositing a gate insulating film, an oxide layer, and an insulating layer on the substrate on which the gate electrode is formed, and then forming a first photoresist pattern on the insulating layer corresponding to the gate electrode;
Etching the insulating layer using the first photoresist pattern as a mask to form an etch stopper;
Forming a metal layer on the substrate on which the etch stopper is formed, forming a photoresist on the entire surface of the substrate, and forming a second photoresist pattern having different thicknesses using a diffraction mask or a halftone mask;
Etching the metal layer and the oxide layer using the second photoresist pattern as a mask to form a channel layer; And
Performing an ashing process on the substrate on which the channel layer is formed to form a third photoresist pattern, and forming source and drain electrodes using the mask as a mask;
And the first and second photoresist layer patterns are formed by a back exposure process patterned by light irradiated from a rear surface of a substrate.
제11항에 있어서, 상기 게이트 전극은 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈(tantalum; Ta)과 같은 불투명 도전물질들 중 어느 하나를 선택하여 형성된 것을 특징으로 하는 유기발광표시장치 제조방법.
The method of claim 11, wherein the gate electrode is made of aluminum (Al), aluminum alloy, aluminum alloy, tungsten (W), copper (Cu), nickel (Ni), and chromium (Cr). ), Molybdenum (Mo), titanium (titanium; Ti), platinum (platinum; Pt), an organic light emitting display, characterized in that formed by selecting any one of the opaque conductive materials such as tantalum (Tantalum; Ta) Manufacturing method.
제12항에 있어서, 상기 게이트 전극은 상기 불투명 도전물질들 중 어느 하나와 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)과 같은 투명 도전물질들 중에서 어느 하나를 선택하여 다층 구조로 형성되는 것을 특징으로 하는 유기발광표시장치 제조방법.The method of claim 12, wherein the gate electrode is formed of any one of the opaque conductive materials and transparent conductive materials such as indium tin oxide (ITO) and indium zinc oxide (IZO). Selecting any one of the organic light emitting display device manufacturing method characterized in that formed in a multi-layer structure. 제11항에 있어서, 상기 소스 전극 및 드레인 전극은 알루미늄, 알루미늄 합금, 텅스텐, 구리,니켈, 크롬, 몰리브덴, 티타늄, 백금, 탄탈 중 어느 하나를 선택하여 형성된 것을 특징으로 하는 유기발광표시장치 제조방법.
The method of claim 11, wherein the source electrode and the drain electrode are formed by selecting any one of aluminum, aluminum alloy, tungsten, copper, nickel, chromium, molybdenum, titanium, platinum, and tantalum. .
제11항에 있어서, 상기 산화물층은 IGZO와 같은 물질인 것을 특징으로 하는 유기발광표시장치 제조방법.


The method of claim 11, wherein the oxide layer is formed of a material such as IGZO.


삭제delete 삭제delete 삭제delete 삭제delete
KR1020110087328A 2011-08-30 2011-08-30 Oxide Thin Film Transistor and Method for fabricating Organic Light Emitting Display Device using the same KR101330376B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110087328A KR101330376B1 (en) 2011-08-30 2011-08-30 Oxide Thin Film Transistor and Method for fabricating Organic Light Emitting Display Device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110087328A KR101330376B1 (en) 2011-08-30 2011-08-30 Oxide Thin Film Transistor and Method for fabricating Organic Light Emitting Display Device using the same

Publications (2)

Publication Number Publication Date
KR20130024091A KR20130024091A (en) 2013-03-08
KR101330376B1 true KR101330376B1 (en) 2013-11-15

Family

ID=48176219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110087328A KR101330376B1 (en) 2011-08-30 2011-08-30 Oxide Thin Film Transistor and Method for fabricating Organic Light Emitting Display Device using the same

Country Status (1)

Country Link
KR (1) KR101330376B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102070762B1 (en) * 2013-06-07 2020-01-29 엘지디스플레이 주식회사 Oxide thin film transistor, method for fabricating tft, array substrate for display device having tft and method for fabricating the same
KR102215782B1 (en) * 2013-12-16 2021-02-17 삼성디스플레이 주식회사 Method of manufacturing display substrate and method of manufacturing display apparatus using the same
KR20150111550A (en) 2014-03-25 2015-10-06 삼성디스플레이 주식회사 Thin film transistor array panel and method of manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110071641A (en) * 2009-12-21 2011-06-29 엘지디스플레이 주식회사 Method of fabricating oxide thin film transistor
KR101051004B1 (en) * 2004-12-01 2011-07-26 엘지디스플레이 주식회사 An array substrate for LCD with type TFT and method of fabrication thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051004B1 (en) * 2004-12-01 2011-07-26 엘지디스플레이 주식회사 An array substrate for LCD with type TFT and method of fabrication thereof
KR20110071641A (en) * 2009-12-21 2011-06-29 엘지디스플레이 주식회사 Method of fabricating oxide thin film transistor

Also Published As

Publication number Publication date
KR20130024091A (en) 2013-03-08

Similar Documents

Publication Publication Date Title
US10504985B2 (en) Method of fabricating organic light-emitting display device including substrate having plurality of trenches
US9653520B2 (en) Organic light emitting display panel and method of manufacturing the same
KR102137392B1 (en) Display apparatus and method for manufacturing the same
KR101841770B1 (en) Oxide Thin Film Transistor Flat Display Device and Method for fabricating thereof
CN102983141B (en) Flat panel display device with oxide thin film transistors and method for fabricating the same
US10403696B2 (en) Organic light emitting display device and method of fabricating the same
KR101622645B1 (en) Method of Manufacturing of the Organic Light Emitting Display Device
US20200144344A1 (en) Display panel, display device and method for manufacturing display panel
CN108831914B (en) Organic light-emitting display panel, manufacturing method thereof and display device
KR101071712B1 (en) Organic electroluminescent device and method for fabricating the same
JP6223070B2 (en) Organic EL display device and method of manufacturing organic EL display device
KR102177587B1 (en) Organic electro luminescent device and method of fabricating the same
KR102029389B1 (en) Flat panel display device with oxide thin film transistor and method for fabricating the same
KR101330376B1 (en) Oxide Thin Film Transistor and Method for fabricating Organic Light Emitting Display Device using the same
KR102119572B1 (en) Thin film transistor array substrate and method for fabricating the same
KR102484892B1 (en) Transparent display device and method for fabricating thereof
KR20170079632A (en) Organic light emitting display device and method for fabricating the same
KR20160058356A (en) Organic electro luminescent device and method of fabricating the same
KR20100122390A (en) Array substrate and method of fabricating the same
KR20110137967A (en) Array substrate and method of fabricating the same
KR20120002785A (en) Array substrate and method of fabricating the same
KR20110113041A (en) Array substrate for organic electroluminescent device and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191015

Year of fee payment: 7