KR102499367B1 - 역 마그네트론 냉음극 이온화 게이지를 위한 양극 전극 차폐물 - Google Patents

Abstract

냉음극 이온화 게이지(CCIG)는 연장된 양극, 양극의 길이를 따라 양극을 둘러싸는 음극 및 양극을 지지하는 피드스루 절연체를 포함한다. 음극은 양극과 음극 사이의 플라즈마의 형성 및 그 결과에 따른 음극으로의 이온 전류 흐름을 가능케 하기 위해 양극 주위에 방전 공간을 형성한다. CCIG는 플라즈마를 지속시키기 위해 자유 전자 경로를 연장하도록 방전 공간을 통해 자기장을 인가하는 자석을 더 포함한다. 차폐물은 절연체로부터 전기적으로 절연되고, 플라즈마의 전자로부터 절연체를 차폐한다. 차폐물은 음극에 장착될 수 있고, 양극으로부터 이격된다. 전기 제어기는 양극과 음극 사이의 플라즈마 방전을 통해 이온화를 생성하기 위해 양극과 음극 사이에 전압을 인가하고, 제어기는 측정된 음극으로의 이온 전류 흐름을 기초로 압력을 결정한다.

Description

역 마그네트론 냉음극 이온화 게이지를 위한 양극 전극 차폐물

본 출원은 2016년 12월 13일에 출원된 미국 가출원 제62/433,320호의 우선권을 주장한다. 위 출원의 전체 교시는 본원에 참조로 통합된다.

냉음극 이온화 진공 게이지(cold cathode ionization vacuum gauges)가 잘 알려진다. 보통 알려진 세 개의 냉음극 이온화 진공 게이지는 통상적인(비-역(noninverted)) 마그네트론 타입의 게이지, 역 마그네트론(inverted magnetron) 타입의 게이지, 및 필립스(Philips)(또는 페닝(Penning)) 게이지를 포함한다. 이들 타입의 게이지 모두는 측정될 진공에 연결되는 진공처리된(evacuated) 비-자기 엔벨로프(envelope)에서 한 쌍의 전극(즉, 양극 및 음극)을 갖는다. 고전압 DC 전위차는 전극 사이에 전기장을 유발하기 위해, 양극 전극과 음극 전극 사이에 인가된다. 이온을 생성하기 위해 전자가 중성 분자 및 원자와 충돌하는 자유 전자 플라즈마를 지속시키도록, 자기장은 자유 전자 경로길이(free electron pathlengths)를 증가시키기 위해 전기장에 수직인 전극의 축을 따라 인가된다. 양이온은 방전 전류를 압력 함수인 평형 값으로 유지하기 위해 음극 전극으로 이동한다.

냉음극 이온화 게이지(cold cathode ionization gauge, CCIG)는 그의 진공 게이지 엔벨로프 내에서 제1 이온화 기체 분자 및 원자에 의한 진공 시스템 전체 압력의 간접 측정을 제공하며, 그 후에 생성된 이온 전류를 측정한다. 측정된 이온 전류는 게이지 엔벨로프 내의 기체 밀도 및 기체의 전체 압력에 직접적으로 관련되며 즉, 진공 시스템 내부의 압력이 감소할 때 측정된 이온 전류가 감소한다. 기체 특정 교정 커브는 전류 측정을 기초로 전체 압력을 계산하기 위한 능력을 제공한다.

본원에 서술된 CCIG는 역 마그네트론 원리에 의존한다. 게이지는 원통형 대칭이다. (축에 배치된) 양극 핀(pin)과 음극 원통형 엔벨로프 사이의 높은 전압의 전위차(즉, 방사 방향 전기장(radial electric field))는 이온화 이벤트가 발생할 전자에 에너지를 제공한다. 교차된 축 방향의 자기장은 엔벨로프 내부의 방전을 유지하는데 필요한 전자 궤적 경로 길이를 제공한다. 방전 전류는 시스템에서 압력에 비례하는 측정된 양이다.

방전은 일반적으로 단일 전자가 게이지의 이온화 부피로 방출되는(released) 것으로 시작하는 애벌랜시 이온화 프로세스(avalanche ionization process)를 통해 확립된다. 전자를 방출할 책임이 있는 프로세스는 전계 방출 이벤트 또는 코스믹 레이(cosmic ray) 이온화 프로세스를 포함할 수 있다. 애벌랜시 프로세스는 전자 당 다수의 이온화 프로세스를 초래하는 전자 궤적에 대한 긴 경로 길이에 의존한다. 각 이온화 프로세스는 양이온을 방출할 뿐만 아니라, 방전으로 추가되는 추가적인 전자를 방출한다. 이온이 음극 내부 벽과 충돌할 때, 추가적인 전자도 방전으로 분출되며, 그로 인해 총 전하에 기여한다. 자유 전자 플라즈마 및 양이온으로 구성된 전기 방전은 시스템에서 압력이 증가함에 따라 단조 증가하고(monotonically increasing), 감소하는 변수에 대해서도 마찬가지인 이온 전류를 생성한다.

본 발명의 실시예에 따라, 양극 및 음극을 포함하는 CCIG는 방전 플라즈마의 전자로부터 양극을 지지하는 피드스루 절연체를 차폐시키기 위해 음극에서 차폐물(shield)을 구비한다. 예시적인 실시예에서, 차폐물은 음극에 통합되거나, 또는 음극에 장착된 별도의 요소일 수 있다.

CCIG는 연장된 양극, 양극의 길이를 따라 양극을 둘러싸는 음극 및 양극을 지지하는 피드스루 절연체(feedthrough insulator)를 포함한다. 음극은 양극과 음극 사이의 순수한 전자 플라즈마의 형성 및 그 결과에 따른(resultant) 음극으로의 이온 전류 흐름을 가능케 하기 위해 양극 주위에 방전 공간을 형성한다. 게이지는 플라즈마를 지속시키기 위해 자유 전자 경로를 연장하도록 방전 공간을 통해 자기장을 인가하는 자석을 더 포함한다. 차폐물은 음극에 장착되고, 양극을 둘러싸고 이로부터 이격된다. 차폐물은 절연체로부터 전기적으로 절연되고, 플라즈마의 전자로부터 절연체를 차폐한다. 전기 제어기는 양극과 음극 사이의 플라즈마 방전으로 이온화를 생성하기 위해 양극과 음극 사이에 전압을 인가하며, 제어기는 측정된 음극으로의 이온 전류 흐름을 기초로 압력을 결정한다.

CCIG의 실시예에서, 차폐물은 양극으로부터 제1 간격만큼 이격되고, 절연체로부터 제1 간격보다 더욱 넓은 제2 간격만큼 이격될 수 있으며, 제1 및 제2 간격은 플라즈마의 전자로부터 절연체의 차폐를 가능케 한다.

차폐물은 양극이 연장하는 애퍼처(aperture)를 구비하는 판(plate)을 포함할 수 있다. 판에서 애퍼처는 원형일 수 있으며, 이 경우 제1 간격은 애퍼처의 반경으로 결정될 수 있다. 차폐물은 판과 절연체 사이에 제2 간격을 제공하도록 적합되는 스페이서(spacer)를 더 포함할 수 있다. 스페이서는 차폐물을 음극에 연결하는 레그(leg)를 포함할 수 있고, 차폐물을 음극에 연결하는 다수의 레그를 포함할 수 있다.

차폐물은 절연체를 둘러싸는 컵을 포함할 수 있고, 애퍼처를 구비하는 판은 컵의 베이스이다. 컵의 베이스에서 애퍼처는 원형일 수 있으며, 제1 간격은 원형 애퍼처의 반경에 의해 결정될 수 있다.

CCIG의 실시예에서, 차폐물과 양극 사이의 제1 간격은 0.9 내지 2.7 밀리미터(약 0.035 내지 0.105 인치)의 범위 내에 있을 수 있다. 차폐물과 절연체 사이의 제2 간격은 0.9 내지 2.7 밀리미터(약 0.035 내지 0.105 인치)의 범위 내에 있을 수 있다.

피드스루 절연체의 상부 부분은 금속으로 덮일 수 있다. 예를 들어, 금속은 게이지의 내부 스퍼터링(internal sputtering)에 기인하여 절연체 위에 코팅되는 금속일 수 있다. 금속은 절연체의 상부 부분에 장착되는 금속 워셔(metal washer)일 수 있다.

CCIG의 실시예에서, 음극 전극은 베이스 판 및 베이스 판으로부터 연장하는 원통형 측벽을 포함할 수 있다. 베이스 판은 피드스루 절연체를 둘러싸고 이에 연결될 수 있다.

압력 측정 방법은 양극과 음극 사이의 방전 공간에 자기장을 인가하는 것; 방전 공간에서의 플라즈마 방전 및 음극으로의 이온 전류 흐름을 생성하기 위해 방전 공간으로 전자를 방출하는 것; 음극에 장착된 차폐물을 통해, 플라즈마 방전의 전자로부터 양극을 지지하는 피드스루 절연체를 차폐하는 것; 및 측정된 음극으로의 이온 전류 흐름을 기초로 압력을 결정하는 것을 포함한다.

더욱 일반적으로, CCIG는 연장된 양극 및 양극의 길이를 따라 양극을 둘러싸는 음극 전극을 포함한다. 이 음극 전극(예를 들어, 음극 케이지(cathode cage))은 양극과 음극 사이의 순수한 전자 플라즈마의 형성 및 그 결과에 따른 음극으로의 이온 전류 흐름을 가능케 하기 위해 양극 주위에 방전 공간을 형성한다. 플라즈마를 지속시키기 위해 자유 전자 경로를 연장하도록 방전 공간을 통해 방사 방향 전기장에 수직인 축방향 자기장을 인가하도록 구성되는 자석이 제공된다. 게이지는 양극을 지지하는 피드스루 절연체를 더 포함한다. 음극은 절연체 위의 차폐물 애퍼처를 한정하는 양극 차폐물을 포함한다. 양극은 차폐물 애퍼처를 통해 연장하며, 애퍼처는 절연체 상의 금속에서의 양극 전위로부터 음극 전위의 음극으로 직접적으로 전기장이 존재하도록 크기를 가지며(dimensioned), 금속 및 차폐물 애퍼처 위에서 플라즈마로부터 금속으로 전자를 끌어당기는 그 전기장의 축 성분은 없다. 또한, 전기 제어기는 양극과 음극 사이의 플라즈마 방전으로 이온화를 생성하기 위해 양극과 음극 사이에 전압을 인가하는 전기 제어기가 제공되고, 제어기는 측정된 음극으로의 이온 전류 흐름을 기초로 압력을 결정한다.

음극은 양극으로부터 차폐물 애퍼처에 제공된 제1 간격만큼 이격될 수 있고, 음극은 차폐물 애퍼처에서 절연체로부터 제1 간격보다 넓은 제2 간격만큼 이격된다.

음극은 측벽을 포함할 수 있고, 베이스 판을 더 포함할 수 있으며, 이 경우 측벽은 베이스 판으로부터 연장할 수 있다. 통상적으로, 측벽은 원통형이고 원통형 포스트(post)일 수 있는 양극을 둘러싼다. 차폐물 애퍼처는 음극의 베이스 판에 형성되거나 또는 다른 방식으로 제공될 수 있다.

음극은 베이스 판 및 베이스 판 애퍼처 위의 베이스 판에 장착되는 차폐물 판을 포함할 수 있으며, 이 경우 차폐물 애퍼처는 차폐물 판 내에 있을 수 있다. 대안적으로, 차폐물 애퍼처는 음극의 베이스에서 개구부를 가로질러 매달리는 차폐물 판에 형성되거나 또는 다른 방식으로 제공될 수 있다. 예를 들어, 음극이 베이스 판을 포함하는 경우, 차폐물 판은 베이스 판에서 베이스 판 애퍼처를 가로질러 매달릴 수 있다.

차폐물 애퍼처를 한정하는 음극 전극을 포함하는 실시예에서, 차폐물 애퍼처는 원형일 수 있고, 음극과 양극 사이의 제1 간격은 차폐물 애퍼처의 반경에 의해 결정될 수 있다. 제1 간격은 0.9 내지 2.7 밀리미터(약 0.035 내지 0.105 인치)의 범위 내에 있을 수 있다. 음극과 절연체 사이의 제2 간격은 0.9 내지 2.7 밀리미터(약 0.035 내지 0.105 인치)의 범위 내에 있을 수 있다.

압력 측정 방법은 양극과 음극 사이의 방전 공간에 방사 방향 자기장을 인가하는 것; 방전 공간 내로의 플라즈마 방전 및 음극으로의 이온 전류 흐름을 생성하기 위해 방전 공간으로 전자를 방출하는 것; 금속 및 음극의 위에는 플라즈마 방전으로부터 금속으로 전자를 끌어당기는 그 전기장의 축 성분이 없이, 음극을 통해, 양극을 지지하는 피드스루(feed-through) 절연체 상의 금속에서의 양극 전위로부터 음극 전위의 음극으로 직접적으로 전기장을 확립하는 것; 및 측정된 음극으로의 이온 전류 흐름을 기초로 압력을 결정하는 것을 포함한다.

전술한 것은 유사한 참조 부호가 상이한 도면 전체에 걸쳐 동일한 부분을 지칭하는 첨부 도면에 도시된 바와 같이, 예시적인 실시예의 다음의 더욱 특정한 서술로부터 명백해질 것이다. 도면은 축적일 필요는 없으며, 실시예를 예시할 때 배치되는 대신에 강조한다.
도 1a는 역 마그네트론 냉음극 이온화 게이지(CCIG)를 도시하는 도면이다.
도 1b는 도 1a의 게이지의 음극 및 양극의 평면도를 도시하는 도면이다.
도 2는 피드스루 절연체에서 금속판 또는 금속 코팅을 갖는 CCIG에서의 전자 손실을 도시한다.
도 3a는 예시적인 양극 및 세라믹 피드스루 절연체 구성을 도시한다.
도 3b는 예시적인 양극 및 금속 디스크를 포함하는 피드스루 절연체를 도시한다.
도 4a는 게이지의 동작 동안 게이지의 양극을 지지하는 예시적인 세라믹 피드스루 절연체 및 양극에서의 전자 시스를 도시한다.
도 4b는 게이지 내의 내부 스퍼터링의 결과로서, 도 4a의 피드스루 절연체 및 양극 상의 금속의 형성(build-up)을 도시한다.
도 4c는 도 4b의 피드스루 절연체의 상세도이다.
도 5a는 본 발명의 일 실시예에 따른 양극 전극 차폐물을 포함하는 CCIG의 개략도이다.
도 5b는 전계 에미터(field emitter)를 시동기 디바이스(starter device)로 포함하도록 변경된 도 5a의 게이지를 도시한다.
도 6a - 6d는 본 발명의 실시예에서 이용될 수 있는 예시적인 차폐물 구성을 도시한다.
도 7a는 종래의 CCIG 디바이스의 개략도이다.
도 7b는 본 발명의 일 실시예에 따른 차폐물이 새로 장착된(retro-fitted) 도 7a의 CCIG 디바이스를 도시한다.
도 8a는 다른 종래의 CCIG 디바이스의 개략도이다.
도 8b는 본 발명의 일 실시예에 따른 차폐물이 새로 장착된 도 8a의 CCIG 디바이스를 도시한다.
도 9는 본 발명의 일 실시예에 따른 피드스루 절연체를 차폐하는 대안적인 접근법을 도시한다.
도 10a는 종래의 음극 전극 설계를 도시한다.
도 10b는 본 발명의 예시적인 실시예에 따른, 바닥판에 애퍼처(aperture)를 포함하는 음극을 도시한다.
도 11은 본 발명의 다른 예시적인 실시예에 따른, 측벽, 및 바닥판 내에서 중앙에 배치된 애퍼처를 구비하는 음극을 도시한다.
도 12a는 다른 예시적인 실시예에 따른 플로팅 디스크 차폐물(floating disk shield)을 포함하는 음극을 도시한다.
도 12b는 도 12a의 음극의 플로팅 디스크를 도시한다.
도 13은 양극 전극 차폐물을 포함하는 세 개의 프로토타입 게이지에 대한 압력 함수로 이온 전류의 측정의 예시적인 결과를 도시하는 그래프이다.
도 14는 내부 수분(internal water) 기체 배출(outgassing)의 내압 측정값(internal pressure readings)에 대한 기여를 도시하는 그래프이다.
도 15는 차폐물을 구비한 세 개의 게이지로부터의 예시적인 데이터 및 그 데이터를 통한 선형 맞춤(linear fits)을 도시하는 그래프이다.
도 16은 양극 전극 차폐물을 구비하는 다섯 개의 게이지로부터의 예시적인 데이터를 도시하는 그래프이다.
도 17은 CCIG의 동작을 도시하는 개략도이다.
도 18은 도 17의 게이지에서 순수한 전자 플라즈마에 대한 이상적인 모델에 따른 등전위선(equipotential lines)을 도시한다.
도 19는 전도성 디스크가 양극에 추가되는 도 18의 게이지에서 등전위선을 도시한다.
도 20은 도 19의 게이지의 성능을 개선하기 위해 이용될 수 있는 예시적인 차폐물을 도시한다.
도 21은 도 20의 차폐물에 기인한 전자 이동의 추가적인 세부사항을 도시한다.
도 22 및 도 23은 전자 이동에 대한 등전위 및 그의 영향을 포함하는 예시적인 시뮬레이션 결과를 도시하는 도면이다. 도 22는 차폐물이 없는 경우 게이지에서의 예시적인 결과를 도시한다. 도 23은 차폐물의 존재에 기인한 등전위선의 핀칭(pinching)을 도시한다.
도 24a 및 도 24b는 각각, 본 발명의 예시적인 실시예에 따른 차폐물을 포함하는 CCIG의 평면도 및 단면도이다.
도 25a 및 도 25b는 각각, 도 24a - 24b의 게이지의 피드스루 및 차폐물의 평면도 및 단면도이다.

본 발명의 예시적인 실시예의 설명이 뒤따른다.

자유 전자 플라즈마 밀도 대 압력을 유지하는, 역 마그네트론 냉음극 이온화 게이지(CCIG)를 위한 양극 전극 차폐물은 표준 전기적 피드스루 설계(standard electrical feedthrough design)와 함께 사용될 때, 기체에 대한 게이지 응답의 감도, 기체에 대한 게이지 응답의 선형도를 개선하며, 방전 지속 문제에 대한 면역력을 제공하는 것으로 서술된다. 양극 전극 차폐물은 또한, 게이지의 수명을 개선하며 - 감도 드리프트(sensitivity drift)를 최소화 함 -, 유닛 대 유닛(unit-to-unit)의 더욱 재현 가능한 게이지 응답도 지속적으로 제공한다. 그 자리의 새로운 차폐물을 통해, 임의의 역 마그네트론 CCIG가 개선된 감도 및 더욱 긴 수명을 나타낼 것임이 예측된다. 본 발명의 실시예에 따른 전극 차폐물은 기존의 CCIG 제품과 사용될 수 있다(예를 들어, 이에 새로 장착될 수 있다).

이롭게, 본원에 서술된 실시예는 다음의 유용한 피처를 가질 수 있다:

a) 압력에 독립적인 순수한 전자 플라즈마 밀도를 제공한다.

b) 기체 압력에 대한 역 마그네트론 CCIG의 감도를 증가시킨다.

c) 압력에 대한 게이지 응답의 선형도를 개선시키며, 즉, 선형 계수가 가능한 1에 근접함을 보장한다.

d) 게이지가 낮은 압력에서 방전 지속 문제를 겪을 가능성(chances)을 감소시키고, 압력을 낮추도록 마그네트론 니(magnetron knee)를 효율적으로 변위시킴(displacing).

e) 압력량(pressure dose)의 함수로 시간에 걸친 게이지에서의 드리프트량을 최소화함으로써 게이지 수명을 증가시킨다.

f) 새로운 차폐물 설계로 맞춤화된 제품에 대한 공칭 교정 커브를 생성하기(develop) 위한 능력을 초래하는 개선된 유닛 대 유닛 재현 가능성을 제공한다.

전통적인 역 마그네트론 CCIG는 다수의 상이한 양극 피드스루 설계에 의존한다. 하지만, 일반적으로, 양극 포스트(anode post)로부터 피드스루 절연체로의 전이에는 주의가 거의 기울여지지 않는다. 출원인은 차폐물이 본 개시에서 서술된 특징을 갖는 전이 면적(transition area) 주위에 설치되는 한, 정확도 및 감도의 손실이 게이지 내에서 발생할 수 있고, 방전 지속 문제가 1E-7 Torr 미만의 낮은 압력에서 발생할 수 있음을 발견하였다.

도 1a 및 도 1b는 역 마그네트론 설계의 CCIG의 동작 원리를 도시한다. CCIG(100)는 연장된 양극(110), 양극의 길이를 따라 양극을 둘러싸는 음극(120), 및 양극을 지지하는 피드스루 절연체(125)를 포함한다. 음극은 양극과 음극 사이의 순수한 전자 플라즈마의 형성 및 그 결과에 따른 음극으로의 이온 전류 흐름을 가능케 하기 위해 양극 주위에 방전 공간(130)을 형성한다. 게이지(100)는 플라즈마를 지속시키기 위해 자유 전자 경로를 연장하도록 방전 공간(130)을 통해 자기장을 인가하는 자석(115)을 더 포함한다. 전기 제어기(150)는 양극과 음극 사이의 플라즈마 방전으로 이온화를 생성하도록 양극(110)과 음극(12) 사이에 전압을 인가하며, 제어기는 측정된 방전 전류 예를 들어, 음극으로의 이온 전류 흐름을 기초로 압력을 결정한다. 도시된 예시에서, 이온 전류 흐름은 양극에서 전류 센서(145)를 통해 측정된다; 하지만, 이온 전류 흐름은 음극에서 측정될 수도 있다. 음극에서 이온 전류 흐름을 측정하기 위한 예시적인 회로 구성은 브루커(Brucker) 등의 미국특허출원 제14/500,820호, 미국공개특허 제2015/0091579호, 현재는 미국등록특허 제9,671,302호인 에서 서술되며, 이는 그 전체가 참조로 본원에 통합된다.

고전압(HV, 140)이 턴 온 될(turned on) 때, 순수한 전자 플라즈마가 확립되고, 전자의 시스(sheath, 135)는 양극(110) 주위에서 생성된다. 시스 내부의 전자는 도 1a에 개략적으로 도시된 바와 같이, 교차된 자기장(134) 및 전기장(132)(ExB 장)의 영향 하에 양극 포스트(110)의 위 및 아래로 나선형 움직임으로 이동된다. 교차된 자기장 및 전기장의 영향 하에, 전자 구름은 고정되고 압력에 독립적인 전자 밀도로 형성된다. 조건이 주의 깊게 선택되고 제어되면, 전자 밀도는 압력에 독립적이고, 생성된 이온 전류 신호(I⁺)는 기체 압력(P)에 정비례한다(n=1). 이온 전류 신호 또는 방전 전류는 I⁺ = kPⁿ로 표현될 수 있으며, k는 감도이고, n은 게이지의 선형도이다. 하지만, 대부분의 경우 n>1이도록, 대부분의 경우 압력에 대한 전자 밀도의 일부 의존도가 있다. n에 대한 산업 표준 값은 1E-8 Torr의 압력 측정값을 보고할 수 있는 시장에서의 대부분의 게이지에 대해 1과 1.2 사이이다.

교차된 장(132, 134) 하에, 양극(110) 주위에서 축적된 전자는 전기장의 인력이 자기장에 의해 유도된 세차 운동(precession)에 의해 방해를 받기 때문에 양극 쪽으로 느리게 드리프트된다. 전자는 도 1b의 124로 도시된 기체 분자(G)와의 충돌에 기인하여 에너지의 손실을 요구하는 이동 프로세스(migration process)를 통해 양극 쪽으로 느리게 손실된다. (전기장에 의해서만 영향을 받고, 자기장에 의해 영향을 받기엔 너무 무거운) 시스(135)에 형성된 이온(G⁺)의 음극으로의 고속 이동에 비해, 전자의 양극으로의 느린 이동은 플라즈마가 양극 주위에 그리고 기체 분자의 이온화를 생성하기 위해 필요한 만큼 음의 전하를 축적하게 하는 것이다. 도 1a 및 도 1b에 도시된 이상적인 조건 하에, 전자는 중성(neutrals)과의 비탄성 충돌(inelastic collisions)의 결과로서, 시스(135)에서만 손실되며, 이들 중 일부는 이온화를 초래한다.

도 1a에 도시된 설계를 통한 하나의 문제점은 피드스루(125)에서의 양극 포스트의 바닥에서 전자의 손실을 피하기 위한 주의를 기울이지 않는 한, 전자 시스(135)가 도 2에 도시되고 다음에 서술되는 손실 메커니즘에 의해 영향을 받을 수 있다는 것이다.

도 2는 전자 손실이 발생할 수 있는 CCIG(200)를 도시하는 도면이다. 게이지 (200)는 양극(110), 음극(120) 및 자석(115)을 포함하는 점에서, 도 1a의 게이지(100)에 유사하다. 게이지(200)의 베이스를 가로지르는 양극(110)에 대한 전기적인 연결을 제공하는 피드스루(125)는 양극 포스트(110)로부터 전자 방전(135)에 노출되는 세라믹 절연체(진공 측, 225)로의 전이 면적(210) 상에서 금속 코팅 또는 금속 요소(워셔 또는 컵, 205)을 구비한다. 이 경우, 바로 전이 영역에서, 전기장은 자기장(134)에 수직하지 않으며, 전자는 그 단부에서 양극 판 또는 코팅(205)으로 손실될 수 있다. 전자가 손실되는 이유는 전이 면적(210)에서, 전자를 프로세싱 궤적 내로, 그리고 양극 표면으로부터 떨어지게 하도록 요구될 때 전자(E) 및 자기장(B)이 수직이 아니기 때문이다. 따라서, 전기장은 전자 시스(135)로부터 양극 전위의 금속(205)으로 전자를 끌어당길 수 있다.

앞서 언급된 바와 같이, 수직인 자기장 및 전기장을 가지고 적합하게 설계된 CCIG는 순수한 전자 플라즈마 방전 즉, 양극 포스트 주위에 배치된 압력에 독립적인 원통형 전자 시스를 포함한다. 그 후, 중성 기체 분자의 전자 이온화에 의해 생성된 이온 전류는 선형 계수: n~1.1로 압력에 선형으로 관련된다. 압력에 독립적인 전자 시스는 (1) 전자 형성의 속도(음극에서의 2차 전자 방출 및 시스에서의 전자 이온화) 및 (2) 양극에서의 전자 손실률(양극 포스트로의 이동 및 이온 전자 재조합) 사이의 동적 밸런스(dynamic balance)의 결과이다. 양극에 대한 전자 손실률이 증가되면, 압력이 감소할 때 전자 밀도가 감소하는 방전 지속 실패로 알려진 현상을 겪을 수 있다. 전자 방전 밀도가 압력과 함께 감소하면, 선형 계수 n이 증가하며(즉, n>1.2), 마그네트론 니의 비선형 응답 및 외형 즉, 이온 전류 대 압력 커브에서의 변곡점으로 알려진 것을 초래한다. 마그네트론 니 아래의 압력에서 동작되는 게이지는 압력에 따라 이온 전류 신호를 빠르게 손실하며, 결국에는 그의 최소 보고 가능 압력(minimum reportable pressure, MRP) 규격을 초과하는 압력 미만에서 방전을 지속하지 못한다. 마그네트론 니 및/또는 방전 지속 임계치를 그의 MRP의 훨씬 아래로 나타내도록 CCIG를 설계하는 것이 중요하다.

도 2에서, 자기장(134)에 실질적으로 평행한 전기장 구성요소(232)를 제공하는 금속 구성요소(205)가 양극 피드스루(125)의 세라믹 절연체(225)의 단부에 배치된 금속 링 또는 컵일 수 있음을 언급한다. 절연체(225)는 게이지(200)의 반경을 따라 연장하는 평평한 상부를 가질 수 있다. 절연체(225)는 또한, 게이지 내부에서 내부로 스퍼터링된(sputtered) 금속 물질에 의해 코팅되는 순수한 세라믹 피드스루 절연체일 수도 있다. 금속 원(source)에 관계 없이, 양극에 전기적으로 연결된 전도성 표면이 축방향의 양극(110)에 수직하게 생성되는 경우, 그 표면은 전자에 대한 손실 표면으로 작용하고 압력에 대한 이온 전류의 감도를 감소시킬 것이다.

피드스루의 전이 면적 상의 금속 표면에 의해 초래된 전자의 손실은 양극 주위의 전자 밀도를 감소시키고 압력에 대한 게이지의 감도를 낮춘다. 다시 말해, 코팅되지 않은 세라믹 상부를 갖는 신품의 게이지는 세라믹이 금속으로 코팅될 때 전자 밀도를 손실할 것이다. 이는 내부 스퍼터링이 절연체의 표면을 금속 층으로 코팅할 때 점진적으로 전도성이 되는 순수한 유전체 전이 구역으로 시작하는 에폭시 결합된(epoxy bonded) 피드스루를 갖는 게이지에서 관찰되는 현상이다.

순수한 세라믹 전이가 금속 부품과 맞춤화되는 경우, 게이지의 감도가 떨어지고, 디바이스의 선형도가 떨어진다(최저 압력에서 n이 1.2를 초과함).

도 3a 및 도 3b는 세라믹 절연체(325)를 갖는 피드스루 구성과, 세라믹 절연체(325)로 브레이징(brazed)된 금속 디스크(305)를 갖는 피드스루 구성 사이의 차이를 도시한다. 도 3a에서, 세라믹 피드스루 절연체(325)는 양극(110)을 지지하고 실(seal)을 제공하기 위해, 에폭시(330)를 사용하여 양극 포스트(110)에 장착된다. 이 구성에서, 세라믹 절연체(325)가 게이지의 동작 동안 내부로 스퍼터링된 금속으로 코팅되지 않는 경우, 플라즈마 시스(135)로부터의 전자 손실은 발생하지 않거나 무시해도 좋다. 도 3b에 도시된 구성에서, 전자는 전자 시스(135)로부터 금속 디스크(305)까지 손실되며, 이는 양극 전위로 있다. 구성들 사이의 전자 손실의 차이는 게이지 감도에서의 차이 - 도 3a에서의 게이지 감도는 도 3b의 것보다 높음 - 및 게이지 선형도(n)에서의 차이를 초래한다. 예를 들어, 게이지 선형도(n)는 도 3a에서 약 1.1이고, 도 3b에서 약 1.3일 수 있다.

도 4a 및 도 4b는 순수한 세라믹 절연체가 내부로 스퍼터링된 금속으로 코팅되어 시스에서 전자 밀도의 손실을 초래할 때 발생할 수 있는 것을 도시한다. 도 4a는 게이지의 초기 동작 동안, 게이지의 양극(110)을 지지하는 예시적인 세라믹 피드스루 절연체(425) 및 양극(110)에서의 전자 시스(135)를 도시한다. 위에서 도 1a를 참조로 서술된 바와 같이, 전자는 자기장에 의해 그 자리에서 유지되는, 나선형 패턴으로 양극(110)의 위 및 아래로 이동한다. 시간에 걸쳐, 피드스루 절연체(425)뿐만 아니라 양극(110)은 도 4b에 도시된 바와 같이, 내부로 스퍼터링된 금속(405)으로 부분적으로 또는 그 전체가 코팅된다. 도 4c의 상세도에 도시된 바와 같이, 피드스루 절연체(425)의 일 부분은 어떠한 코팅도 갖지 않을 수 있다. 양극 전위의 코팅은 자기장에 평행한 코팅 근처에 전기장을 초래한다. 시스(135)에서의 전자 밀도는 코팅(405)이 생성될 때 손실된다. 이는 초기에 매우 낮은 압력으로 동작할 수 있는 게이지가 압력 범위의 하단(low end)에서 감도를 갑작스럽게 손실하기 시작하는 이유이다.

출원인은 브레이징된 또는 에폭시화된(epoxied) 세라믹 피드스루 조립체가 게이지 내에서 사용되더라도, 금속 설계 또는 차후의 금속 재료의 형성에 기인하여 전자 밀도가 전이 면적으로 손실되는 것을 방지할 필요가 있음을 인식하였다. 본 개시는 전이 구역에서 차폐물의 추가를 기초로 전이에서의 손실에 기인한 전자의 손실에 면역력을 제공하는 간단하고 매우 효율적인 방식을 제시한다.

다음의 섹션은 양극으로부터 피드스루 절연체로의 전이 면적에서 전자 손실을 줄이고 심지어 이를 방지하기 위한 양극 차폐물의 설계에 대한 원리를 서술한다.

도 5a는 본 발명의 일 실시예에 따른 양극 전극 차폐물(555)을 갖는 게이지(500)의 일 예시를 도시하는 도면이다. 게이지는 피드스루(125)에 의해 지지되고 음극(120)에 의해 둘러싸이는 중앙의 양극 포스트(110)를 포함하는 점에서, 도 1a의 게이지(100)에 유사하다. 양극(110)은 센서(145)를 통해 고전압 전위(140)에 연결되며, 후자의 두 개는 제어기(150)에 의해 제어된다. 단순화를 위해, 자석(115, 도 1a)은 도 5a로부터 생략되었다. 게이지(500)는 게이지가 피드스루(125)의 세라믹 절연체(225) 위에 배치되는 차폐물(555)을 포함하는 점에서 도 1a와 상이하다. 차폐물은 양극(110)이 연장하는 애퍼처(502)를 포함한다.

그 자리의, 및 음극(120)을 통해 접지에 전기적으로 연결되는 양극 차폐물(555)을 통해, 전자 시스(135)는 바이어스 전위가 양극(110) 주위의 시스(135)의 전위에 상대적인 음으로 나타날 때 피드스루 절연체(225)에서 전이 면적으로부터 떨어져서 유지된다. 이는 전자가 그 구역에 도달할 때 전이 구역에 도달할 때 전이 구역으로부터 전자를 미는 척력 전위(repulsive potential)를 생성한다. 그 영역에서 전자의 손실 없이, 전자 시스(135)가 형성되고, 게이지의 감도는 순수한 세라믹 피드스루를 갖는 게이지의 것을 더 초과하여 증가한다.

차폐물은 시트 금속으로 이루어진 컵 설계 및 더욱 개방된 설계를 포함하는 상이한 구성 및 설계 옵션을 가질 수 있다. 예시적인 차폐물 구성은 도 6a - 6d에 도시된다.

도 6a는 (도면에서 "**"로 나타난) 장착 지점에서 음극(120)에 장착되고 양극(110)으로부터 이격된 차폐물(655A)을 도시한다. 양극과 음극 사이에 삽입된(interposed) 피드스루 절연체(125)는 양극(110)을 지지한다. 차폐물(655A)은 측벽(606) 및 애퍼처(602)가 형성되는 판(608)을 구비하는 컵을 포함한다. 양극(110)은 애퍼처(602)를 통해 연장한다.

도 6b - 6d에 도시된 대안적인 실시예에서, 차폐물(655C)은 하나의 레그(606a)를 포함하고, 차폐물(655B)은 두 개의 레그(606a 및 606b)를 포함하며, 차폐물(655D)은 네 개의 레그(606a, 606b, 606c 및 606d)를 포함한다. 레그는 피드스루 절연체(125) 위의 판(608)에서 애퍼처(602)의 적합한 간격을 제공하기 위해 스페이서로 작용한다(도 6a). 도시된 바와 같이, 애퍼처(602)는 원형일 수 있다. 애퍼처(602)의 반경은 양극으로부터 차폐물의 간격을 결정할 수 있다.

본 개시는 전자가 전이 구역 예를 들어, 게이지의 진공 측 상에서 양극으로부터 피드스루 절연체까지의 전이 면적(예를 들어, 도 2에 도시된 전이 면적 참조)으로 손실되는 것을 방지할 수 잇는 차폐물의 개념에 초점을 맞춘다. 정확한 설계는 제품 구현마다 변할 수 있지만, 차폐물이 피드스루의 전이 영역에서 손실되기 전에 전자의 궤적을 다시 양극 영역으로 고의로 폴드(fold)하는데 사용되는 한 게이지 감도는 유지된다.

도 5a로 되돌아가면, 도면은 차폐물에 의해 반사된 후에 전자를 양극의 중앙 영역으로 다시 재지향하는, 차폐물(555)이 동작하는 방식을 도시한다. 시스(135)에서 전자는 자유롭게 위 및 아래로 이동하지만, 상부의 배플판(baffle plate, 도 5a에는 도시되지 않았으나, 예를 들어 도 9에서 배플(924)을 참조) 및 바닥에서의 차폐물(555)에 의해 양 단부에서 다시 축방향으로 반사된다. 차폐물(555)과 절연체(225) 상의 어느 금속 사이의 공간은 충분히 커야 하고, 차폐물(555)과 애퍼처(502)에서의 양극(110) 사이의 공간은 전자 시스(135)의 영역에서 장선(field lines)이 전자를 다시 시스로 밀어내고(repulse) 이들을 절연체 상의 금속으로 끌어당기지 않음을 보장하도록 충분히 작아야 한다.

차폐물의 추가적인 장점으로서, 이는 전도성 층으로 절연체를 코팅할 수 있는 내부로 스퍼터링된 금속으로부터 양극 피드스루 및 그의 절연체를 보호할 수도 있다. 다시 말해, 차폐물은 전이 면적에서 전자를 손실하는 것을 회피하기 위한 방식을 제공할 뿐만 아니라, 절연체 상의 가시선(line-of-sight) 전도성 코팅의 형성을 방지한다.

CCIG에 대해 개시된 개선의 중요한 태양은 개선(예를 들어, 차폐물)이 동일한 장점: 개선된 감도와 선형도 및 더욱 긴 수명을 제공하기 위해 다수의 상이한 상업적으로 이용 가능한 제품에 새로 장착될 수 있다는 것이다.

그 자리의 차폐물을 통해, 조립체에 시동기(starter) 능력을 추가하는 것이 가능하다. 예를 들어, 이는 전계 방출 능력을 갖는 개시를 도울(aide) 수 있는 차폐물의 상부 홀 상에 성형(star) 패턴을 설계할 수 있다.

도 5b는 시동기 디바이스가 추가된 전극 차폐물(555)을 구비한 게이지(500')의 예시적인 실시예를 도시한다. 도면에 도시된 바와 같이, 전계 에미터(emitter)(504)는 시동기 디바이스로서 전극 차폐물(555)에 제공된다. 적합한 전계 에미터 구성은 예를 들어, 브루커(Brucker) 등의 이전의 출원인 미국특허출원 제14/500,820호, 미국공개특허 제2015/0091579호, 이제 미국등록특허 제9,671,302호에 서술되며, 이는 본원에 참조로 통합된다. 이전의 출원에 서술된 게이지에서, 시동기는 실제 이온 전류로부터 누설 및 전계 방출 전류를 분리하는 데 사용된 가드링 전극(guard ring electrode)에 추가되었다.

전이 면적 주위의 원통형 시스를 포함하는 수개의 알려진 게이지가 존재한다; 하지만, 금속 워셔 또는 컵을 전이 면적에 노출되게 두는 것은 전자의 손실을 초래한다. 본원에 개시된 차폐물 접근법은 더욱 나은 성능을 제공하기 위해 이들의 더욱 초기의 게이지를 새로 장착하도록 사용될 수 있다.

도 7a는 종래의 CCIG 디바이스의 개략도이다. 게이지(700)는 양극(110) 및 양극을 둘러싸는 음극(120)을 포함한다. 세라믹 피드스루(725)는 양극을 지지하고, 금속 컵 또는 디스크(705)를 포함한다.

도 7b는 본 발명의 일 실시예에 따른 차폐물이 새로 장착된 도 7a의 CCIG 디바이스를 도시한다. 게이지(700')는 피드스루(725)의 금속 디스크(705) 위에 배치된 차폐물(755)을 포함한다. 게이지(700')의 양극(110)은 애퍼처(702)를 통해 차폐물(755) 내로 연장한다. 차폐물은 음극(120)에 연결된다.

도 8a는 다른 종래의 CCIG 디바이스의 개략도이다. 게이지(800)는 양극(110)을 둘러싸는 음극(120)을 포함한다. 절연체 링(825)은 양극과 음극 사이에 배치된다.

도 8b는 본 발명의 일 실시예에 따른 차폐물(855)이 새로 장착된 도 8a의 CCIG 디바이스를 도시한다. 게이지(800')에서, 차폐물(855)은 절연체(825) 위의 음극(120)에 장착된다. 양극(110)은 애퍼처(802)를 통해 차폐물 내로 연장한다.

차폐물에 대한 대안적인 설계는 이를 음극 예를 들어, 도 9에 도시된 음극 전극(920)의 바닥판 애퍼처(902)에 통합하는 것이다. 바닥판(908) 및 바닥판으로부터 연장하는 측벽(922)을 포함하는 음극(920)은 양극(110) 주위에 방전 공간(930)을 형성한다. 양극(110)은 양극이 연장하는 세라믹 절연체(925)를 포함하는 피드스루(125)에 의해 지지된다. 음극 전극 엔벨로프(921)는 음극(920)을 둘러싼다. 이 경우, 전자 시스(미도시)는 음극(920)의 바닥에서 접지 판에 의해 전향된다(turned around). 바닥판(908)과 절연체 상의 임의의 금속(905) 사이의 공간은 충분히 커야 하고, 바닥(908)과 양극(110) 사이의 공간은 전자 시스의 영역에서 장선이 전자를 다시 시스로 밀어내고 이들을 절연체 상의 금속으로 끌어당기지 않음을 보장하도록 충분히 작아야 한다. 도시된 바와 같이, 립(lip, 906)은 적합한 이격을 돕도록 바닥판(908)에 제공될 수 있다. 경우에 따라, 음극 전극의 바닥판(908)은 통풍(venting)을 허용하도록 천공된다. 배플(924)은 음극(920)의 상부에 제공된다.

도 10a는 종래의 음극 설계를 도시한다. 음극(1020)은 바닥 및 배플(1024)에서 개구부를 포함한다.

도 10b는 본 발명의 예시적인 실시예에 따른, 바닥판(1008)에 애퍼처(예를 들어, 작은 개구부, 1002)를 포함하는 음극(1020')을 도시한다.

도 11은 본 발명의 다른 예시적인 실시예에 따라 측벽(1122) 및 바닥판(1108) 내의 중앙에 배치된 애퍼처(1102)를 구비하는 음극(1120)을 도시한다.

차폐물을 음극의 일부로 만드는 것은 또한, 음극이 교체될 때마다 차폐물도 교체되는 것을 보장하는 좋은 방식이다. 음극의 바닥에 판을 추가하는 것은 오염으로부터 전체 피드스루 조립체를 보호하는데 유용하다. 이는 또한, 일정 게이지에 대해 엔벨로프에 포함되는, 피라니(Pirani) 및 PRD(piezo-resistive diaphragm) 센서와 같은 다른 타입의 센서를 위해 배플링(baffling)을 효율적으로 추가할 수 있다.

대안적인 구현에서, 작은 개구부는 또한, 음극 효율적으로는, 피드스루 핀 위에 작은 개구부를 갖는 플로팅 판(예를 들어, 디스크)의 바닥에 방사 방향으로 배치된 암에 의해 지지될 수 있다. 이는 기체 배출 전도도가 문제인 경우, 게이지의 바닥에 더욱 높은 기체 전도도를 제공할 것이다.

도 12a는 다른 예시적인 실시예에 따라 측벽(1222)을 구비하고, 플로팅 디스크(1208) 차폐물을 포함하는 음극(1220)을 도시한다.

도 12b는 도 12a의 음극의 플로팅 디스크(1208) 및 암(arms)을 도시한다. 디스크(1208)는 음극(1220)의 바닥에서 개구부를 가로지르는 암(1209a, 1209b, 1209c)에 의해 매달리는(suspended) 애퍼처(1202)를 포함한다.

종래의 게이지는 이중 역 마그네트론 구성과 조합하여 베이스 판을 구비한 음극을 활용하였지만, 음극의 주요 목적은 자가 스퍼터링된(self-sputtered) 재료로부터 차폐를 제공하는 것이었다. 그 게이지에서 높은 자기장 강도는 피드스루 절연체의 상부를 차폐하는 것을 불필요하게 한다. 가드 링에 연결된 피드스루 절연체 위의 캡은 고속 UHV(ultrahigh vacuum) 압력 개시를 위한 시동기를 제공하였다.

본 발명의 실시예는 작은 자기장을 갖는 저비용의 시스템에 대해 특히 유용하다. 차폐물은 작은 자기장으로부터 초래되는 전자 손실의 문제를 비용에 대해 매우 적은 경제적인 영향으로 제거한다.

본 발명의 실시예는 다음의 장점 및 혜택:

a) 동일한 패키지 내에서 증가된 감도;

b) 최소의 비용 증가;

c) 더욱 긴 수명;

d) 최저 압력에서 방전 지속 문제의 감소된 빈도;

e) 개선된 선형도;

f) 더욱 쉽고 빠른 교정;

g) 검증만이 요구되도록 공칭 교정 커브의 생성;

h) 게이지의 설계에 요구되는 추가적인 변경이 없음; 추가에 의해 차폐물을 간단히 새로 장착함;

중 하나 이상을 제공하기 위해 기존의 제품에서 이용될 수 있다(예를 들어, 설치되고 새로 장착될 수 있다).

피드스루의 장착 판의 상부에 장착되는 제2 판을 포함하는 일정 게이지의 경우, 본 발명의 실시예에 따른 차폐물은 제2 판에 추가되고 피드스루의 장착 판의 상부에 장착될 수 있다. 제2 판은 종종 티타늄 판이지만, 작업하기 좋은(just as well) 폴리싱된 마무리(polished finish)의 스테인리스 강판으로 교체될 수 있다.

본원에 서술된 차폐물은 스테인리스 강 304 또는 316 재료와 같이 전기 폴리싱된(electro-polished) 스테인리스 강으로 이루어질 수 있다. 다른 적합한 재료는 알루미늄 및 티타늄을 포함한다.

설계 개선의 동작적인 장점은 매우 일관된 성능을 증명하는 세 개의 게이지 유닛으로 실험실에서 증명되었다. 도 13은 세 개의 게이지("210", "212" 및 "213"로 표기됨)에 대한 압력(Torr)의 함수로서, 이온 전류를 나타내는 교정된 디지털 카운트(count)의 그래프이다. 도면은 낮은 1E-8 Torr 범위로의 세 개의 샘플 및 선형 응답에서 매우 일관된 성능을 도시한다. 게이지는 또한 전체가 금속 및 세라믹인 피드스루가 선택되면, 매우 빠르게 예를 들어, 한 시간 내에 기체 배출한다(주로, 수분).

도 13에서 관찰될 수 있는 낮은 압력(<1E-8 Torr)에서의 선형도의 약간 상부 방향의 편차는 내부 수분 기체 배출(internal water outgassing)에 기인한 것이며, 이는 게이지가 내부적으로 수분의 약 6.5E-9 Torr로 기체 배출하는 것을 시사한다(커브 맞춤화(curve fit)).

도 14는 내부 수분 기체 배출(OG)로부터 내압 측정값(internal pressure readings)에 대한 기여를 도시하는 그래프이다. ("213" 및 "OG를 통한 cal 카운트(cal counts with OG)"로 표기된) 유닛 중 두 개에서, 기체 배출이 관찰된다. 시험된 압력의 범위에 걸쳐 ("OG가 없는 cal 카운트(cal counts no OG)"로 표기된) 제3 유닛에서는 상부 방향 편차가 관찰되지 않았다. 맞춤화는 수분 기체 배출이 한 시간의 건조 이후에 대략 6.5E-9 Torr임을 나타낸다.

이 설계로부터 얻은 하나의 분명한 장점은 게이지가 더욱 선형(차폐물을 갖는 경우 n=1.14 대(vs) 차폐물이 없는 경우 >1.3)일뿐만 아니라, 더욱 재현 가능한 유닛-대-유닛이라는 것이다. 도 15에서의 그래프는 1E-7와 1E-6 Torr 사이의 ("log 212" "log 210" 및 "log 213"로 표기된) 세 개의 유닛의 데이터에 대한 로그-로그 스케일(log-log scale) 상에 그래프로 도시된 압력 함수로서의 카운트의 커브 및 선형 맞춤을 도시한다. 맞춤화된 선의 기울기는 1.154, 1.147 및 1.141이다

위의 결과는 명백히 간단한 변형이 카운트의 개수를 증가시킬 뿐만 아니라, 더욱 일관된 게이지 대 게이지 응답을 제공할 수 있음을 나타낸다.

도 16은 양극 전극 차폐물로 맞춤화된 다섯 개의 개별적인 게이지에 대한 데이터를 나타내는 그래프이다. 데이터는 ("210" 내지 "214"로 표기된) 다섯 개의 게이지가 모든 게이지에 대해 공통인 공칭 교정 커브를 생성하기 위한 가능성을 제공하는, 감도 커브의 타이트한 분포(tight distribution)를 갖는 것을 나타낸다. 그래프는 5E-9 Torr 주위의 수분 레벨을 나타내는 데 충분히 건조된 다섯 개의 게이지 유닛에 대한 (이온 전류에 비례하는) 교정된 카운트 대 압력(Torr)을 도시한다. 커브는 모두 매우 유사하며, 교정 절차의 로그-로그 공간에서 절편(intercept)을 조정하기 위해, 공칭 교정 커브는, 특정 교정(즉, 검증 단독)에 대한 필요 없이, 또는 단순한 하나 또는 두 개의 지점 교정만을 요구하면서 이 새로운 설계에 충분할 수 있음이 명백하다. 이는 일정한 게이지 제품에 대한 생산 주기(production cycle time)에서 극적인 개선을 제공할 수 있다. 다섯 개의 유닛에 대한 기울기(n 값)는 모두 서로에 매우 근접하며, 즉:

1.16 1.12 1.17 1.15 1.11이다.

이들 데이터는 또한, 낮은 n 값으로 매우 타이트한 유닛-대-유닛 재현 가능성도 제안하며, 이는 더욱 강력한 게이지 제품을 제공할 수 있다.

또한, 1E-8 Torr 범위 내로의 신호의 선형도에 기인하여, 차폐물을 구비한 게이지가 1E-6 Torr 미만의 마그네트론 니를 나타내지 않는 점이 명백하다. 이는 1E-8 Torr 범위 내로 교정할 필요 없이, 1E-6과 1E-7 Torr 사이의 데이터를 E-8 Torr 범위 내로 외삽(extrapolation)하는 것을 허용한다. 일정한 응용에서, 게이지가 1E-7 Torr까지 잘 수행하는 경우, 정확도 검증을 수행 할 필요도 없을 수 있다. 이는 결국, 교정 시간을 절약하고 생산주기를 개선할 수 있다(이들 모두 비용 감소를 초래할 수 있다).

실시예는 제품이 방전 유지 문제를 겪지 않도록, CCIG 제품에서 1E-8 Torr에서 이온 전류를 증가시키는데 유용하여, 1E-8 Torr 범위에서 일관되고 정확한 성능을 가능케 한다. 이는 압력 범위의 하단에서 게이지를 사용할 때 특히 이롭다.

차폐물은 표준 게이지 설계로 구현될 수 있고, 표준 게이지 제품에 대한 수율을 개선하는데 사용될 수 있다. 본원에 개시된 차폐물 방식을 사용하여, 이들이 제조 설비를 벗어나거나 또는 한 번에 베이크트 아웃(baked out)되지 않는 한, 방전 지속 문제를 겪지 않고, 1E-8 Torr 범위에서 높은 신호(카운트로 측정된 이온 전류)를 제공하는 게이지를 제조하는 것이 가능하다. 일정 레거시(legacy) 제품에 대한 카운트의 현재 개수가 1E-8 Torr에서 대략 1000 카운트인 한편, 이 개수는 본원에 개시된 차폐물을 포함하는 새로 장착 설계(retrofit design)에 대해 8000 카운트(공칭)까지 상승하는 것이 예측된다. 또한, 감도는 전체 압력 범위에 걸쳐 약 4X로 증가할 것으로 예측되고, 선형성은 공칭 1.3으로부터 1.1 선형 계수(n)까지 증가할 것으로 예측된다.

도 17은 CCIG의 동작을 도시한다. 게이지(1700)는 접지 전위의 음극(120)에 의해 둘러싸인 고전압 전위의 양극(110)을 포함한다. 순수한 전자 플라즈마 시스(135)는 양극(110) 주위에 도시된다. 자석(115)은 충분한 강도 예를 들어, 500 내지 1200 가우스의 자기장(134)을 제공한다. 순수한 전자 플라즈마는 정밀하게 수직인 자기장(134) 및 전기장(132)을 요구한다. 도시된 예시에서, 전기장(132)은 방사 방향으로 배향되고, 자기장(134)은 축 방향으로 배향된다. 예측된 바와 같이, 전자 시스는 적합한 자기장 및 전기장 강도 및 배향 양자가 있는 면적에만 제공된다.

도 18은 도 17의 게이지(1700)에서 순수한 전자 플라즈마에 대한 이상적인 모델의 개략적인 도면이다. 축방향 자기장(134)은 양극(110) 주위에서 순수한 전자 시스(135)를 지지하기 위해 자석(115)에 의해 제공된다. 도시된 바와 같이, 순수한 전자 플라즈마 시스(135)는 자석 체적으로 제한된다. 등전위선(1860)은 전기장(132)에 대한 양극 축(1810)에 평행이다. 전기장(132, E)은 등전위선에 수직이다. (즉, 방사형 등전위선을 갖는 영역에서) 전기장의 축방향 성분을 겪는 전자는 다음에 서술되는 바와 같이 플라즈마 방전으로부터 손실된다.

도 19는 전도성 판 예를 들어, 양극에 전기적으로 연결된 디스크(1905)(양극 바이어스된 전도성 디스크)가 추가된 도 17의 게이지(1700)인 게이지(1700')를 도시한다. 예시로 도시된 바와 같이, 전도성 디스크(1905)는 1962로 도시된 축방향 성분을 갖는 장선(E)을 초래하는 등전위(1960)를 생성한다. 전자는 교차된 자기장 및 전기장으로부터 제한이 없기 때문에, 축 방향 성분을 갖는 장선의 면적에서 전자 시스(135)로부터 손실된다(1964).

도 20 및 도 21은 도 19의 게이지의 성능을 개선시키기 위해 이용될 수 있는 예시적인 방전 제어 차폐물(2055)을 도시한다. 도시된 바와 같이, 방전 제어 차폐물(2055)은 음극(120)에 연결되고, 양극 바이어스된 전도성 디스크인 디스크(1905) 위에 배치된다. 양극(110)은 애퍼처(2002)를 통해 차폐물(2055) 내로 연장한다. 차폐물은 방전 시스(전자 시스, 135)로부터 디스크(1905)를 효율적으로 감춘다. 차폐물의 영역에서, 등전위선(2060)은 핀칭된다(pinched). 핀칭된 영역에서 차폐물 위의 전기장선은 하부 방향으로 지향된 성분을 가지며, 따라서 전자를 상부 방향으로 움직이게 한다(drive). 도 21에 도시된 바와 같이, 방전 제어 차폐물(2055)에 근접해지는 전자(2170)는 다시 폴드되고(folded back up), 수직한 전기장 및 자기장(E x B)에 의해 제한된 상태로 유지된다. 방전 제어 차폐물의 상부는 본질적으로 전자에 대한 전향 지점(turnaround point)이다. 차폐물에서 애퍼처(2002)는 등전위선을 핀칭하며, 전기장의 축 방향 성분을 효율적으로 반전시킨다. 방전 제어 차폐물에 도달하는 전자는 거부되고, 방전 영역(135)으로 다시 밀려난다.

도 22 및 도 23은 공통 전자(2270, 2370) 상에서 등전위(2260, 2360) 및 그 영향을 나타내는 시뮬레이션 결과(SIMION 모델을 사용함)를 도시하는 도면이다. 양 도면에서, 디스크일 수 있는 양극 판(2205)은 본원에서 서술된 다른 곳과 같이, 금속 코팅된 세라믹 피드스루, 또는 피드스루 상의 상부 워셔 또는 컵을 나타낸다. 접지 전위의 음극(120)은 고전압 전위로 있는 연장된 양극(110)을 둘러싼다.

도 22는 차폐물이 없을 때 발생하는 것을 도시한다. 그 경우, 전자(2270)는 판(2205) 쪽으로 지향되며, 자기장에 의해 정지될 수 없다.

도 23에 도시된 바와 같이, 그 자리의 차폐물(2355)을 통해, 전자(2370)는 다시 폴드되며, 게이지의 바닥에서 양극 바이어스된 판(2205)을 관찰할 수 없다(도면의 좌측). 도면은 차폐물(2355)이 등전위선(2360) 상에서 갖는 핀칭 효과를 명백히 도시한다. 여기에서의 컨셉(concept)은, 차폐물이 다수의 등전위선을 핀칭하는 것을 나타내며, 이는 도 22에 도시된 바와 같이 전하를 판으로 움직이게 하는 우측으로의 (판(2205)으로부터 떨어지게하는) 포인팅(pointing)으로부터, 도 23에 도시된 바와 같이, 전자를 다시 전자 시스로 움직이게 하는, 음극 차폐물(2355)을 향한 좌측으로의 포인팅으로 장을 반전시킨다.

차폐물(2455)을 이용하는 CCIG(2400)의 일 실시예가 도 24a 및 24b에 도시된다. CCIG(2400)는 피드스루 조립체(2475)의 피드스루 절연체(2425)에 의해 지지되는 양극(2410)을 포함한다. 양극(2410)의 길이는 음극(2420)에 의해 둘러싸인다. 애퍼처(2402)를 구비하는 중앙 컵 부분(2403)을 포함하는 차폐물(2455)은 절연체(2425) 위에 배치된다.

도 25a 및 25b는 도 24a - 24b의 피드스루 조립체(2475)의 상세도를 도시한다. 차폐물(2455)은 컵 부분(2403) 내의 중앙 애퍼처(2402) 및 장착 및 통풍을 위한 관통홀 예를 들어, 홀(2404, 2406)을 포함한다. 관통홀은 중앙 애퍼처(2402)에 대해 이격된다. 양극(2410)은 애퍼처(2402)를 통해 연장하고, 차폐물(2455)로부터 이격된다.

본 발명의 실시예는 2016년 7월 21일에 US 2016/0209288 A1로 공개되고, 그 전체가 참조로 본원에 통합되는 켈리(Kelly) 등의 미국특허출원 제14/994,969호에 서술된 하우징과 같은 폴리머 재료로 형성된 하우징을 구비하는 게이지 내에 구현될 수 있다.

CCIG는 통상적으로 10^-2 Torr 미만의 매우 낮은 압력 범위에서 동작하도록 제한된다. 기압(760 Torr)만큼 높게 연장하는 범위에 걸쳐 압력을 측정하기 위해, 이는 저항과 같은 더욱 높은 압력 게이지 또는 격막진공 게이지(diaphragm gauge)와 결합될 수 있다.

본원에서 언급된 모든 특허, 공개된 출원 및 참조문헌의 교시는 그 전체가 참조로 통합된다.

본 발명이 특히 본원의 예시적 실시예를 참조로 도시되고 설명되었지만, 통상의 기술자는 첨부된 청구항에 의해 포함된 본 발명의 범주를 벗어나지 않으면서, 형태 및 세부사항이 그 안에서 이루어질 수 있음을 이해할 것이다.

Claims (25)

1. 냉음극 이온화 게이지(cold cathode ionization gauge, CCIG)로서,
   연장된 양극;
   상기 양극의 길이를 따라 상기 양극을 둘러싸는 음극 - 상기 음극은 상기 양극과 상기 음극 사이의 플라즈마의 형성 및 그 결과에 따른(resultant) 상기 음극으로의 이온 전류 흐름을 가능케 하기 위해 상기 양극 주위에 방전 공간을 형성하고, 상기 음극은 상기 방전 공간의 표면을 형성하는 베이스 표면을 갖는 베이스 판을 포함함 -;
   상기 플라즈마를 지속시키기 위해 자유 전자 경로를 연장하도록 상기 방전 공간을 통해 자기장을 인가하는 자석;
   상기 양극을 지지하는 피드스루 절연체(feedthrough insulator) - 상기 절연체는 상기 베이스 표면을 통해 연장됨 -;
   상기 음극의 상기 베이스 표면에 장착되고, 상기 양극을 둘러싸고 이로부터 이격된 차폐물(shield) - 상기 차폐물은 상기 절연체로부터 전기적으로 절연되고, 상기 플라즈마의 전자로부터 상기 절연체를 차폐하고, 상기 차폐물은 상기 양극으로부터 제1 간격만큼 이격되고, 상기 차폐물은 상기 절연체로부터 상기 제1 간격보다 더욱 큰 제2 간격만큼 이격되며, 상기 제1 및 제2 간격은 상기 플라즈마의 전자로부터 상기 절연체의 차폐를 가능케 함 -; 및
   상기 양극과 상기 음극 사이의 플라즈마 방전으로 이온화를 생성하기 위해 상기 양극과 상기 음극 사이에 전압을 인가하는 전기 제어기 - 상기 제어기는 상기 음극으로의 측정된 이온 전류 흐름을 기초로 압력을 결정함 -를 포함하는, 냉음극 이온화 게이지.
2. 삭제
3. 제1항에 있어서, 상기 차폐물과 상기 양극 사이의 상기 제1 간격은 0.9 내지 2.7 밀리미터의 범위 내에 있는, 냉음극 이온화 게이지.
4. 제1항 또는 제3항에 있어서, 상기 차폐물과 상기 절연체 사이의 상기 제2 간격은 0.9 내지 2.7 밀리미터의 범위 내에 있는, 냉음극 이온화 게이지.
5. 제1항 또는 제3항에 있어서, 상기 차폐물은 상기 양극이 연장하는 애퍼처(aperture)를 구비하는 판(plate)을 포함하는, 냉음극 이온화 게이지.
6. 제5항에 있어서, 상기 판에서 상기 애퍼처는 원형이고, 상기 제1 간격은 상기 애퍼처의 반경에 의해 결정되는, 냉음극 이온화 게이지.
7. 제5항에 있어서, 상기 차폐물은 상기 판과 상기 절연체 사이에 상기 제2 간격을 제공하도록 적합되는 스페이서(spacer)를 더 포함하는, 냉음극 이온화 게이지.
8. 제7항에 있어서, 상기 스페이서는 상기 차폐물을 상기 음극에 연결하는 레그(leg)를 포함하는, 냉음극 이온화 게이지.
9. 제8항에 있어서, 상기 스페이서는 상기 차폐물을 상기 음극에 연결하는 다수의 레그를 포함하는, 냉음극 이온화 게이지.
10. 제5항에 있어서, 상기 차폐물은 상기 절연체를 둘러싸는 컵을 포함하고, 상기 애퍼처를 갖는 상기 판은 상기 컵의 베이스인, 냉음극 이온화 게이지.
11. 제10항에 있어서, 상기 애퍼처는 원형이고, 상기 제1 간격은 상기 애퍼처의 반경에 의해 결정되는, 냉음극 이온화 게이지.
12. 제1항 또는 제3항에 있어서, 상기 절연체의 상부 부분은 양극 전위에서 금속으로 덮이는, 냉음극 이온화 게이지.
13. 제1항 또는 제3항에 있어서, 상기 음극은 상기 베이스 판으로부터 연장하는 원통형 측벽을 포함하고, 상기 베이스 판은 상기 절연체를 둘러싸고 이에 연결되는, 냉음극 이온화 게이지.
14. 압력을 측정하는 방법에 있어서,
    양극과 음극 사이의 방전 공간에 자기장을 인가하는 것 - 상기 음극은 상기 방전 공간의 표면을 형성하는 베이스 표면을 갖는 베이스 판을 포함함 -;
    상기 방전 공간에서의 플라즈마 방전 및 상기 음극으로의 이온 전류 흐름을 생성하기 위해 상기 방전 공간으로 전자를 방출하는 것;
    상기 음극의 상기 베이스 표면에 장착된 차폐물을 통해, 상기 플라즈마 방전의 전자로부터 상기 양극을 지지하는 피드스루 절연체를 차폐하는 것 - 상기 절연체는 상기 베이스 표면을 통해 연장되고, 상기 차폐물은 상기 양극으로부터 제1 간격만큼 이격되고, 상기 차폐물은 상기 절연체로부터 상기 제1 간격보다 더욱 큰 제2 간격만큼 이격되며, 상기 제1 및 제2 간격은 상기 플라즈마의 전자로부터 상기 절연체의 차폐를 가능케 함 -; 및
    상기 음극으로의 측정된 이온 전류 흐름을 기초로 압력을 결정하는 것을 포함하는, 압력 측정 방법.
15. 제14항에 있어서, 상기 차폐물과 상기 양극 사이의 상기 제1 간격은 0.9 내지 2.7 밀리미터의 범위 내에 있는, 압력 측정 방법.
16. 제14항에 있어서, 상기 절연체의 상부 부분은 양극 전위에서 금속으로 덮이는, 압력 측정 방법.
17. 냉음극 이온화 게이지(CCIG)로서,
    연장된 양극;
    상기 양극의 길이를 따라 상기 양극을 둘러싸는 음극 - 상기 음극은 상기 양극과 상기 음극 사이의 플라즈마의 형성 및 그 결과에 따른 상기 음극으로의 이온 전류 흐름을 가능케 하기 위해 상기 양극 주위에 방전 공간을 형성하고, 상기 음극은 베이스 판 및 상기 베이스 판으로부터 연장하는 측벽을 포함하고, 상기 베이스 판은 상기 방전 공간의 표면을 형성함 -;
    상기 플라즈마를 지속시키기 위해 자유 전자 경로를 연장하도록 상기 방전 공간을 통해 자기장을 인가하는 자석;
    상기 양극을 지지하는 피드스루 절연체;
    양극 전위에서 상기 양극을 둘러싸고 상기 방전 공간을 향하는(facing) 상기 절연체 상의 금속;
    상기 베이스 판 내에서 베이스 판 애퍼처를 가로질러 매달리는(suspended) 차폐물 판 - 상기 차폐물 판은 상기 절연체 위에서 그리고 상기 양극이 연장하는 것을 통해 차폐물 애퍼처를 정의하고, 상기 애퍼처는 상기 금속 및 차폐물 애퍼처 위에서 상기 플라즈마로부터 상기 금속으로 전자를 끌어당기는(draw) 전기장 없이, 상기 절연체 상의 상기 금속에서의 상기 양극 전위로부터 직접적으로 음극 전위의 상기 음극으로 전기장이 존재하도록 크기를 가짐(dimensioned) -; 및
    상기 양극과 상기 음극 사이의 플라즈마 방전을 통해 이온화를 생성하기 위해 상기 양극과 상기 음극 사이에 전압을 인가하는 전기 제어기 - 상기 제어기는 상기 음극으로의 측정된 이온 전류 흐름을 기초로 압력을 결정함 - 를 포함하는, 냉음극 이온화 게이지.
18. 제17항에 있어서, 상기 차폐물 판은 상기 양극으로부터 상기 차폐물 애퍼처에 제공된 제1 간격만큼 이격되고, 상기 차폐물 판은 상기 차폐물 애퍼처에서 상기 절연체로부터 상기 제1 간격보다 더욱 큰 제2 간격만큼 이격되는, 냉음극 이온화 게이지.
19. 제18항에 있어서, 상기 차폐물 애퍼처는 원형이고, 상기 제1 간격은 상기 차폐물 애퍼처의 반경에 의해 결정되는, 냉음극 이온화 게이지.
20. 제18항 또는 제19항에 있어서, 상기 차폐물 판과 상기 양극 사이의 상기 제1 간격은 0.9 내지 2.7 밀리미터의 범위 내에 있는, 냉음극 이온화 게이지.
21. 제18항 또는 제19항에 있어서, 상기 차폐물 판과 상기 절연체 사이의 상기 제2 간격은 0.9 내지 2.7 밀리미터의 범위 내에 있는, 냉음극 이온화 게이지.
22. 제17항 내지 제19항 중 어느 한 항에 있어서, 상기 측벽은 원통형인, 냉음극 이온화 게이지.
23. 제17항 내지 제19항 중 어느 한 항에 있어서, 상기 차폐물 판은 상기 베이스 판에 장착되는, 냉음극 이온화 게이지.
24. 압력을 측정하는 방법에 있어서,
    양극과 음극 사이의 방전 공간에 자기장을 인가하는 것;
    상기 방전 공간 내로의 플라즈마 방전 및 상기 음극으로의 이온 전류 흐름을 생성하기 위해 상기 방전 공간으로 전자를 방출하는 것 - 상기 음극은 베이스 판 및 상기 베이스 판으로부터 연장하는 측벽을 포함하고, 상기 베이스 판은 상기 방전 공간의 표면을 형성함 -;
    상기 음극을 통해, 금속 및 음극 위에서 상기 플라즈마 방전으로부터 상기 금속으로 전자를 끌어당기는 전기장 없이, 상기 양극을 지지하는 피드스루 절연체 상의 상기 금속에서의 양극 전위로부터 직접적으로 음극 전위의 상기 음극으로 전기장을 확립하는 것; 및
    상기 음극으로의 측정된 이온 전류 흐름을 기초로 압력을 결정하는 것을 포함하되,
    차폐물 판이 상기 베이스 판 내에서 베이스 판 애퍼처를 가로질러 매달리고, 상기 차폐물 판은 상기 절연체 위에서 그리고 상기 양극이 연장하는 것을 통해 차폐물 애퍼처를 정의하는, 압력 측정 방법.
25. 삭제

Images