KR102482439B1 - Ic에서의 인-다이 트랜지스터 특성화 - Google Patents

Ic에서의 인-다이 트랜지스터 특성화 Download PDF

Info

Publication number
KR102482439B1
KR102482439B1 KR1020177011410A KR20177011410A KR102482439B1 KR 102482439 B1 KR102482439 B1 KR 102482439B1 KR 1020177011410 A KR1020177011410 A KR 1020177011410A KR 20177011410 A KR20177011410 A KR 20177011410A KR 102482439 B1 KR102482439 B1 KR 102482439B1
Authority
KR
South Korea
Prior art keywords
transistors
coupled
test
samples
transistor
Prior art date
Application number
KR1020177011410A
Other languages
English (en)
Other versions
KR20170067797A (ko
Inventor
핑-친 예
존 케이. 제닝스
레사 나타나엘
누이 총
청-왕 창
다니엘 와이. 청
Original Assignee
자일링크스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 자일링크스 인코포레이티드 filed Critical 자일링크스 인코포레이티드
Publication of KR20170067797A publication Critical patent/KR20170067797A/ko
Application granted granted Critical
Publication of KR102482439B1 publication Critical patent/KR102482439B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2837—Characterising or performance testing, e.g. of frequency response
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/3167—Testing of combined analog and digital circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2843—In-circuit-testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Analogue/Digital Conversion (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

예시적인 구현에서, IC(integrated circuit)(102)는: IC의 다이 상의 복수의 위치들(120)에 배치된 복수의 트랜지스터들(122); 복수의 트랜지스터들 각각의 단자들에 커플링된 컨덕터들(124); 디지털 입력에 대한 응답으로 복수의 트랜지스터들에 전압 신호들을 구동시키기 위한, 컨덕터들에 커플링된 DAC(digital-to-analog converter)(108); 및 전압 신호들에 대한 응답으로 복수의 트랜지스터들 내에서 유도된 전류 신호들에 대한 응답으로 샘플들을 생성하기 위해, 컨덕터들의 적어도 일부에 커플링된 ADC(analog-to-digital converter)(110)를 포함하고, 여기서 샘플들은 복수의 트랜지스터들에 대한 적어도 하나의 정전 특성을 나타낸다.

Description

IC에서의 인-다이 트랜지스터 특성화{IN-DIE TRANSISTOR CHARACTERIZATION IN AN IC}
본 개시내용의 예들은 일반적으로 집적 회로들(integrated circuits)에 관한 것이며, 특히 집적 회로에서의 인-다이 트랜지스터 특성화(in-die transistor characterization)에 관한 것이다.
IC(integrated circuit)들은 디바이스 품질을 유지하기 위해 제조 동안 테스트된다. WAT(wafer acceptance testing)는 복수의 IC들이 상부에 형성된 웨이퍼의 성능을 테스트하는데 사용되는 하나의 기법이다. WAT 기법은, 웨이퍼의 주변 영역 내, 이를테면, IC들 사이의 스크라이브 라인들 내에 분포되는 몇몇 테스트 구조체들을 제공하는 것을 포함한다. 테스팅 동안, 테스터는 테스트 신호들을 통해 선택된 테스트 구조체들을 구동시켜 트랜지스터 특성들과 같은 웨이퍼의 상이한 특징들을 테스트한다. WAT는 IC들의 분류 및 패키징 이전에 웨이퍼 상에서 수행된다.
WAT를 통해, 테스트 구조체들이 웨이퍼의 주변 영역들 내(예컨대, 스크라이브 라인 내부)에 배치되기 때문에, 테스트 구조체들은 IC들 그 자체들의 특성들을 직접 테스트하지 않는다. 통상적으로, 제조 동안의 테스팅 타임을 감소시키기 위해, 오직 제한된 수(즉, IC들의 수 미만)의 테스트 구조체들만이 웨이퍼 상에 형성된다. 더욱이, IC들은, 분류 및/또는 패키징 이후의 추가 프로세싱/테스팅 단계들, 이를테면, HTOL(high-temperature operating life) 테스트들 등을 거칠 수 있으며, 여기서 IC들의 특성들을 추가로 테스트하는 것이 유리할 수 있다. WAT 기법들은, 일단 웨이퍼로부터 분리되면 IC들을 테스트하는데 사용될 수 없다.
집적 회로 내의 인-다이 트랜지스터 특성화가 설명된다. 예시적인 구현에서, IC(integrated circuit)는: IC의 다이 상의 복수의 위치들에 배치된 복수의 트랜지스터들; 복수의 트랜지스터들 각각의 단자들에 커플링된 컨덕터들; 디지털 입력에 대한 응답으로 복수의 트랜지스터들에 전압 신호들을 구동시키기 위한, 컨덕터들에 커플링된 DAC(digital-to-analog converter); 및 전압 신호들에 대한 응답으로 복수의 트랜지스터들 내에서 유도된 전류 신호들에 대한 응답으로 샘플들을 생성하기 위해, 컨덕터들의 적어도 일부에 커플링된 ADC(analog-to-digital converter)를 포함하고, 여기서 샘플들은 복수의 트랜지스터들에 대한 적어도 하나의 정전 특성을 나타낸다.
다른 예시적인 구현에서, IC(integrated circuit)를 테스트하기 위한 시스템은: IC의 다이 상의 복수의 위치들에 배치된 복수의 트랜지스터 모듈들; 테스트 측정치들을 획득하기 위해 복수의 트랜지스터 모듈들에 커플링되고 그리고 복수의 트랜지스터 모듈들을 구동시키도록 구성된, IC 상의 제어 회로; 및 제어 회로에 커플링되고, 테스트 측정치들로부터 트랜지스터 특성들을 도출하도록 구성된, IC 상의 테스트 회로를 포함한다.
다른 예시적인 구현에서, IC(integrated circuit)를 테스팅하는 방법은: IC 상에서 DAC(digital-to-analog converter)를 사용하여, IC의 다이 상의 복수의 위치들에 배치된 복수의 트랜지스터들에 전압 신호들을 구동시키는 단계; IC 상에서 ADC(analog-to-digital converter)를 사용함에 있어서 복수의 트랜지스터들 내에서 유도된 전류 신호들에 대한 응답으로 샘플들을 생성하는 단계; 및 샘플들로부터 복수의 트랜지스터들에 대한 적어도 하나의 정전 특성을 도출하는 단계를 포함한다.
상기 인용된 특징들이 상세하게 이해될 수 있는 방식으로, 앞서 간략하게 요약된 더 구체적인 설명이 예시적인 구현들을 참조하여 행해질 수 있으며, 이들 중 일부는 첨부된 도면들에 도시되어 있다. 그러나, 첨부된 도면들은 오직 통상적인 예시적인 구현들만을 도시하며, 이에 따라 본 발명의 범위를 제한하는 것으로 고려되지 않음에 유의해야 한다.
도 1는 예시적인 구현에 따라 IC 테스트 시스템을 도시하는 블록도이다.
도 2는 다른 예시적인 구현에 따라 IC 테스트 시스템을 도시하는 블록도이다.
도 3는 예시적인 구현에 따라 테스트 구성을 도시하는 개략도이다.
도 4는 예시적인 구현에 따라 프로그래머블 IC를 도시하는 블록도이다.
도 5는 예시적인 구현에 따른 FPGA(field programmable gate array) 아키텍쳐를 도시한다.
도 6은 예시적인 구현에 따라 집적 회로를 테스팅하는 방법을 도시하는 흐름도이다.
도 7는 예시적인 구현에 따른 테스트 시스템을 도시하는 블록도이다.
이해를 용이하게 하기 위해, 가능한 경우, 동일한 참조 번호들이 도면들에 공통되는 동일한 엘리먼트들을 지정하기 위해 사용되었다. 일 예의 엘리먼트들이 다른 예들에서 유리하게 통합될 수 있음이 고찰된다.
집적 회로 내의 인-다이 트랜지스터 특성화가 설명된다. 예시적인 구현에서, IC(integrated circuit)는 IC의 다이 상의 복수의 위치들에 배치된 복수의 트랜지스터 모듈들을 포함한다. 각각의 트랜지스터 모듈은 다이 상에 형성된 하나 또는 그 초과의 트랜지스터들을 포함할 수 있다. 각각의 트랜지스터 모듈 내의 트랜지스터(들)는, 특징화의 목적을 위해 전용될 수 있거나, 또는 IC 상의 회로의 기능부일 수 있다. 제어 회로는, IC상에서 구현되며, 전압 신호들을 이용하여 모듈들 내의 트랜지스터들을 구동시키고 유도된 전류 신호들 또는 유도된 전류 신호들로부터 도출된 신호들을 측정한다. 트랜지스터 특성들은, 다양한 정전 특성들, 이를테면, 전류-전압 관계들, 전하-전압 관계들, 임계 전압들, 커패시턴스, 저항 등을 포함하는 테스트 측정치들로부터 도출될 수 있다.
일부 예시들에서, 테스터는, 제어 회로와 협력하여, 트랜지스터 모듈들을 구동시키고, 테스트 측정치들을 획득하고, 그리고 트랜지스터 특성들을 도출하기 위해 테스트 회로로서 IC 상에서 구현될 수 있다. 일부 예들에서, 테스트 측정치들 및/또는 도출된 트랜지스터 특성들은 메모리 회로 내의 IC 상에 저장될 수 있다. 일부 예들에서, 제어 회로, 테스트 회로, 및/또는 메모리 회로는 외부 테스터와 협력할 수 있다. 외부 테스터는, IC로부터 트랜지스터 특성들을 리트리브할 수 있거나, 또는 테스트 측정치들을 리트리브할 수 있는데, 이 테스트 측정치들로부터 트랜지스터 특성들이 도출될 수 있다. IC들은 웨이퍼 상에 있는 동안 또는 개별적으로 테스팅될 수 있다.
일부 예들에서, IC는 FPGA(field programmable gate array), CPLD(complex programmable logic device), 또는 정의된 세트의 프로그래머블 리소스들을 갖는 유사한 타입의 프로그래머블 IC와 같은 프로그래머블 IC일 수 있다. 트랜지스터 모듈들은 프로그래머블 IC의 다이 상의 복수의 위치들에 배치될 수 있다. 제어 회로는 다이 상에 형성된 컨덕터들에 의해 트랜지스터 모듈들에 커플링될 수 있다. 컨덕터들은, 트랜지스터 모듈들로의 전용 연결부들일 수 있거나 또는 프로그래머블 IC의 프로그래머블 인터커넥트의 일부일 수 있다. 프로그래머블 인터커넥트를 사용함으로써, 제어 회로는 테스트 측정치들을 구동하고 획득하기 위해 트랜지스터 모듈들에 선택적으로 커플링될 수 있다. 일 예에서, 제어 회로와 협력하는 테스트 회로는 프로그래머블 IC의 프로그래머블 로직 내에 구성될 수 있다. 다른 예에서, 테스트 회로는 프로그래머블 IC의 다이 상에 형성된 전용 회로일 수 있다. 일 예에서, 제어 회로는 테스트 측정치들을 획득하기 위해 트랜지스터 모듈들을 구동시키기 위한 DAC(digital-to-analog) 컨버터 및 전류 또는 전하를 샘플링하기 위한 ADC(analog-to-digital converter)를 포함한다. 일 예에서, DAC 및 ADC는 프로그래머블 IC의 다이 상에 형성된 기존의 회로, 이를테면, 시스템 모니터 회로로부터 레버리징될 수 있다.
본원에 설명된 인-다이 트랜지스터 특성화는 IC 다이 그 자체의 몇몇 위치들에서 측정치들이 취해지도록 허용한다. 이는, 다이-변화를 설명하기 위해 다이에 걸친 트랜지스터 특성화를 허용한다. 인-다이 트랜지스터 특성화의 몇몇 예시들은, 기존의 리소스들을 레버리징하는 IC 내에서 전체적으로 수행되며, 전용 테스트 인터페이스들 또는 전용 테스트 전압 공급기들을 요구하지 않는다. 게다가, 인-다이 트랜지스터 특성화는, IC들이 분류되고 패키징된 이후를 포함하여 언제든지 수행될 수 있다. 이는, HTOL과 같은 IC-레벨 테스트들 이후에, 또는 심지어는 필드 내에서의 IC의 사용 이후에도 트랜지스터 특성화가 수행되는 것을 허용한다. 인-다이 트랜지스터 특성화의 이러한 그리고 추가적인 양상들은 아래의 상세한 설명을 참조하여 이해될 수 있다.
도 1은 예시적인 구현에 따라 IC 테스트 시스템(100)을 도시하는 블록도이다. IC 테스트 시스템(100)은 IC(102)를 포함한다. IC(102)는 다른 유사한 IC들과 나란히 웨이퍼 상에 배치될 수 있거나, 또는 IC(102)는 웨이퍼로부터 분리(예컨대, 분류 및 패키징)될 수 있다. IC(102)는, 프로그래머블 IC, ASIC(application specific integrated circuit) 등을 포함하는 임의의 타입의 IC일 수 있다. IC(102)는 복수의 트랜지스터 모듈들, 이를테면, 트랜지스터 모듈들(104a 내지 104d)(집합적으로, “트랜지스터 모듈들(104)”)을 포함한다. 트랜지스터 모듈들(104)은 트랜지스터 모듈들(104a 내지 104d) 각각에 대응하는 다이 위치들(120a 내지 120d)(집합적으로 “다이 위치들(120)”)과 같은 IC(102)의 다이 상의 각각의 복수의 위치들에 배치된다. 트랜지스터 모듈들(104) 각각은, 트랜지스터 모듈들(104a 내지 104d)(집합적으로, “트랜지스터들(122)”)에 대응하는 적어도 하나의 트랜지스터를 갖는 트랜지스터들의 세트, 이를테면, 트랜지스터 세트들(122a 내지 122d)을 포함한다. 일 예에서, 트랜지스터들(122)은 IC들의 제조시에 일반적으로 사용되는 FET(field effect transistor)들, 이를테면, MOSFET(metal-oxide semiconductor) 등을 포함한다. 일반적으로, 트랜지스터들(122)은 MOSFET들, 이를테면, BJT(bipolar junction transistor)들, JFET(junction FET)들, MESFET(metal-semiconductor FET)들 등뿐만 아니라 다양한 트랜지스터 타입들을 포함할 수 있다.
IC(102)는 제어 회로(106)를 더 포함한다. 제어 회로(106)는 트랜지스터 모듈들(104a 내지 104d)에 대응하는 복수의 컨덕터들, 이를테면, 컨덕터 세트들(124a 내지 124d)(집합적으로, 컨덕터들(124)”)을 갖는 컨덕터들의 세트들에 의해 트랜지스터 모듈들(104) 내의 트랜지스터들(122)에 커플링된다. 일 예에서, 제어 회로(106)는 DAC(digital-to-analog converter)(108) 및 ADC(analog-to-digital converter)(110)를 포함할 수 있다. DAC(108)는 디지털 입력(예컨대, 전압 레벨들, 타이밍 등을 제어하는 제어 입력)에 대한 응답으로 트랜지스터 모듈(104)의 트랜지스터들(122)에 전압을 구동시키기 위해 컨덕터들(124)에 커플링될 수 있다. DAC(108)는 각각의 트랜지스터의 복수의 단자들 상으로 전압 신호를 구동시킬 수 있다. 전압 신호들은, 일정할 수 있거나, 실질적으로 일정할 수 있거나, 또는 시간 가변적일 수 있다. ADC(110)는, 트랜지스터들(122)에 의해 생성되는 유도 전류 신호들의 샘플들을 생성하기 위해 컨덕터들(124)의 적어도 일부에 커플링될 수 있다.
다른 예에서, 제어 회로(106)는 ADC(110)에 의한 샘플링 이전에 유도 전류 신호들을 프로세싱하도록 구성된 하나 또는 그 초과의 아날로그 회로들(“아날로그 회로(들)(109)”)을 포함할 수 있다. 아날로그 회로(들)(109)는 유도 전류 신호들을 수신하기 위해 컨덕터들(124)의 적어도 일부에 커플링될 수 있다. ADC(110)는 출력 아날로그 신호들을 샘플링하기 위해 아날로그 회로(들)(109)에 커플링될 수 있다. 아날로그 회로(들)(109)는 다양한 타입들의 아날로그 신호 프로세싱, 이를테면, 통합, 아날로그 필터링, 및/또는 유사한 타입들의 아날로그 신호 컨디셔닝을 수행할 수 있다. 아날로그 회로(들)(109)는 유도 전류 신호들, 이를테면, 충전 신호들로부터 도출된 다른 아날로그 신호들을 생성할 수 있다. 따라서, ADC(110)는, 유도 전류 신호들을 직접 샘플링할 수 있거나, 또는 아날로그 회로(들)(109)의 출력을 샘플링할 수 있는데, 이 출력은 유도 전류 신호들로부터 도출된 아날로그 신호들일 수 있다. 일반적으로, 제어 회로(106)는, 전압 신호들을 통해 트랜지스터들(122)을 구동시키고, 그리고 유도 전류 신호들에 대한 응답으로 테스트 측정치들을 획득한다. 테스트 측정치들은, 유도 전류로부터 도출된 전류, 전하 등의 샘플들뿐만 아니라, 이러한 샘플들의 조합들을 포함할 수 있다. 용어들 “테스트 측정치들”, “측정치들”, “테스트 샘플들”, 및 “샘플들”뿐만 아니라 그 단수 형태들이 본원에서 동의어로 사용된다.
IC(102)는 제어 회로(106)에 커플링된 회로들(들)(112)을 더 포함한다. 일 예에서, 회로(들)(112)는 테스트 회로(116)를 포함한다. 테스트 회로(116)는 제어 회로(106)로부터 테스트 측정치들을 수신하도록 구성된다. 테스트 회로(116)는 회로의 복잡도에 따라 다양한 기능들을 수행할 수 있다. 일 예에서, 테스트 회로(116)는 다른 회로 또는 디바이스에 테스트 측정치들을 중계하고 그리고/또는 테스트 측정치를 저장한다. 다른 예에서, 테스트 회로(116)는 테스트 측정치들로부터 트랜지스터 특성들을 도출하도록 구성된다. “트랜지스터 특성들”은, 전류-전압 관계들, 전하-전압 관계들, 임계 전압들, 커패시턴스, 저항 등과 같은 특정 트랜지스터의 임의의 타입의 정전 특성을 포괄하는 것을 의미한다. 소정의 트랜지스터 특성의 측정치들은, IC(102)의 다이의 상이한 영역들에 위치된 하나의 트랜지스터 모듈에서 다른 트랜지스터 모듈로 또는 하나의 세트의 FET들에서 다른 세트의 FET들로의 변동을 나타낼 수 있다. 예컨대, 위치(120a)에서의 FET(122a)의 트랜지스터 특성의 측정치는 위치(120b)에서의 FET(122b)의 동일한 트랜지스터 특성의 측정치로부터의 변동을 나타낼 수 있다.
일 예에서, 회로(들)(112)는 메모리 회로(114)를 또한 포함한다. 메모리 회로(114)는 테스트 측정치들로부터 도출된 트랜지스터 특성들을 나타내는 테스트 측정치들 및/또는 데이터를 저장할 수 있다. 데이터가 전력의 부재시에 IC(102)내에 유지될 수 있도록, 메모리 회로(114)는 비-휘발성 메모리를 포함할 수 있다. 일 예에서, 메모리 회로(114)는 1회성 프로그래머블 비-휘발성 메모리, 이를테면, PROM(programmable read only memory) 등을 포함할 수 있다. 다른 예에서, 메모리 회로(114)는 동적 프로그래머블 비-휘발성 메모리, 이를테면, EPROM(erasable programmable read only memory) 등을 포함할 수 있다. 메모리 회로(114)는, 비-휘발성 메모리로 제한되지 않으며, 테스트 측정치들 및/또는 트랜지스터 특성들의 임시 저장을 위한 휘발성 메모리(예컨대, RAM(random access memory))를 포함할 수 있다.
테스트 회로(116)는 또한 전류 측정치들을 획득하기 위해 테스트들을 개시하도록 제어 회로(106)와 협력할 수 있다. 테스트 회로(116)는, 테스트들이 수행되고 테스트 측정치들이 획득되는 시기를 제어하기 위해 IC(102) 내부의 또는 IC(102) 외부의 다른 회로들과 협력할 수 있다.
IC(102)는 IO(입력/출력) 회로(118)를 더 포함할 수 있다. 회로(들)(112)는 IO 회로(118)에 커플링될 수 있다. IO 회로(118)는 IC(102)로부터 테스트 측정치들 및/또는 트랜지스터 특성들을 (예컨대, 테스트 회로(116)로부터 직접, 또는 메모리 회로(114)에 의해 저장된 것으로서) 획득하는데 사용될 수 있다. 일 예에서, 외부 테스터(“테스터(150)”)는 테스트 측정치들 및/또는 트랜지스터 특성들을 획득하기 위해 IO 회로(118)에 커플링될 수 있다. 테스터(150)는 또한 테스트들을 개시하기 위해 테스트 회로(116)를 구동시킬 수 있다. 테스터(150)는, IC(102)와 통신하는 회로, 이를테면, 회로 보드(미도시) 등 상의 IC(102)에 커플링된 다른 IC(미도시)일 수 있다. 대안적으로, 테스터(150)는, 웨이퍼 상의 IC(102)가 분류되고 패키징되기 전에 그 IC를 테스트하는 웨이퍼 테스팅 시스템(도 7에 도시됨)의 일부일 수 있다.
도 2는 다른 예시적인 구현에 따른 IC 테스트 시스템(200)을 도시하는 블록도이다. 도 1의 엘리먼트들과 동일하거나 또는 유사한 도 2의 엘리먼트들은, 동일한 참조 번호들이 부여되어 있으며, 위에 상세하게 설명된다. 이 예에서, 테스트 회로(116)는 생략된다. 제어 회로(106)는 IO 회로(118)를 통해 외부 테스터(“테스터(250)”)에 커플링될 수 있다. 테스터(250)는 테스팅 프로세스를 구동시킬 수 있다. 즉, 테스터(250)는, 제어 회로(106)로 하여금 전압 신호들을 트랜지스터 모듈들(104)에 구동시키고 그리고 그에 대한 응답으로 테스트 측정치들을 획득하도록 야기할 수 있다. 테스터(250)는, 제어 회로(106)로부터 테스트 측정치들을 수신하고, 그리고 테스트 측정치들로부터 트랜지스터 특징들을 도출할 수 있다. 일 예에서, IC(102)는 메모리 회로(114)를 포함할 수 있다. 앞서 설명된 바와 같이, 테스트 측정치들 및/또는 트랜지스터 특성들은 메모리 회로(114)에 저장될 수 있다.
도 3는 예시적인 구현에 따른 테스트 구성(300)을 도시하는 개략도이다. 테스트 구성(300)은 제어 회로(106)에 커플링된 FET(Q1)을 포함한다. 이 예에서, FET(Q1)은 제어 회로(106)에 커플링된 게이트, 소스, 드레인 및 보디 단자들을 포함하는 n-채널 또는 n-타입 FET이다. p-채널 또는 p-타입 FET를 사용하는 유사한 구성이 채용될 수 있다. 제어 회로(106)는, 게이트에 게이트 전압(Vg)을, 보디에 기판 전압(Vsub)을, 소스에 소스 전압(Vss)을, 그리고 드레인에 드레인 전압(Vdd)을 인가함으로써 FET(Q1)을 바이어싱하도록 구성된다. 제어 회로(106)는 전압 공급기들(302)로부터 전압들을 획득할 수 있다. 전압 공급기들(302)은 IC 내에 존재하는 공급기들일 수 있고, 오직 테스팅만을 위해 특정 공급 전압들만이 존재할 필요는 없다. 저항기(R)는 FET(Q1)의 드레인 내부로의 저항을 모델링한다. 바이어스에 대한 응답으로, 전류(i)는 FET(Q1)의 드레인으로부터 소스로 유도된다. 제어 회로(106)는, 전류(i)를 샘플링할 수 있거나, 또는 그렇지 않으면 전류(i)를 프로세싱하여 결과적인 아날로그 신호를 샘플링할 수 있다. 예컨대, 제어 회로(106)는 포화 영역으로 FET(Q1)를 바이어싱할 수 있으며, 전류(i)는 FET(Q1)의 포화 전류일 수 있다. 제어 회로(106)는 또한, FET(Q1)가 컷오프, 오믹/3극관, 및 포화 영역들 사이에서 천이하고 그리고 유도 전류 신호 또는 유도 전류 신호로부터 도출된 신호를 샘플링하도록, 다른 모드로 FET(Q1)를 바이어싱할 수 있거나 또는 바이어스 전압들을 변경시킬 수 있다.
테스트 구성(300)은 본원에 설명된 인-다이 트랜지스터 특성화에 의해 사용될 수 있는 잠재적인 테스트 구성들의 단지 일 예이다. 다른 테스트 구성들은, BJT들, JFET들, MESFET들 등을 포함하는 다른 타입들의 트랜지스터들을 포함할 수 있다. 제어 회로(106)는, 이에 따라 이러한 디바이스들을 바이어싱하고 그리고 유도 전류 신호 또는 유도 전류 신호로부터 도출되는 신호의 샘플들을 획득할 수 있다.
도 4는 예시적인 구현에 따른 프로그래머블 IC(400)를 도시하는 블록도이다. 프로그래머블 IC(400)는 FPGA(field programmable gate array), CPLD(complex programmable logic device) 등일 수 있다. 프로그래머블 IC(400)는 프로그래머블 로직(404) 및 프로그래머블 인터커넥트(406)를 포함한다. 트랜지스터 모듈들(104)은, 앞서 설명된 IC(102)와 유사한, 프로그래머블 IC(400) 내의 복수의 다이 위치들에 배치될 수 있다. 명료함을 위해, 트랜지스터 모듈들(104)은 도 4의 단일 엘리먼트로서 논리적으로 도시된다.
이 예에서, 트랜지스터 모듈들(104)은 프로그래머블 인터커넥트(406)에 커플링된다. 마찬가지로, 제어 회로(106)는 또한 프로그래머블 인터커넥트(406)에 커플링된다. (DAC(108) 및 ADC(110), 또는 DAC(108) 및 아날로그 회로(들)(109)를 포함하는)제어 회로(106)는, 프로그래머블 IC(400)를 프로그래밍함으로써 프로그래머블 인터커넥트(406)를 통해 트랜지스터 모듈들(104)에 선택적으로 커플링될 수 있다. 일 예에서, 하나 또는 그 초과의 회로(들)(112)는 프로그래머블 로직(404)에서 구현될 수 있다. 다른 예에서, 하나 또는 그 초과의 회로(들)(112)는 프로그래머블 로직(404) 옆의 전용 회로들로서 구현될 수 있다. 회로(들)(112)는 프로그래머블 인터커넥트(406)를 통해 제어 회로(106)에 커플링될 수 있다. 프로그래머블 IC(400)는 또한 IO 로직(408)을 포함할 수 있다. 앞서 설명된 바와 같이, 회로(들)(112)는 외부 테스터와 통신하기 위한 프로그래머블 인터커넥트(406)를 통해 IO 로직(408)에 커플링될 수 있다.
도 5는, "MGT(multi-gigabit transceiver)들"(501), "CLB(configurable logic block)들"(502), "BRAM(random access memory block)들"(503), "lOB(input/output block)들"(504), "CONFIG/CLOCKS(configuration and clocking logic)"(505), "DSP(digital signal processing block)들"(506), 특수화된 "I/O(input/output)" 블록들(507)(예컨대, 구성 포트들 및 클록 포트들), 및 다른 프로그래머블 로직(508), 이를테면, 디지털 클록 관리자들, 아날로그-디지털 컨버터들, 시스템 모니터링 로직 등을 포함하는 다수의 상이한 프로그래머블 타일들을 포함하는 FPGA 아키텍쳐(“FPGA(500)”)를 도시한다. 일부 FPGA들은 또한 전용 “PROC(processor block)들”(510)을 포함한다.
일부 FPGA들에서, 각각의 프로그래머블 타일은, 각각의 인접 타일의 대응 인터커넥트 엘리먼트에 그리고 그로부터 표준화된 커넥션들을 갖는 프로그래머블 “INT(interconnect element)”(511)를 포함한다. 따라서, 함께 취해진 프로그래머블 인터커넥트 엘리먼트들은 도시된 FPGA에 대한 프로그래머블 인터커넥트 구조를 구현한다. 프로그래머블 인터커넥트 엘리먼트(511)는 또한, 도 5의 상단에 포함된 예들에 의해 도시된 바와 같이, 동일한 타일 내 프로그래머블 로직 엘리먼트로의 그리고 그로부터의 커넥션들을 포함한다.
예컨대, CLB(502)는 사용자 로직 + 단일 프로그래머블 “INT(interconnect element)”(511)를 구현하도록 프로그래밍될 수 있는 “CLE(configurable logic element)”(512)를 포함할 수 있다. BRAM(503)은 하나 또는 그 초과의 프로그래머블 인터커넥트 엘리먼트들에 더해 “BRL(BRAM logic element)”(513)을 포함할 수 있다. 통상적으로, 타일에 포함된 인터커넥트 엘리먼트들의 수는 타일의 높이에 의존한다. 도시된 예에서, BRAM 타일은 5개의 CLB들과 동일한 높이를 갖지만, 다른 수들(예컨대, 4개)이 또한 사용될 수 있다. DSP 타일(506)은 적절한 수의 프로그래머블 인터커넥트 엘리먼트들에 더해 “DSPL(DSP logic element)”(514)을 포함할 수 있다. IOB(504)는, 예컨대, 프로그래머블 인터커넥트 엘리먼트(511)의 일 경우에 더해 “IOL(input/output logic element)”(515)의 2개의 인스턴스들을 포함할 수 있다. 당업자들에게 명백한 바와 같이, 예컨대, I/O 로직 엘리먼트(515)에 연결된 실제 I/O 패드들은 통상적으로 입/출력 로직 엘리먼트(515)의 영역으로 한정되지 않는다.
도시된 예에서, (도 5에 도시된)다이의 중심 가까이의 수평 영역은 구성, 클록, 및 다른 제어 로직에 사용된다. 이러한 수평 영역 또는 컬럼(column)으로부터 연장되는 수직 컬럼들(509)은 FPGA의 폭에 걸쳐 클록들 및 구성 신호들을 분배하는데 사용된다.
도 5에 예시된 아키텍쳐를 활용하는 일부 FPGA들은 그 FPGA의 대부분을 형성하는 규칙적인 컬럼 구조를 방해하는 추가적인 로직 블록들을 포함한다. 추가적인 로직 블록들은 프로그래머블 블록들 및/또는 전용 로직일 수 있다. 예컨대, 프로세서 블록(510)은 몇몇 컬럼들의 CLB들 및 BRAM들에 걸쳐있다.
도 5이 오직 예시적인 FPGA 아키텍쳐만을 예시하도록 의도되었음에 유의한다. 예컨대, 로우(row)의 논리 블록들의 수들, 로우들의 상대 폭, 로우들의 수 및 순서, 로우들에 포함된 로직 블록들의 타입들, 로직 블록들의 상대적 크기들, 및 도 5의 상단에 포함된 인터커넥트/로직 구현들은 순전히 예시적인 것이다. 예컨대, 실제 FPGA에서, CLB들의 1개 초과의 인접 로우는 통상적으로, CLB들이 나타나는 어디든 포함되어, 사용자 로직의 효율적인 구현을 용이하게 하지만, 인접한 CLB 로우들의 수는 FPGA의 전체 크기에 따라 다르다.
FPGA(500)는 또한 SYSMON(system monitor circuit)(550), 및 하나 또는 그 초과의 트랜지스터 모듈들(552)을 포함할 수 있다. SYSMON(550)은 앞서 설명된 제어 회로(106)를 구현하기 위한 회로들을 포함할 수 있다. 예컨대, SYSMON(550)은 DAC 및 ADC를 포함할 수 있다. 일부 예들에서, 앞서 설명된 바와 같이, SYSMON(550)은 아날로그 신호 프로세싱을 수행하기 위한 다른 아날로그 회로(들)를 포함할 수 있다. 트랜지스터 모듈(552)은 앞서 설명된 바와 같이 주로 구성될 수 있다. SYSMON(550)은, 프로그래머블 인터커넥트를 통해, 또는 전용 라우팅을 통해 트랜지스터 모듈들(552)에 커플링될 수 있다. 트랜지스터 모듈들(552) 내의 트랜지스터들은, 트랜지스터 특성화를 위해 사용되는 전용 트랜지스터들일 수 있거나, 또는 FPGA(500) 내 다른 회로의 일부일 수 있다.
도 6은 예시적인 구현에 따라 집적 회로를 테스팅하는 방법(600)을 도시하는 흐름도이다. 방법(600)은, IC의 복수의 다이 위치들에 배치된 트랜지스터들이 DAC를 사용하여 전압 신호들로 구동되는 단계(602)에서 시작한다. 일 예에서, 단계(604)에서, IC의 프로그래머블 인터커넥트는 DAC를 트랜지스터들에 커플링하도록 구성될 수 있다. 대안적으로, DAC는 전용 라우팅을 통해 트랜지스터들에 커플링될 수 있고, 단계(604)는 생략될 수 있다.
단계(606)에서, 유도 전류 신호들 또는 유도 전류 신호들로부터 도출된 신호들의 샘플들은 ADC를 사용하여 생성된다. 일 예에서, 단계(608)에서, IC의 프로그래머블 인터커넥트는 ADC를 트랜지스터들에 커플링하도록 구성될 수 있다. 대안적으로, ADC는 전용 라우팅을 통해 트랜지스터들에 커플링될 수 있고, 단계(608)는 생략될 수 있다.
단계(610)에서, 샘플들은 프로세싱되어 트랜지스터 특징들을 도출한다. 일 예에서, 단계(612)에서, IC의 프로그래머블 로직은 전압의 구동 및 샘플들의 생성을 야기하기 위해 테스트 회로에서 구현하도록 구성될 수 있다. 테스트 회로는 또한 트랜지스터 특성들을 결정할 수 있다. 단계(612)에 대안적으로 또는 이에 더해, 단계(614)에서, 샘플들은 외부 테스터에 전송될 수 있다. 선택적인 단계(615)에서, 아날로그 프로세싱이 샘플들에 대해 수행될 수 있다(예컨대, 앞서 논의된 바와 같은 아날로그 필터링). 일 예에서, 단계(616)에서, 샘플들 및/또는 트랜지스터 특성들은 IC의 메모리 회로에 저장될 수 있다. 일 예에서, 방법(600)은 IC가 웨이퍼 상에 있는 동안 IC 상에서 수행될 수 있다. 다른 예에서, 방법(600)은 IC가 분류되고 패키징된 후에 IC 상에서 수행될 수 있다.
도 7은 예시적인 구현에 따른 테스트 시스템(700)을 도시하는 블록도이다. 테스트 시스템(700)은 웨이퍼(702) 및 테스터(704)를 포함한다. 웨이퍼(702)는 복수의 IC 다이들(706)을 포함한다. 각각의 IC 다이(706)는 인-다이 트랜지스터 특성화 회로(708) 및 인-다이 트랜지스터 특성화 회로(708)에 커플링된 적어도 하나의 콘택(710)을 포함한다. 인-다이 트랜지스터 특성화 회로(708)는 앞서 설명된 다양한 예들에 따라 구성될 수 있다. 테스터(704)는, 인-다이 트랜지스터 특성화 회로(708)로부터 테스트 측정치들 및/또는 트랜지스터 특성들을 수신하는 것을 포함하는, 테스팅 프로세스를 제어하기 위해 각각의 IC 다이(706) 상의 콘택(들)(710)에 커플링될 수 있다.
일부 예시적인 구현들이 이하에 제공된다. 일 예에서, IC가 제공될 수 있다. IC는: IC의 다이 상의 복수의 위치들에 배치된 복수의 트랜지스터들; 복수의 트랜지스터들 각각의 단자들에 커플링된 컨덕터들; 디지털 입력에 대한 응답으로 전압 신호들로 복수의 트랜지스터들을 구동시키기 위한, 컨덕터들에 커플링된 DAC(digital-to-analog converter); 및 전압 신호들에 대한 응답으로 복수의 트랜지스터들 내에서 유도된 전류 신호들에 대한 응답으로 샘플들을 생성하기 위해, 컨덕터들의 적어도 일부에 커플링된 ADC(analog-to-digital converter)를 포함하고, 여기서 샘플들은 복수의 트랜지스터들에 대한 적어도 하나의 정전 특성을 나타낸다.
일부 이러한 IC는 테스터에 의해 프로빙(probing)하도록 구성된 적어도 하나의 콘택을 더 포함할 수 있고, 여기서 적어도 하나의 콘택은 샘플들을 출력하기 위해 ADC에 커플링된다.
일부 이러한 IC는 샘플들을 저장하기 위해 ADC에 커플링된 메모리 회로를 더 포함할 수 있다.
일부 이러한 IC는 샘플들을 수신하기 위해 ADC에 커플링된 테스트 회로를 더 포함할 수 있다.
일부 이러한 IC에서, 테스트 회로는 IC의 프로그래머블 로직 내에 구성될 수 있다.
일부 이러한 IC에서, 테스트 회로는 샘플들로부터 복수의 트랜지스터들에 대한 적어도 하나의 정전 특성을 도출하도록 구성될 수 있다.
일부 이러한 IC에서, 제 1 위치의 제 1 트랜지스터에 대한 제 1 샘플로부터 도출된 적어도 하나의 정전 특성의 제 1 측정치는 제 2 위치의 제 2 트랜지스터에 대한 제 2 샘플로부터 도출된 적어도 하나의 정전 특성의 제 2 측정치와 비교하여 변동을 나타낸다.
일부 이러한 IC에서, 컨덕터들은 IC의 프로그래머블 인터커넥트의 일부일 수 있다.
일부 이러한 IC는 유도 전류 신호들로부터 도출된 아날로그 신호들을 생성하도록 구성된 적어도 하나의 아날로그 회로를 더 포함할 수 있고; 여기서 ADC는 아날로그 신호들의 샘플들을 생성한다.
다른 예시적인 구현에서, IC(integrated circuit)를 테스트하기 위한 시스템이 제공될 수 있다. IC를 테스트하기 위한 이러한 시스템은: IC의 다이 상의 복수의 위치들에 배치된 복수의 트랜지스터 모듈들; 테스트 측정치들을 획득하기 위해 복수의 트랜지스터 모듈들에 커플링되고 그리고 복수의 트랜지스터 모듈들을 구동시키도록 구성된, IC 상의 제어 회로; 및 제어 회로에 커플링되고, 테스트 측정치들로부터 트랜지스터 특성들을 도출하도록 구성된, IC 상의 테스트 회로를 포함할 수 있다.
일부 이러한 시스템에서, 복수의 트랜지스터 모듈들은 적어도 하나의 트랜지스터를 포함한다.
일부 이러한 시스템에서, 제어 회로는: 전압 신호들을 제공하기 위해 복수의 트랜지스터 모듈들에 커플링된 DAC(digital-to-analog converter); 및 유도 전류 신호들에 대한 응답으로 샘플들을 생성하기 위해 복수의 트랜지스터 모듈들에 커플링된 ADC(analog-to-digital converter)를 포함한다.
일부 이러한 시스템에서, 테스트 회로는 IC의 프로그래머블 로직 내에 구성된다.
일부 이러한 시스템에서, 제어 회로는 IC의 프로그래머블 인터커넥트를 통해 복수의 트랜지스터 모듈들에 커플링될 수 있다.
다른 예시적인 구현에서, IC(integrated circuit)를 테스트하는 방법이 제공될 수 있다. 이러한 방법은: IC 상에서 DAC(digital-to-analog converter)를 사용하여, IC의 다이 상의 복수의 위치들에 배치된 복수의 트랜지스터들에 전압 신호들을 구동시키는 단계; IC 상에서 ADC(analog-to-digital converter)를 사용함에 있어서 복수의 트랜지스터들 내에서 유도된 전류 신호들에 대한 응답으로 샘플들을 생성하는 단계; 및 샘플들로부터 복수의 트랜지스터들에 대한 적어도 하나의 정전 특성을 도출하는 단계를 포함할 수 있다.
이러한 방법은: 복수의 트랜지스터들에 DAC 및 ADC를 선택적으로 커플링하기 위해 IC의 프로그래머블 인터커넥트를 구성하는 단계를 더 포함할 수 있다.
이러한 방법은, IC가 분류되고 패키징된 후 구동하고 생성하는 단계들을 수행하는 단계를 더 포함할 수 있다.
이러한 방법은, 테스트 회로를 구현하기 위해 IC의 프로그래머블 로직을 구성하는 단계; 및 테스트 회로에서 샘플들을 수신하는 단계를 더 포함할 수 있다.
일부 이러한 방법에서, 샘플들로부터 복수의 트랜지스터들에 대한 적어도 하나의 정전 특성을 도출하는 단계는 테스트 회로에 의해 수행된다.
일부 이러한 방법에서, 제 1 위치의 제 1 트랜지스터에 대한 제 1 샘플로부터 도출된 적어도 하나의 정전 특성의 제 1 측정치는 제 2 위치의 제 2 트랜지스터에 대한 제 2 샘플로부터 도출된 적어도 하나의 정전 특성의 제 2 측정치와 비교하여 변동을 나타낼 수 있다.
전술한 것이 특정 예시들에 관한 것이지만, 다른 그리고 추가 예시들이 본 발명의 기본적인 범위를 벗어나지 않으면서 고안될 수도 있으며, 본 발명의 범위는 후속하는 청구항들에 의해 결정된다.

Claims (15)

  1. IC(integrated circuit)로서,
    프로그래머블 로직, 및 상기 IC의 다이 상에 형성되는, 상기 프로그래머블 로직에 커플링되는 프로그래머블 인터커넥트;
    상기 IC의 상기 다이 상의 복수의 위치들에 배치되고 그리고 상기 프로그래머블 인터커넥트에 커플링되는 복수의 트랜지스터들;
    상기 복수의 트랜지스터들 각각의 단자들에 커플링된 컨덕터들;
    디지털 입력에 대한 응답으로 전압 신호들로 상기 복수의 트랜지스터들을 구동시키기 위해, 상기 컨덕터들에 커플링된 DAC(digital-to-analog converter);
    상기 전압 신호들에 대한 응답으로 상기 복수의 트랜지스터들에서 유도된 전류 신호들에 대한 응답으로 샘플들을 생성하기 위해, 상기 컨덕터들의 적어도 일부에 커플링된 ADC(analog-to-digital converter) ― 상기 샘플들은 상기 복수의 트랜지스터들에 대한 적어도 하나의 정전 특성을 나타냄 ―; 및
    상기 샘플들을 수신하기 위해 상기 ADC에 커플링된 테스트 회로 ― 상기 테스트 회로는 상기 IC의 프로그래머블 로직 내에 구성됨 ―
    를 포함하는,
    IC.
  2. 제 1 항에 있어서,
    테스터에 의해 프로빙(probing)하도록 구성된 적어도 하나의 콘택을 더 포함하고,
    상기 적어도 하나의 콘택은 상기 샘플들을 출력하기 위해 상기 ADC에 커플링되는,
    IC.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 샘플들을 저장하기 위해 상기 ADC에 커플링된 메모리 회로를 더 포함하는,
    IC.
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 테스트 회로는 상기 샘플들로부터 상기 복수의 트랜지스터들에 대한 상기 적어도 하나의 정전 특성을 도출하도록 구성되는,
    IC.
  7. 제 6 항에 있어서,
    제 1 위치의 제 1 트랜지스터에 대한 제 1 샘플로부터 도출된 적어도 하나의 정전 특성의 제 1 측정치는, 제 2 위치의 제 2 트랜지스터에 대한 제 2 샘플로부터 도출된 적어도 하나의 정전 특성의 제 2 측정치와 비교하여 변동을 나타내는,
    IC.
  8. 제 1 항에 있어서,
    상기 컨덕터들은 상기 IC의 상기 프로그래머블 인터커넥트의 일부인,
    IC.
  9. 제 1 항에 있어서,
    유도 전류 신호들로부터 도출된 아날로그 신호들을 생성하도록 구성된 적어도 하나의 아날로그 회로를 더 포함하고;
    상기 ADC는 상기 아날로그 신호들의 샘플들을 생성하는,
    IC.
  10. IC(integrated circuit)의 다이 상에 형성된 프로그래머블 인터커넥트에 커플링된 프로그래머블 로직을 갖는 상기 IC를 테스팅하는 방법으로서,
    상기 IC 상의 DAC(digital-to-analog converter)를 사용하여 복수의 트랜지스터들에 전압 신호들을 구동시키는 단계 ― 상기 트랜지스터들은 상기 IC의 상기 다이 상의 복수의 위치들에 배치되고 그리고 상기 프로그래머블 인터커넥트에 커플링됨 ―;
    상기 IC 상의 ADC(analog-to-digital converter)를 사용하여 상기 복수의 트랜지스터들 내의 유도 전류 신호들에 대한 응답으로 샘플들을 생성하는 단계;
    테스트 회로를 구현하기 위해 상기 IC의 상기 프로그래머블 로직을 구성하는 단계;
    상기 테스트 회로에서 상기 샘플들을 수신하는 단계; 및
    상기 샘플들로부터 상기 복수의 트랜지스터들에 대한 적어도 하나의 정전 특성을 도출하는 단계를 포함하는,
    IC를 테스팅하는 방법.
  11. 제 10 항에 있어서,
    상기 도출하는 단계 이전에, 상기 복수의 트랜지스터들에 상기 DAC 및 상기 ADC를 선택적으로 커플링하기 위해 상기 IC의 상기 프로그래머블 인터커넥트를 구성하는 단계를 더 포함하는,
    IC를 테스팅하는 방법.
  12. 제 10 항에 있어서,
    상기 IC가 분류되고 패키징된 후, 상기 구동하는 단계 및 상기 생성하는 단계를 수행하는 단계를 포함하는,
    IC를 테스팅하는 방법.
  13. 삭제
  14. 제 10 항에 있어서,
    상기 샘플들로부터 상기 복수의 트랜지스터들에 대한 상기 적어도 하나의 정전 특성을 도출하는 단계는 테스트 회로에 의해 수행되는,
    IC를 테스팅하는 방법.
  15. 제 14 항에 있어서,
    제 1 위치의 제 1 트랜지스터에 대한 제 1 샘플로부터 도출된 적어도 하나의 정전 특성의 제 1 측정치는, 제 2 위치의 제 2 트랜지스터에 대한 제 2 샘플로부터 도출된 적어도 하나의 정전 특성의 제 2 측정치와 비교하여 변동을 나타내는,
    IC를 테스팅하는 방법.
KR1020177011410A 2014-10-02 2015-09-23 Ic에서의 인-다이 트랜지스터 특성화 KR102482439B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/505,240 2014-10-02
US14/505,240 US10379155B2 (en) 2014-10-02 2014-10-02 In-die transistor characterization in an IC
PCT/US2015/051788 WO2016053720A1 (en) 2014-10-02 2015-09-23 In-die transistor characterization in an ic

Publications (2)

Publication Number Publication Date
KR20170067797A KR20170067797A (ko) 2017-06-16
KR102482439B1 true KR102482439B1 (ko) 2022-12-27

Family

ID=54249664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177011410A KR102482439B1 (ko) 2014-10-02 2015-09-23 Ic에서의 인-다이 트랜지스터 특성화

Country Status (6)

Country Link
US (1) US10379155B2 (ko)
EP (1) EP3201639B1 (ko)
JP (1) JP6570625B2 (ko)
KR (1) KR102482439B1 (ko)
CN (1) CN106796265B (ko)
WO (1) WO2016053720A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6554533B2 (ja) * 2015-03-02 2019-07-31 株式会社半導体エネルギー研究所 環境センサ
US10527503B2 (en) 2016-01-08 2020-01-07 Apple Inc. Reference circuit for metrology system
JP7377092B2 (ja) * 2019-12-16 2023-11-09 Ｔｏｗａ株式会社 統計データ生成方法、切断装置及びシステム
CN113866611B (zh) * 2021-10-25 2023-11-24 湖南进芯电子科技有限公司 用于dsp芯片电路可靠性的自动上下电测试系统及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103698A (ja) 2002-09-06 2004-04-02 Seiko Epson Corp 半導体装置およびトランジスタのしきい値補正方法
JP2012255749A (ja) 2011-06-10 2012-12-27 Denso Corp 半導体装置および半導体装置の測定方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561367A (en) * 1992-07-23 1996-10-01 Xilinx, Inc. Structure and method for testing wiring segments in an integrated circuit device
US6222212B1 (en) * 1994-01-27 2001-04-24 Integrated Device Technology, Inc. Semiconductor device having programmable interconnect layers
US5502333A (en) * 1994-03-30 1996-03-26 International Business Machines Corporation Semiconductor stack structures and fabrication/sparing methods utilizing programmable spare circuit
JP3164060B2 (ja) * 1998-05-13 2001-05-08 日本電気株式会社 閾値測定機能を備える半導体集積回路
US6169503B1 (en) * 1998-09-23 2001-01-02 Sandisk Corporation Programmable arrays for data conversions between analog and digital
US6137728A (en) * 1998-12-04 2000-10-24 Gatefield Corporation Nonvolatile reprogrammable interconnect cell with programmable buried source/drain in sense transistor
US6764867B1 (en) * 2001-01-19 2004-07-20 Vanguard International Semiconductor Corporation Reticle option layer detection method
JP2003338757A (ja) * 2002-05-22 2003-11-28 Sony Corp 集積回路、集積回路の試験装置、集積回路の試験方法、集積回路の試験方法のプログラム及び集積回路の試験方法のプログラムを記録した記録媒体。
US6789238B2 (en) * 2002-07-02 2004-09-07 Texas Instruments Incorporated System and method to improve IC fabrication through selective fusing
US7145344B2 (en) * 2002-10-25 2006-12-05 Xilinx, Inc. Method and circuits for localizing defective interconnect resources in programmable logic devices
US6939752B1 (en) * 2003-08-22 2005-09-06 Altera Corporation Apparatus and methods for integrated circuit with devices with body contact and devices with electrostatic discharge protection
US7138820B2 (en) * 2004-04-30 2006-11-21 Xilinx, Inc. System monitor in a programmable logic device
US20070237207A1 (en) * 2004-06-09 2007-10-11 National Semiconductor Corporation Beta variation cancellation in temperature sensors
US7227364B1 (en) * 2004-12-16 2007-06-05 Xilinx, Inc. Test circuit for and method of identifying a defect in an integrated circuit
US7343558B2 (en) * 2005-03-31 2008-03-11 Teradyne, Inc. Configurable automatic-test-equipment system
JP4980232B2 (ja) * 2005-11-02 2012-07-18 太陽誘電株式会社 システムインパッケージ
US7772093B2 (en) * 2007-10-26 2010-08-10 Xilinx, Inc. Method of and circuit for protecting a transistor formed on a die
US8415777B2 (en) * 2008-02-29 2013-04-09 Broadcom Corporation Integrated circuit with millimeter wave and inductive coupling and methods for use therewith
DE102008021564B4 (de) * 2008-04-30 2016-01-28 Globalfoundries Inc. Integrierte Schaltung mit mehreren Schaltungselementen mit geringerer Fehlanpassung
US7944225B2 (en) * 2008-09-26 2011-05-17 Formfactor, Inc. Method and apparatus for providing a tester integrated circuit for testing a semiconductor device under test
US8072234B2 (en) * 2009-09-21 2011-12-06 Tabula, Inc. Micro-granular delay testing of configurable ICs
US8659309B2 (en) 2010-01-26 2014-02-25 Scott Lawrence Howe Mixed signal integrated circuit, with built in self test and method
US8595561B1 (en) * 2010-10-27 2013-11-26 Xilinx, Inc. Integrated debugging within an integrated circuit having an embedded processor
US8615373B2 (en) 2011-01-06 2013-12-24 International Business Machines Corporation Voltage driver for a voltage-driven intelligent characterization bench for semiconductor
US8698516B2 (en) * 2011-08-19 2014-04-15 Altera Corporation Apparatus for improving performance of field programmable gate arrays and associated methods
US9500688B2 (en) 2012-09-20 2016-11-22 The United States Of America, As Represented By The Secretary Of The Navy Noise temperature extraction procedure for characterization of on-wafer devices
US9927392B2 (en) * 2014-08-14 2018-03-27 Nxp Usa, Inc. Sensing field effect transistor devices, systems in which they are incorporated, and methods of their fabrication

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103698A (ja) 2002-09-06 2004-04-02 Seiko Epson Corp 半導体装置およびトランジスタのしきい値補正方法
JP2012255749A (ja) 2011-06-10 2012-12-27 Denso Corp 半導体装置および半導体装置の測定方法

Also Published As

Publication number Publication date
US20160097805A1 (en) 2016-04-07
JP2017537459A (ja) 2017-12-14
CN106796265A (zh) 2017-05-31
JP6570625B2 (ja) 2019-09-04
EP3201639B1 (en) 2018-08-29
US10379155B2 (en) 2019-08-13
WO2016053720A1 (en) 2016-04-07
CN106796265B (zh) 2018-08-07
KR20170067797A (ko) 2017-06-16
EP3201639A1 (en) 2017-08-09

Similar Documents

Publication Publication Date Title
CN107408940B (zh) 具有降低的栅致漏极泄漏电流的模拟开关
KR102482439B1 (ko) Ic에서의 인-다이 트랜지스터 특성화
US9046573B1 (en) Addressable test arrays for characterizing integrated circuit device parameters
JP5501103B2 (ja) 複数のデバイスを試験するための試験装置、方法および半導体ウェーハ・レベル試験デバイス
US9632126B2 (en) Circuit of measuring leakage current in a semiconductor integrated circuit
KR101509437B1 (ko) 감소된 전류 누설을 갖는 반도체 장치 시험 시스템
US20100321042A1 (en) Configurable psro structure for measuring frequency dependent capacitive loads
US7512509B2 (en) M1 testable addressable array for device parameter characterization
JPH03274478A (ja) テスト装置及び方法
JP3726711B2 (ja) 半導体装置
JP2008058313A (ja) 漏れ電流測定方法及び装置
US9000812B1 (en) Current steering with independent biasing between bleed and steering circuitry
US6530068B1 (en) Device modeling and characterization structure with multiplexed pads
Simicic et al. Advanced MOSFET variability and reliability characterization array
US8146036B1 (en) Circuit for and method of determining a process corner for a CMOS device
Shvetsov-Shilovskiy et al. Automated I–V measurement system for CMOS SOI transistor test structures
US8766701B1 (en) Analog multiplexing with independent power supplies
US20120081141A1 (en) On-Chip Delay Measurement Through a Transistor Array
US9520880B2 (en) Configurable analog front ends for circuits with substantially gate enclosed inner electrode MOSFET switch
TW201806323A (zh) 具有背閘極切換之半導體結構
US7708460B1 (en) Method and apparatus for measuring temperature on a silicon device
JP5919947B2 (ja) 半導体素子の測定方法及び半導体素子の測定装置
JP5382544B2 (ja) 半導体集積回路および半導体集積回路に対するゲートスクリーニング試験の方法
US9720026B1 (en) Radiation hardened chip level integrated recovery apparatus, methods, and integrated circuits
Ketchen et al. Addressable arrays implemented with one metal level for MOSFET and resistor variability characterization

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant