KR102474163B1 - 실리사이드화에 의한 금속-함유 막들의 부피 팽창 - Google Patents

실리사이드화에 의한 금속-함유 막들의 부피 팽창 Download PDF

Info

Publication number
KR102474163B1
KR102474163B1 KR1020207010354A KR20207010354A KR102474163B1 KR 102474163 B1 KR102474163 B1 KR 102474163B1 KR 1020207010354 A KR1020207010354 A KR 1020207010354A KR 20207010354 A KR20207010354 A KR 20207010354A KR 102474163 B1 KR102474163 B1 KR 102474163B1
Authority
KR
South Korea
Prior art keywords
self
metal
aligned
feature
film
Prior art date
Application number
KR1020207010354A
Other languages
English (en)
Other versions
KR20200040916A (ko
Inventor
서스미트 싱하 로이
스리니바스 간디코타
아비지트 바수 말릭
암리타 비. 멀릭
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20200040916A publication Critical patent/KR20200040916A/ko
Application granted granted Critical
Publication of KR102474163B1 publication Critical patent/KR102474163B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

자기-정렬 구조를 생성하는 방법들이 설명된다. 방법들은, 기판 피처에 금속-함유 막을 형성하고, 금속-함유 막을 실리사이드화시켜서, 금속 실리사이드를 포함하는 자기-정렬 구조를 형성하는 단계를 포함한다. 일부 실시예들에서, 자기-정렬 구조의 형성의 레이트가 제어된다. 일부 실시예들에서, 자기-정렬 구조를 형성하기 위한 금속-함유 막의 부피 팽창의 양이 제어된다. 자기-정렬 비아들을 형성하는 방법들이 또한 설명된다.

Description

실리사이드화에 의한 금속-함유 막들의 부피 팽창
[0001] 본 개시내용은 일반적으로, 박막들을 증착 및 프로세싱하는 방법들에 관한 것이다. 특히, 본 개시내용은 자기-정렬 구조들을 생성하기 위한 프로세스들에 관한 것이다.
[0002] 자기-정렬 금속 옥사이드 필러(pillar)들은 갭-충전된 금속 막들의 산화를 통해 형성될 수 있다. 금속이 트렌치들 또는 홀들의 구조 상에 증착된 후에 산화되어 금속 옥사이드들이 형성된다. 산화 동안의 부피 팽창은 트렌치들 또는 홀들 밖으로 필러를 밀어낸다. 필러들은 금속으로부터만 상향식으로 선택적으로 성장된다.
[0003] 그러나, 금속 옥사이드 컬럼(column)들을 형성하기 위한 금속의 부피 팽창의 양 및 레이트로 인해, 이 프로세스를 사용하는 데 있어서 일부 난제들이 있다. 첫 번째로, 응력의 급속한 변화들은 때때로 고유 구조의 열화를 초래한다. 이는 CD가 작은 경우 높은 컬럼들의 휨을 초래할 수 있다. 두 번째로, 부피의 급속한 변화는 때때로 금속 옥사이드 필러와 기판 사이의 접착 문제들을 초래한다. 세 번째로, 잔여의 산화되지 않은 금속이 종종 트렌치의 최하부에 남아 있다.
[0004] 자기-정렬 구조들을 생성하기 위한 대안적인 방법들이 본 기술 분야에 필요하다. 더 구체적으로, 더 느린 형성 레이트 및 팽창의 양을 제공하는, 자기-정렬 컬럼들 및 구조들을 생성하기 위한 대안적인 방법들이 본 기술 분야에 필요하다.
[0005] 본 개시내용의 하나 이상의 실시예들은 자기-정렬 구조들을 생성하기 위한 방법들에 관한 것이다. 방법들은 적어도 하나의 피처(feature)가 내부에 형성된 기판 표면을 갖는 기판을 제공하는 단계를 포함한다. 적어도 하나의 피처는 기판 표면으로부터 기판 내로 일정 거리만큼 연장되고, 측벽 및 최하부를 갖는다. 금속-함유 막이 적어도 하나의 피처 외부에 형성되지 않고, 적어도 하나의 피처 내에 형성된다. 금속-함유 막은, 적어도 하나의 피처로부터 팽창하는 금속 실리사이드의 자기-정렬 구조를 형성하기 위해, 실리콘 전구체에 노출된다.
[0006] 본 개시내용의 부가적인 실시예들은 자기-정렬 구조를 생성하기 위한 방법들에 관한 것이다. 방법들은 적어도 하나의 피처가 내부에 형성된 기판 표면을 갖는 기판을 제공하는 단계를 포함한다. 적어도 하나의 피처는 기판 표면으로부터 기판 내로 일정 거리만큼 연장되고, 측벽 및 최하부를 갖는다. 텅스텐 막이 기판 표면 상에 그리고 적어도 하나의 피처에 형성된다. 텅스텐 막은 적어도 하나의 피처 외부에서 기판 표면으로부터 제거된다. 텅스텐 막은, 미리 결정된 레이트로 적어도 하나의 피처로부터 팽창하는 텅스텐 실리사이드의 자기-정렬 구조를 형성하기 위해, 실리콘 전구체 및 수소에 노출된다. 자기-정렬 구조는 피처 내의 텅스텐 막의 약 2배의 부피를 갖는다.
[0007] 본 개시내용의 추가적인 실시예들은 자기-정렬 비아(via)를 생성하기 위한 방법들에 관한 것이다. 방법들은 적어도 하나의 피처가 내부에 형성된 기판 표면을 갖는 기판을 제공하는 단계를 포함한다. 적어도 하나의 피처는 기판 표면으로부터 기판 내로 일정 거리만큼 연장되고, 측벽 및 최하부를 갖는다. 텅스텐 막이 기판 표면 상에 그리고 적어도 하나의 피처에 형성된다. 텅스텐 막은 적어도 하나의 피처 외부에서 기판 표면으로부터 제거된다. 텅스텐 막은, 미리 결정된 레이트로 적어도 하나의 피처로부터 팽창하는 텅스텐 실리사이드의 자기-정렬 구조를 형성하기 위해, 실리콘 전구체에 노출된다. 자기-정렬 구조 주위에 재료가 증착된다. 자기-정렬 구조가 수소 플라즈마 및 금속 플루오라이드 에천트에 노출되어, 자기-정렬 구조가 제거되고, 자기-정렬 비아가 형성된다.
[0008] 본 개시내용의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로, 여기서 간략히 요약된 본 개시내용의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 개시내용의 단지 전형적인 실시예들을 예시하는 것이므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 개시내용이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0009] 도 1은 본 개시내용의 하나 이상의 실시예들에 따른 기판 피처의 단면도를 도시한다.
[0010] 도 2a 내지 도 2c는 본 개시내용의 하나 이상의 실시예들에 따른 자기-정렬 구조 형성 프로세스의 개략적인 단면도를 도시한다.
[0011] 본 개시내용의 여러 예시적인 실시예들을 설명하기 전에, 본 개시내용이 다음의 설명에서 제시되는 구성 또는 프로세스 단계들의 세부사항들로 제한되지 않는다는 것이 이해되어야 한다. 본 개시내용은 다른 실시예들로 이루어질 수 있고, 그리고 다양한 방식들로 실시 또는 수행될 수 있다.
[0012] 본원에서 사용되는 바와 같은 "기판"은 제작 프로세스 동안 막 프로세싱이 수행되는 임의의 기판 또는 기판 상에 형성된 재료 표면을 지칭한다. 예컨대, 프로세싱이 수행될 수 있는 기판 표면은, 애플리케이션에 따라, 재료들, 이를테면 실리콘, 실리콘 옥사이드, 스트레인드 실리콘(strained silicon), SOI(silicon on insulator), 탄소 도핑된 실리콘 옥사이드들, 비정질 실리콘, 도핑된 실리콘, 게르마늄, 갈륨 비소, 유리, 사파이어, 및 임의의 다른 재료들, 이를테면 금속들, 금속 나이트라이드들, 금속 합금들, 및 다른 전도성 재료들을 포함한다. 기판들은 반도체 웨이퍼들을 포함한다(그러나 이에 제한되지는 않음). 기판들은 기판 표면을 폴리싱, 에칭, 환원, 산화, 수산화, 어닐링, UV 경화, e-빔 경화, 및/또는 베이킹하기 위한 전처리 프로세스에 노출될 수 있다. 기판 그 자체의 표면에 대한 직접적인 막 프로세싱에 부가하여, 본 개시내용에서, 개시되는 막 프로세싱 단계들 중 임의의 단계는 또한, 아래에서 더 상세히 개시되는 바와 같이 기판 상에 형성된 하층에 대해 수행될 수 있고, "기판 표면"이라는 용어는, 문맥상 표시되는 바와 같이, 그러한 하층을 포함하도록 의도된다. 따라서, 예컨대, 막/층 또는 부분적인 막/층이 기판 표면 상에 증착된 경우, 새롭게 증착된 막/층의 노출된 표면이 기판 표면이 된다.
[0013] 본 개시내용의 하나 이상의 실시예들은 자기-정렬 구조들을 형성하기 위한 방법들에 관한 것이다. 본 개시내용의 실시예들은 유리하게, 부피 팽창의 제어되는 양 및/또는 제어되는 레이트로 금속-함유 막으로부터 자기-정렬 구조들을 형성하는 방법들을 제공한다. 본 개시내용의 일부 실시예들은 유리하게, 자기-정렬 비아를 생성하기 위해 자기-정렬 구조를 제거하는 방법들을 제공한다.
[0014] 본 개시내용의 하나 이상의 실시예들은, 더 느리게 생성되고 그리고/또는 더 적은 부피 팽창을 갖는 자기-정렬 구조들을 생성하기 위한 방법들을 제공한다. 이론에 의해 구속되는 것은 아니지만, 이들 실시예들은 기판에 대한 더 양호한 접착 및 기판으로부터 똑바로 위로(straight up) 이루어지는 성장을 나타내는 구조들을 제공한다.
[0015] 도 1은 피처(110)를 갖는 기판(100)의 부분 단면도를 도시한다. 도면들이 예시적인 목적들을 위해 단일 피처를 갖는 기판들을 도시하지만, 당업자는 하나 초과의 피처가 존재할 수 있다는 것을 이해할 것이다. 피처(110)의 형상은 트렌치들 및 원통형 비아들을 포함하는(그러나 이에 제한되지는 않음) 임의의 적합한 형상일 수 있다. 특정 실시예들에서, 피처(110)는 트렌치이다. 이와 관련하여 사용되는 바와 같이, "피처"라는 용어는 임의의 의도적 표면 불규칙을 의미한다. 피처들의 적합한 예들은, 최상부, 2개의 측벽들 및 최하부를 갖는 트렌치들, 별개의 최하부 없이 최상부, 2개의 측벽들을 갖는 밸리들, 및 최하부가 개방되어 있고 표면으로부터 하방으로 연장되는 측벽들을 갖는 비아들을 포함한다(그러나 이에 제한되지는 않음). 피처들은 임의의 적합한 종횡비(피처의 깊이 대 피처의 폭의 비율)를 가질 수 있다. 일부 실시예들에서, 종횡비는 약 5:1, 10:1, 15:1, 20:1, 25:1, 30:1, 35:1, 또는 40:1 이상이다.
[0016] 기판(100)은 최상부 표면(120)을 갖는다. 적어도 하나의 피처(110)는 최상부 표면(120)에 개구를 형성한다. 피처(110)는 최상부 표면(120)으로부터 깊이(D)까지 최하부 표면(112)으로 연장된다. 피처(110)는 제1 측벽(114) 및 제2 측벽(116)을 가지며, 제1 측벽(114) 및 제2 측벽(116)은 피처(110)의 폭(W)을 정의한다. 측벽들과 최하부에 의해 형성된 개방 영역은 또한, 갭이라고 지칭된다.
[0017] 도 2a 내지 도 2c를 참조하면, 기판(200)이 프로세싱을 위해 제공된다. 기판(200)은 도 1에 도시된 기판(100)과 유사하다. 이와 관련하여 사용되는 바와 같이, "제공된다"라는 용어는 기판이 추가적인 프로세싱을 위한 포지션 또는 환경에 배치되는 것을 의미한다. 도 2a에 예시된 기판(200)은 제1 표면 재료(250) 및 제2 표면 재료(260)를 갖는다. 제1 표면 재료(250)와 제2 표면 재료(260)는 기판(200) 상의 동일하거나 또는 상이한 표면 재료들일 수 있다. 피처(210)가 형성되며, 이의 최하부(212)는 제1 표면 재료(250)이고, 측벽들(214, 216) 및 최상부 표면(220)은 제2 표면 재료(260)이다.
[0018] 피처(210)의 최하부와 벽들 및 최상부 표면(220) 상에 막(230)이 형성된다. 막들(230)은, 화학 기상 증착, 플라즈마-강화 화학 기상 증착, 원자 층 증착, 플라즈마-강화 원자 층 증착, 및/또는 물리 기상 증착을 포함하는(그러나 이에 제한되지는 않음) 임의의 적합한 프로세스에 의해 형성된 임의의 적합한 막일 수 있다. 일부 실시예들에서, 막(230)은 원자 층 증착 또는 플라즈마-강화 원자 층 증착에 의해 형성된다.
[0019] 일부 실시예들에서, 막(230)은 적어도 하나의 피처(210) 상에 등각적으로 형성된다. 본원에서 사용되는 바와 같이, "등각" 또는 "등각적으로"라는 용어는, 막의 평균 두께에 대하여 1% 미만의 변동을 갖는 두께로, 노출된 표면들에 접착되어 그 노출된 표면들을 균일하게 덮는 층을 지칭한다. 예컨대, 1000 Å 두께의 막은 10 Å 미만의 두께 변동들을 가질 것이다. 이러한 두께 및 변동은 오목부들의 에지들, 코너들, 측면들, 및 최하부를 포함한다. 예컨대, 본 개시내용의 다양한 실시예들에서 ALD에 의해 증착된 등각 층은 복잡한 표면들 상에 본질적으로 균일한 두께의 증착 구역에 걸친 커버리지를 제공할 것이다.
[0020] 일부 실시예들에서, 막(230)은 약 25 Å 내지 약 200 Å의 범위, 또는 약 50 Å 내지 약 150 Å의 범위의 두께로 증착된다. 하나 이상의 실시예들에서, 막(230)이 증착되고, 막에 심(seam)이 실질적으로 형성되지 않는다. 피처가 막으로 충전되기 전에, 피처(210)의 최상부 부분 상에서 막의 두께가 닫히는 경우 심의 형성이 발생된다. 일부 실시예들에서, 기판 표면은 적어도 하나의 피처의 측벽들 사이에 심을 갖는 막을 갖는다. 이와 관련하여 사용되는 바와 같이, "사이"라는 용어는 피처의 측벽과 심 사이에서 심의 양 측에 일부 막이 있는 것을 의미한다. 심은 정확히 측벽들의 중앙에 있는 것으로 제한되지 않는다.
[0021] 일부 실시예들에서, 막(230)은 연속 막이다. 본원에서 사용되는 바와 같이, "연속"이라는 용어는, 증착된 층의 아래에 놓인 재료를 드러내는 갭들 또는 베어 스폿들 없이, 전체 노출된 표면을 덮는 층을 지칭한다. 연속 층은 막의 총 표면적의 약 1% 미만의 표면적을 갖는 갭들 또는 베어 스폿들을 가질 수 있다.
[0022] 일부 실시예들에서, 막(230)은 피처(210) 내에 실질적으로 심이 없이 형성된다. 일부 실시예들에서, 피처(210)의 폭 내에 심이 형성될 수 있다. 심은 피처(210)의 벽들(214, 216) 사이에 형성되는 임의의 갭, 공간, 또는 공극일 수 있다.
[0023] 막(230)은 임의의 적합한 금속 함유 재료일 수 있다. 일부 실시예들에서, 막(230)은 금속 막이다. 일부 실시예들에서, 막(230)은 금속-함유 막이다. 본 개시내용 및 첨부된 청구항들의 목적들을 위해, 금속-함유 막은 금속 종을 함유하는 임의의 막이다. 금속-함유 막은 금속 원자들로만 구성될 수 있다. 금속-함유 막은 금속 원자들 및 다른 원자들(예컨대, 산소, 질소, 탄소, 붕소)로 구성될 수 있다.
[0024] 적합한 금속-함유 막들은 금속 막의 유도체들을 포함한다. 금속 막의 적합한 유도체들은 나이트라이드, 보라이드, 카바이드, 옥시나이트라이드, 옥시보라이드, 옥시카바이드, 카보나이트라이드, 보로카바이드, 보로나이트라이드, 보로카보나이트라이드, 보로옥시카보나이트라이드, 옥시카보나이트라이드, 보로옥시카바이드, 및 보로옥시나이트라이드를 포함한다(그러나 이에 제한되지는 않음). 당업자는 증착된 금속-함유 막이 금속-함유 막에서 비-화학량론적 양의 원자들을 가질 수 있음을 이해할 것이다.
[0025] 당업자는 금속 함유 막이 비-화학량론적 양의 원자들을 가질 수 있다는 것을 이해할 것이다. 예컨대, WN으로서 지정된 막은 상이한 양들의 텅스텐 및 질소를 가질 수 있다. 예컨대, WN 막은 90 원자%의 텅스텐일 수 있다. 텅스텐 나이트라이드 막을 설명하기 위한 WN의 사용은 막이 텅스텐 및 질소 원자들을 포함하는 것을 의미하며, 막을 특정 조성으로 제한하는 것으로 이해되지 않아야 한다. 일부 실시예들에서, 막은 지정된 원자들을 필수적으로 포함한다. 예컨대, WN을 필수적으로 포함하는 막은 막의 조성이 약 95%, 98%, 99%, 또는 99.5% 이상의 텅스텐 및 질소 원자들인 것을 의미한다.
[0026] 일부 실시예들에서, 막(230)은, Co, Mo, W, Ta, Ti, Ru, Rh, Cu, Fe, Mn, V, Nb, Hf, Zr, Y, Al, Sn, Cr, Os, U, 또는 La 중 하나 이상을 포함한다. 일부 실시예들에서, 막(230)은, Co, Mo, W, Ta, Ti, Ru, Rh, Cu, Fe, Mn, V, Nb, Hf, Zr, Y, Al, Sn, Cr, Os, U, 및/또는 La 중 하나 이상을 배제한다. 일부 실시예들에서, 막(230)은 텅스텐을 포함한다. 일부 실시예들에서, 막은 텅스텐을 필수적으로 포함한다.
[0027] 도 2b에서, 최상부 표면(220)으로부터 막(230)이 제거되고, 그에 따라, 막(230)은 전체적으로 피처(210) 내에 포함된다. 막(230)은 임의의 적합한 에칭 프로세스에 의해 제거될 수 있다. 일부 실시예들에서, 막(230)은 화학-기계적 평탄화(CMP) 프로세스에 의해 제거된다.
[0028] 일부 실시예들에서, 실질적으로 모든 막(230)이 피처(210) 내에 형성된다. 이와 관련하여 사용되는 바와 같이, "실질적으로 모든"이라는 용어는, 중량 기반으로, 막의 약 95%, 98%, 또는 99% 이상이 피처(210) 내에 형성되는 것을 의미한다.
[0029] 일부 실시예들에서, 막(230)은 피처(210) 내에 선택적으로 증착되고, 기판의 최상부 표면(220) 상에는 증착되지 않는다. 이들 실시예들에서, 기판(200)은 도 2a와 같이 나타나지 않고 도 1로부터 도 2b로 이어지게 되도록 프로세싱될 것이다. 제1 표면 재료(250) 및 제2 표면 재료(260)의 조성들은 다른 표면에 비하여 하나의 표면 상에 막(230)을 선택적으로 증착할 수 있게 하도록 선택될 수 있다.
[0030] 일부 실시예들에서, 방법은 피처(210)의 깊이 이하의 높이(H)까지 트렌치 내에 막(230)을 선택적으로 증착하는 단계를 포함한다. 일 실시예에서, 막(230)은 트렌치의 부피의 적어도 10%를 충전한다. 다른 실시예들에서, 막(230)은 트렌치의 부피의 적어도 15%, 20%, 25%, 30%, 35%, 40%, 45%, 50%, 55%, 60%, 65%, 70%, 75%, 80%, 85%, 90%, 95%, 또는 100%를 충전한다. 일부 실시예들에서, 피처(210)에 증착된 막(230)은 피처(210)의 깊이의 약 98%, 95%, 90%, 80%, 70%, 60%, 또는 50% 이하의 높이(H)를 갖는다.
[0031] 도 2c에 도시된 바와 같이, 프로세싱 방법은 막(230)을 처리하여 막 재료 부피를 팽창시켜서, 자기-정렬 구조(240)를 제공하는 단계를 더 포함한다. 자기-정렬 구조(240)는 기판의 최상부 표면(220)을 넘어서 연장된다. 자기-정렬 구조(240)는 금속 실리사이드를 포함한다. 이와 관련하여, 금속 실리사이드는 금속 원자들 및 실리콘 원자들을 포함한다. 일부 실시예들에서, 자기-정렬 구조(240)의 금속 실리사이드는 또한, 다른 원자들을 포함할 수 있다. 일부 실시예들에서, 자기-정렬 구조(240)는 기판의 최상부 표면(220)에 실질적으로 직교한다.
[0032] 금속-함유 막들에 사용하는 데 적합한 금속들은, 2 초과, 2.25 초과, 또는 2.5 초과의 필링-베드워스 비(Pilling-Bedworth ratio)를 갖는 금속들을 포함한다(그러나 이에 제한되지는 않음). 필링-베드워스 비는 금속 실리사이드의 단위 셀(elementary cell)의 부피 대 대응하는 금속-함유 막(이 금속-함유 막으로부터 금속 실리사이드가 형성됨)의 단위 셀의 부피의 비율을 지칭한다. 필링-베드워스 비는 V실리사이드/V금속으로서 정의되며, 여기서, V는 부피이다. 금속 실리사이드의 필링-베드워스 비를 결정하기 위해, V실리사이드는 금속 실리사이드의 분자 질량에 금속 실리사이드의 밀도를 곱한 것과 같고, V금속은 금속 실리사이드의 하나의 분자당 금속의 원자들의 수에 금속의 원자 질량을 곱하고 금속 실리사이드의 밀도를 곱한 것과 같다. 그러한 막들의 예들은, Co, Mo, W, Ta, Ti, Ru, Rh, Cu, Fe, Mn, V, Nb, Hf, Zr, Y, Al, Sn, Cr, Os, U, 및/또는 La 중 하나 이상을 포함한다. 일부 실시예들에서, 금속은, 1.5 초과, 1.75 초과, 2.0 초과, 2.25 초과, 또는 2.5 초과의 필링-베드워스 비를 갖는다. 일부 특정 실시예들에서, 금속은 텅스텐을 배제한다.
[0033] 일부 실시예들에서, 자기-정렬 구조의 부피는 막의 부피의 1.25배 초과, 1.5배 초과, 1.6배 초과, 1.7배 초과, 1.75배 초과, 1.8배 초과, 1.9배 초과, 2.0배 초과, 또는 2.5배 초과이다. 일부 실시예들에서, 자기-정렬 구조의 부피는 막의 부피의 3.0배 미만, 2.5배 미만, 2.0배 미만, 1.9배 미만, 1.8배 미만, 1.75배 미만, 1.7배 미만, 1.6배 미만, 또는 1.5배 미만이다. 일부 실시예들에서, 자기-정렬 구조의 부피는 피처(210) 내의 막의 부피의 1배 초과 내지 2배 미만의 범위이다.
[0034] 막(230)의 팽창은 약 10% 내지 약 500%의 범위, 또는 약 25% 내지 약 200%의 범위, 또는 약 50% 내지 약 150%의 범위일 수 있다. 일부 실시예들에서, 막(230)은 약 10%, 20%, 25%, 50% 75%, 또는 100% 이상의 양만큼 팽창한다. 일부 실시예들에서, 막(230)은 약 75% 내지 약 125%의 범위의 양으로 팽창한다. 하나 이상의 실시예들에서, 막을 처리하는 것은, 적어도 10%, 20%, 30%, 40%, 50%, 60%, 70%, 80%, 90%, 100%, 150%, 200%, 250%, 300%, 350%, 또는 400%만큼 부피가 증가되게 한다. 복수의 피처들이 막(230)으로 충전될 때, 복수의 자기-정렬 구조들(240)이 자기-정렬 구조들을 제공하도록 형성될 수 있다. 일부 실시예들에서, 이들 자기-정렬 구조들은 마스크를 사용하지 않고 패턴으로서 작용할 수 있다.
[0035] 막(230)을 처리하는 것은 막을 실리사이드화시키는 것을 포함한다. 일부 실시예들에서, 막(230)을 처리하는 것은 실리콘 전구체에 막을 노출시키는 것을 포함한다. 실리콘 전구체는, 금속 및 실리콘을 포함하는 막을 생성하는 임의의 적합한 반응물일 수 있다. 일부 실시예들에서, 실리콘 전구체는, 실란, 디실란, 트리실란, 테트라실란, 펜타실란, 헥사실란, 트리메틸 실란, 트리메틸실릴 치환기들을 갖는 화합물들, 및 이들의 조합들 중 하나 이상을 포함한다. 일부 실시예들에서, 팽창은 열 실리사이드화, 플라즈마 강화 실리사이드화, 원격 플라즈마 실리사이드화, 마이크로파, 및 라디오-주파수(예컨대, ICP, CCP)를 포함한다. 일부 실시예들에서, 실리콘 전구체는, 트리메틸실란, 실란, 디실란, 트리실란, 테트라실란, 고차 실란, 디클로로실란, 트리클로로실란, 또는 트리실릴아민 중 하나 이상을 포함한다. 일부 실시예들에서, 막은 실리콘 전구체의 플라즈마에 노출된다.
[0036] 실리콘 전구체는, 예컨대, 막의 조성, 실리콘 전구체, 도핑제(doping agent), 팽창의 미리 결정된 레이트, 또는 부피 팽창의 미리 결정된 양에 따라, 임의의 적합한 유량으로 프로세싱 챔버에 공급될 수 있다. 일부 실시예들에서, 실리콘 전구체는 약 100 sccm 내지 약 2000 sccm의 범위의 유량으로 제공된다. 일부 실시예들에서, 실리콘 전구체는 약 500 sccm의 유량으로 제공된다.
[0037] 막(230)을 처리하는 것은, 예컨대, 막의 조성, 실리콘 전구체, 도핑제, 팽창의 미리 결정된 레이트, 또는 부피 팽창의 미리 결정된 양에 따라, 임의의 적합한 압력으로 발생할 수 있다. 일부 실시예들에서, 막 팽창은 약 1 torr 내지 약 40 torr의 범위의 압력으로 발생한다. 일부 실시예들에서, 팽창은 약 1 torr, 5 torr, 10 torr, 20 torr, 25 torr, 30 torr, 또는 35 torr 이상의 압력으로 발생한다. 일부 실시예들에서, 팽창은 약 40 torr, 35 torr, 30 torr, 25 torr, 20 torr, 10 torr, 또는 5 torr 이하의 압력으로 발생한다. 일부 실시예들에서, 팽창은 약 5 torr의 압력으로 발생한다.
[0038] 일부 실시예들에서, 막(230)을 처리하는 것은 플라즈마 소스를 활용할 수 있다. 플라즈마는 원격으로 또는 프로세싱 챔버 내에서 생성될 수 있다. 플라즈마는 ICP(inductively coupled plasma) 또는 CCP(conductively coupled plasma)일 수 있다. 처리는, 예컨대, 막의 조성, 실리콘 전구체, 도핑제, 팽창의 미리 결정된 레이트, 또는 부피 팽창의 미리 결정된 양에 따라, 임의의 적합한 전력으로 발생할 수 있다. 일부 실시예들에서, 막 팽창은 약 2 kW 내지 약 10 kW의 범위의 플라즈마 전력을 활용한다. 일부 실시예들에서, 팽창은 약 2 kW, 5 kW, 또는 8 kW 이상의 플라즈마 전력을 활용한다. 일부 실시예들에서, 팽창은 약 10 kW, 8 kW, 또는 5 kW 이하의 플라즈마 전력을 활용한다. 일부 실시예들에서, 팽창은 약 10 kW의 플라즈마 전력을 활용한다.
[0039] 일부 실시예들에서, 막(230)을 처리하는 것은 마이크로파 또는 라디오 주파수를 활용할 수 있다. 처리는, 예컨대, 막의 조성, 실리콘 전구체, 도핑제, 팽창의 미리 결정된 레이트, 또는 부피 팽창의 미리 결정된 양에 따라, 임의의 적합한 주파수로 발생할 수 있다. 일부 실시예들에서, 막 팽창은 약 2 MHz 내지 약 100 MHz의 범위의 주파수를 활용한다. 일부 실시예들에서, 팽창은 약 2 MHz, 5 MHz, 10 MHz, 13.56 MHz, 25 MHz, 30 MHz, 40 MHz, 50 MHz, 60 MHz, 75 MHz, 또는 100 MHz 이상의 주파수를 활용한다. 일부 실시예들에서, 팽창은 약 100 MHz, 90 MHz, 75 MHz, 50 MHz, 40 MHz, 30 MHz, 25 MHz, 10 MHz, 또는 5 MHz 이하의 주파수를 활용한다. 일부 실시예들에서, 팽창은 약 13.56 MHz의 주파수를 활용한다.
[0040] 일부 실시예들에서, 막은 도핑된 금속 실리사이드를 형성하기 위해 도핑제로 처리된다. 일부 실시예들에서, 막은 실리콘 전구체에 노출되기 전에 도핑제에 노출된다. 일부 실시예들에서, 막은 실리콘 전구체에 노출된 후에 도핑제에 노출된다. 일부 실시예들에서, 막은 실리콘 전구체에 노출되는 것과 동시에 도핑제에 노출된다.
[0041] 일부 실시예들에서, 도핑된 금속 실리사이드는 탄소(MSiC), 질소(MSiN), 또는 산소(MSiO)를 포함한다. 일부 실시예들에서, 도핑제는 에틴 또는 에탄을 포함하며, 도핑된 금속 실리사이드는 금속 카보실리사이드(MSiC)이다. 일부 실시예들에서, 도핑제는 암모니아, 또는 질소 및 수소 가스들의 혼합물을 포함하며, 도핑된 금속 실리사이드는 금속 니트로실리사이드(MSiN)이다. 일부 실시예들에서, 도핑제는 산소를 포함하며, 도핑된 금속 실리사이드는 금속 옥시실리사이드(MSiO)이다.
[0042] 막(230)을 처리하는 것은, 예컨대, 막의 조성, 실리콘 전구체, 도핑제, 팽창의 미리 결정된 레이트, 또는 부피 팽창의 미리 결정된 양에 따라, 임의의 적합한 온도로 발생할 수 있다. 일부 실시예들에서, 막 팽창은 약 200 ℃ 내지 약 600 ℃의 범위의 온도로 발생한다. 일부 실시예들에서, 팽창은 약 200 ℃, 300 ℃, 350 ℃, 400 ℃, 450 ℃, 500 ℃, 또는 550 ℃ 이상의 온도로 발생한다. 일부 실시예들에서, 팽창은 약 600 ℃, 500 ℃, 450 ℃, 400 ℃, 350 ℃, 300 ℃, 또는 250 ℃ 이하의 온도로 발생한다.
[0043] 일부 실시예들에서, 자기-정렬 구조를 형성하기 위한 막의 팽창의 레이트가 제어된다. 일부 실시예들에서, 팽창의 양이 제어된다.
[0044] 일부 실시예들에서, 팽창의 양 또는 레이트는 실리콘 전구체와 함께 수소 가스를 공동-유동시킴으로써 제어된다. 이론에 의해 구속되는 것은 아니지만, 수소 가스에 기판을 노출시키는 것은, 경합 역 반응을 촉진하고 그리고/또는 반응 생성물을 도입하여 반응의 평형을 시프트함으로써 반응을 느리게 하는 것으로 여겨진다.
[0045] 수소 가스는, 예컨대, 막의 조성, 실리콘 전구체, 도핑제, 팽창의 미리 결정된 레이트, 또는 부피 팽창의 미리 결정된 양에 따라, 임의의 적합한 유량으로 프로세싱 챔버에 공급될 수 있다. 일부 실시예들에서, 수소 가스는 0 sccm 초과 내지 약 5000 sccm의 범위의 유량으로 제공된다. 일부 실시예들에서, 수소 가스는 약 1000 sccm의 유량으로 제공된다.
[0046] 일부 실시예들에서, 팽창의 양 또는 레이트는 수소 플라즈마 소스에 자기-정렬 구조를 노출시킴으로써 제어된다. 이론에 의해 구속되는 것은 아니지만, 수소 플라즈마가 자기-정렬 구조로부터 실리콘 원자들을 제거하고, 자기-정렬 구조의 부피를 팽창 전의 막의 부피 쪽으로 되돌리는 것으로 여겨진다.
[0047] 도 2c에 도시된 바와 같이, 팽창 동안, 막(230)이 피처(210)로부터 똑바로 위로 성장되도록, 피처 형상의 충실도(fidelity)가 피처의 최상부 상에서 유지된다. 이와 관련하여 사용되는 바와 같이, "똑바로 위로"는 팽창된 막(240)의 측부들이 피처(210)의 측벽(214, 216)과 실질적으로 동일 평면에 있는 것을 의미한다. 측벽(214)과 표면의 접합부에 형성된 각도가 ±10°인 경우, 그 표면은 측벽(214)과 동일 평면에 있다. 이와 관련하여, 피처로부터 "똑바로 위로" 연장되는 팽창된 막은, 측벽들이 최상부 표면에 수직인 경우, 기판의 최상부 표면에 직교하는 것으로 설명될 수 있다.
[0048] 일부 실시예들에서, 자기-정렬 구조를 형성한 후에, 자기-정렬 구조 주위에 재료가 증착되고, 그리고 자기-정렬 구조가 제거되어 자기-정렬 비아가 형성된다. 증착되는 재료는 임의의 적합한 재료일 수 있다. 일부 실시예들에서, 증착되는 재료는 유전체 재료이다. 일부 실시예들에서, 증착되는 재료는 제1 표면 재료(250)와 동일하다. 일부 실시예들에서, 증착되는 재료는 ILD(inter-layer dielectric)이다.
[0049] 일부 실시예들에서, 자기-정렬 구조는 에천트에 자기-정렬 구조를 노출시킴으로써 제거된다. 일부 실시예들에서, 에천트는 금속 할라이드 에천트이다. 일부 실시예들에서, 에천트는 WCl5를 포함한다. 일부 실시예들에서, 에천트는 금속 플루오라이드 에천트이다. 일부 실시예들에서, 에천트는 WF6를 포함한다. 일부 실시예들에서, 자기-정렬 구조는 에천트와 수소 플라즈마 둘 모두에 구조를 노출시킴으로써 제거된다.
[0050] 일부 실시예들은 선택적인 처리 프로세스를 포함한다. 처리 프로세스는 막의 일부 파라미터를 개선하기 위해 막(230)을 처리한다. 일부 실시예들에서, 처리 프로세스는 막을 어닐링하는 것을 포함한다. 일부 실시예들에서, 처리는 증착 및/또는 산화를 위해 사용된 프로세스 챔버와 동일한 프로세스 챔버에서 인-시튜 어닐링에 의해 수행될 수 있다. 적합한 어닐링 프로세스들은 급속 열 프로세싱(RTP) 또는 급속 열 어닐링(RTA), 스파이크 어닐링, 또는 UV 경화, 또는 e-빔 경화, 및/또는 레이저 어닐링을 포함한다(그러나 이에 제한되지는 않음). 어닐링 온도는 약 500 ℃ 내지 900 ℃의 범위일 수 있다. 어닐링 동안의 환경의 조성은, H2, Ar, He, N2, NH3, SiH4 등 중 하나 이상을 포함할 수 있다. 어닐링 동안의 압력은 약 100 mTorr 내지 약 1 atm의 범위일 수 있다.
[0051] 하나 이상의 실시예들에 따르면, 층(230) 또는 자기-정렬 구조(240)를 형성하기 전에 그리고/또는 층(230) 또는 자기-정렬 구조(240)를 형성한 후에, 기판이 프로세싱을 거친다. 이러한 프로세싱은 동일한 챔버에서, 또는 하나 이상의 별개의 프로세싱 챔버들에서 수행될 수 있다. 일부 실시예들에서, 기판은 추가적인 프로세싱을 위해 제1 챔버로부터 별개의 제2 챔버로 이동된다. 기판은 제1 챔버로부터 별개의 프로세싱 챔버로 직접적으로 이동될 수 있거나, 또는 기판은 제1 챔버로부터 하나 이상의 이송 챔버들로 이동된 후에 별개의 프로세싱 챔버로 이동될 수 있다. 따라서, 프로세싱 장치는 이송 스테이션과 연통하는 다수의 챔버들을 포함할 수 있다. 이러한 종류의 장치는 "클러스터 툴" 또는 "클러스터링된 시스템" 등이라고 지칭될 수 있다.
[0052] 일반적으로, 클러스터 툴은, 기판 중심-발견 및 배향, 탈기, 어닐링, 증착, 및/또는 에칭을 포함하는 다양한 기능들을 수행하는 다수의 챔버들을 포함하는 모듈식 시스템이다. 하나 이상의 실시예들에 따르면, 클러스터 툴은 적어도 제1 챔버 및 중앙 이송 챔버를 포함한다. 중앙 이송 챔버는, 프로세싱 챔버들과 로드 락 챔버들 사이에 그리고 이들 간에 기판들을 셔틀링(shuttle)할 수 있는 로봇을 하우징할 수 있다. 이송 챔버는 전형적으로, 진공 조건에서 유지되고, 하나의 챔버로부터 다른 챔버로, 그리고/또는 클러스터 툴의 전단부에 포지셔닝된 로드 락 챔버로 기판들을 셔틀링하기 위한 중간 스테이지를 제공한다. 챔버들의 정확한 어레인지먼트 및 조합은 본원에서 설명되는 바와 같은 프로세스의 특정 단계들을 수행하는 목적들을 위해 변경될 수 있다. 사용될 수 있는 다른 프로세싱 챔버들은, 순환 층 증착(CLD), 원자 층 증착(ALD), 화학 기상 증착(CVD), 물리 기상 증착(PVD), 에칭, 사전-세정, 화학 세정, 열 처리, 이를테면 RTP, 플라즈마 나이트라이드화, 탈기, 배향, 수산화, 및 다른 기판 프로세스들을 포함한다(그러나 이에 제한되지는 않음). 클러스터 툴 상의 챔버에서 프로세스들을 수행함으로써, 후속 막을 증착하기 전의 산화 없이도, 대기 불순물들에 의한 기판의 표면 오염이 방지될 수 있다.
[0053] 하나 이상의 실시예들에 따르면, 기판은 계속 진공 또는 "로드 락" 조건들 하에 있고, 하나의 챔버로부터 다음 챔버로 이동되는 경우 주변 공기에 노출되지 않는다. 그에 따라, 이송 챔버들은 진공 하에 있고, 진공 압력 하에서 "펌프 다운(pump down)"된다. 불활성 가스들이 프로세싱 챔버들 또는 이송 챔버들에 존재할 수 있다. 일부 실시예들에서, 불활성 가스는 반응물들 중 일부 또는 전부를 제거하기 위해 퍼지 가스로서 사용된다. 하나 이상의 실시예들에 따르면, 퍼지 가스는, 반응물들이 증착 챔버로부터 이송 챔버로 그리고/또는 부가적인 프로세싱 챔버로 이동하는 것을 방지하기 위해, 증착 챔버의 출구에서 주입된다. 따라서, 불활성 가스의 유동은 챔버의 출구에서 커튼을 형성한다.
[0054] 기판은, 단일 기판이 로딩되고, 프로세싱되고, 다른 기판이 프로세싱되기 전에 언로딩되는 단일 기판 증착 챔버들에서 프로세싱될 수 있다. 기판은 또한, 컨베이어 시스템과 유사하게 연속적인 방식으로 프로세싱될 수 있고, 여기서, 다수의 기판이 챔버의 제1 부분 내로 개별적으로 로딩되고, 챔버를 통해 이동하고, 챔버의 제2 부분으로부터 언로딩된다. 챔버 및 연관된 컨베이어 시스템의 형상은 직진 경로 또는 휘어진 경로를 형성할 수 있다. 부가적으로, 프로세싱 챔버는, 다수의 기판들이 중심 축을 중심으로 이동되고, 캐러셀 경로의 전체에 걸쳐 증착, 에칭, 어닐링, 세정 등의 프로세스들에 노출되는 캐러셀일 수 있다.
[0055] 프로세싱 동안, 기판은 가열 또는 냉각될 수 있다. 그러한 가열 또는 냉각은, 기판 지지부의 온도를 변화시키는 것 및 가열된 또는 냉각된 가스들을 기판 표면으로 유동시키는 것을 포함하는(그러나 이에 제한되지는 않는) 임의의 적합한 수단에 의해 달성될 수 있다. 일부 실시예들에서, 기판 지지부는, 기판 온도를 전도에 의해 변화시키도록 제어될 수 있는 가열기/냉각기를 포함한다. 하나 이상의 실시예들에서, 이용되고 있는 가스들(반응성 가스들 또는 불활성 가스들)은 기판 온도를 국부적으로 변화시키도록 가열 또는 냉각된다. 일부 실시예들에서, 기판 온도를 대류에 의해 변화시키기 위해, 챔버 내에서 기판 표면 근처에 가열기/냉각기가 포지셔닝된다.
[0056] 기판은 또한, 프로세싱 동안 고정될 수 있거나 또는 회전될 수 있다. 회전하는 기판은 연속적으로 또는 불연속적인 스텝들로 회전될 수 있다. 예컨대, 기판이 전체 프로세스의 전체에 걸쳐 회전될 수 있거나, 또는 상이한 반응성 또는 퍼지 가스들에 대한 노출들 사이에서 기판이 소량 회전될 수 있다. (연속적으로 또는 스텝들로) 프로세싱 동안 기판을 회전시키는 것은, 예컨대, 가스 유동 기하형상들의 국부적인 변동성의 영향을 최소화함으로써, 더 균일한 증착 또는 에칭을 발생시키는 것을 도울 수 있다.
[0057] 프로세스들이 산화로 지칭될 수 있지만, 당업자는 본 개시내용이 막을 팽창시키기 위한 산화 반응들로 제한되지 않는다는 것을 이해할 것이다. 다양한 실시예들을 설명하기 위한 산화 반응의 사용은 단지 편의를 위한 것이며, 본 개시내용의 범위를 제한하는 것은 아니다.
[0058] 본 명세서의 전체에 걸친 "일 실시예", "특정 실시예들", "하나 이상의 실시예들", 또는 "실시예"에 대한 언급은, 그 실시예에 관하여 설명되는 특정한 피처, 구조, 재료, 또는 특성이 본 개시내용의 적어도 하나의 실시예에 포함되는 것을 의미한다. 따라서, 본 명세서의 전체에 걸친 다양한 위치들에서의 "하나 이상의 실시예들에서", "특정 실시예들에서", "일 실시예에서", 또는 "실시예에서"와 같은 문구들의 출현들은 반드시 본 개시내용의 동일한 실시예를 지칭하는 것은 아니다. 게다가, 특정 피처들, 구조들, 재료들, 또는 특성들은 하나 이상의 실시예들에서 임의의 적합한 방식으로 조합될 수 있다.
[0059] 본원의 개시내용이 특정한 실시예들을 참조하여 설명되었지만, 이들 실시예들이 단지, 본 개시내용의 애플리케이션들 및 원리들을 예시할 뿐이라는 것이 이해될 것이다. 본 개시내용의 사상 및 범위로부터 벗어나지 않으면서, 본 개시내용의 방법 및 장치에 대해 다양한 변형들 및 변화들이 이루어질 수 있다는 것이 당업자에게 자명할 것이다. 따라서, 본 개시내용이 첨부된 청구항들 및 이들의 등가물들의 범위 내에 있는 변형들 및 변화들을 포함하도록 의도된다.

Claims (15)

  1. 자기-정렬 구조를 생성하기 위한 방법으로서,
    적어도 하나의 피처(feature)가 내부에 형성된 기판 표면을 갖는 기판을 제공하는 단계 ― 상기 적어도 하나의 피처는 상기 기판 표면으로부터 상기 기판 내로 일정 거리만큼 연장되고, 측벽 및 최하부를 가짐 ―;
    상기 적어도 하나의 피처 외부에는 금속-함유 막을 형성하지 않고, 상기 적어도 하나의 피처 내에 금속-함유 막을 형성하는 단계;
    상기 적어도 하나의 피처로부터 팽창하는 금속 실리사이드의 자기-정렬 구조를 형성하기 위해, 실리콘 전구체에 상기 금속-함유 막을 노출시키는 단계; 및
    상기 자기-정렬 구조 주위에 재료를 증착하고, 상기 자기-정렬 구조를 제거하여, 자기-정렬 비아(via)를 형성하는 단계
    를 포함하는,
    자기-정렬 구조를 생성하기 위한 방법.
  2. 제1 항에 있어서,
    상기 자기-정렬 구조는 상기 피처 내의 상기 금속-함유 막의 부피의 1배 초과 내지 2배 미만의 범위의 부피를 갖는,
    자기-정렬 구조를 생성하기 위한 방법.
  3. 제1 항에 있어서,
    상기 적어도 하나의 피처 내에 금속-함유 막을 형성하는 단계는, 상기 기판 표면 상에 그리고 상기 적어도 하나의 피처 내에 금속-함유 막을 형성하고, 상기 적어도 하나의 피처 외부의 기판 표면으로부터 상기 금속-함유 막을 제거하는 단계를 포함하는,
    자기-정렬 구조를 생성하기 위한 방법.
  4. 제1 항에 있어서,
    상기 자기-정렬 구조는 상기 기판 표면에 실질적으로 직교하는,
    자기-정렬 구조를 생성하기 위한 방법.
  5. 제1 항에 있어서,
    상기 금속-함유 막은, Co, Mo, W, Ta, Ti, Ru, Rh, Cu, Fe, Mn, V, Nb, Hf, Zr, Y, Al, Sn, Cr, Os, U, 또는 La 중 하나 이상을 포함하는,
    자기-정렬 구조를 생성하기 위한 방법.
  6. 제1 항에 있어서,
    상기 실리콘 전구체의 플라즈마가 금속-함유 막에 노출되는,
    자기-정렬 구조를 생성하기 위한 방법.
  7. 제1 항에 있어서,
    상기 실리콘 전구체는, 트리메틸실란, 실란, 디실란, 디클로로실란, 트리클로로실란, 또는 트리실릴아민 중 하나 이상을 포함하는,
    자기-정렬 구조를 생성하기 위한 방법.
  8. 제1 항에 있어서,
    도핑된 금속 실리사이드를 형성하기 위해, 도핑제에 상기 금속-함유 막을 노출시키는 단계를 더 포함하는,
    자기-정렬 구조를 생성하기 위한 방법.
  9. 제8 항에 있어서,
    상기 도핑된 금속 실리사이드는 탄소, 질소, 또는 산소를 포함하는,
    자기-정렬 구조를 생성하기 위한 방법.
  10. 제9 항에 있어서,
    상기 자기-정렬 구조는 금속 카보실리사이드(MSiC)를 포함하며, 상기 도핑제는 에틴 또는 에탄을 포함하는,
    자기-정렬 구조를 생성하기 위한 방법.
  11. 제9 항에 있어서,
    상기 자기-정렬 구조는 금속 니트로실리사이드(MSiN)를 포함하며,
    상기 도핑제는 암모니아, 또는 질소 및 수소 가스들의 혼합물을 포함하는,
    자기-정렬 구조를 생성하기 위한 방법.
  12. 제9 항에 있어서,
    상기 자기-정렬 구조는 금속 옥시실리사이드(MSiO)를 포함하며,
    상기 도핑제는 산소를 포함하는,
    자기-정렬 구조를 생성하기 위한 방법.
  13. 삭제
  14. 제1 항에 있어서,
    상기 자기-정렬 구조의 형성의 레이트는, 실리사이드화 동안, 수소에 상기 기판을 노출시킴으로써 제어되는,
    자기-정렬 구조를 생성하기 위한 방법.
  15. 제1 항에 있어서,
    수소 플라즈마에 자기-정렬 구조들을 노출시킴으로써, 상기 자기-정렬 구조들의 부피를 감소시키는 단계를 더 포함하는,
    자기-정렬 구조를 생성하기 위한 방법.
KR1020207010354A 2017-09-16 2018-09-14 실리사이드화에 의한 금속-함유 막들의 부피 팽창 KR102474163B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762559547P 2017-09-16 2017-09-16
US62/559,547 2017-09-16
PCT/US2018/051035 WO2019055759A1 (en) 2017-09-16 2018-09-14 VOLUMETRIC EXPANSION OF FILMS CONTAINING METAL BY SILICIURATION

Publications (2)

Publication Number Publication Date
KR20200040916A KR20200040916A (ko) 2020-04-20
KR102474163B1 true KR102474163B1 (ko) 2022-12-02

Family

ID=65723097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207010354A KR102474163B1 (ko) 2017-09-16 2018-09-14 실리사이드화에 의한 금속-함유 막들의 부피 팽창

Country Status (7)

Country Link
US (1) US11462438B2 (ko)
JP (1) JP7305622B2 (ko)
KR (1) KR102474163B1 (ko)
CN (1) CN111066140B (ko)
SG (1) SG11202001502RA (ko)
TW (1) TWI723282B (ko)
WO (1) WO2019055759A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10622221B2 (en) 2017-12-14 2020-04-14 Applied Materials, Inc. Methods of etching metal oxides with less etch residue
US20230360903A1 (en) * 2022-05-05 2023-11-09 Applied Materials, Inc. Large area gapfill using volumetric expansion

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020163081A1 (en) 2001-02-27 2002-11-07 Junichi Aoyama Semiconductor device and method of manufacturing the same
US20090283913A1 (en) * 2008-05-16 2009-11-19 Kabushiki Kaisha Toshiba Semiconductor device and method for fabricating semiconductor device
US20120156857A1 (en) 2008-08-26 2012-06-21 International Business Machines Corporation Continuous metal semiconductor alloy via for interconnects
US20160141416A1 (en) 2012-11-29 2016-05-19 Micron Technology, Inc. Semiconductor devices and fabrication methods
US20160163587A1 (en) 2014-12-08 2016-06-09 International Business Machines Corporation Self-aligned via interconnect structures

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0165813B1 (ko) * 1995-04-12 1999-02-01 문정환 접속홀의 플러그 형성 방법
KR100596772B1 (ko) * 2000-06-21 2006-07-04 주식회사 하이닉스반도체 다마신 공정을 이용한 텅스텐 게이트 모스팻 소자의제조방법
JP2002343962A (ja) * 2001-05-15 2002-11-29 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2005340460A (ja) * 2004-05-26 2005-12-08 Renesas Technology Corp 半導体装置の形成方法
US7550381B2 (en) * 2005-07-18 2009-06-23 Applied Materials, Inc. Contact clean by remote plasma and repair of silicide surface
JP5154140B2 (ja) * 2006-12-28 2013-02-27 東京エレクトロン株式会社 半導体装置およびその製造方法
JP2010183003A (ja) * 2009-02-09 2010-08-19 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP5775288B2 (ja) * 2009-11-17 2015-09-09 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体装置
US8598033B1 (en) * 2012-10-07 2013-12-03 United Microelectronics Corp. Method for forming a salicide layer
US20160276156A1 (en) * 2015-03-16 2016-09-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing process thereof
US9362165B1 (en) 2015-05-08 2016-06-07 Globalfoundries Inc. 2D self-aligned via first process flow
TWI680535B (zh) * 2016-06-14 2019-12-21 美商應用材料股份有限公司 金屬及含金屬化合物之氧化體積膨脹
TWI760540B (zh) * 2017-08-13 2022-04-11 美商應用材料股份有限公司 自對準高深寬比結構及製作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020163081A1 (en) 2001-02-27 2002-11-07 Junichi Aoyama Semiconductor device and method of manufacturing the same
US20090283913A1 (en) * 2008-05-16 2009-11-19 Kabushiki Kaisha Toshiba Semiconductor device and method for fabricating semiconductor device
US20120156857A1 (en) 2008-08-26 2012-06-21 International Business Machines Corporation Continuous metal semiconductor alloy via for interconnects
US20160141416A1 (en) 2012-11-29 2016-05-19 Micron Technology, Inc. Semiconductor devices and fabrication methods
US20160163587A1 (en) 2014-12-08 2016-06-09 International Business Machines Corporation Self-aligned via interconnect structures

Also Published As

Publication number Publication date
WO2019055759A1 (en) 2019-03-21
US11462438B2 (en) 2022-10-04
US20200279772A1 (en) 2020-09-03
JP7305622B2 (ja) 2023-07-10
TWI723282B (zh) 2021-04-01
KR20200040916A (ko) 2020-04-20
JP2020534681A (ja) 2020-11-26
CN111066140A (zh) 2020-04-24
SG11202001502RA (en) 2020-04-29
TW201926404A (zh) 2019-07-01
CN111066140B (zh) 2023-09-01

Similar Documents

Publication Publication Date Title
US10741435B2 (en) Oxidative volumetric expansion of metals and metal containing compounds
US10699952B2 (en) Deposition and treatment of films for patterning
KR102474163B1 (ko) 실리사이드화에 의한 금속-함유 막들의 부피 팽창
KR102474184B1 (ko) 서브-옥사이드들로부터의 자기-정렬 구조들
US10636659B2 (en) Selective deposition for simplified process flow of pillar formation
US20230340661A1 (en) Gapfill Process Using Pulsed High-Frequency Radio-Frequency (HFRF) Plasma
US20210013038A1 (en) Methods of Forming Tungsten Pillars

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant