CN111066140B - 通过硅化法的含金属薄膜的体积膨胀 - Google Patents

通过硅化法的含金属薄膜的体积膨胀 Download PDF

Info

Publication number
CN111066140B
CN111066140B CN201880058616.0A CN201880058616A CN111066140B CN 111066140 B CN111066140 B CN 111066140B CN 201880058616 A CN201880058616 A CN 201880058616A CN 111066140 B CN111066140 B CN 111066140B
Authority
CN
China
Prior art keywords
self
metal
aligned
feature
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880058616.0A
Other languages
English (en)
Other versions
CN111066140A (zh
Inventor
S·S·罗伊
S·冈迪科塔
A·B·玛里克
A·B·穆里克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN111066140A publication Critical patent/CN111066140A/zh
Application granted granted Critical
Publication of CN111066140B publication Critical patent/CN111066140B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

描述了产生自对准的结构的方法。方法包含在基板特征中形成含金属薄膜，且硅化所述含金属薄膜以形成包含金属硅化物的自对准的结构。在某些实施例中，控制形成所述自对准的结构的速率。在某些实施例中，控制用于形成所述自对准的结构的所述含金属薄膜的体积膨胀的量。也描述了形成自对准的通孔的方法。

Description

通过硅化法的含金属薄膜的体积膨胀
技术领域
本公开大致关于沉积且处理薄膜的方法。具体而言，本公开关于用于产生自对准的结构的处理。
背景技术
自对准的金属氧化物柱可通过间隙填充的金属薄膜的氧化而形成。金属沉积在孔洞或沟道的结构上，且接着氧化以形成金属氧化物。在氧化期间的体积膨胀将柱推出孔洞或沟道。柱仅由金属从底部向上选择性地成长。
然而，使用此处理具有某些挑战，归因于金属的体积膨胀以形成金属氧化物条列的速率及量。首先，应力的快速改变某些时候导致内在结构的降级。这可导致当CD小时高的条列的弯曲。其次，体积的快速改变某些时候导致金属氧化物柱和基板之间的黏着问题。第三，残留的、未氧化的、金属常常残留在沟道的底部处。
本领域中存在替代方法以建立自对准的结构的需求。更具体而言，本领域中存在替代方法，以建立给予较慢的形成速率及膨胀的量的自对准的条列及结构的需求。
发明内容
本公开的一个或更多个实施例导向用于产生自对准的结构的方法。方法包含提供具有基板表面的基板，基板表面具有至少一个特征形成于其中。至少一个特征从基板表面延伸一距离至基板中，且具有侧壁及底部。在至少一个特征中且不在至少一个特征外侧形成含金属薄膜。将含金属薄膜暴露至硅前驱物，以形成从至少一个特征膨胀的金属硅化物的自对准的结构。
本公开的附加实施例导向用于产生自对准的结构的方法。方法包含提供具有基板表面的基板，基板表面具有至少一个特征形成于其中。至少一个特征从基板表面延伸一距离至基板中，且具有侧壁及底部。在基板表面上和至少一个特征中形成钨薄膜。从至少一个特征外侧的基板表面移除钨薄膜。将钨薄膜暴露至硅前驱物及氢，来以预定速率形成从至少一个特征膨胀的钨硅化物的自对准的结构。自对准的结构具有体积，该体积为在特征之中的该钨薄膜的约两倍。
本公开的进一步实施例导向用于产生自对准的通孔的方法。方法包含提供具有基板表面的基板，基板表面具有至少一个特征形成于其中。至少一个特征从基板表面延伸一距离至基板中，且具有侧壁及底部。在基板表面上及至少一个特征中形成钨薄膜。从至少一个特征外侧的基板表面移除钨薄膜。将钨薄膜暴露至硅前驱物，来以预定速率形成从至少一个特征膨胀的钨硅化物的自对准的结构。在自对准的结构四周沉积材料。将自对准的结构暴露至氢等离子体及金属氟化物蚀刻剂，以移除自对准的结构且形成自对准的通孔。
附图说明
为了使本公开的上述记载的特征可详细地理解，此处简要概述的本公开的更具体说明可通过参考实施例来获得，某些实施例图示于随附附图中。然而，应理解随附附图仅图示本公开的通常实施例，且因此不应考虑为其范围的限制，因为本公开认可其他均等效果的实施例。
图1根据本公开的一个或更多个实施例，显示基板特征的横截面视图；并且
图2A至2C根据本公开的一个或更多个实施例，显示自对准的结构形成处理的横截面示意图。
具体实施方式
在说明本公开的数个示例实施例之前，应理解本公开并非限于以下说明中提及的构造或处理步骤的细节。本公开能够包含其他实施例，且可以各种方式实施或执行。
本文所使用的“基板”代表任何基板或形成于基板上的材料表面，在制作处理期间薄膜在此基板或材料表面上实行处理。例如，取决于应用，在其上可实行处理的基板表面包括诸如硅、氧化硅、应变硅、绝缘体上硅(SOI)、碳掺杂的氧化硅、非晶硅、掺杂的硅、锗、砷化镓、玻璃、蓝宝石的材料，以及任何其他材料，例如金属、金属氮化物、金属合金及其他导电材料。基板非限制性地包括半导体晶片。基板可暴露至预处置处理，以研磨、蚀刻、还原、氧化、羟化、退火、UV固化、e束固化和/或烘烤基板表面。除了直接在基板本身的表面上的薄膜处理之外，所公开的任何薄膜处理步骤也可在如以下更详细公开的基板上所形成的下层上执行，且如上下文指示，术语“基板表面”旨在包括此下层。因此，例如，当薄膜/层或部分的薄膜/层已沉积在基板表面上时，新沉积的薄膜/层的暴露的表面变成基板表面。
本公开的一个或更多个实施例导向用于形成自对准的结构的方法。本公开的实施例有益地提供以受控的速率和/或具有受控的体积膨胀的量，从含金属薄膜形成自对准的结构的方法。本公开的某些实施例有益地提供移除自对准的结构以产生自对准的通孔的方法。
本公开的一个或更多个实施例提供更缓慢地产生和/或具有较少体积膨胀的用于产生自对准的结构的方法。在不受到理论的束缚下，这些实施例提供对基板展现较佳黏着且从基板直线向上成长的结构。
图1显示具有特征110的基板100的部分横截面视图。附图为了说明的目的显示具有单一结构；然而，本领域技术人员将理解可具有多于一个特征。特征110的形状可以是任何适合的形状，包括但非限于沟道及圆柱形通孔。在特定实施例中，特征110为沟道。如此处所使用，术语“特征”意味着任何故意的表面不规则性。特征的适合示例包括但非限于具有顶部、两个侧壁及底部的沟道，具有顶部、两个侧壁而不具有分开的底部的凹谷，及具有从表面向下延伸的侧壁而具有开放底部的通孔。特征可具有任何适合的纵横比(特征的深度对特征的宽度的比率)。在某些实施例中，纵横比大于或等于约5：1、10：1、15：1、20：1、25：1、30：1、35：1或40：1。
基板100具有顶部表面120。至少一个特征110在顶部表面120中形成开口。特征110从顶部表面120向底部表面112延伸至深度D。特征110具有限定特征110的宽度W的第一侧壁114及第二侧壁116。由侧壁及底部形成的开放区域也称为间隙。
参照图2A至2C，提供基板200用于处理。基板200类似于图1中所显示的基板100。如此处所使用，术语“提供”意味着基板放置在位置或环境中用于进一步处理。图2A中图示的基板200具有第一表面材料250和第二表面材料260。第一表面材料250和第二表面材料260可以是在基板200上相同或不同的表面材料。形成特征210而具有第一表面250的底部212，和第二表面材料260的侧壁214、216和顶部表面220。
薄膜230形成于顶部表面220和特征210的壁及底部上。薄膜230可以是通过任何适合的处理形成的任何适合的薄膜，这些处理包括但非限于化学气相沉积、等离子体增强的化学气相沉积、原子层沉积、等离子体增强的原子层沉积和/或物理气相沉积。在某些实施例中，薄膜230通过原子层沉积或等离子体增强的原子层沉积形成。
在某些实施例中，薄膜230共形地形成于至少一个特征210上。如此处所使用，术语“共形”或“共形地”代表黏着至暴露的表面且均匀地覆盖暴露的表面的层相对于薄膜的平均厚度具有小于1％的厚度变化。例如，厚度的薄膜将具有小于/>的厚度变化。此厚度及变化包括凹陷的边缘、角落、侧边及底部。例如，在本公开的各种实施例中通过ALD沉积的共形层将在复杂的表面上提供本质上均匀厚度的沉积区域的覆盖。
在某些实施例中，薄膜230沉积至在约至约/>范围中的厚度，或在约/>至约/>的范围中的厚度。在一个或更多个实施例中，沉积薄膜230且在薄膜中实质上不具有缝隙。缝隙的形成发生在以薄膜填充特征之前，薄膜的厚度在特征210的顶部部分关闭时。在某些实施例中，基板表面具有含缝隙的薄膜，缝隙在至少一个特征的侧壁之间。如此处所使用，术语“在……之间”意味着在缝隙的任一侧在缝隙和特征的侧壁之间具有某些薄膜。缝隙并非限于准确地在侧壁的中心。
在某些实施例中，薄膜230为连续的薄膜。如此处所使用，术语“连续”代表覆盖全部暴露的表面而不具有显现沉积的层的下方材料的间隙或裸露点的层。连续层可具有表面积小于薄膜的总表面积的约1％的间隙或裸露点。
在某些实施例中，薄膜230在特征210之中实质上无缝地形成。在某些实施例中，可在特征210的宽度之中形成缝隙。缝隙可以是形成于特征210的壁214、216之间的任何间隙、空间或空洞。
薄膜230可以是任何适合的含金属材料。在某些实施例中，薄膜230为金属薄膜。在某些实施例中，薄膜230为含金属薄膜。为了本公开及随附权利要求的目的，含金属薄膜为含有金属物质的任何薄膜。含金属薄膜可仅以金属原子组成。含金属薄膜可以金属原子及其他原子(例如，氧、氮、碳、硼)组成。
适合的含金属薄膜包括金属薄膜的衍生物。适合的金属薄膜衍生物包括但非限于氮化物、硼化物、碳化物、氮氧化物、硼氧化物、碳氧化物、碳氮化物、硼碳化物、硼氮化物、硼氮化物、硼氧碳氮化物、碳氮氧化物、硼氧碳化物及硼氧氮化物。本领域技术人员将理解所沉积的含金属薄膜可具有与含金属薄膜一起的非化学计量的原子。
本领域技术人员将理解含金属薄膜可具有非化学计量的原子。例如，特定为WN的薄膜可具有不同量的钨及氮。例如，WN薄膜可以是90原子％的钨。是用WN描述氮化钨薄膜意味着薄膜包含钨及氮原子，且不应考虑为将薄膜限制成特定成分。在某些实施例中，薄膜本质上以特定的原子组成。例如，本质上以WN组成的薄膜意味着薄膜的成分为大于或等于约95％、98％、99％或99.5％的钨及氮原子。
在某些实施例中，薄膜230包含以下中的一个或更多个：Co、Mo、W、Ta、Ti、Ru、Rh、Cu、Fe、Mn、V、Nb、Hf、Zr、Y、Al、Sn、Cr、Os、U或La。在某些实施例中，薄膜230排除以下中的一个或更多个：Co、Mo、W、Ta、Ti、Ru、Rh、Cu、Fe、Mn、V、Nb、Hf、Zr、Y、Al、Sn、Cr、Os、U和/或La。在某些实施例中，薄膜230包含钨。在某些实施例中，薄膜本质上以钨组成。
在图2B中，从顶部表面220移除薄膜230，使得薄膜230被全部包含在特征210之中。薄膜230可通过任何适合的蚀刻处理移除。在某些实施例中，薄膜230通过化学机械平坦化(CMP)处理来移除。
在某些实施例中，实质上所有的薄膜230形成于特征210之中。如此处所使用，术语“实质上所有的”意味着以重量计，大于或等于约95％、98％或99％的薄膜形成于特征210之中。
在某些实施例中，薄膜230选择性地沉积于特征210之中，且不沉积于基板的顶部表面220上。在这些实施例中，基板200经处理，使得其将从图1的流程至图2B，而不会显现类似于图2A。第一表面材料250和第二表面材料260的成分可经选择以允许薄膜230相对于另一个而选择性地沉积在一个表面上。
在某些实施例中，方法包括在沟道之中选择性地沉积薄膜230至小于或等于特征210的深度的高度H。在一个实施例中，薄膜230填充沟道的体积的至少10％。在其他实施例中，薄膜130填充沟道的体积的至少15％、20％、25％、30％、35％、40％、45％、50％、55％、60％、65％、70％、75％、80％、85％、90％、95％或100％。在某些实施例中，沉积于特征210中的薄膜230具有小于或等于特征210深度的约98％、95％、90％、80％、70％、60％或50％的高度H。
如图2C中所显示，处理方法进一步包含处置薄膜230以膨胀薄膜材料体积，来提供自对准的结构240。自对准的结构240延伸超过基板的顶部表面220。自对准的结构240包含金属硅化物。在这方面，金属硅化物包含金属原子及硅原子。在某些实施例中，自对准的结构240的金属硅化物也可包含其他原子。在某些实施例中，自对准的结构240实质上与基板的顶部表面220正交。
在含金属薄膜中使用的适合的金属包括但非限于具有大于2、大于2.25或大于2.5的P-B比(Pilling-Bedworth比率)的金属。P-B比代表金属硅化物的基本单元的体积比上形成金属硅化物的相对应含金属薄膜的基本单元的体积。P-B比限定为V硅化物/V金属，其中V为体积。为了决定金属硅化物的P-B比，V硅化物等于金属硅化物的分子量乘以金属硅化物的密度，且V金属等于每一个分子的金属硅化物的金属原子的数量乘以金属的原子量乘以金属硅化物的密度。这种薄膜的示例包括以下中的一个或更多个：Co、Mo、W、Ta、Ti、Ru、Rh、Cu、Fe、Mn、V、Nb、Hf、Zr、Y、Al、Sn、Cr、Os、U和/或La。在某些实施例中，金属具有大于1.5、大于1.75、大于2.0、大于2.25或大于2.5的P-B比。在某些特定实施例中，金属排除钨。
在某些实施例中，自对准的结构的体积为薄膜的体积的大于1.25倍、大于1.5倍、大于1.6倍、大于1.7倍、大于1.75倍、大于1.8倍、大于1.9倍、大于2.0倍或大于2.5倍。在某些实施例中，自对准的结构的体积为薄膜的体积的小于3.0倍、小于2.5倍、小于2.0倍、小于1.9倍、小于1.8倍、小于1.75倍、小于1.7倍、小于1.6倍或小于1.5倍。在某些实施例中，自对准的结构的体积为在特征210之中的薄膜的体积的大于1倍至小于2倍的范围中。
薄膜230的膨胀可在约10％至约500％的范围中，或在约25％至约200％的范围中，或在约50％至约150％的范围中。在某些实施例中，薄膜230膨胀的量大于或等于约10％、20％、25％、50％、75％或100％。在某些实施例中，薄膜230膨胀的量在约75％至约125％的范围中。在一个或更多实施例中，处置薄膜导致体积增加至少10％、20％、30％、40％、50％、60％、70％、80％、90％、100％、150％、200％、250％、300％、350％或400％。当多个特征由薄膜230填充时，可形成多个自对准的结构240以提供自对准的结构。在某些实施例中，这些自对准的结构可作用为图案而无须使用掩模。
处置薄膜230包含硅化薄膜。在某些实施例中，处置薄膜230包含将薄膜暴露至硅前驱物。硅前驱物可以是产生包含金属和硅的薄膜的任何适合的反应物。在某些实施例中，硅前驱物包含以下中的一个或更多个：硅烷、乙硅烷、丙硅烷、丁硅烷、戊硅烷、六硅烷、三甲基硅烷、具有三甲基硅基取代基的化合物及这些的结合。在某些实施例中，膨胀包含热硅化法、等离子体强化的硅化法、远程等离子体硅化法、微波及射频(例如，ICP、CCP)。在某些实施例中，硅前驱物包含以下中的一个或更多个：三甲基硅烷、硅烷、乙硅烷、丙硅烷、丁硅烷、高阶硅烷、二氯硅烷、三氯硅烷或三硅烷胺。在某些实施例中，薄膜暴露至硅前驱物的等离子体。
取决于例如薄膜的成分、硅前驱物、掺杂剂、膨胀的预定速率或预定的体积膨胀的量，硅前驱物可以以任何适合的流率供应至处理腔室。在某些实施例中，薄膜前驱物以约100sccm至约2000sccm的范围中的流率提供。在某些实施例中，硅前驱物以约500sccm的流率提供。
取决于例如薄膜的成分、硅前驱物、掺杂剂、膨胀的预定速率或预定的体积膨胀的量，可在任何适合的压力下发生薄膜230的处置。在某些实施例中，薄膜膨胀发生于在约1torr至约40torr的范围中的压力下。在某些实施例中，膨胀发生于大于或等于约1torr、5torr、10torr、20torr、25torr、30torr或35torr的压力下。在某些实施例中，膨胀发生于小于或等于约40torr、35torr、30torr、25torr、20torr、10torr或5torr的压力下。在某些实施例中，膨胀发生于约5torr的压力下。
在某些实施例中，处置薄膜230可利用等离子体源。等离子体可远程地或在处理腔室之中生成。等离子体可以是电感耦合等离子体(ICP)或传导耦合等离子体(CCP)。取决于例如薄膜的成分、硅前驱物、掺杂剂、预定的膨胀速率或预定的体积膨胀的量，处置可在任何适合的功率下发生。在某些实施例中，薄膜膨胀利用在约2kW至约10kW的范围中的等离子体功率。在某些实施例中，膨胀利用大于或等于约2kW、5kW或8kW的等离子体功率。在某些实施例中，膨胀利用小于或等于约10kW、8kW或5kW的等离子体功率。在某些实施例中，膨胀利用约10kW的等离子体功率。
在某些实施例中，处置薄膜230可利用微波或射频。取决于例如薄膜的成分、硅前驱物、掺杂剂、预定的膨胀速率或预定的体积膨胀的量，处置可以任何适合的频率发生。在某些实施例中，薄膜膨胀利用在约2MHz至约100MHz的范围中的频率。在某些实施例中，膨胀利用大于或等于约2MHz、5MHz、10MHz、13.56MHz、25MHz、30MHz、40MHz、50MHz、60MHz、75MHz或100MHz的频率。在某些实施例中，膨胀利用小于或等于约100MHz、90MHz、75MHz、50MHz、40MHz、30MHz、25MHz、10MHz或5MHz的频率。在某些实施例中，膨胀利用约13.56MHz的频率。
在某些实施例中，薄膜以掺杂剂处置以形成掺杂的金属硅化物。在某些实施例中，在暴露于硅前驱物之前，薄膜暴露于掺杂剂。在某些实施例中，在暴露于硅前驱物之后，薄膜暴露于掺杂剂。在某些实施例中，薄膜暴露于掺杂剂，同时暴露于硅前驱物。
在某些实施例中，掺杂的金属硅化物包含碳(MSiC)、氮(MSiN)或氧(MSiO)。在某些实施例中，掺杂剂包含乙炔或乙烷，且掺杂的金属硅化物为金属碳硅化物(MSiC)。在某些实施例中，掺杂剂包含氨或氮和氢气体的混合，且掺杂的金属硅化物为金属氮硅化物(MSiN)。在某些实施例中，掺杂剂包含氧，且掺杂的金属硅化物为金属氧硅化物(MSiO)。
取决于例如薄膜的成分、硅前驱物、掺杂剂、预定的膨胀速率或预定的体积膨胀的量，处置薄膜230可在任何适合的温度下发生。在某些实施例中，薄膜膨胀发生于约200℃至约600℃的范围中的温度下。在某些实施例中，膨胀发生于大于或等于约200℃、300℃、350℃、400℃、450℃、500℃或550℃的温度下。在某些实施例中，膨胀发生于小于或等于约600℃、500℃、450℃、400℃、350℃、300℃或250℃的温度下。
在某些实施例中，薄膜膨胀以形成自对准的结构的速率受控。在某些实施例中，膨胀的量受控。
在某些实施例中，膨胀的速率或量通过与硅前驱物并行流动氢气来控制。在不受到理论的束缚下，相信将基板暴露于氢气通过提升竞争逆反应而减缓反应和/或通过引入反应产物而改变反应平衡。
取决于例如薄膜的成分、硅前驱物、掺杂剂、预定的膨胀速率或预定的体积膨胀的量，氢气可以以任何适合的流率供应至处理腔室。在某些实施例中，以大于0sccm至约5000sccm的范围中的流率提供氢气。在某些实施例中，以约1000sccm的流率提供氢气。
在某些实施例中，通过将自对准的结构暴露至氢等离子体源来控制膨胀的速率或量。在不受到理论的束缚下，相信氢等离子体从自对准的结构移除硅原子，且在膨胀之前将自对准的结构的体积返回朝向薄膜的体积。
如图2C中所显示，在膨胀期间，在特征的顶部维持特征形状的保真度，使得薄膜230从特征210直线向上成长。如此处所使用，术语“直线向上”代表膨胀的薄膜240的侧与特征210的侧壁214、216实质上共面。在形成于侧壁214合表面的连结处的角度为±10°的情况下，表面与侧壁214共面。在这方面，若侧壁垂直于顶部表面，则从特征“直线向上”延伸的膨胀的薄膜可叙述为与基板的顶部表面正交。
在某些实施例中，在形成自对准的结构之后，在自对准的结构四周沉积材料，并且移除自对准的结构以形成自对准的通孔。沉积的材料可以是任何适合的材料。在某些实施例中，沉积的材料为介电材料。在某些实施例中，沉积的材料与第一表面材料250相同。在某些实施例中，沉积的材料为层间电介质(ILD)。
在某些实施例中，通过将自对准的结构暴露至蚀刻剂而移除自对准的结构。在某些实施例中，蚀刻剂为金属卤化物蚀刻剂。在某些实施例中，蚀刻剂包含WCl5。在某些实施例中，蚀刻剂为金属氟化物蚀刻剂。在某些实施例中，蚀刻剂包含WF6。在某些实施例中，通过将结构暴露至蚀刻剂和氢等离子体两者而移除自对准的结构。
某些实施例包括可选的处置处理。处置处理对薄膜230处置以改良薄膜的某些参数。在某些实施例中，处置处理包含退火薄膜。在某些实施例中，处置可通过在用于沉积和/或氧化的相同处理腔室中进行原位退火来实行。适合的退火处理包括但非限于快速热处理(RTP)或快速热退火(RTA)、尖峰退火、或UV固化、或e束固化和/或激光退火。退火温度可在约500℃至900℃的范围中。退火期间环境的成分可包括以下中的一个或更多个：H2、Ar、He、N2、NH3、SiH4等等。退火期间的压力可在约100mTorr至约1atm的范围中。
根据一个或更多个实施例，在形成层230或自对准的结构240之前和/或之后基板遭受处理。此处理可在相同的腔室或在一个或更多个分开的处理腔室中执行。在某些实施例中，基板从第一腔室移动至分开的第二腔室用于进一步处理。基板可直接从第一腔室移动至分开的处理腔室，或其可从第一腔室移动至一个或更多个传送腔室，且接着移动至分开的处理腔室。因此，处理装置可包含与传送站连通的多个腔室。此类的装置可称为“群集工具”或“群集的系统”及类似者。
一般而言，群集工具为包含多个腔室的模块化系统，多个腔室执行各种功能，包括基板中心的寻找及定向、除气、退火、沉积和/或蚀刻。根据一个或更多个实施例，群集工具包括至少第一腔室合中心传送腔室。中心传送腔室可容纳机器人，机器人可在处理腔室及装载闸腔室之间及之中运送基板。传送腔室通常维持在真空条件下，且提供中间阶段用于将基板从一个腔室运送至另一个腔室和/或至定位于群集工具的前端处的装载闸腔室。腔室的实际布置及结合可用于此处所述的处理的执行特定步骤的目的而改变。可使用的其他处理腔室可以包括但非限于循环层沉积(CLD)、原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)、蚀刻、预清洁、化学清洁、诸如RTP的热处置、等离子体氮化、除气、定向、羟化及其他基板处理。通过在群集工具上的腔室中执行处理，可避免大气杂质对基板的表面污染，而不会在沉积后续薄膜之前氧化。
根据一个或更多实施例，基板持续地在真空下或“装载闸”条件下，且当从一个腔室移动至下一个腔室时不会暴露至周遭空气。传送腔室因此在真空下且在真空压力下“抽空”。惰性气体可存在于处理腔室或传送腔室中。在某些实施例中，使用惰性气体作为清洗气体以移除某些或所有的反应物。根据一个或更多个实施例，清洗气体于沉积腔室的出口注入，以避免反应物从沉积腔室移动至传送腔室和/或附加的处理腔室。因此，惰性气体的流动在腔室的出口处形成幕帘。
可在单一基板沉积腔室中处理基板，其中在处理另一基板之前，装载、处理及卸除单一基板。基板也可以以连续的方式处理，类似于输送系统，其中多个基板个别地装载至腔室的第一部分中，移动通过腔室且从腔室的第二部分卸除。腔室及相关联的输送系统的形状可形成直线路径或弯曲的路径。此外，处理腔室可以是旋盘型，其中多个基板围绕中心轴移动，且在整个旋盘路径暴露至沉积、蚀刻、退火、清洁等等的处理。
在处理期间，可加热或冷却基板。此加热或冷却可通过任何适合的方法完成，包括但非限于改变基板支撑件的温度和将加热的或冷却的气体流动至基板表面。在某些实施例中，基板支撑件包括加热器/冷却器，其可以被控制以传导地改变基板温度。在一个或更多实施例中，利用的气体(反应气体或惰性气体)被加热或冷却，以局部改变基板温度。在某些实施例中，加热器/冷却器定位在腔室之中邻近基板表面，以对流地改变基板温度。
基板在处理期间也可以是固定的或旋转的。旋转基板可连续地旋转或在分散的步骤中旋转。例如，基板可在整个处理全程旋转，或基板可在暴露于不同反应物或清洗气体之间小量旋转。在处理期间旋转基板(连续地或在步骤中)可通过最小化例如气体流动几何中的局部变化的效应，而帮助产生更均匀的沉积或蚀刻。
尽管处理可称为氧化，本领域技术人员将理解本公开并非限制于氧化反应以膨胀薄膜。使用氧化反应以说明各种实施例仅为了方便起见，且并非限制本公开的范围。
全篇说明书所称“一个实施例”、“某些实施例”、“一个或更多个实施例”或“实施例”代表与实施例结合所述的特定特征、结构、材料或特性包括于本公开的至少一个实施例中。因此，此全篇说明书中各处例如“在一个或更多实施例中”、“在某些实施例中”、“在一个实施例中”或“在实施例中”的存在并非必须代表本公开的相同实施例。此外，特定特征、结构、材料或特性可以任何适合的方式结合于一个或更多个实施例中。
尽管此处已参考特定实施例说明本公开，应理解这些实施例仅为原理的说明及本公开的应用。对本领域技术人员而言显而易见的是，可对本公开的方法及装置作成各种修改和改变而不会悖离本公开的精神及范围。因此，本公开旨在包括在随附权利要求的范围之中及其均等的修改及改变。

Claims (19)

1.一种用于产生自对准的结构的方法，所述方法包含：
提供具有基板表面的基板，所述基板表面具有至少一个特征形成于其中，所述至少一个特征从所述基板表面延伸一距离至所述基板中，并且具有侧壁及底部；
在所述至少一个特征中且不在所述至少一个特征外侧形成含金属薄膜；
将所述含金属薄膜暴露于硅前驱物，以形成从所述至少一个特征膨胀的金属硅化物的自对准的结构；以及
在所述自对准的结构周围沉积材料，并且移除所述自对准的结构以形成自对准的通孔。
2.如权利要求1所述的方法，其中所述自对准的结构具有体积，所述体积在所述特征之中的所述含金属薄膜的体积的大于1倍至小于2倍的范围中。
3.如权利要求1所述的方法，其中在所述至少一个特征之中形成所述含金属薄膜包含：在所述基板表面上和所述至少一个特征之中形成含金属薄膜，以及从所述至少一个特征外侧的所述基板表面移除所述含金属薄膜。
4.如权利要求1所述的方法，其中所述自对准的结构实质上与所述基板表面正交。
5.如权利要求1所述的方法，其中所述含金属薄膜包含以下中的一个或更多个：Co、Mo、W、Ta、Ti、Ru、Rh、Cu、Fe、Mn、V、Nb、Hf、Zr、Y、Al、Sn、Cr、Os、U或La。
6.如权利要求5所述的方法，其中所述含金属薄膜本质上以W组成。
7.如权利要求1所述的方法，其中所述硅前驱物的等离子体被暴露于含金属薄膜。
8.如权利要求1所述的方法，其中所述硅前驱物包含以下中的一个或更多个：三甲基硅烷、硅烷、乙硅烷、二氯硅烷、三氯硅烷或三硅烷胺。
9.如权利要求1所述的方法，进一步包含将所述含金属薄膜暴露于掺杂剂，以形成掺杂的金属硅化物。
10.如权利要求9所述的方法，其中所述掺杂的金属硅化物包含碳、氮或氧。
11.如权利要求10所述的方法，其中所述自对准的结构包含金属碳硅化物(MSiC)，并且所述掺杂剂包含乙炔或乙烷。
12.如权利要求10所述的方法，其中所述自对准的结构包含金属氮硅化物(MSiN)，并且所述掺杂剂包含氨或氮中的一个或更多个。
13.如权利要求10所述的方法，其中所述自对准的结构包含金属氧化硅化物(MSiO)，并且所述掺杂剂包含含氧前驱物。
14.如权利要求1所述的方法，其中硅化所述含金属薄膜在大于或等于200℃且小于或等于600℃的范围的温度下发生。
15.如权利要求1所述的方法，其中通过将所述自对准的结构暴露于金属氟化物蚀刻剂来移除所述自对准的结构。
16.如权利要求1所述的方法，其中形成所述自对准的结构的速率通过在硅化期间将所述基板暴露至氢来控制。
17.如权利要求1所述的方法，进一步包含通过将所述自对准的结构暴露至氢等离子体来减少所述自对准的结构的体积。
18.一种用于产生自对准的结构的方法，所述方法包含：
提供具有基板表面的基板，所述基板表面具有至少一个特征形成于其中，所述至少一个特征从所述基板表面延伸一距离至所述基板中，并且具有侧壁和底部；
在所述基板表面上和所述至少一个特征中形成钨薄膜；
从所述至少一个特征外侧的所述基板表面移除所述钨薄膜；
将所述钨薄膜暴露于硅前驱物和氢，以预定速率形成从所述至少一个特征膨胀的钨硅化物的自对准的结构，所述自对准的结构具有一体积，所述体积为在所述特征之中的所述钨薄膜的约两倍；以及
在所述自对准的结构周围沉积材料，并且移除所述自对准的结构以形成自对准的通孔。
19.一种用于产生自对准的通孔的方法，所述方法包含：
提供具有基板表面的基板，所述基板表面具有至少一个特征形成于其中，所述至少一个特征从所述基板表面延伸一距离至所述基板中，并且具有侧壁和底部；
在所述基板表面上和所述至少一个特征中形成钨薄膜；
从所述至少一个特征外侧的所述基板表面移除所述钨薄膜；
将所述钨薄膜暴露于硅前驱物，以预定速率形成从所述至少一个特征膨胀的钨硅化物的自对准的结构；
在所述自对准的结构周围沉积材料；以及
将所述自对准的结构暴露于氢等离子体和蚀刻剂，以移除所述自对准的结构并且形成自对准的通孔。
CN201880058616.0A 2017-09-16 2018-09-14 通过硅化法的含金属薄膜的体积膨胀 Active CN111066140B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762559547P 2017-09-16 2017-09-16
US62/559,547 2017-09-16
PCT/US2018/051035 WO2019055759A1 (en) 2017-09-16 2018-09-14 VOLUMETRIC EXPANSION OF FILMS CONTAINING METAL BY SILICIURATION

Publications (2)

Publication Number Publication Date
CN111066140A CN111066140A (zh) 2020-04-24
CN111066140B true CN111066140B (zh) 2023-09-01

Family

ID=65723097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880058616.0A Active CN111066140B (zh) 2017-09-16 2018-09-14 通过硅化法的含金属薄膜的体积膨胀

Country Status (7)

Country Link
US (1) US11462438B2 (zh)
JP (1) JP7305622B2 (zh)
KR (1) KR102474163B1 (zh)
CN (1) CN111066140B (zh)
SG (1) SG11202001502RA (zh)
TW (1) TWI723282B (zh)
WO (1) WO2019055759A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10622221B2 (en) 2017-12-14 2020-04-14 Applied Materials, Inc. Methods of etching metal oxides with less etch residue
US20230360903A1 (en) * 2022-05-05 2023-11-09 Applied Materials, Inc. Large area gapfill using volumetric expansion

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002093635A1 (en) * 2001-05-15 2002-11-21 Renesas Technology Corp. Semiconductor integrated circuit device and production method thereof
US8598033B1 (en) * 2012-10-07 2013-12-03 United Microelectronics Corp. Method for forming a salicide layer

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0165813B1 (ko) * 1995-04-12 1999-02-01 문정환 접속홀의 플러그 형성 방법
KR100596772B1 (ko) * 2000-06-21 2006-07-04 주식회사 하이닉스반도체 다마신 공정을 이용한 텅스텐 게이트 모스팻 소자의제조방법
JP2002252281A (ja) * 2001-02-27 2002-09-06 Sony Corp 半導体装置およびその製造方法
JP2005340460A (ja) * 2004-05-26 2005-12-08 Renesas Technology Corp 半導体装置の形成方法
US7550381B2 (en) * 2005-07-18 2009-06-23 Applied Materials, Inc. Contact clean by remote plasma and repair of silicide surface
JP5154140B2 (ja) * 2006-12-28 2013-02-27 東京エレクトロン株式会社 半導体装置およびその製造方法
JP2009278000A (ja) * 2008-05-16 2009-11-26 Toshiba Corp 半導体装置及び半導体装置の製造方法
US8169031B2 (en) * 2008-08-26 2012-05-01 International Business Machines Corporation Continuous metal semiconductor alloy via for interconnects
JP2010183003A (ja) * 2009-02-09 2010-08-19 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP5775288B2 (ja) * 2009-11-17 2015-09-09 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体装置
US9245987B2 (en) 2012-11-29 2016-01-26 Micron Technology, Inc. Semiconductor devices and fabrication methods
US10727122B2 (en) * 2014-12-08 2020-07-28 International Business Machines Corporation Self-aligned via interconnect structures
US20160276156A1 (en) * 2015-03-16 2016-09-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing process thereof
US9362165B1 (en) 2015-05-08 2016-06-07 Globalfoundries Inc. 2D self-aligned via first process flow
TWI680535B (zh) * 2016-06-14 2019-12-21 美商應用材料股份有限公司 金屬及含金屬化合物之氧化體積膨脹
TWI760540B (zh) * 2017-08-13 2022-04-11 美商應用材料股份有限公司 自對準高深寬比結構及製作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002093635A1 (en) * 2001-05-15 2002-11-21 Renesas Technology Corp. Semiconductor integrated circuit device and production method thereof
US8598033B1 (en) * 2012-10-07 2013-12-03 United Microelectronics Corp. Method for forming a salicide layer

Also Published As

Publication number Publication date
WO2019055759A1 (en) 2019-03-21
US11462438B2 (en) 2022-10-04
US20200279772A1 (en) 2020-09-03
JP7305622B2 (ja) 2023-07-10
TWI723282B (zh) 2021-04-01
KR20200040916A (ko) 2020-04-20
JP2020534681A (ja) 2020-11-26
CN111066140A (zh) 2020-04-24
SG11202001502RA (en) 2020-04-29
TW201926404A (zh) 2019-07-01
KR102474163B1 (ko) 2022-12-02

Similar Documents

Publication Publication Date Title
US10741435B2 (en) Oxidative volumetric expansion of metals and metal containing compounds
US10699952B2 (en) Deposition and treatment of films for patterning
CN111066140B (zh) 通过硅化法的含金属薄膜的体积膨胀
US11414751B2 (en) Self-aligned structures from sub-oxides
US10636659B2 (en) Selective deposition for simplified process flow of pillar formation
CN116982139A (zh) 使用脉冲高频射频(hfrf)等离子体的间隙填充工艺
TWI780922B (zh) 形成鎢支柱的方法
US20230340661A1 (en) Gapfill Process Using Pulsed High-Frequency Radio-Frequency (HFRF) Plasma

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant