KR102472218B1 - 볼로미터 유형의 전자기 방사 탐지 구조 및 그런 구조를 제조하기 위한 방법 - Google Patents
볼로미터 유형의 전자기 방사 탐지 구조 및 그런 구조를 제조하기 위한 방법 Download PDFInfo
- Publication number
- KR102472218B1 KR102472218B1 KR1020197011431A KR20197011431A KR102472218B1 KR 102472218 B1 KR102472218 B1 KR 102472218B1 KR 1020197011431 A KR1020197011431 A KR 1020197011431A KR 20197011431 A KR20197011431 A KR 20197011431A KR 102472218 B1 KR102472218 B1 KR 102472218B1
- Authority
- KR
- South Korea
- Prior art keywords
- zone
- region
- gate electrode
- type
- metal
- Prior art date
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 44
- 230000005670 electromagnetic radiation Effects 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 91
- 239000002184 metal Substances 0.000 claims abstract description 91
- 238000010521 absorption reaction Methods 0.000 claims abstract description 21
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 30
- 239000007769 metal material Substances 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 238000002955 isolation Methods 0.000 claims description 9
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 claims description 6
- 229910021344 molybdenum silicide Inorganic materials 0.000 claims description 6
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 6
- 230000005855 radiation Effects 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 5
- 238000000151 deposition Methods 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 230000003014 reinforcing effect Effects 0.000 description 13
- 238000005530 etching Methods 0.000 description 10
- 239000000969 carrier Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 230000002787 reinforcement Effects 0.000 description 8
- 230000035945 sensitivity Effects 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 239000012212 insulator Substances 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 230000002745 absorbent Effects 0.000 description 3
- 239000002250 absorbent Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 239000000615 nonconductor Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- XHCLAFWTIXFWPH-UHFFFAOYSA-N [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] XHCLAFWTIXFWPH-UHFFFAOYSA-N 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006392 deoxygenation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910000480 nickel oxide Inorganic materials 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910001935 vanadium oxide Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
- G01J5/02—Constructional details
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
- G01J5/02—Constructional details
- G01J5/0225—Shape of the cavity itself or of elements contained in or suspended over the cavity
- G01J5/024—Special manufacturing steps or sacrificial layers or layer structures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
- G01J5/02—Constructional details
- G01J5/08—Optical arrangements
- G01J5/0853—Optical arrangements having infrared absorbers other than the usual absorber layers deposited on infrared detectors like bolometers, wherein the heat propagation between the absorber and the detecting element occurs within a solid
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
- G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
- G01J5/20—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using resistors, thermistors or semiconductors sensitive to radiation, e.g. photoconductive devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
- G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
- G01J5/20—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using resistors, thermistors or semiconductors sensitive to radiation, e.g. photoconductive devices
- G01J5/22—Electrical features thereof
- G01J5/24—Use of specially adapted circuits, e.g. bridge circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
- H01L31/0264—Inorganic materials
- H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
- H01L31/113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor
- H01L31/1136—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor the device being a metal-insulator-semiconductor field-effect transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
Landscapes
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Radiation Pyrometers (AREA)
- Thin Film Transistor (AREA)
Abstract
전자기 방사를 탐지하기 위한 볼로미터 (bolometer) 유형의 탐지 구조 (10). 상기 탐지 구조 (10)는, 상기 전자기 방사 흡수 동안에 상기 흡수 요소의 온도에서의 상승을 탐지하기 위해 상기 흡수 요소와 연관된 MOSFET 트랜지스터 (100)를 포함한다. 상기 트랜지스터 (100)는 적어도 하나의 제1 및 적어도 하나의 제2 구역 (111, 112), 상기 제1 구역 및 제2 구역 (111, 112)을 서로 분리하는 적어도 하나의 제3 구역 (113), 그리고 상기 제3 구역 (113)을 바이어스하도록 배열된 적어도 하나의 제1 게이트 전극 (120)을 포함한다. 상기 제1 게이트 전극 (120)은 상기 제1 흡수 요소를 형성하는 적어도 하나의 금속 섹션을 포함한다. 다음의 부등식들, 공식을 충족시키는 두께 Ep를 가진다. 본 발명은 그런 구조를 제조하기 위한 프로세스에 더 관련된다.
Description
본 발명은 광전자 공학 및 전자기 방사 탐지 분야에 관한 것이다.
그래서 본 발명은 특허 대상은 더욱 정밀한, 볼로미터 (bolometer) 유형의 전자기 방사를 탐지하기 위한 구조 및 그런 구조를 제조하기 위한 방법이다.
특히, 적외선 파장 범위에서 전자기 방사를 탐지하기 위해서, 볼로미터 유형의 전자기 방사를 탐지하기 위한 구조들을 사용하는 것이 알려져 있다.
그런 구조는:
- 매달린 멤브레인의 형상에 보통 제공된 전자기 방사를 흡수하도록 구성된 흡수 요소,
- 온도에 따라 변하는 특성을 가지며, 전자기 방사가 흡수될 때에 상기 흡수 요소의 온도에서의 상승을 탐지할 수 있기 위해서 상기 흡수 요소와 연관되어 있는, 트랜스듀서를 포함한다.
통상적으로, 상기 트랜스듀서는, 바나듐 산화물 VOx, 니켈 산화물 NiOx, 티나늄 산화물 TiOx을 포함하는 그룹으로부터 선택된 금속 산화물의 레이어 또는 무정형 실리콘 aSi의 레이어와 같은 서미스터 특성들을 구비한 레이어에 의해 구현된다.
그렇지만, 그런 트랜스듀서를 이용하고 그리고 그런 구성을 이용하는 그런 구조들은 10 μm 미만의 어레이 피치를 가지는 컴포넌트 내 매트릭스의 형상에 통합될 수 없다. 이는, 수용할 수 있는 감도를 유지하기 위해서, 트랜스듀서로 사용되는 금속 산화물의 레이어의 제한된 감도, 그런 레이어들에서 2 내지 2.5%.K-1 를 초과하지 않는 온도 계수 때문에 흡수 요소의 표면이 충분해야 하기 때문이다.
10 μm 미만의 어레이 피치를 가지는 컴포넌트들 내 통합에 적합한 감도를 가진 볼로미터 유형의 탐지 구조를 제공하기 위해서, 여러 방법들이 예견되었다.
이런 것들 중에서, 특허 문헌 US 7489024에서 교시된 가능성에 대해 특히 언급하 수 있으며, 이 특허 문헌은 트랜스듀서를 낮은 역전 모드에서 기능하는 MOSFET로 교체하는 것을 제안한다. 이는 그런 교체가 10%.K-1 까지의 범위일 수 있는 온도 계수를 달성하는 것을 가능하게 하기 때문이다. 그렇지만, 최적화된 온도 계수에도 불구하고 상기 특허 문헌 US 7489024에서 제안된 것을 사용하는 것은 이런 유형의 구조를 10 μm 미만의 어레이 피치를 가지는 컴포넌트들 내 통합과는 양립하지 않도록 만드는 많은 약점을 가진다.
그것의 설계를 전체적으로, 상기 문헌 US 7489024에서 설명된 구조는 실리콘 이산화물로부터 산출된 레이어들을 흡수 요소로 사용한다. 이 레이어들은 자신들의 기능 때문에 큰 두께를 가져야만 한다. 그러므로 그 결과는 높은 열 관성 (thermal inertia) 및 그로 인한 저하된 응답 시간이다. 추가로, 상기 구조를 장착한 컴포넌트의 나머지로부터 그 구조를 절연시킨 동일한 레벨의 절연 암들이 이 레이어들에 제공된다. 그런 가깝게 근접한 것은 상기 전자기 방사 흡수에 의해 생성된 열의 일부의 손실을 상기 컴포넌트의 그 나머지에게 초래한다.
이런 이유로, 수용 가능한 감도를 보존하기 위해서, 특히 2009년에 과학 저널 "IEEE Translation on Electron Devices" 볼륨 56 넘버 9, 1935 내지 1942 페이지에서 공개된, 미국 특허 US 7489024에서 설명된 구조의 발명자들의 작업은 구조들의 크기가 10 μm 미만의 어레이 피치를 가지는 컴포넌트들 내 매트릭스의 형상 내 통합에 적합한 그런 구조들을 획득하는 것을 가능하게 하지 않는다. 이는 그런 구조를 위해 필요한 최소 표면 면적이 45 μm x 46 μm이기 때문이다.
본 발명의 목적은 이런 약점을 치유하고, 그래서 10 μm 미만의 어레이 피치를 가지는 컴포넌트들 내 매트릭스의 형상 내에 통합될 수 있는 볼로미터 유형의 구조를 제공하는 특허 대상을 가지는 것이다.
이 목적을 위해 본 발명은 전자기 방사를 탐지하기 위한 볼로미터 (bolometer) 유형의 탐지 구조에 관련되며, 상기 탐지 구조 (10)는:
- 상기 전자기 방사를 흡수하도록 구성된 적어도 하나의 제1 흡수 요소;
- 상기 전자기 방사가 흡수되었을 때에 상기 흡수 요소의 온도에서의 상승을 탐지하기 위해 상기 제1 흡수 요소와 연관된 MOSFET 트랜지스터를 포함하며, 상기 트랜지스터는:
o 제1 유형의 전도성을 구비한 적어도 하나의 제1 구역 및 적어도 하나의 제2 구역,
o 상기 제1 구역 및 제2 구역을 서로 분리하는 적어도 하나의 제3 구역으로, 상기 제3 구역은 상기 제1 유형의 전도성과 반대인 제2 유형의 전도성 및 상기 제3 구역이 캐리어들이 실질적으로 없는 유형의 전도성을 포함하는 그룹으로부터 선택된 전도성 유형인, 적어도 하나의 제3 구역,
o 상기 제3 구역을 바이어스하도록 배열된 적어도 하나의 제1 게이트 전극을 포함한다.
상기 제1 게이트 전극이 상기 제1 흡수 요소를 형성하는 적어도 하나의 제1 금속 부분을 포함하며, ρ이 상기 금속 부분을 형성하는 금속 재질의 저항일 때에 상기 제1 금속 부분은 부등식 
를 만족시키는 두께 Ep를 가진다.
상기 제1 금속 게이트 전극의 일부의 모습으로 흡수 요소를 그렇게 제공하는 것을 이용하여, 상기 구조의 기능은 그에 의해 최적화된다. 실제로, 이 부등식 때문에, 상기 제1 금속 부분은 진공의 임퍼던스에 가까운 임피던스를 가지며, 이는 약 10 nm의 상대적으로 작은 두께에 대해 약 377 Ω이다. 그러므로 상기 흡수 요소는 85%가 넘는 흡수를 획득하기 위해서 큰 두께를 가질 필요가 없다. 그래서, 종래 기술에 비교하면, 상기 흡수 요소의 필요한 질량 및 그것의 관성은 크게 줄어든다. 그래서, 상기 구조는 낮은 관성을 가지며 그리고 종래 기술의 구조에 비교하면 최적화된 감도를 가진다. 이 감도는 그래서 10 μm 미만의 어레이 피치를 가지는 컴포넌트 내 매트릭스의 형상인 구조의 통합에 특히 적합하다.
유리하게는 상기 제1 금속 부분의 두께는 부등식 
를 충족시킨다.
이 방식에서 90%보다 더 큰 흡수를 획득하는 것이 가능하다.
이상적으로는, 상기 제1 금속 부분의 두께는 다음의 부등식을 만족시킨다.
그런 구성은 10 nm 두께인 티타늄 질화물 TiN의 금속 부분과 함께 특히 획득될 수 있다는 것에 유의해야 한다.
상기 제1 구역 및 제2 구역을 분리시키는 제3 구역으로, 상기 제3 구역은 상기 제1 및 제2 구역 사이에 끼워 넣어진다는 것에 유의해야 한다.
상기 제3 구역이 실질적으로 캐리어들이 없는 전도성의 유형은, 위에서 그리고 본 문헌의 나머지 부분에서, 상기 탐지 구조를 바이어스하는 것이 존재하지 않을 때에, 상기 제3 구역에는 실질적으로 캐리어들이 없도록 하는 유형의 전도성 및 두께를 상기 제3 구역이 가진다는 것을 의미하는 것으로 여겨져야 한다. 당연히, 동작 시에 그리고 상기 게이트 전극에 바이어싱이 인가될 때에, 전도 채널을 생성하는 것은 상기 제3 구역을 제1 유형의 전도성의 캐리어들로 채우는 것을 가능하게 한다. 본 발명이 속한 기술 분야에서의 통상의 지식을 가진 자에게는 "상기 제3 구역이 고갈되었다" 것에 따른 표시는 상기 제3 구역에 실질적으로 캐리어들이 없는 그런 전도성 유형과 동의어이다.
MOSFET 트랜지스터는 본 발명이 속한 기술 분야에서의 통상의 지식을 가진 자가 일반적으로 사용하는 용어이며, 위에서 그리고 본 명세서의 나머지에서 금속 산화 반도체 유형의 필드 이펙트 트랜지스터를 의미한다. 이는 약어 MOSFET가 영문 용어인 “metal oxide semiconductor field effect transistor”에서 비롯되었기 때문이다.
상기 제1 금속 부분은 상기 제3 구역을 위한 "중간-간극 (mid-gap)" 유형의 금속으로부터 바람직하게 만들어지며, 상기 제1 금속 부분은 실리콘으로부터 산출된 제3 구역용 티타늄 질화물, 탄탈 질화물 및 몰리브덴 규화물을 포함하는 그룹으로부터 선택된 금속으로부터 바람직하게 만들어지며, 상기 제1 금속 부분은 실리콘으로부터 산출된 제3 구역용 티타늄 질화물로부터 유리하게 산출된다.
온도에 대한 트랜지스터 전류의 높은 감도를 제공하면서도 50 mV 및 75 mV 사이의 소스 대 게이트 전압들은 액세스 가능하기 때문에, 상기 제3 구역에 비교한 상기 제1 금속 부분의 출력 작업의 그런 적응을 이용하여 상기 트랜지스터는 상대적으로 낮은 변환 전압으로 기능할 수 있다는 것을 본 발명자들은 발견했다. 그래서 상기 구조에 대한 바이어싱의 주울 효과는 보유되어 유지되며 그리고 상기 구조의 기능을 약간 간섭할 뿐이다.
위에서 그리고 본 명세서의 나머지에서, ”중간-간극 유형의 금속”은, 상기 구조에 대한 바이어싱이 없을 때에 상기 제3 구역의 금지 대역 구역에 그리고 더 정확하게는 상기 제3 구역의 금지 대역의 중간에 가까운 곳에서, 그 금지 대역의 상기 간극의 -25% 및 +25% 사이에 놓여있는 범위 내에 금지 대역의 중간으로부터 멀리 있는 에너지 레벨에서 자신의 페르미 에너지를 가지기 위해서, 상기 금속이 선택된다는 것을 의미한다. 그런 게이트 구성은 본 발명이 속한 기술 분야에서의 통상의 지식을 가진 자에게는 영문 용어인 ”mid-gap"으로 일반적으로 알려져 있다. 그래서, 상기 제3 구역이 실리콘으로부터 산출되는 경우에, ”중간-간극 유형의 금속들”은 특히 티타늄 질화물, 탄탈 질화물 및 몰리부덴 규화물을 포함한다.
상기 제1 게이트 전극은 상기 제1 구역 및 제2 구역 중 하나와 단락 상태이다.
”중간-간극" 유형의 금속으로부터 산출된 제1 게이트 전극의 금속 부분을 위한 낮은 변환 번압에서의 기능의 가능성에 의해 허용된 그런 구성을 이용하여, 상기 구조는 바이어스될 두 개의 전도성 트랙들만을 필요로 한다. 상기 독출 전자부 및 상기 트랜지스터 사이의 전기적인, 그래서, 열적인 전도성 트랙들은 최소로 축소된다. 그러므로, 상기 트랜지스터 및 특별하게 최적화된 독출 전자부 사이에서 열적인 절연을 제공하는 것이 가능하다.
상기 제1 구역은 상기 제3 구역에 의해 둘러싸이며, 상기 제3 구역은 상기 제2 구역에 의해 둘러싸인다.
그런 구성과 함께, 상기 제1 게이트 전극은 격자 (grille) 길이에 대한 격자 폭의 높은 비율을 가지며, 상기 게이트 전극의 폭 및 길이는 MOSFET들의 기능, 즉, 트랜지스터의 제1 및 제2 구역 사이에서 전류의 흐름의 방향에 관련한 기능을 기술하는 것을 형식화하는데 있어서 자신들을 표현하기 위해 일반적으로 것으로서 고려되어야 한다. 그런 비율은 상기 트랜지스터의 전류의 온도에 대한 감도를 증가시킨다. 그런 구성을 이용하여, 그런 비율은 상기 구조의 신호 대 잡음 비율을 최적화하기 위해서 상기 게이트 전극의 상대적으로 큰 길이를 이용하여 더 획득될 수 있을 것이며, 이는 그 잡음이 상기 게이트 전극의 표면 면적에 직접 관련되기 때문이다. 그래서 그런 구성을 이용하여 0.5 μm 보다 더 큰 제1 게이트 전극의 길이를 획득하는 것이 가능하다는 것에 유의해야 한다. 그런 구성을 이용하여 상기 트랜지스터의 제1 구역이 단일의 부분으로 제한되며 그리고 상기 트랜지스터의 제2 구역은 다른 단일 부분으로 제한된다는 것에 또한 유의해야 한다. 그러므로 상기 게이트는 사실상 결정 팩터이며 그리고 링 모습은 자신의 표면 면적 그리고 픽셀의 의해 부과된 공간에서의 자신의 길이에 대한 자신의 폭의 비율 둘 모두를 최적화하는 것을 가능하게 한다.
상기 트랜지스터는:
- 제4 구역 및 제5 구역; 그리고
- 상기 제5 구역을 바이어스하도록 배열된 제3 게이트 전극을 더 포함하며,
상기 제4 구역은 제1 유형의 전도성이며 그리고 상기 제5 구역은 상기 제1 유형의 전도성과 반대인 제2 유형의 전도성 및 상기 제3 구역이 캐리어들이 실질적으로 없는 유형의 전도성을 포함하는 그룹으로부터 선택된 유형의 전도성이며,
상기 제5 구역은 상기 제2 구역 및 제4 구역을 서로 분리하며, 그리고 상기 제2 게이트 전극은 제2 흡수 요소를 형성하는 적어도 하나의 제2 금속 부분을 포함하며, ρ이 상기 제2 금속 부분을 형성하는 금속 재질의 저항일 때에 상기 제2 금속 부분은 부등식 
를 만족시키는 두께 Ep를 가진다.
상기 제3, 제2, 그리고 제5 구역들에 의해 형성된 어셈블리는 상기 제1 및 제4 구역들을 서로 분리시킬 수 있다.
상기 제5 구역은 상기 제2 구역을 둘러쌀 수 있으며 그리고 상기 제4 구역은 상기 제5 구역을 둘러싼다.
상기 제1, 제3, 제2, 제5 및 제4 구역들은 제1 방향에서 서로에 이어질 수 있다.
그래서, 그런 특성들을 이용하여, 상기 제1 및 제3 게이트 전극들의 게이트 표면들은 서로 합해지며, 전체 게이트 표면은 특별하게 크다. 그러므로 이로 인한 상기 신호 대 잡음 비율은 그런 구조에 대해 특별하게 최적화된다.
상기 제2 및 제4 구역들을 서로 분리시키는 제5 구역을 이용하여, 상기 제3 구역은 상기 제2 및 제4 구역들 사이에 끼워진다는 것에 유의해야 한다.
상기 제3 구역)은, 그 제3 구역에 캐리어들이 실질적으로 없는 전도성 유형이다.
그런 제3 구역을 이용하여, 킹크 (Kink) 효과에 관련된 것과 같은 부유-전위 (floating-potential) 기판에 관련된 기생 효과들은 억제되며, 또는 심지어는 없어진다. 그러므로 채널을 바이어스하기 위해 접속, 즉, 상기 제3 구역을 추가할 필요가 없다. 상기 트랜지스터의 열 절연은 그러므로 그런 채널 바이어싱 접속에 의해 저하된다.
상기 제1 흡수 요소와 함께 사분의 일 파장 캐비티 (quarter-wave cavity)를 형성하도록 구성된 반사 표면이 제공될 수 있다.
이 방식에서, 상기 제1 흡수 요소에 의해 흡수되지 않은 상기 전자기 방사의 일부는 그 내부에서 흡수되기 위해서 상기 반사 표면에 의해 상기 제1 흡수 요소의 방향으로 반사된다. 이 현상은 상기 사분의 일 파장 캐비티의 형성에 의해 생성된 공진으로 인해서 모두가 더 증폭된다.
상기 제1 게이트 전극은 제1 및 제2의 전기적 절연 레이어들에 의해 상기 제3 구역과 분리될 수 있으며, 상기 제1 및 제2의 전기적 절연 레이어들 중 하나는 실리콘 이산화물로부터 산출되며, 상기 제1 및 제2의 전기적 절연 레이어들 중 다른 하나는 높은 유전체 상수를 가진 유전 절연체로부터 산출된다.
이 방식에서, 상기 트랜지스터가 기능하는 동안에 1/f 잡음의 기여분을 제한하면서도 상기 제1 게이트 전극 및 상기 제3 전극 사이에 상대적으로 작은 절연 두께를 제공하는 것이 가능하다.
위에서 그리고 본 명세서의 나머지 부분에서, "높은 유전체 상수를 가진 유전 절연체" 또는 본 발명이 속한 기술 분야에서의 통상의 지식을 가진 자들에 의해 일반적으로 사용되는 영문 명칭은 "높은-K" 유전체 물질은 3,9와 동일한 실리콘 이산화물의 유전체 상수와 비교하여 높은 유전체 상수를 가진 절연 물질을 의미하는 것이다. 그래서 유전체 물질은 그것이 실리콘 이산화물의 유전체 상수보다 더 큰 또는 적어도 1.5배와 동일한, 또는 심지어는 2-3배인 유전체 상수를 가진다면 높은 유전체 상수를 가진 물질인 것으로 간주될 수 있다.
상기 구조는, 상기 트랜지스터를 바이어스하도록 구성되며 그리고 상기 트랜지스터의 동작 전류로부터 상기 흡수 요소의 온도에서의 상승을 판별하도록 구성된 독출 회로를 또한 포함할 수 있으며,
상기 독출 회로 및 상기 트랜지스터는, 각각이 상기 트랜지스터를 바이어스하기 위한 적어도 하나의 전도성 트랙을 포함하는 적어도 제1 절연 암 및 제2 절연 암에 의해 서로 분리된다.
이 방식에서, 상기 트랜지스터 및 상기 독출 회로 사이의 열 접촉은 최소로 축소된다. 그러므로, 상기 구조는 상대적으로 낮은 열 관성을 가지며 그리고 자신의 감도는 유지된다.
상기 제1 및 제2 절연 암들의 전도성 트랙들 각각은 제3 흡수 요소를 형성하는 금속 트랙일 수 있으며 그리고 ρ이 상기 제2 금속 부분을 형성하는 금속 재질의 저항일 때에 부등식 
를 만족시키는 두께 Ep를 가질 수 있다.
이 방식에서, 상기 제1 흡수 요소에 의해 흡수되지 않은 전자기 방사의 일부는 상기 전도성 트랙들에 의해 흡수될 수 있으며 그리고 상기 트랜지스터의 온도에서의 상승에 부분적으로 참여할 수 있다.
상기 트랜지스터는 상기 제1 게이트 전극 반대편의 상기 트랜지스터의 표면상 제2 게이트 전극을 더 포함하며,
상기 제2 게이트 전극은 제4 흡수 요소의 적어도 하나의 금속 부분을 포함한다.
그런 제2 게이트 전극은 상기 흡수 요소의 표면 면적을 증가시키면서 상기 트랜지스터의 임계 전압을 조절하는 것을 가능하게 한다. 그러므로 상기 신호 대 잡음 비율은 그에 의해 향상된다.
본 발명은 탐지 구조를 제조하기 위한 방법에 또한 관련되며, 상기 제조 방법은:
- 적어도 하나의 제1 구역, 제2 구역 및 제3 구역을 제공하는 단계로, 상기 제1 및 제2 구역들은 제1 유형의 전도성이며, 상기 제3 구역은 상기 제1 및 제2 구역들을 서로 분리시키며 그리고 상기 제3 구역은, 상기 제1 유형의 전도성과 반대인 제2 유형의 전도성 및 상기 제3 구역에는 캐리어들이 실질적으로 없는 유형의 전도성을 포함하는 그룹으로부터 선택된 전도성 유형인, 제공 단계,
- MOSFET 트랜지스터를 형성하기 위해 상기 제3 구역을 바이어스하도록 배열된 제1 게이트 전극을 형성하는 단계를 포함하며, 상기 제1 게이트 전극은 전자기 방사를 흡수하도록 구성된 흡수 요소를 형성하는 적어도 하나의 제1 금속 부분을 포함하며, 그리고 이 방식에서 상기 트랜지스터는 전자기 방사가 흡수될 때에 상기 흡수 요소의 온도에서의 상승을 탐지하기 위해서 상기 흡수 요소와 연관되며, 상기 제1 금속 부분은 부등식 
를 만족시키는 두께 Ep를 가지며, 여기에서 ρ는 상기 금속 부분을 형성하는 금속 재질의 저항이다.
그런 방법은 본 발명에 따른 구조를 제공하는 것을 가능하게 하며 그러므로 본 발명에 관련된 유리함들로부터 이득을 얻은 것을 가능하게 한다.
상기 제1 게이트 전극을 형성하는 단계 동안에, 상기 제1 게이트 전극의 상기 제1 금속 부분은 상기 제3 구역을 위한 "중간-간극" 유형의 금속으로부터 산출되며, 상기 제1 금속 부분은 실리콘으로부터 산출된 제3 구역용 티타늄 질화물, 탄탈 질화물 및 몰리브덴 규화물을 포함하는 그룹으로부터 선택된 금속으로부터 우선적으로 만들어지며, 상기 제1 금속 부분은 실리콘으로부터 산출된 제3 구역용 티타늄 질화물로부터 유리하게 산출된다.
그래서, 그런 방법을 이용하여 획득된 상기 구조는 "중간-간극" 유형의 제1 금속 부분을 사용하는 것에 관련된 유리함으로부 이익을 얻으며, 그러므로 상기트랜지스터가 낮은 변환 전압에서 기능하는 것을 허용한다.
다음의 단계들이 또한 제공될 수 있다:
- 상기 트랜지스터를 바이어스하도록 구성되며 그리고 상기 트랜지스터의 동작 전류로부터 상기 흡수 요소의 온도에서의 상승을 판별하도록 구성된 독출 회로를 형성하는 단계,
- 각각이 적어도 하나의 전도성 트랙을 포함하는 제1 절연 암 및 제2 절연 암을 형성하는 단계,
- 상기 트랜지스터, 상기 제1 및 제2 절연 암들 그리고 상기 독출 회로를 연관시켜서, 상기 독출 회로가 상기 제1 및 제2 절연 암들의 각자의 전도성 트랙들에 의해 상기 트랜지스터에 전기적으로 연결되도록 하는 단계.
그렇게 제조된 상기 구조는, 특히, 상기 제1 및 제2 절연 암들을 사용하는 것을 통해 상기 독출 회로와 비교하여 최적화된 절연을 가진다.
상기 독출 회로를 제공하는 단계 동안에, 반사 표면을 형성하는 서브단계가 제공될 수 있다.
상기 트랜지스터, 상기 제1 및 제2 절연 암들 그리고 상기 독출 회로를 함께 연관시키는 단계 동안에, 상기 반사 회로는 상기 제1 게이트 전극의 티타늄 질화물 부분과 함께 사분의 일 파장 캐비티를 형성하기 위한 배열을 가질 수 있다.
그래서, 제조된 상기 구조는 그런 반사 표면에 관련된 유리함들로부터 이점을 가진다.
본 발명의 효과는 본 명세서의 해당되는 부분들에 개별적으로 명시되어 있다.
본 발명은, 동반 도면들을 참조하는, 순전히 지시적이며 그리고 어떤 방식이건 제한하지 않는 예시의 실시예들에 대한 설명을 읽으면 더 잘 이해될 것이다.
도 1a 내지 도 1c는 본 발명에 따른 구조를 개략적으로 도시하며, 도 1a는 상기 구조를 형성하는 다양한 요소들을 파선들로 보여주는 평면 모습이며, 도 1b 및 도 1c는 각각 축 B-B 및 축 A-A를 따른 동일한 구조의 횡단면의 모습이다.
도 2a 및 도 2b는 독출 회로 및 반사기를 각각 형성하는 상기 구조의 일부들을 제조 동안에 개략적으로 도시하며, 도 2a는 평면 모습이며 그리고 도 2c는 축 C-C를 따른 횡단면 모습이다.
도 3a 및 도 3b는 흡수 요소 및 트랜스듀서를 각각 형성하는 상기 구조의 일부들을 제조 동안에 개략적으로 도시하며, 도 3a는 평면 모습이며 그리고 도 3b는 축 D-D를 따른 횡단면 모습이다.
도 4a 및 도 4b는 절연 암들 및 반사기를 각각 형성하는 상기 구조의 일부들을 제조 동안에 개략적으로 도시하며, 도 4a는 평면 모습이며 그리고 도 4b는 축 E-E를 따른 횡단면 모습이다.
도 5는 본 발명에 따른 네 개의 구조들이 컴포넌트를 장착할 때에 그 네 개의 구조들의 매트릭스 내 조직을 개략적으로 도시한다.
도 6은 상기 트랜스듀서가 5개의 구역들을 포함하는 제2 실시예에 따른 구조를 평면 모습으로 개략적으로 도시한다.
다양한 도면들의 동일한, 유사한 또는 등가의 부분들은 동일한 숫자 레퍼런스를 가지며, 이는 한 도면으로부터 다른 도면으로의 변경을 용이하게 하기 위한 것이다.
상기 도면들에서 보이는 다양한 부분들은 이 도면들을 더 명료하게 하기 위해서 반드시 균일한 크기인 것은 아니다.
다양한 가능성들 (변형들 및 실시예들)은 서로에게 배타적이지는 않는 것으로 이해되어야 하며 그리고 서로 조합될 수 있다.
도 1a 내지 도 1c는 본 발명에 따른 구조를 개략적으로 도시하며, 도 1a는 상기 구조를 형성하는 다양한 요소들을 파선들로 보여주는 평면 모습이며, 도 1b 및 도 1c는 각각 축 B-B 및 축 A-A를 따른 동일한 구조의 횡단면의 모습이다.
도 2a 및 도 2b는 독출 회로 및 반사기를 각각 형성하는 상기 구조의 일부들을 제조 동안에 개략적으로 도시하며, 도 2a는 평면 모습이며 그리고 도 2c는 축 C-C를 따른 횡단면 모습이다.
도 3a 및 도 3b는 흡수 요소 및 트랜스듀서를 각각 형성하는 상기 구조의 일부들을 제조 동안에 개략적으로 도시하며, 도 3a는 평면 모습이며 그리고 도 3b는 축 D-D를 따른 횡단면 모습이다.
도 4a 및 도 4b는 절연 암들 및 반사기를 각각 형성하는 상기 구조의 일부들을 제조 동안에 개략적으로 도시하며, 도 4a는 평면 모습이며 그리고 도 4b는 축 E-E를 따른 횡단면 모습이다.
도 5는 본 발명에 따른 네 개의 구조들이 컴포넌트를 장착할 때에 그 네 개의 구조들의 매트릭스 내 조직을 개략적으로 도시한다.
도 6은 상기 트랜스듀서가 5개의 구역들을 포함하는 제2 실시예에 따른 구조를 평면 모습으로 개략적으로 도시한다.
다양한 도면들의 동일한, 유사한 또는 등가의 부분들은 동일한 숫자 레퍼런스를 가지며, 이는 한 도면으로부터 다른 도면으로의 변경을 용이하게 하기 위한 것이다.
상기 도면들에서 보이는 다양한 부분들은 이 도면들을 더 명료하게 하기 위해서 반드시 균일한 크기인 것은 아니다.
다양한 가능성들 (변형들 및 실시예들)은 서로에게 배타적이지는 않는 것으로 이해되어야 하며 그리고 서로 조합될 수 있다.
도 1a는 본 발명에 따른 볼로미터 유형의 탐지 구조 (10)를 개략적으로 도시하며, 그런 탐지 구조 (10)는 전자기 방사를 탐지하기에 적합하다.
그런 탐지 구조 (10)는 특히 적외선 파장 범위에서 전자기 방사를 탐지하는 것에 특히 관련된다. 그래서, 아래에서 설명된 실시예들에서 표시된 다양한 값들은 이 실제의 애플리케이션에 관련되며, 그 실제의 애플리케이션에서 추구된 파장 범위는 원적외선, 즉, 8 내지 12 μm 사이이다. 당연히, 본 발명이 속한 기술 분야에서의 통상의 지식을 가진 자는 그런 탐지 구조 (10)를 이용하여 상기 적외선이 아닌 파장 범위 내 전자기 방사의 최적화된 탐지를 제공하기 위해서, 본 발명 개시로부터 이 값들을 완벽하게 적응시킬 수 있다.
그런 방사 구조 (10)는:
- MOSFET 트랜지스터 (100)로서, 그 MOSFET 트랜지스터 (100)는:
o 제1 유형의 전도성을 가진 적어도 하나의 제1 구역 (111) 및 적어도 하나의 제2 구역,
o 상기 제1 구역 및 제2 구역 (111, 112)을 서로 분리시키는 적어도 하나의 제3 구역 (113)으로, 상기 제3 구역 (113)은 그 제3 구역에는 실질적으로 캐리어들이 없는, 다른 말로 하면 상기 제3 구역 (113)은 완전하게 고갈된, 유형의 전도성을 가진, 적어도 하나의 제3 구역 (113),
o 상기 제3 구역 (113)을 바이어스하도록 배열된 제1 게이트 전극 (120)으로, 상기 제1 게이트는 제1 흡수 레이어 (210) 상기 제1 흡수 요소를 형성하는 티타늄 질화물 TiN으로 만들어진 제1 흡수 레이어 (210)를 포함하는, 제1 게이트 전극,
o 상기 제3 구역 (113)을 바이어스하기 위해 상기 제1 게이트 전극 (120) 반대편에 있는 상기 제3 구역의 표면 상에 배열된 옵션의 제2 게이트 전극 (130)을 포함하는, MOSFET 트랜지스터 (100),
- 상기 트랜지스터 (110)가 바이어스되는 것을 가능하게 하기 위해 제1 및 제2 전도성 트랙 (311, 321)을 각각 포함하는 제1 절연 암 (310) 및 제2 절연 암 (320)으로, 상기 제1 트랙 (311)은 상기 제2 구역 (112)에 연결되며, 상기 제2 트랙 (321)은 상기 제1 및 제3 구역들 (111, 113)에 연결되어 상기 트랙들을 단락시키는, 제1 절연 암 (310) 및 제2 절연 암 (320),
- 상기 제1 흡수 레이어와 함께 사분의 일 파장 캐비티 (quarter-wave cavity)를 형성하도록 배열된 옵션의 반사 표면 (330, 331),
- 독출 회로 (340)로, 그 독출 회로의 기판 (341)만이 보이며, 상기 독출 회로 (340)는 각자의 제1, 제2, 제3 및 제4 본딩 패드들 (354, 355, 316, 326) 본딩 패드들에 의해 상기 제1 및 제2 전도성 트랙들 (311, 312)에 전기적으로 연결되는, 독출 회로를 포함한다.
그런 구성에서, 상기 제1 구역 (111)은 상기 트랜지스터의 드레인을 형성하며, 상기 제2 구역 (112)은 상기 트랜지스터의 소스를 형성하며 그리고 상기 제3 구역 (113)은 상기 트랜지스터 (100)의 채널을 형성한다는 것에 주목한다. 그래서, 제1 실시예에서 상기 트랜지스터 (100)는 약한 삽입에서 기능하며, 상기 드레인 및 게이트 전극은 단락되어 있으며 그리고 소스-드레인 VSD 및 소스-게이트 VSG 전압들은 동일하다.
그런 탐지 구조 (10)는 네 개의 상이한 단계들로 제조될 수 있으며, 제조 동안의 제1 단계에서 상기 독출 회로 (340)가 제공되며, 제조 동안의 제2 단계에서 상기 트랜지스터 (100) 및 상기 제1 흡수 요소를 형성하는 그것의 제1 게이트 전극 (120)이 제공되며, 제조 동안의 제3 단계에서 상기 절연 암들 (310, 320)이 상기 트랜지스터 (100)와 접촉하여 형성되며 그리고 제조 동안의 제4 단계에서 트랜지스터 (100) 및 절연 암들 (310, 320)로 구성된 어셈블리가 상기 독출 회로 (340)에 본딩된다. 이 네 단계 동안에, 상기 제2 게이트 전극 (130)을 산출하는 것이 또한 가능하다.
도 2a 및 도 2b는 상기 독출 회로 (340)를 제공하는 단계 동안의 제조 과정에서의 독출 회로를 도시한다.
그래서, 도 2a 및 도 2b에서 도시된 상기 독출 회로 (340)는 실리콘 기판과 같은 반도체 지지부 (341) 내에 제공되며, 여기에서 상기 독출 회로의 컴포넌트들이 제공된다. 상기 독출 회로 (340)는 상기 트랜지스터를 바이어스하도록 구성되며 그리고 상기 트랜지스터 (100)의 동작 전류로부터 상기 제1 게이트 전극 (120)의 온도에서의 상승을 판별하도록 구성된다. 그런 독출 회로 (340)는 파선들로 단독으로 도시되어, 상기 지지부 (341) 내에서 그 독출 회로의 위치를 도시한다. 그런 독출 회로 (340)는 본 발명이 속한 기술 분야에서의 통상의 지식을 가진 자들에게 알려진 유형이며, 그래서 단일의 트랜지스터에 전용인 독출 회로, 또는 컴포넌트 (1) (도 5 참조)를 장착한 모든 트랜지스터들의 그룹이나 그 모든 트랜지스터 서로를 위해 만들어진 회로, 또는 단일의 트랜지스터에 전용인 일부 그리고 컴포넌트 (1)를 장착한 모든 트랜지스터들의 그룹이나 그 모든 트랜지스터 서로를 위해 만들어진 일부일 수 있다. 그런 독출 회로들은 대체적으로는 MOS 기술에서는 본 발명이 속한 기술 분야에서의 통상의 지식을 가진 자에게 알려져 있으므로, 본 명세서에서는 더 상세하게 설명되지 않는다.
상기 독출 회로 (340) 및 상기 트랜지스터 (100) 사이의 연결을 제공하기 위해서, 상기 독출 회로 (340)는 상기 반도체 지지부 (341)의 접속 표면 상에 제1 및 제2 접속 패드들 (342, 343)을 포함한다. 상기 제1 및 제2 접속 패드들 (342, 343)은 상기 독출 회로와의 옴 (ohmic) 접촉을 위해 적합한 금속 재질로부터 산출된다. 그래서 그런 금속 재질은 예를 들면 구리로부터 산출될 수 있다. 상기 제1 및 제2 접속 패드들 (342, 343)은 본 발명의 실제의 애플리케이션의 환경에서 1 μm x 1 μm의 표면 면적을 가질 수 있다. 도 2a에서 제1 및 제2 인접 탐지 구조 각각의 상기 제1 및 제2 접속 패드들 (342, 343)이 또한 도시된 것에 또한 유의한다.
도 2b에 도시되었듯이 상기 반도체 지지부 (341)의 접속 표면이 금속 레이어 (344)와 함께 또한 제공되어, 반사 표면 (330, 331)의 제1 부분 (330)의 형성을 가능하게 한다. 그래서 상기 금속 레이어 (344)는 상기 탐지 구조 (10)의 표면의 주요 부분 위로 확장한다. 본 발명의 상기 실제적인 애플리케이션에서, 상기 탐지 구조 (10)가 차지한 표면은 5 μm x 5 μm의 표면일 수 있다는 것에 유의한다.
상기 제1 및 제2 접속 패드들 (342, 343)에 의해 그리고 상기 금속 레이어 (344)에 의해 덮어지지 않은 접속 표면은 제1 패시베이션 레이어 (345)로 덮어진다. 본 발명의 한 가능성에 따라 상기 접속 표면을 그렇게 덮는 것은 다마스쿠스 (Damascene) 프로세스에 의해 제공될 수 있다는 것에 유의해야 한다. 상기 제1 패시베이션 레이어 (345)는 실리콘 이산화물 SiO2 또는 실리콘 질화물 Si3N4.와 같은 유전체 물질로부터 산출된다.
그리고 상기 금속 레이어 (344)는 제1 정지 레이어 (351)로 덮어진다. 상기 제1 정지 레이어 (351)는 그 자체가 제1 희생 레이어 (352)로 덮어진다. 상기 제1 희생 레이어 (352) 그리고 상기 제1 정지 레이어 (351)는 상기 제1 희생 레이어 (352)에 대한 선택적인 에칭을 허용하는 물질 - 우선적으로는 화학적인 물질 - 로부터 산출되며, 그 후에 상기 제1 정지 레이어 (351)는 특히 상기 제1 패시베이션 레이어 (345)를 보호하기 위해서 상기 에칭을 중단시키는 것을 가능하게 한다. 그래서, 통상적으로, 상기 제1 희생 레이어 (352)는 실리콘 이산화물 SiO2 로부터 산출되며, 상기 제1 정지 레이어 (351)는 알루미늄 Al2O3 또는 알루미늄 질화물 AlN으로부터 그 후에 산출되며, 그리고 상기 선택적 에칭은, 우선적으로는 증기상 (vapour phase)에서, 플루오르화 수소산을 이용한 화학적 침식에 의해 그 후에 획득된다.
상기 제1 정지 레이어 (351) 및 제1 희생 레이어 (352) 둘 모두는, 자신들의 두께에 걸쳐서 그리고 상기 제1 및 제2 접속 패드들 (342, 343) 및 상기 금속 레이어 (344)에서 자신들을 통해 지나가며, 상기 제1 및 제2 접속 패드들 (342, 343)을 위한 접속 비아들을 형성하는 금속 필라들 (353)을 가진다. 상기 금속 필라들 (353)의 금속 재질은 구리일 수 있다. 본 발명의 실제의 애플리케이션에서, 상기 금속 필라들 (353)은 직경이 0.3 μm와 실질적으로 동일한 원형의 단면을 가진다. 그래서, 상기 제1 및 제2 접속 패드들 (342, 343) 각각은 네 개의 금속 필라들과 접촉한다.
상기 제1 희생 레이어 (352)는 또한:
- 상기 금속 필라들 (353)에 의해 상기 제1 및 제2 접속 패드들 (342, 343)과 각각 연관된 제1 및 제2 본딩 패드들 (354, 355),
- 상기 금속 필라들 (353)에 의해 상기 금속 레이어 (344)와 연관된 반사 표면 (330, 331)의 제1 부분 (330)을 포함한다.
이 방식에서, 상기 제1 및 제2 본딩 패드들 (354, 355)은 상기 제1 및 제2 접속 패드들 (342, 343) 각각에 전기적으로 연결되며, 상기 반사 표면 (330, 331)의 제1 부분 (330)은 상기 금속 필라들 (353)에 의해 상기 금속 레이어 (344)에 기계적으로 연결된다.
상기 제1 및 제2 본딩 패드들 (354, 355) 그리고 상기 반사 레이어 (330)는 상기 제1 정지 레이어 (351) 반대편에 있는 제1 희생 레이어 (352)의 표면상에서 제1 희생 레이어 (352)와 함께 플러시 (flush)된다.
본 발명의 실제 애플리케이션에서, 상기 본딩 패드들은 예를 들면, 1 μm x 1 μm의 표면 면적을 가진다.
그래서 그런 독출 회로를 제공하는 상기 단계는 다음의 서브단계들을 포함한다:
- 상기 독출 회로 (340)가 이전에 산출되었던 기판 (341) 제공
- 상기 제1 패시베이션 레이어 (345) 형성
- 상기 제1 패시베이션 레이어 (345)의 두께 내에 상기 제1 및 제2 접속 패드들 (342, 343) 및 상기 금속 레이어 (344) 형성
- 상기 제1 및 제2 접속 패드들 (342, 343)과 접촉한 제1 정지 레이어 (351), 상기 금속 레이어 및 상기 제1 패시베이션 레이어 (345) 증착
- 상기 제1 정지 레이어 (351)와 접촉한 상기 제1 희생 레이어 (352) 증착
- 제1 정지 레이어 (351) 내 그리고 상기 제1 희생 레이어 (352) 내 관통 통로 (through passage) 제공, 상기 관통 통로는 상기 제1 및 제2 접속 패드들 (342, 343) 및 상기 금속 레이어 (344) 상에 나타내서 상기 금속 필라들 (353) 형성을 가능하게 한다,
- 상기 제1 및 제2 본딩 패드들 (354, 355)에 그리고 상기 반사 표면 (330, 331)의 상기 제1 부분 (330)에 대응하는 상기 제1 희생 레이어 (352) 내에 표면 개방부들 제공,
- 상기 금속 필라들 (353), 상기 제1 및 제2 본딩 패드들 (354, 355) 그리고 상기 반사 표면 (330, 331)의 상기 제1 부분 (330)을 형성하기 위해 상기 관통 통로 내 금속 재질 증착.
분자 결합을 촉진하기 위해 상기 제1 희생 레이어 (352)의, 상기 반사 표면 (330, 331)의 상기 제1 부분 (330)의 그리고 상기 제1 및 제2 본딩 패드들 (354, 355)의 평탄화하는 서브단계를 제공하는 것이 가능하다는 것에 유의해야 한다.
도 3a 및 도 3b는 상기 트랜지스터 (100) 및 상기 제1 흡수 요소를 형성하는 그 트랜지스터의 제1 게이트 전극 (120)을 제공하는 단계 동안에 제조의 과정에서의 상기 트랜지스터 (100)를 도시한다. 도 3a 및 도 3b에서, 상기 트랜지스터 (100)는 상기 제2 게이트 전극 (130) 그리고 상기 제1 게이트 전극 (120) 반대편에 있는 자신들의 표면상의 제1, 제2 및 제3 구역들 (111, 112, 113)을 덮는 상기 제2 정지 레이어 (141)의 제1 부분을 포함한다는 것에 유의해야 한다. 본 발명의 바람직한 변이에서, 상기 제2 게이트 전극 (130) 및 상기 제1, 제2 및 제3 구역들 (111, 112, 113)을 덮는 상기 제2 정지 레이어 (141)의 제1 부분은 그럼에도 불구하고 트랜지스터 (100) 및 절연 암들 (310, 320)로 구성된 어셈블리를 독출 회로 (340)와 본딩하는 단계 동안에 계속해서 형성된다. 상기 제1 및 제2 구역들 (111, 112) 그리고 상기 제1 게이트 전극 (120)이 상기 정지 레이어 (141)의 제2 부분에 의해, 상기 제1 및 제2 전도성 트랙들 (321)에 연결된 상기 표면상에 덮어진다는 것에 유의해야 한다.
그래서, 도 3a에서, 상기 트랜지스터 (100)가 독출 회로 (340)에 연결될 상기 표면상에 트랜지스터 (100)의 전면 모습이 도시된 것을 알 수 있다. 트랜지스터 (100)의 상기 제1, 제2 및 제3 구역을 (111, 112, 113)이 상기 제3 구역 (113)에 의해 둘러싸였으며, 상기 제3 구역 (113)은 상기 제2 구역 (112)에 의해 둘러싸인 것을 알 수 있다. 그래서 도 3a에서, 상기 제1 구역 (111)은 중앙 정사각형 표면을 차지하며, 상기 제3 구역 (113)은 상기 제1 구역 (111)의 파여진 사각형 표면을 차지하며, 상기 제2 구역은 트랜지스터 (100) 표면의 나머지를 차지한다는 것을 알 수 있다.
상기 제1, 제2 및 제3 구역들 (111, 112, 113)은 모두가 실리콘 반도체 레이어 (110) 내에 형성된다. 상기 제1 및 제2 구역들 (111, 112)은 제1 유형의 전도성을 가지며, 반면에서 제3 구역 (113)은 완전하게 고갈된 구역이다. 상기 제3 구역 (113)의 그런 고갈은 "절연체 상의 실리콘 (silicon on insulator)"의 영어 축약을 나타내는 SOI 또는 산화 기판 상의 실리콘에 의해 얻어질 수 있으며, 여기에서 절연체 상의 실리콘 레이어의 두께는 15 내지 50 nm 사이, 우선적으로는 25 내지 50 nm 사이, 또는 심지어는 실질적으로 50 nm와 동일한 두께에 대한 열 산화 및 탈산소화에 의해 얇아졌다.
자연적으로, 상기 제3 구역 (113)의 그런 전체적인 고갈이 유리하다면, 상기 제3 구역 (113)이 상기 제1 전도성 유형에 반대인 제2 전도성 유형일 수 있다는 것이 본 발명의 범위로부터 벗어나지 않으면서도 또한 예견될 수 있다.
상기 제3 구역 (113)은 상기 제1 게이트 전극 (120)으로 덮어지며 그리고 제1 및 제2의 전기적 절연 레이어들 (121, 122)에 의해 상기 제1 게이트 전극으로부터 분리된다. 상기 트랜지스터의 동작 전압을 최소화하기 위해, 상기 제3 구역과 접촉한 상기 제1 절연 레이어 (121)는 실리콘 이산화물 SiO2로부터 산출되며, 상기 제1 절연 레이어 (121)와 접촉한 상기 제2 절연 레이어 (122)는 하프늄 산화물과 같은 높은 유전체 상수를 가진 유전체 절연체로부터 산출된다. 본 발명의 실제의 애플리케이션에서, 상기 제1 절연 레이어 (121)는 9 nm의 두께를 가질 수 있으며, 하프늄 산화물로부터 산출된 상기 제2 절연 레이어 (122)는 3 nm의 두께를 가진다는 것에 유의해야 한다.
상기 제2 절연 레이어 (122)와 접촉한 상기 제1 게이트 전극 (120)은 제1 흡수 레이어 (210) 및 제1 전도성 레이어 (125)를 포함할 수 있다. 상기 제2 절연 레이어 (122)와 접촉한 상기 제1 흡수 레이어 (210)는 티타늄 질화물 TiN로부터 산출되며, 상기 제1 흡수 레이어 (210)와 접촉한 상기 제1 전도성 레이어 (125)는 상기 제1 게이트 전극 (120) 및 상기 제2 절연 암 (320)의 제2 전도성 트랙 (321) 사이의 오믹 연결을 허용하기에 적합한 물질로부터 산출된다. 본 발명의 실제의 애플리케이션에서, 상기 제1 흡수 레이어는 10 nm의 두께를 가지며, 상기 제1 전도성 레이어 (125)는 도핑된 다결정 실리콘 Si로부터 산출되며 70 nm의 두께를 가진다.
그런 구성과 함께, 상기 제1 게이트 전극 (120)은 소위 말하는 "중간-간극 (mid-gap)" 게이트 전극을 형성한다. 이는 상기 게이트 절연 레이어들과 접촉한 티타늄 질화물 TiN의 제1 흡수 레이어 사용이 상기 제3 구역의 실리콘 및 상기 게이트 전극의 금속 사이에 출력 작업에서의 차이를 획득하는 것을 가능하게 하며, 그래서 상기 트랜지스터 (100)의 임계 전압이 낮도록 한다. 그리서 이 구성은 상기 트랜지스터가 2 KT/q 및 3 KT/q (K는 블츠만 상수이며, T는 상기 트랜지스터의 동작 온도이며 그리고 q는 기본 전하) 사이의, 말하자면, 주위 온도, 즉, 300 K에서 50 및 75 mV 사이의 게이트/소스 전압으로 기능하는 것을 가능하게 한다. 추가로, 본 발명의 실제의 애플리케이션에서의 경우에서처럼 상기 제1 흡수 레이어 (210)의 두께가 실질적으로 10 nm와 실질적으로 동일한 경우에, 상기 제1 흡수 레이어 (210)의 저항은 진공의 저항, 즉, 377 옴에 실질적으로 적합하며, 이는 상기 제1 흡수 레이어 (210)에 의한 전자기 방사의 흡수를 돕는다.
변형에서, 다른 게이트 전극 구성들이 본 발명의 환경에서 예견될 수 있다. 그래서, 상기 제1 게이트 전극 (120)은 상기 제1 티타늄 질화물 흡수 레이어 대신에 상기 제1 흡수 요소를 형성한 제1 금속 부분을 포함할 수 있으며, 상기 제1 금속 부분은 다음의 부등식:
전자기 방사의 흡수를 제공하기 위해서, 이 동일한 제1 금속 부분은 유리하게도 다음의 부등식을 충족시킬 수 있다:
더 유리하게는, 
는 실질적으로 377 Ω과 동일할 수 있으며, 즉, 360 Ω 및 380 Ω 사이일 수 있다.
이 변형에 따라, 상기 제1 금속 부분의 금속 재질은 상기 제3 구역 (113)을 위한 "중간-간극" 유형의 금속일 수 있으며, 상기 제1 금속 부분은 실리콘으로부터 산출된 제3 구역을 위한 티타늄 질화물, 탄탈 질화물 및 몰리부덴 규화물을 포함하는 그룹으로부터 선택된 금속으로부터 우선적으로 만들어진다. 상기 제1 금속 부분의 금속 재질이 "중간-간극" 유형의 금속이 아닌 본 발명의 덜 유리한 가능성에 따라, 상기 제1 금속 부분은 알루미늄 합금 및 티타늄으로부터 산출될 수 있다는 것에 또한 유의해야 한다.
도 3b에서 도시되었듯이, 상기 제1, 제2 및 제3 구역들 (111, 112, 113), 상기 제1 및 제2 절연 레이어들 (121, 122), 상기 제1 흡수 레이어 (210) 및 상기 전도 레이어 (125)에 의해 형성된 어셈블리는 상기 제2 정지 레이어 (141)에 의해 둘러싸인다. 상기 제2 정지 레이어 (141)는 상기 제1 게이트 전극 (120) 그리고 상기 제1 및 제2 구역들 (111, 112)를 덮는 자신의 표면 위에 제2 희생 레이어 (142)로 그 자체적으로 덮어진다. 상기 제2 정지 레이어 (141) 및 상기 제2 희생 레이어 둘 모두는 자신들을 통해 지나가며, 상기 제1 구역 (111), 상기 제2 구역 (112) 및 상기 제1 게이트 전극 (120) 상에서 각각이 나타내는 제1, 제2 및 제3 전도성 비아 (145, 146, 147)를 가진다. 상기 제1 희생 레이어 (352) 및 상기 제1 정지 레이어 (351)와 동일한 방식으로, 상기 제2 희생 레이어 (142) 및 상기 제2 정지 레이어 (141)는 상기 제2 희생 레이어 (142)의 선택적 에칭을 허용하는 물질들, 우선적으로는 화학적 물질들로부터 산출되며, 상기 제2 정지 레이어 (141)는 그러므로 상기 에칭을 중단시킨다. 그래서, 상기 제2 희생 레이어 (142)는 실리콘 이산화물 SiO2로부터 산출될 수 있으며, 상기 제2 정지 레이어 (141)는 알루미늄 Al2O3 또는 알루미늄 질화물 AlN로부터 그 후에 산출된다.
상기 제1, 제2 및 제3 전도성 비아들 (145, 146, 147) 그리고 상기 제1 및 제2 구역들 (111, 112) 그리고 상기 제1 게이트 전극 (120) 사이에서의 최적화된 접촉을 제공하기 위해서, 상기 제1, 제2 및 제3 전도성 비아들 (145, 146, 147) 각각은 30 nm 두께의 티타늄 Ti로부터 만들어진 접촉 부분, 60 nm 두께의 티타늄 질화물 TiN으로부터 만들어진 중간 부분 그리고 텅스텐 W 으로부터 만들어진 세로 부분을 포함한다.
도 3b에서 도시되었듯이, 상기 제2 정지 레이어 (141)는 상기 제2 희생 레이어 (142)의 반대편인 자신의 표면상에서 상기 제2 게이트 전극 (130)으로 또한 덮어질 수 있다. 이 가능성에 따라, 상기 제2 정지 레이어 (142)는 상기 제2 게이트 전극을 제1, 제2 및 제3 구역들 (111, 112, 113)로부터 전기적으로 절연시키는 전기적 절연체를 형성한다. 위에서 선언되었듯이, 본 발명의 바람직한 변형에 따라, 상기 제2 희생 레이어 (142)의 상기 제1 부분 및 상기 제2 게이트 전극 (130)은 상기 제4 단계 동안에 형성될 수 있다. 그래서 상기 제2 희생 레이어 (142)의 상기 제1 부분 및 상기 제2 게이트 전극 (130)은 상기 제4 단계에 관하여 더욱 정밀하게 설명된다.
그래서 그런 트랜지스터를 제공하는 상기 단계는 다음의 서브단계들을 포함한다:
- SOI 유형의 기판 (도시되지 않음) 제공,
- 완전하게 고갈된 실리콘 레이어 (110)를 제공하기 위해 상기 기판을 에칭 및 세선화 (thinning),
- 실리콘의 레이어와 접촉하여 상기 제1 절연 레이어 (121) 증착,
- 상기 제1 절연 레이어 (121)와 접촉하여 제2 희생 레이어 (122) 증착,
- 제2 희생 레이어 (122)와 접촉하여 제1 흡수 레이어 (210) 증착,
- 상기 제1 흡수 레이어 (210)와 접촉하여 상기 전도성 레이어 (125) 증착,
- 제1 게이트 전극 (120)을 형성하기 위해 상기 전도성 레이어 (125), 상기 제1 흡수 레이어 (210), 상기 절연 레이어 (122) 및 상기 제1 절연 레이어 (121)를 선택적으로 에칭
- 상기 제1 및 제2 구역들을 형성하기 위해 상기 제1 전도성 유형의 도핑 요소들을 실리콘의 레이어에 주입, 상기 제1 게이트 전극은 그 주입 동안에 상기 제3 구역 (113)을 보호하는 것을 가능하게 한다,
- 상기 제2 정지 레이어 (141) 증착,
- 상기 제2 희생 레이어 (142)의 적어도 제2 부분 증착,
- 상기 제1, 제2 및 제3 비아들에 각각이 대응하는, 상기 제2 정지 레이어 (141)의 제2 부분 내 그리고 상기 제2 희생 레이어 (142) 내 제1, 제2 및 제3 통로 개방, 상기 제1, 제2 및 제3 통로들은 상기 제1 및 제2 구역들 (111, 112) 및 상기 제2 게이트 전극 (120)에서 각자 개방,
- 티타늄 Ti로부터 만들어진 제1 접점 부분, 티타늄 질화물 TiN로부터 만들어진 중간 부분 및 텅스텐 W 로부터 만들어진 세로 부분의 제1, 제2 및 제3 통로에서의 연속적인 증착.
본 발명의 바람직하지 않은 변형에 따라, 상기 제2 정지 레이어 (141)의 상기 제1 부분 및 상기 제3 게이트 전극이 이 제4 단계에서 형성되는 경우에, 상기 희생 레이어 (142)의 적어도 상기 제2 부분의 증착 단계 동안에 상기 희생 레이어 (142)의 상기 제1 부분은 상기 희생 레이어 (142)의 상기 제2 부분과 동시에 형성되며, 그리고 그런 트랜지스터를 제공하는 상기 단계는 다음의 서브단계들을 더 포함한다:
- 상기 희생 레이어 (142)의 상기 제1 부분 내, 도 1b에서 도시된, 관통 통로 (131) 개방, 상기 관통 통로는 상기 제2 구역 (112) 밖에서 개방됨
- 상기 희생 레이어 (142)의 상기 제1 부분과 접촉하여 상기 제1 게이트 전극 (130) 형성, 상기 제2 게이트 전극 (130) 및 상기 제2 구역 (112) 사이의 관통 통로 (131) 내에 전도성 비아가 그 후에 형성됨.
도 4a 및 도 4b는 절연 암들 (310, 320)을 제공하는 단계 동안에 제조의 과정에서의 상기 절연 암들 (310, 320)을 도시한다. 상기 제1 및 제2 절연 암들 (310, 320)은 상기 제2 희생 레이어 (142)와 접촉하여 제공된다.
그래서, 상기 제1 및 제2 절연 암들 (310, 320) 각각은 다음을 포함한다:
- 상기 제2 희생 레이어 (142)와 접촉한 제1 보강 (stiffening) 레이어 (312, 322),
- 상기 제2 희생 레이어 (142) 반대편에 있는 제1 보강 레이어 (312, 322)의 표면상에서 그 제1 보강 레이어 (312, 322)와 접촉하는 대응 전도성 트랙 (311, 321),
- 상기 제1 보강 레이어 (312, 322) 반대편에 있는 상기 대응 전도성 트랙 (311, 321)의 표면상에서 그 대응 전도성 트랙 (311, 321)과 접촉하는 제2 보강 레이어 (313, 323).
상기 제1 및 제2 절연 암들 (310, 320)은 상기 트랜지스터 (100)를 상기 컴포넌트 (1)의 나머지로부터 열적으로 (thermally) 절연시키도록 구성된다. 그래서, 도 4a에서 도시되었듯이, 상기 제1 및 제2 절연 암들 (310, 320)은 최대 길이이며, 최대의 폭 및 두께를 구비한다. 그래서 상기 제1 및 제2 절연 암들 (310, 320) 각각은 상기 구조의 표면의 절반을 차지하는 코일의 형상이다. 변형에서, 상기 제1 및 제2 절연 암들 (310, 320)의 다른 구성이 예견될 수 있다. 예를 들면, 상기 제1 및 제2 절연 암들 (310, 320) 각각은 수직인 세그먼트들을 서로 경계를 접하게 함으로써 인터리브된 구불구불한 형상일 수 있다.
상기 제1 및 제2 절연 암들 (310, 320)의 상기 제1 및 제2 보강 레이어들 (312, 322, 313, 323)은 상기 제1 및 제2 희생 레이어들 (352, 142)의 선택적인 공격에 내성이 있는 물질로부터 산출된다. 그래서, 본 발명의 실제의 애플리케이션에서, 상기 제1 및 제2 절연 암들 (310, 320)의 상기 제1 및 제2 보강 레이어들 (312, 322, 313, 323)은 무정형 실리콘, 알루미나 Al2O3 또는 알루미늄 질화물 AlN으로부터 산출될 수 있다. 상기 제1 및 제2 절연 암들 (310, 320)의 상기 제1 및 제2 보강 레이어들 (312, 322, 313, 323)은 상기 트랜지스터 (100)를 지지하기에 충분한 강도를 제공하기 위해서 10 내지 100 nm, 우선적으로는 20 내지 60 nm의 범위인, 또는 심지어는 20 nm와 실질적으로 동일한 두께를 가질 수 있다.
상기 제1 절연 암 (310)의 상기 제1 보강 레이어 (312)는 상기 제2 전도성 비아 (146)에서 구멍 (drill)을 가지며, 상기 제2 전도성 비아 (146)와 전기적으로 접촉하도록 상기 제1 전도성 트랙 (311)을 놓아두기 위해서 그 구멍에 제1 도체가 제공된다. 동일한 방식으로,
상기 제2 절연 암 (320)의 상기 제1 보강 레이어 (332)는 상기 제1 및 제3 전도성 비아 (145, 147)에서 두 개의 구멍들을 가지며, 상기 제1 및 제2 전도성 비아 (145, 147)와 각각 전기적으로 접촉하도록 상기 제2 전도성 트랙 (321)을 놓아두기 위해서 그 구멍들에 제1 및 제2 도체들이 제공된다.
유리하게도 상기 제1 및 제2 도체들은, 대응 구멍들을 상기 전도성 트랙 (311)을 형성하는 금속 재질로 채움으로써 상기 제1 전도성 트랙 (311)의 증착 동안에 형성될 수 있다는 것에 유의해야 한다.
본 발명의 유리한 가능성에 따라, 상기 제1 및 제2 전도성 트랙들 (311, 312)은 (보통 두께가 10 nm인) 티타늄 질화물 (TiN)로부터 산출될 수 있다. 이 방식에서, 상기 제1 및 제2 절연 암들 (310, 320)은 상기 제1 게이트 전극 (120)에 의해 형성된 하나에게로의 제3 흡수 요소를 형성한다. 변형에서, 그리고 상기 제1 게이트 전극 (120)에 대한 것과 동일한 방식으로, 금속으로부터 산출될 수 있으며, 그리고 다음의 부등식:
더 유리하게는, 
는 실질적으로 377 Ω과 동일할 수 있으며, 즉, 360 Ω 및 380 Ω 사이일 수 있다.
상기 제1 및 제2 절연 암들 (310, 320)의 제2 보강 레이어들 (313, 323)은, 상기 독출 회로 (340)의 제1 및 제2 본딩 패드들 (354, 355)에 각각 대응하며 그리고 대응 전도성 트랙 (311, 321)과 전기적인 접속하는 제1 및 제2 스페이싱 컬럼 (315, 325)을 포함한다. 본 발명의 실제적인 애플리케이션에서, 상기 제1 및 제2 스페이싱 컬럼들 (315, 325)은 예를 들면, 0.7 μm의 직경을 가질 수 있다.
상기 제1 및 제2 스페이싱 컬럼들 (315, 325)은 각각 제3 및 제4 본딩 패드들 (316, 326)에 의해 확장된다. 상기 제3 및 제4 본딩 패드들 (316, 326)은 상기 제1 및 제2 본딩 패드들 (354, 355)에 대응하기 위해서 크기 조절된다. 그래서, 상기 제3 및 제4 본딩 패드들 (316, 326) 각각은 1 μm x 1 μm의 표면 면적을 가질 수 있다.
도 4b에 도시되었듯이, 상기 제1 및 제2 절연 암들 (310, 320) 그리고 상기 제1 및 제2 스페이싱 컬럼들은, 보강 레이어 (313, 323) 내에 투사하는 상기 제1 및 제2 스페이싱 컬럼들 (315, 325)과 함께 제3 희생 레이어 (329)에 포함된다. 상기 제1 및 제2 스페이싱 컬럼들은 상기 제3 및 제4 본딩 패드들 (316, 326)과 함께 상기 제3 희생 레이어 (329)의 전체 두께에 걸쳐 확장한다. 그래서, 상기 제3 및 제4 본딩 패드들 (316, 326)은 상기 제1 및 제2 절연 암들 (310, 320) 반대편에 있는 상기 제3 희생 레이어 (329) 상에서 그 제3 희생 레이어 (329)와 함께 맞춤 플러시 (fit flush)한다.
상기 제3 희생 레이어 (329) 및 상기 스페이싱 컬럼들 (315, 325)은, 상기 반사 표면 (330, 331)이 상기 제1 흡수 레이어 (210)와 함께 사분의 일 파장 캐비티를 형성하도록, 크기 조절된다.
상기 반사 표면 (330, 331)의 제2 부분 (331)은 상기 제3 희생 레이어 (329) 내에 또한 포함되어, 그 제3 희생 레이어 (329)와 함께 맞춤 플러시하며, 상기 반사 표면 (330, 331)의 상기 제1 부분 (330)에 대응한다.
상기 제3 희생 레이어 (329)는, 상기 제1 및 제2 희생 레이어들 (352, 142)을 에칭하는 시점에 그 제3 희생 레이어에 대한 선택적 에칭을 허용하고 그리고 상기 제3 희생 레이어(329), 상기 반사 표면 (330, 331)의 상기 제2 부분 및 상기 제3 및 제4 접속 패드들 (316, 326)에 의해 형성된 어셈블리 그리고 상기 제1 희생 레이어(352), 상기 반사 표면 (330, 331)의 상기 제1 부분 및 상기 본딩 패드들 (354, 355)에 의해 형성된 어셈블리 사이에서의 분자 결합을 허용하기 위해서.
그래서 절연 암들을 제공하는 상기 단계는 다음의 서브단계들을 포함한다:
- 상기 제2 정지 레이어 반대편에 있는 제2 희생 레이어 (142)의 표면 상에서 그 제2 희생 레이어 (142)와 접촉하는 제1 풀-웨이퍼 (full-wafer) 보강 레이어 증착,
- 상기 제1 및 제2 절연 암들 (310, 320)의 제1 보강 레이어들 (312, 322)의 구멍들을 형성하도록 의도된 구멍들을 상기 제1 풀-웨이퍼 보강 레이어에서 한계 설정,
- 상기 구멍들 내에 상기 제1, 제2 및 제3 도체들 증착,
- 상기 제2 희생 레이어 (142) 반대편에 있는 상기 제1 보강 레이어의 표면 상에 상기 제1 풀-웨이퍼 보강 레이어와 접촉하는 풀-웨이퍼 전도성 레이어 증착
- 상기 제1 풀-웨이퍼 보강 레이어 반대편에 있는 상기 풀-웨이퍼 전도성 레이어의 표면상에서 제2 풀-웨이퍼 전도성 레이어와 접촉하는, 상기 제2 풀-웨이퍼 전도성 레이어 증착
- 상기 제1 및 제2 절연 암들을 형성하기 위해 상기 제1 풀-웨이퍼 보강 레이어, 상기 풀-웨이퍼 전도성 레이어 및 상기 제2 풀-웨이퍼 보강 레이어에 선택적으로 에칭,
- 상기 제1 및 제2 절연 암들 (310, 320)이 상기 제3 희생 레이어 내에 포함되도록 하기 위해 상기 제3 희생 레이어 (329) 증착,
- 상기 제3 희생 레이어에 그리고 상기 제1 및 제2 절연 암들 (310, 320) 각각의 제2 보강 레이어들 (313, 323)에 제1 및 제2 개구를 제공하여, 상기 스페이싱 컬럼들 (315, 325) 그리고 제3 및 제4 본딩 패드들 (316, 326)을 허용,
- 상기 반사 표면 (330, 331)의 제2 부분 (331) 형성을 허용하기 위해 상기 제3 희생 레이어 내에 제3 개구 제공,
- 분자 결합을 보조하기 위해 평탄화 단계를 필요로 하는 상기 제1 및 제2 스페이싱 컬럼들, 상기 제3 및 제4 본딩 패드들 그리고 상기 반사 표면 (330, 331)의 상기 제2 부분 (331), 상기 제3 희생 레이어 (329), 상기 반사 표면 (330, 331)의 상기 제2 부분 (331) 그리고 상기 본딩 패드들 (315, 325)을 형성하기 위해서, 상기 제3 희생 레이어의 제1, 제2 및 제3 개구들에서 그리고 상기 제2 보강 레이어들 (313, 323) 각각의 제1 및 제2 개구들에서 금속 증착.
트랜지스터 (100) 및 절연 암들 (310, 320)로 구성된 어셈블리를 상기 독출 회로 (340)와 본딩하는 상기 제4 단계는 본 발명에 따라 상기 탐지 구조 (10)를 형성하는 것을 가능하게 한다. 이 단계 동안에, 상기 제3 희생 레이어 (329), 상기 반사 표면 (330, 331)의 제2 부분 (331) 그리고 상기 제3 및 제4 본등 패드들 (316, 326)에 의해 형성된 어셈블리는 상기 제1 희생 레이어 (352), 상기 반사 표면 (330, 331)의 상기 제1 부분 (330) 및 상기 본딩 패드들 (354, 355)에 의해 형성된 어셈블리에 분자 결합되며, 상기 제1 본딩 패드 (354)는 상기 제3 본딩 패드 (316)와 관련하여 놓여지며 그리고 상기 제2 본딩 패드 (355)는 상기 제4 본딩 패드 (326)와 관련하여 놓여진다.
일단 분자 결합이 수행되고 그리고 상기 제2 게이트 전극이 상기 제2 단계 동안에 산출되지 않았던 본 발명의 바람직한 변형의 환경에서, 상기 희생 레이어 (142)의 제1 부분 및 상기 제2 게이트 전극 (130)을 형성하기 위해 추가의 서브단계들이 제공된다.
이 변형에 따라, 상기 희생 레이어 (142)의 상기 제1 부분은 상기 제2 단계 동안에 형성된 상기 희생 레이어 (142)의 상기 제2 부분의 물질과 동일한 물질로부터 산출된다. 그래서 상기 희생 레이어 (142)의 상기 제1 부분은 알루미늄 Al2O3 또는 알루미늄 질화물 AlN으로부터 산출될 수 있다. 그래서 상기 희생 레이어 (142)의 상기 제1 부분은 상기 제2 게이트 전극을 상기 제1, 제2 및 제3 구역들 (111, 112, 113)로부터 전기적으로 절연시키기 위한 전기 절연체를 형성한다.
상기 제2 게이트 전극 (130)은 실질적으로 10 nm와 동일한 구께를 가진 티타늄 질화물 TiN로부터 유리하게도 산출될 수 있다. 이 가능성에 따라, 상기 제2 게이트 전극 (130)은 상기 제1 게이트 전극 (120)에 의해 형성된 하나에게로의 제4 흡수 요소를 형성한다. 상기 제1 흡수 레이어 (210)에 대한 것과 동일한 방식에서, 상기 제2 게이트 전극 (130)은 금속으로부터 산출될 수 있으며, 그리고 다음의 부등식:
더 유리하게는, 
는 실질적으로 377 Ω과 동일할 수 있으며, 즉, 360 Ω 및 380 Ω 사이일 수 있다.
동일한 방식에서, 상기 제2 게이트 전극 (130)이 전자기 방사의 흡수의 어떤 기능도 충족시키지 않는 경우에, 상기 제2 게이트 (130)는 본 발명의 범위로부터 벗어나지 않으면서 다른 물질로부터 산출될 수 있다. 그래서, 예를 들면, 그런 제2 게이트 전극 (130)은 다결정 실리콘 Si로부터 산출될 수 있다는 것이 예견될 수 있다. 상기 제2 게이트 전극 (130)은 두 개의 전도성 레이어들로부터 형성될 수 있으며, 그것들 중 하나는 티타늄 질화물 TiN으로부터 만들어진다는 것이 또한 예견될 수 있다.
그래서, 본 발명의 이 변형에 따라, 상기 제4 단계는 다음의 단계들을 더 포함한다:
- 상기 제1 게이트 전극 (120) 반대편에 있는 상기 제1, 제2 및 제3 구역들 (111, 112, 113)의 표면상에서 상기 제1, 제2 및 제3 구역들과 접촉하는 상기 제2 정지 레이어 (142)의 상기 제1 부분 형성,
- 도 1b에 도시된 관통 통로 (131)를 상기 제2 희생 레이어 (142)의 상기 제1 부분에 개방하며, 상기 관통 통로는 상기 제2 구역 (112) 내에 나타남,
- 상기 제2 희생 레이어 (142)의 상기 제1 부분과 접촉한 상기 제2 게이트 전극 (130) 형성, 상기 제2 게이트 전극 (130) 및 상기 제2 구역 (112) 사이의 관통 통로 (131) 내에 전도성 비아가 형성됨.
위에서 설명된 바람직한 변형에서 또는 상기 제2 게이트 전극 (120)이 상기 제2 단계 동안에 제공되는 변형에서, 상기 제4 단게는 다음의 서브 단계를 더 포함한다:
- 상기 제1, 제2 및 제3 희생 레이어들 (352, 142, 329)을 예를 들면 산 공격 (acid attack)에 의해 선택적으로 에칭하며, 상기 탐지 구조 (10)의 나머지는 상기 제1 및 제2 정지 레이어들 (351, 141)에 의해 보호됨.
이 방식에서, 상기 트랜지스터 (100)는 상기 제1 및 제2 절연 암들 (310, 320)에 의해 상기 탐지 구조 (10)의 나머지로부터 열적으로 절연된다.
상기 기판은 상기 탐지 구조 (10)가 복수의 탐지 구조들 (10A, 10B, 10C, 10D)을 포함하는 컴포넌트를 장착하는 것을 가능하게 하여, 그 탐지 구조 (10)를 대응 독출 회로 그리고 간접적으로 인접한 상기 탐지 구조들 (10A, 10B, 10C, 10D)로부터 열적으로 절연시키도록 한다.
그래서 도 5는 정사각형 매트릭스의 형상으로 조직된 복수의 탐지 구조들 (10A, 10B, 10C, 10D)을 포함하는 그런 컴포넌트 (1) 내에 본 발명에 따른 탐지 구조 (10)를 통합하는 예를 도시한다. 그래서, 본딩 패드들 (342, 343) 오프셋 배열이 상기 구조들 (10A, 10B, 10C, 10D) 각각이 차지한 표면을 최적화하는 것을 가능하게 한다는 것을 도 5에서 볼 수 있으며, 상기 제1 접속 패드 (342A, 342B, 342C, 342D)는 왼쪽에서 직접적으로 인접한 상기 구조 (10A, 10B, 10C, 10D)의 제2 접속 패드 (343A, 343B, 343C, 343D)에 인접하며, 상기 제2 접속 패드 (343A, 343B, 343C, 343D)는 오른쪽에서 직접적으로 인접한 상기 구조 (10A, 10B, 10C, 10D)의 제1 접속 패드 (342A, 342B, 342C, 342D)에 인접하다. 그런 구성과 함께, 수신 표면, 즉, 상기 제1 게이트 (120)의 표면은 최적화된 표면을 차지한다. 그런 구성은 두 개의 구조들 (10A, 10B, 10C, 10D) 사이에 약 5 μm의 피치를 구비한 컴포넌트들을 예견하는 것을 가능하게 한다.
도 6은 흡수 요소들의 표면이 최적화된 본 발명의 제2 실시예에 따른 탐지 구조 (10)의 게이트 전극의 배열을 도시한다. 그런 탐지 구조 (10)는 상기 트랜지스터가 제1, 제2, 제3, 제4 및 제5 구역 (111, 112, 113, 114, 115) 그리고 제1 및 제3 게이트 전극 (120, 140)을 포함한다는 점에서 상기 제1 실시예에 따른 탐지 구조와는 구별된다.
상기 제1, 제2 및 제3 구역 (111, 112, 113) 그리고 상기 제1 게이트 전극 (120)은, 상기 제2 구역 (112)이 드레인으로서 사용되며, 이로 인해서 상기 제1 게이트 전극 (120)과 단락된다는 것을 제외하면, 제1 실시예에서 설명된 것과 동일한 구성을 가진다. 그래서 상기 제2 전도성 트랙 (321)은 상기 제2 구역 및 상기 제1 게이트 전극 (120)을 바이어스하는 것을 가능하게 하며, 상기 제1 전도성 트랙 (311)은 상기 제1 구역 (111)을 바이어스 하는 것을 가능하게 한다.
상기 제4 구역 (114)은 제1 유형의 전도성인 구역이며, 상기 제1 및 제2 구역 (111, 112)의 구성과 유사한 구성을 가진다. 상기 제3 구역 (113)과 유사한 방식으로, 상기 제5 구역 (115)은 완전하게 고갈된 구역일 수 있다. 상기 제5 구역 (115)은 상기 제2 구역 (112)을 둘러싸며 그리고 상기 제4 구역 (114)은 상기 제5 구역을 둘러싼다.
상기 제3 게이트 전극 (140)은 상기 제1 게이트 전극의 구성과 실질적으로 동일한 구성을 가지며, 그래서 상기 제1 게이트 전극과 동일한 방식으로 제2 흡수 레이어 (220)를 포함한다.
상기 제2 전도성 트랙 (321)은 도 6에서 도시되었듯이 상기 제1 게이트 전극 (120)을 상기 제3 게이트 전극 (130)과 그리고 상기 제2 구역 (112)과 단락되도록 배치한다. 이 방식에서, 상기 구조는 서로 병렬인 두 개의 트랜지스터들을 구비하며 그리고 증가된 게이트 전극 면적 및 게이트 길이에 대한 게이트 폭의 최적화된 비율을 가진다.
자연히, 위에서 설명된 상기 제1 및 제2 실시예들에서 상기 제1 게이트 전극 (120)이 상기 제1 및 제2 구역들 (111, 112) 중 하나와 단락되도록 배치되었다면, 상기 제1 및 제2 구역 그리고 상기 제1 게이트 전극이 서로에게 독립적으로 바이어스 된다는 것이 본 발명의 범위로부터 벗어나지 않으면서 또한 예견될 수 있다. 그런 구성에서, 제공된 제3 전도성 트랙을 상기 제1 및 제2 절연 암들 중 하나나 제3 절연 암 중 어느 하나에 제공하는 것이 필요하다. 동일한 방식에서, 제2 게이트 전극 (130)이 상기 제1 표면 반대인 상기 제1, 제2 및 제3 구역들 (111, 112, 113)의 표면상에 제공되는 경우에, 상기 제1, 제2 및 제3 구역들이 상기 제2 구역 (112)으로의 전기 접속에 의해 바이어스될 수 있다면, 상기 제2 게이트 전극 (130)이 바이어스 된다는 것이 본 발명의 범위에서 벗어나지 않으면서도 또한 예견될 수 있다. 그런 구성에서, 제공된 제3 전도성 트랙을 상기 제1 및 제2 절연 암들 중 하나나 제3 절연 암 중 어느 하나에 제공하는 것이 필요하다.
위에서 설명된 실시예들에서, 제2 게이트 전극 (130)이 제공되면, 그런 제2 게이트 (130)는 본 발명의 올바른 기능을 위해서는 필요하지 않다는 것에 또한 유의해야 한다. 그래서, 상기 제1 및 제2의 전기적 절연 레이어들 중 하나에서 트랩된 전하들에 의해 상기 트랜지스터의 임계 전압을 조정하거나 상기 제1 게이트 전극 (120)에 대한 독립적인 바이어싱을 제공하는 것이 완벽하게 예견될 수 있다.
동일한 방식에서, 상기 제1 및 제2 실시예에서 반사 표면 (330, 331)이 제공되면, 상기 탐지 구조 (10)가 하나를 가지지 않는다는 것이 본 발명의 범위로부터 벗어나지 않으면서 또한 예견될 수 있다.
상기 제1 및 제2 실시예의 환경에서 설명된 구역들의 그리고/또는 게이트 전극들의 형상들은 단지 예로서 주어진 것이며 어느 경우에건 한정하지 않는다는 것에 또한 유의해야 한다. 그래서, 상기 제1 실시예의 구조와 유사한 구조는, 상기 제1, 제2 및 제3 구역들이 제1 방향을 따라 서로 계속된다는 것을 제외하면 본 발명의 환경에서 또한 완벽하게 예견될 수 있다. 동일한 방식으로, 상기 제2 실시예의 구조와 유사한 구조는, 상기 제1, 제2, 제3, 제4 및 제5 구역들이 제1 방향을 따라서 서로 계속된다는 것을 제외하면 또한 예견될 수 있다.
Claims (17)
- 전자기 방사를 탐지하기 위한 볼로미터 (bolometer) 유형의 탐지 구조 (10)로서, 상기 탐지 구조 (10)는:
- 상기 전자기 방사를 흡수하도록 구성된 적어도 하나의 제1 흡수 요소;
- 상기 전자기 방사가 흡수되었을 때에 상기 흡수 요소의 온도에서의 상승을 탐지하기 위해 상기 제1 흡수 요소와 연관된 MOSFET 트랜지스터 (100)를 포함하며, 상기 MOSFET 트랜지스터 (100)는:
o 제1 유형의 전도성을 구비한 적어도 하나의 제1 구역 (111) 및 적어도 하나의 제2 구역 (112),
o 상기 제1 구역 (111) 및 상기 제2 구역 (112)을 서로 분리하는 적어도 하나의 제3 구역 (113)으로, 상기 제3 구역 (113)은, 상기 제1 유형의 전도성과 반대인 제2 유형의 전도성 및 상기 제3 구역 (113)이 고갈된 유형의 전도성을 포함하는 그룹으로부터 선택된 전도성 유형인, 적어도 하나의 제3 구역,
o 상기 제3 구역 (113)을 바이어스하도록 배열된 적어도 하나의 제1 게이트 전극 (120)을 포함하며,
상기 탐지 구조 (10)는,
상기 제1 게이트 전극 (120)이 적어도 하나의 제1 금속 부분을 포함하며, 상기 제1 금속 부분은 상기 제1 흡수 요소를 형성하며, ρ이 상기 금속 부분을 형성하는 금속 재질의 저항일 때에 상기 제1 금속 부분은 부등식를 만족시키는 두께 Ep를 가지는 것을 특징으로 하는, 탐지 구조.
- 제1항에 있어서,
상기 제1 게이트 전극 (120)의 상기 제1 금속 부분은, 상기 구조에 바이어싱이 없을 때에 상기 제3 구역 (113)의 금지 대역 구역에 페르미 에너지를 가지는 금속으로부터 산출되는, 볼로미터 유형의 탐지 구조. - 제2항에 있어서,
상기 제1 금속 부분은 티타늄 질화물, 탄탈 질화물 및 몰리브덴 규화물을 포함하는 그룹으로부터 선택된 금속으로부터 만들어지며,
상기 제3 구역 (113)은 실리콘으로부터 산출된, 볼로미터 유형의 탐지 구조. - 제1항에 있어서,
상기 제1 게이트 전극 (120)은 상기 제1 구역 (111) 및 상기 제2 구역 (112) 중 하나와 단락 상태인, 볼로미터 유형의 탐지 구조. - 제1항에 있어서,
상기 제1 구역 (111)은 상기 제3 구역 (113)에 의해 둘러싸이며, 상기 제3 구역 (113)은 상기 제2 구역 (112)에 의해 둘러싸인, 볼로미터 유형의 탐지 구조. - 제1항에 있어서,
상기 MOSFET 트랜지스터 (100)는:
- 제4 구역 (114) 및 제5 구역 (115); 그리고
- 상기 제5 구역 (115)을 바이어스하도록 배열된 제3 게이트 전극을 더 포함하며,
상기 제4 구역 (114)은 제1 유형의 전도성이며 그리고 상기 제5 구역 (115)은 상기 제2 유형의 전도성으로, 이 제2 유형의 전도성은 상기 제1 유형의 전도성과 반대인 제2 유형의 전도성 및 상기 제3 구역이 고갈된 유형의 전도성을 포함하는 그룹으로부터 선택되며,
상기 제5 구역 (115)은 상기 제2 구역 (112) 및 제4 구역 (114)을 서로 분리하며, 상기 제3 구역 (112), 상기 제2 구역 (112) 및 상기 제5 구역 (115)에 의해 형성된 어셈블리는 상기 제1 구역 (111) 및 제4 구역 (114)을 서로 분리하며, 그리고 상기 제3 게이트 전극 (140)은 적어도 하나의 제2 금속 부분을 포함하며, 상기 제2 금속 부분은 제2 흡수 요소를 형성하며, ρ이 상기 제2 금속 부분을 형성하는 금속 재질의 저항일 때에 상기 제2 금속 부분은 부등식를 만족시키는 두께 Ep를 가지는, 볼로미터 유형의 탐지 구조.
- 제6항에 있어서,
상기 제1 구역 (111)은 상기 제3 구역 (113)에 의해 둘러싸이며, 상기 제3 구역 (113)은 상기 제2 구역 (112)에 의해 둘러싸이며,
상기 제5 구역 (113)은 상기 제2 구역 (112)을 둘러싸며 그리고 상기 제4 구역 (114)은 상기 제5 구역 (115)을 둘러싼, 볼로미터 유형의 탐지 구조. - 제1항에 있어서,
상기 제3 구역 (113)은, 그 제3 구역 (113)이 고갈된 전도성 유형인, 볼로미터 유형의 탐지 구조. - 제1항에 있어서,
상기 제1 흡수 요소와 함께 사분의 일 파장 캐비티 (quarter-wave cavity)를 형성하도록 구성된 반사 표면 (330, 331)이 제공되는, 볼로미터 유형의 탐지 구조. - 제1항에 있어서,
상기 MOSFET 트랜지스터 (100)를 바이어스하도록 구성되며 그리고 상기 트랜지스터 (100)의 동작 전류로부터 상기 흡수 요소의 온도에서의 상승을 판별하도록 구성된 독출 회로 (340)를 더 포함하며,
상기 독출 회로 (340) 및 상기 MOSFET 트랜지스터 (100)는, 각각이 상기 MOSFET 트랜지스터 (100)를 바이어스하기 위한 적어도 하나의 전도성 트랙 (311, 321)을 포함하는 제1 절연 암 (310) 및 제2 절연 암 (320)에 의해 서로 분리되는, 볼로미터 유형의 탐지 구조. - 제10항에 있어서,
상기 제1 절연 암 (310) 및 상기 제2 절연 암 (320)의 전도성 트랙들 (311, 321) 각각은 제3 흡수 요소를 형성하는 금속 트랙이며 그리고 ρ이 제3 금속 부분을 형성하는 금속 재질의 저항일 때에 부등식를 만족시키는 두께 Ep를 가지는, 볼로미터 유형의 탐지 구조.
- 제1항에 있어서,
상기 MOSFET 트랜지스터는 상기 제1 게이트 전극 (120) 반대편의 상기 MOSFET 트랜지스터의 표면상 제2 게이트 전극 (130)을 더 포함하며, 그리고
상기 제2 게이트 전극 (130)은 적어도 하나의 금속 부분을 포함하며, 상기 금속 부분은 제4 흡수 요소를 형성하는, 볼로미터 유형의 탐지 구조. - 볼로미터 유형의 탐지 구조 (10)를 제조하기 위한 방법으로, 상기 제조 방법은:
- 적어도 하나의 제1 구역 (111), 제2 구역 (112) 및 제3 구역 (113)을 제공하는 단계로, 상기 제1 구역 (111) 및 상기 제2 구역 (112)은 제1 유형의 전도성이며, 상기 제3 구역 (113)은 상기 제1 구역 (111) 및 상기 제2 구역 (112)을 서로 분리시키며 그리고 상기 제3 구역 (113)은, 상기 제1 유형의 전도성과 반대인 제2 유형의 전도성 및 상기 제3 구역이 고갈된 유형의 전도성을 포함하는 그룹으로부터 선택된 전도성 유형인, 제공 단계,
- MOSFET 트랜지스터 (100)를 형성하기 위해 상기 제3 구역 (113)을 바이어스하도록 배열된 제1 게이트 전극 (120)을 형성하는 단계를 포함하며,
상기 제1 게이트 전극 (120)은 적어도 하나의 제1 금속 부분을 포함하며, 상기 제1 금속 부분은 전자기 방사를 흡수하도록 구성된 흡수 요소를 형성하며, 그리고 이 방식에서 상기 MOSFET 트랜지스터 (100)는 전자기 방사가 흡수될 때에 상기 흡수 요소의 온도에서의 상승을 탐지하기 위해서 상기 흡수 요소와 연관되며, 상기 제1 금속 부분은 부등식를 만족시키는 두께 Ep를 가지며, 여기에서 ρ는 상기 금속 부분을 형성하는 금속 재질의 저항인, 볼로미터 유형의 탐지 구조 제조 방법.
- 제13항에 있어서,
상기 제1 게이트 전극 (120)을 형성하는 단계 동안에, 상기 제1 게이트 전극 (120)의 상기 제1 금속 부분은, 상기 구조에 바이어싱이 없을 때에 상기 제3 구역 (113)의 금지 대역 구역에 페르미 에너지를 가지는 금속으로부터 산출되는, 볼로미터 유형의 탐지 구조 제조 방법. - 제14항에 있어서,
상기 제1 금속 부분은 티타늄 질화물, 탄탈 질화물 및 몰리브덴 규화물을 포함하는 그룹으로부터 선택된 금속으로부터 만들어지며,
상기 제3 구역 (113)은 실리콘으로부터 산출된, 볼로미터 유형의 탐지 구조 제조 방법. - 제13항에 있어서,
- 상기 MOSFET 트랜지스터 (100)를 바이어스하도록 구성되며 그리고 상기 MOSFET 트랜지스터 (100)의 동작 전류로부터 상기 흡수 요소의 온도에서의 상승을 판별하도록 구성된 독출 회로 (340)를 형성하는 단계,
- 각각이 적어도 하나의 전도성 트랙 (311, 321)을 포함하는 제1 절연 암 (310) 및 제2 절연 암 (320)을 형성하는 단계,
- 상기 MOSFET 트랜지스터 (100), 상기 제1 절연 암 (310) 및 상기 제2 절연 암 (320) 그리고 상기 독출 회로 (3400를 연관시켜서, 상기 독출 회로 (340)가 상기 제1 절연 암 (310) 및 상기 제2 절연 암 (320)의 각자의 전도성 트랙들 (311, 321)에 의해 상기 트랜지스터 (100)에 전기적으로 연결되도록 하는 단계가 또한 제공되는, 볼로미터 유형의 탐지 구조 제조 방법. - 제16항에 있어서,
상기 독출 회로 (340)를 제공하는 단계 동안에, 반사 표면 (330, 331)을 형성하는 서브단계가 제공되며, 그리고
상기 트랜지스터 (100), 상기 제1 절연 암 (310) 및 상기 제2 절연 암 (320) 그리고 상기 독출 회로 (340)로 구성된 어셈블리를 연관시키는 단계 동안에, 상기 반사 표면 (330, 331)은 상기 제1 게이트 전극 (120)의 티타늄 질화물로 만들어진 부분과 함께 사분의 일 파장 캐비티를 형성하기 위한 배열을 가지는, 볼로미터 유형의 탐지 구조 제조 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1658921A FR3056292B1 (fr) | 2016-09-22 | 2016-09-22 | Structure de detection de rayonnements electromagnetiques de type bolometre et procede de fabrication d'une telle structure |
| FR1658921 | 2016-09-22 | ||
| PCT/FR2017/052501 WO2018055276A1 (fr) | 2016-09-22 | 2017-09-19 | Structure de détection de rayonnements électromagnétiques de type bolomètre et procédé de fabrication d'une telle structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190050842A KR20190050842A (ko) | 2019-05-13 |
| KR102472218B1 true KR102472218B1 (ko) | 2022-11-29 |
Family
ID=58213148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020197011431A KR102472218B1 (ko) | 2016-09-22 | 2017-09-19 | 볼로미터 유형의 전자기 방사 탐지 구조 및 그런 구조를 제조하기 위한 방법 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US10732050B2 (ko) |
| EP (1) | EP3516356A1 (ko) |
| KR (1) | KR102472218B1 (ko) |
| CN (1) | CN109791077B (ko) |
| CA (1) | CA3036810A1 (ko) |
| FR (1) | FR3056292B1 (ko) |
| RU (1) | RU2752294C2 (ko) |
| WO (1) | WO2018055276A1 (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3081989B1 (fr) * | 2018-05-30 | 2020-08-21 | Commissariat Energie Atomique | Systeme de detection a pixel sensible comportant un detecteur thermique et un dispositif de compensation |
| FR3087262A1 (fr) | 2018-10-12 | 2020-04-17 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Dispositif de detection d'un rayonnement electromagnetique comportant une structure tridimensionnelle suspendue |
| FR3087261B1 (fr) | 2018-10-12 | 2021-11-12 | Commissariat Energie Atomique | Procede de fabrication d'un dispositif de detection d'un rayonnement electromagnetique a structure d'encapsulation amelioree |
| FR3089291B1 (fr) | 2018-11-29 | 2023-03-24 | Commissariat Energie Atomique | Structure de détection de rayonnement électromagnétique à absorption optimisée et procédé de formation d’une telle structure |
| FR3090098B1 (fr) * | 2018-12-13 | 2021-11-26 | Commissariat Energie Atomique | Procédé de fabrication d'une structure de détection à taux d'absorption optimisé et ladite structure |
| FR3099248B1 (fr) | 2019-07-26 | 2021-08-06 | Commissariat Energie Atomique | Bolomètre à absorbeur en parapluie, composant comprenant un tel bolomètre et procédé de fabrication d’un tel bolomètre |
| FR3105409B1 (fr) * | 2019-12-19 | 2021-12-17 | Commissariat Energie Atomique | Composant de détection de rayonnement électromagnétique à haute sensibilité et procédé de fabrication d’un tel composant |
| CN113720469B (zh) * | 2021-03-26 | 2022-12-02 | 北京北方高业科技有限公司 | 基于cmos工艺的红外探测器像元和红外探测器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002148111A (ja) | 2000-11-15 | 2002-05-22 | Mitsubishi Electric Corp | 熱型赤外線検出器 |
| JP2002296106A (ja) | 2001-03-30 | 2002-10-09 | Toshiba Corp | 赤外線センサおよびその製造方法 |
| JP2009250818A (ja) | 2008-04-08 | 2009-10-29 | Mitsubishi Electric Corp | 赤外線検出素子及び赤外線検出装置 |
| JP2015108545A (ja) | 2013-12-04 | 2015-06-11 | ソニー株式会社 | 赤外線検出素子およびその検出方法、並びに電子機器 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3001899A1 (de) * | 1980-01-19 | 1981-07-23 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Planar-fototransistor |
| JP3605285B2 (ja) * | 1997-11-25 | 2004-12-22 | 三菱電機株式会社 | 熱型赤外線検出器アレイ |
| KR100497334B1 (ko) * | 2002-11-09 | 2005-06-28 | 한국전자통신연구원 | 박막트랜지스터 구조를 갖는 적외선 감지기용 픽셀 어레이 및 그 제조 방법 |
| US7489024B2 (en) | 2003-02-20 | 2009-02-10 | Technion Research & Development Foundation Ltd. | TMOS-infrared uncooled sensor and focal plane array |
| FR2861172B1 (fr) * | 2003-10-15 | 2006-06-02 | Ulis | Detecteur bolometrique, dispositif de detection infrarouge mettant en oeuvre un tel detecteur bolometrique et procede de fabrication de ce detecteur |
| FR2867273B1 (fr) * | 2004-03-04 | 2006-09-08 | Commissariat Energie Atomique | Procede de realisation d'un dispositif pour la detection thermique d'un rayonnement comportant un microbolometre actif et un microbolometre passif |
| FR2879819B1 (fr) * | 2004-12-21 | 2007-02-23 | Ulis Soc Par Actions Simplifie | Composant de detection de rayonnements electromagnetiques notamment infrarouges |
| TWI529942B (zh) | 2009-03-27 | 2016-04-11 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| JP5934809B2 (ja) * | 2012-02-16 | 2016-06-15 | ハイマン・センサー・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングＨｅｉｍａｎｎ Ｓｅｎｓｏｒ ＧｍｂＨ | 高い充填レベルを持った構造 |
| JP5988020B2 (ja) * | 2012-03-26 | 2016-09-07 | 日本電気株式会社 | 固体撮像素子及びその製造方法 |
| CN102593133B (zh) * | 2012-03-29 | 2014-09-24 | 江苏物联网研究发展中心 | 一种用于红外焦平面阵列器件的微结构及其制造方法 |
| US9199838B2 (en) | 2013-10-25 | 2015-12-01 | Robert Bosch Gmbh | Thermally shorted bolometer |
| CN103852171B (zh) * | 2014-01-17 | 2016-12-07 | 中国科学院上海技术物理研究所 | 一种非制冷长波红外探测器用吸收层结构 |
| US20160079306A1 (en) * | 2014-09-12 | 2016-03-17 | Excelitas Technologies Singapore Pte. Ltd. | Surface Micro-Machined Infrared Sensor Using Highly Temperature Stable Interferometric Absorber |
| DE102014221609A1 (de) * | 2014-10-24 | 2016-04-28 | Robert Bosch Gmbh | Sensor zum Detektieren von Infrarotstrahlung und Verfahren zum Betreiben des Sensors |
-
2016
- 2016-09-22 FR FR1658921A patent/FR3056292B1/fr active Active
-
2017
- 2017-09-19 KR KR1020197011431A patent/KR102472218B1/ko active IP Right Grant
- 2017-09-19 US US16/334,109 patent/US10732050B2/en active Active
- 2017-09-19 RU RU2019111867A patent/RU2752294C2/ru active
- 2017-09-19 CA CA3036810A patent/CA3036810A1/fr active Pending
- 2017-09-19 WO PCT/FR2017/052501 patent/WO2018055276A1/fr unknown
- 2017-09-19 EP EP17783913.1A patent/EP3516356A1/fr active Pending
- 2017-09-19 CN CN201780058385.9A patent/CN109791077B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002148111A (ja) | 2000-11-15 | 2002-05-22 | Mitsubishi Electric Corp | 熱型赤外線検出器 |
| JP2002296106A (ja) | 2001-03-30 | 2002-10-09 | Toshiba Corp | 赤外線センサおよびその製造方法 |
| JP2009250818A (ja) | 2008-04-08 | 2009-10-29 | Mitsubishi Electric Corp | 赤外線検出素子及び赤外線検出装置 |
| JP2015108545A (ja) | 2013-12-04 | 2015-06-11 | ソニー株式会社 | 赤外線検出素子およびその検出方法、並びに電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| RU2019111867A (ru) | 2020-10-22 |
| RU2019111867A3 (ko) | 2021-01-26 |
| FR3056292B1 (fr) | 2020-11-20 |
| US10732050B2 (en) | 2020-08-04 |
| FR3056292A1 (fr) | 2018-03-23 |
| WO2018055276A1 (fr) | 2018-03-29 |
| CN109791077A (zh) | 2019-05-21 |
| CN109791077B (zh) | 2021-10-29 |
| KR20190050842A (ko) | 2019-05-13 |
| CA3036810A1 (fr) | 2018-03-29 |
| RU2752294C2 (ru) | 2021-07-26 |
| US20190271598A1 (en) | 2019-09-05 |
| EP3516356A1 (fr) | 2019-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102472218B1 (ko) | 볼로미터 유형의 전자기 방사 탐지 구조 및 그런 구조를 제조하기 위한 방법 | |
| US20040232554A1 (en) | Semiconductor device with effective heat-radiation | |
| JP4480649B2 (ja) | ヒューズ素子及びその切断方法 | |
| EP2814053B1 (en) | High frequency semiconductor device and fabrication method for same | |
| US7800195B2 (en) | Semiconductor apparatus having temperature sensing diode | |
| US10615112B2 (en) | MIM capacitor for improved process defect tolerance | |
| US10062636B2 (en) | Integration of thermally conductive but electrically isolating layers with semiconductor devices | |
| JP5260890B2 (ja) | センサ装置およびその製造方法 | |
| KR102571611B1 (ko) | 2 개의 기판을 가진 검출 장치의 제조 방법 및 그에 의한 검출 장치 | |
| US7906829B2 (en) | Semiconductor device having first and second insulation separation regions | |
| CN113167654B (zh) | 具有优化的吸收的电磁辐射检测结构及用于形成这种结构的方法 | |
| CN112384773B (zh) | 包括热检测器和补偿器件的基于敏感像素的检测系统 | |
| JP5016382B2 (ja) | センサ装置およびその製造方法 | |
| US11967665B2 (en) | Method for manufacturing a detection structure with an optimised absorption rate, and said structure | |
| JP6101162B2 (ja) | 半導体装置 | |
| US20240213148A1 (en) | Device for detecting an electromagnetic radiation including a thermal detector over a readout substrate an active electronic element of which is located the closest to the thermal detector | |
| WO2021053867A1 (ja) | 半導体装置 | |
| JP2001257317A (ja) | 半導体集積回路装置 | |
| JP2004158699A (ja) | 半導体集積回路 | |
| JP2012037394A (ja) | 赤外線センサの製造方法 | |
| JP2013113832A (ja) | センサー装置の製造方法及びセンサー装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |