KR102571611B1 - 2 개의 기판을 가진 검출 장치의 제조 방법 및 그에 의한 검출 장치 - Google Patents
2 개의 기판을 가진 검출 장치의 제조 방법 및 그에 의한 검출 장치 Download PDFInfo
- Publication number
- KR102571611B1 KR102571611B1 KR1020180092085A KR20180092085A KR102571611B1 KR 102571611 B1 KR102571611 B1 KR 102571611B1 KR 1020180092085 A KR1020180092085 A KR 1020180092085A KR 20180092085 A KR20180092085 A KR 20180092085A KR 102571611 B1 KR102571611 B1 KR 102571611B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- annular
- layer
- cap
- electromagnetic radiation
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 165
- 238000001514 detection method Methods 0.000 title claims abstract description 124
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000000463 material Substances 0.000 claims abstract description 76
- 230000005670 electromagnetic radiation Effects 0.000 claims abstract description 40
- 238000005304 joining Methods 0.000 claims abstract description 36
- 239000010410 layer Substances 0.000 claims description 188
- 239000004065 semiconductor Substances 0.000 claims description 74
- 238000000151 deposition Methods 0.000 claims description 30
- 239000010949 copper Substances 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 claims description 19
- 230000003287 optical effect Effects 0.000 claims description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 14
- 229910052802 copper Inorganic materials 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 13
- 230000000295 complement effect Effects 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 238000010521 absorption reaction Methods 0.000 claims description 12
- 239000012212 insulator Substances 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 12
- 229910052721 tungsten Inorganic materials 0.000 claims description 12
- 239000010937 tungsten Substances 0.000 claims description 12
- 239000006096 absorbing agent Substances 0.000 claims description 11
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 9
- 239000011241 protective layer Substances 0.000 claims description 9
- 239000012779 reinforcing material Substances 0.000 claims description 9
- 238000012545 processing Methods 0.000 claims description 8
- 239000003989 dielectric material Substances 0.000 claims description 7
- 230000010287 polarization Effects 0.000 claims description 7
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 4
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 3
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims description 3
- 238000004891 communication Methods 0.000 claims description 2
- 238000005192 partition Methods 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 description 25
- 239000002184 metal Substances 0.000 description 25
- 238000002161 passivation Methods 0.000 description 21
- 239000010936 titanium Substances 0.000 description 17
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 10
- 230000003014 reinforcing effect Effects 0.000 description 10
- 229910052719 titanium Inorganic materials 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000008021 deposition Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 239000000969 carrier Substances 0.000 description 5
- 230000013011 mating Effects 0.000 description 5
- 238000007789 sealing Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000006978 adaptation Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910003481 amorphous carbon Inorganic materials 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000002250 absorbent Substances 0.000 description 2
- 230000002745 absorbent Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 2
- 230000002787 reinforcement Effects 0.000 description 2
- -1 silicon carbide nitride Chemical group 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 239000011358 absorbing material Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000021615 conjugation Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 239000002594 sorbent Substances 0.000 description 1
- 238000007666 vacuum forming Methods 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
- H01L31/113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor
- H01L31/1136—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor the device being a metal-insulator-semiconductor field-effect transistor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
- G01J5/02—Constructional details
- G01J5/0225—Shape of the cavity itself or of elements contained in or suspended over the cavity
- G01J5/0235—Spacers, e.g. for avoidance of stiction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
- H01L31/14—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the light source or sources being controlled by the semiconductor device sensitive to radiation, e.g. image converters, image amplifiers or image storage devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
- G01J5/02—Constructional details
- G01J5/0225—Shape of the cavity itself or of elements contained in or suspended over the cavity
- G01J5/024—Special manufacturing steps or sacrificial layers or layer structures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
- G01J5/02—Constructional details
- G01J5/04—Casings
- G01J5/041—Mountings in enclosures or in a particular environment
- G01J5/045—Sealings; Vacuum enclosures; Encapsulated packages; Wafer bonding structures; Getter arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
- H01L27/14669—Infrared imagers
- H01L27/1467—Infrared imagers of the hybrid type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
- H01L31/1868—Passivation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Measurement Of Radiation (AREA)
Abstract
본 발명은 전자기 방사를 검출하기 위한 장치(1)의 제조 방법에 관한 것이다, 이 방법은: 리딩 회로(reading circuit, 340), 적어도 2 개의 제 1 접촉 플러그(343, 344) 및, 상기 제 1 접촉 플러그(343, 344)들을 둘러싸는 적어도 하나의 제 1 고리형 접합 요소(345)를 포함하는 제 1 기판(400)을 제공하는 단계; 캡(210), 희생 물질이 채워진 공동을 상기 캡(210)과 함께 형성하는 고리형 측벽 및, 상기 공동 안에 수용된 검출 구조체(100)를 포함하는 제 2 기판을 제공하는 단계를 포함한다. 이 방법은 제 1 기판(400)상에 제 2 기판(200)을 접합하는 단계; 제 2 기판(200)에 적어도 하나의 개구(212)를 구성하는 단계; 희생 물질의 선택적인 제거 단계; 및, 적어도 제 1 진공하에서 상기 개구(212)를 폐쇄하는 단계;를 더 포함한다.
Description
본 발명은 전자기 방사의 파장이 적외선 범위내에 포함되어 있는 것과 같은 전자기 방사의 검출 분야에 관한 것으로서, 보다 상세하게는 그러한 검출을 가능하게 하는 검출 장치를 목표로 한다.
따라서 본 발명의 주제는 보다 정확하게는 전자기 방사를 검출하기 위한 장치의 제조 방법 및 전자기 방사의 검출 장치에 관한 것이다.
특정의 검출 장치들의 검출 구조체들의 감도(sensitivity)를 향상시키기 위하여, 특히 전자기 방사가 적외선 범위내에 있는 전자기 방사의 검출을 위하여 의도된 것의 감소를 향상시키기 위하여, 적어도 제 1 진공(primary vacuum)하에 있는 공동(cavity) 안에 상기 장치들의 검출 구조체를 수용하는 것이 공지되어 있다. 그러한 구성에서, 구조체들은 연결 아암(connecting arm)들에 의하여 장치의 나머지로부터 열적으로 단열되며, 연결 아암들은 상기 구조체를 위한 지지체로서 작용하고 전기적인 연결을 가능하게 한다.
그러한 경우에, 특히 트랜지스터 또는 다이오드 베이스의 마이크로볼로미터(microbolometer)에 대하여, 단순히 유전체 안에 엔캡슐레이션(encapsulation) 되어 있는 구조체의 제조를 가능하게 하는 것에 비하여, 상기 검출 장치의 제조 방법은 보다 복잡하다.
실제로, 트랜지스터 또는 다이오드 베이스의 마이크로볼로미터들인 상기 장치들의 형성은 일반적으로 함께 조립된 3 가지 상이한 기판들의 사용을 필요로 하는데, 제 1 기판은 리딩 회로(reading circuit)를 포함하고, 제 2 기판은 검출 구조체를 포함하고, 제 3 기판은 캡을 포함한다. 미국 출원 US 20130026592 는 그러한 제조 방법을 개시한다.
따라서 미국 출원 US 20130026592에 따른 제조 방법은 다음의 단계들을 포함한다.
리딩 회로를 일체화한 제 1 기판의 제공 단계로서, 제 1 기판은 리딩 회로에 연결된 적어도 2 개의 제 1 접촉 플러그들을 더 구비하는, 제 1 기판 제공 단계;
제 2 기판의 제공 단계로서, 제 2 기판은
○ 지지부,
○적어도 2 개의 연결 아암들이 제공된, 전자기 방사의 검출을 위한 적어도 하나의 검출 구조체로서, 연결 아암들 각각은 대응 제 1 접촉 플러그에 상보적인 제 2 접촉 플러그에 의하여 연장되고, 검출 구조체는 지지부상에 배치되는, 적어도 하나의 검출 구조체 및,
○ 제 2 접촉 플러그들이 각각 적어도 부분적으로 노출되는 방식으로 검출 구조체를 에워싸고 지지부상에 증착된 희생 물질을 포함하는, 제 2 기판의 제공 단계;
제 2 접촉 플러그들 각각이 대응하는 제 1 접촉 플러그상에 접합되게 제 2 기판을 제 1 기판상에 접합시키는 단계;
지지부의 제거 단계;
구조체를 감싸는 희생 물질에 트렌치(trench)를 개방하는 단계;
검출 구조체를 둘러싸는 측벽을 트렌치에 형성하는 단계;
검출 구조체를 비우도록(free) 희생 물질을 제거하는 단계;
캡을 형성하도록 의도된 제 3 기판을 제공하는 단계;
측벽과 함께 검출 구조체를 에워싸는 공동을 형성하기 위하여 측벽상에 제 3 기판을 조립하는 단계로서, 조립은 적어도 제 1 진공하에서 발생되는, 제 3 기판의 조립 단계;를 포함한다.
그러한 방법으로써, 구조체의 연결 아암들에 의해 제공되는 열적 연결(thermal connection)과는 별도로, 구조체는 제 1 기판, 측벽 및 제 3 기판에 의해 형성된 공동 안에서 발생된 진공에 의해 단열되기 때문에, 장치의 나머지에 비하여 우수한 단열을 가진 구조체를 포함하는 검출 장치를 형성할 수 있다.
따라서, 비록 그러한 방법이 향상된 감도를 가진 검출 장치를 제공할 수 있게 할지라도, 이것은 3 가지 기판들, 즉, 리딩 회로를 일체화시킨 제 1 기판, 구조체의 제공을 위하여 사용되는 제 2 기판 및 캡을 형성하는 제 3 기판의 조립을 필요로 하기 때문에, 상대적으로 복잡하다는 단점을 가진다.
본 발명은 이러한 단점을 극복하기 위한 것으로서, 특히 검출 장치의 나머지로부터 단열된 검출 구조체를 포함하는 검출 장치를 제공함에 있어서 종래 기술의 제조 방법들에 비하여 단순화된 검출 장치 제조 방법의 제공에 관한 것이다.
이러한 양상에서, 본 발명은 전자기 방사의 검출을 위한 장치의 제조 방법에 관한 것으로서, 상기 방법은 다음의 단계들을 포함한다:
제 1 기판을 제공하는 단계로서, 제 1 기판은 리딩 회로(reading circuit)와 일체화되고 제 1 및 제 2 표면을 포함하고, 제 1 기판은 리딩 회로에 연결된 적어도 2 개의 제 1 접촉 플러그들 및 상기 제 1 접촉 플러그들을 둘러싸는 적어도 하나의 제 1 고리형 접합 요소를 더 포함하고, 제 1 접촉 플러그들 및 제 1 고리형 접합 요소 각각은 적어도 부분적으로 제 1 기판의 제 1 표면상에 노출되는, 제 1 기판의 제공 단계;
제 2 기판을 제공하는 단계로서, 제 2 기판은:
○ 제 2 기판의 제 1 및 제 2 표면,
○적어도 2 개의 연결 아암들이 제공된 전자기 방사 검출용의 적어도 하나의 검출 구조체로서, 2 개의 연결 아암들 각각은 하나의 대응하는 제 1 접촉 플러그에 상보적인 제 2 접촉 플러그에 의해 연장되는, 적어도 하나의 검출 구조체,
○ 검출 구조체 및 연결 아암들을 에워싸는 희생 물질,
○ 제 2 기판의 제 1 표면을 포함하는 캡,
○ 상기 캡으로부터 연장된 적어도 하나의 고리형 측벽을 포함하고, 상기 고리형 측벽은 캡과 함께 검출 구조체 및 희생 물질을 수용하는 공동을 형성하고, 고리형 측벽에는, 캡에 대향하는 일 단부에, 제 1 고리형 접합 요소에 상보적인 제 2 고리형 접합 요소가 제공되고,
제 2 접촉 플러그들 및 제 2 고리형 접합 요소는 각각 적어도 부분적으로 제 2 기판의 제 2 표면상에 노출되는, 제 2 기판의 제공 단계;
제 2 고리형 접합 요소를 제 1 고리형 접합 요소상에 접합하고, 제 1 접촉 플러그들을 제 2 접촉 플러그들에 접합함으로써, 제 2 기판의 제 2 표면을 제 1 기판의 제 1 표면상에 접합시키는 단계;
적어도 하나의 개구를 제 2 기판에 구성하는 단계;
희생 물질의 선택적인 제거 단계;
상기 개구를 적어도 제 1 진공하에 폐쇄함으로써 전자기 방사 검출 장치가 형성되는 단계;를 포함한다.
그러한 방법으로써, 검출 구조체, 측벽 및 캡이 단일의 제 2 기판에 의해 제공되어, 제 3 기판을 사용할 필요성이 없다. 따라서 본 발명에 따른 제조 방법은 제 3 기판에 의존하지 않으면서 검출 구조체(들)가 검출 장치의 나머지로부터 단열되는 검출 장치를 얻을 수 있다. 따라서 본 발명에 따른 제조 방법은 종래 기술에 비하여 단순화된다.
본 발명은 다음과 같은 장점을 가진다는 점이 주목될 것이다:
희생 물질의 사용과, 반도체 물질이 아닌 물질들로 고리형 측벽을 제조할 수 있는 가능성 때문에, 얇은 두께의 측벽을 제공할 수 있다;
본 발명의 방법은 캡을 얇게 하는 단계, 예를 들어 에칭 단계 또는 폴리싱 단계(polishing step)와 양립될 수 있으므로, 얇은 두께의 캡, 즉, 50 마이크로미터 미만의 두께를 가진 탭을 제공할 수 있다.
"고리형 측벽" 및 "고리형 접합 요소"라는 용어와 관련하여, "고리형" 이라는 표현은 상기 측벽 또는 상기 접합 요소가 폐쇄된 만곡 라인을 따라서 연장되고, 상기 폐쇄 만곡의 형상이 원형임을 그 어떤 방식으로도 의미하지 않는다는 점이 이해되어야 한다. 따라서, 고리형 벽 및 고리형 접합 요소 각각은, 정사각형, 육각형, 임의의 다각형 또는 그 어떤 다른 형상이 폐쇄 만곡 라인에 대응한다면 그것을 따라서 연장되는 것과 같이, 원을 따라서 연장될 수도 있다.
"희생 물질"이라는 용어는, 본원 명세서의 위와 아래에서 그리고 당업자의 이해에 따라서, 물질이 선택적으로 에칭될 수 있고, 상기 희생 물질에 포함된 연결 아암들 및 검출 구조체와 같은, 상기 선택적인 에칭을 겪는 중간 소자의 다른 요소들이, 그들의 조성 때문에 또는 상기 선택적인 에칭에 의해 공격받지 않는 보호층의 존재 때문에, 상기 선택적인 에칭에 의해 에칭되지 않는 것을 의미하는 것으로 이해된다.
명백히, 만약 연결 아암들 각각이 개별의 제 2 접촉 플러그에 의해 연장된다면, 당업자에 의하여 "접촉 패드"의 명칭으로 알려지기도 한 그러한 접촉 플러그는 상기 아암을 포함하는 구조체에 인접한 다른 구조체의 연결 아암과 공통적이지 않음을 그 어떤 방식으로도 배제하지 않는다.
상기 방법은 캡을 얇게 하는 단계를 더 포함할 수 있다.
그러한 가능성을 가지고, 본 발명에 따라서 복수개의 얇은 캡을 가진 구성 요소를 형성할 수 있다. 이러한 방식으로 캡의 전송 비율(transmission rate)을 최적화시킬 수 있고 따라서 검출 구조체의 감도를 최적화시킬 수 있다.
고리형 측벽은 구리, 실리콘 및 텅스텐으로부터 선택된 물질로 만들어진 적어도 하나의 하위 벽(sub wall)을 포함할 수 있다.
그러한 하위 벽은 공동의 우수한 누설 밀봉을 보장할 수 있다.
고리형 측벽은, 상기 고리형 측벽을 구성하는 적어도 하나의 물질 일부의 확산을 포함하도록 적합화된 적어도 하나의 격벽 층을 포함할 수 있고, 상기 격벽 층은 바람직스럽게는 티타늄 질화물, 탄탈륨 질화물 및 티타늄 텅스텐의 합금으로부터 선택된 물질로 만들어진다.
그러한 격벽 층으로써, 장치 작동의 혼란 위험성 없이 구리 및 텅스텐과 같은 물질을 사용할 수 있는데, 이는 상기 물질들이 격벽 층에 의해 포함되기 때문이다.
제 1 기판을 제공하는 단계 동안에, 둥지형 구성(nested configuration)에 따른 적어도 2 개의 제 1 고리형 접합 요소들이 제공될 수 있다.
제 2 기판을 제공하는 단계 동안, 고리형 측벽은 둥지형 구성에 따른 적어도 2 개의 하위 벽들을 포함할 수 있고 그 각각은 개별의 제 1 고리형 접합 요소에 대응하고, 하위 벽들 각각은 상기 제 1 고리형 접합 요소에 대응하는 제 2 고리형 접합 요소를 포함하고,
제 1 기판의 제 1 표면에 제 2 기판의 제 2 표면을 접합하는 단계 동안, 제 2 고리형 접합 요소들 각각은 대응하는 제 1 고리형 접합 요소상에 접합될 수 있다.
복수개의 하위 벽들을 둥지형 구성으로 구비하는 상기와 같은 구성으로써, 우수한 누설 밀봉을 가진 공동을 제공할 수 있는데, 이는 상기 누설 밀봉이 고리형 측벽의 하위 벽들 각각에 의해 보장되기 때문이다. 그러한 구성은 미소 전자(microelectronics)의 설계 제한을 참작하면서, 적은 양의 물질로 우수한 강성도(rigidity)를 보장한다는 점도 주목될 것이다.
제 2 기판을 제공하는 동안에, 캡은 하위 벽들 사이의 공간에 강화 물질을 더 포함할 수 있다.
그러한 강화 물질은 우수한 누설 밀봉을 보장하면서 하위 벽들 사이에 우수한 점착(cohesion)을 보장할 수 있다.
제 2 기판은 베이스를 더 포함할 수 있고, 상기 베이스는 기판의 제 2 표면을 포함하고 적어도 하나의 고리형 측벽과 캡에 의해 형성된 공동을 폐쇄시키도록 구성되고, 제 2 접촉 플러그들 및 제 2 고리형 접합 요소는 각각 적어도 부분적으로 베이스에 포함될 수 있다.
그러한 베이스로써, 공동은 전체가 제 2 기판에 형성되고 따라서 제 1 기판에 접합되기 전에 이미 폐쇄된다. 따라서, 이러한 구성으로써, 제 1 기판상에의 접합은 공동의 누설 밀봉을 완전하게 이룰 수 있게 하며, 상기 공동은 베이스에 의하여 그리고 제 1 기판에 의하여 폐쇄된다.
제 1 및 제 2 기판의 제공 단계 동안에, 제 1 및 제 2 기판들중 적어도 하나는 적합화된 배치를 가진 게터(getter)의 적어도 하나의 층을 포함할 수 있어서, 제 1 기판상에서의 제 2 기판의 접합 및 희생 물질의 선택적인 제거 이후에, 상기 게터의 층은 공동과 소통된다.
그러한 게터는 장치의 수명 전체를 통하여 공동 안의 진공 품질을 보장할 수 있게 한다.
제 2 기판을 제공하는 단계 동안, 검출 구조체는 MOS-FET 트랜지스터일 수 있다.
그러한 제조 방법은 특히 MOS-FET 트랜지스터를 포함하는 장치의 제공에 유리한데, 이는 3 개의 기판들을 필요로 하는 종래 기술의 방법과는 다르게, 오직 2 개의 기판들에 의존할 필요성이 있기 때문이다.
제 2 기판을 제공하는 단계는 다음의 하위 단계들을 포함할 수 있다:
절연체 상 반도체 층 유형의 기판(substrate of the semiconductor layer on insulator type)을 제공하는 단계로서, 상기 절연체상 반도체 층 유형의 기판은, 지지부, 희생 물질로 형성된 절연체 층 및, 반도체 층을 포함하는, 기판 제공 단계;
MOS-FET 트랜지스터의 표면에서 반도체 층의 대응 부분을 한정하도록 반도체 층의 일부를 선택적으로 제거하는 단계;
제 1 유형의 도전성의 도핑 요소를 제 1 및 제 2 반도체 영역의 반도체 층들의 부분에 국부적으로 주입하는 단계로서, 제 1 및 제 2 반도체 영역들은 주입이 이루어지지 않은 제 3 반도체 영역에 의해 서로 분리되는, 도핑 요소의 국부적으로 주입하는 단계;
적어도 제 3 반도체 영역을 덮는 절연층의 국부(局部)적인 증착 단계;
제 3 반도체 영역을 분극시킬 수 있는 흡수층을 구성하는 배치로써, 절연체 층과 접촉된 상태로 흡수층을 국부적으로 증착시키는 단계;
절연층의 노출된 부분들 및 흡수층을 덮는 보호층의 증착 단계;
반도체 층, 절연체 층, 흡수층 및 보호층을 에워싸는, 희생 물질의 제 1 층을 증착시키는 단계;
트랜지스터의 분극(polarisation)을 가능하게 하는 제 1 및 제 2 도전 트랙을 각각 포함하는 제 1 및 제 2 연결 아암들의 형성 단계로서, 제 1 연결 트랙은 제 2 영역에 연결되고, 제 2 연결 트랙은 제 1 영역 및 흡수층에 그들을 회로 단락되게 둠으로써 연결되는, 제 1 및 제 2 연결 아암들의 형성 단계;
희생 물질의 제 2 층의 증착 단계로서, 희생 물질의 제 1 층은 제 1 및 제 2 연결 아암들을 에워싸는, 희생 물질의 제 2 층의 증착 단계;
유전 물질의 층 및 희생 물질의 제 1 및 제 2 층들을 통하여 고리형 측벽을 형성하는 단계로서, 상기 고리형 측벽은 지지부와 접촉된 상태로 지지부와 함께 공동을 형성하는, 고리형 측벽의 형성 단계;
제 2 기판을 형성하도록 제 2 고리형 접합 요소와 제 2 접촉 플러그들을 형성하는 단계(그리고 제 2 접촉 플러그들 및 제 2 고리형 접합 요소가 적어도 부분적으로 제 2 기판의 제 2 표면상에 노출되면서 이것이 이루어진다);를 포함한다.
제 2 기판을 제공하는 단계의 절연체상 반도체 층 유형의 기판을 제공하는 하위 단계 동안, 지지부는 광학적 처리를 포함한다.
그러한 광학적 처리는 본 발명에 따른 방법의 구현 동안에 형성된 장치의 캡의 전송 비율을 최적화시킬 수 있게 한다.
본 발명은 또한 전자기 방사를 검출하기 위한 장치에 관한 것으로서, 이것은 다음과 같은 것을 포함한다:
리딩 회로와 일체화되고 제 1 및 제 2 표면을 포함하는 제 1 기판으로서, 제 1 기판은 리딩 회로에 연결된 적어도 2 개의 제 1 접촉 플러그 및 제 1 접촉 플러그들을 둘러싸는 적어도 하나의 제 1 고리형 접합 요소를 더 포함하고, 제 1 접촉 플러그들 및 제 1 고리형 접합 요소 각각은 적어도 부분적으로 제 1 기판의 제 1 표면상에 노출되는, 제 1 기판;
적어도 2 개의 연결 아암들이 제공된, 전자기 방사의 검출을 위한 적어도 하나의 검출 구조체로서, 연결 아암들 각각은 대응하는 제 1 접촉 플러그에 상보적인 제 2 접촉 플러그에 의해 연장되고, 제 2 접촉 플러그 각각은 대응하는 제 1 접촉 플러그에 접합되는, 검출 구조체;
적어도 하나의 캡;
상기 캡으로부터 연장되고 상기 캡과 함께 검출 구조체를 수용하는 공동을 형성하는 적어도 하나의 고리형 측벽으로서, 상기 고리형 측벽에는, 캡에 대향하는 일 단부에, 제 1 고리형 접합 요소에 상보적인 제 2 고리형 접합 요소가 제공되고, 제 1 기판, 캡 및 고리형 측벽은 적어도 제 1 진공을 가지는 폐쇄 공동의 형성에 기여하면서 제 2 고리형 접합 요소는 제 1 고리형 접합 요소에 접합되는, 적어도 하나의 고리형 측벽;을 포함한다.
그러한 장치는 본 발명에 따른 방법에 의하여 획득될 수 있기 때문에 용이하게 얻어질 수 있다. 따라서 그것을 형성하는데 2 개의 기판을 필요로 하며, 이는 제조 비용을 절감시킬 수 있게 한다.
캡은 1 마이크로미터 내지 100 마이크로미터 사이에 포함된 두께를 가질 수 있고, 바람직스럽게는 5 마이크로미터 내지 50 마이크로미터 사이 및, 유리하게는 10 마이크로미터 내지 30 마이크로미터 사이에 포함된 두께를 가질 수 있다.
그러한 캡으로써, 장치는 최적화된 감도(sensitivity)를 가지는데, 왜냐하면 검출 구조체의 방향에서 캡에 의한 전자기 방사의 전송 비율이 자체 최적화되기 때문이다.
고리형 측벽은 둥지형 구성(nested configuration)에 따라서 적어도 2 개의 하위 벽들을 포함할 수 있다.
고리형 측벽의 그러한 구성으로써, 누설 밀봉은 각각의 하위 벽들에 의해 보장되기 때문에, 장치는 우수한 누설 밀봉이 이루어지는 공동을 포함한다.
검출 구조체는 MOS-FET 트랜지스터일 수 있다.
본 발명은 첨부된 도면을 참조하여, 예시적인 목적으로서 제한적이지 않게 주어진 예시적 실시예들에 대한 설명을 읽음으로써 보다 잘 이해될 것이다.
도 1 은 본 발명의 제 1 실시예에 따른 검출 장치의 개략적인 길이 방향 단면도이다.
도 2a 내지 도 2d 는 본 발명에 따른 장치가 설치된 검출 구조체를 절단선 A-A 를 따른 상부 단면도, 절단선 B-B 를 따른 단면도 및, 절단선 C-C 를 따른 상부 단면도로 각각 도시한 것이다.
도 3 은 본 발명의 제 1 실시예에 따른 검출 장치의 제조 방법의 구현 동안에 사용된 제 1 기판을 도시한다.
도 4a 및 도 4b 는 본 발명의 제 1 실시예에 따른 장치의 제조 방법의 구현 동안에 사용된 제 2 기판과, 상기 제 2 기판의 형성을 위해 이용된 지지부를 각각 도시한다.
도 5 는 제 2 실시예에 따른 장치의 제 2 기판의 형성을 위한 지지부를 도시하며, 상기 지지부에는 중간 정지층 및 광학적 처리부가 없다.
도 6 은 검출 구조체의 배치의 예를 도시하는 본 발명에 따른 검출 장치의 평면을 개략적으로 도시한다.
도 7 은 본 발명의 대안에 따른 검출 장치의 고리형 측벽들을 개략적으로 도시하며, 여기에서 상기 측벽들은 내측의 강화 기둥들에 의해 강화된다.
상이한 도면들에서 동일하거나, 유사하거나 또는 균등한 부분들은 도면 마다 이해를 쉽게 하도록 동일한 도면 번호를 가진다.
도면들에 도시된 상이한 부분들은 도면들이 더욱 잘 이해되도록 균일한 축척에 따라서 도시된 것은 아니다.
상이한 가능성(대안의 예 및 실시예들)들은 상호 배타적인 것이 아니고 함께 조합될 수 있는 것으로 이해되어야 한다.
도 1 은 본 발명의 제 1 실시예에 따른 검출 장치의 개략적인 길이 방향 단면도이다.
도 2a 내지 도 2d 는 본 발명에 따른 장치가 설치된 검출 구조체를 절단선 A-A 를 따른 상부 단면도, 절단선 B-B 를 따른 단면도 및, 절단선 C-C 를 따른 상부 단면도로 각각 도시한 것이다.
도 3 은 본 발명의 제 1 실시예에 따른 검출 장치의 제조 방법의 구현 동안에 사용된 제 1 기판을 도시한다.
도 4a 및 도 4b 는 본 발명의 제 1 실시예에 따른 장치의 제조 방법의 구현 동안에 사용된 제 2 기판과, 상기 제 2 기판의 형성을 위해 이용된 지지부를 각각 도시한다.
도 5 는 제 2 실시예에 따른 장치의 제 2 기판의 형성을 위한 지지부를 도시하며, 상기 지지부에는 중간 정지층 및 광학적 처리부가 없다.
도 6 은 검출 구조체의 배치의 예를 도시하는 본 발명에 따른 검출 장치의 평면을 개략적으로 도시한다.
도 7 은 본 발명의 대안에 따른 검출 장치의 고리형 측벽들을 개략적으로 도시하며, 여기에서 상기 측벽들은 내측의 강화 기둥들에 의해 강화된다.
상이한 도면들에서 동일하거나, 유사하거나 또는 균등한 부분들은 도면 마다 이해를 쉽게 하도록 동일한 도면 번호를 가진다.
도면들에 도시된 상이한 부분들은 도면들이 더욱 잘 이해되도록 균일한 축척에 따라서 도시된 것은 아니다.
상이한 가능성(대안의 예 및 실시예들)들은 상호 배타적인 것이 아니고 함께 조합될 수 있는 것으로 이해되어야 한다.
도 1 은 전자기 방사의 검출을 위한 본 발명에 따른 검출 장치(1)를 도시한다.
본 발명은 특히 파장이 적외선 파장 범위에 포함된 전자기 방사의 검출에 전용된 검출 장치를 목표로 한다. 따라서, 이후에 설명될 실시예들에서 표시된 상이한 값들은 목표 파장 범위가 원 적외선인, 즉, 8 마이크로미터 내지 12 마이크로미터 사이인 실제 적용예에 관한 것이다. 명백히, 당업자는, 본 발명의 개시 내용으로부터, 파장 범위가 적외선에 포함되든 또는 포함되지 않든, 상기 검출 구조체(10)의 보조를 받아, 다른 파장 범위에 있는 전자기 방사의 최적화된 검출이 가능할 수 있도록, 이러한 값들을 완벽하게 적합화할 수 있다.
전자기 방사를 검출하는 상기 장치(1)는 다음과 같은 것을 포함한다.
리딩 회로(reading circuit, 340)를 일체화시키고 제 1 및 제 2 표면을 포함하는 제 1 기판(341)으로서, 제 1 기판(341)은 리딩 회로(340)에 연결된 제 1 접촉 플러그(343, 344) 및 제 1 접촉 플러그(343, 344)를 둘러싸는 3 개의 제 1 고리형 접합 요소(345)들을 더 포함하고, 제 1 접촉 플러그(343, 344) 및 제 1 고리형 접합 요소(345) 각각은 적어도 부분적으로 제 1 기판(341)의 제 1 표면상에 노출되는, 제 1 기판(341);
전자기 방사의 검출을 위한 복수개의 검출 구조체(10)로서, 각각의 검출 구조체에는 적어도 2 개의 연결 아암(151, 152)들이 제공되고, 각각의 연결 아암은 대응하는 제 1 접촉 플러그(343,344)에 상보적인 제 2 접촉 플러그(153,154)에 의해 연장되고, 제 2 접촉 플러그(153, 154) 각각은 대응하는 제 1 접촉 플러그(343, 344)에 접합되는, 복수개의 검출 구조체(10);
캡(cap, 210); 및,
캡(210)으로부터 연장된 고리형 측벽(220)으로서, 캡과 고리형 측벽(220)은 함께 검출 구조체(10)를 수용하는 공동을 형성하고, 고리형 측벽(220)은 3 개의 동일 중심 하위 벽(sub wall, 221)을 포함하고, 상기 하위 벽(221)들 각각에는, 캡(210)에 대향하는 일 단부에, 제 1 고리형 접합 요소(345)에 상보적인 제 2 고리형 접합 요소(245)가 제공되고, 제 2 고리형 접합 요소(245)들 각각은 대응하는 제 1 고리형 접합 요소(345)에 접합되고, 캡(210) 및 고리형 측벽(220)은 적어도 제 1 진공을 가진 폐쇄 공동을 형성하는, 고리형 측벽(220);을 포함한다.
본 발명의 범위내에서, 여기에 설명된 검출 구조체(10) 각각은 MOS-FET 타입의 트랜지스터(100)라는 점이 주목되어야 한다. 명백히, 본 발명은 이러한 단일 유형의 검출 구조체에 제한되지 않고, 당업자는 본 발명의 개시 내용과 일반적인 지식으로부터 본 발명을 그 어떤 유형의 검출 구조체에 적용할 수 있다. 또한 본 발명은 특히 비 제한적인 방식으로 볼로미터(bolometer) 및 광 다이오드(photodiode)에 적용될 수 있다.
당업자가 일반적으로 사용하는 용어인 MOS-FET 트랜지스터는 본 명세서의 위와 아래에서 금속/산화물/반도체 유형의 전계 효과 트랜지스터(field effect transistor)를 의미하는 것으로 이해된다. 실제로, 두문자인 MOS-FET 는 금속-산화물-반도체 전계 효과 트랜지스터(Metal-Oxide-Semiconductor Field-Effect-Transistor)를 나타낸다.
또한 주목할 바로서 만약 고리형 측벽(220)이 제 1 실시예에서 3 개의 하위 벽(221)을 포함한다면, 이것은 명백히 본 발명의 범위를 벗어나지 않으면서 상이한 개수를 포함할 수 있다. 따라서 주목될 바로서, 특히, 고리형 측벽(220)은 본 발명의 범위를 벗어나지 않으면서 단일의 1 개 부재로 형성될 수 있다.
따라서, 본 실시예의 범위내에서 도 2a 내지 도 2d 를 참조하면, 검출 구조체(10) 각각은 다음과 같은 것을 포함한다:
- MOS-FET 유형의 트랜지스터(100)로서,
○ 제 1 유형 도전성의 적어도 하나의 제 1 반도체 영역(111) 및 적어도 하나의 제 2 반도체 영역(112),
○ 제 1 및 제 2 반도체 영역(111,112)을 서로 분리하는 적어도 하나의 제 3 반도체 영역(113)으로서, 제 3 반도체 영역(113)은, 제 3 영역에 캐리어(carrier)가 실질적으로 없는 도전성의 유형이고, 즉, 제 3 반도체 영역(113)은 완전히 비어있는, 적어도 하나의 제 3 반도체 영역(113),
○ 제 3 반도체 영역(113)을 분극화시키도록 배치된 게이트(120)로서, 게이트(120)는 제 1 유전층 및, 제 3 영역을 위한 "중간-갭(mid-gap)" 유형의 금속으로 만들어진 흡수 층(125)을 포함하고, 상기 금속은 바람직스럽게는 티타튬 질화물(TiN)로 만들어지고 흡수 층(125)은 흡수성 요소를 형성하는, 게이트(120)를 포함하는, 트랜지스터(100),
- 트랜지스터(100)의 분극(polarisation)이 가능하도록 각각 제 1 및 제 2 도전 트랙(conduction track, 162, 165)을 포함하는 제 1 및 제 2 연결 아암(151, 152)으로서, 제 1 연결 트랙(162)은 제 2 반도체 영역(112)에 연결되고, 제 2 연결 트랙(165)은 제 1 반도체 영역(111) 및 흡수 층(125)에 그들을 단락(short-circuit)되게 둠으로써 연결되는, 제 1 및 제 2 연결 아암(151, 152),
- 제 1 및 제 2 연결 아암(151, 152)을 각각 연장시키는 제 1 및 제 2 접촉 플러그(153, 154);
- 흡수층(125)으로 1/4 파장 공동을 형성하도록 배치된 반사 표면(160);을 포함한다.
주목될 바로서, 상기의 구성에서, 제 1 반도체 영역(111)은 트랜지스터의 드레인을 형성하고, 제 2 반도체 영역(112)은 트랜지스터의 소스(source)를 형성하고, 제 3 반도체 영역(113)은 트랜지스터(100)의 채널을 형성한다. 따라서 트랜지스터(100)는 낮은 삽입(low insertion)에서 작동하고, 드레인 및 게이트는 단락되고, 소스-드레인 전압(VSD) 및 소스-게이트 전압(VSG)는 같다.
제 1 내지 제 3 반도체 영역(111,112,113)은 모두 3 개가, 실리콘(Si), 게르마늄(Ge) 및 실리콘 카바이드(SiC)와 같은 반도체 물질로 만들어진 반도체 층(101)에 놓인다. 반도체 층(101)의 두께는 고갈된 제 3 반도체 영역(113)을 제공하기 위하여 적합화된다.
제 3 반도체 영역(113)에 실질적으로 캐리어들이 없는 도전성 유형은, 본원 명세서의 위와 아래에서, 검출 구조체(10)의 분극의 부재(absence)시에, 제 3 반도체 영역(113)에 실질적으로 캐리어들이 없도록 하는 도전성 유형 및 두께를 제 3 반도체 영역(113)이 가지는 것을 의미하도록 이해되어야 한다. 명백히, 작동시에 그리고 흡수층(125)상의 분극의 적용중에, 도전성 채널의 형성은 제 3 반도체 영역(113)에 제 1 도전성 유형의 캐리어들이 존재할 수 있게 한다. 당업자에게는 "제 3 영역이 고갈되어 있다"는 것이 제 3 영역에 실질적으로 캐리어들이 없다는 것과 동의어라는 점을 주목할 수 있다.
흡수층(125)은 제 3 반도체 영역(113)을 위한 "중간-갭" 유형의 금속으로 만들어지는데, 흡수층(125)은, 제 3 반도체 영역(113), 따라서 실리콘으로 만들어진 반도체 층(101)을 위하여, 우선적으로 티타늄 질화물, 탄탈륨 질화물 및 몰리드데늄 실리사이드(molybdenum silicides)를 포함하는 그룹으로부터 선택된 금속으로 만들어지고, 흡수층(125)이 유리하게는 실리콘으로 만들어진 제 3 반도체 영역(113)을 위하여 티타늄 질화물(TiN)로 만들어진다.
본원 명세서의 위와 아래에서 "중간 갭 유형 금속"은, 구조체의 분극의 부재시에, 금지 밴드 갭(forbidden band gap)의 -25 % 내지 + 25 % 사이에 포함된 범위에서 통상적으로 금지 밴드의 중간으로부터 멀리 있는 에너지의 레벨에서, 제 3 영역의 금지 밴드 영역에 그리고 보다 정확하게는 제 3 영역의 금지 밴드의 중간에 인접하게, 페르미 에너지(Fermi energy)를 가지도록 금속이 선택되는 것을 의미하는 것으로 이해된다. 그러한 게이트 구성은 일반적으로 당업자에게 "중간-갭"이라는 명칭으로 알려져 있다. 따라서, 제 3 영역이 실리콘으로 만들어진 경우에, "중간 갭 유형 금속"은 특히 티타늄 질화물, 탄탈륨 질화물 및 몰리브데늄 실리사이드를 포함한다.
그러한 구성은 특히 10 nm 두께의 티타늄 질화물로 만들어진 흡수층(125)으로써 얻어질 수 있다는 점이 주목될 수 있다.
도 1 에 도시된 본 발명의 대안에 따라서, 반사 표면(160)은 "게터(getter)"로서 알려진 흡수 물질(sorbent material)에 의해 대체될 수 있다는 점이 주목된다. 상기의 게터는 공동(cavity)에서 발견되는 잠재적인 잔류 개스의 화학 흡착을 가능하게 하는 특히 반응성이 있는 표면을 가진 물질이다. 따라서 이것은 디개싱(degassing)과 연계된 공동에서의 잠재적인 압력 상승을 회피하기 위하여 검출 장치(1)의 수명을 통하여 공동의 펌핑을 보장할 수 있다.
특히 유리한 방식으로, 흡수층(125)으로써 1/4 파장 공동을 형성하도록 적합화된 구성을 가진 반사 표면을 형성하도록 상기 게터(161)가 적합화될 수 있다.
게터(161)는 티타늄, 지르코늄, 바나듐, 크로뮴, 코발트, 철, 망간, 팔라듐, 바륨, 알루미늄 및 이들의 합금을 포함하는 그룹으로부터 선택될 수 있다.
검출 구조체의 각각은 연결 아암(151,152) 및 대응하는 제 1 및 제 2 접촉 플러그(153, 154, 343, 344)에 의하여 리딩 회로(340)에 연결된다.
리딩 회로(340)는 도 2b 및 도 2c 에 도시된 바와 같이 제 1 기판(341)상에 형성되며, 이것은 실리콘 기판과 같은 반도체 기판으로서, 리딩 회로(340)의 구성 요소들이 여기에 배치된다. 리딩 회로(340)는 검출 구조체(10)를 분극시키도록 구성되고, 트랜지스터(100)의 작동 전류로부터 흡수층(125)의 온도 상승을 판단하도록 구성된다. 상기 리딩 회로(340)는 점선으로 특이하게 표시되는데, 이것은 제 1 회로(341)에 그것이 설치됨을 나타낸다. 상기 리딩 회로(340)는 당업자에게 공지된 유형이고 따라서 실제로 단일의 대응 트랜지스터(100)에 각각 전용된 복수개의 리딩 서브 회로(reading sub-circuits) 또는 검출 장치(1)에 설치된 모든 트랜지스터(100) 또는 그룹을 위한 공유 회로(shared circuit)를 포함하거나, 또는 대신에, 검출 장치(1)에 설치된 모든 트랜지스터(100) 또는 그룹에 대하여 공유된 부분 및 단일 트랜지스터(100)에 전용된 부분으로 구성된 리딩 회로(340)를 포함한다. 일반적으로 MOS 기술의 상기 리딩 회로(340)는 당업자에게 공지된 것으로, 이들은 본원에서 더 이상 상세하게 설명되지 않는다.
명백히, 당업자의 지식에 따라서, 상기 리딩 회로는 검출 장치(1)에 설치된 검출 구조체(10)의 유형에 적합화된다.
리딩 회로(340)와 트랜지스터(100) 각각의 사이에서 연결을 보장하기 위하여, 제 1 기판(400)은 반도체 지지부(341)의 제 1 표면상에 노출된, 제 1 및 제 2 접촉 플러그(343,344)를 포함한다. 제 1 및 제 2 접촉 플러그(343, 344)는 리딩 회로(340)와의 옴 접촉(Ohmic contact)을 형성하도록 적합화된 금속으로 만들어지며,이것은 제 1 접촉 플러그(343,344)상에서의 제 2 접촉 플러그(153,154)의 접합을 허용한다. 따라서, 그러한 금속 재료는 예를 들어, 구리(Cu), 티타늄(Ti) 또는 텅스텐(W)으로 만들어질 수 있다. 제 1 접촉 플러그(343, 341)들은, 본 발명의 실질적인 적용의 범위내에서, 1 마이크로미터 x 1 마이크로미터의 표면을 가질 수 있다.
제 1 기판(341)의 제 1 표면에는, 도 2b 에 도시된 바와 같이 검출 구조체(10) 각각에 대응하여, 금속층(330)이 제공되어, 반사 표면(160)을 접합시키기 위하여 접합 부분의 형성을 가능하게 한다. 따라서, 금속 층(330)들 각각은 대응하는 검출 구조체(10)를 향하는 제 1 기판(340)의 제 1 표면의 일부에서 연장된다. 본 발명의 실제의 적용에서, 검출 구조체(10) 각각에 의해 점유되는 표면은 5 마이크로미터 x 5 마이크로미터의 표면일 수 있다는 점이 주목된다. 제 1 접촉 플러그(343, 344)와 같은 방식으로, 이들은 구리(Cu), 티타늄(Ti) 또는 텅스텐(W)으로 만들어질 수 있다.
제 1 기판(341)은 도 1 에 도시된 바와 같이 제 1 기판(341)의 제 1 표면상에 노출된 3 개의 제 1 고리형 접합 요소(345)들을 포함한다. 3 개의 제 1 고리형 접합 요소(345)들은 제 1 고리형 접합 요소(345)상의 제 2 고리형 접합 요소(245)의 접합에 적합화된 재료로 만들어진다. 따라서 제 1 고리형 접합 요소(345)들은 우선적으로 구리(Cu)로 만들어지고, 명백히 다른 물질들도 본 발명의 범위를 벗어나지 않으면서 생각해볼 수 있다. 보다 정확하게는, 제 1 고리형 접합 요소(345)들이 구리(Cu), 티타늄(Ti) 및 텅스텐(W)을 포함하는 그룹으로부터 선택된 재료로 만들어질 수 있다.
제 1 고리형 접합 요소(345)들 각각은 금속 층(330)과 제 1 접촉 플러그(343, 344)를 에워싸는 폐쇄 만곡 라인을 따라서 연장된다. 제 1 고리형 접합 요소(345)들은 서로 함께 맞춰지는데, 다른 제 1 고리형 접합 요소(345)들을 포함하는 최외측의 제 1 고리형 접합 요소(345)들로써, 그리고 다른 제 1 고리형 접합 요소(345)들에 의해 포함된 최내측 제 1 고리형 접합 요소(345)들로써 이루어진다. 따라서, 제 1 고리형 접합 요소(345)들은 둥지형 구성(nested configuration)을 가진다.
제 1 및 제 2 연결 플러그(342, 343), 제 1 고리형 접합 요소(345) 및 금속 층(330)을 포함하지 않는, 제 1 기판(400)의 제 1 표면의 부분들은 제 1 패시베이션 층(passivation layer, 347)을 포함한다. 제 1 패시베이션 층(347)은 우선적으로 제 2 기판(200)과 같은 유형의 층과 접합되도록 적합화된다. 주목될 바로서, 본 발명의 하나의 가능성에 따라서, 제 1 기판과 같은 높이에 있는 금속 층(330)과 제 1 및 제 2 연결 플러그(342, 343) 각각을 가진 그러한 패시베이션 층은 Damascene 방법에 의하여 제공될 수 있다. 제 1 패시베이션 층(347)은 유전 물질로 만들어지고, 예를 들어 이산화규소(SiO2) 또는 질화 규소(SixNy)로 만들어진다.
주목될 바로서, 본 발명의 대안의 범위에서, 반사 표면(160)은 흡수 물질(161)로 대체되고, 금속 층(330)이 제공되지 않고, 제 1 기판(400)의 제 1 표면의 대응 부분은 도 1 에 도시된 바와 같이 제 1 패시베이션 층(347)을 포함한다.
또한 주목될 바로서, 제 1 접촉 플러그(343,344), 금속 층(330) 및 제 1 고리형 접합 요소(345)들중 적어도 하나가 구리(Cu)로 만들어지는 경우에, 도 1, 도 2a 내지 도 2d 및 그것의 표면의 일부에 도시된 바와 같이, 구리(Cu)가 페이베이션 층(347)으로 확산되는 것을 회피하기 위하여, 소위 격벽 층(barrier layer, 346)을 포함할 수 있다. 이러한 경우에, 접합 표면으로서 작용하도록 의도된 표면들은 격벽 층(346)이 없다는 점이 주목될 것이다.
제 1 접촉 플러그(343, 344), 금속 층(330) 및 제 1 고리형 접합 요소(345)들중 적어도 하나가 텅스텐(W) 또는 티타늄(Ti)으로 만들어지는 경우에 그러한 격벽 층은 유리하다는 점이 주목될 것이다.
격벽 층은:
제 1 접촉 플러그(343,344), 금속 층(330) 및 제 1 고리형 접합 요소(345)들중 적어도 하나가 구리로 만들어진 경우에, 티타늄 질화물(TiN), 티타늄 텅스텐(TiW)의 합금 또는 탄탈륨 질화물(TaN)일 수 있다;
제 1 접촉 플러그(343, 344), 금속 층(330) 및 제 1 고리형 접합 요소(345)들중 적어도 하나가 텅스텐(W) 또는 티타늄(Ti)으로 만들어진 경우에, 티타늄 질화물(TiN) 또는 티타늄 텅스텐(TiW)의 합금일 수 있다.
패시베이션 층(347), 접촉 플러그(343, 344), 3 개의 제 1 고리형 접합 요소(345) 및 금속 층(330)을 가지고, 제 1 기판(400)은 검출 구조체(10), 측벽(220) 및 캡(210)을 구비한 제 2 기판(200)의 접합을 가능하게 하도록 적합화된다.
제 1 기판(400)의 공급은 다음의 하위 단계들로 이루어질 수 있다:
제 1 반도체 지지부(341)를 제공하는 단계;
당업자에게 통상적인 리소그래피 기술에 특히 의존함으로써 리딩 회로(340)를 제 1 반도체 지지부(341)에 배치하는 단계;
Damascene 형성 방법에 따라서, 제 1 접촉 플러그(343, 344), 금속 층(330) 및 제 1 고리형 접합 요소(345)를 형성하는 단계;를 포함한다.
명백하게, 만약 접촉 플러그(343,344), 금속 층(330) 및 제 1 고리형 접합 요소(345)들이 Damascene 형성 방법에 의하여 우선적으로 형성된다면, 당해 기술 분야에서 당업자에게 공지된 다른 리소그래피 기술도 본 발명의 범위를 벗어나지 않으면서 생각될 수도 있다.
도 3 은 도 1 에 도시된 검출 장치(1)의 형성을 위하여 제 2 기판(200)의 접합 이전에 제 1 기판(400)을 도시한다.
도 4a 는 제 1 기판(400) 상에 접합되기 전에 제 2 기판(200)을 도시한다.
제 2 기판(200)은:
제 2 기판(200)의 제 1 표면을 포함하는 캡(210);
캡(210)으로부터 연장된 고리형 측벽(220)의 하위 벽(sub wall, 221)으로서, 하위 벽은 캡과 함께 검출 구조체(10)를 수용하는 공동(340)을 형성하고, 2 개의 연속적인 하위 벽(221)들 사이의 공간에는 강화 물질(230)이 채워지고, 하위 벽(221)들 각각에는, 캡(210)에 대향하는 일 단부에, 대응하는 제 1 고리형 접합 요소(345)에 상보적인 제 2 고리형 접합 요소(245)가 제공되는, 하위 벽(221)들;
고리형 측벽(220) 및 캡(210)에 의해 형성된 공동(235)을 채우고 검출 구조체(10)를 에워싸는 희생 물질(sacrificial material, 231);
제 2 기판(200)의 제 2 표면, 제 2 접촉 플러그(153, 154) 및 제 2 고리형 접합 요소(245)를 포함하는 베이스(201)로서, 제 2 접촉 플러그 및 제 2 고리형 접합 요소들 각각은 제 2 기판(200)의 제 2 표면상에 노출되어 있으면서 베이스(201)에 배치되는, 베이스(201);를 포함한다.
캡(210)은 도 3 에 도시된 바와 같이 검출 구조체(10) 각각을 향하여 광학적 처리에 의해 광학적으로 처리된 표면(214)의 적어도 일 부분을 포함할 수 있으며, 상기 광학적 처리는 예를 들어 캡에 반사 방지 특성을 부여하기 위하여 반사 방지 필름 또는 표면 구조화(surface structuring)과 같은 것이거나, 또는 예를 들어 원적외선에 대응하는 전자기 방사(electromagnetic radiation)의 일부와 같은 전자기 방사의 일부를 필터링하기 위한 필터와 같은 것이다. 도 4A 에서, 캡(210)은 상기 표면들 각각에, 광학적으로 처리된 표면 부분(214)들을 포함함으로써 캡에 반사 방지 특성을 부여한다.
하위 벽(221)들 각각은 폐쇄된 만곡 지향선(closed curved directing line)을 따라서 캡(210)으로부터 실질적으로 직각으로 연장됨으로써 캡(210)과 함께 검출 구조체(10)를 에워싸는 공동(235)을 형성한다. 하위 벽(221)들은 서로 함께 맞춰지는데, 다른 하위 벽(221)을 포함하는 최외측 하위벽(221) 및 다른 하위 벽(221)에 의해 포함된 최내측 하위벽(221)을 가지고 이루어진다. 따라서, 하위벽(221)들은 둥지형 구성(nested configuration)을 가진다.
각각의 제 2 고리형 접합 요소(245)를 대응하는 제 1 고리형 접합 요소(345)상에 접합시키는 것을 용이하게 하도록, 하위 벽(221)들의 폐쇄 만곡 지향선(closed curved directing line)들 각각은, 제 1 기판(400)의 대응하는 제 1 고리형 접합 요소(345)를 연장시키는 폐쇄 만곡선에 대응한다는 점이 주목될 수 있다. 이러한 방식으로, 대응하는 제 1 고리형 접합 요소(345)상에 상기 제 2 고리형 접합 요소(245)를 접합시키는 것을 저해하지 않으면서, 제 2 고리형 접합 요소(245)들 각각은 대응하는 하위 벽(221)의 동일한 폐쇄 만곡 지향 라인을 따라서 연장될 수 있다.
하위 벽(221)들은 구리(Cu), 텅스텐(W) 및 실리콘(Si)을 포함하는 그룹으로부터 선택된 물질로 형성되되, 상기 재료가 결정질이든, 다결정질이든 또는 비결정질이든 그러하다.
강화 물질(230)은 검출 구조체를 에워싸는 희생 물질(231)과 같은 물질일 수 있으며, 이산화규소(SiO2)로 만들어질 수 있다.
베이스(201)는 캡(21)을 향하는 표면으로부터 캡(210)으로부터 멀어지게 움직이는 방향으로:
제 2 유전층(202),
제 2 유전층(202)을 덮는 제 3 유전층(203),
제 3 유전층(203)을 덮는 정지층(204),
정지층(204)을 덮는 제 2 패시베이션 층(205)으로서, 제 2 기판(200)의 제 2 표면을 형성하는, 제 2 패시베이션 층(passivation layer, 205)을 포함한다.
제 2 유전층(202)의 물질은 실리콘 질화물(Si3N4), 수소 처리된 비결정 실리콘 탄화물(aSiC:H), 일반적으로 SiCN:H 라는 명칭으로 알려진, 실리콘 탄화물 질화물 또는 실리콘 질화물에 결합된 실리콘 탄화물 및 비결정 탄소(aC)를 포함하는 그룹으로부터 선택될 수 있다. 제 2 유전층(202)의 두께는 100 내지 200 nm 사이에 포함될 수 있고, 바람직스럽게는 70 내지 30 nm 사이, 특히 유리한 방식으로는 60 내지 40 nm 사이에 포함될 수 있다. 제 2 유전층(202)의 두께는 따라서 실질적으로 50 nm 와 같을 수 있다.
제 3 유전층(203)의 물질은 일반적으로 SiCN:H 라는 명칭으로 알려진, 실리콘 탄화물 질화물(silicon carbide nitride) 또는 실리콘 질화물에 결합된 실리콘 탄화물 및 비결정 탄소(aC)를 포함하는 그룹으로부터 선택될 수 있다. 제 3 유전층(203)의 두께는 100 내지 20 nm 사이에 포함될 수 있고, 바람직스럽게는 70 내지 30 nm 사이, 특히 유리한 방식으로는 60 내지 40 nm 사이에 포함될 수 있다. 따라서 제 2 유전층(202)의 두께는 실질적으로 50 nm 와 같을 수 있다.
정지층(204)의 물질은, 희생 물질(231)을 제거함으로써 희생 물질(231)의 공동(235)을 비우는 선택적인 공격(selective attack) 동안에, 보호 층을 형성하게끔 적합화된 물질이다. 따라서, 이산화규소(SiO2)인 희생 물질(231)에 따른 하나의 바람직한 가능성에 따라서, 정지 층의 물질은 바람직스럽게는 알루미나(Al2O3) 및 알루미늄 질화물(AlN)을 포함하는 그룹으로부터 선택된다.
제 2 패시베이션 층(205)은 제 1 패시베이션 층상에 접합되도록 적합화된 유전 물질로 만들어진다. 따라서, 제 2 패시베이션 층은 제 1 패시베이션 층의 물질과 같은 물질로 만들어지는 것이 바람직스럽다. 제 2 패시베이션 층은 유리하게는 이산화규소(SiO2)로 만들어진다.
베이스(201)는, 제 2 기판(200)의 제 2 표면상에 나타나 있으면서, 제 2 고리형 접합 요소(245), 제 3 유전층(203)을 통해 연장된 반사 표면(160) 및 제 2 접촉 플러그(153, 154), 정지 층(204) 및 제 2 패시베이션 층(205)을 더 포함한다. 고리형 접합 요소(245)들은 연장부에서 하위 벽(221)과 접촉되어 배치됨으로써 공동(235)의 밀봉을 보장한다. 마찬가지 방식으로, 제 2 접촉 플러그(153, 154)는 그것의 연장부에서 제 2 연결 아암(151,152)과 전기적으로 접촉되어 배치된다.
제 2 고리형 접합 요소(245)들 각각은 제 1 기판(400)의 대응하는 제 1 접합 요소(345)상의 접합을 허용하도록 적합화된다. 그러한 적합화는 특히 대응하는 제 1 고리형 접합 요소(345)의 물질과 동일한 물질로 만들어진 제 2 고리형 접합 요소(245)들 각각의 제공에 의해 얻어질 수 있다. 캡(210)과 고리형 측벽(220)에 의해 형성된 공동(235)의 밀폐 밀봉이 허용될 수 있도록, 제 2 고리형 접합 요소(245)들 각각은, 대응하는 제 1 고리형 접합 요소(345)가 그것을 따라서 연장되는 폐쇄 지향선과 실질적으로 일치하는, 폐쇄 지향선을 따라서 연장된다.
동일한 방식으로, 제 2 접촉 플러그(153, 154) 각각은 제 1 기판(400)의 대응하는 제 1 접촉 플러그(343,345)상의 접합을 허용하도록 적합화된다. 그러한 적합화는 대응하는 제 1 접촉 플러그(343,344)의 물질과 동일한 물질로 만들어진 제 2 접촉 플러그(153, 154) 각각의 제공에 의해 특히 얻어질 수 있다. 동일한 방식으로, 제 2 접촉 플러그(153, 154) 각각은, 제 2 기판(200)의 제 2 표면에 의해 한정된 제 2 접합 평면을 따라서, 제 1 기판(400)의 제 1 표면에 의해 한정된 제 1 접합 평면을 따른 대응하는 제 1 접합 플러그(343, 344)의 치수와 실질적으로 동일한 치수(dimensioning)을 가진다.
반사 표면(160)은 그것의 반사 특성과는 별도로 금속 층(330)에서의 접합을 허용하는 적합화를 가진다. 그러한 적합화는 금속 층(330)의 물질과 같은 물질로 만들어진 반사 표면(160)의 제공에 의해 특히 얻어질 수 있다. 반사 표면(160)은, 제 2 접합 평면을 따라서, 제 1 접합 평면을 따른 금속 층(330)의 치수와 실질적으로 동일한 치수를 가진다.
제 2 접촉 플러그(153, 154), 반사 표면(160) 및 제 2 고리형 접합 요소(245)중 적어도 하나가 구리(Cu), 티타늄(Ti) 또는 텅스텐(W)으로 만들어지는 경우에, 베이스의 나머지 안으로 구리(Cu), 티타늄(Ti) 또는 텅스텐(W)의 그 어떤 확산이라도 회피하기 위하여, 도 1 및, 도 2a 내지 도 2d 에 도시된 바와 같이, 소위 격벽 층(346)을 표면의 일부에 포함할 수 있다는 점이 주목된다. 더욱이 이러한 경우에, 접합 표면으로서 작용하도록 의도된 표면들은 격벽 층(346)이 없이 이루어진다는 점이 주목될 것이다.
그러한 격벽 층은 제 1 기판(400)에 대하여 이미 설명된 것과 같은 유형이다.
제 2 기판(200)을 제공하는 단계는 다음의 하위 단계들을 포함한다.
-도 4b 에 도시된 바와 같이 절연체 상 반도체 유형의 기판을 제공하는 단계로서, 기판(500)은 지지부, 희생 물질(231)로 만들어진 절연층 및, 반도체 층(101)을 포함하고, 반도체 층(101)은 바람직스럽게는 비워져(depleted) 있고, 지지부는, 절연층을 향하여, 검출 구조체(10)에 각각 대응하는, 광학적으로 처리된 표면(214)의 일부를 포함하고, 광학적으로 처리된 표면(214)의 단일 부분이 도 4b 에 표시되어 있는, 반도체의 기판 제공 단계;
- 검출 구조체(10) 각각의 반도체 층(101)을 형성하기 위한 반도체 층(101)의 국부적인 에칭 단계;
- 제 1 및 제 2 반도체 영역(111,112)의 반도체 층(101)들 각각에, 제 1 도전성 유형의 도핑 요소(doping element)의 국부적인 주입(implantation) 단계로서, 제 1 및 제 2 반도체 영역(111,112)은, 주입되지 않아서, 비어 있는 제 3 반도체 영역(113)에 의해 서로 분리되어 있는, 도핑 요소의 국부적인 주입 단계;
- 적어도 제 3 반도체 영역(113)을 덮는 절연층(126)의 국부적인 증착 단계;
-절연층(126)과 접촉되어 제 3 반도체 영역(113)을 분극시킬 수 있게 하는 배치(layout)로 흡수층(125)을 국부적으로 증착하는 단계로서, 그에 의하여 게이트(120)가 형성되는, 흡수층(125)의 국부적인 증착 단계;
- 절연층(126)의 노출된 부분들 및 흡수층(125)을 덮는 보호층(122)의 증착 단계;
- 희생 물질(231)의 제 1 층의 증착 단계로서, 희생 물질(231)의 제 1 층은 반도체 층(101), 절연층(126), 흡수층(125) 및 보호층(122)을 에워싸는, 희생 물질(231)의 제 1 층의 증착 단계;
- 트랜지스터(100)의 분극(polarisation)이 가능하도록 제 1 및 제 2 도전성 트랙(162, 165)을 각각 포함하는 제 1 및 제 2 연결 아암(151, 152)의 형성 단계로서, 제 1 연결 트랙(162)은 제 2 반도체 영역(112)에 연결되고, 제 2 연결 트랙(165)은 제 1 반도체 영역(111)과 흡수층(125)에 그들을 회로 단락(short-circuit)되게 둠으로써 연결되는, 제 1 및 제 2 연결 아암(151, 152)의 형성 단계;
- 제 1 및 제 2 연결 아암(151, 152)을 에워싸는, 희생 물질(231)의 제 2 층을 증착하는 단계;
- 제 2 층전층과 접촉되게 유전 물질(202)의 제 2 층을 증착하는 단계;
- 유전 물질(202)의 층과 희생 물질(231)의 제 1 및 제 2 층들을 통한 하위 벽(22A)들의 형성 단계로서, 하위 벽(221)들 및 그들이 형성하는 고리형 측벽(220은 지지부(500)와 접촉함으로써 지지부(500)와 함께 공동(235)을 형성하는, 하위벽의 형성 단계;
- 제 2 유전층(202)을 덮는 제 3 유전층(203)의 증착 단계;
-제 3 유전층(202)을 덮는 정지층(204)의 증착 단계;
- 게터(getter, 161)가 제공되는 경우에,
○ 게터(161)에 대응하는 정지층(204)의 적어도 일부에, 예를 들어 50 nm 두께의 비결정 탄소의 층과 같은, 제 2 보호층(162)의 국부적인 증착 단계 및,
○ 게터(161)에 대응하는 적어도 일부의 레벨에서 제 3 보호층과 접촉되게 게터(161)를 증착하는 단계;
- 정지층 및, 필요하다면, 게터(161), 정지층(204)을 덮는 제 2 패시베이션 층(205)의 증착 단계로서, 제 2 패시베이션 층(205)은 제 2 기판(200)의 제 2 표면을 형성하는, 제 2 패시베이션 층의 증착 단계;
- 제 2 패시베이션 층(205), 정지층(204) 및 제 3 유전층(203)을 통하여, 하위벽(221), 제 1 및 제 2 연결 아암(151, 152) 및 정지층상에 각각 나타나는, 제 2 고리형 접합 요소(245), 제 2 접촉 플러그 및 반사 표면(160)을 형성하는 단계;를 포함한다.
하위 벽(221), 제 2 고리형 접합 요소(245), 제 2 접촉 플러그(153, 154) 및 반사 표면(160)의 형성의 하위 단계들은 Damascene 형성 방법에 따른 형성일 수 있다. 유리하게는, 고리형 측벽(220), 제 2 고리형 접합 요소(245), 제 2 접촉 플러그 및 반사 표면(160)의 형성의 동일한 하위 단계들은 다음의 작업을 포함할 수 있다.
각각 하위 벽(221)들중 하나에 대응하는 고리형 개구들을 유전 물질(202)의 층 및 희생 물질(231의 제 1 및 제 2 층들에 배치하는 단계;
격벽 물질(346)의 층을 상기 개구들의 벽들과 접촉되게 증착하는 단계;
하위 벽(221)들을 형성하고 따라서 고리형 측벽(220)을 형성하기 위하여 Damascene 형성 방법에 의해 개구들을 충전시키는 단계;를 포함한다.
제 2 고리형 접합 요소(245), 제 2 접촉 플러그(153, 154) 및 반사 표면(160)을 형성하는 하위 단계는 동일한 유형의 작업들로 수행될 수 있다.
도 4a 에 도시된 바와 같이, 제 1 및 제 2 연결 아암(151, 152)의 형성 및 희생 물질의 제 2 층의 증착은 2 단계로 수행될 수 있다는 점이 주목된다. 따라서, 제 1 및 제 2 연결 아암(151, 152)의 형성의 하위 단계는, 제 1 및 제 2 연결 아암(151,152)의 제 1 부분을 형성하는 것으로 이루어진 제 1 작업 및, 제 2 부분을 형성하는 것으로 이루어진 제 2 작업을 포함할 수 있다. 유사하게는, 희생 물질의 제 2 층의 증착의 하위 단계는, 제 1 및 제 2 연결 아암(151, 152)의 형성 작업들 사이의 중간에서 제 1 및 제 2 연결 아암(151, 152)의 제 1 부분을 에워싸는 희생 물질의 제 1 하위층의 증착 작업을 포함할 수 있다. 다음에 희생 물질의 제 2 층의 증착의 하위 단계는, 제 1 및 제 2 연결 아암(151, 152)의 형성의 작업들 이후에, 제 1 및 제 2 연결 아암(151, 152)의 제 2 부분을 에워싸는 희생 물질의 제 2 하위층의 증착의 제 2 작업을 더 포함할 수 있다.
이러한 방법의 범위내에서, 캡(210)은 지지부(500)에 의해 형성된다. 최적화된 두께를 가진 캡(210)을 제공하기 위하여, 캡(210)을 얇게 하는 단계, 즉, 지지부(500)를 얇게 하는 단계가 유리하게 제공될 수 있다. 따라서, 본 실시예에서 도 4b 에 도시된 경우에서와 같이, 에칭을 정지시키는 중간 층(501)을 지지부가 포함하는 경우에, 그러한 얇게 하는 단계는 다음의 하위 단계들을 포함할 수 있다:
절연체상에서 반도체 층(101)에 대향하는 지지부(500)의 부분(502)을 에칭하는 단계로서, 상기 에칭은 중간 층(501)에 의하여 정지되는, 에칭 단계;
중간층(501)을 제거하는 단계로서, 지지부(500)의 나머지가 얇은 캡(210)을 형성하는, 단계;를 포함한다.
이러한 방식으로, 에칭 이후에 캡(210)의 두께를 정확하게 제어할 수 있다.
상기의 얇게 하는 단계로써, 캡(210)을 통한 전자기 방사의 전송을 최적화하기 위하여 감소된 두께를 가진 캡(210)을 제공할 수 있다. 따라서, 캡(210)은 얇게 하는 단계 이후에 1 마이크로미터 내지 100 마이크로미터 사이에 포함된 두께를 가질 수 있고, 바람직스럽게는 5 마이크로미터 내지 50 마이크로미터 사이 및, 유리하게는 10 마이크로미터 내지 30 마이크로미터 사이에 포함된 두께를 가질 수 있다.
명백하게, 캡(210)을 얇게 하는 단계는 기판(200)의 공급 이후에 발생될 수 있거나 또는 제 2 기판(200)의 공급 단계의 범위내에 동등하게 있도록 발생될 수 있다.
이미 설명된 제 1 및 제 2 기판들의 제공 단계와는 별개로, 검출 장치(1)를 형성하는 방법은 다음의 단계들을 포함한다:
제 2 고리형 접합 요소(245)들을 제 1 고리형 접합 요소(345)들상에 접합시키고, 제 1 접촉 플러그(153, 154)들을 제 2 접촉 플러그(343, 344)상에 접합시킴으로써 제 1 기판(400)의 제 1 표면상에 제 2 기판(200)의 제 2 표면을 접합시키는 단계;
캡(210)에 제어된 두께를 제공하기 위하여 지지부(500)를 얇게 하는 단계;
적어도 하나의 개구를 제 2 기판(212)에 배치하는 단계;
희생 물질(231)의 제 1 및 제 2 층에 대응하는 희생 물질(231)의 선택적인 제거 단계로서, 선택적인 제거 단계는 제 2 유전층(202) 및 제 3 유전층(203)을 제거하거나 또는 다공성으로 만들 수 있는, 희생 물질의 선택적인 제거 단계;
흡수 물질(161)의 층을 비우게(free) 하기 위하여 보호층(162)을 제거하도록 적합화된 공격(attack)을 제 1 및 제 2 기판(400, 200)의 조립체가 겪게 하는 단계;
적어도 제 1 진공하에서 상기 개구를 폐쇄시키는 단계로서, 그에 의하여 전자기 방사를 검출하는 장치(1)가 형성되고, 상기 폐쇄는 도 1 에 도시된 바와 같이 보호 덮개(213)에 의하여 구현될 수 있는, 개구의 폐쇄 단계;를 포함한다.
도 4a 에 도시된 바와 같이, 캡(210)을 얇게 하는 선택적인 단계 이후에, 광학적 처리가 제 2 기판(200)의 제 1 표면의 레벨에서 제공된 경우에, 검출 구조체(100)를 향하는 기판(210)의 제 1 표면의 부분들상에서의 광학적 처리(214)의 적용 단계가 제공될 수 있다. 명백히, 도 4b 에 도시된 바와 같이, 대안으로서 또는 보완(complement)으로서, 지지부는 절연체상의 반도체 층(101)을 향하여, 광학적 처리부(214)를 포함하는 것을 생각해볼 수 있다. 따라서, 도 4a 에 도시된 제 2 기판(200)의 경우에, 검출 구조체(100) 각각을 향하는 캡의 면들 각각에 광학적 처리가 제공된다.
따라서, 제 2 기판을 제공하는 단계는 적어도 하나의 구조체(100)를 향하는 캡(210)의 양쪽 면 또는 한쪽 면에서 광학적 처리부(214)를 구현하는 단계를 포함할 수 있다. 대안으로서, 특히 광학적 구조체에 대향하는 캡(210)의 면상에서의 광학적 처리를 위하여, 제조 방법은 광학적 처리부(214)를 구현하는 단계를 포함할 수 있다.
명백히, 비록 상기 광학적 처리부(214)가 본 발명의 범위내에서 유리할지라도, 본 발명에 따른 검출 장치(1)는 그러한 광학적 처리부들이 없이도 완벽하게 기능적일 수 있다.
따라서, 도 5 는 제 2 실시예에 따른 검출 장치(1)의 제 2 기판(200)의 형성을 위한 지지부(500)를 도시하며, 여기에서는 광학적으로 처리된 표면(214)의 부분이 제공되지 않으며 중간 층이 제공되지 않는다.
그러한 장치(1)는 제 1 실시예에 따른 장치와는 상이한데, 장치에 광학적으로 처리된 표면(214)의 부분이 없다는 점에서 상이하고, 제 2 기판을 제공하는 단계 동안, 만약 캡(210)을 얇게 하는 하위 단계가 제공된다면, 캡(210)의 두께를 제어할 수 있도록 그러한 얇게 하는 단계는 중간 층을 사용하지 않는다는 점에서 상이하다.
도 6 은 제 1 실시예에 따른 검출 장치(1)의 개략적인 평면도를 도시하며, 상기 도 6 은 구조체의 배치와 강화 기둥(reinforcement pillar, 222)들을 공동(235) 안에 제공할 가능성을 나타낸다. 그러한 강화용 기둥(222)들은 캡(210)이 붕괴될 위험성을 감소시키기 위하여, 또는 제거하기 위하여, 캡을 지지할 수 있게 한다.
그러한 강화 기둥(222)들은 규칙적인 분포를 가지고 검출 구조체들 사이에 위치될 수 있다. 도 5 에 도시된 구성에서, 강화 기둥들은 4 개의 검출 구조체(100)들 사이의 교차부에 배치된다. 명백히, 그러한 분포는 오직 예시적인 것이며 비제한적인 예로서 제공된다.
각각의 강화 기둥(222)은 하위 벽(221)의 구성과 유사한 구성을 가질 수 있으며, 격벽 층(346)과 함께 구리(Cu), 실리콘(Si) 또는 텅스텐(W)으로 만들어질 수 있거나, 또는 대신에 예를 들어 희생 물질과 같은 강화 물질(230)을 중심에 구비하는 고리형 벽으로 형성될 수 있다. 본 발명의 다른 가능성에 따라서, 각각의 강화 기둥(222)은 실리콘(SiO2)으로 형성될 수 있다.
이러한 제 2 실시예에 따라서 검출 장치(1)를 제조하는 방법은, 하위 벽(220)을 형성하는 하위 단계 동안 강화 기둥(222)들도 형성한다는 점에서, 제 1 실시예에 따른 검출 장치(1)의 제조 방법과 상이하다.
도 7 은 도 1 과 관련하여 제시된 것에 대한 대안에서 고리형 측벽(220)을 형성하는 하위벽(221)들의 구성에 대한 예를 도시한다. 이러한 구성에 따르면, 4 개의 하위 벽(221), 2 개의 내측 하위 벽(220) 및 2 개의 외측 하위 벽(221)이 제공된다. 내측 하위 벽(221)은 외측 하위 벽(221)으로부터 내측 공간에 의해 분리되는데, 상기 내측 공간에는 강화 물질(230)이 채워지고, 내측 공간은 공동(235)에 배치된 강화 기둥(222)들과 유사한 구성을 가진 내측 강화 기둥(223)들을 포함한다.
따라서, 본 발명의 이러한 대안에 따른 검출 장치(1)의 제조 방법은, 하위 벽(221)들의 형성의 하위 단계 동안 내측 강화 기둥(223)들도 2 개의 하위 벽(221)들 사이에 형성된다는 점에서, 제 1 실시예에 따른 검출 장치(1)의 제조 방법과 상이하다.
명백히, 제 1 실시예와 상기의 대안의 범위내에서 설명된 고리형 측벽(220)의 구성은 오직 하나의 예로서만 주어진 것이며 제한적이지 않은 것이다. 따라서, 본 발명의 범위를 벗어나지 않으면서, 검출 장치(1)는 오직 단일의 1 개 부재 고리형 측벽(220)을 가지거나, 또는 대신에 3 개의 고리형 측벽(220)을 가지면서 그들중 2 개는 상기 대안의 범위내에서 설명된 것과 유사한 내측 강화 기둥(222)들에 의해 분리되는 것이 완전하게 생각될 수 있다.
본 발명의 도시되지 않은 대안에 따라서, 고리형 측벽(220)은 적어도 하나의 불연속적인 하위 벽을 포함할 수 있는데, 불연속부에는 강화 물질이 채워지고 불연속부는 불연속부의 레벨에서 발견되는 강화 물질의 공격(attack)을 제한하기 위하여 치수가 정해진다. 명백히, 이러한 대안에 따라서, 고리형 측벽은 2 개 또는 그 이상의 불연속적인 하위 벽들을 포함하는데, 강화 물질은 2 개의 하위 벽들 사이의 공간에서 그리고 불연속부의 레벨에서 배치된다는 점이 생각될 수도 있다.
명백히, 위에 설명된 실시예들에서 고리형 측벽(220)들이 캡(210)과 함께 검출 구조체(10)의 세트를 수용하는 공동을 형성할지라도, 본 발명의 범위를 벗어나지 않으면서, 이러한 동일한 벽들이 단일 검출 구조체를 수용하는 개별 공동을 형성하거나 또는 검출 구조체(100)들의 단일 부분을 수용하는 부분적으로 공유된 공동을 형성하는 것도 생각될 수 있다. 이러한 2 가지 가능성들에 따라서, 캡(210)을 가지고 검출 구조체(100)의 나머지를 수용하는 다른 공동 또는 공동들을 형성하도록 다른 고리형 측벽(220)을 제공할 필요가 있다.
400. 제 1 기판 200. 제 2 기판
340. 리딩 회로(reading circuit) 343, 344. 제 1 접촉 플러그
345. 제 1 고리형 접합 요소 151.152. 연결 아암
340. 리딩 회로(reading circuit) 343, 344. 제 1 접촉 플러그
345. 제 1 고리형 접합 요소 151.152. 연결 아암
Claims (16)
- 전자기 방사 검출 장치(1)의 제조 방법으로서, 상기 제조 방법은:
제 1 기판(400)을 제공하는 단계로서, 제 1 기판은 리딩 회로(reading circuit, 340))와 일체화되고 제 1 및 제 2 표면을 포함하고, 제 1 기판(400)은 리딩 회로(340)에 연결된 적어도 2 개의 제 1 접촉 플러그(343, 344)들 및 상기 제 1 접촉 플러그(343,344)들을 둘러싸는 적어도 하나의 제 1 고리형 접합 요소(345)를 더 포함하고, 제 1 접촉 플러그(343, 344)들 및 제 1 고리형 접합 요소(345) 각각은 적어도 부분적으로 제 1 기판의 제 1 표면상에 노출되는, 제 1 기판(400)의 제공 단계;
제 2 기판(200)을 제공하는 단계로서, 상기 제 2 기판(200)은:
○ 제 2 기판(200)의 제 1 표면 및 제 2 기판(200)의 제 2 표면,
○ 적어도 2 개의 연결 아암(151, 152)들이 제공된 전자기 방사 검출용의 적어도 하나의 검출 구조체(100)로서, 2 개의 연결 아암들 각각은 하나의 대응하는 제 1 접촉 플러그(343, 344)에 상보적인 제 2 접촉 플러그(153, 154)에 의해 연장되는, 검출 구조체(100),
○ 검출 구조체(100), 제 1 연결 아암(151) 및 제 2 연결 아암(152)을 에워싸는 희생 물질,
○ 제 2 기판(200)의 제 1 표면을 포함하는 캡(210),
○ 상기 캡으로부터 연장된 적어도 하나의 고리형 측벽(220)으로서, 상기 고리형 측벽(220)은 캡(210)과 함께 검출 구조체 및 희생 물질을 수용하는 공동(235)을 형성하고, 고리형 측벽(220)에는, 캡(210)에 대향하는 일 단부에, 제 1 고리형 접합 요소(345)에 상보적인 제 2 고리형 접합 요소(245)가 제공되고,
제 2 접촉 플러그(153, 154) 및 제 2 고리형 접합 요소(245)는 각각 적어도 부분적으로 제 2 기판(200)의 제 2 표면상에 노출되는, 제 2 기판(200)의 제공 단계;
제 2 고리형 접합 요소(245)를 제 1 고리형 접합 요소(345)상에 접합하고, 제 1 접촉 플러그(343, 344)들을 제 2 접촉 플러그(153, 154)상에 접합함으로써, 제 2 기판(200)의 제 2 표면을 제 1 기판(400)의 제 1 표면상에 접합시키는 단계;
적어도 하나의 개구(212)를 제 2 기판(200)에 구성하는 단계;
희생 물질의 선택적인 제거 단계;
상기 개구(212)를 적어도 제 1 진공하에 폐쇄함으로써 전자기 방사 검출 장치(1)가 형성되는 단계;를 포함하는, 전자기 방사 검출 장치의 제조 방법. - 제 1 항에 있어서,
캡(210)을 얇게 하는 단계를 더 포함하는, 전자기 방사 검출 장치의 제조 방법. - 제 1 항에 있어서,
고리형 측벽(220)은 구리, 실리콘 및 텅스텐으로부터 선택된 물질로 만들어진 적어도 하나의 하위벽(sub-wall, 221)을 포함하는, 전자기 방사 검출 장치의 제조 방법. - 제 1 항에 있어서,
고리형 측벽(220)은, 상기 고리형 측벽(220)을 구성하는 적어도 하나의 물질 일부의 확산을 포함하도록 구성된 적어도 하나의 격벽층을 포함하는, 전자기 방사 검출 장치의 제조 방법. - 제 4 항에 있어서,
격벽층은 티타늄 질화물, 티타늄 텅스텐의 합금 및 탄탈륨 질화물로부터 선택된 물질로 만들어지는, 전자기 방사 검출 장치의 제조 방법. - 제 1 항에 있어서,
제 1 기판(400)을 제공하는 단계 동안, 둥지형 구성(nested configuration)에 따른 적어도 2 개의 제 1 고리형 접합 요소(345)들이 제공되고,
제 2 기판(200)을 제공하는 단계 동안, 고리형 측벽(220)은 둥지형 구성에 따른 적어도 2 개의 하위 벽(221)들을 포함하고, 하위 벽들 각각은 개별의 제 1 고리형 접합 요소(345)에 대응하고, 하위 벽(221)들 각각은 상기 하위 벽에 대응하는 제 2 고리형 접합 요소(245)를 포함하고,
제 1 기판(400)의 제 1 표면상에 제 2 기판(200)의 제 2 표면을 접합시키는 단계 동안, 제 2 고리형 접합 요소(245)들 각각은 대응하는 제 1 고리형 접합 요소(345)상에 접합되는, 전자기 방사 검출 장치의 제조 방법. - 제 6 항에 있어서,
제 2 기판(200)을 제공하는 동안, 캡(210)은 하위 벽(221)들 사이의 공간에 강화 물질을 더 포함하는, 전자기 방사 검출 장치의 제조 방법. - 제 1 항에 있어서,
제 2 기판(200)은 베이스(201)를 더 포함하고, 상기 베이스(201)는 기판의 제 2 표면을 포함하고 캡(210) 및 적어도 하나의 고리형 측벽(220)에 의해 형성된 공동(235)을 폐쇄하도록 구성되고,
제 2 접촉 플러그(153, 154)들 및 제 2 고리형 접합 요소(345)는 각각 적어도 부분적으로 베이스(201)에 포함되는, 전자기 방사 검출 장치의 제조 방법. - 제 1 항에 있어서,
제 1 기판(400)을 제공하는 단계 및 제 2 기판(200)을 제공하는 단계 동안에, 제 1 기판(400) 및 제 2 기판(200)중 적어도 하나는 게터(161)(getter)의 적어도 하나의 층을 포함하며, 상기 게터의 적어도 하나의 층은, 제 1 기판(400)상에 제 2 기판(200)을 접합하고 희생 물질을 선택적으로 제거한 이후에, 상기 게터(161)의 층이 공동(235)과 소통되도록 된 배치를 가지는, 전자기 방사 검출 장치의 제조 방법. - 제 1 항에 있어서,
제 2 기판(200)을 제공하는 단계 동안에, 검출 구조체(10)는 MOS-FET 트랜지스터(100)인, 전자기 방사 검출 장치의 제조 방법. - 제 10 항에 있어서,
제 2 기판(200)을 제공하는 단계는:
절연체상 반도체 층 유형의 기판(500)을 제공하는 하위 단계로서, 절연체상 반도체 층 유형의 기판(substrate of the semiconductor layer on insulator type)은 지지부(501, 502, 210), 희생 물질(231)로 형성된 절연체 층 및, 반도체 층(101)을 포함하는, 기판(500)을 제공하는 하위 단계;
MOS-FET 트랜지스터(100)의 표면에 대응하는 층의 일부를 한정하도록 반도체 층(101)의 일부를 선택적으로 제거하는 하위 단계;
제 1 반도체 영역(111) 및 제 2 반도체 영역(112)의 반도체 층(101)들의 부분에 제 1 도전성 유형의 도핑 요소(doping element)를 국부적으로 주입(localized implantation)하는 하위 단계로서, 제 1 반도체 영역(111) 및 제 2 반도체 영역(112)은 주입되지 않은 제 3 반도체 영역(113)에 의해 서로 분리되는, 도핑 요소를 국부적으로 주입하는 하위 단계;
적어도 제 3 반도체 영역(113)을 덮는 절연층(126)을 국부적으로 증착(localized deposition)하는 하위 단계;
흡수층이 제 3 반도체 영역(113)을 분극시킬 수 있도록 하는 배치(layout)을 가지도록 절연층(126)과 접촉되게 흡수층(125)을 국부적으로 증착하는 하위 단계;
절연층(126)의 노출된 부분들과 흡수층(125)을 덮는 보호층(122)을 증착하는 하위 단계;
반도체 층(101), 절연층(126), 흡수층(125) 및 보호층(122)을 에워싸는 희생 물질(231)의 제 1 층을 증착하는 하위 단계;
트랜지스터(100)의 분극(polarisation)을 가능하게 하는 제 1 도전 트랙(162) 및 제 2 도전 트랙(165)을 각각 포함하는 제 1 연결 아암(151) 및 제 2 연결 아암(152)을 형성하는 하위 단계로서, 제 1 연결 트랙(162)은 제 2 반도체 영역(112)에 연결되고, 제 2 연결 트랙(165)은 제 1 반도체 영역(111) 및 흡수층(125)에 그들을 회로 단락(short-circuit)되게 둠으로써 연결되는, 제 1 연결 아암 및 제 2 연결 아암을 형성하는 하위 단계;
제 1 연결 아암(151) 및 제 2 연결 아암(152)을 에워싸는 희생 물질(231)의 제 2 층을 증착하는 하위 단계;
희생 물질(231)의 제 1 층 및 제 2 층과 유전 물질(202)의 층을 통하여 고리형 측벽(220)을 형성하는 하위 단계로서, 고리형 측벽(220)은 지지부(501, 502, 210)와 함께 공동(235)을 형성하도록 지지부(500)와 접촉되는, 고리형 측벽을 형성하는 하위 단계;
제 2 접촉 플러그(153, 154)들 및 제 2 고리형 접합 요소(345)가 적어도 부분적으로 제 2 기판(200)의 제 2 표면상에 노출되어 있는 제 2 기판(200)을 형성하도록, 제 2 고리형 접합 요소(345) 및 제 2 접촉 플러그(153, 154)들을 형성하는 하위 단계;를 포함하는, 전자기 방사 검출 장치의 제조 방법. - 제 11 항에 있어서,
제 2 기판을 제공하는 단계에서, 절연체상 반도체 층 유형의 기판(500)을 제공하는 하위 단계 동안, 지지부(501, 502, 210)는 광학적 처리부(214)를 포함하는, 전자기 방사 검출 장치의 제조 방법. - 리딩 회로(reading circuit, 341)와 일체화되고 제 1 표면 및 제 2 표면을 포함하는 제 1 기판(400)으로서, 상기 제 1 기판(400)은 리딩 회로에 연결된 적어도 2 개의 제 1 접촉 플러그(343, 344)들 및 상기 제 1 접촉 플러그(343, 344)들을 둘러싸는 적어도 하나의 제 1 고리형 접합 요소(345)를 더 포함하고, 제 1 접촉 플러그(343, 344)들 및 제 1 고리형 접합 요소(345) 각각은 적어도 부분적으로 제 1 기판(400)의 제 1 표면상에 노출되는, 제 1 기판(400);
적어도 2 개의 연결 아암(151,152)들이 제공된, 전자기 방사의 검출을 위한 적어도 하나의 검출 구조체(100)로서, 상기 연결 아암들 각각은 대응하는 제 1 접촉 플러그에 상보적인 제 2 접촉 플러그(153, 154)에 의하여 연장되고, 제 2 접촉 플러그(153, 154)들 각각은 대응하는 제 1 접촉 플러그(343, 344)에 접합되는, 적어도 하나의 검출 구조체(100);
적어도 하나의 캡(210);
상기 캡(210)으로부터 연장되고 상기 캡(210)과 함께 검출 구조체(10)를 수용하는 공동을 형성하는 적어도 하나의 고리형 측벽(220)으로서, 상기 고리형 측벽(220)에는, 캡(210)에 대향되는 일 단부에, 제 1 고리형 접합 요소(345)에 상보적인 제 2 고리형 접합 요소(245)가 제공되고, 제 1 기판(400), 캡(210) 및 고리형 측벽(220)이 적어도 제 1 진공을 가진 폐쇄 공동의 형성에 기여하면서, 제 2 고리형 접합 요소(245)가 제 1 고리형 접합 요소(345)에 접합되는, 적어도 하나의 고리형 측벽(220);을 포함하는, 전자기 방사의 검출 장치(1). - 제 13 항에 있어서,
캡(210)은 1 마이크로미터 내지 100 마이크로미터 사이에 포함된 두께를 가지는, 전자기 방사의 검출 장치(1). - 제 13 항에 있어서,
고리형 측벽(220)은 둥지형 구성(nested configuration)에 따른 적어도 2 개의 하위 벽(221)들을 포함하는, 전자기 방사의 검출 장치(1). - 제 13 항에 있어서,
검출 구조체(10)는 MOS-FET 트랜지스터(100)인, 전자기 방사의 검출 장치(1).
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1757589A FR3070096B1 (fr) | 2017-08-08 | 2017-08-08 | Procede de fabrication d'un dispositif de detection a deux substrats et un tel dispositif de detection |
| FR1757589 | 2017-08-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190016461A KR20190016461A (ko) | 2019-02-18 |
| KR102571611B1 true KR102571611B1 (ko) | 2023-08-28 |
Family
ID=60627750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180092085A KR102571611B1 (ko) | 2017-08-08 | 2018-08-07 | 2 개의 기판을 가진 검출 장치의 제조 방법 및 그에 의한 검출 장치 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10461210B2 (ko) |
| EP (1) | EP3441734B1 (ko) |
| KR (1) | KR102571611B1 (ko) |
| CN (1) | CN109390432B (ko) |
| FR (1) | FR3070096B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3103552B1 (fr) * | 2019-11-22 | 2021-12-10 | Commissariat Energie Atomique | procede de fabrication d’un dispositif de detection presentant une protection amelioree du getter |
| FR3105409B1 (fr) * | 2019-12-19 | 2021-12-17 | Commissariat Energie Atomique | Composant de détection de rayonnement électromagnétique à haute sensibilité et procédé de fabrication d’un tel composant |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008145289A (ja) | 2006-12-11 | 2008-06-26 | Toshiba Corp | 電磁波センサ、撮像素子及び撮像装置 |
| US20140319350A1 (en) | 2012-12-17 | 2014-10-30 | Commissariat A L'energie Atomique Et Aux Ene Alt | Method for making an infrared detection device |
| US20160023888A1 (en) | 2014-07-25 | 2016-01-28 | Silicon Laboratories Inc. | Methods And Structures For Thin-Film Encapsulation And Co-Integration Of Same With Microelectronic Devices and Microelectromechanical Systems (MEMS) |
| WO2017086518A1 (ko) | 2015-11-16 | 2017-05-26 | 주식회사 디알텍 | 방사선 검출장치와 이를 포함하는 방사선 촬영장치 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2946777B1 (fr) * | 2009-06-12 | 2011-07-22 | Commissariat Energie Atomique | Dispositif de detection et/ou d'emission de rayonnement electromagnetique et procede de fabrication d'un tel dispositif |
| JP5786273B2 (ja) * | 2009-12-28 | 2015-09-30 | オムロン株式会社 | 赤外線センサ及び赤外線センサモジュール |
| EP2363887A1 (en) | 2010-03-02 | 2011-09-07 | SensoNor Technologies AS | Focal plane array and method for manufacturing the same |
| US8722445B2 (en) * | 2010-06-25 | 2014-05-13 | International Business Machines Corporation | Planar cavity MEMS and related structures, methods of manufacture and design structures |
| CN101915620B (zh) * | 2010-08-20 | 2012-05-09 | 电子科技大学 | 一种用于微测辐射热计的氧化钒薄膜的制作方法 |
| DE102011081641B4 (de) * | 2011-08-26 | 2014-11-20 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Sensor und Verfahren zum Herstellen eines Sensors |
| DE102012216618A1 (de) * | 2012-09-18 | 2014-03-20 | Robert Bosch Gmbh | Anordnung von mindestens zwei Wafern zum Detektieren von elektromagnetischer Strahlung und Verfahren zum Herstellen der Anordnung |
| FR3008965B1 (fr) * | 2013-07-26 | 2017-03-03 | Commissariat Energie Atomique | Structure d'encapsulation comprenant un capot renforce mecaniquement et a effet getter |
| DE102014211555A1 (de) * | 2014-06-17 | 2015-12-17 | Robert Bosch Gmbh | Verfahren zum Ausbilden einer Kavität und Bauelement mit einer Kavität |
| US9540228B2 (en) * | 2015-01-29 | 2017-01-10 | Invensense, Inc. | MEMS-CMOS device that minimizes outgassing and methods of manufacture |
| FR3033044B1 (fr) * | 2015-02-20 | 2020-02-28 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Dispositif de detection de rayonnement comportant une structure d'encapsulation a tenue mecanique amelioree |
| FR3039700B1 (fr) | 2015-07-31 | 2017-08-11 | Commissariat Energie Atomique | Procede de collage direct avec auto-alignement par ultrasons |
| FR3042064B1 (fr) | 2015-10-05 | 2019-06-14 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Dispositif pour connecter au moins un nano-objet associe a une puce permettant une connexion a au moins un systeme electrique externe et son procede de realisation |
| FR3066044B1 (fr) | 2017-05-02 | 2020-02-21 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Detecteur de rayonnement electromagnetique, encapsule par report de couche mince. |
| FR3066321B1 (fr) | 2017-05-09 | 2019-06-14 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de realisation d'un detecteur bolometrique |
-
2017
- 2017-08-08 FR FR1757589A patent/FR3070096B1/fr active Active
-
2018
- 2018-08-01 US US16/052,279 patent/US10461210B2/en active Active
- 2018-08-02 EP EP18187051.0A patent/EP3441734B1/fr active Active
- 2018-08-06 CN CN201810882833.3A patent/CN109390432B/zh active Active
- 2018-08-07 KR KR1020180092085A patent/KR102571611B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008145289A (ja) | 2006-12-11 | 2008-06-26 | Toshiba Corp | 電磁波センサ、撮像素子及び撮像装置 |
| US20140319350A1 (en) | 2012-12-17 | 2014-10-30 | Commissariat A L'energie Atomique Et Aux Ene Alt | Method for making an infrared detection device |
| US20160023888A1 (en) | 2014-07-25 | 2016-01-28 | Silicon Laboratories Inc. | Methods And Structures For Thin-Film Encapsulation And Co-Integration Of Same With Microelectronic Devices and Microelectromechanical Systems (MEMS) |
| WO2017086518A1 (ko) | 2015-11-16 | 2017-05-26 | 주식회사 디알텍 | 방사선 검출장치와 이를 포함하는 방사선 촬영장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3441734A1 (fr) | 2019-02-13 |
| US20190051787A1 (en) | 2019-02-14 |
| KR20190016461A (ko) | 2019-02-18 |
| EP3441734B1 (fr) | 2024-03-13 |
| US10461210B2 (en) | 2019-10-29 |
| CN109390432A (zh) | 2019-02-26 |
| CN109390432B (zh) | 2023-08-08 |
| FR3070096B1 (fr) | 2021-09-17 |
| FR3070096A1 (fr) | 2019-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9276104B2 (en) | High-frequency semiconductor device and method of manufacturing the same | |
| KR102472218B1 (ko) | 볼로미터 유형의 전자기 방사 탐지 구조 및 그런 구조를 제조하기 위한 방법 | |
| US8053353B2 (en) | Method of making connections in a back-lit circuit | |
| CN106414309B (zh) | 具有应力减小层的气密性密封封装 | |
| KR102571611B1 (ko) | 2 개의 기판을 가진 검출 장치의 제조 방법 및 그에 의한 검출 장치 | |
| US9199836B2 (en) | Method of manufacturing a semiconductor integrated circuit device having a MEMS element | |
| KR20210076953A (ko) | 패키징 방법 및 패키징 구조 | |
| US8237285B2 (en) | Semiconductor device, through hole having expansion portion and thin insulating film | |
| JP2018092991A (ja) | 半導体装置、電子機器、半導体装置の製造方法、ウエハ、ウエハの製造方法 | |
| US11658063B2 (en) | Method for preparing semiconductor device structure with air gap | |
| EP4071818A1 (en) | Semiconductor device and manufacturing method therefor | |
| US11658087B2 (en) | High resistivity wafer with heat dissipation structure and method of making the same | |
| EP3803965A1 (en) | Silicon-on-insulator backside contacts | |
| JP2006297502A (ja) | 半導体装置及びその製造方法 | |
| US20190214304A1 (en) | A semiconductor device including monolithically integrated pmos and nmos transistors | |
| US11469311B2 (en) | Method for forming semiconductor device with air gap between two conductive features | |
| US11251128B2 (en) | Semiconductor device structure with air gap for reducing capacitive coupling | |
| JP2007214358A (ja) | 半導体装置及びその製造方法 | |
| JP2005183622A (ja) | 半導体集積回路装置の製造方法及び半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |