KR102457939B1 - 열경화막의 형성 방법 및 이를 이용한 반도체 패키지의 제조 방법 - Google Patents

열경화막의 형성 방법 및 이를 이용한 반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR102457939B1
KR102457939B1 KR1020170151772A KR20170151772A KR102457939B1 KR 102457939 B1 KR102457939 B1 KR 102457939B1 KR 1020170151772 A KR1020170151772 A KR 1020170151772A KR 20170151772 A KR20170151772 A KR 20170151772A KR 102457939 B1 KR102457939 B1 KR 102457939B1
Authority
KR
South Korea
Prior art keywords
acid
thermosetting resin
thermosetting
film
heating member
Prior art date
Application number
KR1020170151772A
Other languages
English (en)
Other versions
KR20190054796A (ko
Inventor
엄용성
장건수
최광성
문석환
배현철
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020170151772A priority Critical patent/KR102457939B1/ko
Publication of KR20190054796A publication Critical patent/KR20190054796A/ko
Application granted granted Critical
Publication of KR102457939B1 publication Critical patent/KR102457939B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 열경화막의 형성 방법 및 이를 이용한 반도체 패키지의 제조 방법을 제공한다. 이 방법은, 가열부재와 접하는 열경화성 수지 조성물을 준비하고, 상기 가열부재에 레이저를 조사하여 상기 가열부재를 가열하고 상기 열경화성 수지 조성물을 경화하여 열경화막을 형성하는 것을 포함하되, 상기 레이저를 조사하여 상기 열경화막의 유리전이온도를 낮춘다.

Description

열경화막의 형성 방법 및 이를 이용한 반도체 패키지의 제조 방법{Method of forming a thermally cured layer and method of fabricating a semiconductor package using the same}
본 발명은 열경화막의 형성 방법 및 이를 이용한 반도체 패키지의 제조 방법의 제조 방법 에 관한 것이다.
열경화성 수지는 열에 의해 경화되는 수지로서, 폴리머의 중합 반응이 진행함에 따라 망상 구조가 되고, 경화상태로 변화할 수 있다. 그 특유한 가교 구조가 높은 내열성이나 치수 안정성을 발현하기 때문에, 전자 부품 등의 높은 신뢰성을 요구되는 분야에서 널리 사용되고 있다. 예를 들면, 열경화성 수지는 반도체 패키지의 언더필막으로 사용될 수 있다.
한편, 전자 산업의 발달로 전자 부품의 고기능화, 고속화 및 소형화 요구가 증대되고 있다. 이러한 추세에 대응하여 다양한 실장 기술이 연구되고 있다. 그 중 플립 칩 본딩 방식은 와이어 본딩 방식에 비하여 패드들 간의 연결거리를 매우 짧게 유지할 수 있어 신호 전달 속도를 향상시킬 수 있다. 또한 플립 칩 본딩 방식에서는 와이어들에 의한 쇼트 발생 위험이 없다. 또한, 사물 인터넷(IoT, Internet of Things)에 사용되는 전자 장치에 적용되는 반도체 패키지는 상온에서 유연성이 요구될 수 있다.
본 발명이 해결하고자 하는 과제는 유연한 열경화막의 형성 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 유연한 반도체 패키지의 제조 방법을 제공하는데 있다.
상기 과제를 달성하기 위한 본 발명에 따른 열경화막의 형성 방법은, 가열부재와 접하는 열경화성 수지 조성물을 준비하고, 상기 가열부재에 레이저를 조사하여 상기 가열부재를 가열하고 상기 열경화성 수지 조성물을 경화하여 열경화막을 형성하는 것을 포함하되, 상기 레이저를 조사하여 상기 열경화막의 유리전이온도를 낮춘다.
상기 레이저의 출력과 조사 시간 중 적어도 하나를 조절하여 상기 열경화막의 유리전이온도를 변경할 수 있다.
상기 열경화성 수지 조성물은 광중합성 작용기를 포함하지 않을 수 있다.
상기 열경화성 수지 조성물은 제 1 열경화성 수지 조성물과 제 2 열경화성 수지 조성물을 포함할 수 있고, 각각의 상기 제 1 및 제 2 열경화성 수지 조성물들은 동일한 조성의 열경화성 수지, 제 1 경화제, 및 제 2 경화제를 포함할 수 있고, 상기 가열부재는 제 1 가열부재와 제 2 가열부재를 포함할 수 있고, 상기 열경화막은 제 1 열경화막과 제 2 열경화막을 포함할 수 있고, 상기 방법은: 상기 제 1 열경화성 수지 조성물을 상기 제 1 가열부재 상에 코팅하는 단계; 상기 제 1 가열부재에 제 1 출력의 레이저를 제 1 시간 동안 조사하여 상기 제 1 가열부재를 가열하여 상기 제 1 열경화성 수지 조성물을 경화하여 상기 제 1 열경화막을 형성하는 단계; 상기 제 1 열경화막의 제 1 유리전이온도를 측정하는 단계; 상기 제 2 열경화성 수지 조성물을 상기 제 2 가열부재 상에 코팅하는 단계; 상기 제 2 가열부재에 제 2 출력의 레이저를 제 2 시간 동안 조사하여 상기 제 2 가열부재를 가열하여 상기 제 2 열경화성 수지 조성물을 경화하여 상기 제 2 열경화막을 형성하는 단계; 및 상기 제 2 열경화막의 제 2 유리전이온도를 측정하는 단계를 포함할 수 있되, 상기 제 2 출력은 상기 제 1 출력과 다르거나 또는 상기 제 1 시간은 상기 제 2 시간과 다르며, 상기 제 1 유리전이온도는 상기 제 2 유리전이온도와 다르다.
일 예에 있어서, 상기 제 1 시간과 상기 제 2 시간은 동일하고, 상기 제 2 출력은 상기 제 1 출력보다 크며, 상기 제 2 유리전이온도는 상기 제 1 유리전이온도보다 낮을 수 있다.
다른 예에 있어서, 상기 제 1 출력과 상기 제 2 출력은 동일하고, 상기 제 2 시간은 상기 제 1 시간보다 크며, 상기 제 2 유리전이온도는 상기 제 1 유리전이온도보다 낮을 수 있다.
상기 제 1 및 제 2 열경화성 수지 조성물은 상기 레이저를 흡수할 수 있는 검은색의 필러들을 더 포함할 수 있다.
상기 가열부재는 반도체 칩 또는 패키지 기판일 수 있으며, 상기 열경화막은 반도체 패키지의 언더필막 또는 솔더 레지스트막으로 사용될 수 있다.
상기 가열부재와 상기 열경화막은 유연할 수 있다.
상기 다른 과제를 달성하기 위한 본 발명에 따른 반도체 패키지의 제조 방법은, 열경화성 수지, 경화제 및 환원제를 포함하는 언더필 조성물을 제조하는 단계; 패키지 기판 상에 상기 언더필 조성물을 코팅하는 단계; 상기 패키지 기판 상에 솔더볼들이 부착된 반도체 칩을 올려놓는 단계; 및 열을 가하여 상기 언더필 조성물을 열경화하여 언더필막을 형성하고, 상기 솔더볼들을 리플로우시켜 상기 반도체 칩과 상기 패키지 기판을 상기 솔더볼들로 연결시키는 단계를 포함하되, 상기 열을 가하는 것은 상기 반도체 칩에 레이저를 조사하는 단계를 포함한다.
상기 레이저의 출력과 조사 시간을 조절함으로써 상기 언더필막의 유리전이온도를 변화시킬 수 있다.
상기 방법은, 상기 언더필 조성물을 코팅하는 단계 전에, 예비 실험을 진행하여 레이저의 출력과 조사시간의 변화에 따른 상기 언더필막의 유리전이온도의 변화 데이터를 구하는 단계를 더 포함할 수 있으며, 상기 레이저를 조사하는 단계는, 상기 데이터로부터 구해진 공정 조건에서 진행될 수 있다.
상기 열을 가하는 것은 상기 언더필 조성물에 레이저를 조사하는 단계 후에 열풍 혹은 할로겐 램프를 이용하여 열을 가하는 단계를 더 포함할 수 있다.
상기 반도체 칩에 레이저를 조사하는 단계에서 상기 레이저의 출력이 증가할수록 상기 언더필막의 유리전이온도는 낮아질 수 있다.
본 발명의 실시예들에 따른 열경화막의 형성방법에서는 열경화막의 유리전이 온도를 조절할 수 있다.
본 발명의 실시예들에 따른 반도체 패키지의 제조 방법에서는 유연한 반도체 패키지를 제조할 수 있다.
도 1 및 도 2는 본 발명의 실시예들에 따른 열경화막의 형성 방법을 순차적으로 나타내는 단면도이다.
도 3 내지 도 6은 본 발명의 실시예들에 따른 반도체 패키지의 제조 방법을 순차적으로 나타내는 단면도들이다.
도 7은 본 발명의 실험예에서 레이저의 파장에 따른, 반도체 칩에서 레이저의 투과율, 반사율 및 흡수율을 나타내는 그래프이다.
도 8은 본 발명의 실험예에서 레이저의 출력 변화에 따라 경화된 언더필막의 유리전이온도 변화를 나타내는 그래프이다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성 요소가 다른 구성 요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 제1, 제2 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
이하, 도면들을 참조하여, 본 발명의 실시예들에 대해 상세히 설명하기로 한다.
도 1 및 도 2는 본 발명의 실시예들에 따른 열경화막의 형성 방법을 순차적으로 나타내는 단면도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 열경화막의 형성 방법은, 가열부재(100)와 접하는 열경화성 수지 조성물(102)을 준비할 수 있다. 상기 열경화성 수지 조성물(102)은 열경화성 수지, 제 1 경화제, 및 제 2 경화제를 포함할 수 있다.
상기 열경화성 수지는 에폭시, 페녹시(phenoxy), 비스말레이미드(bismaleimide), 불포화된 폴리에스터(unsaturated polyester), 우레탄, 우레아(urea), 페놀-포름알데히드(phenol-formaldehyde), 가황 고무(vulcanized rubber), 멜라민 수지(melamine resin), 폴리이미드(polyimide), 에폭시 노볼락 수지(epoxy novolac resin), DGEBA (Diglycidyl Ether of Bisphenol A) 및 시아네이트 에스터(cyanate ester) 중 적어도 하나를 포함할 수 있다.
상기 제 1 경화제는 지방족 아민(aliphatic amine), 방향족 아민(aromatic amine), 지환식 아민(cycloaliphatic amine), 펜알카민(phenalkamine), 이미다졸(imidazole), 카르복실산(carboxylic acid), 무수물(anhydride), 폴리아미드 계열의 경화제(polyamide-based hardners), 페놀성 경화제(phenolic curing agents), PMDA(Pyromelitic dianhydride) 및 수용성 경화제(waterborne curing agents) 중 적어도 하나를 포함할 수 있다. 상기 제 1 경화제는 상기 열경화성 수지에 포함된 작용기를 기준으로 0.5:1~1.5의 당량비로 포함될 수 있다.
상기 제 2 경화제는 카르복실기를 포함할 수 있다. 상기 제 2 경화제는 포름산, 아세트산, 젖산, 글루탐산, 올레산, 로졸산(rosolic acid), 2,2-비스(히드록시메틸렌)프로파논산, 부타노익산(butanoic acid), 프로파논산(propanoic acid), 타닌산, 글루콘산, 길초산(pentanoic acid), 헥사노산(hexanoic acid), 브롬화수소산, 염산, 요산, 불산, 황산, 벤질 글루타르산(Benzyl glutaric acid), 글루타르산, 말산, 인산, 옥살산, 우란산, 염산염, 과염소산, 갈산, 아인산, 시트르산, 말론산, 타르타르산, 프탈산, 신남산, 헥사노산, 프로피온산, 스테아르산, 아스코르브산, 아세틸 살리실산, 아젤라산, 벤질산(bezilic acid) 및 푸마르산 중 적어도 하나일 수 있다. 상기 열경화성 수지의 질량을 100이라 할때 상기 제 2 경화제는 5~30phr로 포함될 수 있다.
상기 열경화성 수지 조성물(102)은 촉매를 더 포함할 수 있다. 상기 촉매는 1-메틸 이미다졸, 2-메틸 이미다졸, 디메틸벤질 이미다졸, 1-데실-2-메틸이미다졸, 벤질 디메틸 아민, 트리메틸 아민, 트리에틸 아민, 디에틸아미노프로필아민, 피리딘, 18-디아조사이클로[5,4,0]언덱-7-엔, 2-헵타데실이미다졸, 보론 트리플루오라이드 모노에틸아민, 및 1-(3(2-히드록시페닐)프로프-2-에닐)이미다졸 중에 선택되는 적어도 하나일 수 있다. 상기 열경화성 수지의 질량을 100이라 할때 상기 촉매는 0.1~5phr로 포함될 수 있다.
도 1 및 도 2를 참조하여, 상기 가열부재(100)에 레이저(L)를 조사하여 상기 가열부재(100)를 가열할 수 있다. 상기 열경화성 수지 조성물(102)은 투명하여 상기 레이저(L)는 상기 열경화성 수지 조성물(102)을 투과할 수 있다. 이에 의해 상기 가열부재(100)가 가열되고 상기 가열부재(100)의 열은 상기 열경화성 수지 조성물(102)에 전달되어 상기 열경화성 수지 조성물(102)을 경화시켜 열경화막(102a)이 형성될 수 있다. 일 예에 있어서, 상기 가열부재(100)는 반도체 칩이나 패키지 기판일 수 있다. 상기 패키지 기판은 Poly(ethylene naphthalate)(PEN) 또는 polyethylene terephthalate(PET)을 포함할 수 있다.
상기 열경화막(102a)는 반도체 패키지에서 언더필막이나 솔더 레지스트막일 수 있다. 만약 상기 가열부재(100)가 유연하면 상기 열경화막(102a)도 유연할 수 있다. 상기 열경화막(102a)의 강직도/유연성이 상기 가열부재(100)의 강직도/유연성에 대응되도록 적절한 유리전이온도를 가질 수 있다.
본 발명에서는 상기 레이저(L)의 조사 만으로, 상기 열경화막(102a)의 유리전이온도를 낮출 수 있다. 구체적으로 본 발명에서는 상기 레이저(L)의 출력과 조사 시간을 조절하여 상기 열경화막(102a)의 유리전이온도가 변화될 수 있다. 상기 레이저(L)의 출력이 클수록, 상기 레이저(L)의 조사 시간이 길수록 상기 열경화막(102a)의 유리전이온도는 낮아질 수 있다.
상기 촉매는 상기 제 1 경화제의 제 1 경화반응과, 상기 열경화성 수지와 상기 제 2 경화제의 제 2 경화반응의 속도를 조절할 수 있다. 상기 제 1 경화반응의 제 1 반응 온도와 상기 제 2 경화반응의 제 2 반응 온도는 다를 수 있다. 예를 들면, 상기 제 2 반응 온도는 상기 제 1 반응 온도보다 높을 수 있다.
상기 레이저(L)로 상기 가열부재(100)를 조사하게 되면 상기 레이저(L)의 일부가 상기 가열부재(100)에 흡수되어 상기 가열부재(100)가 가열된다. 상기 레이저(L)로 상기 가열부재(100)를 조사하게 되면, 할로겐 램프나 열풍/오븐을 이용하여 가열되는 것보다, 상기 가열부재(100)가 빠르게 가열될 수 있다. 이로써 상기 가열부재(100)의 온도가 수초간의 짧은 시간 만에 상기 제 1 반응 온도보다 높은 상기 제 2반응 온도에 이를 수 있다. 상기 제 2 경화반응의 속도가 상기 제 1 경화반응의 속도보다 빠를 수 있다. 이에 의해 상기 제 2 경화반응이 상기 제 1 경화반응보다 먼저 일어나서, 상기 열경화성 수지와 상기 제 2 경화제가 먼저 성긴(느슨한) 망상 구조를 구성할 수 있다. 그 후에 상기 제 1 경화반응이 천천히 일어나 상기 열경화성 수지와 상기 제 1 경화제가 반응하여 느슨한 망상 구조 주변에서 경화되어 상기 열경화막(102a)은 낮은 밀도와 유연성을 가질 수 있게 된다. 또한 상기 레이저(L) 조사에 의해 상기 열경화성 수지 조성물(102) 내의 미반응 저분자양을 최소화할 수 있으며 상기 열경화막(102a)의 화학결합구조의 안정성 및 유연성을 확보할 수 있다.
만약, 상기 가열부재(100)가 레이저가 아닌 할로겐 램프나 열풍/오븐을 이용하여 가열된다면 상기 가열부재(100)의 온도는 서서히 증가되어 상기 제 1 반응 온도에 이른 후에 상기 제 2 반응 온도에 이를 수 있다. 이런 경우에는 상기 제 1 경화반응이 먼저 일어나게 되어 상기 열경화성 수지와 상기 제 1 경화제가 촘촘한 망상 구조를 먼저 구성할 수 있다. 그 후에 제 2 경화반응이 이루어지므로, 상기 열경화막(102a)은 높은 밀도와 딱딱한 상태를 가질 수 있다.
상기 열경화성 수지 조성물(102)에 포함되는 어떠한 물질도 광중합성 작용기를 포함하지 않는다. 만약 상기 열경화성 수지 조성물(102)의 에폭시 수지가 광중합성 작용기를 포함할 경우 열경화막(102a)의 유리전이온도가 상승할 수 있다. 이로써 상기 열경화막(102a)의 강도가 증가하여, 유연한 열경화막을 제공하고자 하는 본 발명의 목적과 반대될 수 있다.
상기 레이저(L)의 출력과 조사시간에 따른 상기 열경화막(102a)의 유리전이 온도 변화를 알기 위해 본 발명에서는 예비 실험을 진행할 수 있다. 상기 예비 실험은, 동일한 조건에서 레이저(L)의 출력과 조사 시간만을 변화시키고 최종적으로 경화되는 열경화막의 유리전이온도를 측정할 수 있다. 즉, 상기 예비실험은, 제 1 예비실험 단계와 제 2 예비실험 단계를 포함할 수 있다.
상기 제 1 예비실험 단계는 상기 열경화성 수지, 상기 제 1 경화제, 상기 제 2 경화제 및 상기 촉매를 포함하는 제 1 열경화성 수지 조성물을 제 1 가열부재 상에 코팅하는 단계; 상기 제 1 가열부재에 제 1 출력의 레이저를 제 1 시간 동안 조사하여 상기 제 1 가열부재를 가열하여 상기 제 1 열경화성 수지 조성물을 경화하여 제 1 열경화막을 형성하는 단계; 및 상기 제 1 열경화막의 제 1 유리전이온도를 측정하는 단계를 포함할 수 있다.
상기 제 2 예비실험 단계는 상기 제 1 열경화성 수지 조성물과 같은 조성을 가지는 제 2 열경화성 수지 조성물을 제 2 가열부재 상에 코팅하는 단계; 상기 제 2 가열부재에 제 2 출력의 레이저를 제 2 시간 동안 조사하여 상기 제 2 가열부재를 가열하여 상기 제 2 열경화성 수지 조성물을 경화하여 제 2 열경화막을 형성하는 단계; 및 상기 제 2 열경화막의 제 2 유리전이온도를 측정하는 단계를 포함할 수 있다.
이때, 상기 제 1 가열부재는 상기 제 2 가열부재는 동일할 수 있다. 상기 제 1 및 제 2 열경화성 수지 조성물의 공급되는 양과 코팅되는 두께도 동일할 수 있다. 상기 제 2 출력은 상기 제 1 출력과 다르거나 또는 상기 제 1 시간은 상기 제 2 시간과 다르며, 상기 제 1 유리전이온도는 상기 제 2 유리전이온도와 다르다.
일 예에 있어서, 상기 제 1 시간과 상기 제 2 시간은 동일하고, 상기 제 2 출력은 상기 제 1 출력보다 크며, 상기 제 2 유리전이온도는 상기 제 1 유리전이온도보다 낮을 수 있다. 다른 예에 있어서, 상기 제 1 출력과 상기 제 2 출력은 동일하고, 상기 제 2 시간은 상기 제 1 시간보다 크며, 상기 제 2 유리전이온도는 상기 제 1 유리전이온도보다 낮을 수 있다.
상기 열경화성 수지 조성물(102)은 상기 레이저(L)를 흡수할 수 있는 검은색의 필러들을 더 포함할 수 있다. 상기 필러들은 예를 들면 흑연과 같은 무기물일 수 있다. 이 경우에는 상기 열경화성 수지 조성물(102)에 상기 레이저(L)로 직접 조사하여 상기 열경화성 수지 조성물(102)을 가열하는 것도 가능할 수 있다.
도 3 내지 도 6은 본 발명의 실시예들에 따른 반도체 패키지의 제조 방법을 순차적으로 나타내는 단면도들이다.
도 3을 참조하면, 패키지 기판(1) 상에 언더필 조성물(20)을 코팅한다. 상기 패키지 기판(1)은 전면에 배치되는 제 1 도전패드(3)와 후면에 배치되는 제 2 도전패드(5)를 포함할 수 있다. 제 1 솔더볼(12)이 부착된 반도체 칩(10)을 준비한다. 상기 반도체 칩(10)을 상기 언더필 조성물(20) 상에 배치시킨다. 상기 언더필 조성물(20)은 도 1을 참조하여 설명한 열경화성 수지 조성물(102)과 동일할 수 있다. 즉, 상기 언더필 조성물(20)은 열경화성 수지, 경화제, 환원제 및 촉매를 포함할 수 있다. 상기 열경화성 수지는 도 1을 참조하여 설명한 열경화성 수지와 동일할 수 있다. 상기 경화제는 도 1을 참조하여 설명한 제 1 경화제와 동일할 수 있다. 상기 환원제는 도 1을 참조하여 설명한 제 2 경화제와 동일할 수 있다. 상기 환원제는 상기 제 1 솔더볼(12)의 표면과 상기 제 1 도전패드(3)의 표면에 형성될 수 있는 자연산화막을 제거하는 기능을 가질 수 있다. 또한 상기 환원제는 경화 기능도 할 수 있다. 상기 촉매는 도 1을 참조하여 설명한 촉매와 동일할 수 있다.
도 4 및 도 5를 참조하면, 상기 반도체 칩(10)에 레이저(L)을 조사하여 상기 반도체 칩(10)을 가열시킬 수 있다. 이에 의해 열이 상기 언더필 조성물(20)과 상기 제 1 솔더볼(12)에 전달되어 열경화된 언더필막(20a)이 형성되는 동시에 상기 제 1 솔더볼(12)이 상기 제 1 도전패드(3)에 본딩된다.
만약 상기 반도체 칩(10)이나 상기 패키지 기판(1)이 상기 레이저(L) 조사에 의한 온도를 견디기 어려운 경우, 상기 레이저(L)의 출력이나 조사시간을 낮추고, 열풍/오븐이나 할로겐 램프를 이용하여 열을 가하는 공정(후열경화 공정)이 더 진행될 수 있다.
도 4의 상기 레이저(L)를 조사하기 전에 실제 반도체 패키지의 제조 과정과 동일한 조건에서 예비실험을 진행하여 상기 레이저(L)의 출력과 조사 시간을 변화함으로써 경화된 언더필막(20a)의 유리전이온도 변화 데이터를 구할 수 있다. 상기 언더필막(20a)이 원하는 유리전이온도를 가질 때의 레이저 출력과 조사시간을 상기 데이터로부터 구한 후에, 이 공정 조건 하에서 도 4에서 상기 레이저(L)를 조사할 수 있다.
후속으로 도 6을 참조하면, 상기 반도체 칩(10)과 상기 패키지 기판(1)을 덮는 몰드막(30)을 형성할 수 있다. 상기 몰드막(30)은 예를 들면 에폭시 수지로 형성될 수 있다. 상기 패키지 기판(1)의 상기 제 2 도전패드(5)에 제 2 솔더볼(40)을 부착시켜 반도체 패키지(50)를 제조할 수 있다.
상기 언더필막(20a)의 유리전이온도가 낮을수록 상기 언더필막(20a)은 유연할 수 있다. 만약 상기 반도체 패키지(50)가 사물 인터넷 등에 사용되는 전자장치에 적용되어 유연성이 요구된다면, 상기 언더필막(20a)도 바람직하게는 유연할 수 있다.
<실험예>
언더필 조성물을 다음과 같이 제조하였다. 먼저 열경화성 수지로 DGEBA (Diglycidyl Ether of Bisphenol A)를 사용하였다. 경화제로 PMDA(Pyromelitic dianhydride)를 사용하였다. 환원제로는 프탈산(phthalic acid)을 사용하였다. 그리고 촉매로 트리에틸 아민을 사용하였다. 이들은 표 1과 같은 중량비로 포함되었다.
성분 물질 중량비(phr)
열경화성 수지 DGEBA 100
경화제 PMDA 70
환원제 프탈산 14.6
촉매 트리에틸 아민 0.4
다음으로, 실리콘을 포함하는 반도체 칩에 레이저를 조사할 때, 레이저의 투과, 반사 및 흡수를 알아보았다. 반도체 칩의 두께는 약 0.625mm이었다. 도 7은 이러한 조건에서 상기 레이저의 파장에 따른, 상기 반도체 칩에서 레이저의 투과율, 반사율 및 흡수율을 나타내는 그래프이다. 도 7을 살펴보면, 레이저의 파장이 약 980nm일 때 0%투과, 11%반사, 89%흡수 특성을 나타냄을 알 수 있다. 이와 같이, 이 파장에서는 레이저의 약 89%가 반도체 칩에 흡수되어 열로 변환되어 반도체 패키지의 제조 과정에서 리플로우 공정의 열원으로 사용할 수 있음을 확인하였다.
다음으로, 레이저의 출력 변화에 따른 경화된 언더필막의 유리전이온도 변화를 알아보았다. 패키지 기판 상에 표 1의 언더필 조성물을 코팅하고 상기 0.625mm 두께를 가지는 반도체 칩을 올려놓고 980nm의 레이저를 3초 동안 조사하고 240℃로 예열된 오븐 안에서 2분동안 열을 공급하였다. 그리고 경화된 언더필막의 유리전이 온도를 측정하였다. 동일한 조건에서 상기 레이저의 출력을 0~250W로 변화시키면서 실험을 반복하여 유리전이온도 변화 데이터를 구하고 그 결과를 도 8에 나타내었다. 레이저 출력이 0W인 경우에는 레이저 조사 없이 오븐안에서 가열된 것만을 의미할 수 있다. 도 8을 참조하면, 레이저의 출력이 커질수록 유리전이온도가 감소함을 알 수 있다. 레이저 조사가 없는 경우에 유리전이온도는 약 68℃였으나, 레이저를 250W 출력으로 3초간 조사한 경우에는 유리전이온도가 약 15℃로 낮아졌다.

Claims (20)

  1. 열경화성 수지, 경화제 및 환원제를 포함하는 언더필 조성물을 제조하는 단계;
    패키지 기판 상에 상기 언더필 조성물을 코팅하는 단계;
    상기 패키지 기판 상에 솔더볼들이 부착된 반도체 칩을 올려놓는 단계; 및
    열을 가하여 상기 언더필 조성물을 열경화하여 언더필막을 형성하고, 상기 솔더볼들을 리플로우시켜 상기 반도체 칩과 상기 패키지 기판을 상기 솔더볼들로 연결시키는 단계를 포함하되,
    상기 언더필 조성물을 코팅하는 단계 전에, 예비 실험을 진행하여 레이저의 출력과 조사시간의 변화에 따른 상기 언더필막의 유리전이온도의 변화데이터를 구하는 단계를 더 포함하고,
    상기 열을 가하는 것은 상기 변화데이터로부터 구해진 공정조건에서 상기 반도체 칩에 레이저를 조사하는 단계를 포함하는 반도체 패키지의 제조 방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 열을 가하는 것은 상기 반도체 칩에 레이저를 조사하는 단계 후에 열풍 혹은 할로겐 램프를 이용하여 열을 가하는 단계를 더 포함하는 반도체 패키지의 제조 방법.
  5. 제 1 항에 있어서,
    상기 반도체 칩에 레이저를 조사하는 단계에서 상기 레이저의 출력이 증가할수록 상기 언더필막의 유리전이온도는 낮아지는 반도체 패키지의 제조 방법.
  6. 제 1 항에 있어서,
    상기 환원제는 포름산, 아세트산, 젖산, 글루탐산, 올레산, 로졸산(rosolic acid), 2,2-비스(히드록시메틸렌)프로파논산, 부타노익산(butanoic acid), 프로파논산(propanoic acid), 타닌산, 글루콘산, 길초산(pentanoic acid), 헥사노산(hexanoic acid), 브롬화수소산, 염산, 요산, 불산, 황산, 벤질 글루타르산(Benzyl glutaric acid), 글루타르산, 말산, 인산, 옥살산, 우란산, 염산염, 과염소산, 갈산, 아인산, 시트르산, 말론산, 타르타르산, 프탈산, 신남산, 헥사노산, 프로피온산, 스테아르산, 아스코르브산, 아세틸 살리실산, 아젤라산, 벤질산(bezilic acid) 및 푸마르산 중 적어도 하나를 포함하는 반도체 패키지의 제조 방법.
  7. 제 1 항에 있어서,
    상기 언더필 조성물은 상기 열경화성 수지와 상기 경화제의 제 1 경화반응의 속도와, 상기 열경화성 수지와 상기 환원제의 제 2 경화반응의 속도를 조절할 수 있는 촉매를 더 포함하되,
    상기 촉매는, 1-메틸 이미다졸, 2-메틸 이미다졸, 디메틸벤질 이미다졸, 1-데실-2-메틸이미다졸, 벤질 디메틸 아민, 트리메틸 아민, 트리에틸 아민, 디에틸아미노프로필아민, 피리딘, 18-디아조사이클로[5,4,0]언덱-7-엔, 2-헵타데실이미다졸, 보론 트리플루오라이드 모노에틸아민, 1-(3(2-히드록시페닐)프로프-2-에닐)이미다졸 중에 선택되는 적어도 하나인 반도체 패키지의 제조 방법.
  8. 제 1 항에 있어서,
    상기 경화제는 지방족 아민(aliphatic amine), 방향족 아민(aromatic amine), 지환식 아민(cycloaliphatic amine), 펜알카민(phenalkamine), 이미다졸(imidazole), 카르복실산(carboxylic acid), 무수물(anhydride), 폴리아미드 계열의 경화제(polyamide-based hardners), 페놀성 경화제(phenolic curing agents), PMDA(Pyromelitic dianhydride) 및 수용성 경화제(waterborne curing agents) 중 적어도 하나를 포함하는 반도체 패키지의 제조 방법.
  9. 열경화성 수지, 제 1 경화제, 및 제 2 경화제를 포함하는 열경화성 수지 조성물을 제조하는 단계;
    가열부재 상에 상기 열경화성 수지 조성물을 코팅하는 단계; 및
    상기 가열부재에 레이저를 조사하여 상기 가열부재를 가열하고 상기 열경화성 수지 조성물을 경화하여 열경화막을 형성하는 단계를 포함하되,
    상기 열경화성 수지 조성물을 코팅하는 단계 전에, 예비 실험을 진행하여 레이저의 출력과 조사시간의 변화에 따른 상기 열경화막의 유리전이온도의 변화 데이터를 구하는 단계를 더 포함하고,
    상기 레이저를 조사하는 단계는 상기 데이터로부터 구해진 공정 조건에서 진행되는 열경화막의 형성 방법.
  10. 삭제
  11. 제 9 항에 있어서,
    상기 열경화성 수지 조성물은 광중합성 작용기를 포함하지 않는 열경화막의 형성 방법.
  12. 제 9 항에 있어서,
    상기 열경화성 수지 조성물은 제 1 열경화성 수지 조성물과 제 2 열경화성 수지 조성물을 포함하고,
    각각의 상기 제 1 및 제 2 열경화성 수지 조성물들은 동일한 조성의 열경화성 수지, 제 1 경화제, 및 제 2 경화제를 포함하고,
    상기 가열부재는 제 1 가열부재와 제 2 가열부재를 포함하고,
    상기 열경화막은 제 1 열경화막과 제 2 열경화막을 포함하고,
    상기 예비 실험을 진행하는 것은:
    상기 제 1 열경화성 수지 조성물을 상기 제 1 가열부재 상에 코팅하는 단계;
    상기 제 1 가열부재에 제 1 출력의 레이저를 제 1 시간 동안 조사하여 상기 제 1 가열부재를 가열하여 상기 제 1 열경화성 수지 조성물을 경화하여 상기 제 1 열경화막을 형성하는 단계;
    상기 제 1 열경화막의 제 1 유리전이온도를 측정하는 단계;
    상기 제 2 열경화성 수지 조성물을 상기 제 2 가열부재 상에 코팅하는 단계;
    상기 제 2 가열부재에 제 2 출력의 레이저를 제 2 시간 동안 조사하여 상기 제 2 가열부재를 가열하여 상기 제 2 열경화성 수지 조성물을 경화하여 상기 제 2 열경화막을 형성하는 단계; 및
    상기 제 2 열경화막의 제 2 유리전이온도를 측정하는 단계를 포함하되,
    상기 제 2 출력은 상기 제 1 출력과 다르거나 또는 상기 제 1 시간은 상기 제 2 시간과 다르며,
    상기 제 1 유리전이온도는 상기 제 2 유리전이온도와 다른 열경화막의 형성 방법.
  13. 제 12 항에 있어서,
    상기 제 1 시간과 상기 제 2 시간은 동일하고,
    상기 제 2 출력은 상기 제 1 출력보다 크며,
    상기 제 2 유리전이온도는 상기 제 1 유리전이온도보다 낮은 열경화막의 형성 방법.
  14. 제 12 항에 있어서,
    상기 제 1 출력과 상기 제 2 출력은 동일하고,
    상기 제 2 시간은 상기 제 1 시간보다 크며,
    상기 제 2 유리전이온도는 상기 제 1 유리전이온도보다 낮은 열경화막의 형성 방법.
  15. 제 12 항에 있어서,
    상기 제 1 및 제 2 열경화성 수지 조성물은 상기 레이저를 흡수할 수 있는 검은색의 필러들을 더 포함하는 열경화막의 형성 방법.
  16. 제 12 항에 있어서,
    상기 제 2 경화제는 카르복실기를 포함하는 열경화막의 형성 방법.
  17. 제 12 항에 있어서,
    상기 제 1 및 제 2 열경화성 수지 조성물 각각은 서로 동일한 함량의 촉매를 더 포함하며,
    상기 촉매는 상기 열경화성 수지와 상기 제 1 경화제의 제 1 경화반응과, 상기 열경화성 수지와 상기 제 2 경화제의 제 2 경화반응의 속도를 조절하며,
    상기 촉매는, 1-메틸 이미다졸, 2-메틸 이미다졸, 디메틸벤질 이미다졸, 1-데실-2-메틸이미다졸, 벤질 디메틸 아민, 트리메틸 아민, 트리에틸 아민, 디에틸아미노프로필아민, 피리딘, 18-디아조사이클로[5,4,0]언덱-7-엔, 2-헵타데실이미다졸, 보론 트리플루오라이드 모노에틸아민, 및 1-(3(2-히드록시페닐)프로프-2-에닐)이미다졸 중에 선택되는 적어도 하나인 열경화막의 형성 방법.
  18. 삭제
  19. 제 9 항에 있어서,
    상기 가열부재는 반도체 칩 또는 패키지 기판이며,
    상기 열경화막은 반도체 패키지의 언더필막 또는 솔더 레지스트막으로 사용되는 열경화막의 형성 방법.
  20. 제 9 항에 있어서,
    상기 가열부재와 상기 열경화막은 유연한 열경화막의 형성 방법.
KR1020170151772A 2017-11-14 2017-11-14 열경화막의 형성 방법 및 이를 이용한 반도체 패키지의 제조 방법 KR102457939B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170151772A KR102457939B1 (ko) 2017-11-14 2017-11-14 열경화막의 형성 방법 및 이를 이용한 반도체 패키지의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170151772A KR102457939B1 (ko) 2017-11-14 2017-11-14 열경화막의 형성 방법 및 이를 이용한 반도체 패키지의 제조 방법

Publications (2)

Publication Number Publication Date
KR20190054796A KR20190054796A (ko) 2019-05-22
KR102457939B1 true KR102457939B1 (ko) 2022-10-26

Family

ID=66680849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170151772A KR102457939B1 (ko) 2017-11-14 2017-11-14 열경화막의 형성 방법 및 이를 이용한 반도체 패키지의 제조 방법

Country Status (1)

Country Link
KR (1) KR102457939B1 (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100936781B1 (ko) * 2003-04-03 2010-01-14 삼성테크윈 주식회사 플립칩 본딩장치 및 이를 이용한 플립칩 본딩방법
JP6321910B2 (ja) * 2013-03-26 2018-05-09 日東電工株式会社 封止シート、半導体装置の製造方法及び封止シート付き基板
KR20150047880A (ko) * 2013-10-25 2015-05-06 삼성전기주식회사 인쇄회로기판용 절연 수지 조성물 및 이를 이용한 제품
US9437566B2 (en) * 2014-05-12 2016-09-06 Invensas Corporation Conductive connections, structures with such connections, and methods of manufacture
CN106794636B (zh) * 2014-10-10 2019-05-07 日立汽车系统株式会社 激光接合结构和电子控制装置以及激光接合结构的制造方法
KR102246076B1 (ko) * 2015-11-17 2021-05-03 한국전자통신연구원 반도체 패키지의 제조 방법

Also Published As

Publication number Publication date
KR20190054796A (ko) 2019-05-22

Similar Documents

Publication Publication Date Title
JP4088337B2 (ja) 電子部品用接着剤及び半導体チップ積層体の製造方法
US9236169B2 (en) Electromagnetic wave shielding structure and method for fabricating the same
KR100597042B1 (ko) 열경화성 수지조성물
KR20060047734A (ko) 전자 디바이스에서의 사용을 위한 조성물
JP2009227947A (ja) 熱伝導性樹脂組成物、熱伝導性樹脂シート及びパワーモジュール
JP2012255059A (ja) 樹脂組成物、プリプレグ、積層板、樹脂シート、プリント配線板および半導体装置
CN102265715B (zh) 柔性基板和电子器件
WO2010104125A1 (ja) 半導体チップ積層体の製造方法及び半導体装置
JP4132703B2 (ja) 銅張積層板用プリプレグ及びそれを用いた銅張積層板
KR20110123731A (ko) 전자 부품용 접착제
KR102457939B1 (ko) 열경화막의 형성 방법 및 이를 이용한 반도체 패키지의 제조 방법
US9508566B2 (en) Wafer level overmold for three dimensional surfaces
JP5509461B2 (ja) パワー半導体装置およびその製造方法
WO2010131655A1 (ja) 接着シート
JP6106389B2 (ja) 先設置型半導体封止用フィルム
JP5141843B2 (ja) 積層板の製造方法
KR100681565B1 (ko) 다이부착형 페이스트 및 반도체소자
WO2019065976A1 (ja) 実装構造体の製造方法およびこれに用いられる積層シート
JP2002284845A (ja) 半導体用樹脂ペースト及び半導体装置
KR101117757B1 (ko) 비유동성 언더필용 수지조성물 및 이를 이용한 비유동성 언더필 필름
JP2008010821A (ja) ダイボンディング用樹脂フィルムの硬化方法及びダイボンディング方法
JP2005247953A (ja) 半導体用接着剤組成物およびそれを用いた半導体用接着剤シート
JP4342772B2 (ja) 半導体用樹脂ペースト及び半導体装置
JP4491884B2 (ja) エポキシ樹脂組成物及び半導体装置
JPH02168636A (ja) 絶縁性ダイボンド用樹脂系接着剤

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant