KR102447242B1 - 콜드 스페어 지원을 제공하는 다중 파워존을 구비한 다중 칩 모듈 하이브리드 집적 회로 - Google Patents

콜드 스페어 지원을 제공하는 다중 파워존을 구비한 다중 칩 모듈 하이브리드 집적 회로 Download PDF

Info

Publication number
KR102447242B1
KR102447242B1 KR1020217041305A KR20217041305A KR102447242B1 KR 102447242 B1 KR102447242 B1 KR 102447242B1 KR 1020217041305 A KR1020217041305 A KR 1020217041305A KR 20217041305 A KR20217041305 A KR 20217041305A KR 102447242 B1 KR102447242 B1 KR 102447242B1
Authority
KR
South Korea
Prior art keywords
power
cold spare
chiplet
core
power zone
Prior art date
Application number
KR1020217041305A
Other languages
English (en)
Other versions
KR20220003110A (ko
Inventor
로리 디. 데니스
제이미 에이. 버나드
알란 에프. 데니스
제인 오. 길리엄
제이슨 에프. 로스
키스 케이. 스터켄
데일 에이. 리카드
Original Assignee
배 시스템즈 인포메이션 앤드 일렉트로닉 시스템즈 인티크레이션, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배 시스템즈 인포메이션 앤드 일렉트로닉 시스템즈 인티크레이션, 인크. filed Critical 배 시스템즈 인포메이션 앤드 일렉트로닉 시스템즈 인티크레이션, 인크.
Publication of KR20220003110A publication Critical patent/KR20220003110A/ko
Application granted granted Critical
Publication of KR102447242B1 publication Critical patent/KR102447242B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76—Apparatus for connecting with build-up interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)

Abstract

멀티칩 모듈 하이브리드 집적 회로(MCM-HIC)는 복수의 IC 및/또는 콜드 스페어 컴플라이언트가 아닌 다른 회로를 포함하는 장치에게 콜드 스페어 지원을 제공한다. 적어도 하나의 코어 IC 및 적어도 하나의 콜드 스페어 칩렛은 필요에 따라 전력이 인가되고 회수될 수 있는 복수의 파워존을 갖는 상호 연결 기판 상에 설치된다. 전력이 공급되면, 콜드 스페어 칩렛은 비 콜드 스페어 컴플라이언트 회로 사이의 중재자 및 인터페이스로 작용한다. 콜드 스페어 칩렛이 적어도 부분적으로 전력이 공급되지 않을 때, 모든 상호 연결된 회로를 보호하고, 전력이 공급된 상태로 유지되는 상호 연결된 회로가 전원이 공급되지 않는 상호 연결된 회로에 의해 방해받지 않음을 보장한다. 콜드 스페어 칩렛은 파워존 사이의 경계를 넘어 확장될 수 있다. 외부 회로는 파워존의 서브세트에 독점적으로 인터페이스될 수 있다. 파워존 내의 별도의 전력 회로는 전력의 인가 및 회수 동안 순서가 지정될 수 있다.

Description

콜드 스페어 지원을 제공하는 다중 파워존을 구비한 다중 칩 모듈 하이브리드 집적 회로
본 발명은 계약 번호 17-C-0320 하에 이루어졌으며, 미국 정부는 본 발명에 대한 특정 권리를 갖는다.
본 개시는 전자 회로에 관한 것으로, 보다 구체적으로는 전자 회로 및 장치에 상호 운용성 및 콜드 스페어(cold spare) 기능을 제공하기 위한 장치 및 방법에 관한 것이다.
우주 애플리케이션에서, 무엇보다도 높은 신뢰성과 함께 매우 낮은 전력 소비를 요구하는 것이 일반적이다. 이러한 이유 중 하나 또는 모두로 인해, 이러한 애플리케이션은 일반적으로 "콜드 스페어 컴플라이언트(cold spare compliant)"인 회로 구현에 의존한다. "콜드 스페어"라는 용어에서 알 수 있듯이, 콜드 스페어 컴플라이언트 장치를 구현하는 한 가지 동기는 1차 회로를 복제한 "스페어" 회로이자 또한 사용되지 않을 때는 전원이 공급되지 않지만, 1차 회로의 고장의 경우에 전원이 공급되어 사용될 수 있는 "스페어" 회로를 제공하는 것일 수 있다. 콜드 스페어 컴플라이언트 장치를 구현하는 또 다른 동기는 단순히 특정 컴포넌트가 사용되지 않을 때 전력 소비를 줄이기 위한 것일 수 있다. 예를 들어, 플래시 메모리는 시스템 개시 중에만 사용될 수 있으므로, 시스템 개시가 완료된 후 플래시 메모리에서 전원을 빼는 것이 바람직할 수 있다.
따라서, "콜드 스페어 컴플라이언트"라는 용어는 일반적으로 회로가 중복 "스페어" 컴포넌트로 제공되는지 여부에 관계없이, 사용되지 않는 동안 역효과 없이 전원이 공급되지 않을 수 있는 IC 또는 기타 회로를 지칭한다. 다시 말해서, 사용되지 않는 동안 역효과 없이 전원 공급을 중단할 수 있는 능력은 "콜드 스페어 컴플라이언트" IC 또는 다른 회로를 대기 모드에 있는 동안에도 완전히 전원 공급을 유지하는 웜(warm) 또는 핫(hot) 스페어 회로와 구별한다.
일반적으로, IC 또는 기타 전자 장치는 두 가지 기준을 충족하는 경우 콜드 스페어 허용 또는 콜드 스페어 컴플라이언트인 것으로 간주된다. 첫째, 콜드 스페어 컴플라이언트 장치에 전력이 완전히 공급되지 않은 경우, 상호 연결된 칩 및/또는 전력이 공급되고 활성 상태로 유지되는 기타 회로의 활동으로 인해 입력/출력 포트(I/O 포트)에 인가될 수 있는 전압이나 전류에 의해 손상되지 않아야 한다. 둘째, 콜드 스페어 컴플라이언트 장치에 전력이 완전히 공급되지는 않지만, 부하가 감소하거나 상호 연결된 회로의 지속적인 작동을 방해하지 않는 입력 및 출력 포트에서의 정의된 임피던스, 전압 및/또는 로직 레벨을 제공해야 한다.
예를 들어, 콜드 스페어 컴플라이언트 회로의 I/O 포트는 복수의 외부 회로에서도 사용되는 데이터 버스에 연결될 수 있으며, 이에 의해 콜드 스페어 회로에 전력이 공급되지 않은 경우 I/O 포트를 높은 임피던스로 설정함으로써 콜드 스페어 회로를 보호하는 동시에 전력이 공급되는 버스의 다른 회로와의 간섭을 방지할 것이다. 그러나, 콜드 스페어 작동 중에 I/O 포트를 높은 임피던스로 설정하는 것은 모든 경우에 적합한 것은 아니다. 예를 들어, 콜드 스페어 컴플라이언트 회로의 출력 포트가 메모리 장치의 쓰기 가능 입력으로만 지향하는 경우, 해당 출력을 높은 임피던스로 설정하면 쓰기 가능 입력이 제어되지 않고 불안정한 로직 상태가 될 수 있어서, 잠재적으로 낮거나 높게 드리프트할 수 있으므로, 메모리 장치의 내용이 부주의하게 변경될 수 있다. 이러한 경우, 쓰기 가능이 액티브 하이(active high)인 경우, 전력이 회수(withdraw)되는 경우 콜드 스페어 컴플라이언트 장치의 출력 포트를 로우로 당겨야 할 필요가 있을 수 있다. 또는, 쓰기 가능이 액티브 로우(active low)인 경우, 로직 "하이"가 메모리 장치의 쓰기 가능 입력에서 유지될 수 있도록, 장치의 나머지 부분에서 전력이 회수될 때 콜드 스페어 컴플라이언트 장치의 일부에 전력을 유지해야 할 필요가 있을 수 있다.
또 다른 예로서, 콜드 스페어 컴플라이언트 장치의 입력 포트는 동축 케이블을 통해 직렬화된 고속 디지털 데이터를 전송하는 회로에 상호 연결될 수 있다. 이러한 경우, 콜드 스페어 컴플라이언트 장치에서 전력이 제거되는 경우, 계속해서 입력 포트로 전송된 모든 신호 에너지가 손상을 일으킬 수 있는 전송 장치로 다시 반사되지 않을 수 있도록 입력 포트가 동축 케이블의 임피던스와 매칭하는 특정 유한 임피던스를 제공해야 할 수 있다.
따라서, 일반적으로, 콜드 스페어 컴플라이언트 장치는 전력이 부분적으로 또는 완전히 회수될 때 상호 연결된 회로에 의해 입력/출력 포트에 인가되는 에너지로 인해 손상되지 않도록, 그리고 콜드 스페어 컴플라이언트 장치와 상호 연결되고 전력이 공급된 상태로 유지되는 다른 회로의 지속적인 작동을 손상하거나 방해하지 않는 입력/출력 포트 상의 임피던스, 전압 및/또는 로직 레벨을 제공하도록 구성되어야 한다.
전력이 공급되지 않을 때 콜드 스페어 작동을 지원하는 오프 칩(off-chip) 드라이버를 포함하는 콜드 스페어 작동 및 콜드 스페어 지원/허용/컴플라이언스(compliance)에 관한 추가 정보는 예를 들어 모든 목적을 위해 여기에서 전체적으로 참조로 포함된 미국 특허 제5,117,129호 및 제7,239,177호에서 찾을 수 있다.
초대형 집적 회로(very large scale integrated circuit, VLSI IC)를 포함하는 현대의 집적 회로는 고속, 고밀도 및 저전력 소비를 비롯한 많은 이점을 제공하고, 대량으로 생성될 수 있는 경우 IC의 비용이 크게 감소되기 때문에, 하나 이상의 기존 IC 설계를 "코어 IC"로 구현하여 우주 배치와 같은 특수 및 이국적인 애플리케이션에서 "코어" 기능을 제공하는 것이 바람직할 수 있다. 그러나, 이러한 많은 코어 IC는 콜드 스페어 컴플라이언트가 아니다.
콜드 스페어 작동을 필요로 하는 애플리케이션에서 이러한 비-콜드 스페어 컴플라이언트 "코어" IC를 구현하기 위한 한 가지 접근법은 코어 IC를 멀티칩 모듈(multi-chip module, "MCM") 하이브리드 집적 회로(hybrid integrated circuit, "HIC")에 포함시키는 것이다. 본 출원인에 의해 2018년 8월 7일에 출원되어 동시 계류 중인 미국 출원 제16/057,204호에 기술되어 있으며, 이는 모든 목적을 위해 그 전체가 본 명세서에 참조로 포함된다. 이러한 MCM-HIC 접근법에 따르면, MCM-HIC에 구현된 "칩렛(chiplet)"은 코어 IC가 콜드 스페어 컴플라이언트가 아닌 경우에도 MCM-HIC에 전체적으로 콜드 스페어 컴플라이언스를 제공할 수 있다. 어떤 의미에서, MCM-HIC는 이러한 경우 코어 IC의 콜드 스페어 컴플라이언트 버전으로 기능함에 따라, 칩렛은 코어 IC 자체에 포함되지 않은 콜드 스페어 컴플라이언트의 특징을 추가하면서 코어 IC의 기능성을 유지한다.
그러나, 복수의 VLSI 및/또는 콜드 스페어 컴플라이언트가 아닌 다른 코어 IC가 동일한 장치 내에서 구현되는 경우, 공간, 무게 및 기타 고려사항으로 인해 개별 MCM-HIC 내에 각각의 코어 IC를 통합하는 것은 문제가 될 수 있다.
본 개시의 요소들이 때때로 "코어 IC", "VLSI IC" 및/또는 다른 "IC"를 참조하여 논의되지만, 이들 용어는 상황에 따라 달리 요구되는 경우를 제외하고 콜드 스페어 컴플라이언트가 부족한 본 명세서에서 임의의 및 모든 활성화 전자 장치, 회로 및 모듈을 지칭하는 데 사용된다.
"콜드 스페어 지원" 및 콜드 스페어 "장치"와 같은 특정 용어는 콜드 스페어 작동의 다양한 측면을 나타내기 위해 해당 기술 분야에서 다소 광범위하게 사용되며, 의도된 의미는 일반적으로 문맥에서 명확하다. 상기한 바와 같이, 전력이 부정적인 결과 없이 부분적으로 또는 전체적으로 회수될 수 있는 회로를 지칭하기 위해 콜드 스페어 "컴플라이언트" 및 콜드 스페어 "허용(tolerant)"이라는 용어를 일관되게 사용하기 위해 여기에서 노력한다는 것이 이해되어야 한다. 콜드 스페어 "지원"이라는 용어는 장치의 전체 콜드 스페어 작동을 지원하는 회로의 특징을 지칭하기 위해 여기에서 보다 광범위하게 사용된다. 여기에서는 때때로 "전체 장치" 콜드 스페어 지원, "선택적 내부" 콜드 스페어 지원 및 "외부" 콜드 스페어 지원으로 지칭되는 콜드 스페어 "지원"의 적어도 세 가지 측면이 설명된다. 이들 세 가지 용어는 다음과 같이 정의된다.
장치의 모든 측면에 부정적인 영향을 미치지 않으면서 장치에서 전력을 부분적으로 또는 완전히 회수할 수 있다는 점에서 장치가 전체적으로 콜드 스페어 컴플라이언트일 수 있게 하는 특징은 여기에서 "전체 장치" 콜드 스페어 지원을 장치에게 제공하는 것으로 지칭된다.
콜드 스페어 컴플라이언트가 아닌 상호 연결된 회로에서 전력이 회수되는 경우 전원 공급된 장치가 무전원 회로에 해를 끼치지 않고 그리고 방해받지 않고 손상 없이 작동을 계속할 수 있게 하는 특징은 여기에서 "외부" 콜드 스페어 지원을 장치에게 제공하는 것으로 지칭된다.
복수의 내부 회로를 포함하는 장치에서, 하나 이상의 다른 내부 회로가 내부 및/또는 또는 전력이 공급된 상태로 유지되는 외부 회로의 작동을 손상하거나 방해하지 않으면서 활성 상태를 유지하는 동안, 하나 이상의 내부 회로에서 전력을 회수할 수 있게 하는 특징은 여기에서 장치에게 "선택적 내부" 콜드 스페어 지원을 제공하는 것으로 지칭된다.
콜드 스페어 지원의 이러한 3가지 측면은 주어진 특징 또는 특징 그룹이 이들의 임의의 조합을 제공할 수 있다는 점에서 상호 배타적이지 않다.
따라서, 필요한 것은 복수의 내부 코어 IC 및/또는 다른 IC 및 콜드 스페어 컴플라이언트가 아닌 다른 회로를 포함하는 장치에 콜드 스페어 지원을 제공할 수 있는 컴팩트한 통합 장치 또는 패키지이다.
본 개시는 복수의 내부 코어 IC 및/또는 다른 IC 및 콜드 스페어 컴플라이언트가 아닌 다른 회로를 포함하는 장치에 콜드 스페어 지원을 제공할 수 있는 컴팩트한 집적 장치 또는 패키지이다. 개시된 MCM-HIC는 적어도 제1 파워존(power zone) 및 제2 파워존을 포함하는 복수의 파워존으로 분할되는 상호 연결 기판을 포함하며, 여기서 각각의 파워존은 인가되는 동일하고 그리고/또는 다양한 전압 및 전류를 갖는 하나 이상의 전력 회로를 포함하고, 적어도 제2 파워존에 전원이 공급된 상태로 유지되는 동안 적어도 제1 파워존으로부터 전력이 회수될 수 있다.
적어도 하나의 코어 IC 및 적어도 하나의 "콜드 스페어" 칩렛이 상호 연결 기판 상에 설치된다. "콜드 스페어" 칩렛은 전력이 공급될 때 MCM-HIC에 포함된 코어 IC 사이 및/또는 적어도 하나의 코어 IC와 외부 신호 라인을 통한 적어도 하나의 외부 회로 사이에서 통신 인터페이스 버퍼 역할을 하도록 구성된 칩렛으로서 여기에서 정의된다. 일부 실시예에서, 전력이 완전히 공급되는 동안, 콜드 스페어 칩렛은 상호 연결된 회로 사이에서 필요한 경우 전압 및/또는 전류 상호 운용성 변환을 제공한다. 전력이 콜드 스페어 IC에서 적어도 부분적으로 회수되는 경우, 입력 및 출력 포트 상에 정의된 임피던스, 전압 및/또는 로직 레벨을 제공하도록 구성되며, 이는 일반적으로 높은 임피던스, "소프트" 풀다운(pull-down) 임피던스와 같은 선택된 유한 임피던스, 및/또는 정의된 전원 전압 및/또는 로직 레벨의 임의의 조합일 수 있다. 이러한 정의된 임피던스, 전압 및/또는 로직 레벨은 모든 상호 연결된 회로를 위험으로부터 보호하는 동시에 전력이 공급되지 않은 상호 연결된 회로가 전력이 공급된 상태로 유지되는 다른 상호 연결된 회로의 지속적인 작동을 방해하는 것을 방지하도록 구성된다.
실시예에서, 선택적인 내부 콜드 스페어 지원은 상이한 파워존에 설치된 코어 IC 사이의 상호 통신을 중재하는 적어도 하나의 "중재(mediating)" 콜드 스페어 칩렛에 의해 제공된다. 예를 들어, 실시예에서, 제1 코어 IC는 제1 파워존에 설치되고, 제2 코어 IC는 제2 파워존에 설치되며, 2개의 코어 IC 사이의 상호 통신은 콜드 스페어 칩렛의 적어도 하나에 의해 중재되며, 여기서 중재 콜드 스페어 칩렛 각각은 제1 파워존에 적어도 부분적으로 설치된다. 제1 파워존에서 전력이 회수되는 경우, 그 결과 전력은 제1 IC로부터 그리고 중재 콜드 스페어 칩렛으로부터 적어도 부분적으로 회수된다. 선택적인 내부 콜드 스페어 지원은 전력 공급이 안된 제1 코어 IC를 보호하는 동시에, 제2 코어 IC가 손상되지 않고 그 작동이 방해받지 않고 계속할 수 있음을 보장하는 제2 코어 IC에게 높은 임피던스 및/또는 다른 정의된 임피던스, 전압 및/또는 로직 레벨을 제공한다는 점에서 중재 콜드 스페어 칩렛에 의해 제공된다.
유사하게, 실시예에서, 외부 콜드 스페어 지원은 선택된 파워존 또는 MCM-HIC의 선택된 파워존 그룹에 적어도 부분적으로 설치된 "인터페이스" 콜드 스페어 칩렛 또는 칩렛들만으로 상호 연결하기 위해 콜드 스페어 허용이 아닌 외부 회로를 위해 배열됨으로써 제공된다. 외부 회로에서 전력이 회수되는 경우, 선택된 파워존 또는 존들에서도 회수되므로, 인터페이스 콜드 스페어 칩렛(들)은 적어도 부분적으로 전력이 공급되지 않고 입력 및 출력을 통해 정의된 임피던스를 제공하여, MCM-HIC의 전원이 공급되는 코어 IC가 방해받지 않고 작동을 계속하는 동시에 전력이 공급되지 않는 외부 회로가 손상되지 않도록 보호할 수 있다.
예를 들어, 실시예에서 하나 이상의 인터페이스 콜드 스페어 칩렛은 제1 파워존에 적어도 부분적으로 설치되고, 제2 파워존에 설치된 제2 코어 IC와 플래시 드라이브와 같은 외부 회로 사이에 상호 통신을 제공한다. 외부 회로에서 전력이 회수되는 경우, 제1 파워존에서도 전력이 회수되고, 결과적으로 전력은 적어도 하나의 인터페이스 콜드 스페어 칩렛에서 적어도 부분적으로 회수된다. 외부 콜드 스페어 지원은 플래시 드라이브 또는 외부 회로를 손상으로부터 보호하는 동시에 전력 공급이 유지되는 제2 코어 IC에 높은 임피던스 또는 다른 정의된 임피던스를 제공함으로써, 제2 코어 IC가 손상되지 않으면서 전력이 공급되지 않는 외부 회로에 의해 방해받지 않고 계속 작동할 수 있다는 점에서 인터페이스 콜드 스페어 칩렛에 의해 제공된다.
실시예는 중재 콜드 스페어 칩렛 및 인터페이스 콜드 스페어 칩렛 둘 다를 포함한다. 예를 들어, 실시예는 제1 파워존 상에 설치된 제1 코어 IC, 제2 파워존 상에 설치된 제2 코어 IC, 제1 및 제2 코어 IC 사이의 상호 통신을 중재하는 제1 파워존 상에 적어도 부분적으로 설치된 중재 콜드 스페어 칩렛, 및 제2 코어와 콜드 스페어 컴플라이언트가 아닌 외부 회로 사이의 상호 통신을 제공하는 인터페이스 콜드 스페어 칩렛을 포함한다.
실시예에서, 콜드 스페어 칩렛 중 적어도 일부는 미국 특허 제5,117,129호에서 설명된 회로와 유사하거나 동일한 회로를 구현한다.
하나 이상의 파워존이 복수의 전력 회로를 포함하는 일부 실시예에서, 전력 회로는 제어기의 제어 하에 순차적으로 전력이 공급되고 차단될 수 있으므로, 전압은 지정된 순서와 시퀀스로 코어 IC 및/또는 해당 파워존에 설치된 다른 회로에 인가되고 그리고/또는 해당 회로로부터 제거된다.
일부 실시예는 필요에 따라 전압 및/또는 전류 버퍼링 및 변환, 및/또는 기타 특징을 제공하는 콜드 스페어 칩렛이 아닌 추가 칩렛을 포함한다.
실시예에서, MCM-HIC는 모든 입력/출력 신호 라인이 인터페이스 콜드 스페어 칩렛으로 지향되어 모든 파워존에서 전력이 회수되는 경우, 모든 코어 IC가 손상으로부터 보호되고 MCM-HIC가 상호 연결된 외부 회로의 작동을 방해하지 않을 수 있다는 점에서 "전체 장치(device)" 콜드 스페어 컴플라이언트이다.
하나 이상의 코어 IC 및 포함된 콜드 스페어 칩렛은 커패시터 또는 저항 및 장치를 하부 회로 기판에 및/또는 외부 신호 라인에 직접 연결하는 데 필요한 임의의 I/O 핀 또는 패드는 물론 필요할 수 있는 다른 칩렛과 함께 MCM-HIC의 상호 연결 기판에 설치된다. 실시예에서, 다중 파워존 상호 연결 기판은 층에 내장된 배선을 갖는 다층 세라믹을 포함한다. 하나 이상의 파워존은 하나 이상의 인접 존과 같은 높이의 "인터포저(interposer)"로서 포함될 수 있다. 이러한 실시예의 일부에서, 콜드 스페어 칩렛은 2개의 인접한 파워존 사이의 경계에 걸칠 수 있으므로, 인접한 파워존 중 하나 그러나 모두가 아닌 것에서 전력이 회수되는 경우, 콜드 스페어 칩렛이 부분적으로 전력을 공급받으므로, 전력이 공급되지 않은 존에 설치되거나 상호 연결된 회로에 정의된 전력이 공급되지 않은 임피던스를 제공하는 동시에 전력이 공급되는 존에 설치되거나 상호 연결된 회로에 필요에 따라 선택된 전력 전압 및 로직 레벨을 제공할 수 있다.
본 개시는 복수의 IC 및 콜드 스페어 비컴플라이언트가 아닌 다른 회로를 포함하는 장치에서 콜드 스페어 작동의 구현을 단순화한다. 별도의 MCM-HIC에서 비콜드 스페어 컴플라이언트 코어 IC 및/또는 기타 회로 각각을 구현하는 대신, 본 개시에 따르면, 다중 파워존을 갖는 적절한 상호 연결 기판을 선택하거나 설계하고, 하나 이상의 적절한 콜드 스페어 칩렛을 선택하고 그리고/또는 설계하는 것만이 필요하다.
특히, 실시예는 각각의 외부 회로 및 대응하는 파워존으로 개별적으로 그리고 독립적으로 전력이 인가되고 그리고 전력이 회수될 수 있도록, 각각의 외부 회로가 대응하는 인터페이스 콜드 스페어 칩렛을 통해 MCM-HIC의 별도의 파워존 또는 파워존 그룹과 상호 연결되도록 배열함으로써 콜드 스페어 컴플라이언트가 아닌 복수의 외부 회로에게 외부 콜드 스페어 지원을 제공한다. 유사하게, 실시예에서 개별적으로 콜드 스페어 컴플라이언트가 아닌 복수의 코어 IC는 MCM-HIC 내의 별도의 파워존에 포함되고 콜드 스페어 칩렛을 중재함으로써 상호 연결되어, 선택적인 내부 콜드 스페어 지원이 전력 회로를 개별적으로 제어함으로써 각각의 코어 IC에게 제공될 수 있다.
일부 실시예에서, 상호 연결 기판은 복수의 미리 정의된 상호 연결 기판 중에서 선택되고, 각각은 하나 이상의 코어 IC 풋프린트(footprint) 및 정의된 특정 콜드 스페어 칩렛 풋프린트와 호환되는 하나 이상의 콜드 스페어 칩렛 마운팅 위치를 지원하는 마운팅 영역을 갖는 복수의 파워존을 포함한다.
실시예에서, MCM-HIC는 주변 밀봉 링을 포함할 수 있고, 실시예에서 MCM-HIC는 또한 덮개를 포함한다. 실시예에 따르면, 상호 연결 기판은 회로 금속화의 다중 층에 매립된 다중 파워존을 갖는 MCM-HIC의 단일 부분일 수 있거나, 또는 MCM-HIC 내에 또는 그 위에 설치되는 별도의 컴포넌트 또는 둘 다의 조합일 수 있다.
다양한 실시예에서, MCM-HIC에 포함된 콜드 스페어 칩렛 및/또는 기타 칩렛 및 수동 컴포넌트는 비용 효과적인 양으로 미리 제조되고, 인벤토리(inventory)에서 선택될 수 있으며 특정 요구사항이 발생하는 필요에 따라 요구되는 데 사용된다. 이들 실시예 중 일부에서, 다중 파워존 상호 연결 기판은 코어 IC(들), 콜드 스페어 칩렛(들), 기타 칩렛(들) 및 개별 컴포넌트(존재하는 경우), 패키지, I/O 핀 또는 패드 사이에 필요한 상호 연결을 제공하기 위해 새로운 콜드 스페어 애플리케이션을 위한 맞춤형 제조가 필요한 유일한 소자이다.
이에 따라 개시된 방법은 복수의 기타 비 콜드 스페어 컴플라이언트 IC 및 기타 장치에게 콜드 스페어 지원을 제공할 수 있는 MCM-HIC가 필요한 생산량이 보통이거나 적은 경우에도 비용 효율적인 방식으로 특정 애플리케이션을 위해 쉽고 유연하게 구성되고 제조될 수 있게 한다.
실시예에서, 코어 IC, 콜드 스페어 칩렛(들), 및/또는 기타 칩렛 중 적어도 하나는 상단 표면에 제공되고 상호 연결 기판에 반전 장착하도록 구성된 연결 포인트를 갖는 "플립 칩(flip-chip)"이다. 다른 실시예에서, 코어 IC(들), 콜드 스페어 칩렛(들), 및/또는 기타 칩렛 중 적어도 하나는 기판에 와이어 본딩된 상단 표면 신호와 함께 비반전 장착을 위해 구성된다. 실시예에서, 코어 IC(들), 콜드 스페어 칩렛(들), 및/또는 기타 칩렛 중 적어도 하나는 2.5D 또는 3D 패키징을 위한 상호 연결을 통해 실리콘 관통으로 구성된다. 실시예에서, MCM-HIC는 밀폐형 또는 비밀폐형일 수 있고, 방사선 경화될 수 있으며, 그리고/또는 정전기 방전(electrostatic discharge, ESD) 완화를 포함할 수 있다.
일반적으로 "코어" IC라는 용어는 콜드 스페어 컴플라이언트가 아니면서 본 개시에 따른 하나 이상의 콜드 스페어 칩렛과 함께 MCM-HIC에 포함된 임의의 능동 전자 회로를 지칭하며, 여기서 다중 파워존, 콜드 스페어 칩렛은 MCM-HIC에게 콜드 스페어 지원을 제공한다.
본 개시의 하나의 일반적인 측면은 콜드 스페어 컴플라이언트가 아닌 복수의 회로를 포함하는 장치의 콜드 스페어를 지원하도록 구성된 멀티칩 모듈 하이브리드 집적 회로(multi-chip module hybrid integrated circuit, MCM-HIC)이다. 이 MCM-HIC는 복수의 파워존으로 분할된 상호 연결 기판 ― 복수의 파워존은 제1 파워존 및 제2 파워존을 포함하고, 전력은 제2 파워존과 독립적으로 제1 파워존에 인가되고 제1 파워존으로부터 회수될 수 있음 ―, 기판 상에 설치된 적어도 하나의 코어 IC; 및 제1 파워존 상에 적어도 부분적으로, 기판 상에 설치된 적어도 하나의 콜드 스페어 칩렛 ― 콜드 스페어 칩렛은 완전히 전력이 공급되지 않은 경우, 그의 입력 또는 출력 신호 라인 중 적어도 하나로 정의된 임피던스, 전압 및/또는 로직 레벨을 제공하도록 구성됨 ―을 포함하며, 이로써 전력이 제1 파워존으로부터 회수되고, 결과적으로 적어도 하나의 콜드 스페어 칩렛으로부터 적어도 부분적으로 회수되는 경우, 복수의 회로 중 적어도 부분적으로 전력이 공급되지 않는 모든 회로는 적어도 하나의 콜드 스페어 칩렛에 의해 손상으로부터 보호되는 동시에, 또한 적어도 하나의 콜드 스페어 칩렛에 의해, 복수의 회로 중 작동을 유지하고 있는 임의의 다른 회로의 작동을 방해하는 것을 방지한다.
실시예에서, 제1 및 제2 파워존은 인접하고, 콜드 스페어 칩렛 중 적어도 하나는 제1 및 제2 파워존 사이의 경계를 가로질러 연장되고 제1 파워존 및 제2 파워존 둘 다에서 전력을 인입하도록 설치된다.
상기 실시예들 중 어느 하나에서, 적어도 하나의 코어 IC는 제1 파워존 상에 설치된 제1 코어 IC 및 제2 파워존 상에 설치된 제2 코어 IC를 포함할 수 있다. 이들 실시예 중 일부에서, 제1 및 제2 파워존 각각에 대해, 제1 및 제2 코어 IC와 호환되는 전압 및/또는 전류로 전력이 인가될 수 있다. 이들 실시예 중 어느 하나에서, 제1 및 제2 코어 IC 사이의 상호 연결은 제1 및 제2 코어 IC 사이에 상호 운영성을 가능하게 하는 적어도 하나의 중재 칩렛에 의해 중재될 수 있다. 이들 실시예 중 일부에서, 적어도 하나의 중재 칩렛은 제1 및 제2 코어 IC 사이에 전송되는 신호의 임피던스, 전압 및 전류 상호 호환성 중 적어도 하나를 제공한다. 이들 실시예 중 일부에서, 중재 칩렛은 콜드 스페어 칩렛 중 하나이므로, 중재 콜드 스페어 칩렛이고, 전력이 제1 파워존으로부터, 그리고 결과적으로 제1 코어 IC로부터 및 중재 콜드 스페어 칩렛으로부터 적어도 부분적으로 회수되는 경우, 제2 파워존 및 제2 코어 IC는 전력 공급이 유지되는 동안, 제1 코어 IC는 제2 코어 IC에 의해 손상되지 않도록 보호되고, 제2 코어 IC의 작동은 전력이 공급되지 않은 제1 코어 IC에 의해 방해받지 않는다. 이들 실시예 중 일부에서, 중재 콜드 스페어 칩렛은 제1 및 제2 파워존 사이의 경계를 가로질러 연장되고 제1 파워존과 제2 파워존 둘 다로부터 전력을 인입하도록 설치되며, 전력이 제1 파워존으로부터 회수되는 경우, 전력은 또한 중재 콜드 스페어 칩렛으로부터 적어도 부분적으로 회수되고, 중재 콜드 스페어 칩렛은 제2 코어 IC에게 지정된 전압 및/또는 로직 레벨을 제공할 수 있다.
상기 실시예 중 어느 하나에서, 외부 신호 라인의 그룹은 기판 상에 설치된 인터페이스 칩렛과 복수의 회로 중 외부 회로 사이의 상호 연결을 제공할 수 있으며, 외부 신호 라인의 그룹은 외부 회로와 코어 IC 사이에 신호를 전송하도록 구성된다. 이들 실시예 중 어느 하나에서, 외부 회로는 콜드 스페어 컴플라이언트가 아니고, 인터페이스 칩렛은 콜드 스페어 칩렛 중 하나이며, 이에 따라 인터페이스 콜드 스페어 칩렛일 수 있으며, 인터페이스 콜드 스페어 칩렛은 제1 파워존 상에 적어도 부분적으로 설치될 수 있고, 제1 파워존에서 전력이 회수될 때, 전력은 또한 인터페이스 콜드 스페어 칩렛으로부터 적어도 부분적으로 회수될 수 있으며, 또한 외부 회로를 손상시키지 않고 그리고 MCM-HIC 상에 설치된 코어 IC 중 어느 하나의 작동을 방해하지 않으면서 외부 회로로부터 전력이 회수될 수 있다. 이들 실시예 중 일부에서, 인터페이스 콜드 스페어 칩렛은 제1 파워존과 제2 파워존 사이의 경계를 가로질러 연장되고 제1 파워존과 제2 파워존 모두로부터 전력을 인입하도록 설치되며, 제1 코어 IC는 제2 파워존 상에 설치되고, 제1 파워존으로부터 전력이 회수되는 경우, 인터페이스 콜드 스페어 칩렛에서도 전력이 부분적으로 회수되어, 인터페이스 콜드 스페어 칩렛이 외부 회로에 정의된 임피던스를 제공하는 동시에 적어도 하나의 지정된 전압 및/또는 로직 레벨을 제1 코어 IC에게 제공할 수 있다.
상기 실시예 중 어느 하나에서, 제1 파워존은 복수의 독립적으로 제어되는 전력 회로를 포함할 수 있고, 전력은 결정된 시퀀스에 따라 복수의 전력 회로에 전력을 회수하고 인가함으로써 제어기의 제어하에 제1 파워존에 선택적으로 회수되고 인가될 수 있다.
상기 실시예 중 어느 하나에서, MCM-HIC는 전체 장치 콜드 스페어 컴플라이언트일 수 있다.
상기 실시예 중 어느 하나에서, 코어 IC 중 적어도 하나는 VLSI IC일 수 있다.
상기 실시예 중 어느 하나에서, 기판은 적어도 5개의 파워존으로 분할될 수 있다.
상기 실시예 중 어느 하나에서, 기판은 적어도 10개의 파워존으로 분할될 수 있다.
상기 실시예 중 어느 하나에서, MCM-HIC는 기판 상에 설치된, 콜드 스페어 칩렛이 아니면서 수동 컴포넌트인 칩렛 중 적어도 하나를 더 포함할 수 있다.
본 개시의 제2 일반적인 측면은 콜드 스페어 컴플라이언트가 아닌 복수의 회로를 포함하는 장치에게 콜드 스페어 지원을 제공하는 방법이다. 이 방법은 복수의 회로에서 적어도 하나의 코어 IC를 선택하는 단계; 제1 파워존 및 제2 파워존을 포함하는 복수의 파워존을 갖는 상호 연결 기판을 선택하는 단계; 적어도 하나의 콜드 스페어 칩렛을 선택하는 단계 ― 콜드 스페어 칩렛은 완전히 전력이 공급되지 않은 경우, 그의 입력 또는 출력 신호 라인 중 적어도 하나로 정의된 임피던스, 전압 및/또는 로직 레벨을 제공하도록 구성됨 ―; 상호 연결 기판 상에 코어 IC를 설치하는 단계; 제1 파워존 상의 적어도 부분적으로, 상호 연결 기판 상에 적어도 하나의 콜드 스페어 칩렛을 설치하는 단계; 및 전력이 상기 제1 파워존으로부터 회수되고, 결과적으로 상기 적어도 하나의 콜드 스페어 칩렛으로부터 적어도 부분적으로 회수되는 경우, 복수의 회로 중 적어도 부분적으로 전력이 공급되지 않는 모든 회로는 상기 적어도 하나의 콜드 스페어 칩렛에 의해 손상으로부터 보호되는 동시에, 또한 상기 적어도 하나의 콜드 스페어 칩렛에 의해, 복수의 회로 중 작동을 유지하고 있는 임의의 다른 회로의 작동을 방해하는 것을 방지하도록, 전력이 상기 제2 파워존과 독립적으로 상기 제1 파워존에 인가되고 상기 제1 파워존으로부터 회수될 수 있도록 상기 제1 파워존을 구성하는 단계를 포함한다.
실시예에서, 적어도 하나의 콜드 스페어 칩렛을 선택하는 단계는 미리 제조된 콜드 스페어 칩렛의 그룹 중에서 적어도 하나의 칩렛을 선택하는 단계를 포함한다.
상기 실시예 중 어느 하나에서, 적어도 하나의 콜드 스페어 칩렛을 선택하는 단계는 콜드 스페어 칩렛을 설계하고 제조하는 단계를 포함할 수 있다.
상기 실시예 중 어느 하나에서, 기판을 선택하는 단계는 미리 제조된 기판의 그룹 중에서 기판을 선택하는 단계를 포함할 수 있다.
그리고 상기 실시예 중 어느 하나에서, 기판을 선택하는 단계는 기판을 설계하고 제조하는 단계를 포함할 수 있다.
본 명세서에서 기술된 특징 및 이점은 모든 것을 포괄하는 것은 아니며, 특히 도면, 명세서 및 청구범위의 관점에서 본 기술분야의 통상의 기술자에게는 많은 추가 특징 및 이점이 명백할 것이다. 또한, 본 명세서에 사용된 언어는 주로 가독성 및 교육 목적을 위해 선택되었으며, 본 발명의 주제 범위를 제한하지 않는다는 점에 유의해야 한다.
도 1은 3개의 인터페이스 콜드 스페어 칩렛, 2개의 코어 IC, 1개의 중재 콜드 스페어 칩렛, 및 3개의 파워존(power zone)에 걸쳐 분포된 2개의 다른 IC를 설치하도록 구성된 파워존 및 장착 영역을 포함하는 본 개시의 실시예의 평면도이다.
도 2는 3개의 인터페이스 파워존의 3개의 콜드 스페어 칩렛 및 별도의 파워존에 분포된 6개의 다른 칩렛에 의해 지원되는 전용 코어 IC 파워존에 단일 코어 IC를 설치하고, 또한 개별 수동 컴포넌트로서 복수의 커패시터를 포함하도록 구성된 장착 영역을 포함하는 본 개시의 실시예의 평면도이다.
도 3a는 본 개시의 실시예의 측면도이다.
도 3b는 도 3a의 실시예의 단면도이다.
도 3c는 4개의 파워존에 설치된 4개의 인터페이스 콜드 스페어 칩렛, 인터포저 파워존에 설치된 코어 IC, 및 인터포저 파워존과 다른 파워존 사이를 연결하는 5개의 완화 칩렛을 포함하는 본 개시의 실시예의 평면도이다.
도 3d는 도 3c의 실시예의 우측 단면도이다.
도 4는 본 개시의 방법 실시예를 도시한 흐름도이다.
도 5는 본 개시의 실시예에 따른 7개의 파워존을 갖는 상호접속 기판의 평면도이다.
도 1을 참조하면, 본 개시는 복수의 코어 IC(202, 206) 및/또는 콜드 스페어 컴플라이언트가 아닌 다른 회로를 포함하는 장치에 콜드 스페어 지원을 제공할 수 있는 소형, 멀티칩 모듈(multi-chip module, "MCM") 하이브리드 집적 회로(hybrid integrated circuit, "HIC")(200)이다. 개시된 MCM-HIC는 복수의 개별적으로 제어되는 파워존(100, 102, 108)으로 분할되는 상호 연결 기판(210)을 포함하며, 여기서 파워존(100, 102, 108) 각각은 하나 이상의 전력 회로를 포함하고, 개별적인 파워존(100, 102, 108)의 전력 회로는 개별적으로 유지되고 그리고/또는 제어된다.
적어도 하나의 코어 IC 및 적어도 하나의 "콜드 스페어" 칩렛이 상호 연결 기판 상에 설치된다. 예를 들어, 도 1의 실시예는 대응하는 제1 코어 IC(202) 및 제2 코어 IC(206)가 설치된 제1 파워존(108) 및 제2 파워존(102)을 포함하며, 이들은 중재 콜드 스페어 칩렛(222)에 의해 상호 연결된다. 코어 IC(202) 중 적어도 하나는 또한 외부 신호 라인(110)으로 상호 통신하는 3개의 인터페이스 콜드 스페어 칩렛(208)을 통해 하나 이상의 외부 회로(도시되지 않음)와 통신한다.
"콜드 스페어" 칩렛은 전력이 공급될 때 MCM-HIC에 포함된 코어 IC 사이 및/또는 외부 신호 라인을 통해 적어도 하나의 코어 IC와 적어도 하나의 외부 회로 사이에 통신 인터페이스 버퍼 역할을 하도록 구성된 칩렛으로서 여기에서 정의된다. 일부 실시예에서, 전력이 완전히 공급되는 동안, 콜드 스페어 칩렛은 상호 연결된 회로 사이에서 필요한 경우 전압 및/또는 전류 상호 운용성 변환을 제공한다. 전력이 콜드 스페어 IC에서 적어도 부분적으로 회수되는 경우, 일반적으로 높은 임피던스, "소프트" 풀다운 임피던스와 같은 선택된 유한 임피던스, 및/또는 정의된 전원 전압 및/또는 로직 레벨의 임의의 조합일 수 있는, 그 입력 및 출력 포트 상의 정의된 임피던스, 전압, 및/또는 로직 레벨을 제공하도록 구성된다. 이러한 정의된 임피던스, 전압 및/또는 로직 레벨은 모든 상호 연결된 회로를 위험으로부터 보호하는 동시에 전원이 공급되지 않은 상호 연결된 회로가 전원이 공급된 상태로 유지되는 다른 상호 연결된 회로의 지속적인 작동을 방해하는 것을 방지하도록 구성된다.
예를 들어, "인터페이스" 콜드 스페어 칩렛 또는 칩렛들(208)이 코어 IC(202)와 복수의 다른 외부 회로가 상호 통신하는 데이터 버스(110) 사이의 상호 연결을 제공하는 경우, 그리고 다른 외부 회로가 활성 상태를 유지하는 동안 코어로부터 전력을 회수하는 것이 바람직한 경우, 실시예에서 또한 인터페이스 콜드 스페어 칩렛(들)(208)로부터 전력이 회수될 것이며, 본 예에서 인터페이스 콜드 스페어 칩렛(들)은 그의 입력 및 출력 모두에 높은 임피던스를 제공할 수 있으므로, 코어 IC(202)가 손상되지 않을 수 있도록, 그리고 전원이 공급되지 않은 코어 IC(202)가 다른 회로 및 버스(110) 상에 있으면서 활성 상태를 유지하는 신호 라인(110)의 지속적인 작동을 방해하지 않도록 데이터 버스(110)로부터 코어 IC(202)를 본질적으로 격리할 수 있다.
다른 경우에, 콜드 스페어 칩렛은 입력 및/또는 출력 포트 중 적어도 하나에 미리 정의된 로직 레벨 또는 지정된 유한 임피던스를 제공하도록 구성된다. 예를 들어, 콜드 스페어 칩렛의 출력 포트가 외부 메모리 장치의 쓰기 가능 입력에만 연결되어 있는 경우, 콜드 스페어 칩렛에서 전력이 적어도 부분적으로 회수되었을 때 해당 출력 포트가 높은 임피던스를 제공하는 경우, 메모리 장치의 쓰기 가능 입력은 제어되지 않고 드리프팅(drifting)하는 로직 상태에 놓이게 되어, 잠재적으로 하이(high)나 로우(low)로 드리프트할 수 있어서 외부 메모리 장치의 내용이 부주의하게 변경될 수 있는 위험을 초래할 수 있다. 대신에, 쓰기 가능 입력이 액티브 하이인 경우, 출력 포트는 전원이 공급되지 않을 때 로직 로우(low)를 나타내도록 "소프트" 풀다운(pull down) 저항으로 구성될 수 있다. 또는, 쓰기 가능 입력이 액티브 로우인 경우, 출력 포트에서 액티브 로직 하이가 유지될 수 있도록 콜드 스페어 칩렛에서 부분적으로만 전력이 회수될 필요가 있을 수 있다.
다른 예로서, 콜드 스페어 칩렛의 신호 입력은 고속 직렬화된 디지털 데이터를 동축 케이블을 통해 신호 입력으로 전송하는 외부 장치에 AC 결합될 수 있다. 이러한 경우, 콜드 스페어 칩렛에서 전력이 제거되는 경우, 지속적으로 신호 입력으로 전송될 임의의 신호 에너지가 손상을 일으킬 수 있는 전송 장치로 다시 반사되지 않을 수 있도록 신호 입력이 동축 케이블의 임피던스에 매칭되는 지정된 임피던스를 제공할 필요가 있을 수 있다.
실시예에서, 선택적인 내부 콜드 스페어 작동은 상이한 파워존(108, 102)에 설치된 코어 IC(202, 206) 사이의 상호 통신을 중재하는 적어도 하나의 "중재" 콜드 스페어 칩렛(222)에 의해 제공된다. 예를 들어, 도 1의 실시예에서, 제1 코어 IC(202)는 제1 파워존(108)에 설치되고, 제2 코어 IC(206)는 제2 파워존(102)에 설치되며, 2개의 코어 IC(202, 206) 사이의 상호 통신은 부분적으로는 제1 파워존(102)에, 부분적으로는 제2 파워존(108)에 설치된 콜드 스페어 칩렛(222)에 의해 중재된다. 제1 파워존(108)에서 전력이 회수되는 경우, 그 결과 전력은 제1 IC(202)로부터 그리고 중재 콜드 스페어 칩렛(222)으로부터 부분적으로 회수된다. 선택적인 내부 콜드 스페어 지원은 전력 공급이 안된 제1 코어 IC(202)를 보호하는 동시에, 제2 코어 IC(206)가 손상되지 않고 그리고 그 작동이 방해받지 않으면서 계속할 수 있음을 보장하는 제2 코어 IC(206)에게 높은 임피던스 또는 다른 정의된 임피던스를 제공한다는 점에서 중재 콜드 스페어 칩렛(222)에 의해 제공된다.
유사하게, 실시예에서, 외부 콜드 스페어 지원은 선택된 파워존(100) 또는 MCM-HIC(200)의 선택된 파워존 그룹에 적어도 부분적으로 설치된 "인터페이스" 콜드 스페어 칩렛 또는 칩렛들(208)만으로 상호 연결하기 위해 콜드 스페어 컴플라이언트가 아닌 외부 회로를 위해 배열됨으로써 제공된다. 외부 회로에서 전력이 회수되는 경우, 선택된 파워존(100)에서도 회수되므로, 인터페이스 콜드 스페어 칩렛(들)(208)은 적어도 부분적으로 전원이 공급되지 않고 입력 및 출력을 통해 정의된 임피던스를 제공하여, MCM-HIC(200)의 전원이 공급되는 코어 IC(202, 206)가 방해받지 않고 작동을 계속하는 동시에 전원이 공급되지 않는 외부 회로가 손상되지 않도록 보호할 수 있다.
예를 들어, 실시예에서 하나 이상의 인터페이스 콜드 스페어 칩렛(208)은 "제1" 파워존(100)에 적어도 부분적으로 설치되고, "제2" 파워존(108)에 설치된 코어 IC(202)와 플래시 드라이브와 같은 외부 회로 사이에 상호 통신을 제공한다. 외부 회로에서 전력이 회수되는 경우, 제1 파워존(100)에서도 전력이 회수되고, 결과적으로 전력은 적어도 하나의 인터페이스 콜드 스페어 칩렛(208)에서 적어도 부분적으로 회수된다. 외부 콜드 스페어 지원은 플래시 드라이브 또는 외부 회로를 손상으로부터 보호하는 동시에 전원 공급이 유지되는 코어 IC(202)에 높은 임피던스 또는 다른 정의된 임피던스를 제공함으로써, 코어 IC(202)가 손상되지 않으면서 전원이 공급되지 않는 외부 회로에 의해 방해받지 않고 계속 작동할 수 있다는 점에서 인터페이스 콜드 스페어 칩렛(208)에 의해 제공된다.
실시예는 중재 콜드 스페어 칩렛(222) 및 인터페이스 콜드 스페어 칩렛(208) 둘 다를 포함한다. 예를 들어, 실시예는 제1 파워존(100) 상에 설치된 제1 코어 IC(202), 제2 파워존(100) 상에 설치된 제2 코어 IC(206), 제1 및 제2 코어 IC(202, 206) 사이의 상호 통신을 중재하는 제1 파워존(108) 상에 적어도 부분적으로 설치된 적어도 하나의 중재 콜드 스페어 칩렛(222), 및 코어 IC(202) 중 적어도 하나와 콜드 스페어 컴플라이언트가 아닌 외부 회로 사이의 상호 통신을 제공하는 인터페이스 콜드 스페어 칩렛(208)을 포함한다.
실시예에서, 콜드 스페어 칩렛(208, 222) 중 적어도 일부는 미국 특허 제5,117,129호에서 설명된 회로와 유사하거나 동일한 회로를 구현한다.
하나 이상의 파워존(100, 102, 108)이 복수의 전력 회로(도시되지 않음)를 포함하는 일부 실시예에서, 전력 회로는 제어기(도시되지 않음)의 제어 하에 순차적으로 전력이 공급되고 차단될 수 있으므로, 전압은 지정된 순서와 시퀀스로 해당 파워존에 포함된 회로에 인가되고 그리고/또는 해당 회로로부터 제거된다.
도 2를 참조하면, 하나 이상의 코어 IC(202), 콜드 스페어 칩렛(208) 및 임의의 다른 칩렛(204)에 더하여, MCM-HIC(200)는 또한 필요에 따라 수동 컴포넌트(212)를 포함할 수 있다.
실시예에서, 복수의 외부 회로 각각은 하나 이상의 인터페이스 콜드 스페어 칩렛(208, 220)을 통해 오로지 하나의 파워존(100, 104)과만, 또는 파워존의 특정 서브세트와만 상호 연결된다. 이들 실시예 중 일부에서, 외부 콜드 스페어 지원은 그에 상호 연결되는 외부 장치에 전원이 공급되지 않을 때 대응하는 파워존(또는 존의 그룹)으로부터 전력을 회수함으로써 외부 회로 각각에 개별적으로 제공된다.
예를 들어, 도 2를 계속 참조하면, 실시예에서 외부 신호 라인(110)의 제1 룹이 MCM-HIC(200) 내의 제2 파워존(108)에 설치된 코어 IC(202)가 코어 IC(202)의 초기화 동안 콜드 스페어 컴플라이언트(도시되지 않음)가 아닌 외부 플래시 메모리와 통신할 수 있는 제1 파워존(100)에 적어도 부분적으로 설치된 제1 인터페이스 콜드 스페어 칩렛(208)으로 라우팅되는 경우, 그리고 외부 신호 라인(112)의 제2 그룹이 코어 IC(202)가 초기화가 완료된 후 다른 외부 회로(도시되지 않음)와 통신할 수 있는 제2 파워존(108) 상에, 또는 도 2에 도시된 바와 같이 제3 파워존(104) 상에 설치된 제2 인터페이스 콜드 스페어 칩렛(220)으로 라우팅되는 경우, 본 개시의 실시예는 초기화가 완료된 후 플래시 메모리 및 제1 파워존(100)으로부터 전력을 회수할 수 있게 하는 한편, 전력이 공급된 상태로 유지되는 임의의 다른 회로는 물론 코어 IC(202) 및 제2 인터페이스 콜드 스페어 칩렛(220)이 설치된 다른 파워존(102, 104, 108)에 전력을 계속 제공함으로써, 플래시 메모리에게 외부 콜드 스페어 지원을 제공할 수 있다.
유사하게, 동일한 예에서, 코어 IC(202)가 설치된 제2 파워존(108)으로부터 전력이 회수될 때 제3 파워존(104)에 설치된 인터페이스 콜드 스페어 칩렛(220)을 통해 코어 IC(202)와 통신하는 외부 회로가 전력을 유지하는 경우, 다른 파워존(102, 106)에 계속해서 전력을 공급하면서 제3 파워존(104)에서 전력이 또한 회수될 수 있다. 따라서, 인터페이스 콜드 스페어 칩렛(220)은 코어 IC(202)에게 선택적인 내부 콜드 스페어 지원을 제공할 수 있다. 이에 의해, 본 예에서 2개의 인터페이스 콜드 스페어 칩렛(208, 220) 및 연관된 파워존(100, 104)은 플래시 메모리에 대한 외부 콜드 스페어 지원 및 코어 IC(202)에 대한 내부 콜드 스페어 지원 모두를 제공할 수 있다.
동일한 예에서, MCM-HIC(200)는 전력이 모든 파워존(100, 102, 104, 108)으로부터 회수되는 경우 전체 장치 콜드 스페어 지원이 콜드 스페어 칩렛(202, 208)에 의해 MCM-HIC(200)에게 제공된다는 점에서 전체 장치 콜드 스페어 컴플라이언트이다.
실시예에서, 콜드 스페어 칩렛(208, 220) 중 적어도 하나는 신호 버퍼/드라이버의 역할을 추가로 함으로써, 코어 IC(202)가 최적의 저전압 및/또는 전류에서 동작하는 동시에 외부 신호 라인을 더 높은 전압 및/또는 전류로 구동할 수 있게 한다. 실시예는 코어 IC(202)의 I/O 포트와 연결된 신호 라인(110, 112) 사이의 신호 전압 및 전류의 버퍼링 및 구동을 제공하기 위해, 미국 특허 제7,239,177호에서 개시된 내용과 유사한 회로를 포함하는 콜드 스페어 칩렛을 포함하며, 이는 모든 목적을 위해 그 전체가 참조로서 여기에 포함된다.
도 2에서 볼 수 있는 바와 같이, 코어 IC(202) 및 콜드 스페어 칩렛(208, 220)은 다른 칩렛(204) 및 개별 컴포넌트로서의 커패시터(212)와 함께 상호 연결 기판(210) 상에 설치된다.
도 1의 실시예에서, 코어 IC(202, 206) 및 칩렛(204, 208)은 상호 연결 기판(210) 상에 장착되지만, 그렇지 않으면 노출되거나, 또는 에폭시 또는 유사한 물질, 즉 "글로브 탑(glob top)"으로 덮인 반면, 도 2의 실시예에서, 코어 IC(202) 및 칩렛(204, 208, 220)은 예를 들어, 아래에서 더 자세히 설명된 바와 같이, 주변 컴포넌트를 캡슐화하기 위해 에폭시 또는 유사한 물질로 언더필(under-filled)되거나, 또는 컨테이닝 인클로저(containing enclosure)를 형성하기 위해 덮개에 의해 덮여있을 수 있는 "밀봉 링(seal ring)"(214)에 의해 둘러싸여 있다.
주변 밀봉 링(214)을 포함하는 일부 실시예에서, 밀봉 링(214)은 상호 연결 기판(210)과 단일체이다. 다른 실시예에서, 밀봉 링(214)은 상호 연결 기판(210) 상에 설치되거나 상호 연결 기판(210)을 둘러싸는 별개의 소자이다.
도 3a는 다중 존 상호 연결 기판(210)의 상단에 설치된 밀봉 링(214)을 포함하는 실시예의 측면도이며, 여기서 상호 연결 기판(210)과 하부 회로 기판(도시되지 않음) 사이의 상호 연결은 일반적으로 우주 애플리케이션에서 사용되는 바와 같은 세라믹 기둥 그리드 어레이(ceramic column grid array, CCGA)(218)에 의해 형성된다.
도 3b는 도 3a의 실시예의 단면도이다. 본 실시예에서, 커버(304), 밀봉 링(214), 및 상호 연결 기판(210)이 함께 코어 IC(202, 206), 콜드 스페어 칩렛(208), 다른 칩렛(204), 및 커패시터(212) 또는 저항과 같은 임의의 지원 컴포넌트를 포함하는 기밀하게 밀봉된 챔버(302)를 형성할 수 있도록, 주변 밀봉 링(214)은 밀봉 링(214)의 상단에 부착된 링(300)에 납땜된 커버(304)에 의해 기밀하게 밀봉된다. 도 3b의 예에서 상호 연결 기판(210)은 각 층 상의 배선 트레이스(trace)와 층 사이에 상호 연결을 제공하는 비아(via)를 갖는 세라믹의 다중 층을 사용하여 구성된 복수의 파워존(100, 102, 104, 106, 108)을 포함한다. 코어 IC(202, 206), 콜드 스페어 칩렛(208), 임의의 다른 칩렛(204), 및 임의의 다른 컴포넌트(212)는 상호 연결 기판(210)의 표면 상에 제공된 금속 패드에 납땜된다.
도 3a 및 도 3b에 도시된 실시예에 따르면, 수직 땜납 기둥(218)은 우주 애플리케이션과 같은 극한 환경에서 경험할 수 있는 바와 같이 상호 연결 기판(210)과 하부 기판 사이의 열 팽창 차이를 수용하기 위해 굴곡을 통해 하부 회로 기판(도시되지 않음)에 대한 전기적 연결을 위해 상호 연결 기판(210)의 바닥 표면으로부터 연장된다. 유사한 실시예는 땜납 볼이 제공되는 "볼 그리드" 어레이 또는 도시된 기둥(218) 대신에 상호 연결 기판(210)의 바닥 또는 패키지 바닥(216)에 패드가 제공되는 "랜드 그리드(land grid)" 어레이로 구성된다.
도 3c를 참조하면, 파워존 중 적어도 하나는 하나 이상의 인접 존(100, 102, 104, 106)과 동일한 높이에 있는 전력 전환 가능한 "인터포저(interposer)" 존(306)으로서 포함될 수 있다. 도 3c에서, 코어 IC(202)가 장착되는 인터포저 존(306)은 인접한 파워존(100, 102, 104, 106)과 같은 높이에 있다. 도시된 실시예에서, 칩렛(204)이 양쪽 존의 전압 및 전류에 액세스할 수 있도록 콜드 스페어 또는 다른 칩렛일 수 있는 복수의 칩렛(204)이 인터포저(306)와 주변 파워존(100, 102, 104, 106) 중 하나 이상 사이의 경계에 걸쳐 있다. 도 3d는 도 3c의 실시예의 우측 단면도이다.
특히, 콜드 스페어 칩렛(204)은 2개의 인접한 파워존(104, 306) 사이의 경계에 걸칠 수 있어서, 인접한 파워존(104, 306) 중 하나(104)에서 전력이 회수되고 다른 것(306)에서는 회수되지 않는 경우 콜드 스페어 칩렛(204)이 부분적으로 전원 공급 상태를 유지함으로써 전원이 공급된 상태로 유지되는 상호 연결된 회로에 필요한 대로 선택된 전압 및 로직 레벨을 제공할 수 있다.
도 3a 내지 도 3d의 실시예에서, 코어 IC(202)는 실리콘 관통 비아 및/또는 땜납 볼(308)을 사용하여 기판(210)의 하부 파워존(306)에 연결된다. 실시예는 덮개로의 열 분산을 관리하기 위해 코어 IC(202) 및/또는 칩렛(204, 208)과 덮개(304) 사이의 기술에서 알려진 바와 같이 열 충전 재료(310)를 더 포함한다. 도면에 도시되어 있지는 않지만, 열적 스트레스, 본 기술분야에서 알려진 바와 같이 언더필 재료는 또한 충격 및 진동을 완화시키기 위해 코어 IC(202) 및/또는 칩렛(204, 208)과 기판의 상단 표면 사이에 포함될 수 있다.
도 1과 함께 도 4를 참조하면, 실시예에서 복수의 코어 IC(202, 206) 및 콜드 스페어 컴플라이언트가 아닌 다른 회로를 포함하는 장치의 콜드 스페어 지원을 위한 MCM-HIC 장치(200)를 구성하고 제조하는 개시된 방법은 적어도 하나의 코어 스페어 칩렛(208, 222) 및/또는 필요할 수 있는 다른 컴포넌트(204)를 선택하는 단계(404)는 물론 콜드 스페어 컴플라이언트가 아닌 적어도 하나의 코어 IC(202, 306)를 선택하는 단계(402)를 포함한다. 애플리케이션에 따라, 콜드 스페어 컴플라이언트가 아닌 회로 중 하나만 또는 그 서브세트만은 MCM-HIC(200) 내에 코어 IC(202, 206)로 설치될 수 있으며, 다른 회로(있는 경우)는 전술한 바와 같이, MCM-HIC(200)의 각각의 할당된 파워존(100) 또는 파워존의 그룹과 독점적으로 상호 연결하는 외부 회로로서 포함된다.
적절한 미리 정의된 콜드 스페어(및/또는 기타) 칩렛이 사용할 수 없는 경우, 새로운 콜드 스페어(또는 기타) 칩렛이 설계되고 제조될 수 있다. 이들 실시예 중 일부에서, IC의 적어도 일부는 정의된 풋프린트(footprint)의 그룹 중에서 선택되는 다이 크기 또는 "풋프린트"(즉, 2차원 형상 및 I/O 위치)를 갖는다.
실시예에서, 상호 연결 기판 설계는 다이 레이아웃, 파워존 레이아웃, 층의 개수, 구성 재료 등을 지정하는 복수의 미리 정의된 기판 설계 중에서 선택되거나(406), 또는 그렇지 않으면 특정 애플리케이션에 대해 생성된다. 특히, 기판 설계 각각은 적어도 하나의 표준 코어 IC 풋프린트와의 호환성을 위해 구성되는 적어도 하나의 IC 다이와, 정의된 콜드 스페어 칩렛 풋프린트의 하나 이상과 호환되는 하나 이상의 칩렛 다이를 포함한다. 예를 들어, 도 1에 도시된 기판(210)은 인터페이스 콜드 스페어 칩렛을 위해 준비된 3개의 콜드 스페어 칩렛 사이트(208), 콜드 스페어 칩렛(222)을 중재하기 위해 준비된 하나의 콜드 스페어 칩렛 사이트, 다른 칩렛을 위해 준비된 2개의 "기타" 칩렛 사이트(204) 및 "코어" IC(202, 206)의 설치를 위한 2개의 사이트를 포함한다. 실시예에서, 상호 연결 기판 설계의 적어도 일부는 도 2에 도시된 바와 같이, 개별 컴포넌트(212)를 설치하도록 구성된 추가 사이트를 포함한다.
그 다음, 하부 회로 기판에 연결하는 데 필요한 핀 또는 패드는 물론 선택된 코어 IC(202, 206), 콜드 스페어 칩렛(208), 다른 칩렛(204) 및 IC(존재하는 경우), 및 컴포넌트(212)(존재하는 경우)에 필요한 파워존 및 상호 연결을 제공하는 선택된 기판 설계에 따라 기판이 제조된다(408). 마지막으로, MCM-HIC는 선택되고 준비된 컴포넌트로부터 조립된다(410).
도 5는 본 개시의 실시예에 따른, 7개의 파워존(108, 500-510)을 포함하는 상호 연결 기판(210)의 내부 배선층의 평면도이다. 실시예는 10개 이상의 파워존을 포함할 수 있다. 도 5의 실시예에서, 코어 IC(202)가 실장되는 파워존(108)은 기판(210)의 하나의 에지로 연장되고, 또한 각각이 기판(210)의 측면으로 연장되는 6개의 다른 파워존(500-510)과 접한다. 이러한 배열은 각각의 파워존(108, 500-510)이 외부 회로에 대한 상호 연결을 제공하는 인터페이스 콜드 스페어 칩렛을 포함할 수 있게 한다. 애플리케이션에 따르면, 적어도 하나의 콜드 스페어 칩렛(208) 및 적어도 하나의 코어 IC는 이들 인접 존(108, 500-510) 각각에 설치될 수 있고, 전력은 필요에 따라 파워존(108, 500-510)의 임의의 조합으로부터 선택적으로 인가되고 회수된다. 실시예에서, 코어 IC(202, 206)와의 상호 통신을 필요로 하는 외부 신호 라인은 그들의 콜드 스페어 요구사항에 따라 그룹화되고, 대응하는 파워존(108, 500-510)에 설치된 인터페이스 콜드 스페어 칩렛(208)으로 지향되어, 외부 콜드 스페어 지원이 연관된 파워존(들)에서 전력을 회수함으로써 신호 라인이 상호 연결되는 선택된 외부 장치 또는 회로에 제공될 수 있다.
실시예에서, 적어도 일부 콜드 스페어 칩렛(208) 및/또는 다른 칩렛은 비용 효율적인 양으로 미리 제조되어 필요에 따라 인벤토리(inventory)로부터 선택되어 조립될 수 있다. 이들 실시예 중 일부에서, 상호 연결 기판(210)은 특정 애플리케이션에 의해 요구되는 콜드 스페어 허용을 제공하기 위해 새로운 애플리케이션을 위한 맞춤형 제조를 필요로 하는 유일한 소자이다.
이에 의해 개시된 방법은 필요한 양이 보통이거나 적은 경우에도 다중 파워존을 갖는 MCM-HIC가 비용 효율적인 방식으로 특정 애플리케이션을 위해 용이하고 유연하게 구성되고 제조될 수 있게 한다.
실시예에서, 코어 IC(202, 206) 및 칩렛(204, 208, 222) 중 적어도 하나는 그 상단 표면에 제공되고 패키지에 반전 장착되도록 구성된 연결 포인트를 갖는 "플립-칩(flip-chip)"이다. 실시예에서, 코어 IC(들)(202, 206) 및/또는 칩렛(204, 208, 222) 중 적어도 하나는 방사선 경화되고, 그리고/또는 주변 밀봉 링 및 덮개는 컴포넌트를 방사선으로부터 둘러싸고 보호하도록 구성된다. 다양한 실시예는 정전기 방전(electrostatic discharge, ESD) 완화를 포함한다.
현재 개시된 MCM-HIC는 때때로 여기에서 코어 IC(들)(202, 206), 칩렛(들)(204, 208, 222) 및 다른 컴포넌트(212)가 장착되는 "공동(cavity)" 또는 "구획"을 갖는 "패키지"인 것으로 설명되지만, 다른 장착 구성은 "글로브 탑(glob top)" 캡슐화 구성은 물론 노출된 다이가 있는 장착 표면을 제공하는 평평한 상호 연결 기판을 갖는 패키지와 같이 주변 밀봉 링 또는 덮개를 포함하지 않는 구성을 포함하여 본 개시의 범위 내에 포함된다. 즉, 여기서 컴포넌트는 주변 밀봉 링이 있거나 없는 에폭시와 같은 보호 재료로 덮여 있다. 복수의 구획, 예를 들어 하나 이상의 파워존을 위한 별도의 구획을 갖는 실시예는 또한 본 개시의 범위 내에 포함된다.
더욱이, 개시된 MCM-HIC는 하부 회로 기판 또는 배선 기판에 연결하도록 구성된 상호 연결 기판의 바닥 표면 또는 패키지 바닥에 기둥, 핀 또는 패드를 갖는 것으로 여기에서 설명되지만, 다른 유형의 I/O 연결은 유선 단일 또는 다중 핀 커넥터에서 종단되는 장치로부터 연장되는 케이블과 같은 본 개시의 범위 내에 포함된다.
본 개시의 실시예에 대한 전술한 설명은 예시 및 설명의 목적으로 제공되었다. 이러한 개시의 각각 그리고 모든 페이지와 그 안의 모든 내용은 아무리 특성화되거나, 식별되거나, 또는 번호가 매겨져 있더라도, 출원 내의 형태나 배치에 관계없이 모든 목적을 위해 본 출원의 실질적인 부분으로 간주된다. 본 명세서는 개시된 정확한 형태로 본 개시를 완전하거나 제한하도록 의도되지 않는다. 본 개시에 비추어 많은 수정 및 변형이 가능하다.
본 출원이 제한된 수의 형태로 도시되어 있지만, 개시의 범위는 이러한 형태에만 제한되지 않고, 그 정신을 벗어나지 않는 한 다양한 변경 및 수정이 가능하다. 본 명세서에서 제시된 개시는 본 개시의 범위 내에 속하는 특징들의 모든 가능한 조합을 명시적으로 개시하지 않는다. 다양한 실시예에 대해 본 명세서에 개시된 특징은 일반적으로 본 개시의 범위를 벗어나지 않고 자기 모순적이지 않은 임의의 조합으로 상호 교환되고 조합될 수 있다. 특히, 종속항이 서로 논리적으로 양립할 수 없는 경우를 제외하고, 아래 종속항에서 제시된 제한은 본 개시의 범위를 벗어나지 않고 임의의 수 및 임의의 순서로 대응하는 독립항과 결합될 수 있다.

Claims (23)

  1. 콜드 스페어 컴플라이언트(cold spare compliant)가 아닌 복수의 회로를 포함하는 장치의 콜드 스페어를 지원하도록 구성된 멀티칩 모듈 하이브리드 집적 회로(multi-chip module hybrid integrated circuit, MCM-HIC)로서,
    복수의 파워존(power zone)으로 분할된 상호 연결 기판 ― 상기 복수의 파워존은 제1 파워존 및 제2 파워존을 포함하고, 전력은 상기 제2 파워존과 독립적으로 상기 제1 파워존에 인가되고 상기 제1 파워존으로부터 회수될 수 있음 ―;
    상기 기판 상에 설치된 적어도 하나의 코어 IC; 및
    상기 제1 파워존 상에 적어도 부분적으로, 상기 기판 상에 설치된 적어도 하나의 콜드 스페어 칩렛(chiplet) ― 상기 콜드 스페어 칩렛은 완전히 전력이 공급되지 않은 경우, 정의된 임피던스, 전압 및/또는 로직 레벨을 그의 입력 또는 출력 신호 라인 중 적어도 하나로 제공하도록 구성됨 ―
    을 포함하며,
    이로써 전력이 상기 제1 파워존으로부터 회수되고, 결과적으로 상기 적어도 하나의 콜드 스페어 칩렛으로부터 적어도 부분적으로 회수되는 경우, 복수의 회로 중 적어도 부분적으로 전력이 공급되지 않는 모든 회로는 상기 적어도 하나의 콜드 스페어 칩렛에 의해 손상으로부터 보호되는 동시에, 또한 상기 적어도 하나의 콜드 스페어 칩렛에 의해, 복수의 회로 중 작동을 유지하고 있는 임의의 다른 회로의 작동을 방해하는 것을 방지하는,
    멀티칩 모듈 하이브리드 집적 회로.
  2. 제1항에 있어서,
    상기 제1 파워존 및 상기 제2 파워존은 인접하고, 상기 콜드 스페어 칩렛 중 적어도 하나는 상기 제1 파워존과 상기 제2 파워존 사이의 경계를 가로질러 연장되고 상기 제1 파워존 및 상기 제2 파워존 둘 다에서 전력을 인입하도록 설치되는,
    멀티칩 모듈 하이브리드 집적 회로.
  3. 제1항에 있어서,
    상기 적어도 하나의 코어 IC는 상기 제1 파워존 상에 설치된 제1 코어 IC 및 상기 제2 파워존 상에 설치된 제2 코어 IC를 포함하는,
    멀티칩 모듈 하이브리드 집적 회로.
  4. 제3항에 있어서,
    상기 제1 파워존 및 상기 제2 파워존 각각에 대해, 상기 제1 코어 IC 및 상기 제2 코어 IC와 호환되는 전압 및/또는 전류로 전력이 인가될 수 있는,
    멀티칩 모듈 하이브리드 집적 회로.
  5. 제3항에 있어서,
    상기 제1 코어 IC와 상기 제2 코어 IC 사이의 상호 연결은 상기 제1 코어 IC와 상기 제2 코어 IC 사이에 상호 운영성을 가능하게 하는 적어도 하나의 중재 칩렛에 의해 중재되는,
    멀티칩 모듈 하이브리드 집적 회로.
  6. 제5항에 있어서,
    상기 적어도 하나의 중재 칩렛은 상기 제1 코어 IC와 상기 제2 코어 IC 사이에 전송되는 신호의 임피던스, 전압 및 전류 상호 호환성 중 적어도 하나를 제공하는,
    멀티칩 모듈 하이브리드 집적 회로.
  7. 제6항에 있어서,
    상기 중재 칩렛은 콜드 스페어 칩렛 중 하나이므로, 중재 콜드 스페어 칩렛이고,
    전력이 상기 제1 파워존으로부터, 그리고 결과적으로 상기 제1 코어 IC로부터 및 상기 중재 콜드 스페어 칩렛으로부터 적어도 부분적으로 회수되는 경우, 상기 제2 파워존 및 제2 코어 IC가 전력 공급이 유지되는 동안, 상기 제1 코어 IC가 상기 제2 코어 IC에 의해 손상되지 않도록 보호되고, 상기 제2 코어 IC의 작동이 전력이 공급되지 않은 제1 코어 IC에 의해 방해받지 않는,
    멀티칩 모듈 하이브리드 집적 회로.
  8. 제7항에 있어서,
    상기 중재 콜드 스페어 칩렛은 상기 제1 파워존과 상기 제2 파워존 사이의 경계를 가로질러 연장되고 상기 제1 파워존과 상기 제2 파워존 둘 다로부터 전력을 인입하도록 설치되며, 전력이 상기 제1 파워존으로부터 회수되는 경우,
    전력은 또한 상기 중재 콜드 스페어 칩렛으로부터 적어도 부분적으로 회수되고,
    상기 중재 콜드 스페어 칩렛은 상기 제2 코어 IC에게 지정된 전압 및/또는 로직 레벨을 제공하는,
    멀티칩 모듈 하이브리드 집적 회로.
  9. 제1항에 있어서,
    외부 신호 라인의 그룹은 상기 기판 상에 설치된 인터페이스 칩렛과 복수의 회로 중 외부 회로 사이의 상호 연결을 제공하며, 상기 외부 신호 라인의 그룹은 상기 외부 회로와 상기 코어 IC 사이에 신호를 전송하도록 구성되는,
    멀티칩 모듈 하이브리드 집적 회로.
  10. 제9항에 있어서,
    상기 인터페이스 칩렛은 상기 외부 회로와 상기 코어 IC 사이에 전송되는 신호에 임피던스, 전압 및/또는 전류 상호 운용성 중 적어도 하나를 제공하는,
    멀티칩 모듈 하이브리드 집적 회로.
  11. 제9항에 있어서,
    상기 외부 회로는 콜드 스페어 컴플라이언트가 아니고,
    상기 인터페이스 칩렛은 상기 콜드 스페어 칩렛 중 하나이므로, 인터페이스 콜드 스페어 칩렛이고, 상기 인터페이스 콜드 스페어 칩렛은 상기 제1 파워존 상에 적어도 부분적으로 설치되며,
    전력이 상기 제1 파워존으로부터 회수되는 경우,
    전력은 또한 상기 인터페이스 콜드 스페어 칩렛으로부터 적어도 부분적으로 회수되고,
    전력은 또한 상기 외부 회로를 손상시키지 않고 그리고 상기 MCM-HIC 상에 설치된 상기 코어 IC 중 어느 것의 작동을 방해하지 않고 상기 외부 회로로부터 회수될 수 있는,
    멀티칩 모듈 하이브리드 집적 회로.
  12. 제11항에 있어서,
    상기 인터페이스 콜드 스페어 칩렛은 상기 제1 파워존과 상기 제2 파워존 사이의 경계를 가로질러 연장되고 상기 제1 파워존과 상기 제2 파워존 둘 다로부터 전력을 인입하도록 설치되며,
    상기 제2 파워존 상에 제1 코어 IC가 설치되고,
    전력이 상기 제1 파워존으로부터 회수되는 경우, 상기 인터페이스 콜드 스페어 칩렛이 상기 외부 회로에게 정의된 임피던스를 제공하는 동시에, 상기 제1 코어 IC에게 적어도 하나의 지정된 전압 및/또는 로직 레벨을 제공하도록, 전력이 또한 상기 인터페이스 콜드 스페어 칩렛으로부터 부분적으로 회수되는,
    멀티칩 모듈 하이브리드 집적 회로.
  13. 제1항에 있어서,
    상기 제1 파워존은 복수의 독립적으로 제어되는 전력 회로를 포함하고,
    전력은 결정된 시퀀스에 따라 복수의 전력 회로에 전력을 회수하고 인가함으로써 제어기의 제어하에 상기 제1 파워존에 선택적으로 회수되고 인가될 수 있는,
    멀티칩 모듈 하이브리드 집적 회로.
  14. 제1항에 있어서,
    상기 MCM-HIC는 전체 장치 콜드 스페어 컴플라이언트인,
    멀티칩 모듈 하이브리드 집적 회로.
  15. 제1항에 있어서,
    상기 코어 IC 중 적어도 하나는 VLSI IC인,
    멀티칩 모듈 하이브리드 집적 회로.
  16. 제1항에 있어서,
    상기 기판은 적어도 5개의 파워존으로 분할되는,
    멀티칩 모듈 하이브리드 집적 회로.
  17. 제1항에 있어서,
    상기 기판은 적어도 10개의 파워존으로 분할되는,
    멀티칩 모듈 하이브리드 집적 회로.
  18. 제1항에 있어서,
    상기 MCM-HIC는, 상기 기판 상에 설치된, 콜드 스페어 칩렛이 아니고 수동 컴포넌트인 칩렛 중 적어도 하나
    를 더 포함하는, 멀티칩 모듈 하이브리드 집적 회로.
  19. 콜드 스페어 컴플라이언트가 아닌 복수의 회로를 포함하는 장치에게 콜드 스페어 지원을 제공하는 방법으로서,
    상기 복수의 회로 중 적어도 하나의 코어 IC를 선택하는 단계;
    제1 파워존 및 제2 파워존을 포함하는 복수의 파워존을 갖는 상호 연결 기판을 선택하는 단계;
    적어도 하나의 콜드 스페어 칩렛을 선택하는 단계 ― 상기 콜드 스페어 칩렛은 완전히 전력이 공급되지 않은 경우, 정의된 임피던스, 전압 및/또는 로직 레벨을 그의 입력 또는 출력 신호 라인 중 적어도 하나로 제공하도록 구성됨 ―;
    상기 상호 연결 기판 상에 상기 코어 IC를 설치하는 단계;
    상기 제1 파워존 상에 적어도 부분적으로, 상기 상호 연결 기판 상에 상기 적어도 하나의 콜드 스페어 칩렛을 설치하는 단계; 및
    전력이 상기 제1 파워존으로부터 회수되고, 결과적으로 상기 적어도 하나의 콜드 스페어 칩렛으로부터 적어도 부분적으로 회수되는 경우, 복수의 회로 중 적어도 부분적으로 전력이 공급되지 않는 모든 회로는 상기 적어도 하나의 콜드 스페어 칩렛에 의해 손상으로부터 보호되는 동시에, 또한 상기 적어도 하나의 콜드 스페어 칩렛에 의해, 복수의 회로 중 작동을 유지하고 있는 임의의 다른 회로의 작동을 방해하는 것을 방지하도록, 전력이 상기 제2 파워존과 독립적으로 상기 제1 파워존에 인가되고 상기 제1 파워존으로부터 회수될 수 있도록 상기 제1 파워존을 구성하는 단계
    를 포함하는 콜드 스페어 지원을 제공하는 방법.
  20. 제19항에 있어서,
    상기 적어도 하나의 콜드 스페어 칩렛을 선택하는 단계는 미리 제조된 콜드 스페어 칩렛의 그룹 중에서 적어도 하나의 칩렛을 선택하는 단계
    를 포함하는, 콜드 스페어 지원을 제공하는 방법.
  21. 제19항에 있어서,
    상기 적어도 하나의 콜드 스페어 칩렛을 선택하는 단계는 콜드 스페어 칩렛을 설계하고 제조하는 단계
    를 포함하는, 콜드 스페어 지원을 제공하는 방법.
  22. 제19항에 있어서,
    상기 기판을 선택하는 단계는 미리 제조된 기판의 그룹 중에서 상기 기판을 선택하는 단계
    를 포함하는, 콜드 스페어 지원을 제공하는 방법.
  23. 제19항에 있어서,
    상기 기판을 선택하는 단계는 상기 기판을 설계하고 제조하는 단계
    를 포함하는, 콜드 스페어 지원을 제공하는 방법.
KR1020217041305A 2019-05-24 2020-05-19 콜드 스페어 지원을 제공하는 다중 파워존을 구비한 다중 칩 모듈 하이브리드 집적 회로 KR102447242B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/422,072 US10854586B1 (en) 2019-05-24 2019-05-24 Multi-chip module hybrid integrated circuit with multiple power zones that provide cold spare support
US16/422,072 2019-05-24
PCT/US2020/033592 WO2020242826A1 (en) 2019-05-24 2020-05-19 Multi-chip module hybrid integrated circuit with multiple power zones that provide cold spare support

Publications (2)

Publication Number Publication Date
KR20220003110A KR20220003110A (ko) 2022-01-07
KR102447242B1 true KR102447242B1 (ko) 2022-09-26

Family

ID=73456187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217041305A KR102447242B1 (ko) 2019-05-24 2020-05-19 콜드 스페어 지원을 제공하는 다중 파워존을 구비한 다중 칩 모듈 하이브리드 집적 회로

Country Status (6)

Country Link
US (1) US10854586B1 (ko)
EP (1) EP3977510A4 (ko)
JP (1) JP7159489B2 (ko)
KR (1) KR102447242B1 (ko)
SG (1) SG11202112760XA (ko)
WO (1) WO2020242826A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240069075A1 (en) * 2021-01-06 2024-02-29 Intel Corporation Device, method and system to sense voltages at sample points of respective interconnect structures
US11342915B1 (en) 2021-02-11 2022-05-24 Bae Systems Information And Electronic Systems Integration Inc. Cold spare tolerant radiation hardened generic level shifter circuit
US11855043B1 (en) 2021-05-06 2023-12-26 Eliyan Corporation Complex system-in-package architectures leveraging high-bandwidth long-reach die-to-die connectivity over package substrates
US11960339B2 (en) * 2021-07-09 2024-04-16 Advanced Micro Devices, Inc. Multi-die stacked power delivery
US11842986B1 (en) 2021-11-25 2023-12-12 Eliyan Corporation Multi-chip module (MCM) with interface adapter circuitry
US11841815B1 (en) * 2021-12-31 2023-12-12 Eliyan Corporation Chiplet gearbox for low-cost multi-chip module applications

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4130892A (en) 1977-01-03 1978-12-19 Rockwell International Corporation Radiation hard memory cell and array thereof
NL8903033A (nl) 1989-12-11 1991-07-01 Philips Nv Alfa-straling ongevoelige 6 transistor cmos geheugencel.
US5117129A (en) * 1990-10-16 1992-05-26 International Business Machines Corporation Cmos off chip driver for fault tolerant cold sparing
US5438437A (en) 1991-10-17 1995-08-01 Konica Corporation Image forming apparatus with exposure, size, and position correction for pixels
US5629634A (en) * 1995-08-21 1997-05-13 International Business Machines Corporation Low-power, tristate, off-chip driver circuit
US5867039A (en) * 1996-05-17 1999-02-02 Honeywell Inc. CMOS output driver with p-channel substrate tracking for cold spare capability
KR100469798B1 (ko) * 1996-05-17 2005-05-25 하니웰 인코포레이티드 저온예비능력을추구하는p채널기판을구비한cmos출력구동기
US6111780A (en) 1998-06-05 2000-08-29 Lockheed Martin Corporation Radiation hardened six transistor random access memory and memory device
JP2002076143A (ja) 2000-08-31 2002-03-15 Mitsubishi Electric Corp 半導体装置
US20030020160A1 (en) 2001-07-25 2003-01-30 Deeney Jeffrey L. Semiconductor device die and package having improved heat dissipation capability
US6909659B2 (en) * 2001-08-30 2005-06-21 Micron Technology, Inc. Zero power chip standby mode
US6957353B2 (en) * 2001-10-31 2005-10-18 Hewlett-Packard Development Company, L.P. System and method for providing minimal power-consuming redundant computing hardware for distributed services
US7239177B2 (en) * 2004-06-09 2007-07-03 Bae Systems Information And Electronic Systems Integration Inc. High voltage tolerant off chip driver circuit
US7408410B2 (en) 2006-06-02 2008-08-05 Bae Systems Information And Electronic Systems Integration Inc. Apparatus for biasing a complementary metal-oxide semiconductor differential amplifier
US7673186B2 (en) 2006-06-07 2010-03-02 Maxwell Technologies, Inc. Apparatus and method for cold sparing in multi-board computer systems
US7468904B2 (en) 2007-02-23 2008-12-23 Bae Systems Information And Electronic Systems Integration Inc. Apparatus for hardening a static random access memory cell from single event upsets
US8189367B1 (en) 2007-02-23 2012-05-29 Bae Systems Information And Electronic Systems Integration Inc. Single event upset hardened static random access memory cell
US7999454B2 (en) 2008-08-14 2011-08-16 Global Oled Technology Llc OLED device with embedded chip driving
JP5516449B2 (ja) * 2011-02-14 2014-06-11 富士通セミコンダクター株式会社 出力回路、システム、及び出力回路の制御方法
US8587501B2 (en) 2011-02-17 2013-11-19 Global Oled Technology Llc Electroluminescent display device with optically communicating chiplets
US8975920B2 (en) 2011-08-12 2015-03-10 Bae Systems Information And Electronic Systems Integration Inc. Programmable transceiver circuit
US8778755B2 (en) 2012-07-12 2014-07-15 Bae Systems Information And Electronic Systems Integration Inc. Method for fabricating a metal-insulator-metal capacitor
US20180102776A1 (en) * 2016-10-07 2018-04-12 Altera Corporation Methods and apparatus for managing application-specific power gating on multichip packages
US10135443B1 (en) * 2017-08-03 2018-11-20 Bae Systems Information And Electronic Systems Integration Inc. Extended voltage range coldspare tolerant off chip driver
US10685947B2 (en) 2018-01-12 2020-06-16 Intel Corporation Distributed semiconductor die and package architecture
US10700046B2 (en) 2018-08-07 2020-06-30 Bae Systems Information And Electronic Systems Integration Inc. Multi-chip hybrid system-in-package for providing interoperability and other enhanced features to high complexity integrated circuits

Also Published As

Publication number Publication date
SG11202112760XA (en) 2021-12-30
JP7159489B2 (ja) 2022-10-24
WO2020242826A1 (en) 2020-12-03
JP2022525692A (ja) 2022-05-18
EP3977510A4 (en) 2023-07-19
EP3977510A1 (en) 2022-04-06
US20200373286A1 (en) 2020-11-26
US10854586B1 (en) 2020-12-01
KR20220003110A (ko) 2022-01-07

Similar Documents

Publication Publication Date Title
KR102447242B1 (ko) 콜드 스페어 지원을 제공하는 다중 파워존을 구비한 다중 칩 모듈 하이브리드 집적 회로
EP3373332B1 (en) Embedded multi-die interconnect bridge with improved power delivery
US10700046B2 (en) Multi-chip hybrid system-in-package for providing interoperability and other enhanced features to high complexity integrated circuits
US7772708B2 (en) Stacking integrated circuit dies
JP4078332B2 (ja) 集積回路の相互接続方法
US8324725B2 (en) Stacked die module
CN110085570B (zh) 可编程中介层电路系统
KR102258101B1 (ko) 패키지 온 패키지와 이를 포함하는 모바일 컴퓨팅 장치
TW201944574A (zh) 用於實施可擴充系統之系統及方法
US6991947B1 (en) Hybrid semiconductor circuit with programmable intraconnectivity
US4922377A (en) Module and a substrate for the module
JPH08504060A (ja) Ｉｃマイクロプロセッサ用で、構造的にｉｃマイクロプロセッサに組み合わされたｉｃメモリー積層を含むモジュール
JP6058336B2 (ja) 半導体装置
KR20180064734A (ko) 반도체 메모리 장치 및 이를 구비하는 메모리 모듈
US5895978A (en) High density signal multiplexing interposer
CN116998013A (zh) 支持高效裸片到裸片布线的密封环设计
US20090294977A1 (en) Semiconductor die and bond pad arrangement method thereof
JP4264640B2 (ja) 半導体装置の製造方法
EP2965236B1 (en) Integrated circuit floorplan for compact clock distribution
JPH0239101B2 (ko)
US20070222086A1 (en) On-die bond wires system and method for enhancing routability of a redistribution layer
US7429794B2 (en) Multi-chip packaged integrated circuit device for transmitting signals from one chip to another chip
CN115810625A (zh) 非集计网格和l4高速缓存
JP2013089704A (ja) 半導体装置
JPH1167954A (ja) 半導体装置

Legal Events

Date Code Title Description
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant