KR102443825B1 - 전력 공급 생성기 및 그 동작 방법 - Google Patents

Abstract

디바이스는 전압 조정기 회로, 전력 스위치 회로, 및 제어 회로를 포함한다. 전압 조정기 회로는 출력 단자에서 출력 전압을 생성한다. 전력 스위치 회로는 전압 조정기 회로에 결합된다. 제어 회로는 제1 제어 신호를 수신하고, 제1 시간과, 제1 시간보다 늦은 제2 시간 사이에서 점진적으로 감소하는 제1 부분을 포함하는 제2 제어 신호를 생성한다. 전압 조정기 회로가 턴 오프되고 제1 제어 신호의 논리 상태가 제1 시간에서 변경될 때, 전력 스위치 회로는 제2 제어 신호에 응답하여, 출력 전압을 조정하기 위해 제2 시간에서 턴 온된다.

Description

전력 공급 생성기 및 그 동작 방법{POWER SUPPLY GENERATOR AND OPERATION METHOD OF THE SAME}

본 출원은 2021년 1월 6일에 출원된 중국 출원 제202110014343.3호에 대한 우선권을 청구하며, 이 중국 출원의 전문은 참조로서 본 명세서 내에서 원용된다.

듀얼 모드 시스템, 예를 들어, 보안 디지털 카드 호스트 및 감소된 기가비트 미디어 독립 인터페이스(reduced gigabit media-independent interface; RGMII)에서, 입력 출력 버퍼는 3.3V 및 1.8V와 같은, 두 개의 상이한 전압들로 동작하는 전력 모드들을 지원할 것을 필요로 한다. 일부 접근법들에서는, 회로의 안전성을 보장하기 위해 중간 바이어스 공급이 이용된다. 그러나, 동작 모드들 간의 스위칭 동안, 스파이크 전류의 발생은 전력 공급 생성기의 신뢰성에 영향을 미친다.

일부 실시예들에서, 디바이스는 전압 조정기 회로, 전력 스위치 회로, 및 제어 회로를 포함한다. 전압 조정기 회로는 출력 단자에서 출력 전압을 생성한다. 전력 스위치 회로는 전압 조정기 회로에 결합된다. 제어 회로는 제1 제어 신호를 수신하고, 제1 시간과, 제1 시간보다 늦은 제2 시간 사이에서 점진적으로 감소하는 제1 부분을 포함하는 제2 제어 신호를 생성한다. 전압 조정기 회로가 턴 오프되고 제1 제어 신호의 논리 상태가 제1 시간에서 변경되면, 전력 스위치 회로는 제2 제어 신호에 응답하여, 제2 시간에서의 출력 전압을 조정하기 위해 제2 시간에서 턴 온된다. 일부 실시예들에서, 제어 회로는 저항성 유닛과 용량성 유닛을 포함한다. 저항성 유닛은 제1 제어 신호를 수신하기 위한 제1 단자와, 제2 제어 신호를 출력하기 위한 제2 단자를 갖는다. 용량성 유닛은 저항성 유닛의 제2 단자와 전압 단자 사이에 결합된다. 전력 스위치 회로는 저항성 유닛의 제2 단자에서 저항성 유닛과 용량성 유닛에 결합된다. 일부 실시예들에서, 전력 스위치 회로는 출력 단자와 제1 전압 단자 사이에서 서로 직렬로 결합된 다수의 P형 트랜지스터들을 포함한다. 제어 회로는 저항성 유닛과 용량성 유닛을 포함한다. 저항성 유닛은, 제1 제어 신호에 응답하여, 제2 제어 신호를 P형 트랜지스터들의 게이트들에 전송한다. 용량성 유닛은 P형 트랜지스터들의 게이트들과 제1 전압 단자와는 상이한 제2 전압 단자 사이에 결합된다. 일부 실시예들에서, 전력 스위치 회로는 다중 스위칭 회로들을 포함한다. 스위칭 회로들 각각은 직렬로 결합된 다수의 트랜지스터들을 포함한다. 스위칭 회로들은 출력 단자와 전압 단자 사이에서 서로 병렬로 결합된다. 스위칭 회로들 중 하나의 스위칭 회로 내의 트랜지스터들은 제2 제어 신호에 응답하여 턴 온된다. 일부 실시예들에서, 디바이스는 다수의 인버터들을 더 포함한다. 인버터들 각각은, 출력 전압에 기초하여, 제3 제어 신호를 생성하여 상기 스위칭 회로들 내의 나머지 다른 스위칭 회로들 중 하나 내에 포함된 트랜지스터들을 턴 온시킨다. 인버터들의 문턱 전압들은 서로 상이하다. 일부 실시예들에서, 디바이스는 검출 회로를 더 포함한다. 검출 회로는 출력 전압에 따라, 다수의 제3 제어 신호들을 생성하여 상기 스위칭 회로들 중 나머지 다른 스위칭 회로들을 턴 온시킨다. 일부 실시예들에서, 검출 회로는 제1 슈미트 트리거 인버터 및 제2 슈미트 트리거 인버터를 포함한다. 제1 슈미트 트리거 인버터는 출력 전압이 제1 전압 레벨을 갖는 것에 응답하여, 제3 제어 신호들 중 제1 신호를 생성하여 상기 스위칭 회로들 내의 나머지 다른 스위칭 회로들 중 제1 회로를 턴 온시킨다. 제2 슈미트 트리거 인버터는 출력 전압이 제1 전압 레벨과는 상이한 제2 전압 레벨을 갖는 것에 응답하여, 제3 제어 신호들 중 제2 신호를 생성하여 상기 스위칭 회로들 내의 나머지 다른 스위칭 회로들 중 제2 회로를 턴 온시킨다. 일부 실시예들에서, 전력 스위치 회로는 출력 단자와 전압 단자 사이에서 병렬로 서로 결합된 제1의 일련의 트랜지스터들과 제2의 일련의 트랜지스터들을 포함한다. 제1의 일련의 트랜지스터들은 제2 시간에서 제2 제어 신호에 응답하여, 턴 온되어, 출력 전압을 풀업시킨다. 디바이스는 검출 회로를 더 포함한다. 검출 회로는 풀업된 출력 전압을 검출하고, 제3 제어 신호를 생성하여 제2의 일련의 트랜지스터들을 턴 온시킨다. 일부 실시예들에서, 제어 회로는 저항성 유닛과 용량성 유닛을 포함한다. 저항성 유닛은 제1 제어 신호를 수신하기 위한 제1 단자와, 제2 제어 신호를 출력하기 위한 제2 단자를 갖는다. 용량성 유닛은 저항성 유닛의 제2 단자와 전압 단자 사이에 결합된다. 제2의 일련의 트랜지스터들의 게이트들은 저항성 유닛의 제2 단자에서 결합된다. 일부 실시예들에서, 전력 스위치 회로는 출력 단자와 공급 전압을 제공하는 전압 단자 사이에 결합된다. 제2 제어 신호는 제2 시간과 제3 시간 사이에서 점진적으로 감소하는 제2 부분을 더 포함하고, 제3 시간에서의 출력 전압의 전압 레벨은 공급 전압의 전압 레벨과 동일하다. 일부 실시예들에서, 제2 제어 신호는 제3 시간에서 접지 전압 레벨을 갖는다.

선택 회로, 전압 조정기 회로, 제1 스위칭 회로, 다수의 제2 스위칭 회로들, 및 검출 회로를 포함하는 디바이스가 또한 개시된다. 선택 회로는 상이한 논리 값들을 갖는 제1 제어 신호와 제2 제어 신호를 생성한다. 전압 조정기 회로는 제1 전압 단자와 제2 전압 단자 사이에 결합되고, 제1 제어 신호에 응답하여, 출력 단자에서 출력 신호를 생성한다. 제1 스위칭 회로와 다수의 제2 스위칭 회로들은 출력 단자와 제1 전압 단자 사이에서 병렬로 서로 결합된다. 제1 스위칭 회로는 제2 제어 신호에 응답하여, 제1 전압 단자에 의해 제공된 제1 전압을 출력 단자에 전송한다. 검출 회로는 출력 신호에 응답하여, 다수의 제3 제어 신호들을 생성하여 제2 스위칭 회로들을 턴 온시킨다. 일부 실시예들에서, 제2 스위칭 회로들 중 적어도 하나는 서로 직렬로 결합된 다수의 트랜지스터들을 포함한다. 트랜지스터들의 게이트들은 제3 제어 신호들을 수신하도록 구성된다. 일부 실시예들에서, 검출 회로는 제1 인버터와 제2 인버터를 포함한다. 제1 인버터는 제3 제어 신호들 중 제1 신호를 생성하여 제2 스위칭 회로들 중 제1 회로를 제1 시간에서 턴 온시킨다. 제2 인버터는 제3 제어 신호들 중 제2 신호를 생성하여 제2 스위칭 회로들 중, 제1 회로와는 상이한 제2 회로를, 제1 시간과는 상이한 제2 시간에서 턴 온시킨다. 일부 실시예들에서, 검출 회로는 다수의 인버터들을 포함한다. 인버터들 각각은 출력 신호에 기초하여, 제3 제어 신호들 중 하나를 생성하여 제2 스위칭 회로들 중 하나를 턴 온시킨다. 인버터들의 문턱 전압들은 서로 상이하다. 일부 실시예들에서, 인버터들은 슈미트 트리거 인버터들이고 제1 전압과 제2 전압으로 동작한다. 제1 전압이 제1 전압 레벨을 가질 때, 제2 전압은 제2 전압 단자에 의해 제공된다. 제1 전압이 제1 전압 레벨보다 큰 제2 전압 레벨을 갖는 경우, 제2 전압은 제1 전압 단자에 의해 제공된다.

아래의 동작들을 포함하는 방법이 또한 개시된다: 제1 전압 레벨을 갖는 출력 전압에 응답하여, 전력 공급 생성기의 천이 시간(transition time)에서 제1 제어 신호의 논리 상태를, 제1 논리 상태에서 제2 논리 상태로 변경시키는 동작; 저항성 유닛의 제1 단자에서, 제1 제어 신호와 연관된 제2 제어 신호를 수신하고, 저항성 유닛의 제2 단자에서, 제3 제어 신호를 생성하여 제3 제어 신호에 따라 적어도 하나의 제1 트랜지스터의 게이트 전압을 풀다운시키는 동작 - 저항성 유닛의 제2 단자에 용량성 유닛이 결합되어 있음 -; 및 적어도 하나의 제1 트랜지스터에 의해, 적어도 하나의 제1 트랜지스터의 턴 온 시간에서 제1 전압 레벨과는 상이한 제2 전압 레벨을 갖도록 출력 전압을 풀업시키는 동작. 일부 실시예들에서, 방법은 제2 전압 레벨보다 작은 제3 전압 레벨을 갖는 출력 전압이 검출 회로에 피드백된 것에 응답하여, 검출 회로에 의해, 제4 제어 신호를 생성하여 적어도 하나의 제1 트랜지스터와 병렬로 결합된 적어도 하나의 제2 트랜지스터를 턴 온시키는 동작을 더 포함한다. 일부 실시예들에서, 방법은 제2 전압 레벨과 제3 전압 레벨 사이의 제4 전압 레벨을 갖는 출력 전압에 응답하여, 검출 회로에 의해, 제5 제어 신호를 생성하여 적어도 하나의 제1 트랜지스터 및 적어도 하나의 제2 트랜지스터와 병렬로 결합된 적어도 하나의 제3 트랜지스터를 턴 온시키는 동작을 더 포함한다. 제4 제어 신호와 제5 제어 신호의 논리 상태들은 출력 전압에 대응하는 논리 상태와는 상이하다. 일부 실시예들에서, 방법은 검출 회로에 의해, 출력 전압을 검출하여 다수의 제4 제어 신호들을 생성하는 동작; 및 제4 제어 신호들 중 제1 신호에 응답하여, 적어도 하나의 제1 트랜지스터와 병렬로 결합된, 다수의 스위칭 회로들 중의 제1 회로를 턴 온시키고, 제4 제어 신호들 중 나머지 다른 신호들에 응답하여, 스위칭 회로들 중 나머지 다른 스위칭 회로들을 턴 오프시키는 동작을 더 포함한다.

후술하는 바와 같이, 전력 공급 생성기는 제어 회로들을 포함하고, 이 제어 회로들에 의해, 전력 공급 생성기의 천이 시간과 내부에 있는 전력 스위치 회로의 턴 온 시간 사이에 시간 차이가 제공되고, 이는 전력 스위치 회로를 천천히 턴 온시키게 한다. 따라서, 전력 스위치 회로가 턴 온될 때에 발생하는 스파이크 전류가 크게 감소한다.

본 발명개시의 양태들은 첨부 도면들과 함께 읽혀질 때 아래의 상세한 설명으로부터 최상으로 이해된다. 본 산업계에서의 표준적인 관행에 따라, 다양한 피처들은 실척도로 작도되지 않았음을 유념한다. 실제로, 다양한 피처들의 치수는 설명의 명료함을 위해 임의적으로 증가되거나 또는 감소될 수 있다.
도 1은 일부 실시예들에 따른, 전력 공급 생성기의 개략도이다.
도 2는 다양한 실시예들에 따른, 도 1에서의 것에 대응하는 전력 공급 생성기의 상세한 개략도이다.
도 3a는 다양한 실시예들에 따른, 도 1의 전력 공급 생성기에서의 공급 전압 및 출력 전압의 개략적인 파형도이다.
도 3b는 다양한 실시예들에 따른, 도 1의 전력 공급 생성기에서의 제어 신호의 개략적인 파형도이다.
도 3c는 다양한 실시예들에 따른, 도 1의 전력 공급 생성기에서의 스파이크 전류의 개략적인 파형도이다.
도 4는 다른 실시예에 따른, 도 1에서의 것에 대응하는 전력 공급 생성기의 상세한 개략도이다.
도 5a는 다양한 실시예들에 따른, 도 4의 전력 공급 생성기에서의 공급 전압 및 출력 전압의 개략적인 파형도이다.
도 5b는 다양한 실시예들에 따른, 도 4의 전력 공급 생성기에서의 제어 신호들의 개략적인 파형도이다.
도 5c는 다양한 실시예들에 따른, 도 4의 전력 공급 생성기에서의 스파이크 전류의 개략적인 파형도이다.
도 6은 일부 실시예들에 따른, 도 4에서의 것에 대응하는 검출 회로의 상세한 개략도이다.
도 7은 다른 실시예에 따른, 도 4에서의 것에 대응하는 검출 회로의 상세한 개략도이다.
도 8은 다른 실시예에 따른, 도 1에서의 것에 대응하는 전력 공급 생성기의 상세한 개략도이다.
도 9a는 일부 실시예들에 따른, 도 2에서의 것에 대응하는 전력 스위치 회로의 레이아웃도이다.
도 9b는 일부 실시예들에 따른, 도 4에서의 것에 대응하는 전력 스위치 회로의 레이아웃도이다.
도 10은 일부 실시예들에 따른, 전력 공급 생성기를 동작시키는 방법의 흐름도이다.

아래의 발명개시는 제공되는 본 발명내용의 여러 특징들을 구현하기 위한 많은 여러 실시예들 또는 예시들을 제공한다. 본 발명개시를 단순화하기 위해 컴포넌트 및 장치의 특정예들이 아래에서 설명된다. 물론, 이것들은 단지 예시들에 불과하며, 이것들로 한정시키고자 의도한 것은 아니다. 예를 들어, 이후의 상세설명에서 제2 피처 상에서의 또는 그 위에서의 제1 피처의 형성은 제1 및 제2 피처들이 직접적으로 접촉하여 형성되는 실시예들을 포함할 수 있으며, 또한 제1 및 제2 피처들이 직접적으로 접촉하지 않을 수 있도록 추가적인 피처들이 제1 및 제2 피처들 사이에서 형성될 수 있는 실시예들을 포함할 수 있다. 또한, 본 발명개시는 다양한 예시들에서 참조 숫자들 및/또는 문자들을 반복할 수 있다. 이러한 반복은 간략화 및 명료화를 목적으로 한 것이며, 그러한 반복 자체는 개시된 다양한 실시예들 및/또는 구성들 간의 관계에 영향을 주는 것은 아니다.

일반적으로, 본 명세서에서 이용되는 용어들은 본 업계에서와 이들 각각의 용어가 이용되는 특수한 환경에서 각자의 통상적인 의미들을 갖는다. 본 명세서에서 논의된 임의의 용어들의 예시들을 비롯하여, 본 명세서에서의 예시들의 이용은 단지 일례에 불과하며, 본 발명개시 또는 임의의 예시화된 용어의 범위와 의미를 어떠한 방식으로든지 제한시키지는 않는다. 마찬가지로, 본 발명개시는 본 명세서에서 주어진 다양한 실시예들로 제한되지 않는다.

본 명세서에서 사용되는, "구성한다", "포함한다", "갖는다", "함유한다", "수반한다" 등의 용어들은 개방적 형태, 즉 비제한적 포함을 의미하는 것임을 이해해야 한다.

본 명세서 전반에 걸친 "하나의 실시예", "실시예", 또는 "일부 실시예들"에 대한 언급은 해당 실시예와 관련하여 기술된 특정한 특징, 구조, 구현, 또는 특성이 본 발명개시의 적어도 하나의 실시예 내에 포함된다는 것을 의미한다. 따라서, 본 명세서 전반에 걸쳐 다양한 위치들에서의 "하나의 실시예에서" 또는 "실시예에서" 또는 "일부 실시예들에서"의 어구들의 이용은 모두 반드시 동일한 실시예를 언급하는 것만은 아니다. 더 나아가, 특정한 특징들, 구조들, 구현, 또는 특성들은 하나 이상의 실시예들에서 임의의 적절한 방식으로 결합될 수 있다.

또한, 도면들에서 도시된 하나의 엘리먼트 또는 피처에 대한 다른 엘리먼트(들) 또는 피처(들)의 관계를 설명하기 위해 "아래", "밑", "보다 낮은", "위", "보다 위" 등과 같은 공간 상대적 용어들이 설명의 용이성을 위해 여기서 이용될 수 있다. 공간 상대적 용어들은 도면들에서 도시된 배향에 더하여 이용중에 있거나 또는 동작중에 있는 디바이스의 상이한 배향들을 망라하도록 의도된 것이다. 장치는 이와달리 배향될 수 있고(90° 회전되거나 또는 다른 배향으로 회전됨), 이에 따라 여기서 이용되는 공간 상대적 기술어들이 이와 똑같이 해석될 수 있다. 본 명세서에서 이용되는, "및/또는"의 용어는 나열된 연관 항목들 중의 하나 이상의 항목들의 모든 조합들과 임의의 조합들을 포함한다.

본 명세서에서 사용되는 "거의", "약", "대략" 또는 "실질적으로"는 일반적으로 주어진 값 또는 범위의 임의의 대략적인 값을 지칭하며, 이는 관련된 다양한 기술들에 따라 변하고, 그 범위는, 그러한 모든 변형들 및 유사한 구조들을 망라하도록, 관련 기술 분야의 당업자에 의해 이해되는 가장 넓은 해석에 따라야 한다. 일부 실시예들에서, 이는 일반적으로 주어진 값 또는 범위의 20% 이내, 바람직하게는 10% 이내, 더욱 바람직하게는 5% 이내를 의미한다. 본 명세서에서 주어진 수치는 근사치이며, 이는 명시적으로 언급되지 않은 경우 용어 "거의", "약", "대략" 또는 "실질적으로"가 추론될 수 있는 것을 의미하거나 또는 다른 근사값들을 의미할 수 있다.

이제 도 1을 참조한다. 도 1은 일부 실시예들에 따른, 전력 공급 생성기(10)의 개략도이다. 도 1에서 도시된 바와 같이, 전력 공급 생성기(10)는 전압 조정기 회로(100), 전력 스위치 회로(200), 및 제어 회로(300)를 포함한다. 전압 조정기 회로(100)와 전력 스위치 회로(200)는 출력 단자(Z)에서 결합된다. 일부 실시예들에서, 전압 조정기 회로(100)와 전력 스위치 회로(200)는 출력 단자(Z)에서 출력 신호(VO)를 생성한다. 전력 스위치 회로(200)는 또한 제어 회로(300)에 결합된다. 일부 실시예들에서, 전력 스위치 회로(200)는 제어 회로(300)로부터의 제어 신호들에 응답하여 동작하거나 또는 제어 회로(300)와 협력하여 출력 신호(VO)를 생성한다.

이제 도 2를 참조한다. 도 2는 다양한 실시예들에 따른, 도 1에서의 것에 대응하는 전력 공급 생성기(10)의 상세한 개략도이다. 도 1의 실시예들과 관련하여, 이해의 용이를 위해, 도 2에서의 동일한 엘리먼트들에는 동일한 참조번호들이 지정된다.

일부 실시예들에서, 전력 공급 생성기(10)는 선택 회로(20)를 더 포함한다. 선택 회로(20)는 제어 신호(MS)에 응답하여, 상이한 논리 값들을 갖는 제어 신호들(MS1, MS2)을 생성하도록 구성된다. 예를 들어, 제어 신호(MS)가 논리 값 1을 가질 때(즉, 논리 상태가 하이임), 제어 신호(MS1)는 논리 값 1을 갖고, 제어 신호(MS2)는 논리 값 0(즉, 논리 상태가 로우임)을 갖는다. 마찬가지로, 제어 신호(MS)가 논리 값 0을 가질 때, 제어 신호(MS1)는 논리 값 1을 갖고, 제어 신호(MS2)는 논리 값 1을 갖는다.

일부 실시예들에서, 전력 공급 생성기(10)는 상이한 동작 전압들을 갖는 모드들을 갖는다. 예를 들어, 제1 전압 모드에서(즉, 오버 구동(overdrive) 조건 하에서), 공급 전압(VDDIN)은 예를 들어, 3.3V이다. 전압 조정기 회로(100)는 제어 신호(MS1)가 논리 값 0을 갖는 것에 응답하여 활성화되고 출력 신호(VO)를 출력하며; 한편, 전력 스위치 회로(200)는 회로를 보호하기 위해 제어 신호(MS2)가 논리 값 1을 갖는 것에 응답하여 턴 오프된다. 또한, 제2 전압 모드에서, 공급 전압(VDDIN)은 예를 들어 1.8V이다. 먼저, 전압 조정기 회로(100)는 제어 신호(MS1)가 논리 값 0을 갖는 것에 응답하여 활성화된 상태로 남고, 전력 스위치 회로(200)는 제어 신호(MS2)가 논리 값 1을 갖는 것에 응답하여 턴 오프된다. 그 후, 제어 신호(MS)의 논리 상태가 논리 값 0에서 논리 값 1로 변경되고, 제어 신호들(MS1, MS2)은 이에 대응하여 각각 논리 값 1과 논리 값 0을 갖는다. 따라서, 전압 조정기 회로(100)가 턴 오프되고 전력 스위치 회로(200)가 활성화되어 출력 신호(VO)를 출력한다. 전력 공급 생성기(10)의 동작들의 상세한 구성들은 다음 단락들에서 논의될 것이다. 상기에서 주어진 공급 전압(VDDIN)의 값들은 예시를 위한 것이며, 본 개시의 실시예들을 제한시키도록 구성되지 않는다. 당업자는 실제 실시에 기초하여 공급 전압(VDDIN)의 값을 조작할 수 있다.

도 2에서 도시된 바와 같이, 전압 조정기 회로(100)는 증폭기(110), 저항성 유닛들(121~124) 및 (P형) 트랜지스터들(131~132)을 포함한다. 연결 관계를 위해, 저항성 유닛들(121~124)은 공급 전압 단자(VDDIN)와 공급 전압 단자(VSS) 사이에 직렬로 결합된다. 공급 전압 단자(VDDIN)는 공급 전압(VDDIN)을 제공하는 것으로 언급되고, 공급 전압 단자(VSS)는 공급 전압(VSS)을 제공하는 것으로 언급된다. 저항성 유닛들(123~124)은 공급 전압 단자(VSS)와 출력 단자(Z) 사이에 직렬로 결합된다. 증폭기(110)의 입력 단자("＋"로 표시됨)는 저항성 유닛들(121~124) 사이의 노드로부터 기준 전압(Vref)을 수신하고, 증폭기(110)의 다른 입력 단자("－"로 표시됨)는 저항성 유닛들(123~124) 사이의 노드로부터 피드백 전압(Vfb)을 수신한다. 증폭기(110)는 공급 전압 단자(VDDIN)와 공급 전압 단자(VSS) 사이에 결합되고, 공급 전압들(VDDIN, VSS)에 의해 구동된다. 일부 실시예들에서, 증폭기(110)는 제어 신호(MS1)에 응답하여, 신호(Vd)를 트랜지스터(132)의 게이트에 출력한다. 트랜지스터들(131~132)은 공급 전압 단자(VDDIN)와 출력 단자(Z) 사이에 직렬로 결합된다. 트랜지스터(131)의 게이트는 출력 전압(Vmid)을 갖는 출력 신호(VO)를 수신한다. 보다 구체적으로, 트랜지스터(131)의 소스는 공급 전압 단자(VDDIN)에 결합되고, 트랜지스터(131)의 드레인은 트랜지스터(132)의 소스에 결합되고, 트랜지스터(132)의 드레인은 출력 단자(Z)에 결합되며, 전력 공급 생성기(10) 내에 포함된 용량성 유닛(C1)은 출력 단자(Z)와 공급 전압 단자(VSS) 사이에 결합된다.

일부 실시예들에서, 전압 조정기 회로(100)는 로우 드롭아웃 조정기(low dropout regulator)에 의해 구현되고, 증폭기(110)는 오류 증폭기에 의해 구현된다.

동작을 위해, 제어 신호(MS1)가 논리 값 0을 갖고 제어 신호(MS2)가 논리 값 1을 가질 때, 전압 조정기 회로(100)가 활성화되고 전력 스위치 회로(200)가 턴 오프된다. 증폭기(110)는 제어 신호(MS1)에 응답하여, 피드백 전압(Vfb)을 기준 전압(Vref)과 비교하였다. 피드백 전압(Vfb)과 기준 전압(Vref) 사이의 편차는 증폭기(110)에 의해 증폭되고 신호(Vd)가 출력된다. 신호(Vd)는 트랜지스터(132)의 게이트 전압을 제어하고, 또한 출력 신호(VO)와 그 출력 전압(Vmid)을 제어하고 안정화시킨다. 예를 들어, 출력 전압(Vmid)이 하강하는 경우, 기준 전압(Vref)과 피드백 전압(Vfb) 사이의 편차가 증가하고, 증폭기(110)는 신호(Vd)를 출력하여 트랜지스터(132)를 가로지르는 전압을 감소시키고, 이에 따라 출력 전압(Vmid)은 상승한다. 그럼에도 불구하고, 출력 전압(Vmid)이 요구되는 설정 값을 초과하면, 증폭기(110)는 신호(Vd)를 출력하여 트랜지스터(132)를 가로지르는 전압을 상승시키고, 이에 따라 출력 전압(Vmid)은 감소한다.

일부 실시예들에서, 제1 전압 모드(즉, 공급 전압(VDDIN)이 대략 3.3V임)에서, 전압 조정기 회로(100)가 전력 구동되어 출력 신호(VO)를 막 출력하기 시작할 때, 출력 전압(Vmid)이 공급 전압(VDDIN)의 절반(VDDIN/2)이 될 때까지 출력 신호(VO)는 충전된다. 그 후, 전압 조정기 회로(100)는 전압을 계속 조정한다. 일부 실시예들에서, 공급 전압(VDDIN)은 약 2.7V 내지 약 3.3V의 범위에 이르고, 출력 전압(Vmid)은 약 1.35V와 1.65V 사이의 범위에 이른다.

계속해서 도 2를 참조하면, 전력 스위치 회로(200)는 트랜지스터들(211~212)을 포함한다. 트랜지스터들(211~212)은 공급 전압 단자(VDDIN)와 출력 단자(Z) 사이에서 서로 직렬로 결합된다. 보다 구체적으로, 트랜지스터(211)의 소스는 공급 전압 단자(VDDIN)에 결합된다. 트랜지스터(211)의 드레인은 트랜지스터(212)의 소스에 결합된다. 트랜지스터(212)의 소스는 출력 단자(Z)에 결합된다. 트랜지스터들(211~212)의 게이트는 제어 회로(300)에 결합된다.

일부 실시예들에서, 트랜지스터들(211~212)은 P형 트랜지스터들이다. 다양한 실시예들에서, 트랜지스터들(211~212)은 금속 산화물 반도체 전계 효과 트랜지스터(metal oxide semiconductor field-effect transistor; MOSFET) 트랜지스터들이다.

제어 회로(300)는 저항성 유닛(311)과 용량성 유닛(C2)을 포함한다. 도 2에서 도시된 바와 같이, 저항 유닛(311)은 제어 신호(MS2)를 수신하도록 구성된 제1 단자를 가지며, 자신의 제2 단자로부터 제어 신호(MS2')를 출력한다. 용량성 유닛(C2)은 저항성 유닛(311)의 제2 단자와 공급 전압 단자(VSS) 사이에 결합된다. 트랜지스터들(211~212)의 게이트는 저항성 유닛(311)의 제2 단자에 결합된다. 달리 말하면, 전력 스위치 회로(200)는 저항성 유닛(311)의 제2 단자에서 용량성 유닛(C2)과 저항성 유닛(311)에 결합된다.

일부 실시예들에서, 저항성 유닛(311)은 백만 옴(MΩ)의 저항성 유닛에 의해 구현된다. 용량성 유닛(C2)은 피코 패러드(pF)의 용량성 유닛에 의해 구현된다. 용량성 유닛(C2)과 비교하여, 용량성 유닛(C1)은 마이크로 패러드(μF)의 용량성 유닛에 의해 구현된다.

전력 스위치 회로(200)와 제어 회로(300)의 동작의 상세한 구성들은 도 3a 내지 도 3c를 참조하여 논의될 것이다. 도 3a는 다양한 실시예들에 따른, 도 1의 전력 공급 생성기(10)에서의 공급 전압(VDDIN) 및 출력 전압(Vmid)의 개략적인 파형도이다. 도 3b는 다양한 실시예들에 따른, 도 1의 전력 공급 생성기(10)에서의 제어 신호(MS2')의 개략적인 파형도이다. 도 3c는 다양한 실시예들에 따른, 도 1의 전력 공급 생성기(10)에서의 스파이크 전류(Ir)의 개략적인 파형도이다.

도 2, 도 3a 및 도 3b를 참조한다. 제2 전압 모드(즉, 공급 전압(VDDIN)이 1.8V와 같음)에서, 도 3a에서 도시된 바와 같이, 공급 전압(VDDIN)은 점진적으로 증가하고 시간(T1)에서 약 1.8V에 도달한다. 전압 조정기 회로(100)가 활성화되어 출력 단자(Z)를 충전한다. 한편, 도 3b에서 도시된 바와 같이, 제어 신호(MS2')는 시간(T1)에서 약 1.8V(즉, 논리 값 1)이다. 따라서, 전력 스위치 회로(200) 내의 트랜지스터들(211~212)은 턴 오프된다.

시간(T2)에서, 출력 전압(Vmid)은 도 3a에서 도시된 바와 같이, 약 0.9V에서 안정화된다. 달리 말하면, 출력 전압(Vmid)은 공급 전압(VDDIN)의 절반(VDDIN/2)과 동일하다.

이어서, 시간(T3)에서, 제어 신호(MS)의 논리 상태가 논리 값 1로 변경되고, 전압 조정기 회로(100)는, 제어 신호(MS1)가 논리 값 1로 변경되고, 한편 제어 신호(MS2)가 이에 대응하여 논리 값 0으로 변경되는 것에 응답하여, 이에 따라 턴 오프된다. 이와 동시에, 도 3b에서 도시된 바와 같이, 제어 회로(300) 내의 저항성 유닛(311)과 용량성 유닛(C2)으로 인해, 제어 신호(MS2')의 전압 레벨은 시간(T3)과 시간(T4) 사이에서 점진적으로 감소하기 시작한다. 달리 말하면, 제어 회로(300)는 시간(T3)과 시간(T4) 사이에 시간 차이를 도입하도록 구성되어, 제어 신호(MS2')는 시간 차이의 지속기간에서 천천히 감소한다.

시간(T4)에서, 제어 신호(MS2')의 감소된 전압 레벨(즉, 트랜지스터들(211~212)의 게이트 전압)과 공급 전압(VDDIN) 사이의 차이가 트랜지스터들(211~212)의 문턱 전압보다 크기 때문에, 트랜지스터들(211~212)은 턴 온되어 출력 전압(Vmid)을 충전하기 위해 공급 전압(VDDIN)을 출력 단자(Z)에 송신하기 시작한다. 트랜지스터들(211~212)이 턴 온됨에 따라, 출력 단자(Z)에서 스파이크 전류(Ir)가 발생한다. 또한, 제어 신호(MS2')의 전압 레벨은 저속으로 감소하기 때문에, 출력 전압(Vmid)이 빠른 속도로 증가하지 않음에 따라, 시간(T4)에서, 트랜지스터들(211~212)은 막 턴 온되고 집약적인 구동 능력을 제공하지 않는다.

또한, 시간(T5)에서, 도 3b에서 도시된 바와 같이, 제어 신호(MS2')의 전압 레벨은 약 0V까지 계속 감소한다. 트랜지스터들(211~212)의 도전성 채널이 생성되고, 이에 따라 구동 능력이 강화된다. 도 3a에서 도시된 바와 같이, 출력 전압(Vmid)은 공급 전압(VDDIN)의 레벨을 갖도록 충전된다. 일부 실시예들에서, 제2 전압 모드 동안, 공급 전압(VDDIN)이 약 1.62V 내지 약 1.98V의 범위 내에 있을 때, 출력 전압(Vmid)은 약 1.62V 내지 약 1.98V의 범위 내에 있다.

일부 접근법에서는, 본 개시의 전력 스위치 회로(200)에 대응하는 컴포넌트들이 급격하게 턴 온되고, 출력 단자에서 예를 들어 약 300㎃의 상당한 스파이크 전류를 발생시킨다. 그러나, 본 개시의 구성에 따르면, 도 3c에서 도시된 바와 같이, 전력 스위치 회로(200)는 제어 회로(300)로부터의 제어 신호에 응답하여 천천히 턴 온되고, 출력 단자(Z)에서의 스파이크 전류는 약 33%만큼 감소되며, 예를 들어, 약 200㎃로 감소한다.

도 1 내지 도 3c의 구성들은 예시 목적으로 주어진 것이다. 다양한 구현들이 본 발명개시의 구상가능한 범위 내에 있다. 예를 들어, 일부 실시예들에서, 두 개의 트랜지스터들을 포함시키는 것 대신에, 전력 스위치 회로(200)는 단일 트랜지스터를 포함한다.

이제 도 4를 참조한다. 도 4는 다른 실시예에 따른, 도 1에서의 것에 대응하는 전력 공급 생성기(40)의 상세한 개략도이다. 도 1 내지 도 3c의 실시예들과 관련하여, 이해의 용이를 위해, 도 4에서의 동일한 엘리먼트들에는 동일한 참조번호들이 지정된다. 상기 단락들에서 이미 상세히 논의된 유사한 엘리먼트들의 구체적인 동작들은 간결함을 위해 여기서 생략된다.

도 2와 비교하여, 전력 스위치 회로(200)를 갖는 것 대신에, 전력 공급 생성기(40)는 전력 스위치 회로(200')와 검출 회로(400)를 포함한다. 마찬가지로, 전력 스위치 회로(200')는 공급 전압 단자(VDDIN)와 출력 단자(Z) 사이에 결합된다.

도 4에서 도시된 바와 같이, 전력 스위치 회로(200')는 다중 스위칭 회로들(2101~210(n+1))을 더 포함한다. 일부 실시예들에서, 스위칭 회로들(2101~210(n+1))은 예를 들어, 전력 스위치 회로(200) 내의 직렬 결합된 트랜지스터들(211~212)에 대해 구성된다. 스위칭 회로들(2101~210(n+1))은 공급 전압 단자(VDDIN)와 출력 단자(Z) 사이에 병렬로 결합된다. 스위칭 회로들(2101~210(n+1)) 각각은 서로 직렬로 결합된 트랜지스터들(211~212)을 포함한다.

스위칭 회로들(2101~210(n+1))은 제어 신호들(MS2_0~MS2_n)에 응답하여 턴 온 또는 턴 오프된다. 일부 실시예들에서, 제어 신호(MS2_0)는 예를 들어, 도 2에서의 제어 신호(MS2)에 대해 구성된다. 따라서, 스위칭 회로(2101)의 트랜지스터들(211~212)은 제어 신호(MS2)에 응답하여 턴 온된다.

이어서, 도 4에서 도시된 바와 같이, 검출 회로(400)는 다수의 인버터 유닛들(4101~410n)을 포함한다. 일부 실시예들에서, 인버터 유닛(4101~410n)은 인버터들(4201-420n)을 포함한다. 인버터들(4201~420n)은 공급 전압(VDDIN) 및 전압(Vmid_I)과 협력한다. 도 4에서 도시된 실시예들에서, 전압(Vmid_I)은 공급 전압(VSS)의 전압 레벨을 갖는다.

예시를 위해, 각각의 인버터들(4201~420n)은 출력 전압(Vmid)에 기초하여 제어 신호들(MS2_1~MS2_n) 중 하나를 생성하여 스위칭 회로들(2101~210(n+1)) 내의 나머지 스위칭 회로들(2102-210(n+1)) 중 하나에서의 트랜지스터들(211~212)을 턴 온시키도록 구성된다. 예를 들어, 도 4에서 도시된 바와 같이, 인버터(4201)는 출력 신호(VO)가 출력 전압(Vmid)을 갖는 것에 응답하여 제어 신호(MS2_1)를 생성하고, 스위칭 회로(2102) 내의 트랜지스터들(211~212)의 게이트들이 서로 결합되고, 트랜지스터들(211~212)은 제어 신호(MS2_1)에 응답하여 턴 온 또는 턴 오프된다. 스위칭 회로들(2102~210(n+1))의 구성들은 스위칭 회로(2102) 및 제어 신호(MS2_1)의 구성과 유사하다. 따라서, 여기서는 반복되는 설명들은 생략한다.

일부 실시예들에서, 인버터들(4201~420n)의 문턱 전압들은 서로 상이하다. 달리 말하면, 인버터들(4201~420n)은 트랜지스터들(211~212)을 턴 온시키기 위한 논리 상태를 갖는 제어 신호들(MS2_1~MS2_n)을 상이한 타이밍들에서 생성한다. 전력 공급 생성기(40)의 동작은 도 5a 내지 도 5c를 참조하여 다음 단락들에서 논의될 것이다.

이제 도 5a 내지 도 5c를 참조한다. 도 5a는 다양한 실시예들에 따른, 도 4의 전력 공급 생성기(40)에서의 공급 전압(VDDIN) 및 출력 전압(Vmid)의 개략적인 파형도이다. 도 5b는 다양한 실시예들에 따른, 도 4의 전력 공급 생성기(40)에서의 제어 신호들(MS2_0~MS2_3)의 개략적인 파형도이다. 도 5c는 다양한 실시예들에 따른, 도 4의 전력 공급 생성기(40)에서의 스파이크 전류(Ir)의 개략적인 파형도이다. 단순함을 위해, 전력 공급 생성기(40)의 동작을 설명하기 위해 제어 신호들(MS2_0~MS2_3)만을 취한다. 제어 신호(MS2_0~MS2_n)의 구성들은 제어 신호(MS2_0~MS2_3)과 유사하다. 따라서, 여기서는 반복되는 설명들은 생략한다.

시간(T1) 이전에, 출력 단자(Z)는 도 5a에서 도시된 바와 같이, 공급 전압(VDDIN)의 절반과 동일한 전압 레벨을 갖도록 충전되었다.

그런 후, 시간(T1)에서, 제어 신호(MS)의 논리 상태가 논리 값 1로 변경되고, 전압 조정기 회로(100)는, 논리 1을 갖게 된 제어 신호(MS1)에 응답하여 대응적으로 턴 오프된다. 제어 신호(MS2_0)는 도 5b에서 도시된 바와 같이 논리 0이 된다. 한편, 도 4에서의 스위칭 회로(2101)는 출력 단자(Z)를 충전하기 위해 턴 온되기 시작한다. 스위칭 회로(2101)가 턴 온되기 때문에, 출력 단자(Z)에서 스파이크 전류(Ir)가 발생한다.

시간(T2)에서, 일부 실시예들에서, 풀업된(pulled-up) 출력 전압(Vmid)이 검출 회로(400)로 피드백된다. 출력 전압(Vmid)이 인버터(4201)의 문턱 전압보다 큰 경우, 인버터(4201)는 논리 값 1을 갖는 출력 신호(VO)를 반전시켜서 논리 값 0을 갖는 제어 신호(MS2_1)를 출력하도록 구성된다. 달리 말하면, 제어 신호(MS2_1)의 논리 상태는 논리 값 1에서 논리 값 0으로 변경된다. 이에 따라, 도 4에서의 스위칭 회로(2102)는 출력 단자(Z)를 충전하기 위해 턴 온되기 시작한다. 스위칭 회로(2102)가 턴 온되기 때문에, 도 5c에서 도시된 바와 같이, 스파이크 전류(Ir)는 증가한다.

마찬가지로, 시간(T3)에서, 풀업된 출력 전압(Vmid)이 검출 회로(400)에 계속해서 피드백된다. 출력 전압(Vmid)이 인버터(4202)의 문턱 전압보다 큰 경우, 인버터(4202)는 논리 값 1을 갖는 출력 신호(VO)를 반전시켜서 논리 값 0을 갖는 제어 신호(MS2_2)를 출력하도록 구성된다. 달리 말하면, 제어 신호(MS2_2)의 논리 상태는 논리 값 1에서 논리 값 0으로 변경된다. 이에 따라, 도 4에서의 스위칭 회로(2103)는 출력 단자(Z)를 충전하기 위해 턴 온되기 시작한다. 스위칭 회로(2103)가 턴 온되기 때문에, 도 5c에서 도시된 바와 같이, 스파이크 전류(Ir)는 증가한다. 전술한 내용에 기초하여, 일부 실시예들에서, 인버터(4202)의 문턱 전압은 인버터(4201)의 문턱 전압보다 크다.

이어서, 시간(T4)에서, 풀업된 출력 전압(Vmid)이 검출 회로(400)에 계속해서 피드백된다. 출력 전압(Vmid)이 인버터(4203)의 문턱 전압보다 큰 경우, 인버터(4203)는 논리 값 1을 갖는 출력 신호(VO)를 반전시켜서 논리 값 0을 갖는 제어 신호(MS2_3)를 출력하도록 구성된다. 달리 말하면, 제어 신호(MS2_3)의 논리 상태는 논리 값 1에서 논리 값 0으로 변경된다. 이에 따라, 도 4에서의 스위칭 회로(2104)는 출력 단자(Z)를 충전하기 위해 턴 온되기 시작한다. 스위칭 회로(2104)가 턴 온되기 때문에, 도 5c에서 도시된 바와 같이, 스파이크 전류(Ir)는 증가한다. 전술한 내용에 기초하여, 일부 실시예들에서, 인버터(4203)의 문턱 전압은 인버터들(4201~4202)의 문턱 전압보다 크다.

일부 접근법에서는, 전술한 바와 같이, 예를 들어 약 300㎃의 대량의 스파이크 전류가 출력 단자에서 발생한다. 이와는 반대로, 본 개시의 구성들에 따르면, 도 5c에서 도시된 바와 같이, 전력 스위치 회로(200)는 검출 회로(400)로부터의 제어 신호들에 응답하여 점진적으로 턴 온되고, 출력 단자(Z)에서의 스파이크 전류는 약 50%만큼 감축되어, 예를 들어, 약 150㎃이 된다.

도 4 내지 도 5c의 구성들은 예시 목적으로 주어진 것이다. 다양한 구현들이 본 발명개시의 구상가능한 범위 내에 있다. 예를 들어, 일부 실시예들에서, 전력 공급 생성기(40)는 도 2에서의 제어 회로(300)를 포함하고, 제어 신호들(MS2_1~MS2_n)은 제어 회로(300)의 저항성 유닛(311)에 입력되고, 그런 후 스위칭 회로들(2102~210(n+1))에 입력된다.

일부 실시예들에서, 검출 회로(400)는 제어 회로라고 지칭되고, 출력 신호(VO)에 응답하여, 제어 신호들(MS2_1~MS2_n)을 스위칭 회로들(2102~210(n+1))에 생성하며, 도 4의 전압 조정기 회로(100)가 도 5c에서의 시간(T1)에서 턴 오프될 때, 검출 회로(400)는 시간(T1)과는 상이한 타이밍으로 제어 신호(MS2_1~MS2_n) 중 하나에 의해 스위칭 회로들(2102~210(n+1)) 중 하나를 턴 온시킨다.

예를 들어, 검출 회로(400)의 인버터(4202)는 출력 신호(VO)를 수신하고 제어 신호(MS2_2)를 생성하도록 구성된다. 그런 후, 스위칭 회로(2103)의 트랜지스터들(211~212)은 제어 신호(MS2_2)에 응답하여 턴 온되어 출력 전압(Vmid)을 풀업시킨다.

전술한 실시예들에서 계속해서, 검출 회로(400)의 인버터(4202)는 풀업된 출력 전압(Vmid)을 수신하고 제어 신호(MS2_3)를 생성하도록 구성된다. 또한, 스위칭 회로(2104)의 트랜지스터들(211~212)은 제어 신호(MS2_3)에 응답하여 턴 온되어 출력 전압(Vmid)을 풀업한다.

이제 도 6을 참조한다. 도 6은 일부 실시예들에 따른, 도 4에서의 것에 대응하는 검출 회로(400)의 상세한 개략도이다. 도 1 내지 도 5c의 실시예들과 관련하여, 이해의 용이를 위해, 도 6에서의 동일한 엘리먼트들에는 동일한 참조번호들이 지정된다.

도 6에서 도시된 바와 같이, 도 4의 것에 대응하는 인버터 유닛(4101)은 트랜지스터들(4201a~4201b)을 포함하고, 트랜지스터(4201a)는 P형 트랜지스터이고, 트랜지스터(4201b)는 N형 트랜지스터이다. 트랜지스터들(4201a~4201b)의 게이트들은 서로 결합되어 출력 전압(Vmid)을 수신한다. 트랜지스터(4201a)의 소스는 공급 전압 단자(VDDIN)에 결합되고, 그 드레인은 트랜지스터(4201b)의 드레인에 결합된다. 트랜지스터(4201b)의 소스는 전압 단자(Vmid_I)(즉, 전압(Vmid_I)을 증명함)에 결합된다. 인버터 유닛(4101)은 트랜지스터들(4201a~4201b)의 드레인에서 제어 신호(MS2_1)를 출력한다. 인버터 유닛들(4102~410n)의 구성들은 인버터 유닛(4101) 및 트랜지스터(4201a~4201b)와 유사하다. 따라서, 여기서는 반복되는 설명들은 생략한다.

일부 실시예들에서, 트랜지스터들(4201a~4201b)은 복수의 P형 트랜지스터 또는 N형 트랜지스터에 의해 구현된다. 인버터(4201)의 문턱 전압은 인버터 유닛들에서의 상이한 비율의 P형 트랜지스터와 N형 트랜지스터 또는 다양한 제조 공정들에서 제조되는 또는 P형 트랜지스터와 N형 트랜지스터를 이용하여 조작된다. 인버터 유닛(4102~410n)의 구성들은 인버터 유닛(4101) 및 트랜지스터(4201a~4201b)와 유사하다. 따라서, 여기서는 반복되는 설명들은 생략한다.

이제 도 7을 참조한다. 도 7은 다른 실시예에 따른, 도 4에서의 것에 대응하는 검출 회로(400)의 상세한 개략도이다. 도 1 내지 도 6의 실시예들과 관련하여, 이해의 용이를 위해, 도 2에서의 동일한 엘리먼트들에는 동일한 참조번호들이 지정된다.

일부 실시예들에서, 도 4의 인버터 유닛(4101)에 대응하는 인버터 유닛(4101')은 트랜지스터들(4201a'~4201f')을 포함하는 슈미트 트리거 인버터를 포함한다. 트랜지스터들(4201a'~4201b', 4201e')는 P형 트랜지스터이고, 트랜지스터들(4201c'~4201d', 4201f')는 N형 트랜지스터이다. 구체적으로, 트랜지스터들(4201a'~4201d')은 공급 전압 단자(VDDIN)와 전압 단자(Vmid_I) 사이에 직렬로 결합되고, 그 게이트들은 서로 결합되어 출력 전압(Vmid)을 수신하도록 구성된다. 트랜지스터(4201e')의 소스는 트랜지스터들(4201a'~4201b') 사이에 결합되고, 그 게이트는 전압 단자(Vmid_I)에 결합된다. 트랜지스터들(4201e', 4201f')의 게이트는 트랜지스터들(4201b'~4201c') 사이에 결합되어 제어 신호(MS2_1)를 출력한다. 트랜지스터(4201f')의 소스는 트랜지스터들(4201c'~4201d') 사이에 결합되고, 그 드레인은 공급 전압 단자(VDDIN)에 결합된다. 인버터 유닛들(4101'~410n')의 구성들은 인버터 유닛(4101') 및 트랜지스터들(4201a'~4201f')와 유사하다. 따라서, 여기서는 반복되는 설명들은 생략한다.

일부 실시예들에서, 인버터 유닛들(4101'~410n') 내의 인버터들의 문턱 전압들은 서로 상이하다.

일부 실시예들에서, 제1 전압 모드(즉, 공급 전압(VDDIN)이 약 3.3V와 동일함) 동안, 전압(Vmid_I)은 출력 전압(Vmid)과 동일하다. 따라서, 제어 신호들(MS2_1~MS2_n)은 계속해서 하이 논리 값(즉, 논리 값 1)을 가지며, 모든 스위칭 회로들(2102~210(n+1))은 턴 오프된다. 반대로, 제2 전압 모드(즉, 공급 전압(VDDIN)이 약 1.8V와 같음) 동안, 전압(Vmid_I)은 공급 전압(VSS) 또는 접지 전압과 동일하다.

도 6 내지 도 7의 구성들은 예시 목적으로 주어진 것이다. 다양한 구현들이 본 발명개시의 구상가능한 범위 내에 있다. 예를 들어, 일부 실시예들에서, 상이한 문턱 전압들을 갖는 인버터들(도 6과 도 7에서의 실시예들에서의 것들이 아님)이 검출 회로(400)에서 구현된다.

이제 도 8을 참조한다. 도 8은 다른 실시예에 따른, 도 1에서의 것에 대응하는 전력 공급 생성기(80)의 상세한 개략도이다. 도 1 내지 도 7의 실시예들과 관련하여, 이해의 용이를 위해, 도 8에서의 동일한 엘리먼트들에는 동일한 참조번호들이 지정된다.

도 4와 비교하면, 스위칭 회로(2101b) 내의 트랜지스터들(211~212)의 게이트들이 제어 신호(MS2_0)(즉, 도 2에서의 제어 신호(MS2))를 수신하는 것 대신에, 스위칭 회로(2101) 내의 트랜지스터들(211~212)의 게이트들은 도 2에서 구성된 제어 회로(300)에 결합된다. 도 8에서 도시된 바와 같이, 제어 회로(300) 내의 저항성 유닛(311)은 제어 신호(MS2_0)를 수신하고 그 단자들 중 하나에서 제어 신호(MS2_0')를 출력한다. 따라서, 스위칭 회로(2101)의 트랜지스터들(211~212)은 제어 신호(MS2_0')에 응답하여 천천히 턴 온된다. 출력 단자(Z)에서의 스파이크 전류는 감소한다.

도 8의 구성들은 예시 목적으로 주어진 것이다. 다양한 구현들이 본 발명개시의 구상가능한 범위 내에 있다. 예를 들어, 일부 실시예들에서, 스위칭 회로들(2101~210(n+1)) 중 적어도 하나에 대응하는, 제어 신호들(MS2_1~MS2_n) 중 하나는 스위칭 회로들(2101~210(n+1))에 입력되기 전에, 제어 회로(300)와 동일하게 구성된 제어 회로에 입력된다.

이제 도 9a 내지 도 9b를 참조한다. 도 9a는 일부 실시예들에 따른, 도 2에서의 것에 대응하는 전력 스위치 회로의 레이아웃도이다. 도 9b는 일부 실시예들에 따른, 도 4에서의 것에 대응하는 전력 스위치 회로의 레이아웃도이다.

일부 실시예들에서, 도 9a에서의 전력 스위치 회로(200)의 레이아웃도는 도 2의 단일 스위칭 회로의 트랜지스터들(211~212)에 대응한다. 일부 실시예들에서, 트랜지스터들(211~212)은 자신들의 게이트를 실현하는 폴리 실리콘 게이트(poly-silicon gate; PO) 구조물들을 포함하고, 트랜지스터들(211~212)은 N+ 주입 영역(NP)에 배치된다.

일부 실시예들에서, 도 9b에서의 전력 스위치 회로(200')의 레이아웃도는 도 4의 네 개의 스위칭 회로들(예를 들어, 스위칭 회로들(2101~2104)) 내의 트랜지스터들(211~212)에 대응한다. 일부 실시예들에서, 네 개의 스위칭 회로들 각각은 레이아웃도에서 하나의 영역에 배치되며, 여기서 상기 영역은 길이(L)와 폭(W)을 갖는다. 일부 실시예들에서, 폭(W)과 길이(L)의 비율은 약 0.3 내지 약 0.8의 범위 내에 있다.

일부 실시예들에서, 단일 스위칭 회로에 대응하는 트랜지스터들이 차지하는 레이아웃도에서의 면적과 다중 스위칭 회로들에 대응하는 트랜지스터들이 차지하는 레이아웃도에서의 면적의 편차는 1% 미만이다.

도 9a 내지 도 9b의 구성들은 예시 목적으로 주어진 것이다. 다양한 구현들이 본 발명개시의 구상가능한 범위 내에 있다. 예를 들어, 일부 실시예들에서, 도 4에서의 모든 스위칭 회로들에 대응하는 트랜지스터들이 차지하는 레이아웃도에서의 면적은 도 2에서의 단일 스위칭 회로에 대응하는 트랜지스터들이 차지하는 레이아웃도에서의 면적과 동일하다.

이제 도 10을 참조한다. 도 10은 일부 실시예들에 따른, 전력 공급 생성기(10, 40, 또는 80)를 동작시키는 방법(1000)의 흐름도이다. 추가적인 동작들이 도 10에 의해 도시된 공정들 전에, 그 동안에, 및 그 후에 제공될 수 있으며, 후술되는 동작들 중 몇몇은 본 방법(1100)의 추가적인 실시예들을 위해 교체되거나 또는 제거될 수 있다는 것을 이해해야 한다. 동작들/공정들의 순서는 상호교환될 수 있다. 다양한 도면들과 예시적인 실시예들 전반에 걸쳐, 동일한 엘리먼트들을 지정하기 위해 동일한 참조 번호들이 이용된다. 방법(1000)은 도 2에서의 전력 공급 생성기(10) 및 도 8에서의 전력 공급 생성기(80)를 참조하여 아래에서 설명되는 동작들(1010~1030)을 포함한다.

동작(1010)에서, 출력 신호(VO)가 제1 전압 레벨, 예를 들어, 공급 전압(VDDIN)의 절반을 갖는 것에 응답하여, 도 2에서의 제어 신호(MS)의 논리 상태는 전력 공급 생성기(10)의 천이 시간에서 논리 값 0을 갖는 논리 상태에서 논리 값 1을 갖는 논리 상태로 변경되고, 이 천이 시간은 도 3a 내지 도 3c에서 시간(T3)이며, 이 천이 시간은 전력 공급 생성기(10) 내의 전압 조정기 회로(100)가 활성화된 것으로부터 턴 오프되는 것으로 변경되는 시간을 나타낸다.

동작(1020)에서, 도 2에서 도시된 바와 같이, 저항성 유닛(311)의 제1 단자는 제어 신호(MS)와 연관된 제어 신호(MS2)를 수신하고, 저항성 유닛(311)의 제2 단자는, 제어 신호(MS2')에 따라, 트랜지스터들(211~212)의 게이트 전압을 풀 다운(pull down)시키기 위해 제어 신호(MS2')를 생성한다. 일부 실시예들에서, 용량성 유닛(C2)이 저항성 유닛(311)의 제2 단자에 결합된다.

동작(1030)에서, 도 2와 도 3a에서 도시된 바와 같이, 출력 전압은, 트랜지스터들(211~212)의 턴 온 시간(즉, 도 3a 내지 도 3c에서의 시간(T4))에서의 제1 전압 레벨(즉, VDDIN/2)과는 상이한 제2 전압 레벨(예를 들어, 도 3a에서 도시된 공급 전압(VDDIN))을 갖도록 트랜지스터들(211~212)에 의해 풀 업된다.

일부 실시예들에서, 방법(1000)은 도 5a에서의 시간(T2)에서 도시된 바와 같이, 제3 전압 레벨(즉, 도 5a에서 도시된 시간(T2)에서의 공급 전압(VDDIN)보다 작은 출력 전압(Vmid))을 갖는 출력 신호(VO)가 검출 회로(400)에 피드백된 것에 응답하여, 검출 회로(400)가, 도 8에서 도시된 바와 같이, 스위칭 회로(2102) 내에 포함된 트랜지스터들을 턴 온시키도록 제어 신호(MS2_1)를 생성하는 것을 더 포함한다. 스위칭 회로(2102) 내에 포함된 트랜지스터들과 스위칭 회로(2101) 내에 포함된 트랜지스터들은 병렬로 결합된다.

또한, 일부 실시예들에서, 방법(1000)은 도 5a에서의 시간(T3)에서 도시된 바와 같이, 제4 전압 레벨(즉, 도 5a에서의 시간(T3)에서의 출력 전압(Vmid), 이는 공급 전압(VDDIN)과 시간(T2)에서의 출력 전압(Vmid) 사이임)을 갖는 출력 신호(VO)가 검출 회로(400)에 피드백된 것에 응답하여, 검출 회로(400)가, 도 8에서 도시된 바와 같이, 스위칭 회로(2103) 내에 포함된 트랜지스터들을 턴 온시키도록 제어 신호(MS2_2)를 생성하는 것을 더 포함한다. 스위칭 회로(2103) 내에 포함된 트랜지스터들과 스위칭 회로들(2101~2102) 내에 포함된 트랜지스터들은 병렬로 결합된다. 일부 실시예들에서, 논리 값 0을 갖는 제어 신호들(MS2_1~MS2_2)의 논리 상태는 출력 전압(Vmid)에 대응하고 논리 값 1을 갖는 논리 상태와는 상이하다.

일부 실시예들에서, 방법(1000)은 다수의 제어 신호들(MS2_1~MS2_n)을 생성하기 위해 검출 회로(400)에 의해 출력 신호(VO)를 검출하고, 제어 신호들(MS2_1~MS2_n) 중 제어 신호(MS2_1)에 응답하여, 스위칭 회로들(2102~210(n+1)) 중 하나, 예를 들어, 스위칭 회로(2102)를 턴 온시키는 것을 더 포함한다. 스위칭 회로들(2102~210(n+1))은 스위칭 회로(2101) 내에 포함된 트랜지스터들(211~212)과 병렬로 결합된다. 방법(1000)은 제어 신호들(MS2_1~MS2_n)의 나머지(즉, 제어 신호들(MS2_2~MS2_n))에 응답하여, 스위칭 회로들(2102~210(n+1))의 나머지(즉, 스위칭 회로들(2103~210(n+1))을 턴 오프시키는 것을 더 포함한다.

본 발명개시의 양태들을 본 발명분야의 당업자가 보다 잘 이해할 수 있도록 앞에서는 여러 개의 실시예들의 특징들을 약술해왔다. 본 발명분야의 당업자는 여기서 소개한 실시예들의 동일한 목적들을 수행하거나 및/또는 동일한 장점들을 달성하기 위한 다른 공정들 및 구조물들을 설계하거나 또는 수정하기 위한 기초로서 본 발명개시를 자신들이 손쉽게 이용할 수 있다는 것을 알아야 한다. 본 발명분야의 당업자는 또한 이와 같은 등가적 구성들은 본 발명개시의 사상과 범위를 이탈하지 않는다는 것과, 본 발명개시의 사상과 범위를 이탈하지 않고서 당업자가 다양한 변경들, 대체들, 및 개조들을 본 발명에서 행할 수 있다는 것을 자각해야 한다.

실시예들

실시예 1. 디바이스에 있어서,

출력 단자에서 출력 전압을 생성하도록 구성된 전압 조정기 회로;

상기 전압 조정기 회로에 결합된 전력 스위치 회로; 및

제1 제어 신호를 수신하고, 제1 시간과, 상기 제1 시간보다 늦은 제2 시간 사이에서 점진적으로 감소하는 제1 부분을 포함하는 제2 제어 신호를 생성하도록 구성된 제어 회로를 포함하고,

상기 전압 조정기 회로가 턴 오프되고 상기 제1 제어 신호의 논리 상태가 상기 제1 시간에서 변경될 때, 상기 전력 스위치 회로는 상기 제2 제어 신호에 응답하여, 상기 제2 시간에서 턴 온되어 상기 출력 전압을 조정하도록 구성된 것인 디바이스.

실시예 2. 실시예 1에 있어서, 상기 제어 회로는,

상기 제1 제어 신호를 수신하기 위한 제1 단자와, 상기 제2 제어 신호를 출력하기 위한 제2 단자를 갖는 저항성 유닛; 및

상기 저항성 유닛의 상기 제2 단자와 전압 단자 사이에 결합된 용량성 유닛을 포함하며, 상기 전력 스위치 회로는 상기 저항성 유닛의 상기 제2 단자에서 상기 저항성 유닛과 상기 용량성 유닛에 결합된 것인 디바이스.

실시예 3. 실시예 1에 있어서, 상기 전력 스위치 회로는,

상기 출력 단자와 제1 전압 단자 사이에서 서로 직렬로 결합된 복수의 P형 트랜지스터들을 포함하고;

상기 제어 회로는,

상기 제1 제어 신호에 응답하여, 상기 제2 제어 신호를 상기 복수의 P형 트랜지스터들의 게이트들에 전송하도록 구성된 저항성 유닛; 및

상기 복수의 P형 트랜지스터들의 게이트들과, 상기 제1 전압 단자와는 상이한 제2 전압 단자 사이에 결합된 용량성 유닛을 포함한 것인 디바이스.

실시예 4. 실시예 1에 있어서, 상기 전력 스위치 회로는,

직렬로 결합된 복수의 트랜지스터들을 각각 포함하는 복수의 스위칭 회로들을 포함하고, 상기 복수의 스위칭 회로들은 상기 출력 단자와 전압 단자 사이에서 서로 병렬로 결합되어 있으며,

상기 복수의 스위칭 회로들 중 하나의 스위칭 회로 내의 상기 복수의 트랜지스터들은 상기 제2 제어 신호에 응답하여 턴 온되도록 구성된 것인 디바이스.

실시예 5. 실시예 4에 있어서,

상기 출력 전압에 기초하여, 제3 제어 신호를 생성하여 상기 복수의 스위칭 회로들 내의 나머지 다른 스위칭 회로들 중 하나 내에 포함된 상기 복수의 트랜지스터들을 턴 온시키도록 각각 구성된 복수의 인버터들을 더 포함하며,

상기 복수의 인버터들의 문턱 전압들은 서로 상이한 것인 디바이스.

실시예 6. 실시예 4에 있어서,

상기 출력 전압에 따라, 복수의 제3 제어 신호들을 생성하여 상기 복수의 스위칭 회로들 중 나머지 다른 스위칭 회로들을 턴 온시키도록 구성된 검출 회로를 더 포함하는 디바이스.

실시예 7. 실시예 6에 있어서, 상기 검출 회로는,

상기 출력 전압이 제1 전압 레벨을 갖는 것에 응답하여, 상기 복수의 제3 제어 신호들 중 제1 신호를 생성하여 상기 복수의 스위칭 회로들 내의 나머지 다른 스위칭 회로들 중 제1 회로를 턴 온시키도록 구성된 제1 슈미트 트리거 인버터; 및

상기 출력 전압이 상기 제1 전압 레벨과는 상이한 제2 전압 레벨을 갖는 것에 응답하여, 상기 복수의 제3 제어 신호들 중 제2 신호를 생성하여 상기 복수의 스위칭 회로들 내의 나머지 다른 스위칭 회로들 중 제2 회로를 턴 온시키도록 구성된 제2 슈미트 트리거 인버터를 포함한 것인 디바이스.

실시예 8. 실시예 1에 있어서, 상기 전력 스위치 회로는,

상기 출력 단자와 전압 단자 사이에서 병렬로 서로 결합된 제1의 일련의 트랜지스터들과 제2의 일련의 트랜지스터들을 포함하고, 상기 제1의 일련의 트랜지스터들은 상기 제2 시간에서 상기 제2 제어 신호에 응답하여, 턴 온되어, 상기 출력 전압을 풀업(pull up)시키도록 구성되고;

상기 디바이스는,

상기 풀업된 출력 전압을 검출하고, 제3 제어 신호를 생성하여 상기 제2의 일련의 트랜지스터들을 턴 온시키도록 구성된 검출 회로를 더 포함한 것인 디바이스.

실시예 9. 실시예 8에 있어서, 상기 제어 회로는,

상기 제1 제어 신호를 수신하기 위한 제1 단자와, 상기 제2 제어 신호를 출력하기 위한 제2 단자를 갖는 저항성 유닛; 및

상기 저항성 유닛의 상기 제2 단자와 전압 단자 사이에 결합된 용량성 유닛을 포함하며, 상기 제2의 일련의 트랜지스터들의 게이트들은 상기 저항성 유닛의 상기 제2 단자에서 결합된 것인 디바이스.

실시예 10. 실시예 1에 있어서, 상기 전력 스위치 회로는 상기 출력 단자와 공급 전압을 제공하는 전압 단자 사이에 결합되어 있고,

상기 제2 제어 신호는 상기 제2 시간과 제3 시간 사이에서 점진적으로 감소하는 제2 부분을 더 포함하고, 상기 제3 시간에서의 상기 출력 전압의 전압 레벨은 상기 공급 전압의 전압 레벨과 동일한 것인 디바이스.

실시예 11. 실시예 10에 있어서, 상기 제2 제어 신호는 상기 제3 시간에서 접지 전압 레벨을 갖는 것인 디바이스.

실시예 12. 디바이스에 있어서,

상이한 논리 값들을 갖는 제1 제어 신호와 제2 제어 신호를 생성하도록 구성된 선택 회로;

제1 전압 단자와 제2 전압 단자 사이에 결합되고, 상기 제1 제어 신호에 응답하여, 출력 단자에서 출력 신호를 생성하도록 구성된 전압 조정기 회로;

상기 출력 단자와 상기 제1 전압 단자 사이에서 병렬로 서로 결합된 제1 스위칭 회로와 복수의 제2 스위칭 회로들 - 상기 제1 스위칭 회로는 상기 제2 제어 신호에 응답하여, 상기 제1 전압 단자에 의해 제공된 제1 전압을 상기 출력 단자에 전송하도록 구성됨 -; 및

상기 출력 신호에 응답하여, 복수의 제3 제어 신호들을 생성하여 상기 복수의 제2 스위칭 회로들을 턴 온시키도록 구성된 검출 회로를 포함하는 디바이스.

실시예 13. 실시예 12에 있어서, 상기 복수의 제2 스위칭 회로들 중 적어도 하나는,

서로 직렬로 결합된 복수의 트랜지스터들을 포함하며, 상기 복수의 트랜지스터들의 게이트들은 상기 복수의 제3 제어 신호들을 수신하도록 구성된 것인 디바이스.

실시예 14. 실시예 12에 있어서, 상기 검출 회로는,

상기 복수의 제3 제어 신호들 중 제1 신호를 생성하여 상기 복수의 제2 스위칭 회로들 중 제1 회로를 제1 시간에서 턴 온시키도록 구성된 제1 인버터; 및

상기 복수의 제3 제어 신호들 중 제2 신호를 생성하여 상기 복수의 제2 스위칭 회로들 중, 상기 제1 회로와는 상이한 제2 회로를, 상기 제1 시간과는 상이한 제2 시간에서 턴 온시키도록 구성된 제2 인버터를 포함한 것인 디바이스.

실시예 15. 실시예 12에 있어서, 상기 검출 회로는,

상기 출력 신호에 기초하여, 상기 복수의 제3 제어 신호들 중 하나를 생성하여 상기 복수의 제2 스위칭 회로들 중 하나를 턴 온시키도록 각각 구성된 복수의 인버터들을 포함하며, 상기 복수의 인버터들의 문턱 전압들은 서로 상이한 것인 디바이스.

실시예 16. 실시예 15에 있어서, 상기 복수의 인버터들은 슈미트 트리거 인버터들이고, 상기 제1 전압과 제2 전압으로 동작하도록 구성되고;

상기 제1 전압이 제1 전압 레벨을 갖는 경우, 상기 제2 전압은 상기 제2 전압 단자에 의해 제공되며,

상기 제1 전압이 상기 제1 전압 레벨보다 큰 제2 전압 레벨을 갖는 경우, 상기 제2 전압은 상기 제1 전압 단자에 의해 제공되는 것인 디바이스.

실시예 17. 방법에 있어서,

제1 전압 레벨을 갖는 출력 전압에 응답하여, 전력 공급 생성기의 천이 시간에서 제1 제어 신호의 논리 상태를, 제1 논리 상태에서 제2 논리 상태로 변경시키는 단계;

저항성 유닛의 제1 단자에서, 상기 제1 제어 신호와 연관된 제2 제어 신호를 수신하고, 상기 저항성 유닛의 제2 단자에서, 제3 제어 신호를 생성하여 상기 제3 제어 신호에 따라 적어도 하나의 제1 트랜지스터의 게이트 전압을 풀다운(pull down)시키는 단계 - 상기 저항성 유닛의 제2 단자에 용량성 유닛이 결합되어 있음 -; 및

상기 적어도 하나의 제1 트랜지스터에 의해, 상기 적어도 하나의 제1 트랜지스터의 턴 온 시간에서 상기 제1 전압 레벨과는 상이한 제2 전압 레벨을 갖도록 상기 출력 전압을 풀업시키는 단계를 포함하는 방법.

실시예 18. 실시예 17에 있어서,

상기 제2 전압 레벨보다 작은 제3 전압 레벨을 갖는 상기 출력 전압이 검출 회로에 피드백된 것에 응답하여, 검출 회로에 의해, 제4 제어 신호를 생성하여 상기 적어도 하나의 제1 트랜지스터와 병렬로 결합된 적어도 하나의 제2 트랜지스터를 턴 온시키는 단계를 더 포함하는 방법.

실시예 19. 실시예 18에 있어서,

상기 출력 전압이 상기 제2 전압 레벨과 상기 제3 전압 레벨 사이의 제4 전압 레벨을 갖는 것에 응답하여, 상기 검출 회로에 의해, 제5 제어 신호를 생성하여 상기 적어도 하나의 제1 트랜지스터 및 적어도 하나의 제2 트랜지스터와 병렬로 결합된 적어도 하나의 제3 트랜지스터를 턴 온시키는 단계를 더 포함하며,

상기 제4 제어 신호와 상기 제5 제어 신호의 논리 상태들은 상기 출력 전압에 대응하는 논리 상태와는 상이한 것인 방법.

실시예 20. 실시예 17에 있어서,

검출 회로에 의해, 복수의 제4 제어 신호들을 생성하기 위해 상기 출력 전압을 검출하는 단계;

상기 복수의 제4 제어 신호들 중 제1 신호에 응답하여, 상기 적어도 하나의 제1 트랜지스터와 병렬로 결합된 복수의 스위칭 회로들 중 제1 회로를 턴 온시키는 단계; 및

상기 복수의 제4 제어 신호들 중 나머지 다른 제4 제어 신호들에 응답하여, 상기 복수의 스위칭 회로들 중 나머지 다른 스위칭 회로들을 턴 오프시키는 단계를 더 포함하는 방법.

Claims (10)

1. 디바이스에 있어서,
   출력 단자에서 출력 전압을 생성하도록 구성된 전압 조정기 회로;
   상기 전압 조정기 회로에 결합된 전력 스위치 회로; 및
   제1 제어 신호를 수신하고, 제1 시간과, 상기 제1 시간보다 늦은 제2 시간 사이에서 점진적으로 감소하는 제1 부분을 포함하는 제2 제어 신호를 생성하도록 구성된 제어 회로
   를 포함하고,
   상기 전압 조정기 회로가 턴 오프되고 상기 제1 제어 신호의 논리 상태가 상기 제1 시간에서 변경될 때, 상기 전력 스위치 회로는 상기 제2 제어 신호에 응답하여, 상기 제2 시간에서 턴 온되어 상기 출력 전압을 조정하도록 구성된 것인 디바이스.
2. 제1항에 있어서,
   상기 제어 회로는,
   상기 제1 제어 신호를 수신하기 위한 제1 단자와, 상기 제2 제어 신호를 출력하기 위한 제2 단자를 갖는 저항성 유닛; 및
   상기 저항성 유닛의 상기 제2 단자와 전압 단자 사이에 결합된 용량성 유닛
   을 포함하며,
   상기 전력 스위치 회로는 상기 저항성 유닛의 상기 제2 단자에서 상기 저항성 유닛과 상기 용량성 유닛에 결합된 것인 디바이스.
3. 제1항에 있어서,
   상기 전력 스위치 회로는,
   상기 출력 단자와 제1 전압 단자 사이에서 서로 직렬로 결합된 복수의 P형 트랜지스터들
   을 포함하고;
   상기 제어 회로는,
   상기 제1 제어 신호에 응답하여, 상기 제2 제어 신호를 상기 복수의 P형 트랜지스터들의 게이트들에 전송하도록 구성된 저항성 유닛; 및
   상기 복수의 P형 트랜지스터들의 게이트들과, 상기 제1 전압 단자와는 상이한 제2 전압 단자 사이에 결합된 용량성 유닛
   을 포함한 것인 디바이스.
4. 제1항에 있어서,
   상기 전력 스위치 회로는,
   직렬로 결합된 복수의 트랜지스터들을 각각 포함하는 복수의 스위칭 회로들
   을 포함하고,
   상기 복수의 스위칭 회로들은 상기 출력 단자와 전압 단자 사이에서 서로 병렬로 결합되어 있으며,
   상기 복수의 스위칭 회로들 중 하나의 스위칭 회로 내의 상기 복수의 트랜지스터들은 상기 제2 제어 신호에 응답하여 턴 온되도록 구성된 것인 디바이스.
5. 제1항에 있어서,
   상기 전력 스위치 회로는,
   상기 출력 단자와 전압 단자 사이에서 병렬로 서로 결합된 제1의 일련의 트랜지스터들과 제2의 일련의 트랜지스터들
   을 포함하고,
   상기 제1의 일련의 트랜지스터들은 상기 제2 시간에서 상기 제2 제어 신호에 응답하여, 턴 온되어, 상기 출력 전압을 풀업(pull up)시키도록 구성되고;
   상기 디바이스는,
   상기 풀업된 출력 전압을 검출하고, 제3 제어 신호를 생성하여 상기 제2의 일련의 트랜지스터들을 턴 온시키도록 구성된 검출 회로
   를 더 포함한 것인 디바이스.
6. 제1항에 있어서,
   상기 전력 스위치 회로는 상기 출력 단자와 공급 전압을 제공하는 전압 단자 사이에 결합되어 있고,
   상기 제2 제어 신호는 상기 제2 시간과 제3 시간 사이에서 점진적으로 감소하는 제2 부분을 더 포함하고,
   상기 제3 시간에서의 상기 출력 전압의 전압 레벨은 상기 공급 전압의 전압 레벨과 동일한 것인 디바이스.
7. 디바이스에 있어서,
   상이한 논리 값들을 갖는 제1 제어 신호와 제2 제어 신호를 생성하도록 구성된 선택 회로;
   제1 전압 단자와 제2 전압 단자 사이에 결합되고, 상기 제1 제어 신호에 응답하여, 출력 단자에서 출력 신호를 생성하도록 구성된 전압 조정기 회로;
   상기 출력 단자와 상기 제1 전압 단자 사이에서 병렬로 서로 결합된 제1 스위칭 회로와 복수의 제2 스위칭 회로들 - 상기 제1 스위칭 회로는 상기 제2 제어 신호에 응답하여, 상기 제1 전압 단자에 의해 제공된 제1 전압을 상기 출력 단자에 전송하도록 구성됨 -; 및
   상기 출력 신호에 응답하여, 복수의 제3 제어 신호들을 생성하여 상기 복수의 제2 스위칭 회로들을 턴 온시키도록 구성된 검출 회로
   를 포함하는 디바이스.
8. 제7항에 있어서,
   상기 검출 회로는,
   상기 복수의 제3 제어 신호들 중 제1 신호를 생성하여 상기 복수의 제2 스위칭 회로들 중 제1 회로를 제1 시간에서 턴 온시키도록 구성된 제1 인버터; 및
   상기 복수의 제3 제어 신호들 중 제2 신호를 생성하여 상기 복수의 제2 스위칭 회로들 중, 상기 제1 회로와는 상이한 제2 회로를, 상기 제1 시간과는 상이한 제2 시간에서 턴 온시키도록 구성된 제2 인버터
   를 포함한 것인 디바이스.
9. 제7항에 있어서,
   상기 검출 회로는,
   상기 출력 신호에 기초하여, 상기 복수의 제3 제어 신호들 중 하나를 생성하여 상기 복수의 제2 스위칭 회로들 중 하나를 턴 온시키도록 각각 구성된 복수의 인버터들
   을 포함하며,
   상기 복수의 인버터들의 문턱 전압들은 서로 상이한 것인 디바이스.
10. 방법에 있어서,
    제1 전압 레벨을 갖는 출력 전압에 응답하여, 전력 공급 생성기의 천이 시간(transition time)에서 제1 제어 신호의 논리 상태를, 제1 논리 상태에서 제2 논리 상태로 변경시키는 단계;
    저항성 유닛의 제1 단자에서, 상기 제1 제어 신호와 연관된 제2 제어 신호를 수신하고, 상기 저항성 유닛의 제2 단자에서, 제3 제어 신호를 생성하여 상기 제3 제어 신호에 따라 적어도 하나의 제1 트랜지스터의 게이트 전압을 풀다운(pull down)시키는 단계 - 상기 저항성 유닛의 제2 단자에 용량성 유닛이 결합되어 있음 -; 및
    상기 적어도 하나의 제1 트랜지스터에 의해, 상기 적어도 하나의 제1 트랜지스터의 턴 온 시간에서 상기 제1 전압 레벨과는 상이한 제2 전압 레벨을 갖도록 상기 출력 전압을 풀업시키는 단계
    를 포함하는 방법.

Images