KR102432220B1 - Semiconductor device and semiconductor module - Google Patents

Semiconductor device and semiconductor module Download PDF

Info

Publication number
KR102432220B1
KR102432220B1 KR1020170108218A KR20170108218A KR102432220B1 KR 102432220 B1 KR102432220 B1 KR 102432220B1 KR 1020170108218 A KR1020170108218 A KR 1020170108218A KR 20170108218 A KR20170108218 A KR 20170108218A KR 102432220 B1 KR102432220 B1 KR 102432220B1
Authority
KR
South Korea
Prior art keywords
disposed
semiconductor device
light emitting
reflective
semiconductor
Prior art date
Application number
KR1020170108218A
Other languages
Korean (ko)
Other versions
KR20190022210A (en
Inventor
김원중
송준오
이태성
황성민
김기석
임창만
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020170108218A priority Critical patent/KR102432220B1/en
Publication of KR20190022210A publication Critical patent/KR20190022210A/en
Application granted granted Critical
Publication of KR102432220B1 publication Critical patent/KR102432220B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • H01L33/60Reflective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

실시 예에 개시된 반도체 모듈은, 서로 반대측에 배치된 제1반사 구조 및 제2반사 구조; 상기 제1반사 구조와 상기 제2반사 구조 사이에 배치된 발광 구조물; 및 상기 제1반사 구조와 상기 제2반사 구조 중 적어도 하나의 외측에 배치된 적어도 하나의 패드를 포함하는 반도체 소자; 및 상기 반도체 소자의 바닥 면이 배치된 회로 기판을 포함하며, 상기 패드는 상기 제1,2반사 구조 중 적어도 하나의 외측에서 상기 반도체 소자의 바닥 면에 인접한 측면에 배치되며, 상기 발광 구조물과 전기적으로 연결되며, 상기 발광 구조물의 외 측면은 상기 제1,2반사 구조 사이의 외측에 상기 제1 및 제2반사 구조로부터 개방될 수 있다. The semiconductor module disclosed in the embodiment includes a first reflective structure and a second reflective structure disposed on opposite sides of each other; a light emitting structure disposed between the first reflective structure and the second reflective structure; and at least one pad disposed outside at least one of the first reflective structure and the second reflective structure; and a circuit board on which a bottom surface of the semiconductor device is disposed, wherein the pad is disposed on a side surface adjacent to the bottom surface of the semiconductor device outside at least one of the first and second reflective structures, and is electrically connected to the light emitting structure and an outer side of the light emitting structure may be opened from the first and second reflecting structures to the outside between the first and second reflecting structures.

Description

반도체 소자 및 반도체 모듈{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR MODULE}Semiconductor device and semiconductor module

실시 예는 반도체 소자에 관한 것이다. The embodiment relates to a semiconductor device.

실시 예는 발광 소자에 관한 것이다.The embodiment relates to a light emitting device.

실시 예는 반도체 소자 또는 발광 소자를 갖는 반도체 모듈에 관한 것이다. The embodiment relates to a semiconductor device or a semiconductor module having a light emitting device.

GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.A semiconductor device including a compound such as GaN or AlGaN has many advantages, such as having a wide and easily adjustable band gap energy, and thus can be used in various ways as a light emitting device, a light receiving device, and various diodes.

특히, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 파장 대역의 빛을 구현할 수 있는 장점이 있다. 또한, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드나 레이저 다이오드와 같은 발광소자는, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광원도 구현이 가능하다. 이러한 발광소자는, 형광등, 백열등 등 기존의 광원에 비해 저 소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다. In particular, light emitting devices such as light emitting diodes or laser diodes using group 3-5 or group 2-6 compound semiconductor materials have developed red, green, and It has the advantage of being able to implement light of various wavelength bands, such as blue and ultraviolet. In addition, a light emitting device such as a light emitting diode or a laser diode using a Group III-5 or Group II-6 compound semiconductor material may be implemented as a white light source with good efficiency by using a fluorescent material or combining colors. These light emitting devices have advantages of low power consumption, semi-permanent lifespan, fast response speed, safety, and environmental friendliness compared to conventional light sources such as fluorescent lamps and incandescent lamps.

뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한, 이와 같은 수광 소자는 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용될 수 있다.In addition, when a light receiving device such as a photodetector or a solar cell is manufactured using a group 3-5 or group 2-6 compound semiconductor material, a photocurrent is generated by absorbing light in various wavelength ranges through the development of the device material. By doing so, light of various wavelength ranges from gamma rays to radio wavelength ranges can be used. In addition, such a light receiving element has advantages of fast response speed, safety, environmental friendliness, and easy adjustment of element materials, and thus can be easily used in power control or ultra-high frequency circuits or communication modules.

따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 가스(Gas)나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.Therefore, the semiconductor device can replace a light emitting diode backlight, a fluorescent lamp or an incandescent light bulb that replaces a cold cathode fluorescence lamp (CCFL) constituting a transmission module of an optical communication means and a backlight of a liquid crystal display (LCD) display device. The application is expanding to white light emitting diode lighting devices, automobile headlights and traffic lights, and sensors that detect gas or fire. In addition, the application of the semiconductor device may be extended to high-frequency application circuits, other power control devices, and communication modules.

발광소자(Light Emitting Device)는 예로서 주기율표상에서 3족-5족 원소 또는 2족-6족 원소를 이용하여 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드로 제공될 수 있고, 화합물 반도체의 조성비를 조절함으로써 다양한 파장 구현이 가능하다.A light emitting device (Light Emitting Device) may be provided as a p-n junction diode having a property of converting electrical energy into light energy by using, for example, a group 3-5 element or a group 2-6 element on the periodic table, Various wavelengths can be realized by adjusting the composition ratio.

예를 들어, 질화물 반도체는 높은 열적 안정성과 폭 넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자, 적색(RED) 발광소자 등은 상용화되어 널리 사용되고 있다.For example, nitride semiconductors are receiving great attention in the field of developing optical devices and high-power electronic devices due to their high thermal stability and wide bandgap energy. In particular, a blue light emitting device, a green light emitting device, an ultraviolet (UV) light emitting device, and a red light emitting device using a nitride semiconductor have been commercialized and widely used.

예를 들어, 자외선 발광소자의 경우, 200nm - 400nm의 파장대에 분포되어 있는 빛을 발생하는 발광 다이오드로서, 상기 파장대역에서, 단파장의 경우, 살균, 정화 등에 사용되며, 장파장의 경우 노광기 또는 경화기 등에 사용될 수 있다.For example, in the case of an ultraviolet light emitting device, it is a light emitting diode that emits light distributed in a wavelength range of 200 nm - 400 nm, and is used for sterilization and purification in the case of a short wavelength in the wavelength band, and in the case of a long wavelength, an exposure machine or a curing machine, etc. can be used

자외선은 파장이 긴 순서대로 UV-A(315nm-400nm), UV-B(280nm-315nm), UV-C (200nm-280nm) 세 가지로 나뉠 수 있다. UV-A(315nm-400nm) 영역은 산업용 UV 경화, 인쇄 잉크 경화, 노광기, 위폐 감별, 광촉매 살균, 특수조명(수족관/농업용 등) 등의 다양한 분야에 응용되고 있고, UV-B(280nm-315nm) 영역은 의료용으로 사용되며, UV-C(200nm-280nm) 영역은 공기 정화, 정수, 살균 제품 등에 적용되고 있다. Ultraviolet rays can be divided into UV-A (315nm-400nm), UV-B (280nm-315nm), and UV-C (200nm-280nm) in the order of the longest wavelength. UV-A (315nm-400nm) area is applied in various fields such as industrial UV curing, printing ink curing, exposure machine, counterfeit detection, photocatalytic sterilization, special lighting (aquarium/agricultural use, etc.), and UV-B (280nm-315nm) ) area is used for medical purposes, and the UV-C (200nm-280nm) area is applied to air purification, water purification, and sterilization products.

한편, 고 출력을 제공할 수 있는 반도체 소자가 요청됨에 따라 고 전원을 인가하여 출력을 높일 수 있는 반도체 소자에 대한 연구가 진행되고 있다. Meanwhile, as a semiconductor device capable of providing a high output is requested, research on a semiconductor device capable of increasing the output by applying a high power is being conducted.

또한, 반도체 소자 패키지에 있어, 반도체 소자의 광 추출 효율을 향상시키고, 패키지 단에서의 광도를 향상시킬 수 있는 방안에 대한 연구가 진행되고 있다. 또한, 반도체 소자 패키지에 있어, 패키지의 프레임과 반도체 소자 간의 본딩 결합력을 향상시킬 수 있는 방안에 대한 연구가 진행되고 있다.In addition, in a semiconductor device package, research on a method for improving the light extraction efficiency of the semiconductor device and improving the luminous intensity at the package stage is being conducted. In addition, in a semiconductor device package, research is being conducted on a method for improving the bonding force between the frame of the package and the semiconductor device.

또한, 반도체 소자 패키지에 있어, 공정 효율 향상 및 구조 변경을 통하여 제조 단가를 줄이고 제조 수율을 향상시킬 수 있는 방안에 대한 연구가 진행되고 있다.In addition, in the semiconductor device package, research is being conducted on a method for reducing manufacturing cost and improving manufacturing yield by improving process efficiency and changing the structure.

실시 예는 적어도 3개의 측면으로 광을 방출하는 반도체 소자를 제공한다.An embodiment provides a semiconductor device that emits light in at least three sides.

실시 예는 서로 반대측 반사 구조에 의해 측면 방향으로 광을 방출하는 반도체 소자를 제공할 수 있다.The embodiment may provide a semiconductor device that emits light in a lateral direction by reflective structures opposite to each other.

실시 예는 서로 반대측 반사 구조와 발광 구조물을 덮는 형광체층을 갖는 반도체 소자 패키지를 제공할 수 있다.The embodiment may provide a semiconductor device package having a reflective structure opposite to each other and a phosphor layer covering the light emitting structure.

실시 예는 하나 또는 복수의 반도체 소자 패키지를 갖는 반도체 모듈을 제공할 수 있다. An embodiment may provide a semiconductor module having one or a plurality of semiconductor device packages.

실시 예에 따른 반도체 모듈은, 서로 반대측에 배치된 제1반사 구조 및 제2반사 구조; 상기 제1반사 구조와 상기 제2반사 구조 사이에 배치된 발광 구조물; 및 상기 제1반사 구조와 상기 제2반사 구조 중 적어도 하나의 외측에 배치된 적어도 하나의 패드를 포함하는 반도체 소자; 및 상기 반도체 소자의 바닥 면이 배치된 회로 기판을 포함하며, 상기 패드는 상기 제1,2반사 구조 중 적어도 하나의 외측에서 상기 반도체 소자의 바닥 면에 인접한 측면에 배치되며, 상기 발광 구조물과 전기적으로 연결되며, 상기 발광 구조물의 외 측면은 상기 제1,2반사 구조 사이의 외측에 상기 제1 및 제2반사 구조로부터 오픈될 수 있다.A semiconductor module according to an embodiment may include a first reflective structure and a second reflective structure disposed on opposite sides of each other; a light emitting structure disposed between the first reflective structure and the second reflective structure; and at least one pad disposed outside at least one of the first reflective structure and the second reflective structure; and a circuit board on which a bottom surface of the semiconductor device is disposed, wherein the pad is disposed on a side surface adjacent to the bottom surface of the semiconductor device outside at least one of the first and second reflective structures, and is electrically connected to the light emitting structure and an outer side surface of the light emitting structure may be opened from the first and second reflecting structures to the outside between the first and second reflecting structures.

실시 예에 의하면, 상기 제1반사 구조와 상기 발광 구조물 사이에 배치된 기판을 포함하며, 상기 발광 구조물은 상기 기판과 상기 제2반사 구조 사이에 배치되며, 상기 발광 구조물은 상기 기판과 상기 제2반사 구조 사이에 배치된 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하며, 상기 패드는 상기 제1도전형 반도체층에 연결된 제1패드 및 상기 제2도전형 반도체층에 연결된 제2패드를 포함할 수 있다.According to an embodiment, it includes a substrate disposed between the first reflective structure and the light emitting structure, wherein the light emitting structure is disposed between the substrate and the second reflective structure, and the light emitting structure includes the substrate and the second light emitting structure. A first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer are disposed between the reflective structure, wherein the pad is connected to the first pad and the second conductivity type semiconductor layer connected to the first conductivity type semiconductor layer A second pad may be included.

실시 예에 의하면, 상기 제1패드는 상기 제1반사 구조의 외측에 배치되며, 상기 제2패드는 상기 제2반사 구조의 외측에 배치될 수 있다.In example embodiments, the first pad may be disposed outside the first reflective structure, and the second pad may be disposed outside the second reflective structure.

실시 예에 의하면, 상기 제1패드 및 상기 제2패드는 상기 제1반사 구조 또는 상기 제2반사 구조의 외측에 배치될 수 있다. In example embodiments, the first pad and the second pad may be disposed outside the first reflective structure or the second reflective structure.

실시 예에 의하면, 상기 반도체 소자의 표면에 형광체층을 포함하며, 상기 형광체층은 상기 발광 구조물의 측면, 상기 제1 및 제2반사 구조의 표면에 배치될 수 있다.In an embodiment, a phosphor layer may be included on a surface of the semiconductor device, and the phosphor layer may be disposed on a side surface of the light emitting structure and surfaces of the first and second reflective structures.

실시 예에 의하면, 상기 제1 및 제2반사 구조는 DBR 구조를 포함할 수 있다.According to an embodiment, the first and second reflective structures may include a DBR structure.

실시 예에 의하면, 상기 발광 구조물은 3개의 측면을 통해 광이 출사될 수 있다. According to an embodiment, the light emitting structure may emit light through three side surfaces.

실시 예에 의하면, 상기 반도체 소자는 적어도 3개의 측면이 개방되며, 상기 반도체 소자는 서로 동일한 피크 파장 또는 서로 다른 피크 파장을 발광하는 복수의 반도체 소자를 포함할 수 있다. In an embodiment, at least three side surfaces of the semiconductor device may be opened, and the semiconductor device may include a plurality of semiconductor devices emitting light with the same or different peak wavelengths.

실시 예는 얇은 두께를 갖는 반도체 패키지를 제공할 수 있다.The embodiment may provide a semiconductor package having a thin thickness.

실시 예는 발광 구조물의 서로 반대측에 반사 구조를 배치하여, 측 방향으로의 광을 방출시키는 효과가 있다. The embodiment has an effect of emitting light in a lateral direction by disposing a reflective structure on opposite sides of the light emitting structure.

실시 예는 발광 구조물 및 반사 구조의 표면에 형광체층을 배치하여, 측 방향으로 파장 변환된 광을 방출시켜 줄 수 있는 효과가 있다. In the embodiment, a phosphor layer is disposed on the surfaces of the light emitting structure and the reflective structure, thereby emitting the wavelength-converted light in the lateral direction.

실시 예는 복수의 반도체 소자 패키지를 배열한 반도체 모듈의 사이즈를 줄여줄 수 있다.The embodiment may reduce the size of a semiconductor module in which a plurality of semiconductor device packages are arranged.

실시 예는 반도체 모듈을 갖는 발광 장치 및 표시 장치, 조명 장치의 신뢰성을 개선시켜 줄 수 있다. The embodiment may improve the reliability of a light emitting device including a semiconductor module, a display device, and a lighting device.

도 1은 실시 예에 따른 반도체 소자의 사시도이다.
도 2는 도 1의 반도체 소자의 측 단면도이다.
도 3은 도 1의 반도체 소자의 저면도이다.
도 4는 도 2의 반도체 소자의 다른 예이다.
도 5는 도 2의 반도체 소자에 형광체층이 배치된 패키지의 예이다.
도 6은 도 5의 반도체 소자의 저면도의 예이다.
도 7은 도 6의 반도체 소자를 갖는 반도체 모듈의 예이다.
도 8은 도 5의 반도체 소자를 갖는 반도체 모듈의 예이다.
도 9는 도 8의 반도체 패키지의 다른 예이다.
도 10은 도 5의 반도체 소자에 형광체층이 배치된 패키지의 다른 예이다.도 11은 도 2의 반도체 소자의 패드의 다른 배치 예이다.도 12는 도 2의 반도체 소자의 패드의 다른 배치 예이다.
도 13 내지 도 15는 도 2의 반도체 소자를 복수로 연결한 예들이다.
도 16 및 도 17은 실시 예에 따른 복수의 반도체 소자 패키지가 회로 기판 상에 배치된 반도체 모듈의 측 단면도이다.
1 is a perspective view of a semiconductor device according to an embodiment.
FIG. 2 is a side cross-sectional view of the semiconductor device of FIG. 1 .
FIG. 3 is a bottom view of the semiconductor device of FIG. 1 .
4 is another example of the semiconductor device of FIG. 2 .
FIG. 5 is an example of a package in which a phosphor layer is disposed on the semiconductor device of FIG. 2 .
6 is an example of a bottom view of the semiconductor device of FIG. 5 .
7 is an example of a semiconductor module including the semiconductor device of FIG. 6 .
FIG. 8 is an example of a semiconductor module including the semiconductor device of FIG. 5 .
9 is another example of the semiconductor package of FIG. 8 .
FIG. 10 is another example of a package in which a phosphor layer is disposed on the semiconductor device of FIG. 5. FIG. 11 is another example of arrangement of pads of the semiconductor device of FIG. 2. FIG. 12 is another example of arrangement of pads of the semiconductor device of FIG. to be.
13 to 15 are examples in which a plurality of semiconductor devices of FIG. 2 are connected.
16 and 17 are cross-sectional side views of a semiconductor module in which a plurality of semiconductor device packages are disposed on a circuit board according to an embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of embodiments, each layer (film), region, pattern or structures are formed “on” or “under” each layer (film), region, pad or pattern of a substrate, Where described as being, "on" and "under" include both "directly" or "indirectly" formed through another layer. In addition, the reference for the upper / upper or lower of each layer will be described with reference to the drawings.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 반도체 소자에 대해 상세히 설명하도록 한다. 상기 반도체 소자는 칩으로서, 자외선, 적외선 또는 가시광선의 광을 발광하는 발광소자이거나, 비 발광 소자이거나, 파장이나 열을 감지하는 센싱 소자이거나, 제너 다이오드와 같은 보호 소자일 수 있다. 이하에서는 소자의 예로서 발광 소자의 예로 설명하며, 소자가 적용된 패키지, 모듈 또는 발광 장치로 정의할 수 있다. Hereinafter, a semiconductor device according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. The semiconductor device is a chip, and may be a light emitting device that emits ultraviolet, infrared or visible light, a non-light emitting device, a sensing device that detects wavelength or heat, or a protection device such as a Zener diode. Hereinafter, an example of a light emitting device will be described as an example of the device, and may be defined as a package, a module, or a light emitting device to which the device is applied.

이하, 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, it will be described with reference to the accompanying drawings.

도 1은 실시 예에 따른 반도체 소자의 사시도이고, 도 2는 도 1의 반도체 소자의 측 단면도이며, 도 3은 도 1의 반도체 소자의 저면도이며, 도 4는 도 2의 반도체 소자의 다른 예이고, 도 5는 도 2의 반도체 소자에 형광체층이 배치된 패키지의 예이고, 도 6은 도 5의 반도체 소자의 저면도의 예이며, 도 7은 도 2의 반도체 소자를 갖는 모듈의 예이다. 1 is a perspective view of a semiconductor device according to an embodiment, FIG. 2 is a side cross-sectional view of the semiconductor device of FIG. 1 , FIG. 3 is a bottom view of the semiconductor device of FIG. 1 , and FIG. 4 is another example of the semiconductor device of FIG. 2 5 is an example of a package in which a phosphor layer is disposed on the semiconductor device of FIG. 2, FIG. 6 is an example of a bottom view of the semiconductor device of FIG. 5, and FIG. 7 is an example of a module having the semiconductor device of FIG. .

도 1 내지 도 3을 참조하면, 반도체 소자(10)는 발광 구조물(21), 상기 발광 구조물(21)의 서로 반대측에 배치된 제1 및 제2반사 구조(31,41)를 포함할 수 있다. 상기 제1반사 구조(31)와 상기 발광 구조물(21) 사이에 기판(11)이 배치될 수 있다. 상기 발광 구조물(21)은 상기 기판(11)과 상기 제2반사 구조(41) 사이에 배치될 수 있다.1 to 3 , the semiconductor device 10 may include a light emitting structure 21 and first and second reflective structures 31 and 41 disposed on opposite sides of the light emitting structure 21 . . A substrate 11 may be disposed between the first reflective structure 31 and the light emitting structure 21 . The light emitting structure 21 may be disposed between the substrate 11 and the second reflective structure 41 .

상기 반도체 소자(10)는 측면 방향으로 광을 방출할 수 있다. 상기 기판(11) 및 상기 발광 구조물(21)의 측면은 상기 제1 및 제2반사 구조(31,41) 사이의 외 측면으로서, Y축 방향과 Z축 방향으로 광이 출사되는 면일 수 있다.The semiconductor device 10 may emit light in a lateral direction. A side surface of the substrate 11 and the light emitting structure 21 is an outer side between the first and second reflective structures 31 and 41 , and may be a surface through which light is emitted in the Y-axis direction and the Z-axis direction.

상기 기판(11)은 투광성, 절연성 또는 도전성 기판을 이용할 수 있으며, 예컨대, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga2O3 중 적어도 하나를 이용할 수 있다. 상기 기판(11)은 금속 또는 비 금속 재질의 기판일 수 있다.The substrate 11 may use a light-transmitting, insulating, or conductive substrate, for example, sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga 2 O 3 At least one is available. The substrate 11 may be a metal or non-metal substrate.

상기 발광 구조물(21)은 제1도전형 반도체층, 활성층(A1) 및 제2도전형 반도체층을 포함할 수 있다. 상기 제1도전형 반도체층, 활성층(A1) 및 제2도전형 반도체층은 상기 기판(11)과 제2반사 구조(41) 사이에 적층될 수 있다.The light emitting structure 21 may include a first conductivity type semiconductor layer, an active layer A1 and a second conductivity type semiconductor layer. The first conductive semiconductor layer, the active layer A1 and the second conductive semiconductor layer may be stacked between the substrate 11 and the second reflective structure 41 .

상기 발광 구조물(21)은, II족 내지 VI족 원소의 화합물 반도체를 이용하여 형성될 수 있다. 상기 발광 구조물(21)은 II족 및 VI족 원소의 화합물 반도체 또는 III족 및 V족 원소의 화합물 반도체를 이용하여 형성될 수 있다. 상기 제1도전형 반도체층 및 상기 제2도전형 반도체층은 예컨대, III족-V족 원소의 화합물 반도체를 이용한 반도체층 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, GaP 중 적어도 한 층 또는 다층으로 형성될 수 있다. 상기 제1도전형 반도체층은 n형 반도체층을 포함하며, 상기 제2도전형 반도체층은 p형 반도체층을 포함할 수 있다. 상기 활성층은 자외선, 가시광선 및 적외선 중 적어도 하나를 발광할 수 있다. 상기 활성층은 예컨대, 청색, 녹색, 적색 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 구조물(21)은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다. The light emitting structure 21 may be formed using a compound semiconductor of a group II to group VI element. The light emitting structure 21 may be formed using a compound semiconductor of group II and group VI element or a compound semiconductor of group III and group V element. The first conductivity type semiconductor layer and the second conductivity type semiconductor layer are, for example, semiconductor layers using a group III-V group element compound semiconductor, for example, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, GaP. , GaAs, GaAsP, AlGaInP, may be formed of at least one layer or multiple layers of GaP. The first conductivity type semiconductor layer may include an n-type semiconductor layer, and the second conductivity type semiconductor layer may include a p-type semiconductor layer. The active layer may emit at least one of ultraviolet light, visible light, and infrared light. The active layer may include, for example, at least one of blue, green, and red, but is not limited thereto. The light emitting structure 21 may be implemented as any one of an N-P junction structure, a P-N junction structure, an N-P-N junction structure, and a P-N-P junction structure.

상기 반도체 소자(10)는 패드(51,61)를 포함하며, 상기 패드(51,61)는 제1 및 제2반사 구조(31,41) 중 적어도 하나의 외측에 적어도 하나가 배치될 수 있다. 예를 들면, 상기 패드(51,61)는 제1도전형 반도체층에 연결된 제1패드(51), 및 상기 제2도전형 반도체층에 연결된 제2패드(61)를 포함할 수 있다. 상기 제1도전형 반도체층은 기판(11)에 인접하거나 접촉되어 배치될 수 있고, 상기 제2도전형 반도체층은 제2반사 구조(341)에 인접하거나 접촉되어 배치될 수 있다. 상기 제1패드(51)와 상기 제1도전형 반도체층 사이에는 상기 제1반사 구조(31)를 관통하는 비아 구조 또는 홀 구조를 갖고 연결되는 하나 또는 복수의 연결 전극이 배치될 수 있으며, 상기 제2패드(61)와 상기 제2도전형 반도체층 사이에는 상기 제2반사 구조(41)를 관통하는 비아 구조 또는 홀 구조를 갖고 연결되는 하나 또는 복수의 연결 전극이 배치될 수 있다. 상기 패드는 상기 반도체 소자(10)의 바닥 방향에 배치될 수 있다. 상기 패드의 바닥은 상기 반도체 소자(10)의 바닥 면과 같은 평면에 배치될 수 있다.The semiconductor device 10 may include pads 51 and 61 , and at least one of the pads 51 and 61 may be disposed outside at least one of the first and second reflective structures 31 and 41 . . For example, the pads 51 and 61 may include a first pad 51 connected to the first conductivity type semiconductor layer and a second pad 61 connected to the second conductivity type semiconductor layer. The first conductive semiconductor layer may be disposed adjacent to or in contact with the substrate 11 , and the second conductive semiconductor layer may be disposed adjacent to or in contact with the second reflective structure 341 . One or a plurality of connection electrodes may be disposed between the first pad 51 and the first conductivity type semiconductor layer and connected to each other having a via structure or a hole structure penetrating the first reflective structure 31 . One or a plurality of connection electrodes may be disposed between the second pad 61 and the second conductive semiconductor layer having a via structure or a hole structure penetrating through the second reflective structure 41 and connected thereto. The pad may be disposed in a bottom direction of the semiconductor device 10 . The bottom of the pad may be disposed on the same plane as the bottom surface of the semiconductor device 10 .

상기 발광 구조물(21)과 상기 제2반사 구조(41) 사이에는 투광성 전극층 또는/및 반사성 전극층이 배치될 수 있으며, 이에 대해 한정하지는 않는다. 상기 기판(11)과 상기 제1반사 구조(31) 사이에는 투광성 재질 또는 반사성 재질의 물질이 배치될 수 있으며, 이에 대해 한정하지는 않는다.A transmissive electrode layer and/or a reflective electrode layer may be disposed between the light emitting structure 21 and the second reflective structure 41 , but the present disclosure is not limited thereto. A transmissive material or a reflective material may be disposed between the substrate 11 and the first reflective structure 31 , but is not limited thereto.

상기 반도체 소자(10)에서 제1방향은 Y축 방향의 길이이며, 제2방향은 X축 방향의 두께이며, 제3방향은 Z축 방향의 길이일 수 있다. 상기 Y축 방향은 X축 방향과 Z축 방향과 직교하는 방향일 수 있다. 상기 Y축 방향의 길이는 X축 방향의 길이보다 크며, 상기 Z축 방향의 길이는 Y축 방향의 길이와 같거나 보다 클 수 있다. 상기 반도체 소자(10)의 두께는 1mm 미만일 수 있어, 박막형 소자를 제공할 수 있다.In the semiconductor device 10 , a first direction may be a length in a Y-axis direction, a second direction may be a thickness in an X-axis direction, and a third direction may be a length in the Z-axis direction. The Y-axis direction may be a direction perpendicular to the X-axis direction and the Z-axis direction. The length in the Y-axis direction may be greater than the length in the X-axis direction, and the length in the Z-axis direction may be equal to or greater than the length in the Y-axis direction. The thickness of the semiconductor device 10 may be less than 1 mm, thereby providing a thin-film device.

상기 반도체 소자(10)는 바닥측 제4측면(S4)의 반대측 제1측면(S1), 서로 반대측 제2 및 제3측면(S2,S3)과, 도 2와 같이 서로 반대측 제5 및 제6측면(S5,S6)이 배치될 수 있다. 상기 제1,4,5,6측면(S1,S4,S5,S6)은 상기 제1 및 제2반사 구조(31,41) 사이의 외측 방향이거나 Y축 방향과 Z축 방향으로 노출될 수 있다. The semiconductor device 10 includes a first side S1 opposite to the bottom fourth side S4, second and third sides S2 and S3 opposite to each other, and fifth and sixth sides opposite to each other as shown in FIG. 2 . Sides S5 and S6 may be disposed. The first, 4, 5, and 6 side surfaces S1, S4, S5, and S6 may be exposed in the outward direction between the first and second reflective structures 31 and 41 or in the Y-axis direction and the Z-axis direction. .

상기 발광 구조물(21) 및 상기 기판(11)은 제2 및 제3측면(S2,S3) 방향으로는 제1,2반사 구조(31,41)에 의해 차단되며, 제1,4,5,6측면(S1,S4,S5,S6)이 노출될 수 있다. 상기 제4측면(S4)은 상기 반도체 소자(10)의 바닥 면으로서, 회로 기판(도 7의 81)과 대면하는 면일 수 있다. 이에 따라 상기 반도체 소자(10)는 회로 기판(도 7의 81) 상에 배치될 때, 적어도 3면 예컨대, 제1,5,6 측면(S1,S5,S6)을 통해 광이 방출될 수 있다.The light emitting structure 21 and the substrate 11 are blocked by the first and second reflective structures 31 and 41 in the second and third side (S2, S3) directions, Six side surfaces S1, S4, S5, and S6 may be exposed. The fourth side S4 is a bottom surface of the semiconductor device 10 , and may be a surface facing the circuit board 81 of FIG. 7 . Accordingly, when the semiconductor device 10 is disposed on the circuit board 81 of FIG. 7 , light may be emitted through at least three surfaces, for example, the first, fifth, and sixth side surfaces S1 , S5 , and S6 . .

상기 제1패드(51)는 상기 제1반사 구조(31)의 외측 제2측면(S2)에 배치되며, 상기 제2패드(61)는 상기 제2반사 구조(41)의 외측 제3측면(S3)에 배치될 수 있다. 상기 제1 및 제2패드(51,61)는 상기 반도체 소자(10)의 서로 반대측 제2 및 제3측면(S2,S3)에 배치되고, 서로 대응되거나 서로 어긋난 위치에 배치될 수 있다. The first pad 51 is disposed on the outer second side S2 of the first reflective structure 31 , and the second pad 61 is disposed on the third outer side S2 of the second reflective structure 41 . S3) may be disposed. The first and second pads 51 and 61 may be disposed on second and third sides S2 and S3 opposite to each other of the semiconductor device 10 , and may be disposed at positions corresponding to each other or displaced from each other.

도 3과 같이, 상기 제1 및 제2패드(51,61)는 반도체 소자(10)의 Z축 방향의 중심 위치에 배치되거나, 도 4와 같이 제1패드(51)는 상기 제1반사 구조(31) 상에 복수로 배치되어 서로 분리되거나 암(arm) 패턴으로 서로 연결되거나, 상기 제2패드(61)는 상기 제2반사 구조(41) 상에 복수로 배치되거나 서로 분리되거나 암 패턴으로 서로 연결될 수 있다. 상기 복수의 제1패드(51,51A) 또는 복수의 제2패드(61,61A) 사이의 간격(D1,D2)은 서로 동일하거나 다를 수 있으며, 반도체 소자의 길이의 1/4 이상일 수 있어, 전류 확산을 도모할 수 있다. As shown in FIG. 3 , the first and second pads 51 and 61 are disposed at a central position in the Z-axis direction of the semiconductor device 10 , or as shown in FIG. 4 , the first pad 51 has the first reflective structure. A plurality of the second pads 61 are disposed on the second reflective structure 41 to be separated from each other or connected to each other in an arm pattern, or a plurality of the second pads 61 are disposed on the second reflective structure 41 or separated from each other or in an arm pattern. can be connected to each other. The distances D1 and D2 between the plurality of first pads 51 and 51A or the plurality of second pads 61 and 61A may be the same or different from each other, and may be 1/4 or more of the length of the semiconductor device, Current diffusion can be achieved.

상기 제1 및 제2패드(51,61)는 금속 예컨대, Ti, Al, In, Ir, Ta, Pd, Co, Cr, Mg, Zn, Ni, Si, Ge, Ag, Ag alloy, Au, Hf, Pt, Ru, Rh, ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 등 중에서 하나 이상의 물질 또는 합금을 이용하여 단층 또는 다층으로 형성될 수 있다. The first and second pads 51 and 61 may be formed of a metal, for example, Ti, Al, In, Ir, Ta, Pd, Co, Cr, Mg, Zn, Ni, Si, Ge, Ag, Ag alloy, Au, Hf. , Pt, Ru, Rh, ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, and Ni/IrOx/Au/ITO may be formed as a single layer or multiple layers using one or more materials or alloys. have.

도 2와 같이, 상기 제1반사 구조(31)는 서로 다른 굴절률을 갖는 제1층(32)과 제2층(33)이 교대로 배치된 DBR(distributed Bragg reflection) 구조로 형성될 수 있으며, 상기 제1층(32)은 SiO2, Si3N4, Al2O3, TiO2, Ta2O5 중에서 어느 하나이며, 상기 제2층(33)은 상기 제1층(32) 이외의 물질 중 어느 하나로 형성될 수 있다. 상기 제1층(32) 및 제2층(33)의 페어는 5페어 이상 예컨대, 5페어 내지 50페어일 수 있으며, 예컨대 TiO2와 SiO2 또는 Ta2O5와 SiO2로 제공될 수 있다. 상기 제1층(32)이 SiO2인 경우 50nm 이상일 수 있으며, 상기 제2층(33)이 TiO2인 경우 30nm 이상일 수 있다. 2, the first reflective structure 31 may be formed of a DBR (distributed Bragg reflection) structure in which a first layer 32 and a second layer 33 having different refractive indices are alternately disposed, The first layer 32 is SiO 2 , Si 3 N 4 , Al 2 O 3 , TiO 2 , Any one of Ta 2 O 5 , and the second layer 33 may be formed of any material other than the first layer 32 . The pair of the first layer 32 and the second layer 33 may be 5 or more pairs, for example, 5 to 50 pairs, and may be provided of, for example, TiO 2 and SiO 2 or Ta 2 O 5 and SiO 2 . . When the first layer 32 is SiO 2 , it may be 50 nm or more, and when the second layer 33 is TiO 2 , it may be 30 nm or more.

도 2와 같이, 상기 제2반사 구조(41)는 서로 다른 굴절률을 갖는 제3층(42)과 제4층(43)이 교대로 배치된 DBR(distributed Bragg reflection) 구조로 형성될 수 있으며, 상기 제3층(42)은 SiO2, Si3N4, Al2O3, TiO2 중에서 어느 하나이며, 상기 제4층(43)은 상기 제3층(42) 이외의 물질 중 어느 하나로 형성될 수 있다. 상기 제3층(42) 및 제4층(43)의 페어는 5페어 이상 예컨대, 5페어 내지 50페어일 수 있다. 상기 제3층(42)이 SiO2인 경우 50nm 이상일 수 있으며, 상기 제4층(43)이 TiO2인 경우 30nm 이상일 수 있다. 2, the second reflective structure 41 may be formed of a distributed Bragg reflection (DBR) structure in which a third layer 42 and a fourth layer 43 having different refractive indices are alternately disposed, The third layer 42 is any one of SiO 2 , Si 3 N 4 , Al 2 O 3 , and TiO 2 , and the fourth layer 43 is formed of any material other than the third layer 42 . can be A pair of the third layer 42 and the fourth layer 43 may be 5 or more pairs, for example, 5 to 50 pairs. When the third layer 42 is SiO 2 , it may have a thickness of 50 nm or more, and when the fourth layer 43 is TiO 2 , it may have a thickness of 30 nm or more.

상기 제1 및 제2 반사 구조(31,41) 중 적어도 하나는 ODR(Omni-directional reflection)일 수 있다. 상기 ODR 구조는 예컨대, SiO2/ITO/Ag의 적층 구조를 포함할 수 있다. 상기 제1 및 제2 반사 구조(31,41) 중 적어도 하나는 DBR과 ODR를 갖는 복합 반사 구조일 수 있으며, 상기 복합 반사 구조는 SiO2/TiO2의 다층 페어 구조와 ITO/Ag 구조를 포함할 수 있다.At least one of the first and second reflective structures 31 and 41 may be omni-directional reflection (ODR). The ODR structure may include, for example, a stacked structure of SiO 2 /ITO/Ag. At least one of the first and second reflective structures 31 and 41 may be a complex reflective structure having DBR and ODR, and the complex reflective structure includes a multilayer pair structure of SiO 2 /TiO 2 and an ITO/Ag structure. can do.

상기 제1 및 제2 반사 구조(31,41)는 서로 평행하게 배치될 수 있다. 상기 제1반사 구조(31)의 제2측면(S2)의 면적은 상기 발광 구조물(21)의 상면 또는 하면의 면적이나, 상기 기판(11)의 상면 또는 하면의 면적과 같을 수 있다. 상기 제1반사 구조(31)의 제2측면(S2)의 면적은 상기 제2반사 구조(41)의 제3측면(S3)의 면적은 같을 수 있다. 이러한 제1 및 제2 반사 구조(31,41)가 동일한 면적으로 배치되므로, 상기 발광 구조물(21)로부터 X축 방향으로 방출된 광을 효과적으로 반사시켜 줄 수 있다. 상기 제1,2반사 구조(31,41)에 의해 반사된 광들은 반도체 소자(10)의 측 방향으로 방출될 수 있다. The first and second reflective structures 31 and 41 may be disposed parallel to each other. The area of the second side surface S2 of the first reflective structure 31 may be the same as the area of the upper surface or the lower surface of the light emitting structure 21 or the area of the upper surface or the lower surface of the substrate 11 . The area of the second side surface S2 of the first reflective structure 31 may be the same as the area of the third side surface S3 of the second reflection structure 41 . Since the first and second reflective structures 31 and 41 are disposed in the same area, light emitted from the light emitting structure 21 in the X-axis direction may be effectively reflected. Lights reflected by the first and second reflective structures 31 and 41 may be emitted in a lateral direction of the semiconductor device 10 .

실시 예는 측 방향으로 광을 방출하는 반도체 소자(10)를 이용하여 사이드 뷰 타입의 소자로 제공할 수 있다. The embodiment may provide a side view type device by using the semiconductor device 10 that emits light in a lateral direction.

도 5 및 도 6을 참조하면, 반도체 소자 패키지(10A)는 상기 반도체 소자(10)와 그 표면에 배치된 형광체층(71)을 포함할 수 있다. 상기 형광체층(71)은 상기 반도체 소자(10)의 바닥인 제4측면(S4)을 제외한 표면에 형성될 수 있다. 상기 형광체층(71)은 상기 제1반사 구조(31)의 표면, 상기 제2반사 구조(41)의 표면, 상기 기판(11) 및 발광 구조물(21)의 측면에 배치되어, 입사되는 광의 파장을 변환할 수 있다. 상기 반도체 소자 패키지(10A)의 두께는 1.2mm 이하 예컨대, 0.8mm 내지 1.2mm범위일 수 있어, 박막형 패키지를 제공할 수 있다. 이러한 패키지의 두께를 박형으로 제공함으로써, 핸드폰이나 다른 휴대용 제품에 적용되어, 사이즈를 줄여줄 수 있다.5 and 6 , a semiconductor device package 10A may include the semiconductor device 10 and a phosphor layer 71 disposed on a surface thereof. The phosphor layer 71 may be formed on a surface of the semiconductor device 10 , excluding the fourth side S4 , which is the bottom. The phosphor layer 71 is disposed on the surface of the first reflective structure 31 , the surface of the second reflective structure 41 , and side surfaces of the substrate 11 and the light emitting structure 21 , and the wavelength of the incident light can be converted The thickness of the semiconductor device package 10A may be 1.2 mm or less, for example, 0.8 mm to 1.2 mm, to provide a thin film package. By providing such a package with a thin thickness, it can be applied to a mobile phone or other portable products, thereby reducing the size.

상기 형광체층(71)은 상기 제1패드(51) 및 제2패드(61)의 외측에 배치될 수 있다. 상기 형광체층(71)은 상기 반도체 소자(10)의 바닥을 제외한 영역에 배치되므로, 상기 제1 및 제2패드(51,61)의 바닥은 노출될 수 있다.The phosphor layer 71 may be disposed outside the first pad 51 and the second pad 61 . Since the phosphor layer 71 is disposed in an area except for the bottom of the semiconductor device 10 , the bottom of the first and second pads 51 and 61 may be exposed.

상기 형광체층(71)은 투광성 수지 재료 내에 첨가된 형광체를 포함할 수 있다. 상기 투광성 수지 재료는 실리콘 또는 에폭시와 같은 물질을 포함하며, 상기 형광체는 YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다. 상기 형광체는 적색 형광체, 황색 형광체, 녹색 형광체 중 적어도 한 종류 또는 서로 다른 종류의 형광체를 포함할 수 있다.The phosphor layer 71 may include a phosphor added to a light-transmitting resin material. The light-transmitting resin material may include a material such as silicone or epoxy, and the phosphor may be selectively formed from among YAG, TAG, Silicate, Nitride, and Oxy-nitride-based materials. The phosphor may include at least one of a red phosphor, a yellow phosphor, and a green phosphor, or different kinds of phosphors.

상기 형광체층(71)은 서로 다른 형광체층을 포함할 수 있으며, 상기 서로 다른 형광체층은 제1층이 적색, 황색, 녹색 형광체층 어느 한 형광체층이고, 제2층이 상기 제1층 위에 형성되며 상기 제1층과 다른 형광체층으로 형성될 수 있다. The phosphor layer 71 may include different phosphor layers. In the different phosphor layers, a first layer is any one of red, yellow, and green phosphor layers, and a second layer is formed on the first layer. and may be formed of a phosphor layer different from that of the first layer.

상기 형광체층(71) 내에는 고 굴절 재질의 비드(bead)와 같은 확산제를 포함할 수 있다. A diffusing agent such as a bead of a high refractive material may be included in the phosphor layer 71 .

도 7은 도 2의 반도체 소자 아래에 회로 기판이 배치된 반도체 모듈의 예이며, 도 8은 도 5의 반도체 소자 패키지 패키지 아래에 회로 기판이 반도체 모듈의 예이다.7 is an example of a semiconductor module in which a circuit board is disposed under the semiconductor device of FIG. 2 , and FIG. 8 is an example of a semiconductor module in which the circuit board is disposed under the semiconductor device package of FIG. 5 .

도 7을 참조하면, 반도체 모듈(80)은 회로 기판(81) 상에 반도체 소자(10) 또는 반도체 소자 패키지(10A)가 배치될 수 있다. 상기 반도체 소자 패키지(10A)는 기판(11), 발광 구조물(21), 제1반사 구조(31) 및 제2반사 구조(41)와, 제1 및 제2패드(51,61)를 갖는 반도체 소자(10)를 포함하거나, 도 8과 같이 상기 반도체 소자(10)의 표면에 형광체층(71)이 배치될 수 있다.Referring to FIG. 7 , in the semiconductor module 80 , a semiconductor device 10 or a semiconductor device package 10A may be disposed on a circuit board 81 . The semiconductor device package 10A is a semiconductor including a substrate 11 , a light emitting structure 21 , a first reflective structure 31 and a second reflective structure 41 , and first and second pads 51 and 61 . The device 10 may be included or a phosphor layer 71 may be disposed on the surface of the semiconductor device 10 as shown in FIG. 8 .

상기 회로 기판(81)은 회로 패턴을 갖고, 수지 계열의 PCB, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. The circuit board 81 has a circuit pattern and may include a resin-based PCB, a metal core PCB (MCPCB, Metal Core PCB), a flexible PCB (FPCB, Flexible PCB), and the like, but is not limited thereto.

상기 회로 기판(81)은 상부에 제1전극(83) 및 제2전극(85)을 포함하며, 상기 제1전극(83)은 상기 반도체 소자(10)의 제1패드(51)와 연결되며, 상기 제2전극(85)은 상기 반도체 소자(10)의 제2패드(61)와 연결될 수 있다. 상기 제1전극(83)과 상기 제2패드(61), 상기 제2전극(85)과 제2패드(61)는 전도성 접착제 예컨대, 솔더 또는 페이스트, 또는 유테틱 본딩과 같은 재질로 접합될 수 있다.The circuit board 81 includes a first electrode 83 and a second electrode 85 thereon, and the first electrode 83 is connected to the first pad 51 of the semiconductor device 10 , , the second electrode 85 may be connected to the second pad 61 of the semiconductor device 10 . The first electrode 83 and the second pad 61, and the second electrode 85 and the second pad 61 may be joined with a conductive adhesive, for example, solder or paste, or a material such as eutectic bonding. have.

상기 회로 기판(81)은 상부에 반사층 예컨대, 솔더 레지스트 재질이 형성되어, 입사되는 광을 반사시켜 줄 수 있다. The circuit board 81 may have a reflective layer, for example, a solder resist material formed thereon, to reflect incident light.

상기 회로 기판(81)은 상면 면적이 도 8과 같이 상기 반도체 소자 패키지(10A)의 바닥 면과 동일한 면적일 수 있다. 상기 회로 기판(81)의 측면은 상기 반도체 소자 패키지(10A)의 측면과 같은 평면으로 배치될 수 있다. 이러한 반도체 모듈(80)은 단일 반도체 패키지를 갖는 단위 발광 모듈로 정의될 수 있다.The circuit board 81 may have the same top area as the bottom surface of the semiconductor device package 10A as shown in FIG. 8 . A side surface of the circuit board 81 may be disposed on the same plane as a side surface of the semiconductor device package 10A. The semiconductor module 80 may be defined as a unit light emitting module having a single semiconductor package.

여기서, 도 8과 같이, 상기 반도체 모듈(80)은 상기 회로 기판(81) 상에 반도체 소자(10)를 탑재한 후 형광체층(71)을 형성한 다음, 단위 반도체 모듈 단위로 커팅하여 패키지로 제공할 수 있다. 이에 따라 상기 회로 기판(81)의 상면 면적과 상기 반도체 소자 패키지(10A)의 바닥 면적이 동일할 수 있다.Here, as shown in FIG. 8 , the semiconductor module 80 is formed by mounting the semiconductor device 10 on the circuit board 81 , and then forming the phosphor layer 71 , and then cutting it in units of semiconductor modules to form a package. can provide Accordingly, the top surface area of the circuit board 81 may be the same as the bottom area of the semiconductor device package 10A.

도 9는 도 8의 반도체 모듈의 다른 예이다. 9 is another example of the semiconductor module of FIG. 8 .

도 9를 참조하면, 회로 기판(81) 상부에 리세스(87)을 포함하며, 상기 리세스(87)는 상기 회로 기판(81)의 상면에서 하면 방향으로 오목하게 형성될 수 있다. 상기 리세스(87)의 너비는 상기 인접한 두 전극(83,85) 사이의 간격보다 작을 수 있으며, 길이는 상기 반도체 소자(10)의 길이와 같거나 작을 수 있다. 상기 리세스(82)의 길이는 도 1에서 Z 방향으로서, 상기 반도체 소자(10)의 길이의 1/2이상 내지 1 이하일 수 있다. 상기 리세스(87)의 깊이는 상기 회로 기판(81)의 두께의 1/2이하로 형성될 수 있다. 상기 리세스(87)는 상기 반도체 소자(10)와 수직 방향으로 중첩되게 배치될 수 있다.Referring to FIG. 9 , a recess 87 may be included in an upper portion of the circuit board 81 , and the recess 87 may be concave in a direction from an upper surface to a lower surface of the circuit board 81 . The width of the recess 87 may be smaller than the distance between the two adjacent electrodes 83 and 85 , and the length may be equal to or smaller than the length of the semiconductor device 10 . The length of the recess 82 in the Z direction in FIG. 1 may be 1/2 or more to 1 or less of the length of the semiconductor device 10 . The depth of the recess 87 may be formed to be less than 1/2 of the thickness of the circuit board 81 . The recess 87 may be disposed to overlap the semiconductor device 10 in a vertical direction.

상기 리세스(87)는 상기 접착제(87A)가 배치될 수 있다. 상기 접착제(87)는 상기 반도체 소자(10)의 하면에 부착될 수 있다. 상기 접착제(87)는 상기 반도체 소자(10)를 회로 기판(81) 사이가 밀착되도록 부착시켜 줄 수 있다. 상기 접착제(87)는 수지 재질로서, 예컨대 에폭시(epoxy) 계열의 물질, 실리콘(silicone) 계열의 물질, 에폭시 계열의 물질과 실리콘 계열의 물질을 포함하는 하이브리드(hybrid) 물질 중에서 적어도 하나를 포함할 수 있다. 또한, 상기 접착제(87)는 반도체 소자(10)에서 방출되는 광을 반사하는 반사 재질이거나 열을 방열하는 물질일 수 있고, 예로서 Al2O3, SiO2, TiO2 와 같은 고 굴절율의 필러를 포함하는 수지이거나, 화이트 실리콘(white silicone)을 포함할 수 있다.The recess 87 may have the adhesive 87A disposed therein. The adhesive 87 may be attached to the lower surface of the semiconductor device 10 . The adhesive 87 may attach the semiconductor device 10 so that the circuit board 81 is in close contact with each other. The adhesive 87 is a resin material, and includes, for example, at least one of an epoxy-based material, a silicone-based material, and a hybrid material including an epoxy-based material and a silicone-based material. can In addition, the adhesive 87 may be a reflective material that reflects light emitted from the semiconductor device 10 or a material that radiates heat, for example, a high refractive index filler such as Al 2 O 3 , SiO 2 , TiO 2 . It may be a resin containing, or may include white silicone (white silicone).

도 10은 실시 예에 따른 반도체 소자 패키지의 다른 예를 나타낸 측면도이다.10 is a side view illustrating another example of a semiconductor device package according to an embodiment.

도 10을 참조하면, 반도체 소자 패키지는 반도체 소자(10)의 외측에 형광체층(71)이 배치될 수 있다. 상기 형광체층(71)은 반도체 소자(10)의 제1,2패드(51,61)를 제외한 영역에 배치될 수 있다. 상기 제1 및 제2패드(51,61)는 상기 형광체층(71)으로부터 노출될 수 있다. 상기 형광체층(71)은 상기 반도체 소자(10)의 바닥으로부터 이격되거나, 상기 제1,2패드(51,61)를 제외한 형광체층(71)의 하부는 상기 반도체 소자(10)의 바닥에 노출될 수 있다.Referring to FIG. 10 , in the semiconductor device package, a phosphor layer 71 may be disposed outside the semiconductor device 10 . The phosphor layer 71 may be disposed in a region other than the first and second pads 51 and 61 of the semiconductor device 10 . The first and second pads 51 and 61 may be exposed from the phosphor layer 71 . The phosphor layer 71 is spaced apart from the bottom of the semiconductor device 10 , or lower portions of the phosphor layer 71 except for the first and second pads 51 and 61 are exposed to the bottom of the semiconductor device 10 . can be

도 11 및 도 12은 실시 예에 따른 반도체 소자의 패드의 다른 배치 예이다.11 and 12 are other examples of arrangement of pads of a semiconductor device according to an embodiment.

도 11을 참조하면, 제1 및 제2패드(51,61)는 반도체 소자의 제1반사 구조(31)의 제2측면(S2) 상에 배치될 수 있다. 상기 제1 및 제2패드(51,61)는 반도체 소자의 일 측면에 배치되어, 발광 구조물(21)의 층들과 선택적으로 연결되어 회로 기판의 전극들과 전기적으로 연결될 수 있다. 상기 제1,2패드(51,61) 사이의 간격(D3)은 반도체 소자의 길이의 1/3 이상일 수 있어, 서로 간의 간섭을 줄여줄 수 있다. Referring to FIG. 11 , the first and second pads 51 and 61 may be disposed on the second side surface S2 of the first reflective structure 31 of the semiconductor device. The first and second pads 51 and 61 may be disposed on one side surface of the semiconductor device, and may be selectively connected to the layers of the light emitting structure 21 to be electrically connected to electrodes of the circuit board. The distance D3 between the first and second pads 51 and 61 may be 1/3 or more of the length of the semiconductor device, thereby reducing interference with each other.

상기 제1 및 제2패드(51,61)는 반도체 소자의 바닥에 인접하거나 제2측면(S2) 하부에 배치되어, 회로 기판(81)의 전극들과 접합될 수 있다. 이러한 제1 및 제2패드(51,61)가 상기 반도체 소자의 제1반사 구조(31) 상에 배치되므로, 회로 기판(81)의 전극 패턴을 단순화할 수 있고, 접합에 의해 발광 구조물(21)의 측면에 영향을 주는 것을 차단할 수 있다.The first and second pads 51 and 61 may be adjacent to the bottom of the semiconductor device or disposed under the second side surface S2 to be bonded to the electrodes of the circuit board 81 . Since the first and second pads 51 and 61 are disposed on the first reflective structure 31 of the semiconductor device, the electrode pattern of the circuit board 81 may be simplified, and the light emitting structure 21 may be bonded by bonding. ) can be blocked from affecting the side.

도 12를 참조하면, 반도체 소자의 제1 및 제2패드(51,61)는 제2반사 구조(41)의 제3측면(S3) 상에 배치될 수 있다. 상기 제1 및 제2패드(51,61)는 반도체 소자의 일 측면에 배치되어, 발광 구조물(21)의 층들과 선택적으로 연결되어 회로 기판의 전극들과 전기적으로 연결될 수 있다. 상기 제1,2패드(51,61) 사이의 간격(D4)은 반도체 소자의 길이의 1/3 이상일 수 있어, 서로 간의 간섭을 줄여줄 수 있다. Referring to FIG. 12 , the first and second pads 51 and 61 of the semiconductor device may be disposed on the third side surface S3 of the second reflective structure 41 . The first and second pads 51 and 61 may be disposed on one side surface of the semiconductor device, and may be selectively connected to the layers of the light emitting structure 21 to be electrically connected to electrodes of the circuit board. The distance D4 between the first and second pads 51 and 61 may be 1/3 or more of the length of the semiconductor device, thereby reducing interference with each other.

상기 제1 및 제2패드(51,61)는 반도체 소자의 바닥에 인접하거나 제3측면(S3) 하부에 배치되어, 회로 기판(81)의 전극들과 접합될 수 있다. 이러한 제1 및 제2패드(51,61)가 상기 반도체 소자의 제2반사 구조(41) 상에 배치되므로, 회로 기판(81)의 전극 패턴을 단순화할 수 있고, 접합에 의해 발광 구조물(21)의 측면에 영향을 주는 것을 차단할 수 있다.The first and second pads 51 and 61 may be adjacent to the bottom of the semiconductor device or disposed under the third side surface S3 to be bonded to the electrodes of the circuit board 81 . Since the first and second pads 51 and 61 are disposed on the second reflective structure 41 of the semiconductor device, the electrode pattern of the circuit board 81 can be simplified and the light emitting structure 21 by bonding. ) can be blocked from affecting the side.

도 13 내지 도 15는 도 2의 반도체 소자가 복수로 연결한 예이다.13 to 15 are examples in which a plurality of semiconductor devices of FIG. 2 are connected.

도 13과 같이, 반도체 소자를 인접하게 배치하여, 두 반도체 소자의 제1,2패드(51,61)를 직렬로 연결할 수 있으며, 도 14와 같이, 두 패드(51,61)를 연결하여 두 반도체 소자가 병렬로 연결될 수 있다. 도 15와 같이, 두 반도체 소자의 양단에 제1,2패드(51,61)을 배치한다. 이를 위해 두 반도체 소자를 밀착시키되, 두 반도체 소자 사이에 배치된 패드들을 제거하고 서로 간에 직접 연결되도록 함으로써, 두 반도체 소자의 패드를 줄여줄 수 있다. 도 15는 두 반도체 소자가 직렬로 연결될 수 있다. 상기한 도 13 내지 도 15와 같은 반도체 소자는, 두 개 또는 2개 이상의 반도체 소자를 밀착시켜 서로 연결시켜 줄 수 있고, 표면에 형광체층을 배치할 수 있다. 또한 하부에 회로 기판을 배치하여, 각 패드에 전원을 공급할 수 있다. As shown in FIG. 13 , by disposing semiconductor devices adjacent to each other, the first and second pads 51 and 61 of the two semiconductor devices may be connected in series, and as shown in FIG. 14 , the two pads 51 and 61 may be connected to form two The semiconductor devices may be connected in parallel. 15 , first and second pads 51 and 61 are disposed at both ends of the two semiconductor devices. To this end, the two semiconductor devices are brought into close contact, and pads disposed between the two semiconductor devices are removed and the pads of the two semiconductor devices are directly connected to each other, thereby reducing the number of pads of the two semiconductor devices. 15 illustrates that two semiconductor devices may be connected in series. In the semiconductor device shown in FIGS. 13 to 15, two or more semiconductor devices may be closely connected to each other, and a phosphor layer may be disposed on the surface. In addition, by disposing a circuit board on the lower side, it is possible to supply power to each pad.

도 16 내지 도 17은 실시 예에 따른 복수의 반도체 소자 패키지가 회로 기판 상에 배치된 반도체 모듈의 측 단면도이다.16 to 17 are cross-sectional side views of a semiconductor module in which a plurality of semiconductor device packages are disposed on a circuit board according to an embodiment.

도 16 및 도 17을 참조하면, 반도체 모듈은 회로 기판(81) 상에 복수의 반도체 소자 패키지(10A,10B,10C)가 배열된 예이다. 상기 복수의 반도체 소자 패키지(10A,10B,10C)는 서로 이격되거나, 서로 밀착되어 배치될 수 있다.16 and 17 , a semiconductor module is an example in which a plurality of semiconductor device packages 10A, 10B, and 10C are arranged on a circuit board 81 . The plurality of semiconductor device packages 10A, 10B, and 10C may be spaced apart from each other or disposed in close contact with each other.

상기 복수의 반도체 소자 패키지(10A,10B,10C)는 청색, 녹색 및 적색의 광이 각각 방출될 수 있다. 이 경우 상기 복수의 반도체 소자 패키지(10A,10B,10C)는 단위 픽셀로 정의될 수 있으며, 상기 각 반도체 소자 패키지(10A,10B,10C)는 서브 픽셀일 수 있다. 이러한 픽셀들은 일 방향으로 배열되거나 도 17과 같이 매트릭스 형태의 픽셀(15)로 배열될 수 있다. The plurality of semiconductor device packages 10A, 10B, and 10C may emit blue, green, and red light, respectively. In this case, the plurality of semiconductor device packages 10A, 10B, and 10C may be defined as a unit pixel, and each of the semiconductor device packages 10A, 10B, and 10C may be a sub-pixel. These pixels may be arranged in one direction or may be arranged in a matrix form of pixels 15 as shown in FIG. 17 .

상기 복수의 반도체 소자 패키지(10A,10B,10C)는 동일한 컬러 예컨대, 청색, 녹색, 적색 또는 백색을 발광할 수 있다. 이러한 반도체 모듈은 출사 방향에 도광판이나 광학 시트와 같은 광학 부재가 배치될 수 있다. 상기 반도체 모듈 상에는 광학 렌즈가 배치되어, 입사된 광을 확산시켜 줄 수 있다. The plurality of semiconductor device packages 10A, 10B, and 10C may emit light of the same color, for example, blue, green, red, or white. In such a semiconductor module, an optical member such as a light guide plate or an optical sheet may be disposed in an emission direction. An optical lens may be disposed on the semiconductor module to diffuse incident light.

실시 예에 따른 반도체 소자 패키지는 광원 장치에 적용될 수 있다. 상기 광원 장치는 산업 분야에 따라 표시 장치, 조명 장치, 차량 램프 예컨대, 안개등, 차폭등, 방향 지시등, 브레이크등, 후미등, 후진등, 상향등, 하향등, 안개등과 같은 램프에 적용될 수 있다. The semiconductor device package according to the embodiment may be applied to a light source device. The light source device may be applied to a display device, a lighting device, a vehicle lamp, such as a fog lamp, a side lamp, a turn indicator, a brake lamp, a tail lamp, a reversing lamp, a high beam, a low beam, and a fog lamp according to an industrial field.

상기의 광원 장치는 광 출사 영역에 광학 렌즈 또는 도광판를 갖는 광학 시트 중 적어도 하나를 포함할 수 있다. 광원 장치의 예로, 표시 장치는 바텀 커버와, 바텀 커버 위에 배치되는 반사판과, 광을 방출하며 발광소자를 포함하는 반도체 모듈과, 반사판의 전방에 배치되며 발광 모듈에서 발산되는 빛을 전방으로 안내하는 도광판과, 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널과, 디스플레이 패널과 연결되고 디스플레이 패널에 화상 신호를 공급하는 화상 신호 출력 회로와, 디스플레이 패널의 전방에 배치되는 컬러 필터를 포함할 수 있다. 여기서 바텀 커버, 반사판, 발광 모듈, 도광판, 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다. 또한, 표시 장치는 컬러 필터를 포함하지 않고, 적색(Red), 녹색(Green), 청색(Blue) 광을 방출하는 발광소자가 각각 배치되는 구조를 이룰 수도 있다.The light source device may include at least one of an optical lens and an optical sheet having a light guide plate in the light emission area. As an example of the light source device, the display device includes a bottom cover, a reflecting plate disposed on the bottom cover, a semiconductor module that emits light and includes a light emitting device, and is disposed in front of the reflecting plate and guides light emitted from the light emitting module to the front. A light guide plate, an optical sheet including prism sheets disposed in front of the light guide plate, a display panel disposed in front of the optical sheet, an image signal output circuit connected to the display panel and supplying an image signal to the display panel; It may include a color filter disposed in front. Here, the bottom cover, the reflector, the light emitting module, the light guide plate, and the optical sheet may form a backlight unit. Also, the display device may have a structure in which light emitting devices emitting red, green, and blue light are respectively disposed without including a color filter.

광원 장치의 또 다른 예로, 헤드 램프는 기판 상에 배치되는 반도체 소자 또는 발광소자 패키지를 포함하는 반도체 모듈, 반도체 모듈로부터 조사되는 빛을 일정 방향, 예컨대, 전방으로 반사시키는 리플렉터(reflector), 리플렉터에 의하여 반사되는 빛을 전방으로 굴절시키는 렌즈, 및 리플렉터에 의하여 반사되어 렌즈로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 쉐이드(shade)를 포함할 수 있다.As another example of the light source device, the head lamp is a semiconductor module including a semiconductor device or a light emitting device package disposed on a substrate, a reflector that reflects light irradiated from the semiconductor module in a predetermined direction, for example, forward, and a reflector. It may include a lens that refracts the light reflected by the forward direction, and a shade that blocks or reflects a portion of light reflected by the reflector and directed to the lens to form a light distribution pattern desired by the designer.

광원 장치의 다른 예인 조명 장치는 커버, 광원 모듈, 방열체, 전원 제공부, 내부 케이스, 소켓을 포함할 수 있다. 또한, 실시 예에 따른 광원 장치는 부재와 홀더 중 어느 하나 이상을 더 포함할 수 있다. A lighting device, which is another example of the light source device, may include a cover, a light source module, a heat sink, a power supply unit, an inner case, and a socket. In addition, the light source device according to the embodiment may further include any one or more of a member and a holder.

상기한 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, etc. described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, features, structures, effects, etc. illustrated in each embodiment can be combined or modified for other embodiments by those of ordinary skill in the art to which the embodiments belong. Accordingly, the contents related to such combinations and modifications should be interpreted as being included in the scope of the present invention.

이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiment has been described above, it is only an example and does not limit the present invention, and those of ordinary skill in the art to which the present invention pertains are not exemplified above in the range that does not depart from the essential characteristics of the present embodiment. It will be appreciated that various modifications and applications are possible. For example, each component specifically shown in the embodiment can be implemented by modification. And the differences related to these modifications and applications should be construed as being included in the scope of the present invention defined in the appended claims.

10: 반도체 소자
10A,10B,10C: 반도체 소자 패키지
11: 기판
21: 발광 구조물
31: 제1반사 구조
41: 제2반사 구조
51,61: 패드
71: 형광체층
81: 회로 기판
10: semiconductor element
10A, 10B, 10C: semiconductor device package
11: Substrate
21: light emitting structure
31: first reflective structure
41: second reflective structure
51,61: pad
71: phosphor layer
81: circuit board

Claims (9)

서로 반대측에 배치된 제1반사 구조 및 제2반사 구조; 상기 제1반사 구조와 상기 제2반사 구조 사이에 배치된 발광 구조물; 및 상기 제1반사 구조와 상기 제2반사 구조 중 적어도 하나의 외측에 배치된 적어도 하나의 패드를 포함하는 반도체 소자; 및
상기 반도체 소자의 아래에 배치된 회로 기판을 포함하며,
상기 패드는 상기 제1 및 제2반사 구조 중 적어도 하나의 외측에서 상기 반도체 소자의 바닥 면에 인접한 측면에 배치되며, 상기 발광 구조물과 전기적으로 연결되며,
상기 발광 구조물의 외 측면은 상기 제1 및 제2반사 구조 사이의 외측에 상기 제1 및 제2반사 구조로부터 개방되고,
상기 회로 기판 상부에 리세스가 포함되고,
상기 리세스는 상기 반도체 소자와 수직 방향으로 중첩되게 배치되고, 상기 적어도 하나의 패드와 수직 방향으로 중첩되지 않게 배치되며,
상기 리세스는 접착제가 배치되고, 상기 접착제는 상기 반도체 소자의 하면에 부착되는 반도체 모듈.
a first reflective structure and a second reflective structure disposed on opposite sides of each other; a light emitting structure disposed between the first reflective structure and the second reflective structure; and at least one pad disposed outside at least one of the first reflective structure and the second reflective structure; and
It includes a circuit board disposed under the semiconductor device,
The pad is disposed on a side adjacent to the bottom surface of the semiconductor device on the outside of at least one of the first and second reflective structures, and is electrically connected to the light emitting structure,
The outer side of the light emitting structure is open from the first and second reflecting structures to the outside between the first and second reflecting structures,
a recess is included on the circuit board;
The recess is disposed to overlap the semiconductor device in a vertical direction, and is disposed not to overlap the at least one pad in a vertical direction,
An adhesive is disposed in the recess, and the adhesive is attached to a lower surface of the semiconductor device.
서로 반대측에 배치된 제1반사 구조 및 제2반사 구조; 상기 제1반사 구조와 상기 제2반사 구조 사이에 배치된 발광 구조물; 및 상기 제1반사 구조와 상기 제2반사 구조 중 적어도 하나의 외측에 배치된 복수의 패드를 포함하는 반도체 소자; 및
상기 반도체 소자의 아래에 배치된 회로 기판;
상기 회로 기판과 상기 반도체 소자 사이에 배치된 접착제를 포함하며,
상기 회로 기판은 상기 반도체 소자와 수직 방향으로 중첩되며 상기 회로 기판의 상면에서 하면 방향으로 오목한 리세스를 포함하며,
상기 접착제는 상기 리세스에 배치되며,
상기 패드는 상기 제1 및 제2반사 구조 중 적어도 하나의 외측에서 상기 반도체 소자의 바닥 면에 인접한 측면에 배치되며, 상기 발광 구조물과 전기적으로 연결되며,
상기 발광 구조물의 외 측면은 상기 제1 및 제2반사 구조 사이의 외측에 상기 제1 및 제2반사 구조로부터 개방되고,
패드들 사이의 간격은 상기 반도체 소자의 길이의 1/4 이상인 반도체 모듈.
a first reflective structure and a second reflective structure disposed on opposite sides of each other; a light emitting structure disposed between the first reflective structure and the second reflective structure; and a plurality of pads disposed outside at least one of the first reflective structure and the second reflective structure; and
a circuit board disposed under the semiconductor device;
an adhesive disposed between the circuit board and the semiconductor device;
the circuit board vertically overlaps the semiconductor device and includes a recess concave in a direction from an upper surface to a lower surface of the circuit board;
wherein the adhesive is disposed in the recess;
The pad is disposed on a side adjacent to the bottom surface of the semiconductor device on the outside of at least one of the first and second reflective structures, and is electrically connected to the light emitting structure,
The outer side of the light emitting structure is open from the first and second reflecting structures to the outside between the first and second reflecting structures,
The distance between the pads is at least 1/4 of the length of the semiconductor device.
제1항 또는 제2항에 있어서, 상기 제1반사 구조와 상기 발광 구조물 사이에 배치된 기판을 포함하며,
상기 발광 구조물은 상기 기판과 상기 제2반사 구조 사이에 배치되며,
상기 발광 구조물은 상기 기판과 상기 제2반사 구조 사이에 배치된 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하며,
상기 패드는 상기 제1도전형 반도체층에 연결된 제1패드 및 상기 제2도전형 반도체층에 연결된 제2패드를 포함하는 반도체 모듈.
According to claim 1 or 2, comprising a substrate disposed between the first reflective structure and the light emitting structure,
The light emitting structure is disposed between the substrate and the second reflective structure,
The light emitting structure includes a first conductive semiconductor layer, an active layer and a second conductive semiconductor layer disposed between the substrate and the second reflective structure,
wherein the pad includes a first pad connected to the first conductivity type semiconductor layer and a second pad connected to the second conductivity type semiconductor layer.
삭제delete 삭제delete 제1항 또는 제2항에 있어서, 상기 반도체 소자의 표면에 배치된 형광체층을 포함하며,
상기 형광체층은 상기 반도체 소자의 상면 및 4개의 측면에 배치된 반도체 모듈.
According to claim 1 or 2, comprising a phosphor layer disposed on the surface of the semiconductor device,
The phosphor layer is disposed on an upper surface and four side surfaces of the semiconductor device.
제1항 또는 제2항에 있어서, 상기 제1 및 제2반사 구조는 DBR 구조를 포함하는 반도체 모듈. The semiconductor module according to claim 1 or 2, wherein the first and second reflective structures include DBR structures. 제1항 또는 제2항에 있어서, 상기 반도체 소자는 상기 제1 및 제2반사 구조 사이에서, 상기 반도체 소자의 상면 방향과, 상기 제1 및 제2반사 구조가 배치되지 않은 2개의 측면 방향으로 광을 출사 시키는 반도체 모듈. The semiconductor device according to claim 1 or 2, wherein the semiconductor device is disposed between the first and second reflective structures in a top surface direction of the semiconductor device and in two lateral directions in which the first and second reflective structures are not disposed. A semiconductor module that emits light. 삭제delete
KR1020170108218A 2017-08-25 2017-08-25 Semiconductor device and semiconductor module KR102432220B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170108218A KR102432220B1 (en) 2017-08-25 2017-08-25 Semiconductor device and semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170108218A KR102432220B1 (en) 2017-08-25 2017-08-25 Semiconductor device and semiconductor module

Publications (2)

Publication Number Publication Date
KR20190022210A KR20190022210A (en) 2019-03-06
KR102432220B1 true KR102432220B1 (en) 2022-08-12

Family

ID=65761627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170108218A KR102432220B1 (en) 2017-08-25 2017-08-25 Semiconductor device and semiconductor module

Country Status (1)

Country Link
KR (1) KR102432220B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173849A (en) 2005-12-19 2007-07-05 Philips Lumileds Lightng Co Llc Light-emitting device
KR101457036B1 (en) * 2013-06-04 2014-10-31 고려대학교 산학협력단 Light emitting diode and manufacturing method of the same
KR101548066B1 (en) 2011-03-25 2015-08-27 가부시끼가이샤 도시바 Light emitting device, light emitting module, and method for manufacturing light emitting device
KR101568757B1 (en) * 2014-03-05 2015-11-12 주식회사 루멘스 Lead frame, light emitting device package, backlight unit, lighting device and its manufacturing method
KR101665102B1 (en) 2015-06-10 2016-10-12 주식회사 레다즈 Light emitting diode package and method for manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101824011B1 (en) * 2011-07-29 2018-01-31 엘지이노텍 주식회사 Light-emitting device
KR101539994B1 (en) * 2013-11-28 2015-07-30 순천대학교 산학협력단 Edge light emitting diode and method of fabricating the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173849A (en) 2005-12-19 2007-07-05 Philips Lumileds Lightng Co Llc Light-emitting device
KR101548066B1 (en) 2011-03-25 2015-08-27 가부시끼가이샤 도시바 Light emitting device, light emitting module, and method for manufacturing light emitting device
KR101457036B1 (en) * 2013-06-04 2014-10-31 고려대학교 산학협력단 Light emitting diode and manufacturing method of the same
KR101568757B1 (en) * 2014-03-05 2015-11-12 주식회사 루멘스 Lead frame, light emitting device package, backlight unit, lighting device and its manufacturing method
KR101665102B1 (en) 2015-06-10 2016-10-12 주식회사 레다즈 Light emitting diode package and method for manufacturing the same

Also Published As

Publication number Publication date
KR20190022210A (en) 2019-03-06

Similar Documents

Publication Publication Date Title
KR102432216B1 (en) Light emitting device package
CN109994589B (en) Light emitting device package
KR102508745B1 (en) Light emitting device package
KR102487690B1 (en) Semiconductor device package and lighting source unit
TW201909451A (en) Light emitting device package
KR102432221B1 (en) Light emitting device package
US20200287107A1 (en) Light-emitting device package
KR102432220B1 (en) Semiconductor device and semiconductor module
KR102432217B1 (en) Light emitting device package and lighting apparatus
KR102369821B1 (en) Light emitting device package
KR102539278B1 (en) Light emitting device package
KR102358842B1 (en) Light emitting device package and lighting source unit
KR102471688B1 (en) Light emitting device package, lighting device and method of manufacturing the same
KR102369237B1 (en) Light emitting device package and manufacturing method of light emitting device package
KR102542297B1 (en) Light emitting device package
KR102610607B1 (en) Light emitting device package
KR102567568B1 (en) Semiconductor Package
KR102249649B1 (en) Light emitting device package and light unit
KR102522822B1 (en) Light emitting device package
KR102369260B1 (en) Semiconductor device
KR102564179B1 (en) Light emitting device package
KR102644793B1 (en) Light emitting device package
US11374153B2 (en) Light emitting device package
KR102471692B1 (en) Light emitting device package
KR102379835B1 (en) Light emitting device package

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant