KR102427893B1 - 리프레쉬방법 및 이를 이용한 반도체장치 - Google Patents

리프레쉬방법 및 이를 이용한 반도체장치 Download PDF

Info

Publication number
KR102427893B1
KR102427893B1 KR1020160020840A KR20160020840A KR102427893B1 KR 102427893 B1 KR102427893 B1 KR 102427893B1 KR 1020160020840 A KR1020160020840 A KR 1020160020840A KR 20160020840 A KR20160020840 A KR 20160020840A KR 102427893 B1 KR102427893 B1 KR 102427893B1
Authority
KR
South Korea
Prior art keywords
word line
response
bad
mat
redundancy
Prior art date
Application number
KR1020160020840A
Other languages
English (en)
Other versions
KR20170098647A (ko
Inventor
김육희
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160020840A priority Critical patent/KR102427893B1/ko
Priority to US15/175,119 priority patent/US9711204B1/en
Publication of KR20170098647A publication Critical patent/KR20170098647A/ko
Application granted granted Critical
Publication of KR102427893B1 publication Critical patent/KR102427893B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/781—Masking faults in memories by using spares or by reconfiguring using programmable devices combined in a redundant decoder
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/81—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a hierarchical redundancy scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

반도체장치는 커맨드에 응답하여 생성되는 어드레스와 불량어드레스를 비교하여 상기 커맨드 입력시점으로부터 기 설정된 구간 동안 순차적으로 인에이블되는 노멀워드라신호 및 리던던시워드라인신호를 생성하는 리프레쉬제어회로 및 상기 노멀워드라인신호가 인에이블되는 경우 상기 어드레스에 응답하여 불량이 발생한 불량워드라인이 비활성화되고, 상기 리던던시워드라인신호가 인에이블되는 경우 상기 불량워드라인이 대체되는 리던던시워드라인이 활성화되는 메모리회로를 포함하는 반도체장치를 포함한다.

Description

리프레쉬방법 및 이를 이용한 반도체장치{REFRESH METHOD AND SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은 리프레쉬방법 및 이를 이용한 반도체장치에 관한 것이다.
일반적으로, 개인용 컴퓨터나 전자 통신 기기 등과 같은 시스템의 고성능화에 부응하여, 메모리로서 탑재되는 디램 등과 같은 휘발성 반도체장치도 나날이 고속화 및 고집적화되고 있다. 핸드폰이나 노트북 컴퓨터 등과 같이 배터리로 동작하는 시스템에 탑재되는 반도체장치의 경우에는 특히 저전력 소모 특성이 절실히 요구되므로, 동작(오퍼레이팅) 전류 및 스탠바이 전류를 감소시키기 위한 노력과 연구가 활발히 진행되고 있다.
한편, 반도체장치는 하나의 트랜지스터와 하나의 스토리지 커패시터로 구성되는 디램 메모리 셀의 데이터 리텐션(retention) 특성은 온도에 따라서도 매우 민감하게 나타난다. 따라서, 데이터 리텐션(retention) 특성에 맞춰 메모리 셀의 데이터를 주기적으로 감지증폭하는 리프레쉬동작을 수행하고 있다.
또한, 반도체장치는 제품 출하 전 반도체장치의 동작상의 문제가 있는지 테스트하고 정상동작이 가능한 반도체장치를 제품으로 출하하게 된다. 이와 같은 테스트는 소수의 데이터불량이 발생한 반도체장치를 리페어하도록 지원하고 있다. 여기서, 리페어는 불량이 발생한 메모리셀에 연결된 워드라인을 리던던시 워드라인으로 대체하는 일련의 동작을 통해 수행된다.
본 발명은 한 번의 커맨드 입력으로 불량이 발생하지 않은 노멀워드라인 및 불량이 발생한 불량워드라인을 대체하는 리던던시워드라인을 모두 활성화하는 리프레쉬동작을 수행하는 리프레쉬방법 및 이를 이용한 반도체장치를 제공한다.
이를 위해 본 발명은 커맨드에 응답하여 생성되는 어드레스와 불량어드레스를 비교하여 상기 커맨드 입력시점으로부터 기 설정된 구간 동안 순차적으로 인에이블되는 노멀워드라신호 및 리던던시워드라인신호를 생성하는 리프레쉬제어회로 및 상기 노멀워드라인신호가 인에이블되는 경우 상기 어드레스에 응답하여 불량이 발생한 불량워드라인이 비활성화되고, 상기 리던던시워드라인신호가 인에이블되는 경우 상기 불량워드라인이 대체되는 리던던시워드라인이 활성화되는 메모리회로를 포함하는 반도체장치를 제공한다.
또한, 본 발명은 커맨드에 응답하여 어드레스와 불량어드레스가 동일한 조합인 경우 상기 커맨드 입력시점으로부터 기 설정된 구간 동안 순차적으로 인에이블되는 노멀워드라인신호 및 리던던시워드라인신호를 생성하는 제1 리프레쉬단계 및 상기 노멀워드라인신호에 응답하여 제1 매트에 포함된 불량이 발생한 불량워드라인을 비활성화하고, 상기 노멀워드라인신호에 응답하여 제2 매트에 포함된 노멀워드라인을 활성화하며, 상기 리던던시워드라인신호에 응답하여 상기 불량이 발생한 워드라인을 대체하기 위한 상기 제2 매트에 포함된 리던던시워드라인을 활성화하는 제2 리프레쉬단계를 포함하는 리프레쉬방법을 제공한다.
또한, 본 발명은 커맨드에 응답하여 어드레스와 불량어드레스가 동일한 조합인 경우 상기 커맨드 입력시점으로부터 기 설정된 구간 동안 순차적으로 인에이블되는 노멀워드라인신호 및 리던던시워드라인신호를 생성하는 제1 리프레쉬단계;
상기 노멀워드라인신호에 응답하여 제1 매트에 포함된 불량이 발생한 제1 불량워드라인을 비활성화하고, 상기 노멀워드라인신호에 응답하여 제2 매트에 포함된 제1 노멀워드라인을 활성화하며, 상기 리던던시워드라인신호에 응답하여 상기 제1 불량워드라인을 대체하기 위한 상기 제2 매트에 포함된 제1 리던던시워드라인을 활성화하는 제2 리프레쉬단계; 및
상기 노멀워드라인신호에 응답하여 제3 매트에 포함된 불량이 발생한 제2 불량워드라인을 비활성화하고, 상기 노멀워드라인신호에 응답하여 제4 매트에 포함된 제2 노멀워드라인을 활성화하며, 상기 리던던시워드라인신호에 응답하여 상기 제2 불량워드라인을 대체하기 위한 상기 제4 매트에 포함된 제2 리던던시워드라인을 활성화하는 제3 리프레쉬단계를 포함하는 리프레쉬방법을 제공한다.
본 발명에 의하면 한 번의 커맨드 입력으로 불량이 발생하지 않은 노멀워드라인 및 불량이 발생한 불량워드라인을 대체하는 리던던시워드라인을 모두 활성화함으로써 효율적인 리프레쉬동작을 수행할 수 있는 효과가 있다.
또한, 본 발명에 의하면 한 번의 커맨드 입력으로 노멀워드라인 및 리던던시 워드라인을 모두 활성화함으로써 워드라인의 활성화를 위한 커맨드 입력횟수를 감소하여 커맨드에 따라 동작하는 반도체장치의 동작 속도를 향상할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 반도체장치의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 반도체장치의 동작을 설명하기 위한 타이밍도이다.
도 3은 본 발명의 다른 실시예에 따른 반도체장치의 구성을 도시한 블럭도이다.
도 4 내지 도 6는 본 발명의 일 실시예에 따른 리프레쉬방법을 적용하기 위한 리페어방법을 도시한 도면이다.
도 7은 도 1 및 도 3에 도시된 반도체장치가 적용된 전자시스템의 일 실시예에 따른 구성을 도시한 도면이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이 본 발명의 일 실시예에 따른 반도체장치는 리프레쉬제어회로(10) 및 메모리회로(20)를 포함할 수 있다. 리프레쉬제어회로(10)는 어드레스생성회로(11), 퓨즈회로(12), 비교회로(13) 및 워드라인제어회로(14)를 포함할 수 있다. 메모리회로(20)는 제1 매트(21) 및 제2 매트(22)를 포함할 수 있다.
어드레스생성회로(11)는 커맨드(CMD)에 응답하여 순차적으로 카운팅되는 제1 내지 제N 어드레스(ADD<1:N>)를 생성할 수 있다. 커맨드(CMD)는 제1 및 제2 매트(21,22)에 포함된 다수의 노멀워드라인을 활성화하기 위한 커맨드로 설정될 수 있다. 커맨드(CMD)는 리프레쉬동작을 위해 외부로부터 입력되는 커맨드로 설정될 수 있다. 제1 내지 제N 어드레스(ADD<1:N>)의 비트 수는 실시예에 따라 다양한 비트 수로 설정될 수 있다. 제1 내지 제N 어드레스(ADD<1:N>)의 비트 수는 제1 및 제2 매트(21,22)에 포함된 노멀워드라인의 수에 따라 다양하게 설정될 수 있다.
퓨즈회로(12)는 다수의 퓨즈셀을 포함하고, 커맨드(CMD)에 응답하여 다수의 퓨즈셀의 커팅여부에 따라 제1 내지 제N 불량어드레스(FAD<1:N>)를 출력할 수 있다. 퓨즈회로(12)는 다수의 퓨즈셀이 연결되는 퓨즈어레이로 구현될 수 있다. 제1 내지 제N 불량어드레스(FAD<1:N>)는 제1 및 제2 매트(21,22)에 포함된 다수의 노멀워드라인 중 불량이 발생한 불량워드라인의 위치정보를 포함할 수 있다. 제1 내지 제N 불량어드레스(FAD<1:N>)의 비트 수는 제1 내지 제N 어드레스(ADD<1:N>)의 비트 수와 동일하게 설정될 수 있다.
비교회로(13)는 제1 내지 제N 어드레스(ADD<1:N>)와 제1 내지 제N 불량어드레스(FAD<1:N>)를 비교하여 비교신호(COM)를 생성할 수 있다. 비교회로(13)는 제1 내지 제N 어드레스(ADD<1:N>)의 조합과 제1 내지 제N 불량어드레스(FAD<1:N>)의 조합이 동일한 경우 인에이블되는 비교신호(COM)를 생성할 수 있다. 비교신호(COM)가 인에이블되는 로직레벨은 실시예에 따라 다양하게 설정될 수 있다.
워드라인제어회로(14)는 비교신호(COM)에 응답하여 노멀워드라인신호(NWLE) 및 리던던시워드라인신호(RWLE)를 생성할 수 있다. 워드라인제어회로(14)는 비교신호(COM)에 응답하여 기 설정된 구간 동안 순차적으로 인에이블되는 노멀워드라인신호(NWLE) 및 리던던시워드라인신호(RWLE)를 생성할 수 있다. 여기서, 기 설정된 구간은 커맨드(CMD)가 입력되는 시점으로부터 커맨드(CMD)가 재 입력되는 시점까지를 의미한다. 또한, 기 설정된 구간에 대한 구체적인 설명은 후술하는 도면을 통해 구체적으로 설명하도록 한다.
즉, 리프레쉬제어회로(10)는 커맨드(CMD)에 응답하여 생성되는 제1 내지 제N 어드레스(ADD<1:N>)와 제1 내지 제N 불량어드레스(FAD<1:N>)를 비교하여 커맨드(CMD) 입력시점으로부터 기 설정된 구간 동안 순차적으로 인에이블되는 노멀워드라신호(NWLE) 및 리던던시워드라인신호(RWLE)를 생성할 수 있다.
제1 매트(21)는 노멀워드라인신호(NWLE)에 응답하여 제1 내지 제N 어드레스(ADD<1:N>)의 조합이 불량이 발생한 불량워드라인의 위치에 대응하는 경우 불량워드라인을 비활성화할 수 있다. 제1 매트(21)는 노멀워드라인신호(NWLE)가 인에이블되는 경우 불량이 발생한 불량워드라인을 비활성화할 수 있다. 제1 매트(21)는 노멀워드라인신호(NWLE)가 디스에이블되는 경우 제1 내지 제N 어드레스(ADD<1:N>)의 조합에 따라 선택되는 다수의 노멀워드라인을 활성화할 수 있다. 제1 매트(21)는 노멀워드라인신호(NWLE)가 디스에이블되는 경우 제1 내지 제N 어드레스(ADD<1:N>)의 조합에 따라 선택되는 다수의 리던던시워드라인을 활성화할 수 있다. 제1 매트(21)는 다수의 노멀워드라인을 포함하는 메모리셀어레이(MCA) 및 불량이 발생한 불량워드라인을 대체할 수 있는 다수의 리던던시워드라인을 포함하는 리던던시어레이(RED)를 포함할 수 있다.
제2 매트(22)는 노멀워드라인신호(NWLE)에 응답하여 제1 내지 제N 어드레스(ADD<1:N>)의 조합에 따라 노멀워드라인을 활성화할 수 있다. 제2 매트(22)는 리던던시워드라인신호(RWLE)에 응답하여 불량워드라인이 대체되는 리더던시워드라인을 활성화할 수 있다. 제2 매트(22)는 노멀워드라인신호(NWLE)가 인에이블되는 경우 제1 내지 제N 어드레스(ADD<1:N>)의 조합에 따라 선택되는 다수의 노멀워드라인을 활성화할 수 있다. 제2 매트(22)는 리던던시워드라인신호(RWLE)가 인에이블되는 경우 제1 매트(21)의 불량워드라인이 대체되는 리던던시워드라인을 활성화할 수 있다. 제2 매트(22)는 다수의 노멀워드라인을 포함하는 메모리셀어레이(MCA) 및 불량이 발생한 불량워드라인을 대체할 수 있는 다수의 리던던시워드라인을 포함하는 리던던시어레이(RED)를 포함할 수 있다.
한편, 제1 및 제2 매트(21,22)는 불량이 발생한 불량워드라인을 내부에 포함한 리던던시워드라인으로 대체하거나 또 다른 매트에 포함된 리던던시워드라인으로 대체하도록 구현될 수 있다.
즉, 메모리회로(20)는 노멀워드라인신호(NWLE)가 인에이블되는 경우 제1 내지 제N 어드레스(ADD<1:N>)에 응답하여 불량이 발생한 불량워드라인이 비활성화되고, 리던던시워드라인신호(RWLE)가 인에이블되는 경우 불량워드라인이 대체되는 리던던시워드라인이 활성화될 수 있다.
이와 같은 본 발명의 일 실시예의 반도체장치의 동작을 도 2를 참고하여 살펴보되, 제1 매트(21)에 포함된 다수의 노멀워드라인 중 불량이 발생한 경우를 예를 들어 설명하면 다음과 같다.
설명에 앞서 첫 번째(1st) 커맨드(CMD)가 입력되는 T1 시점부터 두 번째(2nd)가 커맨드(CMD)가 입력되는 T7 시점까지의 구간을 기 설정된 구간(X)으로 정의한다.
어드레스생성회로(11)는 첫 번째(1st) 커맨드(CMD)에 응답하여 순차적으로 카운팅되는 제1 내지 제N 어드레스(ADD<1:N>)를 생성한다.
퓨즈회로(12)는 첫 번째(1st) 커맨드(CMD)에 응답하여 불량이 발생한 불량워드라인의 위치정보를 포함하는 제1 내지 제N 불량어드레스(FAD<1:N>)를 출력한다.
T2 시점에 비교회로(13)는 순차적으로 카운팅되는 제1 내지 제N 어드레스(ADD<1:N>)와 제1 내지 제N 불량어드레스(FAD<1:N>)가 동일한 조합으로 생성되어 로직하이레벨로 인에이블되는 비교신호(COM)를 생성한다.
워드라인제어회로(14)는 비교신호(COM)에 응답하여 노멀워드라인신호(NWLE)를 로직하이레벨로 생성한다.
한편, 노멀워드라인신호(NWLE)는 T2 시점부터 T3 시점까지의 펄스폭을 갖도록 설정되는데, T2 시점부터 T3 시점까지의 구간은 워드라인이 활성화되는 구간인 tRAS(RAS Active Time)로 설정될 수 있다. 또한, T3 시점부터 T4 시점은 워드라인이 활성화된 이후 프리차지 구간인 tRP(RAS Precharge Time)로 설정될 수 있다.
제1 매트(21)는 노멀워드라인신호(NWLE)에 응답하여 제1 내지 제N 어드레스(ADD<1:N>)에 의해 선택되는 불량워드라인을 비활성화한다.
제2 매트(22)는 노멀워드라인신호(NWLE)에 응답하여 제1 내지 제N 어드레스(ADD<1:N>)에 의해 선택되는 노멀워드라인을 활성화한다.
T4 시점에 워드라인제어회로(14)는 노멀워드라인신호(NWLE)가 생성된 이후 리던던시워드라인신호(RWLE)를 로직하이레벨로 생성한다.
한편, 리던던시워드라인신호(RWLE)는 T4 시점부터 T5 시점까지의 펄스폭을 갖도록 설정되는데, T4 시점부터 T5 시점까지의 구간은 리던던시워드라인이 활성화되는 구간인 tRAS(RAS Active Time)로 설정될 수 있다. 또한, T5 시점부터 T6 시점은 리던던시워드라인이 활성화된 이후 프리차지 구간인 tRP(RAS Precharge Time)로 설정될 수 있다.
제2 매트(22)는 리던던시워드라인신호(RWLE)에 응답하여 불량이 발생한 불량워드라인이 대체되는 리던던시워드라인을 활성화한다.
여기서, 기 설정된 구간(X)은 tRAS(RAS Active Time) 및 tRP(RAS Precharge Time)의 합의 2배수로 설정될 수 있다. 즉, 한번 입력되는 커맨드에 의해 워드라인의 활성화동작이 두 번 수행될 수 있는 구간으로 설정된다.
이와 같은 본 발명의 일 실시예에 따른 반도체장치는 한 번의 커맨드 입력으로 불량이 발생하지 않은 노멀워드라인 및 불량이 발생한 불량워드라인을 대체하는 리던던시워드라인을 모두 활성화함으로써 효율적인 리프레쉬동작을 수행할 수 있다. 또한, 한 번의 커맨드 입력으로 노멀워드라인 및 리던던시 워드라인을 모두 활성화함으로써 워드라인의 활성화를 위한 커맨드 입력횟수를 감소하여 커맨드에 따라 동작하는 반도체장치의 동작 속도를 향상할 수 있다.
도 3에 도시된 바와 같이 본 발명의 다른 실시예에 따른 반도체장치는 리프레쉬제어회로(30) 및 메모리회로(40)를 포함할 수 있다. 리프레쉬제어회로(30)는 어드레스생성회로(31), 퓨즈회로(32), 비교회로(33) 및 워드라인제어회로(34)를 포함할 수 있다. 메모리회로(40)는 제1 매트(41), 제2 매트(42), 제3 매트(43) 및 제4 매트(44)를 포함할 수 있다.
어드레스생성회로(31)는 커맨드(CMD)에 응답하여 순차적으로 카운팅되는 제1 내지 제M 어드레스(ADD<1:M>)를 생성할 수 있다. 커맨드(CMD)는 제1 내지 제4 매트(41,42,43,44)에 포함된 다수의 노멀워드라인을 활성화하기 위한 커맨드로 설정될 수 있다. 커맨드(CMD)는 리프레쉬동작을 위해 외부로부터 입력되는 커맨드로 설정될 수 있다. 제1 내지 제M 어드레스(ADD<1:M>)의 비트 수는 실시예에 따라 다양한 비트 수로 설정될 수 있다. 제1 내지 제M 어드레스(ADD<1:M>)의 비트 수는 제1 내지 제4 매트(41,42,43,44)에 포함된 노멀워드라인의 수에 따라 다양하게 설정될 수 있다.
퓨즈회로(32)는 다수의 퓨즈셀을 포함하고, 커맨드(CMD)에 응답하여 다수의 퓨즈셀의 커팅여부에 따라 제1 내지 제M 불량어드레스(FAD<1:M>)를 출력할 수 있다. 퓨즈회로(32)는 다수의 퓨즈셀이 연결되는 퓨즈어레이로 구현될 수 있다. 제1 내지 제M 불량어드레스(FAD<1:M>)는 제1 내지 제4 매트(41,42,43,44)에 포함된 다수의 노멀워드라인 중 불량이 발생한 불량워드라인의 위치정보를 포함할 수 있다. 제1 내지 제M 불량어드레스(FAD<1:M>)의 비트 수는 제1 내지 제M 어드레스(ADD<1:M>)의 비트 수와 동일하게 설정될 수 있다.
비교회로(33)는 제1 내지 제M 어드레스(ADD<1:M>)와 제1 내지 제M 불량어드레스(FAD<1:M>)를 비교하여 비교신호(COM)를 생성할 수 있다. 비교회로(33)는 제1 내지 제M 어드레스(ADD<1:M>)의 조합과 제1 내지 제M 불량어드레스(FAD<1:M>)의 조합이 동일한 경우 인에이블되는 비교신호(COM)를 생성할 수 있다. 비교신호(COM)가 인에이블되는 로직레벨은 실시예에 따라 다양하게 설정될 수 있다.
워드라인제어회로(34)는 비교신호(COM)에 응답하여 노멀워드라인신호(NWLE) 및 리던던시워드라인신호(RWLE)를 생성할 수 있다. 워드라인제어회로(34)는 비교신호(COM)에 응답하여 기 설정된 구간 동안 순차적으로 인에이블되는 노멀워드라인신호(NWLE) 및 리던던시워드라인신호(RWLE)를 생성할 수 있다. 여기서, 기 설정된 구간은 커맨드(CMD)가 입력되는 시점으로부터 커맨드(CMD)가 재 입력되는 시점까지를 의미한다.
즉, 리프레쉬제어회로(30)는 커맨드(CMD)에 응답하여 생성되는 제1 내지 제M 어드레스(ADD<1:M>)와 제1 내지 제M 불량어드레스(FAD<1:M>)를 비교하여 커맨드(CMD) 입력시점으로부터 기 설정된 구간 동안 순차적으로 인에이블되는 노멀워드라신호(NWLE) 및 리던던시워드라인신호(RWLE)를 생성할 수 있다.
제1 매트(41)는 노멀워드라인신호(NWLE)에 응답하여 제1 내지 제M 어드레스(ADD<1:M>)의 조합이 불량이 발생한 불량워드라인의 위치에 대응하는 경우 불량워드라인을 비활성화할 수 있다. 제1 매트(41)는 노멀워드라인신호(NWLE)가 인에이블되는 경우 불량이 발생한 불량워드라인을 비활성화할 수 있다. 제1 매트(41)는 노멀워드라인신호(NWLE)가 디스에이블되는 경우 제1 내지 제M 어드레스(ADD<1:M>)의 조합에 따라 선택되는 다수의 노멀워드라인을 활성화할 수 있다. 제1 매트(41)는 노멀워드라인신호(NWLE)가 디스에이블되는 경우 제1 내지 제M 어드레스(ADD<1:M>)의 조합에 따라 선택되는 다수의 리던던시워드라인을 활성화할 수 있다. 제1 매트(41)는 다수의 노멀워드라인을 포함하는 메모리셀어레이(MCA) 및 불량이 발생한 불량워드라인을 대체할 수 있는 다수의 리던던시워드라인을 포함하는 리던던시어레이(RED)를 포함할 수 있다.
제2 매트(42)는 노멀워드라인신호(NWLE)에 응답하여 제1 내지 제M 어드레스(ADD<1:M>)의 조합에 따라 노멀워드라인을 활성화할 수 있다. 제2 매트(42)는 리던던시워드라인신호(RWLE)에 응답하여 불량워드라인이 대체되는 리더던시워드라인을 활성화할 수 있다. 제2 매트(42)는 노멀워드라인신호(NWLE)가 인에이블되는 경우 제1 내지 제M 어드레스(ADD<1:M>)의 조합에 따라 선택되는 다수의 노멀워드라인을 활성화할 수 있다. 제2 매트(42)는 리던던시워드라인신호(RWLE)가 인에이블되는 경우 제1 매트(41)의 불량워드라인이 대체되는 리던던시워드라인을 활성화할 수 있다. 제2 매트(42)는 다수의 노멀워드라인을 포함하는 메모리셀어레이(MCA) 및 불량이 발생한 불량워드라인을 대체할 수 있는 다수의 리던던시워드라인을 포함하는 리던던시어레이(RED)를 포함할 수 있다.
제3 매트(43)는 노멀워드라인신호(NWLE)에 응답하여 제1 내지 제M 어드레스(ADD<1:M>)의 조합이 불량이 발생한 불량워드라인의 위치에 대응하는 경우 불량워드라인을 비활성화할 수 있다. 제3 매트(43)는 노멀워드라인신호(NWLE)가 인에이블되는 경우 불량이 발생한 불량워드라인을 비활성화할 수 있다. 제3 매트(43)는 노멀워드라인신호(NWLE)가 디스에이블되는 경우 제1 내지 제M 어드레스(ADD<1:M>)의 조합에 따라 선택되는 다수의 노멀워드라인을 활성화할 수 있다. 제3 매트(43)는 노멀워드라인신호(NWLE)가 디스에이블되는 경우 제1 내지 제M 어드레스(ADD<1:M>)의 조합에 따라 선택되는 다수의 리던던시워드라인을 활성화할 수 있다. 제3 매트(43)는 다수의 노멀워드라인을 포함하는 메모리셀어레이(MCA) 및 불량이 발생한 불량워드라인을 대체할 수 있는 다수의 리던던시워드라인을 포함하는 리던던시어레이(RED)를 포함할 수 있다.
제4 매트(44)는 노멀워드라인신호(NWLE)에 응답하여 제1 내지 제M 어드레스(ADD<1:M>)의 조합에 따라 노멀워드라인을 활성화할 수 있다. 제4 매트(44)는 리던던시워드라인신호(RWLE)에 응답하여 불량워드라인이 대체되는 리더던시워드라인을 활성화할 수 있다. 제4 매트(44)는 노멀워드라인신호(NWLE)가 인에이블되는 경우 제1 내지 제M 어드레스(ADD<1:M>)의 조합에 따라 선택되는 다수의 노멀워드라인을 활성화할 수 있다. 제4 매트(44)는 리던던시워드라인신호(RWLE)가 인에이블되는 경우 제3 매트(43)의 불량워드라인이 대체되는 리던던시워드라인을 활성화할 수 있다. 제4 매트(44)는 다수의 노멀워드라인을 포함하는 메모리셀어레이(MCA) 및 불량이 발생한 불량워드라인을 대체할 수 있는 다수의 리던던시워드라인을 포함하는 리던던시어레이(RED)를 포함할 수 있다.
한편, 제1 내지 제4 매트(41,42,43,44)는 불량이 발생한 불량워드라인을 내부에 포함한 리던던시워드라인으로 대체하거나 또 다른 매트에 포함된 리던던시워드라인으로 대체하도록 구현될 수 있다.
즉, 메모리회로(40)는 노멀워드라인신호(NWLE)가 인에이블되는 경우 제1 내지 제M 어드레스(ADD<1:M>)에 응답하여 불량이 발생한 불량워드라인이 비활성화되고, 리던던시워드라인신호(RWLE)가 인에이블되는 경우 불량워드라인이 대체되는 리던던시워드라인이 활성화될 수 있다.
도 3에 도시된 반도체장치는 도 1에 도시된 반도체장치와 매트 수만 상이할 뿐 동일한 동작을 수행하므로 구체적인 동작 설명은 생략한다.
도 4 내지 도 6을 참고하여 본 발명의 일 실시예에 따른 리페어방법을 설명하되, 메모리회로(20)가 제1 내지 제4 매트(M1~M4)를 포함하도록 구현되는 경우를 예를 들어 설명하면 다음과 같다. 한편, 제1 내지 제4 매트(M1~M4)에 포함된 노멀워드라인(NWL)은 8K 개로 구현되고, 리던던시워드라인(RWL)은 64개로 구현될 수 있다. 또한, 제1 내지 제4 매트(M1~M4)는 하나의 뱅크로 구현되도록 설정될 수 있다.
도 4를 참고하면, 제1 내지 제4 매트(M1~M4) 중 제1 매트(M1)에 포함된 노멀워드라인 중 하나의 불량워드라인(FWL<1>)이 발생하는 경우를 설명하면 다음과 같다. 즉, 제1 내지 제4 매트(M1~M4) 중 1개의 불량워드라인이 발생하는 경우를 설명한다.
제1 매트(M1)의 불량워드라인(FWL<1>)은 제1 매트(M1)에 포함된 리던던시워드라인(RWL) 중 어느 하나로 대체(실선)될 수 있다.
제1 매트(M1)의 불량워드라인(FWL<1>)은 제2 매트(M2)에 포함된 리던던시워드라인(RWL) 중 어느 하나로 대체(실선)될 수 있다.
제1 매트(M1)의 불량워드라인(FWL<1>)은 제3 매트(M3)에 포함된 리던던시워드라인(RWL) 중 어느 하나로 대체(실선)될 수 있다.
제1 매트(M1)의 불량워드라인(FWL<1>)은 제4 매트(M4)에 포함된 리던던시워드라인(RWL) 중 어느 하나로 대체(실선)될 수 있다.
제1 내지 제4 매트(M1~M4) 중 제1 매트(M1)에 포함된 노멀워드라인 중 하나의 불량워드라인(FWL<1>)이 발생하는 경우 매트위치와 관계없이 모든 매트의 리던던시워드라인으로 대체되도록 설정될 수 있다.
도 5를 참고하면, 제1 내지 제4 매트(M1~M4) 중 제1 매트(M1)에 포함된 노멀워드라인 중 제1 불량워드라인(FWL<1>)이 발생하고, 제2 매트(M2)에 포함된 노멀워드라인 중 제2 불량워드라인(FWL<2>)이 발생하는 경우를 설명하면 다음과 같다. 즉, 제1 내지 제4 매트(M1~M4) 중 2개의 불량워드라인이 발생하는 경우를 설명한다.
우선, 제1 매트(M1)의 제1 불량워드라인(FWL<1>)은 제1 매트(M1)에 포함된 리던던시워드라인(RWL) 중 어느 하나로 대체(점선)될 수 있다.
제2 매트(M2)의 제2 불량워드라인(FWL<2>)은 제1 매트(M1)에 포함된 리던던시워드라인(RWL) 중 제1 불량워드라인(FWL<1>)이 대체된 리던던시워드라인(RWL)을 제외한 어느 하나로 대체(점선)될 수 있다.
또한, 제1 매트(M1)의 제1 불량워드라인(FWL<1>)은 제3 매트(M3)에 포함된 리던던시워드라인(RWL) 중 어느 하나로 대체(실선)될 수 있다.
제2 매트(M2)의 제2 불량워드라인(FWL<2>)은 제3 매트(M3)에 포함된 리던던시워드라인(RWL) 중 제1 불량워드라인이 대체된 리던던시워드라인(RWL)을 제외한 어느 하나로 대체(실선)될 수 있다.
제1 내지 제4 매트(M1~M4) 중 제1 매트(M1)에 포함된 노멀워드라인 중 제1 불량워드라인(FWL<1>)이 발생하고, 제2 매트(M2)에 포함된 노멀워드라인 중 제2 불량워드라인(FWL<2>)이 발생하는 경우는 매트위치와 관계없이 모든 매트의 리던던시워드라인으로 대체되도록 설정될 수 있지만, 하나의 매트에 2개 이상의 리던던시워드라인으로 대체되지 않도록 설정된다.
도 6을 참고하면, 제1 내지 제4 매트(M1~M4)에 포함된 노멀워드라인 중 각 매트에 포함된 제1 내지 제4 불량워드라인(FWL<1:4>)이 발생하는 경우를 설명하면 다음과 같다. 즉, 제1 내지 제4 매트(M1~M4) 중 4개의 불량워드라인이 발생하는 경우를 설명한다.
우선, 제1 매트(M1)의 제1 불량워드라인(FWL<1>)은 제2 매트(M2)에 포함된 리던던시워드라인(RWL) 중 어느 하나로 대체(점선)될 수 있다.
제2 매트(M2)의 제2 불량워드라인(FWL<2>)은 제2 매트(M2)에 포함된 리던던시워드라인(RWL) 중 제1 불량워드라인(FWL<1>)이 대체된 리던던시워드라인(RWL)을 제외한 어느 하나로 대체(점선)될 수 있다.
또한, 제3 매트(M3)의 제3 불량워드라인(FWL<3>)은 제3 매트(M3)에 포함된 리던던시워드라인(RWL) 중 어느 하나로 대체(실선)될 수 있다.
제4 매트(M2)의 제4 불량워드라인(FWL<4>)은 제3 매트(M3)에 포함된 리던던시워드라인(RWL) 중 제3 불량워드라인(FWL<3>)이 대체된 리던던시워드라인(RWL)을 제외한 어느 하나로 대체(실선)될 수 있다.
제1 내지 제4 매트(M1~M4)에 포함된 노멀워드라인 중 각 매트에 포함된 제1 내지 제4 불량워드라인(FWL<1:4>)이 발생하는 경우는 매트위치와 관계없이 모든 매트의 리던던시워드라인으로 대체되도록 설정될 수 있지만, 하나의 매트에 2개 이상의 리던던시워드라인으로 대체되지 않도록 설정된다.
앞서 도 1 내지 도 6에서 살펴본 반도체장치는 메모리시스템, 그래픽시스템, 컴퓨팅시스템 및 모바일시스템 등을 포함하는 전자시스템에 적용될 수 있다. 예를 들어, 도 7을 참고하면 본 발명의 일 실시예에 따른 전자시스템(1000)은 데이터저장부(1001), 메모리컨트롤러(1002), 버퍼메모리(1003) 및 입출력인터페이스(1004)를 포함할 수 있다.
데이터저장부(1001)는 메모리컨트롤러(1002)로부터의 제어신호에 따라 메모리컨트롤러(1002)로부터 인가되는 데이터를 저장하고 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 데이터저장부(1001)는 도 1 및 도 3에 도시된 반도체장치를 포함할 수 있다. 한편, 데이터저장부(1001)는 전원이 차단되어도 데이터를 잃지 않고 계속 저장할 수 있는 비휘발성 메모리를 포함할 수 있다. 비휘발성 메모리는 플래쉬 메모리(Nor Flash Memory, NAND Flash Memory), 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 스핀 주입자화반전 메모리(Spin Transfer Torque Random Access Memory; STTRAM), 자기메모리(Magnetic Random Access Memory; MRAM)로 구현될 수 있다.
메모리컨트롤러(1002)는 입출력인터페이스(1004)를 통해 외부기기(호스트 장치)로부터 인가되는 명령어를 디코딩하고 디코딩된 결과에 따라 데이터저장부(1001) 및 버퍼메모리(1003)에 대한 데이터 입출력을 제어한다. 도 7에서는 메모리컨트롤러(1002)가 하나의 블록으로 표시되었으나, 메모리컨트롤러(1002)는 비휘발성 메모리를 제어하기 위한 컨트롤러와 휘발성 메모리인 버퍼메모리(1003)를 제어하기 위한 컨트롤러가 독립적으로 구성될 수 있다.
버퍼메모리(1003)는 메모리컨트롤러(1002)에서 처리할 데이터 즉 데이터저장부(1001)에 입출력되는 데이터를 임시적으로 저장할 수 있다. 버퍼메모리(1003)는 제어신호에 따라 메모리컨트롤러(1002)에서 인가되는 데이터를 저장할 수 있다. 버퍼메모리(1003)는 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 버퍼메모리(1003)는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory) 등의 휘발성 메모리를 포함할 수 있다.
입출력인터페이스(1004)는 메모리컨트롤러(1002)와 외부기기(호스트) 사이의 물리적 연결을 제공하여 메모리컨트롤러(1002)가 외부기기로부터 데이터 입출력을 위한 제어신호를 수신하고 외부기기와 데이터를 교환할 수 있도록 해준다. 입출력인터페이스(1004)는 USB, MMC, PCI-E, SAS, SATA, PATA, SCSI, ESDI, 및 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 포함할 수 있다.
전자시스템(1000)은 호스트 장치의 보조 기억장치 또는 외부 저장장치로 사용될 수 있다. 전자시스템(1000)은 고상 디스크(Solid State Disk; SSD), USB 메모리(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 포함할 수 있다.
제1 실시예
10. 리프레쉬제어회로 11. 어드레스생성회로
12. 퓨즈회로 13. 비교회로
14. 워드라인제어회로 20. 메모리회로
21. 제1 매트 22. 제2 매트
제2 실시예
30. 리프레쉬제어회로 31. 어드레스생성회로
32. 퓨즈회로 33. 비교회로
34. 워드라인제어회로 40. 메모리회로
41. 제1 매트 42. 제2 매트
43. 제3 매트 44. 제4 매트
전자시스템
1000. 전자시스템 1001. 데이터저장부
1002. 메모리컨트롤러 1003. 버퍼메모리
1004. 입출력인터페이스

Claims (22)

  1. 커맨드에 응답하여 생성되는 어드레스와 불량어드레스를 비교하여 상기 커맨드 입력시점 이후 기 설정된 구간 동안 순차적으로 인에이블되는 노멀워드라인신호 및 리던던시워드라인신호를 생성하는 리프레쉬제어회로; 및
    제1 매트 및 제2 매트를 포함하고, 상기 노멀워드라인신호가 인에이블되는 경우 상기 어드레스에 응답하여 불량이 발생한 불량워드라인이 비활성화되며, 상기 리던던시워드라인신호가 인에이블되는 경우 상기 불량워드라인이 대체되는 리던던시워드라인이 활성화되는 메모리회로를 포함하는 반도체장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 커맨드는 리프레쉬동작을 위해 외부로부터 입력되는 반도체장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 기 설정된 구간은 상기 커맨드의 입력시점 이후 상기 커맨드가 재입력되는 시점까지인 반도체장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 리프레쉬제어회로는
    상기 커맨드에 응답하여 순차적으로 카운팅되는 상기 어드레스를 생성하는 어드레스생성회로;
    상기 어드레스와 상기 불량어드레스가 동일한 조합인 경우 인에이블되는 비교신호를 생성하는 비교회로; 및
    상기 비교신호에 응답하여 인에이블되는 상기 노멀워드라인신호를 생성하고, 상기 노멀워드라인신호가 인에이블되는 시점 이후 인에이블되는 상기 리던던시워드라인신호를 생성하는 워드라인제어회로를 포함하는 반도체장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4 항에 있어서, 다수의 퓨즈셀을 포함하고, 상기 커맨드에 응답하여 상기 다수의 퓨즈셀의 커팅여부에 따라 생성되는 상기 불량어드레스를 출력하는 퓨즈회로를 더 포함하는 반도체장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 메모리회로는
    상기 노멀워드라인신호에 응답하여 상기 어드레스의 조합이 불량이 발생한 상기 불량워드라인의 위치에 대응하는 경우 상기 불량워드라인을 비활성화하는 상기 제1 매트; 및
    상리 노멀워드라인신호에 응답하여 상기 어드레스의 조합에 따라 선택되는 노멀워드라인을 활성화하고, 상기 리던던시워드라인신호에 응답하여 상기 불량워드라인이 대체되는 상기 리던던시워드라인을 활성화하는 상기 제2 매트를 포함하는 반도체장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 제1 및 제2 매트들의 각각은 상기 노멀워드라인신호에 응답하여 상기 어드레스의 조합에 따라 선택적으로 활성화되는 다수의 노멀워드라인 및 상기 리던던시워드라인신호에 응답하여 선택적으로 활성화되는 다수의 리던던시워드라인을 포함하는 반도체장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7 항에 있어서, 상기 불량이 발생한 불량워드라인을 대체하는 상기 다수의 리던던시워드라인은 상기 제1 및 제2 매트의 위치에 관계없이 상기 제1 및 제2 매트 각각에서 최대 2개로 설정되는 반도체장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7 항에 있어서, 상기 어드레스의 비트 수는 상기 제1 및 제2 매트에 포함된 상기 다수의 노멀워드라인의 수에 따라 설정되는 반도체장치.
  10. 커맨드에 응답하여 어드레스와 불량어드레스가 동일한 조합인 경우 상기 커맨드 입력시점 이후 기 설정된 구간 동안 순차적으로 인에이블되는 노멀워드라인신호 및 리던던시워드라인신호를 생성하는 제1 리프레쉬단계; 및
    상기 노멀워드라인신호에 응답하여 제1 매트에 포함된 불량이 발생한 불량워드라인을 비활성화하고, 상기 노멀워드라인신호에 응답하여 제2 매트에 포함된 노멀워드라인을 활성화하며, 상기 리던던시워드라인신호에 응답하여 상기 불량이 발생한 워드라인을 대체하기 위한 상기 제2 매트에 포함된 리던던시워드라인을 활성화하는 제2 리프레쉬단계를 포함하는 리프레쉬방법.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서, 상기 커맨드는 리프레쉬동작을 위해 외부로부터 입력되는 리프레쉬방법.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서, 상기 기 설정된 구간은 상기 커맨드의 입력시점 이후 상기 커맨드가 재입력되는 시점까지인 리프레쉬방법.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서, 상기 제1 리프레쉬단계는
    상가 커맨드에 응답하여 순차적으로 카운팅되는 상기 어드레스를 생성하는 어드레스생성단계;
    상기 커맨드에 응답하여 다수의 퓨즈셀의 커팅여부에 따라 생성되는 상기 불량어드레스를 출력하는 불량어드레스생성단계;
    상기 어드레스와 상기 불량어드레스를 비교하여 상기 어드레스가 상기 불량어드레스와 동일한 조합인 경우 인에이블되는 비교신호를 생성하는 비교신호생성단계; 및
    상기 비교신호에 응답하여 순차적으로 인에이블되는 상기 노멀워드라인신호 및 상기 리던던시워드라인신호를 생성하는 워드라인신호생성단계를 포함하는 리프레쉬방법.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서, 상기 제2 리프레쉬단계는
    상기 노멀워드라인신호에 응답하여 상기 어드레스의 조합이 불량이 발생한 상기 불량워드라인의 위치에 대응하는 경우 상기 제1 매트에 포함된 상기 불량워드라인을 비활성화하는 워드라인비활성화단계;
    상리 노멀워드라인신호에 응답하여 상기 어드레스의 조합에 따라 선택되는 상기 제2 매트에 포함된 다수의 노멀워드라인을 활성화하는 워드라인활성화단계; 및
    상기 리던던시워드라인신호에 응답하여 상기 불량워드라인이 대체되는 상기 리던던시워드라인을 활성화하는 리던던시워드라인활성화단계를 포함하는 리프레쉬방법.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서, 상기 제1 및 제2 매트들의 각각은 상기 노멀워드라인신호에 응답하여 상기 어드레스의 조합에 따라 선택적으로 활성화되는 다수의 노멀워드라인 및 상기 리던던시워드라인신호에 응답하여 활성화되는 다수의 리던던시워드라인을 포함하는 리프레쉬방법.
  16. 커맨드에 응답하여 어드레스와 불량어드레스가 동일한 조합인 경우 상기 커맨드 입력시점 이후 기 설정된 구간 동안 순차적으로 인에이블되는 노멀워드라인신호 및 리던던시워드라인신호를 생성하는 제1 리프레쉬단계;
    상기 노멀워드라인신호에 응답하여 제1 매트에 포함된 불량이 발생한 제1 불량워드라인을 비활성화하고, 상기 노멀워드라인신호에 응답하여 제2 매트에 포함된 제1 노멀워드라인을 활성화하며, 상기 리던던시워드라인신호에 응답하여 상기 제1 불량워드라인을 대체하기 위한 상기 제2 매트에 포함된 제1 리던던시워드라인을 활성화하는 제2 리프레쉬단계; 및
    상기 노멀워드라인신호에 응답하여 제3 매트에 포함된 불량이 발생한 제2 불량워드라인을 비활성화하고, 상기 노멀워드라인신호에 응답하여 제4 매트에 포함된 제2 노멀워드라인을 활성화하며, 상기 리던던시워드라인신호에 응답하여 상기 제2 불량워드라인을 대체하기 위한 상기 제4 매트에 포함된 제2 리던던시워드라인을 활성화하는 제3 리프레쉬단계를 포함하는 리프레쉬방법.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서, 상기 커맨드는 리프레쉬동작을 위해 외부로부터 입력되는 리프레쉬방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서, 상기 기 설정된 구간은 상기 커맨드의 입력시점 이후 상기 커맨드가 재입력되는 시점까지인 리프레쉬방법.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서, 상기 제1 리프레쉬단계는
    상가 커맨드에 응답하여 순차적으로 카운팅되는 상기 어드레스를 생성하는 어드레스생성단계;
    상기 커맨드에 응답하여 다수의 퓨즈셀의 커팅여부에 따라 생성되는 상기 불량어드레스를 출력하는 불량어드레스생성단계;
    상기 어드레스와 상기 불량어드레스를 비교하여 상기 어드레스가 상기 불량어드레스와 동일한 조합인 경우 인에이블되는 비교신호를 생성하는 비교신호생성단계; 및
    상기 비교신호에 응답하여 순차적으로 인에이블되는 상기 노멀워드라인신호 및 상기 리던던시워드라인신호를 생성하는 워드라인신호생성단계를 포함하는 리프레쉬방법.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서, 상기 제2 리프레쉬단계는
    상기 노멀워드라인신호에 응답하여 상기 어드레스의 조합이 불량이 발생한 상기 제1 불량워드라인의 위치에 대응하는 경우 상기 제1 매트에 포함된 상기 제1 불량워드라인을 비활성화하는 제1 워드라인비활성화단계;
    상리 노멀워드라인신호에 응답하여 상기 어드레스의 조합에 따라 선택되는 상기 제2 매트에 포함된 상기 제1 노멀워드라인을 활성화하는 제1 워드라인활성화단계; 및
    상기 리던던시워드라인신호에 응답하여 상기 제1 불량워드라인이 대체되는 상기 제2 매트에 포함된 상기 리던던시워드라인을 활성화하는 제1 리던던시워드라인활성화단계를 포함하는 리프레쉬방법.
  21. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서, 상기 제3 리프레쉬단계는
    상기 노멀워드라인신호에 응답하여 상기 어드레스의 조합이 불량이 발생한 상기 제2 불량워드라인의 위치에 대응하는 경우 상기 제3 매트에 포함된 상기 제2 불량워드라인을 비활성화하는 제2 워드라인비활성화단계;
    상리 노멀워드라인신호에 응답하여 상기 어드레스의 조합에 따라 선택되는 상기 제4 매트에 포함된 상기 제2 노멀워드라인을 활성화하는 제2 워드라인활성화단계; 및
    상기 리던던시워드라인신호에 응답하여 상기 제2 불량워드라인이 대체되는 상기 제4 매트에 포함된 상기 제2 리던던시워드라인을 활성화하는 제2 리던던시워드라인활성화단계를 포함하는 리프레쉬방법.
  22. ◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서, 상기 제1 내지 제4 매트는 상기 노멀워드라인신호에 응답하여 상기 어드레스의 조합에 따라 선택적으로 활성화되는 다수의 노멀워드라인 및 상기 리던던시워드라인신호에 응답하여 활성화되는 다수의 리던던시 워드라인을 포함하는 리프레쉬방법.
KR1020160020840A 2016-02-22 2016-02-22 리프레쉬방법 및 이를 이용한 반도체장치 KR102427893B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160020840A KR102427893B1 (ko) 2016-02-22 2016-02-22 리프레쉬방법 및 이를 이용한 반도체장치
US15/175,119 US9711204B1 (en) 2016-02-22 2016-06-07 Semiconductor device(s) and method of refreshing the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160020840A KR102427893B1 (ko) 2016-02-22 2016-02-22 리프레쉬방법 및 이를 이용한 반도체장치

Publications (2)

Publication Number Publication Date
KR20170098647A KR20170098647A (ko) 2017-08-30
KR102427893B1 true KR102427893B1 (ko) 2022-08-02

Family

ID=59296400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160020840A KR102427893B1 (ko) 2016-02-22 2016-02-22 리프레쉬방법 및 이를 이용한 반도체장치

Country Status (2)

Country Link
US (1) US9711204B1 (ko)
KR (1) KR102427893B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102485487B1 (ko) * 2018-07-18 2023-01-06 에스케이하이닉스 주식회사 반도체장치
US10872678B1 (en) * 2019-06-19 2020-12-22 Micron Technology, Inc. Speculative section selection within a memory device
KR20210124718A (ko) * 2020-04-07 2021-10-15 에스케이하이닉스 주식회사 불량 워드라인을 스스로 검출하고 리페어할 수 있는 메모리 장치 및 이를 포함하는 메모리 시스템

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100273293B1 (ko) * 1998-05-13 2001-01-15 김영환 리던던트 워드라인의 리프레쉬 구조
JP4308186B2 (ja) * 2005-10-28 2009-08-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体記憶装置
JP5599559B2 (ja) 2008-11-27 2014-10-01 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びそのリフレッシュ方法
KR20150026227A (ko) 2013-09-02 2015-03-11 에스케이하이닉스 주식회사 반도체 메모리 장치

Also Published As

Publication number Publication date
KR20170098647A (ko) 2017-08-30
US9711204B1 (en) 2017-07-18

Similar Documents

Publication Publication Date Title
US9916885B2 (en) Semiconductor devices having a refresh operation
CN107039083B (zh) 执行封装后修复操作的存储器设备
US9741425B2 (en) Memory device and memory system including the memory device
US10096345B2 (en) Semiconductor devices
KR20170030304A (ko) 스위처블 감지 증폭기를 갖는 메모리 장치
US20200066325A1 (en) Semiconductor devices and semiconductor systems including the semiconductor devices
CN104183275B (zh) 半导体器件
US9659615B1 (en) Semiconductor device comprising pipe latch circuit and auto-precharge signal generation circuit
US9613666B1 (en) Semiconductor devices and semiconductor systems including the same
US11270752B2 (en) Semiconductor devices and refresh methods using the semiconductor devices
KR102427893B1 (ko) 리프레쉬방법 및 이를 이용한 반도체장치
US10013305B2 (en) Semiconductor devices and methods relating to the repairing of the same
US10796747B2 (en) Semiconductor device
KR102427894B1 (ko) 반도체장치 및 반도체시스템
US20170169879A1 (en) Semiconductor devices and semiconductor systems including the same
US10381066B2 (en) Semiconductor memory device with burst mode
CN108231107B (zh) 半导体器件
US9589669B1 (en) Semiconductor devices and semiconductor systems
US10475486B2 (en) Electronic devices
KR20180072317A (ko) 반도체장치 및 반도체시스템
KR20180027655A (ko) 테스트방법 및 이를 이용한 반도체시스템
US10288677B2 (en) Semiconductor device method relating to latch circuit testing
US9570151B1 (en) Semiconductor device and semiconductor system
CN106611609B (zh) 半导体器件和半导体系统
US11163638B2 (en) Memory device for swapping data and operating method thereof

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant