KR102420361B1 - 조광 전원 장치 및 광원 장치 - Google Patents

Abstract

[과제] 용이하게 조광용 FPGA를 고쳐쓰기 가능한 조광 전원 장치 및 그 조광 전원 장치를 구비한 광원 장치를 제공한다.
[해결 수단] 조광 전원 장치(10)는 케이스(12), 조광용 FPGA(14), 복수 개의 단자(P1~P9)가 배치된 트리거 입력용 커넥터(16), 트리거 입력용 커넥터(16)와 조광용 FPGA(14) 사이의 트리거 입력 회로(18), 트리거 입력용 커넥터(16)와 조광용 FPGA(14) 사이의 FPGA 기입 가능화 회로(20), 및 광원 드라이버(22)를 구비한다. 단자(P3~P6)에 트리거 입력 회로(16)와 FPGA 기입 가능화 회로(20)의 양쪽이 접속되어 있다. 단자(P9)에 입력하는 신호에 의해서 조광 모드와 FPGA 기입 모드가 전환된다.

Description

조광 전원 장치 및 광원 장치

본 발명은 조광(調光)용 FPGA(Field Programmable Gate Array)를 구비한 조광 전원 장치 및 그 조광 전원 장치를 구비한 광원 장치에 관한 것이다.

종래, LED 등을 조광하는 조광 전원 장치에 조광용 FPGA가 구비되어 있는 것이 존재한다(하기 특허 문헌 1 참조). 이 조광 전원 장치는 기억부에 기억된 제어 프로그램을 변경함으로써 회로 구성을 변경할 수 있기 때문에, 요구되는 조광 양태에 맞춰 제어 프로그램을 설계하여, 제조시에 기억부에 기입한다.

특허 문헌 1: 국제 공개 WO2014/045647(단락 0032, 도 2)

그러나, 조광 전원 장치의 제조 후에 제어 프로그램을 고쳐쓰고 싶은 경우가 있다. 조광용 FPGA에 고쳐쓰기용 컨트롤러를 접속하기 위해서, 조광 전원 장치를 덮는 케이스의 뚜껑을 열거나 케이스 자체를 떼어내거나 할 필요가 있다. 그 때문에, 제어 프로그램의 고쳐쓰기의 작업성이 저하된다.

본 발명의 목적은, 용이하게 조광용 FPGA의 고쳐쓰기가 가능한 조광 전원 장치 및 그 조광 전원 장치를 구비한 광원 장치를 제공하는 것에 있다.

본 발명의 조광 전원 장치는, 케이스, 트리거 입력용 커넥터, 포토 커플러, FPGA 기입 가능화 회로, 및 조광용 FPGA를 구비한다. 트리거 입력용 커넥터는 케이스 안에서 밖으로 노출되도록 복수 개의 단자가 배치되어 있다. 포토 커플러는 복수 개의 단자 중 적어도 하나의 단자에 입력된 신호가 입력된다. FPGA 기입 가능화 회로는, 포토 커플러에 접속된 하나의 단자에 접속되어 있다. 조광용 FPGA는 FPGA 기입 모드에서는 FPGA 기입 가능화 회로의 출력 신호를 입력하여 회로 구성이 고쳐써지고, 조광 모드에서는 포토 커플러의 출력 신호를 트리거로서 입력하여 광원을 조광한다.

트리거 입력용 커넥터는, FPGA 기입 모드와 조광 모드의 전환을 위한 전환용 단자를 가진다. FPGA 기입 가능화 회로는 트라이스테이트 버퍼를 포함하고, 전환용 단자로부터 트라이스테이트 버퍼에 소정 신호가 입력됨으로써, FPGA 기입 모드가 된다.

본 발명의 광원 장치는, 상기 조광 전원 장치, 및 조광 전원 장치에 접속되고, 조광용 FPGA에 의해서 조광되는 광원을 구비한다.

본 발명에 의하면, 안전하게 조광용 FPGA의 고쳐쓰기가 가능한 조광 전원 장치 및 그 조광 전원 장치를 구비한 광원 장치를 제공할 수 있다.

도 1은 본원의 조광 전원 장치의 구성을 나타내는 도면이다.
도 2는 본원의 조광 전원 장치의 트리거 입력 회로의 구성을 나타내는 도면이다.
도 3은 본원의 조광 전원 장치의 FPGA 기입 가능화 회로의 구성을 나타내는 도면이다.
도 4는 광원의 구성을 나타내는 도면이다.

본 발명의 실시 형태에 따른 조광 전원 장치 및 광원 장치에 대해 도면을 참조하여 설명한다.

도 1에 나타내는 본원의 조광 전원 장치(10)는 케이스(12), 조광용 FPGA(14), 복수 개의 단자(P1~P9)가 배치된 트리거 입력용 커넥터(16), 트리거 입력용 커넥터(16)와 조광용 FPGA(14)의 사이에 접속되는 트리거 입력 회로(18), 트리거 입력용 커넥터(16)와 조광용 FPGA(14)의 사이에 접속되는 FPGA 기입 가능화 회로(20), 및 광원 드라이버(22)를 구비한다.

케이스(12)는, 예를 들면, 직육면체 모양으로 되어 있고, 조광용 FPGA(14), 트리거 입력 회로(18), FPGA 기입 가능화 회로(20), 광원 드라이버(22) 등의 전자 회로나 부품을 수납하는 케이스이다. 케이스(12)는 조광 전원 장치(10)를 조작하기 위한 버튼이나 필요 정보를 표시하기 위한 디스플레이를 구비해도 된다.

조광용 FPGA(14)는 연산 회로(24)와 기억부(26)를 구비한다. 기억부(26)는 제어 프로그램을 기억하고 있다. 연산 회로(24)가 기억부(26)에 기억된 제어 프로그램을 참조하여, 광원(32)에 인가하는 전압을 조절하기 위한 신호를 광원 드라이버(22)에 출력한다. 조광용 FPGA(14)는 제어 프로그램을 변경함으로써 조광용 FPGA(14)의 회로 구성을 변경할 수 있어, 광원(32)의 조광 양태를 변경할 수 있다.

조광용 FPGA(14)는 광원(32)을 조광하는 조광 모드와 제어 프로그램을 변경하는 FPGA 기입 모드로 동작한다. 동시에 2개의 동작 모드로 조광용 FPGA(14)가 구동하는 일은 없고, 어느 동작 모드로 전환하여 조광용 FPGA(14)가 구동한다.

트리거 입력용 커넥터(16)는 복수 개의 단자(P1~P9)가 케이스(12)의 내부로부터 외부로 노출되도록 마련되어 있다. 트리거 입력용 커넥터(16)는 케이스(12)의 내부에서 트리거 입력 회로(18)와 FPGA 기입 가능화 회로(20)에 접속되고, 케이스(12)의 외부에서 2종류의 장치에 접속될 수 있는 것이다. 그 2종류의 장치 중 하나는 트리거를 입력하기 위한 장치이고, 다른 1개는 조광용 FPGA(14)를 고쳐쓰기 위한 신호를 입력하기 위한 장치이다. 각각의 장치는, 종래부터 사용되고 있는 조광하기 위해서 트리거를 출력하는 장치나 제어 프로그램을 고쳐쓰는 컨트롤러를 사용할 수 있으며, 컴퓨터나 PLC(Programmable Logic Controller) 등이 포함된다.

트리거 입력용 커넥터(16)와 조광용 FPGA(14)의 사이에 트리거 입력 회로(18)와 FPGA 기입 가능화 회로(20)가 병렬로 접속되어 있다. 복수의 단자(P1~P9) 중 어느 단자에 트리거 입력 회로(18)와 FPGA 기입 가능화 회로(20)의 각각의 입력단측이 접속되어 있다. 도 1에 있어서는, 그 단자는 단자(P3~P6)의 4개이다. 조광용 FPGA(14)는 어느 한쪽의 회로(18, 20)의 출력단측으로부터의 출력 신호로 광원(32)의 조광 또는 제어 프로그램의 고쳐쓰기를 행한다.

트리거 입력용 커넥터(16)는 복수 개의 단자(P1~P9) 중에 조광용 FPGA(14)의 모드를 전환하기 위해서 사용되는 전환용 단자가 포함된다. 이 전환용 단자는 상기 단자(P3~P6)와는 상이한 단자를 사용한다. 본 실시 형태에서는, 단자(P9)가 전환용 단자이다. FPGA 기입 가능화 회로(20)의 입력단측이 단자(P9)에 접속되어 있다. 단자(P9)에 입력되는 신호에 의해서, FPGA 기입 가능화 회로(20)의 기동과 정지가 전환된다. FPGA 기입 가능화 회로(20)가 기동되면, FPGA 기입 가능화 회로(20)로부터 조광용 FPGA(14)에 신호가 입력되어, 조광용 FPGA(14)는 FPGA 기입 모드가 된다. 조광용 FPGA(14)가 기입 모드가 되면, 트리거 입력용 회로(16)로부터의 신호를 수신하지 않거나 또는 수신해도 캔슬한다. FPGA 기입 가능화 회로(20)로부터 조광용 FPGA(14)에 신호가 입력되어 있지 않을 때는, 조광용 FPGA(14)는 조광 모드이며, 광원(32)을 조광한다.

트리거 입력 회로(16)는 트리거가 단자(P3~P6)에 입력되었을 때, 조광용 FPGA(14)에 소정의 전압으로 트리거 입력하여, 조광용 FPGA(14)를 구동시키는 회로이다. 트리거 입력을 4채널로 행한다고 하면, 도 2에 나타내는 것처럼, 트리거 입력 회로(18)는 동일한 회로를 4개 사용한다. 그 회로는 포토 커플러(PC)와 버퍼(B1)를 구비한다. 각 회로의 포토 커플러(PC)는 단자(P2)를 공통 단자로 하고, 또한 단자(P3~P6) 중 어느 것에 접속되어 있다. 도 2의 포토 커플러(PC)는, 2개의 발광 다이오드를 역병렬 접속하고 있지만, 1개의 발광 다이오드를 사용한 포토 커플러여도 된다.

도 2의 트리거 입력 회로(18)는, 트리거가 입력되면 포토 커플러(PC)가 온이 되어, 버퍼(B1)에 입력되는 전위가 그라운드 레벨이 된다. 덧붙여, 소정 전위의 펄스를 트리거로서 사용한다. 또, 트리거가 미입력일 때는 버퍼(B1)에 입력되는 전위가 전원 V1으로부터의 전위가 된다. 이 전위의 변화에 의해서 버퍼(B1)의 출력이 변화하여, 조광용 FPGA(14)에 트리거 입력을 행한다. 본 실시 형태는, 4채널의 트리거 입력에 의해, 조광용 FPGA(14)가 광원(32)의 조광 방법을 변경한다.

트리거 입력 회로(18)는 포토 커플러(PC)를 사용하여 절연함으로써, 트리거 입력 회로(18)와 다른 회로의 그라운드 레벨의 차이에 의한 오동작을 방지하고 있다. 또, 버퍼(B1)를 사용함으로써, 버퍼(B1)의 상류측과 하류측의 상호 영향을 없게 하고 있다. 덧붙여, 도 2에 있어서 4개의 버퍼(B1)가 있지만, 1개 또는 2개의 IC에 집적되어 있어도 된다.

FPGA 기입 가능화 회로(20)는 케이스(12)의 외부에 있는 제어 프로그램을 고쳐쓰기 위한 장치를 조광용 FPGA(14)에 접속하기 위한 회로이다. 이를 위해, FPGA 기입 가능화 회로(20)는 JTAG(Joint Test Action Group)의 인터페이스이다. 도 3에 나타내는 것처럼, 단자(P3)가 TCK(Test Clock), 단자(P4)가 TMS(Test Mode Select), 단자(P5)가 TDI(Test Data In), 단자(P6)가 TDO(Test Data Out)의 신호의 단자로 되어 있고, 그것들에 FPGA 기입 가능화 회로(20)의 입력단측이 접속되어 있다.

각 단자(P3~P6)에 다이오드(쇼트 키 배리어 다이오드를 포함함)(D1)와 트라이스테이트 버퍼(tri state buffer)(B2)의 직렬 회로가 접속되어 있다. 다이오드(D1)의 캐소드가 단자(P3~P6)에 접속되어 있고, 애노드가 트라이스테이트 버퍼(B2)에 접속되어 있다. 단자(P3~P5)에 신호가 입력되면, 신호의 전위 레벨에 따라 트라이스테이트 버퍼(B2)에 입력되는 전위가 변화한다. 본 실시 형태에 있어서, 단자(P3~P5)에 입력되는 전위는 0~양(正)전위로 하면, 트라이스테이트 버퍼(B2)에 입력되는 전위는 0 또는 전원 V2로부터의 전위이다. 이 전위 변화에 따라 트라이스테이트 버퍼(B2)의 출력이 변화하여, 조광용 FPGA(14)에 제어 프로그램을 고쳐쓰기 위한 신호를 입력할 수 있다. 또, 단자(P6)는 TDO이기 때문에, 다른 트라이스테이트 버퍼(B2)와는 입출력 방향이 반대로 되어 있고, 다이오드(D1)와 트라이스테이트 버퍼(B2)의 사이에 전원 V2의 전위가 입력되는 일도 없다. 덧붙여, 도 3의 FPGA 기입 가능화 회로(20)에 있어서의 4개의 트라이스테이트 버퍼(B2)는 1개의 IC로 집적되어 있어도 된다.

트라이스테이트 버퍼(B2)에 단자(P9) 및 전원 V2가 접속되어 있다. 트라이스테이트 버퍼(B2)에 전원 V2의 전위가 입력되어 있을 때는, 트라이스테이트 버퍼(B2)는 오프로 되어 있다. 이 상태에서 FPGA 기입 가능화 회로(20)는 동작하지 않아, 제어 프로그램의 고쳐쓰기는 할 수 없다. 트라이스테이트 버퍼(B2)에 단자(P9)로부터 소정의 신호, 본 실시 형태에 있어서는 그라운드 레벨의 신호가 입력되면 트라이스테이트 버퍼(B2)가 온으로 되어, FPGA 기입 가능화 회로(20)가 구동한다. FPGA 기입 가능화 회로(20)로부터 조광용 FPGA(14)에 신호가 입력되면 조광용 FPGA(14)는 고쳐쓰기 모드가 된다. 그 때문에, 이 단자(P9)는 모드의 전환용 단자로 되어 있다.

트리거 입력용 커넥터(16)의 단자(P1~P9)는 트리거 입력용의 장치에 접속하는 것이다. 그 때문에, 제어 프로그램을 고쳐쓰기 위한 장치가 트리거 입력용 커넥터(16)의 단자(P1~P9)에 직접 접속할 수 없는 경우, 어댑터 회로를 통해서 접속한다. 이 경우, 트리거 입력용 커넥터(16)에 입력할 수 있는 전압 레벨로 변환할 수 있는 레벨 시프터를 어댑터 회로 중에 포함한다. 이것에 의해서 상이한 장치를 1개의 단자(P1~P9)에 접속하여, 단자수가 증가하는 것을 방지하고 있다.

트리거 입력용 커넥터(16)의 각 단자(P1~P9)에 대해 표 1에 정리한다. 상술한 것처럼, 단자(P3~P6)에 트리거 입력 회로(16)와 FPGA 기입 가능화 회로(20)의 양쪽이 접속되어 있다. 단자(P9)가 그라운드 레벨인지 여부에 따라서 조광 모드와 FPGA 기입 모드가 전환된다. 덧붙여, 단자(P1)는 전원 V0의 전압이 입력되고, 단자(P7, P8)는 전원 V0 또는 케이스 내부의 그라운드 레벨에 접속된다. 단자(P2)는 조광 모드일 때 각 채널 CH1~CH4의 공통 단자(COM)로서 이용된다. 트리거 입력일 때는 단자(P9)가 미접속이 되고, 제어 프로그램의 고쳐쓰기시는 단자(P2)가 미접속이 된다.

[표 1]

광원 드라이버(22)는 조광용 FPGA(14)의 출력에 따라 광원(32)에 소정의 전압을 인가하기 위한 회로이다. 광원 드라이버(22)와 광원(32)의 사이에 단자(28)를 마련하여, 그것들을 접속한다.

본원의 광원 장치(30)는 상기 조광 전원 장치(10)의 광원 드라이버(22)에 광원(32)이 접속되어 있고, 조광 전원 장치(10)에 의해서 광원(32)이 조광된다. 도 4에 나타내는 것처럼, 복수의 발광 다이오드를 직병렬로 늘어놓은 회로로 광원(32)을 구성할 수 있다.

다음에 본 실시 형태의 조광 전원 장치(10)의 동작에 대해 설명한다. 트리거 입력을 하기 위한 장치가 트리거 입력용 커넥터(16)에 접속되었을 경우, 단자(P3~P6)에 트리거가 입력된다. 그리고, 트리거 입력 회로(18)로부터 조광용 FPGA(14)에 트리거 입력되어, 조광용 FPGA(14)에 의해서 광원(32)이 조광된다. 트리거 입력용 커넥터(16)에 제어 프로그램을 고쳐쓰기 위한 장치가 접속되면 단자(P9)가 그라운드 레벨이 되어, FPGA 기입 가능화 회로(20)의 트라이스테이트 버퍼(B2)가 기동한다. 트라이스테이트 버퍼(B2)가 기동한 상태에서 단자(P3~P5)에 제어 프로그램을 고쳐쓰기 위한 신호를 입력함으로써 조광용 FPGA(14)에 신호가 출력되어, FPGA 고쳐쓰기 모드가 된다. 조광용 FPGA(14)는 고쳐쓰기용 신호에 의해서 제어 프로그램을 고쳐 쓸 수 있다.

이상과 같이, 본 발명의 조광용 전원 장치(10)는 케이스(12)를 열지 않고 조광용 FPGA(14)의 제어 프로그램을 고쳐 쓸 수 있기 때문에, 제어 프로그램의 고쳐쓰기에 대한 작업성이 좋다. 단자(P1~P9)는 케이스(12)의 외부로 노출되어 있지만, FPGA 기입 가능화 회로(20)를 기동시키기 위한 신호가 입력되지 않는 한 조광용 FPGA(14)의 회로 구성을 잘못하여 변경시키기 어렵다. 종래 있는 트리거를 입력하기 위한 단자(P3~P6)는, 제어 프로그램을 고쳐쓰기 위해서도 사용되고 있기 때문에, 장치 구성이 복잡해지기 어렵다.

본원은 상기의 실시 형태로 한정되는 것은 아니다. 예를 들어, 트리거는 4채널 입력이었지만, 8채널 입력이나 16채널 입력이어도 된다. 채널수에 따라 트리거 입력용 커넥터(16)의 단자수를 변경한다.

FPGA 기입 가능화 회로(20)의 회로 구성에 따라서는, 단자(P3~P6)에 입력하는 신호 레벨을 변경해도 된다. 예를 들어, 0~양전압 이외에 음전압~0이나 음전압으로부터 양전압의 신호를 단자(P3~P6)에 입력해도 된다.

이상, 본 발명의 실시 형태에 따른 조광 전원 장치 및 광원 장치에 대해 설명했지만, 본 발명은 그 주지를 일탈하지 않는 범위에서 당업자의 지식에 기초하여 다양한 개량, 수정, 변경을 더한 양태로 실시할 수 있는 것이다.

10：조광 전원 장치
12：케이스
14：조광용 FPGA
16：트리거 입력용 커넥터
18：트리거 입력 회로
20：FPGA 기입 가능화 회로
22：광원 드라이버
24：연산 회로
26：기억부
28：단자
30：광원 장치
32：광원
P1~P9：단자
V0, V1, V2：전원
PC：포토 커플러
B1, B2：버퍼
D1：다이오드

Claims (5)

1. 케이스와,
   상기 케이스 안에서 밖으로 노출되도록 복수 개의 단자가 배치된 트리거 입력용 커넥터와,
   상기 케이스 내에 배치되어, 상기 복수 개의 단자 중 적어도 하나의 단자에 입력된 신호가 입력되는 트리거 입력 회로와,
   상기 케이스 내에 배치되어, 상기 복수 개의 단자 중 적어도 상기 하나의 단자에 입력된 신호가 입력되는 FPGA 기입 가능화 회로와,
   상기 케이스 내에 배치되고, FPGA 기입 모드에서는 상기 FPGA 기입 가능화 회로의 출력 신호를 입력하여 회로 구성이 고쳐써지고, 조광 모드에서는 상기 트리거 입력 회로의 출력 신호를 트리거로서 입력하여 광원을 조광하는 조광용 FPGA를 구비하고,
   상기 트리거 입력용 커넥터는 상기 FPGA 기입 모드와 상기 조광 모드의 전환을 위한 전환용 단자를 가지는 것을 특징으로 하는 조광 전원 장치.
2. 청구항 1에 있어서,
   상기 트리거 입력 회로에 상기 하나의 단자에 입력된 신호가 입력되는 포토 커플러를 구비한 것을 특징으로 하는 조광 전원 장치.
3. 청구항 1 또는 청구항 2에 있어서,
   상기 FPGA 기입 가능화 회로는 트라이스테이트 버퍼를 포함하고,
   상기 전환용 단자로부터 상기 트라이스테이트 버퍼에 소정 신호가 입력됨으로써, 상기 FPGA 기입 모드로 되는 것을 특징으로 하는 조광 전원 장치.
4. 청구항 1 또는 청구항 2에 기재된 조광 전원 장치와,
   상기 조광 전원 장치에 접속되어, 상기 조광용 FPGA에 의해서 조광되는 광원을 구비하는 것을 특징으로 하는 광원 장치.
5. 삭제

Images