CN111919515B - 调光电源装置以及光源装置 - Google Patents

Abstract

本发明提供一种能够容易地进行调光用FPGA的改写的调光电源装置以及具备该调光电源装置的光源装置。调光电源装置(10)具备：外壳(12)；调光用FPGA(14)；配置有多个端子(P1)～(P9)的触发输入用连接器(16)；触发输入用连接器(16)与调光用FPGA(14)之间的触发输入电路(18)；触发输入用连接器(16)与调光用FPGA(14)之间的FPGA写入使能电路(20)；以及光源驱动器(22)。在端子(P3)～(P6)连接有触发输入电路(16)和FPGA写入使能电路(20)两方。通过输入到端子(P9)的信号切换调光模式和FPGA写入模式。

Description

调光电源装置以及光源装置

技术领域

本发明涉及具备调光用FPGA(Field Programmable Gate Array，现场可编程门阵列)的调光电源装置以及具备该调光电源装置的光源装置。

背景技术

以往，在对LED等进行调光的调光电源装置中存在具备调光用FPGA的调光电源装置(参照下述专利文献1)。该调光电源装置能够通过变更存储部中存储的控制程序来变更电路结构，因此配合所求出的调光方式来设计控制程序，在制造时写入存储部。

在先技术文献

专利文献

专利文献1：国际公开WO2014/045647(段落0032、图2)

发明内容

发明所要解决的课题

但是，有时希望在调光电源装置的制造后改写控制程序。为了将改写用的控制器连接于调光用FPGA，需要打开覆盖调光电源装置的外壳的盖或者卸下外壳本身。因此，控制程序的改写的作业性降低。

本发明的目的在于提供一种能够容易地进行调光用FPGA的改写的调光电源装置以及具备该调光电源装置的光源装置。

用于解决课题的手段

本发明的调光电源装置具备外壳、触发输入用连接器、光电耦合器、FPGA写入使能电路以及调光用FPGA。触发输入用连接器配置有多个端子，使它们从外壳内向外露出。光电耦合器被输入向多个端子中的至少一个端子输入的信号。FPGA写入使能电路连接于与光电耦合器连接的一个端子。调光用FPGA在FPGA写入模式下输入FPGA写入使能电路的输出信号来改写电路结构，在调光模式下将光电耦合器的输出信号作为触发输入而对光源进行调光。

触发输入用连接器具有用于切换FPGA写入模式和调光模式的切换用端子。FPGA写入使能电路包括三态缓冲器，通过从切换用端子向三态缓冲器输入规定信号，成为FPGA写入模式。

本发明的光源装置具备：上述调光电源装置；以及与调光长电源装置连接、通过调光用FPGA进行调光的光源。

发明的效果

根据本发明，能够提供一种能够安全地进行调光用FPGA的改写的调光电源装置以及具备该调光电源装置的光源装置。

附图说明

图1是表示本申请的调光电源装置的结构的图。

图2是表示本申请的调光电源装置的触发输入电路的结构的图。

图3是表示本申请的调光电源装置的FPGA改写使能电路的结构的图。

图4是表示光源的结构的图。

具体实施方式

参照附图对本发明的实施方式所涉及的调光电源装置以及光源装置进行说明。

图1所示的本申请的调光电源装置10具备：外壳12、调光用FPGA14、配置有多个端子P1～P9的触发输入用连接器16、连接于触发输入用连接器16与调光用FPGA14之间的触发输入电路18、连接于触发输入用连接器16与调光用FPGA14之间的FPGA写入使能电路20以及光源驱动器22。

外壳12例如为长方体状，是收纳调光用FPGA14、触发输入电路18、FPGA写入使能电路20、光源驱动器22等电子电路、部件的箱体。外壳12也可以具备用于操作调光电源装置10的按钮、用于显示必要信息的显示器。

调光用FPGA14具备运算电路24和存储部26。存储部26存储控制程序。运算电路24参照存储于存储部26的控制程序，向光源驱动器22输出用于调节对光源32施加的电压的信号。调光用FPGA14能够通过变更控制程序而变更调光用FPGA14的电路结构，能够变更光源32的调光方式。

调光用FPGA14以对光源32进行调光的调光模式和变更控制程序的FPGA写入模式进行动作。不同时在2个动作模式下驱动调光用FPGA14，切换为任意的动作模式而驱动调光用FPGA14。

触发输入用连接器16被设置为多个端子P1～P9从外壳12的内部向外部露出。触发输入用连接器16在外壳12的内部与触发输入电路18和FPGA写入使能电路20连接，能够在外壳12的外部与2种装置连接。这2种装置的1个是用于输入触发的装置，另1个是用于输入用于改写调光用FPGA14的信号的装置。各个装置能够使用为了进行以往使用的调光而输出触发的装置、改写控制程序的控制器，包括计算机、PLC(Programmable Logic Controller：可编程逻辑控制器)等。

在触发输入用连接器16与调光用FPGA14之间并联连接有触发输入电路18和FPGA写入使能电路20。在多个端子P1～P9中的某端子上连接有触发输入电路18和FPGA写入使能电路20各自的输入端侧。在图1中，其端子为端子P3～P6的4个。调光用FPGA14利用来自任意一方的电路18、20的输出端侧的输出信号进行光源32的调光或者控制程序的改写。

触发输入用连接器16包括用于在多个端子P1～P9中切换调光用FPGA14的模式的切换用端子。该切换用端子使用与上述端子P3～P6不同的端子。在本实施方式中，端子P9是切换用端子。FPGA写入使能电路20的输入端侧与端子P9连接。根据输入到端子P9的信号，切换FPGA写入使能电路20的启动和停止。若FPGA写入使能电路20启动，则从FPGA写入使能电路20向调光用FPGA14输入信号，调光用FPGA14成为FPGA写入模式。当调光用FPGA14成为写入模式时，就不接收来自触发输入用电路16的信号，或者即使接收也取消。在未从FPGA写入使能电路20向调光用FPGA14输入信号时，调光用FPGA14为调光模式，对光源32进行调光。

触发输入电路16是如下那样的电路：在触发被输入到端子P3～P6时，以规定的电压对调光用FPGA14进行触发输入，驱动调光用FPGA14。若在4个信道进行触发输入，则如图2所示，触发输入电路18使用4个相同的电路。该电路具备光电耦合器PC和缓冲器B1。各电路的光电耦合器PC将端子P2作为共用端子，进而与端子P3～6中的任一个连接。图2的光电耦合器PC将2个发光二极管反向并联连接，但也可以是使用了1个发光二极管的光电耦合器。

在图2的触发输入电路18中，当输入触发时，光电耦合器PC接通，输入到缓冲器B1的电位成为接地电平。另外，使用规定电位的脉冲作为触发。此外，在未输入触发时，输入到缓冲器B1的电位成为来自电源V1的电位。由于该电位的变化，缓冲器B1的输出发生变化，对调光用FPGA14进行触发输入。本实施方式中，通过4信道的触发输入，调光用FPGA14变更光源32的调光方法。

触发输入电路18通过使用光电耦合器PC进行绝缘，来防止触发输入电路18与其他电路的接地电平的不同而导致的误动作。此外，通过使用缓冲器B1，从而消除缓冲器B1的上游侧和下游侧的相互的影响。另外，在图2中4个缓冲器B1也可以集成在1个或者2个IC中。

FPGA写入使能电路20是用于将位于外壳12的外部的用于改写控制程序的装置与调光用FPGA14连接的电路。因此，FPGA写入使能电路20是JTAG(Joint Test Action Group，联合测试工作组)的接口。如图3所示，端子P3为TCK(Test Clock，测试时钟)、端子P4为TMS(Test Mode Select，测试模式选择)、端子P5为TDI(Test Data In，测试数据串行输入)、端子P6为TDO(Test Data Out，测试数据串行输出)的信号的端子，在它们上连接有FPGA写入使能电路20的输入端侧。

在各端子P3～P6上连接有二极管(包括肖特基势垒二极管)D1与三态缓冲器(tristate buffer)B2的串联电路。二极管D1的阴极与端子P3～P6连接，阳极与三态缓冲器B2连接。当信号被输入到端子P3～P5时，输入到三态缓冲器B2的电位根据信号的电位电平而变化。在本实施方式中，当输入到端子P3～P5的电位为0～正电位时，输入到三态缓冲器B2的电位为0或者来自电源V2的电位。三态缓冲器B2的输出根据该电位变化而变化，能够向调光用FPGA14输入用于改写控制程序的信号。此外，由于端子P6是TDO，因此输入输出的方向与其他的三态缓冲器B2相反，电源V2的电位也不会被输入到二极管D1与三态缓冲器B2之间。另外，图3的FPGA写入使能电路20中的4个三态缓冲器B2也可以集成在1个IC中。

在三态缓冲器B2连接有端子P9以及电源V2。当电源V2的电位被输入到三态缓冲器B2时，三态缓冲器B2截止。在该状态下，FPGA写入使能电路20不工作，无法进行控制程序的改写。当从端子P9向三态缓冲器B2输入规定的信号、在本实施方式中为接地电平的信号时，三态缓冲器B2导通，FPGA写入使能电路20进行驱动。若从FPGA写入使能电路20向调光用FPGA14输入信号，则调光用FPGA14成为改写模式。因此，该端子P9成为模式的切换用的端子。

触发输入用连接器16的端子P1～P9与触发输入用的装置连接。因此，在用于改写控制程序的装置不能与触发输入用连接器16的端子P1～P9直接连接的情况下，经由适配器电路连接。在这种情况下，在适配器电路中包含能够转换为能够输入到触发输入用连接器16的电压电平的电平转换器。由此，将不同的装置与1套端子P1～P9连接，防止端子数增加。

将触发输入用连接器16的各端子P1～P9汇总于表1。如上所述，触发输入电路16和FPGA写入使能电路20双方与端子P3～P6连接。根据端子P9是否为接地电平来切换调光模式和FPGA写入模式。另外，端子P1被输入电源V0的电压，端子P7、P8与电源V0或者外壳内部的接地电平连接。端子P2在调光模式时用作各信道CH1～CH4的共用端子COM。在触发输入时端子P9为未连接，在控制程序的改写时端子P2成为未连接。

[表1]

光源驱动器22是用于根据调光用FPGA14的输出对光源32施加规定的电压的电路。在光源驱动器22与光源32之间设置端子28，将它们连接。

本申请的光源装置30在上述调光电源装置10的光源驱动器22上连接有光源32，通过调光电源装置10对光源32进行调光。如图4所示，能够利用将多个发光二极管并联排列而成的电路来构成光源32。

接下来，对本实施方式的调光电源装置10的动作进行说明。在用于进行触发输入的装置与触发输入用连接器16连接的情况下，对端子P3～P6输入触发。然后，从触发输入电路18向调光用FPGA14输入触发输入，通过调光用FPGA14对光源32进行调光。若为了改写控制程序而在触发输入用连接器16连接了装置，则端子P9成为接地电平，FPGA改写使能电路20的三态缓冲器B2启动。在三态缓冲器B2启动的状态下，通过向端子P3～P5输入用于控制程序改写的信号，来向调光用FPGA14输出信号，成为FPGA改写模式。调光用FPGA14通过改写用的信号改写控制程序。

如上所述，本发明的调光用电源装置10不打开外壳12就能够改写调光用FPGA14的控制程序，因此控制程序的改写的作业性良好。端子P1～P9在外壳12的外部露出，但只要不输入用于启动FPGA改写使能电路20的信号，就难以错误地变更调光用FPGA14的电路结构。以往，用于输入触发的某端子P3～P6也为了改写控制程序而使用，因此装置结构难以变复杂。

本申请并不限定于上述的实施方式。例如，触发是4信道输入，但也可以是8信道输入、16信道输入。根据信道数变更触发输入用连接器16的端子数。

根据FPGA改写使能电路20的电路构结构，也可以变更向端子P3～P6输入的信号电平。例如，除了0～正电压以外，也可以将负电压～0、负电压到正电压的信号向端子P3～P6输入。

以上，对本发明的实施方式所涉及的调光电源装置以及光源装置进行了说明，但本发明能够在不脱离其主旨的范围内基于本领域技术人员的知识而以施加了各种改良、修正、变更的方式来实施。

附图标记说明

10：调光电源装置

12：外壳

14：调光用FPGA

16：触发输入用连接器

18：触发输入电路

20：FPGA改写使能电路

22：光源驱动器

24：运算电路

26：存储部

28：端子

30：光源装置

32：光源

P1～P9：端子

V0，V1，V2：电源

PC：光电耦合器

B1、B2：缓冲器

D1：二极管

Claims (4)

1.一种调光电源装置，其特征在于，具备：

外壳；

触发输入用连接器，配置有多个端子，这些端子从所述外壳内向外露出并能与用来输入改写调光用FPGA用的信号的装置和用来输入触发的装置连接，其中包含切换用端子；

触发输入电路及FPGA写入使能电路，配置于所述外壳内，将被输入到所述多个端子中的除了所述切换用端子之外的至少一个端子的信号均输入至该触发输入电路及FPGA写入使能电路；以及

调光用FPGA，配置于所述外壳内，

根据被输入至所述切换用端子的给定的信号，能对所述FPGA写入使能电路启动的FPGA写入模式和所述FPGA写入使能电路停止的调光模式进行切换，

所述调光用FPGA，在该调光电源装置的制造后，在所述FPGA写入模式下，输入所述FPGA写入使能电路的输出信号而能改写电路结构，在所述调光模式下，将所述触发输入电路的输出信号作为触发输入并对光源进行调光。

2.根据权利要求1所述的调光电源装置，其中，

所述触发输入电路具备光电耦合器，将从所述一个端子输入的信号向该光电耦合器输入，

所述光电耦合器将所述多个端子之中除了所述至少一个端子之外的端子作为共用端子，进而与所述至少一个端子连接。

3.根据权利要求1或2所述的调光电源装置，其中，

所述FPGA写入使能电路包括三态缓冲器，

通过从所述切换用端子向所述三态缓冲器输入规定信号，从而将所述调光用FPGA切换为所述FPGA写入模式。

4.一种光源装置，其特征在于，具备：

权利要求1～3中的任一项所述的调光电源装置；以及

光源，与所述调光电源装置连接，通过所述调光用FPGA进行调光。