WO2020013110A1 - 調光電源装置および光源装置 - Google Patents

調光電源装置および光源装置 Download PDF

Info

Publication number
WO2020013110A1
WO2020013110A1 PCT/JP2019/026946 JP2019026946W WO2020013110A1 WO 2020013110 A1 WO2020013110 A1 WO 2020013110A1 JP 2019026946 W JP2019026946 W JP 2019026946W WO 2020013110 A1 WO2020013110 A1 WO 2020013110A1
Authority
WO
WIPO (PCT)
Prior art keywords
fpga
dimming
power supply
circuit
supply device
Prior art date
Application number
PCT/JP2019/026946
Other languages
English (en)
French (fr)
Inventor
貴幸 椎原
雅光 竹森
俊博 堀内
Original Assignee
株式会社 レイマック
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 レイマック filed Critical 株式会社 レイマック
Priority to CN201980022837.7A priority Critical patent/CN111919515B/zh
Priority to KR1020207029673A priority patent/KR102420361B1/ko
Priority to EP19834282.6A priority patent/EP3823419A4/en
Priority to US17/256,561 priority patent/US11116051B1/en
Priority to JP2020530163A priority patent/JP7030313B2/ja
Publication of WO2020013110A1 publication Critical patent/WO2020013110A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/10—Controlling the intensity of the light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H05B45/44—Details of LED load circuits with an active control inside an LED matrix
    • H05B45/46—Details of LED load circuits with an active control inside an LED matrix having LEDs disposed in parallel lines
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/15—Plc structure of the system
    • G05B2219/15057—FPGA field programmable gate array

Definitions

  • the present invention relates to a dimming power supply device having a dimming FPGA (Field Programmable Gate Array) and a light source device having the dimming power device.
  • a dimming FPGA Field Programmable Gate Array
  • dimming power supply device that dimmes an LED or the like and includes a dimming FPGA (see Patent Document 1 below). Since the dimming power supply device can change the circuit configuration by changing the control program stored in the storage unit, the control program is designed in accordance with the required dimming mode, and is written into the storage unit during manufacturing. .
  • An object of the present invention is to provide a dimming power supply device capable of easily rewriting a dimming FPGA and a light source device having the dimming power supply device.
  • the dimming power supply of the present invention includes a housing, a trigger input connector, a photocoupler, an FPGA writable circuit, and a dimming FPGA.
  • the trigger input connector has a plurality of terminals arranged so as to be exposed from the inside to the outside of the housing. A signal input to at least one of the plurality of terminals is input to the photocoupler.
  • the FPGA writable circuit is connected to one terminal connected to the photocoupler.
  • the dimming FPGA in the FPGA writing mode, the output signal of the FPGA writable circuit is input and the circuit configuration is rewritten.
  • the dimming mode the light source is dimmed by inputting the output signal of the photocoupler as a trigger.
  • the trigger input connector has a switching terminal for switching between the FPGA writing mode and the dimming mode.
  • the FPGA writable circuit includes a tri-state buffer. When a predetermined signal is input from the switching terminal to the tri-state buffer, the circuit enters the FPGA write mode.
  • the light source device of the present invention includes a light source connected to the dimming power supply device and the dimming length power supply device and dimmed by the dimming FPGA.
  • a dimming power supply device capable of safely rewriting the dimming FPGA and a light source device including the dimming power supply device.
  • FIG. 3 is a diagram illustrating a configuration of a light source.
  • the dimming power supply device 10 of the present application shown in FIG. 1 includes a housing 12, a dimming FPGA 14, a trigger input connector 16 in which a plurality of terminals P1 to P9 are arranged, and a trigger input connector 16 and the dimming FPGA 14. It includes a trigger input circuit 18 connected therebetween, an FPGA writable circuit 20 connected between the trigger input connector 16 and the dimming FPGA 14, and a light source driver 22.
  • the housing 12 is, for example, a rectangular parallelepiped, and is a box housing electronic circuits and components such as the dimming FPGA 14, the trigger input circuit 18, the FPGA writable circuit 20, and the light source driver 22.
  • the housing 12 may include a button for operating the dimming power supply device 10 and a display for displaying necessary information.
  • the dimming FPGA 14 includes an arithmetic circuit 24 and a storage unit 26.
  • the storage unit 26 stores a control program.
  • the arithmetic circuit 24 refers to the control program stored in the storage unit 26 and outputs a signal for adjusting the voltage applied to the light source 32 to the light source driver 22.
  • the dimming FPGA 14 can change the circuit configuration of the dimming FPGA 14 by changing the control program, and can change the dimming mode of the light source 32.
  • the dimming FPGA 14 operates in a dimming mode for dimming the light source 32 and an FPGA writing mode for changing a control program.
  • the dimming FPGA 14 is not driven in two operation modes at the same time, and the dimming FPGA 14 is driven by switching to one of the operation modes.
  • the trigger input connector 16 is provided such that a plurality of terminals P1 to P9 are exposed from the inside of the housing 12 to the outside.
  • the trigger input connector 16 is connected to a trigger input circuit 18 and an FPGA writable circuit 20 inside the housing 12 and can be connected to two types of devices outside the housing 12.
  • One of the two types of devices is a device for inputting a trigger, and the other is a device for inputting a signal for rewriting the dimming FPGA 14.
  • Each device can use a conventionally used device that outputs a trigger for dimming or a controller that rewrites a control program, and includes a computer, a PLC (Programmable Logic Controller), and the like.
  • a trigger input circuit 18 and an FPGA writable circuit 20 are connected in parallel between the trigger input connector 16 and the dimming FPGA 14.
  • the input terminals of the trigger input circuit 18 and the FPGA writable circuit 20 are connected to certain terminals among the plurality of terminals P1 to P9. In FIG. 1, the terminals are four terminals P3 to P6.
  • the dimming FPGA 14 dims the light source 32 or rewrites the control program with an output signal from the output terminal of one of the circuits 18 and 20.
  • the trigger input connector 16 includes a switching terminal used to switch the mode of the dimming FPGA 14 among the plurality of terminals P1 to P9.
  • a switching terminal a terminal different from the terminals P3 to P6 is used.
  • the terminal P9 is a switching terminal.
  • the input end side of the FPGA writable circuit 20 is connected to the terminal P9.
  • the start and stop of the FPGA write enable circuit 20 are switched by a signal input to the terminal P9.
  • the FPGA writable circuit 20 When the FPGA writable circuit 20 is activated, a signal is input from the FPGA writable circuit 20 to the dimming FPGA 14, and the dimming FPGA 14 enters the FPGA writing mode.
  • the dimming FPGA 14 When the dimming FPGA 14 enters the write mode, the signal from the trigger input circuit 16 is not received or is canceled even if it is received. When no signal is input from the FPGA writable circuit 20 to the dimming FPGA 14, the dimming FPGA 14 is in the dimming mode and dims the light source 32.
  • the trigger input circuit 16 is a circuit that, when a trigger is input to the terminals P3 to P6, inputs a trigger to the dimming FPGA 14 with a predetermined voltage and drives the dimming FPGA 14. Assuming that trigger input is performed on four channels, as shown in FIG. 2, the trigger input circuit 18 uses four identical circuits.
  • the circuit includes a photocoupler PC and a buffer B1.
  • the photocoupler PC of each circuit has the terminal P2 as a common terminal and is further connected to any of the terminals P3 to P6.
  • the photocoupler PC in FIG. 2 has two light-emitting diodes connected in anti-parallel, but may be a photocoupler using one light-emitting diode.
  • the dimming FPGA 14 changes the dimming method of the light source 32 by the trigger input of four channels.
  • the trigger input circuit 18 is insulated by using a photocoupler PC to prevent a malfunction due to a difference in ground level between the trigger input circuit 18 and other circuits. Further, the use of the buffer B1 eliminates the mutual influence between the upstream side and the downstream side of the buffer B1. Although there are four buffers B1 in FIG. 2, they may be integrated in one or two ICs.
  • the FPGA writable circuit 20 is a circuit for connecting a device for rewriting a control program outside the casing 12 to the dimming FPGA 14. Therefore, the FPGA writable circuit 20 is an interface of JTAG (Joint ⁇ Test ⁇ Action ⁇ Group). As shown in FIG. 3, terminal P3 is a terminal of TCK (Test @ Clock), terminal P4 is TMS (Test @ Data @ In), terminal P5 is TDI (Test @ Data @ In), and terminal P6 is a terminal of TDO (Test @ Data @ Out). The input end of the FPGA writable circuit 20 is connected to them.
  • a series circuit of a diode (including a Schottky barrier diode) D1 and a tristate buffer (tri state buffer) B2 is connected to each of the terminals P3 to P6.
  • the cathode of the diode D1 is connected to the terminals P3 to P6, and the anode is connected to the tristate buffer B2.
  • the potential input to tristate buffer B2 changes according to the potential level of the signal. In this embodiment, assuming that the potentials input to the terminals P3 to P5 are 0 to a positive potential, the potential input to the tristate buffer B2 is 0 or a potential from the power supply V2.
  • the output of the tri-state buffer B2 changes according to this potential change, and a signal for rewriting the control program can be input to the dimming FPGA 14. Further, since the terminal P6 is TDO, the input / output direction is opposite to that of the other tristate buffer B2, and the potential of the power supply V2 is not input between the diode D1 and the tristate buffer B2. . Note that the four tri-state buffers B2 in the FPGA writable circuit 20 of FIG. 3 may be integrated in one IC.
  • the terminal P9 and the power supply V2 are connected to the tristate buffer B2.
  • the tristate buffer B2 When the potential of the power supply V2 is input to the tristate buffer B2, the tristate buffer B2 is off. In this state, the FPGA write enable circuit 20 does not operate, and the control program cannot be rewritten.
  • a predetermined signal in this embodiment, a ground level signal
  • the tristate buffer B2 is turned on, and the FPGA writable circuit 20 is driven.
  • the dimming FPGA 14 enters the rewrite mode. Therefore, the terminal P9 is a terminal for mode switching.
  • the terminals P1 to P9 of the trigger input connector 16 are connected to a trigger input device. Therefore, when a device for rewriting the control program cannot be directly connected to the terminals P1 to P9 of the trigger input connector 16, it is connected via an adapter circuit. In this case, a level shifter that can be converted into a voltage level that can be input to the trigger input connector 16 is included in the adapter circuit. Thereby, different devices are connected to one terminal P1 to P9 to prevent an increase in the number of terminals.
  • Table 1 summarizes the terminals P1 to P9 of the trigger input connector 16.
  • the trigger input circuit 16 and the FPGA writable circuit 20 are both connected to the terminals P3 to P6.
  • the dimming mode and the FPGA writing mode are switched depending on whether or not the terminal P9 is at the ground level.
  • the terminal P1 receives the voltage of the power supply V0, and the terminals P7 and P8 are connected to the power supply V0 or the ground level inside the housing.
  • the terminal P2 is used as a common terminal COM for each of the channels CH1 to CH4 in the dimming mode.
  • the terminal P9 is not connected, and at the time of rewriting the control program, the terminal P2 is not connected.
  • the light source driver 22 is a circuit for applying a predetermined voltage to the light source 32 according to the output of the dimming FPGA 14.
  • a terminal 28 is provided between the light source driver 22 and the light source 32 and they are connected.
  • the light source 32 is connected to the light source driver 22 of the dimming power supply device 10, and the light source 32 is dimmed by the dimming power supply device 10.
  • the light source 32 can be configured by a circuit in which a plurality of light emitting diodes are arranged in series and parallel.
  • the operation of the light control power supply device 10 of the present embodiment will be described.
  • a trigger is input to the terminals P3 to P6.
  • a trigger is input from the trigger input circuit 18 to the dimming FPGA 14, and the light source 32 is dimmed by the dimming FPGA 14.
  • the terminal P9 goes to the ground level, and the tristate buffer B2 of the FPGA rewritable circuit 20 starts.
  • the dimming power supply device 10 of the present invention can rewrite the control program of the dimming FPGA 14 without opening the casing 12, the workability of rewriting the control program is good.
  • the terminals P1 to P9 are exposed outside the housing 12, it is difficult for the circuit configuration of the dimming FPGA 14 to be erroneously changed unless a signal for activating the FPGA rewritable circuit 20 is input.
  • the terminals P3 to P6 for inputting a conventional trigger are also used for rewriting the control program, so that the device configuration is less likely to be complicated.
  • the trigger is a 4-channel input, but may be an 8-channel input or a 16-channel input.
  • the number of terminals of the trigger input connector 16 is changed according to the number of channels.
  • the signal levels input to the terminals P3 to P6 may be changed. For example, signals of negative voltage to 0 or negative to positive voltage other than 0 to positive voltage may be input to terminals P3 to P6.
  • the dimming power supply device and the light source device have been described.
  • the present invention is implemented in various modified, modified, and changed forms based on the knowledge of those skilled in the art without departing from the gist of the present invention. You can do it.

Landscapes

  • Circuit Arrangement For Electric Light Sources In General (AREA)

Abstract

【課題】容易に調光用ＦＰＧＡを書き換え可能な調光電源装置およびその調光電源装置を備えた光源装置を提供する。 【解決手段】調光電源装置１０は、筐体１２、調光用ＦＰＧＡ１４、複数個の端子Ｐ１～Ｐ９が配置されたトリガー入力用コネクタ１６、トリガー入力用コネクタ１６と調光用ＦＰＧＡ１４の間のトリガー入力回路１８、トリガー入力用コネクタ１６と調光用ＦＰＧＡ１４の間のＦＰＧＡ書き込み可能化回路２０、および光源ドライバー２２を備える。端子Ｐ３～Ｐ６にトリガー入力回路１６とＦＰＧＡ書き込み可能化回路２０の両方が接続されている。端子Ｐ９に入力する信号によって調光モードとＦＰＧＡ書き込みモードが切り換えられる。

Description

調光電源装置および光源装置
　本発明は、調光用ＦＰＧＡ（Field Programmable Gate Array）を備えた調光電源装置およびその調光電源装置を備えた光源装置に関するものである。
　従来、ＬＥＤなどを調光する調光電源装置に調光用ＦＰＧＡが備えられているものが存在する（下記特許文献１参照）。この調光電源装置は、記憶部に記憶された制御プログラムを変更することで回路構成を変更することができるため、求められる調光態様にあわせて制御プログラムを設計し、製造時に記憶部に書き込む。
国際公開ＷＯ２０１４／０４５６４７（段落００３２、図２）
　しかし、調光電源装置の製造後に制御プログラムを書き換えたい場合がある。調光用ＦＰＧＡに書き換え用のコントローラを接続するために、調光電源装置を覆う筐体の蓋を開けたり筐体自体を取り外したりする必要がある。そのため、制御プログラムの書き換えの作業性が低下する。
　本発明の目的は、容易に調光用ＦＰＧＡの書き換えが可能な調光電源装置およびその調光電源装置を備えた光源装置を提供することにある。
　本発明の調光電源装置は、筐体、トリガー入力用コネクタ、フォトカプラ、ＦＰＧＡ書き込み可能化回路、および調光用ＦＰＧＡを備える。トリガー入力用コネクタは、筐体内から外に露出するように複数個の端子が配置されている。フォトカプラは、複数個の端子のうち少なくとも一の端子に入力された信号が入力される。ＦＰＧＡ書き込み可能化回路は、フォトカプラに接続された一の端子に接続されている。調光用ＦＰＧＡは、ＦＰＧＡ書き込みモードではＦＰＧＡ書き込み可能化回路の出力信号を入力して回路構成が書き換えられ、調光モードではフォトカプラの出力信号をトリガーとして入力して光源を調光する。
　トリガー入力用コネクタは、ＦＰＧＡ書き込みモードと調光モードの切り替えのための切り替え用端子を有する。ＦＰＧＡ書き込み可能化回路はトライステートバッファを含み、切り換え用端子からトライステートバッファに所定信号が入力されることで、ＦＰＧＡ書き込みモードになる。
　本発明の光源装置は、上記調光電源装置、および調光長電源装置に接続され、調光用ＦＰＧＡによって調光される光源を備える。
　本発明によれば、安全に調光用ＦＰＧＡの書き換えが可能な調光電源装置およびその調光電源装置を備えた光源装置を提供することができる。
本願の調光電源装置の構成を示す図である。 本願の調光電源装置のトリガー入力回路の構成を示す図である。 本願の調光電源装置のＦＰＧＡ書き換え可能化回路の構成を示す図である。 光源の構成を示す図である。
　本発明の実施形態に係る調光電源装置および光源装置について図面を参照して説明する。
　図１に示す本願の調光電源装置１０は、筐体１２、調光用ＦＰＧＡ１４、複数個の端子Ｐ１～Ｐ９が配置されたトリガー入力用コネクタ１６、トリガー入力用コネクタ１６と調光用ＦＰＧＡ１４の間に接続されるトリガー入力回路１８、トリガー入力用コネクタ１６と調光用ＦＰＧＡ１４の間に接続されるＦＰＧＡ書き込み可能化回路２０、および光源ドライバー２２を備える。
　筐体１２は、例えば、直方体状になっており、調光用ＦＰＧＡ１４、トリガー入力回路１８、ＦＰＧＡ書き込み可能化回路２０、光源ドライバー２２などの電子回路や部品を収納する箱体である。筐体１２は、調光電源装置１０を操作するためのボタンや必要情報を表示するためのディスプレイを備えてもよい。
　調光用ＦＰＧＡ１４は、演算回路２４と記憶部２６を備える。記憶部２６は、制御プログラムを記憶している。演算回路２４が、記憶部２６に記憶された制御プログラムを参照し、光源３２に印加する電圧を調節するための信号を光源ドライバー２２に出力する。調光用ＦＰＧＡ１４は、制御プログラムを変更することで調光用ＦＰＧＡ１４の回路構成を変更することができ、光源３２の調光態様を変更することができる。
　調光用ＦＰＧＡ１４は、光源３２を調光する調光モードと制御プログラムを変更するＦＰＧＡ書き込みモードで動作する。同時に２つの動作モードで調光用ＦＰＧＡ１４が駆動することは無く、いずれかの動作モードに切り替えて調光用ＦＰＧＡ１４が駆動する。
　トリガー入力用コネクタ１６は、複数個の端子Ｐ１～Ｐ９が筐体１２の内部から外部に露出するように設けられている。トリガー入力用コネクタ１６は、筐体１２の内部でトリガー入力回路１８とＦＰＧＡ書き込み可能化回路２０に接続され、筐体１２の外部で２種類の装置に接続される得るものである。その２種類の装置の１つはトリガーを入力するための装置であり、他の１つは調光用ＦＰＧＡ１４を書き換えるための信号を入力するための装置である。それぞれの装置は、従来から使用されている調光するためにトリガーを出力する装置や制御プログラムを書き換えるコントローラを使用することができ、コンピュータやＰＬＣ（Programmable Logic Controller）などが含まれる。
　トリガー入力用コネクタ１６と調光用ＦＰＧＡ１４の間にトリガー入力回路１８とＦＰＧＡ書き込み可能化回路２０が並列に接続されている。複数の端子Ｐ１～Ｐ９の中のある端子にトリガー入力回路１８とＦＰＧＡ書き込み可能化回路２０のそれぞれの入力端側が接続されている。図１においては、その端子は端子Ｐ３～Ｐ６の４つである。調光用ＦＰＧＡ１４はいずれか一方の回路１８、２０の出力端側からの出力信号で光源３２の調光または制御プログラムの書き換えをおこなう。
　トリガー入力用コネクタ１６は、複数個の端子Ｐ１～Ｐ９の中に調光用ＦＰＧＡ１４のモードを切り替えるために使用される切り換え用端子が含まれる。この切り換え用端子は、上記端子Ｐ３～Ｐ６とは異なる端子を使用する。本実施形態では、端子Ｐ９が切り換え用端子である。ＦＰＧＡ書き込み可能化回路２０の入力端側が端子Ｐ９に接続されている。端子Ｐ９に入力される信号によって、ＦＰＧＡ書き込み可能化回路２０の起動と停止が切り換えられる。ＦＰＧＡ書き込み可能化回路２０が起動すると、ＦＰＧＡ書き込み可能化回路２０から調光用ＦＰＧＡ１４に信号が入力され、調光用ＦＰＧＡ１４はＦＰＧＡ書き込みモードになる。調光用ＦＰＧＡ１４が書き込みモードになると、トリガー入力用回路１６からの信号を受信しないまたは受信してもキャンセルする。ＦＰＧＡ書き込み可能化回路２０から調光用ＦＰＧＡ１４に信号が入力されていないときは、調光用ＦＰＧＡ１４は調光モードであり、光源３２を調光する。
　トリガー入力回路１６は、トリガーが端子Ｐ３～Ｐ６に入力されたとき、調光用ＦＰＧＡ１４に所定の電圧でトリガー入力し、調光用ＦＰＧＡ１４を駆動させる回路である。トリガー入力を４チャンネルで行うとすると、図２に示すように、トリガー入力回路１８は同一の回路を４つ使用する。その回路は、フォトカプラＰＣとバッファＢ１を備える。各回路のフォトカプラＰＣは、端子Ｐ２を共通端子とし、さらに端子Ｐ３～６のいずれかに接続されている。図２のフォトカプラＰＣは、２つの発光ダイオードを逆並列接続しているが、１つの発光ダイオードを使用したフォトカプラであってもよい。
　図２のトリガー入力回路１８は、トリガーが入力されるとフォトカプラＰＣがオンになり、バッファＢ１に入力される電位がグランドレベルになる。なお、所定電位のパルスをトリガーとして使用する。また、トリガーが未入力の時はバッファＢ１に入力される電位が電源Ｖ１からの電位になる。この電位の変化によってバッファＢ１の出力が変化し、調光用ＦＰＧＡ１４にトリガー入力をおこなう。本実施形態は、４チャンネルのトリガー入力により、調光用ＦＰＧＡ１４が光源３２の調光方法を変更する。
　トリガー入力回路１８は、フォトカプラＰＣを使用して絶縁することで、トリガー入力回路１８と他の回路とのグランドレベルの違いによる誤動作を防止している。また、バッファＢ１を使用することで、バッファＢ１の上流側と下流側の相互の影響を無くしている。なお、図２において４つのバッファＢ１があるが、１つまたは２つのＩＣに集積されていてもよい。
　ＦＰＧＡ書き込み可能化回路２０は、筐体１２の外部にある制御プログラムを書き換えるための装置を調光用ＦＰＧＡ１４に接続するための回路である。そのため、ＦＰＧＡ書き込み可能化回路２０は、ＪＴＡＧ（Joint Test Action Group）のインターフェースである。図３に示すように、端子Ｐ３がＴＣＫ(Test Clock)、端子Ｐ４がＴＭＳ(Test Mode Select)、端子Ｐ５がＴＤＩ(Test Data In)、端子Ｐ６がＴＤＯ(Test Data Out)の信号の端子になっており、それらにＦＰＧＡ書き込み可能化回路２０の入力端側が接続されている。
　各端子Ｐ３～Ｐ６にダイオード（ショットキーバリアダイオードを含む）Ｄ１とトライステートバッファ(tri state buffer）Ｂ２の直列回路が接続されている。ダイオードＤ１のカソードが端子Ｐ３～Ｐ６に接続されており、アノードがトライステートバッファＢ２に接続されている。端子Ｐ３～Ｐ５に信号が入力されると、信号の電位レベルに応じてトライステートバッファＢ２に入力される電位が変化する。本実施形態において、端子Ｐ３～Ｐ５に入力される電位は０～正電位とすると、トライステートバッファＢ２に入力される電位は０または電源Ｖ２からの電位である。この電位変化に応じてトライステートバッファＢ２の出力が変化し、調光用ＦＰＧＡ１４に制御プログラムを書き換えるための信号を入力することができる。また、端子Ｐ６はＴＤＯであるため、他のトライステートバッファＢ２とは入出力の向きが逆になっており、ダイオードＤ１とトライステートバッファＢ２の間に電源Ｖ２の電位が入力されることもない。なお、図３のＦＰＧＡ書き込み可能化回路２０における４つのトライステートバッファＢ２は１つのＩＣに集積されていてもよい。
　トライステートバッファＢ２に端子Ｐ９および電源Ｖ２が接続されている。トライステートバッファＢ２に電源Ｖ２の電位が入力されているときは、トライステートバッファＢ２はオフになっている。この状態でＦＰＧＡ書き込み可能化回路２０は動作せず、制御プログラムの書き換えはできない。トライステートバッファＢ２に端子Ｐ９から所定の信号、本実施形態においてはグランドレベルの信号が入力されるとトライステートバッファＢ２がオンになり、ＦＰＧＡ書き込み可能化回路２０が駆動する。ＦＰＧＡ書き込み可能化回路２０から調光用ＦＰＧＡ１４に信号が入力されると調光用ＦＰＧＡ１４は書き換えモードになる。そのため、この端子Ｐ９はモードの切り替え用の端子となっている。
　トリガー入力用コネクタ１６の端子Ｐ１～Ｐ９はトリガー入力用の装置に接続するものである。そのため、制御プログラムを書き換えるための装置がトリガー入力用コネクタ１６の端子Ｐ１～Ｐ９に直接接続できない場合、アダプター回路を介して接続する。この場合、トリガー入力用コネクタ１６に入力できる電圧レベルに変換できるレベルシフターをアダプター回路の中に含める。これによって異なる装置を１つの端子Ｐ１～Ｐ９に接続し、端子数が増加するのを防止している。
　トリガー入力用コネクタ１６の各端子Ｐ１～Ｐ９について表１にまとめる。上述したように、端子Ｐ３～Ｐ６にトリガー入力回路１６とＦＰＧＡ書き込み可能化回路２０の両方が接続されている。端子Ｐ９がグランドレベルか否かよって調光モードとＦＰＧＡ書き込みモードが切り換えられる。なお、端子Ｐ１は電源Ｖ０の電圧が入力され、端子Ｐ７、Ｐ８は電源Ｖ０または筐体内部のグランドレベルに接続される。端子Ｐ２は調光モードのときに各チャネルＣＨ１～ＣＨ４の共通端子ＣＯＭとして利用される。トリガー入力の時は端子Ｐ９が未接続になり、制御プログラムの書き換え時は端子Ｐ２が未接続になる。
Figure JPOXMLDOC01-appb-T000001
　光源ドライバー２２は、調光用ＦＰＧＡ１４の出力に応じて光源３２に所定の電圧を印加するための回路である。光源ドライバー２２と光源３２との間に端子２８を設け、それらを接続する。
　本願の光源装置３０は、上記調光電源装置１０の光源ドライバー２２に光源３２が接続されており、調光電源装置１０によって光源３２が調光される。図４に示すように、複数の発光ダイオードを直並列に並べた回路で光源３２を構成することができる。
　次に本実施形態の調光電源装置１０の動作について説明する。トリガー入力をするための装置がトリガー入力用コネクタ１６に接続された場合、端子Ｐ３～Ｐ６にトリガーが入力される。そして、トリガー入力回路１８から調光用ＦＰＧＡ１４にトリガー入力され、調光用ＦＰＧＡ１４によって光源３２が調光される。トリガー入力用コネクタ１６に制御プログラムを書き換えるため装置が接続されると端子Ｐ９がグランドレベルになり、ＦＰＧＡ書き換え可能化回路２０のトライステートバッファＢ２が起動する。トライステートバッファＢ２が起動した状態で端子Ｐ３～Ｐ５に制御プログラム書き換えるための信号を入力することで調光用ＦＰＧＡ１４に信号が出力され、ＦＰＧＡ書き換えモードになる。調光用ＦＰＧＡ１４は書き換え用の信号によって制御プラグラムが書き換えられる。
　以上のように、本発明の調光用電源装置１０は、筐体１２を開けずに調光用ＦＰＧＡ１４の制御プログラムを書き換えることができるため、制御プログラムの書き換えの作業性が良い。端子Ｐ１～Ｐ９は、筐体１２の外部に露出しているが、ＦＰＧＡ書き換え可能化回路２０を起動させるための信号が入力されない限り調光用ＦＰＧＡ１４の回路構成を誤って変更されにくい。従来あるトリガーを入力するための端子Ｐ３～Ｐ６は、制御プログラムを書き換えるためにも使用されているため、装置構成が複雑になりにくい。
　本願は上記の実施形態に限定されるものではない。たとえば、トリガーは４チャンネル入力であったが、８チャンネル入力や１６チャンネル入力であってもよい。チャンネル数に応じてトリガー入力用コネクタ１６の端子数を変更する。
　ＦＰＧＡ書き換え可能化回路２０の回路構成によっては、端子Ｐ３～Ｐ６に入力する信号レベルを変更してもよい。たとえば、０～正電圧以外に負電圧～０や負電圧から正電圧の信号を端子Ｐ３～Ｐ６に入力してもよい。
　以上、本発明の実施形態に係る調光電源装置および光源装置について説明したが、本発明はその主旨を逸脱しない範囲で当業者の知識に基づき種々の改良、修正、変更を加えた態様で実施できるものである。
１０：調光電源装置
１２：筐体
１４：調光用ＦＰＧＡ
１６：トリガー入力用コネクタ
１８：トリガー入力回路
２０：ＦＰＧＡ書き換え可能化回路
２２：光源ドライバー
２４：演算回路
２６：記憶部
２８：端子
３０：光源装置
３２：光源
Ｐ１～Ｐ９：端子
Ｖ０、Ｖ１、Ｖ２：電源
ＰＣ：フォトカプラ
Ｂ１、Ｂ２：バッファ
Ｄ１：ダイオード

Claims (5)

  1. 　筐体と、
    　前記筐体内から外に露出するように複数個の端子が配置されたトリガー入力用コネクタと、
    　前記筐体内に配置され、前記複数個の端子のうち少なくとも一の端子に入力された信号が入力されるトリガー入力回路と、
    　前記筐体内に配置され、前記複数個の端子のうち少なくとも前記一の端子に入力された信号が入力されるＦＰＧＡ書き込み可能化回路と、
    　前記筐体内に配置され、ＦＰＧＡ書き込みモードでは前記ＦＰＧＡ書き込み可能化回路の出力信号を入力して回路構成が書き換えられ、調光モードでは前記トリガー入力回路の出力信号をトリガーとして入力して光源を調光する調光用ＦＰＧＡを備えることを特徴とする調光電源装置。
  2. 　請求項１に記載の調光電源装置において、
    　前記トリガー入力回路に前記一の端子に入力された信号が入力されるフォトカプラを備えたことを特徴とする調光電源装置。
  3. 　請求項１または２に記載の調光電源装置において、
    　前記トリガー入力用コネクタは、前記ＦＰＧＡ書き込みモードと前記調光モードの切り替えのための切り替え用端子を有することを特徴とする調光電源装置。
  4. 　請求項３に記載の調光電源装置において、
    　前記ＦＰＧＡ書き込み可能化回路はトライステートバッファを含み、
    　前記切り換え用端子から前記トライステートバッファに所定信号が入力されることで、前記ＦＰＧＡ書き込みモードになることを特徴とする調光電源装置。
  5. 　請求項１から４のいずれかに記載の調光電源装置と、
    　前記調光電源装置に接続され、前記調光用ＦＰＧＡによって調光される光源を備えることを特徴とする光源装置。
PCT/JP2019/026946 2018-07-12 2019-07-08 調光電源装置および光源装置 WO2020013110A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201980022837.7A CN111919515B (zh) 2018-07-12 2019-07-08 调光电源装置以及光源装置
KR1020207029673A KR102420361B1 (ko) 2018-07-12 2019-07-08 조광 전원 장치 및 광원 장치
EP19834282.6A EP3823419A4 (en) 2018-07-12 2019-07-08 DIMMING POWER SUPPLY DEVICE AND LIGHT SOURCE DEVICE
US17/256,561 US11116051B1 (en) 2018-07-12 2019-07-08 Dimming power supply device and light source device
JP2020530163A JP7030313B2 (ja) 2018-07-12 2019-07-08 調光電源装置および光源装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-132171 2018-07-12
JP2018132171 2018-07-12

Publications (1)

Publication Number Publication Date
WO2020013110A1 true WO2020013110A1 (ja) 2020-01-16

Family

ID=69141560

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/026946 WO2020013110A1 (ja) 2018-07-12 2019-07-08 調光電源装置および光源装置

Country Status (6)

Country Link
US (1) US11116051B1 (ja)
EP (1) EP3823419A4 (ja)
JP (1) JP7030313B2 (ja)
KR (1) KR102420361B1 (ja)
CN (1) CN111919515B (ja)
WO (1) WO2020013110A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014045647A1 (ja) 2012-09-18 2014-03-27 オリンパスメディカルシステムズ株式会社 光源装置及び光源装置の調光方法
JP2015005476A (ja) * 2013-06-24 2015-01-08 シャープ株式会社 照明装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002057921A1 (en) * 2001-01-19 2002-07-25 Hitachi,Ltd Electronic circuit device
DE102005023118B3 (de) * 2005-05-19 2006-12-21 Infineon Technologies Ag Schaltungsanordnung zum Zuführen von Konfigurationsdaten in FPGA-Einrichtungen
KR101410496B1 (ko) * 2007-11-08 2014-06-20 삼성디스플레이 주식회사 광원모듈, 이를 갖는 백라이트 어셈블리 및 이를 갖는표시장치
KR20090109323A (ko) * 2008-04-15 2009-10-20 문철홍 엘이디 제어를 이용한 감성조명 시스템
US9323235B2 (en) * 2011-04-11 2016-04-26 Rockwell Automation Technologies, Inc. Industrial control system with distributed motion planning
CN103617056B (zh) * 2013-11-25 2017-02-01 广东威创视讯科技股份有限公司 Fpga逻辑代码的在线升级方法和装置
US20170238401A1 (en) * 2014-01-25 2017-08-17 Innosys, Inc. Solid State Lighting Systems
US9693411B1 (en) * 2015-04-09 2017-06-27 Universal Lighting Technologies, Inc. LED driver configuration and dimming interface for dynamic adjustment of driver operating parameters

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014045647A1 (ja) 2012-09-18 2014-03-27 オリンパスメディカルシステムズ株式会社 光源装置及び光源装置の調光方法
JP2015005476A (ja) * 2013-06-24 2015-01-08 シャープ株式会社 照明装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3823419A4

Also Published As

Publication number Publication date
JP7030313B2 (ja) 2022-03-07
US20210259072A1 (en) 2021-08-19
EP3823419A4 (en) 2022-03-23
KR20200131318A (ko) 2020-11-23
EP3823419A1 (en) 2021-05-19
JPWO2020013110A1 (ja) 2021-07-08
CN111919515B (zh) 2023-07-25
KR102420361B1 (ko) 2022-07-13
CN111919515A (zh) 2020-11-10
US11116051B1 (en) 2021-09-07

Similar Documents

Publication Publication Date Title
US10162004B2 (en) Tap domain selection circuit with AUX buffers and multiplexer
US11867756B2 (en) Reduced signaling interface method and apparatus
US9306572B2 (en) Output buffer, gate electrode driving circuit and method for controlling the same
US20130169319A1 (en) Signal processing circuit, driver circuit, and display device
US8044611B2 (en) LED control device
US10840796B2 (en) Power module with high-side and low-side programmable circuit
US9287001B2 (en) Shift register circuit
JP7030313B2 (ja) 調光電源装置および光源装置
CN109545158B (zh) 一种保护信号产生电路和保护装置
US8078423B2 (en) Data generating method, connection checking system, and computer product
KR20060062711A (ko) 다중 전원 제어 장치
US20190197942A1 (en) Data driving apparatus for display and driver thereof
KR100306113B1 (ko) 프로그램 가능한 로직소자의 프로그램장치 및 방법ㅇ
JP2014235305A (ja) 表示装置
CN108320711A (zh) 一种移位寄存器、驱动电路及驱动方法、显示装置
CN220552942U (zh) 板卡及测试设备
Bouzid et al. The PSoC 5 LP LABBOOK
CN113763898A (zh) 控制电路及其驱动方法、显示装置
JP2019092010A (ja) 信号処理装置
CN114285400A (zh) 电平切换电路、转接板和信号发生设备
EP1622123B1 (en) Display device driving circuit
KR910001697Y1 (ko) 시프트 레지스터를 이용한 램프 구동회로
KR20030004744A (ko) 피씨의 파워 공급과 하드디스크의 동작 표시 장치
KR20030048309A (ko) 아이이이이1394 장치의 전송상황 표시장치

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 20207029673

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2020530163

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE