KR102409364B1 - 전극 구조체 제조 장치 - Google Patents

전극 구조체 제조 장치 Download PDF

Info

Publication number
KR102409364B1
KR102409364B1 KR1020170105045A KR20170105045A KR102409364B1 KR 102409364 B1 KR102409364 B1 KR 102409364B1 KR 1020170105045 A KR1020170105045 A KR 1020170105045A KR 20170105045 A KR20170105045 A KR 20170105045A KR 102409364 B1 KR102409364 B1 KR 102409364B1
Authority
KR
South Korea
Prior art keywords
high voltage
plating material
electrode structure
roll
manufacturing apparatus
Prior art date
Application number
KR1020170105045A
Other languages
English (en)
Other versions
KR20190020271A (ko
Inventor
정우석
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020170105045A priority Critical patent/KR102409364B1/ko
Priority to US15/952,738 priority patent/US10927470B2/en
Publication of KR20190020271A publication Critical patent/KR20190020271A/ko
Application granted granted Critical
Publication of KR102409364B1 publication Critical patent/KR102409364B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/04—Electroplating with moving electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/0026—Apparatus for manufacturing conducting or semi-conducting layers, e.g. deposition of metal
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/10—Agitating of electrolytes; Moving of racks
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/11—Use of protective surface layers on electrolytic baths
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C25D7/0614—Strips or foils
    • C25D7/0635—In radial cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C25D7/0614—Strips or foils
    • C25D7/0642—Anodes
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/164—Coating processes; Apparatus therefor using electric, electrostatic or magnetic means; powder coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/0036—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0326—Inorganic, non-metallic conductor, e.g. indium-tin oxide [ITO]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0121—Patterning, e.g. plating or etching by moving electrode
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path

Abstract

전극 구조체 제조 장치는 고전압 유닛, 고전압 유닛과 마주보는 도금 재료부, 음의 전압이 인가되는 이송 롤을 포함하되, 고전압 유닛은 고전압 롤, 및 고전압 롤의 표면을 덮는 절연 피복을 포함하고, 고전압 롤은 1 킬로볼트(kV) 내지 100 킬로볼트(kV)의 전압을 인가받고, 도금 재료부는 양의 전압을 인가받고, 고전압 유닛 및 이송 롤은 회전한다.

Description

전극 구조체 제조 장치{APPARATUS FOR FABRICATING ELECTRODE STRUCTURE}
본 발명은 전극 구조체 제조 장치에 관한 것으로, 구체적으로 롤투롤 방식을 이용한 전극 구조체 제조 장치에 관한 것이다.
투명전극은 단일 물질 TCO(transparent conductive oxide)로는 ITO(indium-tin oxide)가 대표적이다. ITO는 광투과도 85% 이상, 면저항 100Ω/□ 내외의 값을 가진다. 차세대 터치센서에 이용되는 투명전극은 90% 이상의 광투과도 및 10Ω/□ 이하의 면저항값을 가질 것이 요구된다. 차세대 투명히터에 이용되는 투명전극은 90% 이상의 광투과도 및 1Ω/□ 이하의 면저항값을 가질 것이 요구된다.
투명전극이 이용되는 분야에서, 금속 메시를 포함하는 투명전극은 광학적/전기적으로 경쟁력 있는 기술이다. 투명전극을 형성하는 방법은 무전해도금, 인쇄기술, Self-patterning, Photo-lithography 등이 있다.
본 발명의 해결하고자 하는 일 과제는 도금의 균일성을 개선하는 것에 있다.
본 발명의 해결하고자 하는 일 과제는 전극 구조체를 대량으로 생산하는 것에 있다.
다만, 본 발명이 해결하고자 하는 과제는 상기 개시에 한정되지 않는다.
상기 과제를 해결하기 위한 본 발명의 예시적인 실시예들에 따른 전극 구조체 제조 장치는 고전압 유닛; 상기 고전압 유닛과 마주보는 도금 재료부; 음의 전압이 인가되는 이송 롤을 포함하되, 상기 고전압 유닛은: 고전압 롤; 및 상기 고전압 롤의 표면을 덮는 절연 피복을 포함하고, 상기 도금 재료부는 양의 전압을 인가받을 수 있다.
예시적인 실시예들에서, 상기 도금 재료부는 곡면 형상을 가질 수 있다.
예시적인 실시예들에서, 상기 도금 재료부와 상기 고전압 롤 사이의 거리는 일정할 수 있다.
예시적인 실시예들에서, 상기 도금 재료부는 균일한 두께를 가질 수 있다.
예시적인 실시예들에서, 상기 도금 재료부는 상기 도금 재료부를 관통하는 홀들을 포함할 수 있다.
예시적인 실시예들에서, 상기 홀들은 상기 도금 재료부의 전체 면적의 약 50 퍼센트(%) 이하로 제공될 수 있다.
예시적인 실시예들에서, 상기 이송 롤과 상기 고전압 유닛 사이 및 상기 고전압 유닛과 상기 도금 재료부 사이에 씨드 필름이 배치되고, 상기 씨드 필름은: 기판; 및 상기 기판의 상면 상에 제공된 씨드 패턴을 포함하고, 상기 씨드 패턴은 상기 이송 롤에 전기적으로 연결되어 상기 음의 전압을 인가받을 수 있다.
예시적인 실시예들에서, 상기 씨드 패턴은 10 나노미터(nm) 내지 20 나노미터(nm)의 두께를 가질 수 있다.
예시적인 실시예들에서, 상기 고전압 유닛, 상기 도금 재료부, 및 상기 이송 롤을 둘러싸는 하우징; 및 상기 하우징 내에 제공되는 전해질을 더 포함하되, 상기 고전압 유닛의 하부 및 상기 도금 재료부는 상기 전해질 내에 잠길 수 있다.
예시적인 실시예들에서, 상기 도금 재료부는 구리(Cu)를 포함하고, 상기 전해질은 황산구리 수용액을 포함할 수 있다.
예시적인 실시예들에서, 상기 전해질을 순환시키는 순환 장치를 더 포함할 수 있다.
예시적인 실시예들에서, 상기 절연 피복은 절연 물질을 포함하고, 상기 고전압 롤은 상기 절연 피복에 의해 상기 씨드 필름 및 상기 전해질로부터 전기적으로 분리될 수 있다.
예시적인 실시예들에서, 포토레지스트 현상 장치; 및 포토레지스트 제거 장치를 더 포함하되, 상기 포토레지스트 현상 장치, 상기 전기 도금 장치, 및 상기 포토레지스트 제거 장치 내에 씨드 필름이 배치되고, 상기 씨드 필름은 상기 포토레지스트 현상 장치, 상기 이송 롤과 상기 고전압 유닛 사이, 상기 고전압 유닛과 상기 도금 재료부 사이, 및 상기 포토레지스트 제거 장치를 차례로 통과하도록 제어될 수 있다.
예시적인 실시예들에서, 상기 고전압 롤은 1 킬로볼트(kV) 내지 100 킬로볼트(kV)의 전압을 인가받을 수 있다.
본 발명의 개념에 따르면, 씨드막(또는 씨드 패턴)의 전자 농도의 균일도가 개선되어, 도금 균일도가 개선될 수 있다.
다만, 본 발명의 효과는 상기 개시에 한정되지 않는다.
도 1은 본 발명의 예시적인 실시예들에 따른 전극 구조체 제조 장치의 개념도이다.
도 2는 도 1의 I-I'선을 따른 단면도이다.
도 3은 본 발명의 예시적인 실시예들에 따른 도금 재료부의 사시도이다.
도 4는 본 발명의 예시적인 실시예들에 따른 씨드 패턴을 설명하기 위한 평면도이다.
도 5는 도 4의 II-II'선을 따른 단면도이다.
도 6은 전기 도금 공정을 통해 형성된 전극 구조체의 II-II'선에 대응하는 단면도이다.
도 7은 고전압 유닛을 포함하지 않는 전극 구조체 제조 장치에 의한 전기 도금 공정을 수행한 결과에 대한 사진이다.
도 8은 본 발명의 예시적인 실시예에 따른 고전압 유닛을 포함하는 전극 구조체 제조 장치에 의한 전기 도금 공정을 수행한 결과에 대한 사진이다.
도 9는 본 발명의 예시적인 실시예들에 따른 도금 재료부의 사시도이다.
도 10 내지 15은 본 발명의 예시적인 실시예들에 따른 씨드 필름들의 각각의 단면도들이다.
도 16은 본 발명의 예시적인 실시예들에 따른 전극 구조체 제조 장치의 개념도이다.
도 17 내지 도 19는 본 발명의 예시적인 실시예들에 따른 전극 제조 방법을 설명하기 위한 개념도들이다.
본 발명의 기술적 사상의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 기술적 사상의 바람직한 실시예들을 설명한다. 그러나 본 발명 기술적 사상은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 기술적 사상의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다.
명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다. 본 명세서에서 기술하는 실시예들은 본 발명의 기술적 사상의 이상적인 예시도인 개념도, 평면도 및 단면도들을 참고하여 설명될 것이다. 도면들에 있어서, 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 다양한 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 기술적 사상의 바람직한 실시예들을 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 발명의 예시적인 실시예들에 따른 전극 구조체 제조 장치의 개념도이다. 도 2는 도 1의 I-I'선을 따른 단면도이다. 도 3은 본 발명의 예시적인 실시예들에 따른 도금 재료부의 사시도이다. 도 4는 본 발명의 예시적인 실시예들에 따른 씨드 패턴을 설명하기 위한 평면도이다. 도 5는 도 4의 II-II'선을 따른 단면도이다. 도 6은 전기 도금 공정을 통해 형성된 전극 의 II-II'선에 대응하는 단면도이다.
도 1 및 도 2를 참조하면, 하우징(100)을 포함하는 전극 구조체 제조 장치(10)가 제공될 수 있다. 하우징(100)은 한 쌍의 개구부들(110)을 포함할 수 있다. 상기 한 쌍의 개구부들(110)은 하우징(100)의 양 측벽들(일 예로, 서로 마주하는 측벽들)에 각각 제공될 수 있다. 한 쌍의 개구부들(110)을 통해 후술되는 씨드 필름(1)이 하우징(100)을 통과할 수 있다. 개구부들(110)의 개수는 한정적인 것이 아니다. 다른 예시적인 실시예들에서, 하우징(100)은 두 개보다 많은 개구부들(110)을 포함할 수 있다.
하우징(100) 내부에 전해질(120)이 제공될 수 있다. 전해질(120)은 한 쌍의 개구부들(110) 아래에 제공될 수 있다. 전해질(120)은 후술되는 도금 재료부(210) 내부에 포함된 금속 원소를 포함하는 수용액을 포함할 수 있다. 예를 들어, 도금 재료부(210)가 구리(Cu)를 포함할 경우, 전해질(120)은 황산구리 수용액을 포함할 수 있다.
전해질(120) 내부에 순환 장치(130)가 제공될 수 있다. 순환 장치(130)는 전해질(120)을 대류시켜, 전해질(120)을 섞을 수 있다.
하우징(100) 내부에 고전압 유닛(300)이 제공될 수 있다. 고전압 유닛(300)은 회전할 수 있다. 상기 고전압 유닛(300)은 고전압 롤(310) 및 상기 고전압 롤(310)의 표면을 덮는 절연 피복(320)을 포함할 수 있다. 고전압 유닛(300)의 하부는 전해질(120) 내에 잠길 수 있다.
예시적인 실시예들에서, 고전압 롤(310)은 원통 형상을 가질 수 있다. 예를 들어, 고전압 롤(310)의 직경(W1)은 약 2 센치미터(cm) 내지 약 100 센치미터(cm)일 수 있다. 고전압 롤(310)은 도전 물질을 포함할 수 있다. 예를 들어, 고전압 롤(310)은 구리(Cu), 알루미늄(Al), 금(Au), 또는 은(Ag)을 포함할 수 있다.
고전압 롤(310)의 표면에 절연 피복(320)이 제공될 수 있다. 예시적인 실시예들에서, 절연 피복(320)의 두께(W2)는 약 1 밀리미터(mm) 내지 약 10 밀리미터(mm)일 수 있다. 절연 피복(320)은 고전압 롤(310)을 전해질(120) 및 씨드 필름(1)으로부터 이격시킬 수 있다. 절연 피복(320)은 고전압 롤(310)을 전해질(120) 및 씨드 필름(1)로부터 전기적으로 분리시킬 수 있다. 예를 들어, 절연 피복(320)은 고무, 절연성 플라스틱, 또는 유리를 포함할 수 있다.
고전압 롤(310)에 전기적으로 연결된 제1 전원(P1)이 제공될 수 있다. 제1 전원(P1)은 직류 전원일 수 있다. 제1 전원(P1)은 고전압 롤(310)에 고전압을 인가할 수 있다. 예를 들어, 제1 전원(P1)은 고전압 롤(310)에 약 1 킬로볼트(kV) 내지 약 100 킬로볼트(kV)의 전압을 인가할 수 있다.
전해질(120) 내에 도금 재료부(210)가 제공될 수 있다. 도금 재료부(210)는 전해질(120) 내에 완전히 잠길 수 있다. 즉, 도금 재료부(210)의 전부는 전해질(120)에 의해 둘러싸일 수 있다. 다만, 이는 예시적인 것이다. 다른 예시적인 실시예들에서, 도금 재료부(210)의 일부가 전해질(120) 내에 잠기고, 다른 일부는 전해질(120) 밖으로 노출될 수 있다.
도 1 및 도 3을 참조하면, 도금 재료부(210)는 곡면 판(curved plate) 형상을 가질 수 있다. 예를 들어, 도금 재료부(210)는 고전압 롤(310)의 둘레 방향(D2)으로 연장되어, 휘어진 형상을 가질 수 있다. 도금 재료부(210)와 고전압 롤(310) 사이의 거리(W3)는 균일할 수 있다. 예를 들어, 도금 재료부(210)와 고전압 롤(310) 사이의 거리는 약 5 밀리미터(mm) 내지 약 500 밀리미터(mm)일 수 있다. 도금 재료부(210)는 제1 방향(D1)으로 연장될 수 있다.
도금 재료부(210)의 두께(T1)는 균일할 수 있다. 도금 재료부(210)의 두께(T1)는 도금 재료부(210)의 상면과 바닥면 사이의 거리일 수 있다. 도금 재료부(210)의 상면은 고전압 롤(310)과 마주하는 면이고, 도금 재료부(210)의 바닥면은 상기 상면에 대향하는 면일 수 있다. 예를 들어, 도금 재료부(210)의 두께(T1)는 약 0.5 밀리미터(mm) 내지 약 10 밀리미터(mm)일 수 있다. 도금 재료부(210)는 후술되는 씨드 패턴의 표면에 도금시키고자 하는 물질을 포함할 수 있다. 예를 들어, 도금 재료부(210)는 금(Au), 은(Ag), 구리(Cu), 인듐(In), 또는 니켈(Ni)을 포함할 수 있다.
도 1 및 도 2를 다시 참조하면, 한 쌍의 제1 이송 롤들(410)이 고전압 롤(310)에 인접하게 제공될 수 있다. 한 쌍의 제1 이송 롤들(410)은 전해질(120)로부터 이격될 수 있다. 예를 들어, 한 쌍의 제1 이송 롤들(410)은 전해질(120)의 최상부보다 높은 위치에 배치될 수 있다. 따라서, 한 쌍의 제1 이송 롤들(410)은 전해질(120)로부터 전기적으로 이격될 수 있다. 예시적인 실시예들에서, 한 쌍의 제1 이송 롤들(410)의 각각은 제1 방향(D1)으로 연장된 원통 형상을 가질 수 있다. 예를 들어, 한 쌍의 제1 이송 롤들(410)의 각각의 직경은 약 2 센치미터(cm) 내지 약 100 센치미터(cm)일 수 있다. 한 쌍의 제1 이송 롤들(410)은 도전 물질을 포함할 수 있다. 예를 들어, 한 쌍의 제1 이송 롤들(410)은 구리(Cu) 롤, 알루미늄(Al) 롤, 금(Au) 코팅막, 또는 은(Ag) 코팅막을 포함할 수 있다.
제1 이송 롤들(410) 및 도금 재료부(210)에 전기적으로 연결된 제2 전원(P2)이 제공될 수 있다. 제2 전원(P2)은 직류 전원일 수 있다. 제2 전원(P2)의 +전압 단자는 도금 재료부(210)에 전기적으로 연결될 수 있다. 이에 따라, 도금 재료부(210)는 +전압을 가질 수 있다. 이때, 상기 +전압의 크기는 고전압 롤(310)에 인가되는 고전압의 크기보다 작을 수 있다. 예를 들어, 상기 +전압의 크기는 1 kV 미만일 수 있다. 제2 전원(P2)의 -전압 단자는 한 쌍의 제1 이송 롤들(410)에 전기적으로 연결될 수 있다. 이에 따라, 한 쌍의 제1 이송 롤들(410)은 -전압을 가질 수 있다.
씨드 필름(1)이 절연 피복(320) 상에 제공될 수 있다. 씨드 필름(1)은 절연 피복(320)과 도금 재료부(210) 사이에 제공될 수 있다. 도 4 및 도 5에 도시된 것과 같이, 씨드 필름(1)은 기판(510) 및 상기 기판(510)의 상면(510u) 상에 제공된 씨드 패턴(520)을 포함할 수 있다. 상기 상면(510u)은 도금 재료부(210)와 마주보는 면일 수 있다. 상기 상면(510u)은 전해질(120)에 노출되고, 제1 이송 롤(410)의 표면에 접할 수 있다. 기판(510)의 바닥면은 절연 피복(320)에 접할 수 있다. 기판(510)은 유연한 재질을 포함할 수 있다. 예를 들어, 기판(510)은 유연성 폴리머(예를 들어, PC(Polycarbonate), PET(Polyethylene terephthalate), 또는 PI(Polyimide))를 포함할 수 있다.
예시적인 실시예들에서, 씨드 패턴(520)은 기판(510)의 상면(510u) 상에 격자 형상으로 배치될 수 있다. 예시적인 실시예들에서, 씨드 패턴(520)의 두께(W5)는 약 10 나노미터(nm) 내지 약 20 나노미터(nm)일 수 있다. 씨드 패턴(520)은 도전 물질을 포함할 수 있다. 예를 들어, 씨드 패턴(520)은 알루미늄(Al), 몰리브덴(Mo), 금(Au), 팔라듐(Pd), 티타늄(Ti), 구리(Cu)를 포함하는 은 합금(Ag alloy), 및 은(Ag) 중에서 선택되는 적어도 하나를 포함할 수 있다. 씨드 패턴(520)은 제1 이송 롤(410)에 전기적으로 연결될 수 있다. 씨드 패턴(520)은 제1 이송 롤(410)과 동일한 음의 전압을 가질 수 있다.
도 1 및 도 6을 참조하면, 도금 물질이 씨드 패턴(520) 상에 도금되어, 도금막(EPL)이 형성될 수 있다. 예를 들어, 도금 재료부(210)가 구리(Cu)를 포함하고, 전해질이 황산구리 수용액인 경우, 씨드 패턴(520)의 표면은 구리(Cu)를 포함하는 도금막(EPL)이 형성될 수 있다. 도금막(EPL)은 씨드 패턴(520)의 표면을 덮을 수 있다. 이에 따라, 기판(510), 씨드 패턴(520), 및 도금막(EPL)을 포함하는 전극 구조체가 형성될 수 있다. 제2 이송 롤들(420)이 하우징(100) 내부 및 외부에 제공될 수 있다. 제2 이송 롤들(420)은 회전하며, 씨드 필름(1)을 이동시킬 수 있다.
일반적으로, 전기 도금 공정은 롤투롤 공정과 달리, 독립적인 복수의 전극들의 각각에 대해 전기 도금 공정이 수행될 수 있다. 이 경우, 전기 도금 공정이 불연속적으로 수행되어, 많은 공정 시간이 요구되었다. 본 발명의 개념에 따른 전극 구조체 제조 장치를 이용할 경우, 전기 도금 공정이 롤투롤 공정에 의해 연속적으로 수행되어, 공정 시간이 최소화될 수 있다.
도금막의 면적은 전극 구조체 제조 장치의 크기에 영향을 받으므로 넓은 면적을 갖는 도금막을 형성하는 것에 어려움이 있었다. 본 발명의 개념에 따른 도금막은 전극 구조체 제조 장치보다 더 크게 형성될 수 있다. 즉, 대면적을 갖는 도금막이 형성될 수 있다.
도금막의 두께 균일도는 씨드 패턴 내의 전자 분포 균일도와 비례할 수 있다. 예를 들어, 씨드 패턴 내의 전자 분포 균일도가 높으면 도금막의 두께 균일도도 높고, 상기 전자 분포 균일도가 낮으면 도금막의 두께 균일도가 낮을 수 있다. 즉, 씨드 패턴 내의 전자 분포가 불균일한 경우, 도금막은 균일한 두께로 형성되지 않을 수 있다. 본 발명의 개념에 따른 고전압 유닛은 씨드 패턴 내의 전자 균일도를 최대화시킬 수 있다. 이에 따라, 도금막의 두께 균일도가 최대화될 수 있다.
도 7은 고전압 유닛을 포함하지 않는 전극 구조체 제조 장치에 의한 전기 도금 공정을 수행한 결과에 대한 사진이다.
도 7을 참조하면, 씨드 패턴은 십자 형상을 가졌다. 도금막은 씨드 패턴의 일부 상에 형성되었고(어두운 부분), 씨드 패턴의 다른 일부 상에는 형성되지 않았다(밝은 부분). 즉, 도금막은 씨드 패턴 상에 불균일하게 형성되었음을 확인할 수 있다.
도 8은 본 발명의 예시적인 실시예에 따른 고전압 유닛을 포함하는 전극 구조체 제조 장치에 의한 전기 도금 공정을 수행한 결과에 대한 사진이다.
도 8을 참조하면, 도금막이 씨드 패턴 상에 균일하게 형성되었음을 알 수 있다.
도 9는 본 발명의 예시적인 실시예들에 따른 도금 재료부의 사시도이다. 설명의 간결함을 위하여, 도 3을 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않을 수 있다.
도 9를 참조하면, 곡면판 형상을 갖는 도금 재료부(220)가 제공될 수 있다. 도금 재료부(220)는 홀들(222)을 포함하는 것을 제외하면, 도 3을 참조하여 설명된 도금 재료부(210)와 실질적으로 동일할 수 있다. 상기 홀들(222)은 도금 재료부(220)를 관통할 수 있다. 예를 들어, 상기 홀들(222)은 도금 재료부(220)의 상면에서 바닥면까지 연장되어, 도금 재료부(220)를 관통할 수 있다. 홀들(222)은 도금 재료부(220) 전체 면적 대비 약 50 퍼센트(%) 이하로 제공될 수 있다. 홀들(222)의 배열 양상은 예시적으로 도시된 것이며, 한정적인 것이 아니다. 홀들(222)에 의해 도금 재료부(220)의 내측면들이 노출될 수 있다. 이에 따라, 전해질(120)과 접하는 도금 재료부(220)의 표면적이 최대화될 수 있다. 도금 재료부(220)의 표면적이 클수록 도금 효율이 높을 수 있다. 본 발명의 개념에 따른 도금 재료부(220)에 의해 전기 도금 공정의 도금 효율이 개선될 수 있다.
도 10 내지 15은 본 발명의 예시적인 실시예들에 따른 씨드 필름들의 각각의 단면도들이다. 설명의 간결함을 위하여, 도 4를 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않을 수 있다.
도 10을 참조하면, 차례로 적층된 기판(510), 씨드막(530), 및 포토레지스트 패턴(PRP)을 포함하는 씨드 필름(2)이 제공될 수 있다. 상기 기판(510)은 도 4를 참조하여 설명된 기판(510)과 실질적으로 동일할 수 있다.
씨드막(530)은 기판(510)의 상면(510u)을 덮을 수 있다. 예시적인 실시예들에서, 씨드막(530)의 두께(W6)는 약 10 나노미터(nm) 내지 약 20 나노미터(nm)일 수 있다. 씨드막(530)은 도전 물질을 포함할 수 있다. 예를 들어, 씨드막(530)은 알루미늄(Al), 몰리브덴(Mo), 금(Au), 팔라듐(Pd), 티타늄(Ti), 구리(Cu)를 포함하는 은 합금(Ag alloy), 및 은(Ag) 중에서 선택되는 적어도 하나를 포함할 수 있다. 씨드막(530)은 도 1의 제1 이송 롤(410)에 전기적으로 연결될 수 있다. 씨드막(530)은 제1 이송 롤(410)과 동일한 음의 전압을 가질 수 있다.
포토레지스트 패턴(PRP)은 제1 개구부(OP1)를 포함할 수 있다. 상기 제1 개구부(OP1)에 의해 씨드막(530)의 상면(530u)이 노출될 수 있다. 예를 들어, 포토레지스트 패턴(PRP)은 씨드막(530)의 상면(530u)의 일부를 노출하고, 씨드막(530)의 상면(530u)의 다른 일부를 덮을 수 있다. 상기 씨드 필름(2)에 전기 도금 공정이 수행될 경우, 상기 노출된 씨드막(530)의 상면(530u) 상에 도전막(미도시)이 형성될 수 있다.
도 11을 참조하면, 도 10에 도시된 것과 달리, 포토레지스트 패턴(PRP)과 씨드막(530) 사이에 제공된 캡핑 패턴(CP)을 포함하는 씨드 필름(3)이 제공될 수 있다. 캡핑 패턴(CP)은 캡핑 패턴(CP)은 포토레지스트 패턴(PRP)의 제1 개구부(OP1)와 실질적으로 동일한 폭을 갖는 제2 개구부(OP2)를 포함할 수 있다. 상기 제1 및 제2 개구부들(OP1, OP2)에 의해 씨드막(530)의 상면(530u)이 노출될 수 있다. 상기 씨드 필름(3)에 전기 도금 공정이 수행될 경우, 상기 노출된 씨드막(530)의 상면(530u) 상에 도전막(미도시)이 형성될 수 있다.
예시적인 실시예들에서, 캡핑 패턴(CP)은 산화물(oxide), 질화물(nitride) 또는 이들의 조합을 포함할 수 있다. 예를 들어, 캡핑 패턴(CP)은 아연 산화물(zinc oxide), 주석 산화물(tin oxide), 실리콘 산화물(silicon oxide), 티타늄 산화물(titanum oxide), 실리콘 질화물(silicon nitride), ZITO(zinc-indium-tin-oxide), ZTO(zinc-tin-oxide), AZO(Al-doped ZnO), GZO(Ga-doped ZnO), ITO(indium-tin-oxide) 및 IZO(indium-zinc-oxide) 중에서 선택된 어느 하나를 포함할 수 있다.
도 12를 참조하면, 도 11에 도시된 것과 달리, 캡핑 패턴(CP) 상에 포토레지스트 패턴(PRP)이 제공되지 않는 씨드 필름(4)이 제공될 수 있다. 캡핑 패턴(CP)은 기판(510)의 상면을 노출하는 제2 개구부(OP2)를 포함할 수 있다. 상기 씨드 필름(4)에 전기 도금 공정이 수행될 경우, 상기 노출된 씨드막(530)의 상면(530u) 상에 도전막(미도시)이 형성될 수 있다.
도 13을 참조하면, 도 12에 도시된 것과 달리, 캡핑 패턴(CP)의 제2 개구부(OP2) 내에 제공된 씨드 패턴(520)을 포함하는 씨드 필름(5)이 제공될 수 있다. 캡핑 패턴(CP)은 기판(510)의 상면(510u)에 직접 접할 수 있다. 상기 씨드 필름(5)에 전기 도금 공정이 수행될 경우, 상기 노출된 씨드 패턴(520)의 상면(520u) 상에 도전막(미도시)이 형성될 수 있다.
도 14를 참조하면, 도 11에 도시된 것과 달리, 씨드막(530)과 기판(510) 사이에 차례로 적층된 보호층(PL) 및 접착층(AL)을 포함하는 씨드 필름(6)이 제공될 수 있다. 보호층(PL)은 투명할 수 있다. 보호층(PL)은 무기물 또는 유기물을 포함할 수 있다. 예를 들어, 보호층(PL)은 산화물(oxide), 질화물(nitride) 또는 이들의 조합을 포함할 수 있다. 예를 들어, 보호층(PL)은 아연 산화물(zinc oxide), 주석 산화물(tin oxide), 실리콘 산화물(silicon oxide), 티타늄 산화물(titanum oxide), 실리콘 질화물(silicon nitride), ZITO(zinc-indium-tin-oxide), ZTO(zinc-tin-oxide), AZO(Al-doped ZnO), GZO(Ga-doped ZnO), ITO(indium-tin-oxide), IZO(indium-zinc-oxide) 또는 이들의 조합을 포함할 수 있다.
접착층(AL)은 씨드막(530)을 보호층(PL) 상에 고정시킬 수 있다. 접착층(AL)은 투명할 수 있다. 예시적인 실시예들에서, 접착층(AL)은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 알루미늄 질화물(AlN), 티타늄 질화물(TiN), 알루미늄 산화물(Al2O3), 티타늄 산화물(TiO2), 크롬 산화물(Cr2O3), 실리콘 산화물(SiO2, Si3O4) 또는 이들의 조합을 포함할 수 있다.
상기 씨드 필름(6)에 전기 도금 공정이 수행될 경우, 포토레지스트 패턴(PRP)의 제1 개구부(OP1) 및 캡핑 패턴(CP)의 제2 개구부(OP2)에 의해 노출된 씨드막(530)의 상면(530u) 상에 도전막(미도시)이 형성될 수 있다.
도 15를 참조하면, 도 14에 도시된 것과 달리, 캡핑 패턴(CP) 상에 포토레지스트 패턴(PRP)이 제공되지 않는 씨드 필름(7)이 제공될 수 있다. 상기 씨드 필름(7)에 전기 도금 공정이 수행될 경우, 캡핑 패턴(CP)의 제2 개구부(OP2)에 의해 노출된 씨드막(530)의 상면 상에 도전막(미도시)이 형성될 수 있다.
본 발명의 개념에 따른 전극 구조체 제조 장치에 다양한 구조를 갖는 씨드 필름(1, 2, 3, 4, 5, 6, 또는 7)이 이용되어, 전극을 형성할 수 있다.
도 16은 본 발명의 예시적인 실시예들에 따른 전극 구조체 제조 장치의 개념도이다. 도 17 내지 도 19는 본 발명의 예시적인 실시예들에 따른 전극 제조 방법을 설명하기 위한 개념도들이다. 설명의 간결함을 위하여, 도 1 내지 도 6을 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않을 수 있다.
도 16 내지 도 19를 참조하면, 나란히 배열된 포토레지스트 현상 장치(PDD), 전기 도금 장치(EPD), 및 포토레지스트 제거 장치(PRD)가 제공될 수 있다. 전기 도금 장치(EPD)는 도 1 내지 도 6을 참조하여 설명된 전극 구조체 제조 장치(10)와 실질적으로 동일할 수 있다. 씨드 필름(SF)은 포토레지스트 현상 장치(PDD), 전기 도금 장치(EPD), 및 포토레지스트 제거 장치(PRD)를 차례로 통과할 수 있다. 씨드 필름(SF)은 도 4 내지 도 6, 도 10 내지 도 15를 참조하여 설명된 씨드 필름들(1, 2, 3, 4, 5, 6, 7)과 실질적으로 동일할 수 있다. 다만, 이하에선 도 10을 참조하여 설명된 씨드막(530)을 예로 들어 설명된다. 포토레지스트 현상 장치(PDD) 내부에 제3 이송 롤들(430), 현상 용액(122), 및 현상 용액 순환 장치(132)가 제공될 수 있다. 포토레지스트 제거 장치(PRD) 내부에 제4 이송 롤들(440), 제거 용액(124), 및 제거 용액 순환 장치(134)가 제공될 수 있다.
씨드 필름(SF)은 포토레지스트 현상 장치(PDD) 내에서 현상 용액(122) 내에 잠길 수 있다. 현상 용액(122) 내에 잠기기 전의 씨드 필름(SF)은, 도 17에 도시된 것과 같이, 차례로 적층된 기판(510), 씨드막(530), 포토레지스트 막(PRL)을 포함할 수 있다. 포토레지스트 막(PRL)은 노광된 것일 수 있다. 예시적인 실시예들에서, 포토레지스트 막(PRL)이 현상 용액(122)에 의해 현상되어, 도 10을 참조하여 설명된 것과 실질적으로 동일한 포토레지스트 패턴(PRP)을 형성할 수 있다.
이후, 씨드 필름(SF)은 포토레지스트 현상 장치(PDD)로부터 전기 도금 장치(EPD)로 이송될 수 있다. 도 18에 도시된 것과 같이, 씨드 필름(SF)에 전기 도금 공정이 수행되어, 포토레지스트 패턴(PRP)의 제1 개구부(OP1)에 의해 노출된 씨드막(530)의 상면(530u) 상에 도금막(EPL)이 형성될 수 있다.
이후, 씨드 필름(SF)은 전기 도금 장치(EPD)로부터 포토레지스트 제거 장치(PRD)로 이송될 수 있다. 씨드 필름(1)이 제거 용액(124)을 통과할 경우, 도 19에 도시된 것과 같이 포토레지스트 패턴(PRP)이 제거되어, 도금막(EPL)이 노출될 수 있다. 이후, 도금막(EPL)의 양 측면 상에 캡핑막(미도시)을 형성하는 후속 공정을 거쳐 전극 구조체가 형성될 수 있다.
본 발명의 개념에 따른 전극 구조체 제조 장치는 씨드막의 상면을 노출하는 포토레지스트 현상 공정, 씨드막의 노출된 상면 상에 전극 구조체를 형성하는 전기 도금 공정, 및 포토레지스트 패턴 제거 공정이 연속적으로 수행되므로, 공정 시간이 단축될 수 있다.
본 발명의 실시예들에 대한 이상의 설명은 본 발명의 설명을 위한 예시를 제공한다. 따라서 본 발명은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
1, 2, 3, 4, 5, 6, 7, SF : 씨드필름 10:전극 구조체 제조 장치
100:하우징 110:개구부
120:전해질 122:현상 용액
124:제거 용액 130:순환 장치
132:현상 용액 순환 장치 134:제거 용액 순환 장치
170:보호층 180:접착층
210, 220: 도금 재료부 222:홀
300:고전압 유닛 310:고전압 롤
320:절연 피복 410, 420, 430, 440:제1 내지 제4 이송 롤
510:기판 520:씨드 패턴
530:씨드막 CP:캡핑 패턴
EPD:전기 도금 장치 EPL:도금막
OP1, OP2 :제1 및 제2 개구부 P1, P2:제1 및 제2 전원
PDD:포토레지스트 현상 장치 PL:보호층
PRD:포토레지스트 제거 장치 PRL:포토레지스트 막
PRP:포토레지스트 패턴

Claims (14)

  1. 고전압 롤을 포함하는 고전압 유닛;
    상기 고전압 유닛과 마주보는 도금 재료부;
    음의 전압이 인가되며 상기 고전압 롤에 인접하게 제공되는 이송 롤; 및
    상기 고전압 롤에 연결되며 상기 고전압 롤에 제1 양의 전압을 인가하는 제1 전원; 을 포함하는 전기 도금 장치를 포함하되,
    상기 고전압 유닛은, 상기 고전압 롤의 표면을 덮는 절연 피복을 더 포함하고,
    상기 절연 피복은 기판의 제1 면에 접촉하여, 상기 제1 면에 대향되는 상기 기판의 제2 면에 도금막을 제공하며,
    상기 도금 재료부는 제2 양의 전압을 인가받되,
    상기 제2 양의 전압은 상기 제1 양의 전압보다 작은 전극 구조체 제조 장치.
  2. 제 1 항에 있어서,
    상기 도금 재료부는 곡면 판 형상을 갖는 전극 구조체 제조 장치.
  3. 제 2 항에 있어서,
    상기 도금 재료부와 상기 고전압 롤 사이의 거리는 일정한 전극 구조체 제조 장치.
  4. 제 2 항에 있어서,
    상기 도금 재료부는 균일한 두께를 갖는 전극 구조체 제조 장치.
  5. 제 2 항에 있어서,
    상기 도금 재료부는 상기 도금 재료부를 관통하는 홀들을 포함하는 전극 구조체 제조 장치.
  6. 제 5 항에 있어서,
    상기 홀들은 상기 도금 재료부의 전체 면적의 50 퍼센트(%) 이하로 제공되는 전극 구조체 제조 장치.
  7. 제 1 항에 있어서,
    상기 이송 롤과 상기 고전압 유닛 사이 및 상기 고전압 유닛과 상기 도금 재료부 사이에 씨드 필름이 배치되고,
    상기 씨드 필름은:
    상기 기판; 및
    상기 기판의 상기 제2 면 상에 제공된 씨드 패턴을 포함하고,
    상기 씨드 패턴은 상기 이송 롤에 전기적으로 연결되어 상기 음의 전압을 인가받는 전극 구조체 제조 장치.
  8. 제 7 항에 있어서,
    상기 씨드 패턴은 10 나노미터(nm) 내지 20 나노미터(nm)의 두께를 갖는 전극 구조체 제조 장치.
  9. 제 7 항에 있어서,
    상기 고전압 유닛, 상기 도금 재료부, 및 상기 이송 롤을 둘러싸는 하우징; 및
    상기 하우징 내에 제공되는 전해질을 더 포함하되,
    상기 고전압 유닛의 하부 및 상기 도금 재료부는 상기 전해질 내에 잠긴 전극 구조체 제조 장치.
  10. 제 9 항에 있어서,
    상기 도금 재료부는 구리(Cu)를 포함하고,
    상기 전해질은 황산구리 수용액을 포함하는 전극 구조체 제조 장치.
  11. 제 9 항에 있어서,
    상기 전해질을 순환시키는 순환 장치를 더 포함하는 전극 구조체 제조 장치.
  12. 제 9 항에 있어서,
    상기 절연 피복은 절연 물질을 포함하고,
    상기 고전압 롤은 상기 절연 피복에 의해 상기 씨드 필름 및 상기 전해질로부터 전기적으로 분리되는 전극 구조체 제조 장치.
  13. 제 1 항에 있어서,
    포토레지스트 현상 장치; 및
    포토레지스트 제거 장치를 포함하되,
    상기 포토레지스트 현상 장치, 상기 전기 도금 장치, 및 상기 포토레지스트 제거 장치 내에 씨드 필름이 배치되고,
    상기 씨드 필름은 상기 포토레지스트 현상 장치, 상기 이송 롤과 상기 고전압 유닛 사이, 상기 고전압 유닛과 상기 도금 재료부 사이, 및 상기 포토레지스트 제거 장치를 차례로 통과하도록 제어되는 전극 구조체 제조 장치.
  14. 제 1 항에 있어서,
    상기 제1 양의 전압은 1 킬로볼트(kV) 내지 100 킬로볼트(kV)인 전극 구조체 제조 장치.
KR1020170105045A 2017-08-18 2017-08-18 전극 구조체 제조 장치 KR102409364B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170105045A KR102409364B1 (ko) 2017-08-18 2017-08-18 전극 구조체 제조 장치
US15/952,738 US10927470B2 (en) 2017-08-18 2018-04-13 Apparatus for fabricating electrode structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170105045A KR102409364B1 (ko) 2017-08-18 2017-08-18 전극 구조체 제조 장치

Publications (2)

Publication Number Publication Date
KR20190020271A KR20190020271A (ko) 2019-02-28
KR102409364B1 true KR102409364B1 (ko) 2022-06-17

Family

ID=65361245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170105045A KR102409364B1 (ko) 2017-08-18 2017-08-18 전극 구조체 제조 장치

Country Status (2)

Country Link
US (1) US10927470B2 (ko)
KR (1) KR102409364B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090032404A1 (en) * 2006-01-30 2009-02-05 Ibiden Co., Ltd. Plating apparatus and plating method

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4661213A (en) * 1986-02-13 1987-04-28 Dorsett Terry E Electroplate to moving metal
ATE45598T1 (de) * 1986-10-20 1989-09-15 Clecim Sa Verfahren und vorrichtung zur elektrolytischen behandlung von metallischen baendern.
US5164059A (en) * 1991-03-11 1992-11-17 Newcor, Inc. Electroplating apparatus with improved current collector
TW318320B (ko) * 1995-08-07 1997-10-21 Eltech Systems Corp
KR100218670B1 (ko) 1996-12-04 1999-09-01 정선종 반도체 소자의 게이트 형성 방법
US6153489A (en) 1997-12-22 2000-11-28 Electronics And Telecommunications Research Institute Fabrication method of inductor devices using a substrate conversion technique
KR100686778B1 (ko) * 2005-01-12 2007-02-23 엘에스전선 주식회사 금속 전해박 제조장치
US8529738B2 (en) * 2005-02-08 2013-09-10 The Trustees Of Columbia University In The City Of New York In situ plating and etching of materials covered with a surface film
KR100787279B1 (ko) 2006-02-02 2007-12-20 엘에스전선 주식회사 도금 장치 및 이를 이용한 도금 방법
KR20080054318A (ko) 2006-12-12 2008-06-17 주식회사 탑 엔지니어링 정전용량식 고저항 터치패널의 투명전도막 및 그 제조방법
KR101414042B1 (ko) 2007-12-07 2014-08-06 삼성디스플레이 주식회사 터치패널 액정표시장치
JP2009259203A (ja) 2008-03-25 2009-11-05 Epson Imaging Devices Corp 静電容量型入力装置、入力機能付き表示装置および電子機器
JP4888589B2 (ja) 2008-03-25 2012-02-29 ソニー株式会社 静電容量型入力装置、入力機能付き表示装置および電子機器
KR20100051292A (ko) 2008-11-07 2010-05-17 아이티엠 주식회사 투명 도전막 패턴 기판과 윈도우를 단차 가공된 하나의 투명 기판에 합체한 정전 용량 방식 터치 스크린 및 그 제조 방법
KR20100065486A (ko) 2008-12-08 2010-06-17 주식회사 엔에이치케이플러스 정전용량 방식의 터치 패널 구조
KR101534109B1 (ko) 2008-12-23 2015-07-07 삼성전자주식회사 정전용량형 터치 패널 및 이를 포함하는 정전용량형 터치 시스템
KR101066111B1 (ko) 2009-01-09 2011-09-20 전자부품연구원 정전용량방식 터치패널 및 그 제조방법
KR101025023B1 (ko) 2009-02-23 2011-03-25 (주)이엔에이치 정전용량 방식의 터치스크린 패널
JP2010211647A (ja) 2009-03-11 2010-09-24 Seiko Epson Corp タッチパネル装置、電気光学装置および電子機器
KR101099031B1 (ko) 2009-06-05 2011-12-26 한화엘앤씨 주식회사 터치 패널용 투명 도전성 필름 및 그 제조방법
KR101076236B1 (ko) 2009-06-29 2011-10-26 주식회사 포인칩스 정전용량식 터치 패널
DE102009057466A1 (de) * 2009-12-03 2011-06-09 Hübel, Egon, Dipl.-Ing. (FH) Vorrichtung und Verfahren zum elektrischen Kontaktieren von Behandlungsgut in Galvanisieranlagen
JP4882016B2 (ja) 2010-05-20 2012-02-22 Ｓｍｋ株式会社 タッチセンサ
US20120024125A1 (en) * 2010-07-30 2012-02-02 J.R. Simplot Company Loop cutter knife fixture with replaceable blades
KR20110000722A (ko) 2010-12-16 2011-01-05 (주)맥스필름 반사율이 향상된 정전용량방식의 터치 패널 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090032404A1 (en) * 2006-01-30 2009-02-05 Ibiden Co., Ltd. Plating apparatus and plating method

Also Published As

Publication number Publication date
US20190055662A1 (en) 2019-02-21
KR20190020271A (ko) 2019-02-28
US10927470B2 (en) 2021-02-23

Similar Documents

Publication Publication Date Title
Yu et al. Restickable oxide neuromorphic transistors with spike‐timing‐dependent plasticity and pavlovian associative learning activities
US10490670B2 (en) Manufacturing method of array substrate, array substrate with active layer being above first electrode, and display device
US9750131B2 (en) Transparent conductive laminate, transparent electrode including transparent conductive laminate, and method for manufacturing transparent conductive laminate
US7578048B2 (en) Patterns of conductive objects on a substrate coated with inorganic compounds and method of producing thereof
CN106409845B (zh) 开关元件及其制备方法、阵列基板以及显示装置
US8890767B2 (en) Active metamaterial device and manufacturing method of the same
US11257810B2 (en) Electrostatic discharge unit, array substrate and display panel
KR101499651B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법 및 제조장치
KR20090059754A (ko) 표시 기판 및 표시 기판의 제조 방법
US10770488B2 (en) Active switch array substrate and method for manufacturing the same
KR20170063444A (ko) 막을 구비한 유리판, 터치 센서, 막 및 막을 구비한 유리판의 제조 방법
KR102409364B1 (ko) 전극 구조체 제조 장치
US20090120676A1 (en) Process for the production of a conductor track structure
KR20090102921A (ko) 박막형 태양전지 및 그 제조방법
JP4539786B2 (ja) 透明導電性基板の製造方法
US6802985B1 (en) Method for fabricating metal wirings
KR102323877B1 (ko) 전기 도금 장치
US10629654B2 (en) Thin film transistor array formed substrate, image display device substrate and manufacturing method of thin film transistor array formed substrate
KR20150035346A (ko) 투명전극 및 그의 제조방법
EP3599648A1 (en) Photovoltaic device and method of manufacturing the same
WO2016074241A1 (zh) 一种基于oled的tft阵列基板结构
CN114784043A (zh) 显示面板、显示面板的制作方法及显示装置
CN112420760B (zh) 光感应阵列基板及其制备方法、显示器
KR101412990B1 (ko) 터치 스크린 패널의 제조방법
KR102640834B1 (ko) 금속 나노 메시 제조용 몰드, 및 이를 이용하여 제조된 금속 나노 메시 및 유기전자소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right