KR102323877B1 - 전기 도금 장치 - Google Patents

전기 도금 장치 Download PDF

Info

Publication number
KR102323877B1
KR102323877B1 KR1020160124661A KR20160124661A KR102323877B1 KR 102323877 B1 KR102323877 B1 KR 102323877B1 KR 1020160124661 A KR1020160124661 A KR 1020160124661A KR 20160124661 A KR20160124661 A KR 20160124661A KR 102323877 B1 KR102323877 B1 KR 102323877B1
Authority
KR
South Korea
Prior art keywords
substrate
seed layer
high voltage
electroplating
seed
Prior art date
Application number
KR1020160124661A
Other languages
English (en)
Other versions
KR20180035261A (ko
Inventor
정우석
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020160124661A priority Critical patent/KR102323877B1/ko
Priority to US15/695,934 priority patent/US10822712B2/en
Publication of KR20180035261A publication Critical patent/KR20180035261A/ko
Application granted granted Critical
Publication of KR102323877B1 publication Critical patent/KR102323877B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/004—Sealing devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/005—Contacting devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/007—Current directing devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10—Electrodes, e.g. composition, counter electrode
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10—Electrodes, e.g. composition, counter electrode
    • C25D17/12—Shape or form
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/10—Agitating of electrolytes; Moving of racks
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/06—Suspending or supporting devices for articles to be coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper

Abstract

전기 도금 장치는 기판, 기판의 상면 상에 제공되는 씨드막, 기판의 바닥면 상에 제공되는 고전압부, 고전압부를 밀봉하는 하우징, 씨드막으로부터 기판의 상면에 수직한 방향으로 이격된 양극 구조체, 씨드막과 양극 구조체 사이에 전압 차를 발생시키는 제1 전원; 및 고전압부에 전압을 인가하는 제2 전원을 포함하되, 제1 전원의 +전압 단자는 양극 구조체에 전기적으로 연결되고, -전압 단자는 씨드막에 전기적으로 연결된다.

Description

전기 도금 장치{APPARATUS FOR ELECTROPLATING}
본 발명은 전기 도금 장치에 관한 것으로, 구체적으로 도금 균일도가 개선된 전기 도금 장치에 관한 것이다.
투명전극은 단일 물질 TCO(transparent conductive oxide)로는 ITO(indium-tin oxide)가 대표적이다. ITO는 광투과도 85% 이상, 면저항 100 Ω/□ 내외의 값을 가진다. 차세대 터치센서에 이용되는 투명전극은 90% 이상의 광투과도 및 10 Ω/□ 이하의 면저항값을 가질 것이 요구된다. 차세대 투명히터에 이용되는 투명전극은 90% 이상의 광투과도 및 1 Ω/□ 이하의 면저항값을 가질 것이 요구된다.
투명전극이 이용되는 분야에서, 금속 메시를 포함하는 투명전극은 광학적/전기적으로 경쟁력 있는 기술이다. 투명전극을 형성하는 방법은 무전해도금, 인쇄기술, Self-patterning, Photo-lithography 등이 있다.
본 발명이 해결하고자 하는 일 과제는 씨드막 내부의 전자 농도를 균일하게 하는 것에 있다.
본 발명이 해결하고자 하는 일 과제는 씨드 패턴 내부의 전자 농도를 균일하게 하는 것에 있다.
다만, 본 발명이 해결하고자 하는 과제는 상기 개시에 한정되지 않는다.
상기 과제를 해결하기 위한 본 발명의 예시적인 실시예들에 따른 전기 도금 장치는 기판; 상기 기판의 상면 상에 제공되는 씨드막; 상기 기판의 바닥면 상에 제공되는 고전압부; 상기 고전압부를 밀봉하는 하우징; 상기 씨드막으로부터 상기 기판의 상기 상면에 수직한 방향으로 이격된 양극 구조체; 상기 씨드막과 상기 양극 구조체 사이에 전압 차를 발생시키는 제1 전원; 및 상기 고전압부에 전압을 인가하는 제2 전원을 포함하되, 상기 제1 전원의 +전압 단자는 상기 양극 구조체에 전기적으로 연결되고, -전압 단자는 상기 씨드막에 전기적으로 연결된다.
예시적인 실시예들에 따르면, 상기 제2 전원은 상기 고전압부에 1 킬로볼트(kV) 내지 100 킬로볼트(kV)의 전압을 인가할 수 있다.
예시적인 실시예들에 따르면, 상기 기판의 상면을 수직하게 바라보는 관점에서, 상기 씨드막은 상기 고전압부와 중첩할 수 있다.
예시적인 실시예들에 따르면, 상기 기판에 바로 인접한 상기 고전압부의 상면의 넓이는 상기 기판에 바로 인접한 상기 씨드막의 바닥면의 넓이와 같거나 그보다 작을 수 있다.
예시적인 실시예들에 따르면, 상기 고전압부는 상기 기판에 바로 인접한 상면, 상기 상면에 평행한 바닥면 및 상기 상면과 상기 바닥면을 연결하는 테두리면을 포함하고, 상기 하우징은 상기 고전압부의 상기 바닥면 및 상기 테두리면을 덮을 수 있다.
예시적인 실시예들에 따르면, 상기 하우징은 상기 기판을 밀봉할 수 있다.
예시적인 실시예들에 따르면, 상기 기판의 표면 중 일부는 상기 고전압부 및 상기 씨드막에 접하고, 상기 하우징은 상기 기판의 상기 표면의 나머지를 덮을 수 있다.
예시적인 실시예들에 따르면, 상기 씨드막은 상기 기판에 바로 인접한 바닥면, 상기 바닥면에 평행한 상면 및 상기 상면과 상기 바닥면을 연결하는 테두리면을 포함하고, 상기 하우징은 상기 씨드막의 상기 테두리 면 상으로 연장되어, 상기 씨드막의 상기 상면을 노출할 수 있다.
예시적인 실시예들에 따르면, 상기 씨드막 상에 제공되는 캡핑 패턴을 더 포함하되, 상기 캡핑 패턴은 서로 마주보는 내측면들을 갖고, 상기 캡핑 패턴의 상기 서로 마주보는 내측면들 사이의 최소 거리는 1 마이크로미터(μm) 내지 20 마이크로미터(μm)일 수 있다.
예시적인 실시예들에 따르면, 전기 도금 용기; 및 상기 전기 도금 용기 내부를 채우는 전해질을 더 포함하되, 상기 씨드막 및 상기 양극 구조체는 상기 전해질 내에 담길 수 있다.
예시적인 실시예들에 따르면, 상기 전기 도금 용기 내에 제공되어, 상기 전해질을 혼합하는 순환장치를 포함할 수 있다.
예시적인 실시예들에 따르면, 상기 양극 구조체는 지표면에 수직한 판(plate) 형상을 갖고, 상기 씨드막은 상기 양극 구조체에 평행할 수 있다.
예시적인 실시예들에 따르면, 상기 씨드막은 상기 기판의 상면에 평행한 방향을 따른 최소 폭이 1 마이크로미터(μm) 내지 20 마이크로미터(μm)인 씨드 패턴을 포함할 수 있다.
예시적인 실시예들에 따르면, 상기 씨드 패턴은 상기 기판의 상기 상면에 수직한 방향을 따른 두께를 갖고, 상기 씨드 패턴의 상기 두께는 20 나노미터(nm) 이하일 수 있다.
본 발명의 예시적인 실시예들에 따르면, 고전압부를 포함하는 전기 도금 장치가 제공될 수 있다. 일반적으로, 씨드막(또는 씨드 패턴)은 불균일한 전자 농도를 가질 수 있다. 씨드막(또는 씨드 패턴) 내의 전자 농도가 불균일한 경우, 씨드막(또는 씨드 패턴) 상에 불균일한 전기 도금 층이 형성될 수 있다. 고전압부는 씨드막(또는 씨드 패턴) 내의 전자 농도를 균일하게 할 수 있다. 이에 따라, 씨드막(또는 씨드 패턴) 상에 균일한 전기 도금 층이 형성될 수 있다.
다만, 본 발명의 효과는 상기 개시에 한정되지 않는다.
도 1은 본 발명의 예시적인 실시예들에 따른 전기 도금 장치의 개념도이다.
도 2는 도 1의 음극 구조체의 일부의 평면도이다.
도 3은 도 2의 Ⅰ-Ⅰ' 선을 따른 단면도이다.
도 4는 본 발명의 예시적인 실시예들에 따른 전기 도금 방법을 설명하기 위한 전기 도금 장치의 개념도이다.
도 5는 종래의 전기 도금 방법을 수행한 후의 전기 도금층의 사진이다.
도 6은 본 발명의 예시적인 실시예에 따른 전기 도금 방법을 수행한 후의 전기 도금층의 사진이다.
도 7은 도 6의 전기 도금층의 두께를 설명하기 위한 그래프이다.
도 8은 본 발명의 예시적인 실시예들에 따른 음극 구조체의 일부의 도 2의 Ⅰ-Ⅰ'선에 대응하는 단면도이다.
도 9는 본 발명의 예시적인 실시예들에 따른 음극 구조체의 일부의 도 2의 Ⅰ-Ⅰ'선에 대응하는 단면도이다.
도 10은 본 발명의 예시적인 실시예들에 따른 음극 구조체의 일부의 도 2의 Ⅰ-Ⅰ'선에 대응하는 단면도이다.
본 발명의 기술적 사상의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 기술적 사상의 바람직한 실시예들을 설명한다. 그러나 본 발명 기술적 사상은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 기술적 사상의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다.
명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다. 본 명세서에서 기술하는 실시예들은 본 발명의 기술적 사상의 이상적인 예시도인 개념도, 평면도 및 단면도들을 참고하여 설명될 것이다. 도면들에 있어서, 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 다양한 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 기술적 사상의 바람직한 실시예들을 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 발명의 예시적인 실시예들에 따른 전기 도금 장치의 개념도이다. 도 2는 도 1의 음극 구조체의 일부의 평면도이다. 도 3은 도 2의 Ⅰ-Ⅰ' 선을 따른 단면도이다.
도 1 내지 도 3을 참조하면, 전기 도금 용기(10)가 제공될 수 있다. 도시된 전기 도금 용기(10)의 형태는 예시적인 것이며, 한정적인 것이 아니다.
전기 도금 용기(10)의 내부에 전해질(20)이 제공될 수 있다. 전해질(20)은 전기 도금 용기(10)의 내부를 채울 수 있다. 전해질(20)은 후술되는 양극 구조체(200) 내부에 포함되는 금속 원소를 포함하는 수용액을 포함할 수 있다. 예를 들어, 전해질(20)은 황산구리 수용액을 포함할 수 있다. 전해질(20)의 내부에 순환장치(30)가 제공될 수 있다. 순환장치(30)는 전해질(20)을 혼합시킬 수 있다.
전기 도금 용기(10) 내부에 음극 구조체(100)가 제공될 수 있다. 음극 구조체(100)는 차례로 적층된 기판(110), 씨드(seed)막(120) 및 캡핑 패턴(130), 기판(110)을 사이에 두고 씨드막(120)으로부터 이격된 고전압부(140) 및 고전압부(140)를 감싸는 하우징(150)을 포함할 수 있다. 기판(110)은 서로 평행한 상면(112) 및 하면(114)을 가질 수 있다. 예시적인 실시예들에서, 기판(110)은 지표면에 실질적으로 수직하게 배치될 수 있다. 기판(110)이 지표면에 실질적으로 수직하게 배치될 때, 기판(110)의 상면(112) 및 하면(114)은 지표면에 실질적으로 수직할 수 있다. 기판(110)은 절연 물질을 포함할 수 있다. 예를 들어, 기판(110)은 글래스(glass), 플라스틱(plastic) 또는 이들의 조합을 포함할 수 있다. 기판(110)은 투명할 수 있다.
기판(110)의 상면(112) 상에 씨드막(120)이 제공될 수 있다. 씨드막(120)은 전기 도금의 대상이 되는 막일 수 있다. 즉, 전기 도금 공정에 의해 씨드막(120) 상에 도금 물질이 제공될 수 있다. 예시적인 실시예들에서, 씨드막(120)은 지표면에 실질적으로 수직한 방향으로 배치될 수 있다. 씨드막(120)은 기판에 바로 인접한 바닥면, 상기 바닥면에 평행한 상면 및 상기 상면과 상기 바닥면을 연결하는 테두리면(edge surface)을 가질 수 있다. 씨드막(120)은 전해질(20) 내부에 담길 수 있다. 씨드막(120)은 기판(110)의 상면(112)에 수직한 제1 방향(D1)을 따른 두께(W1)를 가질 수 있다. 예시적인 실시예들에서, 씨드막(120)의 두께(W1)는 약 20 나노미터(nm) 이하일 수 있다. 씨드막(120)은 도전 물질을 포함할 수 있다. 예를 들어, 씨드막(120)은 알루미늄(Al), 몰리브덴(Mo), 금(Au), 팔라듐(Pd), 티타늄(Ti), 구리(Cu)를 포함하는 은 합금(Ag alloy), 은(Ag) 또는 이들의 조합을 포함할 수 있다.
씨드막(120) 상에 캡핑 패턴(130)이 제공될 수 있다. 캡핑 패턴(130)은 전기 도금 공정에 의해 형성되는 전기 도금층(미도시)이 제공될 영역을 정의할 수 있다. 예를 들어, 캡핑 패턴(130)은 씨드막(120)의 상면의 일부를 노출하고, 씨드막(120)의 상면의 나머지를 덮을 수 있다. 이때, 상기 씨드막(120)의 상면의 상기 노출된 일부 상에 전기 도금층이 제공될 수 있다. 반면, 상기 씨드막(120)의 상면의 나머지 상에 전기 도금층이 제공되지 않을 수 있다. 캡핑 패턴(130)은 씨드막(120)에 바로 인접한 바닥면, 상기 바닥면에 평행한 상면 및 상기 상면과 상기 바닥면을 연결하는 테두리면(edge surface)을 가질 수 있다. 캡핑 패턴(130)은 서로 마주보는 내측면들을 가질 수 있다. 예시적인 실시예들에서, 캡핑 패턴(130)의 서로 마주보는 내측면들 사이의, 기판(110)의 상면(112)에 평행한 방향을 따른 최소 거리(W2)는 약 1 마이크로미터(μm) 내지 약 20 마이크로미터(μm)일 수 있다. 이에 따라, 씨드막(120)의 캡핑 패턴(130)에 의해 노출된 일부는 약 1 마이크로미터(μm) 내지 약 20 마이크로미터(μm)의 최소 폭을 가질 수 있다. 캡핑 패턴(130)은 기판(110)의 상면(112)에 수직한 방향을 따른 두께를 가질 수 있다. 예를 들어, 캡핑 패턴(130)의 상기 두께는 약 40 나노미터(nm) 내지 약 50 나노미터(nm)일 수 있다.
예시적인 실시예들에서, 캡핑 패턴(130)은 포토레지스트(photoresist) 물질을 포함할 수 있다. 캡핑 패턴(130)이 포토레지스트 물질을 포함하는 경우, 캡핑 패턴(130)은 도금 패턴(미도시) 형성 후에 제거될 수 있다. 이에 따라, 씨드막(120)의 상면 상에 도금 패턴만 남을 수 있다.
다른 예시적인 실시예들에서, 캡핑 패턴(130)은 산화물(oxide), 질화물(nitride) 또는 이들의 조합을 포함할 수 있다. 예를 들어, 캡핑 패턴(130)은 아연 산화물(zinc oxide), 주석 산화물(tin oxide), 실리콘 산화물(silicon oxide), 티타늄 산화물(titanum oxide), 실리콘 질화물(silicon nitride), ZITO(zinc-indium-tin-oxide), ZTO(zinc-tin-oxide), AZO(Al-doped ZnO), GZO(Ga-doped ZnO), ITO(indium-tin-oxide), IZO(indium-zinc-oxide) 또는 이들의 조합을 포함할 수 있다. 캡핑 패턴(130)이 산화물, 질화물 또는 이들의 조합을 포함하는 경우, 캡핑 패턴(130)은 도금 패턴 형성 후에도 남을 수 있다.
기판(110)의 바닥면(114) 상에 고전압부(140)가 제공될 수 있다. 고전압부(140)는 씨드막(120)에 평행한 판(plate) 형상을 가질 수 있다. 고전압부(140)와 씨드막(120)은 기판(110)을 사이에 두고 제1 방향(D1)을 따라 서로 이격될 수 있다. 고전압부(140)는 기판(110)에 바로 인접한 상면, 상기 상면에 평행한 바닥면 및 상기 상면과 상기 바닥면을 연결하는 테두리면을 가질 수 있다. 기판(110)의 상면(112) 또는 바닥면(114)을 수직하게 바라보는 관점에서, 씨드막(120)은 고전압부(140)와 중첩할 수 있다. 예를 들어, 기판(110)에 바로 인접한 고전압부(140)의 상면의 넓이는 기판(110)에 바로 인접한 씨드막(120)의 바닥면의 넓이와 같거나 그보다 작을 수 있다. 고전압부(140)는 씨드막(120)으로부터 전기적으로 분리될 수 있다. 예시적인 실시예들에서, 고전압부(140)는 금속 물질을 포함할 수 있다.
고전압부(140) 상에 하우징(150)이 제공될 수 있다. 하우징(150)은 고전압부(140)를 밀봉할 수 있다. 예를 들어, 하우징(150)은 고전압부(140)의 표면 중 기판(110)의 바닥면(114)에 접한 부분을 제외한 나머지 표면을 덮을 수 있다. 예를 들어, 하우징(150)은 고전압부(140)의 바닥면 및 테두리면을 덮을 수 있다. 하우징(150)은 기판(110)을 밀봉할 수 있다. 예를 들어, 하우징(150)은 기판(110)의 표면 중 고전압부(140) 및 씨드막(120)에 접한 부분을 제외한 나머지 표면을 덮을 수 있다. 하우징(150)은 씨드막(120)의 테두리 면 상으로 연장될 수 있다. 이에 따라, 하우징(150)은 씨드막(120)의 상면을 노출할 수 있다. 하우징(150)은 캡핑 패턴(130)의 테두리 면 상으로 연장될 수 있다. 이에 따라, 하우징(1500은 캡핑 패턴(130)의 상면 및 내측면들을 노출할 수 있다. 하우징(150)은 절연 물질을 포함할 수 있다. 하우징(150) 및 기판(110)은 고전압부(140)를 씨드막(120) 및 후술되는 전해질(20)로부터 전기적으로 이격시킬 수 있다.
전기 도금 용기(10)의 내부에 양극 구조체(anode structure)(200)가 제공될 수 있다. 양극 구조체(200)는 음극 구조체(100)로부터 이격될 수 있다. 예를 들어, 양극 구조체(200)는 씨드막(120)으로부터 기판(100)의 상면(112)에 수직한 제1 방향(D1)으로 이격될 수 있다. 양극 구조체(200)는 전해질(20)에 담길 수 있다. 양극 구조체(200)는 판(plate) 형상을 가질 수 있다. 예시적인 실시예들에서, 양극 구조체(200)는 지표면에 실질적으로 수직한 방향으로 배치될 수 있다. 양극 구조체(200)는 음극 구조체(100)에 바로 인접한 상면 및 상기 상면에 평행한 바닥면을 가질 수 있다. 양극 구조체(200)과 씨드막(120)은 서로 실질적으로 평행할 수 있다. 예를 들어, 양극 구조체(200)의 상면은 씨드막(120)의 상면과 실질적으로 평행할 수 있다. 예를 들어, 양극 구조체(200)의 상면 및 바닥면은 씨드막(120)의 상면과 실질적으로 평행할 수 있다. 양극 구조체(200)는 금속을 포함할 수 있다. 예를 들어, 양극 구조체는 금(Au), 은(Ag), 구리(Cu), 인듐(In), 니켈(Ni) 또는 이들의 조합을 포함할 수 있다.
씨드막(120) 및 양극 구조체(200)에 전압차를 발생시키는 제1 전원(310)이 제공될 수 있다. 제1 전원(310)은 직류 전원일 수 있다. 제1 전원(310)의 +전압 단자는 양극 구조체(200)에 전기적으로 연결되고, 제1 전원(310)의 -전압 단자는 씨드막(120)에 전기적으로 연결될 수 있다. 이에 따라, 양극 구조체(200)의 전압은 씨드막(120)의 전압보다 높을 수 있다.
고전압부(140)에 고전압을 인가하는 제2 전원(320)이 제공될 수 있다. 예를 들어, 제2 전원(320)은 고전압부(140)에 약 1 킬로볼트(kV) 내지 약 100 킬로볼트(kV)의 전압을 인가할 수 있다.
도 4는 본 발명의 예시적인 실시예들에 따른 전기 도금 방법을 설명하기 위한 전기 도금 장치의 개념도이다. 설명의 간결함을 위하여, 도 1 내지 도 3을 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않는다.
도 4를 참조하면, 전기 도금 장치가 준비될 수 있다. 전기 도금 장치는 도 1 내지 도 3을 참조하여 설명된 전기 도금 장치와 실질적으로 동일할 수 있다. 전해질(20)은 황산구리 수용액을 포함할 수 있다. 양극 구조체(200)는 구리(Cu)를 포함하고, 씨드막(120)은 은(Ag)을 포함할 수 있다. 제1 전원(310)의 +단자는 양극 구조체(200)에 전기적으로 연결되고, -단자는 씨드막(120)에 전기적으로 연결될 수 있다. 고전압부(140)는 제2 전원(320)로부터 약 1 킬로볼트(kV) 내지 약 100 킬로볼트(kV)의 전압을 인가받을 수 있다. 순환장치(30)는 전해질(20)을 전기 도금 용기(10) 내에서 순환시킬 수 있다.
양극 구조체(200) 내부의 구리 원소는 전자를 잃고 구리 이온이 되어, 전해질(20) 내부로 유입될 수 있다. 상기 전자는 씨드막(120)으로 이동할 수 있다. 캡핑 패턴(130)에 의해 노출된 씨드막(120)의 상면 상에서, 구리 이온은 씨드막(120)으로부터 전자를 받을 수 있다. 이에 따라, 캡핑 패턴(130)에 의해 노출된 씨드막(120) 상에 전기 도금층(160)이 형성될 수 있다. 이때, 전기 도금층(160)은 구리(Cu)를 포함할 수 있다. 전기 도금층(160)은 기판(110)의 상면(112)에 수직한 방향을 따른 두께를 가질 수 있다. 예를 들어, 전기 도금층(160)의 상기 두께는 약 2 마이크로미터(μm) 내지 약 3 마이크로미터(μm)일 수 있다. 금속 패턴(도 4의 전기 도금층(160))을 형성하기 위해 요구되는 금속 재료의 양은 패터닝 공정보다 전기 도금 공정에서 적을 수 있다. 이에 따라, 본 발명에 따른 전기 도금 방법을 통해 금속 패턴(도 4의 전기 도금층(160)을 형성하는 것은 패터닝 공정을 통해 금속 패턴을 형성하는 것보다 공정 비용이 절감될 수 있다.
일반적으로, 씨드막(120) 내의 전자 농도는 불균일할 수 있다. 예를 들어, 씨드막(120)의 가장자리 부분의 전자 농도가 씨드막(120)의 중심 부분의 전자 농도보다 높을 수 있다. 상기 씨드막(120)의 가장자리 및 중심 부분들은 평면적 관점에서 바라본 씨드막(120)의 가장자리 및 중심 부분들일 수 있다. 이에 따라, 전기 도금층(160)은 씨드막(120) 상면에 균일하게 형성되지 않을 수 있다. 예를 들어, 씨드막(120)의 높은 전자 농도를 갖는 부분 상의 전기 도금층(160)의 두께는 씨드막(120)의 낮은 전자 농도를 갖는 부분 상의 전기 도금층(160)의 두께보다 두꺼울 수 있다. 예를 들어, 씨드막(120)의 높은 전자 농도를 갖는 부분 상에만 전기 도금층(160)이 형성될 수 있다. 즉, 씨드막(120)의 낮은 전자 농도를 갖는 부분 상에 전기 도금층(160)이 형성되지 않을 수 있다.
본 발명의 예시적인 실시예들에 따른 고전압부(140)는 씨드막(120) 내의 전자 농도를 균일하게 할 수 있다. 예를 들어, 씨드막(120)의 가장자리 부분의 전자 농도가 씨드막(120)의 중심 부분의 전자 농도와 실질적으로 같을 수 있다. 상기 씨드막(120)의 가장자리 및 중심 부분들은 평면적 관점에서 바라본 씨드막(120)의 가장자리 및 중심 부분들일 수 있다. 이에 따라, 씨드막(120)의 상면 상에 전기 도금층(160)이 균일하게 형성될 수 있다. 예를 들어, 전기 도금층(160)은 캡핑 패턴(130)에 의해 노출된 씨드막(120)의 상면을 전부 덮을 수 있다. 예를 들어, 전기 도금층(160)은 일정한 두께를 가질 수 있다. 기판(110), 씨드막(120) 및 전기 도금층(160)을 포함하는 구조체는 투명 전극으로 지칭될 수 있다. 예를 들어, 상기 투명 전극은 터치 패널 또는 투명 히터에 이용될 수 있다.
도시되지 않았지만, 전기 도금층(160)은 메시(mesh) 형상을 가질 수 있다. 예를 들어, 평면적 관점에서, 전기 도금층(160)은 제2 방향(D2)으로 연장되고 제3 방향(D3)으로 배열되는 제1 금속 라인들 및 제3 방향(D3)으로 연장되고 제2 방향(D2)으로 배열되는 제2 금속 라인들을 포함할 수 있다. 상기 제1 및 제2 금속 라인들은 서로 교차하여, 메시 형상을 만들 수 있다. 상기 제1 및 제2 금속 라인들의 각각은 기판(110)의 상면(112)에 평행한 방향을 따른 최소 폭을 가질 수 있다. 예를 들어, 상기 제1 및 제2 금속 라인들의 각각의 최소 폭은 약 1 마이크로미터(μm) 내지 약 20 마이크로미터(μm)일 수 있다. 제1 및 제2 금속 라인들의 각각은 기판(110)의 상면(112)에 수직한 방향을 따른 두께를 가질 수 있다. 예를 들어, 상기 제1 및 제2 금속 라인들의 각각의 두께는 약 2 마이크로미터(μm) 내지 약 3 마이크로미터(μm)일 수 있다. 이에 따라, 투명 전극(예를 들어, 100인치 이상의 크기를 갖는 투명전극)이 본 발명의 예시적인 실시예들에 따른 전기 도금층(160)을 포함할 경우, 투명 전극은 약 1 Ω/□ 이하의 면저항을 가질 수 있다.
도 5는 종래의 전기 도금 방법을 수행한 후의 전기 도금층의 사진이다. 도 6은 본 발명의 예시적인 실시예에 따른 전기 도금 방법을 수행한 후의 전기 도금층의 사진이다. 도 7은 도 6의 전기 도금층의 두께를 설명하기 위한 그래프이다.
도 5를 참조하면, 캡핑 패턴에 의해 노출된 씨드층의 일부의 상면 상에 전기 도금층이 형성되었다. 캡핑 패턴에 의해 노출된 씨드층의 나머지의 상면 상에 전기 도금층이 형성되지 않았다. 즉, 전기 도금층이 불균일하게 형성되었다.
도 6을 참조하면, 캡핑 패턴에 의해 노출된 씨드층 전체의 상면 상에 전기 도금층이 균일하게 형성되었다.
도 7을 참조하면, 도 6의 전기 도금층의 약 15 마이크로미터(μm)의 폭 및 약 2 마이크로미터(μm)의 두께를 가지도록 균일하게 성장됨을 확인할 수 있다.
도 8은 본 발명의 예시적인 실시예들에 따른 음극 구조체의 일부의 도 2의 Ⅰ-Ⅰ'선에 대응하는 단면도이다. 설명의 간결함을 위하여, 도 1 내지 도 3을 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않는다.
도 8을 참조하면, 기판(110)이 제공될 수 있다. 기판(110)은 도 1 내지 도 3을 참조하여 설명된 기판(110)과 실질적으로 동일할 수 있다.
기판(110) 상에 씨드 패턴(122)이 제공될 수 있다. 평면적 관점에서, 씨드 패턴(122)의 형상은 도 2 및 도 3을 참조하여 설명된 캡핑 패턴(130)에 의해 노출된 씨드막(120)의 형상과 실질적으로 동일할 수 있다. 씨드 패턴(122)은 기판(112)의 상면에 수직한 제1 방향(D1)을 따른 두께를 가질 수 있다. 예를 들어, 씨드 패턴(122)은 약 20 나노미터(nm) 이하의 두께를 가질 수 있다. 씨드 패턴(122)은 기판(122)의 상면에 평행한 방향을 따른 최소 폭을 가질 수 있다. 예를 들어, 씨드 패턴(122)은 기판(122)의 상면에 평행한 제2 방향(D2)을 따른 약 1 마이크로미터(μm) 내지 약 20 마이크로미터(μm)의 최소 폭을 가질 수 있다. 도 2 및 도 3에 도시된 바와 달리, 캡핑 패턴(130)은 제공되지 않을 수 있다. 이에 따라, 씨드 패턴(122)의 양측들 상에 기판(110)의 상면이 노출될 수 있다. 본 실시예의 음극 구조체를 이용하여 전기 도금 공정을 수행할 경우, 씨드 패턴(122) 상에 전기 도금층(미도시)이 형성될 수 있다.
도시되지 않았지만, 씨드 패턴(122)에 의해 노출된 기판(110)의 상면 상에 포토레지스트 패턴이 제공될 수 있다. 포토레지스트 패턴은 전기 도금 공정의 종료 후, 기판(110) 상에서 제거될 수 있다. 이에 따라, 기판(110)의 상면(112) 상에 차례로 적층된 씨드 패턴(122) 및 전기 도금층(미도시)이 남을 수 있다.
도 9는 본 발명의 예시적인 실시예들에 따른 음극 구조체의 일부의 도 2의 Ⅰ-Ⅰ'선에 대응하는 단면도이다. 설명의 간결함을 위하여, 도 1 내지 도 3 및 도 8을 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않는다.
도 9를 참조하면, 기판(110) 및 기판(110) 상의 씨드 패턴(122)이 제공될 수 있다. 기판(110)은 도 1 내지 도 3을 참조하여 설명된 기판(110)과 실질적으로 동일할 수 있다. 씨드 패턴(122)은 도 8을 참조하여 설명된 씨드 패턴(122)과 실질적으로 동일할 수 있다.
기판(110) 상에 캡핑 패턴(130)이 제공될 수 있다. 캡핑 패턴(130)은 씨드 패턴(122)의 양측들 상에 노출된 기판(110)의 상면(112) 및 씨드 패턴(122)의 측면들을 덮을 수 있다. 캡핑 패턴(130)은 기판(110)의 상면(112)에 수직한 제1 방향(D1)을 따른 두께를 가질 수 있다. 예를 들어, 캡핑 패턴(130)의 두께는 씨드 패턴(122)의 두께보다 클 수 있다. 예를 들어, 캡핑 패턴(130)의 두께는 약 40 나노미터(nm) 내지 약 50 나노미터(nm)일 수 있다. 이에 따라, 캡핑 패턴(130)은 씨드 패턴(122)의 상면 노출할 수 있다. 캡핑 패턴(130)은 산화물(oxide), 질화물(nitride) 또는 이들의 조합을 포함할 수 있다. 예를 들어, 캡핑 패턴(130)은 아연 산화물(zinc oxide), 주석 산화물(tin oxide), 실리콘 산화물(silicon oxide), 티타늄 산화물(titanum oxide), 실리콘 질화물(silicon nitride), ZITO(zinc-indium-tin-oxide), ZTO(zinc-tin-oxide), AZO(Al-doped ZnO), GZO(Ga-doped ZnO), ITO(indium-tin-oxide), IZO(indium-zinc-oxide) 또는 이들의 조합을 포함할 수 있다. 본 실시예의 음극 구조체를 이용하여 전기 도금 공정을 수행할 경우, 씨드 패턴(122)의 상면 상에 전기 도금층이 형성될 수 있다. 평면적 관점에서, 전기 도금층은 씨드 패턴(122)과 실질적으로 동일한 형상을 가지므로, 전기 도금층은 약 1 마이크로미터(μm) 내지 약 20 마이크로미터(μm)의 폭을 가질 수 있다.
도시되지 않았지만, 캡핑 패턴(130) 상에 포토레지스트 패턴이 제공될 수 있다. 포토레지스트 패턴은 전기 도금 공정의 종료 후, 캡핑 패턴(130) 상에서 제거될 수 있다. 이에 따라, 기판(110)의 상면(112) 상에 씨드 패턴(122), 씨드 패턴(122) 상에 배치된 전기 도금층(미도시) 및 씨드 패턴(122)과 전기 도금층의 양측들 상의 캡핑 패턴(130)이 남을 수 있다.
도 10은 본 발명의 예시적인 실시예들에 따른 음극 구조체의 일부의 도 2의 Ⅰ-Ⅰ'선에 대응하는 단면도이다. 설명의 간결함을 위하여, 도 9를 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않는다.
도 10을 참조하면, 기판(110) 및 상기 기판(110) 상의 씨드막(120) 및 캡핑 패턴(130)이 제공될 수 있다. 기판(110) 및 씨드막(120)은 도 1 내지 3을 참조하여 설명된 기판(110) 및 씨드막(120)과 실질적으로 동일할 수 있다. 캡핑 패턴(130)은 도 1 내지 도 3을 참조하여 설명된 산화물(oxide), 질화물(nitride) 또는 이들의 조합을 포함하는 캡핑 패턴(130)과 실질적으로 동일할 수 있다.
기판(110)과 씨드막(120) 사이에 보호층(170)이 제공될 수 있다. 보호층(170)은 기판(110)의 상면(112)에 수직한 방향을 따른 두께를 가질 수 있다. 예를 들어, 보호층 (170)의 상기 두께는 약 40 나노미터(nm) 내지 약 50 나노미터(nm)일 수 있다. 보호층(170)은 산화물(oxide), 질화물(nitride) 또는 이들의 조합을 포함할 수 있다. 예를 들어, 보호층(170)은 아연 산화물(zinc oxide), 주석 산화물(tin oxide), 실리콘 산화물(silicon oxide), 티타늄 산화물(titanum oxide), 실리콘 질화물(silicon nitride), ZITO(zinc-indium-tin-oxide), ZTO(zinc-tin-oxide), AZO(Al-doped ZnO), GZO(Ga-doped ZnO), ITO(indium-tin-oxide), IZO(indium-zinc-oxide) 또는 이들의 조합을 포함할 수 있다.
보호층(170)과 씨드막(120) 사이에 접착층(180)이 제공될 수 있다. 접착층(180)은 씨드막(120)을 보호층(170) 상에 고정시킬 수 있다. 접착층(180)은 투명할 수 있다. 예시적인 실시예들에서, 접착층(180)은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 알루미늄 질화물(AlN), 티타늄 질화물(TiN), 알루미늄 산화물(Al2O3), 티타늄 산화물(TiO2), 크롬 산화물(Cr2O3), 실리콘 산화물(SiO2, Si3O4) 또는 이들의 조합을 포함할 수 있다.
본 발명의 실시예들에 대한 이상의 설명은 본 발명의 설명을 위한 예시를 제공한다. 따라서 본 발명은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
10: 전기 도금 용기 20: 전해질
30: 순환장치 100: 음극 구조체
110: 기판 120: 씨드막
122: 씨드 패턴 130: 캡핑 패턴
132: 캡핑 패턴 140: 고전압부
150: 하우징 160: 전기 도금층
170: 보호층 180: 접착층
200: 양극 구조체 310: 제1 전원
320: 제2 전원

Claims (14)

  1. 기판;
    상기 기판의 상면 상에 제공되는 씨드막;
    상기 기판의 바닥면 상에 제공되는 고전압부;
    상기 고전압부를 밀봉하며, 절연 물질을 포함하는 하우징;
    상기 씨드막으로부터 상기 기판의 상기 상면에 수직한 방향으로 이격된 양극 구조체;
    상기 씨드막과 상기 양극 구조체 사이에 전압 차를 발생시키는 제1 전원; 및
    상기 고전압부에 전압을 인가하는 제2 전원을 포함하되,
    상기 제1 전원의 +전압 단자는 상기 양극 구조체에 전기적으로 연결되고, -전압 단자는 상기 씨드막에 전기적으로 연결되고,
    상기 고전압부는 상기 하우징 및 상기 기판에 의해 상기 씨드막 및 상기 양극 구조체와 전기적으로 분리되는 전기 도금 장치.
  2. 제 1 항에 있어서,
    상기 제2 전원은 상기 고전압부에 1 킬로볼트(kV) 내지 100 킬로볼트(kV)의 전압을 인가하는 전기 도금 장치.
  3. 제 1 항에 있어서,
    상기 기판의 상면을 수직하게 바라보는 관점에서, 상기 씨드막은 상기 고전압부와 중첩하는 전기 도금 장치.
  4. 제 3 항에 있어서,
    상기 기판에 바로 인접한 상기 고전압부의 상면의 넓이는 상기 기판에 바로 인접한 상기 씨드막의 바닥면의 넓이와 같거나 그보다 작은 전기 도금 장치.
  5. 제 3 항에 있어서,
    상기 고전압부는 상기 기판에 바로 인접한 상면, 상기 상면에 평행한 바닥면 및 상기 상면과 상기 바닥면을 연결하는 테두리면을 포함하고,
    상기 하우징은 상기 고전압부의 상기 바닥면 및 상기 테두리면을 덮는 전기 도금 장치.
  6. 제 5 항에 있어서,
    상기 하우징은 상기 기판을 밀봉하는 전기 도금 장치.
  7. 제 6 항에 있어서,
    상기 기판의 표면 중 일부는 상기 고전압부 및 상기 씨드막에 접하고,
    상기 하우징은 상기 기판의 상기 표면의 나머지를 덮는 전기 도금 장치.
  8. 제 7 항에 있어서,
    상기 씨드막은 상기 기판에 바로 인접한 바닥면, 상기 바닥면에 평행한 상면 및 상기 상면과 상기 바닥면을 연결하는 테두리면을 포함하고,
    상기 하우징은 상기 씨드막의 상기 테두리 면 상으로 연장되어, 상기 씨드막의 상기 상면을 노출하는 전기 도금 장치.
  9. 제 1 항에 있어서,
    상기 씨드막 상에 제공되는 캡핑 패턴을 더 포함하되,
    상기 캡핑 패턴은 서로 마주보는 내측면들을 갖고,
    상기 캡핑 패턴의 상기 서로 마주보는 내측면들 사이의 최소 거리는 1 마이크로미터(μm) 내지 20 마이크로미터(μm)인 전기 도금 장치.
  10. 제 1 항에 있어서,
    전기 도금 용기; 및
    상기 전기 도금 용기 내부를 채우는 전해질을 더 포함하되,
    상기 씨드막 및 상기 양극 구조체는 상기 전해질 내에 담긴 전기 도금 장치.
  11. 제 10 항에 있어서,
    상기 전기 도금 용기 내에 제공되어, 상기 전해질을 혼합하는 순환장치를 더 포함하는 전기 도금 장치.
  12. 제 1 항에 있어서,
    상기 양극 구조체는 지표면에 수직한 판(plate) 형상을 갖고,
    상기 양극 구조체와 상기 씨드막은 서로 평행한 전기 도금 장치.
  13. 제 1 항에 있어서,
    상기 씨드막은 상기 기판의 상면에 평행한 방향을 따른 최소 폭이 1 마이크로미터(μm) 내지 20 마이크로미터(μm)인 씨드 패턴을 포함하는 전기 도금 장치.
  14. 제 13 항에 있어서,
    상기 씨드 패턴은 상기 기판의 상기 상면에 수직한 방향을 따른 두께를 갖고,
    상기 씨드 패턴의 상기 두께는 20 나노미터(nm) 이하인 전기 도금 장치.
KR1020160124661A 2016-09-28 2016-09-28 전기 도금 장치 KR102323877B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160124661A KR102323877B1 (ko) 2016-09-28 2016-09-28 전기 도금 장치
US15/695,934 US10822712B2 (en) 2016-09-28 2017-09-05 Electroplating apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160124661A KR102323877B1 (ko) 2016-09-28 2016-09-28 전기 도금 장치

Publications (2)

Publication Number Publication Date
KR20180035261A KR20180035261A (ko) 2018-04-06
KR102323877B1 true KR102323877B1 (ko) 2021-11-10

Family

ID=61687193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160124661A KR102323877B1 (ko) 2016-09-28 2016-09-28 전기 도금 장치

Country Status (2)

Country Link
US (1) US10822712B2 (ko)
KR (1) KR102323877B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6709727B2 (ja) * 2016-12-14 2020-06-17 株式会社荏原製作所 電解めっき装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100865448B1 (ko) * 2007-05-02 2008-10-28 동부일렉트로닉스 주식회사 전기화학적 도금 장치 및 그 방법

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847918A (en) * 1995-09-29 1998-12-08 Lam Research Corporation Electrostatic clamping method and apparatus for dielectric workpieces in vacuum processors
KR100265859B1 (ko) 1996-12-21 2000-09-15 정선종 전계방출 디스플레이용 발광입자
US6423636B1 (en) * 1999-11-19 2002-07-23 Applied Materials, Inc. Process sequence for improved seed layer productivity and achieving 3mm edge exclusion for a copper metalization process on semiconductor wafer
US20040045813A1 (en) * 2002-09-03 2004-03-11 Seiichiro Kanno Wafer processing apparatus, wafer stage, and wafer processing method
TWI327336B (en) * 2003-01-13 2010-07-11 Oc Oerlikon Balzers Ag Arrangement for processing a substrate
US7332062B1 (en) * 2003-06-02 2008-02-19 Lsi Logic Corporation Electroplating tool for semiconductor manufacture having electric field control
KR100713121B1 (ko) 2005-09-27 2007-05-02 한국전자통신연구원 칩과 이를 이용한 칩 스택 및 그 제조방법
US20080128019A1 (en) * 2006-12-01 2008-06-05 Applied Materials, Inc. Method of metallizing a solar cell substrate
KR20080054318A (ko) 2006-12-12 2008-06-17 주식회사 탑 엔지니어링 정전용량식 고저항 터치패널의 투명전도막 및 그 제조방법
KR101414042B1 (ko) 2007-12-07 2014-08-06 삼성디스플레이 주식회사 터치패널 액정표시장치
JP4888589B2 (ja) 2008-03-25 2012-02-29 ソニー株式会社 静電容量型入力装置、入力機能付き表示装置および電子機器
KR20100051292A (ko) 2008-11-07 2010-05-17 아이티엠 주식회사 투명 도전막 패턴 기판과 윈도우를 단차 가공된 하나의 투명 기판에 합체한 정전 용량 방식 터치 스크린 및 그 제조 방법
KR20100065486A (ko) 2008-12-08 2010-06-17 주식회사 엔에이치케이플러스 정전용량 방식의 터치 패널 구조
KR101534109B1 (ko) 2008-12-23 2015-07-07 삼성전자주식회사 정전용량형 터치 패널 및 이를 포함하는 정전용량형 터치 시스템
KR101066111B1 (ko) 2009-01-09 2011-09-20 전자부품연구원 정전용량방식 터치패널 및 그 제조방법
KR101025023B1 (ko) 2009-02-23 2011-03-25 (주)이엔에이치 정전용량 방식의 터치스크린 패널
JP2010211647A (ja) 2009-03-11 2010-09-24 Seiko Epson Corp タッチパネル装置、電気光学装置および電子機器
KR101099031B1 (ko) 2009-06-05 2011-12-26 한화엘앤씨 주식회사 터치 패널용 투명 도전성 필름 및 그 제조방법
KR101076236B1 (ko) 2009-06-29 2011-10-26 주식회사 포인칩스 정전용량식 터치 패널
JP4882016B2 (ja) 2010-05-20 2012-02-22 Ｓｍｋ株式会社 タッチセンサ
US9062388B2 (en) * 2010-08-19 2015-06-23 International Business Machines Corporation Method and apparatus for controlling and monitoring the potential
KR20110000722A (ko) 2010-12-16 2011-01-05 (주)맥스필름 반사율이 향상된 정전용량방식의 터치 패널 및 그 제조방법
WO2015104951A1 (ja) * 2014-01-08 2015-07-16 東京エレクトロン株式会社 電界処理方法及び電界処理装置
US9481940B2 (en) * 2014-06-26 2016-11-01 International Business Machines Corporation Electrodeposition system and method incorporating an anode having a back side capacitive element
JP6335763B2 (ja) * 2014-11-20 2018-05-30 株式会社荏原製作所 めっき装置及びめっき方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100865448B1 (ko) * 2007-05-02 2008-10-28 동부일렉트로닉스 주식회사 전기화학적 도금 장치 및 그 방법

Also Published As

Publication number Publication date
US20180087174A1 (en) 2018-03-29
KR20180035261A (ko) 2018-04-06
US10822712B2 (en) 2020-11-03

Similar Documents

Publication Publication Date Title
US10205115B2 (en) Organic light-emitting device and method of manufacturing the same
JP2024051011A (ja) 発光装置
US20210202464A1 (en) Electrostatic Discharge Unit, Array Substrate and Display Panel
CN106990627A (zh) 液晶显示装置及其制造方法
CN105742299B (zh) 一种像素单元及其制作方法、阵列基板及显示装置
AU2017223229B2 (en) A method and an apparatus for treating a surface of a TCO material in a semiconductor device
US10770488B2 (en) Active switch array substrate and method for manufacturing the same
EP3333900B1 (en) Manufacturing method for thin film transistor
CN106206650A (zh) 有机发光显示装置及制造该有机发光显示装置的方法
CN110190094B (zh) 一种显示面板及其制作方法、智能终端
US20200303569A1 (en) Preparation method of thin film solar battery
KR20170063444A (ko) 막을 구비한 유리판, 터치 센서, 막 및 막을 구비한 유리판의 제조 방법
KR101881277B1 (ko) 액정표시장치 및 그 제조방법
KR102323877B1 (ko) 전기 도금 장치
CN104882450B (zh) 一种阵列基板及其制作方法、显示装置
CN106935668A (zh) 包含图案化金属功能层的透明导电层堆叠及其制造方法
US10585318B2 (en) Display device and manufacturing method thereof
JP2020522118A (ja) 導電パターン構造及びその製造方法、アレイ基板、表示装置
CN102914927A (zh) 一种阵列基板和制造阵列基板的方法
KR20120125823A (ko) 액정표시장치 및 그 제조방법
CN104115282A (zh) 太阳能电池装置及其制造方法
WO2017071948A1 (de) Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
US10927470B2 (en) Apparatus for fabricating electrode structure
CN111668268A (zh) 一种oled显示装置及制作方法
KR101066484B1 (ko) 액정표시소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant