KR102402577B1 - Light emitting device package - Google Patents

Light emitting device package Download PDF

Info

Publication number
KR102402577B1
KR102402577B1 KR1020170120654A KR20170120654A KR102402577B1 KR 102402577 B1 KR102402577 B1 KR 102402577B1 KR 1020170120654 A KR1020170120654 A KR 1020170120654A KR 20170120654 A KR20170120654 A KR 20170120654A KR 102402577 B1 KR102402577 B1 KR 102402577B1
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
layer
disposed
emitting device
Prior art date
Application number
KR1020170120654A
Other languages
Korean (ko)
Other versions
KR20190032115A (en
Inventor
전덕진
김원중
송준오
유재경
이상준
최창훈
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020170120654A priority Critical patent/KR102402577B1/en
Publication of KR20190032115A publication Critical patent/KR20190032115A/en
Priority to KR1020220062725A priority patent/KR102432221B1/en
Application granted granted Critical
Publication of KR102402577B1 publication Critical patent/KR102402577B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/54Encapsulations having a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • H01L33/60Reflective elements
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps

Abstract

실시 예에 개시된 발광소자 패키지는, 서로 분리된 제1 및 제2전극부와, 상기 제1 및 제2 전극부 사이에 복수의 패드를 갖는 회로기판; 및 상기 복수의 패드 상에 배치된 복수의 제1발광 소자와 복수의 제2발광 소자를 포함하며, 상기 회로기판의 복수의 패드는, 상기 제1전극부에 연결된 제1패드; 상기 제2전극부에 연결된 제2패드; 및 상기 제1 및 제2패드 사이에 배치되며 서로 연결된 제3 및 제4패드를 갖는 연결 패드; 를 포함하며, 상기 제1 및 제2 발광소자는 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광구조물, 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극 및 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극을 포함하고, 상기 제1패드 및 상기 제4패드는 상기 제1발광 소자의 제2전극과 마주보게 배치되고 전기적으로 연결되며, 상기 제2패드 및 상기 제3패드는 상기 제2발광 소자의 제1전극과 마주보게 배치되고 전기적으로 연결되며, 상기 제1발광 소자의 제1전극과 상기 제2발광 소자의 제2전극은 와이어로 연결될 수 있다. The light emitting device package disclosed in the embodiment includes: a circuit board having first and second electrode parts separated from each other, and a plurality of pads between the first and second electrode parts; and a plurality of first light emitting devices and a plurality of second light emitting devices disposed on the plurality of pads, wherein the plurality of pads of the circuit board include: a first pad connected to the first electrode part; a second pad connected to the second electrode unit; and a connection pad disposed between the first and second pads and having third and fourth pads connected to each other; including, wherein the first and second light emitting devices include a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer a light emitting structure, a first electrode electrically connected to the first conductivity type semiconductor layer, and a second electrode electrically connected to the second conductivity type semiconductor layer; The second electrode of the first light emitting device is disposed to face and electrically connected, and the second pad and the third pad are disposed to face and electrically connected to the first electrode of the second light emitting device, and the first light emitting device The first electrode of the device and the second electrode of the second light emitting device may be connected with a wire.

Description

발광 소자 패키지{LIGHT EMITTING DEVICE PACKAGE}Light emitting device package {LIGHT EMITTING DEVICE PACKAGE}

본 발명은 복수의 발광 소자를 갖는 발광 소자 패키지에 관한 것이다. The present invention relates to a light emitting device package having a plurality of light emitting devices.

본 발명은 복수의 발광 소자를 갖는 조명 모듈에 관한 것이다.The present invention relates to a lighting module having a plurality of light emitting elements.

GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.A semiconductor device including a compound such as GaN or AlGaN has many advantages, such as having a wide and easily adjustable band gap energy, and thus can be used in various ways as a light emitting device, a light receiving device, and various diodes.

특히, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 파장 대역의 빛을 구현할 수 있는 장점이 있다. 또한, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드나 레이저 다이오드와 같은 발광소자는, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광원도 구현이 가능하다. 이러한 발광소자는, 형광등, 백열등 등 기존의 광원에 비해 저 소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다. In particular, light emitting devices such as light emitting diodes or laser diodes using group 3-5 or group 2-6 compound semiconductor materials have developed red, green, and It has the advantage of being able to implement light of various wavelength bands, such as blue and ultraviolet. In addition, a light emitting device such as a light emitting diode or a laser diode using a group 3-5 or group 2-6 compound semiconductor material may be implemented as a white light source with good efficiency by using a fluorescent material or combining colors. These light emitting devices have advantages of low power consumption, semi-permanent lifespan, fast response speed, safety, and environmental friendliness compared to conventional light sources such as fluorescent lamps and incandescent lamps.

뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한, 이와 같은 수광 소자는 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용될 수 있다.In addition, when a light receiving device such as a photodetector or a solar cell is manufactured using a group 3-5 or group 2-6 compound semiconductor material, a photocurrent is generated by absorbing light in various wavelength ranges through the development of the device material. By doing so, light of various wavelength ranges from gamma rays to radio wavelength ranges can be used. In addition, such a light receiving element has advantages of fast response speed, safety, environmental friendliness, and easy adjustment of element materials, and thus can be easily used in power control or ultra-high frequency circuits or communication modules.

따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 가스(Gas)나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.Therefore, the semiconductor device can replace a light emitting diode backlight, a fluorescent lamp or an incandescent light bulb that replaces a cold cathode fluorescence lamp (CCFL) constituting a transmission module of an optical communication means and a backlight of a liquid crystal display (LCD) display device. The application is expanding to white light emitting diode lighting devices, automobile headlights and traffic lights, and sensors that detect gas or fire. In addition, the application of the semiconductor device may be extended to high-frequency application circuits, other power control devices, and communication modules.

발광소자(Light Emitting Device)는 예로서 주기율표상에서 3족-5족 원소 또는 2족-6족 원소를 이용하여 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드로 제공될 수 있고, 화합물 반도체의 조성비를 조절함으로써 다양한 파장 구현이 가능하다.A light emitting device (Light Emitting Device) may be provided as a p-n junction diode having a characteristic in which electric energy is converted into light energy by using, for example, a group 3-5 element or a group 2-6 element on the periodic table, Various wavelengths can be realized by adjusting the composition ratio.

예를 들어, 질화물 반도체는 높은 열적 안정성과 폭 넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자, 적색(RED) 발광소자 등은 상용화되어 널리 사용되고 있다.For example, nitride semiconductors are receiving great attention in the field of developing optical devices and high-power electronic devices due to their high thermal stability and wide bandgap energy. In particular, a blue light emitting device, a green light emitting device, an ultraviolet (UV) light emitting device, and a red light emitting device using a nitride semiconductor have been commercialized and widely used.

예를 들어, 자외선 발광소자의 경우, 200nm~400nm의 파장대에 분포되어 있는 빛을 발생하는 발광 다이오드로서, 상기 파장대역에서, 단파장의 경우, 살균, 정화 등에 사용되며, 장파장의 경우 노광기 또는 경화기 등에 사용될 수 있다.For example, in the case of an ultraviolet light emitting device, it is a light emitting diode that emits light distributed in a wavelength range of 200 nm to 400 nm. can be used

자외선은 파장이 긴 순서대로 UV-A(315nm~400nm), UV-B(280nm~315nm), UV-C (200nm~280nm) 세 가지로 나뉠 수 있다. UV-A(315nm~400nm) 영역은 산업용 UV 경화, 인쇄 잉크 경화, 노광기, 위폐 감별, 광촉매 살균, 특수조명(수족관/농업용 등) 등의 다양한 분야에 응용되고 있고, UV-B(280nm~315nm) 영역은 의료용으로 사용되며, UV-C(200nm~280nm) 영역은 공기 정화, 정수, 살균 제품 등에 적용되고 있다. Ultraviolet rays can be divided into UV-A (315nm~400nm), UV-B (280nm~315nm), and UV-C (200nm~280nm) in the order of the longest wavelength. The UV-A (315nm~400nm) area is applied in various fields such as industrial UV curing, printing ink curing, exposure machine, counterfeit detection, photocatalytic sterilization, special lighting (aquarium/agricultural use, etc.), and UV-B (280nm~315nm) ) area is used for medical purposes, and the UV-C (200nm~280nm) area is applied to air purification, water purification, and sterilization products.

실시 예는 서로 다른 종류의 수직형 발광소자를 갖는 발광 소자 패키지 또는 조명 모듈을 제공한다.The embodiment provides a light emitting device package or a lighting module having different types of vertical light emitting devices.

실시 예는 상부에 제1전극이 배치된 제1발광소자와 상부에 제2전극이 배치된 제2발광소자를 라인부 또는 와이어로 연결하여, 교차 배열할 수 있도록 한 발광 소자 패키지 또는 조명 모듈을 제공한다.The embodiment provides a light emitting device package or lighting module in which a first light emitting device having a first electrode disposed thereon and a second light emitting device having a second electrode disposed thereon are connected with a line portion or a wire so that they can be cross-arranged. to provide.

실시 예는 서로 분리된 복수의 발광소자를 라인부와 와이어로 교대로 배치하여, 직렬로 연결할 수 있도록 한 발광 소자 패키지 또는 조명 모듈을 제공한다.The embodiment provides a light emitting device package or a lighting module in which a plurality of light emitting devices separated from each other are alternately arranged with a line portion and a wire so that they can be connected in series.

실시 예는 와이어로 발광소자간을 연결해 주어, 조명 공간을 줄이고 광속을 개선시켜 줄 수 있는 발광 소자 패키지 또는 조명 모듈을 제공한다.The embodiment provides a light emitting device package or a lighting module capable of connecting the light emitting devices with a wire, reducing the lighting space and improving the luminous flux.

실시 예는 발광소자가 배치된 주변 영역의 광 반사율을 개선시킨 발광 소자 패키지 또는 조명 모듈을 제공한다.The embodiment provides a light emitting device package or a lighting module in which light reflectivity of a peripheral area in which a light emitting device is disposed is improved.

실시 예는 이종의 발광소자를 갖는 패키지 또는 조명 모듈의 신뢰성을 개선시켜 줄 수 있다.The embodiment may improve the reliability of a package or a lighting module having different types of light emitting devices.

실시 예에 따른 발광 소자 패키지는, 서로 분리된 제1 및 제2전극부와, 상기 제1 및 제2 전극부 사이에 복수의 패드를 갖는 회로기판; 및상기 복수의 패드 상에 배치된 복수의 제1발광 소자와 복수의 제2발광 소자를 포함하며, 상기 회로기판의 복수의 패드는, 상기 제1전극부에 연결된 제1패드; 상기 제2전극부에 연결된 제2패드; 및 상기 제1 및 제2패드 사이에 배치되며 서로 연결된 제3 및 제4패드를 갖는 연결 패드; 를 포함하며, 상기 제1 및 제2 발광소자는 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광구조물, 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극 및 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극을 포함하고, 상기 제1패드 및 상기 제4패드은 상기 제1발광 소자의 제2전극과 마주보게 배치되고 전기적으로 연결되며, 상기 제2패드 및 상기 제3패드는 상기 제2발광 소자의 제1전극과 마주보게 배치되고 전기적으로 연결되며, 상기 제1발광 소자의 제1전극과 상기 제2발광 소자의 제2전극은 와이어로 연결될 수 있다. A light emitting device package according to an embodiment includes: a circuit board having first and second electrode portions separated from each other, and a plurality of pads between the first and second electrode portions; and a plurality of first light emitting devices and a plurality of second light emitting devices disposed on the plurality of pads, wherein the plurality of pads of the circuit board include: a first pad connected to the first electrode part; a second pad connected to the second electrode unit; and a connection pad disposed between the first and second pads and having third and fourth pads connected to each other; including, wherein the first and second light emitting devices include a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer a light emitting structure, a first electrode electrically connected to the first conductivity type semiconductor layer, and a second electrode electrically connected to the second conductivity type semiconductor layer, wherein the first pad and the fourth pad include the first electrode The second electrode of the light emitting device is disposed to face and electrically connected, and the second pad and the third pad are disposed to face and electrically connected to the first electrode of the second light emitting device, and the first light emitting device The first electrode of the and the second electrode of the second light emitting device may be connected with a wire.

실시 예에 따른 발광 소자 패키지는, 회로 기판; 상기 회로 기판 상에 배치되며 서로 이격된 제1 및 제2 전극부; 상기 제1 및 제2 전극부 사이에 배치되며, 서로 이격된 복수의 패드 패턴; 상기 회로 기판 상에 배치되는 복수의 제1 발광 소자; 상기 회로 기판 상에 배치되는 복수의 제2 발광 소자; 및 상기 서로 이격된 복수의 패드 패턴 사이에 배치되는 와이어; 를 포함하고, 상기 패드 패턴은 제1 패드, 제2 패드 및 상기 제1 패드와 상기 제2 패드 사이에 배치되는 연결 패드를 포함하고, 상기 제1 발광 소자는 상기 제1 패드 상에 배치되고, 상기 제2 발광 소자는 상기 제2 패드 상에 배치되며, 상기 와이어는 상기 제1 발광 소자와 상기 제2 발광 소자 사이에 배치될 수 있다. A light emitting device package according to an embodiment includes a circuit board; first and second electrodes disposed on the circuit board and spaced apart from each other; a plurality of pad patterns disposed between the first and second electrode parts and spaced apart from each other; a plurality of first light emitting devices disposed on the circuit board; a plurality of second light emitting devices disposed on the circuit board; and a wire disposed between the plurality of pad patterns spaced apart from each other. including, wherein the pad pattern includes a first pad, a second pad, and a connection pad disposed between the first pad and the second pad, wherein the first light emitting device is disposed on the first pad, The second light emitting device may be disposed on the second pad, and the wire may be disposed between the first light emitting device and the second light emitting device.

실시 예에 의하면, 상기 연결 패드는 상기 제1,2패드 사이에 복수로 배치되며, 상기 회로 기판은 상기 제1전극부와 상기 제1패드를 연결해 주는 제1라인부, 상기 제2전극부와 상기 제2패드를 연결해 주는 제2라인부, 및 상기 각 연결 패드의 제3 및 제4패드를 연결해 주는 제3라인부를 포함할 수 있다. According to an embodiment, a plurality of connection pads are disposed between the first and second pads, and the circuit board includes a first line portion connecting the first electrode portion and the first pad, the second electrode portion, and It may include a second line portion connecting the second pad, and a third line portion connecting the third and fourth pads of each of the connection pads.

실시 예에 의하면, 상기 제1 내지 제3라인부는 상기 제1패드, 상기 제2패드 및 상기 연결패드의 폭보다 작은 폭 및 길이를 가질 수 있다.In example embodiments, the first to third line portions may have a width and a length smaller than the widths of the first pad, the second pad, and the connection pad.

실시 예에 의하면, 상기 발광부는 상기 제1발광 소자와 상기 제2발광 소자가 교대로 배치되고 서로 직렬로 연결될 수 있다.In an embodiment, the light emitting unit may have the first light emitting element and the second light emitting element alternately arranged and connected in series with each other.

실시 예에 의하면, 상기 제1발광 소자의 상부에 배치된 제1전극은 상기 제2발광 소자의 상부에 배치된 제2전극과 와이어로 연결될 수 있다.In an embodiment, the first electrode disposed on the first light emitting device may be connected to the second electrode disposed on the second light emitting device by a wire.

실시 예에 의하면, 실시 예에 의하면, 상기 제1 발광 소자와 상기 제2발광 소자는 서로 동일한 개수로 배치되며, 상기 와이어의 개수는 상기 발광부의 제1,2발광 소자의 개수 합의 1/2이며, 상기 제3라인부의 개수는 상기 와이어의 개수보다 작을 수 있다. According to an embodiment, according to an embodiment, the first light emitting element and the second light emitting element are arranged in the same number, and the number of the wires is 1/2 of the sum of the number of the first and second light emitting elements of the light emitting part , the number of the third line parts may be smaller than the number of the wires.

실시 예에 의하면, 상기 제1전극부와 상기 제2전극부는 반구 형상을 가지며, 상기 발광부 상에 몰딩 부재 및 상기 몰딩 부재의 둘레에 반사 부재가 배치될 수 있다. In an embodiment, the first electrode part and the second electrode part may have a hemispherical shape, and a molding member and a reflective member may be disposed on the light emitting part and around the molding member.

실시 예에 의하면, 상기 제1 및 제2전극부에 직렬 연결된 제1,2발광소자의 발광부는 복수로 배치될 수 있다.According to an embodiment, a plurality of light emitting units of the first and second light emitting devices connected in series to the first and second electrode units may be disposed.

실시 예는 동일한 발광소자의 개수를 갖는 모듈에 비해 사이즈를 줄여줄 수 있다.The embodiment may reduce the size compared to a module having the same number of light emitting devices.

실시 예는 동일한 발광 소자 패키지 또는 조명 모듈의 사이즈 내에서 발광소자의 밀도나 배치 개수를 증가시켜 줄 수 있다.The embodiment may increase the density or the number of arrangement of light emitting devices within the same size of the light emitting device package or lighting module.

실시 예는 발광 소자 패키지 또는 조명 모듈의 광속이 개선될 수 있다.In an embodiment, the luminous flux of a light emitting device package or a lighting module may be improved.

실시 예는 발광 소자 패키지 또는 조명 모듈의 발광 영역에서 발광소자가 배치된 패턴 이외의 패턴이 노출되지 않도록 함으로써, 광 반사율을 개선시켜 줄 수 있다. The embodiment may improve light reflectance by preventing patterns other than the patterns on which the light emitting devices are disposed in the light emitting area of the light emitting device package or the lighting module from being exposed.

실시 예는 발광 소자 패키지 또는 조명 모듈 및 이를 구비한 조명 시스템의 신뢰성이 개선될 수 있다.In the embodiment, the reliability of a light emitting device package or a lighting module and a lighting system having the same may be improved.

도 1은 실시 예에 따른 발광 소자 패키지의 사시도이다.
도 2는 도 1에서 인접한 발광 소자들이 연결된 예를 나타낸 도면이다.
도 3은 도 1의 발광 소자 패키지의 A-A측 단면도이다.
도 4는 도 3의 발광 소자 패키지에서 전극의 극성을 설명하기 위한 도면이다.
도 5는 도 1의 발광 소자 패키지에서 회로기판의 배선 패턴을 나타낸 평면도이다.
도 6은 도 5의 발광 소자 패키지에서 회로기판의 배선 패턴을 설명하기 위한 부분 확대도이다.
도 7은 도 1의 발광 소자 패키지에서 보호층을 설명하기 위한 평면도이다.
도 8은 도 6의 배선 패턴 상에 도 7의 보호 층이 결합된 평면도이다.
도 8은 도 1의 발광 소자 패키지에서 제1발광 소자를 나타낸 측 단면도이다.
도 9는 도 1의 발광 소자 패키지에서 제2발광 소자를 나타낸 측 단면도이다.
1 is a perspective view of a light emitting device package according to an embodiment.
FIG. 2 is a diagram illustrating an example in which adjacent light emitting devices are connected in FIG. 1 .
FIG. 3 is a cross-sectional view on the AA side of the light emitting device package of FIG. 1 .
FIG. 4 is a view for explaining the polarity of an electrode in the light emitting device package of FIG. 3 .
5 is a plan view illustrating a wiring pattern of a circuit board in the light emitting device package of FIG. 1 .
FIG. 6 is a partially enlarged view for explaining a wiring pattern of a circuit board in the light emitting device package of FIG. 5 .
7 is a plan view illustrating a protective layer in the light emitting device package of FIG. 1 .
FIG. 8 is a plan view in which the protective layer of FIG. 7 is combined on the wiring pattern of FIG. 6 .
8 is a side cross-sectional view illustrating a first light emitting device in the light emitting device package of FIG. 1 .
9 is a side cross-sectional view illustrating a second light emitting device in the light emitting device package of FIG. 1 .

이하 실시 예를 첨부된 도면을 참조하여 설명한다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명하나 실시 예가 이에 한정되는 것은 아니다.Hereinafter, an embodiment will be described with reference to the accompanying drawings. In the description of embodiments, each layer (film), region, pattern or structure is “on/over” or “under” the substrate, each layer (film), region, pad or pattern. In the case of being described as being formed on, “on/over” and “under” include both “directly” or “indirectly” formed through another layer. do. In addition, the reference for the upper / upper or lower of each layer will be described with reference to the drawings, but the embodiment is not limited thereto.

이하에서는 도 1 내지 도 8을 참고하여 본 발명의 실시 예에 따른 발광 소자 패키지 또는 조명 모듈을 설명한다. 이하, 설명의 편의를 위해, 복수의 발광 소자가 패키징된 발광 소자 패키지로 설명하기로 하며, 조명 모듈로 설명될 수 있다. Hereinafter, a light emitting device package or a lighting module according to an embodiment of the present invention will be described with reference to FIGS. 1 to 8 . Hereinafter, for convenience of description, a light emitting device package in which a plurality of light emitting devices are packaged will be described, and may be described as a lighting module.

도 1은 실시 예에 따른 발광 소자 패키지의 사시도이고, 도 2는 도 1에서 인접한 발광 소자들이 연결된 예를 나타낸 도면이며, 도 3은 도 1의 발광 소자 패키지의 A-A측 단면도이고, 도 4는 도 3의 발광 소자 패키지에서 전극의 극성을 설명하기 위한 도면이며, 도 5는 도 1의 발광 소자 패키지에서 회로기판의 배선 패턴을 나타낸 평면도고, 도 6은 도 5의 발광 소자 패키지에서 회로기판의 배선 패턴을 설명하기 위한 부분 확대도이며, 도 7은 도 1의 발광 소자 패키지에서 보호층을 설명하기 위한 평면도이고, 및 도 8은 도 6의 배선 패턴 상에 도 7의 보호 층이 결합된 평면도이다.1 is a perspective view of a light emitting device package according to an embodiment, FIG. 2 is a view showing an example in which adjacent light emitting devices are connected in FIG. 1 , FIG. 3 is a cross-sectional view on the A-A side of the light emitting device package of FIG. 1 , FIG. 4 is FIG. 3 is a view for explaining the polarity of electrodes in the light emitting device package of FIG. 5 , FIG. 5 is a plan view showing a wiring pattern of a circuit board in the light emitting device package of FIG. 1 , and FIG. 6 is a wiring of the circuit board in the light emitting device package of FIG. 5 It is a partial enlarged view for explaining the pattern, FIG. 7 is a plan view for explaining the protective layer in the light emitting device package of FIG. 1, and FIG. 8 is a plan view in which the protective layer of FIG. 7 is combined on the wiring pattern of FIG. .

도 1 내지 도 8을 참조하면, 발광 소자 패키지(100)은 회로기판(110), 상기 회로기판(110) 상에 발광부(130,130A)가 배치될 수 있다. 상기 발광부(130,130A)는 상기 회로기판(110) 상에 하나 또는 복수로 배치될 수 있다. 상기 발광부(130,130A)는 복수의 제1발광 소자(131)와 복수의 제2발광 소자(132)를 포함할 수 있다. 1 to 8 , the light emitting device package 100 may include a circuit board 110 , and light emitting units 130 and 130A may be disposed on the circuit board 110 . One or a plurality of the light emitting units 130 and 130A may be disposed on the circuit board 110 . The light emitting units 130 and 130A may include a plurality of first light emitting devices 131 and a plurality of second light emitting devices 132 .

상기 제1,2발광 소자(131,132)는 회로 기판(110) 상에 배열될 수 있다. 상기 회로기판(110)은 도 1, 도 3 및 도 4와 같이, 베이스층(101), 상기 베이스층(101) 상에 절연층(103), 상기 절연층(103) 상에 배선층(107) 및 상기 배선층(107) 상에 보호층(105)이 형성될 수 있다. 상기 베이스층(101)은 금속 또는 비 금속 재질로 형성될 수 있다. 상기 베이스층(101)이 금속인 경우, Al, Cu, Fe 중 적어도 하나 또는 이둘 중 적어도 하나를 갖는 합금을 포함할 수 있다. 상기 배선층(107)이 비 금속 재질인 경우, 절연 재질을 포함하며, 예컨대 세라믹 소재를 포함한다. 상기 세라믹 소재는 동시 소성되는 저온 소성 세라믹(LTCC: low temperature co-fired ceramic) 또는 고온 소성 세라믹(HTCC: high temperature co-fired ceramic)을 포함한다. 상기 베이스층(101)의 재질은 예컨대, AlN일 수 있다. 상기 베이스층(101)은 상기 회로기판(110)의 하부 층으로 배치되어, 방열 기능을 수행할 수 있다. 도 1은 회로 기판(110) 상에서 보호 층(105)은 상기 배선층(107)의 일부 패턴 예컨대, 라인부의 패턴들을 덮어, 노출되지 않게 커버할 수 있다.The first and second light emitting devices 131 and 132 may be arranged on the circuit board 110 . The circuit board 110 includes a base layer 101, an insulating layer 103 on the base layer 101, and a wiring layer 107 on the insulating layer 103, as shown in FIGS. 1, 3 and 4 . And a protective layer 105 may be formed on the wiring layer 107 . The base layer 101 may be formed of a metal or non-metal material. When the base layer 101 is a metal, it may include at least one of Al, Cu, and Fe, or an alloy having at least one of these two. When the wiring layer 107 is made of a non-metal material, it includes an insulating material, for example, a ceramic material. The ceramic material includes a co-fired low temperature co-fired ceramic (LTCC) or a high temperature co-fired ceramic (HTCC). The material of the base layer 101 may be, for example, AlN. The base layer 101 may be disposed as a lower layer of the circuit board 110 to perform a heat dissipation function. In FIG. 1 , the protective layer 105 on the circuit board 110 may cover some patterns of the wiring layer 107 , for example, the patterns of the line portion so as not to be exposed.

상기 절연층(103)은 상기 베이스층(101) 상에 배치되며, 프리 프레그(Preimpregnated Materials)를 포함하며, 에폭시 수지, 페놀 수지, 불포화 폴리에스터 수지 등을 포함할 수 있다. The insulating layer 103 is disposed on the base layer 101 , and includes preimpregnated materials, and may include an epoxy resin, a phenol resin, an unsaturated polyester resin, and the like.

상기 절연층(103) 상에 배선층(107)이 형성되며, 상기 배선층(107)은 배선 패턴을 포함하며, Cu, Au, Al, Ag 중 적어도 하나를 포함하며, 예컨대 Cu를 이용할 수 있다. 상기 보호층(105)은 상기 배선층(107) 상에 형성될 수 있다. 상기 보호층(105)은 솔더 레지스트를 포함하며, 상기 회로기판(110)의 상면에 본딩 패드나 각 종 노출 패턴 이외의 영역을 보호하게 된다. 상기 보호층(105)는 상기 배선층(107)의 두께보다 두껍게 제공되거나, 상기 배선층(107) 중에서 노출되지 않을 영역을 덮을 수 있다. 예컨대, 상기 배선층(107)는 도 3, 도 5 및 도 6에 도시된 라인부(P10,P11,P20)를 덮을 수 있다. 상기 라인부(P10,P11,P20)는 각 패드로부터 연장되거나 연결된 라인 패턴일 수 있다.A wiring layer 107 is formed on the insulating layer 103 , and the wiring layer 107 includes a wiring pattern and includes at least one of Cu, Au, Al, and Ag, for example, Cu may be used. The protective layer 105 may be formed on the wiring layer 107 . The protective layer 105 includes a solder resist, and protects the upper surface of the circuit board 110 , other than the bonding pad or various exposed patterns. The protective layer 105 may be provided to be thicker than that of the wiring layer 107 , or may cover an unexposed region of the wiring layer 107 . For example, the wiring layer 107 may cover the line portions P10 , P11 , and P20 illustrated in FIGS. 3 , 5 and 6 . The line portions P10 , P11 , and P20 may be line patterns extending from or connected to each pad.

상기 회로기판(110)은 내부 또는 측면에 하나 또는 복수의 비아 홀이 형성될 수 있으며, 상기 비아 홀은 전원을 공급하는 경로로 사용될 수 있다. 상기 회로기판(110)에 비아 홀이 배치된 경우, 상기 회로기판(110)의 바닥에는 외부 연결용 패드가 배치될 수 있다. One or a plurality of via holes may be formed inside or on the side surface of the circuit board 110 , and the via holes may be used as a path for supplying power. When the via hole is disposed in the circuit board 110 , a pad for external connection may be disposed on the bottom of the circuit board 110 .

상기 회로기판(110)의 배선층(107) 상에 발광 소자(131,132)들이 탑재될 수 있으며, 상기 발광 소자(131,132)는 상기 배선층(107)의 배선 패턴에 의해 직렬로 배치될 수 있다. 상기 회로기판(110)에 두 발광부(130,130A)가 배치된 경우, 각 발광부(130,130A)의 발광 소자(131,132)들은 직렬로 연결되며, 서로 다른 발광부의 발광 소자와는 병렬로 연결될 수 있다.Light emitting devices 131 and 132 may be mounted on the wiring layer 107 of the circuit board 110 , and the light emitting devices 131 and 132 may be disposed in series by a wiring pattern of the wiring layer 107 . When the two light emitting units 130 and 130A are disposed on the circuit board 110, the light emitting devices 131 and 132 of each light emitting unit 130 and 130A are connected in series, and may be connected in parallel with the light emitting devices of different light emitting units. have.

상기 각 발광부(130,130A)에서 제1발광소자(131)는 제2발광 소자(132)에 연결되며, 제2발광 소자(132)는 제1발광 소자(131)에 연결되어, 서로 직렬로 연결될 수 있다. 도 2와 같이, 상기 제1발광소자(131: C11)는 상부에 제1전극(152)이 배치되고 하부에 제2전극이 배치될 수 있으며, 상기 제2발광소자(132: C21)는 상부에 제2전극(150)이 배치되고 하부에 제1전극이 배치될 수 있다. 상기 제1발광 소자(131: C11)의 하부에 배치된 제2전극은 제4패드(P2)와 마주보며 배치되고 전기적으로 연결될 수 있고, 상기 제2발광 소자(132: C21)의 하부에 배치된 제1전극은 제3패드(P1)와 마주보며 배치되고 전기적으로 연결될 수 있다. 상기 제3패드(P1)과 상기 제4패드(P2)가 연결된 패드 패턴은 연결 패드로 정의될 수 있다. In each of the light emitting units 130 and 130A, the first light emitting device 131 is connected to the second light emitting device 132 , and the second light emitting device 132 is connected to the first light emitting device 131 , in series with each other. can be connected 2 , in the first light emitting device 131 (C11), a first electrode 152 may be disposed on an upper portion and a second electrode may be disposed on a lower portion of the first light emitting device 131 (C11), and the second light emitting device 132 (C21) may have an upper portion The second electrode 150 may be disposed on the , and the first electrode may be disposed on the lower portion. The second electrode disposed under the first light emitting device 131 ( C11 ) may face the fourth pad P2 and may be electrically connected, and disposed under the second light emitting device 132 : C21 . The first electrode may be disposed to face the third pad P1 and may be electrically connected to each other. A pad pattern in which the third pad P1 and the fourth pad P2 are connected may be defined as a connection pad.

상기 제1발광소자(131)는 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하며, 상기 제1전극은 제1도전형 반도체층에 연결되며, 상기 제2전극은 제2도전형 반도체층에 연결될 수 있다. 상기 제2발광소자(132)는 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하며, 상기 제1전극은 제1도전형 반도체층에 연결되며, 상기 제2전극은 제2도전형 반도체층에 연결될 수 있다. 따라서, 상기 제1발광소자(131)과 상기 제2발광소자(132)는 제1전극과 제2전극의 위치가 서로 반대측에 배치될 수 있다. 상기 제1도전형 반도체층은 n형 반도체층일 수 있고, 상기 제2도전형 반도체층은 p형 반도체층일 수 있으며, 또는 이의 반대일 수 있다. 상기 제1,2발광 소자(131,132)는 제1,2전극이 서로 반대측에 배치되는 수직형 LED 칩일 수 있다. 상기 각 발광부(130,130A)에서 제1,2발광 소자(131,132)의 개수는 서로 동일할 수 있다. The first light emitting device 131 includes a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer, the first electrode is connected to the first conductive semiconductor layer, the second electrode is a second It may be connected to the conductive type semiconductor layer. The second light emitting device 132 includes a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer, the first electrode is connected to the first conductive semiconductor layer, the second electrode is a second It may be connected to the conductive type semiconductor layer. Accordingly, in the first light emitting device 131 and the second light emitting device 132 , the positions of the first electrode and the second electrode may be disposed on opposite sides of each other. The first conductivity type semiconductor layer may be an n-type semiconductor layer, and the second conductivity type semiconductor layer may be a p-type semiconductor layer, or vice versa. The first and second light emitting devices 131 and 132 may be vertical LED chips in which first and second electrodes are disposed on opposite sides of each other. The number of the first and second light emitting devices 131 and 132 in each of the light emitting units 130 and 130A may be the same.

다른 예로서, 상기 제1발광 소자(131)는 상부에 제2전극 및 하부에 제1전극이 배치될 수 있으며, 상기 제2발광 소자(132)는 상부에 제1전극 및 하부에 제2전극이 배치될 수 있다. As another example, the first light emitting device 131 may have a second electrode disposed on an upper portion and a first electrode disposed on a lower portion thereof, and the second light emitting device 132 may have a first electrode on an upper portion and a second electrode on a lower portion of the first light emitting device 131 . This can be arranged.

도 5 및 도 6과 같이, 배선층(107)의 배선 패턴을 보면, 제1 및 제2단자부(113A,115A), 상기 제1단자부(113A)에 연결되는 제1전극부(113), 상기 제2단자부(115A)에 연결된 제2전극부(115), 상기 제1 및 제2 전극부(113,115) 사이에 패드 또는 패드 패턴을 포함할 수 있다. 5 and 6 , looking at the wiring pattern of the wiring layer 107 , the first and second terminal portions 113A and 115A, the first electrode portion 113 connected to the first terminal portion 113A, and the first The second electrode unit 115 connected to the second terminal unit 115A may include a pad or a pad pattern between the first and second electrode units 113 and 115 .

상기 패드 또는 패드 패턴들은 상기 제1 전극부(113)에 연결된 제1패드(Pa), 상기 제2 전극부(115)에 연결된 제2패드(Pb), 상기 제1패드(Pa)와 상기 제2패드(Pb)로부터 이격되며 상기 제1패드(Pa)와 상기 제2패드(Pb) 사이에 서로 연결된 하나 또는 복수의 연결 패드의 제3 및 제4패드(P1,P2)를 포함할 수 있다. 상기 제3,4패드(P1,P2)를 갖는 연결 패드는 제1,2패드(Pa,Pb) 사이에 하나로 배치되거나, 복수로 배치될 수 있으며, 그 위에 제1,2발광 소자(131,132)가 적어도 하나씩 배치될 수 있다.The pads or pad patterns include a first pad Pa connected to the first electrode unit 113 , a second pad Pb connected to the second electrode unit 115 , the first pad Pa and the second pad pattern. It may include third and fourth pads P1 and P2 of one or a plurality of connection pads spaced apart from the second pad Pb and connected to each other between the first pad Pa and the second pad Pb. . The connection pads having the third and fourth pads P1 and P2 may be disposed between one or a plurality of first and second pads Pa and Pb, and the first and second light emitting devices 131 and 132 may be disposed thereon. At least one may be disposed.

상기 제1 전극부(113) 및 제2 전극부(115)는 상기 발광부(130,130A)의 외측 둘레에 배치될 수 있다. 상기 제1 전극부(113)는 상기 발광부(130,130A)의 일측에 반구형 형상 또는 원호 형상으로 형성될 수 있으며, 상기 제2 전극부(115)는 상기 발광부(130,130A)의 타측에 반구형 형상 또는 원호 형상으로 형성될 수 있다. 상기 제1 및 제2 전극부(113,115)의 외곽 형상은 원 형상 또는 링 형상으로 형성될 수 있다. 상기 제1 및 제2 전극부(113,115) 사이에는 전극 분리부가 배치될 수 있으며, 이에 대해 한정하지는 않는다.The first electrode part 113 and the second electrode part 115 may be disposed on the outer periphery of the light emitting part 130 and 130A. The first electrode part 113 may be formed in a hemispherical shape or an arc shape on one side of the light emitting parts 130 and 130A, and the second electrode part 115 has a hemispherical shape on the other side of the light emitting parts 130 and 130A. It may be formed in a shape or an arc shape. The outer shape of the first and second electrode parts 113 and 115 may be formed in a circular shape or a ring shape. An electrode separator may be disposed between the first and second electrode parts 113 and 115 , but the present invention is not limited thereto.

상기 제1 및 제2 전극부(113,115)에는 다수의 구멍(114)이 배치되어, 반사 부재(140) 또는 보호층(105)과의 결합을 강화시켜 줄 수 있다.A plurality of holes 114 may be disposed in the first and second electrode parts 113 and 115 to strengthen coupling with the reflective member 140 or the protective layer 105 .

상기 연결 패턴의 각 패드 상에는 발광 소자(131,132)가 각각 배치될 수 있다. 도 1, 도 5 및 도 6과 같이, 예컨대, 상기 제1패드(Pa) 상에는 제1발광 소자(131)가 배치될 수 있으며, 상기 제2패드(Pb) 상에는 제2발광 소자(132)가 배치될 수 있으며, 상기 제3 및 제4패드(P1,P2) 중 어느 하나에는 제1 또는 제2발광 소자(132) 중 어느 하나가 배치되며, 상기 제3 및 제4패드(P1,P2) 중 다른 하나에는 다른 발광 소자가 배치될 수 있다. 예컨대, 연결 패드의 제3패드(P1) 상에는 제2발광 소자(132)가 배치되고, 제4패드(P2) 상에는 제1발광 소자(131)가 배치될 수 있다.Light emitting devices 131 and 132 may be respectively disposed on each pad of the connection pattern. 1, 5 and 6 , for example, a first light emitting device 131 may be disposed on the first pad Pa, and a second light emitting device 132 may be disposed on the second pad Pb. may be disposed, any one of the first or second light emitting device 132 is disposed on any one of the third and fourth pads P1 and P2, and the third and fourth pads P1 and P2 Another light emitting device may be disposed in the other one of them. For example, the second light emitting device 132 may be disposed on the third pad P1 of the connection pad, and the first light emitting device 131 may be disposed on the fourth pad P2 .

도 5, 도 6 및 도 8과 같이, 상기 제1패드(Pa)는 상기 제1 전극부(113)와 제1라인부(P10)로 연결되며, 상기 제2패드(Pb)는 상기 제2 전극부(115)와 제2라인부(P20)로 연결되며, 상기 제3 및 제4패드(P1,P2)는 제3라인부(P11)로 서로 연결될 수 있다. 상기 제1 내지 제3라인부(P10,P20,P11)의 길이(D2)는 250 마이크로 미터 이하 예컨대, 150 내지 250 마이크로 미터의 범위로 배치될 수 있다. 상기 제1 내지 제3라인부(P10,P20,P11)의 길이(D2)가 상기 범위를 벗어날 경우 모듈 사이즈가 증가될 수 있고 상기 범위보다 작을 경우 발광 소자 간의 간격이 좁아 열 간섭이나 광 간섭이 발생될 수 있다. 상기 제1 내지 제3라인부(P10,P20,P11)의 길이(D2)는 인접한 두 발광 소자를 연결하는 와이어의 길이보다 짧을 수 있다.5, 6 and 8 , the first pad Pa is connected to the first electrode part 113 and the first line part P10, and the second pad Pb is connected to the second The electrode unit 115 and the second line unit P20 may be connected to each other, and the third and fourth pads P1 and P2 may be connected to each other through a third line unit P11. The length D2 of the first to third line portions P10, P20, and P11 may be 250 micrometers or less, for example, 150 to 250 micrometers. When the length D2 of the first to third line portions P10, P20, and P11 is out of the above range, the module size may be increased. can occur. A length D2 of the first to third line portions P10 , P20 , and P11 may be shorter than a length of a wire connecting two adjacent light emitting devices.

여기서, 서로 연결되지 않는 두 연결 패턴 사이의 간격(D1)은 예컨대, 300 마이크로 미터 이하 예컨대, 250 내지 300 마이크로 미터의 범위일 수 있다. 상기 간격(D1)은 연결패드의 제3,4패드(P1,P2)들 사이의 간격, 제1패드(Pa)와 제3패드(P1) 사이의 간격, 제2패드(Pb)와 제4패드(P2) 사이의 간격일 수 있다. 이러한 간격(D1)은 인접한 패턴들 간의 전기적인 간섭을 방지할 수 있는 거리로 배치될 수 있으며, 상기의 구동 전압에 따라 다를 수 있다.Here, the distance D1 between the two connection patterns that are not connected to each other may be, for example, 300 micrometers or less, for example, in the range of 250 to 300 micrometers. The gap D1 is a gap between the third and fourth pads P1 and P2 of the connection pad, a gap between the first pad Pa and the third pad P1, and the second pad Pb and the fourth pad P1. It may be a gap between the pads P2. The distance D1 may be disposed at a distance capable of preventing electrical interference between adjacent patterns, and may vary according to the driving voltage.

상기 제1 내지 제3라인부(P10,P20,P11)는 상기 제1패드(Pa), 상기 제2패드(Pb) 및 상기 연결패드의 제3,4패드(P1,P2)의 폭보다 작은 폭 및 길이를 가질 수 있다. 상기 제1 내지 제3라인부(P10,P20,P11)는 제1,2패드(P10,P20)와 상기 연결 패드의 제3,4패드(P1,P2)와 동일한 두께이거나 더 얇은 두께일 수 있다. 상기 제1 내지 제3라인부(P10,P20,P11)의 두께가 더 얇을 경우 보호 층이 형성되어 광 반사 면적은 증대시켜 줄 수 있다.The first to third line portions P10, P20, and P11 are smaller than widths of the first pad Pa, the second pad Pb, and the third and fourth pads P1 and P2 of the connection pad. It can have a width and a length. The first to third line portions P10, P20, and P11 may have the same thickness or thinner thickness as the first and second pads P10 and P20 and the third and fourth pads P1 and P2 of the connection pad. have. When the first to third line portions P10, P20, and P11 have a thinner thickness, a protective layer is formed to increase the light reflection area.

상기 제1패드(Pa) 및 제2패드(Pb)는 상기 발광부(130,130A)의 개수와 동일할 수 있다. 상기 제3 및 제4패드(P1,P2)를 갖는 연결 패드의 그룹은 하나 이상일 수 있으며, 예컨대 1개 또는 2개 이상일 수 있다. 이러한 상기 제3 및 제4패드(P1,P2)를 갖는 연결 패드의 그룹 개수는 구동 전압에 따라 다를 수 있다.The number of the first pad Pa and the second pad Pb may be the same as the number of the light emitting units 130 and 130A. The group of connection pads having the third and fourth pads P1 and P2 may be one or more, for example, one or two or more. The number of groups of connection pads having the third and fourth pads P1 and P2 may vary according to a driving voltage.

도 1과 같이, 제1발광 소자(131) 중에서 입력측 제1소자(C10)는 제1패드(Pa) 상에 배치될 수 있다. 상기 제1발광 소자(131) 중에서 내측에 배치된 제2소자(C11)들은 제4패드(P2) 상에 각각 배치될 수 있다. 상기 제2발광 소자(132) 중에서 출력측 제3소자(C20)는 제2패드(Pb) 상에 배치되며, 내측에 배치된 제4소자들(C21)은 제3패드(P1) 상에 배치될 수 있다. As shown in FIG. 1 , the input-side first device C10 among the first light emitting devices 131 may be disposed on the first pad Pa. Among the first light emitting elements 131 , the second elements C11 disposed inside may be respectively disposed on the fourth pad P2 . Among the second light emitting devices 132 , the output-side third device C20 is disposed on the second pad Pb, and the inner fourth devices C21 are disposed on the third pad P1 . can

도 2 내지 도 4와 같이, 상기 제4패드(P2)에 배치된 제1발광소자(131)의 제2소자(C11)들은 제4패드(P2)와 전도성 접착제로 본딩되어 전기적으로 연결될 수 있으며, 상부에 제1전극이 배치될 수 있다. 상기 제3패드(P1)에 배치된 제2발광소자(132)의 제4소자(C21)들은 제3패드(P1)와 전도성 접착제로 본딩되어 전기적으로 연결될 수 있으며, 상부에 제2전극(150)이 배치될 수 있다. 상기 제3 및 제4패드(P1,P2) 상에 배치된 제1 및 제2발광 소자(131,132)의 제3 및 제4소자(C11,C21)들은 제3라인부(P11)에 의해 연결될 수 있다. 2 to 4 , the second devices C11 of the first light emitting device 131 disposed on the fourth pad P2 may be electrically connected to the fourth pad P2 by bonding with a conductive adhesive. , the first electrode may be disposed on the upper portion. The fourth devices C21 of the second light emitting device 132 disposed on the third pad P1 may be electrically connected to the third pad P1 by bonding with a conductive adhesive, and the second electrode 150 is disposed on the third pad P1. ) can be placed. The third and fourth devices C11 and C21 of the first and second light emitting devices 131 and 132 disposed on the third and fourth pads P1 and P2 may be connected by a third line part P11. have.

도 3 및 도 4와 같이, 상기 제1발광소자(131)의 제2소자(C11)는 하부에 제2전극 및 상부에 제1전극(152)이 배치될 수 있으며, 제2발광소자(132)의 제4소자(C21)는 하부에 제1전극 및 상부에 제2전극(150)이 배치될 수 있다.3 and 4 , in the second device C11 of the first light emitting device 131 , a second electrode 152 may be disposed on a lower portion and a first electrode 152 on an upper portion of the first light emitting device 131 , and a second light emitting device 132 . ) of the fourth device C21 may have a first electrode at a lower portion and a second electrode 150 at an upper portion.

상기 제2소자(C11) 및 제4소자(C21)는 각 제4 및 제3패드(P2,P1)에 전도성 접착제로 각각 본딩될 수 있으며, 상기 전도성 접착제는 도전성 페이스트를 이용하여 형성될 수 있다. 상기 도전성 페이스트는 솔더 페이스트(solder paste), 실버 페이스트(silver paste) 등을 포함할 수 있고, 서로 다른 물질로 구성되는 다층 또는 합금으로 구성된 다층 또는 단층으로 구성될 수 있다. 예로서, 상기 도전성 페이스트는 SAC(Sn-Ag-Cu) 물질을 포함할 수 있다. 따라서, 상기 제4패드(P2) 상에 배치된 제2소자(C11)에서 제4소자(C21) 방향으로 연결된 경우, 상기 제2소자(C11)의 상부에 배치된 제1전극(152)은 제4소자(C21)의 상기 제4패드(P2) 상에 배치된 제2소자(C11)의 제1전극(152)는 제4소자(C21)의 제2전극(150)과 와이어(135)로 직렬로 연결될 수 있다. 상기 제3패드(P1) 상에 배치된 제4소자(C21)에서 제2소자(C11) 방향으로 연결된 경우, 제3라인부(P11)에 의해 제4소자(C21)의 하부 전극이 제2소자(C11)의 하부 전극과 연결될 수 있다.The second device C11 and the fourth device C21 may be respectively bonded to the fourth and third pads P2 and P1 using a conductive adhesive, and the conductive adhesive may be formed using a conductive paste. . The conductive paste may include solder paste, silver paste, or the like, and may be configured as a multi-layer made of different materials or a multi-layer or a single layer made of an alloy. For example, the conductive paste may include a Sn-Ag-Cu (SAC) material. Accordingly, when the second device C11 disposed on the fourth pad P2 is connected in the direction of the fourth device C21, the first electrode 152 disposed on the second device C11 is The first electrode 152 of the second device C11 disposed on the fourth pad P2 of the fourth device C21 includes the second electrode 150 and the wire 135 of the fourth device C21. can be connected in series. When the fourth device C21 disposed on the third pad P1 is connected in the direction of the second device C11, the lower electrode of the fourth device C21 is connected to the second device by the third line part P11. It may be connected to the lower electrode of the device C11.

상기 각 발광부(130,130A)에서 와이어의 개수는 상기 발광 소자(131,132)의 개수 합의 1/2일 수 있다. 이는 상기 제1 및 제2라인부(P10,P20) 각각은 각 발광부(130,130A)에서 서로 동일한 개수로 배치될 수 있다. 상기 제3라인부(P11)의 개수는 상기 와이어(135)의 개수보다 작을 수 있으며, 예컨대 와이어(135)의 개수보다 1개 더 작을 수 있다. 즉, 각 발광부에서 와이어(135)의 개수는 상기 제3라인부(P11)보다 한 개 더 많을 수 있다.The number of wires in each of the light emitting units 130 and 130A may be 1/2 of the sum of the number of the light emitting devices 131 and 132 . In this case, the first and second line portions P10 and P20 may be respectively disposed in the same number in each of the light emitting units 130 and 130A. The number of the third line portions P11 may be smaller than the number of the wires 135 , and for example, may be smaller than the number of the wires 135 by one. That is, the number of wires 135 in each light emitting part may be greater than that of the third line part P11 by one.

실시 예는 도 1과 같이, 와이어(135) 및 제3라인부(P11)가 교대로 발광 소자(131,132) 간을 서로 연결해 줌으로써, 상기 와이어(135)가 배선 패턴의 일부인 본딩 패드에 직접 연결되는 공정을 줄여줄 수 있다. 또한 와이어가 본딩 패드에 연결될 때, 해당 본딩 패드를 각각 노출시켜 주어여 하므로, 발광 소자 패키지의 공간이 증가될 수 있다. 또한 상기 와이어가 본딩되는 본딩 패드를 노출함으로써, 상기 본딩 패드의 표면에 도금된 Au층에 의해 광속이 저하될 수 있다. 실시 예는 발광 소자들 사이의 간격을 줄이고 연결 방식을 와이어(135)나 라인부(P10,P20,P11)로 연결해 주어, 본딩 패드에 삭제로 인한 발광 면의 감소시키고 광속을 증가시켜 줄 수 있다.1, the wire 135 and the third line portion P11 alternately connect the light emitting devices 131 and 132 to each other, so that the wire 135 is directly connected to a bonding pad that is a part of the wiring pattern. It can shorten the process. In addition, when the wire is connected to the bonding pad, since the bonding pad is exposed, respectively, the space of the light emitting device package can be increased. In addition, by exposing the bonding pad to which the wire is bonded, the luminous flux may be lowered by the Au layer plated on the surface of the bonding pad. The embodiment reduces the gap between the light emitting elements and connects the connection method with the wire 135 or the line portions P10, P20, and P11, thereby reducing the light emitting surface due to deletion on the bonding pad and increasing the luminous flux. .

도 7은 도 1의 보호층(105)의 예로서, 도 5의 배선 패턴에 대응되는 영역이 오픈되어 있으며, 예컨대 각 단자부에 대응되는 오픈 영역(OP1,OP3)과, 각 전극부에 대응되는 오픈 영역(113B,115B), 및 전극 분리부에 대응되는 오픈 영역(OP2)이 각각 배치될 수 있다. 상기 각 전극부에 대응되는 오픈 영역(113B,115B) 내측에는 각 제1패드, 제2패드, 및 연결패드의 제3,4패드에 대응되는 오픈 영역(TH1)들이 배치될 수 있다. 실시 예는 라인부를 상기 보호층(105)으로 커버할 수 있어, 발광 소자가 탑재되지 않는 패턴이 노출되는 것을 방지할 수 있다. 이에 따라 광 추출 효율 및 광속은 개선될 수 있다. 상기 오픈 영역들은 상기 보호층의 상면에서 하면까지 관통된 영역일 수 있다.7 is an example of the protective layer 105 of FIG. 1 , in which an area corresponding to the wiring pattern of FIG. 5 is open, for example, open areas OP1 and OP3 corresponding to each terminal part, and an open area corresponding to each electrode part. Open regions 113B and 115B and an open region OP2 corresponding to the electrode separator may be respectively disposed. Open areas TH1 corresponding to the first pad, the second pad, and the third and fourth pads of the connection pad may be disposed inside the open areas 113B and 115B corresponding to the respective electrode units. In an embodiment, the line portion may be covered with the protective layer 105 , thereby preventing exposure of a pattern on which a light emitting device is not mounted. Accordingly, light extraction efficiency and luminous flux can be improved. The open regions may be regions penetrating from the upper surface to the lower surface of the passivation layer.

도 8은 도 7의 보호층(105)이 덮는 배선 패턴의 각 부가 노출될 수 있다.In FIG. 8 , each part of the wiring pattern covered by the protective layer 105 of FIG. 7 may be exposed.

도 8은 도 5와 함께 설명하면, 제1 전극부(113)에는 제1패드(Pa)가 제1라인부(P10)에 의해 연결되며, 상기 제1패드(Pa)는 제3패드(P1)와 이격되며, 상기 연결 패드의 제3패드(P1)는 제4패드(P2)와 제3라인부(P11)에 의해 연결될 수 있다. 상기 연결패드의 제3 및 제4패드(P1,P2)의 그룹은 하나 이상이 배열될 수 있다. 마지막 제4패드(P2)는 제2패드(Pb)로부터 이격될 수 있으며, 상기 제2패드(Pb)는 제2라인부(P20)에 의해 제2 전극부(115)와 연결될 수 있다.Referring to FIG. 8 together with FIG. 5 , a first pad Pa is connected to the first electrode part 113 by a first line part P10 , and the first pad Pa is a third pad P1 . ), and the third pad P1 of the connection pad may be connected to the fourth pad P2 and the third line unit P11. One or more groups of the third and fourth pads P1 and P2 of the connection pad may be arranged. The last fourth pad P2 may be spaced apart from the second pad Pb, and the second pad Pb may be connected to the second electrode unit 115 by the second line unit P20.

도 1, 도 3 및 도 4와 같이, 상기 회로 기판(110) 상에는 몰딩 부재(142) 및 상기 몰딩 부재(142)의 둘레에는 반사 부재(140)가 배치될 수 있다. 상기 반사 부재(140)는 상기 발광부(130,130A)의 둘레 및 상기 몰딩 부재(142)의 둘레에 배치될 수 있다.1, 3, and 4 , a molding member 142 may be disposed on the circuit board 110 and a reflective member 140 may be disposed around the molding member 142 . The reflective member 140 may be disposed around the light emitting parts 130 and 130A and around the molding member 142 .

상기 반사 부재(140)는 발광 소자(131,132)으로부터 외측으로 방출된 광을 반사시켜 준다. 상기 반사부재(140)는 링 형상을 갖고 상기 보호층(105)의 두께보다 두꺼운 두께로 형성되며, 입사되는 광을 효과적으로 반사시켜 줄 수 있다. 상기 반사부재(140)는 상기 제1 및 제2전극부(113,115) 상에 배치되고, 상기 몰딩 부재(142)의 외측을 커버할 수 있다.The reflective member 140 reflects the light emitted to the outside from the light emitting devices 131 and 132 . The reflective member 140 has a ring shape, is formed to have a thickness greater than that of the protective layer 105 , and can effectively reflect incident light. The reflective member 140 may be disposed on the first and second electrode parts 113 and 115 and cover the outside of the molding member 142 .

상기 반사부재(140)는 실리콘 또는 에폭시와 같인 수지 재질을 포함하며, 내부에 금속 산화물이 첨가될 수 있다. 상기 금속 산화물은 상기 몰딩 부재의 굴절률보다 높은 굴절률을 갖는 물질로서, 예컨대 TIO2, Al2O3, 또는 SiO2를 포함한다. 상기 금속 산화물은 상기 반수 부재 내에 5wt% 이상으로 첨가될 수 있으며, 상기 발광 소자(131,132)로부터 방출된 광에 대해 50% 이상 예컨대, 78% 이상의 반사율을 나타낸다. 상기 반사부재(140)의 높이는 600±20㎛이며, 너비는 1000±100㎛ 범위로 형성될 수 있다. 상기 반사부재(140)의 높이가 너무 낮거나 높은 경우, 광 반사효율이 저하될 수 있다. 또한 상기 반사부재(140)의 너비가 너무 좁은 경우 형성에 어려움이 있고, 너무 넓은 경우 방열 효율이 저하될 수 있다. The reflective member 140 includes a resin material such as silicone or epoxy, and a metal oxide may be added therein. The metal oxide is a material having a higher refractive index than that of the molding member, and includes, for example, TIO 2 , Al 2 O 3 , or SiO 2 . The metal oxide may be added in an amount of 5 wt% or more in the half-water member, and exhibit a reflectance of 50% or more, for example, 78% or more with respect to the light emitted from the light emitting devices 131 and 132 . The reflective member 140 may have a height of 600±20 μm and a width of 1000±100 μm. When the height of the reflective member 140 is too low or too high, light reflection efficiency may be reduced. In addition, when the width of the reflective member 140 is too narrow, it is difficult to form, and when it is too wide, heat dissipation efficiency may be reduced.

상기 몰딩 부재(142)는 실리콘 또는 에폭시와 같은 투명한 수지 재질로 형성될 수 있다. 상기 몰딩 부재(142)는 탑뷰 형상이 원형 형상일 수 있으며, 츠 단면 형상이 다각형 형상 또는 반구형 형상일 수 있으며, 이에 대해 한정하지는 않는다. 상기 몰딩 부재(142) 상부에 광학 렌즈가 배치될 수 있으며, 이에 대해 한정하지는 않는다.The molding member 142 may be formed of a transparent resin material such as silicone or epoxy. The molding member 142 may have a circular top view shape, and a cross-sectional shape may be a polygonal shape or a hemispherical shape, but is not limited thereto. An optical lens may be disposed on the molding member 142 , but the present invention is not limited thereto.

상기 몰딩 부재(142)는 상기 와이어(135)의 고점 높이보다는 높게 배치될 수 있다. 상기 몰딩 부재(142)는 상기 발광 소자(131,132)의 상면으로부터 180㎛~200㎛ 범위로 형성될 수 있다. The molding member 142 may be disposed higher than the height of the high point of the wire 135 . The molding member 142 may be formed in a range of 180 μm to 200 μm from the upper surfaces of the light emitting devices 131 and 132 .

상기 몰딩 부재(142) 내에는 형광체가 첨가될 수 있으며, 상기 형광체는 황색 형광체, 녹색 형광체, 청색 형광체, 적색 형광체 중 적어도 하나를 포함할 수 있으며, 예를 들면, Eu, Ce 등의 란타노이드계 원소에 의해 주로 활성화되는 질화물계 형광체·산질화물계 형광체·사이어론계 형광체, Eu 등의 란타노이드계, Mn 등의 천이금속계의 원소에 의해 주로 활성화되는 알칼리 토류 할로겐 아파타이트 형광체, 알칼리 토류 금속 붕산 할로겐 형광체, 알칼리 토류 금속 알루민산염 형광체, 알칼리 토류 규산염, 알칼리 토류 황화물, 알칼리 토류 티오갈레이트, 알칼리 토류 질화규소, 게르마늄산염, 또는, Ce 등의 란타노이드계 원소에 의해 주로 활성화되는 희토류 알루민산염, 희토류 규산염 또는 Eu 등의 란타노이드계 원소에 의해 주로 활성화되는 유기 및 유기 착체 등으로부터 선택되는 적어도 어느 하나 이상일 수 있다. 구체적인 예로서, 상기의 형광체를 사용할 수 있지만, 이것에 한정되지 않는다.A phosphor may be added to the molding member 142 , and the phosphor may include at least one of a yellow phosphor, a green phosphor, a blue phosphor, and a red phosphor, for example, a lanthanoid-based phosphor such as Eu or Ce. Nitride-based phosphors, oxynitride-based phosphors, and cyron-based phosphors mainly activated by elements, alkaline earth halogen apatite phosphors mainly activated by elements such as lanthanoids such as Eu, and transition metals such as Mn, alkaline earth metal halide borate a phosphor, an alkaline earth metal aluminate phosphor, an alkaline earth silicate, an alkaline earth sulfide, an alkaline earth thiogallate, an alkaline earth silicon nitride, a germanate, or a rare earth aluminate mainly activated by a lanthanoid-based element such as Ce; It may be at least one selected from organic and organic complexes mainly activated by a lanthanoid-based element such as rare earth silicate or Eu. As a specific example, although the above-mentioned phosphor can be used, it is not limited to this.

상기 몰드 부재(142)의 외측 윤곽선은 원 형상을 갖고, 상기 반사부재(140)와 접촉될 수 있다. 상기 몰드 부재(142)와 상기 반사부재(140)는 서로 다른 종류의 실리콘 재질로 형성될 수 있으며, 두 부재 간의 접착력은 개선될 수 있다. 또한 상기 반사 부재(140)는 상기 몰딩 부재(142)의 넘침을 방지할 수 있다. 상기 회로 기판(110)의 상부에는 발광 소자들의 보호를 위한 보호 소자가 배치될 수 있으며, 이에 대해 한정하지는 않는다.An outer contour of the mold member 142 may have a circular shape and may be in contact with the reflective member 140 . The mold member 142 and the reflective member 140 may be formed of different types of silicon materials, and the adhesive force between the two members may be improved. In addition, the reflective member 140 may prevent the molding member 142 from overflowing. A protection device for protecting the light emitting devices may be disposed on the circuit board 110 , but the present invention is not limited thereto.

실시 예에 따른 발광 소자 패키지는 발광 소자와 발광 소자 사이에 와이어 연결을 위한 본딩 패드를 별도로 제공하지 않게 되므로, 발광 면의 너비 또는 직경이 20W를 기준으로 10mm 이하로 제공될 수 있다. 즉, 발광 소자 패키지의 사이즈를 줄여줄 수 있다. 또한 와이어 본딩 패드가 제거됨으로써, 반사율 향상에 따른 광 성능이 개선될 수 있다. Since the light emitting device package according to the embodiment does not separately provide a bonding pad for wire connection between the light emitting device and the light emitting device, the width or diameter of the light emitting surface may be provided to be 10 mm or less based on 20W. That is, the size of the light emitting device package can be reduced. In addition, since the wire bonding pad is removed, the optical performance according to the improvement of the reflectance may be improved.

도 9는 실시 예의 발광 소자 패키지의 제1발광 소자의 예이다.9 is an example of the first light emitting device of the light emitting device package of the embodiment.

도 9를 참조하면, 제1발광 소자는 상부에 제1도전형 반도체층(11)과 전기적으로 연결된 제1전극(91)이 배치되고 하부에 제2도전형 반도체층(13)과 전기적으로 연결된 제2전극(90)이 배치된 구조를 제공할 수 있다. Referring to FIG. 9 , in the first light emitting device, a first electrode 91 electrically connected to the first conductive semiconductor layer 11 is disposed on an upper portion and electrically connected to a second conductive semiconductor layer 13 on a lower portion of the first light emitting device. A structure in which the second electrode 90 is disposed may be provided.

상기 제1발광 소자는 제1전극(91), 발광 구조물(10), 및 상기 발광 구조물(10)의 아래에 복수의 전도층(96,97,98,99)을 갖는 제2전극(90)을 포함한다. 상기 발광 구조물(10)의 구성은 도 9의 설명을 참조하기로 한다. 상기 제1전극(91)은 상기 발광 구조물(10) 상에 배치되며, 가지 패턴 또는 암 패턴(91A)와 같은 전극을 가질 수 있다.The first light emitting device includes a first electrode 91 , a light emitting structure 10 , and a second electrode 90 having a plurality of conductive layers 96 , 97 , 98 and 99 under the light emitting structure 10 . includes The configuration of the light emitting structure 10 will be referred to with reference to FIG. 9 . The first electrode 91 is disposed on the light emitting structure 10 and may have the same electrode as the branch pattern or the female pattern 91A.

상기 발광구조물(10)은 제1 도전형 반도체층(11), 제2 도전형 반도체층(13), 및 상기 제1 도전형 반도체층(11)과 상기 제2 도전형 반도체층(13) 사이에 활성층(12)을 포함할 수 있다. 상기 제1 도전형 반도체층(11)은 n형 도펀트를 갖는 반도체일 수 있으며, 상기 제2 도전형 반도체층(13)은 p형 도펀트를 갖는 반도체일 수 있다. 상기 발광 구조물(10)은 II족 내지 V족 원소 및 III족 내지 V족 원소의 화합물 반도체 중에서 선택적으로 형성되며, 자외선 대역부터 가시 광선 대역의 파장 범위 내에서 소정의 피크 파장을 발광할 수 있다. 상기 제1 및 제2 도전형 반도체층(11,13)은 예컨대, III족-V족 원소의 화합물 반도체를 이용한 반도체층 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, GaP 중 적어도 하나를 포함할 수 있다. 상기 상기 활성층(12)은 우물층/장벽층을 포함하며, 상기 우물층/장벽층의 주기는 예컨대, InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaA, InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, InP/GaAs의 페어 중 적어도 하나를 포함한다. 상기 발광 구조물(10)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.The light emitting structure 10 includes a first conductivity type semiconductor layer 11 , a second conductivity type semiconductor layer 13 , and between the first conductivity type semiconductor layer 11 and the second conductivity type semiconductor layer 13 . The active layer 12 may be included. The first conductivity-type semiconductor layer 11 may be a semiconductor having an n-type dopant, and the second conductivity-type semiconductor layer 13 may be a semiconductor having a p-type dopant. The light emitting structure 10 is selectively formed from compound semiconductors of Groups II to V elements and Group III to V elements, and may emit light with a predetermined peak wavelength within a wavelength range from an ultraviolet band to a visible light band. The first and second conductivity-type semiconductor layers 11 and 13 are semiconductor layers using, for example, a compound semiconductor of a group III-V element, for example, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, GaP. , GaAs, GaAsP, AlGaInP, may include at least one of GaP. The active layer 12 includes a well layer/barrier layer, and the period of the well layer/barrier layer is, for example, InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaA. , including at least one of a pair of InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, and InP/GaAs. The light emitting structure 10 may be implemented as any one of an n-p junction structure, a p-n junction structure, an n-p-n junction structure, and a p-n-p junction structure.

상기 제2전극(90)은 상기 제2도전형 반도체층(75) 아래에 배치되며, 접촉층(96), 반사층(97), 본딩층(98) 및 전도성 지지 부재(99)를 포함한다. 상기 제2전극(90)은 상기 제2도전형 반도체층(75)과 전기적으로 연결될 수 있다.The second electrode 90 is disposed under the second conductive semiconductor layer 75 , and includes a contact layer 96 , a reflective layer 97 , a bonding layer 98 , and a conductive support member 99 . The second electrode 90 may be electrically connected to the second conductive semiconductor layer 75 .

상기 접촉층(96)은 반도체층 예컨대, 제2도전형 반도체층(75)과 접촉된다. 상기 접촉층(96)은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등과 같은 저 전도성 물질이거나 Ni, Ag의 금속을 이용할 수 있다. 상기 접촉층(96) 아래에 반사층(97)이 배치되며, 상기 반사층(97)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층을 포함하는 구조로 형성될 수 있다. 상기 반사층(97)은 상기 제2도전형 반도체층(75) 아래에 접촉될 수 있으며, 이에 대해 한정하지는 않는다. 상기 반사층(97) 아래에는 본딩층(98)이 배치되며, 상기 본딩층(98)은 베리어 금속 또는 본딩 금속으로 사용될 수 있으며, 그 물질은 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 및 Ta와 선택적인 합금 중에서 적어도 하나를 포함할 수 있다. The contact layer 96 is in contact with a semiconductor layer, for example, the second conductive semiconductor layer 75 . The contact layer 96 may be formed of a low-conductivity material such as ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, or a metal of Ni or Ag. A reflective layer 97 is disposed under the contact layer 96, and the reflective layer 97 is composed of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, and combinations thereof. It may be formed into a structure comprising at least one layer made of a material selected from the group. The reflective layer 97 may be in contact under the second conductivity type semiconductor layer 75 , but is not limited thereto. A bonding layer 98 is disposed under the reflective layer 97, and the bonding layer 98 may be used as a barrier metal or a bonding metal, and the material is, for example, Ti, Au, Sn, Ni, Cr, at least one of Ga, In, Bi, Cu, Ag and Ta and an optional alloy.

상기 제2도전형 반도체층(75)과 제2전극(90) 사이에 하부 보호층(83) 및 전류 블록킹층(85)이 배치된다. 상기 하부 보호층(83)은 상기 제2도전형 반도체층(75)의 하면 에지를 따라 형성되며, 링 형상, 루프 형상 또는 프레임 형상으로 형성될 수 있다. 상기 하부 보호층(83)은 투명한 전도성 물질 또는 절연성 물질을 포함하며, 예컨대 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중 적어도 하나를 포함할 수 있다. 상기 하부 보호층(83)의 내측부는 상기 제2도전형 반도체층(75) 아래에 배치되고, 외측부는 상기 발광 구조물의 측면보다 더 외측에 배치된다. 상기 전류 블록킹층(85)은 제2도전형 반도체층(75)과 접촉층(96) 또는 반사층(97) 사이에 배치될 수 있다. 상기 전류 블록킹층(85)은 절연물질을 포함하며, 예컨대 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중에서 적어도 하나를 포함할 수 있다. 다른 예로서, 상기 전류 블록킹층(85)은 쇼트키 접촉을 위한 금속으로도 형성될 수 있다. A lower protective layer 83 and a current blocking layer 85 are disposed between the second conductive semiconductor layer 75 and the second electrode 90 . The lower protective layer 83 is formed along the lower edge of the second conductive semiconductor layer 75 and may be formed in a ring shape, a loop shape, or a frame shape. The lower protective layer 83 includes a transparent conductive material or an insulating material, for example, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , TiO 2 It may include at least one. An inner portion of the lower protective layer 83 is disposed under the second conductive semiconductor layer 75 , and an outer portion of the lower protective layer 83 is disposed outside the side surface of the light emitting structure. The current blocking layer 85 may be disposed between the second conductive semiconductor layer 75 and the contact layer 96 or the reflective layer 97 . The current blocking layer 85 includes an insulating material, for example, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , TiO 2 It may include at least one of As another example, the current blocking layer 85 may be formed of a metal for a Schottky contact.

상기 전류 블록킹층(85)은 상기 발광 구조물 위에 배치된 제1전극(91)과 상기 발광 구조물의 두께 방향으로 대응되게 배치된다. 상기 전류 블록킹층(85)은 상기 제2전극으로부터 공급되는 전류를 차단하여, 다른 경로로 확산시켜 줄 수 있다. 상기 전류 블록킹층(85)은 하나 또는 복수로 배치될 수 있으며, 제1전극(91)과 수직 방향으로 적어도 일부 또는 전 영역이 오버랩될 수 있다. The current blocking layer 85 is disposed to correspond to the first electrode 91 disposed on the light emitting structure in a thickness direction of the light emitting structure. The current blocking layer 85 may block the current supplied from the second electrode and spread it to another path. One or a plurality of the current blocking layers 85 may be disposed, and at least a portion or an entire region of the first electrode 91 may overlap in a vertical direction.

상기 본딩층(98) 아래에는 지지 부재(99)가 형성되며, 상기 지지 부재(99)는 전도성 부재로 형성될 수 있으며, 그 물질은 구리(Cu-copper), 금(Au-gold), 니켈(Ni-nickel), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC 등)와 같은 전도성 물질로 형성될 수 있다. 상기 전도성 지지부재(99)는 다른 예로서, 전도성 시트로 구현될 수 있다. A support member 99 is formed under the bonding layer 98 , and the support member 99 may be formed of a conductive member, and the material is copper (Cu-copper), gold (Au-gold), or nickel. It may be formed of a conductive material such as (Ni-nickel), molybdenum (Mo), copper-tungsten (Cu-W), or a carrier wafer (eg, Si, Ge, GaAs, ZnO, SiC, etc.). As another example, the conductive support member 99 may be implemented as a conductive sheet.

상기 제1도전형 반도체층(41)의 상면에는 러프니스와 같은 광 추출 구조(미도시)로 형성될 수 있다. 상기 반도체층의 표면에는 절연층(87)이 배치될 수 있으며, 이에 대해 한정하지는 않는다. 이에 따라 발광 구조물(10) 위에 제1전극(91) 및 아래에 지지 부재(99)를 갖는 수직형 전극 구조를 갖는 발광 칩이 제조될 수 있다.A light extraction structure (not shown) such as roughness may be formed on the upper surface of the first conductive semiconductor layer 41 . An insulating layer 87 may be disposed on the surface of the semiconductor layer, but is not limited thereto. Accordingly, a light emitting chip having a vertical electrode structure having the first electrode 91 on the light emitting structure 10 and the supporting member 99 below may be manufactured.

도 10은 실시 예의 발광 소자 패키지의 제2발광 소자의 예이다.10 is an example of a second light emitting device of the light emitting device package of the embodiment.

도 10을 참조하면, 제1발광 소자는 상부에 제2도전형 반도체층(13)과 전기적으로 연결된 제2전극(25)이 배치되고 하부에 제1도전형 반도체층(11)과 전기적으로 연결된 제1전극(이하, 설명의 편의를 위해 제2 전극층(50) 또는 하부 전극층으로 설명함)이 배치된 구조를 제공할 수 있다. Referring to FIG. 10 , in the first light emitting device, the second electrode 25 electrically connected to the second conductive semiconductor layer 13 is disposed on the upper portion, and the second electrode 25 is electrically connected to the first conductive semiconductor layer 11 in the lower portion of the first light emitting device. A structure in which the first electrode (hereinafter, referred to as the second electrode layer 50 or the lower electrode layer for convenience of description) is disposed may be provided.

상기 제1발광 소자는, 복수의 반도체층(11,12,13)을 갖는 발광구조물(10), 상기 발광 구조물(10) 아래에 제1 전극층(20), 상기 제1전극층(20) 아래에 제2 전극층(50), 상기 제1 및 제2전극층(20,50) 사이에 절연층(41), 및 제2전극(25)을 포함할 수 있다.The first light emitting device includes a light emitting structure 10 having a plurality of semiconductor layers 11 , 12 , 13 , a first electrode layer 20 under the light emitting structure 10 , and a first electrode layer 20 under the light emitting structure 10 . A second electrode layer 50 , an insulating layer 41 between the first and second electrode layers 20 and 50 , and a second electrode 25 may be included.

상기 발광구조물(10)은 제1 도전형 반도체층(11), 제2 도전형 반도체층(13), 및 상기 제1 도전형 반도체층(11)과 상기 제2 도전형 반도체층(13) 사이에 활성층(12)을 포함할 수 있다. 상기 제1도전형 반도체층(11)은 상부에 광 추출을 위한 광 추출 구조(11A)가 형성될 수 있다. 상기 제1 도전형 반도체층(11)은 n형 도펀트를 갖는 반도체일 수 있으며, 상기 제2 도전형 반도체층(13)은 p형 도펀트를 갖는 반도체일 수 있다. 상기 발광 구조물(10)은 II족 내지 V족 원소 및 III족 내지 V족 원소의 화합물 반도체 중에서 선택적으로 형성되며, 자외선 대역부터 가시 광선 대역의 파장 범위 내에서 소정의 피크 파장을 발광할 수 있다. 상기 제1 및 제2 도전형 반도체층(11,13)은 예컨대, III족-V족 원소의 화합물 반도체를 이용한 반도체층 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, GaP 중 적어도 하나를 포함할 수 있다. 상기 상기 활성층(12)은 우물층/장벽층을 포함하며, 상기 우물층/장벽층의 주기는 예컨대, InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaA, InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, InP/GaAs의 페어 중 적어도 하나를 포함한다. 상기 발광 구조물(10)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.The light emitting structure 10 includes a first conductivity type semiconductor layer 11 , a second conductivity type semiconductor layer 13 , and between the first conductivity type semiconductor layer 11 and the second conductivity type semiconductor layer 13 . The active layer 12 may be included. A light extraction structure 11A for light extraction may be formed on the first conductive semiconductor layer 11 . The first conductivity-type semiconductor layer 11 may be a semiconductor having an n-type dopant, and the second conductivity-type semiconductor layer 13 may be a semiconductor having a p-type dopant. The light emitting structure 10 is selectively formed from compound semiconductors of Groups II to V elements and Group III to V elements, and may emit light with a predetermined peak wavelength within a wavelength range from an ultraviolet band to a visible light band. The first and second conductivity-type semiconductor layers 11 and 13 are semiconductor layers using, for example, a compound semiconductor of a group III-V element, for example, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, GaP. , GaAs, GaAsP, AlGaInP, may include at least one of GaP. The active layer 12 includes a well layer/barrier layer, and the period of the well layer/barrier layer is, for example, InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaA. , including at least one of a pair of InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, and InP/GaAs. The light emitting structure 10 may be implemented as any one of an n-p junction structure, a p-n junction structure, an n-p-n junction structure, and a p-n-p junction structure.

상기 제1전극층(20)은 상기 발광 구조물(10)과 제2전극층(50) 사이에 배치되며, 상기 발광 구조물(10)의 제2 도전형 반도체층(13)과 전기적으로 연결되며, 상기 제2전극층(50)과 전기적으로 절연된다. 상기 제1전극층(20)은 제2전극(25)과 제2 도전형 반도체층(13)을 전기적으로 연결해 준다.The first electrode layer 20 is disposed between the light emitting structure 10 and the second electrode layer 50, is electrically connected to the second conductivity type semiconductor layer 13 of the light emitting structure 10, and It is electrically insulated from the second electrode layer 50 . The first electrode layer 20 electrically connects the second electrode 25 and the second conductivity-type semiconductor layer 13 .

상기 제1전극층(20)은 제1 접촉층(15), 반사층(17) 및 캡핑층(19)를 포함하며, 상기 제1 접촉층(15)는 상기 반사층(17)과 제2 도전형 반도체층(13) 사이에 배치되며, 상기 반사층(17)은 상기 제1 접촉층(15)과 상기 캡핑층(19) 사이에 배치된다. 상기 제1 접촉층(15), 반사층(17) 및 캡핑층(19)은 서로 다른 도전성 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first electrode layer 20 includes a first contact layer 15 , a reflective layer 17 and a capping layer 19 , and the first contact layer 15 includes the reflective layer 17 and a second conductivity type semiconductor. It is disposed between the layers 13 , and the reflective layer 17 is disposed between the first contact layer 15 and the capping layer 19 . The first contact layer 15 , the reflective layer 17 , and the capping layer 19 may be formed of different conductive materials, but are not limited thereto.

상기 제1 접촉층(15)은 상기 제2 도전형 반도체층(13)에 접촉되며, 예컨대 상기 제2 도전형 반도체층(13)에 오믹 접촉을 형성할 수 있다. 상기 제1 접촉층(15)은 예컨대 전도성 산화막, 전도성 질화물 또는 금속으로 형성될 수 있다. 상기 제1 접촉층(15)은 예로서 ITO(Indium Tin Oxide), ITON(ITO Nitride), IZO(Indium Zinc Oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag, Ti 중에서 적어도 하나로 형성될 수 있다.The first contact layer 15 may be in contact with the second conductivity type semiconductor layer 13 , and for example, an ohmic contact may be formed with the second conductivity type semiconductor layer 13 . The first contact layer 15 may be formed of, for example, a conductive oxide film, a conductive nitride, or a metal. The first contact layer 15 is, for example, ITO (Indium Tin Oxide), ITON (ITO Nitride), IZO (Indium Zinc Oxide), IZON (IZO Nitride), AZO (Aluminum Zinc Oxide), AGZO (Aluminum Gallium Zinc Oxide) ), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), GZO(Gallium Zinc Oxide) IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag, may be formed of at least one of Ti.

상기 반사층(17)은 상기 제1 접촉층(15)과 캡핑층(19)에 전기적으로 연결될 수 있다. 상기 반사층(17)은 상기 반사층(17)은 상기 발광구조물(10)로부터 입사되는 빛을 반사시켜 외부로 추출되는 광량을 증가시키는 기능을 수행할 수 있다.The reflective layer 17 may be electrically connected to the first contact layer 15 and the capping layer 19 . The reflective layer 17 may serve to increase the amount of light extracted to the outside by reflecting the light incident from the light emitting structure 10 .

상기 반사층(17)은 광 반사율이 70% 이상인 금속으로 형성될 수 있다. 예컨대 상기 반사층(17)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 반사층(17)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 반사층(17)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다. 예를 들면, 상기 반사층(17)은 Ag 층과 Ni 층이 교대로 형성될 수도 있고, Ni/Ag/Ni, 혹은 Ti 층, Pt 층을 포함할 수 있다. 다른 예로서, 상기 제1 접촉층(15)은 상기 반사층(17) 아래에 형성되고, 적어도 일부가 상기 반사층(17)을 통과하여 상기 제2 도전형 반도체층(13)과 접촉될 수도 있다. 다른 예로서, 상기 반사층(17)은 상기 제1 접촉층(15)의 아래에 배치되고, 일부가 상기 제1 접촉층(15)을 통과하여 상기 제2 도전형 반도체층(13)과 접촉될 수 있다. The reflective layer 17 may be formed of a metal having a light reflectance of 70% or more. For example, the reflective layer 17 may be formed of a metal or alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, and Hf. In addition, the reflective layer 17 and the metal or alloy and ITO (Indium-Tin-Oxide), IZO (Indium-Zinc-Oxide), IZTO (Indium-Zinc-Tin-Oxide), IAZO (Indium-Aluminum-Zinc-) Oxide), IGZO (Indium-Gallium-Zinc-Oxide), IGTO (Indium-Gallium-Tin-Oxide), AZO (Aluminum-Zinc-Oxide), ATO (Antimony-Tin-Oxide), etc. It may be formed in multiple layers. For example, in an embodiment, the reflective layer 17 may include at least one of Ag, Al, an Ag-Pd-Cu alloy, or an Ag-Cu alloy. For example, the reflective layer 17 may be formed of an Ag layer and a Ni layer alternately, and may include Ni/Ag/Ni, a Ti layer, or a Pt layer. As another example, the first contact layer 15 may be formed under the reflective layer 17 , and at least a portion may pass through the reflective layer 17 to make contact with the second conductivity-type semiconductor layer 13 . As another example, the reflective layer 17 is disposed under the first contact layer 15 , and a portion passes through the first contact layer 15 to be in contact with the second conductivity type semiconductor layer 13 . can

실시 예에 따른 발광소자는 상기 반사층(17) 아래에 배치된 캡핑층(capping layer)(19)을 포함할 수 있다. 상기 캡핑층(19)은 상기 반사층(17)의 하면과 접촉되고, 접촉부(34)가 제2전극(25)과 결합되어, 상기 제2전극(25)으로부터 공급되는 전원을 전달하는 배선층(107)으로 기능한다. 상기 캡핑층(19)은 금속으로 형성될 수 있으며, 예컨대 Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. The light emitting device according to the embodiment may include a capping layer 19 disposed under the reflective layer 17 . The capping layer 19 is in contact with the lower surface of the reflective layer 17 , and the contact part 34 is coupled to the second electrode 25 , and a wiring layer 107 that transmits power supplied from the second electrode 25 . ) to function as The capping layer 19 may be formed of a metal, for example, may include at least one of Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, and Mo materials.

상기 캡핑층(19)의 접촉부(34)는 상기 발광 구조물(10)과 수직 방향으로 오버랩되지 않는 영역에 배치되며, 상기 제2전극(25)과 수직하게 오버랩된다. 상기 캡핑층(19)의 접촉부(34)는 상기 제1 접촉층(15) 및 반사층(17)과 수직 방향으로 오버랩되지 않는 영역에 배치된다. 상기 캡핑층(19)의 접촉부(34)는 상기 발광 구조물(10)보다 낮은 위치에 배치되며, 상기 제2전극(25)과 직접 접촉될 수 있다.The contact portion 34 of the capping layer 19 is disposed in a region that does not vertically overlap the light emitting structure 10 and vertically overlaps the second electrode 25 . The contact portion 34 of the capping layer 19 is disposed in a region that does not vertically overlap the first contact layer 15 and the reflective layer 17 . The contact portion 34 of the capping layer 19 may be disposed at a lower position than the light emitting structure 10 and may be in direct contact with the second electrode 25 .

상기 제2전극(25)은 단층 또는 다층으로 형성될 수 있으며, 단층은 Au일 수 있고, 다층인 경우 Ti, Ag, Cu, Au 중 적어도 2개를 포함할 수 있다. 여기서, 다층인 경우 Ti/Ag/Cu/Au의 적층 구조이거나, Ti/Cu/Au 적층 구조일 수 있다. 상기 반사층(17) 및 상기 제1 접촉층(15) 중 적어도 하나가 제2전극(25)과 직접 접촉될 수 있으며, 이에 대해 한정하지는 않는다. The second electrode 25 may be formed as a single layer or a multilayer, and the single layer may be Au, and in the case of a multilayer, it may include at least two of Ti, Ag, Cu, and Au. Here, in the case of a multi-layer structure, it may be a Ti/Ag/Cu/Au stacked structure or a Ti/Cu/Au stacked structure. At least one of the reflective layer 17 and the first contact layer 15 may be in direct contact with the second electrode 25 , but is not limited thereto.

상기 제2전극(25)은 제1전극층(20)의 외 측벽과 상기 발광 구조물(10) 사이의 영역에 배치될 수 있다. 상기 제1전극(25)의 둘레에는 상기 하부 보호층(30) 및 투광층(45)이 접촉될 수 있다.The second electrode 25 may be disposed in a region between the outer sidewall of the first electrode layer 20 and the light emitting structure 10 . The lower protective layer 30 and the light transmitting layer 45 may contact the circumference of the first electrode 25 .

하부 보호층(30)은 상기 발광구조물(10)의 하면에 배치되며, 상기 제2 도전형 반도체층(13)의 하면 및 상기 제1 접촉층(15)과 접촉될 수 있고, 상기 반사층(17)과 접촉될 수 있다.The lower protective layer 30 is disposed on the lower surface of the light emitting structure 10 , and may be in contact with the lower surface of the second conductivity-type semiconductor layer 13 and the first contact layer 15 , and the reflective layer 17 . ) can be in contact with

상기 하부 보호층(30) 중 상기 발광 구조물(10)과 수직 방향으로 오버랩되는 내측부는 상기 돌출부(16)의 영역과 수직 방향으로 오버랩되게 배치될 수 있다. 상기 하부 보호층(30)의 외측부는 상기 캡핑층(19)의 접촉부(34) 위로 연장되며 상기 접촉부(34)와 수직 방향으로 오버랩되게 배치된다. 상기 하부 보호층(30)의 외측부는 상기 제2전극(25)과 접촉될 수 있으며, 예컨대 상기 제2전극(25)의 둘레 면에 배치될 수 있다.An inner portion of the lower protective layer 30 that vertically overlaps with the light emitting structure 10 may be disposed to vertically overlap with the region of the protrusion 16 . The outer portion of the lower protective layer 30 extends over the contact portion 34 of the capping layer 19 and is disposed to vertically overlap the contact portion 34 . The outer portion of the lower protective layer 30 may be in contact with the second electrode 25 , for example, disposed on a peripheral surface of the second electrode 25 .

상기 하부 보호층(30)의 내측부는 상기 발광 구조물(10)과 상기 제1전극층(20) 사이에 배치되며, 외측부는 투광층(45)과 상기 캡핑층(19)의 접촉부(34) 사이에 배치될 수 있다. 상기 하부 보호층(30)의 외측부는 상기 발광구조물(10)의 측벽보다 외측 영역으로 연장되어, 습기가 침투하는 것을 방지할 수 있다. The inner portion of the lower protective layer 30 is disposed between the light emitting structure 10 and the first electrode layer 20 , and the outer portion is disposed between the light transmitting layer 45 and the contact portion 34 of the capping layer 19 . can be placed. The outer portion of the lower protective layer 30 may extend to an area outside the sidewall of the light emitting structure 10 to prevent moisture from penetrating.

상기 하부 보호층(30)은 채널층, 또는 저 굴절 재질, 아이솔레이션층으로 정의될 수 있다. 상기 하부 보호층(30)은 절연물질로 구현될 수 있으며, 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 하부 보호층(30)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 상기 하부 보호층(30)은 투명한 재질로 형성될 수 있다.The lower protective layer 30 may be defined as a channel layer, a low refractive material, or an isolation layer. The lower protective layer 30 may be implemented with an insulating material, for example, with oxide or nitride. For example, the lower protective layer 30 is at least from the group consisting of SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , AlN, and the like. One can be selected and formed. The lower protective layer 30 may be formed of a transparent material.

실시 예에 따른 발광소자는 상기 제1 전극층(20)과 상기 제2 전극층(50)을 전기적으로 절연시키는 절연층(41)을 포함할 수 있다. 상기 절연층(41)은 상기 제1 전극층(20)과 상기 제2 전극층(50) 사이에 배치될 수 있다. 상기 절연층(41)의 상부는 상기 하부 보호층(30)에 접촉될 수 있다. 상기 절연층(41)은 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 절연층(41)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. The light emitting device according to the embodiment may include an insulating layer 41 electrically insulating the first electrode layer 20 and the second electrode layer 50 . The insulating layer 41 may be disposed between the first electrode layer 20 and the second electrode layer 50 . An upper portion of the insulating layer 41 may be in contact with the lower protective layer 30 . The insulating layer 41 may be formed of, for example, oxide or nitride. For example, the insulating layer 41 is at least one from the group consisting of SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , AlN, and the like. may be selected and formed.

상기 절연층(41)은 상기 제1 전극층(20)의 하면과 상기 제2전극층(50)의 상면에 접촉되며, 상기 하부 보호층(30), 캡핑층(19), 접촉층(15), 반사층(17) 각각의 두께보다는 두껍게 형성될 수 있다.The insulating layer 41 is in contact with the lower surface of the first electrode layer 20 and the upper surface of the second electrode layer 50, the lower protective layer 30, the capping layer 19, the contact layer 15, The reflective layer 17 may be formed to be thicker than each thickness.

상기 제2 전극층(50)은 상기 절연층(41) 아래에 배치된 확산 방지층(52), 상기 확산 방지층(52) 아래에 배치된 본딩층(54) 및 상기 본딩층(54) 아래에 배치된 전도성 지지부재(56)를 포함할 수 있으며, 상기 제1 도전형 반도체층(11)과 전기적으로 연결될 수 있다. 또한, 상기 제2 전극층(50)은 상기 확산 방지층(52), 상기 본딩층(54), 상기 전도성 지지부재(56) 중에서 1 개 또는 2 개를 선택적으로 포함하고, 상기 확산 방지층(52) 또는 상기 본딩층(54) 중 적어도 하나는 형성하지 않을 수 있다.The second electrode layer 50 includes a diffusion barrier layer 52 disposed under the insulating layer 41 , a bonding layer 54 disposed under the diffusion barrier layer 52 , and a bonding layer 54 disposed under the diffusion barrier layer 52 . It may include a conductive support member 56 , and may be electrically connected to the first conductivity-type semiconductor layer 11 . In addition, the second electrode layer 50 selectively includes one or two of the diffusion barrier layer 52 , the bonding layer 54 , and the conductive support member 56 , and the diffusion barrier layer 52 or At least one of the bonding layers 54 may not be formed.

상기 확산 방지층(52)은 Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. 상기 확산 방지층(52)은 절연층(41)과 본딩층(54) 사이에서 확산 장벽층으로 기능할 수도 있다. 상기 확산 방지층(52)은 본딩층(54) 및 전도성 지지부재(56)와 전기적으로 연결되고, 상기 제1 도전형 반도체층(11)과 전기적으로 연결될 수 있다.The diffusion barrier layer 52 may include at least one of Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, and Mo materials. The diffusion barrier layer 52 may function as a diffusion barrier layer between the insulating layer 41 and the bonding layer 54 . The diffusion barrier layer 52 may be electrically connected to the bonding layer 54 and the conductive support member 56 , and may be electrically connected to the first conductivity-type semiconductor layer 11 .

상기 확산 방지층(52)은 상기 본딩층(54)이 제공되는 공정에서 상기 본딩층(54)에 포함된 물질이 상기 반사층(17) 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다. 상기 확산 방지층(52)은 상기 본딩층(54)에 포함된 주석(Sn) 등의 물질이 상기 반사층(17)에 영향을 미치는 것을 방지할 수 있다. The diffusion barrier layer 52 may function to prevent the material included in the bonding layer 54 from being diffused in the direction of the reflective layer 17 in the process in which the bonding layer 54 is provided. The diffusion barrier layer 52 may prevent a material such as tin (Sn) included in the bonding layer 54 from affecting the reflective layer 17 .

상기 본딩층(54)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 전도성 지지부재(56)는 실시 예에 따른 상기 발광구조물(10)을 지지하며 방열 기능을 수행할 수 있다. 상기 본딩층(54)은 시드(seed) 층을 포함할 수도 있다.The bonding layer 54 includes a barrier metal or a bonding metal, for example, at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd, or Ta. may include The conductive support member 56 may support the light emitting structure 10 according to an embodiment and perform a heat dissipation function. The bonding layer 54 may include a seed layer.

상기 전도성 지지부재(56)는 금속 또는 캐리어 기판 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다. 상기 전도성 지지부재(56)은 발광 소자를 지지하기 위한 층으로서, 그 두께는 제2전극층(50)의 두께의 80% 이상이며, 30㎛ 이상으로 형성될 수 있다.The conductive support member 56 is a metal or carrier substrate, for example, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W or a semiconductor substrate implanted with impurities (eg, Si, Ge) , GaN, GaAs, ZnO, SiC, SiGe, etc.) may be formed of at least one. The conductive support member 56 is a layer for supporting the light emitting device, and the thickness thereof is 80% or more of the thickness of the second electrode layer 50 and may be formed to be 30 μm or more.

한편, 제2접촉층(33)은 상기 제1 도전형 반도체층(11)의 내부에 배치되고 상기 제1 도전형 반도체층(11)과 접촉된다. 상기 제2접촉층(33)의 상면은 상기 제1 도전형 반도체층(11)의 하면보다 위에 배치될 수 있으며, 제1 도전형 반도체층(11)과 전기적으로 연결되고, 상기 활성층(12) 및 제2 도전형 반도체층(13)과 절연된다.Meanwhile, the second contact layer 33 is disposed inside the first conductivity type semiconductor layer 11 and is in contact with the first conductivity type semiconductor layer 11 . An upper surface of the second contact layer 33 may be disposed above a lower surface of the first conductivity-type semiconductor layer 11 , and electrically connected to the first conductivity-type semiconductor layer 11 , and the active layer 12 . and the second conductivity type semiconductor layer 13 .

상기 제2 접촉층(33)은 상기 제2 전극층(50)에 전기적으로 연결될 수 있다. 상기 제2 접촉층(33)은 상기 제1전극층(20), 상기 활성층(12) 및 상기 제2 도전형 반도체층(15)을 관통하여 배치될 수 있다. 상기 제2 접촉층(33)은 상기 발광 구조물(10) 내에 배치된 리세스(recess)(2)에 배치되고, 상기 활성층(12) 및 제2 도전형 반도체층(15)과 하부 보호층(30)에 의해 절연된다. 상기 제2 접촉층(33)는 복수개가 서로 이격되어 배치될 수 있다. The second contact layer 33 may be electrically connected to the second electrode layer 50 . The second contact layer 33 may be disposed to penetrate through the first electrode layer 20 , the active layer 12 , and the second conductivity-type semiconductor layer 15 . The second contact layer 33 is disposed in a recess 2 disposed in the light emitting structure 10, the active layer 12, the second conductivity type semiconductor layer 15, and a lower protective layer ( 30) is insulated. A plurality of the second contact layers 33 may be disposed to be spaced apart from each other.

상기 제2 접촉층(33)은 제2전극층(50)의 돌기(51)에 연결될 수 있으며, 상기 돌기(51)는 상기 확산 방지층(52)으로부터 돌출될 수 있다. 상기 돌기(51)은 절연층(41) 및 하부 보호층(30) 내에 배치된 홀(41A)을 통해 관통되고, 제1전극층(20)과 절연될 수 있다. The second contact layer 33 may be connected to the protrusion 51 of the second electrode layer 50 , and the protrusion 51 may protrude from the diffusion barrier layer 52 . The protrusion 51 may penetrate through the hole 41A disposed in the insulating layer 41 and the lower protective layer 30 , and may be insulated from the first electrode layer 20 .

상기 제2 접촉층(33)는 예컨대 Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo 중에서 적어도 하나를 포함할 수 있다. 상기 돌기(501)는 다른 예로서, 상기 확산 방지층(52) 및 본딩층(54)을 구성하는 물질 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지 않는다. 예컨대 상기 돌기(51)은 예로서 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다.The second contact layer 33 may include, for example, at least one of Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, and Mo. As another example, the protrusion 501 may include at least one of a material constituting the diffusion barrier layer 52 and the bonding layer 54 , but is not limited thereto. For example, the protrusion 51 may include, for example, at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd, or Ta.

제2전극(25)은 상기 제1 전극층(20)과 상기 제2도전형 반도체층(13)에 전기적으로 연결되며, 상기 발광구조물(10)의 측벽 외측의 영역에 노출될 수 있다. 상기 제2전극(25)은 하나 또는 복수로 배치될 수 있다. 상기 제2전극(25)은 예컨대 Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. The second electrode 25 is electrically connected to the first electrode layer 20 and the second conductive semiconductor layer 13 , and may be exposed in a region outside the sidewall of the light emitting structure 10 . One or a plurality of the second electrodes 25 may be disposed. The second electrode 25 may include, for example, at least one of Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, and Mo materials.

투광층(45)은 상기 발광구조물(10)의 표면을 보호하고, 상기 제2전극(25)와 상기 발광구조물(10)의 사이를 절연시킬 수 있고, 상기 하부 보호층(30)의 주변부와 접촉될 수 있다. 상기 투광층(45)은 상기 발광 구조물(10)을 구성하는 반도체층의 물질보다 낮은 굴절률을 가지며, 광 추출 효율을 개선시켜 줄 수 있다. 상기 투광층(45)은 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 투광층(45)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 한편, 상기 투광층(45)은 설계에 따라 생략될 수도 있다. 실시 예에 의하면, 상기 발광구조물(10)은 상기 제1 전극층(20)과 상기 제2 전극층(50)에 의해 구동될 수 있다. The light-transmitting layer 45 may protect the surface of the light-emitting structure 10 , and may insulate between the second electrode 25 and the light-emitting structure 10 , and may be separated from the periphery of the lower protective layer 30 . can be contacted. The light-transmitting layer 45 may have a lower refractive index than a material of the semiconductor layer constituting the light-emitting structure 10 , and may improve light extraction efficiency. The light-transmitting layer 45 may be formed of, for example, oxide or nitride. For example, the light-transmitting layer 45 is at least one from the group consisting of SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , AlN, and the like. may be selected and formed. Meanwhile, the light-transmitting layer 45 may be omitted according to design. According to an embodiment, the light emitting structure 10 may be driven by the first electrode layer 20 and the second electrode layer 50 .

제1발광 소자는 발광 구조물(10)의 일부 위 또는 그 주변에 제2전극(25)이 배치되고, 하부에 제1전극으로서 지지 부재를 갖는 제2전극층(50)이 배치된 수직형 전극 구조를 갖는 발광 칩이 제공될 수 있다.The first light emitting device has a vertical electrode structure in which the second electrode 25 is disposed on or around a part of the light emitting structure 10 , and the second electrode layer 50 having a supporting member as the first electrode is disposed thereunder. A light emitting chip having a may be provided.

한편, 실시 예에 따른 발광 소자 패키지는 광원 장치에 적용될 수 있다. 또한, 광원 장치는 산업 분야에 따라 표시 장치, 조명 장치, 헤드 램프 등을 포함할 수 있다. 광원 장치의 예로, 표시 장치는 바텀 커버와, 바텀 커버 위에 배치되는 반사판과, 광을 방출하며 발광소자를 포함하는 발광 모듈과, 반사판의 전방에 배치되며 발광 모듈에서 발산되는 빛을 전방으로 안내하는 도광판과, 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널과, 디스플레이 패널과 연결되고 디스플레이 패널에 화상 신호를 공급하는 화상 신호 출력 회로와, 디스플레이 패널의 전방에 배치되는 컬러 필터를 포함할 수 있다. 여기서 바텀 커버, 반사판, 발광 모듈, 도광판, 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다. 또한, 표시 장치는 컬러 필터를 포함하지 않고, 적색(Red), 녹색(Gren), 청색(Blue) 광을 방출하는 발광소자가 각각 배치되는 구조를 이룰 수도 있다.Meanwhile, the light emitting device package according to the embodiment may be applied to a light source device. In addition, the light source device may include a display device, a lighting device, a head lamp, etc. according to an industrial field. As an example of the light source device, the display device includes a bottom cover, a reflecting plate disposed on the bottom cover, a light emitting module that emits light and includes a light emitting device, and is disposed in front of the reflecting plate and guides the light emitted from the light emitting module to the front A light guide plate, an optical sheet including prism sheets disposed in front of the light guide plate, a display panel disposed in front of the optical sheet, an image signal output circuit connected to the display panel and supplying an image signal to the display panel; It may include a color filter disposed in front. Here, the bottom cover, the reflector, the light emitting module, the light guide plate, and the optical sheet may form a backlight unit. Also, the display device may have a structure in which light emitting devices emitting red, green, and blue light are respectively disposed without including a color filter.

광원 장치의 또 다른 예로, 헤드 램프는 기판 상에 배치되는 발광소자 패키지를 포함하는 발광 모듈, 발광 모듈로부터 조사되는 빛을 일정 방향, 예컨대, 전방으로 반사시키는 리플렉터(reflector), 리플렉터에 의하여 반사되는 빛을 전방으로 굴절시키는 렌즈, 및 리플렉터에 의하여 반사되어 렌즈로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 쉐이드(shade)를 포함할 수 있다.As another example of the light source device, the head lamp is a light emitting module including a light emitting device package disposed on a substrate, a reflector that reflects light emitted from the light emitting module in a predetermined direction, for example, forward, and is reflected by the reflector It may include a lens that refracts light forward, and a shade that blocks or reflects a portion of light reflected by the reflector and directed to the lens to form a light distribution pattern desired by a designer.

광원 장치의 다른 예인 조명 장치는 커버, 광원 모듈, 방열체, 전원 제공부, 내부 케이스, 소켓을 포함할 수 있다. 또한, 실시 예에 따른 광원 장치는 부재와 홀더 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈은 실시 예에 따른 발광소자 패키지를 포함할 수 있다.A lighting device, which is another example of the light source device, may include a cover, a light source module, a heat sink, a power supply unit, an inner case, and a socket. Also, the light source device according to the embodiment may further include any one or more of a member and a holder. The light source module may include a light emitting device package according to an embodiment.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, etc. described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, features, structures, effects, etc. illustrated in each embodiment can be combined or modified for other embodiments by those of ordinary skill in the art to which the embodiments belong. Accordingly, the contents related to such combinations and modifications should be interpreted as being included in the scope of the present invention.

또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In addition, although the embodiment has been described above, it is only an example and does not limit the present invention, and those of ordinary skill in the art to which the present invention pertains are exemplified above in a range that does not depart from the essential characteristics of the present embodiment. It can be seen that various modifications and applications that have not been made are possible. For example, each component specifically shown in the embodiment can be implemented by modification. And differences related to such modifications and applications should be construed as being included in the scope of the present invention defined in the appended claims.

110: 회로기판
131,132: 발광 소자
113,115: 전극부
135: 와이어
140: 반사 부재
142: 몰딩 부재
Pa: 제1패드
Pb: 제2패드
P1: 제3패드
P2: 제4패드
P10,P11,P20: 라인부
110: circuit board
131,132: light emitting device
113, 115: electrode part
135: wire
140: reflective member
142: molding member
Pa: first pad
Pb: second pad
P1: 3rd pad
P2: 4th pad
P10, P11, P20: Line part

Claims (11)

서로 분리된 제1 및 제2 전극부와, 상기 제1 및 제2 전극부 사이에 복수의 패드를 갖는 회로기판; 및
상기 복수의 패드 상에 배치된 복수의 제1발광 소자와 복수의 제2발광 소자를 포함하며,
상기 회로기판의 상기 복수의 패드는,
상기 제1전극부에 전기적으로 연결된 제1패드;
상기 제2전극부에 전기적으로 연결된 제2패드; 및
상기 제1 및 제2패드 사이에 배치되며 서로 전기적으로 연결된 제3 및 제4패드를 갖는 연결 패드; 를 포함하며,
상기 복수의 제1 및 제2 발광소자는 각각 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광구조물, 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극 및 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극을 포함하고,
상기 제1패드 및 상기 제4패드는 상기 제1발광 소자의 하부 영역에 배치된 상기 제1발광 소자의 제2전극과 마주보게 배치되고 전기적으로 연결되며,
상기 제2패드 및 상기 제3패드는 상기 제2발광 소자의 하부 영역에 배치된 상기 제2발광 소자의 제1전극과 마주보게 배치되고 전기적으로 연결되며,
상기 제1발광 소자의 상부 영역에 배치된 상기 제1발광 소자의 제1전극과 상기 제2발광 소자의 상부 영역에 배치된 상기 제2발광 소자의 제2전극은 와이어로 전기적으로 연결되는 발광소자 패키지.
a circuit board having first and second electrode portions separated from each other, and a plurality of pads between the first and second electrode portions; and
It includes a plurality of first light emitting elements and a plurality of second light emitting elements disposed on the plurality of pads,
The plurality of pads of the circuit board,
a first pad electrically connected to the first electrode part;
a second pad electrically connected to the second electrode part; and
a connection pad disposed between the first and second pads and having third and fourth pads electrically connected to each other; includes,
The plurality of first and second light emitting devices each include a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer. a structure, a first electrode electrically connected to the first conductivity-type semiconductor layer, and a second electrode electrically connected to the second conductivity-type semiconductor layer,
the first pad and the fourth pad are disposed to face the second electrode of the first light emitting device disposed in a lower region of the first light emitting device and are electrically connected;
The second pad and the third pad are disposed to face and electrically connected to the first electrode of the second light emitting device disposed in the lower region of the second light emitting device,
The first electrode of the first light emitting device disposed on the upper region of the first light emitting device and the second electrode of the second light emitting device disposed on the upper region of the second light emitting device are electrically connected with a wire. package.
제1항에 있어서,
상기 연결 패드는 상기 제1패드와 상기 제2패드 사이에 복수로 배치되며,
상기 회로 기판은 상기 제1전극부와 상기 제1패드를 연결해 주는 제1라인부, 상기 제2전극부와 상기 제2패드를 연결해 주는 제2라인부, 및 상기 각 연결 패드의 제3 및 제4패드를 연결해 주는 제3라인부를 포함하는 발광 소자 패키지.
The method of claim 1,
A plurality of connection pads are disposed between the first pad and the second pad,
The circuit board includes a first line portion connecting the first electrode portion and the first pad, a second line portion connecting the second electrode portion and the second pad, and third and third of the respective connection pads. A light emitting device package including a third line portion connecting the 4 pads.
제2항에 있어서,
상기 제1 내지 제3라인부는 상기 제1패드, 상기 제2패드 및 상기 연결패드의 폭보다 작은 폭 및 길이를 갖는 발광 소자 패키지.
3. The method of claim 2,
The first to third line portions have a width and a length smaller than those of the first pad, the second pad, and the connection pad.
제2항에 있어서, 상기 제1발광 소자와 상기 제2발광 소자는 서로 교대로 배치되고 직렬 연결되는 발광 소자 패키지.The light emitting device package of claim 2 , wherein the first light emitting device and the second light emitting device are alternately disposed with each other and connected in series. 제2항 내지 제4항 중 어느 한 항에 있어서,
상기 제3라인부는 상기 와이어의 길이보다 짧은 길이를 갖는 발광 소자 패키지.
5. The method according to any one of claims 2 to 4,
The third line portion is a light emitting device package having a length shorter than the length of the wire.
삭제delete 삭제delete 제5항에 있어서,
상기 제1전극부와 상기 제2전극부 사이에 상기 제1발광 소자와 상기 제2발광 소자가 직렬로 연결된 발광부는 복수로 배치되는 발광 소자 패키지.
6. The method of claim 5,
A light emitting device package, wherein a plurality of light emitting units in which the first light emitting device and the second light emitting device are connected in series are disposed between the first electrode unit and the second electrode unit.
삭제delete 삭제delete 삭제delete
KR1020170120654A 2017-09-19 2017-09-19 Light emitting device package KR102402577B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170120654A KR102402577B1 (en) 2017-09-19 2017-09-19 Light emitting device package
KR1020220062725A KR102432221B1 (en) 2017-09-19 2022-05-23 Light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170120654A KR102402577B1 (en) 2017-09-19 2017-09-19 Light emitting device package

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220062725A Division KR102432221B1 (en) 2017-09-19 2022-05-23 Light emitting device package

Publications (2)

Publication Number Publication Date
KR20190032115A KR20190032115A (en) 2019-03-27
KR102402577B1 true KR102402577B1 (en) 2022-05-26

Family

ID=65906850

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170120654A KR102402577B1 (en) 2017-09-19 2017-09-19 Light emitting device package
KR1020220062725A KR102432221B1 (en) 2017-09-19 2022-05-23 Light emitting device package

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020220062725A KR102432221B1 (en) 2017-09-19 2022-05-23 Light emitting device package

Country Status (1)

Country Link
KR (2) KR102402577B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102378664B1 (en) * 2019-05-08 2022-03-28 퀀텀매트릭스 주식회사 Light emitting device for displaying information

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003008075A (en) 2001-06-27 2003-01-10 Toyoda Gosei Co Ltd Led lamp
JP2014045089A (en) 2012-08-27 2014-03-13 Citizen Electronics Co Ltd Led light emitting device
JP2014195055A (en) 2013-02-28 2014-10-09 Nichia Chem Ind Ltd Semiconductor light-emitting element
JP2017130496A (en) 2016-01-18 2017-07-27 日亜化学工業株式会社 Light-emitting device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102085888B1 (en) * 2013-05-08 2020-03-06 엘지이노텍 주식회사 Light emitting device
KR20180079814A (en) * 2017-01-02 2018-07-11 주식회사 루멘스 multi-pixel LED package for display module

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003008075A (en) 2001-06-27 2003-01-10 Toyoda Gosei Co Ltd Led lamp
JP2014045089A (en) 2012-08-27 2014-03-13 Citizen Electronics Co Ltd Led light emitting device
JP2014195055A (en) 2013-02-28 2014-10-09 Nichia Chem Ind Ltd Semiconductor light-emitting element
JP2017130496A (en) 2016-01-18 2017-07-27 日亜化学工業株式会社 Light-emitting device

Also Published As

Publication number Publication date
KR102432221B1 (en) 2022-08-12
KR20220075282A (en) 2022-06-08
KR20190032115A (en) 2019-03-27

Similar Documents

Publication Publication Date Title
KR102508745B1 (en) Light emitting device package
KR102473424B1 (en) Light emitting device package
KR20180131336A (en) Light emitting device package and light unit
KR102432221B1 (en) Light emitting device package
KR102539278B1 (en) Light emitting device package
KR102610607B1 (en) Light emitting device package
KR102542297B1 (en) Light emitting device package
KR102432213B1 (en) Light emitting device package
KR20190034043A (en) Light emitting device package
KR102501888B1 (en) Semiconductor device, light semiconducotr device package
KR102369260B1 (en) Semiconductor device
KR102369237B1 (en) Light emitting device package and manufacturing method of light emitting device package
KR102385939B1 (en) Light emitting device package
KR102471692B1 (en) Light emitting device package
KR102471690B1 (en) Light emitting device package
KR102271173B1 (en) Semiconductor device
KR102237158B1 (en) Semiconductor device and semiconductor device package
KR102358842B1 (en) Light emitting device package and lighting source unit
KR102369245B1 (en) Light emitting device package
KR102433841B1 (en) Light emitting device package
KR102471688B1 (en) Light emitting device package, lighting device and method of manufacturing the same
KR102249649B1 (en) Light emitting device package and light unit
KR102379834B1 (en) Light emitting device package
KR102331570B1 (en) Semiconductor device and semiconductor device package

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant