KR102363450B1 - 클램핑 다이오드 및 클램핑 전압을 일정하게 유지하는 종단 구조 - Google Patents
클램핑 다이오드 및 클램핑 전압을 일정하게 유지하는 종단 구조 Download PDFInfo
- Publication number
- KR102363450B1 KR102363450B1 KR1020200180590A KR20200180590A KR102363450B1 KR 102363450 B1 KR102363450 B1 KR 102363450B1 KR 1020200180590 A KR1020200180590 A KR 1020200180590A KR 20200180590 A KR20200180590 A KR 20200180590A KR 102363450 B1 KR102363450 B1 KR 102363450B1
- Authority
- KR
- South Korea
- Prior art keywords
- diode
- conductivity
- silicon
- clamping
- poly
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 62
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 62
- 239000010703 silicon Substances 0.000 claims abstract description 62
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 229920005591 polysilicon Polymers 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 8
- 230000015556 catabolic process Effects 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 9
- 230000008859 change Effects 0.000 abstract description 6
- 230000007423 decrease Effects 0.000 description 7
- 230000005684 electric field Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000009795 derivation Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
온도 변화에 관계없이 클램핑 다이오드의 클램핑 전압을 일정하게 유지하도록 하는 종단 구조가 개시된다. 종단 구조는, 단결정 실리콘으로 형성된 제1 도전형 반도체층, 상기 제1 도전형 반도체층에 형성된 제2 도전형 링 및 그 내부에 서로 이격된 복수의 제1 도전형 영역에 의해 형성된 실리콘 백투백 다이오드, 상기 제1 도전형 반도체층의 상부에 수평 방향으로 교번하게 배치된 제1 도전형 폴리 실리콘과 제2 도전형 폴리 실리콘으로 형성되며, 일단이 상기 실리콘 백투백 다이오드의 일단에 전기적으로 연결된 제1 폴리 백투백 다이오드, 및 상기 제1 도전형 에피층의 상부에 수평 방향으로 교번하게 배치된 제1 도전형 폴리 실리콘과 제2 도전형 폴리 실리콘으로 형성되며, 일단은 상기 실리콘 백투백 다이오드의 타단에 전기적으로 연결된 제2 폴리 백투백 다이오드를 포함할 수 있다.
Description
본 발명은 온도 변화에 관계없이 클램핑 다이오드의 클램핑 전압을 일정하게 유지하도록 하는 종단 구조에 관한 것이다.
본 발명은, 과학기술정보통신부 소관 방사선기술사업화지원사업의 일환으로 한국연구재단과 한국방사선진흥협회의 지원을 받아 수행한 결과물이다 (NRF-2019M2D3A2060217, 방사선 신기술의 기술이전 사업화).
폴리 실리콘으로 형성된 폴리 다이오드는, Ignition IGBT 등은 스위칭 소자를 보호하기 위하여, 전압을 클램핑하는 목적으로 사용된다. 특히, 게이트와 컬렉터 사이의 고전압을 클램핑하는 경우에는, 폴리 다이오드와 종단 구조, 예를 들어, FLR(Field limiting ring) 사이의 관계를 고려하여야 한다.
통상적으로, 게이트-컬렉터 전압 VGC는 상대적으로 높은 전압이다. 따라서, 게이트-컬렉터 전압 VGC를 클램핑하기 위하여, 폴리 다이오드를 백투백 연결한 폴리 백투백 다이오드를, 클램핑 전압에 대응하는 개수만큼 직렬로 연결한다. 이로 인해, 폴리 백투백 다이오드가 차지하는 면적이 증가하여, 칩 관점에서는 면적 효율이 떨어지게 된다.
도 1은, 게이트-컬렉터 전압 VGC를 클램핑하기 위한 클램핑 다이오드를, 반도체의 확장 FLR 영역에 폴리 백투백 다이오드로 구현한 구조를 예시하고 있다.
반도체 내부의 전계의 집중을 완화시켜 항복 전압 특성을 향상시키는 종단 구조의 일 예인, FLR은, 반도체의 액티브 영역을 둘러싸는 복수의 링으로 구성된다. 도 1에 예시된 FLR은, 표준 FLR 영역과 확장 FLR 영역을 포함한다. 확장 FLR 영역은, FLR에 의한 동일한 항복 전압 특성을 가질 수 있도록, 표준 FLR 영역의 링 사이의 간격과 동일한 링 간격을 갖지만, 표준 FLR 영역의 링의 폭보다 큰 폭을 갖는 링이 형성된 영역이다. 이 구조에서는, 컬렉터와 게이트 사이에 연결된 폴리 백투백 다이오드와 컬렉터와 에미터 사이에 형성된 FLR에 의해, 두 개의 전류 경로가 존재하므로, 폴리 백투백 다이오드의 누설 전류가, 클램핑 다이오드가 없는 구조에 비해, 클 수 있다. 특히, 폴리 실리콘으로 형성된 폴리 다이오드는, 단결정 실리콘으로 형성된 실리콘 다이오드보다 큰 누설 전류를 가진다. 또한, 폴리 백투백 다이오드는, 제너 항복(zener breakdown)으로 인해 고온 동작시 클램핑 전압이 감소할 수 있다.
전술한 배경기술은 발명자가 본 발명의 도출을 위해 보유하고 있었거나, 본 발명의 도출 과정에서 습득한 기술 정보로서, 반드시 본 발명의 출원 전에 일반 공중에게 공개된 공지기술이라 할 수는 없다.
본 발명은, 온도 변화에 관계없이 클램핑 다이오드의 클램핑 전압을 일정하게 유지하는 방안을 제공하기 위한 것이다.
본 발명의 이외의 목적들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다.
본 발명의 일 측면에 따르면, 클램핑 다이오드의 클램핑 전압을 일정하게 유지하는 종단 구조가 제공된다. 종단 구조는, 단결정 실리콘으로 형성된 제1 도전형 반도체층, 상기 제1 도전형 반도체층에 형성된 제2 도전형 링, 상기 제2 도전형 링에 서로 이격되어 형성된 복수의 제1 도전형 영역, 상기 제1 도전형 반도체층의 상부에 수평 방향으로 교번하게 배치된 제1 도전형 폴리 실리콘과 제2 도전형 폴리 실리콘으로 형성되며, 일단이 상기 복수의 제1 도전형 영역 중 하나에 전기적으로 연결된 제1 폴리 백투백 다이오드, 및 상기 제1 도전형 에피층의 상부에 수평 방향으로 교번하게 배치된 제1 도전형 폴리 실리콘과 제2 도전형 폴리 실리콘으로 형성되며, 일단은 상기 복수의 제1 도전형 영역 중 나머지에 전기적으로 연결된 제2 폴리 백투백 다이오드를 포함할 수 있다. 여기서, 상기 제2 도전형 링 및 상기 복수의 제1 도전형 영역은 실리콘 백투백 다이오드를 형성한다.
일 실시예로, 상기 제2 도전형 링은, 표준 FLR(Field limiting rings) 영역과 확장 FLR 영역을 포함하며, 상기 실리콘 백투백 다이오드는 상기 확장 FLR 영역에 형성될 수 있다.
일 실시예로, 상기 제2 도전형 링은 복수로 형성되며, 상기 실리콘 백투백 다이오드는, 복수의 상기 제2 도전형 링 중 하나의 제2 도전형 링에 형성될 수 있다.
일 실시예로, 실리콘 백투백 다이오드는, 제너 항복이 발생하지 않도록 도핑될 수 있다.
일 실시예로, 상기 실리콘 백투백 다이오드는, 상기 제2 도전형 링에 형성된 제1 도전형 웰 및 상기 제1 도전형 웰에 형성된 제2 도전형 웰을 포함하며, 상기 복수의 제1 도전형 영역 중 하나는 상기 제2 도전형 웰에 형성되며, 나머지는 상기 제2 도전형 링에 형성될 수 있다.
일 실시예로, 상기 실리콘 백투백 다이오드는, 상기 제2 도전형 링에 형성된 2개의 제1 도전형 웰 및 상기 2개의 제1 도전형 웰에 각각 형성된 2개의 제2 도전형 웰을 포함하며, 상기 복수의 제1 도전형 영역 중 하나는 상기 2개의 제2 도전형 웰 중 하나에 형성되며, 나머지는 상기 2개의 제2 도전형 웰 중 나머지에 형성될 수 있다.
일 실시예로, 상기 실리콘 백투백 다이오드와 상기 제1 폴리 백투백 다이오드 및 상기 제2 폴리 백투백 다이오드는, 메탈에 의해 전기적으로 연결될 수 있다.
일 실시예로, 상기 제1 폴리 백투백 다이오드를 구성하는 백투백 다이오드의 개수와 상기 제2 폴리 백투백 다이오드를 구성하는 백투백 다이오드의 개수는 상이할 수 있다.
본 발명의 다른 측면에 따르면, 양 단자 사이에 인가되는 전압을 클램핑하는 클램핑 다이오드가 제공된다. 클램핑 다이오드는, 단결정 실리콘으로 형성된 실리콘 백투백 다이오드, 일단은 제1 단자에 전기적으로 연결되고, 타단은 상기 실리콘 백투백 다이오드의 일단에 전기적으로 연결되며, 폴리 실리콘으로 형성된 제1 폴리 백투백 다이오드, 및 일단은 상기 실리콘 백투백 다이오드의 타단에 전기적으로 연결되고, 타단은제2 단자에 전기적으로 연결된 폴리 실리콘으로 형성된 제2 폴리 백투백 다이오드를 포함하되, 상기 실리콘 백투백 다이오드는, 상기 제1 폴리 백투백 다이오드와 상기 제2 폴리 백투백 다이오드 사이 하부에 형성될 수 있다.
일 실시예로, 상기 실리콘 백투백 다이오드는, 제2 도전형 링 및 상기 제2 도전형 링에 서로 이격되도록 형성된 제1 도전형 영역을 포함할 수 있다.
일 실시예로, 상기 제2 도전형 링은, 표준 FLR(Field limiting rings) 영역과 확장 FLR 영역을 포함하며, 상기 실리콘 백투백 다이오드는 상기 확장 FLR 영역에 형성될 수 있다.
일 실시예로, 상기 실리콘 백투백 다이오드는, 2개의 NPN 백투백 다이오드로 구성될 수 있다.
일 실시예로, 상기 제1 폴리 백투백 다이오드를 구성하는 NPN 백투백 다이오드의 개수와 상기 제2 폴리 백투백 다이오드를 구성하는 NPN 백투백 다이오드의 개수는 상이할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예에 따르면, 온도 변화에 관계없이 클램핑 다이오드의 클램핑 전압을 일정하게 유지할 수 있게 된다.
도 1은, 게이트-컬렉터 전압 VGC를 클램핑하기 위한 클램핑 다이오드를, 반도체의 확장 FLR 영역에 폴리 백투백 다이오드로 구현한 구조.
도 2는 본 발명의 일 실시예에 따른 클램핑 다이오드의 클램핑 전압을 일정하게 유지하는 종단 구조를 나타낸 단면도.
도 3은 본 발명의 다른 실시예에 따른 클램핑 다이오드의 클램핑 전압을 일정하게 유지하는 종단 구조를 나타낸 단면도.
도 4는 본 발명의 또 다른 실시예에 따른 클램핑 다이오드의 클램핑 전압을 일정하게 유지하는 종단 구조를 나타낸 단면도.
도 5는 본 발명의 일 실시예에 따른 클램핑 다이오드와 FLR 사이의 관계를 나타낸 단면도.
도 2는 본 발명의 일 실시예에 따른 클램핑 다이오드의 클램핑 전압을 일정하게 유지하는 종단 구조를 나타낸 단면도.
도 3은 본 발명의 다른 실시예에 따른 클램핑 다이오드의 클램핑 전압을 일정하게 유지하는 종단 구조를 나타낸 단면도.
도 4는 본 발명의 또 다른 실시예에 따른 클램핑 다이오드의 클램핑 전압을 일정하게 유지하는 종단 구조를 나타낸 단면도.
도 5는 본 발명의 일 실시예에 따른 클램핑 다이오드와 FLR 사이의 관계를 나타낸 단면도.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
층, 영역 또는 기판과 같은 요소가 다른 요소 "위(on)"에 존재하는 것으로 또는 "위로(onto)" 확장되는 것으로 기술되는 경우, 그 요소는 다른 요소의 직접 위에 있거나 직접 위로 확장될 수 있고, 또는 중간의 개입 요소가 존재할 수도 있다. 반면에, 하나의 요소가 다른 요소 "바로 위(directly on)"에 있거나 "바로 위로(directly onto)" 확장된다고 언급되는 경우, 다른 중간 요소들은 존재하지 않는다. 또한, 하나의 요소가 다른 요소에 "연결(connected)"되거나 "결합(coupled)"된다고 기술되는 경우, 그 요소는 다른 요소에 직접 연결되거나 직접 결합될 수 있고, 또는 중간의 개입 요소가 존재할 수도 있다. 반면에, 하나의 요소가 다른 요소에 "직접 연결(directly connected)"되거나 "직접 결합(directly coupled)"된다고 기술되는 경우에는 다른 중간 요소가 존재하지 않는다.
"아래의(below)" 또는 "위의(above)" 또는 "상부의(upper)" 또는 "하부의(lower)" 또는 "수평의(horizontal)" 또는 "측면의(lateral)" 또는 "수직의(vertical)"와 같은 상대적인 용어들은 여기에서 도면에 도시된 바와 같이 하나의 요소, 층 또는 영역의 다른 요소, 층 또는 영역에 대한 관계를 기술하는데 사용될 수 있다. 이들 용어들은 도면에 묘사된 방향(orientation)에 부가하여 장치의 다른 방향을 포괄하기 위한 의도를 갖는 것으로 이해되어야 한다.
본 발명은, 링 형태의 종단 구조, 예를 들어, FLR을 가지며 트랜지스터의 게이트-컬렉터(또는 소스) 또는 게이트-이미터(또는 드레인)간 클램핑 다이오드를 구비한 반도체에 적용 가능하지만, 설명의 중복을 피하기 위해서, 본 발명을 전력 반도체에 적용한 실시예를 중심으로 관련 도면들을 참조하여 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 클램핑 다이오드의 클램핑 전압을 일정하게 유지하는 종단 구조를 나타낸 단면도이다.
도 2를 참조하면, 반도체는 액티브 영역 및 액티브 영역을 둘러싼 주변 영역으로 구성된다. 액티브 영역과 주변 영역은, 공통적으로, 제2 도전형 기판(10), 제1 도전형 버퍼층(11) 및 제1 도전형 에피층(12)으로 구성된 반도체층에 형성된다. 종단 구조의 일 예인 전계 제한 링(Field limiting rings; 이하 FLR이라 함)은 주변 영역에 형성된 복수의 제2 도전형 링(13)을 포함한다. 복수의 제2 도전형 링(13)은, 제1 도전형 에피층(12)의 상면으로부터 내부를 향해 형성된다. 도 1에서 설명한 바와 같이, FLR은, 표준 FLR 영역 및 확장 FLR 영역을 포함한다. 확장 FLR 영역에서, 복수의 링 사이 이격 거리는 표준 FLR 영역에 위치한 링 사이 이격 거리와 실질적으로 동일하지만, 링의 폭은 상대적으로 크게 형성된다. 칩의 액티브 영역을 최대한 확보하기 위해서, 확장 FLR 영역은, 게이트 패드와 반도체 칩의 일면 사이에 위치한다.
트랜지스터의 제1 단자(예를 들어, 게이트)와 제2 단자(예를 들어, 컬렉터) 사이에 연결된 클램핑 다이오드(100)는, 하나 이상의 실리콘 백투백 다이오드 및 실리콘 백투백 다이오드의 양단에 각각 연결된 둘 이상의 폴리 백투백 다이오드로 구성된다.
실리콘 백투백 다이오드 PN1, PN2는 확장 FLR 영역에 위치한 제2 도전형 링(13) 중 하나 이상에 형성될 수 있다. 실리콘 백투백 다이오드 PN1, PN2는, 제2 도전형 링(13)의 상면으로부터 내부를 향해 형성되며 서로 이격된 두 개의 제1 도전형 영역(110, 120)에 의해 형성된 NPN 백투백 다이오드다. 즉, 실리콘 백투백 다이오드 PN1, PN2는, 폴리 실리콘에 비해 상대적으로 작은 누설 전류 특성 및 온도 상승시 항복 전압이 증가하는 애벌런치 항복(Avalanche breakdown) 특성을 가진 단결정 실리콘으로 형성된다. 한편, 제너 항복은, PN 접합중 농도가 낮은 영역의 값이 3E17 cm-3 이상인 경우에 발생하기 시작한다고 알려져 있다. 따라서, 제2 도전형 링(13) 및 제1 도전형 영역(110, 120)의 불순물 농도는, 제너 항복의 발생을 억제하기 위해서, 약 5E17 cm-3 이하일 수 있다.
애벌런치 항복은, PN 접합에 역전압이 인가시, 공핍층 내부에서 전자(또는 정공)이 전계에 의하여 가속되고, 가속된 전자가 격자와 충돌하여 또 다른 전자-정공 쌍을 지속적으로 생성시키는 현상이다. 온도가 증가할수록 격자의 진동이 증가하므로, 전계에 의하여 전자-정공 쌍을 생성시킬 만큼의 에너지를 얻기 전에 격자와 충돌하여 에너지를 잃을 확률이 증가한다. 따라서 온도가 증가할수록 더 높은 전계가 필요하게 되므로 항복 전압은 증가한다.
폴리 백투백 다이오드 Poly1, Poly2, Poly3은 확장 FLR 영역에 위치한 제2 도전형 링(13)의 상부에 형성될 수 있다. 폴리 백투백 다이오드 Poly1, Poly2, Poly3은, 절연층(15)에 의해 제2 도전형 링(13) 및 제1 도전형 에피층(12)으로부터 이격된다. 폴리 백투백 다이오드 Poly1, Poly2, Poly3는, 절연층 FOX 상부에 적층된 폴리 실리콘을 도핑하여 수평 방향으로 교번하게 형성된 제1 도전형 영역과 제2 도전형 영역에 의해 형성된 NPN 백투백 다이오드이다. 즉, 폴리 백투백 다이오드 Poly1, Poly2, Poly3은, 온도 상승시 항복 전압이 감소하는 제너 항복 특성을 가진 폴리 실리콘으로 형성된다.
제너 항복은, 고농도의 PN 접합에 역전압이 인가시, 에너지 갭이 줄어드는데, 이 줄어든 에너지 갭을 전자(또는 정공)이 통과(터널링)하는 현상이다. 온도가 증가할 경우 전자의 활성도가 증가하므로, 보다 쉽게 터널링이 발생하므로 온도가 항복 전압은 감소한다.
실리콘 백투백 다이오드 PN1와 폴리 백투백 다이오드 Poly1, Poly2는, 메탈 m11, m12에 의해 전기적으로 연결된다. 폴리 백투백 다이오드 Poly1의 일단은, 게이트 메탈 게이트에 전기적으로 연결되며, 타단은 메탈 m11에 전기적으로 연결된다. 메탈 m11은 폴리 백투백 다이오드 Poly1의 타단과 실리콘 백투백 다이오드 PN1의 제1 도전형 영역(110)을 전기적으로 연결한다. 메탈 m12는 폴리 백투백 다이오드 Poly2의 일단과 실리콘 백투백 다이오드 PN1의 제1 도전형 영역(120)을 전기적으로 연결한다. 유사하게, 실리콘 백투백 다이오드 PN2는, 메탈 m21과 m22에 의해, 폴리 백투백 다이오드 Poly2의 타단 및 폴리 백투백 다이오드 Poly2의 일단에 전기적으로 연결된다. 여기서, 메탈 m11, m12, m21, m22는, 예를 들어, 알루미늄 또는 알루미늄 합금일 수 있다.
폴리 백투백 다이오드 Poly3의 타단은, 컬렉터 메탈(16)에 의해 채널 스토퍼 C/S(14)에 전기적으로 연결된다. 채널 스토퍼 C/S(14)의 전위는 컬렉터의 전위와 실질적으로 동일하다. 따라서, 직렬로 배치된, 두 개의 실리콘 백투백 다이오드 PN1, PN2 및 3개의 폴리 백투백 다이오드 Poly1, Poly2, Poly3로 구성된 클램핑 다이오드(100)는, 트랜지스터의 게이트와 컬렉터에 각각 연결될 수 있다.
클램핑 다이오드(100)의 누설 전류는, 폴리 백투백 다이오드 Poly1, Poly2, Poly3 사이에 배치된 실리콘 백투백 다이오드 PN1, PN2에 의해 감소할 수 있다. 상술한 바와 같이, 단결정 실리콘은, 누설 전류가 상대적으로 작다. 반면, 폴리 실리콘은 다결정 구조로, 결정 경계로 흐르는 전류로 인해서, 누설 전류가 상대적으로 크다. 폴리 백투백 다이오드와 실리콘 백투백 다이오드를 직렬로 연결한 클램핑 다이오드에서는, 실리콘 백투백 다이오드가 누설 전류가 흐르는 전류 경로의 일부를 구성한다. 따라서 누설 전류의 양은, 실리콘 백투백 다이오드에 의해 제한될 수 있으며, 이로 인해, 폴리 백투백 다이오드로만 구성된 클램핑 다이오드에 비해, 상대적으로 작은 누설 전류가 발생한다.
이하에서, 클램핑 다이오드(100)의 클램핑 전압이 실질적으로 일정하게 유지되는 원리를 설명한다.
상술한 바와 같이, 온도 상승시, 폴리 백투백 다이오드에서는 제너 항복이 발생하며, 실리콘 백투백 다이오드에서는 애벌런치 항복이 발생한다. 이로 인해, 폴리 백투백 다이오드의 양단 전압은 감소하며, 그 결과 온도 변화에 따라 복수의 폴리 백투백 다이오드로만 구성된 클램핑 다이오드의 클램핑 전압이 크게 변동하게 된다. 이에 반해, 폴리 백투백 다이오드 사이에 실리콘 백투백 다이오드를 직렬 연결한 클램핑 다이오드(100)에서는, 실리콘 백투백 다이오드의 양단 전압 상승으로 인해, 폴리 백투백 다이오드의 전압 감소가 일정 부분 상쇄되어, 그 결과 온도 변화에 따른 클램핑 다이오드(100)의 클램핑 전압의 변동량이 작아지게 된다. 특히, 실리콘 백투백 다이오드가 주변 영역의 종단 구조를 활용하여 형성되므로, 칩 면적 손실이 거의 발생하지 않는다. 또한, 실리콘 백투백 다이오드의 누설 전류가, 폴리 백투백 다이오드보다 상대적으로 작기 때문에, 클램핑 다이오드(100)의 누설 전류가 전체적으로 감소하게 된다.
도 3은 본 발명의 다른 실시예에 따른 클램핑 다이오드의 클램핑 전압을 일정하게 유지하는 종단 구조를 나타낸 단면도이다. 도 2와 동일한 설명을 생략하고 차이점을 중심으로 설명한다.
도 3을 참조하면, 실리콘 백투백 다이오드 PN3은 확장 FLR 영역에 위치한 제2 도전형 링(13) 중 하나 이상에 형성될 수 있다. 실리콘 백투백 다이오드 PN3의 제1 도전형 영역(110)은, 메탈 m11에 의해 폴리 백투백 다이오드 Poly1의 타단에 전기적으로 연결되며, 실리콘 백투백 다이오드 PN3의 제1 도전형 영역(120)은 메탈 m12에 의해 폴리 백투백 다이오드 Poly2의 일단에 전기적으로 연결된다.
실리콘 백투백 다이오드 PN3은, NPNPN 배열된 다이오드에 의해, 2개 NPN 백투백 다이오드로 구성된다. 도 3에 예시된 구조에서, 제1 도전형 영역(120, 122)과 제2 도전형 영역(121)이 메탈 m12 하부에 수직 방향으로 교번하게 형성될 수 있다. 제1 도전형 웰(122)은, 제1 도전형 영역(110)에 비해 상대적으로 깊게 제2 도전형 링(13)의 내부에 형성되며, 제1 도전형 영역(110)과 제1 도전형 웰(122)은 서로 이격된다. 제2 도전형 웰(121)은, 제1 도전형 웰(122)의 내부에 형성된다. 제1 도전형 영역(120)은, 제2 도전형 웰(121)의 내부에 형성된다. 여기서, 제2 도전형 링(13), 제1 도전형 영역(110, 120), 제2 도전형 웰(121) 및 제1 도전형 웰(122)의 불순물 농도는, 약 5E17 cm-3 이하일 수 있다.
도 2에 예시된 구조와 비교할 때, 실리콘 백투백 다이오드 PN3의 애벌런치 항복 특성이 강화된다. 도 2에 예시된 구조에서는, 1개의 NPN 백투백 다이오드가 형성되는 반면, 실리콘 백투백 다이오드 PN3는 2개의 NPN 백투백 다이오드를 가진다. 따라서, 온도 상승시 a개의 폴리 백투백 다이오드에 의한 전압의 감소가, 2개의 NPN 백투백 다이오드의 전압 상승에 의해 더 많이 상쇄될 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 클램핑 다이오드의 클램핑 전압을 일정하게 유지하는 종단 구조를 나타낸 단면도이다. 도 2와 동일한 설명을 생략하고 차이점을 중심으로 설명한다.
도 4를 참조하면, 실리콘 백투백 다이오드 PN4는 확장 FLR 영역에 위치한 제2 도전형 링(13) 중 하나 이상에 형성될 수 있다. 실리콘 백투백 다이오드 PN4의 일단은, 메탈 m11에 의해 폴리 백투백 다이오드 Poly1의 타단에 전기적으로 연결되며, 실리콘 백투백 다이오드 PN3의 타단은 메탈 m12에 의해 폴리 백투백 다이오드 Poly2의 일단에 전기적으로 연결된다.
실리콘 백투백 다이오드 PN4는, NPNPNPN 배열된 다이오드에 의해, 3개 NPN 백투백 다이오드로 구성된다. 도 4에 예시된 구조에서, 제1 도전형 영역(110, 120), 2개의 제2 도전형 웰(111, 121) 및 2개의 제1 도전형 웰(112, 122)이, 형성될 수 있다. 제1 도전형 웰(112, 122)은, 제1 도전형 영역(110, 120)에 비해 상대적으로 깊게 제2 도전형 링(13)에 각각 형성된다. 제1 도전형 웰(112)과 제1 도전형 웰(122)은 서로 이격된다. 제2 도전형 웰(111, 121)은, 제1 도전형 웰(112, 122)의 내부에 각각 형성된다. 제1 도전형 영역(110, 120)은, 제2 도전형 웰(111, 121)의 내부에 각각 형성된다. 여기서, 제2 도전형 링(13), 제1 도전형 영역(110, 120), 제2 도전형 웰(111, 121) 및 제1 도전형 웰(112, 122)의 불순물 농도는, 약 5E17 cm-3 이하일 수 있다.
도 2에 예시된 구조에서는, 1개의 NPN 백투백 다이오드가 형성되는 반면, 실리콘 백투백 다이오드 PN4는 3개의 NPN 백투백 다이오드를 가진다. 따라서, 온도 상승시 a개의 폴리 백투백 다이오드에 의한 전압의 감소가, 3개의 NPN 백투백 다이오드의 전압 상승에 의해 더 많이 상쇄될 수 있다.
도 5는 본 발명의 일 실시예에 따른 클램핑 다이오드와 FLR 사이의 관계를 나타낸 단면도이다.
폴리 백투백 다이오드 Poly1, Poly2, Poly3에서, NPN 백투백 다이오드의 개수는, 제2 도전형 링(13)사이에 인가되는 전압 차이에 따라 상이할 수 있다. 즉, 제2 도전형 링(13)사이에 인가되는 전압 차이에 따라 백투백 다이오드의 수를 조정하여, 상대적으로 안정적인 항복 전압 특성이 확보될 수 있다.
도 6을 참조하면, 에미터와 첫 번째 제2 도전형 링(13a) 사이의 전압차이는 V0-V1이며, 첫 번째 제2 도전형 링(13a)과 두 번째 제2 도전형 링(13b) 사이의 전압 차이는 V1-V2이다. 여기서, 제1 도전형 에피층(12)에 표시된 점선은, 클램핑 다이오드가 없는 경우 FLR에 의하여 항복 전압 상태에서의 공핍층을 나타내며, V0 내지 V4는, 항복 상태에서 각 FLR에 걸리는 전압을 나타낸다. 따라서 에미터와 첫 번째 제2 도전형 링(13a) 사이에 배치된 폴리 백투백 다이오드 Poly1의 양단 전압을 V0-V1 보다 작게 설계함으로써, 클램핑 전압을 폴리 백투백 다이오드 Poly1 쪽으로 보다 안정적으로 유도하여 온도 변화에 의한 항복 전압의 변화를 최소화할 수 있다. 상세하게, 회로적으로 보면, 첫 번째 제2 도전형 링(13a)과 폴리 백투백 다이오드 Poly1는 병렬로 연결된다. 따라서, 에미터와 첫 번째 제2 도전형 링(13a) 사이의 전압 V0-V1보다 낮은 전압이 폴리 백투백 다이오드 Poly1의 양단에 걸리도록 하여, 첫 번째 제2 도전형 링(13a)에서는 항복현상이 발생되지 않도록 한다.
예를 들어, 폴리 백투백 다이오드 1개의 항복 전압은 약 7V로 알려져 있다. 따라서, V0-V1이 10V 이고, V1-V2가 17V라면, 폴리 백투백 다이오드 Poly1은 1개의 NPN 백투백 다이오드로, 폴리 백투백 다이오드 Poly2는 2개의 NPN 백투백 다이오드로 설계하면, 폴리 백투백 다이오드 Poly1, Poly2는 항복 전압에 각각 도달하여 안정적으로 클램핑한다. 이로 인해, 제2 도전형 링(13a, 13b)에 걸린 전압은 증가하지 않으므로, FLR 구조에서의 항복전압의 증가가 억제될 수 있다.
상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10 : 제2 도전형 기판 11 : 제1 도전형 버퍼층
12 : 제1 도전형 에피층 13, 13a, 13b : 제2 도전형 링
14: 채널 스토퍼 15: 절연층
16 : 컬렉터 메탈 100 : 클램핑 다이오드
110, 120: 제1 도전형 영역 111, 121 : 제2 도전형 웰
112, 122: 제1 도전형 웰
12 : 제1 도전형 에피층 13, 13a, 13b : 제2 도전형 링
14: 채널 스토퍼 15: 절연층
16 : 컬렉터 메탈 100 : 클램핑 다이오드
110, 120: 제1 도전형 영역 111, 121 : 제2 도전형 웰
112, 122: 제1 도전형 웰
Claims (13)
- 단결정 실리콘으로 형성된 제1 도전형 반도체층;
상기 제1 도전형 반도체층에 형성된 제2 도전형 링;
상기 제2 도전형 링에 서로 이격되어 형성된 복수의 제1 도전형 영역;
상기 제1 도전형 반도체층의 상부에 수평 방향으로 교번하게 배치된 제1 도전형 폴리 실리콘과 제2 도전형 폴리 실리콘으로 형성되며, 일단이 상기 복수의 제1 도전형 영역 중 하나에 전기적으로 연결된 제1 폴리 백투백 다이오드; 및
상기 제1 도전형 에피층의 상부에 수평 방향으로 교번하게 배치된 제1 도전형 폴리 실리콘과 제2 도전형 폴리 실리콘으로 형성되며, 일단은 상기 복수의 제1 도전형 영역 중 나머지에 전기적으로 연결된 제2 폴리 백투백 다이오드를 포함하되,
상기 제2 도전형 링 및 상기 복수의 제1 도전형 영역은 실리콘 백투백 다이오드를 형성하는, 클램핑 다이오드의 클램핑 전압을 일정하게 유지하는 종단 구조. - 제1항에 있어서, 상기 제2 도전형 링은, 표준 FLR(Field limiting rings) 영역과 확장 FLR 영역을 포함하며,
상기 실리콘 백투백 다이오드는 상기 확장 FLR 영역에 형성되는, 클램핑 다이오드의 클램핑 전압을 일정하게 유지하는 종단 구조. - 제2항에 있어서, 상기 제2 도전형 링은 복수로 형성되며,
상기 실리콘 백투백 다이오드는, 복수의 상기 제2 도전형 링 중 하나의 제2 도전형 링에 형성되는, 클램핑 다이오드의 클램핑 전압을 일정하게 유지하는 종단 구조. - 제1항에 있어서, 상기 실리콘 백투백 다이오드는, 제너 항복이 발생하지 않도록 도핑되는, 클램핑 다이오드의 클램핑 전압을 일정하게 유지하는 종단 구조.
- 제1항에 있어서, 상기 실리콘 백투백 다이오드는,
상기 제2 도전형 링에 형성된 제1 도전형 웰; 및
상기 제1 도전형 웰에 형성된 제2 도전형 웰을 포함하며,
상기 복수의 제1 도전형 영역 중 하나는 상기 제2 도전형 웰에 형성되며, 나머지는 상기 제2 도전형 링에 형성되는, 클램핑 다이오드의 클램핑 전압을 일정하게 유지하는 종단 구조. - 제1항에 있어서, 상기 실리콘 백투백 다이오드는,
상기 제2 도전형 링에 형성된 2개의 제1 도전형 웰; 및
상기 2개의 제1 도전형 웰에 각각 형성된 2개의 제2 도전형 웰을 포함하며,
상기 복수의 제1 도전형 영역 중 하나는 상기 2개의 제2 도전형 웰 중 하나에 형성되며, 나머지는 상기 2개의 제2 도전형 웰 중 나머지에 형성되는, 클램핑 다이오드의 클램핑 전압을 일정하게 유지하는 종단 구조. - 제1항에 있어서,
상기 실리콘 백투백 다이오드와 상기 제1 폴리 백투백 다이오드 및 상기 제2 폴리 백투백 다이오드는, 메탈에 의해 전기적으로 연결되는, 클램핑 다이오드의 클램핑 전압을 일정하게 유지하는 종단 구조. - 제1항에 있어서, 상기 제1 폴리 백투백 다이오드를 구성하는 백투백 다이오드의 개수와 상기 제2 폴리 백투백 다이오드를 구성하는 백투백 다이오드의 개수는 상이한, 클램핑 다이오드의 클램핑 전압을 일정하게 유지하는 종단 구조.
- 양 단자 사이에 인가되는 전압을 클램핑하는 클램핑 다이오드에 있어서,
단결정 실리콘으로 형성된 실리콘 백투백 다이오드;
일단은 제1 단자에 전기적으로 연결되고, 타단은 상기 실리콘 백투백 다이오드의 일단에 전기적으로 연결되며, 폴리 실리콘으로 형성된 제1 폴리 백투백 다이오드; 및
일단은 상기 실리콘 백투백 다이오드의 타단에 전기적으로 연결되고, 타단은제2 단자에 전기적으로 연결된 폴리 실리콘으로 형성된 제2 폴리 백투백 다이오드를 포함하되,
상기 실리콘 백투백 다이오드는, 상기 제1 폴리 백투백 다이오드와 상기 제2 폴리 백투백 다이오드 사이 하부에 형성되는, 클램핑 다이오드. - 제9항에 있어서, 상기 실리콘 백투백 다이오드는,
제2 도전형 링; 및
상기 제2 도전형 링에 서로 이격되도록 형성된 제1 도전형 영역을 포함하는, 클램핑 다이오드. - 제10항에 있어서, 상기 제2 도전형 링은, 표준 FLR(Field limiting rings) 영역과 확장 FLR 영역을 포함하며,
상기 실리콘 백투백 다이오드는 상기 확장 FLR 영역에 형성되는, 클램핑 다이오드. - 제9항에 있어서,
상기 실리콘 백투백 다이오드는, 2개의 NPN 백투백 다이오드로 구성된, 클램핑 다이오드. - 제9항에 있어서,
상기 제1 폴리 백투백 다이오드를 구성하는 NPN 백투백 다이오드의 개수와 상기 제2 폴리 백투백 다이오드를 구성하는 NPN 백투백 다이오드의 개수는 상이한, 클램핑 다이오드.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200180590A KR102363450B1 (ko) | 2020-12-22 | 2020-12-22 | 클램핑 다이오드 및 클램핑 전압을 일정하게 유지하는 종단 구조 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200180590A KR102363450B1 (ko) | 2020-12-22 | 2020-12-22 | 클램핑 다이오드 및 클램핑 전압을 일정하게 유지하는 종단 구조 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR102363450B1 true KR102363450B1 (ko) | 2022-02-15 |
Family
ID=80325345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200180590A KR102363450B1 (ko) | 2020-12-22 | 2020-12-22 | 클램핑 다이오드 및 클램핑 전압을 일정하게 유지하는 종단 구조 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102363450B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001217420A (ja) * | 2000-02-01 | 2001-08-10 | Mitsubishi Electric Corp | 半導体装置 |
| JP2004519862A (ja) * | 2001-03-23 | 2004-07-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電界効果トランジスタの構造体及び製造方法 |
| KR101570483B1 (ko) | 2014-07-30 | 2015-11-20 | 파워큐브세미(주) | 과도전압 보호용 다이오드 소자를 내장하는 전력 반도체 장치 및 그 제조방법 |
-
2020
- 2020-12-22 KR KR1020200180590A patent/KR102363450B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001217420A (ja) * | 2000-02-01 | 2001-08-10 | Mitsubishi Electric Corp | 半導体装置 |
| JP2004519862A (ja) * | 2001-03-23 | 2004-07-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電界効果トランジスタの構造体及び製造方法 |
| KR101570483B1 (ko) | 2014-07-30 | 2015-11-20 | 파워큐브세미(주) | 과도전압 보호용 다이오드 소자를 내장하는 전력 반도체 장치 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101517727B (zh) | 使用双极晶体管基极撷取的对称阻隔的瞬态电压抑制器 | |
| JP5787853B2 (ja) | 電力用半導体装置 | |
| US9570630B2 (en) | Schottky diode structure | |
| JP5517688B2 (ja) | 半導体装置 | |
| JP6649183B2 (ja) | 半導体装置 | |
| US8946817B2 (en) | Semiconductor device with compensation regions | |
| CN109524458B (zh) | 半导体装置 | |
| JP2013182905A (ja) | 半導体装置 | |
| JP2014187200A (ja) | 半導体装置の製造方法 | |
| KR102363450B1 (ko) | 클램핑 다이오드 및 클램핑 전압을 일정하게 유지하는 종단 구조 | |
| JP6588774B2 (ja) | 半導体装置 | |
| JP2018181955A (ja) | 半導体装置 | |
| US7253474B2 (en) | Quasi-vertical semiconductor component | |
| JP2019145646A (ja) | 半導体装置 | |
| JPWO2019220940A1 (ja) | 半導体装置 | |
| JP2016058645A (ja) | 半導体装置 | |
| CN109075211B (zh) | 半导体装置 | |
| TWI716994B (zh) | 低觸發電壓靜電放電防護元件 | |
| JP2017157673A (ja) | 半導体装置 | |
| JP6224291B1 (ja) | 半導体装置 | |
| JP2005108980A (ja) | 半導体装置 | |
| JP2013207047A (ja) | 半導体装置 | |
| JP4506424B2 (ja) | 保護回路 | |
| JP2020074426A (ja) | 半導体装置 | |
| KR20220028679A (ko) | 수퍼 정션 반도체 장치 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |