KR102327000B1 - 발광 장치 및 발광 장치의 제조 방법 - Google Patents

발광 장치 및 발광 장치의 제조 방법 Download PDF

Info

Publication number
KR102327000B1
KR102327000B1 KR1020207026060A KR20207026060A KR102327000B1 KR 102327000 B1 KR102327000 B1 KR 102327000B1 KR 1020207026060 A KR1020207026060 A KR 1020207026060A KR 20207026060 A KR20207026060 A KR 20207026060A KR 102327000 B1 KR102327000 B1 KR 102327000B1
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
emitting element
mounting region
emitting device
Prior art date
Application number
KR1020207026060A
Other languages
English (en)
Other versions
KR20200108117A (ko
Inventor
히데츠구 나미키
게이지 혼죠
야스유키 히구치
Original Assignee
데쿠세리아루즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데쿠세리아루즈 가부시키가이샤 filed Critical 데쿠세리아루즈 가부시키가이샤
Publication of KR20200108117A publication Critical patent/KR20200108117A/ko
Application granted granted Critical
Publication of KR102327000B1 publication Critical patent/KR102327000B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 발광 소자의 접속 불량을 억제하고, 우수한 도통성을 얻을 수 있는 발광 장치 및 발광 장치의 제조 방법을 제공한다. 기판은, 제1 발광 소자(11)가 실장되는 제1 실장 영역(31)과, 제2 발광 소자(12)가 실장되는 제2 실장 영역(32)과, 제1 발광 소자(11) 및 제2 발광 소자(12)의 한쪽의 전극이 접속되는 제1 전극(21)과, 제1 실장 영역(31)에 형성되며 제1 발광 소자(11)의 다른쪽의 전극이 접속되는 제2 전극(22)과, 제2 실장 영역(32)에 형성되며 제2 발광 소자(12)의 다른쪽의 전극이 접속되는 제3 전극(23)을 갖는다. 제1 전극(21)에는, 제1 실장 영역(31)과 제2 실장 영역(32) 사이에 홈(33)이 형성되어 있다.

Description

발광 장치 및 발광 장치의 제조 방법{LIGHT-EMITTING DEVICE AND METHOD FOR MANUFACTURING LIGHT-EMITTING DEVICE}
본 기술은, LED(Light Emitting Diode) 등의 복수의 발광 소자가 실장된 발광 장치 및 발광 장치의 제조 방법에 관한 것이다. 본 출원은, 일본에서 2016년 5월 31일에 출원된 일본 특허 출원 번호 특원2016-108262를 기초로 하여 우선권을 주장하는 것이며, 이 출원은 참조됨으로써 본 출원에 원용된다.
종래, 와이어 본드로 행해지고 있었던 발광 소자와 기판의 전기적 접합(예를 들어, 특허문헌 1 참조)은 접속 불량의 발생 빈도가 높기 때문에, 접착제 성분에 도전 입자를 분산시킨 이방성 도전 접착 페이스트(ACP: Anisortropic Conductive Paste)가 제안되어 있다(예를 들어, 특허문헌 2 내지 5 참조.). 예를 들어, 특허문헌 5에는 광 반사성 절연 입자를 함유하는 이방성 도전 접착제를 사용함으로써, 발광 효율을 향상시키는 것이 기재되어 있다.
일본 특허 공개 평04-225327호 공보 일본 특허 공개 제2005-120357호 공보 일본 특허 공개 평05-152464호 공보 일본 특허 공개 제2003-026763호 공보 일본 특허 공개 제2011-057917호 공보
그러나, 제1 발광 소자와 제2 발광 소자를 근접시켜 순차 실장하는 경우, 제1 발광 소자의 실장에서 사용한 이방성 도전 페이스트가 제2 발광 소자의 실장 영역에 비어져 나와 경화되어버려, 제2 발광 소자의 접속 불량이 발생하는 경우가 있었다.
도 6은, 종래의 발광 장치의 제조 방법을 모식적으로 도시하는 단면도이다. 도 6의 (A)에 도시한 바와 같이, 기판은 제1 발광 소자(211)가 실장되는 제1 실장 영역(231)과, 제2 발광 소자(212)가 실장되는 제2 실장 영역(232)을 갖고 있다. 또한, 기판은, 제1 발광 소자(211) 및 제2 발광 소자(212)의 한쪽의 전극이 접속되는 제1 전극(221)과, 제1 실장 영역(231)에 형성되며 제1 발광 소자(211)의 다른쪽의 전극이 접속되는 제2 전극(222)과, 제2 실장 영역(232)에 형성되며 제2 발광 소자(212)의 다른쪽의 전극이 접속되는 제3 전극(223)을 갖는다.
도 6의 (B) 및 도 6의 (C)에 도시한 바와 같이 제1 이방성 도전 페이스트(241)를 제1 실장 영역(231)에 도포하고, 제1 발광 소자(211)를 실장시켰을 때, 제1 이방성 도전 페이스트(241)가 제2 실장 영역(232)까지 비어져 나와 경화된다. 이 때문에, 도 6의 (D) 및 도 6의 (E)에 도시한 바와 같이 제2 이방성 도전 페이스트(242)를 제2 실장 영역(232)에 도포하고, 제2 발광 소자(212)를 실장시키면, 제1 이방성 도전 페이스트(241)가 비어져 나온 경화물 상에 탑재되게 되어, 접속 불량이 발생하였다.
본 기술은, 상술한 종래 기술에 있어서의 과제를 해결하는 것이며, 발광 소자의 접속 불량을 억제하고, 우수한 도통성을 얻을 수 있는 발광 장치 및 발광 장치의 제조 방법을 제공한다.
상술한 과제를 해결하기 위해, 본 기술에 관한 발광 장치는, 한쪽의 면에 한 쌍의 전극을 갖는 제1 발광 소자 및 제2 발광 소자와, 상기 제1 발광 소자가 실장되는 제1 실장 영역과, 상기 제2 발광 소자가 실장되는 제2 실장 영역과, 상기 제1 실장 영역과 상기 제2 실장 영역 사이에 홈이 형성되며, 상기 제1 발광 소자 및 상기 제2 발광 소자의 한쪽의 전극이 접속되는 제1 전극과, 상기 제1 실장 영역에 형성되며 상기 제1 발광 소자의 다른쪽의 전극이 접속되는 제2 전극과, 상기 제2 실장 영역에 형성되며 상기 제2 발광 소자의 다른쪽의 전극이 접속되는 제3 전극을 갖는 기판과, 상기 제1 발광 소자를 상기 제1 전극 및 상기 제2 전극에 접속시키는 제1 이방성 도전막과, 상기 제2 발광 소자를 상기 제1 전극 및 상기 제3 전극에 접속시키는 제2 이방성 도전막을 구비한다.
또한, 본 기술에 관한 발광 장치의 제조 방법은, 한쪽의 면에 한 쌍의 전극을 갖는 제1 발광 소자 및 제2 발광 소자와, 상기 제1 발광 소자가 실장되는 제1 실장 영역과, 상기 제2 발광 소자가 실장되는 제2 실장 영역과, 상기 제1 실장 영역과 상기 제2 실장 영역 사이에 홈이 형성되며, 상기 제1 발광 소자 및 상기 제2 발광 소자의 한쪽의 전극이 접속되는 제1 전극과, 상기 제1 실장 영역에 형성되며 상기 제1 발광 소자의 다른쪽의 전극이 접속되는 제2 전극과, 상기 제2 실장 영역에 형성되며 상기 제2 발광 소자의 다른쪽의 전극이 접속되는 제3 전극을 갖는 기판을 준비하는 준비 공정과, 상기 제1 발광 소자를 제1 이방성 도전 페이스트를 사용하여 상기 기판의 제1 실장 영역에 실장하는 제1 실장 공정과, 상기 제2 발광 소자를 제2 이방성 도전 페이스트를 사용하여 상기 기판의 제2 실장 영역에 실장하는 제2 실장 공정을 갖는다.
본 기술에 의하면, 제1 발광 소자가 실장되는 제1 실장 영역과, 제2 발광 소자가 실장되는 제2 실장 영역 사이의 전극에 홈이 형성되어 있기 때문에, 발광 소자의 접속 불량을 억제하고, 우수한 도통성을 얻을 수 있다.
도 1은, 본 실시 형태에 관한 발광 장치의 일례를 모식적으로 도시하는 단면도이다.
도 2는, 본 실시 형태에 관한 발광 장치의 일례를 모식적으로 도시하는 상면도이다.
도 3은, 청색 발광 소자의 구성예를 모식적으로 도시하는 단면도이다.
도 4는, 기판의 일례를 모식적으로 도시하는 상면도이다.
도 5는, 본 실시 형태에 관한 발광 장치의 제조 방법을 모식적으로 도시하는 단면도이며, 도 5의 (A)는 기판을 준비하는 준비 공정을 도시하는 단면도이고, 도 5의 (B)는 제1 이방성 도전 페이스트를 도포하는 제1 도포 공정을 도시하는 단면도이고, 도 5의 (C)는 제1 발광 소자를 접속하는 제1 접속 공정을 도시하는 단면도이고, 도 5의 (D)는 제2 이방성 도전 페이스트를 도포하는 제2 도포 공정을 도시하는 단면도이고, 도 5의 (E)는 제2 발광 소자를 접속하는 제2 접속 공정을 도시하는 단면도이다.
도 6은, 종래의 발광 장치의 제조 방법을 모식적으로 도시하는 단면도이며, 도 6의 (A)는 기판을 준비하는 준비 공정을 도시하는 단면도이고, 도 6의 (B)는 제1 이방성 도전 페이스트를 도포하는 제1 도포 공정을 도시하는 단면도이고, 도 6의 (C)는 제1 발광 소자를 접속하는 제1 접속 공정을 도시하는 단면도이고, 도 6의 (D)는 제2 이방성 도전 페이스트를 도포하는 제2 도포 공정을 도시하는 단면도이고, 도 6의 (E)는 제2 발광 소자를 접속하는 제2 접속 공정을 도시하는 단면도이다.
이하, 본 기술의 실시 형태에 대하여, 도면을 참조하면서 하기 순서로 상세하게 설명한다.
1. 발광 장치
2. 발광 장치의 제조 방법
3. 실시예
<1. 발광 장치>
본 실시 형태에 관한 발광 장치는, 한쪽의 면에 한 쌍의 전극을 갖는 제1 발광 소자 및 제2 발광 소자와, 제1 발광 소자가 실장되는 제1 실장 영역과, 제2 발광 소자가 실장되는 제2 실장 영역과, 제1 실장 영역과 제2 실장 영역 사이에 홈이 형성되며, 제1 발광 소자 및 제2 발광 소자의 한쪽의 전극이 접속되는 제1 전극과, 제1 실장 영역에 형성되며 제1 발광 소자의 다른쪽의 전극이 접속되는 제2 전극과, 제2 실장 영역에 형성되며 제2 발광 소자의 다른쪽의 전극이 접속되는 제3 전극을 갖는 기판과, 제1 발광 소자를 제1 전극 및 제2 전극에 접속시키는 제1 이방성 도전막과, 제2 발광 소자를 제1 전극 및 제3 전극에 접속시키는 제2 이방성 도전막을 구비하는 것이다.
도 1은, 본 실시 형태에 관한 발광 장치의 일례를 모식적으로 도시하는 단면도이며, 도 2는, 본 실시 형태에 관한 발광 장치의 일례를 모식적으로 도시하는 상면도이다.
제1 발광 소자(11) 및 제2 발광 소자(12)는, 한쪽의 면에 한 쌍의 전극을 갖고, 예를 들어 p측의 제1 도전형 전극과 예를 들어 n측의 제2 도전형 전극이 동일측에 배치된 수평 구조를 갖는 소위 플립 칩형의 LED(Light Emitting Diode) 칩이다. 제1 발광 소자(11) 및 제2 발광 소자(12)는 크기가 동일한 것이어도 상이한 것이어도 되고, 예를 들어 청색 발광 소자, 적색 발광 소자 등 종류가 상이한 것이어도 된다. 청색 발광 소자, 적색 발광 소자 등 종류가 상이한 발광 소자를 근접시켜 실장시킴으로써, 혼색에 의한 색을 재현할 수 있다.
도 3은, 청색 발광 소자의 구성예를 모식적으로 도시하는 단면도이다. 청색 발광 소자는, 예를 들어 n-GaN을 포함하는 제1 도전형 클래드층(111)과, 예를 들어 InxAlyGa1-x-yN층을 포함하는 활성층(112)과, 예를 들어 p-GaN을 포함하는 제2 도전형 클래드층(113)을 구비하며, 소위 더블 헤테로 구조를 갖는다. 또한, 패시베이션층(114)에 의해 제1 도전형 클래드층(111)의 일부에 형성된 제1 도전형 전극(111a)과, 제2 도전형 클래드층(113)의 일부에 형성된 제2 도전형 전극(113a)을 구비한다. 제1 도전형 전극(111a)과 제2 도전형 전극(113a) 사이에 전압이 인가되면, 활성층(112)에 캐리어가 집중되고, 재결합함으로써 발광이 발생한다.
도 4는, 기판의 일례를 모식적으로 도시하는 상면도이다. 도 1 및 도 4에 도시한 바와 같이, 기판은 제1 발광 소자(11)가 실장되는 제1 실장 영역(31)과, 제2 발광 소자(12)가 실장되는 제2 실장 영역(32)을 갖고 있다. 또한, 기판은 제1 발광 소자(11) 및 제2 발광 소자(12)의 한쪽의 전극이 접속되는 제1 전극(21)과, 제1 실장 영역(31)에 형성되며 제1 발광 소자(11)의 다른쪽의 전극이 접속되는 제2 전극(22)과, 제2 실장 영역(32)에 형성되며 제2 발광 소자(12)의 다른쪽의 전극이 접속되는 제3 전극(23)을 갖는다.
제1 전극(21), 제2 전극(22) 및 제3 전극(23)은, 기재(20) 상에 형성된 도체 패턴이며, 제1 발광 소자(11) 및 제2 발광 소자(12)가 접속된다. 기재(20)로서는 세라믹, 유리 등, 내열성이 높은 것을 사용하는 것이 바람직하다. 또한, 도체 패턴으로서는, Cu박 등의 도체박을 패터닝하여 사용하는 것이 바람직하다. 도체 패턴의 형성 방법으로서는, 예를 들어 도체층 상에 마스크를 형성하고, 도체층 중 마스크의 비형성 영역을 에칭에 의해 제거함으로써 도체 패턴을 형성할 수 있다.
도 1 및 도 4에 도시한 바와 같이, 제1 전극(21)에는 제1 실장 영역(31)과 제2 실장 영역(32) 사이에 홈(33)이 형성되어 있다. 홈(33)의 폭 및 깊이는, 제1 이방성 도전 페이스트(51)의 도포시나 제1 발광 소자(11)의 압착시에, 제1 실장 영역(31)으로부터 비어져 나오는 제1 이방성 도전 페이스트(51)의 양에 기초하여 설정할 수 있다. 홈(33)의 구체적인 폭으로서는 10 내지 100㎛인 것이 바람직하고, 20 내지 80㎛인 것이 보다 바람직하다. 또한, 홈(33)의 구체적인 깊이로서는 1 내지 30㎛인 것이 바람직하고, 5 내지 20㎛인 것이 보다 바람직하다.
또한, 제1 전극(21)에 형성된 홈(33)의 길이는, 제1 실장 영역(31) 및 제2 실장 영역(32)이 직사각형 영역인 경우, 제2 실장 영역(32)에 인접하는 제1 실장 영역(31)의 변의 길이 이상인 것이 바람직하다. 이에 의해, 제1 이방성 도전 페이스트의 도포시나 제1 발광 소자(11)의 압착시에 이방성 도전 페이스트가 홈(33)에 고여, 이방성 도전 페이스트가 제2 실장 영역(32)으로 비어져 나오는 것을 방지할 수 있다.
또한, 제1 전극(21)의 홈(33)은, 도 1 및 도 4에 도시한 바와 같은 구성으로 한정되는 것은 아니며, 예를 들어 홈의 저부에 도체층이 설치되어 있어도 된다. 이에 의해, 제1 발광 소자(11)와 제2 발광 소자(12) 사이의 도통성이 향상됨과 함께, 도전층 표면의 반사에 의해 광 취출 효율을 향상시킬 수 있다.
제1 이방성 도전막(41)은, 제1 발광 소자(11)를 제1 전극(21) 및 제2 전극(22)에 접속시키고, 제2 이방성 도전막(42)은, 제2 발광 소자(12)를 제1 전극(21) 및 제3 전극(23)에 접속시킨다. 제1 이방성 도전막(41) 및 제2 이방성 도전막(42)은, 후술하는 이방성 도전 페이스트가 경화된 것이며, 발광 소자의 단자(전극(111a, 213a))와 기판의 단자(제1 전극(21), 제2 전극(22), 제3 전극(23)) 사이에 도전성 입자가 포착됨으로써, 발광 소자와 기판을 이방성 도전 접속시킨다.
또한, 제1 이방성 도전막(41)은 광 반사성 절연 입자를 함유하고, 제1 전극(21)에 형성된 홈(33)의 적어도 일부에 충전되어 있는 것이 바람직하다. 이에 의해, 홈(33)에 충전된 광 반사성 절연 입자가 반사되기 때문에, 광 취출 효율을 향상시킬 수 있다.
본 실시 형태에 관한 발광 장치에 의하면, 제1 실장 영역(31)과 제2 실장 영역(32) 사이의 제1 전극(21)에 홈(33)이 형성되어 있기 때문에, 제2 발광 소자(12)의 접속 불량을 억제하고, 우수한 도통성을 얻을 수 있다. 또한, 제1 전극(21)에 형성된 홈(33)의 적어도 일부에 반사성 절연 입자를 함유하는 제1 이방성 도전막(41)이 충전됨으로써, 광 취출 효율을 향상시킬 수 있다.
<2. 발광 장치의 제조 방법>
본 실시 형태에 관한 발광 장치의 제조 방법은, 한쪽의 면에 한 쌍의 전극을 갖는 제1 발광 소자 및 제2 발광 소자와, 제1 발광 소자가 실장되는 제1 실장 영역과, 제2 발광 소자가 실장되는 제2 실장 영역과, 제1 실장 영역과 제2 실장 영역 사이에 홈이 형성되며, 제1 발광 소자 및 제2 발광 소자의 한쪽의 전극이 접속되는 제1 전극과, 제1 실장 영역에 형성되며 제1 발광 소자의 다른쪽의 전극이 접속되는 제2 전극과, 제2 실장 영역에 형성되며 제2 발광 소자의 다른쪽의 전극이 접속되는 제3 전극을 갖는 기판을 준비하는 준비 공정과, 제1 발광 소자를 제1 이방성 도전 페이스트를 사용하여 기판의 제1 실장 영역에 실장하는 제1 실장 공정과, 제2 발광 소자를 제2 이방성 도전 페이스트를 사용하여 기판의 제2 실장 영역에 실장하는 제2 실장 공정을 갖는 것이다.
도 5는, 본 실시 형태에 관한 발광 장치의 제조 방법을 모식적으로 도시하는 단면도이며, 도 5의 (A)는 기판을 준비하는 준비 공정을 도시하는 단면도이고, 도 5의 (B)는 제1 이방성 도전 페이스트를 도포하는 제1 도포 공정을 도시하는 단면도이고, 도 5의 (C)는 제1 발광 소자를 접속하는 제1 접속 공정을 도시하는 단면도이고, 도 5의 (D)는 제2 이방성 도전 페이스트를 도포하는 제2 도포 공정을 도시하는 단면도이고, 도 5의 (E)는 제2 발광 소자를 접속하는 제2 접속 공정을 도시하는 단면도이다. 이하, 준비 공정, 제1 도포 공정, 제1 접속 공정, 제2 도포 공정 및 제2 접속 공정에 대하여 설명한다.
[준비 공정]
준비 공정에서는, 제1 발광 소자, 제2 발광 소자 및 기판을 준비한다. 제1 발광 소자, 제2 발광 소자 및 기판은, 상술한 발광 장치의 제1 발광 소자(11), 제2 발광 소자(12) 및 기판과 마찬가지이기 때문에 상세한 설명을 생략한다.
도 5의 (A)에 도시한 바와 같이, 기판은 제1 발광 소자(11)가 실장되는 제1 실장 영역(31)과, 제2 발광 소자(12)가 실장되는 제2 실장 영역(32)을 갖고 있다. 또한, 기판은, 제1 발광 소자(11) 및 제2 발광 소자(12)의 한쪽의 전극이 접속되는 제1 전극(21)과, 제1 실장 영역(31)에 형성되며 제1 발광 소자(11)의 다른쪽의 전극이 접속되는 제2 전극(22)과, 제2 실장 영역(32)에 형성되며 제2 발광 소자(12)의 다른쪽의 전극이 접속되는 제3 전극(23)을 갖는다.
[제1 도포 공정]
도 5의 (B)에 도시한 바와 같이, 제1 도포 공정에서는 제1 이방성 도전 페이스트(51)를 기판의 제1 실장 영역(31)에 도포한다. 제1 이방성 도전 페이스트(51)는, 제1 실장 영역(31)으로의 도포에 의해 제1 전극(21)과 제2 전극 사이, 및 제1 전극(21)의 홈(33)에 고인다. 이에 의해, 이방성 도전 페이스트가 제2 실장 영역(32)에 비어져 나오는 것을 방지할 수 있다.
제1 이방성 도전 페이스트(51)는, 도전 입자가 바인더(접착제 성분) 중에 분산된 것이며, 열경화형, 자외선 경화형, 열·자외선 병용형 등을 사용할 수 있다.
도전 입자로서는, 금속 입자, 금속 피복 수지 입자 등을 들 수 있으며, 그 중에서도 금속 피복 수지 미립자를 사용하는 것이 바람직하다. 금속 피복 수지 입자는, 에폭시 수지, 페놀 수지, 아크릴 수지, 아크릴로니트릴·스티렌(AS) 수지, 벤조구아나민 수지, 디비닐벤젠계 수지, 스티렌계 수지 등의 수지 입자의 표면을 Au, Ni, Zn 등의 금속으로 피복한 금속 피복 수지 입자이다. 금속 피복 수지 입자는 압축시에 찌그러지기 쉽고, 변형되기 쉽기 때문에, 도체 패턴과의 접촉 면적을 크게 할 수 있으며, 또한 도체 패턴의 높이의 변동을 흡수할 수 있다.
도전 입자의 평균 입경은, 발광 소자의 전극 사이즈에 맞춰서 적절히 설정할 수 있다. 도전 입자의 구체적인 평균 입경으로서는 1 내지 20㎛인 것이 바람직하고, 3 내지 10㎛인 것이 보다 바람직하고, 4 내지 6㎛인 것이 더욱 바람직하다.
또한, 이방성 도전 페이스트는, 광 반사성 절연 입자를 함유하는 것이 바람직하다. 광 반사성 절연 입자의 구체예로서는, 산화티타늄(TiO2), 질화붕소(BN), 산화아연(ZnO) 및 산화알루미늄(Al2O3)으로 이루어지는 군으로부터 선택되는 적어도 1종의 무기 입자를 들 수 있다. 이 중에서도, 고굴절률의 면에서 TiO2를 사용하는 것이 바람직하다.
광 반사성 절연 입자의 형상으로서는, 구상, 인편상, 부정형조, 침상 등이어도 되지만, 반사 효율을 고려하면 구상, 인편상이 바람직하다. 또한, 그의 크기로서는, 구상인 경우, 지나치게 작으면 반사율이 낮아지고, 지나치게 크면 도전 입자에 의한 접속을 저해하는 경향이 있기 때문에, 바람직하게는 0.02 내지 20㎛, 보다 바람직하게는 0.2 내지 1㎛이고, 인편상인 경우에는, 긴 직경이 바람직하게는 0.1 내지 100㎛, 보다 바람직하게는 1 내지 50㎛, 짧은 직경이 바람직하게는 0.01 내지 10㎛, 보다 바람직하게는 0.1 내지 5㎛, 두께가 바람직하게는 0.01 내지 10㎛, 보다 바람직하게는 0.1 내지 5㎛이다.
무기 입자를 포함하는 광 반사성 절연 입자는, 그의 굴절률(JIS K7142)이 바람직하게는 수지 조성물의 경화물의 굴절률(JIS K7142)보다도 큰 것, 보다 바람직하게는 적어도 0.02 정도 큰 것이 바람직하다. 이것은, 굴절률차가 작으면 그것들의 계면에서의 반사 효율이 저하되기 때문이다.
바인더로서는, 열경화형, 자외선 경화형, 열·자외선 병용형 등의 접착제 조성물을 사용할 수 있다. 이하, 열경화형의 접착제 조성물에 대하여 설명한다. 열경화형의 접착제 조성물로서는, 에폭시계 접착제, 아크릴계 접착제 등을 들 수 있으며, 그 중에서도 수소 첨가 에폭시 화합물, 지환식 에폭시 화합물, 복소환계 에폭시 화합물 등을 주성분으로 한 에폭시 경화계 접착제가 바람직하게 사용된다. 이들 주성분 중에서도, 광투과성, 속경화성이 우수한 수소 첨가 비스페놀 A형 에폭시 수지 등의 수소 첨가 에폭시 화합물을 사용하는 것이 바람직하다. 수소 첨가 비스페놀 A형 에폭시 수지의 구체예로서, 미쯔비시 가가꾸사제의 상품명 「YX8000」을 들 수 있다.
또한, 열경화형의 경화제로서는, 알루미늄 킬레이트계 경화제, 산 무수물, 이미다졸 화합물, 디시안 등을 들 수 있다. 이들 중에서도, 경화물을 변색시키기 어려운 알루미늄 킬레이트계 경화제를 바람직하게 사용할 수 있다. 알루미늄 킬레이트계 경화제로서는, 일본 특허 공개 제2009-197206호 공보에 기재된, 예를 들어 다관능 이소시아네이트 화합물을 계면 중합시킴과 동시에 디비닐벤젠을 라디칼 중합시켜 얻은 다공성 수지에 알루미늄 킬레이트제 및 실란올 화합물이 유지되어 있는 것을 들 수 있다.
[제1 접속 공정]
도 5의 (C)에 도시한 바와 같이, 제1 접속 공정에서는 제1 이방성 도전 페이스트(51)를 통해 제1 발광 소자(11)를 기판에 접속시킨다. 제1 접속 공정에서는 제1 발광 소자(11)를 압박했을 때, 이방성 도전 페이스트가 홈(33)에 고이기 때문에, 이방성 도전 페이스트가 제2 실장 영역(32)으로 비어져 나오는 것을 방지할 수 있다.
또한, 제1 접속 공정에서는, 제1 발광 소자(11)를 압박한 상태에서 제1 이방성 도전 페이스트(51)에 따라 가열, 자외선 조사 등을 선택하고, 제1 이방성 도전 페이스트(51)를 경화시킴으로써, 제1 발광 소자(11)를 기판에 실장한다. 열경화형의 이방성 도전 페이스트를 사용한 경우의 구체적인 압착 조건으로서는, 150℃-5min-1MPa 내지 260℃-10Sec-40MPa인 것이 바람직하다.
[제2 도포 공정]
도 5의 (D)에 도시한 바와 같이, 제2 도포 공정에서는 제2 이방성 도전 페이스트(52)를 기판의 제2 실장 영역(32)에 도포한다. 제2 이방성 도전 페이스트(52)는, 제1 이방성 도전 페이스트(51)와 동일한 것이 바람직하다. 이에 의해, 재료 비용을 삭감할 수 있다.
[제2 접속 공정]
도 5의 (E)에 도시한 바와 같이, 제2 접속 공정에서는 제2 이방성 도전 페이스트(52)를 통해 제2 발광 소자(12)를 기판에 접속시킨다. 제2 접속 공정에서는, 제1 접속 공정과 마찬가지로 제2 발광 소자(12)를 압박하고, 제2 이방성 도전 페이스트(52)를 경화시킴으로써 제2 발광 소자(12)를 기판에 실장할 수 있다. 제2 접속 공정의 압착 조건은, 제1 접속 공정의 압착 조건과 동일한 것이 바람직하다. 이에 의해, 제1 접속 공정 및 제2 접속 공정에 있어서, 압착 장치를 동일 조건으로 사용할 수 있다.
본 실시 형태에 관한 발광 장치의 제조 방법에 의하면, 제1 실장 영역(31)과 제2 실장 영역(32) 사이의 제1 전극(21)에 홈(33)이 형성되어 있기 때문에, 제1 도포 공정에 있어서, 이방성 도전 페이스트가 제2 실장 영역(32)으로 비어져 나오는 것을 방지할 수 있다. 또한, 제1 접속 공정에 있어서 제1 발광 소자(11)를 압박했을 때, 이방성 도전 페이스트가 홈(33)에 고이기 때문에, 이방성 도전 페이스트가 제2 실장 영역(32)으로 비어져 나오는 것을 방지할 수 있다. 이에 의해, 발광 소자의 접속 불량을 억제하고, 우수한 도통성을 갖는 발광 장치를 얻을 수 있다.
또한, 본 실시 형태에 관한 발광 장치의 제조 방법에 의하면, 발광 소자를 순차 기판에 실장하기 때문에, 높이가 상이한 발광 소자를 근접시켜 실장시킬 수 있다. 따라서, 예를 들어 청색 발광 소자, 적색 발광 소자 등 종류가 상이한 발광 소자를 근접시켜 실장시킴으로써, 혼색에 의한 색을 재현하는 발광 장치를 제공할 수 있다.
<3. 실시예>
실시예
이하, 본 기술의 실시예에 대하여 설명한다. 본 실시예에서는, 이방성 도전 접착 페이스트를 사용하여 기판 상에 제1 LED 칩과 제2 LED 칩을 이 순서로 실장하여 발광 장치를 제작하고, 도통 저항에 대하여 평가하였다. 또한, 본 기술은, 이들 실시예로 한정되는 것은 아니다.
[도통 저항의 평가]
발광 장치에 대하여 제2 LED 칩의 초기의 도통 저항을 측정하였다. 도통 저항의 평가는 If=20mA시의 Vf값을 측정하여, 시험 성적표의 Vf값으로부터의 Vf값의 상승분이 5％ 미만인 경우를 「OK」로 하고, 5％ 이상인 경우를 「NG」로 하였다.
<실시예 1>
기판으로서, 세라믹 기재 상에 Cu 배선 상에 니켈/금 도금=5.0㎛/0.3㎛가 실시된 폭 350㎛, 길이 500㎛의 제1 전극, 제2 전극 및 제3 전극을 전극간 스페이스 50㎛로 형성한 것을 준비하였다. 또한, 제1 LED 칩 및 제2 LED 칩이 접속되는 제1 전극에, 에칭에 의해 폭 50㎛, 길이 400㎛ 및 깊이 15㎛의 홈을 형성하였다.
제1 LED 칩으로서, 적색 LED(Vf=2.9V(If=20mA), Au 도금 전극)를 준비하였다. 제2 LED 칩으로서, 청색 LED(Vf=3.1V(If=20mA), Au 도금 전극)를 준비하였다.
이방성 도전 페이스트로서, 에폭시 수지-알루미늄 킬레이트 경화물 접착제에 도전 입자(2vol％) 및 산화티타늄(10vol％)을 혼합한 것을 준비하였다. 구체적으로는, 수소 첨가 비스페놀 A형 에폭시 수지(품명: YX8000, 미쯔비시 가가꾸사제) 95질량부 및 알루미늄 킬레이트 잠재성 경화제 5질량부 배합하고, 바인더를 조정하였다. 이 바인더에, 평균 입경(D50) 5.5㎛의 도전 입자(수지 코어, AU 도금) 2Vol％, 및 평균 입경(D50) 0.25㎛의 산화티타늄 10Vol％를 분산시켜, 이방성 도전 페이스트를 제작하였다.
알루미늄 킬레이트 잠재성 경화제는, 다음과 같이 제조하였다. 우선, 증류수 800질량부와, 계면 활성제(뉴렉스 R-T, 니혼 유시(주)) 0.05질량부와, 분산제로서 폴리비닐알코올(PVA-205, (주)쿠라레) 4질량부를 온도계를 구비한 3리터의 계면 중합 용기에 넣고, 균일하게 혼합하였다. 이 혼합액에 추가로 알루미늄모노아세틸아세토네이트비스(에틸아세토아세테이트)의 24％ 이소프로판올 용액(알루미늄 킬레이트 D, 가와켄 파인 케미컬(주)) 100질량부와, 메틸렌디페닐-4,4'-디이소시아네이트(3몰)의 트리메틸올프로판(1몰) 부가물(D-109, 미쓰이 다케다 케미컬(주)) 70질량부와, 디비닐벤젠(머크사) 30질량부와, 라디칼 중합 개시제(퍼로일 L, 니혼 유시 사) 0.30질량부를, 아세트산에틸 100질량부에 용해한 유상 용액을 투입하고, 호모지나이저(10000rpm/5분)로 유화 혼합한 후, 80℃에서 6시간 계면 중합시켰다. 반응 종료 후, 중합 반응액을 실온까지 방냉하고, 계면 중합 입자를 여과에 의해 여과 분별하고, 자연 건조시켰다. 이에 의해, 알루미늄 킬레이트제가 다관능 이소시아네이트 화합물을 계면 중합시킴과 동시에 디비닐벤젠을 라디칼 중합시켜 얻은 다공성 수지에 유지되어 이루어지는 입경 2㎛ 정도의 구상의 잠재성 경화제를 100질량부 얻었다.
이 잠재성 경화제 10질량부를, 알루미늄모노아세틸아세토네이트비스(에틸아세토아세테이트)의 24％ 이소프로판올 용액(알루미늄 킬레이트 D, 가와켄 파인 케미컬(주)) 40질량부와 트리페닐실란올 20질량부와 에탄올 40질량부의 혼합액에 투입하고, 40℃에서 밤새 교반을 계속하고, 여과 회수하여 건조하여, 트리페닐실란올이 함침된 알루미늄 킬레이트계 잠재성 경화제를 얻었다.
기판을 스테이지 상에 배치하고, 기판의 제1 LED 칩의 실장 영역에 이방성 도전 페이스트를 도포하였다. 이방성 도전 페이스트 상에 제1 LED 칩을 탑재하고, 열 가압 툴을 사용하여, 온도 200℃-시간 60sec-압력 1kg/chip의 조건으로 플립 칩 실장하고, 제1 LED 칩을 탑재하였다. 이어서, 기판의 제2 LED 칩의 실장 영역에 이방성 도전 페이스트를 도포하였다. 이방성 도전 페이스트 상에 제2 LED 칩을 탑재하고, 열 가압 툴을 사용하여, 온도 200℃-시간 60sec-압력 1kg/chip의 조건으로 플립 칩 실장하고, 제2 LED 칩을 탑재하였다. 이상에 의해, 2개의 LED 칩을 실장한 발광 장치를 얻었다. 표 1에 나타낸 바와 같이, 실시예 1의 발광 장치의 도통성의 도통성 평가는 OK였다.
<비교예 1>
기판으로서, 세라믹 기재 상에 Cu 배선 상에 니켈/금 도금=5.0㎛/0.3㎛가 실시된 폭 350㎛, 길이 500㎛의 제1 전극, 제2 전극 및 제3 전극을 전극간 스페이스 50㎛로 형성한 것을 준비하고, 제1 전극에 홈을 형성하지 않았다. 기판 이외는, 실시예 1과 마찬가지로 2개의 LED 칩을 실장한 발광 장치를 얻었다. 표 1에 나타낸 바와 같이, 비교예 1의 발광 장치의 도통성의 도통성 평가는 NG였다.
Figure 112020095591195-pat00001
비교예 1에서는, 제1 LED 칩의 실장시에 이방성 도전 페이스트가 제2 LED 칩의 실장 영역까지 비어져 나와 경화된 상태가 형성되어 있었다. 이 때문에, 제2 LED 칩은, 비어져 나와 경화된 이방성 도전막 상에 탑재되기 때문에 접속 불량이 되고, 제2 LED 칩은 부점등이 되었다.
한편, 실시예 1에서는, 제1 LED 칩의 실장시에 여분의 이방성 도전 페이스트가 에칭된 홈 부분에 머무르고, 제2 LED 칩은, 제1 LED 칩의 실장시 여분의 이방성 도전 페이스트의 영향 없이 탑재되기 때문에, 우수한 도통성이 얻어졌다.
11: 제1 발광 소자, 12: 제2 발광 소자, 20: 기재, 21: 제1 전극, 22: 제2 전극, 23: 제3 전극, 31: 제1 실장 영역, 32: 제2 실장 영역, 33: 홈, 41: 제1 이방성 도전막, 42: 제2 이방성 도전막, 51: 제1 이방성 도전 페이스트, 52: 제2 이방성 도전 페이스트, 111: 제1 도전형 클래드층, 112: 활성층, 113: 제2 도전형 클래드층, 114: 패시베이션층, 211: 제1 발광 소자, 212: 제2 발광 소자, 220: 기재, 221: 제1 전극, 222: 제2 전극, 223: 제3 전극, 231: 제1 실장 영역, 232: 제2 실장 영역, 241: 제1 이방성 도전막, 242: 제2 이방성 도전막

Claims (10)

  1. 한쪽 면에 한 쌍의 전극을 갖는 제1 발광 소자 및 제2 발광 소자와,
    상기 제1 발광 소자가 실장되는 제1 실장 영역과, 상기 제2 발광 소자가 실장되는 제2 실장 영역과, 상기 제1 실장 영역과 상기 제2 실장 영역의 사이에 폭 10 내지 100㎛, 깊이 10 내지 30㎛의 홈이 형성되며, 상기 제1 발광 소자 및 상기 제2 발광 소자의 한쪽의 전극이 접속되는 제1 전극과, 상기 제1 실장 영역에 형성되며 상기 제1 발광 소자의 다른쪽의 전극이 접속되는 제2 전극과, 상기 제2 실장 영역에 형성되며 상기 제2 발광 소자의 다른쪽의 전극이 접속되는 제3 전극을 갖는 기판과,
    상기 제1 발광 소자를 상기 제1 전극 및 상기 제2 전극에 접속시키는 제1 이방성 도전막과,
    상기 제2 발광 소자를 상기 제1 전극 및 상기 제3 전극에 접속시키는 제2 이방성 도전막
    을 구비하는 발광 장치.
  2. 제1항에 있어서, 상기 제1 이방성 도전막이 광 반사성 절연 입자를 함유하고, 상기 제1 전극에 형성된 홈의 적어도 일부에 충전되어 있는 발광 장치.
  3. 제1항 또는 제2항에 있어서, 상기 제1 실장 영역 및 상기 제2 실장 영역이 직사각형 영역이며,
    상기 제1 전극에 형성된 홈의 길이가, 상기 제2 실장 영역에 인접하는 상기 제1 실장 영역의 변의 길이 이상인 발광 장치.
  4. 제1항 또는 제2항에 있어서, 상기 제1 발광 소자의 높이와 상기 제2 발광 소자의 높이가 상이한 발광 장치.
  5. 제3항에 있어서, 상기 제1 발광 소자의 높이와 상기 제2 발광 소자의 높이가 상이한 발광 장치.
  6. 한쪽의 면에 한 쌍의 전극을 갖는 제1 발광 소자 및 제2 발광 소자와, 상기 제1 발광 소자가 실장되는 제1 실장 영역과, 상기 제2 발광 소자가 실장되는 제2 실장 영역과, 상기 제1 실장 영역과 상기 제2 실장 영역 사이에 홈이 형성되며, 상기 제1 발광 소자 및 상기 제2 발광 소자의 한쪽의 전극이 접속되는 제1 전극과, 상기 제1 실장 영역에 형성되며 상기 제1 발광 소자의 다른쪽의 전극이 접속되는 제2 전극과, 상기 제2 실장 영역에 형성되며 상기 제2 발광 소자의 다른쪽 전극이 접속되는 제3 전극을 갖는 기판을 준비하는 준비 공정과,
    상기 제1 발광 소자를 제1 이방성 도전 페이스트를 사용하여 상기 기판의 제1 실장 영역에 실장함과 동시에, 제1 이방성 도전 페이스트 중 제1 실장 영역으로부터 비어져 나오는 양을 홈이 모으는 제1 실장 공정과,
    상기 제1 이방성 도전 페이스트의 비어져 나옴의 영향을 받지 않고, 상기 제2 발광 소자를 제2 이방성 도전 페이스트를 사용하여 상기 기판의 제2 실장 영역에 실장하는 제2 실장 공정
    을 갖는 발광 장치의 제조 방법.
  7. 제6항에 있어서, 상기 제1 이방성 도전 페이스트가 광 반사성 절연 입자를 함유하고,
    상기 제1 실장 공정에서는, 상기 제1 이방성 도전 페이스트를, 상기 제1 전극에 형성된 홈의 적어도 일부에 충전하는 발광 장치의 제조 방법.
  8. 제6항 또는 제7항에 있어서, 상기 제1 실장 영역 및 상기 제2 실장 영역이 직사각형 영역이며,
    상기 제1 전극에 형성된 홈의 길이가, 상기 제2 실장 영역에 인접하는 상기 제1 실장 영역의 변의 길이 이상인 발광 장치의 제조 방법.
  9. 제6항 또는 제7항에 있어서, 상기 제1 발광 소자의 높이와 상기 제2 발광 소자의 높이가 상이한 발광 장치의 제조 방법.
  10. 제8항에 있어서, 상기 제1 발광 소자의 높이와 상기 제2 발광 소자의 높이가 상이한 발광 장치의 제조 방법.
KR1020207026060A 2016-05-31 2017-05-02 발광 장치 및 발광 장치의 제조 방법 KR102327000B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2016-108262 2016-05-31
JP2016108262A JP6796400B2 (ja) 2016-05-31 2016-05-31 発光装置、及び発光装置の製造方法
KR1020187033258A KR102156265B1 (ko) 2016-05-31 2017-05-02 발광 장치 및 발광 장치의 제조 방법
PCT/JP2017/017275 WO2017208726A1 (ja) 2016-05-31 2017-05-02 発光装置、及び発光装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020187033258A Division KR102156265B1 (ko) 2016-05-31 2017-05-02 발광 장치 및 발광 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20200108117A KR20200108117A (ko) 2020-09-16
KR102327000B1 true KR102327000B1 (ko) 2021-11-16

Family

ID=60478287

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020187033258A KR102156265B1 (ko) 2016-05-31 2017-05-02 발광 장치 및 발광 장치의 제조 방법
KR1020207026060A KR102327000B1 (ko) 2016-05-31 2017-05-02 발광 장치 및 발광 장치의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020187033258A KR102156265B1 (ko) 2016-05-31 2017-05-02 발광 장치 및 발광 장치의 제조 방법

Country Status (6)

Country Link
US (1) US10873016B2 (ko)
JP (1) JP6796400B2 (ko)
KR (2) KR102156265B1 (ko)
CN (1) CN109155352B (ko)
TW (1) TWI714771B (ko)
WO (1) WO2017208726A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024058398A1 (ko) * 2022-09-16 2024-03-21 삼성전자주식회사 고반사율 이방성 도전 필름 및 이를 포함하는 디스플레이 모듈

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11882651B2 (en) 2019-05-23 2024-01-23 Signify Holding B.V. Stable PCB for solid state light source application
CN110729203B (zh) * 2019-09-27 2021-03-09 深圳赛意法微电子有限公司 一种敞开式心电图感应器封装工艺
KR20200026776A (ko) * 2019-11-29 2020-03-11 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US11901497B2 (en) * 2019-12-24 2024-02-13 Seoul Viosys Co., Ltd. Method of repairing light emitting device, apparatus for repairing light emitting device, and display panel having repaired light emitting device
KR20230110637A (ko) 2021-03-26 2023-07-24 데쿠세리아루즈 가부시키가이샤 표시 장치의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102473828A (zh) 2009-07-03 2012-05-23 夏普株式会社 半导体发光元件装载用基板、背光源底座、显示装置及电视接收装置
JP2013012529A (ja) * 2011-06-28 2013-01-17 Citizen Electronics Co Ltd Ｌｅｄパッケージ
CN103855142A (zh) 2012-12-04 2014-06-11 东芝照明技术株式会社 发光装置及照明装置
JP2014132629A (ja) * 2012-12-07 2014-07-17 Toshiba Lighting & Technology Corp 発光装置及び照明装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04225327A (ja) 1990-12-27 1992-08-14 Seiko Epson Corp 電子回路の実装構造及びそれを用いた電子光学装置及び電子印字装置
JP2933771B2 (ja) 1991-11-25 1999-08-16 住友ベークライト株式会社 光半導体封止用エポキシ樹脂組成物
JP3561147B2 (ja) * 1998-05-29 2004-09-02 京セラ株式会社 発光ダイオード素子アレイの実装構造
JP2003026763A (ja) 2001-07-13 2003-01-29 New Japan Chem Co Ltd エポキシ樹脂組成物
JP4603231B2 (ja) * 2002-07-19 2010-12-22 パナソニック電工株式会社 火災感知器
EP1590994B1 (en) 2003-02-07 2016-05-18 Panasonic Intellectual Property Management Co., Ltd. Metal base wiring board for retaining light emitting elements, light emitting source, lighting apparatus, and display apparatus
JP2005120357A (ja) 2003-09-22 2005-05-12 Japan Epoxy Resin Kk 脂環式エポキシ樹脂、その製造方法、その組成物、エポキシ樹脂硬化体、およびその用途
US8421093B2 (en) * 2007-07-13 2013-04-16 Rohm Co., Ltd. LED module and LED dot matrix display
JP5617210B2 (ja) 2009-09-14 2014-11-05 デクセリアルズ株式会社 光反射性異方性導電接着剤及び発光装置
JP5614217B2 (ja) * 2010-10-07 2014-10-29 デクセリアルズ株式会社 マルチチップ実装用緩衝フィルム
US9955619B2 (en) 2013-02-27 2018-04-24 Nichia Corporation Light emitting device, light emitting element mounting method, and light emitting element mounter
KR102135352B1 (ko) * 2013-08-20 2020-07-17 엘지전자 주식회사 표시장치
TWI556478B (zh) * 2014-06-30 2016-11-01 億光電子工業股份有限公司 發光二極體裝置
TWI568026B (zh) * 2014-11-04 2017-01-21 錼創科技股份有限公司 發光裝置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102473828A (zh) 2009-07-03 2012-05-23 夏普株式会社 半导体发光元件装载用基板、背光源底座、显示装置及电视接收装置
JP2013012529A (ja) * 2011-06-28 2013-01-17 Citizen Electronics Co Ltd Ｌｅｄパッケージ
CN103855142A (zh) 2012-12-04 2014-06-11 东芝照明技术株式会社 发光装置及照明装置
JP2014132629A (ja) * 2012-12-07 2014-07-17 Toshiba Lighting & Technology Corp 発光装置及び照明装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024058398A1 (ko) * 2022-09-16 2024-03-21 삼성전자주식회사 고반사율 이방성 도전 필름 및 이를 포함하는 디스플레이 모듈

Also Published As

Publication number Publication date
KR20200108117A (ko) 2020-09-16
US10873016B2 (en) 2020-12-22
US20190157537A1 (en) 2019-05-23
JP2017216321A (ja) 2017-12-07
TW201817048A (zh) 2018-05-01
CN109155352A (zh) 2019-01-04
KR20180136499A (ko) 2018-12-24
CN109155352B (zh) 2021-02-19
JP6796400B2 (ja) 2020-12-09
TWI714771B (zh) 2021-01-01
WO2017208726A1 (ja) 2017-12-07
KR102156265B1 (ko) 2020-09-15

Similar Documents

Publication Publication Date Title
KR102327000B1 (ko) 발광 장치 및 발광 장치의 제조 방법
EP2899245B1 (en) Anisotropic conductive adhesive
US9670385B2 (en) Anisotropic conductive adhesive
TWI574594B (zh) A method of manufacturing a connecting structure and an anisotropic conductive adhesive
KR20180135110A (ko) 이방 도전성 필름
US20160172558A1 (en) Led flip chip structures with extended contact pads formed by sintering silver
TWI517456B (zh) Light reflective conductive particles, anisotropic conductive adhesives and light-emitting devices
WO2014072256A1 (de) Optoelektronisches halbleiterbauteil
US20150200336A1 (en) Wafer level contact pad standoffs with integrated reflector
US20230238492A1 (en) Light-emitting device and light-emitting device manfacturing method
TW201545173A (zh) 異向性導電接著劑
JP2014049642A (ja) 発光装置およびその製造方法
WO2021131586A1 (ja) 異方性導電接着剤
JP2014017375A (ja) 発光素子用基板および発光装置
KR20220062055A (ko) 접속체의 제조 방법, 이방성 도전 접합 재료, 및 접속체
WO2020083815A1 (de) Verbesserung der klebstoffschicht bei led flipchip anwendungen
JP2022151822A (ja) フィラー配列フィルム
KR20230109182A (ko) 필러 배열 필름
DE102010038405A1 (de) Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
KR20110085168A (ko) Ｌｅｄ 패키지 및 그 제조방법
TW201834275A (zh) 異向性導電接著劑

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant