KR102307124B1 - 제어된 자가 발진으로 유도성 결합에 의해서 데이터를 전송하는 방법 및 디바이스 - Google Patents

Abstract

본 발명은 유도성 결합에 의해서 데이터를 전송하기 위한 디바이스(ND1)에 관한 것이며, 이 디바이스는 튜닝된 유도성 안테나 회로(ACT) 및 주기형 신호(Slm)의 버스트들(B3)을 튜닝된 유도성 안테나 회로로 인가하기 위한 진폭 변조 회로(MCT1)를 포함하며, 버스트들 각각의 진폭은 상승 에지 및 하강 에지를 갖는 인벨로프 신호에 의해서 한계가 정해진다. 본 발명에 따라서, 변조 회로는 주기형 신호의 버스트들을 안테나 회로에 인가함에 의해서 생성될 수 있는 안테나 신호의 과도 발진들을 감쇠 또는 제거하기 위해서, 하강 에지의 1차 도함수가 연속적으로 되도록 엔벨로프 신호의 적어도 하강 에지를 성형하도록 구성된다.

Description

제어된 자가 발진으로 유도성 결합에 의해서 데이터를 전송하는 방법 및 디바이스{METHOD AND DEVICE FOR TRANSMITTING DATA BY INDUCTIVE COUPLING WITH CONTROLLED SELF-OSCILLATION}

본 발명은 유도성 결합에 의해서 데이터를 전송하기 위한 방법에 관한 것으로서, 주기형 신호의 버스트들(bursts)을 튜닝된 유도성 안테나 회로에 인가하여 자계를 생성하는 안테나 신호를 생성하는 단계를 포함하며, 상기 버스트들 각각의 진폭은 상승 에지 및 하강 에지를 갖는 인벨로프 신호(envelope signal)에 의해서 한계가 정해지는, 데이터 전송 방법에 관한 것이다.

본 발명은 구체적으로, 특허 EP 1 327 222에서 기술된 타입의 NFC("Near Field Communication") 다바이스를 위한 능동 부하 변조 방법에 관한 것이다. 이 방법은 NFC 판독기가 방출한 외부 자계의 존재 시에 주기형 신호의 버스트들을 안테나 회로에 인가하는 단계를 포함한다. 주기형 신호의 버스트들은 NFC 판독기가 방출한 자계에 중첩되는 자계의 대응하는 버스트들을 생성하며, NFC 판독기에 의해서 수동 부하 변조로서 인식된다. 수동 부하 변조에 비해서, 능동 부하 변조는 보다 먼 통신 거리를 제공할 수 있다는 점에서 유리하다.

특허 출원 EP 2 431 925은 이러한 능동 부하 변조 방법에 대한 개선사항들에 관한 것이며, 각 새로운 데이터 프레임 이전에 주기형 신호를 재동기화(resynchronizing)하는 대신에, 안테나 회로에 버스트를 각각 인가한 후에 외부 자계의 주파수에 주기형 신호의 주파수를 재동기화시키는 것을 제안하고 있다. 따라서, 능동 부하 변조 방법은 버스트들을 인가하는 기간들(periods) 및 외부 자계로 재동기화시키는 위상들(phases)을 교대로 포함한다.

그러나, 특허 출원 WO 2012/038664는 주기형 신호의 버스트를 안테나 회로에 인가한 후에, 안테나 회로가 외부 자계에 의해서 유도된 "유용한" 안테나 신호와 중첩하면서 재동기화 프로세스를 왜곡시킬 수 있는 링잉(ringing)을 갖는다. 재동기화 프로세스는 실제로 외부 자계에 의해서 유도된 안테나 신호를 재동기화 신호로서 사용한다. 이러한 신호가 안테나 회로에 바로 전에 인가되었던 버스트로부터의 발진형 레지듀들(residues)을 포함하고 있는 경우에, 이러한 레지듀들은 외부 자계에 의해서 유도된 유용한 안테나 신호와 중첩되어서 외부 자계에 기초한 재동기화 프로세스를 왜곡시킬 수 있다.

예를 들어서, 도 1은 안테나 회로(ACT)에 인가된 주기형 신호(Slm)의 버스트(B1)의 형상, 및 결과적으로 생성된 안테나 신호(Vam)를 도시한다. 안테나 회로(ACT)는 주기형 신호(Slm)의 주파수에 튜닝된 공진 회로이며, 예를 들어서 안테나 코일(AC), 직렬 커패시터(Ca) 및 병렬 커패시터(Cb)를 포함한다. 버스트(B1), 또는 "입력 버스트(incident burst)"는 안테나 회로 내에서 안테나 신호(Vam)의 버스트(B1') 또는 "결과적으로 생성된 버스트"를 생성하는데, 이러한 생성된 버스트는 자체적으로 동일한 형상의 자계의 버스트를 생성한다.

이러한 입력 버스트(B1)는 그의 지속기간 및 진폭이 인벨로프 신호(E1)에 의해서 그 한계가 정해지며, 이 인벨로프 신호는 그 형상이 정방형이며, 지속기간(T1)을 가지며 상승 에지 및 하강 에지를 갖는다. 상승 에지는 저 변곡점(low inflection point)(i1)과 고 변곡점(high inflection point)(i2) 간에 연장되며, 하강 에지는 고 변곡점(i3)과 저 변곡점(i4) 간에 연장된다. 주기형 신호(Slm)의 진폭은 상승 에지 이전에 그리고 하강 에지 이후에 제로이고, 이 두 에지들 간에서는 대체적으로 일정하다. 입력 버스트(B1)를 인가한 후에, 안테나 신호(Vam)는 무시할 수 없는 진폭의 과도(trnasient) 발진(1)을 갖는데, 이 과도 발진은 특정 경우들에서는, 입력 버스트(B)의 인가 동안의 안테나 신호(Vam)의 최대 진폭보다 큰 진폭의 오버슈트들(overshoots)(2)을 갖는다. 이로써, 결과적으로 생성된 버스트(B1')는 입력 버스트(B1)의 지속기간(T1)보다 매우 클 수 있는 지속기간(T1')을 갖는다. 시간 (T1'-T1)이 2 개의 버스트들(B1)의 방출을 분리하는 시간보다 크거나 이와 같을 때에, 버스트들(B1)을 방출하는 디바이스는 그 자체가 전송한 신호로 재동기화시키는 희생에도 불구하고, 외부 자계와 재동기화될 수 없다.

이러한 단점을 극복하기 위해서, 출원 WO 2012/038664은 입력 버스트(B1)를 인가한 직후에 스위치에 의해서 안테나 회로를 단락시키거나 디튜닝(de-tune)시키는 것을 개시한다. 이로써, 이 능동 부하 변조 방법은 버스트(B1)를 인가한 후에 그리고 재동기화 국면 이전에, 안테나 회로가 스위치에 의해서 단락되거나 디튜닝되는 댐핑 국면(damping phase), 및 이후의 복구 국면을 포함하는데, 이 복구 국면에서는 외부 자계에 의해서 유도된 유용한 안테나 신호가 입력 버스트(B1)에 의해서 생성된 과도 발진에 의해서 "오염되지(polluted)" 않고 자연적으로 복구된다.

이러한 방식은 구현하기 간단하고 효율적이라는 장점을 제공한다. 그러나, 댐핑 스위치가 10 내지 15V에 이를 수 있는 안테나 전압들을 견뎌야 한다. 현재, 초미세 분야들(deep-submicron areas)과 같이, 반도체 칩들 상에 집적된 NFC 디바이스들을 생성하는데 사용될 가능성이 많은 일부 기술 분야들은 이러한 높은 전압들을 견딜 수 있는 트랜지스터들을 생산하지 못하고 있다.

따라서, 이러한 댐핑 스위치를 요구하지 않는 능동 부하 변조 방법을 제공하는 것이 바람직할 수 있다.

보다 일반적으로, 자계의 버스트들을 방출함으로써 데이터를 전송하되, 안테나 회로의 자가-발진 현상(self-oscillation phenomenon)이 댐핑 스위치가 아닌 다른 수단에 의해서 제어되는, 데이터 전송 방법을 제공하는 것이 요구될 수 있다.

본 발명의 일부 실시형태들은 유도성 결합에 의해서 데이터를 전송하기 위한 방법에 관한 것이며, 이 방법은 주기형 신호의 버스트들을 튜닝된 유도성 안테나 회로에 인가하여서, 자계를 생성하는 안테나 신호를 생성하는 단계로서, 상기 버스트들 각각의 진폭은 상승 에지 및 하강 에지를 갖는 인벨로프 신호(envelope signal)에 의해서 한계가 정해지는, 상기 생성하는 단계; 및 만일에 정방형 파 인벨로프 신호(square wave envelope signal)를 갖는 주기형 신호의 버스트들이 상기 안테나 회로에 인가되면, 각 버스트 인가 후에 상기 안테나 회로에서 나타날 안테나 신호의 과도 발진들(transient oscillations)을 감쇠 또는 제거하도록, 디지털 또는 아날로그 성형 회로에 의해서 상기 인벨로프 신호의 적어도 상기 하강 에지를 성형(shaping)하는 단계를 포함한다.

일 실시형태에 따라서, 상기 인벨로프 신호의 상기 하강 에지는, 상기 인벨로프 신호의 하강 에지의 1차 도함수가 상기 안테나 회로 내에서 허용될 수 있는 과도 발진들의 최대 진폭을 고려함으로써 결정된 한계치를 초과하지 않도록 성형된다.

일 실시형태에 따라서, 상기 인벨로프 신호의 상기 하강 에지는, 상기 인벨로프 신호의 하강 에지의 1차 도함수가 A0*π*Fc/2와 동일한 최대치를 갖도록 성형되며, 상기 Fc는 상기 주기형 신호의 주파수이며, 상기 A0는 상기 인벨로프 신호의 진폭이다.

일 실시형태에 따라서, 상기 인벨로프 신호의 상기 하강 에지는, 상기 주기형 신호의 버스트를 인가한 직후에, 외부 자계의 부재 시에, 상기 안테나 신호가 상기 버스트의 인가 동안에 상기 안테나 신호가 갖는 최대 진폭보다 5% 내지 50% 간에서 선택된 퍼센티지만큼 작은 진폭을 갖도록 성형된다.

일 실시형태에 따라서, 상기 방법은 그의 도함수가 연속형 함수인 수학적 함수에 의해서 결정된 형상을 상기 인벨로프 신호의 상기 하강 에지에 적용하는 단계를 포함한다.

일 실시형태에 따라서, 상기 방법은 상기 하강 에지의 고 변곡점(high inflection point)에서 값 1을 적용하며 상기 하강 에지의 저 변곡점(low inflection point)에서 값 0을 적용하는 시간 스케일(time scale) 상에서 계산된 레이지드 코사인 함수(raised cosine function)에 의해서 결정된 형상을 상기 하강 에지에 적용하는 단계를 포함한다.

일 실시형태에 따라서, 상기 방법은 메모리 내에 저장되고 상기 주기형 신호의 버스트를 이산 값들(discrete values)에 의해서 정의하는 지점들(points)의 세트에 의해서 결정되는 형상을 상기 인벨로프 신호의 상기 하강 에지에 적용하는 단계를 포함한다.

일 실시형태에 따라서, 상기 방법은 상기 상승 에지의 1차 도함수가 연속형이 되도록 상기 인벨로프 신호의 상기 상승 에지를 성형하는 단계를 더 포함한다.

일 실시형태에 따라서, 상기 주기형 신호는 20%보다 낮은 총 고조파 왜곡률(total harmonic distortion rate)을 갖는다.

일 실시형태에 따라서, 상기 방법은 능동 부하 변조에 의해서 데이터를 전송하는데 적용되며, 상기 주기형 신호의 버스트들은 외부 교류 자계의 존재 시에 상기 안테나 회로에 인가되며, 상기 방법은 상기 안테나 회로로의 상기 주기형 신호의 버스트의 2회 인가들 간에, 상기 외부 자계의 주파수에 상기 주기형 신호의 주파수를 동기화시키는 단계를 포함한다.

본 발명의 일부 실시형태들은 또한 유도성 결합에 의해서 데이터를 전송하기 위한 디바이스에 관한 것이며, 이 디바이스는 튜닝된 유도성 안테나 회로 및 자계를 생성하는 안테나 신호를 생성하도록 주기형 신호의 버스트들을 상기 튜닝된 유도성 안테나 회로로 인가하기 위한 진폭 변조 회로를 포함하며, 상기 버스트들 각각의 진폭은 상승 에지 및 하강 에지를 갖는 인벨로프 신호에 의해서 한계가 정해지며, 상기 진폭 변조 회로는 상술한 방법을 구현하도록 구성된다.

본 발명의 일부 실시형태들은 또한 이러한 디바이스를 포함하는 휴대용 전자 장치에 관한 것이다.

본 발명에 따른 데이터를 전송하기 위한 방법 및 이러한 방법을 구현하기 위한 NFC 디바이스의 실시예들의 일부 실례들이 첨부 도면들을 참조하여서 그러나 첨부 도면들에 한정되지는 않게 이하에서 기술될 것이다.
도 1은 종래 기술에 따른 안테나 회로에 인가된 주기형 신호의 입력 버스트의 형상 및 결과적으로 생성된 버스트의 형상을 도시한다.
도 2는 본 발명의 방법의 제 1 실시예에 따른 안테나 회로에 인가된 주기형 신호의 입력 버스트의 형상 및 결과적으로 생성된 버스트의 형상을 도시한다.
도 3은 본 발명의 방법의 제 2 실시예에 따른 안테나 회로에 인가된 주기형 신호의 입력 버스트의 형상 및 결과적으로 생성된 버스트의 형상을 도시한다.
도 4는 본 발명의 방법을 구현하는 NFC 디바이스의 실시예의 제 1 실례의 블록도이다.
도 5A 내지 5E는 도 4의 디바이스에서 나타나는 다양한 신호들을 나타내는 타이밍도들이다.
도 6은 도 4에서 블록도의 형태로 표현된 위상 동기 루프의 실시예의 실례 및 변조 회로의 실시예의 실례를 도시한다.
도 7은 도 6의 변조 회로에 의해서 인가된 디지털 신호의 곡선을 도시한다.
도 8은 도 4에서 블록도의 형태로 표현된 변조 회로의 실시예의 제 2 실례를 도시한다.
도 9, 도 10 및 도 11은 본 발명에 따른 NFC 디바이스를 포함하는 휴대용 전자 장치들의 실례들을 도시한다.

도 1을 참조하면, 형상이 정방형인 인벨로프 신호(E1)에 의해서 그 경계가 정해지는 진폭을 갖는 주기형 신호(Slm)의 입력 버스트(B1)에 대한 튜닝된 유도성 안테나 회로(ACT)의 응답이 위에서 서술되었다. 이러한 응답은 결과적으로 발생한 버스트(B1')가 입력 버스트(B1)를 인가한 후에 나타나는 안테나 신호(Vam)의 과도 발진(transient oscillation)을 포함한다는 것을 특징으로 한다.

본 발명의 일부 실시예들은 주기형 신호의 입력 버스트에 대한 안테나 회로의 응답을 제어할 수 있고 이로써 임의의 댐핑 스위치 없이도 결과적으로 생성된 버스트의 형상을 제어할 수 있는 방법에 관한 것이다. 이러한 방법은 초기에는 버스트를 방출한 후에 외부 자계와의 재동기화를 가능하게 하는 능동 부하 변조 기술(active load modulation technique)에 적용되는 것으로 의도되었지만, 이하에서 언급될 다른 용도들로 사용될 수 있다.

이러한 방법은 본 발명의 기술 분야에 적용되는 공진 회로들의 이론에 기초하는데, 즉 주기형 신호의 버스트들을 튜닝된 유도성 안테나 회로에 인가하는 것에 기초한다. 공진 회로들의 이론은 스텝 함수의 형상을 갖는 여기 신호의 공진 회로로의 인가가 이러한 함수가 불연속적인 도함수를 갖는다는 사실 때문에 공진 회로의 과도 발진을 낳는다는 것을 나타낸다. 정방형 신호는 스텝 함수의 특정 경우이며, 그의 상승 에지에서 플러스 무한대(plus infinity)를 향하고 그의 하강 에지에서 마이너스 무한대(minus infinity)를 향하는 도함수를 갖는다. 전자 회로에 의해서 제공되는 “실제”정방형 신호는, 심지어 이 신호가 송신 라인들에서의 스퓨리어스(spurious) 커패시턴스들 또는 인덕턴스들로 인해서 완벽하게 수직이지 않은 상승 에지 및 하강 에지를 포함한다 해도, 상승 에지의 저 변곡점(i1) 및 고 변곡점(i2)에서 그리고 하강 에지의 저 변곡점(i3) 및 고 변곡점(i4)에서 그의 도함수의 상당한 점프(jump)들을 갖는다. 이러한 점프들은 반드시 무한대를 향하지는 않지만, 여기 신호가 인가되는 안테나 회로의 발진형 응답을 책임지고 있다는 점에서, 본 발명의 틀(framework)에서는 또한 불연속점들로서 또한 간주된다.

이러한 과도 발진형 응답은 연속적 도함수를 갖는 여기 신호를 사용함으로써 감쇠 또는 제거될 수 있다. 특히, FFT(Fast Fourier Transform)의 구현의 틀에서 개발된 수학적 이론들은 이른바 윈도우 함수들, 또는 "관찰 윈도우 함수들(observation window functions)", 예를 들어서, Hann 함수를 규정하였는데, 이러한 함수들은 윈도우의 에지 상에 임의의 스푸리어스 고조파 성분들을 생성하지 않고서 유한 개수의 지점들 상에서 신호가 그의 고속 푸리에 분석을 목적으로 샘플링되게 할 수 있으며, 상기 스푸리어스 고조파 성분들은 이러한 신호의 고조파 분석을 왜곡시킬 수 있는 것이다. 이러한 함수들이 공진 회로에 인가된 여기 신호를 성형하는데 사용되는 경우, 이러한 함수들은 공진 회로의 어떠한 과도 발진형 응답도 초래하지 않거나 크게 감쇠된 과도 응답을 발생시킨다.

본 발명의 일부 실시예들은 공진 회로에 인가된 여기 신호와 튜닝된 유도성 안테나 회로에 인가된 주기형 신호(Slm)의 버스트의 인벨로프 신호 간에 유추를 함으로써 상술한 바에 기초한다. 인벨로프 신호가 안테나 회로의 발진형 응답을 초래한다는 것이 본원에서 고려되는데, 특히 그 경계를 정하는 진폭을 갖는 주기형 신호(Slm)가 낮은 고조파 왜곡률(distortion rate)을 가지며 이러한 발진형 응답을 생성하는 것에 민감하지 않을 때이다.

본 발명의 일 실시예에 따라서, 주기형 신호(Slm)의 버스트(B2(Slm))는 그의 하강 에지에서 연속형 도함수를 갖는 인벨로프 신호(E2)를 갖도록, 도 2에 도시된 바와 같이 성형된다. 본 발명의 다른 실시예에 따라서, 주기형 신호(Slm)의 버스트(B3(Slm))은 그의 상승 에지 및 하강 에지에서 연속형 도함수를 갖는 인벨로프 신호(E3)를 갖도록, 도 3에 도시된 바와 같이 성형된다.

본 발명의 본 실시예들의 의미 내에서 "연속형 도함수(continuous derivative)"의 개념은 도함수가 의도된 용도에 있어서 허용가능한 값 점프들을 갖는 경우, 즉 안테나 회로에서 허용될 수 있는 과도 발진들의 최대 진폭을 고려함으로써 결정되는 한계치를 초과하지 않는 값 점프들을 갖는 경우를 포함한다. 이러한 최대 진폭은 의도된 용도에 따른다. 따라서, 이러한 개념들 다음과 같은 2 가지 방식들로 구현될 수 있다:

i) 하나의 방식은, 경험적으로, 예를 들어서, 시뮬레이션 도구들에 의해서 알려진 구조의 안테나 회로로부터, 의도된 용도에 대해서 안테나 회로의 발진형 응답이 허용가능하게 되도록 특정 임계치 이하의 도함수 점프들을 갖는 인벨로프 신호의 형상들을 탐색하는 것이다. 예를 들어서, 능동 부하 변조 응용 시에, 변조 디바이스를 외부 자계에 재동기화하기 위한 가용한 시간 기간보다 더 작은 발진 지속기간이 구해질 것이다;

ii) 다른 방식은 도함수의 점프들로 디지털 한계치를 규정하는 것이다. 스푸리어스 커패시컨스들 또는 인덕턴스들을 갖는 송신 라인에 인가된 정방형 인벨로프 신호의 실제 도함수는 무한대를 향하는 어떠한 점프들도 가지지 않으며 이로써 이러한 스푸리어스 요소들로 인해서 엄밀한 의미로 “연속적”이다는 것이 상술되었다. 그러나, 이러한 도함수는 의도된 용도에 대해서 허용될 수 없는, 안테나 회로의 발진형 응답을 생성하는 값 점프들을 갖는다. 또한 이것의 이론적 도함수가 연속형이 아닐지라도, 사다리꼴 인벨로프 신호는 형상이 정방형인 인벨로프 신호에 비해서 안테나 회로의 응답을 실질적으로 개선한다. 따라서, 본 발명의 일부 실시예들의 의미 내에서 "연속형 도함수"의 개념 정의는 인벨로프 신호의 하강 시간이 주기형 신호(Slm)의 주기보다 적어도 크거나 또는 동일하도록 한계치를 초과하지 않는 도함수를 갖는 인벨로프 신호를 포함한다. 이러한 경우에, 이러한 한계치는 A0*π*Fc/2와 동일하며, 여기서 Fc는 신호(Slm)의 주파수이며, A0는 인벨로프 신호의 진폭이다. 따라서, Fc=13.56MHz인 응용의 경우, 인벨로프 신호의 도함수의 최대 값은 A0*21.29*10⁶s^-1와 동일하다.

도 2에서, 주기형 신호(Slm)의 입력 버스트(B2)의 주기가 Tm으로 표시된다. 인벨로프 신호(E2)는 이론적으로 제로 지속기간의 변곡점(i1)과 변곡점(i2) 간의 가파른 상승 에지, 변곡점(i2)과 변곡점(i3) 간의 지속기간(Tp)의 평탄지역(plateau), 및 변곡점(i3)과 변곡점(i4) 간의 지속기간(Tf)의, 실질적으로 하프 벨(half bell) 형태의 완만한 하강 에지를 포함한다. 완만한 윤곽들을 갖는 하강 에지의 이러한 형상은 연속형 도함수를 갖도록 결정된다.

안테나 회로(ACT)에서 생성된 안테나 신호(Vam)의 결과적으로 생성된 버스트(B2')는 인벨로프 신호(E2)의 상승 에지에 의해서 유발된 오버슈트(overshoot)(3)를 가지지만, 이 하강 에지에 의해서 초래되는 어떠한 과도 링잉(transient ringing)도 갖지 않는다. 결과적으로 생성된 버스트(B2')의 유효 지속기간은 본 실시예에서 입력 버스트(B2)의 지속기간(Tm)과 동일하다.

도 3에서, 주기형 신호(Slm)의 입력 버스트(B3)의 지속기간은 또한 Tm이다. 이 입력 버스트의 인벨로프(E3)는 축방향 대칭성(axial symmetry)을 가지며, 지속기간(Tr)의 변곡점(i1)과 변곡점(i2) 간의 하프 벨 형태의 완만한 상승 에지, 변곡점(i2)과 변곡점(i3) 간의 지속기간(Tp)의 펑탄지역, 및 변곡점(i3)에서 변곡점(i4)까지의 지속기간(Tf)의 하프 벨 형태의 완만한 하강 에지를 포함한다. 본 실시예에서 회로(ACT)에서 생성된 안테나 신호(Vam)는 어떠한 오버슈트 또는 과도 발진을 보이지 않으며 결과적으로 생성된 버스트(B3')의 유효 지속기간은 다시 한번 버스트(B3)의 지속기간(Tm)과 동일하다.

도 2 및 도 3에 각기 도시된 바와 같이, 결과적으로 생성된 버스트들(B2', B3')은 “이상적(ideal)”이다. 그러나, 실제로는, 입력 버스트를 인가한 후에 링잉의 감쇠 정도는 입력 버스트의 인벨로프를 성형하는데 구현된 수단의 정확도 및 버스트의 성형 선택사항에 의존한다. 특히:

1) 입력 버스트는 오직 그의 하강 에지에 대해서만 성형될 수 있거나(B2 타입 버스트) 또는 그의 상승 에지 및 하강 에지 모두에서 성형될 수 있다(B3 타입 버스트). 이러한 B3 타입 버스트의 사용은 버스트(B2)의 상승 에지가 버스트의 지속기간보다 큰 지속기간의 과도 발진들을 생성하는 B2 타입 버스트에 비해서 유리할 수 있다;

2) 그의 도함수가 연속형이 되게 에지들을 성형하는 것은 1차 또는 2차 저역 통과 아날로그 필터에 의해서 달성될 수 있다. 이것은 이러한 필터에 의해 정방형 인벨로프 신호를 완화된(softened) 에지들을 갖는 신호로 변형함으로써 달성될 수 있다.

3) 그의 도함수가 연속형이 되게 에지들을 성형하는 것은, 상술한 타입의 수학적 함수에 의해서 그의 진폭 변화들을 디지털적으로 제어하도록 주기형 신호(Slm)를 합성함으로써 높은 정밀도로 달성될 수 있다.

입력 버스트를 인가한 후에(즉, 최종 변곡점(i4) 이후에) 안테나 신호(Vam)의 링잉의 진폭이 반드시 제로는 아니다는 것은 바로 위에서 기술되었던 것으로부터 유래된다. 이 진폭은 5% 내지 50% 간, 또는 1% 내지 50% 간의 비율로 입력 버스트의 인가 동안의 안테나 신호(Vam)의 최대 진폭보다 단지 낮을 수 있다. “불완전한”감쇠는 실제로 요구된 사양들에 따라서 충분하다고 입증될 수 있다.

예를 들어서, 본 발명의 방법을 입력 버스트를 인가한 후에 즉시 외부 자계로의 재동기화를 갖는 능동 부하 변조에 적용할 경우에, 입력 버스트의 종료 시에, 즉 재동기화 시에, 허용될 수 있는 링잉의 진폭은 외부 자계에 의해서 유도된 신호의 진폭, 및 보다 구체적으로, 유도된 신호의 진폭과 링잉의 진폭 간의 비에 의존한다. 예를 들어서, 30°미만의 위상 오차를 획득하기 위해서, 링잉의 진폭은 유도된 신호의 진폭의 57.7% 를 초과하지 말아야 한다는 것이 보여졌다. 이러한 비는 외부 자계에 의해서 유도된 신호의 진폭을 참조하지 않고서, 입력 버스트의 인가 동안에 안테나 신호(Vam)의 최대 진폭을 참조하는 퍼센티지로 이전에 표현된, 상술한 감쇠들 중 하나에 대응한다.

또한, 복구 구간(restoration period)이 능동 부하 변조 구간 이후에 제공되어서, 전술한 진폭 비가 재동기화 시에 57.7% 미만이 되는 것을 보장한다면, 이러한 재동기화를 진행하기 위해 남은 시간은 입력 버스트들에 의해서 전송된 데이터 신호의 주파수에 의존하며, 이 주파수는 2개의 버스트들 간의 “사일런스들(siliences)”의 지속기간을 결정하며, 이 사일런스들의 지속기간으로부터, 복구 국면의 지속기간이 감산되어야 하며, 이 복구 국면의 지속 기간 자체는 버스트의 종료 시에 링잉의 진폭에 의존하며, 57.7% 미만의 진폭 비에 도달할 때까지는 링잉의 진폭의 큰 만큼 길 것이다.

본 발명의 방법의 일 실시예에 따라서, 입력 버스트들의 하강 에지들의 진폭 A(t)은 다음과 같은 방식으로 공식화된 레이지드 코사인 함수(raised cosine function)에 의해서 디지털적으로 성형된다:

A(t)= A0*(1+cos(π*t/Tf))/2,

이 함수의 도함수는 다음과 같다 :

dA(t)/dt=A0*π/Tf/2*sin(π*t/Tf)

여기서, A0은 인벨로프 신호의 최대 진폭(즉, 주기형 신호(Slm)의 최대 진폭)이며, Tf는 하강 에지의 지속기간이며, 및 t는 하강 에지의 변곡점(i3)을 원점으로서 갖는 시간 축에 따른 시간을 말한다. 따라서, 이러한 진폭 함수 A(t)는 변곡점(i3) 이전에 상수 값 A0을 가지며 제 2 변곡점(i4) 이후에 제로 값을 갖는다.

아래의 표 1에 나타난 바와 같이, 이로써, 함수 A(t)의 도함수는 변곡점들(i3, i4) 이전 및 이후에 제로가 된다. 변곡점들(i3 및 i4) 간에서, 즉, 하강 에지 동안에, 함수 A(t)의 도함수는 레이지드 코사인 함수의 도함수이다. 이러한 도함수는 또한 변곡점들(i3 및 i4)에서 제로이며, 및 이러한 변곡점들 간에서 사인 함수에 따라서 계속 변한다. 이로써, 함수 A(t)는 변곡점들(i2 및 i4) 간에서 그의 도함수의 어떠한 점프도 가지지 않는다.

	함수 A(t)	도함수 d[A(t)]/dt
i2와 i3 간에서	A0	0
시점 i3(t=0)에서	A0*(1+cos(π*0/Tf))/2 = A0	0
i3 와 i4 간에서	A0*(1+cos(π*t/Tf))/2	A0*π/Tf/2*sin(π*t/Tf)
시점 i4(t=Tf)에서	A0*(1+cos(π*Tf/Tf))/2 = 0	0
i4 이후에	0	0

상기 레이지드 코사인 함수는 또한 상승 에지를 성형하고 축방향 대칭성을 갖는 인벨로프를 갖는 B3 타입 버스트를 획득하는데 사용될 수도 있다. 이러한 경우에, 인벨로프 신호의 도함수는 버스트를 통해서 완벽한 연속형이다.

임의의 다른 수학적 함수, 특히, 요구된 특성들을 제공하는 도함수를 갖는, 고속 푸리에 변환을 위한 윈도우 함수가 레이지드 코사인 함수 대신에 본 기술 분야의 당업자에게 사용될 수 있다.

또한, 말할 필요도 없이, 주기형 신호(Slm) 자체는 안테나 회로의 발진형 응답을 생성할 매우 가파른 에지들을 가지지 말아야 한다. 종래 기술에서는, 신호(Slm)는 일반적으로 안테나 회로에 인가되지 이전에 필터링되며 이로써 인벨로프 신호의 형상을 제어함으로써 본원에서 해결되는 기술적 과제를 감당하지 못한다. 일반적으로 말해서, 신호(Slm)가 그 형상이 초기에는 정방형이었던 신호를 필터링함으로써 획득되면, 이러한 필터링은 바람직하게는 신호(Slm)의 총 고조파 왜곡률(total harmonic distortion rate)가 20%(즉, 한편에서의 고조파들의 에너지들의 합과 다른 편에서의 신호(Slm)의 기본 에너지 간의 비)보다 작도록 되어야 한다. 상기 신호(Slm)가 이하에서 기술되는 본 발명의 실시예의 실례에서 그러한 바와 같이 디지털적으로 생성되면, 신호(Slm)는 제로 또는 거의 제로의 고조파 왜곡률을 갖는 완전한 사인 곡선으로서 생성될 수 있다.

본 발명에 따른 데이터를 전송하기 위한 방법의 실시예를 구현하는 능동 부하 변조 NFC 디바이스 실시예의 실례가 이하에서 기술될 것이다. 실시예의 이러한 실례는 2 개의 부하 변조 버스트들 간의 주기형 신호의 재동기화를 위해서, 입력 버스트를 인가한 후에 댐핌 스위치를 사용하지 않으면서, 본 발명의 방법을 능동 부하 변조에 적용하는 특정 경우이다.

디바이스(ND1)는 다음과 같은 구성 요소들을 포함한다:

- 접촉 통신 인터페이스 회로(ICT);

- 튜닝된 유도성 안테나 회로(ACT), 이 회로는 안테나 코일(AC1)을 포함하며 상술한 커패시터들(Ca, Cb)과 같은 다양한 튜딩 구성요소들을 포함할 수 있음;

- 디코딩 회로(DCCT)에 접속되어서 안테나를 회로를 통해서 데이터(DTr)를 수신하는 복조 회로(DMCT);

- 변조 회로(MCT)에 접속되어서 안테나 회로를 통해서 데이터(DTx)를 송신하는 코딩 회로(CCT);

- 위상 동기 루프(PLL); 및

- 클록 추출 회로(CKCT).

도 4는 또한 디바이스(ND1)의 호스트 프로세서(HP1), 및 외부 NFC 디바이스(EDV)를 도시하며, 이 외부 디바이스는 안테나 코일(AC2)을 가지고 있으며 예를 들어서 13.56 MHz(표준 ISO 14443, 표준 ISO 13693, Sony Felica®)의 캐리어 주파수로 발진하는 주기형 외부 자계(FLD1)를 방출함으로써 NFC 판독기 모드로 동작한다. 이 2개의 디바이스들(ND1 및 EDV)의 안테나 회로들은 이러한 주파수로, 가능하게는 이러한 주파수의 몇 퍼센트 내로 튜닝된다고 가정된다.

접촉 통신 인터페이스 회로(ICT)는 디바이스(ND1)가 호스트 프로세서(HP1)에 연결되게 한다. 보다 구체적으로, 이 회로는 호스트 프로세서(HP1)가 외부 디바이스(EDV)에 대해서 의도된 데이터(DTx)를 디바이스(ND1)에 공급하게 하고 디바이스(ND1)로부터는 외부 디바이스(EDV)에 의해서 전송된 데이터(DTr)를 수신한다. 데이터(DTx/DTr)는 예를 들어서 NFC 애플리케이션의 애플리케이션 데이터(거래, 지불, 데이터 교환, 등)이다. 이와 달리, 디바이스(ND1)는 무접촉 어플리케이션들을 관리하도록 구성된 내부 프로세서를 포함할 수 있으며, 이로써 어떠한 호스트 프로세서도 사용하지 않고서 자체적으로 데이터(DTx)를 생성하고 데이터(DTr)를 처리할 수 있다.

클록 추출 회로(CKCT) 및 복조 회로(DMCT)가 외부 자계(FLD1)에 의해서 안테나 회로(ACT)에서 유도된 안테나 신호(Vai)를 증폭기(A1)를 통해서 수신한다. 클록 추출 회로(CKCT)는 외부 클록 신호(CKe)를 공급하며, 이 신호의 주파수는 외부 자계의 주파수, 상술한 표준들의 틀에서는 즉, 13.56 MHz이다. 위상 동기 루프(PLL)는 외부 클록 신호(CKe)를 수신하여서 내부 클록 신호(CKs) 및 샘플링 클록 신호 (N*(CKs))를 공급하며, 이 샘플링 클록 신호의 주파수는 클록 신호(CKs)의 주파수의 N 배이다.

위상 동기 루프(PLL)는 동기형 발진 모드를 포함하는데, 이 모드에서 이 루프는 외부 클록 신호(CKe)에 구속되며 이로써 신호(CKs)는 클록 신호(CKe)와 위상 및 주파수가 동기화되며, 상기 루프는 자유 발진 모드를 포함하며, 이 모드에서는 신호(CKs)는 신호(CKe)와 더 이상 위상 및 주파수가 같지 않게 된다. 자유 발진 모드는 변조 회로(MCT)에 의해서 공급된 로직 신호(MSK)에 의해서 활성화된다.

데이터(DTr)를 디바이스(ND1)에 전송하기 위해서, 외부 디바이스(EDV)는 이진 데이터-반송 변조 신호(MS(DTr))를 사용하여서 자계(FLD1)에 진폭 변조를 가한다. 신호(MS(DTr))는 유도된 안테나 신호(Vai) 내에 반영되며 13.56MHz의 캐리어 제거 후에 복조 회로(DMCT)에 의해서 상기 유도된 안테나 신호(Vai)로부터 추출된다. 회로(DMCT)는 변조 신호(MS(DTr))를 회로(DCCT)에 공급하며, 이 회로(DCCT)는 상기 변조 신호로부터 데이터(DTr)를 추출하여서 추출된 데이터를 통신 인터페이스 회로(ICT)를 통해서 호스트 프로세서(HP1)로 공급한다.

외부 디바이스(EDV)로 전송될 데이터(DTx)는 통신 인터페이스 회로(ICT)를 통해서 호스트 프로세서(HP1)에 의해서 코딩 회로(CCT)로 공급된다. 이어서, 회로(CCT)는 변조 회로(MCT)에 이진 데이터-반송 변조 신호(MS(DTx))를 공급한다. 변조 신호(MS(DTx))는 클록 신호(CKs)의 주파수로부터 도출된 주파수, 예를 들어서 848kHz(표준 ISO 14443)를 갖는다. 이러한 신호를 생성하기 위해서, 회로(CCT)는 위상 동기 루프(PLL)에 의해서 공급된 내부 클록 신호(CKs)를 수신한다.

본 실시예에서, 변조 회로(MCT)는 능동 부하 변조 회로로서, 이는 한편에서는 샘플링 신호(N*(CKs))를 수신하고, 다른 편에서는 변조 신호(MS(DTx))를 수신한다. 회로(MCT)는 안테나 회로(ACT)에 상술한 타입의 주기형 신호(Slm)의 버스트들(B3)을 인가하며, 이 버스트들은 상기 신호(Slm)가 디폴트 값, 일반적으로 제로를 갖는 동안인 비변조 기간들만큼 분리된다. 상기 신호(Slm)는 클록 신호(CKs)의 주파수와 동일한 주파수를 가지며, 버스트들(B3)은 변조 신호(MS(DTx))의 비율로 방출된다.

상기 버스트들(B3)은 각 버스트 인가 후에 안테나 회로(ACT)의 과도 발진 현상을 소거하거나 적어도 제한하도록 상술한 방식으로 성형된다. 따라서, 신호 (MS(DTx))가 1로 변할 때에, 안테나 회로(ACT)는 신호(Slm)의 버스트(B3)를 수신하고 안테나 코일(AC1)은 자계(FLD2)의 대응하는 버스트를 방출한다. 자계(FLD2)의 버스트들은 수동 부하 변조로서 외부 디바이스(EDV)에 의해서 검출된다. 이로써, 외부 디바이스(EDV)는 그 자신의 안테나 신호로부터 신호(MS(DTx))를 추출하여서 디바이스(ND1)가 전송한 데이터(DTx)를 상기 추출된 신호로부터 도출한다.

도 5A 내지 도 5E는 데이터(DTx)를 전송할 시의 디바이스(ND1)의 동작을 도시하며, 각기 클록 신호(CKs), 데이터 신호(MS(DTx)), 로직 신호(MSK), 변조기 회로(MCT)에 의해서 제공된 신호(Slm), 및 안테나 회로(ACT)에 존재하는 안테나 신호(Va)를 나타낸다. 지속기간(Tm)의 능동 부하 변조 위상들(Pm) 및 지속기간(Tsyn)의 재동기화 위상들은 구별될 수 있다.

각 부하 변조 위상(Pm)은 신호(MS(DTx))가 1로 변할 때에 개시된다(도 5B). 변조 회로(MCT)는 신호(Slm)의 버스트(B3)를 안테나 회로(ACT)에 인가하고(도 5D), 신호(MSK)를 버스트 전체에 걸쳐서 제로로 설정하고(도 5C), 이로써 위상 동기 루프(PLL)는 자유 발진 모드로 동작한다. 이어서, 안테나 신호(Va)(도 5E)는 외부 자계(FLD1)에 의해서 유도된 성분(Vai) 및 신호(Slm)에 의해서 안테나 회로에서 생성된 성분(Vam)을 포함한다. 본 실시예에서 버스트들(B3)은 성분(Vam)의 어떠한 과도 발진도 안테나 회로에 남아 있게 남기지 않는다고 가정된다. 따라서, 버스트(B3)가 안테나 회로에 인가된 후에, 안테나 신호(Va)는 오직 외부 자계(FLD2)에 의해서 유도된 성분(Vai)만을 포함하며, 동기화 국면이 즉시 개시된다. 신호(MSK)가 회로(MCT)에 의해서 다시 1로 돌아가며, 위상 동기 루프(PLL)는 외부 클록 신호(CKe)에 재동기화된다.

버스트들(B3)이 안테나 신호의 성분(Vam)의 발진을 미량으로 남기는 일 실시예에서, 완화 시간(relaxation time)이 변조 위상들(Pm)과 동기화 위상들(Psyn) 간에 제공될 수 있다. 일반적으로 말해서, 버스트들(B3)에 주어진 특정 형상으로 인한 성분(Vam)의 과도 발진의 댐핑은 국제 특허 출원 WO 2012/038664에 의해서 기술된 댐핑 스위치의 사용이 필요하지 않게 되도록 결정된다.

달리 말하면, 이러한 스위치에 의해서 통상적으로 수행되는 댐핑 위상(damping phase)은 버스트들(B3)의 하강 에지 내에 전체적으로 또는 부분적으로 내포적으로 포함된다. 도시된 비한정적 실시예에서, 신호들(CKe, CKs, Slm)의 주파수는 13.56MHz이며, 데이터 신호(MS(DTx))의 주파수는 848KHz이다. 데이터 신호 (SM(DTx))의 1 주기는 신호(Slm)의 16 개의 주기에 대응한다. 버스트들(B3)의 지속기간은 신호 (MS(DTx))가 1로 존재하는 동안인 지속기간(T1)보다 실질적으로 길며, 지속기간(T1)은 신호(Slm)의 8 개의 주기들에 걸쳐서 연장된다. 버스트들은 신호(Slm)의 4 개의 주기들에 걸쳐서 연장된 지속기간(Tr)의 상승 에지, 신호(Slm)의 2 개의 주기들에 걸쳐서 연장된 지속기간(Tp)의 평탄지역, 및 신호(Slm)의 4 개의 주기들에 걸쳐서 연장된 지속기간(Tf)의 하강 에지를 포함하며, 이로써 Tr+Tp+Tf/2=T1가 된다. 이로써, 버스트들(B3)의 지속기간은 신호(Slm)의 2 개의 주기들인, Tf/2의 지속기간(T1)보다 길다. 동기화 구간은 신호(Slm)의 남아 있는 6 개의 주기들에 걸쳐서 연장된다.

도 6은 위상 동기 루프(PLL)의 일 실시예(PLL1) 및 변조 회로(MCT)의 일 실시예(MCT1)를 나타낸다.

위상 동기 루프(PLL1)는 위상 비교기(PFD), 전하 펌프(CP), 루프 필터(LF), 전압 제어 발진기(VCO) 및 N 만큼의, 예를 들어서 카운터 모듈로(counter modulo) N 만큼의 주파수 분주기(DIV)를 포함한다. 전압 제어 발진기(VCO)는 변조 회로(MCT1)에 샘플링 신호(N*(CKs))를 공급한다. 이러한 신호는 또한 주파수 분주기(DIV)에도 인가되며 이 분주기는 신호(CKs)를 위상 비교기(PFD)의 입력부 그리고 회로들(CCT 및 DCCT)에 공급한다. 위상 비교기(PFD)의 다른 입력부는 외부 클록 신호(CKe)를 수신하고 위상 비교기(PFD)의 제어 입력부는 신호(MSK)를 수신한다. 신호(MSK)가 1로 존재하면, 위상 비교기는 전하 펌프에 2 개의 에러 신호들(U, D)("업" 및 "다운")을 공급하는데, 이 에러 신호들은 신호들(CKe 및 CKs) 간의 위상 또는 주파수 에러를 나타낸다. 전하 펌프는 루프 필터(LF)에 신호들(U,D)에 따라서 증가 또는 감소하는 전압(Vp)을 공급한다. 전압(Vp)은 전압 제어 발진기(VCO)에 인가되는 루프 전압(V1)를 공급하는 출력부를 갖는 루프 필터(LF)에 인가된다.

신호(MSK)가 제로로 변하면, 위상 비교기가 정지된다. 이어서, 신호들(U 및 D)은 제로로 되며 전하 펌프 또한 정지되며, 이로써 전압 제어 발진기(VCO)에 인가된 루프 전압(Vl)을 고정시킨다(freezing). 이로써, 위상 동기 루프는 신호(MSK)가 제로로 변화되기 이전에 도달한 마지막 동기화된 주파수로 자유 발진 모드로 발진하는 것을 계속한다.

상기 변조 회로(MCT1)는 예를 들어서, 비휘발성 메모리(MEM)에 위치한 룩업 테이블들(LUT1 내지 LUT9) 내에 저장된 디지털 값 세트에 의해서 주기형 신호(Slm)의 버스트들(B3)을 합성시킨다. 도 7에 도시된 바와 같이, 이러한 저장된 값들은, 본 실시예에서는 버스트(B3)의 인벨로프 신호(E3)에 의해서 결정된 진폭을 갖는 완전 사인 곡선인, 아날로그 신호(Slm)의 버스트들(B3)의 목표된 형상을 갖는 디지털 신호(Slmd)의 곡선의 지점들(Pi)이다. 본 명세서에서 선택된 실시예에서, 테이블들(LUT1, LUT2, LUT3 및 LUT4) 각각은 변곡점들(i1 및 i2) 간의 버스트(B3)의 상승 에지 동안의 신호(Slmd)의 일 주기의 지점들(Pi)의 저장부에 할당된다. 테이블들(LUT6, LUT7, LUT8 및 LUT9) 각각은 변곡점들(i3 및 i4) 간의 버스트(B3)의 하강 에지 동안의 신호(Slmd)의 일 주기의 지점들(Pi)의 저장부에 할당된다. 마지막으로, 테이블(LUT5)은 변곡점들(i2 및 i3) 간의 버스트(B3)의 평탄지역 위상 동안의 신호(CKs)의 2개의 주기들에 대응하는 지점들(Pi)의 저장부에 할당된다. 신호(Slmd)의 각 주기를 합성하기 위해서 제공된 지점들(Pi)의 개수는 위상 동기 루프에 의해서 제공된 샘플링 주파수(N*(CKs))에 의해서 결정되며 이로써 N과 동일하다.

도 6를 다시 참조하면, 회로(MCT1)는 또한 상태 머신(SM), 아날로그-디지털 변환기(DAC), 및 증폭기(A1)를 포함한다. 상태 머신(SM)은 메모리(MEM) 내에서, 룩-업 테이블들(LUT1-LUT9)을 어드레싱 및 판독하기 위한 어드레스 카운터(ADCNT)를 포함하며, 신호(N*(CKs))에 의해서 페이스(pace)가 유지된다. 상태 머신은 또한 데이터 신호(MS(DTx))를 수신하고 신호(MS(DTx))가 1로 변하면 테이블들(LUT1-LUT9)의 판독을 개시하도록 구성되며, 이로써 버스트(B3)의 방출이 이러한 신호에 동기화된다. 메모리(MEM)의 출력부는 지점들(Pi)을 변환기(DAC)의 출력부에 공급하고, 이 변환기 출력부는 안테나 회로(ACT)에, 증폭기(A1)를 통해서 아날로그 주기형 신호(Slm)의 버스트들(B3)을 공급한다.

일 실시예에 따라서, 상태 머신(SM)은 또한 위상 제어 신호(PCS)를 수신하고, 상기 위상 제어 신호의 값에 의해서 결정된 각도만큼 주기형 신호(Slmd/Slm)를, 외부 클록 신호(CKe)와 위상이 같은 클록 신호(CKs)에 대해서 위상 시프트시키도록 구성된다. 일부 용도들은 실제로 자계(FLD2)의 버스트들이 외부 디바이스(EDV)에 의한 능동 부하 변조의 보다 양호한 검출을 위해서, 외부 자계(FLD1)에 대해서 위상 시프트되는 것을 요구한다.

변조 회로(MCT)의 이러한 실시예(MCT1)는 버스트(B3)의 인벨로프 신호(E3)를 제어할 경우에 완전한 자유를 제공하는데, 각 지점(Pi)은 룩-업 테이블들(LUT1 내지 LUT9)에 저장되기 이전에 수학적으로 계산된다. 따라서, 인벨로프 신호(E3)는 목표된 성형 함수, 예를 들어서 레이지드 코사인 함수를 엄격하게 따를 수 있다.

도 8은 변조 회로(MCT)의 저비용의 아날로그 실시예(MCT2)를 도시한다. 실시예의 이러한 실례에서, 데이터-반송 이진 신호(data-carrying binary signal)(MS(DTx))가 버스트들(B3)의 인벨로프 신호로서 사용되며, 코딩 회로(CCT)에 의해서 제어되는 듀티 사이클을 갖는다. 상술한 바와 같이, 데이터 신호(SM(DTx)의 1 주기는 신호(Slm)의 16 개의 주기들에 대응한다고 가정된다.

상기 회로(MCT2)는 1차 또는 2차 저역 통과 필터들(FLT1, FLT2), 믹서(MIX), 증폭기(A2), 및 에지 검출 회로(EDT)를 포함하며, 에지 검출 회로는 위상 동기 루프(PLL)에 신호(MSK)를 공급한다. 필터(FLT1)는 데이터-반송 로직 신호(MS(DTx))를 인벨로프 신호로서 수신하고 믹서(MIX)의 입력부에 이전에 기술된 바와 같이, 그 도함수가 연속형인, 1차 또는 2차 필터링에 의해서 완화된 상승 및 하강 에지들을 갖는 인벨로프 신호(E3)를 공급한다. 위상 동기 루프가 공급한 클록 신호(CKs)는 본 실시예에서는 그 형상이 정방형이며, 믹서(MIX)의 제 2 입력부로 인가되기 이전에 필터(FLT2)에 의해서 낮은 고조파 왜곡을 갖는 주기형 신호(Slm)로 변형된다. 믹서의 출력부는 안테나 회로(ACT)에, 증폭기(A2)를 통해서, 신호(Slm)의 버스트들(B3)을 공급한다. 마지막으로, 에지 검출 회로(EDT)는 데이터 신호(MS(DTx)) 및 클록 신호(CKs)를 수신하여서 신호(MS(DTx))가 1로 변화되는 것을 검출하면 신호(MSK)를 제로로 설정한다.

일 실시예에 따라서, 신호(MS(DTx))의 값 1은 클록 신호(CKs)의 6 사이클들 동안에 유지되며, 신호(MS(DTx))의 값 0은 클록 신호(CKs)의 10 사이클들 동안에 유지되는데, 즉 이전의 10/16의 듀티 사이클에 비해서 6/16의 초기 듀티 사이클이 발생하며, 이로써 필터(FLT1)에 의해서 유발된 신호(MS)의 상승 및 하강 에지들의 시간적 분포(temporal spread)를 고려하게 된다.

상술한 바와 같이, 신호(Slm)의 위상 설정은 예를 들어서 조절가능한 위상 시프터를 믹서(MIX)의 제 2 입력부에 삽입함으로써 제공될 수 있다. 일 다른 실시예에서, 신호(CKs)는 필터링없이 믹서(MIX)의 제 2 입력부에 인가되며, 필터(FLT2)가 증폭기(A2)의 출력부에 배치된다.

상술한 바와 같이, 버스트 인벨로프의 형상을 제어하는 것을 포함하는, 본 발명에 따른 데이터 전송을 위한 방법은 다양한 다른 대안들 및 용도들에 적용 가능하다. 본 방법은 특히, NFC 판독기 모드로의 데이터 전송에 적용되어서, 예를 들어서 방출된 자계의 진폭 변조 갭들(gaps)의 지속기간을 감소시킴으로써 전송된 데이터의 흐름량을 증가시키도록, 이 변조 갭들에서 나타나는 스푸리어스 발진들을 제거함으로써, 상기 방출된 자계의 진폭 변조 갭들의 지속기간을 보다 정밀하게 제어할 수 있다.

본 발명에 따른 데이터 송신/수신 디바이스는 다양한 용도들에 또한 적용가능하다. 도 9에 도시된 용도의 실례에서는, 디바이스(ND1)은 휴대용 디바이스(HD1) 내에 통합되며 무접촉 통신 인터페이스(NFC 인터페이스)로서 디바이스(ND1)를 사용하는 1개 이상의 호스트 프로세서들, 본 실례에서는, 2개의 호스트 프로세서들(HP1, HP2)에 링크된다. 휴대용 디바이스(HD1)는 예를 들어서 이동 전화, 디지털 뮤직 플레이어, 또는 PDA(personal digital assistant) 등을 포함한다. 프로세서(HP1)는 디바이스의 메인 프로세서이거나, 또는 스마트 카드 프로세서와 같은 보안 프로세서일 수 있다. 프로세서(HP2)는 예를 들어서 이동 전화의 베이스밴드 프로세서이며 또한 이동 전화 채널을 통한 통신을 보장할 수 있다.

도 10 및 도 11에 각기 상단도 및 하단도가 도시된 용도의 다른 실례에서는, 디바이스(ND1)는 호스트 프로세서(HP1)에 연결되고, 어셈블리가 플라스틱 CD 매체 내에 통합되어서 스마트 카드(HD2)를 형성한다. 안테나 코일(AC1)은 예를 들어서, 하나 이상의 권선들을 갖는 코플래너(coplanar) 코일이다. 플라스틱 CD 매체의 후면(도 11)을 보면, 카드(HD2)에는 콘택트 그룹(CP)이 구비되어 있다. 카드(HD2)는 예를 들어서 NFC SIM 카드를 형성할 수 있다. 콘택트 그룹은 표준 ISO 7816에 따른 콘택트들(C1 내지 C8)을 포함할 수 있다. 카드(HD2)는 또한 NFC 통신 인터페이스로서 임의의 타입의 디바이스(이동 전화, 개인용 컴퓨터, 등)내에 삽입되도록 의도된 스마트 카드를 형성할 수도 있다.

Claims (12)

1. 자계(FLD2)를 생성하는 안테나 신호(Vam)를 생성하기 위해 주기형 신호(Slm)의 버스트들(B2, B3)을 튜닝된 유도성 안테나 회로(ACT)에 데이터-반송 신호(MS(DTx))의 비로 인가하는 단계를 포함하며, 상기 버스트들 각각의 진폭은 상승 에지(i1-i2) 및 하강 에지(i3-i4)를 갖는 인벨로프 신호(E2, E3)에 의해서 한계가 정해지는, 유도성 결합에 의해서 데이터를 전송하는 방법에 있어서,
   정방형 파 인벨로프 신호를 갖는 주기형 신호의 버스트들이 상기 안테나 회로에 인가되면, 각 버스트 인가 후에 상기 안테나 회로에 나타나는 안테나 신호(Vam)의 과도 발진들을 감쇠 또는 제거하기 위해 기울기가 평평하도록, 디지털 성형 회로(MCT1) 또는 아날로그 성형 회로(FLT1)에 의해서 상기 인벨로프 신호(E2, E3)의 적어도 하강 에지를 성형하는 단계를 포함하는 것을 특징으로 하는, 데이터 전송 방법.
2. 제1항에 있어서,
   상기 인벨로프 신호의 하강 에지는, 상기 인벨로프 신호의 하강 에지의 1차 도함수가 상기 안테나 회로 내에서 허용될 수 있는 과도 발진들의 최대 진폭을 고려하여 결정된 한계치를 초과하지 않도록 성형되는 것을 특징으로 하는, 데이터 전송 방법.
3. 제1항 또는 제2항에 있어서,
   상기 인벨로프 신호의 하강 에지는, 상기 인벨로프 신호의 하강 에지의 1차 도함수가 A0*π*Fc/2와 동일한 최대치를 갖도록 성형되며, 상기 Fc는 상기 주기형 신호(Slm)의 주파수이며, 상기 A0는 상기 인벨로프 신호의 진폭인 것을 특징으로 하는, 데이터 전송 방법.
4. 제1항 또는 제2항에 있어서,
   상기 인벨로프 신호의 하강 에지는, 상기 주기형 신호의 버스트를 인가한 직후에, 외부 자계(FLD1)의 부재 시에, 상기 안테나 신호(Vam)가 상기 버스트의 인가 동안에 상기 안테나 신호가 갖는 최대 진폭보다 5% 내지 50%에서 선택된 퍼센티지만큼 작은 진폭을 갖도록 성형되는 것을 특징으로 하는, 데이터 전송 방법.
5. 제1항 또는 제2항에 있어서,
   도함수가 연속형 함수인 수학적 함수에 의해서 결정된 형상을 상기 인벨로프 신호(E2, E3)의 상기 하강 에지에 적용하는 단계를 포함하는 것을 특징으로 하는, 데이터 전송 방법.
6. 제5항에 있어서,
   상기 하강 에지의 고 변곡점(i3)에서 값 1을 적용하며 상기 하강 에지의 저 변곡점(i4)에서 값 0을 적용하는 시간 스케일 상에서 계산된 레이지드 코사인 함수에 의해서 결정된 형상을 상기 하강 에지에 적용하는 단계를 포함하는 것을 특징으로 하는, 데이터 전송 방법.
7. 제1항 또는 제2항에 있어서,
   메모리(MEM, LUT1-LUT9) 내에 저장되고 상기 주기형 신호(Slm)의 버스트(B3)를 이산 값들에 의해서 정의하는 지점들(Pi)의 세트에 의해서 결정되는 형상을 상기 인벨로프 신호(E2, E3)의 상기 하강 에지에 적용하는 단계를 포함하는 것을 특징으로 하는, 데이터 전송 방법.
8. 제1항 또는 제2항에 있어서,
   상기 상승 에지의 1차 도함수가 연속형이 되도록 상기 인벨로프 신호(E3)의 상기 상승 에지를 성형하는 단계를 더 포함하는 것을 특징으로 하는, 데이터 전송 방법.
9. 제1항 또는 제2항에 있어서,
   상기 주기형 신호(Slm)는 20%보다 낮은 총 고조파 왜곡률을 갖는 것을 특징으로 하는, 데이터 전송 방법.
10. 제1항 또는 제2항에 있어서,
    능동 부하 변조에 의해서 데이터를 전송하기 위해, 상기 주기형 신호(Slm)의 버스트들(B2,B3)은 외부 자계(FLD1)의 존재 시에 안테나 회로(ACT)에 인가되며, 상기 안테나 회로(ACT)로 상기 주기형 신호(Slm)의 버스트의 2회 인가 사이에, 상기 외부 자계의 주파수에 상기 주기형 신호(Slm)의 주파수를 동기화시키는 단계를 포함하는 것을 특징으로 하는, 데이터 전송 방법.
11. 외부 자계(FLD1)를 수신하기 위한 튜닝된 유도성 안테나 회로(ACT) 및 주기형 신호(Slm)의 버스트들(B2,B3)을 상기 튜닝된 유도성 안테나 회로(ACT)로 인가하고, 상기 외부 자계와 중첩하는 자계를 생성하는 안테나 신호(Vam)를 생성하기 위한 진폭 변조 회로(MCT1,MCT2)를 포함하며, 상기 버스트들 각각의 진폭은 상승 에지 및 하강 에지를 갖는 인벨로프 신호(E2,E3)에 의해서 한계가 정해지는, 유도성 결합에 의해서 데이터를 전송하는 디바이스에 있어서,
    상기 진폭 변조 회로(MCT1,MCT2)는 제1항 또는 제2항에 따른 방법을 구현하도록 구성되는 것을 특징으로 하는, 데이터 전송 디바이스.
12. 제11항에 따른 디바이스를 포함하는 휴대용 전자 장치(HD1, HD2).

Images