KR102300168B1 - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- KR102300168B1 KR102300168B1 KR1020210040201A KR20210040201A KR102300168B1 KR 102300168 B1 KR102300168 B1 KR 102300168B1 KR 1020210040201 A KR1020210040201 A KR 1020210040201A KR 20210040201 A KR20210040201 A KR 20210040201A KR 102300168 B1 KR102300168 B1 KR 102300168B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- wiring
- signal
- circuit
- period
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims description 306
- 239000004973 liquid crystal related substance Substances 0.000 claims description 92
- 230000006866 deterioration Effects 0.000 abstract description 25
- 230000011664 signaling Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 470
- 230000006870 function Effects 0.000 description 300
- 239000000758 substrate Substances 0.000 description 130
- 238000010586 diagram Methods 0.000 description 69
- 239000003990 capacitor Substances 0.000 description 63
- 239000010408 film Substances 0.000 description 47
- 238000004519 manufacturing process Methods 0.000 description 26
- 239000000463 material Substances 0.000 description 24
- 238000000034 method Methods 0.000 description 23
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 22
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 22
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 20
- 230000003071 parasitic effect Effects 0.000 description 17
- 239000013078 crystal Substances 0.000 description 15
- 101100392125 Caenorhabditis elegans gck-1 gene Proteins 0.000 description 13
- 238000007667 floating Methods 0.000 description 13
- 230000033001 locomotion Effects 0.000 description 13
- 230000008569 process Effects 0.000 description 13
- 230000009467 reduction Effects 0.000 description 12
- 230000007423 decrease Effects 0.000 description 11
- 239000011521 glass Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- -1 a-InGaZnO Inorganic materials 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 9
- 239000012535 impurity Substances 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 238000012795 verification Methods 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 239000004983 Polymer Dispersed Liquid Crystal Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 8
- 150000001875 compounds Chemical class 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 239000002356 single layer Substances 0.000 description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229920000728 polyester Polymers 0.000 description 6
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000006872 improvement Effects 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 229920003023 plastic Polymers 0.000 description 5
- 239000004033 plastic Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 239000011888 foil Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000002071 nanotube Substances 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229920000139 polyethylene terephthalate Polymers 0.000 description 4
- 239000005020 polyethylene terephthalate Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000005264 High molar mass liquid crystal Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 239000004952 Polyamide Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000012447 hatching Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229920002647 polyamide Polymers 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 239000010935 stainless steel Substances 0.000 description 3
- 229910001220 stainless steel Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 229910052684 Cerium Inorganic materials 0.000 description 2
- 239000004986 Cholesteric liquid crystals (ChLC) Substances 0.000 description 2
- 239000004985 Discotic Liquid Crystal Substance Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 239000004976 Lyotropic liquid crystal Substances 0.000 description 2
- 240000008790 Musa x paradisiaca Species 0.000 description 2
- 235000018290 Musa x paradisiaca Nutrition 0.000 description 2
- 239000004988 Nematic liquid crystal Substances 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 2
- 239000004743 Polypropylene Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 239000004990 Smectic liquid crystal Substances 0.000 description 2
- 239000004974 Thermotropic liquid crystal Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- BZHJMEDXRYGGRV-UHFFFAOYSA-N Vinyl chloride Chemical compound ClC=C BZHJMEDXRYGGRV-UHFFFAOYSA-N 0.000 description 2
- ZGUQGPFMMTZGBQ-UHFFFAOYSA-N [Al].[Al].[Zr] Chemical compound [Al].[Al].[Zr] ZGUQGPFMMTZGBQ-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000005407 aluminoborosilicate glass Substances 0.000 description 2
- HIPVTVNIGFETDW-UHFFFAOYSA-N aluminum cerium Chemical compound [Al].[Ce] HIPVTVNIGFETDW-UHFFFAOYSA-N 0.000 description 2
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 229910052788 barium Inorganic materials 0.000 description 2
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 239000002041 carbon nanotube Substances 0.000 description 2
- 229910021393 carbon nanotube Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 239000002657 fibrous material Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 2
- JZLMRQMUNCKZTP-UHFFFAOYSA-N molybdenum tantalum Chemical compound [Mo].[Ta] JZLMRQMUNCKZTP-UHFFFAOYSA-N 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000011112 polyethylene naphthalate Substances 0.000 description 2
- 229920001155 polypropylene Polymers 0.000 description 2
- 229920002620 polyvinyl fluoride Polymers 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910052706 scandium Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 description 2
- 229920002554 vinyl polymer Polymers 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- QTBSBXVTEAMEQO-UHFFFAOYSA-M Acetate Chemical compound CC([O-])=O QTBSBXVTEAMEQO-UHFFFAOYSA-M 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 244000025254 Cannabis sativa Species 0.000 description 1
- 235000012766 Cannabis sativa ssp. sativa var. sativa Nutrition 0.000 description 1
- 235000012765 Cannabis sativa ssp. sativa var. spontanea Nutrition 0.000 description 1
- 229920000298 Cellophane Polymers 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229920000742 Cotton Polymers 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 102100022887 GTP-binding nuclear protein Ran Human genes 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 101000774835 Heteractis crispa PI-stichotoxin-Hcr2o Proteins 0.000 description 1
- 101000620756 Homo sapiens GTP-binding nuclear protein Ran Proteins 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- 229910019015 Mg-Ag Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004677 Nylon Substances 0.000 description 1
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 1
- 229920000297 Rayon Polymers 0.000 description 1
- 101100393821 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GSP2 gene Proteins 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 244000061458 Solanum melongena Species 0.000 description 1
- 235000002597 Solanum melongena Nutrition 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- JYJXGCDOQVBMQY-UHFFFAOYSA-N aluminum tungsten Chemical compound [Al].[W] JYJXGCDOQVBMQY-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- BEQNOZDXPONEMR-UHFFFAOYSA-N cadmium;oxotin Chemical compound [Cd].[Sn]=O BEQNOZDXPONEMR-UHFFFAOYSA-N 0.000 description 1
- 235000009120 camo Nutrition 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 235000005607 chanvre indien Nutrition 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000000306 component Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000005288 electromagnetic effect Effects 0.000 description 1
- 230000005686 electrostatic field Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011487 hemp Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000010985 leather Substances 0.000 description 1
- 230000002535 lyotropic effect Effects 0.000 description 1
- SJCKRGFTWFGHGZ-UHFFFAOYSA-N magnesium silver Chemical compound [Mg].[Ag] SJCKRGFTWFGHGZ-UHFFFAOYSA-N 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 1
- GALOTNBSUVEISR-UHFFFAOYSA-N molybdenum;silicon Chemical compound [Mo]#[Si] GALOTNBSUVEISR-UHFFFAOYSA-N 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002159 nanocrystal Substances 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 229920001778 nylon Polymers 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002964 rayon Substances 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 239000005266 side chain polymer Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 235000013599 spices Nutrition 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229920002994 synthetic fiber Polymers 0.000 description 1
- 239000012209 synthetic fiber Substances 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
- G09G3/06—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions using controlled light sources
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Shift Register Type Memory (AREA)
- Control Of El Displays (AREA)
- Electronic Switches (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
구동 회로에 있어서의 트랜지스터의 특성 열화를 억제하는 것을 과제의 하나로 한다.
제 1 입력 신호에 따라서 온 또는 오프됨으로써 출력 신호의 전위 상태를 설정하는지의 여부를 제어하는 제 1 스위치와, 제 2 입력 신호에 따라서 온 또는 오프됨으로써 출력 신호의 전위 상태를 설정하는지의 여부를 제어하는 제 2 스위치를 가지고, 제 1 스위치 또는 제 2 스위치가 온 또는 오프됨으로써 제 1 배선과 제 2 배선이 도통 상태 또는 비도통 상태로 된다.One of the problems is to suppress deterioration of the characteristics of the transistor in the drive circuit.
A first switch that controls whether to set the potential state of the output signal by being turned on or off in accordance with the first input signal, and controlling whether or not to set the potential state of the output signal by being turned on or off in accordance with the second input signal and a second switch, and when the first switch or the second switch is turned on or off, the first wiring and the second wiring are in a conductive state or in a non-conductive state.
Description
반도체 장치, 표시 장치, 액정 표시 장치, 이들의 구동 방법, 또는 이들을 생산하는 방법에 관한 것이다. 특히, 화소부와 동일한 기판에 형성되는 구동 회로를 가지는 반도체 장치, 표시 장치, 액정 표시 장치, 또는 이들의 구동 방법에 관한 것이다. 또는, 상기 반도체 장치, 상기 표시 장치, 또는 상기 액정 표시 장치를 가지는 전자 기기에 관한 것이다.It relates to a semiconductor device, a display device, a liquid crystal display device, a driving method thereof, or a method for producing the same. In particular, it relates to a semiconductor device, a display device, a liquid crystal display device, or a driving method thereof having a driving circuit formed on the same substrate as the pixel portion. Alternatively, it relates to an electronic device including the semiconductor device, the display device, or the liquid crystal display device.
최근, 표시 장치는, 액정 텔레비전 등의 대형 표시 장치의 증가로 인해, 활발하게 개발이 진행되고 있다. 특히, 비단결정 반도체에 의해 구성되는 트랜지스터를 사용하여, 화소부와 동일한 기판에 게이트 드라이버 등의 구동 회로를 구성하는 기술은, 비용의 저감, 신뢰성의 향상에 크게 공헌하기 위해서, 활발하게 개발이 진행되고 있다. DESCRIPTION OF RELATED ART In recent years, development of a display apparatus is progressing actively with the increase of large-sized display apparatuses, such as a liquid crystal television. In particular, a technology for forming a driving circuit such as a gate driver on the same substrate as the pixel portion using a transistor made of a non-single-crystal semiconductor is actively developed in order to greatly contribute to the reduction of cost and improvement of reliability. is becoming
비단결정 반도체에 의해 구성되는 트랜지스터는, 임계치 전압의 변동, 또는 이동도의 저하 등의 열화가 생긴다. 이 트랜지스터의 열화가 진행되면, 구동 회로가 동작하기 어려워져, 화상을 표시할 수 없게 되는 문제가 있다. 그래서, 특허문헌 1, 특허문헌 2, 및 비특허문헌 1에는, 플립플롭의 출력 신호를 L 레벨(로우 레벨이라고도 함)로 낮추는 기능을 가지는 트랜지스터(이하, 풀다운 트랜지스터라고도 함)의 열화를 억제할 수 있는 시프트 레지스터가 개시되어 있다. 이들의 문헌에서는, 2개의 풀다운 트랜지스터가 사용된다. 이 2개의 풀다운 트랜지스터는, 플립플롭의 출력 단자와, VSS(이하 부전원)가 공급되는 배선과의 사이에 접속된다. 그리고, 한쪽의 풀다운 트랜지스터와, 다른쪽의 풀다운 트랜지스터가 교대로 온(온 상태라고도 함)으로 된다. 이렇게 함으로써, 각각의 풀다운 트랜지스터가 온으로 되는 시간이 짧아지므로, 풀다운 트랜지스터의 특성 열화를 억제할 수 있다. In the transistor constituted by the non-single crystal semiconductor, deterioration such as fluctuation in threshold voltage or decrease in mobility occurs. If this transistor deteriorates, the drive circuit becomes difficult to operate, and there is a problem that an image cannot be displayed. Therefore, in
종래의 기술의 구성에 있어서, 출력 신호를 하이 레벨로 제어하기 위한 트랜지스터(이하, 풀업 트랜지스터라고도 함)의 게이트의 전위는, 정전원 전압, 또는 클록 신호의 하이 레벨의 전위보다도 높아지는 경우가 있다. 이 때문에, 풀업 트랜지스터에는, 큰 전압이 인가되는 경우가 있다. 또는, 풀업 트랜지스터의 게이트와 접속되는 트랜지스터에는, 큰 전압이 인가되는 경우가 있다. 또는, 트랜지스터가 열화하여도, 시프트 레지스터가 동작하도록, 시프트 레지스터를 구성하는 트랜지스터의 채널 폭이 큰 경우가 있다. 또는, 트랜지스터의 채널 폭이 크면, 트랜지스터의 게이트와, 소스 또는 드레인 사이에서 단락(short)하기 쉬워지는 경우가 있다. 또는, 트랜지스터의 채널 폭이 커지면, 시프트 레지스터를 구성하는 각 트랜지스터에서의 기생 용량이 증가하여 버리는 경우가 있다. In the configuration of the prior art, the potential of the gate of a transistor (hereinafter also referred to as a pull-up transistor) for controlling the output signal to a high level may be higher than the potential of the constant source voltage or the high level of the clock signal. For this reason, a large voltage may be applied to the pull-up transistor. Alternatively, a large voltage may be applied to the transistor connected to the gate of the pull-up transistor. Alternatively, the channel width of the transistors constituting the shift register may be large so that the shift register operates even if the transistor deteriorates. Alternatively, if the channel width of the transistor is large, it may be easy to short circuit between the gate and the source or drain of the transistor. Alternatively, when the channel width of the transistor increases, the parasitic capacitance in each transistor constituting the shift register may increase.
본 발명의 일 형태는, 트랜지스터의 특성 열화를 억제하는 것을 과제로 한다. 또는, 본 발명의 일 형태는, 트랜지스터의 채널 폭을 작게 하는 것을 과제로 한다. 또는, 본 발명의 일 형태는, 풀업 트랜지스터의 특성 열화의 억제하거나, 또는 채널 폭을 작게 하는 것을 과제로 한다. 또는, 본 발명의 일 형태는, 출력 신호의 진폭을 크게 하는 것을 과제로 한다. 또는, 본 발명의 일 형태는, 화소가 가지는 트랜지스터의 온 시간을 길게 하는 것을 과제로 한다. 또는, 본 발명의 일 형태는, 화소로의 기록 부족을 개선하는 것을 과제로 한다. 또는, 본 발명의 일 형태는, 출력 신호의 하강 시간을 짧게 하는 것을 과제로 한다. 또는, 본 발명의 일 형태는, 출력 신호의 상승 시간을 짧게 하는 것을 과제로 한다. 또는, 본 발명의 일 형태는, 어떤 행에 속하는 화소에, 다른 행에 속하는 화소로의 비디오 신호가 기록되는 것을 방지하는 것을 과제로 한다. 또는, 구동 회로의 출력 신호의 하강 시간의 편차를 저감하는 것을 과제로 한다. 또는, 각 화소로의 피드스루(feedthrough)의 영향을 일정하게 하는 것을 과제로 한다. 또는, 크로스토크를 저감하는 것을 과제로 한다. 또는, 본 발명의 일 형태는, 레이아웃 면적을 작게 하는 것을 과제로 한다. 또는, 본 발명의 일 형태는, 표시 장치의 프레임을 좁게 하는 것을 과제로 한다. 또는, 본 발명의 일 형태는, 표시 장치를 고정세로 하는 것을 과제로 한다. 또는, 본 발명의 일 형태는, 제조 수율을 높이는 것을 과제로 한다. 또는, 본 발명의 일 형태는, 제조 비용을 저감하는 것을 과제로 한다. 또는, 본 발명의 일 형태는, 출력 신호의 무뎌짐을 저감하는 것을 과제로 한다. 또는, 본 발명의 일 형태는, 출력 신호의 지연을 저감하는 것을 과제로 한다. 또는, 본 발명의 일 형태는, 소비 전력을 저감하는 것을 과제로 한다. 또는, 본 발명의 일 형태는, 외부 회로의 전류 공급 능력을 작게 하는 것을 과제로 한다. 또는, 본 발명의 일 형태는, 외부 회로의 크기, 또는 상기 외부 회로를 가지는 표시 장치의 크기를 작게 하는 것을 과제로 한다. 또한, 이들 과제의 기재는, 다른 과제의 존재를 방해하는 것이 아니다. 또한, 본 발명의 일 형태는, 이들 과제의 전부를 해결할 필요는 없는 것으로 한다. One aspect of the present invention makes it a subject to suppress deterioration in characteristics of a transistor. Another object of one embodiment of the present invention is to reduce the channel width of a transistor. Another object of one embodiment of the present invention is to suppress deterioration in characteristics of a pull-up transistor or to reduce the channel width. Alternatively, one aspect of the present invention makes it a subject to increase the amplitude of an output signal. Alternatively, one embodiment of the present invention makes it a subject to lengthen the on-time of a transistor included in a pixel. Another object of one embodiment of the present invention is to improve the lack of writing in pixels. Alternatively, one aspect of the present invention makes it a subject to shorten the fall time of an output signal. Another object of one embodiment of the present invention is to shorten the rise time of an output signal. Another object of one embodiment of the present invention is to prevent a video signal from being written to a pixel belonging to a certain row to a pixel belonging to another row. Another object is to reduce the variation in the fall time of the output signal of the driving circuit. Alternatively, an object is to make constant the influence of feedthrough to each pixel. Or, make it a subject to reduce crosstalk. Alternatively, one embodiment of the present invention makes it a subject to make the layout area small. Alternatively, one embodiment of the present invention makes it a subject to narrow the frame of the display device. Alternatively, one aspect of the present invention makes a display device a high-definition subject. Alternatively, one embodiment of the present invention makes it a subject to increase the production yield. Or, one aspect of this invention makes it a subject to reduce manufacturing cost. Another object of one embodiment of the present invention is to reduce dulling of an output signal. Another object of one embodiment of the present invention is to reduce the delay of the output signal. Alternatively, one embodiment of the present invention makes it a subject to reduce power consumption. Alternatively, in one embodiment of the present invention, it is an object to reduce the current supply capability of an external circuit. Another object of one embodiment of the present invention is to reduce the size of an external circuit or a display device having the external circuit. In addition, description of these subjects does not impede the existence of another subject. In addition, one aspect of this invention assumes that it is not necessary to solve all these subjects.
본 발명의 일 형태는, 제 1 입력 신호, 제 2 입력 신호, 및 제 3 입력 신호가 입력되고, 출력 신호를 출력하는 구동 회로와, 액정 소자를 가지고, 출력 신호에 따라서 액정 소자에 인가되는 전압이 설정되는 화소를 가지고, 구동 회로는, 제 3 입력 신호에 따라서 온 또는 오프되는 제 1 스위치 및 제 2 스위치와, 제 1 스위치가 온 또는 오프됨으로써 제 1 입력 신호가 입력되는지의 여부가 제어되고, 제 1 입력 신호에 따라서 온 또는 오프됨으로써 출력 신호의 전위 상태를 설정하는지의 여부를 제어하는 제 3 스위치와, 제 2 스위치가 온 또는 오프됨으로써 제 2 입력 신호가 입력되는지의 여부가 제어되고, 제 2 입력 신호에 따라서 온 또는 오프됨으로써 출력 신호의 전위 상태를 설정하는지의 여부를 제어하는 제 4 스위치를 가지는 액정 표시 장치이다. One embodiment of the present invention has a driving circuit to which a first input signal, a second input signal, and a third input signal are input and outputs an output signal, and a liquid crystal element, and a voltage applied to the liquid crystal element according to the output signal With this set pixel, the driving circuit includes a first switch and a second switch that are turned on or off according to a third input signal, and whether the first input signal is input by turning the first switch on or off is controlled, , a third switch that controls whether to set the potential state of the output signal by being turned on or off according to the first input signal, and whether the second input signal is input by turning the second switch on or off is controlled, A liquid crystal display device having a fourth switch for controlling whether to set the potential state of an output signal by being turned on or off according to a second input signal.
본 발명의 일 형태는, 제 1 입력 신호, 제 2 입력 신호, 및 제 3 입력 신호가 입력되고, 출력 신호를 출력하는 구동 회로와, 액정 소자를 가지고, 출력 신호에 따라서 액정 소자에 인가되는 전압이 설정되는 화소를 가지고, 구동 회로는, 게이트, 소스, 및 드레인을 가지고, 게이트에 제 3 입력 신호가 입력되고, 소스 및 드레인의 한쪽에 제 1 입력 신호가 입력되는 제 1 트랜지스터와, 게이트, 소스, 및 드레인을 가지고, 게이트에 제 3 입력 신호가 입력되고, 소스 및 드레인의 한쪽에 제 2 입력 신호가 입력되는 제 2 트랜지스터와, 게이트, 소스, 및 드레인을 가지고, 게이트가 제 1 트랜지스터의 소스 및 드레인의 다른쪽에 전기적으로 접속되고, 온 또는 오프됨으로써 출력 신호의 전위 상태를 설정하는지의 여부를 제어하는 제 3 트랜지스터와, 게이트, 소스, 및 드레인을 가지고, 게이트가 제 2 트랜지스터의 소스 및 드레인의 다른쪽에 전기적으로 접속되고, 온 또는 오프됨으로써 출력 신호의 전위 상태를 설정하는지의 여부를 제어하는 제 4 트랜지스터를 가지는 액정 표시 장치이다. One embodiment of the present invention has a driving circuit to which a first input signal, a second input signal, and a third input signal are input and outputs an output signal, and a liquid crystal element, and a voltage applied to the liquid crystal element according to the output signal With this set pixel, the driving circuit has a gate, a source, and a drain, a first transistor to which a third input signal is inputted to the gate and a first input signal is inputted to one of the source and the drain, a gate; a second transistor having a source and a drain, a third input signal is input to a gate, and a second input signal is inputted to one of the source and drain; a third transistor electrically connected to the other of the source and the drain and controlling whether to set the potential state of the output signal by being turned on or off; A liquid crystal display device having a fourth transistor electrically connected to the other side of the drain and controlling whether to set the potential state of an output signal by being turned on or off.
본 발명의 일 형태는, 제 1 입력 신호, 제 2 입력 신호, 제 3 입력 신호, 및 제 4 입력 신호가 입력되고, 출력 신호를 출력하는 구동 회로와, 액정 소자를 가지고, 출력 신호에 따라서 액정 소자에 인가되는 전압이 설정되는 화소를 가지고, 구동 회로는, 제 1 입력 신호가 입력되는 제 1 배선과, 제 2 입력 신호가 입력되는 제 2 배선과, 제 3 입력 신호가 입력되는 제 3 배선과, 제 4 입력 신호가 입력되는 제 4 배선과, 게이트, 소스, 및 드레인을 가지고, 게이트가 제 3 배선에 전기적으로 접속되고, 소스 및 드레인의 한쪽이 제 1 배선에 전기적으로 접속된 제 1 트랜지스터와, 게이트, 소스, 및 드레인을 가지고, 게이트가 제 3 배선에 전기적으로 접속되고, 소스 및 드레인의 한쪽이 제 2 배선에 전기적으로 접속된 제 2 트랜지스터와, 게이트, 소스, 및 드레인을 가지고, 게이트가 제 1 트랜지스터의 소스 및 드레인의 다른쪽에 전기적으로 접속되고, 소스 및 드레인의 한쪽이 제 4 배선에 전기적으로 접속된 제 3 트랜지스터와, 게이트, 소스, 및 드레인을 가지고, 게이트가 제 2 트랜지스터의 소스 및 드레인의 다른쪽에 전기적으로 접속되고, 소스 및 드레인의 한쪽이 제 4 배선에 전기적으로 접속된 제 4 트랜지스터와, 제 3 트랜지스터의 소스 및 드레인의 다른쪽 및 제 4 트랜지스터의 소스 및 드레인의 다른쪽에 전기적으로 접속되고, 주어지는 전위가 출력 신호의 전위가 되는 제 5 배선을 가지는 액정 표시 장치이다. One embodiment of the present invention includes a driving circuit to which a first input signal, a second input signal, a third input signal, and a fourth input signal are input and output an output signal, and a liquid crystal element, and the liquid crystal element according to the output signal It has a pixel to which a voltage to be applied to the element is set, and the driving circuit includes a first wire to which a first input signal is input, a second wire to which a second input signal is input, and a third wire to which a third input signal is input. and a fourth wiring to which the fourth input signal is input, a gate, a source, and a drain, the gate being electrically connected to the third wiring, and one of the source and the drain being electrically connected to the first wiring a second transistor having a transistor, a gate, a source, and a drain, a gate electrically connected to a third wiring, and one of the source and drain electrically connected to the second wiring; , a third transistor having a gate electrically connected to the other of the source and drain of the first transistor, and one of the source and drain electrically connected to a fourth wiring, and a gate, a source, and a drain, the gate having a second a fourth transistor electrically connected to the other of the source and drain of the transistor, and one of the source and drain electrically connected to the fourth wiring, the other of the source and drain of the third transistor and the source and drain of the fourth transistor It is a liquid crystal display device having a fifth wiring electrically connected to the other side of which the given potential becomes the potential of the output signal.
본 발명의 일 형태는, 제 1 입력 신호, 제 2 입력 신호, 제 3 입력 신호, 및 제 4 입력 신호가 입력되고, 출력 신호를 출력하는 구동 회로와, 액정 소자를 가지고, 출력 신호에 따라서 액정 소자에 인가되는 전압이 설정되는 화소를 가지고, 구동 회로는, 제 1 입력 신호가 입력되는 제 1 배선과, 제 2 입력 신호가 입력되는 제 2 배선과, 제 3 입력 신호가 입력되는 제 3 배선과, 제 4 입력 신호가 입력되는 제 4 배선과, 게이트, 소스, 및 드레인을 가지고, 게이트 및 소스 및 드레인의 한쪽이 제 1 배선에 전기적으로 접속된 제 1 트랜지스터와, 게이트, 소스, 및 드레인을 가지고, 게이트 및 소스 및 드레인의 한쪽이 제 2 배선에 전기적으로 접속된 제 2 트랜지스터와, 게이트, 소스, 및 드레인을 가지고, 게이트가 제 1 트랜지스터의 소스 및 드레인의 다른쪽에 전기적으로 접속되고, 소스 및 드레인의 한쪽이 제 3 배선에 전기적으로 접속된 제 3 트랜지스터와, 게이트, 소스, 및 드레인을 가지고, 게이트가 제 2 트랜지스터의 소스 및 드레인의 다른쪽에 전기적으로 접속되고, 소스 및 드레인의 한쪽이 제 4 배선에 전기적으로 접속된 제 4 트랜지스터와, 제 3 트랜지스터의 소스 및 드레인의 다른쪽 및 제 4 트랜지스터의 소스 및 드레인의 다른쪽에 전기적으로 접속되고, 주어지는 전위가 출력 신호의 전위가 되는 제 5 배선을 가지는 액정 표시 장치이다. One embodiment of the present invention includes a driving circuit to which a first input signal, a second input signal, a third input signal, and a fourth input signal are input and output an output signal, and a liquid crystal element, and the liquid crystal element according to the output signal It has a pixel to which a voltage to be applied to the element is set, and the driving circuit includes a first wire to which a first input signal is input, a second wire to which a second input signal is input, and a third wire to which a third input signal is input. and a fourth wiring to which the fourth input signal is input; a first transistor having a gate, a source, and a drain, and one of the gate, the source and the drain being electrically connected to the first wiring; a second transistor having a gate and one of the source and drain electrically connected to the second wiring, and a gate, a source and a drain, wherein the gate is electrically connected to the other of the source and drain of the first transistor, a third transistor having one of the source and the drain electrically connected to the third wiring, and a gate, a source, and a drain, the gate being electrically connected to the other of the source and the drain of the second transistor, and one of the source and the drain a fourth transistor electrically connected to the fourth wiring, and a fourth transistor electrically connected to the other side of the source and drain of the third transistor and the other side of the source and drain of the fourth transistor, so that the applied potential becomes the potential of the output signal It is a liquid crystal display device having 5 wirings.
본 발명의 일 형태는, 제 1 입력 신호 및 제 2 입력 신호가 입력되고, 출력 신호를 출력하는 구동 회로와, 액정 소자를 가지고, 출력 신호에 따라서 액정 소자에 인가되는 전압이 설정되는 화소를 가지고, 구동 회로는, 제 1 입력 신호가 입력되는 제 1 배선과, 제 2 입력 신호가 입력되는 제 2 배선과, 게이트, 소스, 및 드레인을 가지고, 게이트 및 소스 및 드레인의 한쪽이 제 1 배선에 전기적으로 접속된 제 1 트랜지스터와, 게이트, 소스, 및 드레인을 가지고, 게이트 및 소스 및 드레인의 한쪽이 제 2 배선에 전기적으로 접속된 제 2 트랜지스터와, 게이트, 소스, 및 드레인을 가지고, 게이트 및 소스 및 드레인의 한쪽이 제 1 트랜지스터의 소스 및 드레인의 다른쪽에 전기적으로 접속된 제 3 트랜지스터와, 게이트, 소스, 및 드레인을 가지고, 게이트 및 소스 및 드레인의 한쪽이 제 2 트랜지스터의 소스 및 드레인의 다른쪽에 전기적으로 접속된 제 4 트랜지스터와, 제 3 트랜지스터의 소스 및 드레인의 다른쪽 및 제 4 트랜지스터의 소스 및 드레인의 다른쪽에 전기적으로 접속되고, 주어지는 전위가 출력 신호의 전위가 되는 제 3 배선을 가지는 액정 표시 장치이다. One aspect of the present invention has a pixel having a driving circuit to which a first input signal and a second input signal are input and outputting an output signal, and a liquid crystal element, the voltage applied to the liquid crystal element being set according to the output signal , the driving circuit has a first wiring to which a first input signal is input, a second wiring to which a second input signal is input, and a gate, a source, and a drain, and one of the gate and the source and the drain is connected to the first wiring. a first transistor electrically connected to each other, a gate, a source, and a drain, and a gate and one of the source and drain electrically connected to a second wiring; a third transistor having one of the source and the drain electrically connected to the other of the source and the drain of the first transistor, and a gate, a source, and a drain, and one of the gate and the source and the drain is the source and drain of the second transistor a fourth transistor electrically connected to the other side, and a third wiring electrically connected to the other side of the source and drain of the third transistor and the other side of the source and drain of the fourth transistor, the potential of which is the potential of the output signal; Eggplant is a liquid crystal display device.
또한, 본 발명의 일 형태에 있어서, 제 3 트랜지스터의 채널 폭을 제 4 트랜지스터의 채널 폭과 같게 할 수도 있다. Further, in one embodiment of the present invention, the channel width of the third transistor may be made equal to the channel width of the fourth transistor.
또한, 본 발명의 일 형태에 있어서, 제 1 트랜지스터의 채널 폭을 제 3 트랜지스터의 채널 폭보다도 작게 하고, 제 2 트랜지스터의 채널 폭을 제 4 트랜지스터의 채널 폭보다도 작게 할 수도 있다. Further, in one embodiment of the present invention, the channel width of the first transistor may be made smaller than the channel width of the third transistor, and the channel width of the second transistor may be made smaller than the channel width of the fourth transistor.
본 발명의 일 형태는, 제 1 입력 신호 및 제 2 입력 신호가 입력되고, 출력 신호를 출력하는 구동 회로와, 액정 소자를 가지고, 출력 신호에 따라서 액정 소자에 인가되는 전압이 설정되는 화소를 가지고, 구동 회로는, 제 1 입력 신호가 입력되는 제 1 배선과, 제 2 입력 신호가 입력되는 제 2 배선과, 게이트, 소스, 및 드레인을 가지고, 게이트 및 소스 및 드레인의 한쪽이 제 1 배선에 전기적으로 접속된 제 1 트랜지스터와, 게이트, 소스, 및 드레인을 가지고, 게이트 및 소스 및 드레인의 한쪽이 제 2 배선에 전기적으로 접속된 제 2 트랜지스터를 가지고, 양극 및 음극을 가지고, 양극이 제 1 트랜지스터의 소스 및 드레인의 다른쪽에 전기적으로 접속된 제 1 다이오드와, 양극 및 음극을 가지고, 양극이 제 2 트랜지스터의 소스 및 드레인의 다른쪽에 전기적으로 접속된 제 2 다이오드와, 제 1 다이오드의 음극 및 제 2 다이오드의 음극에 전기적으로 접속되고, 주어지는 전위가 출력 신호의 전위가 되는 제 3 배선을 가지는 액정 표시 장치이다. One aspect of the present invention has a pixel having a driving circuit to which a first input signal and a second input signal are input and outputting an output signal, and a liquid crystal element, the voltage applied to the liquid crystal element being set according to the output signal , the driving circuit has a first wiring to which a first input signal is input, a second wiring to which a second input signal is input, and a gate, a source, and a drain, and one of the gate and the source and the drain is connected to the first wiring. having a first transistor electrically connected, a gate, a source, and a drain, a second transistor having one of the gate and the source and the drain electrically connected to a second wiring, having an anode and a cathode, wherein the anode is the first a first diode electrically connected to the other side of the source and drain of the transistor, a second diode having an anode and a cathode, the anode electrically connected to the other side of the source and drain of the second transistor; A liquid crystal display device having a third wiring electrically connected to the cathode of the second diode, the potential of which becomes the potential of an output signal.
또한, 본 발명의 일 형태에 있어서, 제 1 트랜지스터의 채널 폭을 제 2 트랜지스터의 채널 폭과 같게 할 수도 있다. Further, in one embodiment of the present invention, the channel width of the first transistor may be made equal to the channel width of the second transistor.
본 발명의 일 형태는, 상기 어느 하나에 기재된 액정 표시 장치와, 액정 표시 장치의 동작을 제어하는 조작 스위치를 적어도 가지는 전자 기기이다. One embodiment of the present invention is an electronic device having at least the liquid crystal display device according to any one of the above, and an operation switch for controlling the operation of the liquid crystal display device.
또한, 스위치로서는, 다양한 형태인 것을 사용할 수 있다. 스위치의 일 예로서는, 전기적 스위치 또는 기계적인 스위치 등을 사용할 수 있다. 즉, 스위치는, 전류를 제어할 수 있는 것이면 좋고, 특정한 것에 한정되지 않는다. In addition, as a switch, the thing of various forms can be used. As an example of the switch, an electrical switch or a mechanical switch may be used. That is, as long as a switch can control a current, it is not limited to a specific thing.
스위치의 일 예로서는, 트랜지스터(예를 들어, 바이폴라 트랜지스터, MOS 트랜지스터 등), 다이오드(예를 들어, PN 다이오드, PIN 다이오드, 쇼트키 다이오드, MIM(Metal Insulator Metal) 다이오드, MIS(Metal Insulator Semiconductor) 다이오드, 다이오드 접속의 트랜지스터 등), 또는 이들을 조합한 논리회로 등이 있다. 기계적인 스위치의 일 예로서는, 디지털 마이크로 미러 디바이스(DMD)와 같이, MEMS(마이크로 일렉트로 메커니컬 시스템) 기술을 사용한 스위치가 있다. 그 스위치는, 기계적으로 움직일 수 있는 전극을 가지고, 그 전극이 움직임으로써, 도통과 비도통을 제어하여 동작한다. As an example of a switch, a transistor (eg, a bipolar transistor, a MOS transistor, etc.), a diode (eg, a PN diode, a PIN diode, a Schottky diode, a metal insulator metal (MIM) diode, a metal insulator semiconductor (MIS) diode) , diode-connected transistors, etc.), or a logic circuit combining them. An example of a mechanical switch is a switch using MEMS (Micro Electromechanical System) technology, such as a digital micro mirror device (DMD). The switch has a mechanically movable electrode, and by moving the electrode, conduction and non-conduction are controlled and operated.
또한, 스위치로서, N 채널형 트랜지스터와 P 채널형 트랜지스터의 양쪽을 사용하고, CMOS형의 스위치를 사용하여도 좋다. Note that, as the switch, both an N-channel transistor and a P-channel transistor may be used, and a CMOS switch may be used.
또한, 표시 소자, 표시 소자를 가지는 장치인 표시 장치, 발광 소자, 및 발광 소자를 가지는 장치인 발광 장치는, 다양한 형태를 사용하는 것, 또는 여러 가지 소자를 가질 수 있다. 표시 소자, 표시 장치, 발광 소자 또는 발광 장치의 일 예로서는, EL(일렉트로루미네선스) 소자(유기물 및 무기물을 포함하는 EL 소자, 유기 EL 소자, 무기 EL 소자), LED(백색 LED, 적색 LED, 녹색 LED, 청색 LED등), 트랜지스터(전류에 따라서 발광하는 트랜지스터), 전자 방출 소자, 액정 소자, 전자 잉크, 전기 영동 소자, 그레이팅 라이트 밸브(GLV), 디지털 마이크로 미러 디바이스(DMD), 카본 나토 튜브 등 전기 자기적 작용에 의해, 콘트라스트, 휘도, 반사율, 투과율 등이 변화되는 표시 매체를 가지는 것이 있다. 또한, 표시 장치를 플라즈마 디스플레이 또는 압전 세라믹 디스플레이로 할 수도 있다. EL 소자를 사용한 표시 장치의 일 예로서는, EL 디스플레이 등이 있다. 전자 방출 소자를 사용한 표시 장치의 일 예로서는, 필드 이미션 디스플레이(FED) 또는 SED(Surface-conduction Electron-emitter Display) 방식 평면형 디스플레이 등이 있다. 액정 소자를 사용한 표시 장치의 일 예로서는, 액정 디스플레이(투과형 액정 디스플레이, 반투과형 액정 디스플레이, 반사형 액정 디스플레이, 직시형 액정 디스플레이, 투사형 액정 디스플레이) 등이 있다. 전자 잉크 또는 전기 영동 소자를 사용한 표시 장치 일 예로서는, 전자 페이퍼 등이 있다. In addition, the display element, the display device which is a device which has a display element, a light emitting element, and the light emitting device which is a device which has a light emitting element can use various types or have various elements. As an example of a display element, a display apparatus, a light emitting element, or a light emitting device, EL (electroluminescence) element (EL element containing organic material and inorganic material, organic EL element, inorganic EL element), LED (white LED, red LED, Green LED, Blue LED, etc.), Transistor (Transistor that emits light according to current), Electron Emitting Device, Liquid Crystal Device, Electronic Ink, Electrophoretic Device, Grating Light Valve (GLV), Digital Micromirror Device (DMD), Carbon Nato Tube Some have a display medium in which contrast, luminance, reflectance, transmittance, etc. are changed by an electro-magnetic effect. Further, the display device may be a plasma display or a piezoelectric ceramic display. As an example of a display device using an EL element, there is an EL display or the like. As an example of the display device using the electron emission device, there is a field emission display (FED) or a surface-conduction electron-emitter display (SED) type flat-type display. Examples of a display device using a liquid crystal element include a liquid crystal display (a transmissive liquid crystal display, a transflective liquid crystal display, a reflective liquid crystal display, a direct view liquid crystal display, and a projection liquid crystal display). An example of a display device using electronic ink or an electrophoretic element includes electronic paper.
액정 소자의 일 예로서는, 액정의 광학적 변조 작용에 의해 광의 투과 또는 비투과를 제어하는 소자가 있다. 그 소자는 한 쌍의 전극과 액정층에 의해 구성되는 것이 가능하다. 또한, 액정의 광학적 변조 작용은, 액정에 걸리는 전계(가로 방향의 전계, 세로 방향의 전계 또는 경사 방향의 전계를 포함함)에 의해 제어된다. 또한, 구체적으로는, 액정 소자의 일 예로서는, 네마틱 액정, 콜레스테릭 액정, 스멕틱 액정, 디스코틱 액정, 서모 트로픽 액정, 리오 트로픽 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정(PDLC), 강유전 액정, 반강유전 액정, 주쇄형 액정, 측쇄형 고분자 액정, 플라즈마 어드레스 액정(PALC), 바나나형 액정, TN(Twisted Nematic) 모드, STN(Super Twisted Nematic) 모드, IPS(In-Plane-Switching) 모드, FFS(Fringe Field Switching) 모드, MVA(Multi-domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment), ASV(Advanced Super View) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, 0CB(0ptical Compensated Birefringence) 모드, ECB(Electrically Controlled Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드, PDLC(Polymer Dispersed Liquid Crystal) 모드, 게스트 호스트 모드, 블루상(Blue Phase) 모드 등을 사용한 것이 있다. 단, 이것에 한정되지 않고, 액정 소자로서 다양한 것을 사용할 수 있다. As an example of the liquid crystal element, there is an element that controls transmission or non-transmission of light by an optical modulation action of liquid crystal. It is possible that the element is constituted by a pair of electrodes and a liquid crystal layer. In addition, the optical modulation action of the liquid crystal is controlled by the electric field applied to the liquid crystal (including the electric field in the horizontal direction, the electric field in the vertical direction, or the electric field in the oblique direction). In addition, specifically, as an example of a liquid crystal element, a nematic liquid crystal, a cholesteric liquid crystal, a smectic liquid crystal, a discotic liquid crystal, a thermotropic liquid crystal, a lyotropic liquid crystal, a low molecular liquid crystal, a polymer liquid crystal, a polymer dispersed liquid crystal (PDLC) , ferroelectric liquid crystal, antiferroelectric liquid crystal, main chain liquid crystal, branched polymer liquid crystal, plasma address liquid crystal (PALC), banana liquid crystal, TN (Twisted Nematic) mode, STN (Super Twisted Nematic) mode, IPS (In-Plane-Switching) ) mode, Fringe Field Switching (FFS) mode, MVA (Multi-domain Vertical Alignment) mode, PVA (Patterned Vertical Alignment), ASV (Advanced Super View) mode, ASM (Axially Symmetric aligned Micro-cell) mode, 0CB (0ptical) mode Compensated Birefringence) mode, ECB (Electrically Controlled Birefringence) mode, FLC (Ferroelectric Liquid Crystal) mode, AFLC (AntiFerroelectric Liquid Crystal) mode, PDLC (Polymer Dispersed Liquid Crystal) mode, guest host mode, Blue Phase mode, etc. There is one using However, it is not limited to this, A various thing can be used as a liquid crystal element.
또한, 트랜지스터로서, 다양한 구조의 트랜지스터를 사용할 수 있다. 따라서, 트랜지스터의 종류에 한정은 없다. 트랜지스터의 일 예로서는, 비정질 실리콘, 다결정 실리콘, 미결정(마이크로 크리스탈, 나노 크리스탈, 세미 아모퍼스라고도 함) 실리콘 등으로 대표되는 비단결정 반도체막을 가지는 박막 트랜지스터(TFT) 등을 사용할 수 있다. In addition, as the transistor, transistors of various structures can be used. Therefore, there is no limitation on the type of transistor. As an example of the transistor, a thin film transistor (TFT) having a non-single crystal semiconductor film represented by amorphous silicon, polycrystalline silicon, microcrystalline (also referred to as microcrystal, nanocrystal, semi-amorphous) silicon, or the like can be used.
또한, 트랜지스터의 일 예로서는, ZnO, a-InGaZnO, SiGe, GaAs, IZO(인듐아연 산화물), ITO(인듐주석 산화물), SnO, TiO, AlZnSnO(AZTO) 등의 화합물 반도체 또는 산화물 반도체를 가지는 트랜지스터, 또는 이들의 화합물 반도체 또는 산화물 반도체를 박막화한 박막 트랜지스터 등을 사용할 수 있다. In addition, as an example of the transistor, a transistor having a compound semiconductor or oxide semiconductor such as ZnO, a-InGaZnO, SiGe, GaAs, IZO (indium zinc oxide), ITO (indium tin oxide), SnO, TiO, AlZnSnO (AZTO), Alternatively, a thin film transistor obtained by thinning these compound semiconductors or oxide semiconductors can be used.
또한, 트랜지스터의 일 예로서는, 잉크젯법 또는 인쇄법을 사용하여 형성한 트랜지스터 등을 사용할 수 있다. In addition, as an example of the transistor, a transistor formed using an inkjet method or a printing method, etc. can be used.
또한, 트랜지스터의 일 예로서는, 유기 반도체나 카본 나토 튜브를 가지는 트랜지스터 등을 사용할 수 있다. In addition, as an example of the transistor, an organic semiconductor or a transistor having a carbon Nato tube may be used.
또한, 트랜지스터로서는, 그 외에도 여러 가지 구조의 트랜지스터를 사용할 수 있다. 예를 들어, 트랜지스터로서, MOS형 트랜지스터, 접합형 트랜지스터, 바이폴라 트랜지스터 등을 사용할 수 있다. In addition, as the transistor, transistors of various structures other than those can be used. For example, as the transistor, a MOS transistor, a junction transistor, a bipolar transistor, or the like can be used.
또한, 트랜지스터의 일 예로서는, 게이트 전극이 2개 이상인 멀티 게이트 구조의 트랜지스터를 사용할 수 있다. In addition, as an example of the transistor, a transistor having a multi-gate structure having two or more gate electrodes may be used.
또한, 트랜지스터의 일 예로서는, 채널의 상하에 게이트 전극이 배치되어 있는 구조의 트랜지스터를 적용할 수 있다. Also, as an example of the transistor, a transistor having a structure in which gate electrodes are disposed above and below a channel may be applied.
또한, 트랜지스터의 일 예로서는, 채널 영역 위에 게이트 전극이 배치되어 있는 구조, 채널 영역 아래에 게이트 전극이 배치되어 있는 구조, 정스태거 구조, 역스태거 구조, 채널 영역을 복수의 영역으로 나눈 구조, 채널 영역을 병렬로 접속시킨 구조, 또는 채널 영역을 직렬로 접속시킨 구조 등의 트랜지스터를 사용할 수 있다. Further, as an example of the transistor, a structure in which a gate electrode is disposed over a channel region, a structure in which a gate electrode is disposed below the channel region, a forward stagger structure, an inverse stagger structure, a structure in which a channel region is divided into a plurality of regions, a channel region It is possible to use a transistor having a structure in which are connected in parallel or a structure in which channel regions are connected in series.
또한, 트랜지스터의 일 예로서는, 채널 영역(혹은 그 일부)에 소스 전극이나 드레인 전극이 겹쳐 있는 구조의 트랜지스터를 사용할 수 있다. In addition, as an example of the transistor, a transistor having a structure in which a source electrode or a drain electrode is overlapped in a channel region (or a part thereof) may be used.
또한, 트랜지스터의 일 예로서는, LDD(Lightly Doped Drain) 영역을 형성한 구조의 트랜지스터를 적용할 수 있다. Also, as an example of the transistor, a transistor having a structure in which a lightly doped drain (LDD) region is formed may be applied.
또한, 트랜지스터를 형성하는 기판의 종류는, 특정한 것에 한정되지 않으며, 여러 가지 기판을 사용하여, 트랜지스터를 형성할 수 있다. 그 기판의 일 예로서는, 반도체 기판, 단결정 기판(예를 들어 실리콘 기판), SOI 기판, 유리 기판, 석영 기판, 플라스틱 기판, 금속 기판, 스테인리스·스틸 기판, 스테인리스·스틸·호일을 가지는 기판, 텅스텐 기판, 텅스텐·호일을 가지는 기판, 가요성 기판, 접합 필름, 섬유상의 재료를 포함하는 종이, 또는 기재 필름 등이 있다. 유리 기판의 일 예로서는, 바륨보로실리케이트 유리, 알루미노보로실리케이트 유리, 또는 소다석회 유리 등이 있다. 가요성 기판의 일 예로서는, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리에테르설폰(PES)으로 대표되는 플라스틱, 또는 아크릴 등의 가요성을 가지는 합성 수지 등이 있다. 접합 필름의 일 예로서는, 폴리프로필렌, 폴리에스테르, 비닐, 폴리플루오르화 비닐, 또는 염화비닐 등이 있다. 기재 필름의 일 예로서는, 폴리에스테르, 폴리아미드, 폴리이미드, 무기 증착 필름, 또는 종이류 등이 있다. 특히, 반도체 기판, 단결정 기판, 또는 SOI 기판 등을 사용하여 트랜지스터를 제조함으로써, 특성, 크기, 또는 형상 등의 편차가 적고, 전류 능력이 높고, 크기가 작은 트랜지스터를 제조할 수 있다. 이러한 트랜지스터에 의해 회로를 구성하면, 회로의 저소비 전력화, 또는 회로의 고집적화를 도모할 수 있다. In addition, the kind of the board|substrate which forms a transistor is not limited to a specific thing, A transistor can be formed using various board|substrates. Examples of the substrate include a semiconductor substrate, a single crystal substrate (eg, a silicon substrate), an SOI substrate, a glass substrate, a quartz substrate, a plastic substrate, a metal substrate, a stainless steel substrate, a substrate having a stainless steel foil, a tungsten substrate , a substrate having a tungsten foil, a flexible substrate, a bonding film, paper containing a fibrous material, or a base film. Examples of the glass substrate include barium borosilicate glass, aluminoborosilicate glass, or soda-lime glass. Examples of the flexible substrate include plastics typified by polyethylene terephthalate (PET), polyethylene naphthalate (PEN), and polyethersulfone (PES), or synthetic resins having flexibility such as acrylic. Examples of the bonding film include polypropylene, polyester, vinyl, polyvinyl fluoride, or vinyl chloride. Examples of the base film include polyester, polyamide, polyimide, inorganic vapor deposition film, or paper. In particular, by manufacturing a transistor using a semiconductor substrate, a single crystal substrate, an SOI substrate, or the like, it is possible to manufacture a transistor with little variation in characteristics, size, shape, etc., high current capability, and small size. When a circuit is constituted by such a transistor, power consumption of the circuit can be reduced or the circuit can be highly integrated.
또한, 어떤 기판을 사용하여 트랜지스터를 형성하고, 그 후, 다른 기판에 트랜지스터를 전치하고, 다른 기판 위에 트랜지스터를 배치하여도 좋다. 트랜지스터가 전치되는 기판의 일 예로서는, 상술한 트랜지스터를 형성하는 것이 가능한 기판에 더하여, 종이기판, 셀로판 기판, 석재 기판, 목재 기판, 천 기판(천연섬유(비단, 면, 마), 합성 섬유(나일론, 폴리우레탄, 폴리에스테르) 또는 재생 섬유(아세테이트, 큐프라, 레이온, 재생 폴리에스테르) 등을 포함함), 피혁 기판, 또는 고무 기판 등이 있다. 이들 기판을 사용함으로써, 트랜지스터의 전기 특성의 향상 또는 트랜지스터의 소비 전력의 저감을 도모할 수 있고, 더욱이 트랜지스터를 이용한 장치의 신뢰성의 향상, 내열성의 향상, 경량화, 또는 박형화를 도모할 수 있다. Alternatively, a transistor may be formed using a certain substrate, and then the transistor may be disposed on another substrate, and the transistor may be disposed on the other substrate. As an example of the substrate on which the transistor is displaced, in addition to the substrate capable of forming the transistor described above, a paper substrate, a cellophane substrate, a stone substrate, a wood substrate, a cloth substrate (natural fiber (silk, cotton, hemp), synthetic fiber (nylon) , polyurethane, polyester) or recycled fibers (including acetate, cupra, rayon, recycled polyester, etc.), leather substrates, or rubber substrates. By using these substrates, it is possible to improve the electrical characteristics of the transistor or to reduce the power consumption of the transistor, and furthermore, it is possible to improve the reliability of the device using the transistor, improve the heat resistance, reduce the weight, or reduce the thickness.
또한, 소정의 기능을 실현시키기 위해서 필요한 회로의 전부를, 동일한 기판(예를 들어, 유리 기판, 플라스틱 기판, 단결정 기판, 또는 SOI 기판 등)에 형성할 수 있다. 이렇게 하여, 부품 점수의 삭감에 의한 비용의 저감, 또는 회로 부품과의 접속 점수의 저감에 의한 신뢰성의 향상을 도모할 수 있다. In addition, all of the circuits necessary for realizing a predetermined function can be formed on the same substrate (eg, a glass substrate, a plastic substrate, a single crystal substrate, an SOI substrate, etc.). In this way, the reduction of the cost by reduction of the number of components, or the improvement of the reliability by reduction of the number of connection points with circuit components can be aimed at.
또한, 소정의 기능을 실현시키기 위해서 필요한 회로의 전부를 동일한 기판에 형성하지 않는 것이 가능하다. 즉, 소정의 기능을 실현시키기 위해서 필요한 회로의 일부는, 어떤 기판에 형성되고, 소정의 기능을 실현시키기 위해서 필요한 회로의 다른 일부는, 다른 기판에 형성되어 있는 것이 가능하다. 예를 들어, 소정의 기능을 실현시키기 위해서 필요한 회로의 일부는, 유리 기판 위에 형성되고, 소정의 기능을 실현시키기 위해서 필요한 회로의 다른 일부는, 단결정 기판(또는 SOI 기판)에 형성되는 것이 가능하다. 그리고, 소정의 기능을 실현시키기 위해서 필요한 회로의 다른 일부가 형성된 단결정 기판을, COG(Chip On Glass)에 의해, 유리 기판에 접속하고, 유리 기판에 그 기판에 회로가 형성된 것(IC칩이라고도 함)을 배치할 수 있다. 또는, IC칩을, TAB(Tape Automated Bonding), COF(Chip On Film), SMT(Surface Mount Technology), 또는 프린트 기판 등을 사용하여 유리 기판과 접속할 수 있다. 이렇게, 회로의 일부가 화소부와 동일한 기판에 형성되어 있는 것에 의해, 부품 점수의 삭감에 의한 비용의 저감, 또는 회로 부품과의 접속 점수의 저감에 의한 신뢰성의 향상을 도모할 수 있다. 특히, 구동 전압이 큰 부분의 회로, 또는 구동 주파수가 높은 부분의 회로 등은, 소비 전력이 커져 버리는 경우가 많다. 그래서, 이러한 회로를, 화소부와는 다른 기판(예를 들어 단결정 기판)에 형성하고, IC칩을 구성한다. 이 IC칩을 사용함으로써, 소비 전력의 증가를 막을 수 있다. In addition, it is possible not to form all of the circuits necessary for realizing a predetermined function on the same substrate. That is, it is possible that a part of a circuit necessary for realizing a predetermined function is formed on a certain substrate, and another part of a circuit necessary for realizing a predetermined function can be formed on another substrate. For example, it is possible that a part of a circuit necessary for realizing a predetermined function is formed on a glass substrate, and another part of a circuit necessary for realizing a predetermined function is formed on a single crystal substrate (or an SOI substrate). . Then, a single crystal substrate on which another part of a circuit necessary for realizing a predetermined function is formed is connected to a glass substrate by COG (Chip On Glass), and a circuit is formed on the substrate on the glass substrate (also called an IC chip). ) can be placed. Alternatively, the IC chip may be connected to the glass substrate using Tape Automated Bonding (TAB), Chip On Film (COF), Surface Mount Technology (SMT), or a printed circuit board. In this way, when a part of a circuit is formed on the same board|substrate as a pixel part, the reduction of the cost by reduction of the number of components, or the improvement of reliability by reduction of the number of connection points with circuit components can be aimed at. In particular, a circuit in a portion having a large driving voltage or a circuit in a portion having a high driving frequency often consumes a large amount of power. Accordingly, such a circuit is formed on a substrate different from the pixel portion (eg, a single crystal substrate) to constitute an IC chip. By using this IC chip, an increase in power consumption can be prevented.
또한, 트랜지스터로서 예를 들어 게이트와, 드레인과, 소스를 포함하는 적어도 3개의 단자를 가지는 소자를 사용할 수 있다. 상기 소자는, 드레인 영역과 소스 영역의 사이에 채널 영역을 가지고, 드레인 영역과 채널 영역과 소스 영역을 통하여 전류를 흘려보낼 수 있다. 여기에서, 소스와 드레인은, 트랜지스터의 구조 또는 동작 조건 등에 따라 변하기 때문에, 어느 것이 소스 또는 드레인인지를 한정하는 것이 곤란하다. 그래서, 소스로서 기능하는 영역, 및 드레인으로서 기능하는 영역을, 소스 또는 드레인이라고 부르지 않는 경우가 있다. 그 경우, 일 예로서, 소스와 드레인의 어느 한쪽을, 제 1 단자, 제 1 전극, 또는 제 1 영역이라고 표기하고, 다른쪽을, 제 2 단자, 제 2 전극, 또는 제 2 영역이라고 표기하는 경우가 있다. 또한, 게이트를 제 3 단자 또는 제 3 전극으로 표기하는 경우가 있다. In addition, an element having at least three terminals including, for example, a gate, a drain, and a source can be used as the transistor. The device has a channel region between the drain region and the source region, and a current can flow through the drain region, the channel region, and the source region. Here, since the source and the drain vary depending on the structure or operating conditions of the transistor, it is difficult to define which one is the source or the drain. Therefore, a region functioning as a source and a region functioning as a drain may not be referred to as a source or a drain in some cases. In that case, as an example, one of the source and the drain is denoted as the first terminal, the first electrode, or the first region, and the other is denoted as the second terminal, the second electrode, or the second region. There are cases. Note that the gate is sometimes referred to as a third terminal or a third electrode.
또한, 트랜지스터는, 베이스와 이미터와 콜렉터를 포함하는 적어도 3개의 단자를 가지는 소자라도 좋다. 이 경우도 마찬가지로, 일 예로서, 이미터와 콜렉터의 한쪽을, 제 1 단자, 제 1 전극, 또는 제 1 영역이라고 표기하고, 이미터와 콜렉터의 다른쪽을, 제 2 단자, 제 2 전극, 또는 제 2 영역이라고 표기하는 경우가 있다. 또한, 트랜지스터로서 바이폴라 트랜지스터가 사용되는 경우, 게이트라는 표기를 베이스라고 바꾸어 말할 수 있다. Further, the transistor may be an element having at least three terminals including a base, an emitter, and a collector. Similarly in this case, as an example, one of the emitter and the collector is denoted as a first terminal, a first electrode, or a first region, and the other of the emitter and the collector is denoted as a second terminal, a second electrode, Alternatively, it may be referred to as the second area. In addition, when a bipolar transistor is used as a transistor, the notation of gate can be replaced with base.
또한, A와 B가 접속되어 있다,라고 명시적으로 기재하는 경우는, A와 B가 전기적으로 접속되어 있는 경우와, A와 B가 기능적으로 접속되어 있는 경우와, A와 B가 직접 접속되어 있는 경우를 포함하는 것으로 한다. 여기에서, A, B는 대상물(예를 들어, 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)로 한다. 따라서, 소정의 접속 관계, 예를 들어, 도면 또는 문장에 나타난 접속 관계에 한정되지 않고, 도면 또는 문장에 나타난 접속 관계 이외의 것도 포함하는 것으로 한다. In addition, when it is explicitly stated that A and B are connected, when A and B are electrically connected, when A and B are functionally connected, and when A and B are directly connected, It is assumed to include cases where there is Here, A and B are objects (for example, devices, elements, circuits, wirings, electrodes, terminals, conductive films, layers, etc.). Therefore, it is not limited to a predetermined connection relationship, for example, a connection relationship shown in a drawing or text, but includes things other than a connection relationship shown in the drawing or text.
A와 B가 전기적으로 접속되어 있는 경우의 일 예로서는, A와 B의 전기적인 접속을 가능하게 하는 소자(예를 들어, 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드 등)가, A와 B의 사이에 1개 이상 접속되는 것이 가능하다. As an example of the case where A and B are electrically connected, an element (eg, a switch, a transistor, a capacitor, an inductor, a resistor, a diode, etc.) enabling the electrical connection of A and B is connected to A It is possible to connect more than one between B.
A와 B가 기능적으로 접속되어 있는 경우의 일 예로서는, A와 B의 기능적인 접속을 가능하게 하는 회로(예를 들어, 논리회로(인버터, NAND 회로, NOR 회로 등), 신호 변환 회로(DA 변환 회로, AD 변환 회로, 감마 보정 회로 등), 전위 레벨 변환 회로(전원 회로(승압 회로, 강압 회로 등), 신호의 전위 레벨을 바꾸는 레벨 시프터 등), 전압원, 전류원, 전환 회로, 증폭 회로(신호 진폭 또는 전류량 등을 크게 할 수 있는 회로, 오퍼레이션 앰프, 차동 증폭 회로, 소스 팔로워 회로, 버퍼 회로 등), 신호 생성 회로, 기억 회로, 제어 회로 등)가, A와 B의 사이에 1개 이상 접속되는 것이 가능하다. 또한, 일 예로서, A와 B의 사이에 다른 회로를 끼우고 있어도, A로부터 출력된 신호가 B로 전달되는 경우는, A와 B는 기능적으로 접속되어 있는 것으로 한다. As an example of a case where A and B are functionally connected, a circuit (for example, a logic circuit (inverter, NAND circuit, NOR circuit, etc.) that enables functional connection of A and B), a signal conversion circuit (DA conversion, etc.) circuit, AD conversion circuit, gamma correction circuit, etc.), potential level conversion circuit (power supply circuit (step-up circuit, step-down circuit, etc.), level shifter that changes the potential level of a signal, etc.), voltage source, current source, switching circuit, amplifier circuit (signal One or more circuits capable of increasing the amplitude or amount of current, operation amplifiers, differential amplifier circuits, source follower circuits, buffer circuits, etc.), signal generation circuits, memory circuits, control circuits, etc.) are connected between A and B. it is possible to be Further, as an example, even if another circuit is interposed between A and B, when the signal output from A is transmitted to B, it is assumed that A and B are functionally connected.
또한, A와 B가 전기적으로 접속되어 있다,라고 명시적으로 기재하는 경우는, A와 B가 전기적으로 접속되어 있는 경우(즉, A와 B의 사이에 다른 소자 또는 다른 회로를 끼우고 접속되어 있는 경우)와, A와 B가 기능적으로 접속되어 있는 경우(즉, A와 B의 사이에 다른 회로를 끼우고 기능적으로 접속되어 있는 경우)와, A와 B가 직접 접속되어 있는 경우(즉, A와 B의 사이에 다른 소자 또는 다른 회로를 끼우지 않고 접속되어 있는 경우)를 포함하는 것으로 한다. 즉, 전기적으로 접속되어 있다,라고 명시적으로 기재하는 경우는, 단지, 접속되고 있다,라고만 명시적으로 기재되어 있는 경우와 같다고 한다. In addition, when it is explicitly stated that A and B are electrically connected, when A and B are electrically connected (that is, when A and B are connected by sandwiching another element or another circuit, case), when A and B are functionally connected (that is, when they are functionally connected by sandwiching another circuit between A and B), and when A and B are directly connected (i.e., when they are functionally connected between A and B) (when connected without interposing other elements or other circuits between A and B) shall be included. That is, the case where it is explicitly stated that it is electrically connected is the same as the case where only it is explicitly stated that it is connected.
또한, A 위에 B가 형성되어 있다, 또는, A상에 B가 형성되어 있다,라고 명시적으로 기재하는 경우는, A 위에 B가 직접 접하여 형성되어 있는 것에 한정되지 않는다. 직접 접하고 있지 않은 경우, 즉, A와 B의 사이에 다른 대상물이 개재하는 경우도 포함하는 것으로 한다. 여기에서, A, B는, 대상물(예를 들어, 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)인 것으로 한다. In addition, when it is explicitly stated that B is formed on A or B is formed on A, it is not limited to that B is formed directly on A. The case where it is not in direct contact, that is, the case where another object is interposed between A and B, shall also be included. Here, it is assumed that A and B are objects (for example, devices, elements, circuits, wirings, electrodes, terminals, conductive films, layers, etc.).
따라서 예를 들어, 층(A) 위에(혹은 층(A)상에), 층(B)이 형성되어 있다,라고 명시적으로 기재되어 있는 경우는, 층(A) 위에 직접 접하여 층(B)이 형성되어 있는 경우와, 층(A) 위에 직접 접하여 다른 층(예를 들어 층(C)이나 층(D) 등)이 형성되어 있고, 그 위에 직접 접하여 층(B)이 형성되어 있는 경우를 포함하는 것으로 한다. 또한, 다른 층(예를 들어 층(C)이나 층(D) 등은, 단층이든 복층이든 상관없다. Thus, for example, in the case where it is explicitly stated that the layer B is formed on (or on the layer A) layer A, the layer B is in direct contact with the layer A is formed, and when another layer (for example, layer (C) or layer (D), etc.) is formed in direct contact on the layer (A) and the layer (B) is formed in direct contact thereon. shall be included. In addition, other layers (for example, layer (C), layer (D), etc. do not matter whether it is a single|mono layer or a multilayer.
또한, A의 상방에 B가 형성되어 있다,라고 명시적으로 기재되어 있는 경우에 대해서도 마찬가지이며, A 위에 B가 직접 접하고 있는 것에 한정되지 않고, A와 B의 사이에 다른 대상물이 개재하는 경우도 포함하는 것으로 한다. 따라서 예를 들어, 층(A)의 상방에, 층(B)이 형성되어 있다,라고 하는 경우는, 층(A) 위에 직접 접하여 층(B)이 형성되어 있는 경우와, 층(A) 위에 직접 접하여 다른 층(예를 들어 층(C)이나 층(D) 등)이 형성되어 있고, 그 위에 직접 접하여 층(B)이 형성되어 있는 경우를 포함하는 것으로 한다. 또한, 다른 층(예를 들어 층(C)이나 층(D) 등)은, 단층이든, 복층이든 상관없다. In addition, the same applies to the case where it is explicitly stated that B is formed above A, and it is not limited to that B is in direct contact with A, but also when another object is interposed between A and B shall be included. Therefore, for example, in the case where the layer (B) is formed above the layer (A), the case where the layer (B) is formed in direct contact with the layer (A) and on the layer (A) It shall include the case where another layer (for example, layer (C), layer (D), etc.) is formed in direct contact, and the layer (B) is formed in direct contact on it. In addition, the other layer (for example, layer (C), layer (D), etc.) may be a single layer or a multilayer.
또한, A 위에 B가 형성되어 있다, A상에 B가 형성되어 있다, 또는 A의 상방에 B가 형성되어 있다,라고 명시적으로 기재하는 경우, 경사 상에 B가 형성되는 경우도 포함하는 것으로 한다. 또한, A 아래에 B가 형성되어 있다, 또는, A의 하방에 B가 형성되어 있다,라는 경우에 대해서도 마찬가지이다. In addition, when it is explicitly stated that B is formed on A, B is formed on A, or B is formed above A, the case where B is formed on an inclined plane is also included. do. The same applies to the case where B is formed under A, or B is formed below A.
또한, 명시적으로 단수로서 기재되어 있는 것에 대해서는, 단수인 것이 바람직하다. 단, 이것에 한정되지 않고, 복수인 것도 가능하다. 마찬가지로, 명시적으로 복수로서 기재되어 있는 것에 대해서는, 복수인 것이 바람직하다. 단, 이것에 한정되지 않고, 단수인 것도 가능하다. Also, for things explicitly described in the singular, the singular is preferred. However, it is not limited to this, A plurality is also possible. Similarly, about what is explicitly described as a plural number, it is preferable that it is plural. However, it is not limited to this, A singular thing is also possible.
또한, 도면에 있어서, 크기, 층의 두께, 또는 영역은, 명료화를 위해 과장되어 있는 경우가 있다. 따라서, 반드시 그 스케일에 한정되지 않는다. In addition, in the drawings, the size, the thickness of the layer, or the region may be exaggerated for clarity. Therefore, it is not necessarily limited to the scale.
또한, 도면은, 이상적인 예를 모식적으로 도시하는 것이며, 도면에 나타내는 형상 또는 값 등에 한정되지 않는다. 예를 들어, 도면은, 제조 기술에 의한 형상의 편차, 오차에 의한 형상의 편차, 노이즈에 의한 신호, 전압, 또는 전류의 편차, 또는, 타이밍의 차에 의한 신호, 전압, 또는 전류의 편차 등을 포함할 수 있다. In addition, the drawing schematically shows an ideal example, and is not limited to the shape, value, etc. which are shown in a drawing. For example, the drawings show variations in shape due to manufacturing technology, variations in shape due to errors, variations in signals, voltages, or currents due to noise, or variations in signals, voltages, or currents due to timing differences, etc. may include.
또한, 전문 용어는, 특정한 실시형태, 또는 실시예 등을 기술할 목적으로 사용되는 경우가 많다. 단, 발명의 일 형태는, 전문 용어에 의해, 한정하여 해석되는 것은 아니다. In addition, the terminology is used for the purpose of describing a specific embodiment, an Example, etc. in many cases. However, one embodiment of the invention is not interpreted as being limited by technical terms.
또한, 정의되어 있지 않은 문언(전문 용어 또는 학술 용어 등의 과학 기술 문언을 포함함)은, 통상의 당업자가 이해하는 일반적인 의미와 동등한 의미로서 사용할 수 있다. 사전 등에 의해 정의되어 있는 문언은, 관련 기술의 배경과 모순이 없다는 의미로 해석되는 것이 바람직하다. In addition, undefined language (including scientific and technical language such as technical terms or academic terms) can be used as the meaning equivalent to the general meaning understood by those skilled in the art. It is preferable that the words defined by the dictionary or the like be interpreted in the sense that there is no contradiction with the background of the related technology.
또한, 제 1, 제 2, 제 3 등의 어구는, 여러 가지 요소, 부재, 영역, 층, 구역을 다른 것과 구별하여 기술하기 위해서 사용된다. 따라서, 제 1, 제 2, 제 3 등의 어구는, 요소, 부재, 영역, 층, 구역 등의 수를 한정하는 것이 아니다. 또한, 예를 들어, “제 1”을 “제 2” 또는 “제 3”등으로 바꿀 수 있다. Also, the phrases first, second, third, etc. are used to describe various elements, members, regions, layers, regions as distinct from others. Accordingly, the phrases first, second, third, etc. do not limit the number of elements, members, regions, layers, regions, and the like. Also, for example, “first” may be replaced with “second” or “third”.
또한, “위에”, “상방에”, “아래에”, “하방에”, “가로로”, “오른쪽으로”, “왼쪽으로”, “비스듬하게”, “안쪽에”, “바로 앞에”, “내에”, “외에”, 또는 “중에” 등의 공간적 배치를 나타내는 어구는, 어떤 요소 또는 특징과, 다른 요소 또는 특징의 관련을, 도면에 의해 간단히 나타내기 위해서 사용되는 경우가 많다. 단, 이것에 한정되지 않고, 이들의 공간적 배치를 나타내는 어구는, 도면에 도시하는 방향에 더하여, 다른 방향을 포함할 수 있다. 예를 들어, A 위에 B,라고 명시적으로 나타내어지는 경우는, B가 A 위에 있는 것에 한정되지 않는다. 도면 중의 디바이스는 반전, 또는 180°회전하는 것이 가능하므로, B가 A 아래에 있는 것을 포함할 수 있다. 이렇게, “위에”라는 어구는, “위에”의 방향에 더하여, “아래에”의 방향을 포함할 수 있다. 단, 이것에 한정되지 않고, 도면 중의 디바이스는 여러 방향으로 회전하는 것이 가능하므로, “위에”라는 어구는, “위에”, 및 “아래에”의 방향에 더하여, “가로로”, “오른쪽으로”, “왼쪽으로”, “비스듬하게”, “안쪽에”, “바로 앞에”, “내에”, “외에”, 또는 “중에” 등의 다른 방향을 포함할 수 있다. 즉, 상황에 따라서 적절하게 해석할 수 있다. Also, “above”, “above”, “below”, “below”, “horizontally”, “to the right”, “to the left”, “obliquely”, “inside”, “in front of” Phrases indicating spatial arrangement such as , “in”, “outside”, or “in” are often used to simply indicate the relationship between a certain element or feature and another element or feature by means of drawings. However, the present invention is not limited thereto, and phrases indicating the spatial arrangement thereof may include other directions in addition to the directions shown in the drawings. For example, the explicit representation of B over A is not limited to B over A. The device in the figure can be reversed, or rotated 180°, so that B is below A. As such, the phrase “above” may include a direction of “below” in addition to a direction of “above”. However, the present invention is not limited thereto, and since the device in the drawing can rotate in several directions, the phrase “above” is used in addition to the directions of “above” and “below”, “horizontally” and “to the right”. ”, “to the left”, “obliquely”, “inside”, “in front of”, “inside”, “besides”, or “inside” other directions. That is, it can be interpreted appropriately depending on the situation.
본 발명의 일 형태는, 제 1 배선과 제 2 배선의 사이에 접속되는 제 1 스위치와, 제 1 배선과 제 2 배선의 사이에 접속되는 제 2 스위치를 가지고, 제 1 기간에 있어서, 제 1 스위치는 온되고, 제 2 스위치는 오프되고, 제 2 기간에 있어서, 제 1 스위치는 오프되고, 제 2 스위치는 오프되고, 제 3 기간에 있어서, 제 1 스위치는 오프되고, 제 2 스위치는 온되고, 제 4 기간에 있어서, 제 1 스위치는 오프되고, 제 2 스위치는 오프되는 것이다. One aspect of the present invention has a first switch connected between the first wiring and the second wiring, and a second switch connected between the first wiring and the second wiring, and in a first period, the switch is on, the second switch is off, in a second period, the first switch is off, the second switch is off, and in a third period, the first switch is off and the second switch is on and, in the fourth period, the first switch is turned off and the second switch is turned off.
본 발명의 일 형태는, 제 1 배선과 제 2 배선의 사이에, 제 1 경로와 제 2 경로를 가지고, 제 1 기간에 있어서, 제 1 배선과 제 2 배선은 제 1 경로를 통하여 도통 상태로 되고, 제 2 기간에 있어서, 제 1 배선과 제 2 배선은 비도통 상태로 되고, 제 3 기간에 있어서, 제 1 배선과 제 2 배선은 제 2 경로를 통하여 도통 상태로 되고, 제 4 기간에 있어서, 제 1 배선과 제 2 배선은 비도통 상태로 되는 것이다. One embodiment of the present invention has a first path and a second path between the first wiring and the second wiring, and in a first period, the first wiring and the second wiring are in a conductive state through the first path. In the second period, the first wiring and the second wiring are in a non-conductive state, in the third period, the first wiring and the second wiring are brought into a conductive state through the second path, and in the fourth period In this case, the first wiring and the second wiring are in a non-conductive state.
본 발명의 일 형태는, 제 1 트랜지스터와 제 2 트랜지스터를 가지고, 제 1 트랜지스터의 제 1 단자는 제 1 배선과 접속되고, 제 1 트랜지스터의 제 2 단자는 제 2 배선과 접속되고, 제 1 트랜지스터의 게이트는 제 3 배선과 접속되고, 제 2 트랜지스터의 제 1 단자는 제 1 배선과 접속되고, 제 2 트랜지스터의 제 2 단자는 제 2 배선과 접속되고, 제 2 트랜지스터의 게이트는 제 4 배선과 접속되는 것이다. One embodiment of the present invention has a first transistor and a second transistor, wherein a first terminal of the first transistor is connected to a first wiring, a second terminal of the first transistor is connected to a second wiring, and a first transistor the gate of the second transistor is connected with the third wiring, the first terminal of the second transistor is connected with the first wiring, the second terminal of the second transistor is connected with the second wiring, and the gate of the second transistor is connected with the fourth wiring will be connected
본 발명의 일 형태는, 제 1 트랜지스터와 제 2 트랜지스터를 가지고, 제 1 기간에 있어서, 제 1 트랜지스터는 온되고, 또한 제 2 트랜지스터는 오프되고, 제 2 기간에 있어서, 제 1 트랜지스터는 오프되고, 또한 제 2 트랜지스터는 온되고, 제 3 기간에 있어서, 제 1 트랜지스터는 오프되고, 또한 제 2 트랜지스터는 온되고, 제 4 기간에 있어서, 제 1 트랜지스터는 오프되고, 또한 제 2 트랜지스터는 온으로 되는 것이다. One embodiment of the present invention has a first transistor and a second transistor, wherein in a first period, the first transistor is turned on, and the second transistor is turned off, and in a second period, the first transistor is turned off. , the second transistor is turned on, and in the third period, the first transistor is turned off and the second transistor is turned on, and in the fourth period, the first transistor is turned off and the second transistor is turned on. will become
본 발명의 일 형태는, 제 1 트랜지스터와 제 2 트랜지스터와 제 3 트랜지스터를 가지고, 제 1 트랜지스터의 제 1 단자는 제 1 배선과 접속되고, 제 1 트랜지스터의 제 2 단자는 제 2 배선과 접속되고, 제 1 트랜지스터의 게이트는 제 3 배선과 접속되고, 제 2 트랜지스터의 제 1 단자는 제 1 배선과 접속되고, 제 2 트랜지스터의 제 2 단자는 제 2 배선과 접속되고, 제 2 트랜지스터의 게이트는 제 4 배선과 접속되고, 제 3 트랜지스터의 제 1 단자는, 제 5 배선과 접속되고, 제 3 트랜지스터의 제 2 단자는, 제 2 배선과 접속되고, 제 3 트랜지스터의 게이트는, 제 6 배선과 접속되는 것이다. One embodiment of the present invention has a first transistor, a second transistor, and a third transistor, wherein a first terminal of the first transistor is connected to a first wiring, and a second terminal of the first transistor is connected to a second wiring, , the gate of the first transistor is connected with the third wiring, the first terminal of the second transistor is connected with the first wiring, the second terminal of the second transistor is connected with the second wiring, and the gate of the second transistor is connected with the connected to the fourth wiring, the first terminal of the third transistor is connected to the fifth wiring, the second terminal of the third transistor is connected to the second wiring, and the gate of the third transistor is connected to the sixth wiring will be connected
본 발명의 일 형태는, 트랜지스터의 특성 열화를 억제할 수 있다. 또는, 본 발명의 일 형태는, 트랜지스터의 채널 폭을 작게 할 수 있다. 특히, 풀업 트랜지스터의 특성 열화의 억제, 또는 채널 폭의 축소를 도모할 수 있다. 또는, 본 발명의 일 형태는, 레이아웃 면적을 작게 할 수 있다. 또는, 본 발명의 일 형태는, 표시 장치의 프레임을 좁게 할 수 있다. 또는, 본 발명의 일 형태는, 표시 장치를 고정세로 할 수 있다. 또는, 본 발명의 일 형태는, 제조 수율을 높게 할 수 있다. 또는, 본 발명의 일 형태는, 제조 비용을 저감할 수 있다. 또는, 본 발명의 일 형태는, 소비 전력을 저감할 수 있다. 또는, 본 발명의 일 형태는, 외부 회로의 전류 공급 능력을 작게 할 수 있다. 또는, 본 발명의 일 형태는, 외부 회로의 크기, 또는 상기 외부 회로를 가지는 표시 장치의 크기를 작게 할 수 있다. One embodiment of the present invention can suppress deterioration in characteristics of a transistor. Alternatively, in one embodiment of the present invention, the channel width of the transistor can be made small. In particular, it is possible to suppress deterioration of the characteristics of the pull-up transistor or to reduce the channel width. Alternatively, in one embodiment of the present invention, the layout area can be made small. Alternatively, in one embodiment of the present invention, the frame of the display device can be narrowed. Alternatively, according to one embodiment of the present invention, the display device can have a high definition. Alternatively, one embodiment of the present invention can increase the production yield. Alternatively, one embodiment of the present invention can reduce manufacturing cost. Alternatively, one embodiment of the present invention can reduce power consumption. Alternatively, in one embodiment of the present invention, the current supply capability of the external circuit can be reduced. Alternatively, in one embodiment of the present invention, the size of the external circuit or the size of the display device including the external circuit can be reduced.
도 1은 실시형태 1에 있어서의 반도체 장치의 회로도의 일 예와, 동작을 설명하기 위한 모식도의 일 예.
도 2는 실시형태 1에 있어서의 반도체 장치의 회로도의 일 예와, 실시형태 1에 있어서의 반도체 장치의 동작을 설명하기 위한 모식도의 일 예와, 실시형태 1에 있어서의 반도체 장치의 동작을 설명하기 위한 타이밍 차트의 일 예.
도 3은 실시형태 1에 있어서의 반도체 장치의 동작을 설명하기 위한 타이밍 차트의 일 예.
도 4는 실시형태 2에 있어서의 반도체 장치의 회로도의 일 예와, 그 동작을 설명하기 위한 타이밍 차트의 일 예.
도 5는 실시형태 2에 있어서의 반도체 장치의 동작을 설명하기 위한 모식도의 일 예와, 실시형태 2에 있어서의 반도체 장치의 회로도의 일 예.
도 6은 실시형태 2에 있어서의 반도체 장치의 동작을 설명하기 위한 모식도의 일 예.
도 7은 실시형태 2에 있어서의 반도체 장치의 동작을 설명하기 위한 타이밍 차트의 일 예.
도 8은 실시형태 2에 있어서의 반도체 장치의 회로도의 일 예.
도 9는 실시형태 2에 있어서의 반도체 장치의 회로도의 일 예.
도 10은 실시형태 2에 있어서의 반도체 장치의 동작을 설명하기 위한 모식도의 일 예.
도 11은 실시형태 2에 있어서의 반도체 장치의 회로도의 일 예.
도 12는 실시형태 2에 있어서의 반도체 장치의 회로도의 일 예.
도 13은 실시형태 2에 있어서의 반도체 장치의 회로도의 일 예와, 그 동작을 설명하기 위한 타이밍 차트의 일 예.
도 14는 실시형태 3에 있어서의 반도체 장치의 회로도의 일 예.
도 15는 실시형태 3에 있어서의 반도체 장치의 회로도의 일 예.
도 16은 실시형태 3에 있어서의 반도체 장치의 동작을 설명하기 위한 모식도의 일 예.
도 17은 실시형태 3에 있어서의 반도체 장치의 동작을 설명하기 위한 모식도의 일 예.
도 18은 실시형태 3에 있어서의 반도체 장치의 회로도의 일 예.
도 19는 실시형태 3에 있어서의 반도체 장치의 회로도의 일 예.
도 20은 실시형태 3에 있어서의 반도체 장치의 회로도의 일 예.
도 21은 실시형태 3에 있어서의 반도체 장치의 회로도의 일 예.
도 22는 실시형태 3에 있어서의 반도체 장치의 회로도.
도 23은 실시형태 3에 있어서의 반도체 장치의 회로도의 일 예.
도 24는 실시형태 3에 있어서의 반도체 장치의 회로도의 일 예.
도 25는 실시형태 3에 있어서의 반도체 장치의 회로도의 일 예.
도 26은 실시형태 4에 있어서의 시프트 레지스터의 회로도의 일 예.
도 27은 실시형태 4에 있어서의 시프트 레지스터의 동작을 설명하기 위한 타이밍 차트의 일 예.
도 28은 실시형태 4에 있어서의 시프트 레지스터의 동작을 설명하기 위한 타이밍 차트의 일 예.
도 29는 실시형태 4에 있어서의 시프트 레지스터의 회로도의 일 예.
도 30은 실시형태 5에 있어서의 표시 장치의 블록도의 일 예.
도 31은 실시형태 5에 있어서의 표시 장치의 블록도의 일 예.
도 32는 실시형태 6에 있어서의 신호선 구동 회로의 회로도의 일 예와, 그 동작을 설명하기 위한 타이밍 차트의 일 예.
도 33은 실시형태 7에 있어서의 화소의 회로도의 일 예와, 그 동작을 설명하기 위한 타이밍 차트의 일 예.
도 34는 실시형태 7에 있어서의 화소의 회로도의 일 예.
도 35는 실시형태 8에 있어서의 표시 장치의 상면도 및 단면도의 일 예.
도 36은 실시형태 9에 있어서의 트랜지스터의 단면도의 일 예.
도 37은 실시형태 10에 있어서의 트랜지스터의 제작 공정을 설명하는 단면도의 일 예.
도 38은 실시형태 11에 있어서의 반도체 장치의 레이아웃도의 일 예.
도 39는 실시형태 12에 있어서의 전자 기기를 설명하는 도면의 일 예.
도 40은 실시형태 12에 있어서의 전자 기기를 설명하는 도면의 일 예.
도 41은 실시형태 3에 있어서의 반도체 장치의 회로도의 일 예.
도 42는 실시형태 3에 있어서의 반도체 장치의 검증 결과를 도시하는 도면. BRIEF DESCRIPTION OF THE DRAWINGS An example of the circuit diagram of the semiconductor device in
2 is an example of a circuit diagram of the semiconductor device in the first embodiment, an example of a schematic diagram for explaining the operation of the semiconductor device in the first embodiment, and the operation of the semiconductor device in the first embodiment An example of a timing chart for
Fig. 3 is an example of a timing chart for explaining the operation of the semiconductor device according to the first embodiment;
Fig. 4 is an example of a circuit diagram of a semiconductor device according to the second embodiment, and an example of a timing chart for explaining the operation thereof;
5 is an example of a schematic diagram for explaining the operation of the semiconductor device according to the second embodiment, and an example of a circuit diagram of the semiconductor device according to the second embodiment;
6 is an example of the schematic diagram for demonstrating the operation|movement of the semiconductor device in
Fig. 7 is an example of a timing chart for explaining the operation of the semiconductor device according to the second embodiment;
Fig. 8 is an example of a circuit diagram of a semiconductor device according to a second embodiment;
Fig. 9 is an example of a circuit diagram of a semiconductor device according to a second embodiment;
10 is an example of the schematic diagram for demonstrating the operation|movement of the semiconductor device in
Fig. 11 is an example of a circuit diagram of a semiconductor device according to a second embodiment;
Fig. 12 is an example of a circuit diagram of a semiconductor device according to a second embodiment;
Fig. 13 is an example of a circuit diagram of the semiconductor device according to the second embodiment, and an example of a timing chart for explaining the operation thereof;
Fig. 14 is an example of a circuit diagram of a semiconductor device according to a third embodiment;
Fig. 15 is an example of a circuit diagram of a semiconductor device according to a third embodiment;
16 is an example of the schematic diagram for demonstrating the operation|movement of the semiconductor device in
17 is an example of the schematic diagram for demonstrating the operation|movement of the semiconductor device in
18 is an example of a circuit diagram of a semiconductor device according to a third embodiment;
Fig. 19 is an example of a circuit diagram of a semiconductor device according to a third embodiment;
20 is an example of a circuit diagram of a semiconductor device according to a third embodiment;
Fig. 21 is an example of a circuit diagram of a semiconductor device according to a third embodiment;
Fig. 22 is a circuit diagram of a semiconductor device according to a third embodiment;
Fig. 23 is an example of a circuit diagram of a semiconductor device according to a third embodiment;
Fig. 24 is an example of a circuit diagram of a semiconductor device according to a third embodiment;
25 is an example of a circuit diagram of a semiconductor device according to a third embodiment;
Fig. 26 is an example of a circuit diagram of a shift register according to the fourth embodiment;
Fig. 27 is an example of a timing chart for explaining the operation of the shift register in the fourth embodiment;
Fig. 28 is an example of a timing chart for explaining the operation of the shift register in the fourth embodiment;
Fig. 29 is an example of a circuit diagram of a shift register according to the fourth embodiment;
Fig. 30 is an example of a block diagram of a display device according to a fifth embodiment;
Fig. 31 is an example of a block diagram of a display device according to a fifth embodiment;
Fig. 32 is an example of a circuit diagram of a signal line driving circuit according to the sixth embodiment, and an example of a timing chart for explaining its operation;
Fig. 33 is an example of a circuit diagram of a pixel according to the seventh embodiment, and an example of a timing chart for explaining the operation thereof;
Fig. 34 is an example of a circuit diagram of a pixel according to the seventh embodiment;
Fig. 35 is an example of a top view and a cross-sectional view of a display device according to the eighth embodiment;
Fig. 36 is an example of a cross-sectional view of a transistor according to the ninth embodiment;
Fig. 37 is an example of a cross-sectional view for explaining a process for manufacturing a transistor according to a tenth embodiment;
Fig. 38 is an example of a layout diagram of a semiconductor device according to an eleventh embodiment;
Fig. 39 is an example of a diagram for explaining an electronic device according to a twelfth embodiment;
Fig. 40 is an example of a diagram for explaining an electronic device according to a twelfth embodiment;
Fig. 41 is an example of a circuit diagram of a semiconductor device according to a third embodiment;
Fig. 42 is a diagram showing a verification result of the semiconductor device according to the third embodiment;
이하, 실시형태에 대해서 도면을 참조하면서 설명한다. 단, 실시형태는 많은 다른 형태로 실시하는 것이 가능하며, 취지 및 그 범위로부터 벗어남이 없이 그 형태 및 상세를 다양하게 변경할 수 있는 것은 당업자라면 용이하게 이해된다. 따라서 본 실시형태의 기재 내용에 한정하여 해석되는 것이 아니다. 또한, 이하에 설명하는 구성에 있어서, 같은 것을 가리키는 부호는 다른 도면 간에서 공통의 부호를 사용하여 나타내고, 동일 부분 또는 같은 기능을 가지는 부분의 상세한 설명은 생략한다. EMBODIMENT OF THE INVENTION Hereinafter, embodiment is described, referring drawings. However, embodiment can be implemented in many different forms, and it will be easily understood by those skilled in the art that the form and detail can be variously changed without departing from the meaning and the scope. Therefore, it is not interpreted limited to the description of this embodiment. In addition, in the structure demonstrated below, the code|symbol which indicates the same is shown using the code|symbol which is common between different drawings, and detailed description of the same part or the part which has the same function is abbreviate|omitted.
또한, 어떤 하나의 실시형태 중에서 기술하는 내용(일부의 내용이라도 좋다)은, 그 실시형태에서 기술하는 다른 내용(일부의 내용이라도 좋다), 및/또는, 1개 또는 복수의 다른 실시형태에서 기술하는 내용(일부의 내용이라도 좋다)에 대하여, 적용, 조합, 또는 치환 등을 행할 수 있다. In addition, the content (partial content may be sufficient) described in any one embodiment is described in other content (part content may be sufficient) described in the embodiment, and/or in one or a plurality of other embodiments. Application, combination, substitution, etc. can be performed with respect to the contents to be used (some contents may be used).
또한, 실시형태 중에서 기술하는 내용이란, 각각의 실시형태에 있어서, 여러 도면을 사용하여 기술하는 내용, 또는 명세서에 기재되는 문장을 사용하여 기술하는 내용이다. In addition, in each embodiment, the content described in embodiment is the content described using several drawings, or the content described using the sentence described in the specification.
또한, 어떤 하나의 실시형태에 있어서 기술하는 도면(일부라도 좋다)은, 그 도면의 다른 부분, 그 실시형태에 있어서 기술하는 다른 도면(일부라도 좋다), 및/또는, 1개 또는 복수의 다른 실시형태에 있어서 기술하는 도면(일부라도 좋다)에 대하여, 조합시킴으로써, 더 많은 도면을 구성시킬 수 있다. In addition, the drawings (which may be part of) described in any one embodiment are other parts of the drawings, other drawings (which may be part of) described in the embodiment, and/or one or a plurality of other drawings. More drawings can be configured by combining the drawings (which may be part of) described in the embodiment.
또한, 어떤 하나의 실시형태에 있어서 기술하는 도면 또는 문장에 있어서, 그 일부분을 발췌하여, 발명의 일 형태를 구성하는 것은 가능하다. 따라서, 어떤 부분을 기술하는 도면 또는 문장이 기재되어 있는 경우, 그 일부분의 도면 또는 문장을 발췌한 내용도, 발명의 일 형태로서 개시되어 있는 것이며, 발명의 일 형태를 구성하는 것이 가능한 것으로 한다. 따라서, 예를 들어, 능동 소자(트랜지스터, 다이오드 등), 배선, 수동 소자(용량 소자, 저항 소자 등), 도전층, 절연층, 반도체층, 유기재, 무기재, 부품, 기판, 모듈, 장치, 고체, 액체, 기체, 동작 방법, 제조 방법 등이 단수 또는 복수 기재된 도면(단면도, 평면도, 회로도, 블록도, 플로차트, 공정도, 사시도, 입면도, 배치도, 타이밍차트, 구조도, 모식도, 그래프, 표, 광로도, 벡터도, 상태도, 파형도, 사진, 화학식 등) 또는 문장에 있어서, 그 일부분을 발췌하여, 발명의 일 형태를 구성하는 것이 가능한 것으로 한다. In addition, in a drawing or text described in one embodiment, it is possible to extract a part and constitute one embodiment of the invention. Therefore, when a drawing or text describing a certain part is described, the content extracted from the drawing or text of the part is also disclosed as one embodiment of the invention, and it is assumed that one embodiment of the invention can be constituted. Thus, for example, active elements (transistors, diodes, etc.), wiring, passive elements (capacitive elements, resistive elements, etc.), conductive layers, insulating layers, semiconductor layers, organic materials, inorganic materials, components, substrates, modules, devices, A drawing (cross-sectional view, plan view, circuit diagram, block diagram, flowchart, process diagram, perspective view, elevation view, layout diagram, timing chart, structural diagram, schematic diagram, graph, table) of a solid, liquid, gas, operation method, manufacturing method, etc. , optical diagram, vector diagram, state diagram, waveform diagram, photograph, chemical formula, etc.) or text) or text, part thereof is extracted to constitute one embodiment of the invention.
(실시형태 1)(Embodiment 1)
본 실시형태에서는, 반도체 장치의 일 예에 대해서 설명한다. 본 실시형태의 반도체 장치는, 일 예로서, 시프트 레지스터, 게이트 드라이버, 또는 소스 드라이버 등의 여러 가지 구동 회로에 사용할 수 있다. 또한, 본 실시형태의 반도체 장치를 구동 회로, 또는 회로로 나타낼 수 있다. In this embodiment, an example of a semiconductor device will be described. The semiconductor device of this embodiment can be used for various driving circuits such as a shift register, a gate driver, or a source driver, as an example. In addition, the semiconductor device of this embodiment can be represented by a drive circuit or a circuit.
우선, 본 실시형태의 반도체 장치에 대해서, 도 1a를 참조하여 설명한다. 도 1a의 반도체 장치는, 스위치(11_1 및 11_2)와 같은 복수의 스위치를 가진다. 스위치(11_1 및 11_2)는, 배선(111)과 배선(112)의 사이에 접속된다. 단, 이것에 한정되지 않고, 반도체 장치는, 3개 이상의 스위치를 가질 수 있다. First, the semiconductor device of this embodiment will be described with reference to FIG. 1A. The semiconductor device of FIG. 1A includes a plurality of switches such as switches 11_1 and 11_2. The switches 11_1 and 11_2 are connected between the
다음에, 각 배선에 입력 또는 출력되는 신호 또는 전압 등에 대해서 설명한다. Next, signals or voltages input or output to each wiring will be described.
배선(111)으로부터는, 일 예로서, 신호(OUT)가 출력되는 것으로 한다. 신호(OUT)는, 예를 들어 제 1 전위 상태 및 제 2 전위 상태를 가지는 신호로 할 수 있다. 예를 들어 신호(OUT)는, H 레벨(하이 레벨이라고도 함)과 L 레벨의 2개의 상태를 가지는 디지털 신호인 경우가 많고, 출력 신호로서 기능할 수 있다. 따라서, 배선(111)은, 신호선으로서 기능할 수 있다. 특히, 배선(111)은, 화소부에 연신하여 배치되는 것이 가능하다. 그리고, 배선(111)은, 화소와 접속되는 것이 가능하다. 예를 들어 액정 표시 장치의 경우는, 배선(111)을 액정 소자를 가지는 화소에 접속하고, 배선(111)의 전위에 따라서 액정 소자에 인가되는 전압을 설정하는 구성으로 할 수 있다. 또는, 배선(111)은, 화소가 가지는 트랜지스터(예를 들어 선택용 트랜지스터, 또는 스위칭 트랜지스터)의 게이트와 접속되는 것이 가능하다. 이러한 경우, 신호(OUT)는, 선택 신호, 전송 신호, 스타트 신호, 리셋 신호, 게이트 신호, 또는 주사 신호로서 기능할 수 있다. 따라서, 배선(111)은, 게이트 신호선(게이트 선), 또는 주사선으로서 기능할 수 있다. It is assumed that the signal OUT is output from the
배선(112)에는, 일 예로서, 신호(CK1)가 입력되는 것으로 한다. 신호(CK1)는, 예를 들어 제 1 전위 상태 및 제 2 전위 상태를 가지는 신호로 할 수 있다. 예를 들어 신호(CK1)는, H 레벨과 L 레벨의 2개의 상태를 반복하는 디지털 신호인 경우가 많고, 클록 신호로서 기능할 수 있다. 따라서, 배선(112)은, 신호선, 또는 클록 신호선으로서 기능할 수 있다. 단, 이것에 한정되지 않고, 배선(111), 또는 배선(112)에는, 그 외에도 여러 가지 신호, 여러 가지 전압, 또는 여러 가지 전류를 입력할 수 있다. 예를 들어, 배선(111), 또는 배선(112)에 전압이 공급되고, 이들의 배선은 전원선으로서 기능할 수 있다. It is assumed that the signal CK1 is input to the
또한, 일 예로서, 제 1 전위 상태, 즉 L 레벨의 신호의 전위를 V1로 하고, 제 2 전위 상태, 즉 H 레벨의 신호의 전위를 V2로 한다. 그리고, V2>V1로 한다. 단, 이것에 한정되지 않고, L 레벨의 신호의 전위는, V1보다도 낮게 할 수 있고, V1보다도 높게 할 수 있다. 또는, H 레벨의 신호의 전위는, V2보다도 낮은 것이 가능하고, V2보다도 높은 것이 가능하다. 예를 들어, 회로 구성에 따라서는, H 레벨의 신호라고 기재하는 경우라도, 그 전위는 V2보다도 낮은 경우가 있고, V2보다도 높은 경우가 있다. 또는, 회로 구성에 따라서는, L 레벨의 신호라고 기재하는 경우라도, 그 전위는 V1보다도 낮은 경우가 있고, V1보다도 높은 경우가 있다. Also, as an example, the potential of the signal of the first potential state, that is, the L level, is V1, and the potential of the signal of the second potential state, that is, the H level, is V2. Then, V2>V1. However, not limited to this, the potential of the L-level signal can be made lower than V1 or higher than V1. Alternatively, the potential of the H-level signal may be lower than V2 or higher than V2. For example, depending on the circuit configuration, even when it is described as an H level signal, the potential may be lower than V2 or higher than V2 in some cases. Alternatively, depending on the circuit configuration, even when it is described as an L level signal, the potential may be lower than V1 or higher than V1 in some cases.
또한, 대략이란, 노이즈에 의한 오차, 프로세스의 편차에 의한 오차, 소자의 제작 공정의 편차에 의한 오차, 및/또는, 측정 오차 등의 여러 가지 오차를 포함하는 것으로 한다. In addition, "approximate" shall include various errors such as errors due to noise, errors due to process variations, errors due to variations in device manufacturing processes, and/or measurement errors.
또한, 일반적으로 전압이란, 2점간에 있어서의 전위의 차(전위차라고도 함)를 말하며, 전위란, 어떤 한점에 있어서의 정전장 중에 있는 단위 전하가 가지는 정전 에너지(전기적인 위치 에너지)를 말한다. 그러나, 전자회로에서는, 한점뿐이라도, 예를 들어 상기 한점의 전위와 기준이 되는 전위(기준 전위라고도 함)의 전위차를 값으로서 사용하는 경우가 있고, 또한, 전압과 전위의 값은, 회로도 등에 있어서 모두 볼트(V)로 나타내어질 수 있기 때문에, 구별이 곤란하다. 그래서, 본원의 서류(명세서 및 특허청구 범위)에서는, 특별히 지정하는 경우를 제외하고, 한점뿐이라도 전압을 값으로서 사용하는 경우가 있다. In addition, in general, the voltage refers to the difference in potential (also referred to as potential difference) between two points, and the potential refers to the electrostatic energy (electric potential energy) of a unit charge in the electrostatic field at a certain point. However, in an electronic circuit, even at only one point, for example, the potential difference between the potential of the single point and a reference potential (also referred to as a reference potential) may be used as a value. Since all of them can be represented by volts (V), it is difficult to distinguish them. Therefore, in the documents (specification and claims) of the present application, there are cases where voltage is used as a value even at one point, except when specifically designated.
또한, 신호(CK1)는, 평형인 것이 가능하고, 비평형(불평형이라고도 함)인 것이 가능하다. 평형이란, 1주기 중, H 레벨로 되는 기간과 L 레벨로 되는 기간이 대략 같은 것을 말한다. 비평형이란, H 레벨로 되는 기간과 L 레벨로 되는 기간이 다른 것을 말한다. 또한, 여기에서의 “다르다”란, 대략 같은 경우의 범위는 포함되지 않는 것으로 한다. In addition, the signal CK1 may be balanced or may be unbalanced (also referred to as unbalanced). Equilibrium means that in one cycle, the period at the H level and the period at the L level are approximately the same. The non-equilibrium means that the period in which the H level is attained is different from the period in which the period becomes the L level. In addition, it shall be assumed that the range of the case of substantially the same with "different" here is not included.
다음에, 스위치(11_1 및 11_2)의 기능에 대해서 설명한다. 스위치(11_1 및 11_2)는, 배선(111)과 배선(112)의 도통 상태를 제어하는 기능을 가진다. 따라서, 도 1b에 도시하는 바와 같이, 배선(111)과 배선(112)의 사이에는, 경로(21_1 및 21_2)와 같은 복수의 경로가 존재한다. 또는, 스위치(11_1) 및 스위치(11_2)는, 신호(OUT)의 전위 상태를 설정하는지의 여부를 제어하는 기능을 가진다. 단, 이것에 한정되지 않고, 스위치(11_1 및 11_2)는, 그 외에도 다양한 기능을 가질 수 있다. Next, the functions of the switches 11_1 and 11_2 will be described. The switches 11_1 and 11_2 have a function of controlling the conduction state of the
또한, 배선(A)(예를 들어 배선(111))과 배선(B)(예를 들어 배선(112)) 사이의 경로라고 기재하는 경우, 배선(A)과 배선(B)의 사이에는, 스위치가 접속되는 것이 가능하다. 단, 이것에 한정되지 않고, 배선(A)과 배선(B)의 사이에는, 스위치 외에도, 여러 가지 소자(예를 들어 트랜지스터, 다이오드, 저항 소자, 또는 용량 소자 등), 또는 여러 가지 회로(예를 들어 버퍼 회로, 인버터 회로, 또는 시프트 레지스터 회로 등) 등이 접속되는 것이 가능하다. 따라서, 예를 들어, 스위치(11_1)와 직렬로, 또는 병렬로, 저항 소자, 또는 트랜지스터 등의 소자가 접속되는 것이 가능하다. In addition, when described as a path between the wiring A (eg, the wiring 111) and the wiring B (eg, the wiring 112), between the wiring A and the wiring B, It is possible for a switch to be connected. However, it is not limited to this, and between the wiring A and the wiring B, in addition to the switch, various elements (for example, a transistor, a diode, a resistor element, or a capacitor element, etc.), or various circuits (for example, For example, a buffer circuit, an inverter circuit, a shift register circuit, etc.) may be connected. Therefore, for example, it is possible for an element such as a resistor element or a transistor to be connected in series or in parallel with the switch 11_1 .
다음에, 도 1a의 반도체 장치의 동작에 대해서, 도 2a의 타이밍 차트의 일 예를 참조하여 설명한다. 단, 이것에 한정되지 않고, 도 1a의 반도체 장치는, 여러 가지 타이밍에 의해 제어되는 것이 가능하다. Next, the operation of the semiconductor device of FIG. 1A will be described with reference to an example of the timing chart of FIG. 2A . However, the present invention is not limited thereto, and the semiconductor device of FIG. 1A can be controlled by various timings.
도 2a의 타이밍 차트에는, 신호(CK1), 스위치(11_1)의 상태(온 또는 오프), 스위치(11_2)의 상태(온 또는 오프), 및 신호(OUT)의 파형을 각각 도시한다. 도 2a의 타이밍 차트는, 복수의 기간을 가지고, 각 기간은, 복수의 서브 기간을 가진다. 예를 들어, 도 2a의 타이밍 차트는, 기간(T1), 및 기간(T2)과 같은 복수의 기간(이하, 기간을 프레임 기간이라고도 함)을 가진다. 기간(T1)은, 기간(A1), 기간(B1), 기간(C1), 기간(D1), 기간(E1)과 같은 복수의 서브 기간(이하, 서브 기간을 1 게이트 선택 기간이라고도 함)을 가지고, 기간(T2)은, 기간(A2), 기간(B2), 기간(C2), 기간(D2), 기간(E2)과 같은 복수의 서브 기간을 가진다. 단, 이것에 한정되지 않고, 도 2a의 타이밍 차트는, 기간(T1), 및 기간(T2)은 다른 기간을 가지는 것이 가능하고, 기간(T1)과 기간(T2)의 한쪽을 생략할 수 있다. 또는, 기간(T1)은, 기간(A1 내지 E1) 외에도 여러 기간을 가질 수 있으며, 기간(A1 내지 E1)의 어느 하나를 생략할 수 있다. 또는, 기간(T2)은, 기간(A2 내지 E2)의 외에도 여러 기간을 가질 수 있으며, 기간(A2 내지 E2)의 어느 하나를 생략할 수 있다. The timing chart of FIG. 2A shows the signal CK1, the state (on or off) of the switch 11_1, the state (on or off) of the switch 11_2, and the waveform of the signal OUT, respectively. The timing chart of FIG. 2A has a plurality of periods, and each period has a plurality of sub-periods. For example, the timing chart of FIG. 2A has a plurality of periods such as a period T1 and a period T2 (hereinafter, the period is also referred to as a frame period). The period T1 includes a plurality of sub periods (hereinafter, the sub period is also referred to as one gate selection period) such as period A1, period B1, period C1, period D1, and period E1. The period T2 has a plurality of sub-periods such as the period A2, the period B2, the period C2, the period D2, and the period E2. However, the timing chart of FIG. 2A is not limited thereto, and the period T1 and the period T2 may have different periods, and either the period T1 or the period T2 may be omitted. . Alternatively, the period T1 may have several periods in addition to the periods A1 to E1 , and any one of the periods A1 to E1 may be omitted. Alternatively, the period T2 may have several periods in addition to the periods A2 to E2, and any one of the periods A2 to E2 may be omitted.
또한, 도 1a의 반도체 장치는, 일 예로서, 기간(T1)과 기간(T2)에 있어서의 동작을 교대로 행하는 것으로 한다. 단, 이것에 한정되지 않고, 도 1a의 반도체 장치는, 여러 가지 순번으로 기간(T1), 및 기간(T2)에 있어서의 동작을 행할 수 있다. In the semiconductor device of Fig. 1A, as an example, it is assumed that the operation in the period T1 and the period T2 is alternately performed. However, it is not limited to this, and the semiconductor device of FIG. 1A can perform the operation|movement in the period T1 and the period T2 in various order.
또한, 일 예로서, 기간(T1)에 있어서, 도 1a의 반도체 장치는, 스위치(11_1)가 온으로 될 때까지 기간(D1)에 있어서의 동작과 기간(E1)에 있어서의 동작을 반복하는 것으로 한다. 그리고, 도 1a의 반도체 장치는, 스위치(11_1)가 온 으로 되면, 기간(A1)에 있어서의 동작, 기간(B1)에 있어서의 동작, 및 기간(C1)에 있어서의 동작을 차례로 행하는 것으로 한다. 그 후, 도 1a의 반도체 장치는, 다시 스위치(11_1)가 온으로 될 때까지, 기간(D1)에 있어서의 동작과 기간(E1)에 있어서의 동작을 반복하는 것으로 한다. 단, 이것에 한정되지 않고, 도 1a의 반도체 장치는, 기간(A1 내지 E1)에 있어서의 동작을 여러 가지 순번으로 행할 수 있다. As an example, in the period T1, the semiconductor device of FIG. 1A repeats the operation in the period D1 and the operation in the period E1 until the switch 11_1 is turned on. make it as In the semiconductor device of Fig. 1A, when the switch 11_1 is turned on, the operation in the period A1, the operation in the period B1, and the operation in the period C1 are sequentially performed. . Thereafter, the semiconductor device of FIG. 1A repeats the operation in the period D1 and the operation in the period E1 until the switch 11_1 is turned on again. However, it is not limited to this, and in the semiconductor device of FIG. 1A, the operation|movement in period A1 to E1 can be performed in various order.
또한, 기간(T2)에 있어서, 일 예로서, 도 1a의 반도체 장치는, 스위치(11_2)가 온으로 될 때까지, 기간(D2)에 있어서의 동작과 기간(E2)에 있어서의 동작을 반복하는 것으로 한다. 그리고, 도 1a의 반도체 장치는, 스위치(11_2)가 온으로 되면, 기간(A2)에 있어서의 동작, 기간(B2)에 있어서의 동작, 및 기간(C2)에 있어서의 동작을 차례로 행하는 것으로 한다. 그 후, 도 1a의 반도체 장치는, 재차 스위치(11_2)가 온으로 될 때까지, 기간(D2)에 있어서의 동작과 기간(E2)에 있어서의 동작을 반복하는 것으로 한다. 단, 이것에 한정되지 않고, 도 1a의 반도체 장치는, 기간(A2 내지 E2)에 있어서의 동작을 다양한 순번으로 행할 수 있다. Further, in the period T2, as an example, the semiconductor device of FIG. 1A repeats the operation in the period D2 and the operation in the period E2 until the switch 11_2 is turned on. do it by doing In the semiconductor device of FIG. 1A , when the switch 11_2 is turned on, the operation in the period A2, the operation in the period B2, and the operation in the period C2 are sequentially performed. . Thereafter, the semiconductor device of FIG. 1A repeats the operation in the period D2 and the operation in the period E2 until the switch 11_2 is turned on again. However, it is not limited to this, and in the semiconductor device of FIG. 1A, the operation|movement in period A2 - E2 can be performed in various order.
기간(T1)의 동작에 대해서 설명한다. 기간(T1)에서는, 스위치(11_1)는 온 또는 오프되고, 스위치(11_2)는 오프된다. The operation in the period T1 will be described. In the period T1, the switch 11_1 is on or off, and the switch 11_2 is off.
기간(T1)의 기간(A1)에 있어서, 도 2d에 도시하는 바와 같이, 스위치(11_1)는 온되고, 스위치(11_2)는 오프된다. 따라서, 도 2e에 도시하는 바와 같이, 경로(21_1)는 도통 상태로 되고, 경로(21_2)는 비도통 상태로 된다. 그렇게 하면, 배선(112)에 입력되는 신호(예를 들어 L 레벨의 신호(CK1))는, 스위치(11_1)를 통하여 배선(111)에 공급된다. 따라서, 신호(OUT)는 L 레벨로 된다. In the period A1 of the period T1, as shown in FIG. 2D , the switch 11_1 is turned on and the switch 11_2 is turned off. Accordingly, as shown in FIG. 2E , the path 21_1 is in a conductive state and the path 21_2 is in a non-conductive state. Then, the signal input to the wiring 112 (eg, the L level signal CK1 ) is supplied to the
기간(T1)의 기간(B1)에 있어서, 도 2d에 도시하는 바와 같이, 스위치(11_1)는 온인 채로 되고, 스위치(11_2)는 오프인 채로 된다. 따라서, 도 2e에 도시하는 바와 같이, 경로(21_1)는 도통 상태인 채로 되고, 경로(21_2)는 비도통 상태인 채로 된다. 그렇게 하면, 배선(112)에 입력되는 신호(예를 들어 H 레벨의 신호(CK1))는, 스위치(11_1)를 통하여 배선(111)에 공급된다. 따라서, 신호(OUT)는 H 레벨로 된다. In the period B1 of the period T1, as shown in Fig. 2D, the switch 11_1 remains on and the switch 11_2 remains off. Accordingly, as shown in FIG. 2E , the path 21_1 remains in a conductive state, and the path 21_2 remains in a non-conductive state. Then, the signal input to the wiring 112 (eg, the H level signal CK1 ) is supplied to the
기간(T1)의 기간(C1)에 있어서, 도 2b에 도시하는 바와 같이, 스위치(11_1)는 오프되고, 스위치(11_2)는 오프인 채로 된다. 따라서, 도 2c에 도시하는 바와 같이, 경로(21_1)는 비도통 상태로 되고, 경로(21_2)는 비도통 상태인 채로 된다. 그렇게 하면, 배선(111)과 배선(112)은, 비도통 상태로 되므로, 배선(112)에 입력되는 신호(예를 들어 L 레벨의 신호(CK1))는, 배선(111)에 공급되지 않게 된다. In the period C1 of the period T1, as shown in Fig. 2B, the switch 11_1 is turned off and the switch 11_2 remains off. Accordingly, as shown in FIG. 2C , the path 21_1 is in a non-conductive state, and the path 21_2 is in a non-conducting state. Then, since the
또한, 기간(T1)의 기간(C1)에 있어서, 스위치(11_1)가 오프되는 타이밍은, 신호(CK1)가 L 레벨로 되는 타이밍보다도 느린 경우가 많다. 따라서, 스위치(11_1)가 오프되기 전에, 배선(112)에 입력되는 신호(예를 들어 L 레벨의 신호(CK1))는, 스위치(11_1)를 통하여, 배선(111)에 공급되는 경우가 많다. 따라서, 신호(OUT)는 L 레벨로 된다. 단, 이것에 한정되지 않고, 배선(111)에 L 레벨의 신호 또는 전압(V1)이 공급되는 것이 가능하다. Further, in the period C1 of the period T1, the timing at which the switch 11_1 is turned off is often later than the timing at which the signal CK1 goes to the L level. Therefore, before the switch 11_1 is turned off, the signal input to the wiring 112 (eg, the L-level signal CK1 ) is often supplied to the
기간(T1)의 기간(D1) 및 기간(E1)에 있어서, 도 2b에 도시하는 바와 같이, 스위치(11_1) 및 스위치(11_2)는, 오프인 채로 된다. 따라서, 도 2c에 도시하는 바와 같이, 경로(21_1), 및 경로(21_2)는, 비도통 상태인 채로 된다. 따라서, 배선(111)과 배선(112)은 비도통 상태로 되므로, 배선(112)에 입력되는 신호는, 배선(111)에 공급되지 않은 채로 된다. 따라서, 신호(OUT)는 L 레벨인 채로 된다. In the period D1 and the period E1 of the period T1, as shown in FIG. 2B , the switch 11_1 and the switch 11_2 remain off. Accordingly, as shown in FIG. 2C , the path 21_1 and the path 21_2 remain in a non-conductive state. Accordingly, since the
다음에, 기간(T2)의 동작에 대해서 설명한다. 기간(T2)에서는, 스위치(11_1)는 오프되고, 스위치(11_2)는 온 또는 오프된다. Next, the operation of the period T2 will be described. In the period T2, the switch 11_1 is turned off, and the switch 11_2 is turned on or off.
기간(T2)의 기간(A2)에 있어서, 도 2f에 도시하는 바와 같이, 스위치(11_1)는 오프되고, 스위치(11_2)는 온된다. 따라서, 도 2g에 도시하는 바와 같이, 경로(21_1)는 비도통 상태로 되고, 경로(21_2)는 도통 상태로 된다. 그렇게 하면, 배선(112)에 입력되는 신호(예를 들어 L 레벨의 신호(CK1))는, 스위치(11_2)를 통하여 배선(111)에 공급된다. 따라서, 신호(OUT)는 L 레벨로 된다. In the period A2 of the period T2, as shown in Fig. 2F, the switch 11_1 is turned off and the switch 11_2 is turned on. Accordingly, as shown in FIG. 2G , the path 21_1 is in a non-conductive state, and the path 21_2 is in a conductive state. Then, the signal input to the wiring 112 (eg, the L-level signal CK1 ) is supplied to the
기간(T2)의 기간(B2)에 있어서, 도 2f에 도시하는 바와 같이, 스위치(11_1)는 오프인 채로 되고, 스위치(11_2)는 온인 채로 된다. 따라서, 도 2g에 도시하는 바와 같이, 경로(21_1)는 비도통 상태인 채로 되고, 경로(21_2)는 도통 상태인 채로 된다. 그렇게 하면, 배선(112)에 입력되는 신호(예를 들어 H 레벨의 신호(CK1))는, 스위치(11_2)를 통하여 배선(111)에 공급된다. 따라서, 신호(OUT)는 H 레벨로 된다. In the period B2 of the period T2, as shown in Fig. 2F, the switch 11_1 remains off and the switch 11_2 remains on. Accordingly, as shown in FIG. 2G , the path 21_1 remains in a non-conductive state, and the path 21_2 remains in a conductive state. Then, the signal input to the wiring 112 (eg, the H level signal CK1 ) is supplied to the
기간(T2)의 기간(C2)에 있어서, 도 2b에 도시하는 바와 같이, 스위치(11_1)는 오프인 채로 되고, 스위치(11_2)는 오프된다. 따라서, 도 2c에 도시하는 바와 같이, 경로(21_1)는 비도통 상태인 채로 되고, 경로(21_2)는 비도통 상태로 된다. 그렇게 하면, 배선(111)과 배선(112)은, 비도통 상태로 되므로, 배선(112)에 입력되는 신호(예를 들어 L 레벨의 신호(CK1))는, 배선(111)에 공급되지 않게 된다. In the period C2 of the period T2, as shown in FIG. 2B , the switch 11_1 remains off and the switch 11_2 turns off. Accordingly, as shown in FIG. 2C , the path 21_1 remains in a non-conductive state, and the path 21_2 remains in a non-conductive state. Then, since the
또한, 기간(T2)의 기간(C2)에 있어서, 스위치(11_2)가 오프되는 타이밍은, 신호(CK1)가 L 레벨로 되는 타이밍보다도 느린 경우가 많다. 따라서, 스위치(11_2)가 오프되기 전에, 배선(112)에 입력되는 신호(예를 들어 L 레벨의 신호(CK1))는, 스위치(11_2)를 통하여 배선(111)에 공급되는 경우가 많다. 따라서, 신호(OUT)는 L 레벨로 된다. 단, 이것에 한정되지 않고, 배선(111)에 L 레벨의 신호 또는 전압(V1)이 공급되는 것이 가능하다. In addition, in the period C2 of the period T2, the timing at which the switch 11_2 is turned off is often later than the timing at which the signal CK1 goes to the L level. Therefore, before the switch 11_2 is turned off, the signal input to the wiring 112 (eg, the L-level signal CK1 ) is often supplied to the
기간(T2)의 기간(D2) 및 기간(E2)에 있어서, 도 2b에 도시하는 바와 같이, 스위치(11_1) 및 스위치(11_2)는, 오프인 채로 된다. 따라서, 도 2c에 도시하는 바와 같이, 경로(21_1), 및 경로(21_2)는, 비도통 상태인 채로 된다. 따라서, 배선(111)과 배선(112)은 비도통 상태로 되므로, 배선(112)에 입력되는 신호는, 배선(111)에 공급되지 않은 채가 된다. 따라서, 신호(OUT)는 L 레벨인 채로 된다. In the period D2 and the period E2 of the period T2, as shown in FIG. 2B , the switch 11_1 and the switch 11_2 remain off. Accordingly, as shown in FIG. 2C , the path 21_1 and the path 21_2 remain in a non-conductive state. Accordingly, since the
이상과 같이, 각 스위치가 온으로 되는 기간을 전환함으로써, 스위치가 온으로 되는 횟수를 적게 하는 또는 스위치가 온으로 되는 시간을 짧게 할 수 있다. 따라서, 스위치로서 사용할 수 있는 소자, 또는 회로 등의 특성 열화를 억제할 수 있다. As described above, by switching the period during which each switch is turned on, it is possible to reduce the number of times the switch is turned on or shorten the time when the switch is turned on. Accordingly, it is possible to suppress deterioration of characteristics of elements or circuits that can be used as switches.
또는, 스위치로서 사용되는 소자 또는 회로 등의 특성 열화를 억제할 수 있는 것에 의해, 여러 가지 메리트를 얻을 수 있다. 예를 들어, 배선(111)이 게이트 신호선 또는 주사선으로서의 기능을 가지는 경우, 또는 배선(111)이 화소와 접속되는 경우, 화소가 보유하는 비디오 신호는, 신호(OUT)의 파형에 영향을 받는 경우가 있다. 예를 들어, 신호(OUT)의 전위가 V2까지 상승하지 않는 경우, 화소가 가지는 트랜지스터(예를 들어 선택 트랜지스터, 또는 스위칭 트랜지스터)가 온으로 되는 시간은 짧아진다. 이 결과, 화소로의 비디오 신호의 기록 부족이 생기고, 표시 품위가 저하되어 버리는 경우가 있다. 또는, 신호(OUT)의 하강 시간, 및 상승 시간이 길어지는 경우, 선택된 행에 속하는 화소에, 다른 행에 속하는 화소로의 비디오 신호가 기록되는 버리는 경우가 있다. 이 결과, 표시 품위가 저하되어 버린다. 또는, 신호(OUT)의 하강 시간이 편차가 생기는 경우, 화소가 보유하는 비디오 신호로의 피드스루의 영향이 편차가 생기는 경우가 있다. 이 결과, 표시 불균일이 생겨 버린다. Alternatively, various advantages can be obtained by being able to suppress deterioration of characteristics of an element or circuit used as a switch. For example, when the
그러나, 본 실시형태의 반도체 장치는, 스위치로서 사용되는 소자 또는 회로 등의 특성 열화를 억제할 수 있다. 따라서, 신호(OUT)의 전위를 V2까지 상승시킬 수 있으므로, 화소가 가지는 트랜지스터의 온으로 되는 시간을 길게 할 수 있다. 이 결과, 화소에 충분한 시간으로 비디오 신호를 기록할 수 있으므로, 표시 품위의 향상을 도모할 수 있다. 또는, 신호(OUT)의 하강 시간, 및 상승 시간을 짧게 할 수 있으므로, 선택된 행에 속하는 화소에, 다른 행에 속하는 화소로의 비디오 신호가 기록되어 버리는 것을 방지할 수 있다. 이 결과, 표시 품위의 향상을 도모할 수 있다. 또는, 신호(OUT)의 하강 시간의 편차를 억제할 수 있으므로, 화소가 보유하는 비디오 신호로의 피드스루의 영향의 편차를 억제할 수 있다. 따라서, 표시 불균일을 억제할 수 있다. However, the semiconductor device of the present embodiment can suppress deterioration of characteristics of an element or circuit used as a switch. Accordingly, since the potential of the signal OUT can be raised to V2, the turn-on time of the transistor included in the pixel can be lengthened. As a result, since the video signal can be recorded in the pixel in a sufficient time, the display quality can be improved. Alternatively, since the fall time and rise time of the signal OUT can be shortened, it is possible to prevent a video signal from being written to a pixel belonging to a selected row to a pixel belonging to another row. As a result, the display quality can be improved. Alternatively, since variations in the fall time of the signal OUT can be suppressed, variations in the influence of the feed-through on the video signal held by the pixel can be suppressed. Therefore, display nonuniformity can be suppressed.
또한, 기간(T1)에 있어서, 기간(B1)을 선택 기간이라고 부르고, 기간(A1), 기간(C1), 기간(D1), 및 기간(E1)을 비선택 기간이라고 부를 수 있다. 마찬가지로, 기간(T2)에 있어서, 기간(B2)을 선택 기간이라고 부르고, 기간(A2), 기간(C2), 기간(D2), 및 기간(E2)을 비선택 기간이라고 부를 수 있다. Further, in the period T1, the period B1 may be called a selection period, and the period A1, the period C1, the period D1, and the period E1 may be called a non-selection period. Similarly, in the period T2, the period B2 may be referred to as a selection period, and the periods A2, C2, D2, and E2 may be referred to as non-selection periods.
또한, 기간(T1)에 있어서, 스위치(11_1)가 온으로 되는 기간(기간(A1) 및 기간(A2))을 제 1 기간이라고 부르고, 스위치(11_1)가 오프되는 기간(기간(C1), 기간(D1), 및 기간(E1))을 제 2 기간이라고 부를 수 있다. 마찬가지로, 기간(T2)에 있어서, 기간(A2) 및 기간(B2)을 제 3 기간이라고 부르고, 기간(C2), 기간(D2), 및 기간(E2)을 제 4 기간이라고 부를 수 있다. Further, in the period T1, a period in which the switch 11_1 is turned on (period A1 and period A2) is called a first period, and a period in which the switch 11_1 is turned off (period C1); The period D1, and the period E1) may be referred to as a second period. Similarly, in the period T2, the period A2 and the period B2 may be referred to as a third period, and the period C2, the period D2, and the period E2 may be referred to as a fourth period.
또한, 기간(T1), 및 기간(T2)을 프레임 기간이라고 부르고, 기간(A1 내지 E1), 및 기간(A2 내지 E2)을 서브 기간, 또는 1 게이트 선택 기간이라고 부를 수 있다. Further, the period T1 and the period T2 may be referred to as a frame period, and the periods A1 to E1 and the periods A2 to E2 may be referred to as sub-periods or one gate selection period.
또한, 기간 또는 서브 기간은, 스텝, 처리, 또는 동작 등을 치환할 수 있다. In addition, a period or a sub period may substitute a step, a process, an operation|movement, etc.
또한, 기간(T1)에 있어서, 기간(A1) 앞에, 기간(D1)과 기간(E1)이 순서대로 반복하여 배치되는 것이 가능하다. 마찬가지로, 기간(T2)에 있어서, 기간(A2) 앞에, 기간(D2)과 기간(E2)이 순서대로 반복하여 배치되는 것이 가능하다. 이러한 경우, 기간(T1)의 개시 시각으로부터, 기간(A1)의 개시 시각까지의 시간과, 기간(T2)의 개시 시각으로부터 기간(A2)의 개시 시각까지의 시간은, 대략 같은 것이 바람직하다. 단, 이것에 한정되지 않는다. Further, in the period T1, it is possible that the period D1 and the period E1 are repeatedly arranged in order before the period A1. Similarly, in the period T2, before the period A2, it is possible that the period D2 and the period E2 are repeatedly arranged in order. In this case, it is preferable that the time from the start time of the period T1 to the start time of the period A1 and the time from the start time of the period T2 to the start time of the period A2 are approximately the same. However, it is not limited to this.
또한, 도 1c에 도시하는 바와 같이, 스위치(11_1), 및 스위치(11_2)는, 같은 기간에 온으로 되는 것이 가능하다. 이 경우, 도 1d에 도시하는 바와 같이, 경로(21_1), 및 경로(21_2)는, 같은 기간에 도통 상태로 된다. 따라서, 배선(112)에 입력되는 신호는, 스위치(11_1), 및 스위치(11_2)를 통하여 배선(111)에 공급된다. 단, 이것에 한정되지 않는다. Also, as shown in FIG. 1C , the switch 11_1 and the switch 11_2 can be turned on during the same period. In this case, as shown in FIG. 1D , the path 21_1 and the path 21_2 are in a conductive state during the same period. Accordingly, the signal input to the
또한, 도 1e에 도시하는 바와 같이, 반도체 장치는, 스위치(11_1 내지 11_N)(N은 2 이상의 자연수)와 같은 복수의 스위치를 가질 수 있다. 스위치(11_1 내지 11_N)는, 배선(111)과 배선(112) 사이에 접속된다. 스위치(11_1 내지 11_N)는, 스위치(11_1) 또는 스위치(11_2)와 같은 기능을 가진다. 따라서, 도 1f에 도시하는 바와 같이, 배선(111)과 배선(112)의 사이에는, 경로(21_1 내지 21_N)와 같은 경로가 존재한다. Also, as shown in FIG. 1E , the semiconductor device may include a plurality of switches such as switches 11_1 to 11_N (N is a natural number equal to or greater than 2). The switches 11_1 to 11_N are connected between the
또한, 반도체 장치가 N개의 스위치를 가지는 경우, 도 3에 도시하는 바와 같이, 기간(T 내지 TN)과 같은 복수의 기간을 가질 수 있다. 예를 들어, 도 3의 타이밍 차트에서는, 기간(T1 내지 TN)이 순서대로 배치되어 있다. 단, 이것에 한정되지 않고, 본 실시형태에서는, 기간(T1 내지 TN)을 다양한 순번으로 배치할 수 있다. 또는, 기간(T1 내지 TN)의 어느 하나를 생략할 수 있다. 기간(T1 내지 TN)은, 각각, 복수의 서브 기간을 가질 수 있다. 예를 들어, 기간(Ti)(i는 1 내지 N의 어느 하나)은, 기간(Ai 내지 Ei)과 같은 복수의 서브 기간을 가질 수 있다. 기간(Ai 내지 Ei)은, 각각, 기간(A1 내지 E1) 또는 기간(A2 내지 E2)과 마찬가지로, 스위치(11_i) 이외의 스위치(11_1 내지 11_N)(예를 들어, 스위치(11_1 내지 11_i-1), 및 스위치(11_i+1 내지 11_N)는 오프된다. 그리고, 기간(Ti)의 기간(Ai), 및 기간(Bi)에 있어서, 스위치(11_i)는 온되고, 기간(Ti)의 기간(Ci), 기간(Di), 기간(Ei)에 있어서, 스위치(11_i)는 오프된다. Further, when the semiconductor device has N switches, as shown in FIG. 3 , a plurality of periods such as periods T to TN may be provided. For example, in the timing chart of FIG. 3, the periods T1 to TN are arranged in order. However, the present embodiment is not limited thereto, and the periods T1 to TN can be arranged in various orders. Alternatively, any one of the periods T1 to TN may be omitted. Each of the periods T1 to TN may have a plurality of sub-periods. For example, the period Ti (i is any one of 1 to N) may have a plurality of sub-periods such as the periods Ai to Ei. The periods Ai to Ei are, respectively, similar to the periods A1 to E1 or A2 to E2, the switches 11_1 to 11_N other than the switch 11_i (eg, the switches 11_1 to 11_i-1). ), and the switches 11_i+1 to 11_N are turned off, and in the period Ai and Bi of the period Ti, the switch 11_i is turned on, and the Ci), the period Di, and the period Ei, the switch 11_i is turned off.
또한, N이 큰 것에 의해, 각각의 스위치가 온으로 되는 횟수, 또는 각각의 스위치가 온으로 되는 시간을 줄일 수 있다. 단, N이 지나치게 크면, 스위치의 수가 지나치게 늘어나 버려, 회로 규모가 커져 버린다. 따라서, N은, 6 이하인 것이 바람직하다. 더욱 바람직하게는 4 이하인 것이 바람직하다. 가장 바람직하게는, 3 또는 2인 것이 바람직하다. 단, 이것에 한정되지 않는다. In addition, when N is large, the number of times each switch is turned on or the time when each switch is turned on can be reduced. However, when N is too large, the number of switches will increase too much, and a circuit scale will become large. Therefore, it is preferable that N is 6 or less. More preferably, it is preferable that it is 4 or less. Most preferably, 3 or 2 are preferred. However, it is not limited to this.
또한, 도 1g에 도시하는 바와 같이, 배선(112)을 배선(112A 및 112B)과 같은 복수의 배선으로 분할할 수 있다. 그리고, 스위치(11_1)는, 배선(111)과 배선(112A)의 사이에 접속되고, 스위치(11_2)는, 배선(111)과 배선(112B) 사이에 접속되는 것이 가능하다. 배선(112A 및 112B)은, 다른 여러 가지 배선, 또는 여러 가지 소자와 접속되는 것이 가능하다. Further, as shown in Fig. 1G, the
또한, 도 1g와 마찬가지로, 도 1e에 있어서도, 배선(112)을 복수의 배선으로 분할할 수 있다. In addition, similarly to FIG. 1G, also in FIG. 1E, the
(실시형태 2)(Embodiment 2)
본 실시형태에서는, 반도체 장치의 일 예를 나타낸다. 본 실시형태의 반도체 장치는, 실시형태 1에서 기술하는 반도체 장치를 가질 수 있다. 특히, 실시형태 1에서 기술하는 반도체 장치가 가지는 스위치로서, 예를 들어 트랜지스터가 사용되는 경우의 구성에 대해서 설명한다. 단, 이것에 한정되지 않고, 스위치로서는 여러 가지 소자, 또는 여러 가지 회로 등을 사용할 수 있다. 또한, 실시형태 1에서 기술하는 내용은, 그 설명을 생략한다. 또한, 본 실시형태의 내용은, 실시형태 1에서 기술하는 내용과 적절하게 조합할 수 있다. In this embodiment, an example of a semiconductor device is shown. The semiconductor device of the present embodiment may include the semiconductor device described in the first embodiment. In particular, a configuration in which, for example, a transistor is used as a switch included in the semiconductor device described in
우선, 본 실시형태의 반도체 장치에 대해서, 도 4a를 참조하여 설명한다. 도 4a의 반도체 장치는, 회로(100)를 가진다. 회로(100)는, 실시형태 1에서 기술하는 구성에 있어서, 스위치로서 트랜지스터를 사용하는 경우의 구성과 같다. 도 4a에서는, 도 1a의 스위치(11_1)로서 트랜지스터(101_1)가 사용되고, 스위치(11_2)로서 트랜지스터(101_2)가 사용되는 경우의 구성을 도시한다. 따라서, 트랜지스터(101_1)는, 스위치(11_1)와 같은 기능을 가지고, 트랜지스터(101_2)는, 스위치(11_2)와 같은 기능을 가진다. 단, 이것에 한정되지 않고, 실시형태 1에서 기술하는 구성에 있어서, 스위치로서 트랜지스터를 사용할 수 있다. 또는, 스위치로서, CMOS의 스위치 등을 사용할 수 있다. First, the semiconductor device of this embodiment will be described with reference to FIG. 4A. The semiconductor device of FIG. 4A has a
또한, 트랜지스터(101_1), 및 트랜지스터(101_2)는, N 채널형인 것으로 한다. N 채널형의 트랜지스터는, 게이트와 소스 사이의 전위차(Vgs)가 임계치 전압(Vth)을 상회한 경우에 온하는 것으로 한다. 단, 이것에 한정되지 않고, 트랜지스터(101_1), 및/또는, 트랜지스터(101_2)는, P 채널형인 것이 가능하다. P 채널형 트랜지스터는, 게이트와 소스 사이의 전위차(Vgs)가 임계치 전압(Vth)을 하회한 경우에 온하는 것으로 한다. In addition, it is assumed that the transistor 101_1 and the transistor 101_2 are N-channel type. The N-channel transistor is turned on when the potential difference (Vgs) between the gate and the source exceeds the threshold voltage (Vth). However, the present invention is not limited thereto, and the transistor 101_1 and/or the transistor 101_2 may be of a P-channel type. The P-channel transistor is turned on when the potential difference (Vgs) between the gate and the source is lower than the threshold voltage (Vth).
다음에, 도 4a의 반도체 장치의 접속 관계에 대해서 설명한다. 트랜지스터(101_1)의 제 1 단자는, 배선(112)과 접속되고, 트랜지스터(101_1)의 제 2 단자는, 배선(111)과 접속된다. 트랜지스터(101_2)의 제 1 단자는, 배선(112)과 접속되고, 트랜지스터(101_2)의 제 2 단자는, 배선(111)과 접속된다. Next, the connection relationship of the semiconductor device of FIG. 4A will be described. A first terminal of the transistor 101_1 is connected to the
또한, 트랜지스터(101_1)의 게이트와 회로(10)의 접속 개소를 노드(n1)로 나타내고, 트랜지스터(101_2)의 게이트와 회로(10)의 접속 개소를 노드(n2)로 나타낸다. 또한, 노드(n1), 및 노드(n2)를 배선이라고 부를 수 있다. Further, a connection point between the gate of the transistor 101_1 and the
다음에, 트랜지스터(101_1), 및 트랜지스터(101_2)가 가지는 기능에 대하여 설명한다. Next, functions of the transistor 101_1 and the transistor 101_2 will be described.
트랜지스터(101_1)는, 노드(n1)의 전위에 따라서, 배선(112)의 전위를 배선(111)에 공급하는 타이밍을 제어하는 기능을 가진다. 예를 들어, 배선(112)에 전압(예를 들어 전압(V1) 또는 전압(V2))이 공급되는 경우, 트랜지스터(101_1)는, 노드(n1)의 전위에 따라서, 배선(112)에 공급되는 전압을 배선(111)에 공급하는 타이밍을 제어하는 기능을 가진다. 다른 예로서, 배선(112)에 신호(예를 들어 신호(CK1))가 입력되는 경우, 트랜지스터(101_1)는, 노드(n1)의 전위에 따라서, 배선(112)에 입력되는 신호를 배선(111)에 공급하는 타이밍을 제어하는 기능을 가진다. 이러한 경우, 신호(CK1)가 L 레벨로 되면, 트랜지스터(101_1)는, L 레벨의 신호(CK1)를 배선(111)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(101_1)는, 신호(OUT)가 L 레벨로 되는 타이밍을 제어하는 기능을 가진다. 또는, 신호(CK1)가 H 레벨로 되면, 트랜지스터(101_1)는, H 레벨의 신호(CK1)를 배선(111)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(101_1)는, 신호(OUT)가 H 레벨로 되는 타이밍을 제어하는 기능을 가진다. 이 때, 노드(n1)는, 부유 상태로 되어 있는 것이 가능하다. 이 경우, 트랜지스터(101_1)는, 배선(111)의 전위의 상승에 따라서, 노드(n1)의 전위를 상승시키는 기능을 가진다. 또는, 트랜지스터(101_1)는, 부트스트랩 동작을 행하는 기능을 가진다. 또는, 트랜지스터(101_1)는, 게이트에 입력되는 신호에 따라서 온 또는 오프됨으로써 신호(OUT)의 전위 상태를 설정하는지의 여부를 제어하는 기능을 가진다. The transistor 101_1 has a function of controlling the timing of supplying the potential of the
트랜지스터(101_2)는, 노드(n2)의 전위에 따라서, 배선(112)의 전위를 배선(111)에 공급하는 타이밍을 제어하는 기능을 가진다. 예를 들어, 배선(112)에 전압(예를 들어 전압(V1) 또는 전압(V2))이 공급되는 경우, 트랜지스터(101_2)는, 노드(n2)의 전위에 따라서, 배선(112)에 공급되는 전압을 배선(111)에 공급하는 타이밍을 제어하는 기능을 가진다. 다른 예로서, 배선(112)에 신호(예를 들어 신호(CK1))가 입력되는 경우, 트랜지스터(101_2)는, 노드(n2)의 전위에 따라서, 배선(112)에 입력되는 신호를 배선(111)에 공급하는 타이밍을 제어하는 기능을 가진다. 이러한 경우, 신호(CK1)가 L 레벨로 되면, 트랜지스터(101_2)는, L 레벨의 신호(CK1)를 배선(111)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(101_2)는, 신호(OUT)가 L 레벨로 되는 타이밍을 제어하는 기능을 가진다. 또는, 신호(CK1)가 H 레벨로 되면, 트랜지스터(101_2)는, H 레벨의 신호(CK1)를 배선(111)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(101_2)는, 신호(OUT)가 H 레벨로 되는 타이밍을 제어하는 기능을 가진다. 이 때, 노드(n2)는, 부유 상태로 되어 있는 것이 가능하다. 이 경우, 트랜지스터(101_2)는, 배선(111)의 전위의 상승에 따라서, 노드(n2)의 전위를 상승시키는 기능을 가진다. 또는, 트랜지스터(101_2)는, 부트스트랩 동작을 행하는 기능을 가진다. 또는, 트랜지스터(101_1)는, 게이트에 입력되는 신호에 따라서 온 또는 오프됨으로써 신호(OUT)의 전위 상태를 설정하는지의 여부를 제어하는 기능을 가진다. The transistor 101_2 has a function of controlling the timing of supplying the potential of the
또한, 도 4b에 도시하는 바와 같이, 본 실시형태의 반도체 장치는, 회로(10)를 가질 수 있다. 예를 들어, 회로(10)는, 배선(113), 배선(114), 배선(115_1), 배선(115_2), 배선(116), 배선(117), 트랜지스터(101_1)의 게이트, 트랜지스터(101_2)의 게이트, 및/또는 배선(111)과 접속된다. 단, 이것에 한정되지 않는다. 회로(10)의 구성에 따라서, 회로(10)는, 다른 배선, 또는 다른 노드와 접속되는 것이 가능하다. 또는, 회로(10)는, 배선(113), 배선(114), 배선(115_1), 배선(115_2), 배선(116), 배선(117), 트랜지스터(101_1)의 게이트, 트랜지스터(101_2)의 게이트, 및/또는 배선(111)과 접속되어 있지 않은 것이 가능하다.Further, as shown in FIG. 4B , the semiconductor device of the present embodiment may include a
회로(10)는, 1개 또는 2개 이상의 트랜지스터를 가지는 경우가 많다. 이들의 트랜지스터의 극성은, 트랜지스터(101_1 및 101_2)의 극성과 같은 경우가 많고, N 채널형인 경우가 많다. 단, 이것에 한정되지 않고, 회로(10)는, P 채널형의 트랜지스터를 가질 수 있다. 또는, 회로(10)는, N 채널형의 트랜지스터와 P 채널형의 트랜지스터를 가질 수 있다. 즉, 회로(10)는, CMOS 회로인 것이 가능하다. The
배선(111)으로부터는, 실시형태 1과 마찬가지로, 신호(OUT)가 출력되는 것으로 한다. 배선(112)에는, 실시형태 1과 마찬가지로, 신호(CK1)가 입력되는 것으로 한다. 또한, 신호(CK2)라고 기재하는 경우, 신호(CK2)는, 신호(CK1)의 반전 신호, 또는 위상이 신호(CK1)로부터 180°어긋난 신호인 경우가 많다. 배선(113)은, 전압(V2)이 공급되는 것으로 한다. 전압(V2)은, 전원 전압, 기준 전압, 또는 정전원 전압으로서 기능할 수 있다. 따라서, 배선(113)은, 전원선으로서 기능할 수 있다. 배선(114)에는, 신호(SP)가 입력되는 것으로 한다. 신호(SP)는, 스타트 신호로서 기능할 수 있다. 따라서, 배선(114)은, 신호선으로서 기능할 수 있다. 예를 들어 복수의 반도체 장치를 가지는 구성으로 하고, 배선(114)이 다른 단(예를 들어 앞의 단)의 반도체 장치의 배선(111)과 접속되는 경우, 신호(SP)는, 선택 신호, 전송 신호, 스타트 신호, 리셋 신호, 게이트 신호, 또는 주사 신호로서 기능할 수 있다. 이 경우, 배선(114)은, 게이트 신호선, 또는 주사선으로서 기능할 수 있다. 배선(115_1)에는, 신호(SEL1)가 입력되는 것으로 한다. 신호(SEL1)는, 어떤 기간마다(예를 들어 프레임 기간마다), H 레벨과 L 레벨을 반복하여, 클록 신호, 선택 신호, 또는 제어 신호로서 기능할 수 있다. 따라서, 배선(115_1)은, 신호선으로서 기능할 수 있다. 배선(115_2)에는, 신호(SEL2)가 입력되는 것으로 한다. 신호(SEL2)는, 신호(SEL1)의 반전 신호, 또는 위상이 신호(SEL1)로부터 180° 어긋난 신호인 경우가 많다. 따라서, 배선(115_2)은, 신호선으로서 기능할 수 있다. 배선(116)에는, 신호(RE)가 입력되는 것으로 한다. 신호(RE)는, 리셋 신호로서 기능할 수 있다. 따라서, 배선(116)은, 신호선으로서 기능할 수 있다. 특히, 복수의 반도체 장치가 접속되는 것으로 한다. 이 경우, 배선(116)이 다른 단(예를 들어 다음의 단)의 반도체 장치의 배선(111)과 접속된다고 하면, 신호(RE)는, 선택 신호, 전송 신호, 스타트 신호, 리셋 신호, 게이트 신호, 또는 주사 신호로서 기능할 수 있다. 이 경우, 배선(116)은, 게이트 신호선, 또는 주사선으로서 기능할 수 있다. 배선(117)에는, 전압(V1)이 공급되는 것으로 한다. 전압(V1)은, 전원 전압, 기준 전압, 그라운드 전압, 또는 부전원 전압으로서 기능할 수 있다. 따라서, 배선(117)은, 전원선으로서 기능할 수 있다. 단, 이것에 한정되지 않고, 배선(111), 배선(112), 배선(113), 배선(114), 배선(115_1), 배선(115_2), 배선(116), 및 배선(117)에는, 여러 가지 신호, 여러 가지 전압, 또는 여러 가지 전류를 공급할 수 있다. It is assumed that the signal OUT is output from the
또한, 신호(CK1), 또는 신호(CK2)는, 평형인 것이 가능하고, 비평형(불평형이라고도 함)인 것이 가능하다. 마찬가지로, 신호(SEL1), 또는 신호(SEL2)는, 평형인 것이 가능하고, 비평형(불평형이라고도 함)인 것이 가능하다. In addition, the signal CK1 or the signal CK2 may be balanced and may be non-balanced (also referred to as unbalanced). Similarly, the signal SEL1 or the signal SEL2 may be balanced and may be unbalanced (also referred to as unbalanced).
회로(10)는, 전압(V1), 신호(CK2), 신호(SP), 신호(SEL1), 신호(SEL2), 신호(RE), 노드(n1)의 전위, 노드(n2)의 전위, 및/또는, 신호(OUT)에 따라서, 노드(n1), 노드(n2), 및/또는, 배선(111)에 신호 또는 전압 등을 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 회로(10)는, 전압(V1), 신호(CK2), 신호(SP), 신호(SEL1), 신호(SEL2), 신호(RE), 전압(V1), 노드(n1)의 전위, 노드(n2)의 전위, 및/또는, 신호(OUT)에 따라서, 노드(n1)의 전위, 노드(n2)의 전위, 및/또는, 배선(111)의 전위를 제어하는 기능을 가진다. 예를 들어, 회로(10)는, H 레벨의 신호 또는 전압(V2)을 노드(n1), 및/또는, 노드(n2)에 공급하는 기능을 가진다. 또는, 회로(10)는, L 레벨의 신호 또는 전압(V1)을 노드(n1), 노드(n2), 및/또는, 배선(111)에 공급하는 기능을 가진다. 또는, 회로(10)는, 신호 또는 전압 등을 노드(n1), 및/또는, 노드(n2)에 공급하지 않는 기능을 가진다. 또는, 회로(10)는, 노드(n1)의 전위, 및/또는, 노드(n2)의 전위를 상승시키는 기능을 가진다. 또는, 회로(10)는, 노드(n1)의 전위, 노드(n2)의 전위, 및/또는, 배선(111)의 전위를 감소 또는 유지하는 기능을 가진다. 또는, 회로(10)는, 노드(n1), 및/또는, 노드(n2)를 부유 상태로 하는 기능을 가진다. 단, 이것에 한정되지 않고, 회로(10)는, 그 외에도 다양한 기능을 가질 수 있다. 또는, 회로(10)는, 상기 기능의 모두를 가질 필요는 없다. The
다음에, 본 실시형태의 동작의 일 예에 대해서 설명한다. 여기에서는, 일 예로서, 도 4b의 반도체 장치의 동작에 대해서, 도 4c의 타이밍 차트, 도 5a 내지 도 5e, 및 도 6a 내지 도 6e를 참조하여 설명한다. 도 4c의 타이밍 차트에는, 신호(CK1), 신호(CK2), 신호(SP), 신호(RE), 노드(n1)의 전위(Va1), 노드(n2)의 전위(Va2), 및 신호(OUT)를 도시한다. 또한, 도 2a의 타이밍 차트와 공통되는 부분은, 그 설명을 생략한다. 또한, 도 4b의 반도체 장치의 동작은, 본 실시형태에서 기술하는 내용, 또는 다른 실시형태에서 기술하는 내용에 적용할 수 있다. Next, an example of the operation of the present embodiment will be described. Here, as an example, the operation of the semiconductor device of FIG. 4B will be described with reference to the timing chart of FIG. 4C , FIGS. 5A to 5E , and FIGS. 6A to 6E . In the timing chart of Fig. 4C, the signal CK1, the signal CK2, the signal SP, the signal RE, the potential Va1 of the node n1, the potential Va2 of the node n2, and the signal ( OUT) is shown. In addition, the part common to the timing chart of FIG. 2A abbreviate|omits the description. In addition, the operation of the semiconductor device of FIG. 4B is applicable to the content described in this embodiment or the content described in other embodiments.
우선, 기간(A1)에 있어서, 도 5a에 도시하는 바와 같이, 신호(SP)가 H 레벨로 되고, 신호(SEL1)가 H 레벨로 되고, 신호(SEL2)가 L 레벨로 된다. 따라서, 회로(10)는, H 레벨의 신호(SP) 또는 전압(V2)을 노드(n1)에 공급한다. 그리고, 회로(10)는, 노드(n1)의 전위를 상승시킨다. 그 후, 노드(n1)의 전위는, V1+Vth101_1(Vth101_1: 트랜지스터(101_1)의 임계치 전압)+Vx로 된 부분에서, 트랜지스터(101_1)가 온된다. 이 때 Vx는 0보다 큰 값이다. 따라서, 배선(112)과 배선(111)은, 트랜지스터(101_1)를 통하여 도통 상태로 되므로, L 레벨의 신호(CK1)는, 배선(112)으로부터 트랜지스터(101_1)를 통하여 배선(111)에 공급된다. 이 결과, 신호(OUT)는, L 레벨로 된다. 그 후, 노드(n1)의 전위는 더욱 상승한다. 드디어, 회로(10)로부터 노드(n1)로의 전압 또는 신호의 공급이 멈추므로, 회로(10)와 노드(n1)는 비도통 상태로 된다. 이 결과, 노드(n1)는, 부유 상태로 되고, 노드(n1)의 전위는, V1+Vth101_1+Vx로 유지된다. First, in the period A1, as shown in Fig. 5A, the signal SP goes to the H level, the signal SEL1 goes to the H level, and the signal SEL2 goes to the L level. Accordingly, the
또한, 기간(A1)에 있어서, 회로(10)는, 노드(n2)에, L 레벨의 신호 또는 전압(V2)을 공급할 수 있다. Also, in the period A1 , the
또한, 기간(A1)에 있어서, 회로(10)는, 배선(111)에, L 레벨의 신호 또는 전압(V2)을 공급할 수 있다. In addition, in the period A1 , the
다음에, 기간(B1)에 있어서, 도 5b에 도시하는 바와 같이, 신호(SP)는 L 레벨로 되고, 신호(SEL1)가 H 레벨인 채로 되고, 신호(SEL2)가 L 레벨인 채로 된다. 따라서, 회로(10)는, 전압 또는 신호 등을 노드(n1)에 공급하지 않는 상태이다. 따라서, 노드(n1)는, 부유 상태인 채이며, 노드(n1)의 전위는, V1+Vth101_1+Vx인 채로 된다. 즉, 트랜지스터(101_1)는 온인 채로 되므로, 배선(112)과 배선(111)은 트랜지스터(101_1)를 통하여 도통 상태인 채로 된다. 이 때, 신호(CK1)는 L 레벨로부터 H 레벨로 상승하므로, 배선(111)의 전위가 상승하기 시작한다. 그렇게 하면, 노드(n1)는 부유 상태인 채이므로, 노드(n1)의 전위는, 트랜지스터(101_1)의 게이트와 제 2 단자 사이의 기생 용량에 의해 상승한다. 소위, 부트스트랩 동작이다. 이렇게 하여, 노드(n1)의 전위가 V2+Vth101_1+Vx까지 상승함으로써, 배선(111)의 전위를 V2까지 상승시킬 수 있게 된다. 이렇게 하여, 신호(OUT)는, H 레벨로 된다. Next, in the period B1, as shown in Fig. 5B, the signal SP goes to the L level, the signal SEL1 remains at the H level, and the signal SEL2 remains at the L level. Accordingly, the
또한, 기간(B1)에 있어서, 회로(10)는, 노드(n2)에, L 레벨의 신호 또는 전압(V2)을 공급할 수 있다. Also, in the period B1 , the
또한, 기간(B1)에 있어서, 회로(10)는, 배선(111)에, 신호 또는 전압 등을 공급하지 않는 것이 가능하다. In addition, in the period B1, it is possible for the
다음에, 기간(C1)에 있어서, 도 5c에 도시하는 바와 같이, 신호(RE)가 H 레벨로 된다. 따라서, 회로(10)는, L 레벨의 신호 또는 전압(V1)을 노드(n1), 노드(n2), 및/또는, 배선(111)에 공급한다. 그렇게 하면, 노드(n1)의 전위, 노드(n2)의 전위, 및/또는, 배선(111)의 전위는, V1로 된다. 따라서, 트랜지스터(101_1), 및 트랜지스터(101_2)는 오프되므로, 배선(112)과 배선(111)은 비도통 상태로 된다. 그리고, 신호(OUT)는, L 레벨로 된다. Next, in the period C1, as shown in Fig. 5C, the signal RE goes to the H level. Accordingly, the
또한, 기간(C1)에 있어서, 노드(n1)의 전위가 L 레벨로 감소하는 타이밍보다도, 신호(CK1)가 L 레벨로 감소하는 타이밍의 쪽이 더 빨라지도록 설정할 수 있다. 그렇게 하면, 도 5e에 도시하는 바와 같이, L 레벨의 신호(CK1)는, 배선(112)으로부터 트랜지스터(101_1)를 통하여 배선(111)에 공급되는 것이 가능하다. 트랜지스터(101_1)의 채널 폭은, 예를 들어 트랜지스터(101_1) 이외의 다른 트랜지스터를 가지는 경우에 다른 트랜지스터의 채널 폭보다 큰 것이 많으므로, 배선(111)의 전위를 빨리 감소시킬 수 있다. 즉, 신호(OUT)의 하강 시간을 짧게 할 수 있다. 따라서, 배선(111)의 전위를 감소시키기 위해서는, 회로(10)가 L 레벨의 신호 또는 전압(V1)을 배선(111)에 공급하는 경우와, L 레벨의 신호(CK1)가 배선(112)으로부터 트랜지스터(101_1)를 통하여 배선(111)에 공급되는 경우와, 회로(10)가 L 레벨의 신호 또는 전압(V1)을 배선(111)에 공급하고, 또한 L 레벨의 신호(CK1)가 배선(112)으로부터 트랜지스터(101_1)를 통하여 배선(111)에 공급되는 경우의 3개의 패턴이 있다. Further, in the period C1, the timing at which the signal CK1 decreases to the L level can be set earlier than the timing at which the potential of the node n1 decreases to the L level. Then, as shown in FIG. 5E , the L-level signal CK1 can be supplied from the
다음에, 기간(D1), 및 기간(E1)에 있어서, 도 5d에 도시하는 바와 같이, 회로(10)는, 전압(V1) 또는 L 레벨의 신호를 노드(n1), 노드(n2), 및/또는, 배선(111)에 공급한다. 그렇게 하면, 노드(n1)의 전위, 노드(n2)의 전위, 및/또는, 배선(111)의 전위는, V1인 채로 된다. 따라서, 트랜지스터(101_1), 및 트랜지스터(101_2)는 오프인 채로 되므로, 배선(112)과 배선(111)은 비도통 상태인 채로 된다. 그리고, 신호(OUT)는, L 레벨인 채로 된다. Next, in the period D1 and the period E1, as shown in Fig. 5D, the
다음에, 기간(A2)에 있어서, 도 6a에 도시하는 바와 같이, 신호(SP)가 H 레벨로 되고, 신호(SEL1)가 L 레벨로 되고, 신호(SEL2)가 H 레벨로 된다. 따라서, 회로(10)는, H 레벨의 신호(SP) 또는 전압(V2)을 노드(n2)에 공급한다. 그리고, 회로(10)는, 노드(n2)의 전위를 상승시킨다. 그 후, 노드(n2)의 전위는, V1+Vth101_2(Vth101_2:트랜지스터(101_2)의 임계치 전압)+Vx로 된 부분에서, 트랜지스터(101_2)가 온된다. 이 때 Vx는 0보다 큰 값이다. 따라서, 배선(112)과 배선(111)은, 트랜지스터(101_2)를 통하여 도통 상태로 되므로, L 레벨의 신호(CK1)는, 배선(112)으로부터 트랜지스터(101_2)를 통하여 배선(111)에 공급된다. 이 결과, 신호(OUT)는, L 레벨로 된다. 그 후, 노드(n2)의 전위는 더욱 상승한다. 드디어, 회로(10)로부터 노드(n2)로의 전압 또는 신호의 공급이 멈추므로, 회로(10)와 노드(n2)는 비도통 상태로 된다. 이 결과, 노드(n2)는, 부유 상태로 되고, 노드(n2)의 전위는, V1+Vth101_2+Vx로 유지된다. Next, in the period A2, as shown in Fig. 6A, the signal SP goes to the H level, the signal SEL1 goes to the L level, and the signal SEL2 goes to the H level. Accordingly, the
또한, 기간(A2)에 있어서, 회로(10)는, 노드(n1)에, L 레벨의 신호 또는 전압(V2)을 공급할 수 있다. Also, in the period A2 , the
또한, 기간(A2)에 있어서, 회로(10)는, 배선(111)에, L 레벨의 신호 또는 전압(V2)을 공급할 수 있다. In addition, in the period A2 , the
다음에, 기간(B2)에 있어서, 도 6b에 도시하는 바와 같이, 신호(SP)는 L 레벨로 되고, 신호(SEL1)가 L 레벨인 채로 되고, 신호(SEL2)가 H 레벨인 채로 된다. 따라서, 회로(10)는, 전압 또는 신호 등을 노드(n2)에 공급하지 않은 채이다. 따라서, 노드(n2)는, 부유 상태인 채이며, 노드(n2)의 전위는, V1+Vth101_2+Vx인 채로 된다. 즉, 트랜지스터(101_2)는 온인 채로 되므로, 배선(112)과 배선(111)은 트랜지스터(101_2)를 통하여 도통 상태인 채로 된다. 이 때, 신호(CK1)는 L 레벨로부터 H 레벨로 상승하므로, 배선(111)의 전위가 상승하기 시작한다. 그렇게 하면, 노드(n2)는 부유 상태인 채이므로, 노드(n2)의 전위는, 트랜지스터(101_2)의 게이트와 제 2 단자 사이의 기생 용량에 의해 상승한다. 소위, 부트스트랩 동작이다. 이렇게 하여, 노드(n2)의 전위는, V2+Vth101_2+Vx까지 상승함으로써, 배선(111)의 전위가 V2까지 상승하는 것이 가능해진다. 이렇게 하여, 신호(OUT)는, H 레벨로 된다. Next, in the period B2, as shown in Fig. 6B, the signal SP goes to the L level, the signal SEL1 remains at the L level, and the signal SEL2 remains at the H level. Accordingly, the
또한, 기간(B2)에 있어서, 회로(10)는, 노드(n1)에, L 레벨의 신호 또는 전압(V2)을 공급할 수 있다. In addition, in the period B2, the
또한, 기간(B2)에 있어서, 회로(10)는, 배선(111)에, 신호 또는 전압 등을 공급하지 않는 것이 가능하다. In addition, in the period B2, the
다음에, 기간(C2)에 있어서, 도 6c에 도시하는 바와 같이, 신호(RE)가 H 레벨로 된다. 따라서, 회로(10)는, L 레벨의 신호 또는 전압(V2)을 노드(n1), 노드(n2), 및/또는, 배선(111)에 공급한다. 그렇게 하면, 노드(n1)의 전위, 노드(n2)의 전위, 및/또는, 배선(111)의 전위는, V1로 된다. 따라서, 트랜지스터(101_1), 및 트랜지스터(101_2)는 오프되므로, 배선(112)과 배선(111)은 비도통 상태로 된다. 그리고, 신호(OUT)는, L 레벨로 된다. Next, in the period C2, as shown in Fig. 6C, the signal RE goes to the H level. Accordingly, the
또한, 기간(C2)에 있어서, 노드(n2)의 전위가 감소하는 타이밍보다도, 신호(CK1)가 L 레벨로 감소하는 타이밍의 쪽이 더 빨라지도록 설정할 수 있다. 그렇게 하면, 도 6e에 도시하는 바와 같이, L 레벨의 신호(CK1)는, 배선(112)으로부터 트랜지스터(101_2)를 통하여 배선(111)에 공급되는 것이 가능하다. 트랜지스터(101_2)의 채널 폭은, 예를 들어 다른 트랜지스터를 가지는 경우에 다른 트랜지스터의 채널 폭보다 큰 것이 많으므로, 배선(111)의 전위를 빨리 감소시킬 수 있다. 즉, 신호(OUT)의 하강 시간을 짧게 할 수 있다. 따라서, 배선(111)의 전위를 감소시키기 위해서는, 예를 들어 회로(10)가 L 레벨의 신호 또는 전압(V1)을 배선(111)에 공급하는 경우, L 레벨의 신호(CK1)가 배선(112)으로부터 트랜지스터(101_2)를 통하여 배선(111)에 공급되는 경우, 또는 회로(10)가 L 레벨의 신호 또는 전압(V1)을 배선(111)에 공급하고, 또한 L 레벨의 신호(CK1)가 배선(112)으로부터 트랜지스터(101_2)를 통하여 배선(111)에 공급되는 경우 등이 있다. Further, in the period C2, the timing at which the signal CK1 decreases to the L level can be set earlier than the timing at which the potential of the node n2 decreases. Then, as shown in FIG. 6E , the L-level signal CK1 can be supplied from the
다음에, 기간(D2), 및 기간(E2)에 있어서, 도 6d에 도시하는 바와 같이, 회로(10)는, 전압(V1) 또는 L 레벨의 신호를 노드(n1), 노드(n2), 및/또는, 배선(111)에 공급한다. 그렇게 하면, 노드(n1)의 전위, 노드(n2)의 전위, 및/또는, 배선(111)의 전위는, V1인 채로 된다. 따라서, 트랜지스터(101_1), 및 트랜지스터(101_2)는 오프인 채로 되므로, 배선(112)과 배선(111)은 비도통 상태인 채로 된다. 그리고, 신호(OUT)는, L 레벨인 채로 된다. Next, in the period D2 and the period E2, as shown in Fig. 6D, the
이상과 같이, 기간(T1)에 있어서, 트랜지스터(101_2)는 오프되고, 기간(T2)에 있어서, 트랜지스터(101_1)는 오프되므로, 트랜지스터(101_1), 및 트랜지스터(101_2)의 각각이 온으로 되는 횟수, 또는 트랜지스터(101_1), 및 트랜지스터(101_2)의 각각이 온으로 되는 시간이 적어진다. 따라서, 트랜지스터(101_1), 및 트랜지스터(101_2)의 특성 열화를 억제할 수 있다. As described above, in the period T1 , the transistor 101_2 is turned off, and in the period T2 , the transistor 101_1 is turned off, so that the transistor 101_1 and the transistor 101_2 are turned on. The number of times, or the time during which each of the transistors 101_1 and 101_2 are turned on, decreases. Accordingly, deterioration of characteristics of the transistors 101_1 and 101_2 can be suppressed.
이상과 같이 , 본 실시형태의 반도체 장치는, 트랜지스터의 특성 열화를 억제할 수 있다. 또한, 신호(OUT)의 H 레벨의 전위를 V2까지 상승시킬 수 있으므로, 화소가 가지는 트랜지스터의 온으로 되는 시간을 길게 할 수 있다. 이 결과, 화소에 충분한 시간 중에서 비디오 신호를 기록할 수 있으므로, 표시 품위의 향상을 도모할 수 있다. 또는, 신호(OUT)의 하강 시간, 및 상승 시간을 짧게 할 수 있으므로, 선택된 행에 속하는 화소에, 다른 행에 속하는 화소로의 비디오 신호가 기록되어 버리는 것을 방지할 수 있다. 이 결과, 표시 품위의 향상을 도모할 수 있다. 또는, 신호(OUT)의 하강 시간의 편차를 억제할 수 있으므로, 화소가 보유하는 비디오 신호로의 피드스루의 영향의 편차를 억제할 수 있다. 따라서, 표시 불균일을 억제할 수 있다. As described above, the semiconductor device of the present embodiment can suppress deterioration of transistor characteristics. In addition, since the potential of the H level of the signal OUT can be raised to V2, the turn-on time of the transistor included in the pixel can be lengthened. As a result, since the video signal can be recorded in the pixel within a sufficient time, the display quality can be improved. Alternatively, since the fall time and rise time of the signal OUT can be shortened, it is possible to prevent a video signal from being written to a pixel belonging to a selected row to a pixel belonging to another row. As a result, the display quality can be improved. Alternatively, since variations in the fall time of the signal OUT can be suppressed, variations in the influence of the feed-through on the video signal held by the pixel can be suppressed. Therefore, display nonuniformity can be suppressed.
또는, 본 실시형태의 반도체 장치에서는, 모든 트랜지스터의 극성을 N 채널형 또는 P 채널형으로 할 수 있다. 따라서, CMOS 회로와 비교하여, 공정 수의 삭감, 제조 수율의 향상, 신뢰성의 향상, 또는 비용의 삭감을 도모할 수 있다. 특히, 화소부 등을 포함시켜, 모든 트랜지스터가 N 채널형인 경우, 트랜지스터의 반도체층으로서 예를 들어 비정질 반도체, 미결정 반도체, 유기 반도체, 또는 산화물 반도체 등을 사용하는 것이 가능해진다. 단, 이들의 반도체를 사용한 트랜지스터는, 열화되기 쉬운 경우가 많다. 그러나 본 실시형태의 반도체 장치는, 트랜지스터의 열화를 억제할 수 있다. Alternatively, in the semiconductor device of the present embodiment, the polarities of all transistors may be N-channel or P-channel. Therefore, compared with the CMOS circuit, it is possible to reduce the number of steps, improve the manufacturing yield, improve reliability, or reduce cost. In particular, when all the transistors, including the pixel portion, are of the N-channel type, it becomes possible to use, for example, an amorphous semiconductor, a microcrystalline semiconductor, an organic semiconductor, or an oxide semiconductor as the semiconductor layer of the transistor. However, transistors using these semiconductors are prone to deterioration in many cases. However, the semiconductor device of the present embodiment can suppress deterioration of the transistor.
또는, 트랜지스터의 특성이 열화한 경우라도, 반도체 장치가 동작하도록, 트랜지스터의 채널 폭을 크게 할 필요가 없다. 따라서, 트랜지스터의 채널 폭을 작게 할 수 있다. 왜냐하면, 본 실시형태의 반도체 장치에서는, 트랜지스터의 열화를 억제할 수 있기 때문이다. Alternatively, it is not necessary to increase the channel width of the transistor so that the semiconductor device operates even when the characteristics of the transistor are deteriorated. Accordingly, the channel width of the transistor can be reduced. This is because, in the semiconductor device of the present embodiment, deterioration of the transistor can be suppressed.
또한, 회로(10)는, 기간(C1), 기간(D1), 기간(E1), 기간(A2), 기간(B2), 기간(C2), 기간(D2), 및/또는, 기간(E2)에 있어서, L 레벨의 신호 또는 전압(V1)을 노드(n1)에 공급하는 것이 가능하고, 전압 또는 신호 등을 노드(n1)에 공급하지 않는 것이 가능하다. 단, 이것에 한정되지 않는다. Further, the
또한, 회로(10)는, 기간(A1), 기간(B1), 기간(C1), 기간(D1), 기간(E1), 기간(C2), 기간(D2), 및/또는, 기간(E2)에 있어서, L 레벨의 신호 또는 전압(V1)을 노드(n2)에 공급하는 것이 가능하고, 전압 또는 신호 등을 노드(n2)에 공급하지 않는 것이 가능하다. 단, 이것에 한정되지 않는다. Further, the
또한, 회로(10)는, 기간(A1), 기간(C1), 기간(D1), 기간(E1), 기간(A2), 기간(C2), 기간(D2), 및/또는, 기간(E2)에 있어서, L 레벨의 신호 또는 전압(V1)을 배선(111)에 공급하는 것이 가능하고, 전압 또는 신호 등을 배선(111)에 공급하지 않는 것이 가능하다. 단, 이것에 한정되지 않는다. Further, the
또한, 신호(CK1), 및 신호(CK2)는, 비평형인 것이 가능하다. 도 7a에는, 일 예로서, 1주기 중, H 레벨로 되는 기간이 L 레벨로 되는 기간보다도 짧은 경우의 타이밍 차트를 도시한다. 이렇게 함으로써, 기간(C1), 또는 기간(C2)에 있어서, L 레벨의 신호(CK1)를 배선(111)에 공급되므로, 신호(OUT)의 하강 시간을 짧게 할 수 있다. 또는, 배선(111)이 화소부에 연신하여 배치되는 경우, 화소로의 부정한 비디오 신호의 기록을 방지할 수 있다. 단, 이것에 한정되지 않고, 1주기 중, H 레벨로 되는 기간이 L 레벨로 되는 기간보다도 긴 것이 가능하다. In addition, it is possible that the signal CK1 and the signal CK2 are non-equilibrium. Fig. 7A shows, as an example, a timing chart when the period at the H level is shorter than the period at the L level in one cycle. In this way, the low level signal CK1 is supplied to the
또한, 본 실시형태의 반도체 장치에는, 다상의 클록 신호를 사용할 수 있다. 예를 들어, n(n은 자연수)으로 나타내는 경우, n+1상의 클록 신호란, 주기가 각각 1/n+1 주기씩 벗어난 n+1개의 클록 신호를 말한다. 또는, 다상의 클록 신호의 어느 2개가, 각각, 배선(112), 배선(113)에 입력되는 것이 가능하다. 도 7b에는, 일 예로서, 반도체 장치에 3상의 클록 신호를 사용하는 경우의 타이밍 차트를 도시한다. 단, 이것에 한정되지 않는다. In addition, a polyphase clock signal can be used for the semiconductor device of this embodiment. For example, when expressed as n (where n is a natural number), the clock signals on n+1 are n+1 clock signals whose periods are deviated by 1/n+1 cycles, respectively. Alternatively, any two of the polyphase clock signals can be input to the
또한, n이 클수록, 클록 주파수가 작아지므로, 소비 전력의 저감을 도모할 수 있다. 단, n이 지나치게 크면, 신호의 수가 늘어나므로, 레이아웃 면적이 커지거나, 외부 회로의 규모가 커지는 경우가 있다. 따라서, n<8인 것이 바람직하다. 더욱 바람직하게는, n<6인 것이 바람직하다. 가장 바람직하게는, n=4, 또는 n=3인 것이 바람직하다. 단, 이것에 한정되지 않는다. Moreover, since the clock frequency becomes small, so that n is large, power consumption can be aimed at reduction. However, when n is too large, the number of signals increases, so the layout area may increase or the scale of the external circuit may increase. Therefore, it is preferable that n<8. More preferably, it is preferred that n<6. Most preferably, n=4, or n=3 is preferred. However, it is not limited to this.
또한, 트랜지스터(101_1)와 트랜지스터(101_2)는 같은 기능을 가지므로, 트랜지스터(101_1)의 채널 폭과, 트랜지스터(101_2)의 채널 폭은, 대략 같은 것이 바람직하다. 이렇게, 트랜지스터 크기를 대략 같게 함으로써, 트랜지스터의 전류 공급 능력을 대략 같게 할 수 있다. 또는, 트랜지스터의 열화의 정도를 대략 같게 할 수 있다. 따라서, 복수의 트랜지스터를 바꾸어서 사용하여도, 신호(OUT)의 파형을 대략 같게 할 수 있다. 단, 이것에 한정되지 않고, 트랜지스터(101_1)의 채널 폭과, 트랜지스터(101_2)의 채널 폭은, 다른 것이 가능하다. Further, since the transistor 101_1 and the transistor 101_2 have the same function, it is preferable that the channel width of the transistor 101_1 and the channel width of the transistor 101_2 be approximately the same. In this way, by making the size of the transistors approximately equal, the current supply capability of the transistors can be approximately equal. Alternatively, the degree of deterioration of the transistor can be approximately equalized. Therefore, even when a plurality of transistors are used interchangeably, the waveform of the signal OUT can be made substantially the same. However, the present invention is not limited thereto, and the channel width of the transistor 101_1 and the channel width of the transistor 101_2 may be different.
또한, 트랜지스터의 채널 폭이라고 기재하는 경우, 이것을 트랜지스터의 W/L(W:채널 폭, L:채널 길이)비라고 바꾸어 말할 수 있다. In addition, when described as the channel width of a transistor, this can be rewritten as a W/L (W: channel width, L: channel length) ratio of the transistor.
또한, 트랜지스터(101_1)와 트랜지스터(101_2)는, 같은 기간에 있어서 온으로 되는 것이 가능하다. 예를 들어, 기간(B1) 또는 기간(B2)에 있어서, 트랜지스터(101_1)와 트랜지스터(101_2)가 온됨으로써, 한쪽의 트랜지스터만이 온으로 되는 경우보다도 배선(111)의 전위를 빨리 상승시킬 수 있다. 따라서, 신호(OUT)의 상승 시간을 짧게 할 수 있다.In addition, the transistor 101_1 and the transistor 101_2 can be turned on in the same period. For example, in the period B1 or B2, when the transistors 101_1 and 101_2 are turned on, the potential of the
또한, 도 8a에 도시하는 바와 같이, 배선(112)을 배선(112A)으로 분할할 수 있다. 그리고, 트랜지스터(101_1)의 제 1 단자를 배선(112A)과 접속시키고, 트랜지스터(101_2)의 제 1 단자를 배선(112B)과 접속할 수 있다. 또한, 배선(112A 및 112B)은, 다른 배선, 또는 노드 등과 접속시킬 수 있다. Further, as shown in Fig. 8A, the
또한, 도 8a와 마찬가지로, 도 4a 및 도 4b에 있어서도, 배선(112)을 복수의 배선(예를 들어 배선(112A 및 112B))으로 분할할 수 있다. Further, similarly to Fig. 8A, also in Figs. 4A and 4B, the
또한, 도 8b에 도시하는 바와 같이, 트랜지스터(101_1)의 게이트와 제 2 단자 사이에 용량 소자(121_1)를 접속하고, 트랜지스터(101_2)의 게이트와의 제 2 단자와의 사이에 용량 소자(121_2)를 접속할 수 있다. 이렇게 함으로써, 부트스트랩 동작 시에, 노드(n1)의 전위, 또는 노드(n2)의 전위가 상승하기 쉬워진다. 따라서, 트랜지스터(101_1), 및 트랜지스터(101_2)의 Vgs를 크게 할 수 있으므로, 이들의 트랜지스터의 채널 폭을 작게 할 수 있다. 또는, 신호(OUT)의 하강 시간, 또는 상승 시간을 짧게 할 수 있다. 단, 이것에 한정되지 않고, 용량 소자(121_1)와 용량 소자(121_2)의 한쪽을 생략할 수 있다. 또는, 용량 소자를 트랜지스터의 게이트(노드(n1), 노드(n2))와, 제 2 단자(배선(112))의 사이에 접속할 수 있다. 또는, 용량 소자로서, 예를 들어 MIS 용량을 사용할 수 있다. Also, as shown in FIG. 8B , the capacitor 121_1 is connected between the gate and the second terminal of the transistor 101_1 , and the capacitor 121_2 is connected between the gate of the transistor 101_2 and the second terminal. ) can be connected. In this way, the potential of the node n1 or the potential of the node n2 tends to rise during the bootstrap operation. Accordingly, since the Vgs of the transistors 101_1 and 101_2 can be increased, the channel width of these transistors can be decreased. Alternatively, the fall time or rise time of the signal OUT may be shortened. However, the present invention is not limited thereto, and either the capacitor 121_1 or the capacitor 121_2 may be omitted. Alternatively, the capacitor may be connected between the gate (node n1, node n2) of the transistor and the second terminal (wiring 112). Alternatively, as the capacitor, for example, an MIS capacitor can be used.
또한, 용량 소자(121_1), 및 용량 소자(121_2)의 한쪽의 전극의 재료는, 예를 들어 트랜지스터(101_1), 및 트랜지스터(101_2)의 게이트와 같은 재료인 것이 바람직하다. 용량 소자(121_1), 및 용량 소자(121_2)의 다른쪽의 전극의 재료는, 트랜지스터(101_1), 및 트랜지스터(101_2)의 소스 또는 드레인과 같은 재료인 것이 바람직하다. 이렇게 함으로써, 레이아웃 면적을 작게 할 수 있다. 또는, 용량 값을 크게 할 수 있다. 단, 이것에 한정되지 않고, 용량 소자(121_1) 및 용량 소자(121_2)의 한쪽의 전극 재료, 및 다른쪽의 전극 재료로서는, 다양한 재료를 사용할 수 있다. In addition, it is preferable that the material of one electrode of the capacitor 121_1 and the capacitor 121_2 is, for example, the same material as that of the gate of the transistor 101_1 and the transistor 101_2 . The material of the other electrode of the capacitor 121_1 and the capacitor 121_2 is preferably the same material as the source or drain of the transistor 101_1 and the transistor 101_2 . By doing in this way, the layout area can be made small. Alternatively, the capacity value may be increased. However, the present invention is not limited thereto, and various materials can be used as the electrode material for one of the capacitor elements 121_1 and 121_2 and the electrode material for the other electrode material.
또한, 용량 소자(121_1)의 용량 값과, 용량 소자(121_2)의 용량 값은 대략 같은 것이 바람직하다. 또는, 용량 소자(121_1)의 한쪽의 전극과 다른쪽의 전극이 겹치는 면적과, 용량 소자(121_2)의 한쪽의 전극과 다른쪽의 전극이 겹치는 면적은, 대략 같은 것이 바람직하다. 이렇게 함으로써, 트랜지스터를 바꾸어서 사용하여도, 트랜지스터(101_1)의 Vgs와 트랜지스터(101_2)의 Vgs를 대략 같게 할 수 있으므로, 신호(OUT)의 파형을 대략 같게 할 수 있다. 단, 이것에 한정되지 않고, 용량 소자(121_1)의 용량 값과, 용량 소자(121_2)의 용량 값은, 다른 것이 가능하다. 또는, 용량 소자(121_1)의 한쪽의 전극과 다른쪽의 전극이 겹치는 면적과, 용량 소자(121_2)의 한쪽의 전극과 다른쪽의 전극이 겹치는 면적은, 다른 것이 가능하다. In addition, it is preferable that the capacitance value of the capacitor 121_1 and the capacitance value of the capacitor 121_2 are approximately the same. Alternatively, the overlapping area of one electrode and the other electrode of the capacitor 121_1 and the overlapping area of one electrode and the other electrode of the capacitor 121_2 are preferably approximately the same. In this way, even when the transistors are used interchangeably, the Vgs of the transistor 101_1 and the Vgs of the transistor 101_2 can be made substantially equal, so that the waveform of the signal OUT can be made substantially equal. However, the present invention is not limited thereto, and the capacitance value of the capacitor 121_1 and the capacitance value of the capacitor 121_2 may be different. Alternatively, the overlapping area of one electrode and the other electrode of the capacitor 121_1 and the overlapping area of one electrode and the other electrode of the capacitor 121_2 may be different.
또한, 도 8b와 마찬가지로, 도 4a 및 도 4b, 및 도 8a에 있어서도, 트랜지스터(101_1)의 게이트와 제 2 단자 사이에 용량 소자(121_1)를 접속할 수 있다. 또는, 트랜지스터(101_2)의 게이트와 제 2 단자 사이에 용량 소자(121_2)를 접속할 수 있다. Also, similarly to FIG. 8B , the capacitor 121_1 can be connected between the gate and the second terminal of the transistor 101_1 in FIGS. 4A , 4B , and 8A as well. Alternatively, the capacitor 121_2 may be connected between the gate of the transistor 101_2 and the second terminal.
또한, 도 8c에 도시하는 바와 같이, 회로(100)는, 트랜지스터(101_1 내지 101_N)와 같은 복수의 트랜지스터를 가질 수 있다. 트랜지스터(101_1 내지 101_N)의 제 1 단자는, 배선(112)과 접속되고, 트랜지스터(101_1 내지 101_N)는, 배선(111)과 접속된다. 그리고, 트랜지스터(101_1 내지 101_N)의 게이트를 각각, 노드(n1 내지 nN)로 한다. 이 도 8c의 구성은, 실시형태 1에 있어서, 스위치로서 트랜지스터를 사용하는 경우의 구성에 대응한다. 따라서, 트랜지스터(101_1 내지 101_N)는 스위치(11_1 내지 11_N)와 같은 기능을 한다. Further, as shown in FIG. 8C , the
또한, N이 클수록, 각각의 트랜지스터가 온으로 되는 횟수, 또는 각각의 트랜지스터가 온으로 되는 시간이 짧아지므로, 트랜지스터의 특성 열화를 억제할 수 있다. 단, N이 지나치게 크면, 트랜지스터의 수가 늘어나므로, 회로 규모가 커진다. 따라서, N<6인 것이 바람직하다. 더욱 바람직하게는, N<4인 것이 바람직하다. 가장 바람직하게는 N=3, 또는 N=2인 것이 바람직하다. Further, as N is larger, the number of times each transistor is turned on or the time each transistor is turned on becomes shorter, so that deterioration in characteristics of the transistor can be suppressed. However, when N is too large, the number of transistors increases, so that the circuit scale becomes large. Therefore, it is preferable that N<6. More preferably, it is preferred that N<4. Most preferably, N=3, or N=2 is preferred.
또한, 도 8c와 마찬가지로, 도 4a 및 도 4b, 및 도 8a 및 도 8b에 있어서도, 회로(100)는, 트랜지스터(101_1 내지 101_N)와 같은 복수의 트랜지스터를 가질 수 있다. 특히, 도 8a에 있어서, 회로(100)가 트랜지스터(101_1 내지 101_N)와 같은 복수의 트랜지스터를 가지는 경우, 배선(112)을 N개의 배선으로 분할할 수 있다. 특히, 도 8b에 있어서, 회로(100)가 트랜지스터(101_1 내지 101_N)와 같은 복수의 트랜지스터를 가지는 경우, 트랜지스터(101_1 내지 101_N)의 게이트와 트랜지스터(101_1 내지 101_N)의 제 2 단자의 사이에, 각각, 용량 소자를 접속할 수 있다. Also, similarly to FIG. 8C , in FIGS. 4A and 4B and FIGS. 8A and 8B , the
또한, 도 8d에 도시하는 바와 같이, 트랜지스터(101_1)를, 한쪽의 단자(이하, 양극이라고도 함)가 노드(n1)와 접속되고, 다른쪽의 단자(이하, 음극이라고도 함)가 배선(111)과 접속되는 다이오드(101a_1)와 치환하는 것이 가능하다. 마찬가지로, 트랜지스터(101_2)를, 한쪽의 단자(이하, 양극이라고도 함)가 노드(n2)와 접속되고, 다른쪽의 단자(이하, 음극이라고도 함)가 배선(111)과 접속되는 다이오드(101a_2)와 치환하는 것이 가능하다. 단, 이것에 한정되지 않고, 도 8e에 도시하는 바와 같이, 트랜지스터(101_1)의 제 1 단자를 노드(n1)에 접속함으로써, 트랜지스터(101_1)를 다이오드 접속된 구성으로 할 수 있다. 마찬가지로, 트랜지스터(101_2)의 제 1 단자를 노드(n2)에 접속함으로써, 트랜지스터(101_2)를 다이오드 접속된 구성으로 할 수 있다. Further, as shown in Fig. 8D, in the transistor 101_1, one terminal (hereinafter also referred to as an anode) is connected to the node n1, and the other terminal (hereinafter also referred to as a cathode) is connected to a
또한, 도 8d 및 도 8e와 마찬가지로, 도 4a 및 도 4b, 및 도 8a 내지 도 8c에 있어서도, 트랜지스터를 다이오드로 치환할 수 있다. 또는, 트랜지스터를 다이오드 접속된 구성으로 할 수 있다. In addition, similarly to FIGS. 8D and 8E, also in FIGS. 4A and 4B, and FIGS. 8A to 8C, the transistor can be replaced with a diode. Alternatively, the transistor can be diode-connected.
또한, 도 8f에 도시하는 바와 같이, 출력 신호를 2개로 분할할 수 있다. 따라서, 반도체 장치는, 회로(120)를 가질 수 있다. 회로(120)는, 트랜지스터(122_1 및 122_2)와 같은 복수의 트랜지스터를 가진다. 회로(120)는, 회로(100)와 같은 기능을 가진다. 트랜지스터(122_1 및 122_2)는, 각각, 트랜지스터(101_1 및 101_2)와 같은 기능을 가진다. 트랜지스터(122_1)의 제 1 단자는, 배선(112)과 접속되고, 트랜지스터(122_1)의 제 2 단자는, 배선(211)과 접속되고, 트랜지스터(122_1)의 게이트는, 노드(n1)와 접속된다. 트랜지스터(122_2)의 제 1 단자는, 배선(112)과 접속되고, 트랜지스터(122_2)의 제 2 단자는, 배선(211)과 접속되고, 트랜지스터(122_2)의 게이트는, 노드(n2)와 접속된다. 이렇게 하여, 트랜지스터(101_1)와 트랜지스터(122_1)는, 같은 타이밍으로 제어되고, 트랜지스터(101_2)와 트랜지스터(122_2)는, 같은 타이밍으로 제어되게 된다. 따라서, 배선(211)으로부터 출력되는 신호는, 신호(OUT)와 대략 같은 타이밍으로 H 레벨 또는 L 레벨로 된다. Further, as shown in Fig. 8F, the output signal can be divided into two. Accordingly, the semiconductor device may include the
또한, 배선(111)으로부터 출력되는 신호가 게이트 신호, 또는 선택 신호로서 기능하는 경우, 배선(211)으로부터 출력되는 신호는, 전송용의 신호, 리셋 신호, 또는 게이트 신호 등으로서 기능할 수 있다. 이러한 경우, 배선(111)의 부하는, 배선(211)의 부하보다도 커지는 경우가 많으므로, 트랜지스터(101_1)의 채널 폭은, 트랜지스터(122_1)의 채널 폭보다도 큰 것이 바람직하다. 마찬가지로, 트랜지스터(102_2)의 채널 폭은, 트랜지스터(122_2)의 채널 폭보다도 큰 것이 바람직하다. 단, 이것에 한정되지 않는다. In addition, when the signal output from the
또한, 도 8f와 마찬가지로, 도 4a 및 도 4b, 및 도 8a 내지 도 8e에 있어서도, 반도체 장치는, 회로(120)를 가짐으로써, 출력 신호를 2개로 분할할 수 있다. 그리고, 회로(120)는, 트랜지스터(122_1 및 122_2)와 같은 복수의 트랜지스터를 가질 수 있다. 특히, 도 8c에 있어서, 회로(100)가 트랜지스터(101_1 내지 101_N)와 같은 복수의 트랜지스터를 가지는 경우, 회로(120)는, N개의 트랜지스터를 가질 수 있다. In addition, similarly to FIG. 8F , also in FIGS. 4A and 4B and FIGS. 8A to 8E , the semiconductor device includes the
다음에, 회로(10)의 구체예에 대해서 설명한다. 우선, 도 9a를 참조하여, 회로(10)가 회로(200)를 가지는 경우의 구성에 대해서 설명한다. 회로(200)는, 회로(10)의 일부를 나타낸다. 회로(200)는, 배선(114), 배선(115_1), 배선(115_2), 노드(n1), 및/또는, 노드(n2)와 접속된다. 단, 이것에 한정되지 않고, 회로(200)는, 다른 배선, 또는 다른 노드와 접속되는 것이 가능하다. Next, a specific example of the
회로(200)는, 1개 또는 2개 이상의 트랜지스터를 가지는 경우가 많다. 이들의 트랜지스터의 극성은, 트랜지스터(101_1 및 101_2)의 극성과 같은 경우가 많고, N 채널형인 경우가 많다. 단, 이것에 한정되지 않고, 회로(200)는, P 채널형의 트랜지스터를 가질 수 있다. 또는, 회로(200)는, N 채널형의 트랜지스터와 P 채널형의 트랜지스터를 가질 수 있다. 즉, 회로(200)는, CMOS 회로인 것이 가능하다. The
회로(200)는, 신호(SP), 신호(SEL1), 신호(SEL2), 노드(n1)의 전위, 및/또는, 노드(n2)의 전위에 따라서, 노드(n1), 및/또는, 노드(n2)에 신호 또는 전압을 공급하는 타이밍을 제어하는 기능을 가진다. 이렇게 하여, 회로(200)는, 노드(n1)의 전위, 및/또는, 노드(n2)의 전위를 제어하는 기능을 가진다. 예를 들어, 회로(200)는, H 레벨의 신호 또는 전압(V2)을 노드(n1), 및/또는, 노드(n2)에 공급하는 기능을 가진다. 또는, 회로(200)는, L 레벨의 신호 또는 전압(V1)을 노드(n1), 및/또는, 노드(n2)에 공급하는 기능을 가진다. 또는, 회로(200)는, 신호 또는 전압 등을 노드(n1), 및/또는, 노드(n2)에 공급하지 않는 기능을 가진다. 또는, 회로(200)는, 노드(n1)의 전위, 및/또는, 노드(n2)의 전위를 상승시키는 기능을 가진다. 또는, 회로(200)는, 노드(n1)의 전위, 및/또는, 노드(n2)의 전위를 감소 또는 유지하는 기능을 가진다. 또는, 회로(200)는, 노드(n1), 및/또는, 노드(n2)를 부유 상태로 하는 기능을 가진다. The
여기서, 회로(200)의 일 예에 대해서, 도 9b를 참조하여 설명한다. 회로(200)는, 트랜지스터(201_1 및 201_2)와 같은 복수의 트랜지스터를 가진다. 트랜지스터(201_1)의 제 1 단자는, 배선(115_1)과 접속되고, 트랜지스터(201_1)의 제 2 단자는, 트랜지스터(101_1)의 게이트와 접속되고, 트랜지스터(201_1)의 게이트는, 배선(114)과 접속된다. 트랜지스터(201_2)의 제 1 단자는, 배선(115_2)과 접속되고, 트랜지스터(201_2)의 제 2 단자는, 트랜지스터(101_2)의 게이트와 접속되고, 트랜지스터(201_2)의 게이트는, 배선(114)과 접속된다. 단, 이것에 한정되지 않고, 회로(200)로서는, 여러 가지 구성을 사용할 수 있다. Here, an example of the
트랜지스터(201_1), 및 트랜지스터(201_2)는, 트랜지스터(101_1), 및 트랜지스터(101_2)와 같은 극성인 것이 바람직하고, N 채널형으로 한다. 단, 이것에 한정되지 않고, 트랜지스터(201_1), 및/또는, 트랜지스터(201_2)는, P 채널형인 것이 가능하다. The transistors 201_1 and 201_2 preferably have the same polarity as that of the transistors 101_1 and 101_2, and are N-channel type. However, the present invention is not limited thereto, and the transistor 201_1 and/or the transistor 201_2 may be of a P-channel type.
트랜지스터(201_1)는, 배선(114)의 전위에 따라서, 배선(115_1)과 노드(n1)의 도통 상태를 제어하는 기능을 가진다. 또는, 트랜지스터(201_1)는, 배선(114)의 전위에 따라서, 배선(115_1)의 전위를 노드(n1)에 공급하는 기능을 가진다. 또는, 트랜지스터(201_1)는, 신호(SP)에 따라서 온 또는 오프되는 기능을 가지고, 또는, 트랜지스터(201_1)는, 트랜지스터(101_1)에 신호(SEL1)가 입력되는지의 여부를 제어하는 기능을 가진다. 또는 트랜지스터(201_1)는, 온 또는 오프됨으로써 신호(OUT)의 전위 상태를 설정하는지의 여부를 제어하는 기능을 가진다. 트랜지스터(201_2)는, 배선(114)의 전위에 따라서, 배선(115_2)과 노드(n2)의 도통 상태를 제어하는 기능을 가진다. 또는, 트랜지스터(201_2)는, 배선(114)의 전위에 따라서, 배선(115_2)의 전위를 노드(n2)에 공급하는 기능을 가진다. 또는, 트랜지스터(201_2)는, 신호(SP)에 따라서 온 또는 오프되는 기능을 가지고, 또는, 트랜지스터(201_2)는, 트랜지스터(101_2)에 신호(SEL2)가 입력되는지의 여부를 제어하는 기능을 가진다. 또는 트랜지스터(201_2)는, 온 또는 오프됨으로써 신호(OUT)의 전위 상태를 설정하는지의 여부를 제어하는 기능을 가진다. The transistor 201_1 has a function of controlling the conduction state between the wiring 115_1 and the node n1 according to the potential of the
도 9a의 반도체 장치의 동작에 대해서 설명한다. 여기에서는, 일 예로서 회로(200)의 회로 구성이 도 9b에 도시하는 회로 구성인 경우에 대하여 설명한다. 기간(A1)에 있어서, 도 10a에 도시하는 바와 같이, 신호(SP)가 H 레벨로 되므로, 트랜지스터(201_1), 및 트랜지스터(201_2)는 온된다. 따라서, H 레벨의 신호(SEL1)는, 배선(115_1)으로부터 트랜지스터(201_1)를 통하여 노드(n1)에 공급되고, L 레벨의 신호(SEL2)는, 배선(115_2)으로부터 트랜지스터(201_2)를 통하여 노드(n2)에 공급된다. 이렇게 하여, 노드(n1)의 전위는 상승하기 시작하고, 노드(n1)의 전위는 V2로 된다. 그 후, 노드(n1)의 전위가 배선(114)의 전위(V2)로부터 트랜지스터(201_1)의 임계치 전압(V-th201_1)을 뺀 값(V2-Vth201_1)까지 상승한 부분에서, 트랜지스터(201_1)는 오프된다. 따라서, 노드(n1)는, 전위를 V2-Vth201_1로 유지한 채, 부유 상태가 된다. The operation of the semiconductor device of FIG. 9A will be described. Here, as an example, a case in which the circuit configuration of the
기간(B1 내지 E1)에 있어서, 신호(SP)가 L 레벨로 되므로, 트랜지스터(201_1), 및 트랜지스터(201_2)는 오프된다. 따라서, 배선(115_1)과 노드(n1)는 비도통 상태로 되고, 배선(115_2)과 노드(n2)는 비도통 상태로 된다. 또한, 기간(B1)에 있어서의 반도체 장치의 모식도를 도 10b에 도시하고, 기간(C1)에 있어서의 반도체 장치의 모식도를 도 10c에 도시하고, 기간(D1) 및 기간(E1)에 있어서의 반도체 장치의 모식도를 도 10d에 도시한다. In the period B1 to E1, since the signal SP goes to the L level, the transistor 201_1 and the transistor 201_2 are turned off. Accordingly, the wiring 115_1 and the node n1 are in a non-conductive state, and the wiring 115_2 and the node n2 are in a non-conducting state. Moreover, the schematic diagram of the semiconductor device in period B1 is shown in FIG. 10B, the schematic diagram of the semiconductor device in period C1 is shown in FIG. 10C, and in period D1 and period E1. A schematic diagram of the semiconductor device is shown in Fig. 10D.
다음에, 기간(A2)에 있어서, 도 10e에 도시하는 바와 같이, 신호(SP)가 H 레벨로 되므로, 트랜지스터(201_1), 및 트랜지스터(201_2)는 온된다. 따라서, L 레벨의 신호(SEL1)는, 배선(115_1)으로부터 트랜지스터(201_1)를 통하여 노드(n1)에 공급되고, H 레벨의 신호(SEL2)는, 배선(115_2)으로부터 트랜지스터(201_2)를 통하여 노드(n2)에 공급된다. 이렇게 하여, 노드(n1)의 전위는 V1로 되고, 노드(n2)의 전위는 상승하기 시작한다. 그 후, 노드(n2)의 전위가 배선(114)의 전위(V2)로부터 트랜지스터(201_2)의 임계치 전압(Vth201_2)을 뺀 값(V2-Vth201_2)까지 상승한 부분에서, 트랜지스터(201_2)는 오프된다. 따라서, 노드(n2)는, 전위를 V2-Vth201_2로 유지한 채, 부유 상태가 된다. Next, in the period A2, as shown in Fig. 10E, the signal SP goes to the H level, so the transistor 201_1 and the transistor 201_2 are turned on. Accordingly, the low level signal SEL1 is supplied from the wiring 115_1 to the node n1 through the transistor 201_1 , and the H level signal SEL2 is supplied from the wiring 115_2 through the transistor 201_2 . supplied to the node n2. In this way, the potential of the node n1 becomes V1, and the potential of the node n2 starts to rise. Thereafter, when the potential of the node n2 rises to a value V2-Vth201_2 obtained by subtracting the threshold voltage Vth201_2 of the transistor 201_2 from the potential V2 of the
기간(B2) 내지 E2에 있어서, 신호(SP)가 L 레벨로 되므로, 트랜지스터(201_1), 및 트랜지스터(201_2)는 오프된다. 따라서, 배선(115_1)과 노드(n1)는 비도통 상태로 되고, 배선(115_2)과 노드(n2)는 비도통 상태로 된다. 또한, 기간(B2)에 있어서의 반도체 장치의 모식도를 도 10f에 도시하고, 기간(C2)에 있어서의 반도체 장치의 모식도를 도 10g에 도시하고, 기간(D2) 및 기간(E2)에 있어서의 반도체 장치의 모식도를 도 10h에 도시한다. In the period B2 to E2, since the signal SP goes to the L level, the transistor 201_1 and the transistor 201_2 are turned off. Accordingly, the wiring 115_1 and the node n1 are in a non-conductive state, and the wiring 115_2 and the node n2 are in a non-conducting state. Moreover, the schematic diagram of the semiconductor device in period B2 is shown in FIG. 10F, the schematic diagram of the semiconductor device in period C2 is shown in FIG. 10G, and in period D2 and period E2. A schematic diagram of the semiconductor device is shown in Fig. 10H.
이상과 같이, 회로(10)를 구성함으로써, 회로(100)의 어느 한쪽의 트랜지스터를 선택적으로 온 또는 오프시킬 수 있다. 또한, 회로(100)의 트랜지스터를 오프시키는 경우에도 회로(10)로부터 오프시키는 트랜지스터의 게이트에 전위가 주어지기 때문에, 부유 상태가 되는 것을 억제할 수 있다. By configuring the
또한, 트랜지스터(201_1)와 트랜지스터(201_2)는 같은 기능을 가지므로, 트랜지스터(201_1)의 채널 폭과, 트랜지스터(201_2)의 채널 폭은, 대략 같은 것이 바람직하다. 이렇게, 트랜지스터 크기를 대략 같게 함으로써, 전류 공급 능력을 대략 같게 할 수 있다. 또는, 트랜지스터의 열화의 정도를 대략 같게 할 수 있다. 따라서, 트랜지스터를 바꾸어 사용하여도, 노드(n1)의 전위와 노드(n2)의 전위를 대략 같게 할 수 있으므로, 신호(OUT)의 파형을 대략 같게 할 수 있다. 단, 이것에 한정되지 않고, 트랜지스터(201_1)의 채널 폭과, 트랜지스터(201_2)의 채널 폭은, 다른 것이 가능하다. In addition, since the transistor 201_1 and the transistor 201_2 have the same function, the channel width of the transistor 201_1 and the channel width of the transistor 201_2 are preferably substantially the same. In this way, by making the size of the transistors approximately equal, the current supply capability can be approximately equal. Alternatively, the degree of deterioration of the transistor can be approximately equalized. Therefore, even when the transistors are used interchangeably, the potential of the node n1 and the potential of the node n2 can be made substantially equal, so that the waveform of the signal OUT can be made substantially equal. However, the present invention is not limited thereto, and the channel width of the transistor 201_1 and the channel width of the transistor 201_2 may be different.
또한, 트랜지스터(201_1)의 부하(예를 들어 노드(n1))는, 트랜지스터(101_1)의 부하(예를 들어 배선(111))보다도 작은 경우가 많으므로, 트랜지스터(201_1)의 채널 폭은, 트랜지스터(101_1)의 채널 폭보다도 작은 것이 바람직하다. 마찬가지로, 트랜지스터(201_2)의 부하(예를 들어 노드(n2))는, 트랜지스터(101_2)의 부하(예를 들어 배선(111))보다도 작은 경우가 많으므로, 트랜지스터(201_2)의 채널 폭은, 트랜지스터(101_2)의 채널 폭보다도 작은 것이 바람직하다. 단, 이것에 한정되지 않고, 트랜지스터(201_1)의 채널 폭은, 트랜지스터(101_1)의 채널 폭보다도 큰 것이 가능하다. 또는, 트랜지스터(201_2)의 채널 폭은, 트랜지스터(101_2)의 채널 폭보다도 큰 것이 가능하다. Also, since the load of the transistor 201_1 (eg, the node n1) is often smaller than the load of the transistor 101_1 (eg, the wiring 111), the channel width of the transistor 201_1 is, It is preferably smaller than the channel width of the transistor 101_1. Similarly, the load of the transistor 201_2 (eg, the node n2) is often smaller than the load of the transistor 101_2 (eg, the wiring 111), so the channel width of the transistor 201_2 is It is preferably smaller than the channel width of the transistor 101_2. However, the present invention is not limited thereto, and the channel width of the transistor 201_1 may be larger than the channel width of the transistor 101_1 . Alternatively, the channel width of the transistor 201_2 may be larger than the channel width of the transistor 101_2 .
또한, 도 9c에 도시하는 바와 같이, 도 8c와 같이 회로(100)가 트랜지스터(101_1 내지 101_N)와 같은 복수의 트랜지스터를 가지는 경우, 회로(200)는, 트랜지스터(201_1 내지 201_N)와 같은 복수의 트랜지스터를 가질 수 있다. 트랜지스터(201_1 내지 201_N)의 제 1 단자는, 각각, 배선(115_1 내지 115_N)과 접속된다. 트랜지스터(201_1 내지 201_N)의 제 2 단자는, 노드(n1 내지 nN)와 접속된다. 트랜지스터(201_1 내지 201_N)의 게이트는, 배선(114)과 접속된다. In addition, as shown in FIG. 9C , when the
또한, 도 9d에 도시하는 바와 같이, 배선(114)을 배선(114A 및 114B)과 같은 복수의 배선으로 분할하는 것이 가능하다. 따라서, 배선(114A 및 114B)은 배선(114)과 같은 기능을 가질 수 있다. 트랜지스터(201_1)의 게이트는, 배선(114A)과 접속되고, 트랜지스터(201_2)의 게이트는, 배선(114B)과 접속된다. 이 경우, 배선(114A), 및 배선(114B)에는, 각각, 대략 같은 파형의 신호가 입력되는 것이 가능하고, 개개의 신호가 입력되는 것이 가능하다. Further, as shown in Fig. 9D, it is possible to divide the
또한, 도 9d와 마찬가지로, 도 9c에 있어서도, 배선(114)을 복수의 배선으로 분할할 수 있다. Further, similarly to Fig. 9D, also in Fig. 9C, the
또한, 도 9e에 도시하는 바와 같이, 트랜지스터(201_1)의 제 1 단자와, 트랜지스터(201_2)의 제 1 단자와는, 같은 배선과 접속되는 것이 가능하다. 도 9e의 일 예에서는, 트랜지스터(201_1 및 201_2)의 제 1 단자는, 배선(115_1)과 접속된다. 단, 이것에 한정되지 않고, 트랜지스터(201_1 및 201_2)의 제 1 단자는, 그 외에도 여러 가지 배선과 접속되는 것이 가능하다. 예를 들어, 트랜지스터(201_1 및 201_2)의 제 1 단자는, 배선(113), 또는 신호(CK2)가 입력되는 배선 등과 접속되는 것이 가능하다. Also, as shown in FIG. 9E , the first terminal of the transistor 201_1 and the first terminal of the transistor 201_2 can be connected to the same wiring. In the example of FIG. 9E , the first terminals of the transistors 201_1 and 201_2 are connected to the wiring 115_1 . However, the present invention is not limited thereto, and the first terminals of the transistors 201_1 and 201_2 may be connected to various other wirings. For example, the first terminals of the transistors 201_1 and 201_2 can be connected to the
또한, 도 9e와 마찬가지로, 도 9c 및 도 9d에 있어서도, 트랜지스터(201_1 및 201_2)의 제 1 단자는 같은 배선과 접속되는 것이 가능하다. 특히, 도 9c의 경우에는, 트랜지스터(201_1 내지 201_N)의 제 1 단자는, 같은 배선에 접속되는 것이 가능하다. In addition, similarly to FIG. 9E , also in FIGS. 9C and 9D , the first terminals of the transistors 201_1 and 201_2 can be connected to the same wiring. In particular, in the case of FIG. 9C , the first terminals of the transistors 201_1 to 201_N can be connected to the same wiring.
또한, 도 9f에 도시하는 바와 같이, 트랜지스터(201_1)의 제 1 단자가 배선(114)과 접속되고, 트랜지스터(201_1)의 제 2 단자가 노드(n1)와 접속되고, 트랜지스터(201_1)의 게이트가 배선(115_1)과 접속되는 것이 가능하다. 트랜지스터(201_2)의 제 1 단자가 배선(114)과 접속되고, 트랜지스터(201_2)의 제 2 단자가 노드(n2)와 접속되고, 트랜지스터(201_2)의 게이트가 배선(115_2)과 접속되는 것이 가능하다. 이 경우, 기간(T1)에 있어서, 신호(SEL1)는 H 레벨이며, 신호(SEL2)는 L 레벨로 하면, 트랜지스터(201_1)는 온되고, 트랜지스터(201_2)는 오프된다. 따라서, 기간(A1)에 있어서, H 레벨의 신호(SP)는, 배선(114)으로부터 트랜지스터(201_1)를 통하여 노드(n1)에 공급되므로, 노드(n1)의 전위가 상승한다. 한편, 기간(T2)에 있어서, 신호(SEL1)는 L 레벨이며, 신호(SEL2)는 H 레벨로 하면, 트랜지스터(201_1)는 오프되고, 트랜지스터(201_2)는 온된다. 따라서, 기간(A2)에 있어서, H 레벨의 신호(SP)는, 배선(114)으로부터 트랜지스터(201_2)를 통하여 노드(n2)에 공급되므로, 노드(n2)의 전위가 상승한다. Also, as shown in FIG. 9F , the first terminal of the transistor 201_1 is connected to the
또한, 도 11a에 도시하는 바와 같이, 트랜지스터(201_1)의 제 2 단자와 노드(n1)의 사이에는, 다이오드 접속된 구성의 트랜지스터(202_1)가 접속되는 것이 가능하다. 마찬가지로, 트랜지스터(201_2)의 제 2 단자와 노드(n2) 사이에는, 다이오드 접속된 구성의 트랜지스터(202_2)가 접속되는 것이 가능하다. 트랜지스터(202_1)의 제 1 단자는, 트랜지스터(201_1)의 제 2 단자와 접속되고, 트랜지스터(202_1)의 제 2 단자는, 노드(n1)와 접속되고, 트랜지스터(202_1)의 게이트는, 트랜지스터(201_1)의 제 2 단자와 접속된다. 트랜지스터(202_2)의 제 1 단자는, 트랜지스터(201_2)의 제 2 단자와 접속되고, 트랜지스터(202_2)의 제 2 단자는, 노드(n2)와 접속되고, 트랜지스터(202_2)의 게이트는, 트랜지스터(201_2)의 제 2 단자와 접속된다. 트랜지스터(201_1), 및 트랜지스터(201_2)는, 다이오드로서 기능할 수 있다. 트랜지스터(201_1)는, 비도통 상태로 됨으로써, 노드(n1)의 전위의 감소를 막는 기능을 가진다. 마찬가지로, 트랜지스터(201_2)는, 비도통 상태로 됨으로써, 노드(n2)의 전위의 감소를 막는 기능을 가진다. 단, 이것에 한정되지 않고, 트랜지스터(201_1)의 제 2 단자와 노드(n1)의 사이, 및/또는, 트랜지스터(201_2)의 제 2 단자와 노드(n2)의 사이에는, 여러 가지 소자, 또는 회로를 접속할 수 있다. 또는, 트랜지스터(201_1)의 제 1 단자와 배선(115_1)의 사이, 및/또는, 트랜지스터(201_2)의 제 1 단자와 배선(115_2)의 사이에도, 여러 가지 소자, 또는 회로를 접속할 수 있다. 예를 들어, 도 11b에 도시하는 바와 같이, 트랜지스터(202_1)는, 트랜지스터(201_1)의 제 1 단자와 배선(115_1)의 사이에 접속되는 것이 가능하다. 또는, 트랜지스터(202_2)는, 트랜지스터(201_2)의 제 1 단자와 배선(115_2)의 사이에 접속되는 것이 가능하다. Also, as shown in FIG. 11A , a diode-connected transistor 202_1 can be connected between the second terminal of the transistor 201_1 and the node n1 . Similarly, a diode-connected transistor 202_2 can be connected between the second terminal of the transistor 201_2 and the node n2 . A first terminal of the transistor 202_1 is connected to a second terminal of the transistor 201_1 , a second terminal of the transistor 202_1 is connected to a node n1 , and a gate of the transistor 202_1 is connected to a transistor ( 201_1) is connected to the second terminal. A first terminal of the transistor 202_2 is connected to a second terminal of the transistor 201_2 , a second terminal of the transistor 202_2 is connected to a node n2 , and a gate of the transistor 202_2 is connected to a transistor ( 201_2) is connected to the second terminal. The transistor 201_1 and the transistor 201_2 may function as diodes. The transistor 201_1 has a function of preventing a decrease in the potential of the node n1 by being in a non-conductive state. Similarly, the transistor 201_2 has a function of preventing a decrease in the potential of the node n2 by entering a non-conductive state. However, the present invention is not limited thereto, and between the second terminal of the transistor 201_1 and the node n1 and/or between the second terminal of the transistor 201_2 and the node n2, various devices, or circuit can be connected. Alternatively, various devices or circuits may be connected between the first terminal of the transistor 201_1 and the wiring 115_1 and/or between the first terminal of the transistor 201_2 and the wiring 115_2 . For example, as shown in FIG. 11B , the transistor 202_1 can be connected between the first terminal of the transistor 201_1 and the wiring 115_1 . Alternatively, the transistor 202_2 may be connected between the first terminal of the transistor 201_2 and the wiring 115_2 .
또한, 도 11a 및 도 11b와 마찬가지로, 도 9c 내지 도 9f에 있어서도, 트랜지스터(201_1)의 제 2 단자와 노드(n1)의 사이, 트랜지스터(201_2)의 제 2 단자와 노드(n2)의 사이, 트랜지스터(201_1)의 제 1 단자와 배선(115_1)의 사이, 및/또는, 트랜지스터(201_2)의 제 1 단자와 배선(115_2)의 사이에는, 여러 가지 소자, 또는 회로를 접속할 수 있다. 도 11c에는, 일 예로서, 도 9f에 있어서, 트랜지스터(201_1)의 제 2 단자와 노드(n1)의 사이에, 다이오드 접속된 구성의 트랜지스터(202_1)가 접속되고, 트랜지스터(201_2)의 제 2 단자와 노드(n2)의 사이에, 다이오드 접속된 구성의 트랜지스터(202_2)가 접속되는 경우의 구성을 도시한다. 도 11d에는, 일 예로서, 도 9f에 있어서, 트랜지스터(201_1)의 제 1 단자와 배선(114) 사이에, 다이오드 접속된 구성의 트랜지스터(202_1)가 접속되고, 트랜지스터(201_2)의 제 1 단자와 배선(114)의 사이에, 다이오드 접속된 구성의 트랜지스터(202_1)가 접속되는 경우의 구성을 도시한다. 11A and 11B, also in FIGS. 9C to 9F, between the second terminal of the transistor 201_1 and the node n1, between the second terminal of the transistor 201_2 and the node n2, Various devices or circuits may be connected between the first terminal of the transistor 201_1 and the wiring 115_1 and/or between the first terminal of the transistor 201_2 and the wiring 115_2 . In FIG. 11C , as an example, in FIG. 9F , a diode-connected transistor 202_1 is connected between the second terminal of the transistor 201_1 and the node n1 , and the second transistor 201_2 A configuration is shown in the case where a diode-connected transistor 202_2 is connected between the terminal and the node n2. In FIG. 11D , as an example, in FIG. 9F , a transistor 202_1 having a diode-connected configuration is connected between the first terminal of the transistor 201_1 and the
또한, 도 11e에 도시하는 바와 같이, 회로(200)는, 트랜지스터(203_1 및 203_2)와 같은 복수의 트랜지스터를 가질 수 있다. 트랜지스터(203_1 및 203_2)는, 트랜지스터(201_1 및 201_2)와 같은 극성인 것이 바람직하고, N 채널형인 것으로 한다. 단, 이것에 한정되지 않고, 트랜지스터(203_1 및 203_2)는, P 채널형인 것이 가능하다. 트랜지스터(203_1)의 제 1 단자는, 배선(117)과 접속되고, 트랜지스터(203_1)의 제 2 단자는, 노드(n1)와 접속되고, 트랜지스터(203_1)의 게이트는, 배선(115_2)과 접속된다. 트랜지스터(203_2)의 제 1 단자는, 배선(117)과 접속되고, 트랜지스터(203_2)의 제 2 단자는, 노드(n2)와 접속되고, 트랜지스터(203_2)의 게이트는, 배선(115_1)과 접속된다. 단, 이것에 한정되지 않는다. 예를 들어, 트랜지스터(203_1)의 제 2 단자는, 노드(n2)와 접속되는 것이 가능하다. 또는, 트랜지스터(203_2)의 제 2 단자는, 노드(n1)와 접속되는 것이 가능하다. Further, as shown in FIG. 11E , the
또한, 트랜지스터(203_1)는, 신호(SEL2)에 따라서, 배선(117)과 노드(n1)의 도통 상태를 제어함으로써, 전압(V1)이 노드(n1)에 공급되는 타이밍을 제어하는 기능을 가지고, 스위치로서 기능할 수 있다. 트랜지스터(203_2)는, 신호(SEL1)에 따라서, 배선(117)과 노드(n2)의 도통 상태를 제어함으로써, 전압(V1)이 노드(n2)에 공급되는 타이밍을 제어하는 기능을 가지고, 스위치로서 기능할 수 있다. 이렇게 하여, 기간(T1)에 있어서, 트랜지스터(203_2)에 의해, 노드(n2)에 전압(V1)이 공급된다. 따라서, 트랜지스터(201_2)가 오프라도, 노드(n2)의 전위를 고정할 수 있다. 마찬가지로, 기간(T2)에 있어서, 트랜지스터(203_1)에 의해, 노드(n1)에 전압(V1)이 공급된다. 따라서, 트랜지스터(201_1)가 오프라도, 노드(n1)의 전위를 고정할 수 있다. 이 결과, 노이즈에 강한 반도체 장치를 얻을 수 있다. In addition, the transistor 203_1 has a function of controlling the timing at which the voltage V1 is supplied to the node n1 by controlling the conduction state between the
또한, 도 11f에 도시하는 바와 같이, 배선(117)을 배선(117A 및 117B)과 같은 복수의 배선으로 분할할 수 있다. 트랜지스터(203_1)의 제 1 단자, 및 트랜지스터(203_2)의 제 1 단자는, 각각, 배선(117A), 배선(117B)과 접속되는 것이 가능하다. 배선(117A 및 117B)은, 여러 가지 배선, 여러 가지 소자, 또는 여러 가지 노드와 접속되는 것이 가능하다. Further, as shown in Fig. 11F, the
또한, 도 12a에 도시하는 바와 같이, 트랜지스터(203_1)의 제 2 단자는, 배선(115_1)과 접속되고, 트랜지스터(203_2)의 제 2 단자는, 배선(115_2)과 접속되는 것이 가능하다. 이렇게 함으로써, 트랜지스터(203_1)가 오프되는 기간(예를 들어 기간(T1))에 있어서, 트랜지스터(203_1)의 제 1 단자에는 H 레벨의 신호가 입력된다. 따라서, 트랜지스터(203_1)에는 역바이어스가 인가되므로, 열화를 억제할 수 있다. 마찬가지로, 트랜지스터(203_2)가 오프되는 기간(예를 들어 기간(T2))에 있어서, 트랜지스터(203_2)제 1 단자에는 H 레벨의 신호가 입력된다. 따라서, 트랜지스터(203_2)에는 역바이어스가 인가되므로, 열화를 억제할 수 있다. Also, as shown in FIG. 12A , the second terminal of the transistor 203_1 may be connected to the wiring 115_1 , and the second terminal of the transistor 203_2 may be connected to the wiring 115_2 . In this way, in the period in which the transistor 203_1 is turned off (eg, period T1 ), the H level signal is input to the first terminal of the transistor 203_1 . Accordingly, since a reverse bias is applied to the transistor 203_1, deterioration can be suppressed. Similarly, in the period in which the transistor 203_2 is turned off (eg, period T2 ), an H level signal is input to the first terminal of the transistor 203_2 . Accordingly, since a reverse bias is applied to the transistor 203_2, deterioration can be suppressed.
또한, 도 12b에 도시하는 바와 같이, 트랜지스터(203_1), 및 트랜지스터(203_2)는, 다이오드 접속된 구성인 것이 가능하다. 예를 들어, 트랜지스터(203_1)의 제 1 단자는, 배선(115_1)과 접속되고, 트랜지스터(203_1)의 제 2 단자는, 노드(n1)와 접속되고, 트랜지스터(203_1)의 게이트는, 노드(n1)와 접속된다. 마찬가지로, 트랜지스터(203_2)의 제 1 단자는, 배선(115_2)과 접속되고, 트랜지스터(203_2)의 제 2 단자는, 노드(n2)와 접속되고, 트랜지스터(203_2)의 게이트는, 노드(n2)와 접속된다. 이 경우, 기간(T1)에 있어서, 신호(SEL2)가 L 레벨로 되면, L 레벨의 신호(SEL2)는, 배선(115_2)으로부터 트랜지스터(203_2)를 통하여 노드(n2)에 공급된다. 따라서, 노드(n2)의 전위를 대략 V1로 되도록 고정할 수 있다. 한편으로, 기간(T2)에 있어서, 신호(SEL1)가 L 레벨로 되면, L 레벨의 신호(SEL1)는, 배선(115_1)으로부터 트랜지스터(203_1)를 통하여 노드(n1)에 공급된다. 따라서, 노드(n1)의 전위를 대략 V1로 되도록 고정할 수 있다. 단, 이것에 한정되지 않는다. 예를 들어, 트랜지스터(203_1)의 게이트는, 배선(115_1)과 접속되는 것이 가능하다. 또는, 트랜지스터(203_2)의 게이트는, 배선(115_2)과 접속되는 것이 가능하다. Also, as shown in FIG. 12B , the transistor 203_1 and the transistor 203_2 may have a diode-connected configuration. For example, the first terminal of the transistor 203_1 is connected to the wiring 115_1 , the second terminal of the transistor 203_1 is connected to the node n1 , and the gate of the transistor 203_1 is connected to the node ( n1) is connected. Similarly, the first terminal of the transistor 203_2 is connected to the wiring 115_2 , the second terminal of the transistor 203_2 is connected to the node n2 , and the gate of the transistor 203_2 is connected to the node n2 . is connected with In this case, when the signal SEL2 becomes L level in the period T1 , the L level signal SEL2 is supplied from the wiring 115_2 to the node n2 through the transistor 203_2 . Accordingly, the potential of the node n2 can be fixed to be approximately V1. On the other hand, in the period T2 , when the signal SEL1 goes to the low level, the low level signal SEL1 is supplied from the wiring 115_1 to the node n1 through the transistor 203_1 . Accordingly, the potential of the node n1 can be fixed to be approximately V1. However, it is not limited to this. For example, the gate of the transistor 203_1 may be connected to the wiring 115_1 . Alternatively, the gate of the transistor 203_2 may be connected to the wiring 115_2 .
또한, 도 11e 및 도 11f, 및 도 12a 및 도 12b와 마찬가지로, 도 9c 내지 도 9f, 및 도 11a 내지 도 11d에 있어서도, 회로(200)는, 트랜지스터(203_1 및 203_2)를 가질 수 있다. 예를 들어, 도 12c에는, 도 9f에 있어서, 회로(200)가 트랜지스터(203_1 및 203_2)를 가지는 경우의 구성을 도시한다. 도 12d 및 도 12e에는, 도 11a에 있어서, 회로(200)가 트랜지스터(203_1 및 203_2)를 가지는 경우의 구성을 도시한다. 도 12f에는, 도 11d에 있어서, 회로(200)가 트랜지스터(203_1 및 203_2)를 가지는 경우의 구성을 도시한다. Further, similarly to FIGS. 11E and 11F and FIGS. 12A and 12B , in FIGS. 9C to 9F and FIGS. 11A to 11D , the
또한, 트랜지스터(203_1)의 제 2 단자, 및 트랜지스터(203_2)의 제 2 단자는, 여러 가지 배선 또는 노드와 접속되는 것이 가능하다. 예를 들어, 도 12e에 도시하는 바와 같이, 트랜지스터(203_1)의 제 2 단자는, 트랜지스터(201_1)의 제 2 단자와 접속되는 것이 가능하다. 마찬가지로, 트랜지스터(203_2)의 제 2 단자는, 트랜지스터(201_2)의 제 2 단자와 접속되는 것이 가능하다. 또는, 도 12f에 도시하는 바와 같이, 트랜지스터(203_1)의 제 2 단자는, 트랜지스터(201_1)의 제 1 단자와 접속되는 것이 가능하다. 마찬가지로, 트랜지스터(203_2)의 제 2 단자는, 트랜지스터(201_2)의 제 1 단자와 접속되는 것이 가능하다. In addition, the second terminal of the transistor 203_1 and the second terminal of the transistor 203_2 can be connected to various wirings or nodes. For example, as shown in FIG. 12E , the second terminal of the transistor 203_1 can be connected to the second terminal of the transistor 201_1 . Similarly, the second terminal of the transistor 203_2 may be connected to the second terminal of the transistor 201_2 . Alternatively, as shown in FIG. 12F , the second terminal of the transistor 203_1 may be connected to the first terminal of the transistor 201_1 . Similarly, the second terminal of the transistor 203_2 may be connected to the first terminal of the transistor 201_2 .
또한, 도 5f에 도시하는 바와 같이, 회로(200)는, 트랜지스터(201_1 및 201_2)에 더하여, 트랜지스터(203_1 및 203_2)와 같은 복수의 트랜지스터를 가질 수 있다. 트랜지스터(203_1 및 203_2)는, 트랜지스터(201_1 및 201_2)와 같은 극성인 것이 바람직하고, N 채널형인 것으로 한다. 단, 이것에 한정되지 않고, 트랜지스터(203_1 및 203_2)는, P 채널형인 것이 가능하다. 트랜지스터(203_1)의 제 1 단자는, 배선(114)과 접속되고, 트랜지스터(203_1)의 제 2 단자는, 노드(n1)와 접속되고, 트랜지스터(203_1)의 게이트는, 배선(118)과 접속된다. 트랜지스터(203_2)의 제 1 단자는, 배선(114)과 접속되고, 트랜지스터(203_2)의 제 2 단자는, 노드(n2)와 접속되고, 트랜지스터(203_2)의 게이트는, 배선(118)과 접속된다. 배선(118)에는, 신호(CK2)가 입력되는 것으로 한다. 따라서, 배선(118)은, 신호선 또는 클록 신호선으로서 기능할 수 있다. 단, 이것에 한정되지 않고, 배선(118)에는 여러 가지 신호, 여러 가지 전압, 또는 여러 가지 전류를 입력할 수 있다. 트랜지스터(203_1)는, 배선(118)의 전위에 따라서, 배선(114)과 노드(n1)와의 도통 상태를 제어하는 기능을 가진다. 또는, 트랜지스터(203_1)는, 배선(118)의 전위에 따라서, 배선(114)의 전위를 노드(n1)에 공급하는 기능을 가진다. 트랜지스터(203_2)는, 배선(118)의 전위에 따라서, 배선(114)과 노드(n2)의 도통 상태를 제어하는 기능을 가진다. 또는, 트랜지스터(203_2)는, 배선(118)의 전위에 따라서, 배선(114)의 전위를 노드(n2)에 공급하는 기능을 가진다. 단, 이것에 한정되지 않고, 트랜지스터(203_1 및 203_2)는, 그 외에도 다양한 기능을 가질 수 있다. Further, as shown in FIG. 5F , the
또한, 트랜지스터(203_1)의 제 1 단자와 트랜지스터(203_2)의 제 1 단자는, 개개의 배선과 접속되는 것이 가능하다. 또한, 트랜지스터(203_1)의 게이트와 트랜지스터(203_2)의 게이트는, 개개의 배선과 접속되는 것이 가능하다. In addition, the first terminal of the transistor 203_1 and the first terminal of the transistor 203_2 can be connected to individual wirings. In addition, the gate of the transistor 203_1 and the gate of the transistor 203_2 can be connected to individual wirings.
또한, 도 5f와 마찬가지로, 도 9c 내지 도 9f, 도 11a 내지 도 11f, 및 도 12a 내지 도 12f에 있어서도, 트랜지스터(203_1 및 203_2)와 같은 기능을 가지는 트랜지스터를 새롭게 추가할 수 있다. Also, similarly to FIG. 5F , in FIGS. 9C to 9F , 11A to 11F , and 12A to 12F , a transistor having the same function as the transistors 203_1 and 203_2 can be newly added.
또한, 도 13a에 도시하는 바와 같이, 트랜지스터(101_1 및 101_2), 트랜지스터(201_1 및 201_2)로서, P 채널형 트랜지스터를 사용할 수 있다. 트랜지스터(101p_1 및 101p_2)는, 트랜지스터(101_1 및 101_2)에 대응하여, P 채널형이다. 트랜지스터(102p_1 내지 102p_2)는, 트랜지스터(102_1 및 102_2)에 대응하고, P 채널형이다. 그리고, 도 13b에 도시하는 바와 같이, 트랜지스터의 극성이 P 채널형인 경우, 배선(113)에 전압(V1)이 공급되고, 배선(117)에는 전압(V2)이 공급되고, 신호(CK1), 신호(SP), 신호(RE), 노드(n1)의 전위, 노드(n2)의 전위, 및 신호(OUT)는, 도 4b의 타이밍 차트와 비교하여 반전하고 있는 것을 부가 기록한다. Further, as shown in FIG. 13A , P-channel transistors can be used as the transistors 101_1 and 101_2 and the transistors 201_1 and 201_2. The transistors 101p_1 and 101p_2 are P-channel type corresponding to the transistors 101_1 and 101_2. The transistors 102p_1 to 102p_2 correspond to the transistors 102_1 and 102_2 and are P-channel type. And, as shown in FIG. 13B, when the polarity of the transistor is a P-channel type, a voltage V1 is supplied to the
또한, 도 13a와 마찬가지로, 도 9c 내지 도 9f, 도 11a 내지 도 11f, 및 도 12a 내지 도 12f에 있어서도, 트랜지스터로서, P 채널형 트랜지스터를 사용할 수 있다. Also, similarly to Fig. 13A, in Figs. 9C to 9F, Figs. 11A to 11F, and Figs. 12A to 12F, a P-channel transistor can be used as the transistor.
(실시형태 3)(Embodiment 3)
본 실시형태에서는, 실시형태 2에서 기술하는 회로(10)와는 다른 구성의 일 예에 대해서 설명한다. 또한, 실시형태 1 내지 실시형태 2에서 기술하는 내용은, 그 설명을 생략한다. 또한, 본 실시형태에서 기술하는 내용은, 실시형태 1 내지 실시형태 2에서 기술하는 내용과 적절하게 조합할 수 있다. In the present embodiment, an example of a configuration different from the
우선, 실시형태 2와는 다른 회로(10)의 구체예에 대해서, 도 14를 참조하여 설명한다. 도 14의 회로(10)는, 회로(200)에 더하여, 회로(300)를 가진다. 회로(300)는, 회로(10)의 일부이다. 또한, 회로(300)의 일부는, 회로(200)와 공유할 수 있고, 회로(200)의 일부는, 회로(300)와 공유할 수 있다. 회로(300)는, 배선(113), 배선(116), 배선(117), 노드(n1), 노드(n2), 및/또는, 배선(111)과 접속된다. 단, 이것에 한정되지 않고, 회로(200)는, 다른 배선, 또는 다른 노드와 접속되는 것이 가능하다. First, a specific example of the
회로(300)는, 1개 또는 2개 이상의 트랜지스터를 가지는 경우가 많다. 이들의 트랜지스터의 극성은, 트랜지스터(101_1 및 101_2)의 극성과 같은 경우가 많고, N 채널형인 경우가 많다. 단, 이것에 한정되지 않고, 회로(300)는, P 채널형의 트랜지스터를 가질 수 있다. 또는, 회로(300)는, N 채널형의 트랜지스터와 P 채널형의 트랜지스터를 가질 수 있다. 즉, 회로(300)는, CMOS 회로인 것이 가능하다. The
회로(300)는, 신호(RE), 노드(n1)의 전위, 노드(n2)의 전위, 및/또는, 신호(OUT)의 하강 시간에 따라서, 노드(n1), 노드(n2), 및/또는, 배선(111)에 신호 또는 전압을 공급하는 타이밍을 제어하는 기능을 가진다. 이렇게 하여, 회로(200)는, 노드(n1)의 전위, 노드(n2)의 전위, 및/또는, 배선(111)의 전위를 제어하는 기능을 가진다. 예를 들어, 회로(200)는, L 레벨의 신호 또는 전압(V1)을 노드(n1), 노드(n2), 및/또는, 배선(111)에 공급하는 기능을 가진다. The
다음에, 회로(300)의 일 예에 대해서, 도 15a를 참조하여 설명한다. 도 15a의 일 예에서는, 회로(300)는, 트랜지스터(301_1 및 301_2)와 같은 복수의 트랜지스터, 트랜지스터(302), 트랜지스터(303_1 및 303_2)와 같은 복수의 트랜지스터, 트랜지스터(304), 회로(310_1 및 310_2)와 같은 복수의 회로, 및 회로(320)를 가진다. Next, an example of the
또한, 트랜지스터(301_1 및 301_2), 트랜지스터(302), 트랜지스터(303_1 및 303_2), 및 트랜지스터(304)는, 일 예로서 N 채널형인 것으로 한다. 단, 이것에 한정되지 않고, 트랜지스터(301_1 및 301_2), 트랜지스터(302), 트랜지스터(303_1 및 303_2), 및/또는, 트랜지스터(304)는, P 채널형인 것이 가능하다. In addition, it is assumed that the transistors 301_1 and 301_2, the
또한, 일 예로서, 도 15b에 도시하는 바와 같이, 회로(310_1 및 310_2), 및 회로(320)로서는, 인버터 회로를 사용할 수 있다. 단, 이것에 한정되지 않고, 회로(310_1 및 310_2), 및 회로(320)로서는, 그 외에도 여러 가지 회로를 사용할 수 있다. In addition, as an example, as shown in FIG. 15B , an inverter circuit can be used as the circuits 310_1 and 310_2 and the
다음에, 도 15a의 회로(300)의 접속 관계에 대해서 설명한다. 트랜지스터(301_1)의 제 1 단자는, 배선(117)과 접속되고, 트랜지스터(301_1)의 제 2 단자는, 노드(n1)와 접속된다. 트랜지스터(301_2)의 제 1 단자는, 배선(117)과 접속되고, 트랜지스터(301_2)의 제 2 단자는, 노드(n2)와 접속된다. 트랜지스터(302)의 제 1 단자는, 배선(117)과 접속되고, 트랜지스터(302)의 제 2 단자는, 배선(111)과 접속된다. 트랜지스터(303_1)의 제 1 단자는, 배선(117)과 접속되고, 트랜지스터(303_1)의 제 2 단자는, 노드(n1)와 접속되고, 트랜지스터(303_1)의 게이트는, 배선(116)과 접속된다. 트랜지스터(303_2)의 제 1 단자는, 배선(117)과 접속되고, 트랜지스터(303_2)의 제 2 단자는, 노드(n2)와 접속되고, 트랜지스터(303_2)의 게이트는, 배선(116)과 접속된다. 트랜지스터(304)의 제 1 단자는, 배선(117)과 접속되고, 트랜지스터(304)의 제 2 단자는, 배선(111)과 접속되고, 트랜지스터(304)의 게이트는, 배선(116)과 접속된다. 회로(310_1)는, 배선(113), 노드(n1), 배선(117), 및 트랜지스터(301_1)의 게이트와 접속된다. 회로(310_2)는, 배선(113), 노드(n2), 배선(117), 및 트랜지스터(301_2)의 게이트와 접속된다. 회로(320)는, 배선(113), 배선(111), 배선(117), 및 트랜지스터(302)의 게이트와 접속된다. Next, the connection relationship of the
다음에, 회로(310_1 및 310_2), 및 회로(320)가 가지는 기능에 대해서 설명한다. 회로(310_1)는, 노드(n1)의 전위에 따라서, 트랜지스터(301_1)의 게이트의 전위를 제어함으로써, 트랜지스터(301_1)의 도통 상태를 제어하는 기능을 가지고, 제어 회로로서 기능할 수 있다. 회로(310_2)는, 노드(n2)의 전위에 따라서, 트랜지스터(301_2)의 게이트의 전위를 제어함으로써, 트랜지스터(301_2)의 도통 상태를 제어하는 기능을 가지고, 제어 회로로서 기능할 수 있다. 회로(320)는, 배선(111)의 전위에 따라서, 트랜지스터(302)의 게이트의 전위를 제어함으로써, 트랜지스터(302)의 도통 상태를 제어하는 기능을 가지고, 제어 회로로서 기능할 수 있다. 단, 이것에 한정되지 않고, 회로(310_1 및 310_2), 및 회로(320)는, 그 외에도 다양한 기능을 가질 수 있다. Next, the functions of the circuits 310_1 and 310_2 and the
다음에, 트랜지스터(301_1 및 301_2), 트랜지스터(302), 트랜지스터(303_1 및 303_2), 및 트랜지스터(304)가 가지는 기능에 대해서 설명한다. 트랜지스터(301_1)는, 회로(310_1)의 출력 신호에 따라서, 배선(117)과 노드(n1)의 도통 상태를 제어함으로써, 전압(V1)을 노드(n1)에 공급하는 타이밍을 제어하는 기능을 가지고, 스위치로서 기능할 수 있다. 트랜지스터(301_2)는, 회로(310_2)의 출력 신호에 따라서, 배선(117)과 노드(n2)의 도통 상태를 제어함으로써, 전압(V1)을 노드(n2)에 공급하는 타이밍을 제어하는 기능을 가지고, 스위치로서 기능할 수 있다. 트랜지스터(302)는, 회로(320)의 출력 신호에 따라서, 배선(117)과 배선(111)의 도통 상태를 제어함으로써, 전압(V1)을 배선(111)에 공급하는 타이밍을 제어하는 기능을 가지고, 스위치로서 기능할 수 있다. 트랜지스터(303_1)는, 신호(RE)에 따라서, 배선(117)과 노드(n1)의 도통 상태를 제어함으로써, 전압(V1)을 노드(n1)에 공급하는 타이밍을 제어하는 기능을 가지고, 스위치로서 기능할 수 있다. 트랜지스터(303_2)는, 신호(RE)에 따라서, 배선(117)과 노드(n2)의 도통 상태를 제어함으로써, 전압(V1)을 노드(n2)에 공급하는 타이밍을 제어하는 기능을 가지고, 스위치로서 기능할 수 있다. 트랜지스터(304)는, 신호(RE)에 따라서, 배선(117)과 배선(111)의 도통 상태를 제어함으로써, 전압(V1)을 배선(111)에 공급하는 타이밍을 제어하는 기능을 가지고, 스위치로서 기능할 수 있다. 단, 이것에 한정되지 않고, 트랜지스터(301_1 및 301_2), 트랜지스터(302), 트랜지스터(303_1 및 303_2), 및 트랜지스터(304)는, 그 외에도 다양한 기능을 가질 수 있다. Next, functions of the transistors 301_1 and 301_2 , the
다음에, 도 15a의 회로(300)의 동작의 일 예에 대해서 설명한다. 또한, 도 15a의 반도체 장치의 동작은, 도 4a의 반도체 장치의 동작과 공통되는 부분이 있기 때문에, 도 4c의 타이밍 차트를 참조하여 설명한다. 또한, 실시형태 1 내지 실시형태 2와 공통되는 것은, 그 설명을 생략한다. Next, an example of the operation of the
우선, 기간(A1)에 있어서, 도 16a에 도시하는 바와 같이, 신호(RE)는 L 레벨로 되므로, 트랜지스터(303_1 및 303_2), 및 트랜지스터(304)는 오프된다. 회로(310_1)의 출력 신호는, 노드(n1)의 전위가 예를 들어 V2+Vth101_1+Vx로 되므로, L 레벨로 된다. 따라서, 트랜지스터(301_1)는 오프된다. 회로(310_2)의 출력 신호는, 노드(n2)의 전위가 대략 V1로 되므로, H 레벨로 된다. 따라서, 트랜지스터(301_2)는 온된다. 회로(320)의 출력 신호는, 배선(111)의 전위가 대략 V1로 되므로, H 레벨로 된다. 따라서, 트랜지스터(302)는 온된다. 이 결과, 배선(117)과 노드(n1)는 비도통 상태로 되고, 배선(117)과 노드(n2)는 트랜지스터(301_2)를 통하여 도통 상태로 되고, 배선(117)과 배선(111)은 트랜지스터(302)를 통하여 도통 상태로 된다. 따라서, 전압(V1)은, 배선(117)으로부터 트랜지스터(301_2)를 통하여 노드(n2)에 공급된다. 전압(V1)은, 배선(117)으로부터 트랜지스터(302)를 통하여 배선(111)에 공급된다. First, in the period A1, as shown in Fig. 16A, since the signal RE goes to the L level, the transistors 303_1 and 303_2 and the
한편으로, 기간(A2)에서는, 도 16b에 도시하는 바와 같이, 회로(310_1)의 출력 신호는, 노드(n1)의 전위가 대략 V1로 되므로, H 레벨로 되고, 회로(310_2)의 출력 신호는, 노드(n2)의 전위가 예를 들어 V2+Vth101_2+Vx로 되므로, L 레벨로 되는 부분이, 기간(A1)과는 다르다. 따라서, 트랜지스터(301_1)는 온되고, 트랜지스터(301_2)는 오프된다. 이 결과, 배선(117)과 노드(n1)는 트랜지스터(301_1)를 통하여 도통 상태로 되고, 배선(117)과 노드(n2)는 비도통 상태로 된다. 따라서, 전압(V1)은, 배선(117)을 통하여 노드(n1)에 공급된다. On the other hand, in the period A2, as shown in FIG. 16B, the output signal of the circuit 310_1 becomes H level because the potential of the node n1 is approximately V1, and the output signal of the circuit 310_2 Since the potential of the node n2 becomes V2+Vth101_2+Vx, for example, the L level portion is different from the period A1. Accordingly, the transistor 301_1 is turned on and the transistor 301_2 is turned off. As a result, the
다음에, 기간(B1)에 있어서, 도 16c에 도시하는 바와 같이, 신호(RE)는 L 레벨인 채이므로, 트랜지스터(303_1 및 303_2), 및 트랜지스터(304)는 오프인 채이다. 회로(310_1)의 출력 신호는, 노드(n1)의 전위가 예를 들어 V2+Vth101_1+Vx인 채이므로, L 레벨인 채이다. 따라서, 트랜지스터(301_1)는 오프인 채로 된다. 회로(310_2)의 출력 신호는, 노드(n2)의 전위가 대략 V1인 채이므로, H 레벨인 채로 된다. 따라서, 트랜지스터(301_2)는 온인 채로 된다. 회로(320)의 출력 신호는, 배선(111)의 전위가 대략 V2로 되므로, L 레벨로 된다. 따라서, 트랜지스터(302)는 오프된다. 이 결과, 배선(117)과 노드(n1)는 비도통 상태인 채로 되고, 배선(117)과 노드(n2)는 트랜지스터(301_2)를 통하여 도통 상태인 채로 되고, 배선(117)과 배선(111)은 비도통 상태로 된다. 따라서, 전압(V1)은, 배선(117)으로부터 트랜지스터(301_2)를 통하여 노드(n2)에 공급된다. Next, in the period B1, as shown in Fig. 16C, since the signal RE remains at the L level, the transistors 303_1 and 303_2 and the
한편으로, 기간(B2)에서는, 도 17a에 도시하는 바와 같이, 회로(310_1)의 출력 신호는, 노드(n1)의 전위가 대략 V1인 채이므로, L 레벨인 채로 되고, 회로(310_2)의 출력 신호는, 노드(n2)의 전위가 예를 들어 대략V2+Vth101_2+Vx인 채이므로, L 레벨인 채로 되는 부분이, 기간(B1)과는 다르다. 따라서, 트랜지스터(301_1)는 온인 채로 되고, 트랜지스터(301_2)는 오프인 채로 된다. 이 결과, 배선(117)과 노드(n1)는 트랜지스터(301_1)를 통하여 도통 상태인 채로 되고, 배선(117)과 노드(n2)는 비도통 상태인 채로 된다. 따라서, 전압(V1)은, 배선(117)을 통하여 노드(n1)에 공급된다. On the other hand, in the period B2, as shown in Fig. 17A, the output signal of the circuit 310_1 remains at the L level since the potential of the node n1 remains approximately V1, and the circuit 310_2 As for the output signal, since the potential of the node n2 remains at, for example, approximately V2+Vth101_2+Vx, the portion remaining at the L level is different from the period B1. Accordingly, the transistor 301_1 remains on and the transistor 301_2 remains off. As a result, the
다음에, 기간(C1), 및 기간(C2)에 있어서, 도 17b에 도시하는 바와 같이, 신호(RE)는 H 레벨로 되므로, 트랜지스터(303_1 및 303_2), 및 트랜지스터(304)는 온된다. 회로(310_1)의 출력 신호는, 노드(n1)의 전위가 대략 V1로 되므로, H 레벨로 된다. 따라서, 트랜지스터(301_1)는 온된다. 회로(310_2)의 출력 신호는, 노드(n2)의 전위가 대략 V1로 되므로, H 레벨로 된다. 따라서, 트랜지스터(301_2)는 온된다. 회로(320)의 출력 신호는, 배선(111)의 전위가 대략 V1로 되므로, H 레벨로 된다. 따라서, 트랜지스터(302)는 온된다. 이 결과, 배선(117)과 노드(n1)는 트랜지스터(301_1) 및 트랜지스터(303_1)를 통하여 도통 상태로 되고, 배선(117)과 노드(n2)는 트랜지스터(301_2) 및 트랜지스터(303_2)를 통하여 도통 상태로 되고, 배선(117)과 배선(111)은 트랜지스터(302) 및 트랜지스터(304)를 통하여 도통 상태로 된다. 따라서, 전압(V1)은, 배선(117)으로부터 트랜지스터(301_1) 및 트랜지스터(303_1)를 통하여 노드(n1)에 공급된다. 전압(V1)은, 배선(117)으로부터 트랜지스터(301_2) 및 트랜지스터(303_2)를 통하여 노드(n2)에 공급된다. 전압(V1)은, 배선(117)으로부터 트랜지스터(302) 및 트랜지스터(304)를 통하여 배선(111)에 공급된다. Next, in the period C1 and period C2, as shown in Fig. 17B, the signal RE goes to the H level, so the transistors 303_1 and 303_2 and the
다음에, 기간(D1), 기간(D2), 기간(E1), 기간(E2)에 있어서, 도 17c에 도시하는 바와 같이, 신호(RE)는 L 레벨로 되므로, 트랜지스터(303_1 및 303_2), 및 트랜지스터(304)는 오프된다. 회로(310_1)의 출력 신호는, 노드(n1)의 전위가 대략 V1인 채이므로, H 레벨인 채이다. 따라서, 트랜지스터(301_1)는 온인 채로 된다. 회로(310_2)의 출력 신호는, 노드(n2)의 전위가 대략 V1인 채이므로, H 레벨인 채로 된다. 따라서, 트랜지스터(301_2)는 온인 채로 된다. 회로(320)의 출력 신호는, 배선(111)의 전위가 대략 V1인 채이므로, H 레벨인 채로 된다. 따라서, 트랜지스터(302)는 온인 채로 된다. 이 결과, 배선(117)과 노드(n1)는 트랜지스터(301_1)를 통하여 도통 상태인 채로 되고, 배선(117)과 노드(n2)는 트랜지스터(301_2)를 통하여 도통 상태인 채로 되고, 배선(117)과 배선(111)은 트랜지스터(302)를 통하여 도통 상태인 채로 된다. 따라서, 전압(V1)은 배선(117)으로부터 트랜지스터(301_1)를 통하여 노드(n1)에 공급된다. 전압(V1)은 배선(117)으로부터 트랜지스터(301_2)를 통하여 노드(n2)에 공급된다. 전압(V1)은 배선(117)으로부터 트랜지스터(302)를 통하여 배선(111)에 공급된다. Next, in the period D1, the period D2, the period E1, and the period E2, as shown in Fig. 17C, the signal RE goes to the L level, so that the transistors 303_1 and 303_2, and
또한, 트랜지스터(301_1 및 301_2)는, 이러한 기능을 가지므로, 이들의 채널 폭은 대략 같은 것이 바람직하다. 마찬가지로, 트랜지스터(303_1 및 303_2)는, 같은 기능을 가지므로, 이들의 채널 폭은 대략 같은 것이 바람직하다. 단, 이것에 한정되지 않고, 트랜지스터(301_1 및 301_2)는, 서로 채널 폭이 다른 구조로 할 수 있다. 또는, 트랜지스터(303_1 및 303_2)는, 서로 채널 폭이 다른 구조로 할 수 있다. In addition, since the transistors 301_1 and 301_2 have such a function, it is preferable that their channel widths be approximately the same. Similarly, since the transistors 303_1 and 303_2 have the same function, it is preferable that their channel widths be approximately the same. However, the present invention is not limited thereto, and the transistors 301_1 and 301_2 may have different channel widths from each other. Alternatively, the transistors 303_1 and 303_2 may have different channel widths from each other.
또한, 트랜지스터(301_1 및 301_2)는, 노드(n1 및 n2)에 전압(V1)을 공급하는 타이밍을 제어하는 기능을 가지고, 트랜지스터(302)는, 배선(111)에 전압(V1)을 공급하는 타이밍을 제어하는 기능을 가진다. 노드(n1 및 n2)의 부하는, 배선(111)의 부하보다도 작은 경우가 많으므로, 트랜지스터(301_1 및 301_2)의 채널 폭은, 트랜지스터(302)의 채널 폭보다도 작은 것이 바람직하다. 같은 이유로, 트랜지스터(303_1 및 303_2)의 채널 폭은, 트랜지스터(304)의 채널 폭보다도 작은 것이 바람직하다. 단, 이것에 한정되지 않고, 트랜지스터(301_1 및 301_2)의 채널 폭은, 트랜지스터(302)의 채널 폭보다도 크거나, 또는 대략 같은 것이 가능하다. 또는, 트랜지스터(303_1 및 303_2)의 채널 폭은, 트랜지스터(304)의 채널 폭보다도 크거나, 또는 대략 같은 것이 가능하다. In addition, the transistors 301_1 and 301_2 have a function of controlling the timing of supplying the voltage V1 to the nodes n1 and n2 , and the
또한, 도 18a에 도시하는 바와 같이, 실시형태 1 내지 실시형태 2와 마찬가지로, 배선(117)을 배선(117C 내지 117K)과 같은 복수의 배선으로 분할할 수 있다. 배선(117C), 배선(117D), 배선(117E), 배선(117F), 배선(117G), 배선(117H), 배선(117I), 배선(117J), 및 배선(117K)은, 각각, 트랜지스터(303_1)의 제 1 단자, 트랜지스터(303_2)의 제 1 단자, 트랜지스터(304)의 제 1 단자, 회로(310_1), 트랜지스터(301_1)의 제 1 단자, 회로(310_2), 트랜지스터(301_2)의 제 1 단자, 회로(320), 트랜지스터(302)의 제 1 단자와 접속되는 것이 가능하다. 배선(117C 내지 117K)은, 배선(111), 배선(112), 배선(113), 배선(114), 배선(115_1 내지 115_2), 배선(116), 배선(118), 또는 배선(211) 등의 여러 가지 배선, 또는 노드(n1 및 n2) 등의 여러 가지 노드와 접속되는 것이 가능하다. 단, 이것에 한정되지 않고, 배선(113)도 마찬가지로 복수의 배선으로 분할할 수 있다. Further, as shown in Fig. 18A, similarly to the first to second embodiments, the
또한, 도 18b에 도시하는 바와 같이, 트랜지스터(303_1)의 제 1 단자, 트랜지스터(303_2)의 제 1 단자, 및 트랜지스터(304)의 제 1 단자는, 배선(118)과 접속되는 것이 가능하다. Also, as shown in FIG. 18B , the first terminal of the transistor 303_1 , the first terminal of the transistor 303_2 , and the first terminal of the
또한, 도 18c에 도시하는 바와 같이, 트랜지스터(304)를 생략할 수 있다. 단, 이것에 한정되지 않고, 트랜지스터(303_1), 및/또는, 트랜지스터(303_2)를 생략할 수 있다. Also, as shown in Fig. 18C, the
또한, 도 18c와 마찬가지로, 도 18a 및 도 18b에 있어서도, 트랜지스터(303_1), 트랜지스터(303_2), 및/또는, 트랜지스터(304)를 생략할 수 있다. In addition, similarly to FIG. 18C , the transistor 303_1 , the transistor 303_2 , and/or the
또한, 도 19a에 도시하는 바와 같이, 회로(320), 및 트랜지스터(302)를 생략할 수 있다. 단, 이것에 한정되지 않고, 회로(310_1), 및 트랜지스터(301_1)를 생략할 수 있고, 회로(310_1), 및 트랜지스터(301_2)를 생략할 수 있다. Also, as shown in Fig. 19A, the
또한, 도 19a와 마찬가지로, 도 18a 내지 도 18c에 있어서도, 회로(310_1), 및 트랜지스터(301_1)를 생략할 수 있고, 회로(310_1), 및 트랜지스터(301_2)를 생략할 수 있고, 회로(320), 및 트랜지스터(302)를 생략할 수 있다. Further, similarly to FIG. 19A , also in FIGS. 18A to 18C , the circuit 310_1 and the transistor 301_1 can be omitted, the circuit 310_1 and the transistor 301_2 can be omitted, and the
또한, 도 19b에 도시하는 바와 같이, 트랜지스터(301_1)를, 한쪽의 단자(이하, 양극이라고도 함)가 노드(n1)와 접속되고, 다른쪽의 단자(이하, 음극이라고도 함)가 회로(310_1)의 출력 단자와 접속되는 다이오드(301a_1)와 치환할 수 있다. 또는, 트랜지스터(301_2)를, 한쪽의 단자(이하, 양극이라고도 함)가 노드(n2)와 접속되고, 다른쪽의 단자(이하, 음극이라고도 함)가 회로(310_2)의 출력 단자와 접속되는 다이오드(301a_2)와 치환할 수 있다. 또는, 트랜지스터(302)를, 한쪽의 단자(이하, 양극이라고도 함)가 배선(111)과 접속되고, 다른쪽의 단자(이하, 음극이라고도 함)가 회로(320)의 출력 단자와 접속되는 다이오드(302a)와 치환할 수 있다. 또는, 트랜지스터(303_1)를, 한쪽의 단자(이하, 양극이라고도 함)가 노드(n1)와 접속되고, 다른쪽의 단자(이하, 음극이라고도 함)가 배선(116)과 접속되는 다이오드(303a_1)와 치환할 수 있다. 또는, 트랜지스터(303_2)를, 한쪽의 단자(이하, 양극이라고도 함)가 노드(n2)와 접속되고, 다른쪽의 단자(이하, 음극이라고도 함)가 배선(116)과 접속되는 다이오드(303a_2)와 치환할 수 있다. 또는, 트랜지스터(304)를, 한쪽의 단자(이하, 양극이라고도 함)가 배선(111)과 접속되고, 다른쪽의 단자(이하, 음극이라고도 함)가 배선(116)과 접속되는 다이오드(304a)와 치환할 수 있다. 단, 이것에 한정되지 않고, 각 트랜지스터의 게이트와, 제 2 단자와 접속함으로써, 트랜지스터를 다이오드 접속시킨 구성으로 할 수 있다. 또는, 각 트랜지스터의 게이트와, 제 1 단자와 접속함으로써, 트랜지스터를 다이오드 접속시킨 구성으로 할 수 있다. Further, as shown in Fig. 19B, the transistor 301_1 has one terminal (hereinafter also referred to as an anode) connected to the node n1, and the other terminal (hereinafter also referred to as a cathode) is connected to a circuit 310_1. ) can be replaced with the diode 301a_1 connected to the output terminal. Alternatively, in the transistor 301_2, one terminal (hereinafter, also referred to as an anode) is connected to the node n2, and the other terminal (hereinafter, also referred to as a cathode) is connected to an output terminal of the circuit 310_2. (301a_2) can be substituted. Alternatively, in the
또한, 도 19b와 마찬가지로, 도 18a 내지 도 18c, 및 도 19a에 있어서도, 트랜지스터(301_1 및 301_2), 트랜지스터(302), 트랜지스터(303_1 및 303_2), 및/또는, 트랜지스터(304)를 다이오드로 치환할 수 있다. 또는, 이들의 트랜지스터를, 다이오드 접속된 구성으로 할 수 있다. Further, similarly to Fig. 19B, also in Figs. 18A to 18C and 19A, the transistors 301_1 and 301_2, the
또한, 도 19c에 도시하는 바와 같이, 트랜지스터(301_1 및 301_2), 및 트랜지스터(302)의 도통 상태를 제어하기 위한 회로를 트랜지스터(301_1 및 301_2), 및 트랜지스터(302)에서 공유할 수 있다. 회로(330)는, 노드(n1 및 n2)의 전위에 따라서, 트랜지스터(301_1 및 301_2), 및 트랜지스터(302)의 게이트의 전위를 제어함으로써, 트랜지스터(301_1 및 301_2), 및 트랜지스터(302)의 도통 상태를 제어하는 기능을 가지고, 제어 회로로서 기능할 수 있다. 도 4c에 도시하는 기간(A1), 기간(A2), 기간(B1), 및 기간(B2)에서는, 회로(330)의 출력 신호는, 노드(n1)의 전위 또는 노드(n2)의 전위가 V1보다도 높은 전위이므로, L 레벨로 된다. 따라서, 트랜지스터(301_1 및 301_2), 및 트랜지스터(302)는 오프된다. 기간(C1), 기간(C2), 기간(D1), 기간(D2), 기간(E1), 및 기간(E2)에서는, 회로(330)의 출력 신호는, 노드(n1)의 전위 또는 노드(n2)의 전위가 대략 V1므로, H 레벨로 된다. 따라서, 트랜지스터(301_1 및 301_2), 및 트랜지스터(302)는 온된다. Further, as shown in FIG. 19C , the transistors 301_1 and 301_2 and a circuit for controlling the conduction state of the
또한, 도 19c와 마찬가지로, 도 18a 내지 도 18c, 및 도 19a 내지 19b에 있어서도, 트랜지스터(301_1 및 301_2), 및 트랜지스터(302)의 도통 상태를 제어하기 위한 회로를 공유할 수 있다. Further, similarly to Fig. 19C, in Figs. 18A to 18C and 19A to 19B, a circuit for controlling the conduction state of the transistors 301_1 and 301_2 and the
또한, 도 20a에 도시하는 바와 같이, 도 10c와 같이 회로(100)가 트랜지스터(101_1 내지 101_N)와 같은 복수의 트랜지스터를 가지는 경우, 회로(300)는, 트랜지스터(301_1 내지 301_N)와 같은 복수의 트랜지스터, 트랜지스터(303_1 내지 303_N)와 같은 복수의 트랜지스터, 및 회로(310_1 내지 310_N)와 같은 복수의 회로를 가질 수 있다. 트랜지스터(301_1 내지 301_N)는, 트랜지스터(301_1) 또는 트랜지스터(301_2)에 대응하고, 같은 기능을 가진다. 트랜지스터(303_1 내지 303_N)는, 트랜지스터(303_1) 또는 트랜지스터(303_2)에 대응하고, 같은 기능을 가진다. 회로(310_1 내지 310_N)는, 회로(310_1) 또는 회로(310_2)에 대응하고, 같은 기능을 가진다. 트랜지스터(301_1 내지 301_N)의 제 1 단자는, 배선(117)과 접속된다. 트랜지스터(301_1 내지 301_N)의 제 2 단자는, 각각, 노드(n1 내지 nN)와 접속된다. 트랜지스터(301_1 내지 301_N)의 게이트는, 각각, 회로(310_1 내지 310_N)의 출력 단자와 접속된다. 트랜지스터(303_1 내지 303_N)의 제 1 단자는, 배선(117)과 접속된다. 트랜지스터(303_1 내지 303_N)의 제 2 단자는, 각각, 노드(n1 내지 nN)와 접속된다. 트랜지스터(303_1 내지 303_N)의 게이트는, 배선(116)과 접속된다. In addition, as shown in FIG. 20A , when the
또한, 도 20a와 마찬가지로, 도 18a 내지 도 18c, 및 도 19a 내지 도 19c에 있어서도, 회로(300)는, 트랜지스터(301_1 내지 301_N)와 같은 복수의 트랜지스터, 트랜지스터(303_1 내지 303_N)와 같은 복수의 트랜지스터, 및/또는, 회로(310_1 내지 310_N)와 같은 복수의 회로를 가질 수 있다. Further, similarly to Fig. 20A, in Figs. 18A to 18C and Figs. 19A to 19C, the
또한, 도 8f와 같이 반도체 장치가 회로(120)를 가지는 경우, 도 20b에 도시하는 바와 같이, 회로(300)는, 트랜지스터(342), 및 트랜지스터(344)를 가질 수 있다. 트랜지스터(342)는, 트랜지스터(302)에 대응하고, 같은 기능을 가진다. 트랜지스터(344)는, 트랜지스터(304)에 대응하고, 같은 기능을 가진다. 트랜지스터(342)의 제 1 단자는, 배선(117)과 접속되고, 트랜지스터(342)의 제 2 단자는, 배선(211)과 접속되고, 트랜지스터(342)의 게이트는, 트랜지스터(302)의 게이트와 접속된다. 트랜지스터(344)의 제 1 단자는, 배선(117)과 접속되고, 트랜지스터(344)의 제 2 단자는, 배선(211)과 접속되고, 트랜지스터(344)의 게이트는, 배선(116)과 접속된다. Also, when the semiconductor device includes the
또한, 도 20b와 마찬가지로, 도 18a 내지 도 18c, 도 19a 내지 도 19c, 및 도 20a에 있어서도, 회로(300)는, 트랜지스터(342), 및/또는, 트랜지스터(344)를 가질 수 있다. Also, similarly to FIG. 20B , in FIGS. 18A to 18C , 19A to 19C , and 20A , the
또한, 도 21에 도시하는 바와 같이, 트랜지스터(301_1 및 301_2), 트랜지스터(302), 트랜지스터(303_1 및 303_2), 및 트랜지스터(304)로서, P 채널형 트랜지스터를 사용할 수 있다. 트랜지스터(301p_1 및 301p_2), 트랜지스터(302p), 트랜지스터(303p_1 내지 303p_2), 및 트랜지스터(304p)는, 각각, 트랜지스터(301_1 및 301_2), 트랜지스터(302), 트랜지스터(303_1 및 303_2), 및 트랜지스터(304)에 대응하고, P 채널형이다. 또한, 트랜지스터의 극성이 P 채널형의 경우, 배선(113)에 전압(V1)이 공급되고, 배선(117)에는 전압(V2)이 공급되고, 회로(310_1)의 출력 신호, 회로(310_2)의 출력 신호, 회로(320)의 출력 신호, 노드(n1)의 전위, 노드(n2)의 전위, 및 신호(OUT)는, 트랜지스터의 극성이 N 채널형의 경우와 비교하여 반전하고 있는 것을 부가 기록한다. Further, as shown in FIG. 21 , a P-channel transistor can be used as the transistors 301_1 and 301_2 , the
또한, 도 21과 마찬가지로, 도 18a 내지 도 18c, 도 19a 내지 도 19c, 및 도 20a 및 도 20b에 있어서도, 트랜지스터로서, P 채널형 트랜지스터를 사용할 수 있다. Also, similarly to Fig. 21, in Figs. 18A to 18C, 19A to 19C, and Figs. 20A and 20B, a P-channel transistor can be used as the transistor.
다음에, 회로(310_1 및 310_2), 및 회로(320)의 구체예에 대해서 설명한다. Next, specific examples of the circuits 310_1 and 310_2 and the
우선, 도 22a에는, 회로(310_1)의 일 예를 도시한다. 회로(310_1)는, 트랜지스터(311_1), 및 트랜지스터(312_1)를 가진다. 트랜지스터(311_1)의 제 1 단자는, 배선(113)과 접속되고, 트랜지스터(311_1)의 제 2 단자는, 트랜지스터(301_1)의 게이트와 접속되고, 트랜지스터(311_1)의 게이트는, 배선(113)과 접속된다. 트랜지스터(312_1)의 제 1 단자는, 배선(117)과 접속되고, 트랜지스터(312_2)의 제 2 단자는, 트랜지스터(301_1)의 게이트와 접속되고, 트랜지스터(312_2)의 게이트는, 노드(n1)와 접속된다. 트랜지스터(311_1), 및 트랜지스터(312_1)는, N 채널형인 것으로 한다. 단, 이것에 한정되지 않고, 트랜지스터(311_1), 및/또는, 트랜지스터(312_1)는, P 채널형인 것이 가능하다. 트랜지스터(311_1)는, 트랜지스터(301_1)의 게이트의 전위가 대략 V1로 되는 경우에, 트랜지스터(301_1)의 게이트의 전위를 상승시키는 기능을 가지고, 다이오드로서 기능할 수 있다. 트랜지스터(312_1)는, 노드(n1)의 전위에 따라서, 배선(117)과 트랜지스터(301_1)의 도통 상태를 제어함으로써, 전압(V1)을 트랜지스터(301_1)의 게이트에 공급하는 타이밍을 제어하는 기능을 가지고, 스위치로서 기능할 수 있다. First, an example of the circuit 310_1 is shown in FIG. 22A . The circuit 310_1 includes a transistor 311_1 and a transistor 312_1 . The first terminal of the transistor 311_1 is connected to the
도 22a에 도시하는 회로(310_1)의 동작에 대해서 설명한다. 기간(A1) 및 기간(B1)에 있어서, 노드(n1)의 전위는 트랜지스터(312_1)의 임계치 전압보다도 높은 값으로 되므로, 트랜지스터(312_1)는 온된다. 따라서, 트랜지스터(312_1)의 채널 폭을 트랜지스터(311_1)의 채널 폭보다도 크게 함으로써, 트랜지스터(301_1)의 게이트의 전위는 대략 V1로 된다. 예를 들어, 트랜지스터(301_1)의 게이트의 전위는, 배선(117)의 전위(V1)와 트랜지스터(301_1)의 임계치 전압(Vth301_1)의 합보다도 작은 값이 된다. 기간(A2), 기간(B2), 기간(C1), 기간(C2), 기간(D1), 기간(D2), 기간(E1), 및 기간(E2)에 있어서, 노드(n1)의 전위는 대략 V1로 되므로, 트랜지스터(312_1)는 오프된다. 따라서, 트랜지스터(301_1)의 게이트의 전위는, 배선(113)의 전위(V2)로부터 트랜지스터(311_1)의 임계치 전압(Vth311_1)을 뺀 값(V2-Vth311_1)으로 된다. The operation of the circuit 310_1 shown in FIG. 22A will be described. In the period A1 and the period B1, the potential of the node n1 becomes higher than the threshold voltage of the transistor 312_1, and thus the transistor 312_1 is turned on. Accordingly, by making the channel width of the transistor 312_1 larger than the channel width of the transistor 311_1 , the potential of the gate of the transistor 301_1 becomes approximately V1. For example, the potential of the gate of the transistor 301_1 is smaller than the sum of the potential V1 of the
또한, 트랜지스터(312_1)의 채널 폭은, 트랜지스터(311_1)의 채널 폭의 2배 이상인 것이 바람직하다. 더욱 바람직하게는, 4배 이상인 것이 바람직하다. 가장 바람직하게는, 8배 이상인 것이 바람직하다. 단, 이것에 한정되지 않는다. In addition, it is preferable that the channel width of the transistor 312_1 is at least twice the channel width of the transistor 311_1 . More preferably, it is preferable that it is 4 times or more. Most preferably, it is preferably 8 times or more. However, it is not limited to this.
또한, 트랜지스터(311_1)의 게이트 및 제 1 단자는, 여러 가지 배선과 접속되는 것이 가능하다. 예를 들어, 트랜지스터(311_1)의 게이트 및 제 1 단자는, 배선(112) 또는 배선(118)과 접속되는 것이 가능하다. 단, 이것에 한정되지 않는다. In addition, the gate and the first terminal of the transistor 311_1 can be connected to various wirings. For example, the gate and the first terminal of the transistor 311_1 may be connected to the
또한, 트랜지스터(312_1)의 제 1 단자는, 여러 가지 배선과 접속되는 것이 가능하다. 예를 들어, 트랜지스터(312_1)의 제 1 배선은, 배선(115_2)과 접속되는 것이 가능하다. 단, 이것에 한정되지 않는다. In addition, the first terminal of the transistor 312_1 can be connected to various wirings. For example, the first wiring of the transistor 312_1 may be connected to the wiring 115_2 . However, it is not limited to this.
또한, 도 22b에 도시하는 바와 같이, 회로(310_1)는, 트랜지스터(311_1), 및 트랜지스터(312_1)에 더하여, 트랜지스터(313_1) 및 트랜지스터(314_1)를 가질 수 있다. 트랜지스터(313_1)의 제 1 단자는, 배선(113)과 접속되고, 트랜지스터(313_1)의 제 2 단자는, 트랜지스터(301_1)의 게이트와 접속되고, 트랜지스터(313_1)의 게이트는, 트랜지스터(311_1)의 제 2 단자 및 트랜지스터(312_1)의 제 2 단자와 접속된다. 트랜지스터(311_1), 및 트랜지스터(312_1)는, N 채널형인 것으로 한다. 단, 이것에 한정되지 않고, 트랜지스터(311_1), 및/또는 트랜지스터(312_1)는, P 채널형인 것이 가능하다. 트랜지스터(313_1)는, 배선(113)에 공급되는 전압을 트랜지스터(301_1)에 공급하는 타이밍을 제어하는 기능을 가지고, 부트스트랩용 트랜지스터, 또는 스위치로서 기능할 수 있다. 트랜지스터(314_1)의 제 1 단자는, 배선(117)에 접속되고, 트랜지스터(314_1)의 제 2 단자는, 트랜지스터(313_1)의 제 2 단자에 접속되고, 트랜지스터(314_1)의 게이트는, 노드(n1)에 접속된다. 트랜지스터(314_1)는, 노드(n1)의 전위에 따라서, 배선(117)과 트랜지스터(301_1)의 도통 상태를 제어함으로써, 전압(V1)을 트랜지스터(301_1)의 게이트에 공급하는 타이밍을 제어하는 기능을 가지고, 스위치로서 기능할 수 있다. Also, as shown in FIG. 22B , the circuit 310_1 may include a transistor 313_1 and a transistor 314_1 in addition to the transistor 311_1 and the transistor 312_1 . The first terminal of the transistor 313_1 is connected to the
또한, 트랜지스터(313_1)의 제 1 단자는, 여러 가지 배선과 접속되는 것이 가능하다. 예를 들어, 트랜지스터(313_1)의 제 1 단자는, 배선(112) 또는 배선(118)과 접속되는 것이 가능하다. 단, 이것에 한정되지 않는다. In addition, the first terminal of the transistor 313_1 can be connected to various wirings. For example, the first terminal of the transistor 313_1 may be connected to the
또한, 트랜지스터(314_1)의 제 1 단자는, 여러 가지 배선과 접속되는 것이 가능하다. 예를 들어, 트랜지스터(314_1)의 제 1 배선은, 배선(115_2)과 접속되는 것이 가능하다. 단, 이것에 한정되지 않는다. In addition, the first terminal of the transistor 314_1 can be connected to various wirings. For example, the first wiring of the transistor 314_1 may be connected to the wiring 115_2 . However, it is not limited to this.
또한, 도 22b에 있어서, 도 22c에 도시하는 바와 같이, 트랜지스터(313_1)의 게이트와 제 2 단자의 사이에, 용량 소자(315_1)를 접속할 수 있다. In addition, in FIG. 22B , as shown in FIG. 22C , the capacitor 315_1 can be connected between the gate of the transistor 313_1 and the second terminal.
또한, 도 22d에 도시하는 바와 같이, 회로(300)는, 트랜지스터(316_1)를 가질 수 있다. 트랜지스터(316_1)의 제 1 단자는, 배선(117)과 접속되고, 트랜지스터(316_1)의 제 2 단자는, 트랜지스터(301_1)의 게이트와 접속되고, 트랜지스터(316_1)의 게이트는, 배선(114)과 접속된다. 트랜지스터(316_1)는, N 채널형인 것으로 한다. 단, 이것에 한정되지 않고, 트랜지스터(316_1)는, P 채널형인 것이 가능하다. 트랜지스터(316_1)는, 신호(SP)에 따라서, 배선(117)과 트랜지스터(301_1)의 게이트의 사이의 도통 상태를 제어함으로써, 전압(V1)이 트랜지스터(301_1)에 공급되는 타이밍을 제어하는 기능을 가진다. In addition, as shown in FIG. 22D , the
또한, 도 22d와 마찬가지로, 도 22b 및 도 22c에 있어서도, 제 1 단자가 배선(117)과 접속되고, 제 2 단자가 트랜지스터(301_1)의 게이트와 접속되고, 게이트가 배선(114)과 접속되는 트랜지스터(316_1)를 새롭게 추가할 수 있다. 22D , also in FIGS. 22B and 22C , the first terminal is connected to the
다음에, 도 23a에 회로(310_2)의 일 예를 도시한다. 회로(310_2)는, 트랜지스터(311_2), 및 트랜지스터(312_2)를 가진다. 트랜지스터(311_2)의 제 1 단자는, 배선(113)과 접속되고, 트랜지스터(311_2)의 제 2 단자는, 트랜지스터(301_2)의 게이트와 접속되고, 트랜지스터(311_2)의 게이트는, 배선(113)과 접속된다. 트랜지스터(312_2)의 제 1 단자는, 배선(117)과 접속되고, 트랜지스터(312_2)의 제 2 단자는, 트랜지스터(301_2)의 게이트와 접속되고, 트랜지스터(312_2)의 게이트는, 노드(n2)와 접속된다. 트랜지스터(311_2), 및 트랜지스터(312_2)는, N 채널형인 것으로 한다. 단, 이것에 한정되지 않고, 트랜지스터(311_2), 및/또는, 트랜지스터(312_2)는, P 채널형인 것이 가능하다. 트랜지스터(311_2)는, 트랜지스터(301_2)의 게이트의 전위가 대략 V1로 되는 경우에, 트랜지스터(301_2)의 게이트의 전위를 상승시키는 기능을 가지고, 다이오드로서 기능할 수 있다. 트랜지스터(312_2)는, 노드(n2)의 전위에 따라서, 배선(117)과 트랜지스터(301_2)의 도통 상태를 제어함으로써, 전압(V1)을 트랜지스터(301_2)의 게이트에 공급하는 타이밍을 제어하는 기능을 가지고, 스위치로서 기능할 수 있다. Next, an example of the circuit 310_2 is shown in FIG. 23A . The circuit 310_2 includes a transistor 311_2 and a transistor 312_2 . The first terminal of the transistor 311_2 is connected to the
도 23a에 도시하는 회로(310_2)의 동작에 대해서 설명한다. 기간(A1) 및 기간(B1)에 있어서, 노드(n2)의 전위는 트랜지스터(312_2)의 임계치 전압보다 높은 값으로 되므로, 트랜지스터(312_2)는 온된다. 따라서, 트랜지스터(312_2)의 채널 폭을 트랜지스터(311_2)의 채널 폭보다도 크게 함으로써, 트랜지스터(301_2)의 게이트의 전위는 대략 V1로 된다. 예를 들어, 트랜지스터(301_2)의 게이트의 전위는, 배선(117)의 전위(V1)와 트랜지스터(301_2)의 임계치 전압(Vth301_2)과의 합보다도 작은 값으로 된다. 기간(A2), 기간(B2), 기간(C1), 기간(C2), 기간(D1), 기간(D2), 기간(E1), 및 기간(E2)에 있어서, 노드(n2)의 전위는 대략 V1로 되므로, 트랜지스터(312_2)는 오프된다. 따라서, 트랜지스터(301_2)의 게이트의 전위는, 배선(113)의 전위(V2)로부터 트랜지스터(311_2)의 임계치 전압(Vth311_2)을 뺀 값(V2-Vth311_2)으로 된다. The operation of the circuit 310_2 shown in FIG. 23A will be described. In the period A1 and the period B1, the potential of the node n2 becomes higher than the threshold voltage of the transistor 312_2, so the transistor 312_2 is turned on. Accordingly, by making the channel width of the transistor 312_2 larger than the channel width of the transistor 311_2 , the potential of the gate of the transistor 301_2 becomes approximately V1. For example, the potential of the gate of the transistor 301_2 is smaller than the sum of the potential V1 of the
또한, 트랜지스터(312_2)의 채널 폭은, 트랜지스터(311_2)의 채널 폭의 2배 이상인 것이 바람직하다. 더욱 바람직하게는, 4배 이상인 것이 바람직하다. 가장 바람직하게는, 8배 이상인 것이 바람직하다. 단, 이것에 한정되지 않는다. In addition, it is preferable that the channel width of the transistor 312_2 is at least twice the channel width of the transistor 311_2 . More preferably, it is preferable that it is 4 times or more. Most preferably, it is preferably 8 times or more. However, it is not limited to this.
또한, 트랜지스터(311_2)의 게이트 및 제 1 단자는, 여러 가지 배선과 접속되는 것이 가능하다. 예를 들어, 트랜지스터(311_2)의 게이트 및 제 1 단자는, 배선(112) 또는 배선(118)과 접속되는 것이 가능하다. 단, 이것에 한정되지 않는다. In addition, the gate and the first terminal of the transistor 311_2 can be connected to various wirings. For example, the gate and the first terminal of the transistor 311_2 may be connected to the
또한, 트랜지스터(312_2)의 제 1 단자는, 여러 가지 배선과 접속되는 것이 가능하다. 예를 들어, 트랜지스터(312_2)의 제 1 단자는, 배선(115_1)과 접속되는 것이 가능하다. 단, 이것에 한정되지 않는다. In addition, the first terminal of the transistor 312_2 can be connected to various wirings. For example, the first terminal of the transistor 312_2 may be connected to the wiring 115_1 . However, it is not limited to this.
또한, 도 23b에 도시하는 바와 같이, 회로(310_2)는, 트랜지스터(311_2), 및 트랜지스터(312_2)에 더하여, 트랜지스터(313_2) 및 트랜지스터(314_2)를 가질 수 있다. 트랜지스터(313_2)의 제 1 단자는, 배선(113)과 접속되고, 트랜지스터(313_2)의 제 2 단자는, 트랜지스터(301_2)의 게이트와 접속되고, 트랜지스터(313_2)의 게이트는, 트랜지스터(311_2)의 제 2 단자 및 트랜지스터(312_2)의 제 2 단자와 접속된다. 트랜지스터(311_2), 및 트랜지스터(312_2)는, N 채널형인 것으로 한다. 단, 이것에 한정되지 않고, 트랜지스터(311_2), 및/또는 트랜지스터(312_2)는, P 채널형인 것이 가능하다. 트랜지스터(313_2)는, 배선(113)에 공급되는 전압을 트랜지스터(301_2)에 공급하는 타이밍을 제어하는 기능을 가지고, 부트스트랩용 트랜지스터, 또는 스위치로서 기능할 수 있다. 트랜지스터(314_2)는, 노드(n2)의 전위에 따라서, 배선(117)과 트랜지스터(301_2)의 도통 상태를 제어함으로써, 전압(V1)을 트랜지스터(301_2)의 게이트에 공급하는 타이밍을 제어하는 기능을 가지고, 스위치로서 기능할 수 있다. Also, as shown in FIG. 23B , the circuit 310_2 may include a transistor 313_2 and a transistor 314_2 in addition to the transistor 311_2 and the transistor 312_2 . The first terminal of the transistor 313_2 is connected to the
또한, 트랜지스터(313_2)의 제 1 단자는, 여러 가지 배선과 접속되는 것이 가능하다. 예를 들어, 트랜지스터(313_2)의 제 1 단자는, 배선(112) 또는 배선(118)과 접속되는 것이 가능하다. 단, 이것에 한정되지 않는다. In addition, the first terminal of the transistor 313_2 can be connected to various wirings. For example, the first terminal of the transistor 313_2 may be connected to the
또한, 트랜지스터(314_2)의 제 1 단자는, 여러 가지 배선과 접속되는 것이 가능하다. 예를 들어, 트랜지스터(314_2)의 제 1 배선은, 배선(115_1)과 접속되는 것이 가능하다. 단, 이것에 한정되지 않는다. In addition, the first terminal of the transistor 314_2 can be connected to various wirings. For example, the first wiring of the transistor 314_2 may be connected to the wiring 115_1 . However, it is not limited to this.
또한, 도 23c에 도시하는 바와 같이, 트랜지스터(313_2)의 게이트와 제 2 단자의 사이에, 용량 소자(315_2)를 접속할 수 있다. Also, as shown in FIG. 23C , the capacitor 315_2 can be connected between the gate of the transistor 313_2 and the second terminal.
또한, 도 23d에 도시하는 바와 같이, 회로(300)는, 트랜지스터(316_2)를 가질 수 있다. 트랜지스터(316_2)의 제 1 단자는, 배선(117)과 접속되고, 트랜지스터(316_2)의 제 2 단자는, 트랜지스터(301_2)의 게이트와 접속되고, 트랜지스터(316_2)의 게이트는, 배선(114)과 접속된다. 트랜지스터(316_2)는, N 채널형인 것으로 한다. 단, 이것에 한정되지 않고, 트랜지스터(316_2)는, P 채널형인 것이 가능하다. 트랜지스터(316_2)는, 신호(SP)에 따라서, 배선(117)과 트랜지스터(301_2)의 게이트의 사이의 도통 상태를 제어함으로써, 전압(V1)이 트랜지스터(301_2)에 공급되는 타이밍을 제어하는 기능을 가진다. Also, as shown in FIG. 23D , the
또한, 도 23d와 마찬가지로, 도 23b 및 도 23c에 있어서도, 제 1 단자가 배선(117)과 접속되고, 제 2 단자가 트랜지스터(301_2)의 게이트와 접속되고, 게이트가 배선(114)과 접속되는 트랜지스터(316_2)를 새롭게 추가할 수 있다. 23D , also in FIGS. 23B and 23C , the first terminal is connected to the
다음에, 도 24a에 회로(320)의 일 예를 도시한다. 회로(320)는, 트랜지스터(321), 및 트랜지스터(322)를 가진다. 트랜지스터(321)의 제 1 단자는, 배선(113)과 접속되고, 트랜지스터(321)의 제 2 단자는, 트랜지스터(302)의 게이트와 접속되고, 트랜지스터(321)의 게이트는, 배선(113)과 접속된다. 트랜지스터(322)의 제 1 단자는, 배선(117)과 접속되고, 트랜지스터(322)의 제 2 단자는, 트랜지스터(302)의 게이트와 접속되고, 트랜지스터(322)의 게이트는, 배선(111)과 접속된다. 트랜지스터(321), 및 트랜지스터(322)는, N 채널형인 것으로 한다. 단, 이것에 한정되지 않고, 트랜지스터(321), 및/또는, 트랜지스터(322)는, P 채널형인 것이 가능하다. 트랜지스터(321)는, 트랜지스터(302)의 게이트의 전위가 대략 V1로 되는 경우에, 트랜지스터(302)의 게이트의 전위를 상승시키는 기능을 가지고, 다이오드로서 기능할 수 있다. 트랜지스터(322)는, 배선(111)의 전위에 따라서, 배선(117)과 트랜지스터(302)의 도통 상태를 제어함으로써, 전압(V1)을 트랜지스터(302)의 게이트에 공급하는 타이밍을 제어하는 기능을 가지고, 스위치로서 기능할 수 있다. Next, an example of the
도 24a에 도시하는 회로(320)의 동작에 대해서 설명한다. 도 4c에 도시하는 기간(B1) 및 기간(B2)에 있어서, 배선(111)의 전위가 트랜지스터(322)의 임계치 전압보다도 높은 값으로 되므로, 트랜지스터(322)는 온된다. 따라서, 트랜지스터(322)의 채널 폭을 트랜지스터(321)의 채널 폭보다도 크게 함으로써, 트랜지스터(302)의 게이트의 전위는 대략 V1로 된다. 예를 들어, 트랜지스터(302)의 게이트의 전위는, 배선(117)의 전위(V1)와 트랜지스터(302)의 임계치 전압(Vth302)과의 합보다도 작은 값으로 된다. 기간(A1), 기간(A2), 기간(C1), 기간(C2), 기간(D1), 기간(D2), 기간(E1), 및 기간(E2)에 있어서, 배선(111)의 전위는 대략 V1로 되므로, 트랜지스터(322)는 오프된다. 따라서, 트랜지스터(302)의 게이트의 전위는, 배선(113)의 전위(V2)로부터 트랜지스터(321)의 임계치 전압(Vth321)을 뺀 값(V2-Vth321)으로 된다. The operation of the
또한, 트랜지스터(322)의 채널 폭은, 트랜지스터(321)의 채널 폭의 2배 이상인 것이 바람직하다. 더욱 바람직하게는, 4배 이상인 것이 바람직하다. 가장 바람직하게는, 8배 이상인 것이 바람직하다. 단, 이것에 한정되지 않는다. In addition, it is preferable that the channel width of the
또한, 트랜지스터(321)의 게이트 및 제 1 단자는, 여러 가지 배선과 접속되는 것이 가능하다. 예를 들어, 트랜지스터(321)의 게이트 및 제 1 단자는, 배선(112) 또는 배선(118)과 접속되는 것이 가능하다. 단, 이것에 한정되지 않는다. Further, the gate and the first terminal of the
또한, 트랜지스터(322)의 제 1 단자는, 여러 가지 배선과 접속되는 것이 가능하다. 예를 들어, 트랜지스터(322)의 제 1 배선은, 배선(112)과 접속되는 것이 가능하다. 단, 이것에 한정되지 않는다. In addition, the first terminal of the
또한, 도 24b에 도시하는 바와 같이, 회로(320)는, 트랜지스터(321), 및 트랜지스터(322)에 더하여, 트랜지스터(323) 및 트랜지스터(324)를 가질 수 있다. 트랜지스터(323)의 제 1 단자는, 배선(113)과 접속되고, 트랜지스터(323)의 제 2 단자는, 트랜지스터(302)의 게이트와 접속되고, 트랜지스터(323)의 트랜지스터(321)의 제 2 단자 및 트랜지스터(322)의 제 2 단자와 접속된다. 트랜지스터(324)의 제 1 단자는, 트랜지스터(323)의 제 2 단자와 접속되고, 트랜지스터(324)의 제 2 단자는, 배선(117)과 접속되고, 트랜지스터(324)의 게이트는, 배선(111)과 접속된다. 트랜지스터(323), 및 트랜지스터(324)는, N 채널형인 것으로 한다. 단, 이것에 한정되지 않고, 트랜지스터(323), 및/또는 트랜지스터(324)는, P 채널형인 것이 가능하다. 트랜지스터(323)는, 배선(113)에 공급되는 전압을 트랜지스터(302)에 공급하는 타이밍을 제어하는 기능을 가지고, 부트스트랩용 트랜지스터, 또는 스위치로서 기능할 수 있다. 트랜지스터(324)는, 배선(111)의 전위에 따라서, 배선(117)과 트랜지스터(302)의 게이트와의 도통 상태를 제어함으로써, 전압(V1)을 트랜지스터(302)의 게이트에 공급하는 타이밍을 제어하는 기능을 가지고, 스위치로서 기능할 수 있다. Also, as shown in FIG. 24B , the
또한, 트랜지스터(323)의 제 1 단자는, 여러 가지 배선과 접속되는 것이 가능하다. 예를 들어, 트랜지스터(323)의 제 1 배선은, 배선(112), 배선(118)과 접속되는 것이 가능하다. 단, 이것에 한정되지 않는다. In addition, the first terminal of the
또한, 트랜지스터(324)의 제 1 단자는, 여러 가지 배선과 접속되는 것이 가능하다. 예를 들어, 트랜지스터(324)의 제 1 단자는, 배선(118)과 접속되는 것이 가능하다. In addition, the first terminal of the
또한, 도 24c에 도시하는 바와 같이, 도 24b에 도시하는 구성에 더하여, 트랜지스터(323)의 게이트와 제 2 단자의 사이에, 용량 소자(325)를 접속할 수 있다. Also, as shown in FIG. 24C , in addition to the configuration shown in FIG. 24B , a
또한, 도 24d에 도시하는 바와 같이, 회로(320)는, 트랜지스터(326)를 가질 수 있다. 트랜지스터(326)의 제 1 단자는, 배선(117)과 접속되고, 트랜지스터(326)의 제 2 단자는, 트랜지스터(302)의 게이트와 접속되고, 트랜지스터(326)의 게이트는, 배선(114)과 접속된다. 트랜지스터(326)는, N 채널형인 것으로 한다. 단, 이것에 한정되지 않고, 트랜지스터(326)는, P 채널형인 것이 가능하다. 트랜지스터(326)는, 신호(SP)에 따라서, 배선(117)과 트랜지스터(302)의 게이트 사이의 도통 상태를 제어함으로써, 전압(V1)이 트랜지스터(302)에 공급되는 타이밍을 제어하는 기능을 가진다. Also, as shown in FIG. 24D , the
또한, 도 24d와 마찬가지로, 도 24b 및 도 24c에 있어서도, 제 1 단자가 배선(117)과 접속되고, 제 2 단자가 트랜지스터(302)의 게이트와 접속되고, 게이트가 배선(114)과 접속되는 트랜지스터(326)를 새롭게 추가할 수 있다. Further, similarly to FIG. 24D , also in FIGS. 24B and 24C , the first terminal is connected to the
다음에, 도 25a에는, 회로(330)의 일 예를 도시한다. 회로(330)는, 트랜지스터(331), 트랜지스터(332), 트랜지스터(333)를 가진다. 트랜지스터(331)의 제 1 단자는, 배선(113)과 접속되고, 트랜지스터(331)의 제 2 단자는, 트랜지스터(301_1)의 게이트, 트랜지스터(301_2)의 게이트, 및 트랜지스터(302)의 게이트와 접속되고, 트랜지스터(331)의 게이트는, 배선(113)과 접속된다. 트랜지스터(332)의 제 1 단자는, 배선(117)과 접속되고, 트랜지스터(332)의 제 2 단자는, 트랜지스터(331)의 제 2 단자와 접속되고, 트랜지스터(332)의 게이트는, 노드(n1)와 접속된다. 트랜지스터(333)의 제 1 단자는, 배선(117)과 접속되고, 트랜지스터(333)의 제 2 단자는, 트랜지스터(331)의 제 2 단자와 접속되고, 트랜지스터(333)의 게이트는, 노드(n2)와 접속된다. 트랜지스터(331), 트랜지스터(332), 및 트랜지스터(333)는, N 채널형인 것으로 한다. 단, 이것에 한정되지 않고, 트랜지스터(331), 트랜지스터(332), 및 트랜지스터(333)는, P 채널형인 것이 가능하다. Next, an example of the
도 25a에 도시하는 회로(330)의 동작에 대해서 설명한다. 도 4c에 도시하는 기간(A1), 기간(A2), 기간(B1), 및 기간(B2)에 있어서, 노드(n1)의 전위 또는 노드(n2)의 전위는, 트랜지스터(332) 또는 트랜지스터(333)의 임계치 전압보다 높은 값으로 되므로, 트랜지스터(332) 또는 트랜지스터(333)는 온된다. 이 때, 트랜지스터(332) 또는 트랜지스터(333)의 채널 폭을 트랜지스터(331)의 채널 폭보다도 크게 함으로써, 트랜지스터(301_1)의 게이트, 트랜지스터(301_2)의 게이트, 및 트랜지스터(302)의 게이트의 전위는 대략 V1로 된다. 기간(C1), 기간(C2), 기간(D1), 기간(D2), 기간(E1), 및 기간(E2)에 있어서, 노드(n1)의 전위 및 노드(n2)의 전위는, 대략 V1로 되므로, 트랜지스터(332) 및 트랜지스터(333)는 오프된다. 따라서, 트랜지스터(301_1)의 게이트, 트랜지스터(301_2)의 게이트, 및 트랜지스터(302)의 게이트의 전위는, 배선(113)의 전위(V2)로부터 트랜지스터(331)의 임계치 전압(Vth331)을 뺀 값보다 큰 값(V2-Vth331+Vx)으로 된다. 이 때 Vx는 O보다 큰 값이다. The operation of the
또한, 트랜지스터(332)의 채널 폭, 또는 트랜지스터(333)의 채널 폭은, 트랜지스터(331)의 채널 폭의 2배 이상인 것이 바람직하다. 더욱 바람직하게는, 4배 이상인 것이 바람직하다. 가장 바람직하게는, 8배 이상인 것이 바람직하다. 단, 이것에 한정되지 않는다. In addition, it is preferable that the channel width of the
또한, 트랜지스터(331)의 게이트 및 제 1 단자는, 여러 가지 배선과 접속되는 것이 가능하다. 예를 들어, 트랜지스터(331)의 게이트 및 제 1 단자는, 배선(112) 또는 배선(118)과 접속되는 것이 가능하다. 단, 이것에 한정되지 않는다. In addition, the gate and the first terminal of the
또한, 트랜지스터(332)의 게이트, 및 트랜지스터(333)의 게이트는, 여러 가지 배선과 접속되는 것이 가능하다. 예를 들어, 트랜지스터(332)의 게이트는 배선(114)과 접속되고, 트랜지스터(333)의 게이트는 배선(111)과 접속되는 것이 가능하다. 단, 이것에 한정되지 않는다. In addition, the gate of the
또한, 트랜지스터(332)의 제 1 단자와, 트랜지스터(333)의 제 1 단자는, 개개의 배선과 접속되는 것이 가능하다. 예를 들어, 트랜지스터(332)의 제 1 단자는, 배선(115_2)과 접속되고, 트랜지스터(333)의 제 1 단자는, 배선(115_1)과 접속되는 것이 가능하다. 단, 이것에 한정되지 않는다. In addition, the first terminal of the
또한, 도 25b에 도시하는 바와 같이, 회로(330)는, 트랜지스터(331), 트랜지스터(332), 및 트랜지스터(333)에 더하여, 트랜지스터(334), 트랜지스터(335), 및 트랜지스터(336)를 가질 수 있다. 트랜지스터(334)의 제 1 단자는, 배선(113)과 접속되고, 트랜지스터(334)의 제 2 단자는, 트랜지스터(301_1)의 게이트, 트랜지스터(301_2)의 게이트, 및 트랜지스터(302)의 게이트와 접속되고, 트랜지스터(334)의 게이트는, 트랜지스터(331)의 제 2 단자와 접속된다. 트랜지스터(335)의 제 1 단자는, 배선(117)과 접속되고, 트랜지스터(335)의 제 2 단자는, 트랜지스터(334)의 제 2 단자와 접속되고, 트랜지스터(335)의 게이트는, 노드(n1)와 접속된다. 트랜지스터(336)의 제 1 단자는, 배선(117)과 접속되고, 트랜지스터(336)의 제 2 단자는, 트랜지스터(334)의 제 2 단자와 접속되고, 트랜지스터(336)의 게이트는, 노드(n2)와 접속된다. 트랜지스터(334), 트랜지스터(335), 및 트랜지스터(336)는, N 채널형인 것으로 한다. 단, 이것에 한정되지 않고, 트랜지스터(334), 트랜지스터(335), 및 트랜지스터(336)는, P 채널형인 것이 가능하다. Also, as shown in FIG. 25B , the
또한, 트랜지스터(334)의 게이트와 제 2 단자 사이에, 용량 소자를 접속할 수 있다. Also, a capacitor may be connected between the gate of the
또한, 트랜지스터(334)의 제 1 단자는, 여러 가지 배선과 접속되는 것이 가능하다. 예를 들어, 트랜지스터(334)의 제 1 단자는, 배선(112) 또는 배선(118)과 접속되는 것이 가능하다. 단, 이것에 한정되지 않는다. In addition, the first terminal of the
또한, 트랜지스터(335)의 게이트, 및 트랜지스터(336)의 게이트는, 여러 가지 배선과 접속되는 것이 가능하다. 예를 들어, 트랜지스터(335)의 게이트는, 배선(114)과 접속되고, 트랜지스터(336)의 게이트는, 배선(111)과 접속되는 것이 가능하다. 단, 이것에 한정되지 않는다. In addition, the gate of the
또한, 트랜지스터(335)의 제 1 단자와, 트랜지스터(336)의 제 1 단자는, 개개의 배선과 접속되는 것이 가능하다. 예를 들어, 트랜지스터(335)의 제 1 단자는, 배선(115_2)과 접속되고, 트랜지스터(336)의 제 1 단자는, 배선(115_1)과 접속되는 것이 가능하다. 단, 이것에 한정되지 않는다. In addition, the first terminal of the
여기서, 실시형태 1 내지 실시형태 3에서 기술하는 내용을 적절하게 조합하는 경우의 반도체 장치의 일 예를 도 41에 도시한다. 단, 이것에 한정되지 않고, 그 외에도 실시형태 1 내지 실시형태 3에서 기술하는 내용을 조합하여, 반도체 장치를 다양한 구성으로 할 수 있다. Here, Fig. 41 shows an example of a semiconductor device in the case where the contents described in
도 41의 반도체 장치는, 회로(100), 및 회로(10)를 가지고, 회로(10)는, 회로(200) 및 회로(300)를 가지고, 회로(300)는, 회로(330)를 가진다. 도 41의 반도체 장치에서는, 회로(100)로서, 도 4a에 도시하는 구성이 사용되고, 회로(200)로서, 도 11e에 도시하는 구성이 사용되고, 회로(300)로서, 도 19c에 도시하는 구성이 사용되고, 회로(330)로서, 도 25b에 도시하는 구성이 사용된다. The semiconductor device of FIG. 41 includes a
또한, 도 41에 도시하는 반도체 장치의 동작 검증을 하였다. 검증 결과에 대해서 도 42에 도시한다. 도 42는, 본 실시형태의 반도체 장치의 검증 결과를 도시하는 도면이다. 또 검증은, SPICE 시뮬레이터를 사용하여 행하였다. 또한, 비교예로서 도 41에 도시하는 반도체 장치의 트랜지스터(101_2), 트랜지스터(201_2), 트랜지스터(203_1), 트랜지스터(203_2), 트랜지스터(301_2), 트랜지스터(303_2), 트랜지스터(333), 및 트랜지스터(336)를 설치하지 않는 회로 구성의 반도체 장치에 대해서도 동작 검증을 하였다. 또한, 검증은, Vdd=30V, Vss=0V, 클록 주파수=25kHz(1주기=20μsec), 각 트랜지스터의 이동도=1cm2/VS, 각 트랜지스터의 임계치 전압=5V, 출력 용량=50pF로서 행하였다. In addition, operation verification of the semiconductor device shown in FIG. 41 was performed. The verification result is shown in FIG. 42 . 42 is a diagram showing a verification result of the semiconductor device of the present embodiment. In addition, verification was performed using the SPICE simulator. Further, as a comparative example, the transistor 101_2 , the transistor 201_2 , the transistor 203_1 , the transistor 203_2 , the transistor 301_2 , the transistor 303_2 , the
도 42a는, 비교예의 반도체 장치에 있어서의 검증 결과의 타이밍 차트이다. 도 42a에 도시하는 바와 같이, 비교예의 반도체 장치에서는, 기간(T1) 및 기간(T2) 모두 노드(n1)의 전위에 따라서 트랜지스터(101_1)가 온되고, 배선(112)과 배선(111)은, 트랜지스터(101_1)를 통하여 도통 상태로 되고, 신호(CK1)가 배선(112)으로부터 트랜지스터(101_1)를 통하여 배선(111)에 공급된다. 42A is a timing chart of a verification result in a semiconductor device of a comparative example. 42A , in the semiconductor device of the comparative example, the transistor 101_1 is turned on according to the potential of the node n1 in both the period T1 and the period T2, and the
도 42b는 도 41에 도시하는 반도체 장치에 있어서의 검증 결과의 타이밍차트이다. 도 42b에 도시하는 바와 같이, 도 41에 도시하는 반도체 장치에서는, 기간(T1)에서는, 노드(n1)의 전위에 따라서 트랜지스터(101_1)가 온되고, 배선(112)과 배선(111)은, 트랜지스터(101_1)를 통하여 도통 상태로 되고, 신호(CK1)가 배선(112)으로부터 트랜지스터(101_1)를 통하여 배선(111)에 공급되고, 기간(T2)에서는, 노드(n2)의 전위에 따라서 트랜지스터(101_1)가 온되고, 배선(112)과 배선(111)은, 트랜지스터(101_1)를 통하여 도통 상태로 되고, 신호(CK1)가 배선(112)으로부터 트랜지스터(101_1)를 통하여 배선(111)에 공급된다. 따라서 도 42에 도시하는 바와 같이, 본 실시형태의 반도체 장치에서는, 각 기간에서 다른 트랜지스터를 온으로 하여 동작함으로써, 각 트랜지스터가 온으로 되는 횟수 및 온으로 되는 시간을 저감할 수 있는 것을 알 수 있다. Fig. 42B is a timing chart of the verification result in the semiconductor device shown in Fig. 41; As shown in FIG. 42B, in the semiconductor device shown in FIG. 41, in the period T1, the transistor 101_1 is turned on according to the potential of the node n1, and the
(실시형태 4)(Embodiment 4)
본 실시형태에서는, 시프트 레지스터의 일 예에 대해서 설명한다. 본 실시형태의 시프트 레지스터는, 실시형태 1 내지 실시형태 3의 반도체 장치를 가질 수 있다. 또한, 시프트 레지스터를, 반도체 장치, 또는 게이트 드라이버를 나타낼 수 있다. 또한, 실시형태 1 내지 실시형태 3에서 기술하는 내용은, 그 설명을 생략한다. 또한, 실시형태 1 내지 실시형태 3에서 기술하는 내용은, 본 실시형태에서 기술하는 내용과 적절하게 조합할 수 있다. In this embodiment, an example of a shift register will be described. The shift register of the present embodiment can have the semiconductor devices of the first to third embodiments. Also, a shift register may represent a semiconductor device or a gate driver. In addition, the description of the content described in Embodiment 1 -
우선, 시프트 레지스터의 일 예에 대해서, 도 26을 참조하여 설명한다. 시프트 레지스터(500)는, 플립플롭(501_1 내지 501_N)과 같은 복수의 플립플롭을 가진다. First, an example of a shift register will be described with reference to FIG. 26 . The
또한, 플립플롭(501_1 내지 501_N)은, 각각, 실시형태 1 내지 실시형태 3에서 기술하는 반도체 장치에 대응한다. 도 26의 일 예에는, 플립플롭(501_1 내지 501_N)으로서, 각각, 도 4a의 반도체 장치가 사용되는 경우에 대하여 도시한다. 단, 이것에 한정되지 않고, 플립플롭(501_1 내지 501_N)으로서는, 그 외에도 예를 들어 실시형태 1 내지 실시형태 3에서 기술하는 반도체 장치 또는 회로를 사용할 수 있다. Also, the flip-flops 501_1 to 501_N correspond to the semiconductor devices described in the first to third embodiments, respectively. In an example of FIG. 26 , a case in which the semiconductor device of FIG. 4A is used as the flip-flops 501_1 to 501_N is illustrated. However, the present invention is not limited thereto, and as the flip-flops 501_1 to 501_N, other semiconductor devices or circuits described in the first to third embodiments can be used, for example.
다음에, 시프트 레지스터의 접속 관계에 대하여 설명한다. 시프트 레지스터(500)는, 배선(511_1 내지 511_N), 배선(512), 배선(513), 배선(514), 배선(515_1 및 515_2), 배선(516), 배선(517), 및 배선(518)과 접속된다. 그리고, 플립플롭(501_i)(i는 2 내지 N의 어느 하나)에 있어서, 배선(111), 배선(112), 배선(113), 배선(114), 배선(115_1), 배선(115_2), 배선(116), 및 배선(117)은, 각각, 배선(511_i), 배선(512), 배선(514), 배선(511_i-1), 배선(515_1), 배선(515_2), 배선(511_i+1), 배선(516)과 접속된다. 또한, 홀수단의 플립플롭과, 짝수단의 플립플롭에서는, 배선(112)의 접속처가 다른 경우가 많다. 예를 들어, i단째의 플립플롭에 있어서, 배선(112)이 배선(512)과 접속되는 경우, i+1단째의 플립플롭, 또는 i-1단째의 플립플롭에 있어서는, 배선(112)은 배선(513)과 접속된다. Next, the connection relationship of the shift registers will be described. The
또한, 플립플롭(501_1)에 있어서, 배선(114)은, 배선(517)과 접속되는 경우가 많다. 그리고, 플립플롭(501_N)에 있어서, 배선(116)은, 배선(518)과 접속되는 경우가 많다. 단, 이것에 한정되지 않는다. Also, in the flip-flop 501_1 , the
다음에, 각 배선에 입력 또는 출력되는 신호 또는 전압의 일 예에 대해서 설명한다. 배선(511_1 내지 511_N)으로부터는, 일 예로서, 각각, 신호(GOUT_1 내지 GOUT_N)가 출력되는 것으로 한다. 신호(GOUT_1 내지 GOUT_N)는, 각각, 플립플롭(501_1 내지 501_N)의 출력 신호이다. 그리고, 신호(GOUT_1 내지 GOUT_N)는, 신호(OUT)에 대응하고, 출력 신호, 선택 신호, 전송 신호, 스타트 신호, 리셋 신호, 게이트 신호, 또는 주사 신호로서 기능할 수 있다. 배선(512)에는, 신호(GCK1)가 입력되는 것으로 한다. 신호(GCK1)는, 신호(CK1)에 대응하고, 클록 신호로서 기능할 수 있다. 배선(513)에는, 일 예로서, 신호(GCK2)가 입력되는 것으로 한다. 신호(GCK2)는, 신호(CK2)에 대응하고, 반전 클록 신호로서 기능할 수 있다. 배선(514)에는, 일 예로서, 전압(V2)이 공급되는 것으로 한다. 배선(515_1 및 515_2)에는, 일 예로서, 각각, 신호(SEL1 내지 SEL2)가 입력되는 것으로 한다. 배선(516)에는, 일 예로서, 전압(V1)이 공급되는 것으로 한다. 배선(517)에는, 일 예로서, 신호(GSP)가 입력되는 것으로 한다. 신호(GSP)는, 신호(SP)에 대응하고, 스타트 신호, 또는 수직 동기 신호로서 기능할 수 있다. 배선(518)에는, 일 예로서, 신호(GRE)가 입력되는 것으로 한다. 신호(GRE)는, 신호(RE)에 대응하고, 리셋 신호로서 기능할 수 있다. 단, 이것에 한정되지 않고, 이들의 배선에는, 그 외에도 여러 가지 신호, 여러 가지 전압, 또는 여러 가지 전류를 입력할 수 있다. Next, an example of a signal or voltage input or output to each wiring will be described. As an example, it is assumed that signals GOUT_1 to GOUT_N are respectively output from the wirings 511_1 to 511_N. The signals GOUT_1 to GOUT_N are output signals of the flip-flops 501_1 to 501_N, respectively. In addition, the signals GOUT_1 to GOUT_N correspond to the signal OUT and may function as an output signal, a selection signal, a transfer signal, a start signal, a reset signal, a gate signal, or a scan signal. It is assumed that a signal GCK1 is input to the
또한, 배선(511_1 내지 511_N)은, 신호선, 게이트 신호선, 또는 주사선으로서 기능할 수 있다. 배선(512), 및 배선(513)은, 신호선, 또는 클록 신호선으로서 기능할 수 있다. 배선(514)은, 전원선으로서 기능할 수 있다. 배선(515_1 및 515_2)은, 신호선으로서 기능할 수 있다. 배선(516)은, 전원선, 또는 그라운드선으로서 기능할 수 있다. 배선(517)은, 신호선으로서 기능할 수 있다. 배선(518)은, 신호선으로서 기능할 수 있다. 단, 이것에 한정되지 않고, 이들의 배선은 그 외에도 다양한 종류의 배선으로서 기능할 수 있다. In addition, the wirings 511_1 to 511_N may function as a signal line, a gate signal line, or a scan line. The
또한, 배선(512), 배선(513), 배선(514), 배선(515_1 및 515_2), 배선(516), 배선(517), 및 배선(518)은, 회로(520)로부터 신호 또는 전압 등이 입력되는 것으로 한다. 회로(520)는, 시프트 레지스터에 신호 또는 전압 등을 공급함으로써, 시프트 레지스터를 제어하는 기능을 가지고, 제어 회로, 또는 컨트롤러 등으로서 기능할 수 있다. Further, the
또한, 회로(520)는, 일 예로서, 회로(521), 및 회로(522)를 가지는 것으로 한다. 회로(521)는, 정전원 전압, 부전원 전압, 그라운드 전압, 기준전압 등의 전원 전압을 생성하는 기능을 가지고, 전원 회로, 또는 레귤레이터로서 기능할 수 있다. 회로(522)는, 클록 신호, 반전 클록 신호, 스타트 신호, 리셋 신호, 및/또는, 비디오 신호 등의 여러 가지 신호를 생성하는 기능을 가지고, 타이밍 제너레이터로서 기능할 수 있다. 단, 이것에 한정되지 않고, 회로(520)는, 회로(521) 및 회로(522)의 외에도 여러 가지 회로, 또는 여러 가지 소자를 가질 수 있다. 예를 들어, 회로(520)는, 오실레이터, 레벨 시프터 회로, 인버터 회로, 버퍼 회로, DA 변환 회로, AD 변환 회로, 오퍼레이션 앰프, 시프트 레지스터, 룩업 테이블, 코일, 트랜지스터, 용량 소자, 저항 소자, 및/또는, 분주기 등을 가질 수 있다. In addition, it is assumed that the
다음에, 도 26의 시프트 레지스터의 동작에 대해서, 도 27을 참조하여 설명한다. 도 27은, 시프트 레지스터의 동작을 설명하기 위한 타이밍 차트의 일 예이다. 도 27에는, 신호(GSP), 신호(GRE), 신호(GCK1), 신호(GCK2), 신호(SEL1), 신호(SEL2), 신호(GOUT_1), 신호(GOUT_i-1), 신호(GOUT_i), 신호(GOUT_i+1), 및 신호(GOUT_N)의 일 예를 도시한다. 또한, 실시형태 1 내지 실시형태 3의 반도체 장치의 동작과 공통되는 부분은, 그 설명을 생략한다. Next, the operation of the shift register in FIG. 26 will be described with reference to FIG. Fig. 27 is an example of a timing chart for explaining the operation of the shift register. 27 shows a signal GSP, a signal GRE, a signal GCK1, a signal GCK2, a signal SEL1, a signal SEL2, a signal GOUT_1, a signal GOUT_i-1, and a signal GOUT_i. , a signal GOUT_i+1, and a signal GOUT_N are shown. In addition, the description of the part common to the operation|movement of the semiconductor device of Embodiment 1 -
k(k는 자연수)번째 프레임에 있어서의 플립플롭(501_i)의 동작에 대하여 설명한다. 우선, 신호(GOUT_i-1)가 H 레벨로 된다. 그렇게 하면, 플립플롭(501_i)은, 기간(A1)에 있어서의 동작을 개시하고, 신호(GOUT_i)는 L 레벨로 된다. 그 후, 신호(GCK1) 및 신호(GCK2)의 각각이 반전한다. 그렇게 하면, 플립플롭(501_i)이 기간(B1)에 있어서의 동작을 개시하고, 신호(GOUT_i)가 H 레벨로 된다. 신호(GOUT_i)는, 플립플롭(501_i-1)에 리셋 신호로서 입력되고, 또한 플립플롭(501_i+1)에 스타트 신호로서 입력된다. 따라서, 플립플롭(501_i-1)은, 기간(C1)에 있어서의 동작을 개시하고, 플립플롭(501_i+1)은, 기간(A1)에 있어서의 동작을 개시한다. 그 후, 신호(GCK1), 및 신호(GCK2)가 다시 반전한다. 그렇게 하면, 플립플롭(501_i+1)이 기간(B1)에 있어서의 동작을 개시하고, 신호(GOUT_i+1)이 H 레벨로 된다. 신호(GOUT_i+1)는, 플립플롭(501_i)에 리셋 신호로서 입력된다. 따라서, 플립플롭(501_i)이 기간(C1)에 있어서의 동작을 개시하므로, 신호(GOUT_i)는 L 레벨로 된다. 그 후, 다시 신호(GOUT_i-1)가 H 레벨로 될 때까지는, 플립플롭(501_i)은, 신호(GCK1) 및 신호(GCK2)가 반전할 때마다, 기간(D1)에 있어서의 동작과 기간(E1)에 있어서의 동작을 반복한다. The operation of the flip-flop 501_i in the k (k is a natural number)-th frame will be described. First, the signal GOUT_i-1 goes to the H level. Then, the flip-flop 501_i starts the operation in the period A1, and the signal GOUT_i goes to the L level. After that, each of the signal GCK1 and the signal GCK2 is inverted. Then, the flip-flop 501_i starts the operation in the period B1, and the signal GOUT_i goes to the H level. The signal GOUT_i is input as a reset signal to the flip-flop 501_i-1 and is also input as a start signal to the flip-
k+1번째 프레임에 있어서의 플립플롭(501_i)의 동작에 대해서 설명한다. 우선, 신호(GOUT_i-1)가 H 레벨로 된다. 그렇게 하면, 플립플롭(501_i)은, 기간(A2)에 있어서의 동작을 개시하고, 신호(GOUT_i)는 L 레벨로 된다. 그 후, 신호(GCK1), 및 신호(GCK2)가 반전한다. 그렇게 하면, 플립플롭(501_i)이 기간(B2)에 있어서의 동작을 개시하고, 신호(GOUT_i)가 H 레벨로 된다. 신호(GOUT_i)는, 플립플롭(501_i-1)에 리셋 신호로서 입력되고, 또한 플립플롭(501_i-1)에 스타트 신호로서 입력된다. 따라서, 플립플롭(501_i-1)은, 기간(C2)에 있어서의 동작을 개시하고, 플립플롭(501_i+1)은, 기간(A2)에 있어서의 동작을 개시한다. 그 후, 신호(GCK1), 및 신호(GCK2)가 다시 반전한다. 그렇게 하면, 플립플롭(501_i+1)이 기간(B1)에 있어서의 동작을 개시하고, 신호(GOUT_i+1)가 H 레벨로 된다. 신호(GOUT_i+1)는, 플립플롭(501_i)에 리셋 신호로서 입력된다. 따라서, 플립플롭(501_i)이 기간(C2)에 있어서의 동작을 개시하므로, 신호(GOUT_i)는 L 레벨로 된다. 그 후, 다시 신호(GOUT_i-1)가 H 레벨로 될 때까지는, 플립플롭(501_i)은, 신호(GCK1) 및 신호(GCK2)가 반전할 때마다, 기간(D2)에 있어서의 동작과 기간(E2)에 있어서의 동작을 반복한다. The operation of the flip-flop 501_i in the k+1th frame will be described. First, the signal GOUT_i-1 goes to the H level. Then, the flip-flop 501_i starts the operation in the period A2, and the signal GOUT_i goes to the L level. After that, the signal GCK1 and the signal GCK2 are inverted. Then, the flip-flop 501_i starts the operation in the period B2, and the signal GOUT_i goes to the H level. The signal GOUT_i is input as a reset signal to the flip-flop 501_i-1 and is also input as a start signal to the flip-flop 501_i-1. Accordingly, the flip-flop 501_i-1 starts the operation in the period C2, and the flip-flop 501_i+1 starts the operation in the period A2. After that, the signal GCK1 and the signal GCK2 are inverted again. Then, the flip-flop 501_i+1 starts the operation in the period B1, and the signal GOUT_i+1 goes to the H level. The signal GOUT_i+1 is input to the flip-flop 501_i as a reset signal. Accordingly, since the flip-flop 501_i starts the operation in the period C2, the signal GOUT_i goes to the L level. After that, until the signal GOUT_i-1 goes to the H level again, the flip-flop 501_i operates and in the period D2 whenever the signals GCK1 and GCK2 are inverted. The operation in (E2) is repeated.
또한, 플립플롭(501_1)에서는, 앞의 단의 플립플롭의 출력 신호 대신에, 신호(GSP)가 회로(520)로 배선(517)을 통하여 입력된다. 따라서, 신호(GSp)가 H 레벨로 되면, 플립플롭(501_1)은, 기간(A1) 또는 기간(A2)에 있어서의 동작을 개시한다. Also, in the flip-flop 501_1 , a signal GSP is input to the
또한, 플립플롭(501_N)에서는, 다음 단의 플립플롭의 출력 신호 대신에, 신호(GRE)가 회로(520)로 배선(518)을 통하여 입력된다. 따라서, 신호(GRE)가 H 레벨로 되면, 플립플롭(501_N)은, 기간(C1) 또는 기간(C2)에 있어서의 동작을 개시한다. Further, in the flip-flop 501_N, the signal GRE is input to the
이상과 같이, 본 실시형태의 시프트 레지스터는, 실시형태 1 내지 실시형태 3의 반도체 장치를 사용함으로써, 상기 반도체 장치와 같은 메리트를 얻을 수 있다. As described above, the shift register of the present embodiment can obtain the same advantages as the semiconductor devices described above by using the semiconductor devices of the first to third embodiments.
또한, 신호(GCK1)와 신호(GCK2)의 관계를 비평형으로 할 수 있다. 예를 들어, 도 28a의 타이밍 차트에 도시하는 바와 같이, 신호(GCK1) 및 신호(GCK2)에 있어서, H 레벨로 되는 기간이 L 레벨로 되는 기간보다도 짧게 할 수 있다. 이렇게 함으로써, 신호(GOUT_1 내지 GOUT_N)에, 지연 또는 무뎌짐 등이 생기더라도, 이들의 신호가 H 레벨로 되는 기간을 방지할 수 있다. 따라서, 본 실시형태의 시프트 레지스터가 표시 장치에 사용되는 경우, 복수의 행이 동시에 선택되는 것을 막을 수 있다. 단, 이것에 한정되지 않고, 신호(GCK1), 및/또는, 신호(GCK2)에 있어서, H 레벨로 되는 기간이 L 레벨로 되는 기간보다도 긴 것이 가능하다. In addition, the relationship between the signal GCK1 and the signal GCK2 can be made non-equilibrium. For example, as shown in the timing chart of FIG. 28A , in the signal GCK1 and the signal GCK2, the period at the H level can be shorter than the period at the L level. By doing so, even if a delay or dulling occurs in the signals GOUT_1 to GOUT_N, the period in which these signals become H level can be prevented. Therefore, when the shift register of this embodiment is used in a display device, it is possible to prevent a plurality of rows from being selected at the same time. However, it is not limited to this, and in the signal GCK1 and/or the signal GCK2, it is possible that the period which becomes H level is longer than the period which becomes L level.
또한, 시프트 레지스터에 다상의 클록 신호를 입력할 수 있다. 예를 들어, 도 28b의 타이밍 차트에 도시하는 바와 같이, M(M은 3 이상의 자연수)상의 클록 신호를 사용할 수 있다. 이 경우, 신호(GOUT_1 내지 GOUT_N)에 있어서, 어떤 단에 있어서 H 레벨로 되는 기간은, 그 전후의 단계에 있어서 H 레벨로 되는 기간과 겹치는 것이 가능해진다. 따라서, 본 실시형태가 표시 장치에 사용되는 경우, 복수의 행이 동시에 선택된다. 이로써, 다른 행의 화소로의 비디오 신호를 프리챠지 전압으로서 사용하는 것이 가능해진다. It is also possible to input a multiphase clock signal to the shift register. For example, as shown in the timing chart of Fig. 28B, a clock signal on M (M is a natural number equal to or greater than 3) can be used. In this case, in the signals GOUT_1 to GOUT_N, the period in which the H level is attained in a certain stage can overlap the period in which the H level is attained in the preceding and subsequent stages. Accordingly, when the present embodiment is used in a display device, a plurality of rows are selected simultaneously. This makes it possible to use the video signal to the pixels in another row as the precharge voltage.
또한, 도 28b에 있어서, M≤8인 것이 바람직하다. 더욱 바람직하게는, M≤6인 것이 바람직하다. 가장 바람직하게는, M≤4인 것이 바람직하다. 왜냐하면, 시프트 레지스터가 표시 장치의 주사선 구동 회로에 사용되는 경우, M이 지나치게 크면, 화소에 복수의 종류의 비디오 신호가 기록되기 때문이다. 그리고, 상기 화소에 부정한 비디오 신호가 입력되는 기간이 길어지므로, 표시 품위가 저하하는 경우가 있기 때문이다. Moreover, in FIG. 28B, it is preferable that M<=8. More preferably, it is preferable that M≤6. Most preferably, it is preferred that M≤4. This is because, when a shift register is used in a scan line driving circuit of a display device, if M is too large, a plurality of types of video signals are recorded in the pixel. This is because the period during which an illegal video signal is inputted to the pixel becomes longer, and thus the display quality may deteriorate.
또한, 도 28b와 마찬가지로, 도 28a의 타이밍 차트에 있어서도, 다상의 클록 신호를 사용할 수 있다. In addition, similarly to FIG. 28B, also in the timing chart of FIG. 28A, a polyphase clock signal can be used.
또한, 배선(518)과, 다른 배선(예를 들어 배선(512), 배선(513), 배선(515_1), 배선(515_2), 배선(516), 또는 배선(517))을 하나의 공통의 배선으로 구성하고, 배선(518)을 생략할 수 있다. 이 경우, 플립플롭(501N)에 있어서, 배선(116)이 배선(512), 배선(513), 배선(515_1), 배선(515_2), 배선(516), 또는 배선(517)과 접속되는 것이 바람직하다. 또한, 다른 구성에 의해 배선(518)을 생략할 수도 있다. 이 경우, 플립플롭(501N)에 있어서, 트랜지스터(303_1 및 303_2), 및 트랜지스터(304)를 생략할 수도 있다. In addition, the
또한, 도 29에 도시하는 바와 같이, 출력 신호를 분할할 수 있다. 도 29의 일 예에서는, 플립플롭(501_1 내지 501_N)으로서, 각각, 도 10e의 반도체 장치가 사용된다. 그리고, 플립플롭(501_i)(i는 2 내지 N의 어느 하나)에 있어서, 배선(111), 배선(112), 배선(113), 배선(114), 배선(115_1), 배선(115_2), 배선(116), 및 배선(117)은, 각각, 배선(511_i), 배선(512), 배선(514), 배선(518_i-1), 배선(515_1), 배선(515_2), 배선(511_i+1), 배선(516)과 접속된다. 이렇게 함으로써, 배선(511_1 내지 511_N)에, 화소 또는 게이트 신호선 등의 부하가 접속되는 경우라도, 다음 단의 플립플롭을 구동하기 위한 전송 신호에 무뎌짐이나 또는 지연 등이 생기는 일이 없다. 따라서, 시프트 레지스터의 지연의 영향을 저감할 수 있다. 단, 이것에 한정되지 않고, 배선(114)은, 배선(511_i-1)과 접속되는 것이 가능하다. 또는, 배선(116)은, 배선(517_i+1)과 접속되는 것이 가능하다. Further, as shown in Fig. 29, the output signal can be divided. In the example of FIG. 29 , the semiconductor device of FIG. 10E is used as the flip-flops 501_1 to 501_N, respectively. And, in the flip-flop 501_i (i is any one of 2 to N), the
(실시형태 5)(Embodiment 5)
본 실시형태에서는, 표시 장치의 일 예에 대해서 설명한다. In the present embodiment, an example of a display device will be described.
우선, 도 30a를 참조하여, 액정 표시 장치의 시스템 블록의 일 예에 대해서 설명한다. 액정 표시 장치는, 회로(5361), 회로(5362), 회로(5363_1), 회로(5363_2), 화소를 가지는 화소부(5364), 회로(5365), 및 조명 장치(5366)를 가진다. 화소부(5364)에는, 복수의 배선(5371)이 회로(5362)로부터 연신하여 배치되고, 복수의 배선(5372)이 회로(5363_1), 및 회로(5363_2)로부터 연신하여 배치되어 있다. 그리고, 복수의 배선(5371)과 복수의 배선(5372)의 교차 영역에는, 각각, 액정 소자 등의 표시 소자를 가지는 화소(5367)가 매트릭스 형상으로 배치되어 있다. First, an example of a system block of a liquid crystal display will be described with reference to FIG. 30A . The liquid crystal display device includes a
회로(5361)는, 비디오 신호(5360)에 따라서, 회로(5362), 회로(5363_1), 회로(5363_2), 및 회로(5365)에, 신호, 전압, 또는 전류 등을 공급하는 기능을 가지고, 컨트롤러, 제어 회로, 타이밍 제너레이터, 전원 회로, 또는 레귤레이터 등으로서 기능할 수 있다. 본 실시형태에서는, 일 예로서, 회로(5361)는, 회로(5362)에, 신호선 구동 회로용 스타트 신호(SSP), 신호선 구동 회로용 클록 신호(SCK), 신호선 구동 회로용 반전 클록 신호(SCKB), 비디오 신호용 데이터(DATA), 래치 신호(LAT)를 공급하는 것으로 한다. 또는, 회로(5361)는, 일 예로서, 회로(5363_1), 및 회로(5363_2)에, 주사선 구동 회로용 스타트 신호(GSP), 주사선 구동 회로용 클록 신호(GCK), 및 반전 주사선 구동 회로용 클록 신호(GCKB)를 공급하는 것으로 한다. 또는, 회로(5361)는, 회로(5365)에, 백라이트 제어 신호(BLC)를 공급하는 것으로 한다. 단, 이것에 한정되지 않고, 회로(5361)는, 그 외에도 여러 가지 신호, 여러 가지 전압, 또는 여러 가지 전류 등을, 회로(5362), 회로(5363_1), 회로(5363_2), 및 회로(5365)에 공급할 수 있다. The
회로(5362)는, 회로(5361)로부터 공급되는 신호(예를 들어, SSP, SCK, SCKB, DATA, LAT)에 따라서, 비디오 신호를 복수의 배선(5371)에 출력하는 기능을 가지고, 신호선 구동 회로로서 기능할 수 있다. 회로(5363_1), 및 회로(5363_2)는, 회로(5361)로부터 공급되는 신호(GSP, GCK, GCKB)에 따라서, 주사 신호를 복수의 배선(5372)에 출력하는 기능을 가지고, 주사선 구동 회로로서 기능할 수 있다. 회로(5365)는, 회로(5361)로부터 공급되는 신호(BLC)에 따라서, 조명 장치(5366)에 공급하는 전력의 양, 또는 시간 등을 제어함으로써, 조명 장치(5366)의 휘도(또는 평균 휘도)를 제어하는 기능을 가지고, 전원 회로로서 기능할 수 있다. The
또한, 복수의 배선(5371)에 비디오 신호가 입력되는 경우, 복수의 배선(5371)은, 신호선, 비디오 신호선, 또는 소스 신호선 등으로서 기능할 수 있다. 복수의 배선(5372)에 주사 신호가 입력되는 경우, 복수의 배선(5372)은, 신호선, 주사선, 또는 게이트 신호선 등으로서 기능할 수 있다. 단, 이것에 한정되지 않는다. In addition, when a video signal is input to the plurality of
또한, 회로(5363_1), 및 회로(5363_2)의 각각에, 같은 신호가 회로(5361)에 입력되는 경우, 회로(5363_1)가 복수의 배선(5372)에 출력하는 주사 신호와, 회로(5363_2)가 복수의 배선(5322)에 출력하는 주사 신호는, 대략 같은 타이밍으로 되는 경우가 많다. 따라서, 회로(5363_1), 및 회로(5363_2)가 구동하는 부하를 작게 할 수 있다. 따라서, 표시 장치를 대형화할 수 있다. 또는, 표시 장치를 고정세로 할 수 있다. 또는, 회로(5363_1), 및 회로(5363_2)가 가지는 트랜지스터의 채널 폭을 작게 할 수 있으므로, 프레임이 좁은 표시 장치를 얻을 수 있다. 단, 이것에 한정되지 않고, 회로(5361)는, 회로(5363_1)와 회로(5363_2)에 개개의 신호를 공급할 수 있다. In addition, when the same signal is input to the
또한, 회로(5363_1)와 회로(5363_2)의 어느 한쪽을 생략할 수 있다. In addition, either one of the circuit 5363_1 and the circuit 5363_2 can be omitted.
또한, 화소부(5364)에는, 용량선, 전원선, 주사선 등의 배선을 새롭게 배치할 수 있다. 그리고, 회로(5361)는, 이들의 배선에 신호 또는 전압 등을 출력할 수 있다. 또는, 회로(5363_1) 또는 회로(5363_2)와 같은 회로를 새롭게 추가할 수 있고, 이 새롭게 추가한 회로는, 새롭게 추가한 배선에 주사 신호 등의 신호를 출력할 수 있다. Further, in the
또한, 화소(5367)가 표시 소자로서 EL 소자 등의 발광 소자를 가질 수 있다. 이 경우, 도 30b에 도시하는 바와 같이, 표시 소자는 발광하는 것이 가능하므로, 회로(5365), 및 조명 장치(5366)는 생략될 수 있다. 그리고, 표시 소자에 전력을 공급하기 위해서, 전원선으로서 기능할 수 있는 복수의 배선(5373)을 화소부(5364)에 배치할 수 있다. 회로(5361)는, 전원 전압(전압 ANO라고도 함)을 배선(5373)에 공급할 수 있다. 이 배선(5373)은, 화소의 색 요소별로 접속되는 것이 가능하고, 모든 화소에 공통적으로 접속되는 것이 가능하다. Further, the
또한, 도 30b에서는, 일 예로서, 회로(5361)는, 회로(5363_1)와 회로(5363_2)에 개개의 신호를 공급하는 경우의 일 예를 도시한다. 회로(5361)는, 주사선 구동 회로용 스타트 신호(GSP1), 주사선 구동 회로용 클록 신호(GCK1), 및 반전 주사선 구동 회로용 클록 신호(GCKB1) 등의 신호를 회로(5363_1)에 공급한다. 그리고, 회로(5361)는, 주사선 구동 회로용 스타트 신호(GSP2), 주사선 구동 회로용 클록 신호(GCK2), 및 반전 주사선 구동 회로용 클록 신호(GCKB2) 등의 신호를 회로(5363_2)에 공급한다. 이 경우, 회로(5363_1)는, 복수의 배선(5372) 중 홀수행째의 배선만을 주사하고, 회로(5363_2)는, 복수의 배선(5372) 중 짝수행째의 배선만을 주사하는 것이 가능해진다. 따라서, 회로(5363_1), 및 회로(5363_2)의 구동 주파수를 작게 할 수 있으므로, 소비 전력의 저감을 도모할 수 있다. 또는, 1단분의 플립플롭을 레이아웃할 수 있는 면적을 크게 할 수 있다. 따라서, 표시 장치를 고정세로 할 수 있다. 또는, 표시 장치를 대형으로 할 수 있다. 단, 이것에 한정되지 않고, 도 30a와 마찬가지로, 회로(5361)는, 회로(5363_1)와 회로(5363_2)에 같은 신호를 출력할 수 있다. Also, in FIG. 30B , as an example, the
또한, 도 30b와 마찬가지로, 도 30a에 있어서도, 회로(5361)는, 회로(5363_1)와 회로(5363_2)에 개개의 신호를 공급할 수 있다. In addition, similarly to FIG. 30B , also in FIG. 30A , the
이상, 표시 장치의 시스템 블록의 일 예에 대한 설명이다. The above is a description of an example of a system block of a display device.
다음에, 표시 장치의 구성의 일 예에 대해서, 도 31a 내지 도 31e를 참조하여 설명한다. Next, an example of the configuration of the display device will be described with reference to FIGS. 31A to 31E .
도 31a에서는, 화소부(5364)에 신호를 출력하는 기능을 가지는 회로(예를 들어, 회로(5362), 회로(5363_1), 및 회로(5363_2) 등은, 화소부(5364)와 같은 기판(5380)에 형성된다. 그리고, 회로(5361)는, 화소부(5364)와는 다른 기판에 형성된다. 이렇게 하여, 외부 부품의 수가 줄어들기 때문에, 비용의 저감을 도모할 수 있다. 또는, 기판(5380)에 입력되는 신호 또는 전압의 수가 줄어들기 때문에, 기판(5380)과, 외부 부품의 접속 수를 줄일 수 있다. 따라서, 신뢰성의 향상, 또는 제조 수율의 향상을 도모할 수 있다. In FIG. 31A , a circuit having a function of outputting a signal to the pixel unit 5364 (eg, a
또한, 회로가 화소부(5364)와는 다른 기판에 형성되는 경우, 상기 기판은, TAB(Tape Automated Bonding) 방식에 의해 FPC(Flexible Printed Circuit)에 실장될 수 있다. 또는, 상기 기판은, COG(Chip on Glass) 방식에 의해 화소부(5364)와 같은 기판(5380)에 실장할 수 있다. In addition, when the circuit is formed on a substrate different from that of the
또한, 회로가 화소부(5364)와는 다른 기판에 형성되는 경우, 상기 기판에는, 단결정 반도체를 사용한 트랜지스터를 형성할 수 있다. 따라서, 상기 기판에 형성되는 회로는, 광범위하게 구동 주파수를 설정할 수 있다. 예를 들어 구동 주파수를 높게 함으로써, 화소부(5364)에 배치하는 화소를 늘릴 수 있다(해상도를 높게 할 수 있음). 구동 전압을 작게 함으로써, 소비 전력을 저감할 수 있다. 또한, 상기 기판에 형성되는 회로는, 구동 전압을 크게 할 수 있으므로, 표시 소자로서 구동 전압이 큰 표시 소자를 사용할 수 있다. 또한, 상기 기판에 형성되는 회로는, 출력 신호의 편차를 저감할 수 있다. In the case where the circuit is formed on a substrate different from that of the
또한, 외부 회로로부터는, 입력 단자(5381)를 통하여 신호, 전압, 또는 전류 등이 입력되는 경우가 많다. Also, a signal, voltage, or current is input from an external circuit through the
도 31b에서는, 회로(5363_1) 및 회로(5363_2)의 구동 주파수는, 회로(5361) 또는 회로(5362)의 구동 주파수보다도 낮은 경우가 많고, 화소부에 형성되는 트랜지스터와 같은 공정에서 형성되는 트랜지스터를 회로(5363_1), 및 회로(5363_2)에 사용할 수 있으므로, 회로(5363_1), 및 회로(5363_2)는, 화소부(5364)와 같은 기판(5380)에 형성된다. 그리고, 회로(5361), 및 회로(5362)는, 화소부(5364)와는 다른 기판에 형성된다. 이렇게 하여, 이동도가 작은 트랜지스터에 의해, 기판(5380)에 형성되는 회로를 구성할 수 있게 된다. 따라서, 트랜지스터의 반도체층으로서, 비정질 반도체, 미결정 반도체, 유기 반도체, 또는 산화물 반도체 등을 사용할 수 있게 된다. 따라서, 표시 장치의 대형화, 공정 수의 삭감, 비용의 저감, 또는 제조 수율의 향상 등을 도모할 수 있다. In Fig. 31B, the driving frequencies of the circuit 5363_1 and the circuit 5363_2 are often lower than the driving frequencies of the
또한, 도 31c에 도시하는 바와 같이, 회로(5362)의 일부(회로(5362a))가 화소부(5364)와 같은 기판(5380)에 형성되고, 회로(5362)의 나머지 부분(회로(5362b))이 화소부(5364)와는 다른 기판에 형성되는 것이 가능하다. 회로(5362a)는, 이동도가 낮은 트랜지스터에 의해 구성할 수 있는 회로(예를 들어, 시프트 레지스터, 실렉터, 스위치 등)를 가지는 경우가 많다. 그리고, 회로(5362b)는, 이동도가 높고, 또한 특성 편차가 작은 트랜지스터에 의해 구성하는 것이 바람직한 회로(예를 들어, 시프트 레지스터, 래치 회로, 버퍼 회로, DA 변환 회로, AD 변환 회로 등)를 가지는 경우가 많다. 이렇게 함으로써, 도 31b와 마찬가지로, 트랜지스터의 반도체층으로서, 예를 들어 비정질 반도체, 미결정 반도체, 유기 반도체, 또는 산화물 반도체 등을 사용할 수 있게 되고, 더욱이 외부 부품의 삭감을 도모할 수 있다. Further, as shown in Fig. 31C, a part of the circuit 5362 (
도 31d에서는, 화소부(5364)에 신호를 출력하는 기능을 가지는 회로(예를 들어, 회로(5362), 회로(5363_1), 및 회로(5363_2) 등) 및 이들의 회로를 제어하는 기능을 가지는 회로(예를 들어, 회로(5361))는, 화소부(5364)와는 다른 기판에 형성된다. 이렇게 하여, 화소부와, 그 주변회로를 개개의 기판에 형성할 수 있게 되므로, 제조 수율의 향상을 도모할 수 있다. In Fig. 31D, a circuit having a function of outputting a signal to the pixel unit 5364 (for example, a
또한, 도 31d와 마찬가지로, 도 31a 내지 도 31c에 있어서도, 회로(5363_1), 및 회로(5363_2)를 화소부(5364)와는 다른 기판에 형성할 수 있다. Further, similarly to FIG. 31D , also in FIGS. 31A to 31C , the circuit 5363_1 and the circuit 5363_2 can be formed on a substrate different from the
도 31e에서는, 회로(5361)의 일부(회로(5361a))가 화소부(5364)와 같은 기판(5380)에 형성되고, 나머지의 회로(5361)(회로(5361b))가 화소부(5364)와는 다른 기판에 형성된다. 회로(5361a)는, 이동도가 작은 트랜지스터에 의해 구성할 수 있는 회로(예를 들어, 스위치, 실렉터, 레벨 시프터 등)를 가지는 경우가 많다. 그리고, 회로(5361b)는, 이동도가 높고, 편차가 작은 트랜지스터를 사용하여 구성하는 것이 바람직한 회로(예를 들어, 시프트 레지스터, 타이밍 제너레이터, 오실레이터, 레귤레이터, 또는 아날로그 버퍼 등)를 가지는 경우가 많다. In Fig. 31E, a part of the circuit 5361 (
또한, 도 31a 내지 도 31d에 있어서도, 회로(5361a)를 화소부(5364)와 같은 기판에 형성하고, 화소부(5364)와는 다른 기판에 형성할 수 있다. 31A to 31D, the
여기서, 회로(5363_1), 및 회로(5363_2)로서, 실시형태 1 내지 실시형태 4의 반도체 장치 또는 시프트 레지스터를 사용할 수 있다. 이 경우, 회로(5363_1), 및 회로(5363_2)와 화소부가 같은 기판에 형성됨으로써, 상기 기판에 형성되는 모든 트랜지스터의 극성을 N 채널형 또는 P 채널형으로 할 수 있다. 따라서, 공정 수의 삭감, 제조 수율의 향상, 신뢰성의 향상, 또는 비용의 삭감을 도모할 수 있다. 특히, 모든 트랜지스터의 극성이 N 채널형인 경우에는, 트랜지스터의 반도체층으로서, 비정질 반도체, 미결정 반도체, 유기 반도체, 또는 산화물 반도체 등을 사용할 수 있게 된다. 따라서, 표시 장치의 대형화, 비용의 저감, 또는 제조 수율의 향상 등을 도모할 수 있다. Here, as the circuit 5363_1 and the circuit 5363_2, the semiconductor devices or shift registers of the first to fourth embodiments can be used. In this case, since the circuit 5363_1 and the circuit 5363_2 and the pixel portion are formed on the same substrate, the polarities of all transistors formed on the substrate can be N-channel or P-channel. Accordingly, it is possible to reduce the number of steps, improve the production yield, improve reliability, or reduce cost. In particular, when all transistors have an N-channel polarity, an amorphous semiconductor, a microcrystalline semiconductor, an organic semiconductor, or an oxide semiconductor can be used as the semiconductor layer of the transistor. Accordingly, it is possible to achieve enlargement of the display device, reduction of cost, improvement of manufacturing yield, and the like.
또는, 실시형태 1 내지 실시형태 4의 반도체 장치, 또는 시프트 레지스터는, 트랜지스터의 채널 폭을 작게 할 수 있다. 따라서 레이아웃 면적을 작게 할 수 있으므로, 프레임을 작게 할 수 있다. 또는 레이아웃 면적을 작게 할 수 있으므로, 해상도를 높게 할 수 있다. Alternatively, in the semiconductor devices or shift registers of the first to fourth embodiments, the channel width of the transistor can be made small. Therefore, since the layout area can be made small, the frame can be made small. Alternatively, since the layout area can be made small, the resolution can be made high.
또는, 실시형태 1 내지 실시형태 4의 반도체 장치, 또는 시프트 레지스터는, 기생 용량을 작게 할 수 있다. 따라서, 소비 전력을 저감할 수 있다. 또는, 외부 회로의 전류 능력을 작게 할 수 있다. 또는, 외부 회로의 크기, 또는 상기 외부 회로를 가지는 표시 장치의 크기를 작게 할 수 있다. Alternatively, the semiconductor device or the shift register according to the first to fourth embodiments can have a small parasitic capacitance. Therefore, power consumption can be reduced. Alternatively, the current capability of the external circuit can be reduced. Alternatively, the size of the external circuit or the size of the display device having the external circuit may be reduced.
또한, 비정질 반도체, 미결정 반도체, 유기 반도체, 또는 산화물 반도체 등을 반도체층으로서 사용하는 트랜지스터는, 임계치 전압의 증가, 또는 이동도의 저하 등의 특성 열화가 생기는 경우가 많다. 그러나, 실시형태 1 내지 실시형태 4의 반도체 장치 또는 시프트 레지스터는, 트랜지스터의 특성 열화를 억제할 수 있으므로, 표시 장치의 수명을 길게 할 수 있다. Further, in transistors using an amorphous semiconductor, microcrystalline semiconductor, organic semiconductor, oxide semiconductor, or the like as a semiconductor layer, characteristic deterioration such as an increase in threshold voltage or a decrease in mobility occurs in many cases. However, the semiconductor devices or shift registers of the first to fourth embodiments can suppress deterioration of transistor characteristics, and thus the lifespan of the display device can be lengthened.
또한, 회로(5362)의 일부로서, 실시형태 1 내지 실시형태 4의 반도체 장치, 또는 시프트 레지스터를 사용할 수 있다. 예를 들어, 회로(5362a)는, 실시형태 1 내지 실시형태 4의 반도체 장치, 또는 시프트 레지스터를 가질 수 있다. Further, as a part of the
(실시형태 6)(Embodiment 6)
본 실시형태에서는, 신호선 구동 회로의 일 예에 대해서 설명한다. 또한, 신호선 구동 회로를 반도체 장치, 또는 신호 생성 회로로 나타내는 것이 가능하다. In this embodiment, an example of a signal line driving circuit will be described. It is also possible to represent the signal line driving circuit as a semiconductor device or a signal generating circuit.
신호선 구동 회로의 일 예에 대해서, 도 32a를 참조하여 설명한다. 신호선 구동 회로는, 회로(602_1 내지 602_N)와 같은 복수의 회로와, 회로(600)와, 회로(601)를 가진다. 그리고, 회로(602_1 내지 602_N)는, 각각, 트랜지스터(603_1 내지 603_k)(k는 2 이상의 자연수)와 같은 복수의 트랜지스터를 가진다. 트랜지스터(603_1 내지 603_k)는, N 채널형인 것으로 한다. 단, 이것에 한정되지 않고, 트랜지스터(603_1 내지 603_k)는, P 채널형으로 할 수 있고, CMOS형의 스위치로 할 수 있다. An example of the signal line driving circuit will be described with reference to Fig. 32A. The signal line driving circuit includes a plurality of circuits such as circuits 602_1 to 602_N, a
신호선 구동 회로의 접속 관계에 대하여, 회로(602_1)를 예로서 설명한다. 트랜지스터(603_1 내지 603_k)의 제 1 단자는, 배선(605_1)과 접속된다. 트랜지스터(603_1 내지 603_k)의 제 2 단자는, 각각, 배선(S1 내지 Sk)과 접속된다. 트랜지스터(603_1 내지 603_k)의 게이트는, 각각, 배선(604_1 내지 604_k)과 접속된다. 예를 들어, 트랜지스터(603_1)의 제 1 단자는, 배선(605_1)과 접속되고, 트랜지스터(603_1)의 제 2 단자는, 배선(S1)과 접속되고, 트랜지스터(603_1)의 게이트는, 배선(604_1)과 접속된다. The connection relationship of the signal line driver circuit will be described with the circuit 602_1 as an example. A first terminal of the transistors 603_1 to 603_k is connected to the wiring 605_1 . The second terminals of the transistors 603_1 to 603_k are respectively connected to the wirings S1 to Sk. Gates of the transistors 603_1 to 603_k are connected to the wirings 604_1 to 604_k, respectively. For example, the first terminal of the transistor 603_1 is connected to the wiring 605_1, the second terminal of the transistor 603_1 is connected to the wiring S1, and the gate of the transistor 603_1 is connected to the wiring ( 604_1) is connected.
회로(600)는, 배선(604_1 내지 604_k)을 통하여, 신호를 회로(602_1 내지 602_N)에 공급하는 기능을 가지고, 시프트 레지스터, 또는 디코더 등으로서 기능할 수 있다. 상기 신호는, 디지털 신호인 경우가 많고, 선택 신호로서 기능할 수 있다. 그리고, 배선(604_1 내지 604_k)은, 신호선으로서 기능할 수 있다. The
회로(601)는, 신호를 회로(602_1 내지 602_N)에 출력하는 기능을 가지고, 비디오 신호 생성 회로 등으로서 기능할 수 있다. 예를 들어, 회로(601)는, 배선(605_1)을 통하여 신호를 회로(602_1)에 공급한다. 동시에, 배선(605_2)을 통하여 신호를 회로(602_2)에 공급한다. 상기 신호는, 아날로그 신호인 경우가 많고, 비디오 신호로서 기능할 수 있다. 그리고, 배선(605_1 내지 605_N)은, 신호선으로서 기능할 수 있다. The
회로(602_1 내지 602_N)는, 회로(601)의 출력 신호를, 어느 배선에 출력하는 것인지를 선택하는 기능을 가지고, 실렉터 회로로서 기능할 수 있다. 예를 들어, 회로(602_1)는, 회로(601)가 배선(605_1)에 출력하는 신호를, 배선(S1 내지 Sk) 중 어느 배선에 출력하는 것인지를 선택하는 기능을 가진다. The circuits 602_1 to 602_N have a function of selecting to which wiring the output signal of the
트랜지스터(603_1 내지 603_N)는, 각각, 회로(600)의 출력 신호에 따라서, 배선(605_1)과, 배선(S1 내지 Sk)의 도통 상태를 제어하는 기능을 가지고, 스위치로서 기능한다. The transistors 603_1 to 603_N have a function of controlling the conduction state of the wiring 605_1 and the wirings S1 to Sk according to the output signal of the
다음에, 도 32a의 신호선 구동 회로의 동작에 대해서, 도 32b의 타이밍 차트를 참조하여 설명한다. 도 32b에는, 배선(604_1)에 입력되는 신호(614_1), 배선(604_2)에 입력되는 신호(614_2), 배선(604_k)에 입력되는 신호(614_k), 배선(605_1)에 입력되는 신호(615_1), 및 배선(6052)에 입력되는 신호(615_2)의 일 예를 도시한다. Next, the operation of the signal line driver circuit of FIG. 32A will be described with reference to the timing chart of FIG. 32B. 32B shows a signal 614_1 input to the wiring 604_1, a signal 614_2 input to the wiring 604_2, a signal 614_k input to the wiring 604_k, and a signal 615_1 input to the wiring 605_1. ), and an example of a signal 615_2 input to the wiring 6052 is shown.
또한, 신호선 구동 회로의 1 동작 기간은, 표시 장치에 있어서의 1 게이트 선택 기간에 대응한다. 1 게이트 선택 기간이란, 어떤 행에 속하는 화소가 선택되고, 상기 화소에 비디오 신호를 기록할 수 있는 기간을 말한다. In addition, one operation period of the signal line driving circuit corresponds to one gate selection period in the display device. One gate selection period refers to a period in which a pixel belonging to a certain row is selected and a video signal can be written to the pixel.
또한, 1 게이트 선택 기간은, 기간(T0), 및 기간(T1) 내지 기간(Tk)으로 분할된다. 기간(T0)은, 선택된 행에 속하는 화소에 프리챠지용의 전압을 동시에 인가하기 위한 기간이며, 프리챠지 기간으로서 기능할 수 있다. 기간(T1 내지 Tk)은, 각각, 선택된 행에 속하는 화소에 비디오 신호를 기록하기 위한 기간이며, 기록 기간으로서 기능할 수 있다. Further, one gate selection period is divided into a period T0 and a period T1 to Tk. The period T0 is a period for simultaneously applying a precharge voltage to pixels belonging to the selected row, and can function as a precharge period. Each of the periods T1 to Tk is a period for writing a video signal to a pixel belonging to a selected row, and can function as a writing period.
또한, 편의상, 회로(602_1)의 동작을 예로 하여, 신호선 구동 회로의 동작을 설명한다. For convenience, the operation of the signal line driver circuit will be described by taking the operation of the circuit 602_1 as an example.
우선, 기간(T0)에 있어서, 회로(600)는, 배선(604_1 내지 604_k)에 H 레벨의 신호를 출력한다. 그렇게 하면, 트랜지스터(603_1 내지 603_k)가 온하므로, 배선(605_1)과, 배선(S1 내지 Sk)이 도통 상태로 된다. 이 때, 회로(601)는, 배선(605_1)에 프리챠지 전압(Vp)을 공급하고 있으므로, 프리챠지 전압(Vp)은, 트랜지스터(603_1 내지 603_k)를 통하여, 배선(S1 내지 Sk)에 각각 출력된다. 그리고, 프리챠지 전압(Vp)은, 선택된 행에 속하는 화소에 기록되므로, 선택된 행에 속하는 화소가 프리챠지 된다. First, in the period T0, the
다음에, 기간(T1)에 있어서, 회로(600)는, H 레벨의 신호를 배선(604_1)에 출력한다. 그렇게 하면, 트랜지스터(603_1)가 온하므로, 배선(605_1)과 배선(S1)이 도통 상태로 된다. 그리고, 배선(605_1)과 배선(S2 내지 Sk)이 비도통 상태로 된다. 이 때, 회로(601)는, 신호 Data(S1)를 배선(605_1)에 출력하고 있다고 하면, 신호 Data(S1)는, 트랜지스터(603_1)를 통하여, 배선(S1)에 출력된다. 이렇게 하여, 신호 Data(S1)는, 배선(S1)과 접속되는 화소 중, 선택된 행에 속하는 화소에 기록된다. Next, in the period T1 , the
다음에, 기간(T2)에 있어서, 회로(600)는, H 레벨의 신호를 배선(604_2)에 출력한다. 그렇게 하면, 트랜지스터(603_2)가 온하므로, 배선(605_2)과 배선(S2)이 도통 상태로 된다. 그리고, 배선(605_1)과 배선(S1)이 비도통 상태로 되고, 배선(605_1)과 배선(S3 내지 Sk)이 비도통 상태인 채로 된다. 이 때, 회로(601)는, 신호 Data(S2)를 배선(605_1)에 출력하고 있다고 하면, 신호 Data(S2)는, 트랜지스터(603_2)를 통하여, 배선(S2)에 출력된다. 이렇게 하여, 신호 Data(S1)는, 배선(S1)과 접속되는 화소 중, 선택된 행에 속하는 화소에 기록된다. Next, in a period T2 , the
그 후, 기간(Tk)까지, 회로(600)는, 배선(604_1 내지 604_k)에 H 레벨의 신호를 순서대로 출력하므로, 기간(T1) 및 기간(T2)과 마찬가지로, 기간(T3)으로부터 기간(Tk)까지, 회로(600)는, 배선(604_3 내지 604_k)에 H 레벨의 신호를 순서대로 출력한다. 따라서, 트랜지스터(603_3 내지 603_k)가 순서대로 온하므로, 회로(601)로부터 출력되는 신호는, 배선(S2 내지 Sk)에 순서대로 출력된다. 이렇게 하여, 선택된 행에 속하는 화소에, 신호를 순서대로 기록할 수 있게 된다. After that, until the period Tk, the
이상, 신호선 구동 회로의 일 예에 대하여 설명하였다. 본 실시형태의 신호선 구동 회로는, 실렉터로서 기능하는 회로를 가지므로, 신호의 수, 또는 배선의 수를 줄일 수 있다. 또는, 화소에 비디오 신호를 기록하기 전(기간(T0))에, 프리챠지를 행하기 위한 전압을 화소에 기록하기 때문에, 비디오 신호의 기록 시간을 짧게 할 수 있다. 따라서, 표시 장치의 대형화, 표시 장치의 고정세화를 도모할 수 있다. 단, 이것에 한정되지 않고, 기간(T0)을 생략하고, 화소에 프리챠지하지 않는 것이 가능하다. An example of the signal line driving circuit has been described above. Since the signal line driving circuit of the present embodiment has a circuit functioning as a selector, the number of signals or the number of wirings can be reduced. Alternatively, since the voltage for precharging is written to the pixel before the video signal is written to the pixel (period T0), the video signal recording time can be shortened. Accordingly, it is possible to achieve an enlargement of the display device and high definition of the display device. However, the present invention is not limited thereto, and it is possible to omit the period T0 and not precharge the pixel.
또한, k가 지나치게 크면, 화소로의 기록 시간이 짧아지므로, 비디오 신호의 화소로의 기록이 시간 내에 종료하지 않는 경우가 있다. 따라서, k≤6인 것이 바람직하다. 더욱 바람직하게는 k≤3인 것이 바람직하다. 가장 바람직하게는 k=2인 것이 바람직하다. In addition, if k is too large, the recording time to the pixel becomes short, so that the recording of the video signal into the pixel may not be completed within the time. Therefore, it is preferable that k≤6. More preferably, it is preferable that
특히, 화소의 색 요소가 n개로 분할되는 경우, k=n으로 할 수 있다. 예를 들어, 화소의 색 요소가 적색(R)과 녹색(G)과 청색(B)의 3개로 분할되는 경우, k=3인 것이 가능하다. 이 경우, 1 게이트 선택 기간은, 기간(T0), 기간(T1), 기간(T2), 기간(T3)으로 분할된다. 그리고, 기간(T1), 기간(T2), 기간(T3)에서는, 각각, 적색(R)의 화소, 녹색(G)의 화소, 청색(B)의 화소에 비디오 신호를 기록할 수 있다. 단, 이것에 한정되지 않고, 기간(T1), 기간(T2), 기간(T3)의 순번은 임의로 설정할 수 있다. In particular, when the color element of the pixel is divided into n pieces, k=n may be set. For example, when the color element of the pixel is divided into three red (R), green (G), and blue (B), it is possible that k=3. In this case, one gate selection period is divided into a period T0, a period T1, a period T2, and a period T3. In the period T1, period T2, and period T3, a video signal can be written to a red (R) pixel, a green (G) pixel, and a blue (B) pixel, respectively. However, it is not limited to this, The order of period T1, period T2, and period T3 can be set arbitrarily.
특히, 화소가 n(n은 자연수)개의 서브 화소(이하 서브 픽셀, 또는 부화소라고도 함)로 분할되는 경우, k=n으로 할 수 있다. 예를 들어, 화소가 2개의 서브 화소로 분할되는 경우, k=2인 것이 가능하다. 이 경우, 1 게이트 선택 기간은, 기간(T0), 기간(T1), 기간(T2)으로 분할된다. 그리고, 기간(T1)에서는, 2개의 서브 화소의 한쪽에 비디오 신호를 기록하고, 기간(T2)에서는, 2개의 서브 화소의 다른쪽에 비디오 신호를 기록할 수 있다. In particular, when a pixel is divided into n (where n is a natural number) sub-pixels (hereinafter also referred to as sub-pixels or sub-pixels), k=n may be set. For example, when a pixel is divided into two sub-pixels, it is possible that k=2. In this case, one gate selection period is divided into a period T0, a period T1, and a period T2. Then, in the period T1, the video signal can be recorded in one of the two sub-pixels, and in the period T2, the video signal can be written in the other of the two sub-pixels.
또한, 회로(600), 및 회로(602_1 내지 602_N)의 구동 주파수는, 회로(601)와 비교하여 낮은 경우가 많으므로, 회로(600), 및 회로(602_1 내지 602_N)는, 화소부와 같은 기판에 형성할 수 있다. 이렇게 하여, 화소부가 형성되는 기판과, 외부 회로의 접속 수를 줄일 수 있으므로, 제조 수율의 향상, 또는 신뢰성의 향상 등을 도모할 수 있다. 또한, 도 31a 내지 31e와 같이 , 주사선 구동 회로도 화소부와 같은 기판에 형성됨으로써, 더욱 외부 회로와의 접속 수를 줄일 수 있다. In addition, since the driving frequencies of the
또한, 회로(600)로서, 실시형태 1 내지 실시형태 4의 반도체 장치 또는 시프트 레지스터를 사용할 수 있다. 이 경우, 회로(600)가 가지는 모든 트랜지스터의 극성을 N 채널형, 또는 P 채널형으로 할 수 있다. 따라서, 공정 수의 삭감, 제조 수율의 향상, 또는 비용의 삭감을 도모할 수 있다. Further, as the
또한, 회로(600) 뿐만 아니라, 회로(602_1 내지 602_N)가 가지는 모든 트랜지스터의 극성도 N 채널형, 또는 P 채널형으로 할 수 있다. 따라서, 회로(600), 및 회로(602_1 내지 602_N)가, 화소부와 같은 기판에 형성되는 경우, 공정 수의 삭감, 제조 수율의 향상, 또는 비용의 삭감을 도모할 수 있다. 특히, 모든 트랜지스터의 극성을 N 채널형으로 함으로써, 트랜지스터의 반도체층으로서, 예를 들어 비정질 반도체, 미결정 반도체, 유기 반도체, 또는 산화물 반도체 등을 사용할 수 있다. In addition, the polarity of not only the
(실시형태 7)(Embodiment 7)
본 실시형태에 있어서는, 액정 표시 장치에 적용할 수 있는 화소의 구성 및 화소의 동작에 대하여 설명한다. In this embodiment, the structure of a pixel applicable to a liquid crystal display device, and operation|movement of a pixel are demonstrated.
도 33a는, 화소의 일 예를 도시한다. 화소(3020)는, 트랜지스터(3021), 액정 소자(3022), 및 용량 소자(3023)를 가진다. 그리고, 트랜지스터(3021)의 제 1 단자는, 배선(3031)과 접속되고, 트랜지스터(3021)의 제 2 단자는, 액정 소자(3022)의 한쪽의 전극 및 용량 소자(3023)의 한쪽의 전극과 접속되고, 트랜지스터(3021)의 게이트는, 배선(3032)과 접속된다. 액정 소자(3022)의 다른쪽의 전극은, 전극(3034)과 접속되고, 용량 소자(3023)의 다른쪽의 전극은, 배선(3033)과 접속된다. 33A shows an example of a pixel. The
배선(3031)에는, 일 예로서, 비디오 신호가 입력되는 것이 가능하다. 배선(3032)에는, 일 예로서, 주사 신호, 선택 신호, 또는 게이트 신호가 입력되는 것이 가능하다. 배선(3033)에는, 일 예로서, 일정한 전압이 공급되는 것이 가능하다. 전극(3034)에는, 일 예로서, 일정한 전압이 공급되는 것이 가능하다. 단, 이것에 한정되지 않고, 배선(3031)에는 프리챠지 전압이 공급됨으로써, 비디오 신호의 기록 시간을 짧게 할 수 있다. 또는, 배선(3033)에는 신호가 입력됨으로써, 액정 소자(3022)에 인가되는 전압을 제어할 수 있다. 또는, 전극(3034)에 신호가 입력됨으로써, 프레임 반전 구동을 실현할 수 있다. A video signal may be input to the
또한, 배선(3031)은, 신호선, 비디오 신호선, 또는 소스 신호선으로서 기능할 수 있다. 배선(3032)은, 신호선, 주사선, 또는 게이트 신호선으로서 기능할 수 있다. 배선(3033)은, 전원선, 또는 용량선으로서 기능할 수 있다. 전극(3034)은, 공통 전극, 또는 대향 전극으로서 기능할 수 있다. 단, 이것에 한정되지 않고, 배선(3031), 배선(3032)에, 전압이 공급되는 경우, 이들의 배선은, 전원선으로서 기능할 수 있다. 또는, 배선(3033)에 신호가 입력되는 경우, 배선(3033)은 신호선으로서 기능할 수 있다. In addition, the
트랜지스터(3021)는, 배선(3031)과 액정 소자(3022)의 한쪽의 전극과의 도통 상태를 제어함으로써, 화소에 비디오 신호를 기록하는 타이밍을 제어하는 기능을 가지고, 스위치로서 기능할 수 있다. 용량 소자(3023)는, 액정 소자(3022)의 한쪽의 전극과, 배선(3033)의 사이의 전위차를 유지하고, 액정 소자(3022)에 인가되는 전압을 일정하게 유지하는 기능을 가지고, 유지 용량으로서 기능한다. 단, 이것에 한정되지 않는다. The
도 33b에는, 도 33a의 화소의 동작을 설명하기 위한 타이밍 차트의 일 예를 도시한다. 도 33b에는, 신호(3042_j)(j는 자연수), 신호(3042_j+1), 신호(3041_i), 신호(3041_i+1), 및 전압(3043)을 나타낸다. 그리고, 도 33b에는, 제k(k는 자연수) 프레임과, 제 k+1 프레임을 나타낸다. 또한, 신호(3042_j), 신호(3042_j+1), 신호(3041_i), 신호(3041_1+1), 및 전압(3043)은, 각각, j행째의 배선(3032)에 입력되는 신호, j+1행째의 배선(3032)에 입력되는 신호, i열째의 배선(3031)에 입력되는 신호, i+1열째의 배선(3031)에 입력되는 신호, 배선(3033)에 공급되는 전압의 일 예이다. Fig. 33B shows an example of a timing chart for explaining the operation of the pixel of Fig. 33A. 33B shows a signal 3042_j (j is a natural number), a signal 3042_j+1, a signal 3041_i, a signal 3041_i+1, and a
j행 i열째에 속하는 화소(3020)의 동작에 대해서 설명한다. 신호(3042_j)가 H 레벨로 되면, 트랜지스터(3021)가 온한다. 따라서, i열째의 배선(3031)과 액정 소자(3022)의 한쪽의 전극이 도통 상태가 되므로, 신호(3041_j)가 트랜지스터(3021)를 통하여 액정 소자(3022)의 한쪽의 전극에 입력된다. 그리고, 용량 소자(3023)는, 이 때의 액정 소자(3022)의 한쪽의 전극의 전위와, 배선(3033)의 전위의 전위차를 유지한다. 따라서, 그 후, 다시 신호(3042_j)가 H 레벨로 될 때까지, 액정 소자(3022)에 인가되는 전압은 일정하게 된다. 그리고, 액정 소자(3022)는, 인가되는 전압에 따른 계조를 표현한다. The operation of the
또한, 도 33b에는, 양극성의 신호와 음극성의 신호가, 1행 선택 기간마다 교대로 배선(3031)에 입력되는 경우의 일 예를 도시한다. 양극성의 신호란, 전위가 기준의 값(예를 들어 전극(3034)의 전위)보다도 높은 신호를 말하며, 음극성의 신호란, 전위가 기준의 값(예를 들어 전극(3034)의 전위)보다도 낮은 신호를 말한다. 단, 이것에 한정되지 않고, 배선(3031)에 입력되는 신호는, 1 프레임 기간 동안, 같은 극성인 것이 가능하다. 33B shows an example of a case in which a positive signal and a negative signal are alternately input to the
또한, 도 33b에는, 신호(3041_i)의 극성과 신호(3041_i+1)의 극성이 서로 다른 경우의 일 예를 도시한다. 단, 이것에 한정되지 않고, 신호(3041_i)의 극성과 신호(3041_i+1)의 극성과는 같은 것이 가능하다. In addition, FIG. 33B shows an example in which the polarity of the signal 3041_i and the polarity of the signal 3041_i+1 are different from each other. However, the present invention is not limited thereto, and the polarity of the signal 3041_i and the polarity of the signal 3041_i+1 can be the same.
또한, 도 33b에는, 신호(3042_j)가 H 레벨로 되는 기간과, 신호(3042_j+1)가 H 레벨로 되는 기간과는, 겹치지 않는 경우의 일 예를 도시한다. 단, 이것에 한정되지 않고, 도 33c에 도시하는 바와 같이, 신호(3042_j)가 H 레벨로 되는 기간과, 신호(3042_j+1)가 H 레벨로 되는 기간은 겹치는 것이 가능하다. 이 경우, 배선(303) 위에는, 1 프레임 기간 중, 같은 극성의 신호가 공급되는 것이 바람직하다. 이렇게 함으로써, j행째의 화소로 기록되는 신호(3041_j)를 사용하여, j+1행째의 화소를 프리챠지할 수 있다. 이렇게 하여, 화소로의 비디오 신호의 기록 시간을 짧게 할 수 있다. 따라서, 표시 장치를 고정세로 할 수 있다. 또는, 표시 장치의 표시부를 크게 할 수 있다. 또는, 1 프레임 기간에 있어서, 배선(3031)에 같은 극성의 신호가 입력되므로, 소비 전력을 삭감할 수 있다. In addition, FIG. 33B shows an example of a case where the period in which the signal 3042_j goes to the H level and the period in which the signal 3042_j+1 goes to the H level do not overlap. However, the present invention is not limited thereto, and as shown in FIG. 33C , the period in which the signal 3042_j goes to the H level and the period in which the signal 3042_j+1 goes to the high level may overlap. In this case, it is preferable that signals of the same polarity are supplied over the
또한, 도 34a의 화소 구성과, 도 33c의 타이밍 차트를 조합함으로써, 도트 반전 구동을 실현할 수 있다. 도 34a의 화소 구성에서는, 화소(3020)(i, j)는, 배선(3031_i)과 접속된다. 한편, 화소(3020)(i, j+1)는, 배선(3031_i+1)과 접속된다. 즉, i열째에 속하는 화소는, 1행씩 교대로, 배선(3031_i)과, 배선(3031_i+1)과 접속된다. 이렇게 하여, i열째에 속하는 화소는, 1행씩 교대로, 양극성의 신호와 음극성의 신호가 기록되므로, 도트 반전 구동을 실현할 수 있다. 단, 이것에 한정되지 않고, i열째에 속하는 화소는, 복수행(예를 들어 2행 또는 3행)씩 교대로, 배선(3031_i)과, 배선(3031_i+1)과 접속되는 것이 가능하다. Further, dot inversion driving can be realized by combining the pixel configuration of Fig. 34A and the timing chart of Fig. 33C. In the pixel configuration of FIG. 34A , the pixels 3020 (i, j) are connected to the wiring 3031_i. On the other hand, the pixel 3020 (i, j+1) is connected to the
또한, 화소 구성으로서는, 서브 픽셀 구조를 사용할 수 있다. 도 34b, 및 34c에는, 화소를 2개의 서브 화소로 분할하는 경우의 구성을 도시한다. 그리고, 도 34b에는, 1S+2G(예를 들어 1 서브 화소당 1개의 신호선과, 2개의 주사선을 사용하는 것)라고 불리는 서브 픽셀 구조를 도시하고, 도 34c에는, 2S+1G(예를 들어 1 서브 화소당 2개의 신호선과, 1개의 주사선을 사용하는 것)라고 불리는 서브 픽셀 구조를 도시한다. 서브 화소(3020A) 및 서브 화소(3020B)는, 화소(3020)에 대응한다. 트랜지스터(3021A) 및 트랜지스터(3021B)는, 트랜지스터(3021)에 대응한다. 액정 소자(3022A) 및 액정 소자(3022B)는, 액정 소자(3022)에 대응한다. 용량 소자(3023A) 및 용량 소자(3023B)는, 용량 소자(3023)에 대응한다. 배선(3031A) 및 배선(3031B)은, 배선(3031)에 대응한다. 배선(3032A) 및 배선(3032B)은, 배선(3032)에 대응한다. In addition, as a pixel structure, a sub-pixel structure can be used. 34B and 34C show a configuration in a case where a pixel is divided into two sub-pixels. Fig. 34B shows a sub-pixel structure called 1S+2G (for example, one signal line and two scanning lines per one sub-pixel), and Fig. 34C shows 2S+1G (for example, 2S+1G). A sub-pixel structure is shown using two signal lines and one scanning line per one sub-pixel). The sub-pixel 3020A and the sub-pixel 3020B correspond to the
여기서, 본 실시형태의 화소와, 실시형태 1 내지 실시형태 6의 반도체 장치, 시프트 레지스터, 표시 장치, 또는 신호선 구동 회로를 조합함으로써, 여러 가지 메리트를 얻을 수 있다. 예를 들어, 화소로서, 서브 픽셀 구조를 사용하는 경우, 표시 장치를 구동하기 위해서 필요한 신호의 수가 늘어나 버린다. 따라서, 게이트 신호선의 수, 또는 소스 신호선의 수가 늘어나 버린다. 이 결과, 화소부가 형성되는 기판과, 외부 회로의 접속 수가 대폭 늘어나 버리는 경우가 있다. 그러나, 게이트 신호선의 수가 늘어나더라도, 실시형태 7에 나타내는 바와 같이, 주사선 구동 회로를 화소부와 같은 기판에 형성할 수 있다. 따라서, 화소부가 형성되는 기판과, 외부 회로의 접속 수를 대폭 늘리지 않고, 서브 픽셀 구조의 화소를 사용할 수 있다. 또는, 소스 신호선의 수가 늘어나더라도, 실시형태 6의 신호선 구동 회로를 사용함으로써, 소스 신호선의 수를 줄일 수 있다. 따라서, 화소부가 형성되는 기판과, 외부 회로의 접속 수를 대폭 늘리지 않고, 서브 픽셀 구조의 화소를 사용할 수 있다. Here, various advantages can be obtained by combining the pixel of this embodiment with the semiconductor device, shift register, display device, or signal line driver circuit of the first to sixth embodiments. For example, when a sub-pixel structure is used as the pixel, the number of signals required to drive the display device increases. Accordingly, the number of gate signal lines or the number of source signal lines increases. As a result, the number of connections between the substrate on which the pixel portion is formed and the external circuit may increase significantly. However, even if the number of gate signal lines is increased, as shown in the seventh embodiment, the scanning line driver circuit can be formed on the same substrate as the pixel portion. Accordingly, it is possible to use a pixel having a sub-pixel structure without significantly increasing the number of connections between the substrate on which the pixel portion is formed and the external circuit. Alternatively, even if the number of source signal lines is increased, by using the signal line driving circuit of the sixth embodiment, the number of source signal lines can be reduced. Accordingly, it is possible to use a pixel having a sub-pixel structure without significantly increasing the number of connections between the substrate on which the pixel portion is formed and the external circuit.
또는, 용량선에 신호를 입력하는 경우, 화소부가 형성되는 기판과, 외부 회로의 접속 수가 대폭 늘어나 버리는 경우가 있다. 그래서, 용량선에, 실시형태 1 내지 실시형태 5의 반도체 장치 또는 시프트 레지스터를 사용하여 신호를 공급할 수 있다. 그리고, 실시형태 1 내지 실시형태 5의 반도체 장치 또는 시프트 레지스터는, 화소부와 같은 기판에 형성할 수 있다. 따라서, 화소부가 형성되는 기판과, 외부 회로의 접속 수를 대폭 늘리지 않고, 용량선에 신호를 입력할 수 있다. Alternatively, when a signal is input to the capacitor line, the number of connections between the substrate on which the pixel portion is formed and the external circuit may increase significantly. Therefore, signals can be supplied to the capacitor lines by using the semiconductor devices or shift registers of the first to fifth embodiments. The semiconductor device or shift register according to the first to fifth embodiments can be formed on the same substrate as the pixel portion. Accordingly, a signal can be input to the capacitor line without significantly increasing the number of connections between the substrate on which the pixel portion is formed and the external circuit.
또는, 교류 구동을 사용하는 경우, 화소로의 비디오 신호의 기록 시간이 짧아져 버린다. 이 결과, 화소로의 비디오 신호의 기록 시간이 부족하여 버리는 경우가 있다. 마찬가지로, 서브 픽셀 구조의 화소를 사용하는 경우, 화소로의 비디오 신호의 기록 시간이 짧아진다. 이 결과, 화소로의 비디오 신호의 기록 시간이 부족하여 버리는 경우가 있다. 그래서, 실시형태 6의 신호선 구동 회로를 사용하여, 화소에 비디오 신호를 기록할 수 있다. 이 경우, 화소에 비디오 신호를 기록하기 전에, 화소에 프리챠지용의 전압을 기록하므로, 짧은 시간으로 화소에 비디오 신호를 기록할 수 있다. 또는, 도 28b에 도시하는 바와 같이, 어떤 행이 선택되는 기간과, 다른 행이 선택되는 기간을 겹침으로써, 다른 행의 비디오 신호를 프리챠지용의 전압으로서 사용할 수 있다. Alternatively, when AC driving is used, the recording time of the video signal to the pixel becomes shorter. As a result, the recording time of the video signal to the pixel may become insufficient. Similarly, when a pixel having a sub-pixel structure is used, the recording time of the video signal into the pixel becomes shorter. As a result, the recording time of the video signal to the pixel may become insufficient. Therefore, by using the signal line driver circuit of the sixth embodiment, it is possible to write a video signal to the pixel. In this case, since the voltage for precharge is written to the pixel before the video signal is written to the pixel, the video signal can be written to the pixel in a short time. Alternatively, as shown in Fig. 28B, by overlapping the period in which a certain row is selected and the period in which another row is selected, the video signal of the other row can be used as a voltage for precharge.
(실시형태 8)(Embodiment 8)
본 실시형태에서는, 표시 장치의 일 예에 대해서, 도 35a 내지 도 35c를 참조하여 설명한다. 또한, 여기에서는 일 예로서 액정 표시 장치에 대해서 설명한다. In the present embodiment, an example of a display device will be described with reference to FIGS. 35A to 35C . In addition, a liquid crystal display device will be described as an example here.
도 35a는, 표시 장치의 상면도의 일 예이다. 기판(5391)에, 구동 회로(5392)와 화소부(5393)가 형성되어 있다. 구동 회로(5392)의 일 예로서는, 주사선 구동 회로, 또는 신호선 구동 회로 등이 있다. 예를 들어 액정 표시 장치의 경우, 화소부(5393)는 화소를 가지고, 화소는, 구동 회로(5392)의 출력 신호에 따라서 액정 소자에 인가되는 전압이 설정된다. 35A is an example of a top view of a display device. A
도 35b에는, 도 35a의 A-B 단면의 일 예를 도시한다. 그리고, 도 35b에는, 기판(5400)과, 기판(5400) 위에 형성되는 도전층(5401)과, 도전층(5401)을 덮도록 형성되는 절연층(5402)과, 도전층(5401) 및 절연층(5402) 위에 형성되는 반도체층(5403a)과, 반도체층(5403a) 위에 형성되는 반도체층(5403b)과, 반도체층(5403b) 위 및 절연층(5402) 위에 형성되는 도전층(5404)과, 절연층(5402) 위 및 도전층(5404) 위에 형성되고, 개구부를 가지는 절연층(5405)과, 절연층(5405) 위 및 절연층(5405)의 개구부에 형성되는 도전층(5406)과, 절연층(5405) 위 및 도전층(5406) 위에 배치되는 절연층(5408)과, 절연층(5405) 위에 형성되는 액정층(5407)과, 액정층(5407) 위 및 절연층(5408) 위에 형성되는 도전층(5409)과, 도전층(5409) 위에 형성되는 기판(5410)을 도시한다. Fig. 35B shows an example of a cross section A-B in Fig. 35A. 35B, a
도전층(5401)은, 게이트 전극으로서 기능할 수 있다. 절연층(5402)은, 게이트 절연막으로서 기능할 수 있다. 도전층(5404)은, 배선, 트랜지스터의 전극, 또는 용량 소자의 전극 등으로서 기능할 수 있다. 절연층(5405)은, 층간 막, 또는 평탄화막으로서 기능할 수 있다. 도전층(5406)은, 배선, 화소 전극, 또는 반사 전극으로서 기능할 수 있다. 절연층(5408)은, 씰 재료로서 기능할 수 있다. 도전층(5409)은, 대향 전극, 또는 공통 전극으로서 기능할 수 있다. The
여기에서, 구동 회로(5392)와, 도전층(5409)의 사이에는, 기생 용량이 생기는 경우가 있다. 이 결과, 구동 회로(5392)의 출력 신호 또는 각 노드의 전위에, 무뎌짐 또는 지연 등이 생겨 버린다. 또는, 소비 전력이 커져 버린다. 그러나, 도 35b에 도시하는 바와 같이, 구동 회로(5392) 위에, 씰 재료로서 기능할 수 있는 절연층(5408)을 형성함으로써, 구동 회로(5392)와, 도전층(5409) 사이에 생기는 기생 용량을 저감할 수 있다. 왜냐하면, 씰 재료의 유전율은, 액정층의 유전율보다도 낮은 경우가 많기 때문이다. 따라서, 구동 회로(5392)의 출력 신호 또는 각 노드의 전위의 무뎌짐 또는 지연을 저감할 수 있다. 또는, 구동 회로(5392)의 소비 전력을 저감할 수 있다. Here, a parasitic capacitance may occur between the driving
또한, 도 35c에 도시하는 바와 같이, 구동 회로(5392)의 일부 위에, 씰 재료로서 기능할 수 있는 절연층(5408)이 형성되는 것이 가능하다. 이러한 경우라도, 구동 회로(5392)와, 도전층(5409) 사이에 생기는 기생 용량을 저감할 수 있기 때문에, 구동 회로(5392)의 출력 신호 또는 각 노드의 전위의 무뎌짐 또는 지연을 저감할 수 있다. 단, 이것에 한정되지 않고, 구동 회로(5392) 위에, 씰재로서 기능할 수 있는 절연층(5408)이 형성되지 않는 것이 가능하다. Also, as shown in Fig. 35C, it is possible that an insulating
또한, 표시 소자는, 액정 소자에 한정되지 않고, EL 소자, 또는 전기 영동 소자 등의 여러 가지 표시 소자를 사용할 수 있다. In addition, the display element is not limited to a liquid crystal element, Various display elements, such as an EL element or an electrophoretic element, can be used.
이상, 본 실시형태에서는, 표시 장치의 단면 구조의 일 예에 대해서 설명하였다. 이러한 구조와, 실시형태 1 내지 실시형태 4의 반도체 장치 또는 시프트 레지스터를 조합할 수 있다. 예를 들어, 트랜지스터의 반도체층으로서, 비정질 반도체, 미결정 반도체, 유기 반도체, 또는 산화물 반도체 등을 사용하는 경우, 트랜지스터의 채널 폭이 커지는 경우가 많다. 그러나, 본 실시형태와 같이, 구동 회로의 기생 용량을 작게 할 수 있으면, 트랜지스터의 채널 폭을 작게 할 수 있다. 따라서, 레이아웃 면적의 축소를 도모할 수 있으므로, 표시 장치 프레임을 좁게 할 수 있다. 또는, 표시 장치를 고정세로 할 수 있다. In the above, in the present embodiment, an example of the cross-sectional structure of the display device has been described. Such a structure and the semiconductor devices or shift registers of
(실시형태 9)(Embodiment 9)
본 실시형태에서는, 트랜지스터의 구조의 일 예에 대해서 도 36a 내지 도 36c를 참조하여 설명한다. In this embodiment, an example of the structure of a transistor will be described with reference to FIGS. 36A to 36C.
도 36a는, 표시 장치의 구조의 일 예를 도시하는 도면이며, 또한, 탑 게이트형의 트랜지스터의 구조의 일 예를 도시하는 도면이다. 도 36b는, 표시 장치의 구조의 일 예를 도시하는 도면이며, 또한, 보텀 게이트형의 트랜지스터의 구조의 일 예, 또는 표시 장치의 구조의 일 예를 도시하는 도면이다. 도 36c는, 반도체 기판을 사용하여 제작되는 트랜지스터의 구조의 일 예를 도시하는 도면이다. Fig. 36A is a diagram showing an example of a structure of a display device, and also a diagram showing an example of a structure of a top gate type transistor. Fig. 36B is a diagram showing an example of a structure of a display device, and also a diagram showing an example of a structure of a bottom-gate transistor or an example of a structure of a display device. Fig. 36C is a diagram showing an example of the structure of a transistor fabricated using a semiconductor substrate.
도 36a의 트랜지스터의 일 예는, 절연층(5261)을 끼워서 기판(5260) 위에 형성되고, 영역(5262a), 영역(5262b), 영역(5262c), 영역(5262d), 및 영역(5262e)을 가지는 반도체층(5262)과, 반도체층(5262)을 덮도록 형성되는 절연층(5263)과, 반도체층(5262) 및 절연층(5263) 위에 형성되는 도전층(5264)과, 절연층(5263) 및 도전층(5264) 위에 형성되고, 개구부를 가지는 절연층(5265)과, 절연층(5265) 위 및 절연층(5265)의 개구부에 형성되는 도전층(5266)을 가진다. An example of the transistor of FIG. 36A is formed on a
도 36b의 트랜지스터의 일 예는, 기판(5300) 위에 형성되는 도전층(5301)과, 도전층(5301)을 덮도록 형성되는 절연층(5302)과, 도전층(5301) 및 절연층(5302) 위에 형성되는 반도체층(5303a)과, 반도체층(5303a) 위에 형성되는 반도체층(5303b)과, 반도체층(5303b) 위 및 절연층(5302) 위에 형성되는 도전층(5304)과, 절연층(5302) 위 및 도전층(5304) 위에 형성되고, 개구부를 가지는 절연층(5305)과, 절연층(5305) 위 및 절연층(5305)의 개구부에 형성되는 도전층(5306)을 가진다. An example of the transistor of FIG. 36B is a
도 36c의 트랜지스터의 일 예는, 영역(5353) 및 영역(5355)을 가지는 반도체 기판(5352)과, 반도체 기판(5352) 위에 형성되는 절연층(5356)과, 반도체 기판(5352) 위에 형성되는 절연층(5354)과, 절연층(5356) 위에 형성되는 도전층(5357)과, 절연층(5354), 절연층(5356), 및 도전층(5357) 위에 형성되고, 개구부를 가지는 절연층(5358)과, 절연층(5358) 위 및 절연층(5358)의 개구부에 형성되는 도전층(5359)을 가진다. 이렇게 하여, 영역(5350)과 영역(5351)에, 각각, 트랜지스터가 제작된다. An example of the transistor of FIG. 36C is a
또한, 본 실시형태에 있어서의 트랜지스터를 사용하여 표시 장치를 구성하는 경우, 예를 들어 도 36a에 도시하는 바와 같이, 도전층(5266) 위 및 절연층(5265) 위에 형성되고, 개구부를 가지는 절연층(5267)과, 절연층(5267) 위 및 절연층(5267)의 개구부에 형성되는 도전층(5268)과, 절연층(5267) 위 및 도전층(5268) 위에 형성되고, 개구부를 가지는 절연층(5269)과, 절연층(5269) 위 및 절연층(5269)의 개구부에 형성되는 발광층(5270)과, 절연층(5269) 위 및 발광층(5270) 위에 형성되는 도전층(5271)을 형성할 수 있다. In addition, when a display device is constituted using the transistor in this embodiment, for example, as shown in Fig. 36A, an insulation formed on the
또한, 도 36b에 도시하는 바와 같이, 절연층(5305) 위 및 도전층(5306) 위에 배치되는 액정층(5307)과, 액정층(5307) 위에 형성되는 도전층(5308)을 형성할 수 있다. In addition, as shown in FIG. 36B , the
절연층(5261)은, 하지막으로서 기능할 수 있다. 절연층(5354)은, 소자간 분리층(예를 들어 필드 산화막)으로서 기능한다. 절연층(5263), 절연층(5302), 절연층(5356)은, 게이트 절연막으로서 기능할 수 있다. 도전층(5264), 도전층(5301), 도전층(5357)은, 게이트 전극으로서 기능할 수 있다. 절연층(5265), 절연층(5267), 절연층(5305), 및 절연층(5358)은, 층간막, 또는 평탄화 막으로서 기능할 수 있다. 도전층(5266), 도전층(5304), 및 도전층(5359)은, 배선, 트랜지스터의 전극, 또는 용량 소자의 전극 등으로서 기능할 수 있다. 도전층(5268), 및 도전층(5306)은, 화소 전극, 또는 반사 전극 등으로서 기능할 수 있다. 절연층(5269)은, 격벽으로서 기능할 수 있다. 도전층(5271), 및 도전층(5308)은, 대향 전극, 또는 공통 전극 등으로서 기능할 수 있다. The insulating
기판(5260), 및 기판(5300)의 일 예로서는, 유리 기판, 석영 기판, 반도체 기판(예를 들어 단결정 기판(예를 들어 실리콘 기판), 또는 단결정 기판), SOI 기판, 플라스틱 기판, 금속 기판, 스테인리스 기판, 스테인리스·스틸·호일을 가지는 기판, 텅스텐 기판, 텅스텐·호일을 가지는 기판 또는 가요성 기판 등이 있다. 유리 기판의 일 예로서는, 바륨보로실리케이트 유리, 알루미노보로실리케이트유리 등이 있다. 가요성 기판의 일 예로서는, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리에테르설폰(PES)으로 대표되는 플라스틱, 또는 아크릴 등의 가요성을 가지는 합성 수지 등이 있다. 그 외에도, 접합 필름(폴리프로필렌, 폴리에스테르, 비닐, 폴리플루오르화비닐, 염화비닐 등), 섬유상의 재료를 포함하는 종이, 기재 필름(폴리에스테르, 폴리아미드, 폴리이미드, 무기 증착 필름, 종이류 등) 등이 있다. As an example of the
반도체 기판(5352)으로서는, 일 예로서, n형 또는 p형의 도전형을 가지는 단결정 Si 기판을 사용할 수 있다. 영역(5353)은, 일 예로서, 반도체 기판(5352)에 불순물이 첨가된 영역이며, 웰로서 기능한다. 예를 들어, 반도체 기판(5352)이 p형의 도전형을 가지는 경우, 영역(5353)은, n형의 도전형을 가지고, n웰로서 기능한다. 한편으로, 반도체 기판(5352)이 n형의 도전형을 가지는 경우, 영역(5353)은, p형의 도전형을 가지고, p웰로서 기능한다. 영역(5355)은, 일 예로서, 불순물이 반도체 기판(5352)에 첨가된 영역이며, 소스 영역 또는 드레인 영역으로서 기능한다. 또한, 반도체 기판(5352)에, LDD 영역을 형성할 수 있다. As the
절연층(5261)의 일 예로서는, 산화실리콘(SiOx), 질화실리콘(SiNx), 산화질화실리콘(SiOxNy)(x>y>0), 질화산화실리콘(SiNxOy)(x>y>0) 등의 산소 또는 질소를 가지는 막, 또는 이들의 적층 구조 등이 있다. 절연층(5261)이 2층 구조로 형성되는 경우의 일 예로서는, 1층째의 절연층으로서 질화실리콘막을 형성하고, 2 층째의 절연층으로서 산화실리콘막을 형성할 수 있다. 절연층(5261)이 3층 구조로 형성되는 경우의 일 예로서는, 1층째의 절연층으로서 산화실리콘막을 형성하고, 2 층째의 절연층으로서 질화실리콘막을 형성하고, 3 층째의 절연층으로서 산화실리콘막을 형성할 수 있다. As an example of the insulating
반도체층(5262), 반도체층(5303a), 및 반도체층(5303b)의 일 예로서는, 비단결정 반도체(예를 들어, 비정질(아모퍼스) 실리콘, 다결정 실리콘, 미결정 실리콘 등), 단결정 반도체, 화합물 반도체 또는 산화물 반도체(예를 들어, ZnO, InGaZnO, SiGe, GaAs, IZO, ITO, SnO, AZTO, 유기 반도체, 또는 카본 나노 튜브) 등이 있다. Examples of the
또한, 예를 들어, 영역(5262a)은, 불순물이 반도체층(5262)에 첨가되어 있지 않은 진성의 상태이며, 채널 영역으로서 기능한다. 단, 영역(5262a)에 불순물을 첨가할 수 있고, 영역(5262a)에 첨가되는 불순물은, 영역(5262b), 영역(5262c), 영역(5262d), 또는 영역(5262e)에 첨가되는 불순물의 농도보다도 낮은 것이 바람직하다. 영역(5262b), 및 영역(5262d)은, 영역(5262c) 또는 영역(5262e)보다도 저농도의 불순물이 첨가된 영역이며, LDD 영역으로서 기능한다. 단, 영역(5262b), 및 영역(5262d)을 생략할 수 있다. 영역(5262c), 및 영역(5262e)은, 고농도로 불순물이 반도체층(5262)에 첨가된 영역이며, 소스 영역 또는 드레인 영역으로서 기능한다. Further, for example, the
또한, 반도체층(5303b)은, 불순물 원소로서 인 등이 첨가된 반도체층이며, n형의 도전형을 가진다. The
또한, 반도체층(5303a)으로서, 산화물 반도체, 또는 화합물 반도체가 사용되는 경우, 반도체층(5303b)을 생략할 수 있다. In addition, when an oxide semiconductor or a compound semiconductor is used as the
절연층(5263), 절연층(5302), 및 절연층(5356)의 일 예로서는, 산화실리콘(SiOx), 질화실리콘(SiNx), 산화질화실리콘(SiOxNy)(x>y>0), 질화산화실리콘(SiNxOy)(x>y>0) 등의 산소 또는 질소를 가지는 막, 또는 이들의 적층 구조 등이 있다. As an example of the insulating
도전층(5264), 도전층(5266), 도전층(5268), 도전층(5271), 도전층(5301), 도전층(5304), 도전층(5306), 도전층(5308), 도전층(5357), 및 도전층(5359)은, 단층 구조 또는 적층 구조로 할 수 있고, 도전막을 사용하여 형성된다. 상기 도전막의 일 예로서는, 알루미늄(Al), 탄탈(Ta), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W), 네오디뮴(Nd), 크롬(Cr), 니켈(Ni), 백금(Pt), 금(Au), 은(Ag), 구리(Cu), 망간(Mn), 코발트(Co), 니오브(Nb), 실리콘(Si), 철(Fe), 팔라듐(Pd), 탄소(C), 스칸듐(Sc), 아연(Zn), 갈륨(Ga), 인듐(In), 주석(Sn), 지르코늄(zr), 세륨(Ce)에 의해 구성되는 그룹으로부터 선택된 하나의 원소의 단체막, 또는, 그룹으로부터 선택된 하나 또는 복수의 원소를 포함하는 화합물 등이 있다. 또한, 상기 단체막 또는 화합물은, 인(P), 붕소(B), 비소(As), 및/또는, 산소(O) 등을 포함할 수 있다. 상기 화합물의 일 예로서는, 상술한 복수의 원소로 선택된 하나 또는 복수의 원소를 포함하는 합금(예를 들어, ITO, IZO, 산화실리콘을 포함하는 인듐주석 산화물(ITSO), 산화아연(ZnO), 산화주석(SnO), 산화주석카드뮴(CTO), 알루미늄네오디뮴(Al-Nd), 알루미늄텅스텐(Al-W), 알루미늄지르코늄(Al-Zr), 알루미늄티타늄(Al-Ti), 알루미늄세륨(Al-Ce), 마그네슘은(Mg-Ag), 몰리브덴 니오브(Mo-Nb), 몰리브덴텅스텐(Mo-W), 몰리브덴탄탈(Mo-Ta) 등의 합금 재료), 상술한 복수의 원소로 선택된 하나 또는 복수의 원소와 질소의 화합물(예를 들어, 질화티타늄, 질화탄탈, 질화몰리브덴 등의 질화막), 또는, 상술한 복수의 원소로부터 선택된 하나 또는 복수의 원소와 실리콘의 화합물(예를 들어, 텅스텐 실리사이드, 티타늄실리사이드, 니켈실리사이드, 알루미늄실리콘, 몰리브덴실리콘 등의 실리사이드막) 등이 있다. 그 외에도, 예를 들어, 카본 나토 튜브, 유기 나노 튜브, 무기 나노 튜브, 또는 금속 나노 튜브 등의 나노 튜브 재료가 있다.
절연층(5265), 절연층(5267), 절연층(5269), 절연층(5305), 및 절연층(5358)의 일 예로서는, 단층 구조의 절연층, 또는 이들의 적층 구조 등이 있다. 상기 절연층의 일 예로서는, 산화실리콘(SiOx), 질화실리콘(SiNx), 또는 산화질화실리콘(SiOxNy)(x>y>0), 질화산화실리콘(SiNxOy)(x>y>0) 등의 산소 또는 질소를 포함하는 막, DLC(다이아몬드라이크카본) 등의 탄소를 포함하는 막, 또는, 실록산 수지, 에폭시, 폴리이미드, 폴리아미드, 폴리비닐페놀, 벤조시클로부텐, 또는 아크릴 등의 유기재 등이 있다. Examples of the insulating
발광층(5270)의 일 예로서는, 유기 EL 소자, 또는 무기 EL 소자 등이 있다. 유기 EL 소자의 일 예로서는, 정공 주입 재료로 이루어지는 정공 주입층, 정공 수송 재료로 이루어지는 정공 수송층, 발광 재료로 이루어지는 발광층, 전자 수송 재료로 이루어지는 전자 수송층, 전자주입 재료로 이루어지는 전자주입층 등, 또는 이들의 재료 중 복수의 재료를 혼합한 층의 단층 구조, 또는 이들의 적층 구조 등이 있다. An example of the
액정층(5307)의 일 예, 액정층(5307)에 적용 가능한 액정 재료의 일 예, 또는 액정층(5307)을 포함하는 액정 소자에 적용 가능한 액정 모드의 일 예로서는, 네마틱 액정, 콜레스테릭 액정, 스멕틱 액정, 디스코틱 액정, 서모 트로픽 액정, 리오트로픽 라이오트로픽 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정(PDLC), 강유전 액정, 반강유전 액정, 주쇄형 액정, 측쇄형 고분자 액정, 플라즈마 어드레스 액정(PALC), 바나나형 액정, TN(Twisted Nematic) 모드, STN(Super Twisted Nematic) 모드, IPS(In-Plane-Switching) 모드, FFS(Fringe Field Switching) 모드, MVA(Multi-domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment), ASV(Advanced Super View) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, 0CB(0ptical Compensated Birefringence) 모드, ECB(Electrically Controlled Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(Anti Ferroelectric Liquid Crystal) 모드, PDLC(Polymer Dispersed Liquid Crystal) 모드, 게스트 호스트 모드, 블루상(Blue Phase) 모드 등이 있다. As an example of the
또한, 절연층(5305) 위 및 도전층(5306) 위에는, 배향막으로서 기능하는 절연층, 돌기부로서 기능하는 절연층 등을 형성할 수 있다. In addition, an insulating layer functioning as an alignment film, an insulating layer functioning as a protrusion, etc. can be formed on the insulating
또한, 도전층(5308) 위에는, 컬러 필터, 블랙 매트릭스, 또는 돌기부로서 기능하는 절연층 등을 형성할 수 있다. 도전층(5308) 아래에는, 배향막으로서 기능하는 절연층을 형성할 수 있다. Moreover, on the
본 실시형태의 트랜지스터는, 실시형태 1 내지 실시형태 8에 적용할 수 있다. 특히, 도 36b에 있어서, 반도체층으로서, 비정질 반도체, 미결정 반도체, 유기 반도체, 또는 산화물 반도체 등을 사용하는 경우, 트랜지스터가 열화되어 버리는 경우가 있다. 따라서, 본 실시형태의 트랜지스터를 반도체 장치, 시프트 레지스터, 또는 표시 장치에 사용하면, 이들의 수명이 짧아져 버린다. 그러나, 실시형태 1 내지 실시형태 8의 반도체 장치, 시프트 레지스터, 또는 표시 장치에서는, 트랜지스터의 열화를 억제할 수 있다. 따라서, 본 실시형태의 트랜지스터를 실시형태 1 내지 실시형태 8의 반도체 장치, 시프트 레지스터, 또는 표시 장치에 적용함으로써, 이들의 수명을 길게 할 수 있다. The transistor of the present embodiment can be applied to the first to eighth embodiments. In particular, in Fig. 36B, when an amorphous semiconductor, a microcrystalline semiconductor, an organic semiconductor, an oxide semiconductor, or the like is used as the semiconductor layer, the transistor may deteriorate. Therefore, when the transistor of the present embodiment is used for a semiconductor device, a shift register, or a display device, the lifetime thereof is shortened. However, in the semiconductor device, shift register, or display device of the first to eighth embodiments, deterioration of the transistor can be suppressed. Accordingly, by applying the transistors of the present embodiment to the semiconductor devices, shift registers, or display devices of the first to eighth embodiments, the lifetime of these transistors can be lengthened.
(실시형태 10)(Embodiment 10)
본 실시형태에서는, 트랜지스터, 및 용량 소자의 제작 공정의 일 예를 나타낸다. 특히, 반도체층으로서, 산화물 반도체를 사용하는 경우의 제작 공정에 대해서 설명한다. In this embodiment, an example of the manufacturing process of a transistor and a capacitor|capacitor element is shown. In particular, the manufacturing process in the case of using an oxide semiconductor as a semiconductor layer is demonstrated.
도 37a 내지 도 37c를 참조하여, 트랜지스터, 및 용량 소자의 제작 공정의 일 예에 대하여, 설명한다. 도 37a 내지 도 37c에는, 트랜지스터(5441), 및 용량 소자(5442)의 제작 공정의 일 예이다. 트랜지스터(5441)는, 역스태거형 박막 트랜지스터의 일 예이며, 산화물 반도체층 위에 소스 전극 또는 드레인 전극을 사이에 두고 배선이 형성되어 있는 트랜지스터의 예이다. An example of a process for manufacturing a transistor and a capacitor will be described with reference to FIGS. 37A to 37C . 37A to 37C show an example of manufacturing steps of the
우선, 기판(5420) 위에, 스퍼터링법에 의해 제 1 도전층을 전체면에 형성한다. 다음에, 제 1 포토마스크를 사용한 포토리소그래피 공정에 의해 형성한 레지스트 마스크를 사용하여, 선택적으로 제 1 도전층의 에칭을 행하고, 도전층(5421), 및 도전층(5422)을 형성한다. 도전층(5421)은, 게이트 전극으로서 기능할 수 있으며, 도전층(5422)은, 용량 소자의 한쪽의 전극으로서 기능할 수 있다. 단, 이것에 한정되지 않고, 도전층(5421), 및 도전층(5422)은, 배선, 게이트 전극, 또는 용량 소자의 전극으로서 기능하는 부분을 가질 수 있다. 그 후, 레지스트 마스크를 제거한다. First, a first conductive layer is formed over the entire surface of the
다음에, 절연층(5423)을 플라즈마 CVD법 또는 스퍼터링법을 사용하여 전체면에 형성한다. 절연층(5423)은, 게이트 절연층으로서 기능하는 것이 가능하고, 도전층(5421), 및 도전층(5422)을 덮도록 형성된다. 또한, 절연층(5423)의 막 두께는, 50nm 내지 250nm인 경우가 많다. Next, an insulating
다음에, 제 2 포토마스크를 사용한 포토리소그래피 공정에 의해 형성한 레지스트 마스크를 사용하여, 절연층(5423)을 선택적으로 에칭하여 도전층(5421)에 달하는 콘택트 홀(5424)을 형성한다. 그 후, 레지스트 마스크를 제거한다. 단, 이것에 한정되지 않고, 콘택트 홀(5424)을 생략할 수 있다. 또는, 산화물 반도체층의 형성 후에, 콘택트 홀(5424)을 형성할 수 있다. 여기까지의 단계에서의 단면도가 도 37a에 상당한다. Next, using a resist mask formed by a photolithography process using a second photomask, the insulating
다음에, 산화물 반도체층을 스퍼터링법에 의해 전체면에 형성한다. 단, 이것에 한정되지 않고, 산화물 반도체층을 스퍼터링법에 의해 형성하고, 또 그 위에 버퍼층(예를 들어 n+층)을 형성할 수 있다. 또한, 산화물 반도체층의 막 두께는, 5nm 내지 200nm인 경우가 많다. Next, an oxide semiconductor layer is formed over the entire surface by sputtering. However, the present invention is not limited thereto, and the oxide semiconductor layer can be formed by sputtering, and a buffer layer (eg, n + layer) can be formed thereon. Moreover, the film thickness of an oxide semiconductor layer is 5 nm - 200 nm in many cases.
다음에, 제 3 포토마스크를 사용한 포토리소그래피 공정에 의해 형성한 레지스트 마스크를 사용하여, 선택적으로 산화물 반도체층의 에칭을 행한다. 그 후, 레지스트 마스크를 제거한다. Next, the oxide semiconductor layer is selectively etched using a resist mask formed by a photolithography process using a third photomask. After that, the resist mask is removed.
다음에, 스퍼터링법에 의해 제 2 도전층을 전체면에 형성한다. 다음에, 제 4 포토마스크를 사용한 포토리소그래피 공정에 의해 형성한 레지스트 마스크를 사용하여 선택적으로 제 2 도전층의 에칭을 행하고, 도전층(5429), 도전층(5430), 및 도전층(5431)을 형성한다. 도전층(5429)은, 콘택트 홀(5424)을 통하여 도전층(5421)과 접속된다. 도전층(5429), 및 도전층(5430)은, 소스 전극 또는 드레인 전극으로서 기능할 수 있으며, 도전층(5431)은, 용량 소자의 다른쪽의 전극으로서 기능할 수 있다. 단, 이것에 한정되지 않고, 도전층(5429), 도전층(5430), 및 도전층(5431)은, 배선, 소스 또는 드레인 전극, 또는 용량 소자의 전극으로서 기능하는 부분을 포함할 수 있다. Next, a second conductive layer is formed over the entire surface by sputtering. Next, the second conductive layer is selectively etched using a resist mask formed by a photolithography process using a fourth photomask, and the
또한, 그 후, 열처리(예를 들어 200℃ 내지 600℃)를 행하는 경우, 이 열처리에 견딜 수 있는 내열성을 제 2 도전층에 갖게 하는 것이 바람직하다. 따라서, 제 2 도전층은, Al과, 내열성이 높은 도전성 재료(예를 들어, Ti, Ta, W, Mo, Cr, Nd, Sc, Zr, Ce 등의 원소, 이들의 원소를 조합한 합금, 또는, 이들의 원소를 성분으로 질화물 등)를 조합한 재료인 것이 바람직하다. 단, 이것에 한정되지 않고, 제 2 도전층을 적층 구조로 함으로써, 제 2 도전층에 높은 내열성을 갖게 할 수 있다. 예를 들어, Al의 상하에, Ti, 또는 Mo 등의 내열성이 높은 도전성 재료를 형성할 수 있다. Further, when heat treatment (for example, 200°C to 600°C) is performed after that, it is preferable to give the second conductive layer heat resistance that can withstand this heat treatment. Therefore, the second conductive layer is made of Al and a conductive material with high heat resistance (for example, elements such as Ti, Ta, W, Mo, Cr, Nd, Sc, Zr, Ce, etc., an alloy combining these elements, Or, it is preferable that it is a material which combined these elements as a component, such as a nitride. However, it is not limited to this, By making a 2nd conductive layer into a laminated structure, high heat resistance can be given to a 2nd conductive layer. For example, an electrically conductive material with high heat resistance, such as Ti or Mo, can be formed above and below Al.
또한, 제 2 도전층의 에칭 시에, 또한, 산화물 반도체층의 일부를 에칭하여, 산화물 반도체층(5425)을 형성한다. 이 에칭에 의해, 도전층(5421)과 겹치는 부분의 산화물 반도체층(5425), 또는, 상방에 제 2 도전층이 형성되어 있지 않은 부분의 산화물 반도체층(5425)은, 깎여지므로, 얇아지는 경우가 많다. 단, 이것에 한정되지 않고, 산화물 반도체층(5425)은, 에칭되지 않는 것이 가능하다. 단, 산화물 반도체층(5425) 위에 n+층이 형성되는 경우는, 산화물 반도체층(5425)은 에칭되는 경우가 많다. 그 후, 레지스트 마스크를 제거한다. 이 에칭이 종료한 단계에서 트랜지스터(5441)와 용량 소자(5442)가 완성된다. 여기까지의 단계에서의 단면도가 도 37b에 상당한다. Further, at the time of etching the second conductive layer, a part of the oxide semiconductor layer is further etched to form the
다음에, 대기 분위기하 또는 질소 분위기하에서 200℃ 내지 600℃의 가열 처리를 행한다. 이 열처리에 의해 산화물 반도체층(5425)의 원자 레벨의 재배열이 행해진다. 이렇게, 열처리(광어닐도 포함함)에 의해 캐리어의 이동을 저해하는 일그러짐이 해방된다. 또한, 이 가열 처리를 행하는 타이밍은 한정되지 않고, 산화물 반도체층의 형성 후라면, 여러 타이밍에서 행할 수 있다. Next, heat treatment at 200 DEG C to 600 DEG C is performed under an atmospheric atmosphere or a nitrogen atmosphere. The atomic level rearrangement of the
다음에, 절연층(5432)을 전체면에 형성한다. 절연층(5432)은, 단층 구조인 것이 가능하고, 적층 구조인 것이 가능하다. 예를 들어, 절연층(5432)으로서 유기절연층을 사용하는 경우, 유기절연층의 재료인 조성물을 도포하고, 대기 분위기하 또는 질소 분위기하에서 200℃ 내지 600℃의 가열 처리를 행하고, 유기절연층을 형성한다. 이렇게, 산화물 반도체층(5425)에 접하는 유기절연층을 형성함으로써, 신뢰성이 높은 박막 트랜지스터를 제작할 수 있다. 또한, 절연층(5432)으로서 유기절연층을 사용하는 경우, 유기절연층 아래에, 질화실리콘막, 또는 산화실리콘막을 형성할 수 있다. Next, an insulating
또한, 도 37c에 있어서는, 비감광성 수지를 사용하여 절연층(5432)을 형성한 형태를 도시하므로, 콘택트 홀이 형성되는 영역의 단면에 있어서, 절연층(5432)의 단부가 각져 있다. 그러나, 감광성 수지를 사용하여 절연층(5432)을 형성하면, 콘택트 홀이 형성되는 영역의 단면(斷面)에 있어서, 절연층(5432)의 단부(端部)를 만곡시킬 수 있게 된다. 이 결과, 후에 형성되는 제 3 도전층 또는 화소 전극의 피복률이 향상된다. In addition, in FIG. 37C, since the form in which the insulating
또한, 조성물을 도포하는 대신에, 그 재료에 따라서, 딥법, 스프레이 도포법, 잉크젯법, 인쇄법, 닥터 나이프, 롤 코터, 커튼 코터, 또는 나이프 코터 등을 사용할 수 있다. In addition, instead of applying the composition, a dip method, a spray coating method, an inkjet method, a printing method, a doctor knife, a roll coater, a curtain coater, or a knife coater can be used depending on the material.
또한, 산화물 반도체층을 형성한 후의 가열 처리를 하지 않고, 유기절연층의 재료인 조성물의 가열 처리 시에, 산화물 반도체층(5425)의 가열 처리를 겸할 수 있다. In addition, the heat treatment of the
또한, 절연층(5432)의 막 두께는, 200nm 내지 5㎛, 바람직하게는 300nm 내지 1㎛로 할 수 있다. In addition, the film thickness of the insulating
다음에, 제 3 도전층을 전체면에 형성한다. 다음에, 제 5 포토마스크를 사용한 포토리소그래피 공정에 의해 형성한 레지스트 마스크를 사용하여 제 3 도전층을 선택적으로 에칭하여, 도전층(5433), 및 도전층(5434)을 형성한다. 여기까지의 단계에서의 단면도가 도 37c에 상당한다. 도전층(5433), 및 도전층(5434)은, 배선, 화소 전극, 반사 전극, 투광성 전극, 또는 용량 소자의 전극으로서 기능할 수 있다. 특히, 도전층(5434)은, 도전층(5422)과 접속되므로, 용량 소자(5442)의 전극으로서 기능할 수 있다. 단, 이것에 한정되지 않고, 제 1 도전층을 사용하여 형성된 도전층과 제 2 도전층을 사용하여 형성된 도전층을 접속하는 기능을 가질 수 있다. 예를 들어, 도전층(5433)과 도전층(5434)을 접속함으로써, 도전층(5422)과 도전층(5430)을 제 3 도전층(도전층(5433) 및 도전층(5434))을 통하여 접속되는 것이 가능하게 된다. Next, a third conductive layer is formed over the entire surface. Next, the third conductive layer is selectively etched using a resist mask formed by a photolithography process using a fifth photomask to form a
또한, 용량 소자(5442)는, 도전층(5422)과 도전층(5434)에 의해, 도전층(5431)이 끼워지는 구조가 되므로, 용량 소자(5442)의 용량 값을 크게 할 수 있다. 단, 이것에 한정되지 않고, 도전층(5422)과 도전층(5434)의 한쪽을 생략할 수 있다. Further, since the
또한, 레지스트 마스크를 웨트 에칭으로 제거한 후, 대기 분위기하 또는 질소 분위기하에서 200℃ 내지 600℃의 가열 처리를 행할 수 있다. In addition, after the resist mask is removed by wet etching, heat treatment at 200 DEG C to 600 DEG C can be performed under an atmospheric atmosphere or a nitrogen atmosphere.
이상의 공정에 의해, 트랜지스터(5441)와 용량 소자(5442)를 제작할 수 있다. Through the above steps, the
또한, 도 37d에 도시하는 바와 같이, 산화물 반도체층(5425) 위에 절연층(5435)을 형성할 수 있다. 절연층(5435)은, 제 2 도전층이 패터닝되는 경우에, 산화물 반도체층(5425)이 깎이는 것을 방지하는 기능을 가지고, 스톱막으로서 기능한다. 따라서, 산화물 반도체층(5425)의 막 두께를 얇게 할 수 있으므로, 트랜지스터의 구동 전압의 저감, 오프 전류의 저감, 드레인 전류의 온 오프비의 향상, 또는 S값의 개선 등을 도모할 수 있다. 또한, 절연층(5435)은, 산화물 반도체층과 절연층을 연속하여 전체면에 형성하고, 그 후, 포토마스크를 사용한 포토리소그래피 공정에 의해 형성한 레지스트 마스크를 사용하여 선택적으로 상기 절연층을 패터닝함으로써, 형성될 수 있다. 그 후, 제 2 도전층을 전체면에 형성하고, 제 2 도전층과 동시에 산화물 반도체층을 패터닝한다. 즉, 동일 마스크(레티클)를 사용하여, 산화물 반도체층과 제 2 도전층을 패터닝할 수 있게 된다. 이 경우, 제 2 도전층 아래에는, 반드시 산화물 반도체가 형성되게 된다. 이렇게 하여, 공정 수를 늘리지 않고, 절연층(5435)을 형성할 수 있다. 이러한 제조 프로세스에서는, 제 2 도전층 아래에 산화물 반도체층이 형성되는 경우가 많다. 단, 이것에 한정되지 않고, 산화물 반도체층을 패터닝한 후에, 절연층을 전체면에 형성하고, 상기 절연층을 패터닝함으로써, 절연층(5435)을 형성할 수 있다. Further, as shown in FIG. 37D , an insulating
또한, 도 37d에 있어서, 용량 소자(5442)는, 도전층(5422)과 도전층(5431)에 의해, 절연층(5423)과 산화물 반도체층(5436)이 끼워지는 구조이다. 단, 산화물 반도체층(5436)을 생략할 수 있다. 그리고, 도전층(5430)과 도전층(5431)은, 제 3 도전층을 패터닝하여 형성되는 도전층(5437)을 통하여 접속되어 있다. 이러한 구조는, 일 예로서, 액정 표시 장치의 화소에 사용될 수 있다. 예를 들어, 트랜지스터(5441)는 스위칭 트랜지스터로서 기능하고, 용량 소자(5442)는 유지 용량으로서 기능할 수 있다. 그리고, 도전층(5421), 도전층(5422), 도전층(5429), 도전층(5437)은, 각각, 게이트선, 용량선, 소스선, 화소 전극으로서 기능할 수 있다. 단, 이것에 한정되지 않는다. 또한, 도 37d와 마찬가지로, 도 37c에 있어서도, 도전층(5430)과 도전층(5431)을 제 3 도전층을 통하여 접속할 수 있다. In addition, in FIG. 37D, the
또한, 도 37e에 도시하는 바와 같이, 제 2 도전층을 패터닝한 후에, 산화물 반도체층(5425)을 형성할 수 있다. 이렇게 함으로써, 제 2 도전층이 패터닝되는 경우, 산화물 반도체층(5425)은 형성되지 않고 있으므로, 산화물 반도체층(5425)이 깎이는 일이 없다. 따라서, 산화물 반도체층(5425)의 막 두께를 얇게 할 수 있으므로, 트랜지스터의 구동 전압의 저감, 오프 전류의 저감, 드레인 전류의 온 오프비의 향상, 또는 S값의 개선 등을 도모할 수 있다. 또한, 산화물 반도체층(5425)은, 제 2 도전층이 패터닝된 후에, 산화물 반도체층(5425)이 전체면에 형성되고, 그 후 포토마스크를 사용한 포토리소그래피 공정에 의해 형성한 레지스트 마스크를 사용하여 선택적으로 산화물 반도체층(5425)을 패터닝함으로써 형성될 수 있다. Further, as shown in FIG. 37E, after the second conductive layer is patterned, the
또한, 도 37e에 있어서, 용량 소자(5442)는, 도전층(5422)과, 제 3 도전층을 패터닝하여 형성되는 도전층(5439)에 의해, 절연층(5423)과 절연층(5432)이 끼워지는 구조이다. 그리고, 도전층(5422)과 도전층(5430)은, 제 3 도전층을 패터닝하여 형성되는 도전층(5438)을 통하여 접속된다. 또한, 도전층(5439)은, 제 2 도전층을 패터닝하여 형성되는 도전층(5440)과 접속된다. 또한, 도 37e과 마찬가지로, 도 37c 및 도 37d에 있어서도, 도전층(5430)과 도전층(5422)은, 도전층(5438)을 통하여 접속되는 것이 가능하다. 37E, in the
또한, 산화물 반도체층(또는 채널층)의 막 두께를, 트랜지스터가 오프인 경우의 공핍층의 두께 이하로 함으로써, 완전 공핍화 상태를 만들어 낼 수 있게 된다. 이렇게 하여, 오프 전류를 저감할 수 있다. 이것을 실현하기 위해서, 산화물 반도체층(5425)의 막 두께는, 20nm 이하인 것이 바람직하다. 더욱 바람직하게는 10nm 이하이다. 가장 바람직하게는 6nm 이하인 것이 바람직하다. In addition, when the thickness of the oxide semiconductor layer (or the channel layer) is less than or equal to the thickness of the depletion layer when the transistor is turned off, a completely depleted state can be created. In this way, the off current can be reduced. In order to realize this, the thickness of the
또한, 트랜지스터의 동작 전압의 저감, 오프 전류의 저감, 드레인 전류의 온 오프비의 향상, S값의 개선 등을 도모하기 위해서, 산화물 반도체층의 막 두께는, 트랜지스터를 구성하는 층 중에서, 가장 얇은 것이 바람직하다. 예를 들어, 산화물 반도체층의 막 두께는, 절연층(5423)보다도 얇은 것이 바람직하다. 더욱 바람직하게는, 산화물 반도체층의 막 두께는, 절연층(5423)의 1/2 이하인 것이 바람직하다. 더 더욱 바람직하게는, 1/5 이하인 것이 바람직하다. 가장 바람직하게는, 1/10 이하인 것이 바람직하다. 단, 이것에 한정되지 않고, 신뢰성을 향상시키기 위해서, 산화물 반도체층의 막 두께는, 절연층(5423)보다도 두꺼운 것이 가능하다. 특히, 도 37c와 같이 , 산화물 반도체층이 깎이는 경우에는, 산화물 반도체층의 막 두께는 두꺼운 쪽이 바람직하므로, 산화물 반도체층의 막 두께는, 절연층(5423)보다도 두꺼운 것이 가능하다. In order to reduce the operating voltage of the transistor, reduce the off current, improve the on/off ratio of the drain current, improve the S value, etc., the oxide semiconductor layer has the thinnest film thickness among the layers constituting the transistor. it is preferable For example, the thickness of the oxide semiconductor layer is preferably thinner than that of the insulating
또한, 트랜지스터의 절연 내압을 높이기 위해서, 절연층(5423)의 막 두께는, 제 1 도전층의 막 두께보다도 두꺼운 것이 바람직하다. 더욱 바람직하게는, 절연층(5423)의 막 두께는, 제 1 도전층의 5/4 이상인 것이 바람직하다. 가장 바람직하게는, 4/3 이상인 것이 바람직하다. 단, 이것에 한정되지 않고, 트랜지스터의 이동도를 높이기 위해서, 절연층(5423)의 막 두께는, 제 1 도전층보다도 얇은 것이 가능하다. In addition, in order to increase the dielectric breakdown voltage of the transistor, the thickness of the insulating
또한, 본 실시형태의 기판, 절연층, 도전층, 및 반도체층으로서는, 다른 실시형태에 기술하는 재료, 또는 본 명세서에 있어서 기술하는 재료와 같은 것을 사용할 수 있다. In addition, as a board|substrate, an insulating layer, a conductive layer, and a semiconductor layer of this embodiment, the same thing as the material described in another embodiment or the material described in this specification can be used.
본 실시형태의 트랜지스터를 실시형태 1 내지 실시형태 8의 반도체 장치, 시프트 레지스터, 또는 표시 장치에 사용함으로써, 표시부를 크게 할 수 있다. 또는, 표시부를 고정세로 할 수 있다. By using the transistor of this embodiment for the semiconductor device, shift register, or display device of the first to eighth embodiments, the display unit can be enlarged. Alternatively, the display unit may be set to have a fixed height.
(실시형태 11)(Embodiment 11)
본 실시형태에서는, 시프트 레지스터의 레이아웃도(이하, 상면도라고도 함)에 대해서 설명한다. 본 실시형태에서는, 일 예로서, 실시형태 4에 기술하는 시프트 레지스터의 레이아웃도에 대해서 설명한다. 또한, 본 실시형태에 있어서 설명하는 내용은, 실시형태 4에 기술하는 시프트 레지스터 외에도, 실시형태 1 내지 실시형태 7의 반도체 장치, 시프트 레지스터, 또는 표시 장치에 적용할 수 있다. 또한, 본 실시형태의 레이아웃도는 일 예이며, 이것에 한정되지 않는 것을 부가 기록한다. In this embodiment, a layout diagram (hereinafter also referred to as a top view) of the shift register will be described. In this embodiment, as an example, the layout diagram of the shift register described in
본 실시형태의 레이아웃도에 대해서, 도 38을 참조하여 설명한다. 도 38에는, 일 예로서, 도 5a의 레이아웃도를 도시한다. 또한, 도 38의 우측부에 도시하는 빗금 패턴은, 각각의 빗금 패턴에 붙어 있는 부호의 구성 요소의 빗금 패턴을 나타내는 것이다. A layout diagram of the present embodiment will be described with reference to FIG. 38 . FIG. 38 shows, as an example, the layout diagram of FIG. 5A . In addition, the hatching pattern shown in the right part of FIG. 38 shows the hatching pattern of the component of the code|symbol attached to each hatching pattern.
도 38에 도시하는 트랜지스터, 또는 배선 등은, 도전층(701), 반도체층(702), 도전층(703), 도전층(704), 및 콘택트 홀(705)에 의해 구성된다. 단, 이것에 한정되지 않고, 다른 도전층, 절연막, 또는 다른 콘택트 홀을 형성할 수 있다. 예를 들어, 도전층(701)과 도전층(703)을 접속하기 위한 콘택트 홀을 추가할 수 있다. The transistor or wiring shown in FIG. 38 is constituted by a
도전층(701)은, 게이트 전극, 또는 배선으로서 기능하는 부분을 포함할 수 있다. 반도체층(702)은, 트랜지스터의 반도체층으로서 기능하는 부분을 포함할 수 있다. 도전층(703)은, 배선, 소스 전극, 또는 드레인 전극으로서 기능하는 부분을 포함할 수 있다. 도전층(704)은, 투광성을 가지는 전극, 화소 전극, 또는 배선으로서 기능하는 부분을 포함할 수 있다. 콘택트 홀(705)은, 도전층(701)과 도전층(704)을 접속하는 기능, 또는 도전층(703)과 도전층(704)을 접속하는 기능을 가진다. The
본 실시형태에서는, 트랜지스터(101_1), 트랜지스터(101_2), 트랜지스터(201_1), 및/또는, 트랜지스터(202_2)에 있어서, 제 2 단자로서의 기능을 가지는 도전층(703)과, 도전층(701)이 겹치는 면적은, 제 1 단자로서의 기능을 가지는 도전층(703)과, 도전층(701)이 겹치는 면적보다도 작은 것이 바람직하다. 이렇게 함으로써, 제 2 단자로의 전계의 집중을 억제할 수 있으므로, 트랜지스터의 열화, 또는 트랜지스터의 파괴를 억제할 수 있다. 단, 이것에 한정되지 않고 제 2 단자로서의 기능을 가지는 도전층(703)과, 도전층(701)이 겹치는 면적은, 제 1 단자로서의 기능을 가지는 도전층(703)과, 도전층(701)이 겹치는 면적보다도 큰 것이 가능하다. In the present embodiment, in the transistor 101_1 , the transistor 101_2 , the transistor 201_1 , and/or the transistor 202_2 , the
또한, 도전층(701)과 도전층(703)이 겹치는 부분에는, 반도체층(702)을 형성할 수 있다. 이렇게 함으로써, 도전층(701)과 도전층(703)의 사이의 기생 용량을 작게 할 수 있으므로, 노이즈의 저감을 도모할 수 있다. 같은 이유로, 도전층(703)과 도전층(704)이 겹치는 부분에는, 반도체층(702)을 형성할 수 있다. In addition, the
또한, 도전층(701)의 일부 위에 도전층(704)을 형성하고, 상기 도전층(701)은, 콘택트 홀(705)을 통하여 도전층(704)과 접속되는 것이 가능하다. 이렇게 함으로써, 배선 저항을 낮출 수 있다. 또는, 도전층(701)의 일부 위에 도전층(703), 및 도전층(704)을 형성하고, 상기 도전층(701)은, 콘택트 홀(705)을 통하여 상기 도전층(704)과 접속되고, 상기 도전층(703)은, 다른 콘택트 홀(705)을 통하여 상기 도전층(704)과 접속되는 것이 가능하다. 이렇게 함으로써, 배선 저항을 낮출 수 있다. In addition, it is possible to form a
또한, 도전층(703)의 일부 위에 도전층(704)을 형성하고, 상기 도전층(703)은, 콘택트 홀(705)을 통하여 도전층(704)과 접속되는 것이 가능하다. 이렇게 함으로써, 배선 저항을 낮출 수 있다. Further, it is possible to form a
또한, 도전층(704)의 일부 아래에 도전층(701), 또는 도전층(703)을 형성하고, 상기 도전층(704)은, 콘택트 홀(705)을 통하여, 상기 도전층(701), 또는 상기 도전층(703)과 접속되는 것이 가능하다. 이렇게 함으로써, 배선 저항을 낮출 수 있다. In addition, a
또한, 이미 기술한 바와 같이, 트랜지스터(101_1)의 게이트와 제 1 단자 사이의 기생 용량보다도, 트랜지스터(101_1)의 게이트와 제 2 단자 사이의 기생 용량을 크게 할 수 있다. 도 38에 도시하는 바와 같이, 트랜지스터(101_1)의 제 1 단자로서 기능할 수 있는 도전층(703)의 폭을 폭(731)으로 나타내고, 트랜지스터(101_1)의 제 2 단자로서 기능할 수 있는 도전층(703)의 폭을 폭(732)으로 나타낸다. 그리고, 폭(731)은, 폭(732)보다도 큰 것이 가능하다. 이렇게 함으로써, 트랜지스터(101_1)의 게이트와 제 1 단자 사이의 기생 용량보다도, 트랜지스터(101_1)의 게이트와 제 2 단자 사이의 기생 용량을 크게 할 수 있다. 단, 이것에 한정되지 않는다. Also, as described above, the parasitic capacitance between the gate and the second terminal of the transistor 101_1 may be larger than the parasitic capacitance between the gate and the first terminal of the transistor 101_1 . As shown in FIG. 38 , the width of the
또한, 이미 기술한 바와 같이, 트랜지스터(101_2)의 게이트와 제 1 단자 사이의 기생 용량보다도, 트랜지스터(101_2)의 게이트와 제 2 단자 사이의 기생 용량을 크게 할 수 있다. 도 38에 도시하는 바와 같이, 트랜지스터(101_2)의 제 1 단자로서 기능할 수 있는 도전층(703)의 폭을 폭(741)으로 나타내고, 트랜지스터(101_2)의 제 2 단자로서 기능할 수 있는 도전층(703)의 폭을 폭(742)으로 나타낸다. 그리고, 폭(741)은, 폭(742)보다도 큰 것이 가능하다. 이렇게 함으로써, 트랜지스터(101_2)의 게이트와 제 1 단자 사이의 기생 용량보다도, 트랜지스터(101_2)의 게이트와 제 2 단자 사이의 기생 용량을 크게 할 수 있다. 단, 이것에 한정되지 않는다. Also, as described above, the parasitic capacitance between the gate and the second terminal of the transistor 101_2 can be larger than the parasitic capacitance between the gate and the first terminal of the transistor 101_2 . As shown in FIG. 38 , the width of the
(실시형태 12)(Embodiment 12)
본 실시형태에 있어서는, 전자 기기의 예에 대해서 설명한다. In this embodiment, the example of an electronic device is demonstrated.
도 39a 내지 도 39h, 도 40a 내지 도 40d는, 전자 기기를 도시하는 도면이다. 이들의 전자 기기는, 케이스(5000), 표시부(5001), 스피커(5003), LED 램프(5004), 조작 키(5005)(표시 장치의 동작을 제어하는 조작 스위치, 또는 전원 스위치를 포함함), 접속 단자(5006), 센서(5007)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액, 자기, 온도, 화학물질, 음성, 시간, 경도, 전장, 전류, 전압, 전력, 방사선, 유량, 습도, 경도, 진동, 냄새 또는 적외선을 측정하는 기능을 포함함), 마이크로폰(5008), 등을 가질 수 있다. 39A to 39H and 40A to 40D are diagrams illustrating electronic devices. These electronic devices include a
도 39a는 모바일 컴퓨터이며, 상술한 것 외에, 스위치(5009), 적외선 포트(5010) 등을 가질 수 있다. 도 39b는 기록 매체를 구비한 휴대형의 화상 재생 장치(예를 들어, DVD 재생 장치)이며, 상술한 것 외에, 제 2 표시부(5002), 기록 매체 판독부(5011) 등을 가질 수 있다. 도 39c는 고글형 디스플레이이며, 상술한 것 외에, 제 2 표시부(5002), 지지부(5012), 이어폰(5013), 등을 가질 수 있다. 도 39d는 휴대형 유기기이며, 상술한 것 외에, 기록 매체 판독부(5011) 등을 가질 수 있다. 도 39e는 프로젝터이며, 상술한 것 외에, 무선 통신, 투사 렌즈(5034), 등을 가질 수 있다. 도 39f는 휴대형 유기기이며, 상술한 것 외에, 제 2 표시부(5002), 기록 매체 판독부(5011) 등을 가질 수 있다. 도 39g는 텔레비전 수상기이며, 상술한 것 외에, 튜너, 화상 처리부, 등을 가질 수 있다. 도 39h는 운반형 텔레비전 수상기이며, 상술한 것 외에, 신호의 송수신이 가능한 충전기(5017) 등을 가질 수 있다. 도 40a는 디스플레이이며, 상술한 것 외에, 지지대(5018) 등을 가질 수 있다. 도 40b는 카메라이며, 상술한 것 외에, 외부 접속 포트(5019), 셔터 버튼(5015), 수상부(5016), 등을 가질 수 있다. 도 40c는 컴퓨터이며, 상술한 것 외에, 포인팅 디바이스(5020), 외부 접속 포트(5019), 리드/라이터(5021), 등을 가질 수 있다. 도 40d는 휴대전화기이며, 상술한 것 외에, 안테나(5014), 휴대전화·이동 단말용의 1 세그먼트 부분 수신 서비스용 튜너, 등을 가질 수 있다. 39A is a mobile computer, which may have a
도 39a 내지 도 39h, 도 40a 내지 도 40d에 도시하는 전자 기기는, 다양한 기능을 가질 수 있다. 예를 들어, 여러 가지 정보(정지화, 동화, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 카렌다, 날짜 또는 시간 등을 표시하는 기능, 여러 가지 소프트웨어(프로그램)에 의해 처리를 제어하는 기능, 무선 통신 기능, 무선 통신 기능을 사용하여 여러 가지 컴퓨터 네트워크에 접속하는 기능, 무선 통신 기능을 사용하여 여러 가지 데이터의 송신 또는 수신을 행하는 기능, 기록 매체에 기록되어 있는 프로그램 또는 데이터를 판독하여 표시부에 표시하는 기능 등을 가질 수 있다. 또한, 복수의 표시부를 가지는 전자 기기에 있어서는, 하나의 표시부를 주로 하여 화상 정보를 표시하고, 다른 하나의 표시부를 주로서 문자 정보를 표시하는 기능, 또는, 복수의 표시부에 시차를 고려한 화상을 표시함으로써 입체적인 화상을 표시하는 기능 등을 가질 수 있다. 또한, 수상부를 가지는 전자 기기에 있어서는, 정지화를 촬영하는 기능, 동화를 촬영하는 기능, 촬영한 화상을 자동 또는 수동으로 보정하는 기능, 촬영한 화상을 기록 매체(외부 또는 카메라에 내장)에 보존하는 기능, 촬영한 화상을 표시부에 표시하는 기능, 등을 가질 수 있다. 또한, 도 39a 내지 도 39h, 도 40a 내지 도 40d에 도시하는 전자 기기가 가질 수 있는 기능은 이들에 한정되지 않고, 다양한 기능을 가질 수 있다. The electronic device shown in FIGS. 39A to 39H and FIGS. 40A to 40D may have various functions. For example, a function to display various information (still images, moving pictures, text images, etc.) on the display unit, a touch panel function, a function to display a calendar, date or time, etc., and a function to control processing by various software (programs). function, a wireless communication function, a function to connect to various computer networks using a wireless communication function, a function to transmit or receive various data using a wireless communication function, a function to It may have a function of displaying on the display unit and the like. Further, in an electronic device having a plurality of display units, a function of displaying image information mainly on one display unit and displaying text information mainly on the other display unit, or displaying an image considering parallax on a plurality of display units By doing so, it is possible to have a function of displaying a three-dimensional image and the like. Further, in an electronic device having an image receiving unit, a function for photographing a still image, a function for photographing a moving picture, a function for automatically or manually correcting a photographed image, and a function for storing the photographed image on a recording medium (external or built-in camera) It may have a function, a function of displaying a photographed image on a display unit, and the like. In addition, the functions that the electronic device shown in FIGS. 39A to 39H and FIGS. 40A to 40D may have are not limited thereto, and may have various functions.
본 실시형태에 있어서 기술한 전자 기기는, 어떠한 정보를 표시하기 위한 표시부를 가지는 것을 특징으로 한다. 본 실시형태의 전자 기기와, 실시형태 1 내지 실시형태 9의 반도체 장치, 시프트 레지스터, 또는 표시 장치를 조합함으로써, 신뢰성의 향상, 제조 수율의 향상, 비용의 삭감, 표시부의 대형화, 표시부의 고정세화 등을 도모할 수 있다. The electronic device described in the present embodiment is characterized in that it has a display unit for displaying certain information. By combining the electronic device of the present embodiment with the semiconductor device, shift register, or display device of the first to ninth embodiments, reliability is improved, manufacturing yield is improved, cost is reduced, the display unit is enlarged, and the display unit is high definition. etc. can be promoted.
다음에, 반도체 장치의 응용예를 설명한다. Next, an application example of a semiconductor device will be described.
도 40e에, 반도체 장치를, 건조물과 일체로 하여 설치한 예에 대해서 도시한다. 도 40e는 케이스(5022), 표시부(5023), 조작부인 리모트 컨트롤 장치(5024), 스피커(5025) 등을 포함한다. 반도체 장치는, 벽걸이형으로서 건물과 일체로 되어 있고, 설치 공간을 넓게 필요로 하지 않고서 설치할 수 있다. Fig. 40E shows an example in which the semiconductor device is installed integrally with the building. Fig. 40E includes a
도 40f에, 건조물 내에 반도체 장치를, 건조물과 일체로 하여 설치한 다른 예에 대해서 도시한다. 표시 패널(5026)은, 유닛 버스(5027)와 일체로 설치되고, 입욕자는 표시 패널(5026)을 시청할 수 있게 된다. Fig. 40F shows another example in which a semiconductor device is installed in a building integrally with the building. The
또한, 본 실시형태에 있어서, 건조물로서 벽, 유닛 버스를 예로 하였지만, 본 실시형태는 이것에 한정되지 않고, 다양한 건조물에 반도체 장치를 설치할 수 있다. In addition, in this embodiment, although a wall and a unit bus are taken as examples as a building, this embodiment is not limited to this, A semiconductor device can be installed in various buildings.
다음에, 반도체 장치를, 이동체와 일체로 하여 설치한 예에 대해서 제시한다. Next, an example in which a semiconductor device is installed integrally with a moving body will be presented.
도 40g는, 반도체 장치를, 자동차에 설치한 예에 대해서 도시한 도면이다. 표시 패널(5028)은, 자동차 차체(5029)에 설치되어 있어, 차체의 동작 또는 차체 내외로부터 입력되는 정보를 온디맨드로 표시할 수 있다. 또한, 네비게이션 기능을 가져도 좋다. 40G is a diagram showing an example in which a semiconductor device is installed in an automobile. The
도 40h는, 반도체 장치를, 여객용 비행기와 일체로 하여 설치한 예에 대해서 도시한 도면이다. 도 40h는, 여객용 비행기의 좌석 상부의 천정(5030)에 표시 패널(5031)을 설치하였을 때의, 사용 시의 형상에 대해서 도시한 도면이다. 표시 패널(5031)은, 천정(5030)과 힌지부(5032)를 사이에 두고 일체로 설치되어 있고, 힌지부(5032)의 신축에 의해 승객은 표시 패널(5031)의 시청이 가능하게 된다. 표시 패널(5031)은 승객이 조작함으로써 정보를 표시하는 기능을 가진다. Fig. 40H is a diagram showing an example in which the semiconductor device is installed integrally with a passenger airplane. Fig. 40H is a diagram showing the shape of the
또한, 본 실시형태에 있어서, 이동체로서는 자동차 차체, 비행기 기체에 대해서 예시하였지만 이것에 한정되지 않고, 자동 이륜차, 자동 사륜차(자동차, 버스 등을 포함함), 전차(모노 레일, 철도 등을 포함함), 선박 등, 다양한 것에 설치할 수 있다. Further, in the present embodiment, examples of moving objects include automobile bodies and airplane bodies, but are not limited thereto, and include motorcycles, four-wheeled vehicles (including automobiles, buses, etc.), electric vehicles (monorails, railroads, etc.) ), ships, etc., can be installed in various things.
10: 회로 11_1: 스위치
11_2: 스위치 11: 스위치
21: 경로 100: 회로
101: 트랜지스터 101p: 트랜지스터
101a: 다이오드 102: 트랜지스터
102p: 트랜지스터 111: 배선
112: 배선 111A: 배선
112A: 배선 112B: 배선
114A: 배선 114B: 배선
117A: 배선 117B: 배선
117C: 배선 117D: 배선
117E: 배선 117F: 배선
117G: 배선 117H: 배선
117I: 배선 117J: 배선
117K: 배선10: circuit 11_1: switch
11_2: switch 11: switch
21: path 100: circuit
101: transistor 101p: transistor
101a: diode 102: transistor
102p: transistor 111: wiring
112: wiring 111A: wiring
112A: wiring 112B: wiring
114A: wiring 114B: wiring
117A: wiring 117B: wiring
117C: wiring 117D: wiring
117E: wiring 117F: wiring
117G: wiring 117H: wiring
117I: wiring 117J: wiring
117K: wiring
Claims (2)
상기 게이트 드라이버는 제 1 트랜지스터와, 제 2 트랜지스터를 갖고,
상기 제 1 트랜지스터는 제 1 게이트 전극과, 제 1 반도체층과, 제 1 소스 전극과, 제 1 드레인 전극을 갖고,
상기 제 1 반도체층은 상기 제 1 게이트 전극 상방에 제공되고,
상기 제 1 소스 전극은 상기 제 1 반도체층 상방에 제공되고,
상기 제 1 드레인 전극은 상기 제 1 반도체층 상방에 제공되고,
상기 제 2 트랜지스터는 제 2 게이트 전극과, 제 2 반도체층과, 제 2 소스 전극과, 제 2 드레인 전극을 갖고,
상기 제 2 반도체층은 상기 제 2 게이트 전극 상방에 제공되고,
상기 제 2 소스 전극은 상기 제 2 반도체층 상방에 제공되고,
상기 제 2 드레인 전극은 상기 제 2 반도체층 상방에 제공되고,
상기 제 1 소스 전극 및 상기 제 1 드레인 전극 중 한쪽은 제 1 도전층을 갖고,
상기 제 1 도전층은 상기 제 2 소스 전극 및 상기 제 2 드레인 전극 중 한쪽을 갖고,
상기 제 1 게이트 전극은 제 2 도전층을 갖고,
상기 제 1 도전층은 상기 제 1 트랜지스터의 채널 형성 영역과 상기 제 2 트랜지스터의 채널 형성 영역 사이에 개구부를 갖고,
상기 개구부는 상기 제 1 반도체층과 겹치는 영역과, 상기 제 1 반도체층과 겹치지 않는 영역을 갖고,
상기 개구부는 상기 제 2 도전층과 겹치는 영역과, 상기 제 2 도전층과 겹치지 않는 영역을 갖고,
상기 제 1 소스 전극 및 상기 제 1 드레인 전극 중 다른 쪽은 게이트 신호선과 전기적으로 접속되는, 표시 장치.have a gate driver,
The gate driver has a first transistor and a second transistor,
The first transistor has a first gate electrode, a first semiconductor layer, a first source electrode, and a first drain electrode,
the first semiconductor layer is provided above the first gate electrode;
The first source electrode is provided above the first semiconductor layer,
the first drain electrode is provided above the first semiconductor layer;
the second transistor has a second gate electrode, a second semiconductor layer, a second source electrode, and a second drain electrode;
the second semiconductor layer is provided above the second gate electrode;
the second source electrode is provided above the second semiconductor layer;
the second drain electrode is provided above the second semiconductor layer;
one of the first source electrode and the first drain electrode has a first conductive layer,
The first conductive layer has one of the second source electrode and the second drain electrode,
The first gate electrode has a second conductive layer,
the first conductive layer has an opening between the channel forming region of the first transistor and the channel forming region of the second transistor;
The opening has a region overlapping the first semiconductor layer and a region not overlapping the first semiconductor layer,
The opening has a region overlapping the second conductive layer and a region not overlapping the second conductive layer,
and the other of the first source electrode and the first drain electrode is electrically connected to a gate signal line.
상기 제 1 화소 및 상기 제 2 화소는 같은 열에 속해 있고,
상기 제 1 화소는 제 1 트랜지스터와 제 1 액정 소자를 갖고,
상기 제 2 화소는 제 2 트랜지스터와 제 2 액정 소자를 갖고,
상기 제 1 트랜지스터는 제 1 게이트 전극과, 제 1 반도체층과, 제 1 소스 전극과, 제 1 드레인 전극을 갖고,
상기 제 2 트랜지스터는 제 2 게이트 전극과, 제 2 반도체층과, 제 2 소스 전극과, 제 2 드레인 전극을 갖고,
상기 제 1 게이트 전극은 제 1 게이트 신호선과 전기적으로 접속되고,
상기 제 2 게이트 전극은 제 2 게이트 신호선과 전기적으로 접속되고,
상기 제 1 소스 전극 및 상기 제 1 드레인 전극 중 한쪽은 제 1 소스 신호선과 전기적으로 접속되고,
상기 제 2 소스 전극 및 상기 제 2 드레인 전극 중 한쪽은 제 2 소스 신호선과 전기적으로 접속되고,
상기 제 1 소스 전극 및 상기 제 1 드레인 전극 중 다른 쪽은 상기 제 1 액정 소자와 전기적으로 접속되고,
상기 제 2 소스 전극 및 상기 제 2 드레인 전극 중 다른 쪽은 상기 제 2 액정 소자와 전기적으로 접속되고,
상기 게이트 드라이버는 제 3 트랜지스터와, 제 4 트랜지스터를 갖고,
상기 제 3 트랜지스터는 제 3 게이트 전극과, 제 3 반도체층과, 제 3 소스 전극과, 제 3 드레인 전극을 갖고,
상기 제 3 반도체층은 상기 제 3 게이트 전극 상방에 제공되고,
상기 제 3 소스 전극은 상기 제 3 반도체층 상방에 제공되고,
상기 제 3 드레인 전극은 상기 제 3 반도체층 상방에 제공되고,
상기 제 4 트랜지스터는 제 4 게이트 전극과, 제 4 반도체층과, 제 4 소스 전극과, 제 4 드레인 전극을 갖고,
상기 제 4 반도체층은 상기 제 4 게이트 전극 상방에 제공되고,
상기 제 4 소스 전극은 상기 제 4 반도체층 상방에 제공되고,
상기 제 4 드레인 전극은 상기 제 4 반도체층 상방에 제공되고,
상기 제 3 소스 전극 및 상기 제 3 드레인 전극 중 한쪽은 제 1 도전층을 갖고,
상기 제 1 도전층은 상기 제 4 소스 전극 및 상기 제 4 드레인 전극 중 한쪽을 갖고,
상기 제 3 게이트 전극은 제 2 도전층을 갖고,
상기 제 1 도전층은 상기 제 3 트랜지스터의 채널 형성 영역과 상기 제 4 트랜지스터의 채널 형성 영역 사이에 개구부를 갖고,
상기 개구부는 상기 제 3 반도체층과 겹치는 영역과, 상기 제 3 반도체층과 겹치지 않는 영역을 갖고,
상기 개구부는 상기 제 2 도전층과 겹치는 영역과, 상기 제 2 도전층과 겹치지 않는 영역을 갖고,
상기 제 3 소스 전극 및 상기 제 3 드레인 전극 중 다른 쪽은 상기 제 1 게이트 신호선 및 상기 제 2 게이트 신호선 중 한쪽과 전기적으로 접속되는, 표시 장치.
a first pixel, a second pixel, and a gate driver;
The first pixel and the second pixel belong to the same column,
The first pixel has a first transistor and a first liquid crystal element,
The second pixel has a second transistor and a second liquid crystal element,
The first transistor has a first gate electrode, a first semiconductor layer, a first source electrode, and a first drain electrode,
the second transistor has a second gate electrode, a second semiconductor layer, a second source electrode, and a second drain electrode;
the first gate electrode is electrically connected to a first gate signal line;
the second gate electrode is electrically connected to a second gate signal line;
one of the first source electrode and the first drain electrode is electrically connected to a first source signal line;
one of the second source electrode and the second drain electrode is electrically connected to a second source signal line;
the other of the first source electrode and the first drain electrode is electrically connected to the first liquid crystal element,
the other of the second source electrode and the second drain electrode is electrically connected to the second liquid crystal element,
The gate driver has a third transistor and a fourth transistor,
the third transistor has a third gate electrode, a third semiconductor layer, a third source electrode, and a third drain electrode;
the third semiconductor layer is provided above the third gate electrode;
The third source electrode is provided above the third semiconductor layer,
the third drain electrode is provided above the third semiconductor layer;
the fourth transistor has a fourth gate electrode, a fourth semiconductor layer, a fourth source electrode, and a fourth drain electrode;
the fourth semiconductor layer is provided above the fourth gate electrode;
the fourth source electrode is provided above the fourth semiconductor layer;
the fourth drain electrode is provided above the fourth semiconductor layer;
one of the third source electrode and the third drain electrode has a first conductive layer,
The first conductive layer has one of the fourth source electrode and the fourth drain electrode,
the third gate electrode has a second conductive layer,
the first conductive layer has an opening between the channel forming region of the third transistor and the channel forming region of the fourth transistor;
The opening has a region overlapping the third semiconductor layer and a region not overlapping the third semiconductor layer,
The opening has a region overlapping the second conductive layer and a region not overlapping the second conductive layer,
and the other of the third source electrode and the third drain electrode is electrically connected to one of the first gate signal line and the second gate signal line.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210116239A KR102377762B1 (en) | 2009-03-26 | 2021-09-01 | Display device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009077200 | 2009-03-26 | ||
JPJP-P-2009-077200 | 2009-03-26 | ||
KR1020190101778A KR102235733B1 (en) | 2009-03-26 | 2019-08-20 | Display device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190101778A Division KR102235733B1 (en) | 2009-03-26 | 2019-08-20 | Display device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020210116239A Division KR102377762B1 (en) | 2009-03-26 | 2021-09-01 | Display device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20210037652A KR20210037652A (en) | 2021-04-06 |
KR102300168B1 true KR102300168B1 (en) | 2021-09-10 |
Family
ID=42307900
Family Applications (10)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100026594A KR101712385B1 (en) | 2009-03-26 | 2010-03-25 | Liquid crystal display device, driving method of the same, and electronic device including the same |
KR1020170023897A KR101782328B1 (en) | 2009-03-26 | 2017-02-23 | Liquid crystal display device, driving method of the same, and electronic device including the same |
KR1020170120486A KR101914925B1 (en) | 2009-03-26 | 2017-09-19 | Semiconductor device |
KR1020180129524A KR102015761B1 (en) | 2009-03-26 | 2018-10-29 | Display device |
KR1020190101778A KR102235733B1 (en) | 2009-03-26 | 2019-08-20 | Display device |
KR1020210040201A KR102300168B1 (en) | 2009-03-26 | 2021-03-29 | Display device |
KR1020210116239A KR102377762B1 (en) | 2009-03-26 | 2021-09-01 | Display device |
KR1020220033732A KR102515892B1 (en) | 2009-03-26 | 2022-03-18 | Semiconductor device |
KR1020230039540A KR102628585B1 (en) | 2009-03-26 | 2023-03-27 | Display device |
KR1020240008355A KR20240013261A (en) | 2009-03-26 | 2024-01-18 | Display device |
Family Applications Before (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100026594A KR101712385B1 (en) | 2009-03-26 | 2010-03-25 | Liquid crystal display device, driving method of the same, and electronic device including the same |
KR1020170023897A KR101782328B1 (en) | 2009-03-26 | 2017-02-23 | Liquid crystal display device, driving method of the same, and electronic device including the same |
KR1020170120486A KR101914925B1 (en) | 2009-03-26 | 2017-09-19 | Semiconductor device |
KR1020180129524A KR102015761B1 (en) | 2009-03-26 | 2018-10-29 | Display device |
KR1020190101778A KR102235733B1 (en) | 2009-03-26 | 2019-08-20 | Display device |
Family Applications After (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020210116239A KR102377762B1 (en) | 2009-03-26 | 2021-09-01 | Display device |
KR1020220033732A KR102515892B1 (en) | 2009-03-26 | 2022-03-18 | Semiconductor device |
KR1020230039540A KR102628585B1 (en) | 2009-03-26 | 2023-03-27 | Display device |
KR1020240008355A KR20240013261A (en) | 2009-03-26 | 2024-01-18 | Display device |
Country Status (6)
Country | Link |
---|---|
US (4) | US20100245335A1 (en) |
EP (1) | EP2234100B1 (en) |
JP (15) | JP5639775B2 (en) |
KR (10) | KR101712385B1 (en) |
CN (2) | CN101847388B (en) |
TW (7) | TWI777293B (en) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8330702B2 (en) | 2009-02-12 | 2012-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Pulse output circuit, display device, and electronic device |
US8319528B2 (en) * | 2009-03-26 | 2012-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having interconnected transistors and electronic device including semiconductor device |
US8872751B2 (en) | 2009-03-26 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having interconnected transistors and electronic device including the same |
WO2011070929A1 (en) | 2009-12-11 | 2011-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
US9335870B2 (en) * | 2010-06-07 | 2016-05-10 | Apple Inc. | Touch-display crosstalk |
US8854220B1 (en) * | 2010-08-30 | 2014-10-07 | Exelis, Inc. | Indicating desiccant in night vision goggles |
KR20120046539A (en) | 2010-11-02 | 2012-05-10 | 삼성메디슨 주식회사 | Ultrasound system and method for providing body mark |
KR101818567B1 (en) * | 2011-05-18 | 2018-02-22 | 삼성디스플레이 주식회사 | Method of driving display panel and display apparatus performing the method |
US9030837B2 (en) | 2011-06-10 | 2015-05-12 | Scott Moncrieff | Injection molded control panel with in-molded decorated plastic film that includes an internal connector |
CN102708818B (en) * | 2012-04-24 | 2014-07-09 | 京东方科技集团股份有限公司 | Shift register and display |
TWI469119B (en) | 2012-08-06 | 2015-01-11 | Au Optronics Corp | Display and gate driver thereof |
TWI459368B (en) | 2012-09-14 | 2014-11-01 | Au Optronics Corp | Display apparatus and method for generating gate signal thereof |
CN103198866B (en) * | 2013-03-06 | 2015-08-05 | 京东方科技集团股份有限公司 | Shift register, gate driver circuit, array base palte and display device |
TWI478132B (en) * | 2013-06-14 | 2015-03-21 | Au Optronics Corp | Gate driver circuit |
US10199006B2 (en) * | 2014-04-24 | 2019-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display module, and electronic device |
JP6521794B2 (en) | 2014-09-03 | 2019-05-29 | 株式会社半導体エネルギー研究所 | Semiconductor device and electronic device |
CN104392701B (en) * | 2014-11-07 | 2016-09-14 | 深圳市华星光电技术有限公司 | Scan drive circuit for oxide semiconductor thin-film transistor |
US9680030B1 (en) * | 2015-12-02 | 2017-06-13 | Advanced Device Research Inc. | Enhancement-mode field effect transistor having metal oxide channel layer |
JP2018093483A (en) * | 2016-11-29 | 2018-06-14 | 株式会社半導体エネルギー研究所 | Semiconductor device, display device and electronic apparatus |
CN109698204B (en) * | 2017-10-24 | 2021-09-07 | 元太科技工业股份有限公司 | Drive substrate and display device |
TWI659254B (en) * | 2017-10-24 | 2019-05-11 | 元太科技工業股份有限公司 | Driving substrate and display apparatus |
WO2020128713A1 (en) | 2018-12-20 | 2020-06-25 | 株式会社半導体エネルギー研究所 | Logic circuit configured using unipolar transistors, and semiconductor device |
US11394372B2 (en) * | 2019-11-14 | 2022-07-19 | Korea Electronics Technology Institute | Wide band gap power semiconductor system and driving method thereof |
CN111833803A (en) * | 2020-06-24 | 2020-10-27 | 杭州视芯科技有限公司 | LED display system and control method thereof |
CN117396943A (en) * | 2022-03-21 | 2024-01-12 | 京东方科技集团股份有限公司 | Display substrate and display device |
US12086339B2 (en) | 2022-07-10 | 2024-09-10 | Novatek Microelectronics Corp. | Driving circuit for providing control signals to touch display panel |
CN116886087B (en) * | 2023-07-31 | 2024-02-02 | 北京中科格励微科技有限公司 | Switching circuit for reducing load radiation |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005527856A (en) | 2002-05-28 | 2005-09-15 | サムスン エレクトロニクス カンパニー リミテッド | Amorphous silicon thin film transistor-liquid crystal display device and method of manufacturing the same |
Family Cites Families (105)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06102536A (en) * | 1992-09-22 | 1994-04-15 | Hitachi Ltd | Thin film transistor array |
US5410583A (en) * | 1993-10-28 | 1995-04-25 | Rca Thomson Licensing Corporation | Shift register useful as a select line scanner for a liquid crystal display |
US5517542A (en) | 1995-03-06 | 1996-05-14 | Thomson Consumer Electronics, S.A. | Shift register with a transistor operating in a low duty cycle |
FR2743662B1 (en) * | 1996-01-11 | 1998-02-13 | Thomson Lcd | IMPROVEMENT IN SHIFT REGISTERS USING TRANSISTORS OF THE SAME POLARITY |
JP3607016B2 (en) * | 1996-10-02 | 2005-01-05 | 株式会社半導体エネルギー研究所 | Semiconductor device and manufacturing method thereof, and portable information processing terminal, head mounted display, navigation system, mobile phone, camera, and projector |
KR100235590B1 (en) * | 1997-01-08 | 1999-12-15 | 구본준 | Driving method of tft-lcd device |
KR100242244B1 (en) * | 1997-08-09 | 2000-02-01 | 구본준 | Scanning circuit |
KR100438525B1 (en) * | 1999-02-09 | 2004-07-03 | 엘지.필립스 엘시디 주식회사 | Shift Register Circuit |
KR100281336B1 (en) * | 1998-10-21 | 2001-03-02 | 구본준 | Shift register circuit |
JP2000150895A (en) | 1998-11-16 | 2000-05-30 | Alps Electric Co Ltd | Thin-film transistor and driving device of image display |
JP3689003B2 (en) * | 2000-03-30 | 2005-08-31 | シャープ株式会社 | Active matrix liquid crystal display device |
JP2002133890A (en) * | 2000-10-24 | 2002-05-10 | Alps Electric Co Ltd | Shift register |
KR100752602B1 (en) | 2001-02-13 | 2007-08-29 | 삼성전자주식회사 | Shift resister and liquid crystal display using the same |
TW525139B (en) | 2001-02-13 | 2003-03-21 | Samsung Electronics Co Ltd | Shift register, liquid crystal display using the same and method for driving gate line and data line blocks thereof |
JP2001326365A (en) * | 2001-03-27 | 2001-11-22 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
JP4439761B2 (en) * | 2001-05-11 | 2010-03-24 | 株式会社半導体エネルギー研究所 | Liquid crystal display device, electronic equipment |
JP4397555B2 (en) * | 2001-11-30 | 2010-01-13 | 株式会社半導体エネルギー研究所 | Semiconductor devices, electronic equipment |
US7020675B2 (en) * | 2002-03-26 | 2006-03-28 | Intel Corporation | Multiplier using MOS channel widths for code weighting |
JP2004094058A (en) * | 2002-09-02 | 2004-03-25 | Semiconductor Energy Lab Co Ltd | Liquid crystal display and its driving method |
KR100898785B1 (en) | 2002-10-24 | 2009-05-20 | 엘지디스플레이 주식회사 | Liquid crystal display |
JP4339103B2 (en) | 2002-12-25 | 2009-10-07 | 株式会社半導体エネルギー研究所 | Semiconductor device and display device |
KR100487439B1 (en) * | 2002-12-31 | 2005-05-03 | 엘지.필립스 엘시디 주식회사 | Circuit and method for bi-directional driving plat display device |
KR100918180B1 (en) | 2003-03-04 | 2009-09-22 | 삼성전자주식회사 | Shift register |
US7319452B2 (en) * | 2003-03-25 | 2008-01-15 | Samsung Electronics Co., Ltd. | Shift register and display device having the same |
KR100965176B1 (en) * | 2003-04-07 | 2010-06-24 | 삼성전자주식회사 | Array panel for digital x-ray detector and method for manufacturing the same |
US7486269B2 (en) * | 2003-07-09 | 2009-02-03 | Samsung Electronics Co., Ltd. | Shift register, scan driving circuit and display apparatus having the same |
CN1890698B (en) * | 2003-12-02 | 2011-07-13 | 株式会社半导体能源研究所 | Display, manufacturing method thereof, and television set |
KR100973822B1 (en) | 2003-12-19 | 2010-08-03 | 삼성전자주식회사 | Driving apparatus of liquid crystal display |
US7273773B2 (en) * | 2004-01-26 | 2007-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device, method for manufacturing thereof, and television device |
KR20050079718A (en) * | 2004-02-06 | 2005-08-11 | 삼성전자주식회사 | Shift register and display apparatus including the same |
JP2005285168A (en) * | 2004-03-29 | 2005-10-13 | Alps Electric Co Ltd | Shift register and liquid crystal driving circuit using the same |
KR101023726B1 (en) * | 2004-03-31 | 2011-03-25 | 엘지디스플레이 주식회사 | Shift register |
KR101030528B1 (en) * | 2004-05-27 | 2011-04-26 | 엘지디스플레이 주식회사 | The shift resistor and the liquid crystal display device using the same |
KR101016291B1 (en) * | 2004-06-30 | 2011-02-22 | 엘지디스플레이 주식회사 | Lipuid Crystal Display Device and method for fabricating the same |
TWI393093B (en) * | 2004-06-30 | 2013-04-11 | Samsung Display Co Ltd | Shift register, display device having the same and method of driving the same |
TWI271682B (en) * | 2004-08-03 | 2007-01-21 | Au Optronics Corp | Liquid crystal display and method for driving the same |
KR101048365B1 (en) * | 2004-09-09 | 2011-07-11 | 삼성전자주식회사 | Transistors and Display Devices Having the Same |
US7358789B2 (en) | 2004-12-03 | 2008-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Level shifter for display device |
JP2006164477A (en) * | 2004-12-10 | 2006-06-22 | Casio Comput Co Ltd | Shift register, drive control method of same, and display driving device provided with same |
KR101110133B1 (en) | 2004-12-28 | 2012-02-20 | 엘지디스플레이 주식회사 | Shift register for LCD |
KR101078454B1 (en) * | 2004-12-31 | 2011-10-31 | 엘지디스플레이 주식회사 | Shift register without noises and liquid crystal display device having thereof |
KR101246023B1 (en) | 2005-01-06 | 2013-03-26 | 삼성디스플레이 주식회사 | Array substrate and display apparatus having the same |
JP2006228312A (en) * | 2005-02-16 | 2006-08-31 | Alps Electric Co Ltd | Shift register and liquid crystal drive circuit |
JP4993544B2 (en) * | 2005-03-30 | 2012-08-08 | 三菱電機株式会社 | Shift register circuit |
JP5190722B2 (en) | 2005-05-20 | 2013-04-24 | Nltテクノロジー株式会社 | Bootstrap circuit and shift register, scanning circuit and display device using the same |
JP2006344306A (en) * | 2005-06-09 | 2006-12-21 | Mitsubishi Electric Corp | Shift register |
KR101143004B1 (en) * | 2005-06-13 | 2012-05-11 | 삼성전자주식회사 | Shift register and display device including shifter register |
TWI259471B (en) * | 2005-06-21 | 2006-08-01 | Chi Mei Optoelectronics Corp | Shift-register circuit |
US9318053B2 (en) * | 2005-07-04 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
TWI321774B (en) | 2005-08-08 | 2010-03-11 | Innolux Display Corp | Driving circuit of liquid crystal display device |
CN100495576C (en) * | 2005-09-07 | 2009-06-03 | 友达光电股份有限公司 | Shift register circuit |
KR101160836B1 (en) * | 2005-09-27 | 2012-06-29 | 삼성전자주식회사 | Display device and shift register therefor |
US9153341B2 (en) * | 2005-10-18 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, semiconductor device, display device, and electronic device |
CN102331639A (en) * | 2005-12-05 | 2012-01-25 | 株式会社半导体能源研究所 | Liquid crystal display device |
KR101256663B1 (en) * | 2005-12-28 | 2013-04-19 | 엘지디스플레이 주식회사 | Liquid Crystal Display Device And fabricating Method and Driving Method Thereof |
KR101183411B1 (en) * | 2005-12-30 | 2012-09-14 | 엘지디스플레이 주식회사 | Liquid crystal display device and method for driving the same |
KR101261450B1 (en) * | 2006-02-06 | 2013-05-10 | 삼성디스플레이 주식회사 | Liquid crystal display and manufacturing method thereof |
KR20070081016A (en) * | 2006-02-09 | 2007-08-14 | 삼성전자주식회사 | Thin film transistor plate and method for fabricating the same |
JP5128102B2 (en) | 2006-02-23 | 2013-01-23 | 三菱電機株式会社 | Shift register circuit and image display apparatus including the same |
JP4912000B2 (en) * | 2006-03-15 | 2012-04-04 | 三菱電機株式会社 | Shift register circuit and image display apparatus including the same |
KR101240651B1 (en) * | 2006-04-12 | 2013-03-08 | 삼성디스플레이 주식회사 | Display device and method for manufacturing the same |
JP2007288080A (en) * | 2006-04-20 | 2007-11-01 | Seiko Epson Corp | Flexible electronic device |
JP4912023B2 (en) | 2006-04-25 | 2012-04-04 | 三菱電機株式会社 | Shift register circuit |
KR101232153B1 (en) | 2006-05-11 | 2013-02-13 | 엘지디스플레이 주식회사 | A gate driving circuit |
US8330492B2 (en) | 2006-06-02 | 2012-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
JP5386069B2 (en) * | 2006-06-02 | 2014-01-15 | 株式会社半導体エネルギー研究所 | Semiconductor device, display device, liquid crystal display device, display module, and electronic apparatus |
US8154493B2 (en) * | 2006-06-02 | 2012-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, driving method of the same, and electronic device using the same |
KR101300038B1 (en) * | 2006-08-08 | 2013-08-29 | 삼성디스플레이 주식회사 | Gate driving circuit and display apparatus having the same |
EP1895545B1 (en) | 2006-08-31 | 2014-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
JP4919738B2 (en) * | 2006-08-31 | 2012-04-18 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
TWI349906B (en) * | 2006-09-01 | 2011-10-01 | Au Optronics Corp | Shift register, shift register array circuit, and display apparatus |
KR20080026391A (en) | 2006-09-20 | 2008-03-25 | 삼성전자주식회사 | Thin film transistor of shift register and shift register including the same |
US7732351B2 (en) * | 2006-09-21 | 2010-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device and laser processing apparatus |
KR20080028042A (en) * | 2006-09-26 | 2008-03-31 | 삼성전자주식회사 | Thin film transistor and manufacturing including the same |
JP5116277B2 (en) * | 2006-09-29 | 2013-01-09 | 株式会社半導体エネルギー研究所 | Semiconductor device, display device, liquid crystal display device, display module, and electronic apparatus |
TWI675358B (en) | 2006-09-29 | 2019-10-21 | 日商半導體能源研究所股份有限公司 | Display device and electronic device |
JP4932415B2 (en) * | 2006-09-29 | 2012-05-16 | 株式会社半導体エネルギー研究所 | Semiconductor device |
TWI332645B (en) | 2006-10-17 | 2010-11-01 | Au Optronics Corp | Driving circuit of liquid crystal display device |
JP4970004B2 (en) * | 2006-11-20 | 2012-07-04 | 三菱電機株式会社 | Shift register circuit, image display device including the same, and signal generation circuit |
JP5177999B2 (en) * | 2006-12-05 | 2013-04-10 | 株式会社半導体エネルギー研究所 | Liquid crystal display |
TWI328880B (en) * | 2007-01-31 | 2010-08-11 | Au Optronics Corp | Method for fabricating a pixel structure of a liquid crystal display device |
JP5090008B2 (en) * | 2007-02-07 | 2012-12-05 | 三菱電機株式会社 | Semiconductor device and shift register circuit |
KR100894358B1 (en) | 2007-03-02 | 2009-04-22 | 삼성중공업 주식회사 | Time synchronization method of the teminals |
JP4912186B2 (en) * | 2007-03-05 | 2012-04-11 | 三菱電機株式会社 | Shift register circuit and image display apparatus including the same |
KR101296645B1 (en) | 2007-03-12 | 2013-08-14 | 엘지디스플레이 주식회사 | A shift register |
TWI385624B (en) * | 2007-04-11 | 2013-02-11 | Wintek Corp | Shift register and voltage level controller thereof |
TWI360094B (en) * | 2007-04-25 | 2012-03-11 | Wintek Corp | Shift register and liquid crystal display |
CN100592425C (en) * | 2007-04-27 | 2010-02-24 | 群康科技(深圳)有限公司 | Shifting register and LCD |
US8610655B2 (en) * | 2007-05-10 | 2013-12-17 | Samsung Display Co., Ltd. | Method for removing noise, switching circuit for performing the same and display device having the switching circuit |
TWI362027B (en) * | 2007-06-20 | 2012-04-11 | Au Optronics Corp | Liquid crystal display, gate driving circuit and driving circuit unit thereof |
US8363175B2 (en) * | 2007-06-28 | 2013-01-29 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, television receiver, and method of manufacturing liquid crystal panel |
TWI343654B (en) | 2007-07-25 | 2011-06-11 | Au Optronics Corp | Method for fabricating pixel structures |
JP4410276B2 (en) * | 2007-07-31 | 2010-02-03 | 統▲宝▼光電股▲分▼有限公司 | Liquid crystal display |
TWI338900B (en) | 2007-08-07 | 2011-03-11 | Au Optronics Corp | Shift register array |
JP2009077200A (en) | 2007-09-21 | 2009-04-09 | Yamaha Corp | Voice communication equipment |
US7831010B2 (en) * | 2007-11-12 | 2010-11-09 | Mitsubishi Electric Corporation | Shift register circuit |
TWI374510B (en) | 2008-04-18 | 2012-10-11 | Au Optronics Corp | Gate driver on array of a display and method of making device of a display |
TWI382539B (en) | 2008-07-18 | 2013-01-11 | Chimei Innolux Corp | Thin film transistor substrate and method of fabricating same |
JP5434007B2 (en) * | 2008-08-01 | 2014-03-05 | カシオ計算機株式会社 | Flip-flop circuit, shift register and electronic device |
US9741309B2 (en) * | 2009-01-22 | 2017-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving display device including first to fourth switches |
TWI407443B (en) * | 2009-03-05 | 2013-09-01 | Au Optronics Corp | Shift register |
US8068577B2 (en) * | 2009-09-23 | 2011-11-29 | Au Optronics Corporation | Pull-down control circuit and shift register of using same |
JP5457826B2 (en) * | 2009-12-28 | 2014-04-02 | 株式会社ジャパンディスプレイ | Level shift circuit, signal drive circuit, display device, and electronic device |
JP5396543B2 (en) * | 2010-09-02 | 2014-01-22 | シャープ株式会社 | Signal processing circuit, driver circuit, display device |
WO2022029871A1 (en) | 2020-08-04 | 2022-02-10 | 日本電信電話株式会社 | Optical fiber |
-
2010
- 2010-03-12 EP EP10156273.4A patent/EP2234100B1/en not_active Not-in-force
- 2010-03-24 TW TW109139569A patent/TWI777293B/en active
- 2010-03-24 TW TW099108713A patent/TWI501217B/en active
- 2010-03-24 TW TW104121481A patent/TWI585740B/en active
- 2010-03-24 TW TW108110043A patent/TWI712028B/en not_active IP Right Cessation
- 2010-03-24 TW TW106107041A patent/TWI612514B/en active
- 2010-03-24 TW TW107103663A patent/TWI661417B/en active
- 2010-03-24 TW TW106137803A patent/TWI643178B/en active
- 2010-03-25 US US12/731,203 patent/US20100245335A1/en not_active Abandoned
- 2010-03-25 KR KR1020100026594A patent/KR101712385B1/en active Application Filing
- 2010-03-25 JP JP2010069223A patent/JP5639775B2/en active Active
- 2010-03-26 CN CN201010159561.8A patent/CN101847388B/en active Active
- 2010-03-26 CN CN201410471934.3A patent/CN104200788B/en active Active
-
2013
- 2013-11-15 JP JP2013236410A patent/JP5617025B2/en active Active
-
2014
- 2014-09-12 JP JP2014185953A patent/JP5801460B2/en active Active
-
2015
- 2015-08-25 JP JP2015165534A patent/JP6069437B2/en active Active
-
2016
- 2016-05-17 JP JP2016098754A patent/JP2016184453A/en not_active Withdrawn
-
2017
- 2017-02-13 JP JP2017023765A patent/JP2017126395A/en not_active Withdrawn
- 2017-02-23 KR KR1020170023897A patent/KR101782328B1/en active IP Right Grant
- 2017-09-19 KR KR1020170120486A patent/KR101914925B1/en active IP Right Grant
- 2017-09-22 JP JP2017182157A patent/JP6291121B2/en active Active
-
2018
- 2018-02-08 JP JP2018021028A patent/JP6585204B2/en active Active
- 2018-02-12 US US15/893,770 patent/US10964281B2/en active Active
- 2018-10-29 KR KR1020180129524A patent/KR102015761B1/en active Application Filing
-
2019
- 2019-08-20 KR KR1020190101778A patent/KR102235733B1/en active IP Right Grant
- 2019-09-04 JP JP2019160852A patent/JP6894949B2/en active Active
-
2021
- 2021-03-25 US US17/212,060 patent/US11514871B2/en active Active
- 2021-03-29 KR KR1020210040201A patent/KR102300168B1/en active Application Filing
- 2021-06-04 JP JP2021094146A patent/JP7437352B2/en active Active
- 2021-09-01 KR KR1020210116239A patent/KR102377762B1/en active IP Right Grant
-
2022
- 2022-03-18 KR KR1020220033732A patent/KR102515892B1/en active IP Right Grant
- 2022-06-09 JP JP2022093902A patent/JP7106029B1/en active Active
- 2022-07-12 JP JP2022111655A patent/JP2022160439A/en active Pending
- 2022-11-22 US US17/991,964 patent/US20230090062A1/en active Pending
-
2023
- 2023-03-27 KR KR1020230039540A patent/KR102628585B1/en active Application Filing
- 2023-09-28 JP JP2023168462A patent/JP7460841B2/en active Active
-
2024
- 2024-01-18 KR KR1020240008355A patent/KR20240013261A/en active Application Filing
- 2024-03-21 JP JP2024044371A patent/JP7480443B1/en active Active
- 2024-04-24 JP JP2024070346A patent/JP2024105336A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005527856A (en) | 2002-05-28 | 2005-09-15 | サムスン エレクトロニクス カンパニー リミテッド | Amorphous silicon thin film transistor-liquid crystal display device and method of manufacturing the same |
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102300168B1 (en) | Display device | |
JP6782755B2 (en) | Semiconductor device | |
KR20220098329A (en) | Method for driving display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
E701 | Decision to grant or registration of patent right | ||
A107 | Divisional application of patent |