KR102296061B1 - β-Ga2O3계 단결정 기판 - Google Patents

β-Ga2O3계 단결정 기판 Download PDF

Info

Publication number
KR102296061B1
KR102296061B1 KR1020150027292A KR20150027292A KR102296061B1 KR 102296061 B1 KR102296061 B1 KR 102296061B1 KR 1020150027292 A KR1020150027292 A KR 1020150027292A KR 20150027292 A KR20150027292 A KR 20150027292A KR 102296061 B1 KR102296061 B1 KR 102296061B1
Authority
KR
South Korea
Prior art keywords
single crystal
crystal substrate
crystal
system single
substrate
Prior art date
Application number
KR1020150027292A
Other languages
English (en)
Other versions
KR20160002323A (ko
Inventor
기미요시 고시
신야 와타나베
마사루 다키자와
유 야마오카
마코토 와타나베
다케카즈 마스이
Original Assignee
가부시키가이샤 다무라 세이사쿠쇼
가부시키가이샤 코하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 다무라 세이사쿠쇼, 가부시키가이샤 코하 filed Critical 가부시키가이샤 다무라 세이사쿠쇼
Publication of KR20160002323A publication Critical patent/KR20160002323A/ko
Application granted granted Critical
Publication of KR102296061B1 publication Critical patent/KR102296061B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G15/00—Compounds of gallium, indium or thallium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/34—Edge-defined film-fed crystal-growth using dies or slits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1067—Oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

본 발명의 과제는, 결정 품질이 우수한 β-Ga2O3계 단결정 기판을 제공하는 것이다. 일 실시 형태로서, 평균 전위 밀도가 7.31×104㎝-2 미만인, β-Ga2O3계 단결정 기판(1)을 제공한다.

Description

β-Ga2O3계 단결정 기판{β-Ga2O3-BASED SINGLE CRYSTAL SUBSTRATE}
본 발명은 β-Ga2O3계 단결정 기판에 관한 것이다.
종래, EFG법에 의해 β-Ga2O3 단결정을 육성하는 방법이 알려져 있다(예를 들어, 비특허문헌 1 참조). 비특허문헌 1에 기재된 방법에 의하면, β-Ga2O3 단결정을 종결정과의 접촉 부분으로부터 하측 방향으로 서서히 폭을 넓히면서, 즉 폭 방향으로 숄더를 확장시키면서 성장시킴으로써, 종결정보다도 폭이 큰 평판 형상의 결정을 얻을 수 있다.
비특허문헌 1에는, 육성한 β-Ga2O3 단결정의 피트 밀도가 9×104㎝-2인 것이 개시되어 있다.
Hideo Aida, Kengo Nishiguchi, Hidetoshi Takeda, Natsuko Aota, Kazuhiko Sunakawa, Yoichi Yaguchi, "Growth of β-Ga2O3 Single Crystals by the Edge-Defined, Film Fed Growth Method", Japanese Journal of Applied Physics, Volume 47, No.11, pp.8506-8509 (2008).
종래, 고품질이라고 할 수 있는 산화갈륨 단결정은 만들어져 있지 않고, 또한 종래의 기술에서는, 특허문헌 1에 개시되어 있는 정도의 품질의 산화갈륨 단결정을 얻는 것밖에 할 수 없기 때문에, 보다 고품질의 산화갈륨 단결정을 만들 수 있는지의 여부도 알 수 없었다.
따라서, 본 발명의 목적은, 결정 품질이 우수한 β-Ga2O3계 단결정 기판을 제공하는 것에 있다.
본 발명의 일 형태는, 상기 목적을 달성하기 위해, [1]∼[6]의 β-Ga2O3계 단결정 기판을 제공한다.
[1] 평균 전위 밀도가 7.31×104㎝-2 미만인, β-Ga2O3계 단결정 기판.
[2] 상기 평균 전위 밀도가 6.14×104㎝-2 이하인, 상기 [1]에 기재된 β-Ga2O3계 단결정 기판.
[3] 주면의 면 방위가 (-201), (101), 또는 (001)인, 상기 [1] 또는 [2]에 기재된 β-Ga2O3계 단결정 기판.
[4] 쌍정을 포함하지 않는, 상기 [1]∼[3] 중 어느 한 항에 기재된 β-Ga2O3계 단결정 기판.
[5] 직경이 2인치 이상인, 상기 [1]∼[4] 중 어느 한 항에 기재된 β-Ga2O3계 단결정 기판.
[6] 쌍정면과 주면의 교선에 수직한 방향의 최대 폭이 2인치 이상의, 쌍정면을 포함하지 않는 영역을 갖는, 상기 [1]∼[3] 중 어느 한 항에 기재된 β-Ga2O3계 단결정 기판.
본 발명에 따르면, 결정 품질이 우수한 β-Ga2O3계 단결정 기판을 제공할 수 있다.
도 1의 (a), (b)는 제1 실시 형태에 관한 β-Ga2O3계 단결정 기판의 평면도.
도 2의 (a), (b)는 쌍정을 약간 포함하는 β-Ga2O3계 단결정 기판의 단면도.
도 3은 제1 실시 형태에 관한 EFG 결정 제조 장치의 수직 단면도.
도 4는 제1 실시 형태에 관한 β-Ga2O3계 단결정의 성장 중의 모습을 도시하는 사시도.
도 5는 종결정을 잘라내기 위한 β-Ga2O3계 단결정을 육성하는 모습을 도시하는 사시도.
도 6은 β-Ga2O3계 단결정 기판의 평균 전위 밀도의 누적 상대 도수 분포를 나타내는 그래프.
도 7은 제2 실시 형태에 관한 반도체 적층 구조체의 수직 단면도.
도 8은 제3 실시 형태에 관한 LED 소자의 수직 단면도.
〔제1 실시 형태〕
(β-Ga2O3계 단결정 기판의 구조)
도 1의 (a), (b)는 제1 실시 형태에 관한 β-Ga2O3계 단결정 기판(1)의 평면도이다. 도 1의 (a)는 쌍정을 포함하지 않는 β-Ga2O3계 단결정 기판(1)을 도시하고, 도 1의 (b)는 쌍정을 약간 포함하는 β-Ga2O3계 단결정 기판(1)을 도시한다.
β-Ga2O3계 단결정 기판(1)은 β-Ga2O3계 단결정을 포함한다. 여기서, β-Ga2O3계 단결정은, β-Ga2O3 단결정, 또는, Mg, Fe, Cu, Ag, Zn, Cd, Al, In, Si, Ge, Sn, Nb 등의 원소가 첨가된 β-Ga2O3 단결정이다.
β-Ga2O3계 결정은 단사정계에 속하는 β-갈리아 구조를 갖고, 불순물을 포함하지 않는 β-Ga2O3 결정의 전형적인 격자 상수는 ao＝12.23Å, bo＝3.04Å, co＝5.80Å, α＝γ＝90°, β＝103.8°이다.
β-Ga2O3계 단결정 기판(1)의 주면의 면 방위는, 특정한 면 방위로 한정되지 않고, 예를 들어, (-201), (101), 또는 (001)이다.
도 1의 (a)에 도시되는 쌍정을 포함하지 않는 β-Ga2O3계 단결정 기판(1)의 직경은, 2인치 이상인 것이 바람직하다. β-Ga2O3계 단결정 기판(1)은, 후술하는 쌍정이 적은 종결정을 사용하여, 폭 방향으로 숄더를 확장시키지 않는 방법에 의해 육성된, 쌍정을 포함하지 않거나, 또는 거의 포함하지 않는 β-Ga2O3계 단결정으로부터 잘라내어지기 때문에, 2인치 이상이라고 하는 대형의 쌍정을 포함하지 않는 기판으로서 잘라낼 수 있다.
β-Ga2O3계 단결정은, (100)면에 있어서의 벽개성이 강하여, 결정 성장의 과정에서 (100)면을 쌍정면(대칭면)으로 하는 쌍정이 발생하기 쉽다.
도 1의 (b)에 도시되는 쌍정을 약간 포함하는 β-Ga2O3계 단결정 기판(1)은 2인치 이상의 직경을 갖는 것이 바람직하고, 폭 Ws가 2인치 이상의 쌍정면(3)을 포함하지 않는 영역(2)을 갖는 것이 보다 바람직하다. 여기서, 영역(2)의 폭 Ws는, 쌍정면(3)과 β-Ga2O3계 단결정 기판(1)의 주면의 교선에 수직한 방향의 최대 폭이다. 쌍정면(3)을 포함하는 영역을 에피택셜 결정 성장의 기초로서 사용하는 것은 바람직하지 않으므로, 영역(2)의 폭 Ws는 큰 편이 좋다.
도 2의 (a), (b)는 쌍정을 약간 포함하는 β-Ga2O3계 단결정 기판(1)의 단면도이다. 도 2의 (a), (b)는 β-Ga2O3계 단결정 기판(1)의 중심을 통과하고, 쌍정면(3)에 수직한 단면을 도시한다. 도면의 우측의 축은, β-Ga2O3계 단결정 기판(1)의 모결정인 β-Ga2O3 단결정의 a축, b축, c축의 방향을 나타낸다.
도 2의 (a)는 β-Ga2O3계 단결정 기판(1)의 편측에 쌍정면(3)이 존재하는 경우의 영역(2)의 예를 도시하고, 도 2의 (b)는 β-Ga2O3계 단결정 기판(1)의 양측에 쌍정면(3)이 존재하는 경우의 영역(2)의 예를 도시한다. 도 2의 (a), (b)에는, 일례로서, 주면(4)이 (-201)면인 β-Ga2O3계 단결정 기판(1)의 단면을 도시한다.
(β-Ga2O3계 단결정 기판의 제조 방법)
도 3은 제1 실시 형태에 관한 EFG(Edge Defined Film Fed Growth) 결정 제조 장치(10)의 수직 단면도이다.
EFG 결정 제조 장치(10)는 석영관(18) 내에 설치된 Ga2O3계 융액(30)을 수용하는 도가니(11)와, 이 도가니(11) 내에 형성된 슬릿(12a)을 갖는 다이(12)와, 다이(12)의 개구부(12b)를 포함하는 상면을 노출시키도록 하여 도가니(11)의 개구부를 폐색하는 덮개(13)와, 종결정(31)을 유지하는 종결정 유지구(14)와, 종결정 유지구(14)를 승강 가능하게 지지하는 샤프트(15)와, 도가니(11)를 적재하기 위한 지지대(16)와, 석영관(18)의 내벽을 따라 설치된 단열재(17)와, 석영관(18)의 주위에 설치된 고주파 유도 가열용의 고주파 코일(19)과, 석영관(18) 및 단열재(17)를 지지하는 기부(22)와, 기부(22)에 설치된 다리부(23)를 갖는다.
EFG 결정 제조 장치(10)는, 또한 도가니(11) 상의 β-Ga2O3계 단결정(32)이 육성되는 영역을 둘러싸도록 설치된 Ir 등을 포함하는 애프터 히터(20)와, 애프터 히터(20) 상에 덮개와 같이 설치된 Ir 등을 포함하는 반사판(21)을 갖는다. 애프터 히터(20) 및 반사판(21)은 EFG 결정 제조 장치(10)로부터 자유롭게 탈착할 수 있다.
도가니(11)는, Ga2O3계 원료를 용해시켜 얻어진 Ga2O3계 융액(30)을 수용한다. 도가니(11)는, Ga2O3계 융액(30)을 수용할 수 있는 Ir 등의 높은 내열성을 갖는 재료를 포함한다.
다이(12)는 도가니(11) 내의 Ga2O3계 융액(30)을 모세관 현상에 의해 상승시키기 위한 슬릿(12a)을 갖는다. 다이(12)는 도가니(11)와 마찬가지로, Ir 등의 높은 내열성을 갖는 재료를 포함한다.
덮개(13)는 도가니(11)로부터 고온의 Ga2O3계 융액(30)이 증발하는 것을 방지하여, 증발물이 도가니(11) 외부의 부재에 부착되는 것을 방지한다.
고주파 코일(19)은 석영관(18)의 주위에 나선 형상으로 배치되고, 도시하지 않은 전원으로부터 공급되는 고주파의 전류에 의해, 도가니(11) 및 애프터 히터(20)를 유도 가열한다. 이것에 의해, 도가니 내의 Ga2O3계 원료가 용해되어 Ga2O3계 융액(30)이 얻어진다.
단열재(17)는, 도가니(11)의 주위에 소정의 간격을 갖고 설치되어 있다. 단열재(17)는 보온성을 가지며, 유도 가열된 도가니(11) 등의 급격한 온도 변화를 억제할 수 있다.
애프터 히터(20)는, 유도 가열에 의해 발열하고, 반사판(21)은 애프터 히터(20) 및 도가니(11)로부터 발해진 열을 하방으로 반사한다. 애프터 히터(20)는, 핫 존의 직경 방향(수평 방향)의 온도 구배를 저감시킬 수 있고, 반사판(21)은 핫 존의 결정 성장 방향의 온도 구배를 저감시킬 수 있는 것이 본원 발명자에 의해 확인되어 있다.
애프터 히터(20) 및 반사판(21)을 EFG 결정 제조 장치(10)에 설치함으로써, β-Ga2O3계 단결정(32)의 X선 로킹 커브의 반값 폭 및 평균 전위 밀도를 저감시킬 수 있다. 이로 인해, X선 로킹 커브의 반값 폭 및 평균 전위 밀도가 작은 β-Ga2O3계 단결정 기판(1)을 β-Ga2O3계 단결정(32)으로부터 얻을 수 있다.
도 4는 제1 실시 형태에 관한 β-Ga2O3계 단결정(32)의 성장 중의 모습을 도시하는 사시도이다. 도 4에 있어서는, β-Ga2O3계 단결정(32)의 주위의 부재의 도시를 생략한다.
β-Ga2O3계 단결정(32)을 육성하기 위해서는, 먼저, 도가니(11) 내의 Ga2O3계 융액(30)을 다이(12)의 슬릿(12a)을 통하여 다이(12)의 개구부(12b)까지 상승시키고, 종결정(31)을 다이(12)의 개구부(12b)에 있는 Ga2O3계 융액(30)에 접촉시킨다. 이어서, Ga2O3계 융액(30)에 접촉시킨 종결정(31)을 연직 방향으로 인상하고, β-Ga2O3계 단결정(32)을 성장시킨다.
종결정(31)은 쌍정면을 포함하지 않거나, 또는 거의 포함하지 않는 β-Ga2O3계 단결정이다. 종결정(31)은 육성하는 β-Ga2O3계 단결정(32)과 폭 및 두께가 거의 동등하다. 이로 인해, 폭 방향 W 및 두께 방향 T로 숄더를 확장시키는 일 없이, β-Ga2O3계 단결정(32)을 육성할 수 있다.
β-Ga2O3계 단결정(32)의 육성은 폭 방향 W로 숄더를 확장시키는 공정을 포함하지 않기 때문에, β-Ga2O3계 단결정(32)의 쌍정화가 억제된다. 또한, 두께 방향 T로의 숄더 확장은, 폭 방향 W의 숄더 확장과 상이하고, 쌍정이 발생하기 어렵기 때문에, β-Ga2O3계 단결정(32)의 육성은 두께 방향 T로 숄더를 확장시키는 공정을 포함해도 되지만, 두께 방향 T로의 숄더 확장을 행하지 않는 경우에는, β-Ga2O3계 단결정(32)의 거의 전체가 기판을 잘라낼 수 있는 평판 형상의 영역으로 되어, 기판 제조의 비용을 저감시킬 수 있기 때문에, 도 4에 도시된 바와 같이, β-Ga2O3계 단결정(32)의 두께를 확보하기 위해 두께가 큰 종결정(31)을 사용하여, 두께 방향 T로의 숄더 확장을 행하지 않는 것이 바람직하다.
또한, β-Ga2O3계 단결정을 숄더를 확장하여 육성하는 경우, 숄더 확장의 각도에 의해 결정의 배향성의 열화나 전위의 증가가 발생할 우려가 있지만, β-Ga2O3계 단결정(32)의 육성은 적어도 폭 방향 W로 숄더를 확장시키는 공정을 포함하지 않기 때문에, 숄더 확장에 기인하는 결정의 배향성의 열화나 전위의 증가를 억제할 수 있다.
종결정(31)의 수평 방향을 향한 면(33)의 면 방위와, β-Ga2O3계 단결정(32)의 주면(34)의 면 방위가 일치한다. 이로 인해, 예를 들어 β-Ga2O3계 단결정(32)으로부터 주면(4)의 면 방위가 (-201)인 β-Ga2O3계 단결정 기판(1)을 잘라내는 경우에는, 종결정(31)의 면(33)의 면 방위가 (-201)인 상태에서 β-Ga2O3계 단결정(32)을 육성한다.
이어서, β-Ga2O3계 단결정(32)과 동등한 폭을 갖는 광폭의 종결정(31)을 사각 기둥 형상의 폭이 작은 종결정을 사용하여 형성하는 방법에 대해 설명한다.
도 5는 종결정(31)을 잘라내기 위한 β-Ga2O3계 단결정(36)을 육성하는 모습을 도시하는 사시도이다.
종결정(31)은 β-Ga2O3계 단결정(36)의 쌍정면을 포함하지 않거나, 또는 거의 포함하지 않는 영역으로부터 잘라내어진다. 이로 인해, β-Ga2O3계 단결정(36)의 폭(폭 방향 W의 크기)은 종결정(31)의 폭보다도 크다.
또한, β-Ga2O3계 단결정(36)의 두께(두께 방향 T의 크기)는 종결정(31)의 두께보다 작아도 되지만, 그 경우에는, β-Ga2O3계 단결정(36)으로부터 직접 종결정(31)을 잘라내는 것은 아니고, β-Ga2O3계 단결정(36)으로부터 잘라낸 종결정을 사용하여 두께 방향 T로 숄더를 확장하여 육성한 β-Ga2O3계 단결정으로부터 종결정(31)을 잘라낸다.
β-Ga2O3계 단결정(36)의 육성에는, β-Ga2O3계 단결정(32)의 육성에 사용되는 EFG 결정 제조 장치(10)와 거의 동일한 구조의 EFG 결정 제조 장치(100)를 사용할 수 있지만, β-Ga2O3계 단결정(36)의 폭, 또는 폭과 두께가 β-Ga2O3계 단결정(32)과 상이하기 때문에, EFG 결정 제조 장치(100)의 다이(112)의 폭, 또는 폭과 두께는, EFG 결정 제조 장치(10)의 다이(12)와 상이하다. 다이(112)의 개구부(112b)의 크기는, 다이(12)의 개구부(12b)와 통상적으로는 동등하지만, 동등하지 않아도 된다.
종결정(35)은 육성하는 β-Ga2O3계 단결정(36)보다도 폭이 작은 사각 기둥 형상의 β-Ga2O3계 단결정이다.
β-Ga2O3계 단결정(36)을 육성하기 위해서는, 먼저, 도가니(11) 내의 Ga2O3계 융액(30)을 다이(112)의 슬릿을 통하여 다이(112)의 개구부(112b)까지 상승시키고, 종결정(35)의 수평 방향의 위치가 다이(12)의 폭 방향 W의 중심으로부터 폭 방향 W로 어긋난 상태에서, 종결정(35)을 다이(112)의 개구부(112b)에 있는 Ga2O3계 융액(30)에 접촉시킨다. 이때, 보다 바람직하게는, 종결정(35)의 수평 방향의 위치가 다이(112)의 폭 방향 W의 단부 상에 있는 상태에서, 종결정(35)을 다이(112)의 상면을 덮는 Ga2O3계 융액(30)에 접촉시킨다.
이어서, Ga2O3계 융액(30)에 접촉시킨 종결정(35)을 연직 방향으로 인상하고, β-Ga2O3계 단결정(36)을 성장시킨다.
상술한 바와 같이, β-Ga2O3계 단결정은, (100)면에 있어서의 벽개성이 강하여, 결정 성장의 숄더 확장의 과정에서 (100)면을 쌍정면(대칭면)으로 하는 쌍정이 발생하기 쉽다. 그로 인해, β-Ga2O3계 단결정(32)으로부터 가능한 한 큰 쌍정을 포함하지 않는 결정을 잘라내기 위해, (100)면이 β-Ga2O3계 단결정(32)의 성장 방향으로 평행해지는 방향, 예를 들어 b축 방향이나 c축 방향으로 β-Ga2O3계 단결정(32)을 성장시키는 것이 바람직하다.
특히, β-Ga2O3계 단결정은 b축 방향으로 성장하기 쉬운 성질을 갖기 때문에, β-Ga2O3계 단결정(32)을 b축 방향으로 성장시키는 것이 보다 바람직하다.
또한, 육성하는 β-Ga2O3계 단결정이 폭 방향으로의 숄더 확장 공정에 있어서 쌍정화할 때는, 종결정에 가까운 영역에 쌍정면이 발생하기 쉽고 종결정으로부터 이격된 위치에서는 쌍정면이 발생하기 어렵다.
본 실시 형태의 β-Ga2O3계 단결정(36)의 육성 방법은, 이와 같은 β-Ga2O3계 단결정의 쌍정화의 성질을 이용한 것이다. 본 실시 형태에 의하면, 종결정(35)의 수평 방향의 위치가 다이(12)의 폭 방향 W의 중심으로부터 폭 방향 W로 어긋난 상태에서 β-Ga2O3계 단결정(36)을 성장시키기 때문에, 종결정(35)의 수평 방향의 위치가 다이(12)의 폭 방향 W의 중심에 있는 상태에서 β-Ga2O3계 단결정(36)을 성장시키는 경우와 비교하여, 종결정(35)으로부터의 거리가 큰 영역이 β-Ga2O3계 단결정(36) 중에 발생한다. 이와 같은 영역에는 쌍정면이 발생하기 어렵기 때문에, 넓은 종결정(31)을 잘라낼 수 있다.
또한, 상기한 종결정(35)을 사용한 β-Ga2O3계 단결정(36)의 육성 및 β-Ga2O3계 단결정(36)으로부터의 종결정의 잘라내기에는, 일본 특허 출원 제2013-102599에 개시된 기술을 적용할 수 있다.
이어서, 육성한 β-Ga2O3계 단결정(32)으로부터 β-Ga2O3계 단결정 기판(1)을 잘라내는 방법의 일례에 대해 설명한다.
먼저, 예를 들어 두께가 18㎜인 β-Ga2O3계 단결정(32)을 육성한 후, 단결정 육성 시의 열변형 완화와 전기 특성의 향상을 목적으로 하는 어닐을 행한다. 이 어닐은, 예를 들어, 질소 등의 불활성 분위기에 있어서, 1400∼1600℃의 온도를 6∼10시간 유지함으로써 행해진다.
이어서, 종결정(31)과 β-Ga2O3계 단결정(32)의 분리를 행하기 위해, 다이아몬드 블레이드를 사용하여 절단을 행한다. 먼저, 카본계의 스테이지에 열 왁스를 통해 β-Ga2O3계 단결정(32)을 고정한다. 절단기에 스테이지에 고정된 β-Ga2O3계 단결정(32)을 세팅하고, 절단을 행한다. 블레이드의 입도는 ＃200∼＃600(JISB4131에 의한 규정) 정도인 것이 바람직하고, 절단 속도는 매분 6∼10㎜ 정도가 바람직하다. 절단 후에는 열을 가하여 카본계 스테이지로부터 β-Ga2O3계 단결정(32)을 제거한다.
이어서, 초음파 가공기나 와이어 방전 가공기를 사용하여 β-Ga2O3계 단결정(32)의 테두리를 원형으로 가공한다. 또한, 원형으로 가공된 β-Ga2O3계 단결정(32)의 테두리에 오리엔테이션 플랫을 형성해도 된다.
이어서, 멀티 와이어 쏘우에 의해, 원형으로 가공된 β-Ga2O3계 단결정(32)을, 1mm 정도의 두께로 슬라이스하고, β-Ga2O3계 단결정 기판(1)을 얻는다, 이 공정에 있어서, 원하는 오프셋 각을 부여하여 슬라이스를 행할 수 있다. 와이어 소어는 고정 지립 방식의 것을 사용하는 것이 바람직하다. 슬라이스 속도는 매분 0.125∼0.3㎜ 정도가 바람직하다.
이어서, 가공 변형 완화 및 전기 특성 향상, 투과성 향상을 목적으로 하는 어닐을 β-Ga2O3계 단결정 기판(1)에 실시한다. 승온 시에는 산소 분위기에서의 어닐을 행하고, 승온 후에 온도를 유지하는 동안에는 질소 분위기 등의 불활성 분위기로 전환하여 어닐을 행한다. 유지 온도는 1400∼1600℃가 바람직하다.
이어서, β-Ga2O3계 단결정 기판(1)의 엣지에 원하는 각도로 모따기(베벨) 가공을 실시한다.
이어서, 다이아몬드의 연삭 지석을 사용하여, 원하는 두께로 될 때까지 β-Ga2O3계 단결정 기판(1)을 연삭한다. 지석의 입도는 ＃800∼1000(JISB4131에 의한 규정) 정도인 것이 바람직하다.
이어서, 연마 정반과 다이아몬드 슬러리를 사용하여, 원하는 두께로 될 때까지 β-Ga2O3계 단결정 기판을 연마한다. 연마 정반은 금속계나 글래스계의 재질의 것이 바람직하다. 다이아몬드 슬러리의 입경은 0.5㎛ 정도가 바람직하다.
이어서, 폴리싱 크로스와 CMP(Chemical Mechanical Polishing)용의 슬러리를 사용하여, 원자 레벨의 평탄성이 얻어질 때까지 β-Ga2O3계 단결정 기판(1)을 연마한다. 폴리싱 크로스는 나일론, 견섬유, 우레탄 등의 재질의 것이 바람직하다. 슬러리에는 콜로이달실리카를 사용하는 것이 바람직하다. CMP 공정 후의 β-Ga2O3계 단결정 기판(1)의 주면의 평균 거칠기는 Ra 0.05∼0.1㎚ 정도이다.
또한, CMP 공정 후, β-Ga2O3계 단결정 기판(1)에 염소계 가스 등을 사용한 드라이 에칭을 실시하는 것이 바람직하다. 이 드라이 에칭에 의해, CMP에 의해 β-Ga2O3계 단결정 기판(1)의 표면에 발생한 연마 데미지를 제거할 수 있다.
(β-Ga2O3계 단결정 기판의 전위 밀도)
도 6은 β-Ga2O3계 단결정 기판(1)의 평균 전위 밀도의 누적 상대 도수 분포를 나타내는 그래프이다.
도 6에 플롯된 마크 ◇, △, ○는, 애프터 히터(20) 및 반사판(21)을 갖는 EFG 결정 제조 장치(10)에 의해 육성된 β-Ga2O3계 단결정(32)으로부터 잘라내어진 β-Ga2O3계 단결정 기판(1)의 값이다.
도 6에 플롯된 마크 ◆, ●는, 애프터 히터(20) 및 반사판(21)을 갖지 않는 EFG 결정 제조 장치(10)에 의해 육성된 β-Ga2O3계 단결정(32)으로부터 잘라내어진, β-Ga2O3계 단결정 기판(1)의 값이다.
마크 ◇, ◆는, 상기한 β-Ga2O3계 단결정 기판(1)의 제조 방법에 있어서의 CMP 공정까지를 실시한 β-Ga2O3계 단결정 기판(1)의 값이다. 또한, 마크 △, ○, ●는, 그 CMP 공정 후의 염소계 가스를 사용한 드라이 에칭까지를 실시한 β-Ga2O3계 단결정 기판(1)의 값이다. 이 드라이 에칭의 에칭 깊이는, 마크 △에 관한 β-Ga2O3계 단결정 기판(1)에 대해 4㎛, 마크 ○, ●에 관한 β-Ga2O3계 단결정 기판(1)에 대해 10㎛이다.
도 6에 관한 평균 전위 밀도를 측정한 β-Ga2O3계 단결정 기판(1)의 주면(4)은 모두 (-201)면이다.
전위 밀도는, β-Ga2O3계 단결정 기판(1)의 주면(4)의 에치 피트의 밀도를 계측함으로써 얻어진 것이다. β-Ga2O3계 단결정 기판(1)의 주면(4)의 표면의 전위 밀도와 에치 피트의 밀도는, 거의 동등한 것이 확인되어 있다.
에치 피트의 계측은, 각 기판의 주면(4)에 인산 에칭을 실시한 후에 행하였다. 인산 에칭을 실시하면, 결함이 존재하는 부분에 있어서는 에칭 속도가 커지기 때문에, 오목부(에치 피트)가 발생한다. 이 에치 피트부의 결함 평가를 행한 결과, 에치 피트부에 거의 1대 1로 대응하는 전위가 관찰되었다. 이것으로부터, 에치 피트 밀도로부터 전위 밀도를 추정할 수 있는 것이 밝혀졌다.
상기한 평균 전위 밀도는, 각 기판의 주면(4) 상의 5점(중심점 및 그 주위의 4점)에 있어서의 에치 피트의 밀도(1㎠당 개수)를 광학 현미경을 사용하여 계측하고, 그들을 평균한 것이다.
도 6은 CMP 공정 후에 드라이 에칭을 실시함으로써, β-Ga2O3계 단결정 기판(1)의 전위 밀도를 저감시킬 수 있는 것을 나타내고 있다. 또한, 드라이 에칭의 에칭 깊이가 4㎛인 경우보다도, 10㎛인 경우 쪽이, 전위 밀도를 저감시킬 수 있는 것을 나타내고 있다.
또한, 도 6은 CMP 공정 후에 드라이 에칭을 실시하는 경우에는, β-Ga2O3계 단결정(32)을 육성하는 EFG 결정 제조 장치(10)가 애프터 히터(20) 및 반사판(21)을 갖는 경우에, 갖지 않는 경우와 비교하여, 전위 밀도가 낮아지는 것을 나타내고 있다.
또한, CMP 공정 후에 드라이 에칭을 실시하지 않는 경우에, EFG 결정 제조 장치(10)가 애프터 히터(20) 및 반사판(21)을 갖는 것에 의한 전위 밀도의 저감이 보이지 않는 것은, 전위 밀도가 CMP에 의한 연마 데미지의 영향을 강하게 받고 있기 때문이라고 생각된다. 상술한 바와 같이, CMP 후에 드라이 에칭을 실시하면, 이와 같은 CMP에 의한 연마 데미지를 제거할 수 있다.
또한, 애프터 히터(20) 및 반사판(21)에 의한 단결정 육성 시의 온도 구배의 저감 효과, 및 CMP 공정 후의 드라이 에칭의 효과는 주면(4)의 면 방위에 의하지 않고 발휘되기 때문에, β-Ga2O3계 단결정 기판(1)의 주면(4)의 면 방위가 (-201) 이외인 경우, 예를 들어 (101), 또는 (001)인 경우이어도, 주면(4)의 면 방위가 (-201)면인 경우와 마찬가지로 평균 전위 밀도가 저하되는 경향이 있고, 거의 동등한 평균 전위 밀도를 갖는다고 생각된다.
이하의 표 1에, 도 6에 나타내어지는 각 측정점의 수치를 나타낸다.
Figure 112015019218168-pat00001
도 6, 표 1에 나타내어지는 바와 같이, 본 실시 형태의 기판의 제조 방법의 특징인, 애프터 히터(20) 및 반사판(21)을 갖는 EFG 결정 제조 장치(10)에 의한 단결정 육성, 및 CMP 공정의 이후의 드라이 에칭의 어느 것도 실시되지 않는 경우의 β-Ga2O3계 단결정 기판(1)의 전위 밀도의 최소값은 7.31×104㎝-2이다.
그리고, 애프터 히터(20) 및 반사판(21)을 갖는 EFG 결정 제조 장치(10)에 의한 단결정 육성, 및 CMP 공정의 이후의 드라이 에칭 중 어느 하나를 실시한 경우에는, β-Ga2O3계 단결정 기판(1)의 전위 밀도를 7.31×104㎝-2보다도 작게 할 수 있다.
특히, 애프터 히터(20) 및 반사판(21)을 갖는 EFG 결정 제조 장치(10)에 의한 단결정 육성, 및 CMP 공정의 이후의 드라이 에칭의 양자를 실시하는 것이 바람직하다. 이 경우, 예를 들어 드라이 에칭의 에칭 깊이가 10㎛일 때는, β-Ga2O3계 단결정 기판(1)의 전위 밀도를 6.14×104㎝-2, 1.42×104㎝-2, 또는 7.52×103㎝-2로 할 수 있다.
〔제2 실시 형태〕
제2 실시 형태는, 제1 실시 형태에 관한 β-Ga2O3계 단결정 기판(1)을 포함하는 반도체 적층 구조체에 관한 형태이다.
(반도체 적층 구조체의 구조)
도 7은 제2 실시 형태에 관한 반도체 적층 구조체(40)의 수직 단면도이다. 반도체 적층 구조체(40)는 β-Ga2O3계 단결정 기판(1)과, β-Ga2O3계 단결정 기판(1)의 주면(4) 상에 에피택셜 결정 성장에 의해 형성된 질화물 반도체층(42)을 갖는다. 또한, 도 7에 도시된 바와 같이, β-Ga2O3계 단결정 기판(1)과 질화물 반도체층(42)의 격자 부정합을 완화하기 위해, β-Ga2O3계 단결정 기판(1)과 질화물 반도체층(42) 사이에 버퍼층(41)을 형성하는 것이 바람직하다.
β-Ga2O3계 단결정 기판(1)은 Si나 Sn 등의 도전형 불순물을 포함해도 된다. β-Ga2O3계 단결정 기판(1)의 두께는, 예를 들어 400㎛이다. β-Ga2O3계 단결정 기판(1)은 제1 실시 형태에서 나타낸 바와 같이, 전위 밀도가 낮다. 이로 인해, β-Ga2O3계 단결정 기판(1) 상에 에피택셜 성장에 의해 형성되는 질화물 반도체층(42)도 전위가 적다.
버퍼층(41)은 AlxGayInzN(0≤x≤1, 0≤y≤1, 0≤z≤1, x＋y＋z＝1) 결정을 포함한다. 버퍼층(41)은 β-Ga2O3계 단결정 기판(1) 상에 아일랜드 형상으로 형성되어도 되고, 막 형상으로 형성되어도 된다. 버퍼층(41)은 Si 등의 도전형 불순물을 포함해도 된다.
또한, 버퍼층(41)은 AlxGayInzN 결정 중에서도, 특히 AlN 결정(x＝1, y＝z＝0)을 포함하는 것이 바람직하다. 버퍼층(41)이 AlN 결정을 포함하는 경우, β-Ga2O3계 단결정 기판(1)과 질화물 반도체층(42)의 밀착성이 보다 높아진다. 버퍼층(41)의 두께는, 예를 들어 1∼5㎚이다.
버퍼층(41)은, 예를 들어 β-Ga2O3계 단결정 기판(1)의 주면(4) 상에 400∼600℃ 정도의 성장 온도에서 AlxGayInzN(0≤x≤1, 0≤y≤1, 0≤z≤1, x＋y＋z＝1) 결정을 에피택셜 성장시킴으로써, 형성된다.
질화물 반도체층(42)은 AlxGayInzN(0≤x≤1, 0≤y≤1, 0≤z≤1, x＋y＋z＝1) 결정을 포함하고, 특히 높은 품질의 결정이 얻어지기 쉬운 GaN 결정(y＝1, x＝z＝＝0)을 포함하는 것이 바람직하다. 질화물 반도체층(42)의 두께는, 예를 들어 5㎛이다. 질화물 반도체층(42)은 Si 등의 도전형 불순물을 포함해도 된다.
질화물 반도체층(42)은, 예를 들어 β-Ga2O3계 단결정 기판(1)의 주면(4) 상에 버퍼층(41)을 개재하여, 1000∼1100℃ 정도의 성장 온도에서 AlxGayInzN(0≤x≤1, 0≤y≤1, 0≤z≤1, x＋y＋z＝1) 결정을 에피택셜 성장시킴으로써, 형성된다.
〔제3 실시 형태〕
제3 실시 형태는, 제2 실시 형태에 관한 반도체 적층 구조체(40)를 포함하는 반도체 소자에 관한 형태이다. 이하에, 그 반도체 소자의 일례로서, LED 소자에 대해 설명한다.
(반도체 소자의 구조)
도 8은 제3 실시 형태에 관한 LED 소자(50)의 수직 단면도이다. LED 소자(50)는 β-Ga2O3계 단결정 기판(51)과, β-Ga2O3계 단결정 기판(51) 상의 버퍼층(52)과, 버퍼층(52) 상의 n형 클래드층(53)과, n형 클래드층(53) 상의 발광층(54)과, 발광층(54) 상의 P형 클래드층(55)과, P형 클래드층(55) 상의 콘택트층(56)과, 콘택트층(56) 상의 P측 전극(57)과, β-Ga2O3계 단결정 기판(51)의 버퍼층(52)과 반대측의 면 상의 n측 전극(58)을 갖는다.
또한, 버퍼층(52), n형 클래드층(53), 발광층(54), p형 클래드층(55) 및 콘택트층(56)으로 구성되는 적층체의 측면은, 절연막(59)에 덮인다.
여기서, β-Ga2O3계 단결정 기판(51), 버퍼층(52) 및 n형 클래드층(53)은 제1 실시 형태의 반도체 적층 구조체(40)를 구성하는 β-Ga2O3계 단결정 기판(1), 버퍼층(41) 및 질화물 반도체층(42)을 각각 분할 또는 패터닝한 것이다. β-Ga2O3계 단결정 기판(51), 버퍼층(52) 및 n형 클래드층(53)의 두께는, 예를 들어 각각 400㎛, 5㎚, 5㎛이다.
β-Ga2O3계 단결정 기판(51)은 도전형 불순물을 첨가함으로써 도전성을 부여할 수 있기 때문에, LED 소자(50)와 같은, 두께 방향으로 통전하는 종형의 반도체 소자에 사용할 수 있다. 또한, β-Ga2O3계 단결정 기판(51)은, 광범위한 파장의 광에 대해 투명하기 때문에, LED 소자(50)와 같은 발광 소자에 있어서 β-Ga2O3계 단결정 기판(51)측으로부터 광을 취출할 수 있다.
반도체 적층 구조체(40)의 질화물 반도체층(42)으로 형성되는 n형 클래드층(53)은, 전위가 적기 때문에, n형 클래드층(53) 상에 에피택셜 성장에 의해 형성되는 발광층(54), p형 클래드층(55) 및 콘택트층(56)도, 전위가 적다. 이로 인해, LED 소자(50)는 리크 특성, 신뢰성, 구동 특성 등이 우수하다.
발광층(54)은, 예를 들어 3층의 다중 양자 웰 구조와, 그 위의 두께 10㎚의 GaN 결정막을 포함한다. 각 다중 양자 웰 구조는, 두께 6㎚의 GaN 결정막과 두께 2㎚의 InGaN 결정막을 포함한다. 발광층(54)은, 예를 들어 성장 온도 700∼800℃에서 각 결정막을 n형 클래드층(53) 상에 에피택셜 성장시킴으로써 형성된다.
P형 클래드층(55)은, 예를 들어 두께 100㎚의, 농도 5.0×1019/㎤의 Mg을 포함하는 GaN 결정막이다. p형 클래드층(55)은, 예를 들어 성장 온도 900∼1050℃에서 Mg을 포함하는 GaN 결정을 발광층(54) 상에 에피택셜 성장시킴으로써 형성된다.
콘택트층(56)은, 예를 들어 두께 10㎚의, 농도 1.5×1020/㎤의 Mg을 포함하는 GaN 결정막이다. 콘택트층(56)은, 예를 들어 성장 온도 900∼1050℃에서 Mg을 포함하는 GaN 결정을 P형 클래드층(55) 상에 에피택셜 성장시킴으로써 형성된다.
버퍼층(52), n형 클래드층(53), 발광층(54), p형 클래드층(55) 및 콘택트층(56)의 형성에 있어서는, Ga 원료로서 TMG(트리메틸갈륨) 가스, In 원료로서 TMI(트리메틸인듐) 가스, Si 원료로서 MtSiH3(모노메틸실란) 가스, Mg 원료로서 Cp2Mg(비스시클로펜타디에닐마그네슘) 가스, N 원료로서 NH3(암모니아) 가스를 사용할 수 있다.
절연막(59)은, SiO2 등의 절연 재료를 포함하고, 예를 들어 스퍼터링에 의해 형성된다.
P측 전극(57) 및 n측 전극(58)은, 각각 콘택트층(56) 및 β-Ga2O3계 단결정 기판(51)에 오믹 접합하는 전극이며, 예를 들어 증착 장치를 사용하여 형성된다.
LED 소자(50)는 웨이퍼 상태의 β-Ga2O3계 단결정 기판(51)[β-Ga2O3계 단결정 기판(1)] 상에 버퍼층(52), n형 클래드층(53), 발광층(54), p형 클래드층(55), 콘택트 층(56), p측 전극(57) 및 n측 전극(58)을 형성한 후, β-Ga2O3계 단결정 기판(51)을 다이싱에 의해, 예를 들어 300㎛×300㎛의 칩 사이즈로 분리함으로써 얻어진다.
LED 소자(50)는, 예를 들어 β-Ga2O3계 단결정 기판(51)측으로부터 광을 취출하는 LED 칩이며, 캔 타입의 스템에 Ag 페이스트를 사용하여 실장된다.
또한, 상술한 바와 같이, 제1 실시 형태의 반도체 적층 구조체(40)를 포함하는 반도체 소자로서, 발광 소자인 LED 소자(50)를 일례로서 들었지만, 반도체 소자는 이것으로 한정되는 것은 아니고, 레이저 다이오드 등의 다른 발광 소자나, 트랜지스터 등의 다른 소자이어도 된다. 반도체 적층 구조체(40)를 사용하여 다른 소자를 형성하는 경우이어도, LED 소자(50)와 마찬가지로, 에피택셜 성장에 의해 반도체 적층 구조체(40) 상에 형성되는 층의 전위가 적기 때문에, 고품질의 소자를 얻을 수 있다.
(실시 형태의 효과)
상기 제1 실시 형태에 의하면, 전위 밀도가 낮고 또한 쌍정을 포함하지 않거나, 또는 거의 포함하지 않는, 결정 품질이 우수한 β-Ga2O3계 단결정 기판을 얻을 수 있다.
상기 제2 실시 형태에 의하면, 결정 품질이 우수한 β-Ga2O3계 단결정 기판을 사용함으로써, β-Ga2O3계 단결정 기판 상에 고품질의 결정막을 에피택셜 성장시켜, 결정 품질이 우수한 반도체 적층 구조체를 얻을 수 있다.
상기 제3 실시 형태에 의하면, 결정 품질이 우수한 반도체 적층 구조체를 사용함으로써, 반도체 적층 구조체 상에 고품질의 결정막을 에피택셜 성장시켜, 결정 품질이 우수한 고성능의 반도체 소자를 얻을 수 있다.
본 발명은 상기한 실시 형태로 한정되지 않고, 발명의 주지를 일탈하지 않는 범위 내에 있어서 다양한 변형 실시가 가능하다.
또한, 상기한 실시 형태는 특허청구범위에 관한 발명을 한정하는 것은 아니다. 또한, 실시 형태 중에서 설명한 특징의 조합의 전부가 발명의 과제를 해결하기 위한 수단에 필수적이라고 할 수는 없는 점에 유의해야 한다.
1 : β-Ga2O3계 단결정 기판
2 : 쌍정면을 포함하지 않는 영역
3 : 쌍정면
4 : 주면

Claims (13)

  1. 평균 전위 밀도가 7.31×104㎝-2 미만이고, 쌍정을 포함하지 않고, 직경이 2인치 이상인,
    β-Ga2O3계 단결정 기판.
  2. 제1항에 있어서,
    상기 평균 전위 밀도가 6.14×104㎝-2 이하인,
    β-Ga2O3계 단결정 기판.
  3. 제1항 또는 제2항에 있어서,
    주면의 면 방위가 (-201), (101), 또는 (001)인,
    β-Ga2O3계 단결정 기판.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 평균 전위 밀도가 7.31×104㎝-2 미만이고, 쌍정면과 주면의 교선에 수직한 방향의 최대 폭이 2인치 이상의, 쌍정면을 포함하지 않는 영역을 갖는,
    β-Ga2O3계 단결정 기판.
  11. 삭제
  12. 제10항에 있어서,
    상기 평균 전위 밀도가 6.14×104㎝-2 이하인,
    β-Ga2O3계 단결정 기판.
  13. 제10항 또는 제12항에 있어서,
    주면의 면 방위가 (-201), (101), 또는 (001)인,
    β-Ga2O3계 단결정 기판.
KR1020150027292A 2014-06-30 2015-02-26 β-Ga2O3계 단결정 기판 KR102296061B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-135457 2014-06-30
JP2014135457A JP5865440B2 (ja) 2014-06-30 2014-06-30 β−Ｇａ２Ｏ３系単結晶基板の製造方法

Publications (2)

Publication Number Publication Date
KR20160002323A KR20160002323A (ko) 2016-01-07
KR102296061B1 true KR102296061B1 (ko) 2021-09-01

Family

ID=54931404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150027292A KR102296061B1 (ko) 2014-06-30 2015-02-26 β-Ga2O3계 단결정 기판

Country Status (4)

Country Link
US (1) US9431489B2 (ko)
JP (1) JP5865440B2 (ko)
KR (1) KR102296061B1 (ko)
TW (1) TW201601341A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106711032B (zh) * 2016-12-09 2019-03-29 盐城工学院 适用于硬脆易解理单晶氧化镓晶片的高效低损伤研磨方法
GB201705755D0 (en) 2017-04-10 2017-05-24 Norwegian Univ Of Science And Tech (Ntnu) Nanostructure
JP2019034883A (ja) 2017-08-21 2019-03-07 株式会社Flosfia 結晶膜の製造方法
US11055800B2 (en) 2017-12-04 2021-07-06 Telcom Ventures, Llc Methods of verifying the onboard presence of a passenger, and related wireless electronic devices
JP2020186153A (ja) * 2019-05-15 2020-11-19 トヨタ自動車株式会社 半導体層の成長方法、半導体装置の製造方法、及び、バルク結晶の製造方法
US11200306B1 (en) 2021-02-25 2021-12-14 Telcom Ventures, Llc Methods, devices, and systems for authenticating user identity for location-based deliveries
JP2022147882A (ja) * 2021-03-24 2022-10-06 アダマンド並木精密宝石株式会社 Ｇａ２Ｏ３系単結晶基板と、Ｇａ２Ｏ３系単結晶基板の製造方法
JP2022147881A (ja) * 2021-03-24 2022-10-06 アダマンド並木精密宝石株式会社 Ｇａ２Ｏ３系単結晶基板並びにＧａ２Ｏ３系単結晶基板の製造方法
JP7461325B2 (ja) 2021-09-13 2024-04-03 株式会社豊田中央研究所 酸化ガリウム系半導体基板の表面処理方法および半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013227160A (ja) * 2012-04-24 2013-11-07 Namiki Precision Jewel Co Ltd 酸化ガリウム単結晶、及び、酸化ガリウム単結晶基板
JP2013241316A (ja) 2012-05-23 2013-12-05 Namiki Precision Jewel Co Ltd 酸化ガリウム単結晶、及び、酸化ガリウム単結晶基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013227160A (ja) * 2012-04-24 2013-11-07 Namiki Precision Jewel Co Ltd 酸化ガリウム単結晶、及び、酸化ガリウム単結晶基板
JP2013241316A (ja) 2012-05-23 2013-12-05 Namiki Precision Jewel Co Ltd 酸化ガリウム単結晶、及び、酸化ガリウム単結晶基板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Kohei Sasaki, et al., "Ga2O3 Schottky Barrier Diodes Fabricated by Using Single-Crystal β-Ga2O3 (010) Substrates" IEEE ELECTRON DEVICE LETTERS, VOL. 34, NO. 4, APRIL 2013, pp 493-495*

Also Published As

Publication number Publication date
US20150380501A1 (en) 2015-12-31
KR20160002323A (ko) 2016-01-07
JP2016013934A (ja) 2016-01-28
JP5865440B2 (ja) 2016-02-17
US9431489B2 (en) 2016-08-30
TW201601341A (zh) 2016-01-01

Similar Documents

Publication Publication Date Title
KR102296061B1 (ko) β-Ga2O3계 단결정 기판
US9263266B2 (en) Group III nitride articles and methods for making same
JP6013383B2 (ja) β−Ｇａ２Ｏ３系単結晶基板の製造方法
JP6514915B2 (ja) 単結晶基板の製造方法およびレーザ素子の製造方法
KR101172549B1 (ko) 질화물 결정, 질화물 결정 기판, 에피택셜층 부착 질화물결정 기판, 반도체 장치 및 그 제조 방법
US11384449B2 (en) Two-stage seeded growth of large aluminum nitride single crystals
KR20150052275A (ko) 특정한 결정학적 특징을 갖는 iii-v족 기판 물질 및 제조 방법
JP5857337B2 (ja) 酸化ガリウム基板とその製造方法
US20150249184A1 (en) Semiconductor Multilayer Structure And Semiconductor Element
JP2016074553A (ja) Ｉｉｉ族窒化物半導体単結晶基板の製造方法
KR20110003346A (ko) ＺｎＯ 단결정의 제조방법, 그것에 의해 얻어진 자립 ＺｎＯ 단결정 웨이퍼, 및 자립 Ｍｇ함유 ＺｎＯ계 혼정 단결정 웨이퍼 및 그것에 사용하는 Ｍｇ함유 ＺｎＯ계 혼정 단결정의 제조방법
WO2016199838A1 (ja) β－Ｇａ２Ｏ３基板、半導体積層構造体、及び半導体素子
US20150249189A1 (en) Semiconductor Multilayer Structure And Semiconductor Element
EP4317547A1 (en) Ga2o3-based single crystal substrate and method for manufacturing ga2o3-based single crystal substrate
KR20240005067A (ko) 실리콘 카바이드 결정질 재료들에 대한 감소된 광 흡수

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant