KR102289330B1 - 전력 증폭기 출력들의 결합 및 부하 전압 클램핑 회로들의 분리를 위한 변압기들을 포함하는 전력 공급 회로 - Google Patents

전력 증폭기 출력들의 결합 및 부하 전압 클램핑 회로들의 분리를 위한 변압기들을 포함하는 전력 공급 회로 Download PDF

Info

Publication number
KR102289330B1
KR102289330B1 KR1020167034063A KR20167034063A KR102289330B1 KR 102289330 B1 KR102289330 B1 KR 102289330B1 KR 1020167034063 A KR1020167034063 A KR 1020167034063A KR 20167034063 A KR20167034063 A KR 20167034063A KR 102289330 B1 KR102289330 B1 KR 102289330B1
Authority
KR
South Korea
Prior art keywords
voltage
power
circuit
winding
output
Prior art date
Application number
KR1020167034063A
Other languages
English (en)
Other versions
KR20170027714A (ko
Inventor
키 루
Original Assignee
엠케이에스 인스트루먼츠, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=54931583&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR102289330(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 엠케이에스 인스트루먼츠, 인코포레이티드 filed Critical 엠케이에스 인스트루먼츠, 인코포레이티드
Publication of KR20170027714A publication Critical patent/KR20170027714A/ko
Application granted granted Critical
Publication of KR102289330B1 publication Critical patent/KR102289330B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/01—Resonant DC/DC converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33571—Half-bridge at primary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33573—Full-bridge at primary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/337—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/537—A transformer being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21142—Output signals of a plurality of power amplifiers are parallel combined to a common output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21151—An output signal of a power amplifier being controlled by controlling power signal, e.g. by an inductive coupler

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Amplifiers (AREA)

Abstract

전력 공급 회로는 직류(DC) 전압을 제 1 전력 소스로부터 수신하는 전력 증폭기를 포함한다. 전력 증폭기에 인가된 제어 신호는 전력 증폭기로 하여금 직류 전압을 교류(AC) 출력 신호로 변환하게 한다. 교류 출력 신호가 변압기에 인가되며, 상기 변압기는 제 1 권선부, 제 2 권선부 및 제 3 권선부를 포함한다. 제 1 권선부는 교류 출력 신호를 수신하고 제 2 권선부는 교류 출력 신호에 따라서 변하는 출력 전류를 수신하여서 이를 부하에 인가한다. 정류기는 복수의 다이오드들을 포함하며 이 다이오드들은 제 3 권선부 양단의 전압을 정류하고 부하에서의 전압을 클램핑하도록 구성된다. 제 3 권선부로부터의 복귀 전력이 제 1 전력 소스로 복귀될 수 있다.

Description

전력 증폭기 출력들의 결합 및 부하 전압 클램핑 회로들의 분리를 위한 변압기들을 포함하는 전력 공급 회로{POWER SUPPLY CIRCUITS INCORPORATING TRANSFORMERS FOR COMBINING OF POWER AMPLIFIER OUTPUTS AND ISOLATION OF LOAD VOLTAGE CLAMPING CIRCUITS}
본 발명은 전반적으로 교류 전력을 공급하기 위한 전력 공급장치에 관한 것이며, 특히, 전력 공급 장치의 전력 증폭기들을 보호하기 위한 회로들에 관한 것이다.
무선 주파수(RF) 에너지가 유도 가열, 유전체 가열 및 플라즈마 여기를 통한 재료 처리를 위해서 다양한 산업들에서 사용된다. 플라즈마 여기는 유도성, 용량성, 또는 진정한 전자기(EM) 파, 마이크로웨이브 결합들의 형태를 취할 수 있다. 이 RF 에너지를 제공하는 생성기들은 수십 와트를 제공하는 단일 클래스 트랜지스터 증폭기들로부터 수천 와트를 제공하는 자가 발진 튜브(밸브) 생성기들에 이르는, 수많은 회로 토폴러지들(topologies)을 사용한다.
반도체 제조 산업은 마이크론 및 서브-마이크론 크기의 막들을 증착 및 에칭하기 위해서 RF 플라즈마를 사용한다. 이러한 용도의 통상적인 전력 공급장치는 라인 주파수 변압기/정류기/커패시터 DC 전력 공급장치 및 고 주파수 전력 증폭기로 구성될 수 있다. 통상적인 전력 및 주파수 값들은 400 KHz 내지 100.0 MHz의 범위 내에서 20KW에 달할 수 있지만, 이로 한정되지 않을 수 있다. 전력 공급장치 또는 생성기는 100:1 출력 부하 범위에 걸쳐서 1 또는 2% 정밀도로 제어가능한 전력을 가질 것이다. 통상적으로, 생성기는 규정된 부하로, 통상적으로 50 옴(ohm)을 출력하도록 특정하게 구성되지만, 부정합이 존재하는 경우에는, 고장 없이, 임의의 부하를 구동할 수 있어야 한다. 부정합 조건(예를 들어서, 부하 임피던스 증가) 및/또는 다른 조건이 발생하여서 전력 증폭기로부터 인출되고 부하로 공급되는 전류가 특정 임계치를 초과하고, 이로써 시간이 지남에 따라서 전력 증폭기에 손상이 발생할 수 있다. 통상적인 보호 방식들은 전력을 저감시킨다. 예를 들어서, 선형 증폭기로의 구동 레벨은 대응하게 전류 또는 전력 소모량을 저감시키도록 저감된다. 50 옴 시스템에서, 통상적인 50 옴으로부터의 편차들이 반사된 전력에서 측정될 수 있다. 구동 레벨은 반사 전력을 제한하도록 저감된다.
도 1은 위상차를 갖는 사인파들에 의해서 구동된 스위치들 또는 트랜지스터들(S1, S2)을 갖는 통상적인 변압기-결합된 푸시-풀 RF 전력 증폭기를 도시한다. 5 요소 고조파 차단 필터는 인덕터들(L1, L2) 및 커패시터들(C1, C2, 및 C4)을 포함한다. 고조파 차단 필터는 통상적으로 고 순도 또는 균일한 사인파 출력을 보장한다. 클래스 AB 또는 클래스 B일 수 있는 바이어싱 방식들이 도시되지 않는다. 바이폴라 접합 트랜지스터들(BJT들) 또는 금속 산화물 반도체 전계 효과 트랜지스터들(MOSFET들)이 통상적으로 사용되다. 변압기(T1)는 소정의 DC 공급 전압, 통상적으로 28V 또는 50V에 대해서 요구된 전력과 정합하도록 선택된 비를 갖는다. 상세한 회로들은 통신용으로 사용될 바와 같은, 광대역 HF/VHF 전력 증폭기 설계를 위한 표준 산업 관례를 따른다.
도 1의 증폭기는 하나의 장점, 그러나 다수의 단점들을 제공한다. 하나의 장점은 광대역 설계 시에, 출력 주파수가 구동 또는 입력 주파수를 간단히 변화시킴으로써 용이하게 변화된다는 것이다. 소정의 출력 주파수에 대해서, 오직 출력 필터만이 변화될 필요가 있다. 증폭기의 기본 선형성/순도가 충분하게 양호하면, 필터가 필요 없다. 도 1의 회로는 불량한 효율 및 고 트랜지스터 전력 소모의 단점들을 제공한다. 효율은 이론적으로 70%를 초과할 수 없지만, 통상적으로 50%보다 양호하지는 않다. 고 전력 소모를 처리하기 위해서, 수많은 용도들은 고가의 특정 RF 트랜지스터들을 사용하며, 이러한 트랜지스터들은 때로 베릴륨 산화물(BEo) 저 열 저항 기술을 사용한다. 이는 때로 대형 수냉형 또는 공냉형 히트싱크들을 요구한다. RF 선형 증폭기 설계에 대해서 알려진 아주 많은 데이터들이 존재한다. 생성기를 설계하고자 하는 임의의 전력 공급장치 제조자는 높은 신뢰도를 갖는 트랜지스터 제조자의 애플리케이션 회로를 사용할 수 있다.
도 2에서 도시된 바와 같이, 도 2의 회로는 고 효율 및 저 전력 소모를 제공하는 상이한 동작 모드를 사용한다. 도 2의 회로에서 구동 신호들은, 트랜지스터들이 선형 동작 모드보다는 스위칭 모드로 존재하도록 구형파들로 고정된다. 즉, 도 1의 스위치들 또는 트랜지스터들(S1, S2)은 완전하게 오프 상태와 완전하게 온 상태 간의 영역에서 동작한다. 도 2의 스위치들 또는 트랜지스터들(S1, S2)은 완전하게 온 상태에서 완전하게 오프 상태로 스위칭됨으로써 동작한다. 변압기(T1)의 출력은 이제 구형파이다. 인덕터들(L1, L2) 및 커패시터들(C1, C2) 을 포함하는 4 요소 필터는 사인형 출력을 산출하도록 요구된 기본 주파수들을 출력한다. 커패시터(C4)는 필터가 유도성 입력을 제공하여서, 고조파 전류를 차단하도록 제거된다. 트랜지스터 및 변압기 전압들이 구형파이지만, 전류들은 사인형이다. 효율은 이제 100%일 수 있으며, 통상적으로 80 - 95%의 범위 내에 있다. 이러한 회로는 통상적으로 증폭기보다는 공진 컨버터 또는 인버터로 지칭된다.
도 2의 회로는 일부 단점들을 경험한다. 필터는 오직 고정된 또는 좁은 주파수 범위 또는 동작 대역이 가능하도록 특정 출력 주파수에 대해서 충분하게 선택된다. 또한, 출력 전력은 직접 제어될 수 없다. 도 1의 회로와 달리, 도 2의 회로는 라인 또는 아울렛(outlet) 전압에 직접 연결될 수 없다. 이보다는, 도 2의 회로로의 DC 입력은 통상적으로 스위치형 모드 컨버터를 사용하여서 구현된 추가 전력 컨버터를 사용하는 조정을 요구한다. 또한, 부정합 부하들은 고 순환 전류들이 필터 및 트랜지스터들 간에 순환되게 한다. 이 순환 전류들은 DC 입력 전류를 제한함으로써 반드시 제한되는 것은 아니다.
특정하게 클래스 E 증폭기들을 말하자면, 클래스 E 증폭기는 고 효율을 제공하는 스위치-모드 증폭기 토폴러지이다. 그의 토폴러지로 인해서, 이 클래스 E 증폭기의 스위치 요소, 통상적으로 트랜지스터는 최대 전력 소모가 발생하는 활성 영역에서 시간을 매우 작게 소비하거나 전혀 소비하지 않는다. 이 구성에서, 클래스 E 증폭기의 스위치 요소는 트랜지스터보다는 스위치같이 동작한다. 즉, 스위칭 요소는 컷오프 또는 포화 영역들에서 대부분의 시간을 소비한다.
설계자들은 제로-전압 스위칭(ZVS)으로서 알려진 스위치-모드 기법들을 사용함으로써 클래스 E 증폭기의 효율을 더 개선한다. ZVS는 클래스 E 증폭기의 스위치 요소가 천이 동안에 활성 영역을 통과하는 것은 막는다. 이 스위치 요소의 출력부에 유도성 부하를 인가함으로써, 스위치 요소의 출력부에서의 기생 및 스왐핑(swamping) 커패시턴스들은, 스위치 요소가 컷오프 영역에서 포화 영역으로 천이하고자 시도하기 이전에 제로 볼트로 방전된다. 인덕터 및 커패시터는 협동하여서 직렬-공진 회로를 형성하고 유도성 부하를 스위치 요소의 출력부에 제공한다. 공진 회로의 주파수는 증폭기의 동작 주파수보다 작다. 이러한 바가 발생하면, 공진 회로의 인덕터는 공진 회로를 지배하며, 유도성 부하를 트랜지스터 상에 생성한다.
ZVS를 수행하기 위해서, 스위치 요소는 디바이스 채널이 컷오프 영역에 있더라도, 네거티브 드레인-소스 전류가 자신을 통과하는 것을 허용하도록 설계되어야 한다. 이러한 요건은 MOSFET가 클래스 E 증폭기 토폴러지의 스위치 요소에 대한 바람직한 선택임을 제안하는데, 그 이유는 MOSFET들은 소스로의 기판 연결부에서 진성 바디 다이오드를 가지지 때문이다. 다른 트랜지스터들, 예를 들어서, 바이폴라 접합 트랜지스터(BJT) 또는 집적 게이트 바이폴라 트랜지스터(IGBT)가 선택될 수 있지만, 이러한 구성에서는 고속 다이오드가 이미터-컬렉터 접합부 양단에 배치되어야 한다.
클래스 E 증폭기의 주요한 이점은 보다 많은 RF 전력이 주로 저감된 디바이스 소모량으로 인해서, 다른 토폴러지들에 비해서 클래스 E 토폴러지에서 사용되는 동일한 트랜지스터로부터 실현될 수 있다는 것이다. 한편, 클래스 E 증폭기는 RF 출력으로부터 제거되어야 하는 실질적 제 2 고조파 에너지를 생성한다. 이러한 토폴러지들은 통상적으로 RF 전력이 부하로 전달되기 이전에, 적어도 하나 추가 필터링 단을 요구한다.
전술한 바와 같이, 인덕터 및 커패시터로 구성된 직렬-공진 회로는 증폭기 동작 주파수 미만의 공진 주파수를 갖는다. 부하가 커패시터들, 인덕터들, 및 저항기들의 임의의 결합일 수 있지만, 부하가 오직, 공진 회로 및 부하의 결합이 증폭기 동작 주파수와 균등한 공진 주파수를 갖도록 하는 값을 갖는 커패시터이다면, 스위치 요소를 통한 전류는 무한 값에 접근할 수 있다. 이는 트랜지스터 손상을 초래할 수 있다. 그러나, 통상적인 클래스 E 증폭기 용도들은 증폭기 출력 반사 전력을 클램핑하는 외부 제어 루프를 사용함으로써 이러한 트랜지스터 손상을 피한다. 제어 루프가 반사 전력이 사전설정된 한계치를 초과하였다고 검출하면, 제어 루프는 반사 전력이 사전결정된 한계치와 일치할 때까지 DC 레일에서의 전압을 저감시킨다. 제어 루프는 트랜지스터로의 충격을 피하기 위해서 신속하게 반응하여야 한다. 트랜지스터로의 충격은 또한 RF 증폭기 입력 전력을 제로로 저감시킴으로써 피해질 수 있다. 그러나, 플라즈마 프로세싱 용도에서는, 이러한 동작은 플라즈마가 소멸되는 바람직하지 않은 결과를 초래할 수 있다.
전력 공급 회로는 (i) 직류(DC) 전압을 제 1 전력 소스로부터 수신하고, (ii) 제어 신호를 수신하도록 구성된 전력 증폭기를 포함한다. 상기 전력 증폭기는 상기 제어 신호에 기초하여서, 상기 DC 전압을 교류(AC) 출력 신호로 변환한다. 변압기는 제 1 권선부, 제 2 권선부 및 제 3 권선부를 포함한다. 상기 제 1 권선부는 상기 AC 출력 신호를 수신한다. 상기 제 2 권선부는 상기 AC 출력 신호에 기초하여서 출력 전류를 수신하고, 전류를 출력 단자를 통해서 부하에 공급한다. 정류기 및 클램핑 회로는 복수의 다이오드들을 포함한다. 상기 다이오드들은 상기 제 3 권선부 양단 전압을 정류하고, 상기 출력 단자에서의 전압을 클램핑(clamp)하며, 상기 제 3 권선부로부터의 전력을 상기 제 1 전력 소스 또는 제 2 전력 소스로 복귀시키도록 구성된다.
전력 공급 회로는 직류(DC) 전압을 제 1 전력 소스로부터 수신하고 상기 DC 전압을 교류(AC) 출력 신호로 변환하는 전력 증폭기를 포함한다. 변압기는 제 1 권선부, 제 2 권선부 및 제 3 권선부를 포함한다. 상기 제 1 권선부는 상기 AC 출력 신호를 수신한다. 상기 제 2 권선부는 상기 AC 출력 신호에 기초하여서 출력 전류를 수신하고, 전류를 출력 단자를 통해서 부하에 공급한다. 정류기 및 클램핑 회로는 복수의 다이오드들을 포함한다. 상기 다이오드들은 상기 제 3 권선부 양단 전압을 정류하고, 상기 출력 단자에서의 전압을 클램핑하며, 상기 제 3 권선부로부터의 전력을 상기 제 1 전력 소스 또는 제 2 전력 소스로 복귀시키도록 구성된다.
본 발명의 용도의 다른 영역들이 상세한 설명, 청구항들 및 도면들로부터 명백할 것이다. 특정 실례들 및 상세한 설명은 오직 예시적인 목적을 위한 것이며, 본 개시의 범위를 한정하고자 하는 것이 아니다.
도 1 및 2는 상술한 바와 같은, 종래 기술에서 실시되는 회로 토폴러지들을 도시한다.
도 3은 전력 공급 회로를 도시한다;
도 4는 결합 출력을 생성하기 해서 직렬로 연결된 회로들을 예시한다.
도 5는 결합 전력 출력을 생성하기 위해서 병렬로 연결된 회로들을 예시한다.
도 6은 단일 클램핑 다이오드 쌍에 의해서 보호된 스위칭 브리지의 절반부를 예시한다.
도 7은 출력을 제공하는 공진 회로 및 단일 스위치 및 이 회로를 보호하는 단일 다이오드 클램핑 쌍을 예시한다.
도 8은 도 7의 회로의 3 레벨 구현을 예시한다.
도 9는 하프 브리지 인버터 및 보호 회로를 예시한다.
도 10-12은 특정 스위칭 디바이스에 따른, 스위칭 디바이스들에 대한 다른 구성들을 예시한다.
도 13은 클램핑 다이오드들 중 하나와 병렬로 된 커패시터를 갖는 회로를 예시한다.
도 14는 클램핑 다이오드들 각각과 병렬로 된 커패시터를 갖는 회로를 예시한다.
도 15는 커패시터들 및 다이오드들의 직렬구성 양단 간에 분할된 전압을 갖는 회로를 예시한다.
도 16은 보호 회로 내의 인덕턴스 및 RC 회로를 도시하는 회로를 예시한다.
도 17은 필터 네트워크의 동작을 개선하기 위한 MOSFET 회로를 예시한다.
도 18은 디바이스 커패시턴스를 다루기 위한 인버터용 다른 입력 회로에 대한 회로를 예시한다.
도 19는 다수의 FET들을 사용하여서 구현된 디바이스 커패시턴스를 다루기 위한 인버터 회로를 예시한다.
도 20은 도 18의 입력 회로의 개선구성을 예시한다.
도 21은 추가 LC 직렬 회로를 갖는 인버터를 예시한다.
도 22는 클램핑 전압을 가변시키는 전력 공급 회로를 예시한다.
도 23 - 도 26은 도 22의 인버터와 함께 사용되는 다른 일정한 전압 싱크 구성들을 예시한다.
도 27의 (a) 내지 (m)은 보호 회로를 포함하는 예시적인 하프 브리지 인버터로부터 취해진 파형들을 예시한다.
도 28의 (a) 내지 (f)은 보호 회로를 포함하지 않는 예시적인 하프 브리지 인버터로부터 취해진 비교 파형들을 예시한다.
도 29는 전력 공급장치용 제어 회로의 블록도이다.
도 30은 보호 회로를 사용하는 플라즈마 시스템에 대한 블록도이다.
도 31은 도 30의 제어 회로에 대한 정합 네트워크를 예시한다.
도 32는 단일-종단 증폭기를 나타내는 회로를 예시한다.
도 33은 단일-종단 증폭기 구성을 갖는 제 2 구성을 나타내는 회로를 예시한다.
도 34 - 도 36은 도 33의 회로의 동작을 기술하는 파형들을 예시한다.
도 37은 푸시-풀 구성로 구성된 한 쌍의 단일-종단 증폭기들을 도시하는 회로를 예시한다.
도 38은 푸시-풀 구성로 구성되며 부하의 균형을 유지하기 위한 추가 회로를 포함하는 한 쌍의 단일-종단 증폭기들을 도시하는 회로를 예시한다.
도 39는 병렬 구성으로 배열된 한 쌍의 단일-종단 증폭기들을 도시하는 회로를 예시한다.
도 40은 병렬, 푸시-풀 구성을 갖는 단일-종단 증폭기들을 도시하는 회로를 예시한다.
도 41은 출력부에서 추가 필터를 가지며 병렬로 배열된 한 쌍의 단일-종단 증폭기들을 도시하는 회로를 예시한다.
도 42는 본 발명에 따른 전력 증폭기 및 격리된 사중-다이오드 정류 및 클램핑 회로를 포함하는 전력 공급 회로를 예시한다.
도 43은 본 발명에 따른 전력 증폭기 스위치들 및 격리된 사중-다이오드 정류 및 클램핑 회로를 포함하는 다른 전력 공급 회로를 예시한다.
도 44는 본 발명에 따른 전력 증폭기 및 격리된 이중-다이오드 정류 및 클램핑 회로를 포함하는 전력 공급 회로를 예시한다.
도 45는 전압 정류 및 클램핑 기능이 없는 전력 공급 회로를 예시한다.
도 46은 클램핑 다이오드 보호 없이 부하 임피던스 변화로부터 기인되는 도 45의 전력 공급 회로에 대한 전력 증폭기의 출력 전류의 예시적인 플롯이다.
도 47은 본 발명에 따른 클램핑 다이오드 보호 기능을 사용하여서 임피던스 변화로부터 기인되는 도 42의 전력 공급 회로에 대한 전력 증폭기의 출력 전류의 예시적인 플롯이다.
도 48은 전력 증폭기 출력 전압 결합을 제공하면서 동위상 전력 증폭기들 및 격리된 이중-다이오드 정류 및 클램핑 회로를 포함하는 전력 공급 회로를 예시한다.
도 49는 전력 증폭기 출력 전압 결합을 제공하면서 위상차를 갖는 전력 증폭기들 및 격리된 이중-다이오드 정류 및 클램핑 회로를 포함하는 전력 공급 회로를 예시한다.
도면들에서, 참조 부호들은 유사한 및/또는 동일한 요소들을 식별하는데 재사용될 수 있다.
바람직한 실시예(들)의 다음 설명은 단지 성질상 예시적이며 본 명세서에서 제공된 본 발명, 그의 적용 또는 사용을 한정하고자 하는 것은 아니다.
도 3을 참조하면, 전압 인버터 회로이 일반적으로 10으로 표시되어 있으며, 직류(DC) 전압 소스 입력을 11에서 그리고 교류(AC) 출력을 12에서 갖는다. 도면들을 기술할 시에, 스위치들은 전반적으로 S 및 그 다음의 수를 사용하여서 지칭될 것이며; 커패시터들은 C 및 그 다음의 수를 사용하여서 지칭될 것이며; 인덕터들은 L 및 그 다음의 수를 사용하여서 지칭될 것이며; 다이오드들은 D 및 그 다음의 수를 사용하여서 지칭될 것이며; 및 변압기들은 T 및 그 다음의 수를 사용하여서 지칭될 것이라는 것이 먼저 주목되어야 한다. 또한, 전반적으로 대칭적인 토폴러지를 갖는 회로들에서, 위의 참조 부호들 각각 다음에는 전반적으로 유사하고 대칭적인 요소들을 지칭하는 문자 접미사가 올 수 있다.
스위치들(S1, S2)은 입력으로서, 각각의 위상이 상이한 구형파 신호들을 신호 소스 또는 생성기(13)로부터 수신한다. 구형파 신호들은 L1 스위치(S1 또는 S2)가 턴온될 때마다 인덕터 양단의 전압의 극성을 반전시키도록 스위치들(S1, S2)를 턴온시킨다. 신호 소스(13)가 스위치들(S1, S2)을 이러한 방식으로 구동시키면, 스위치들(S1, S2) 및 커패시터(C3)는 협동하여서 DC 입력 신호를 AC 신호로 변환시키고 이 AC 신호는 인덕터(L1)에 인가된다. 이는 교류 출력을 12에서 생성하며, DC 성분들은 커패시터(C4)에 의해서 차단된다. 12에서의 출력 신호의 주파수는 신호 소스(13)에 의해서 출력된 신호들의 주파수에 의존한다. 인덕터들(L1, L2) 및 커패시터들(C1, C2)을 포함하는 4 요소 고조파 필터가 일반적으로 상술한 바와 같이, 동작한다. 인덕터(L1) 및 커패시터(C1)는 고조파 필터의 제 1 단을 형성하고, 커패시터(C2) 및 인덕터(L2)는 고조파 필터의 제 2 단을 형성한다. 출력 필터는 인덕터(L1)로 입력되는 신호의 고조파 성분들을 제거하여서 출력 사인파의 순도를 개선하고 통상적으로 50 옴인 출력 임피던스로 소정의 입력 전압에 대해서 요구된 출력 전력을 일치시킨다.
상술한 바와 같이, 도 1 및 도 2의 회로는 부정합 부하들에 의해서 생성되는 고 순환 전류들에 매우 취약할 수 있다. 제 1 및 제 2 단 고조파 필터들 간에 삽입된 클램핑 다이오드들 또는 정류기들(D1 및 D2)의 쌍은 이러한 순환 전류들로 인한 잠재적 손상을 완화시킨다. 다이오드(D2)는 DC 입력 소스(11)의 네거티브 레일로부터 노드(X)까지 연장된다. 다이오드(D1)는 노드(X)로부터 DC 입력 소스(11)의 포지티브 레일까지 연장된다. 동작 시에, 회로가 일 방향으로 또는 다른 방향으로, 노드(X)를 레일 전압 위로 구동시키고자 한다면, 이 레일과 연관된 다이오드가 턴 온되어 도전성 상태가 될 것이다. 다이오드가 턴 온되면, 다이오드는 노드(X)를 레일 전압으로 클램핑시키고, 초과 전압 및/또는 전류를 인버터, 특히, 입력 소스(11) 및 커패시터(C3)로 피드백한다. 보다 구체적으로, 회로가 DC 입력부(11)의 포지티브 레일에서의 전압 위로 노드(X)를 구동시키고자 한다면, 다이오드(D1)가 턴 온되어서, 역으로 DC 입력 전압 소스(11) 및 커패시터(C3)로의 스위치(S2)의 바디 다이오드를 포함하는 전류 경로를 제공한다. 마찬가지로, 회로가 DC 소스(11)의 네거티브 레일에서의 전압 아래로 노드(X)를 구동시키고자 한다면, 다이오드(D2)가 턴 온되어서, DC 입력 소스(11) 및 커패시터(C3)로의 스위치(S1)의 바디 다이오드를 포함하는 역 전류 경로를 제공한다. 부정합 부하들의 영향은 주파수와 함께 증가하기 때문에, 도 3의 회로는 이전에는 달성하기 어려웠던 주파수들에서 인버터가 사용될 수 있게 할 수있다.
도 4는 직렬로 배치된 2 개의 전력 공급 회로들의 출력을 예시한다. 도 4는 풀-브리지 구성으로 배열된 2 개의 절반(half)회로들(A 및 B)을 포함한다. 도 4의 회로는 2 개의 절반회로들(A 및 B) 각각에 인가된 스위칭 신호들 간의 위상을 변화시킴으로써 출력부(12)에서의 전력의 조절을 가능하게 한다.
도 4의 제 1 절반회로(A)는 신호 소스(13A)에 의해서 출력된 AC 신호들의 쌍을 수신하는 스위치들(S1A, S2A)의 쌍을 포함한다. 스위치들(S1A, S2A)은 DC 전력 소스(11)의 네거티브 및 포지티브 전압 레일들 간에서 직렬로 연결된다. 스위치들(S1A, S2A)로부터의 출력은 인덕터(L1A)에 인가되며, 이 인덕터는 2 단 4 요소 고조파 필터를 인덕터(L2A) 및 커패시터들(C1A, C2A)과 함께 형성한다. 제 1 클램핑 다이오드(D1A)는 DC 입력 소스(11)의 포지티브 레일에 연결된 네거티브 단자 또는 음극 및 인덕터들(L1A, L2A) 간에 연결된 포지티브 단자 또는 양극을 갖는다. 제 2 클램핑 다이오드(D2A)는 DC 소스(11)의 네거티브 단자에 연결된 포지티브 단자 또는 양극 및 클램핑 다이오드(D1A)의 포지티브 단자에 연결된 네거티브 단자 또는 음극을 갖는다. 고조파 필터로부터의 출력은 변압기(T1)의 제 1 단부 탭에 연결된다.
클램핑 다이오드들(D1A, D2A)은 도 4의 회로의 좌측 절반회로를 보호한다. 이 회로가 노드(XA)에서의 전압을 DC 소스(11)의 포지티브 레일에서의 전압 위로 구동시키고자 한다면, 다이오드(D1A)는 도통되어서, 이로써 노드(XA)에서의 전압을 대략적으로 DC 입력 소스(11)의 포지티브 레일 전압으로 클램핑하며, DC 입력 소스(11) 및 커패시터(C3)로의 역경로를 제공한다. 마찬가지로, 이 회로가 노드(XA)에서의 전압을 DC 입력 소스(11)의 네거티브 레일 전압 아래로 구동시키고자 한다면, 다이오드(D2)A는 턴 온되어서, 노드(XA)에서의 전압을 대략적으로 DC 입력 소스(11)의 네거티브 레일 전압으로 클램핑하고, DC 입력 소스(11) 및 커패시터(C3)로의 역 회로 경로를 제공하며, 이로써 도 4의 회로의 좌측 절반회로를 보호한다.
도 4의 회로는 또한 제 2 절반회로, 절반회로(B)를 포함하며, 이 절반회로는 스위치들(S1B, S2B)을 포함한다. 신호 소스(13B)는 AC 신호들의 쌍을 스위치들(S1B, S2B)로 출력한다. 신호 소스들(13A, 13B)이 단일 유닛으로 결합될 수 있다는 것이 주목되어야 한다. 절반회로(B)는 또한 인덕터들(L1B, L2B) 및 커패시터들(C1B, C2B)을 포함하는, 4 요소 2 단 고조파 필터를 포함한다. 절반회로(B)는 또한 절반회로(A)에서 기술된 바와 같이, 절반회로(B) 내에서 배열된 클램핑 다이오드들(D1B, D2B)의 쌍을 포함한다. 절반회로(B)로부터의 출력은 변압기(T1)의 단부 탭에 연결된다. 절반회로(B)는 절반회로(A)과 관련하여서 기술한 바와 같이 동작한다. 변압기(T1)는 절반회로들(A 및 B) 및 출력부(12) 간의 분리를 제공한다. 절반회로들(A 및 B)은 변압기(T1)의 입력 코일을 통해서 직렬로 연결된다.
절반회로들(A, B)은 직렬로 연결되며 이로써 각 절반회로를 제어하는 스위칭 신호들 간에서 위상을 변화시키는 것은 출력부(12)에서의 전력을 변화시킨다. 특히, 스위치(S1A) 및 스위치(S1B)가 동시에 활성화 및 비활성화되면, 스위치들(S1A, S1B)은 동위상으로 또는 0 도 위상차로 동작한다고 말해진다. 반대로, 스위치(S1B)가 온일 때마다 스위치(S1A)는 오프이고, 스위치(S1B)가 오프일 때마다 스위치(S1A)가 온이면, 이 스위치들은 위상이 상이하거나 180 도 위상 차로 동작한다고 말해진다. 유사한 바들이 스위치들(S2A, S2B) 각각에 적용된다. 각 절반회로(A, B) 간의 위상은 각 절반회로들 간의 상대 위상들을 변화시키기 위해서 신호 소스들(13A, 13B) 각각에 출력 신호를 제공하는 위상 제어기(14)에 의해서 결정된다. 출력부(12)에서의 최대 전력은 절반회로들(A 및 B)이 180 도 위상차로 또는 위상이 상이하게 동작할 때에 발생한다. 출력부(12)에서의 최소 전력은 절반회로들(A 및 B)이 0 도 위상차로 또는 동위상으로 동작할 때에 발생한다. 위상이 제로이면, 각 절반회로는 부하 임피던스와 상관없이 개방 회로를 경험한다. 변압기(T1)는 출력들을 직렬로 효과적으로 결합시키며, 차단 커패시터들가 출력부(12) 앞에서 요구되지 않는다. 각 절반회로(A 및 B) 내에서 고조파 필터를 형성하는 회로 성분들은 서로 일치하거나 동일하여서 0 도 위상차로의 제로 출력을 보장해야 한다. 예를 들어서, L1A, L2A, C1A 및 C2A에 대한 값들은 L1B, L2B, C1B, 및 C2B에 대한 값들과 동일해야 한다.
도 5는 서로 병렬로 연결된 제 1 절반회로(A) 및 제 2 절반회로(B)를 예시한다. 결절반회로(A)는 한 쌍의 스위치들(S1A, S2A)을 포함하며, 이 스위치들은 각각의 AC 입력 신호들을 신호 생성기(13A)로부터 수신하고, 이 신호 수신기는 신호 소스(13B)와 결합되어서 단일 유닛을 형성할 수도 있다. 스위치들(S1A, S2A)은 DC 입력 소스(11)의 각각의 포지티브 및 네거티브 레일들 간에서 직렬로 연결된다. 스위치들(S1A, S2A)로부터의 출력은 인덕터들(L1A, L2A) 및 커패시터들(C1A, C2A)을 포함하는 4 요소, 2 단 고조파 필터에 인가된다.
한 쌍의 클램핑 다이오드들(D1A, D2A)이 입력 소스(11)의 각각의 포지티브 및 네거티브 레일들 간에서 직렬로 배열된다. 다이오드(D1A)의 네거티브 단자 또는 음극은 DC 소스의 포지티브 레일에 연결되고, 다이오드(D1A)의 포지티브 단자 또는 양극은 노드(XA)에 연결된다. 다이오드(D2A)의 네거티브 단자 또는 음극은 노드(XA)에 연결되며, 다이오드(D2A)의 포지티브 단자 또는 양극은 DC 전력 소스(11)의 네거티브 레일에 연결된다. 절반회로(A)로부터의 출력은 DC 입력 소스(11)의 네거티브 레일과 4 요소 필터로부터의 출력 간의 전압에 따라서 결정된다. 이 필터로부터의 출력은 차단 커패시터(C4)에 인가되며, 이 차단 커패시터는 출력 신호의 임의의 DC 성분을 차단시킨다. 커패시터(C4)는 또한 출력부(12)에 연결된다. 동작 시에, 클램핑 다이오드들(D1A, D2A)은, 해당 회로가 노드(XA)를 DC 소스(11)의 각각의 네거티브 및 포지티브 레일들에 의해서 규정된 사전결정된 임계치 위로 구동시키고자 하는 경우에, DC 입력 소스(11) 및 커패시터(C3)로의 회로 경로를 제공함으로써 해당 절반회로의 회로 요소들을 보호한다.
절반회로(B)는 절반회로(A)와 동일한 방식으로 동작하고 유사하게 구성된다. 도 5에 도시된 바와 같이, 절반회로들(A, B)의 병렬 연결에서, 각각의 절반회로(A, B) 간의 동작 위상을 변화시키는 것은 출력부(12)에서의 전력을 변화시킨다. 특히, 스위치 절반회로들(A, B)이 0 도 위상차로 또는 동위상으로 동작하면, 최대 전력이 출력부(12)에서 생성된다. 이와 반대로, 스위치 절반회로들(A, B)이 180 도 위상차로 또는 위상이 상이하게 동작하면, 단락 회로가 나타나며, 최소 전력이 출력부(12)에서 나타난다. 위상 제어기(14)는 각 절반회로(A, B) 간의 상대 위상을 제어하기 위해서 신호 생성기들(13A, 13B) 각각으로 제어 신호를 제공한다. 180 도 위상으로 각 절반회로가 동작하면, 이들은 부하 임피던스와 상관없이 단락 회로를 경험한다. 커패시터들(C2A 및 C2B)이 병렬로 연결되기 때문에, 이들은 단일 구성요소로 결합될 수 있다는 것이 주목된다. 각 절반회로(A 및 B) 내의 고조파 필터를 형성하는 회로 성분들은 180 도 위상차로의 제로 출력을 보장하도록 서로 일치하거나 동일해야 한다. 예를 들어서, L1A, L2A, C1A, 및 C2A에 대한 값들은 L1B, L2B, C1B, 및 C2B에 대한 값들과 동일해야 한다.
도 6은 출력부(12) 이전의 공통 요소들에 신호들을 인가하도록 협동하는 절반회로들(A, B)을 갖는 회로를 도시한다. 절반회로(A)는 DC 입력 소스(11)의 각각의 포지티브 및 네거티브 전압 레일들 간에서 병렬로 배열된 한 쌍의 스위치들(S1A, S2A)을 포함한다. 스위치들(S1A, S2A)로부터의 출력은 인덕터(L1A)에 입력된다. 신호 소스 또는 생성기(13A)는 스위치들 S1A, S2B의 활성화 및 비활성화를 제어하는 AC 신호들을 출력한다. 절반회로(B)는 DC 입력 소스(11)의 각각의 포지티브 및 네거티브 전압 레일들 간에서 직렬로 배열된 한 쌍의 스위치들(S1B, S2B)을 포함한다. 스위치들(S1B, S2B)로부터의 출력은 인덕터(L1B)에 입력된다. 신호 소스 또는 생성기(13B)는 신호 소스(13A)와 결합되되어서 단일 유닛을 형성할 수 있으며, 각각의 스위치(S1B, S2B)의 활성화 및 비활성화를 제어하는 AC 신호들을 제공한다.
한 쌍의 클램핑 다이오드들(D1, D2)이 각각의 스위치 쌍들(S1A, S2A) 및(S1B, S2B)과 병렬로 배열된다. 클램핑 다이오드들(D1, D2)은, 절반회로(A, B)가 입력 소스(11)의 각각의 포지티브 및 네거티브 레일들에 의해서 규정된 사전결정된 전압 위로 노드(XY)를 구동하고자 한다면, DC 입력 소스(11) 및 커패시터(C3)로의 역 회로 경로를 제공한다.
커패시터(C1)은 DC 소스(11)의 네거티브 전압 레일 및 노드(XY) 간에 배치된다. DC 소스(11)의 네거티브 레일 및 노드(XY) 간의 전압이 인덕터(L2) 및 커패시터(C2)에 의해서 규정된 필터로의 입력 전압을 규정하며, 이 필터는 인덕터들(L1A, L2B, L2) 및 커패시터들(C1, C2)에 의해서 형성된 고조파 필터의 제 2 단을 형성한다. 커패시터(C1)는 각각의 인덕터들(L1A, L2B)과 협동하여서 고조파 필터의 제 1 단을 제공한다. 차단 커패시터(C4)는 출력부(12)에서의 출력 이전에 신호의 DC 성분들을 제거한다.
클램핑 다이오드들(D1, D2)은, 절반회로(A, B)가 DC 소스(11)의 네거티브 전압 레일 아래로 또는 DC 소스(11)의 포지티브 전압 레일 위로 노드(XY)를 구동시키고자 한다면, DC 입력 소스(11) 및 커패시터(C3)로의 역 회로 경로를 제공한다. 이로써, 어느 절반회로(A, B)가 상술한 사전결정된 임계치들을 넘어서 노드(XY)를 구동시키는지와 상관없이, 클램핑 다이오드들(D1, D2)는 DC 소스(11) 및 커패시터(C3)로의 역 회로 경로를 제공함으로써 도 6의 회로를 보호하게 동작한다.
도 6의 회로는 또한 각각의 신호 소스들(13A, 13B)로의 제어 신호들을 생성함으로써, 절반회로들(A, B) 간의 상대 위상들을 제어하기 위한 위상 제어기(14)를 포함한다. 도 6에서, 최대 전력은, 스위치 절반회로들(A, B)이 동위상으로 또는 제로 도 위상차로 동작하는 때에 출력부(12)에서 제공되며, 최소 전력은 절반회로들(A, B)이 위상이 상이하게 또는 180 도 위상차로 동작하는 때에 출력부(12)에서 제공된다. 도 6의 회로에서, 인덕터들(L1A 및 L1B)은 180 도 위상차로의 제로 출력을 보장하도록 일치해야 한다.
도 7은 AC 신호를 출력부(12)에서 제공하도록 서로 병렬로 연결된 절반회로들(A, B)을 갖는 회로를 도시한다. 절반회로(A)를 참조하면, 스위치(S1A)는 AC 신호를 신호 소스(13A)로부터 수신한다. 스위치(S1A)는 DC 전력 소스(11)의 각각의 네거티브 및 포지티브 전압 레일들 간에서 정류 인덕터(L3A)와 직렬로 배치된다. 커패시터(C6A)는 스위치(S1A)와 병렬로 배치된다. 정류 인덕터(L3A) 및 커패시터(C6A)는 협동하여서 탱크 회로를 형성하고, 이로써 해당 절반회로는 단일-종단 인버터 기능을 제공한다. 탱크 회로는 절반회로-정류된 사인 파형을 출력한다. 차단 커패시터(C7A)는 스위치(S1A) 및 정류 인덕터(L3A)로부터 출력된 신호로부터 DC 성분들을 제거한다. 커패시터(C7A)는 AC를 서로 결합하며 도 8에서 볼 수 있는 바와 같이, 각 디바이스 양단의 동일한 AC 전압을 보장한다. (L3A 및 L3B)은 동일한 공유를 촉진하기 위해서 교차 결합될 수 있다는 것이 주목된다. 인덕터(L3A)대 인덕터(L1)비는 스위치(S1A)의 응력의 편차를 결정한다. 인덕터(L3A)를 통한 전류가 인덕터(L1)를 통한 전류보다 상대적으로 크면, 인덕터(L1)를 통한 부하로 인한 편차는 스위치(S1A)에 대한 응력의 제한된 영향을 가질 것이다. 도 7의 회로는 우수(even) 고조파들이 생성되고 C7A 양단의 DC 전압이 부하에 어느 정도 의존한다는 단점을 갖는다. 이는 과도 충전 전류가 어느 정도의 부하 변화들 하에서 흐를 수 있다는 것을 의미한다. 차단 커패시터(C7A)로부터의 출력은 인덕터(L1A)에 입력된다.
제 2 스위치 절반회로(B)는 신호 소스(13B)에 의해서 출력된 AC 신호에 의해서 구동된 스위치(S1B)를 포함한다. 스위치(S1B)는 DC 입력 소스(11)의 각각의 네거티브 및 포지티브 레일들 간에서 정류 인덕터(L3B)와 직렬로 된다. 커패시터(C6B)는 스위치(S1B)와 병렬로 배치된다. 정류 인덕터(L3B) 및 커패시터(C6B)는 탱크 회로를 형성한다. 스위치(S1B) 및 인덕터(L3B)로부터의 출력은 차단 커패시터(C7B)에 인가되며, 이 커패시터는 신호로부터 DC 성분들을 제거한다. 인덕터(L1B)는 커패시터(C7B)에 연결된다.
인덕터들(L1A 및 L1B)은 노드(XZ)에 상호연결되며 출력을 인덕터(L2) 및 커패시터(C2)에 제공한다. 다른 단자 커패시터(C2)는 DC 전압 소스(11)의 네거티브 레일에 연결된다. 커패시터(C1)는 전압 소스(11)의 네거티브 레일 DC 및 노드(XZ) 간에 연결된다. 따라서, 인덕터들(L1A, L2) 및 커패시터들(C1, C2)은 절반회로(A)로부터의 출력을 위한 2 단 고조파 필터를 형성한다. 마찬가지로, 인덕터들(L1B, L2) 및 커패시터들(C1, C2)은 절반회로(B)로부터의 출력을 위한 2 단 고조파 필터를 형성한다. 차단 커패시터(C4)는 출력부(12)에 제공된 신호로부터 DC 성분들을 제거한다.
도 7 은 또한 전압 소스(11)의 각각의 포지티브 및 네거티브 레일들 간에 직렬로 배열된 한 쌍의 클램핑 다이오드들(D1, D2)을 포함한다. 다이오드(D1)의 네거티브 단자 또는 음극은 DC 소스(11)의 포지티브 레일에 연결되며, 다이오드(D1)의 포지티브 단자 또는 음극은 노드(XZ)에 연결된다. 다이오드(D2)의 네거티브 단자 또는 음극은 노드(XZ)에 연결되며, 다이오드(D2)의 포지티브 단자 또는 양극은 DC 소스(11)의 네거티브 레일에 연결된다.
어느 하나의 절반회로(A, B)가 노드(XZ)에서의 전압을 사전결정된 임계치 위로 구동시키고자 한다면, 클램핑 다이오드들(D1, D2) 중 어느 하나가 턴 온되며, 이로써 노드(XZ)로부터 역으로 DC 소스(11) 및 커패시터(C3)로의 회로 경로를 제공한다. 예를 들어서, 도 7의 회로가 노드(XZ)에서의 전압을 DC 소스(11)의 포지티브 레일에서의 전압 보다 높게 구동시키고자 한다면, 다이오드(D1)이 도통되어서, 이로써 역으로 DC 입력 소스(11) 및 커패시터(C3)로의 초과 전압 및 전류를 위한 회로 경로를 제공한다. 마찬가지로, 회로가 노드(XZ)에서의 전압을 DC 입력 소스(11)의 네거티브 레일에서의 전압보다 낮게 구동시키고자 한다면, 다이오드(D2)가 도통되어서, DC 입력 소스(11) 및 커패시터(C3)로의 역 회로 경로를 제공한다.
도 7의 절반회로들(A, B)은 병렬 구성으로 배열된다. 스위치(S1A) 및 스위치(S1B)를 제어하는 제어 신호들의 상대 위상이 동위상으로, 또는 0 도 위상차로 존재하면, 출력부(12)는 최대 전력을 수신한다. 이와 반대로, 스위치(S1A) 및 스위치(S1B)를 제어하는 제어 신호들의 상대 위상이 위상이 상이하게 존재하거나 또는 180 도 위상차로 존재하면, 출력부(12)는 최소 전력을 수신한다. 위상 제어기(14)는 신호 소스들(13A, 13B) 각각에 입력 신호르 제공함으로써 절반회로들(A, B) 간의 상대 위상을 변화시킨다. 각 절반회로(A 및 B) 내의 고조파 필터를 형성하는 회로 성분들은 180 도 출력 위상을 보장하도록 일치하거나 동일해야 한다. 예를 들어서, L1A, L2A, C1A, 및 C2B에 대한 값들은 L1B, L2B, C1B, 및 C2B에 대한 값들과 동일해야 한다.
도 7의 회로의 특정 이점은 고 주파수로 동작하는 동안에, 동일한 회로 경로 내에서 스위치들을 교번적으로 구동시키는 것은 일반적으로 보다 복잡하게 된다는 것이다. 인덕터(L3) 및 연관된 커패시터(C6)에 의해서 형성된 탱크 회로를 사용함으로써, 특정 절반회로 상의 스위칭에 대해서 덜 정밀함이 일반적으로 요구된다.
도 8은 도 8의 단일-종단 인버터 회로의 3 레벨 구현을 도시한다. 도 8은 한 쌍의 절반회로들(A, B)을 포함하며, 여기서 각 쌍은 프라임('), 이중 프라임(") 및, 삼중 프라임(''')으로 표기된 3 개의 레벨들을 포함한다. 절반회로(A)를 참조하면, 각 레벨은 스위치(S1A)를 포함하며, 이 스위치는 AC 신호를 신호 소스(13A)로부터 수신한다. 스위치(S1A)는 인덕터(L3A)와 연결되며 커패시터(C6A)와 병렬로 배치된다. 인덕터(L3A) 및 커패시터(C6A)는 협동하여서 탱크 회로를 형성한다. 인덕터(L3A) 및 스위치(S1A)로부터의 출력은 차단 커패시터(C7A)로 입력되며, 차단 커패시터는 DC 성분들을 인덕터(L3A) 및 스위치(S1A)로부터의 출력으로부터 제거한다. 커패시터(C5A)는 스위치(S1A) 및 인덕터(L3)의 직렬 연결과 병렬로 배치된다. 각 스위치(S1A', S1A", S1A''')는 아날로그 신호를 신호 소스(13A)로부터 수신한다.
커패시터들(C5A', C5A", C5A''')은 3 개의 레벨들을 분리시킨다. 각 커패시터(C5A', C5A", C5A''')는 전류를 통과시키고 AC를 차단하며, 이로써 각 단의 각 DC 부분에 전류 루프를 제공한다. 커패시터들(C7A', C7A", C7A''')는 각 레벨의 출력들을 함께 AC 결합시키며, 관심 주파수에서 무시할만한 임피던스들을 갖는다. 따라서, 각 레벨은 대략적으로 동일한 전압을 갖는다. 예를 들어서, DC 입력 소스(11)에 의해서 출력된 전압이 300 볼트이면, 각 커패시터 양단 전압은 100 볼트이다. 이로써, 절반회로의 각 레벨은 DC 소스에 의해서 출력된 전압의 오직 1/3만을 다루어야 한다.
마찬가지로, 절반회로(B)는 3 개의 레벨들을 포함하며, 각 레벨은 인덕터(L3B)와 직렬로 연결된 스위치(S1B)를 갖는다. 스위치(S1B)는 또한 커패시터(C6B)와 병렬로 연결되며, 커패시터(C6B)은 상술한 바와 같이, 인덕터(L3B)와 함께 탱크 회로를 형성한다. 차단 커패시터(C7B)는 인덕터(L3B) 및 스위치(S1B)의 출력으로부터 DC 성분들을 제거한다. 각 레벨은 또한 커패시터(C5B)와 병렬로 연결된다. 이러한 요소들은 절반회로(A)와 관련하여서 상술한 바와 같이 동작한다. 각 스위치(S1B', S2B", S3B''')는 AC 신호를 신호 생성기(13B)로부터 수신한다.
절반회로(A)의 3 개의 레벨들로부터의 출력은 결합되어 인덕터(L1A)에 입력된다. 인덕터(L1A)는 인덕터(L2) 및 커패시터들(C1, C2)와 협동하여서 2 단 고조파 필터를 형성하고, 이 필터는 절반회로(A)로부터의 출력으로부터 고조파 성분들을 제거한다. 마찬가지로, 절반회로(B)의 3 개의 레벨들로부터의 출력은 결합되어 인덕터(L1B)에 입력되고, 인덕터(L1B)는 인덕터(L2) 및 커패시터들(C1, C2)와 협동하여서 2 단 고조파 필터를 형성하고, 이 필터는 절반회로(B)로부터 출력된 AC 신호로부터 고조파 성분들을 제거한다. 차단 커패시터(C4)는 고조파 필터의 출력부에 연결되어서 출력부(12)에 제공된 신호 내에서 DC 성분들을 제거한다.
도 8은 또한 DC 입력 소스(11)의 각각의 포지티브 및 네거티브 전압 레일들 간에 직렬로 배열된 한 쌍의 클램핑 다이오드들(D1, D2)를 포함한다. 클램핑 다이오드들(D1, D2)은 협동하여서, 어느 하나의 절반회로가 DC 입력 소스(11)의 각각의 네거티브 및 포지티브 레일들에 의해서 규정된 사전결정된 임계치를 넘어서 노드(XZ)를 구동시키고자 시도하는 경우에, DC 소스(11) 및 커패시터(C3)로의 역 회로 경로를 제공한다. 동작 시에, 어느 한 절반회로(A, B)가 DC 입력 소스(11)의 포지티브 레일보다 높은 전압으로 노드(XZ)를 구동시키고자 한다면, 다이오드(D1)가 턴 온되어서, DC 입력 소스(11) 및 커패시터(C3)로의 역 회로 경로를 생성하다. 마찬가지로, 어느 한 절반회로(A, B)가 DC 입력 소스(11)의 네거티브 레일보다 낮은 전압으로 노드(XZ)에서의 전압을 구동시키고자 한다면, 다이오드(D2)가 턴 온되어서, DC 입력 소스(11) 및 커패시터(C3)로의 역 회로 경로를 생성하다.
동작 시에, 절반회로들(A, B) 간의 상대 위상은 출력부(12)에 제공된 전력을 결정한다. 절반회로들(A, B) 간의 상대 위상이 제로 위상 차를 가지거나 동위상으로 존재하면, 출력부(12)는 최대 전력을 수신한다. 이와 반대로, 각각의 절반회로들(A, B)에 대한 스위치들을 구동시키는 AC 신호들 간의 상대 위상이 180도 위상 차를 가지거나 또는 위상이 상이하다면, 출력부(12)는 최소 전력을 수신한다.
도 8의 회로의 특정 이점은 전압 소스(11)의 각각의 네거티브 및 포지티브 레일들 간에서 3 개의 회로들을 직렬로 배치시킴으로써, 각 레벨이 DC 소스(11)의 각각의 네거티브 및 포지티브 레일들 양단의 전체 전압의 오직 1/3만을 다룬다는 것이다. 이는 대략적으로 300 볼트의 DC 입력을 갖는 전력 공급부들에 대해서 400-500 볼트 디바이스들의 사용을 가능하게 하는데, 그 이유는 단일 레벨 구현 시에 입력 전압 전체보다는, 상기 입력 전압의 오직 1/3만이 각 레벨에서 다루어지기 때문이다. 이러한 400-500 볼트 디바이스들은 광범위하게 입수가능하며 300 볼트 입력 시스템에 대한 최적의 특성들을 제공한다.
도 9는 보호 회로를 갖는 인버터의 회로도를 도시한다. 300 볼트의 DC 전압은 도 9의 회로의 전압 레일들 양단에 인가된다. 제 1 커패시터(C3-1)는 400 볼트(V) 용량을 갖는 2.2 마이크로패럿(μF) 커패시터로서 구현되며, 제 2 커패시터(C3-2)는 380V 용량을 갖는 220 μF 커패시터로 구현되며, 이들은 전압 레일들 간에서 병렬로 배치된다. 제 1AC 신호는 신호 소스(미도시)에 의해서 분리 변압기(T3)의 단자들에 인가된다. 제 2 AC 신호는 신호 소스(미도시)로부터 변압기(T4)의 입력부에 인가된다.
변압기(T3)로부터의 출력은 22 옴(Ω) 저항기를 통해서 한 쌍의 스위치들(S1-1, S1-2)로 입력된다. 마찬가지로, 변압기(T4)로부터의 출력은 22 옴(Ω) 저항기를 통해서 한 쌍의 제 2 스위치들(S2-1, S2-2)로 입력된다. 이 스위치들은 IRF740 패키지로부터 선택된다. 스위치 쌍(S1-1 및 S1-2)은, 스위치 쌍(S2-1 및 S2-2)이 그러한 것과 같이, 병렬로 배열된다. 이러한 단일 스위치 쌍으로 된 이중 스위치들의 이러한 병렬 배열은 각 스위치의 전류 핸들링 요건을 저감시킨다. 스위치 쌍들(S1, S2)로부터의 출력은 10.3 마이크로헨리(μΗ) 인덕터(L1)로 입력되며, 이 인덕터는 13.2 μΗ 인덕터(L2) 및 30 나노패럿(nF) 커패시터(C1) 및 10 nF 커패시터(C2)와 협동하여서, 4 요소 고조파 필터를 형성하고, 이 고조파 필터는 스위치들(S1, S2)의 출력으로부터 고조파들을 제거한다. 차단 커패시터(C4)는 400V 용량을 갖는 2.2 μF 커패시터로서 구현된다.
클램핑 다이오드들(D1 및 D2)은 DC 전압 소스(11)의 각각의 포지티브 및 네거티브 레일들 간에서 직렬로 배열된다. 클램핑 다이오드들(D1, D2)은 바람직하게는 패키지 HFAT660로부터 선택된다.
상술한 회로들은 통상적으로 제한된 범위의 주파수에 걸쳐서 동작한다. LC 네트워크들이 일반적으로 저역 통과 필터들이기 때문에, 최대 전력 처리량은 주파수와 반비례하여서 변한다. 또한, 주파수가 증가하면, 고조파로부터의 왜곡이 나타나기 시작할 것이다. 적어도 30% 대역폭에 걸친 만족할만한 동작이 관측되었다.
다중 LC 네트워크를 공급하는 전압 소스 인버터를 갖는 다른 회로들이 존재하며, 여기서 클램핑 다이오드들이 상기 네트워크 및 DC 전압 소스 간에서 연결될 수 있다. 하프 브리지 인버터 회로들이 예시되지만, 풀 브리지 및 단일 종단 인버터들이 또한 포함될 수 있다는 것이 이해되어야 한다. LC 네트워크 값들 및 클램핑 포인트는 바람직하게는, 본 명세서에서 기술된 바와 같이, 유리하게는, 과잉 순환 에너지가 공급부로 복귀될 수 있도록 선택되며, 이로써 과잉 전류 및 전압의 축적을 방지하며, 이로써 성분들을 보호한다. 또한, 이러한 선택은 전류가 언제나 소스 인버터에서 유도성으로 보이는 것을 보장하며, 이로써 다이오드 회복 고려사항을 다룰 수 있다. 변압기들이 이러한 네트워크 내에 포함되어서 출력, 클램핑 포인트 및 인버터 트랜지스터를 매칭시키거나 분리를 제공하는 것을 도울 수 있다.
또한, 전력 레벨이 위상 관계에 의해서 제어될 수 있도록 2 개의 전압 소스 인버터들이 본 명세서에서 기술된 네트워크에 연결될 수 있다. 본 명세서에서 기술된 위상 관계들 이외에, 비대칭적인 네트워크들이 보다 복잡한 위상 관계들로 이어질 수 있다. 대칭적 네트워크들은 최대 및 최소 전력 위상들이 주파수에 의존하지 않을 것이라는 장점을 제공한다.
본 명세서에서 기술된 타입의 위의 위상 변조 회로들은 3 개의 잠재적 설계 고려사항들을 야기한다.
먼저, 특정 제한된 조건들 하에서, DC 전력은 일 브리지 측에서 다른 브리지 측으로 순환한다. 이러한 바가 발생하면, FET들이 유도성 턴 오프를 경험할지라도, 전체 사이클에 걸쳐서 평균화되는 때에, FET들은 순수하게 정류시키는 것이다. 즉, 보다 많은 전하들이 순방향보다는 역방향으로 FET를 통과한다. 결과적으로, 전류가 바디 다이오드를 턴 온시키기에 역방향으로 충분하게 높으면, 바디 다이오드는 트랜지스터가 턴 오프되는 때에 완전하게 회복되지 않을 것이며, 이로써 고 전력 소모로 이어진다. 이러한 효과는 디바이스가 가열됨에 따라서 바디 다이오드 전압 강하의 음의 온도 계수에 의해서 심화될 수 있으며, 이는 잠재적으로 열 폭주로 이어질 것이다.
이러한 제 1 고려사항은 역방향 분리 다이오드들을 사용함으로써 또는 손실을 수용함으로써 저 주파수들에서 처리될 수 있다. 고 주파수들에서, FET들은 역방향 전류가 채널에 의해서 언제나 다루어지도록 충분하게 낮은 저항을 갖게 선택되어야 한다. 이는 저 전압 디바이스들에서 달성하기 보다 용이한데, 그 이유는 온 저항이 2.5th 전력까지 상승된 전압에 비례하고, 다이오드 강하는 전압과 독립적이기 때문이다.
다음으로, 고 이득 조건은, LC 네트워크들이 저 위상에서 공진하게 되고 출력의 진폭, 및 이로써 순방향 전력이 상대적으로 높게 될 때까지, 클램핑되지 않을 때에 존재한다. 이 조건은 디바이스들을 해롭게 할 가능성은 없을 것이지만 제어 정확도에 영향을 줄 것이다.
이 제 2 고려사항은 매우 정밀하고 안정된 위상 제어기 또는 변조기 설계를 사용함으로써 또는 출력 네트워크 내에 Q를 낮추고 위상 특성을 넓게 할 저항기들을 삽입함으로써 다루어질 수 있다. 50 옴 전력의 단지 1 또는 2%만을 요구하는 저항기들을 사용하는 것이면 충분하다고 보인다. 이 고려사항은 오직 부하에서 소모된 실제 전력이 존재하지 않을 때에만 발새할 수 있는데, 예를 들어서, 부하의 약간 인위적인 조건들이 순수하게 반응성인 동안에 발생할 수 있다. 일반적으로, 플라즈마 챔버, 케이블 및 매칭 네트워크는 Q를 충분하게 낮출 것이다.
셋째로, 위상 대 전력 제어 특성은 다양한 불량한 매칭 조건들 하에서 변곡들 또는 변화들을 보일 수 있다. 예를 들어서, 위상이 제로에서 최대로 원활하게 변함에 따라서, 전력은 제로로부터 증가하고, 약간 감소하여서, 이어서 계속 증가한다. 이는 비선형 플라즈마 임피던스/전력 함수와 함께 발진을 초래할 수 있다.
이 고려사항은 그의 성질상 이론적이며 실제적 고려사항이지 않을 수 있다. 제어 알고리즘은 간단하게 변곡을 통해서 점프할 수 있으며, 이러한 변곡은 통상적으로 3:1 전압 스탠딩 파동 비(voltage standing wave ratio: VSWR)보다 양호한 매칭 시에 사라진다. 또한, 전력 제어 특성은 무한 VSWR 원의 적어도 절반에 대해서는 변곡이 없으며 이로써 부하는 케이블 길이, 파이 네트워크, 등을 사용하여서 VSWR 원 상의 어느 지점 상에 배치될 수 있다. 실제로, 도 6의 회로는 변곡들이 덜 현저하며 통상적으로 실제로 도달될 수 없는 최대 전력 근처에서 발생한다는 점에서 도 4보다 우수하다.
본 명세서에서 기술된 회로들은 금속 산화물 반도체 전계 효과 트랜지스터들(MOSFET들)을 사용한다. MOSFET들은 일반적으로 1 MHz보다 높은 가능성이 있는 관심 주파수들에서 바이폴라 접합 트랜지스터들(BJT들) 또는 절연 게이트 바이폴라 트랜지스터들(IGBT들)보다 우수하다.
도 10-12는 MOSFET, BJT, 또는 IGBT 트랜지스터 중 하나를 사용하여서 위의 회로들 내의 스위치들을 구현하기 위한 구성들을 도시한다. 도 10은 상술한 회로들에서 사용된 바와 같은 MOSFET를 도시한다. MOSFET는 MOSFET 설계 시에 내재적인 차단 다이오드를 포함한다. 도 11은 BJT(20) 및 역병렬 다이오드(22)를 도시한다. 상술한 회로들에서, 스위치들을 BJT 20을 사용하여서 구현할 시에, 역병렬 다이오드(22)는 클램핑 다이오드들(D1, D2)가 활성 상태일 때에 회로 경로를 제공하기 위해서 포함되어야 한다.
마찬가지로, 도 12는 IGBT를 사용하여서 본 명세서에서 기술된 스위치들을 구현할 때에 바람직한 구성을 도시한다. 도 12는 IGBT(24) 및 역병렬 다이오드(26)를 도시하며, 이 역병렬 다이오드는 도 11의 역병렬 다이오드(22)와 유사한 기능을 제공한다. 적합한 스위칭 및 회로 경로 기능들을 제공하는 다른 스위칭 디바이스들 또는 회로 조합이 또한 MOSFET들 대신에 사용될 수 있다는 주목되어야 한다.
도 13-15는 다이오드들(D1, D2)과 관련하여서 기술된 다른 다이오드 클램핑 회로들을 도시한다. 도 13은 다이오드들(D1, D2) 및 커패시터(C1)를 포함하는 다이오드 클램핑 회로를 도시한다. 이 회로는 상술한 바와 같다. 도 14 및 15는 다이오드들(D1, D2) 및 커패시터(C1)의 다른 구성들을 사용하는 구현예들을 도시한다. 각 회로에서, 커패시터(C1)는 도 14에서 도시된 바와 같이, 2 개의 동일한 커패시터들을 사용하여서 구현될 수 있으며, 이 커패시터들 중 절반은 각 다이오드 양단에 배치다. 커패시터들(C1/2)은 분리 커패시터(C3)(도 14에서는 미도시)를 통해서 효과적으로 병렬로 연결된다. 분리 커패시터(C3)는 동작 주파수에 비해서 크게 만들어지며 이로써 그의 임피던스는 무시할만하며, 이로써 회로 물리적 레이아웃 및 구성요소 전력 공유를 돕는다.
도 15에 도시된 바와 같이, 고 주파수들에서, 각 다이오드(D1, D2)에 대해서 2 개의 다이오드들을 직렬로 사용하는 것이 유리할 수 있다. 일반적으로, 저 전압 다이오드들은 저 역방향 회복 전하를 갖는다. 직렬로 된 2 개의 다이오드들을 사용하면, 동일한 전하가 각 다이오드를 통해서 흐른다. 각 다이오드 양단에서 C1를 분할하는 것은 AC 전압의 균등한 공유를 보장한다.
도 16에 도시된 바와 같이, 클램핑 회로의 다른 변형에서, 인덕터(L6)는 클램핑 다이오드들(D1, D2)의 접합부와 필터 커패시터(C1) 간에서 그리고 인덕터(L1)과 직렬로 배열된다. 인덕터(L6)는 바람직하게는 작은 크기를 갖는다. 이는 다이오드 턴 온 및 오프를 연화시켜서, 정류 효율을 증가시킨다. 커패시터(C7) 및 저항기 (R1)에 의해서 형성된 스누버(snubber) 회로가 다이오드들(D1, D2)이 턴 오프되는 때에 고 주파수 링잉(ringing)을 감쇠하기(dampen) 위해서 요구될 수 있다. 올바르게 선정되면, 이는 또한, LC 네트워크가 저 전력 출력에서 공진하는 경우에, 예를 들어서, 2 개의 병렬 브리지 회로들 간에 저 위상 각이 존재하는 경우에, 높은 Q 상황들을 저감시키데 기여할 수 있다.
상술한 바와 같이, 전력 제어 정밀도는 LC 필터 네트워크들이 저 위상에서 공진하고 이 위상의 진폭, 및 이로써, 순방향 전력이 증가하기까지 클램핑되지 않는 경우에 존재하는 고 이득 조건의 결과로서 절충될 수 있다. 이는 Q을 저감시키고 위상 특성을 넓히는데 충분한 값을 가지면서 출력 네트워크 내에 연결된 저항기들에 의해서 또는 매우 안정하고 정밀한 위상 변조기 설계에 의해서 다루어질 수 있다. 50 옴 전력의 대략적으로 1-2%를 소비하는 것은 이 고려사항을 처리하는데 충분한 것으로 보인다. 이는 통상적으로 오직 저 전력이 부하에서 소모되는 경우에, 예를 들어서, 테스트 조건들에서 순수한 반응성 부하들의 다소 인위적인 조건 하에서, 발생한다. 실제로, 케이블, 매칭 네트워크들, 및 부하가 Q를 충분하게 낮출 것이다. 보다 큰 위상 시프트들에서, 클램핑 다이오드들은 공진을 막는다.
이와 달리, Q는 오직 위상이 낮을 때에만 클램핑 포인트에서 저항기들 내에서의 스위칭에 의해서 선택적으로 낮아질 수 있다. 이는 위상 변조기 요구 시에, 낮은 값들에 대해서 온이 되게 설정된 비교기를 사용하여서 달성될 수 있다. 이어서, 이는 릴레이를 구동시킬 수 있으며, 이 릴레이는 위상 차가 상대적으로 낮을 때에, 예를 들어서, 저 전력 요구 시에, 작동되는 MOSFET 스위치를 취할 수 있다. 도 17은 클램핑 포인트에서 저항기들을 선택적으로 삽입하기 위한 회로를 도시한다 도 17에 도시된 바와 같이, MOSFET SR이 유리하게 사용될 수 있는데, 그 이유는 전압 스윙이 클램핑 다이오드들에 의해서 제한되기 때문이며, MOSFET는 양 방향들로 도통할 것이기 때문이다. 바이어스 저항기들(R3, R4)은 SR의 범위 내에 전압 스윙을 센터링할 수 있다. R2는 충분한 감쇠를 제공하도록 선택되며, C8은 DC가 R2를 통해서 그리고 MOSFET SR을 통해서 흐르는 것을 막는다. SR로의 입력은 통상적으로 제어 회로를 통해서 제공된다. C8로부터의 출력은 다이오드들(D1, D2)의 상호연결부에 연결된다.
동작 주파수가 증가함에 따라서, 통상적으로 스위치들을 구현하는 FET들의 커패시턴스들은 회로 동작에 보다 상당한 영향을 준다. 도 18은 하프 브리지 회로의 개선구성을 도시한다.
도 18에서, 커패시터들(C5)은 커패시터(C3)(미도시)와 병렬로 배치되었다. 인덕터(L3)는 커패시터들(C5) 및 스위치들(S1, S2)의 출력들 간의 상호연결부들 간에 삽입된다. 인덕터(L3)는 충분한 유도 전류가 언제나 흘러서 FET들(S1, S2)의 출력 및 Miller 커패시턴스를 충전 및 방전시키는 것을 보장한다. 인덕터(L3)는 출력 및 클램핑 네트워크가 용량성 부하 전류가 흐르는 것을 가능하게 하면 전류가 유도성으로 나타나는 것을 보장한다.
상술한 바와 같이, DC 전력은 특정 조건들에서 일 브리지 측에서 다른 브리지 측으로 순환할 수 있다. 이로써, FET들(S1, S2)이 유도성 턴 오프를 여전히 경험하는 동안에, 전체 사이클들에 걸쳐서 평균화되는 때에, FET들(S1, S2)은 순수하게 정류하는 것이다. 즉, 보다 많은 전하들이 순방향보다는 역방향으로 흐른다. 결과적으로, 전류가 FET 내에 포함된 바디 다이오드를 반전 및 턴 온시키기에 충분하게 높으면, FET 스위치는 FET의 트랜지스터가 턴 오프되는 때에 완전하게 회복되지 않을 것이며 고 전력 소모이 발생할 것이다. 이러한 효과는 FET 디바이스가 가열됨에 따라서 바디 다이오드 전압 강하의 음의 온도 계수에 의해서 심화될 수 있으며, 이는 잠재적으로 열 폭주로 이어질 것이다.
또한, 상술한 바와 같이, 저 주파수들에서, 이러한 조건은 역방향 분리 다이오드들을 사용함으로써 또는 손실을 수용함으로써 처리될 수 있다. 고 주파수들에서, FET들은 역방향 전류가 FET 채널에 의해서 언제나 다루어지도록 충분하게 낮은 온 저항을 갖게 선택되어야 한다. 이는 저 전압 디바이스들에서 달성하기 보다 용이한데, 그 이유는 온 저항이 2.5th 전력까지 상승된 전압에 비례하고, 다이오드 강하는 전압과 독립적이기 때문이다.
도 19에 도시된 바와 같이, 2 개의 저 전압 FET들(S1-1, S1-2 및 S2-1, S2-2)은 직렬로 연결될 수 있다. 이러한 FET들은 통상적으로 병렬로 연결된 2 개의 FET 디바이스들에 비해서 온 저항의 1/4을 가지며, 각각을 통한 전압을 1/2만큼 강하시킬 것이다. 이로써, 다이오드 구성을 위한 임계 전류는 2 배가 될 것이다. 도 19에서, 커패시터들(C6)은 각 스위치(S1-1, S1-2, S2-1, S2-2)와 병렬로 배치될 수 있다. 커패시터들(C6)은 균등한 전압 공유를 보장하기 위해서 요구되며, 또한 유효 디바이스 커패시턴스에 부가되기 위해서 요구될 수 있다. 커패시터(C7)는 균등한 전압 공유를 더 촉진시키고 불균형 전류들만을 통과시킬 수 있다. 이러한 구성에서, 고속 회복 에피택셀 다이오드(fast recovery epitaxial diode: FREDFET) 스위치들이 그들의 감소된 역방향 회복 전하로 인한 장점들을 제공할 수 있다.
도 20은 도 18의 회로의 또 다른 개선구성을 도시한다. 2 개의 클램핑 다이오드들(DI1, DI2)이 커패시터들(C5) 각각과 병렬되게 삽입된다. 다이오드들(DI1, DI2)은 공급부로 복귀할 접합부에서의 전류 또는 전압을 정류하도록 선택된다. 이는 도 18에서와 같이 유도성 전류를 순환시켜서 FET들(S1, S2)의 커패시턴스의 정류시키며 또한 DC를 FET들(S1, S2)로부터 흡수하고 DC를 공급 레일들로 복귀시킨다. 이는 또한 일 브리지 측에서 다른 브리지 측으로의 임의의 DC 유동을 다루며, 이로써 또한 FET 바디 다이오드 회복 고려사항들도 다룬다. 커패시터들(C5) 및 다이오드들(DI1, DI2)은 메인 클램핑 배열과 유사하게 직렬 및 병렬 조합들로 구성될 수 있지만, 통상적으로 저 전력 처리 능력을 요구한다. 가변 동작 주파수가 요구되면, 도 20의 회로는, 다이오드들(DI1, DI2)이 언제나 도통되도록 L3 및 C5가 선택되는 한, 주파수와 무관하게, 턴-오프 전류가 대략적으로 동일하게 유지된다는 추가 장점을 제공한다.
도 20의 회로의 개선구성이 도 21에서 도시되며, 이 도 21의 회로구성은 인덕터 LS 및 커패시터 CS를 포함하는 추가 LC 직렬 회로를 포함한다. 공진 주파수가 전력 공급부의 1 차 주파수 및 그의 3차 고조파 간에 있도록 인덕터 LS 및 커패시터(C5) 값들을 적절하게 선택함으로써, 인덕터(L3)를 통한 전류는 주파수와 함께 증가하고 DC 전류를 대략적으로 일정하게 유지시킨다.
네거티브 및 포지티브 레일들이 사전결정된 포인트를 클램핑하기 위한 편리한 기준 전압들을 제공하여서, 부정합 효과들에 응답하고, 또한 인버터로의 전압 및/또는 전류의 피드백을 가능하게 할지라도, 클램핑이 발생하도록 일부 다른 사전결정된 전압 소스 양단에 클램핑 다이오드들을 연결하는 것도 또한 가능하다. 이 회로는 때로 과잉 전압 및 전류를 소모해야 하기 때문에, 교류 전압 소스를 참조하는 것은 바람직하게는 일정 전압 싱크를 참조하는 것을 포함한다.
도 22는 네거티브 및 포지티브 전압 레일들이 아닌 다른 전압들을 참조하는 회로를 예시한다. 차단 커패시터(C4)는 클램핑하기 위한 각각의 고 및 저 전압 기준들을 제너 다이오드들(Z1, Z2)가 설정하도록, 인덕터(L1) 및 인버터 스위치들(S1, S2) 간에 삽입된다. 제너 다이오드들(Z1, Z2)은 포인트들(A 및 B) 간에서 직결로 후방 대 후방으로 연결되며, 이로써 포인트(X)에서의 전압이 포지티브로 구동되면 그 중 하나가 가열됨으로써 에너지를 전달 및 방출할 것이며, 다른 하나는 포인트(X)에서의 전압이 네거티브로 구동되면 에너지를 전달 및 방출할 것이다. 일 다이오드는 다른 다이오드가 제너 모드로 동작할 때에 정류기 모드로 동작한다.
실제로, 제너 다이오드들(Z1, Z2)은 고속으로 양호하게 스위칭하지 않는다. 이 조건은 도 23의 구성을 제너 다이오드들(D1, D2) 대신에 대체함으로써 보상될 수 있다. 도 23은 제너 다이오드들(Z1, Z2)을 포함하며, 이들 각각은 각각의 통상적인 다이오드들(DZ1, DZ2)과 직렬로 후방 대 후방으로 배치된다. 이어서, 제너/통상적인 다이오드 직렬 연결부들이 병렬로 배치된다. 이 구성에서, 제너 다이오드들(Z1, Z2)은 정류 모드로 동작할 필요가 없다.
다른 고려사항은 제너 다이오드들이 특히, 고 전력 레이팅에서는 현재 가용할 수 없다는 것이다. 제너 다이오드에 대한 현재 최대 전력 레이팅은 대략적으로 70W이다. 또한, 상대적으로 고 전력 레이팅을 갖는 제너 다이오드들은 통상적으로 고가이다. 그러나, 트랜지스터들은 상대적으로 저렴하며, 매우 고 전력 레이팅에서 용이하게 입수가능하다. 제너 다이오드의 한계를 극복하는 한가지 방식은 예를 들어서, 도 24에서 도시된 바와 같은 능동 제너 회로를 사용하는 것이다. 도 24에서, 제너 다이오드(ZA)는 주로 제너 다이오드(ZA)의 전력 레벨보다 대략적으로 100 배 높은, 전력 레벨을 소모하도록 구성된 트랜지스터(TA)를 턴 온하는 기능을 한다. 트랜지스터(TA)에서의 전력 소모은 능동 제너 회로의 이득의 함수이다.
도 24를 참조하면, 다이오드(ZA)가 제너 모드로 존재하면, 다음의 등식들이 적용된다:
Figure 112016119082585-pct00001
상기 등식들에서 볼 수 있는 바와 같이, 트랜지스터(TA)를 통한 전류는 제너 다이오드(ZA)를 통한 전류보다 매우 크며, 트랜지스터(TA)에 의해서 소모된 전력은 제너 다이오드(ZA)에 의해서 소모된 전력보다 매우 크다.
도 25는 인버터의 네거티브 및 포지티브 레일들이 아닌 전압 기준을 설정하기 위한 교번 배열을 도시한다. 특히, 도 25는 다이오드들(DB1A, DB2A, DB1B, DB2B)를 포함하는 다이오드 브리지를 도시한다. 제너 다이오드(ZB)는 다이오드 브리지의 절반회로들 양단에 연결된다. 따라서, 네거티브 파에 대해서든 또는 포지티브 파에 대해서든, 제너 다이오드(ZB)는 전압이 임계 전압을 초과하면 제너 모드로 들어간다. 도 26은 도 25와 유사하지만, 트랜지스터(TA)를 포함하며 도 24와 유사한 제너 다이오드(ZA) 구성을 포함하며, 이로써 증가된 전력 방출을 제공하는, 다이오드 브리지 구성을 도시한다.
도 24-26의 다이오드 브리지 회로들은 몇몇 장점들을 제공한다. 먼저, 이 설계는 2 개보다는, 오직 1 개의 제너 다이오드가 사용되어야 하기 때문에 비용을 절감한다. 다음으로, 오직 하나의 제너 다이오드만이 사용되기 때문에, 2 개의 제너 다이오드 구성을 사용하여서 획득가능한 가능하게는 일정하지 않는 클램핑 전압들 대신에, 일관된 클램핑 전압들이 획득될 수 있다. 셋째로, 통상적인 다이오드들이 제너 다이오드들보다 매우 보다 용이하게 정합된다.
도 27은 보호 회로를 갖는 전력 공급장치의 예시적인 회로 구현에 대해서 측정된 파형들을 도시한다. 동작 파형들 및 전력 레벨들이 정합된 및 부정합된 조건들 하에서 300V DC 입력에 대해서 기록되었다. 부하 임피던스는 50 옴에서 정합되고, 개방 회로, 단락 회로 및 12, 25, 50, 100 및 200 옴을 사용하여서는 유도성 및 용량성 반응성 모두에서 부정합된다. 도 27의 (a) 내지 (m)을 참조하면, 각 도에서 1 내지 4로 표시된 4 개의 파형들을 각 도가 포함한다. 파형 1은 구획마다(per division) 200 볼트에서, MOSFET들의 드레인 전압, 예를 들어서, 인덕터(L1)의 출력 입력을 예시한다. 파형 2는 구획마다 10 암페어에서, L1를 통한 전류를 예시한다. 파형 3은 구획마다 대략적으로 200 볼트에서, 다이오드들(D1, D2) 간의 노드에서의 전압 또는 클램핑 전압을 예시한다. 파형 4는 구획마다 10 암페어에서, 클램핑 다이오드 전류를 예시한다. 이러한 방식들은 도 27 및 28의 출력 파형들 각각에 적용된다. 선택된 값들은 최악의 동작 조건들이 발견되는 것을 보장하기에 충분한 무한 VSWR에서 12 개의 개별 포인트들을 제공한다. 아래의 표는 핵심 파라미터들을 열거한다:
Figure 112016119082585-pct00002
부하가 개방 회로에서 단락 회로까지 유도성으로 회전하고, 이어서 다시 용량성으로 회전함에 따라서, FET 전류들은 유도성으로 유지되며, 50 옴 값보다 40%보다 더 높은 비율로 작다. DC 전류 소모량은 50 옴 값의 오직 1/6일 뿐이다. 클램핑 다이오드들(D1, D2)은 50 옴 부하에서는 약간 도통하게 보일 수 있으며, 이는 네트워크를 약간 재튜닝함으로써 제거될 수 있다. 그러나, 이는 효율 또는 효과적 보호에 중요하지 않다.
이와 대조하여서, 도 28은 클램핑 회로 없이 구현되는 375KHz 하프 브리지 인버터에 대한 출력 파형들을 도시한다. 테스트 동안에, 테스트 디바이스는 공급 전압을 수동으로 저감시킴으로써 디바이스 파괴를 피하도록 보호되었다. 아래 표는 핵심 파라미터들을 열거한다. 여기서, 보호는 공급 전압을 저감시킴으로써 달성된다.
Figure 112016119082585-pct00003
유도성 부하 임피던스가 저감됨에 따라서, FET 전류들은 커지게 된다. 12 옴에서, 공급 전력은 300V에서 유지되면, 순방향 전력은 50 옴 값보다 큰, 750W에 도달할 것이다. 단락 회로에서, 750W는 오직 42V로부터 생성되며, 이때에 L1은 네트워크의 나머지 부분과 공진한다. 300V에서, 순방향 RF 전력은 약 38KW, DC 전력 4.6KW 및 피크 트랜지스터 전류 100A일 것이다.
부하가 용량성으로 스윙하고 임피던스가 오르기 시작함에 따라서, FET들은 용량성 부하를 경험한다. 이 조건은 공진 이전에 경험되는 고 유도성 전류들보다 더 문제가 될 수 있는데, 그 이유는 전류들이 여전히 적절할지라도 FET들이 높은 다이오드 회복 손실을 경험할 것이기 때문이다. 또한, 정류 dv/dt 실패의 위험이 존재한다. 마지막 3 개의 그래프들에서, 크기들은 명료성을 위해서 변화되었다는 것이 주목된다.
도 29는 전력 생성기용 제어 회로를 도시한다. 제어 회로(20)는 입력 전압을 수신하는 필터 소프트 스타트 정류기(filter soft start rectifier)(22)를 포함한다. 정류기(22)는 과전압 보호를 위한 회로 차단기(breaker)를 포함할 수 있다. 보조 전력 감지 유닛(PSU)(24)은 제어 회로에 전력을 공급하기 위한 저 전압 신호를 생성한다. 냉각 팬(26)은 생성기 회로를 냉각시킨다.
필터 소프트 스타트 정류기(22)로부터의 출력은 선택사양적 DC 스위치(28)에 인가되며, 이 스위치는 DC 전압의 복수의 전력 증폭기들(30a, 30b, 30c, 30d)로의 인가를 제어한다. 4 개의 전력 증폭기들(30a-30d)이 병렬로 사용되어서, 전체 전력을 처리하기 위해서 한 증폭기를 요구하는 대신에, 4 개의 증폭기들에 걸쳐서 전력 처리를 분할시킨다. 이와 달리, 하나 또는 다수의 전력 증폭기들이 전력 증폭기들(30a-30d)의 기능을 수행할 수 있다. 구동기 회로(32)는 각각의 전력 증폭기들(30a-30d)의 스위칭을 제어하는 스위칭 신호들을 생성한다.
전력 증폭기들(30a-30d)로부터의 출력은 결합 및 분리 변압기(34)로 입력되며, 이 변압기는 전력 증폭기들(30a-30d)로의 각 출력들을 단일 신호로 결합시킨다. 이 결합 회로(34)는 전력 증폭기들을 출력으로부터 분리하는 분리 변압기를 포함한다.
이러한 결합 및 분리 변압기(34)는 결합 신호를 필터 및 전력 감지 회로(36)로 출력하며, 이 감지 회로는 출력을 생성하기 이전에 전력 신호를 필터링한다. 회로(36)의 전력 감지 부분은 피드백 신호를 제어 위상 변조기 보호 회로(38)에 제공한다.
제어 위상 변조기 회로(38)는 아날로그 또는 디지털 전자소자들을 사용하여서 구현될 수 있다. 이 제어 위상 변조기 회로(38)는 제어 신호를 DC 스위치(28), 구동기(32), 및 전방 패널 제어부(40)에 출력한다. 각각의 전력 증폭기들(30a-30d) 내에서의 스위칭의 위상을 변화시킴으로써, 출력 전력이 이에 대응하여서 변할 수 있다. 따라서, 제어 위상 변조기 회로(38)는 필터 및 전력 감지 회로(36)로부터의 입력에 따라서 전력 증폭기의 위상을 변화시킨다. 전방 패널 제어 회로(40)는 정보를 운영자에게 제공하며, 또한 목표된 위상 및 결과적인 출력 전력의 변화를 가능하게 한다.
도 30은 본 명세서에서 기술된 선택된 전력 공급들이 플라즈마 챔버를 제어하기 위한 시스템에서 사용될 수 있는 제어 시스템을 도시한다. 제어 시스템(50)은 플라즈마 챔버(52)를 포함하며, 예를 들어서, 집적 회로들을 제조하는데 사용될 수 있다. 플라즈마 챔버(52)는 일 또는 복수의 가스 유입구들(54) 및 일 또는 복수의 가스 유출구들(56)을 포함한다. 가스 유입구들(54) 및 유출구들(56)은 플라즈마 챔버(52)의 내부로부터의 가스의 배출 및 이 내부로의 가스의 도입을 가능하게 한다. 플라즈마 챔버(52) 내의 온도는 플라즈마 챔버(52)에 인가된 가열 제어 신호(58)를 통해서 제어될 수 있다. 플라즈마 제어기(60)는 플라즈마 챔버로부터 입력들을 수신하는데, 이 입력들은 챔버 내의 진공의 수준을 말하는 진공 신호(62), 전압 신호(64), 및 유입 가스와 유출 가스 간의 유동 비를 표시하는 신호(66)를 포함한다. 본 기술 분야의 당업자가 인식할 바와 같이, 다른 입력들/출력들이 또한 플라즈마 제어기(60)에 의해서 생성/수신될 수 있다. 플라즈마 제어기(60)는 전압 생성기(68)를 통해서 플라즈마 챔버에 인가될 목표 입력 전력을 결정한다. 전압 생성기(68)는 마이크로프로세서(70), 또는 다른 유사한 제어기를 포함하며, 이는 입력 신호를 플라즈마 제어기(60)로부터 수신한다. 마이크로프로세서(70)는 제어 신호들을 생성하여서 전력 공급장치(72)로 보내고 이 전력 공급장치(72)는 목표 주파수 및 전력 레이팅을 갖는 전압 신호를 출력한다. 전력 공급장치(72)로부터의 전압 출력은 정합 네트워크(74)에 입력되며, 이 정합 네트워크는 전력 공급장치(72) 및 플라즈마 챔버(52) 간에서 임피던스들을 서로 정합시킨다.
도 31은 정합 네트워크(80)용 회로를 도시하며, 이는 예를 들어서, 도 30의 정합 네트워크(70)용으로 구현될 수 있다. 정합 네트워크(80)는 바람직하게는 50 옴 입력 임피던스를 부하(82)가 공급한 출력 임피던스에 정합시킨다. 정합 네트워크(80)는 파이 필터 토폴러지로 구성되며, 제 1 가변 커패시터(84), 제 2 가변 커패시터(86), 및 인덕터(88)를 포함한다. 커패시터들(84, 86)은 가변 커패시터들로서 구현될 수 있으며, 이로써 필터 네트워크의 커패시턴스는 50 옴 입력 및 부하(82) 간의 임피던스들을 적절하게 정합시키도록 가변될 수 있다. 제어기(88)는 정합된 임피던스에 따라서 가변하는 피드백 신호를 수신하여서 각각의 커패시터들(84, 86)의 커패시턴스를 가변시키는 제어 신호들을 생성한다. 본 기술 분야의 당업자는 다른 정합 네트워크 구성들이, 예를 들어서, 변압기들 또는 고정된 네트워크들이 또한 구현될 수 있다는 것을 인식할 것이다.
도 32를 참조하면, 도 32는 단일-종단형, 보다 구체적으로, 클래스 E 증폭기를 도시한다. 명세서에서 사용되는 유사한 참조 부호들은 유사한 동작들을 수행하는 구성요소들을 말할 것임이 주목되어야 한다. 도 32는 DC 전력 소스(11)의 한 쌍의 전압 레일들 V+ 및 V- 간에서 인덕터(L3)와 직렬로 배열된 스위치 또는 트랜지스터(S1)를 도시한다. 스위치(S1)는 제어 신호들을 신호 소스 또는 생성기(13)로부터 수신한다. 스위치(S1)는 커패시터(C6)와 병렬로 배열되며, 이 커패시터는 인덕터(L3)와 함께 병렬-공진 회로를 형성한다. 결합 시에, 스위치(S1), 인덕터(L3), 및 커패시터(C6)는 협동하여서 단일-종단 증폭기를 형성한다. 증폭기의 출력부에서, 인덕터(L1) 및 클램핑 다이오드(D1)는 협동하여서 유도성 클램핑 회로를 형성한다. 유도성 클램핑 회로는 스위치(S1)의 출력부 및 부하(90) 간에서 배치되어서 도 1-31과 관련하여서 상술한 바와 같이 동작한다. 인덕터(L1) 및 커패시터(C4)는 조율되어서 스위치(S1)의 출력부에서 고조파 필터를 형성하고 필터링된 신호를 부하(90)에 제공한다.
클램핑 다이오드(D1)는 네거티브 레일(V-) 및 노드(X) 간에 개재된다. 클램핑 다이오드(D1)의 양극은 네거티브 전압 레일(V-)에 연결되며, 클램핑 다이오드(D1)의 음극은 노드(X)에 연결된다. 도 32의 회로가 노드(X)를 사전결정된 임계치를 넘어서 구동시키고자 한다면, 다이오드(D1)는 턴 온되고, 이로써, 노드(X)에서의 전압을 사전결정된 값으로, 통상적으로 2V 볼트로 클램핑시키며, 여기서 V는 레일 전압이다.
일 구성에서, 커패시터(C6), 인덕터(L1), 및 커패시터(C4)의 값들은, 다이오드(D1)가 부하가 적절하게 정합되는 때에 도통하지 않도록 선택된다. 이러한 값들의 선택은 바람직하지 않은 고조파의 생성을 저감시킨다. 그러나, 다른 구성에서, 고조파들의 존재는 허용가능하게 고려되면, 상기 값들은 부하가 정합된 경우에도 다이오드(D1)가 도통하도록 선택될 수 있다.
도 32의 다이오드(D1)는 인덕터(L1) 및 커패시터(C4)의 접합부와 접지부 간의 일부 기생 커패시턴스를 도입시킨다. 이 기생 커패시턴스가 과도하면, 부하(90)로의 전력 전달은 저감될 수 있다. 그러나, 도 32의 회로에 대해서 약간 수정하면, 클램핑 다이오드(D1)의 기생 커패시턴스는 유리하게 사용될 수 있다.
도 33을 참조하면, 커패시터(C1)는 다이오드(D1)와 병렬로 배치되며, 커패시터(C4)의 기능은 약간 변화된다. 이러한 수정 구성에 있어서, 도 33의 커패시터(C1)는 도 32의 커패시터(C4)의 기능을 수행한다. 도 33의 커패시터(C4)는 이제 DC 차단 커패시턴스를 제공하며, 결과적으로, 상대적으로 높은 커패시턴스 값을 가져야 한다. 도 33 의 회로는 인덕터(L1) 및 커패시터(C1)의 공진 주파수가 증폭기 동작 주파수일 수 있다는 추가 이점을 제공한다. 이 구성에서, 인덕터(L1) 및 커패시터(C1)는 협동하여서 스위치(S1)의 출력부에서 고조파 필터를 생성한다. 도 32를 참조하여서 전술한 바와 같이, 도 33의 클램핑 다이오드(D1)는 네거티브 전압 레일(V-) 및 노드(X) 간을 상호연결시킨다. 도 33의 회로가 노드(X)를 사전결정된 임계치 아래로 구동시키고자 시도하다면, 다이오드(D1)가 턴 온되어, 이로써 노드(X)에서의 전압을 사전결정된 값, 통상적으로 2V 볼트로 클램핑시킨다.
도 34-36은 도 33의 회로의 동작을 기술하는 파형들을 도시한다. 도 34는 도 33의 노드 A에서의 예상된 파형을 도시하며, 도 35는 도 33의 노드(X)에서의 예상된 파형을 도시한다. 볼 수 있는 바와 같이, 노드 A에서의 예상된 파형은 절반-파 정류된 사인 파(half-wave rectified sine wave)이다. 인덕터(L3)를 통한 DC 전류가 일정하면, 노드 A에서의 피크 전압은 DC 레일 전압의 π 배(π x V)일 것이다. 바람직하게는, 인덕터(L1) 및 커패시터(C1)의 값들은 다이오드(D1)의 음극(노드(X))의 전압이 부하가 정합된 때에 접지에 접근하도록 선택된다. 노드 A에서의 전압 파형의 기본 성분이 π x V/2이기 때문에, 인덕터(L1) 및 커패시터(C2)의 특성 임피던스는 정합된 부하 임피던스의 π/2 배이다. 이 관계가 도(34) 및 35의 파형들에서 도시된다. 동작 시에, 실질적 2차(우수)고조파 성분은 노드 A에서 나타나는 파형 내에 포함된다. 이 2차 고조파 성분의 일부는 노드(X)에서의 파형 상으로 전파된다. 도 36은 시뮬레이션에 의해서 결정된 바와 같은 노드들(A 및 X)에서의 전압을 나타내는 파형들을 도시한다.
도 37은 클래스 E 증폭기에 의해서 출력된, 도 36의 시뮬레이션 파형에 대해서 상술한 바와 같이, 우수 고조파들을 다루기 위한 구성을 도시한다. 특히, 도 37은 푸시-풀(push-pull) 구성으로 구성된, 도 33에서 도시된 바와 같은, 클래스 E의 쌍을 도시한다. 유사한 참조 부호들은 유사한 구성요소들을 지칭하며, 이러한 참조 부호들은 병렬 구성의 각각의 절반부들과 연관된 구성요소들을 지칭하기 위해서, 예를 들어서, A 또는 B와 같은 추가 접미사 표시자들을 포함할 수 있다는 것이 또한 주목되어야 한다.
도 37은 부하(90)에 AC 신호를 제공하기 위해서 병렬로 연결된 절반회로들(A, B)을 갖는 회로를 도시한다. 각 절반회로(A 및 B)는 일반적으로 도 34를 참조하여서 상술한 바와 같은 클래스 E 증폭기를 포함한다. 변압기(T2)는 부하(90)에 인가하기 위해서 각 절반회로(A 및 B)로부터의 출력을 결합하도록 커패시터(C4)의 출력부에서 각 절반회로를 결합시킨다. 스위치들(S1A 및 S1B)은 신호 생성기들(13A, 13B)로 위상 제어기(14)에 의해서 출력된 신호들에 따라서 서로 180도의 상이한 위상으로 구동된다. 각각의 커패시터들(C4A 및 C4B)로부터의 출력은 변압기(T2)를 통해서 결합된다. 바람직하게는, 변압기(T2)는 각 절반회로의 최대 결합을 가능하게 한다. 이러한 최대 결합은 다이오드들(D1A 및 D1B)의 각각의 음극들(네거티브 단자들)에서의 피크 전압들의 제어를 가능하게 하며, 이로써 각각에서의 전압이 DC 레일 전압의 2 배로 클램핑된다.
바람직하게는, 변압기(T2)에 의해서 제공된 결합은 양 절반회로들, 및, 결과적으로, 양 증폭기들의 균형잡힌 로딩을 보장한다. 도 37의 정합된 부하(90)는 통상적으로 2 개의 증폭기들 중 단지 하나에 대한 정합된 임피던스의 1/2 임피던스이다. 설계자들은 통상적으로 저 출력 임피던스보다 높은 출력 임피던스를 선호한다. 선택사양적 밸룬(balun)이 도 37의 회로에 부가되어서 4배만큼 정합된 부하 임피던스를 증가시킨다.
도 38은 고 출력 임피던스를 제공하도록 도 37에 대한 수정 구성을 도시한다. 도 38을 참조하면, 도 38은 각각의 절반회로의 출력부에 배치된 변압기(T3)의 추가와 함께, 도 37과 유사하게 구성된다. 따라서, 도 38의 변압기(T2)는 그것에 자화 전류, 우수 고조파(even harmonic) 전류 및 다이오드 전류를 인가한다. 도 38의 변압기(T2)는 어떠한 부하 전류도 수신하지 않는다. 따라서, 도 38의 변압기(T2)는 도 37의 변압기(T2)보다 매우 작게 패키징될 수 있다. 또한, 도(38)의 회로는 변압기(T2) 없이 동작할 수 있지만, 변압기(T2)는 다이오드들(D1A 및 D1B) 양단의 피크 전압들을 최소화시킨다.
주파수 또는 위상 변조가 데이터를 전송하는데 사용되는 경우에, 설계자들은 통상적으로 클래스 E 증폭기 구성을 선택한다. 진폭 변조는, 한편으로, 증폭기 입력이 일정하게 유지되어야 하기 때문에, 클래스 E 증폭기에 대한 특정 과제들을 발생시킨다. 진폭 변조 및 출력 전력 제어를 구현하기 위한 일 방식은 DC 레일 전압을 변화시키는 것이다. DC 레일 전압을 변화시키는 것은 임의의 증폭기에서 효과적이다고 증명되었지만, 본 명세서에서 기술된 유도성 클램핑들은 다른 제어 방법의 구현을 가능하게 한다.
본 명세서에서 기술된 바와 같은 유도성 클램핑을 포함하는 증폭기는 스위치들에 손상을 주지 않으면서 실제로 임의의 부하에 대해서 동작한다. 따라서, 병렬 및/또는 직렬 푸시-풀 구성에서 이러한 증폭기들 중 2 개 이상을 결합하는 것이 가능하다. 이어서, 출력 전력은 증폭기들 간의 위상 차를 변화시킴으로써 제어될 수 있다.
도 39는 병렬 구성으로 배열된 한 쌍의 클래스 E 증폭기들을 도시한다. 도 39의 구성은, 특히, 최대 전력을 제공하는 것에 관한 것이다. 도 37 및 도 38에 있어서, 최대 출력 전력을 달성하기 위해서, 스위치들(S1A 및 S1B)은 180도 위상 차로 동작한다. 도 37 및 도 38에서 최소 출력 전력을 위해서, 스위치들(S1A 및 S1B)은 동위상으로 동작한다. 그러나, 도 39의 설계를 사용하면, 최대 출력 전력은, 스위치들(S1' 및 S1")이 동위상으로 동작하는데 때에 달성되며, 최소 전력은 S1' 및 S1"이 180도 위상 차로 동작할 때에 달성된다.
도 40은 단일-종단 증폭기의 병렬, 푸시-풀 구현을 도시한다. 특히, 제 1 한 쌍의 증폭기들은 푸시-풀 구성의 제 1 절반부에 해당한다. 이 증폭기들은 한 쌍의 전압 레일들 간에서 인덕터들(L3A' 및 L3A")과 직렬로 된 트랜지스터들(S1A' 및 S2A")을 포함한다. 각 스위치(S1A' 및 S2A")는 각각의 커패시터(C6A' 및 C6A")와 병렬로 연결된다. 인덕터(L1A', L1A")는 각각의 스위치(S1A' 및 S2A")의 출력부에 배치되며, 필터 커패시터(C1)가 제 1 단자에서 연결된다. 다른 단자(C1)는 접지부에 연결된다. 클램핑 다이오드(D1)는 커패시터(C1A)와 병렬로 배치되며, 차단 커패시터(C4A)는 부하(90)와 직렬로 배열되며, 이 둘의 결합은 다이오드(D1A)와 병렬로 존재한다. 푸시-풀 구성의 제 2 절반부는 유사하게 구성된다. 푸시-풀 구성의 각 절반부는 트랜지스터(T2)에 의해서 만나며, 이 트랜지스터는 도 37 및 도 38을 참조하여서 상술한 바와 같이 동작한다.
위상 제어기(14)는 각각의 신호 생성기(13A', 13A", 13B', 및 13B")로 출력 신호들을 생성한다. 바람직하게는, 위상 제어기(14)는 푸시-풀 구성의 각 절반부들(A, B)을 180도 위상 차로 동작시킨다. 각 절반부 내에서, 위상 제어기(14)는 신호 생성기들(13A', 13A", 13B', 및 13B")에 전송된 제어 신호들을 가변시킬 수 있다. 신호 생성기들(13A' 및 13A")이 동위상으로 동작할 때에, 푸시-풀 구성의 절반부는 최대 전력을 출력하며, 신호 생성기들(13A' 및 13A")이 위상이 상이하게 동작하면, 절반부는 전력을 출력하지 않는다. 제어 신호 생성기들(13B' 및 13B")도 유사하게 동작한다. 도 40의 회로는 단일 반전된 구성의 출력으로부터 우수 고조파들을 제거하도록 동작한다.
도 41은 부하(90)와 병렬로 연결된 추가의 인덕터(L4)를 포함하도록 수정된, 도 39의 회로를 도시한다. 이 구성은 목표 부하 임피던스가 전력 증폭기 출력 임피던스보다 높을 때에 유용하다. 이 구성은 또한 우수 고조파들을 제거하는데 도움이 된다. 도 41의 구성은 유도성 필터(L4)의 추가와 함께 도 39를 참조하여서 기술된 바와 같이 저속으로 동작한다.
부하(90)가 반응성 성분을 포함하는 경우에, 부하는 특정 고려사항을 발생시킨다. 위상-시프팅 제어를 사용할 때에, 스위치들(S1' 또는 S1") 중 하나는 음의 실수부 임피던스를 경험할 수 있다. 음의 실수부 임피던스는 해당 회로가 DC 레일에 의해서 자신에게 전달된 에너지를 스위치들(S1' 또는 S2")을 통해서 DC 레일로 다시 반사시킬 때에 발생한다. 이러한 조건은 진성 바디 다이오드 내의 역방향 회복 조건들로 인해서 가능하게는 스위치들을 손상시킬 수 있다. 이러한 문제는 MOSFET를, 이 MOSFET 양단의 저 순방향 전압 강하 배치를 갖는, 예를 들어서, 쇼트키(Schottky) 정류기와 같은, 고속 다이오드 또는 고속 바디 다이오드와 함께 사용함으로써 해결될 수 있다.
특정 구성요소 값들, 도 33에 도시된 클래스 E 증폭기에 대해서, 다이오드(D1)가 거의 활성화되지 않지만, 부하(90)가 적합하게 정합되는 때에 도통되지 않는 것이 대체적으로 바람직하다. 커패시터(C4)는 DC-차단 커패시터이며, 부하(90)의 임피던스보다 매우 작은 반응성 임피던스를 포함해야 한다. 스위치(S1)는 포지티브 DC 레일 전압 V+의 적어도 5 배의 항복 전압을 갖는다. 커패시터(C6)는 DC 레일 전압 V+의 적어도 3 5 배의 항복 전압을 갖는다. 인덕터들 L1 및 L2은 균등한 인덕턴스들을 가지며, 커패시터들(C6 및 C1)은 균등한 커패시턴스 값들을 갖는다. 부하(90)에 전달된 전력 P는 이하에서 등식(1)로 규정된다:
Figure 112016119082585-pct00004
여기서,
V - 레일들(11)에 인가된 전압; 및
R - 부하(90)의 임피던스.
C6 및 C1의 커패시턴스 C는 다음의 등식(2)로 규정된다:
Figure 112016119082585-pct00005
여기서,
Fop - 증폭기의 동작 주파수; 및
R - 부하(90)의 임피던스.
인덕터들(L1 및 L3)의 인덕턴스는 다음의 등식(3)으로 규정된다:
Figure 112016119082585-pct00006
여기서,
Fop - 클래스 E 증폭기의 동작 주파수; 및
R - 부하(90)의 임피던스.
인덕터(L1 및 L3)의 인덕턴스 값들은 동일할 필요가 없으며, C1 및 C6의 커패시턴스 값들도 동일할 필요가 없다. 또한, 인덕터(L3) 및 커패시터(C6)는 도 36에 도시된 Vds 전압 파형을 변화시키도록 조절될 수 있다. 예를 들어서, 피크 전압은 저감될 수 있으며, 페이크(fake) 도 36의 파형의 대칭성은 인덕터(L1) 및 커패시터(C1)의 값들을 조절함으로써 개선될 수 있다. 그러나, 이러한 조절들은 ZVS 스위칭에 악영향을 줄 수 있다.
도 1 - 도 31에 대해서 상술한 회로 변형들 및 대체들은 역시 적절하다면, 도 32 - 도 41에서도 구현될 수 있다는 것은 본 기술 분야의 당업자에게 이해될 것이다.
다음의 도 42 - 도 44 및 도 48 - 도 49에서 도시된 전력 공급 회로들 및/또는 이의 하나 이상의 부분들은 도 3 - 9, 22, 29-30, 32-33 및 37-41에서 도시된 회로들의 하나 이상의 부분들에 적용될 수 있다. 예를 들어서, 도 42 - 도 44의 전력 공급 회로들 각각은 도 3 - 도 4의 회로들의 전부 또는 일부에 적용될 수 있다. 다른 실례로서, 도 42 - 도 44의 전력 공급 회로들은, 신호 소스들(13A, 13B) 및 위상 제어기(14)를 제외하고, 도 4의 회로의 일부 또는 전부에 적용될 수 있다. 신호 소스들(13A, 13B) 및 위상 제어기(14)는 도 42 - 도 44에서의 전력 증폭기들의 스위치들에 제어(또는 구동) 신호들을 공급하도록 연결 및/또는 수정될 수 있다. 다음의 도면들에서, 전압 전위들 V+, V- 이 도시된다. 전압 전위들은 V+, V-로서 이하에서 지칭된다.
다음의 도에서, 회로 요소 식별자들이 회로 요소들에 대해서 제공되는데, 예를 들어서, C1, C2, C3, L1, T1, W1, W2, W3 등이 제공된다. 동일한 식별자를 갖는, 상이한 도면들에서의 회로 요소들은 동일하게 구성되며 동일한 값을 갖거나, 또는 상이하게 구성되고 상이한 값들을 가질 수 있다. 예를 들어서, 도 42의 커패시턴스(C2)는 도 43의 커패시턴스(C2)와 동일하거나 상이한 커패시턴스를 가질 수 있다.
또한, 다음의 도면들에서, 다수의 정류기 및 클램핑 회로들이 개시된다. 정류기 및 클램핑 회로들은 상호교환 가능하다. 예를 들어서, 도 42의 정류기 및 클램핑 회로는 도 44의 정류기 및 클램핑 회로로 교체될 수 있으며 그 반대도 성립한다. 다른 실례로서, 도 42의 정류기 및 클램핑 회로는 도 47 및/또는 도 48의 정류기 및 클램핑 회로를 대체할 수 있다.
도 42는 전력 공급 회로를 도시한다. 전력 공급 회로는 전력 증폭기, 커패시턴스(C2), 인덕턴스(L1), 변압기(T1), 커패시턴스(C3) 및 출력 필터를 포함한다. 전력 증폭기는 제 1 전력 소스에 연결되며, V+ 및 V-로서 식별된 전압 전위들을 갖는 단자들(이하에서는, 이 단자들은 단자들(V+, V-)로서 지칭됨) 양단의 직류(DC) 전압을 수신한다. 전력 증폭기는 또한 제어 모듈에 연결되어서 하나 이상의 제어(또는 구동) 신호들을 제어 모듈로부터 수신한다. 구동 신호들이 도시된 바와 같은 사인형 신호들, 구형파 신호들, 또는 디지털 신호들일 수 있으며, 전력 증폭기 내의 스위치들의 상태들을 제어하는데 사용된다. 스위치들의 실례들이 도 43에 도시된다.
전력 증폭기는 2 개의 출력부들을 포함하며, 이 출력부들은 교류(AC) 출력 신호를 출력한다. 제 1 출력부는 커패시턴스(C2)에 연결된다. 커패시턴스(C2)는 DC 차단 커패시턴스이다. 커패시턴스(C2), 인덕턴스(L1) 및 변압기(T1)의 1 차 코일은 직렬로 연결된다. 커패시턴스(C2) 및 인덕턴스(L1)는 (i) 전력 증폭기의 제 1 출력부 및 (ii) 변압기(T1)의 1 차 권선부(W1)의 제 1 단부 간에 연결된다. 변압기(T1)의 1 차 권선부(W1)의 제 2 단부는 전력 증폭기의 제 2 출력부에 연결된다.
변압기는 1 차 권선부(W1), 2 차 권선부(W2), 및 보조(또는 제 3) 권선부(W3)를 포함한다. 2 차 권선부(W2)의 제 1 단부는 출력 단자(또는 접합 단자), 커패시턴스(C3), 및 출력 필터의 입력부에 연결된다. 2 차 권선부의 제 2 단부는 접지 기준 단자에 연결된다. 커패시턴스(C3)는 필터로서 기능하며, 출력 단자에 연결되며, (i) 2 차 권선부(W2)의 제 1 단부 및 접지 기준 단자 간에, 그리고 (ii) 출력 필터 및 접지 기준 단자 간에 연결된다. 출력 필터의 출력은 부하(예를 들어서, 상술한 바와 같은 부하들 중 하나)에 제공된다. 이 필터의 입력부는 출력 단자에 연결된다. 출력 필터의 출력 임피던스는 부하의 입력 임피던스와 일치할 수 있다.
보조 권선부(W3)는 정류기 및 클램핑 회로에 연결된다. 정류기 및 클램핑 회로는 출력 단자에서의 전압의 완전한 파 정류를 제공하며, 출력 단자에서의 전압을 제한한다. 정류기 및 클램핑 회로는 다이오드들(CR1-CR4)를 포함한다. 보조 권선부(W3)의 제 1 단부는 다이오드(CR1)의 양극 및 다이오드(CR3)의 음극에 연결된다. 제 3 권선부의 제 2 단부는 다이오드(CR2)의 양극 및 다이오드(CR4)의 음극에 연결된다. 다이오드들(CR3) 및(CR4)의 양극들은 서로 그리고 단자(V-)에 연결되며, 이 단자는 제 1 전력 소스 및 전력 증폭기에 연결된다. 다이오드들(CR1) 및(CR2)의 음극들은 서로 그리고 단자(V+)에 연결되며, 이 단자는 제 1 전력 소스 및 전력 증폭기에 연결된다.
동작 동안에, 정류기 및 클램핑 회로에 의해서 제공된 정류된 전압이 단자(V+)에서의 전압 전위보다 높으면, 다이오드 쌍들(CR1/CR4 또는 CR2/CR3) 중 하나는 도통하며, 전류를 제 1 전력 소스로 역으로 복귀시킨다. 이는 전압 클램핑을 제공하며, 전류를 제 1 전력 소스로 역으로 복귀시키며, 이는 출력 단자에서의 전압을 제한한다. 이로써, 출력 필터에 제공된 증폭기의 출력 전력 및 출력 전류가 제한되며, 이로써 부하로 제공되는 출력 전력이 제한된다. 출력 단자(또는 커패시턴스(C3)에 연결된 접합 단자)에서의 전압을 제한시킴으로써, 전력 증폭기로부터의 전류의 과인 인출이 방지된다. 보조 권선부(W3) 양단의 전압이 포지티브이며 다이오드(CR1)의 임계 전압 및 단자(V+)에서의 전압 전위보다 높으면, 다이오드들(CR1 및 CR4)이 도통한다. 보조 권선부(W3) 양단의 전압이 네거티브이며, 다이오드(CR2)의 임계 전압 및 단자(V+)에서의 전압 전위보다 높으면, 다이오드들(CR2 및 CR3)은 도통한다.
도 42에 도시된 구성에 대한 대안 구성으로서, 정류기 및 클램핑 회로의 출력부들은 제 1 전력 소스의 단자들(V+, V-)에 연결되기 보다는, 제 2 전력 소스에 연결될 수 있다. 이는 정류기 및 클램핑 회로의 클램핑 전압이 전압 전위들 V+ 및 V-이 아닌 레벨들로 설정될 수 있게 한다. 제 2 전력 소스에서의 전력은 제 1 전력 소스로 역으로 공급될 수 있다. 이는 예를 들어서, 컨버터 회로를 통해서 발생할 수 있다. 추가적으로 또는 이와 달리, 정류기 및 클램핑 회로의 출력부들은 출력 단자로부터 수신된 전력을 소모하는데 사용될 수 있는, 저항 및/또는 제너 다이오드를 포함하는 소모 회로에 연결될 수 있다. 도 43 - 도 44 및 도 49-49의 구성들은 또한 제 2 전력 소스 및/또는 소모 회로를 포함하도록 수정될 수 있다.
정류기 및 클램핑 회로는 하나 이상의 사전결정된 보호 전압들에 정합된 AC 결합 회로이다. 달리 말하면, 정류기 및 클램핑 회로는 출력 단자에서의 전압을 사전결정된 보호 전압들로 클램핑하게 구성될 수 있다. 예를 들어서, 출력 단자에서의 클램핑 전압들은 (i) 다이오드(CR1)의 순방향 바이어스 임계 전압들 및 전압 전위 V+ 의 합 및 (ii) 전압 전위 V-에서 다이오드(CR2)의 순방향 바이어스 임계 전압의 합을 뺀 것일 수 있다. 이로써, 다이오드들의 순방향 바이어스 임계 전압들이 동일하면(예를 들어서, Vt), 출력 단자에서의 전압 범위는 (Vt + V+)와 (V - Vt) 간에서 있도록 클램핑된다.
변압기(T1)의 권선 비들은 적합한 클램핑 보호를 제공하고 이로써 출력 단자에서의 출력 전압을 적절하게 제한하도록 사전결정되거나 임의적일 수 있다. 변압기(T1)의 권선 비들은 (i) 코일들(W1, W2) 간의 그리고 (ii) 코일들(W1, W3) 간의 권선 비들을 포함한다.
도 43은 다른 전력 공급 회로를 도시한다. 이 전력 공급 회로는 도 42의 전력 공급 회로와 유사하다. 도 43은 전력 증폭기 내에 포함될 수 있는 증폭기들의 예시적인 스위치들(Q1-Q4)을 도시한다. 스위치들(Q1-Q4)은 MOSFET 스위치들일 수 있다. 전력 증폭기는 풀 브리지 증폭기이다. 제 1 하프 브리지 증폭기는 스위치들(Q1, Q2)을 포함한다. 제 2 하프 브리지 증폭기는 스위치들(Q3, Q4)을 포함한다. 스위치들(Q1, Q2)은 단자들(V+, V-) 간에 직렬로 연결된다. 스위치들(Q3, Q4)은 단자들(V+, V-) 간에 직렬로 연결된다. 스위치들(Q1, Q2)은 스위치들(Q3, Q4)과 병렬로 연결된다. 커패시턴스(C1)는 스위치들(Q1, Q2)로 병렬로 연결되고 스위치들(Q3, Q4)과 병렬로 연결될 수 있다. 스위치들(Q1-Q4)은 동작되며, 커패시턴스(C1) 및 스위치들(Q1-Q4)은 단자들(V+, V-)에 제공된 DC 전압을 AC 전압으로 변환시키도록 구성된다. 스위치들(Q1-Q4) 각각은 제어 입력부를 포함하며 각각의 제어(또는 구동) 신호를 수신한다.
도 44는 전력 증폭기(예를 들어서, 도 42-43의 전력 증폭기들 중 하나), 커패시턴스들(C2, C3), 인덕턴스(L1), 변압기(T1), 출력 필터, 및 정류기 및 클램핑 회로를 포함하는 다른 전력 공급 회로를 도시한다. 변압기(T1)는 1 차 권선부(W1), 2 차 권선부(W2) 및 보조 권선부(W3)를 포함한다. 정류기 및 클램핑 회로는 완전한 파 정류를 제공하며, 출력 필터의 입력과 변압기의 2 차 권선부(W2)의 제 1 단부 간의 출력 단자(또는 접합 단자)에서의 전압을 클램핑한다.
도 44의 정류기 및 클램핑 회로는 다이오드들(CR1, CR2)을 포함한다. 도 44의 정류기 및 클램핑 회로는, 도 42, 도 43의 정류기 및 클램핑 회로들과는 상이하게, 다이오드들(CR3 및 CR4)을 포함하지 않는다. 다이오드들(CR3 및 CR4)대신에, 보조 권선부(W3)는 단자(V-)에 연결된 중심 탭을 포함한다. 다이오드들(CR1, CR2)의 양극들은 보조 권선부(W3)의 단부들 각각에 연결된다. 다이오드들(CR1, CR2)의 음극들은 단자(V+)에 연결된다. 정류기 및 클램핑 회로의 구성은, 동일한 또는 유사한 정류 및 클램핑 보호를 제공하면서, 다이오드들의 개수를 도 42, 도 43의 정류기 및 클램핑 회로들에 비해서 4 개에서 2 개로 줄인다.
도 44의 정류기 및 클램핑 회로는 출력 단자에서의 전압을 사전결정된 보호 전압들로 클램핑하도록 구성된다.
도 45는 도 41 - 도 43에서 기술된 전압 정류 및 클램핑 특징들을 가지지 않는 통상적으로 공지된 전력 공급 회로를 도시한다. 이 전력 공급 회로는 전력 증폭기, 커패시턴스(C2), 인덕턴스(L1), 변압기(T1), 커패시턴스(C3), 및 출력 필터를 포함한다. 전력 증폭기는 DC 전압을 단자들(V+, V-)를 통해서 수신하고 제어(또는 구동) 신호를 수신한다. 커패시턴스(C2)는 전력 증폭기의 제 1 출력부 및 인덕턴스 간에 연결된다. 커패시턴스, 인덕턴스 및 변압기(T1)의 1 차 권선부는 직렬로 연결된다. 변압기(T1)의 제 2 단부는 전력 증폭기의 제 2 출력부에 연결된다. 출력 단자는 (i) 변압기(T1)의 2 차 권선부의 제 1 단부 및 (ii) 출력 필터의 입력부 간에 연결된다. 2 차 권선부의 제 2 단부는 접지 기준부에 연결된다. 커패시턴스(C3)는 출력 단자 및 접지 기준 간에 연결된다. 출력 필터의 출력부는 부하에 연결된다.
도 46은 도 45의 전력 공급 회로에 대한 예시적인 시뮬레이션 플롯을 도시한다. 시뮬레이션 플롯은 대응하는 부하에서의 변화들로 인해서 시간이 지남에 따라서 도 45의 전력 증폭기의 출력 전류의 변화를 도시한다. 보조 권선부 및 다이오드 클램핑 회로가 제공되지 않은, 도 45의 전력 공급 회로와 같은, 비보호 전력 공급 회로에서는, 출력 단자(또는 접합부)에서의 전압이 증가할 수 있다. 이 전압은 전력 증폭기에 손상을 초래할 수 있는 레벨까지 증가할 수 있다.
도 46의 시뮬레이션 플롯의 시뮬레이션을 위해서, 부하의 임피던스는 100μs에서 증가하기 시작하고, 이는 전력 증폭기의 출력 전류를 증가하게 한다. 시뮬레이션 플롯은 적어도 500 μs까지 계속 증가하는 전력 증폭기로부터의 전류를 도시한다. 이는 전력 증폭기의 과잉 소모 및 전력 증폭기의 잠재적 고장 및 이로써 전력 공급 회로의 고장으로 이어질 수 있다.
도 47은 도 42의 전력 공급 회로용 전력 증폭기의 출력 전류의 예시적인 시뮬레이션 플롯을 도시한다. 이 플롯은 대응하는 부하에서의 변화로 인해서 시간이 지남에 따라서 도 42의 전력 증폭기의 출력 전류의 변화를 도시한다. 부하 임피던스는 100 μs에서 증가하기 시작한다. 도 42의 전력 공급 회로는 정류기 및 클램핑 회로를 포함하기 때문에, 전력 증폭기의 출력 전류는 클램핑되어서 계속 증가하지 않고, 제한된다. 이 출력 전류가 부하의 임피던스의 변화로 인해서 증가할지라도, 출력 전류는 클램핑되어서 전류의 사전결정된 레벨을 초과하지 않는다. 정류기 및 클램핑 회로의 도움으로, 전력 증폭기의 출력 전류는 부하의 임피던스와 무관하게, 약간 증가하고 피크 한계치에 신속하게 도달한다. 출력 전류는 수평으로 유지되고 안전한 동작 범위로 유지된다.
도 48은 전력 증폭기 출력 전압 결합을 제공하면서, 동위상 전력 증폭기들 및 정류기 및 클램핑 회로를 포함하는 전력 공급 회로를 도시한다. 전력 공급 회로는 전력 증폭기들(1-n), 변압기(T1), 커패시턴스(C3), 출력 필터, 및 정류기 및 클램핑 회로를 포함한다. 전력 증폭기들(1-n)은 위에서 개시된 다른 전력 증폭기들(예를 들어서, 도 42-44의 전력 증폭기들 중 하나 이상의 것들)과 유사하게 동작 및/또는 구성될 수 있다. 전력 증폭기들(1-n)은 단자들(V+, V-)의 각각의 쌍들을 통해서 전력 소스로부터 DC 전압을 수신한다. 전력 증폭기들(1-n) 각각은 동일한 제어(또는 구동) 신호 또는 제어(또는 구동) 신호들의 동일한 세트를 수신할 수 있다. 인은 전력 증폭기들(1-n) 각각의 스위치들이 전력 증폭기들(l-n) 중 각 다른 것의 대응하는 스위치들과 동위상으로 동작하게 할 수 있다.
전력 증폭기들(l-n)은 각각의 제 1 출력부들 및 제 2 출력부들을 포함한다. 제 1 출력부들은 각각의 커패시턴스들(C2.1-C2.n)에 연결된다. 커패시턴스들(C2.1-C2.n)은 각각의 인덕턴스들(L1.1-L1.n) 및 변압기(T1)의 1 차 코일과 직렬로 연결된다. 인덕턴스들(L1.1-L1.n)은 커패시턴스들(C2.1-C2.n) 및 1 차 코일들(W1.1-W1.n)의 제 1 단부들 간에 연결된다. 전력 증폭기들(l-n)의 제 2 출력부들은 1 차 코일들(W1.1-W1.n)의 제 2 단부들에 연결된다.
변압기는 권선부들(W1.1-W1.n, W2, W3)를 포함한다. 2 차 권선부(W2)의 제 1 단부는 출력 단자, 커패시턴스(C3) 및 출력 필터에 연결된다. 2 차 권선부의 제 2 단부 및 커패시턴스는 접지 기준부에 연결된다. 출력 필터는 부하에 연결되어서 필터링된 전력을 부하에 전달한다.
전력 공급 회로는 다수의 전력 증폭기들(1-n)용의 단일 정류기 및 클램핑 회로를 포함한다. 이는 다수의 전력 증폭기들(1-n) 모두에 대한 보호를 제공하면서 회로 요소들을 최소화시킨다. 정류기 및 클램핑 회로는 보조 권선부(W3), 제 1 다이오드(CR1), 및 제 2 다이오드(CR2)를 포함한다. 보조 권선부(W3)의 제 1 단부는 제 1 다이오드(CR1)의 양극에 연결된다. 보조 권선부(W3)의 제 2 단부는 제 2 다이오드(CR2)의 양극에 연결된다. 다이오드들(CR1, CR2)의 음극들은 전력 소스의 포지티브 단자 및/또는 전력 증폭기들(1-n)의 단자들(V+)에 연결된다. 보조 권선부(W3)는 중심 탭을 포함하며, 이 탭은 전력 소스의 네거티브 단자 및/또는 전력 증폭기들(1-n)의 단자들(V-)에 연결된다. 다이오드들(CR1, CR2) 및 중심 탭에서 제공되는, 정류기 및 클램핑 회로의 출력부들은 전력 증폭기들(1-n)에 연결된 전력 소스와는 다른 전력 소스에 연결된다.
동작 시에, 변압기(T1)는 전력 증폭기들(1-n)로부터 1 차 코일들(W1.1-W1.n)에서 수신된 전력들을 결합시킨다. 결합 전력은 주로 2 차 코일(W2)에 제공된다. 결합 전력 중 일부는 정류기 및 클램핑 회로에 공급될 수 있다. 이는 출력 단자에서의 전압이 (Vt + V+) 이상이거나,( V- - Vt) 이하일 때에 진정으로 그러하며, 여기서 Vt는 다이오드들(CR1, CR2) 각각의 순방향 바이어스 임계 전압이다.
이러한 전력 공급 회로 구성은, 각 소스의 전력이 가산적으로(additively) 결합되어서 출력 단자에 제공되도록, 공통 부하로의 다수의 RF 소스들의 결합(즉, 다수의 전력 증폭기들로부터의 출력 전력들의 결합)을 가능하게 한다. 이는 다수의 동작 모드들 하에서 상호 분리를 제공하면서 전력 소모 요소의 사용 없이 효율적인 결합을 제공한다. 이러한 모드들은 정상 동작 모드, 클램핑 모드, 및 전력 증폭기 고장 모드를 포함할 수 있다. 정상 동작 모드 동안에, 전력 증폭기들(1-n)(또는 RF 소스들)로부터의 전력(또는 전류)은 변압기(T1)를 통해서 일관적으로(cohererntly) 부가된다. 클램핑 모드 동안에, 출력 단자에서의 전압을 클램핑하면서, 전력 결합이 제공된다. 증폭기 고장 모드 동안에, 전력 증폭기들(1-n) 중 하나 이상이 고장났으며, 이로써 고장된 전력 증폭기들에서 단락 회로 조건 또는 개방 회로 조건이 존재한다. 고장난 전력 증폭기들로 인해서, 출력 단자에서의 전압은 정상 동작 모드 동안에 제공된 전압으로부터 증가하거나 감소할 수 있다. 출력 단자의 전압의 크기가 사전결정된 레벨까지 증가하면, 정류기 및 클램핑 회로의 다이오드들 중 대응하는 하나 이상의 것들이 순방향으로 도통하며, 증가된 에너지를 역으로 전력 소스로 복귀시킨다. 이는 고장나지 않은 하나 이상의 전력 증폭기들을 보호한다.
도 49는 전력 증폭기 출력 전압 결합을 제공하면서 위상차 전력 증폭기들 및 분리된 이중-다이오드 정류 및 클램핑 회로를 포함하는 전력 공급 회로를 도시한다. 도 49의 전력 공급 회로는 도 48의 전력 증폭기 회로와 유사하며, 전력 증폭기들(1-n), 커패시턴스들(C2.1-C2.n), 인덕턴스들(L1.1-L1.n), 변압기(T1), 커패시턴스(C3), 출력 필터 및 정류기 및 클램핑 회로를 포함한다.
도 48의 전력 공급 회로와는 달리, 도 49의 전력 공급 회로는 위상 시프트 제어 모듈에 연결된 입력 단자를 포함한다. 위상 시프트 제어 모듈은 각각의 전력 증폭기들에 연결될 수 있는, 임의의 개수의 출력부들을 가질 수 있다. 위상 시프트 제어 모듈은 입력 단자에서 수신된 하나 이상의 제어(또는 구동) 신호들을 위상 시프트하며, 위상 시프트 신호들을 전력 증폭기들(2-n)에 공급한다. 위상 시프트 제어 모듈은 전력 증폭기들의 출력 신호들 간의 위상 시프트 관계들을 제어하며, 이로써, 출력 신호들의 결합 양태들을 제어한다. 전력 증폭기들(2-n)의 출력 신호들은 전력 증폭기(1)의 출력 신호에 대하여서 -180°내지 180°위상차로 존재할 수 있다. 전력 증폭기들(2-n)의 출력 신호들은 전력 증폭기(1)의 출력 신호로부터 동일한 또는 상이한 양만큼 위상 시프트될 수 있다. 전력 증폭기들의 출력 신호들 중 2 개의 신호들의 위상차가 클수록, 2 개의 출력 신호들을 서로 보다 많이 상쇄시킬 수 있다. 전력 증폭기들의 출력 신호들 중 2 개의 신호들의 동위상 정도가 보다 클수록, 2 개의 출력 신호들은 서로 서로 합쳐져서 부가 증가된 전력을 제공할 수 있다.
단일 제어(또는 구동) 신호가 도 48 - 도 49의 전력 증폭기들에 공급되는 것으로서 도시되었지만, 임의의 개수의 제어(또는 구동) 신호들이 전력 증폭기들 각각에 공급될 수 있다. 예를 들어서, 전력 증폭기들 각각은 도 43에서 도시된 바와 같이, 4 개의 스위치들을 포함할 수 있다. 이 스위치들은 각각의 제어(또는 구동) 신호들을 수신할 수 있다. 이러한 실례에서, 전력 증폭기들 각각은 4 개의 제어(또는 구동) 신호들을 수신한다. 다른 실례로서 그리고 도 43을 참조하면, 스위치들(Q1, Q3)은 제 1 제어(또는 구동) 신호를 수신할 수 있다. 스위치들(Q2, Q4)은 제 2 제어(또는 구동) 신호를 수신할 수 있다.
또한, 도 48 - 도 49의 구성에 있어서, 정수 값 n은 2 이상일 수 있다. 일 실시예에서, n은 2 또는 3으로 한정된다. 다른 실시예에서, n은 짝수로 한정된다.
도 42 - 도 44 및 도 48 - 도 49의 정류기 및 클램핑 회로들은, 전력 공급 회로들의 출력 임피던스들이 부하들의 임피던스들과 정합할 때에 정류기들로서 기능할 수 있다. 도 42 - 도 44 및 도 48 - 도 49의 정류기 및 클램핑 회로들은, 전력 공급 회로들의 출력 임피던스들이 부하들의 임피던스들과 정합하지 않을 때에 정류 및 전압 클램핑 모두를 수행할 수 있다.
상술한 실례들은 부정합 부하 조건들 동안에 전력 증폭기 보호를 제공한다. 부정합 부하 조건들은 전력 공급 회로의 출력 임피던스가 부하의 임피던스와 정합하지 않을 때를 말한다. 전력 공급 회로들은 예를 들어서, 변압기들의 권선 비들을 조절함으로써, 적합한(또는 사전결정된) 보호 전압으로 정합될 수 있는 정류기 및 클램핑 회로들을 포함한다. 전압 클램핑 보호는 DC 전류 경로에서 제공되기는 보다는, AC 전류 경로에서 그리고 분리되는 방식으로 제공된다. 예를 들어서, 도 42 - 도 44 및 도 48, 도 49의 정류기 및 클램핑 회로들은 변압기의 하류에서 그리고 공급된 전력의 DC-대-AC 변환에 후속하여서 제공된다. 이는 클램핑 전압 제어에서의 증가된 유연성을 제공하며, 회로 구성요소들을 최소화시킨다(예를 들어서, 전압 클램핑을 위해서 사용되는 다이오드들의 개수를 최소화시킨다). 클램핑 전압 제어는 0 내지 V+의 전압 범위에 대해서만 제공되는 것이 아니라, V- 내지 O의 전압 범위에 대해서만 제공된다. 이는 AC 전압 스윙들 및 클램핑을 가능하게 한다.
전술한 설명은 성질상 단지 예시적이며 본 발명, 그의 용도 또는 적용을 한정하고자 하는 것이 아니다. 본 발명의 넓은 개시사항은 다양한 형태들로 구현될 수 있다. 따라서, 본 발명이 특정 실례들을 포함하지만, 본 발명의 진정한 범위는 한정되지 말아야 하는데, 그 이유는 다른 수정사항들이 도면들, 명세서 및 다음의 청구항들의 연구 시에 명백해질 것이기 때문이다. 본 명세서에서 사용되는 바와 같이, 구문 (A, B 및 C) 중 적어도 하나는 비배타적 논리 OR를 사용하여서, 논리적(A 또는 B 또는 C)를 의미하는 것으로 해석되어야 하며, "A의 적어도 하나, B의 적어도 하나 및 C의 적어도 하나"를 의미하는 것으로 해석되지 말아야 한다. 방법 내의 하나 이상의 단계들은 본 발명의 원리를 변경하지 않고서, 상이한 순서로(또는 동시적으로) 실행될 수 있다는 것이 이해되어야 한다.
또한, 다양한 용어들이 구성요소들 간의 물리적 관계를 기술하는데 사용된다. 제 1 요소가 제 2 요소에 "연결", "체결" 또는 "접속"된다고 표현되면, 제 1 요소는 제 2 요소에 직접적으로 연결, 체결, 배치, 접속 또는 결합되어진다고 할 수 있거나, 중간에 개재하는 요소들이 존재할 수도 있다. 이와 반대로, 일 요소가 다른 요소에 "직접 연결", "직접 체결" 또는 "직접 접속"된다고 표현되면, 이들 간에는 중간에 개재되는 요소들이 존재하지 않을 수 있다. 제 1 요소가 제 2 요소에 "연결", "체결" 또는 "접속"된다고 표현하는 것은 제 1 요소가 제 2 요소에 "직접 연결", "직접 체결" 또는 "직접 접속"될 수도 있음을 암시한다. 요소들 간의 관계를 기술하는데 사용되는 다른 용어들은 유사한 방식으로 해석되어야 한다(예를 들어서, "간에" 대(verse) "간에 직접적으로", "에 인접하여" 대 "에 직접적으로 인접하여서" 등이 그럴 수 있다).
이하의 정의사항들을 포함하는 본원에서, 용어 '모듈' 또는 용어 '제어기'는 용어 '회로'로 대체될 수 있다. 용어 '모듈'은 다음의 일부를 지칭하거나 다음을 포함할 수 있다: ASIC(Application Specific Integrated Circuit); 디지털, 아날로그, 또는 혼합 아날로그/디지털 개별 회로; 디지털, 아날로그, 또는 혼합 아날로그/디지털 집적 회로; 조합형 로직 회로; FPGA(field programmable gate array); 코드를 실행하는 프로세서 회로(공유, 전용 또는 그룹); 프로세서 회로에 의해서 실행되는 코드를 저장하는 메모리 회로(공유, 전용 또는 그룹); 기술된 기능들을 제공하는 다른 적합한 하드웨어 구성요소들; 또는 예를 들어서, 시스템-온-칩 내에서의 이들의 일부 또는 전부의 조합.
모듈은 하나 이상의 인터페이스 회로들을 포함할 수 있다. 일부 실례들에서, 인터페이스 회로들은 근거리 네트워크(LAN), 인터넷, 광역 네트워크(WAN), 또는 이들의 조합에 접속되는 유선 또는 무선 인터페이스들을 포함할 수 있다. 본 발명의 임의의 소정의 모듈의 기능들은 인터페이스 회로들을 통해서 연결된 다수의 모듈들 간에 분산될 수 있다. 예를 들어서, 다수의 모듈들은 부하 밸런싱(balancing)을 가능하게 한다. 다른 실례에서, 서버(또한 원격 또는 클라우드로서 알려짐) 모듈이 클라이언트 모듈 대신에 일부 기능들을 수행할 수 있다.
위에서 사용된 바와 같은 용어 코드는 소프트웨어, 펌웨어 및/또는 마이크로코드를 포함할 수 있으며, 프로그램들, 루틴들, 함수들, 클래스들, 데이터 구조들 및/또는 객체들을 말할 수 있다. 용어 공유형 프로세서 회로는 다수의 모듈들로부의 일부 또는 모든 코드를 실행하는 단일 프로세서 회로를 포함한다. 그룹형 프로세서 회로는 추가 프로세서 회로들과 결합되어서, 하나 이상의 모듈로부터의 일부 또는 모든 코드를 실행하는 프로세서 회로를 포함한다. 다수의 프로세서 회로들을 참조하는 것은 개별 다이(dies) 상의 다수의 프로세서 회로들, 단일 다이 상의 다수의 프로세서 회로들, 단일 프로세서 회로의 다수의 코어들, 단일 프로세서 회로의 다수의 쓰레드들, 또는 이들의 조합을 포함한다. 용어 공유형 메모리 회로는 다수의 모듈들로부의 일부 또는 모든 코드를 저장하는 단일 메모리 회로를 포함한다. 용어 그룹형 메모리 회로는 추가 메모리들과 결합되어서, 하나 이상의 모듈로부터의 일부 또는 모든 코드를 저장하는 메모리 회로를 포함한다.
용어 메모리 회로는 용어 컴퓨터-판독가능한 매체의 서브세트이다. 본 명세서에서 사용된 바와 같은 용어 컴퓨터-판독가능한 매체는 매체를 통해서(예를 들어서, 반송파 상에서) 전파되는 일시적 전기적 또는 전자기적 신호들을 배제한다; 용어 컴퓨터-판독가능한 매체는 따라서 유형이면서 비일시적인 것으로서 간주될 수 있다. 유형의 비일시적 컴퓨터-판독가능한 매체의 비한정적 실례는 비휘발성 메모리 회로들(예를 들어서, 플래시 메모리 회로 또는 마스크 판독 전용 메모리 회로), 휘발성 메모리 회로들(예를 들어서, 정적 랜덤 액세스 메모리 회로 및 동적 랜덤 액세스 메모리 회로), 및 보조 저장부들, 예를 들어서, 자기 저장부(예를 들어서, 자기 테이프 또는 하드 디스크 드라이브) 및 광학 저장부를 포함한다.
본원에서 기술된 장치들 및 방법들은 컴퓨터 프로그램으로 구현되는 하나 이상의 특징 기능들을 실행하도록 범용 컴퓨터를 구성시킴으로써 생성되는 특정 목적의 컴퓨터에 의해서 부분적으로 또는 전적으로 구현될 수 있다. 컴퓨터 프로그램은 적어도 하나의 비일시적 유형의 컴퓨터-판독가능한 매체 상에 저장된 프로세서-실행가능한 인스트럭션들을 포함한다. 컴퓨터 프로그램은 또한 저장된 데이터를 포함하거나 이에 의존할 수 있다. 컴퓨터 프로그램은 특정 목적용 컴퓨터의 하드웨어와 상호작용하는 기본 입출력 시스템(BIOS), 특정 목적용 컴퓨터의 특정 디바이스들과 상호작용하는 디바이스 드라이버들, 하나 이상의 운영 체제들, 사용자 애플리케이션들, 백그라운드 서비스들 및 애플리케이션들 등을 포함할 수 있다.
컴퓨터 프로그램은 (i) 어셈블리 코드; (ii) 컴파일러에 의해서 소스 코드로부터 생성된 객체 코드; (iii) 인터프리터에 의해서 실행되는 소스 코드; (iv) JIT(just-in-time) 컴파일러에 의해서 컴파일링 및 실행되는 소스 코드; (v) 파싱을 위한 기술적 텍스트(descriptive text for parsing), 예를 들어서, HTML(hypertext markup language) 또는 XML(extensible markup language) 등을 포함한다. 오직 예시적으로, 소스 코드는 C, C++, C#, Objective-C, Haskell, Go, SQL, Lisp, Java®, ASP, Perl, Javascript®, HTML5, Ada, ASP(active server pages), Perl, Scala, Erlang, Ruby, Flash®, Visual Basic®, Lua, 또는 Python® 으로 작성될 수 있다.
청구항들에서 인용된 요소들 중 어느 것도 이 요소들이 "하기 위한 수단"을 사용하여서, 또는 방법 청구항의 경우에는, "하기 위한 동작" 또는 하기 위한 단계"를 사용하여서 인용되지 않은 이상, 35 U.S.C. §112(f)의 취지 내에서 기능식으로 기재되는 것으로 해석되지 말아야 한다.

Claims (24)

  1. 전력 공급 회로에 있어서,
    (i) 직류(DC) 전압을 제 1 전력 소스로부터 수신하고, (ii) 제어 신호를 수신하고, 및
    상기 제어 신호에 기초하여서, 상기 직류 전압을 교류(AC) 출력 신호로 변환하도록 구성된, 전력 증폭기;
    제 1 권선부, 제 2 권선부 및 제 3 권선부를 포함하는 변압기로서, 상기 제 1 권선부는 상기 교류 출력 신호를 수신하도록 구성되며, 상기 제 2 권선부는 상기 교류 출력 신호에 기초한 출력 전류를 수신하도록 구성되며, 상기 제 2 권선부는 전류를 출력 단자를 통해서 부하에 공급하는, 상기 변압기; 및
    복수의 다이오드들을 포함하는 정류기 및 클램핑 회로로서, 상기 다이오드들은 (i) 상기 제 3 권선부 양단 전압을 정류하고, (ii) AC 전류 경로의 상기 부하와 상기 전력 증폭기 사이의 임피던스 부정합 조건에 대응하여 상기 출력 단자에서의 전압을 클램핑하며, 및 (iii) 상기 제 3 권선부로부터의 전력을 상기 제 1 전력 소스 또는 제 2 전력 소스로 복귀시키도록 구성된, 상기 정류기 및 클램핑 회로;를 포함하는, 전력 공급 회로.
  2. 제 1 항에 있어서,
    상기 제 1 권선부는 1 차 권선부이며, 상기 제 2 권선부는 2 차 권선부이며, 상기 제 3 권선부는 3 차 권선부인, 전력 공급 회로.
  3. 제 1 항에 있어서,
    상기 복수의 다이오드들은 다이오드 브리지 정류기 구성으로 배열된 4 개의 다이오드들을 더 포함하는, 전력 공급 회로.
  4. 제 3 항에 있어서,
    상기 4 개의 다이오드들은 격리된 사중(quad)-다이오드 정류기 구성으로 배열된, 전력 공급 회로.
  5. 제 1 항에 있어서,
    상기 복수의 다이오드들은 전파(full wave) 브리지 정류기 구성으로 배열된 한 쌍의 다이오드들을 더 포함하는, 전력 공급 회로.
  6. 제 5 항에 있어서,
    상기 복수의 다이오드들은 격리된 이중(dual)-다이오드 정류기 구성으로 배열된 한 쌍의 다이오드들을 더 포함하는, 전력 공급 회로.
  7. 제 1 항에 있어서,
    제 2 전력 증폭기를 더 포함하며, 상기 제 2 전력 증폭기는,
    (i) 제 1 전력 소스로부터 직류(DC) 전압을 수신하고, (ii) 제 2 제어 신호를 수신하고,
    상기 제 2 제어 신호에 기초하여서, 상기 직류 전압을 제 2 교류(AC) 출력 신호로 변환하도록 구성되며,
    상기 변압기는 제 4 권선부를 더 포함하며, 상기 제 4 권선부는 상기 제 2 교류 출력 신호를 수신하도록 구성된, 전력 공급 회로.
  8. 제 7 항에 있어서,
    상기 제어 신호 및 제 2 제어 신호는 상기 제 2 전력 증폭기와 동위상으로 또는 상이한 위상으로 각각의 제 1 전력 증폭기를 동작시키는, 전력 공급 회로.
  9. 제 1 항에 있어서,
    상기 전력 증폭기는 풀 브리지 구성으로 배열된 복수의 스위치들을 포함하는, 전력 공급 회로.
  10. 전력 공급 회로에 있어서,
    직류(DC) 전압을 제 1 전력 소스로부터 수신하고 상기 직류 전압을 교류(AC) 출력 신호로 변환하도록 구성된 전력 증폭기;
    제 1 권선부, 제 2 권선부이며 제 3 권선부를 포함하는 변압기로서, 상기 제 1 권선부는 상기 교류 출력 신호를 수신하도록 구성되며, 상기 제 2 권선부는 상기 교류 출력 신호에 기초한 출력 전류를 수신하도록 구성되며, 상기 제 2 권선부는 전류를 출력 단자를 통해서 플라즈마 챔버에 공급하는, 상기 변압기; 및
    복수의 다이오드들을 포함하는 정류기 및 클램핑 회로로서, 상기 다이오드들은 AC 전류 경로의 상기 플라즈마 챔버와 상기 전력 증폭기 사이의 임피던스 부정합 조건에 대응하여 상기 출력 단자에서의 전압을 클램핑하도록 구성되고, 그리고 상기 제 3 권선부 양단 전압을 정류하는 것 또는 상기 제 3 권선부로부터의 전력을 상기 제 1 전력 소스 또는 제 2 전력 소스로 복귀시키는 것 중 적어도 하나의 동작을 수행하도록 구성된, 상기 정류기 및 클램핑 회로;를 포함하는, 전력 공급 회로.
  11. 제 10 항에 있어서,
    상기 제 1 권선부는 1 차 권선부이며, 상기 제 2 권선부는 2 차 권선부이며, 상기 제 3 권선부는 3 차 권선부인, 전력 공급 회로.
  12. 제 10 항에 있어서,
    상기 복수의 다이오드들은 다이오드 브리지 정류기 구성으로 배열된 4 개의 다이오드들을 더 포함하는, 전력 공급 회로.
  13. 제 12 항에 있어서,
    상기 4 개의 다이오드들은 격리된 사중-다이오드 정류기 구성으로 배열된, 전력 공급 회로.
  14. 제 10 항에 있어서,
    상기 복수의 다이오드들은 전파 브리지 정류기 구성으로 배열된 한 쌍의 다이오드들을 더 포함하는, 전력 공급 회로.
  15. 제 14 항에 있어서,
    상기 복수의 다이오드들은 격리된 이중-다이오드 정류기 구성으로 배열된 한 쌍의 다이오드들을 더 포함하는, 전력 공급 회로.
  16. 제 10 항에 있어서,
    직류(DC) 전압을 제 2 전력 소스로부터 수신하고 상기 직류 전압을 제 2 교류(AC) 출력 신호로 변환하도록 구성된 제 2 전력 증폭기를 더 포함하며,
    상기 변압기는 제 4 권선부를 더 포함하며, 상기 제 4 권선부는 상기 제 2 교류 출력 신호를 수신하도록 구성된, 전력 공급 회로.
  17. 제 16 항에 있어서,
    상기 전력 증폭기는 상기 제 2 전력 증폭기와 동위상으로 또는 상이한 위상으로 동작하는, 전력 공급 회로.
  18. 제 16 항에 있어서,
    상기 전력 증폭기 및 상기 제 2 전력 증폭기는 동일한 유닛이거나 개별 유닛들인, 전력 공급 회로.
  19. 전력 공급 회로에 있어서,
    직류(DC) 전압을 제 1 전력 소스로부터 수신하고 상기 직류 전압을 교류(AC) 출력 신호로 변환하기 위한 수단;
    제 1 권선부, 제 2 권선부, 및 제 3 권선부를 포함하는 변압 수단으로서, 상기 제 1 권선부는 상기 교류 출력 신호를 수신하도록 구성되며, 상기 제 2 권선부는 상기 교류 출력 신호에 기초하여서 출력 전류를 수신하도록 구성되며, 상기 제 2 권선부는 전류를 출력 단자를 통해서 부하에 공급하는, 상기 변압 수단; 및
    AC 전류 경로의 상기 부하와 상기 수신하고 변환하기 위한 수단 사이의 임피던스 부정합 조건에 대응하여 상기 출력 단자에서의 전압을 클램핑하도록 구성되고, 그리고 상기 제 3 권선부 양단 전압을 정류하는 동작 또는 상기 제 3 권선부로부터의 전력을 상기 제 1 전력 소스 또는 제 2 전력 소스로 복귀시키는 동작 중 적어도 하나의 동작을 수행하도록 구성된 복수의 다이오드들을 포함하는 정류기 및 클램핑 수단을 포함하는, 전력 공급 회로.
  20. 제 19 항에 있어서,
    상기 복수의 다이오드들은 다이오드 브리지 정류기 구성으로 배열된 4 개의 다이오드들을 더 포함하는, 전력 공급 회로.
  21. 제 19 항에 있어서,
    상기 복수의 다이오드들은 전파 브리지 정류기 구성으로 배열된 한 쌍의 다이오드들을 더 포함하는, 전력 공급 회로.
  22. 제 19 항에 있어서,
    직류(DC) 전압을 제 2 전력 소스로부터 수신하고 상기 직류 전압을 제 2 교류(AC) 출력 신호로 변환하는 제 2 수단을 더 포함하며,
    상기 변압 수단은 제 4 권선부를 더 포함하며, 상기 제 4 권선부는 상기 제 2 교류 출력 신호를 수신하도록 구성된, 전력 공급 회로.
  23. 제 22 항에 있어서,
    상기 직류 전압을 제 1 전력 소스로부터 수신하고 상기 직류 전압을 교류 출력 신호로 변환하기 위한 수단은, 상기 제 2 수단과 동위상으로 또는 상이한 위상으로 동작하는, 전력 공급 회로.
  24. 제 22 항에 있어서,
    상기 직류 전압을 제 1 전력 소스로부터 수신하고 상기 직류 전압을 교류 출력 신호로 변환하기 위한 수단, 및 상기 제 2 전력 수단은 동일한 유닛이거나 개별 유닛들인, 전력 공급 회로.
KR1020167034063A 2014-06-30 2015-06-29 전력 증폭기 출력들의 결합 및 부하 전압 클램핑 회로들의 분리를 위한 변압기들을 포함하는 전력 공급 회로 KR102289330B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462019119P 2014-06-30 2014-06-30
US62/019,119 2014-06-30
US14/751,586 US9748864B2 (en) 2014-06-30 2015-06-26 Power supply circuits incorporating transformers for combining of power amplifier outputs and isolation of load voltage clamping circuits
US14/751,586 2015-06-26
PCT/US2015/038338 WO2016003914A1 (en) 2014-06-30 2015-06-29 Power supply circuits incorporating transformers for combining of power amplifier outputs and isolation of load voltage clamping circuits

Publications (2)

Publication Number Publication Date
KR20170027714A KR20170027714A (ko) 2017-03-10
KR102289330B1 true KR102289330B1 (ko) 2021-08-12

Family

ID=54931583

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167034063A KR102289330B1 (ko) 2014-06-30 2015-06-29 전력 증폭기 출력들의 결합 및 부하 전압 클램핑 회로들의 분리를 위한 변압기들을 포함하는 전력 공급 회로

Country Status (7)

Country Link
US (1) US9748864B2 (ko)
EP (1) EP3161948A4 (ko)
JP (1) JP6496329B2 (ko)
KR (1) KR102289330B1 (ko)
CN (2) CN106797177A (ko)
SG (1) SG11201609153QA (ko)
WO (1) WO2016003914A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014012660A1 (de) * 2013-12-11 2015-06-11 Diehl Aerospace Gmbh Konfigurierbare Schnittstellenschaltung
US9748864B2 (en) * 2014-06-30 2017-08-29 Mks Instruments, Inc. Power supply circuits incorporating transformers for combining of power amplifier outputs and isolation of load voltage clamping circuits
US9859358B2 (en) * 2015-05-26 2018-01-02 Altera Corporation On-die capacitor (ODC) structure
EP3394874A4 (en) * 2015-12-22 2019-09-04 Thermatool Corp. HIGH-FREQUENCY POWER SUPPLY SYSTEM WITH VERY CONTROLLED OUTPUT POWER FOR HEATING A WORKPIECE
TWI575861B (zh) * 2016-01-15 2017-03-21 盈正豫順電子股份有限公司 單向隔離式多階直流－直流電能轉換裝置及其方法
US9577516B1 (en) * 2016-02-18 2017-02-21 Advanced Energy Industries, Inc. Apparatus for controlled overshoot in a RF generator
ITUA20161824A1 (it) * 2016-03-18 2017-09-18 Eggtronic S R L Circuito e metodo per pilotare carichi elettrici
CN109792212B (zh) * 2016-06-26 2021-08-24 小利兰·斯坦福大学托管委员会 使用无源电压反转的双极dc-dc转换器拓扑
EP3276827B1 (en) * 2016-07-25 2021-04-28 Comet AG Broadband matching network
EP3563460B1 (en) * 2016-12-30 2021-08-11 Tubitak Frequency adaptive harmonic current generator
CN110999075A (zh) * 2017-06-30 2020-04-10 艾瑞科技有限公司 用于电阻性输出阻抗的高增益谐振放大器
CN107888106B (zh) * 2017-12-04 2023-10-03 黑龙江大学 小功率高频双向ac-dc双管变换器及无线充电方法
CN108011538B (zh) * 2017-12-04 2023-10-03 黑龙江大学 小功率高频双向ac-dc单管变换器及无线充电方法
EP3605842A1 (en) 2018-08-02 2020-02-05 TRUMPF Huettinger Sp. Z o. o. Balun and amplifier including the balun
US10312742B1 (en) * 2018-10-08 2019-06-04 Jenan E. S. SH. M. Al-Shehab Wireless power transmission system
GB2580155A (en) * 2018-12-21 2020-07-15 Comet Ag Radiofrequency power amplifier
US11418228B2 (en) 2019-07-12 2022-08-16 Agilent Technologies, Inc. Coupled-amplifier multi-frequency circuit topologies applicable to mass spectrometer radio-frequency drive systems
US11356028B2 (en) 2020-01-31 2022-06-07 Enphase Energy, Inc. Methods and apparatus for controlling a power converter
US11146175B2 (en) * 2020-02-25 2021-10-12 Ferric Inc. One-sided parallel LLC power converter
CN112398410A (zh) * 2020-09-22 2021-02-23 成都飞机工业（集团）有限责任公司 一种开关磁阻电机次相升压励磁功率拓扑控制方法
US11545943B2 (en) * 2020-12-04 2023-01-03 Mks Instruments, Inc. Switched capacitor modulator
US20230238881A1 (en) * 2022-01-27 2023-07-27 Qualcomm Incorporated Radio frequency (rf) power amplifier with transformer for improved output power, wideband, and spurious rejection

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010119169A (ja) * 2008-11-11 2010-05-27 Toshiba Corp 電力変換装置
JP2013247814A (ja) * 2012-05-28 2013-12-09 Toyota Industries Corp 電源装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2508900B2 (ja) * 1990-07-26 1996-06-19 日新電機株式会社 多重インバ―タ装置の制御方法
NO913368D0 (no) * 1991-08-27 1991-08-27 Julius Hartai Frekvensmodulert driver med parallell-resonans.
US5438498A (en) * 1993-12-21 1995-08-01 Raytheon Company Series resonant converter having a resonant snubber
KR0119883B1 (ko) 1994-12-22 1997-10-30 김광호 스위칭 전원장치용 컨트롤러 및 이를 이용한 스위칭 전원장치
JPH08317575A (ja) * 1995-05-16 1996-11-29 Nippondenso Co Ltd 電気自動車用充電装置
JP3238320B2 (ja) 1996-02-07 2001-12-10 三菱電機株式会社 直流・直流変換装置
US5864471A (en) * 1997-03-28 1999-01-26 Kammiller; Neil A. Energy recovery circuit for use in a converter
US6469919B1 (en) * 1999-07-22 2002-10-22 Eni Technology, Inc. Power supplies having protection circuits
US7180758B2 (en) * 1999-07-22 2007-02-20 Mks Instruments, Inc. Class E amplifier with inductive clamp
JP4162367B2 (ja) * 2000-05-09 2008-10-08 株式会社リコー 画像処理装置
US6501194B1 (en) * 2000-01-07 2002-12-31 Lucent Technologies Inc. Energy recovery snubber circuit for bidirectional power converter and method of operation thereof
US6642630B2 (en) 2001-05-30 2003-11-04 Nec Communication Systems, Ltd. Multi-output switching power source circuit
US6873138B2 (en) * 2003-03-20 2005-03-29 Raytheon Company Method and apparatus for converting power
CN101944851B (zh) * 2009-05-07 2014-10-29 弗莱克斯电子有限责任公司 功率变换器的能量恢复缓冲电路
US9065342B2 (en) * 2009-07-24 2015-06-23 Nec Display Solutions, Ltd. Switching power supply and electronic device using the same
US8547711B2 (en) * 2010-11-19 2013-10-01 General Electric Company LLC converter active snubber circuit and method of operation thereof
JP5785710B2 (ja) 2010-12-14 2015-09-30 ローム株式会社 Ｄｃ／ｄｃコンバータならびにそれを用いた電源装置および電子機器
US8929103B2 (en) * 2011-03-23 2015-01-06 Pai Capital Llc Integrated magnetics with isolated drive circuit
JP2012253900A (ja) 2011-06-02 2012-12-20 Sharp Corp スイッチング電源装置及びそれを用いたｌｅｄ照明装置
CN103098360A (zh) * 2011-08-12 2013-05-08 英特赛尔美国股份有限公司 用于电力转换器的箝位电路
US9408288B2 (en) 2012-09-14 2016-08-02 Lam Research Corporation Edge ramping
CN203057605U (zh) * 2012-11-29 2013-07-10 东莞市瑞盎电子科技有限公司 低频闪驱动电路及采用上述低频闪驱动电路的led灯
US9306516B2 (en) * 2012-12-01 2016-04-05 Guangdong Redx Electrical Technology Limited Single stage switching power amplifier with bidirectional energy flow
US9748864B2 (en) * 2014-06-30 2017-08-29 Mks Instruments, Inc. Power supply circuits incorporating transformers for combining of power amplifier outputs and isolation of load voltage clamping circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010119169A (ja) * 2008-11-11 2010-05-27 Toshiba Corp 電力変換装置
JP2013247814A (ja) * 2012-05-28 2013-12-09 Toyota Industries Corp 電源装置

Also Published As

Publication number Publication date
CN106797177A (zh) 2017-05-31
JP6496329B2 (ja) 2019-04-03
WO2016003914A1 (en) 2016-01-07
SG11201609153QA (en) 2016-12-29
KR20170027714A (ko) 2017-03-10
CN112787535A (zh) 2021-05-11
US9748864B2 (en) 2017-08-29
EP3161948A4 (en) 2018-02-21
EP3161948A1 (en) 2017-05-03
JP2017521032A (ja) 2017-07-27
US20150381057A1 (en) 2015-12-31

Similar Documents

Publication Publication Date Title
KR102289330B1 (ko) 전력 증폭기 출력들의 결합 및 부하 전압 클램핑 회로들의 분리를 위한 변압기들을 포함하는 전력 공급 회로
EP1735889B1 (en) Class e amplifier with inductive clamp
US6469919B1 (en) Power supplies having protection circuits
JP5258836B2 (ja) 保護回路を有する電源
EP0962048B1 (en) System for high power RF plasma processing
CN101599712B (zh) 具有保护电路的电源
JP6790324B2 (ja) 高周波電源装置
EP0973249A1 (en) Inherently stabilised DC high voltage generator
TWI284450B (en) A power supply circuit for supplying alternating power to a load
TW595061B (en) Power supplies having protection circuits

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right