KR102276808B1 - 스캔 드라이브 회로 - Google Patents

스캔 드라이브 회로 Download PDF

Info

Publication number
KR102276808B1
KR102276808B1 KR1020197034376A KR20197034376A KR102276808B1 KR 102276808 B1 KR102276808 B1 KR 102276808B1 KR 1020197034376 A KR1020197034376 A KR 1020197034376A KR 20197034376 A KR20197034376 A KR 20197034376A KR 102276808 B1 KR102276808 B1 KR 102276808B1
Authority
KR
South Korea
Prior art keywords
controllable switch
pull
circuit
control
scan
Prior art date
Application number
KR1020197034376A
Other languages
English (en)
Other versions
KR20190141221A (ko
Inventor
롱퀴앙 시
Original Assignee
선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드 filed Critical 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드
Publication of KR20190141221A publication Critical patent/KR20190141221A/ko
Application granted granted Critical
Publication of KR102276808B1 publication Critical patent/KR102276808B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 스캔 드라이브 회로를 제공하고, 순차적으로 연결된 다수의 스캔 드라이브 유닛을 포함하며, 각 스캔 드라이브 유닛은 높거나 낮은 전압 레벨의 스캔 신호를 출력하는 스캔 신호 출력단; 높은 전압 레벨을 출력하는 스캔 신호를 제어하는 풀업 회로; 높은 전압 레벨의 현재 레벨 전송 신호를 출력하는 전송 회로; 풀업 제어 신호 포인트를 충전하여 전위를 높은 전압 레벨로 풀업하는 풀업 제어 회로; 풀업 제어 신호 포인트와 스캔 신호의 낮은 전압 레벨을 유지하는 풀다운 유지 회로; 풀업 제어 신호 포인트의 전위를 풀업하는 부트스트랩 회로를 포함하고, 이를 통해 누전을 방지하고, 나아가 임계치 전압이 부분적으로 음의 값이 되는 것으로 인한 회로의 실효를 방지한다.

Description

스캔 드라이브 회로
본 발명은 디스플레이 기술 분야에 관한 것으로, 특히 스캔 드라이브 회로에 관한 것이다.
GOA 기술은 디스플레이의 얇은 프레임 설계 및 비용의 감소에 유리하여 광범위하게 응용 및 연구되고 있다. 인듐갈륨아연 산화물(IGZO)은 높은 이동성(mobility) 및 양호한 소자 안정성을 갖추어 스캔 드라이브 회로의 복잡도를 낮출 수 있고, IGZO의 높은 이동성으로 인해 스캔 드라이브 회로의 박막 트랜지스터(Thin Film Transistor; TFT)의 크기가 상대적으로 작기 때문에, 얇은 프레임의 디스플레이 제작에 유리하다. 다음으로, IGZO의 소자 안정성은 박막 트랜지스터의 성능을 안정화하는데 사용되는 전원과 박막 트랜지스터의 수량을 감소시킬 수 있기 때문에, 따라서 회로가 간단하고 전력 소모 역시 적다. 그러나 IGZO 재료 자체의 특징 때문에 초기의 임계치 전압(Vth)이 쉽게 음의 값이 되며, 빛의 영향을 받아 임계치 전압(Vth)이 음의 방향으로 드리프트하는 현상이 심각하여 스캔 드라이브 회로의 실효를 야기할 수 있다.
본 발명이 주로 해결하려는 기술적 과제는 스캔 드라이브 회로를 제공하여, 임계치 전압이 부분적으로 음의 값이 되어 스캔 드라이브 회로가 실효되지 않도록 방지하는 것이다.
상술한 기술적 과제를 해결하고자, 본 발명이 채택한 기술 방안은 다음과 같다: 스캔 드라이브 회로를 제공하되, 상기 스캔 드라이브 회로는 순차적으로 연결된 다수의 스캔 드라이브 유닛을 포함하며, 각 스캔 드라이브 유닛은,
높은 전압 레벨의 스캔 신호 혹은 낮은 전압 레벨의 스캔 신호를 출력하기 위해 사용되는 스캔 신호 출력단;
현재 스테이지의 클럭 신호(clock signal)를 수신하고, 상기 현재 스테이지 클럭 신호에 따라 상기 스캔 신호 출력단이 높은 전압 레벨의 스캔 신호를 출력하도록 제어하기 위해 사용되는 풀업 회로;
상기 풀업 회로에 연결되며, 높은 전압 레벨의 현재 레벨 전송 신호를 출력하기 위해 사용되는 전송 회로;
전송 회로에 연결되며, 풀업 제어 신호 포인트를 충전하여 상기 풀업 제어 신호 포인트의 전위를 높은 전압 레벨로 풀업하기 위해 사용되는 풀업 제어 회로;
상기 풀업 제어 회로에 연결되고, 상기 풀업 제어 신호 포인트의 낮은 전압 레벨과 상기 스캔 신호 출력단이 출력하는 스캔 신호의 낮은 전압 레벨을 유지하기 위해 사용되는 풀다운 유지 회로;
상기 풀업 제어 신호 포인트의 전위를 올리기 위해 사용되는 부트스트랩 회로; 및
상기 전송 회로 및 상기 풀다운 유지 회로에 연결되며, 하위 레벨 전송 신호를 수신하고 상기 하위 레벨 전송 신호에 따라 상기 스캔 신호 출력단이 낮은 전압 레벨의 스캔 신호를 출력하도록 제어하는 풀다운 회로를 포함하고;
상기 풀업 회로는 제1 제어 가능 스위치를 포함하고, 상기 제1 제어 가능 스위치의 제1단은 상기 현재 스테이지 클럭 신호를 수신하고 및 상기 전송 회로에 연결되며, 상기 제1 제어 가능 스위치의 제어단은 상기 전송 회로에 연결되고, 상기 제1 제어 가능 스위치의 제2단은 상기 풀다운 유지 회로 및 상기 스캔 신호 출력단에 연결된다.
상술한 기술적 과제를 해결하고자, 본 발명이 채택한 기술 방안은 다음과 같다: 스캔 드라이브 회로를 제공하되, 상기 스캔 드라이브 회로는 순차적으로 연결된 다수의 스캔 드라이브 유닛을 포함하며, 각 스캔 드라이브 유닛은,
높은 전압 레벨의 스캔 신호 혹은 낮은 전압 레벨의 스캔 신호를 출력하기 위해 사용되는 스캔 신호 출력단;
현재 스테이지 클럭 신호를 수신하고 상기 현재 스테이지 클럭 신호에 따라 상기 스캔 신호 출력단이 높은 전압 레벨의 스캔 신호를 출력하도록 제어하는 풀업 회로;
상기 풀업 회로에 연결되며, 높은 전압 레벨의 현재 레벨 전송 신호를 출력하기 위해 사용되는 전송 회로;
전송 회로에 연결되고, 풀업 제어 신호 포인트를 충전하여 상기 풀업 제어 신호 포인트의 전위를 높은 전압 레벨로 풀업하기 위해 사용되는 풀업 제어 회로;
상기 풀업 제어 회로에 연결되고, 상기 풀업 제어 신호 포인트의 낮은 전압 레벨 및 상기 스캔 신호 출력단이 출력하는 스캔 신호의 낮은 전압 레벨을 유지하기 위해 사용되는 풀다운 유지 회로; 및
상기 풀업 제어 신호 포인트의 전위를 높이기 위해 사용되는 부트스트랩 회로를 포함한다.
본 발명의 유익한 효과는 다음과 같다: 종래 기술의 양상과는 구별되게, 본 발명의 상기 스캔 드라이브 회로는 풀업 회로, 전송 회로, 풀업 제어 회로, 풀다운 유지 회로, 풀다운 회로 및 부트스트랩 회로를 통해 누전을 방지하고, 나아가 임계치 전압이 부분적으로 음의 값이 되는 것으로 인한 회로의 실효를 방지한다.
도 1은 본 발명에 따른 스캔 드라이브 회로의 제1 실시예의 회로를 개략적으로 보여주는 도면이다.
도 2는 도 1의 신호 파형과 전위 관계를 나타내는 모식도이다.
도 3은 도 1의 시뮬레이션 신호 파형을 나타내는 모식도이다.
도 4는 본 발명의 스캔 드라이브 회로의 제32 레벨 스캔 드라이브 유닛의 시뮬레이션 신호 파형을 나타내는 모식도이다.
도 5는 도 1의 내구성 시뮬레이션 신호 파형을 나타내는 모식도이다.
도 6은 본 발명에 따른 스캔 드라이브 회로 제2 실시예의 회로를 나타내는 모식도이다.
도 7은 도 6의 신호 파형 및 전위 관계를 나타내는 모식도이다.
도 8은 도 6의 시뮬레이션 신호 파형을 나타내는 모식도이다.
도 9는 본 발명에 따른 스캔 드라이브 회로의 제32 레벨 스캔 드라이브 유닛의 시뮬레이션 신호 파형을 나타내는 모식도이다.
도 10은 도 6의 내구성 시뮬레이션 신호 파형을 나타내는 모식도이다.
도 1을 참조하면, 이는 본 발명에 따른 스캔 드라이브 회로의 제1 실시예에 따른 회로를 나타내는 모식도이다. 상기 스캔 드라이브 회로는 순차적으로 연결된 다수의 스캔 드라이브 유닛(1)을 포함하며, 각 스캔 드라이브 유닛(1)은 스캔 신호 출력단(G(n))을 포함하는데, 높은 전압 레벨의 스캔 신호 혹은 낮은 전압 레벨의 스캔 신호를 출력하기 위해 사용된다.
풀업 회로(10)는, 현재 스테이지 클럭 신호(CK(n))를 수신하고 상기 현재 스테이지 클럭 신호(CK(n))에 따라 상기 스캔 신호 출력단(G(n))이 높은 전압 레벨의 스캔 신호를 출력하도록 제어한다.
전송 회로(20)는, 상기 풀업 회로(10)에 연결되고, 높은 전압 레벨의 현재 레벨 전송 신호(ST(n))를 출력하기 위해 사용된다.
풀업 제어 회로(30)는, 전송 회로(20)에 연결되고, 풀업 제어 신호 포인트(Q(n))를 충전하여 상기 풀업 제어 신호 포인트(Q(n))의 전위를 높은 전압 레벨로 풀업하기 위해 사용된다.
풀다운 유지 회로(40)는, 상기 풀업 제어 회로(30)에 연결되고, 상기 풀업 제어 신호 포인트(Q(n))의 낮은 전압 레벨 및 상기 스캔 신호 출력단(G(n))이 출력하는 스캔 신호의 낮은 전압 레벨을 유지하기 위해 사용된다. 그리고
부트스트랩 회로(50)는, 상기 풀업 제어 신호 포인트(Q(n))의 전위를 높이기 위해 사용된다.
상기 스캔 드라이브 유닛(1)은 풀다운 회로(60)를 더 포함하고, 상기 풀다운 회로(60)는 상기 전송 회로(20) 및 풀다운 유지 회로(40)에 연결되며, 하위 레벨 전송 신호(ST(n+4))를 수신하고, 상기 하위 레벨 전송 신호(ST(n+4))에 기초하여 상기 스캔 신호 출력단(G(n))이 낮은 전압 레벨의 스캔 신호를 출력하도록 제어하기 위해 사용된다.
상기 풀업 회로(10)는 제1 제어 가능 스위치(T1)를 포함하는데, 상기 제1 제어 가능 스위치(T1)의 제1단은 상기 현재 스테이지 클럭 신호(CK(n))를 수신하고 상기 전송 회로(20)에 연결되며, 상기 제1 제어 가능 스위치(T1)의 제어단은 상기 전송 회로(20)에 연결되고, 상기 제1 제어 가능 스위치(T1)의 제2단은 상기 풀다운 유지 회로(40) 및 상기 스캔 신호 출력단(G(n))에 연결된다.
상기 전송 회로(20)는 제2 제어 가능 스위치(T2)를 포함하고, 상기 제2 제어 가능 스위치(T2)의 제어단은 상기 제1 제어 가능 스위치(T1)의 제어단에 연결되고, 상기 제2 제어 가능 스위치(T2)의 제1단은 상기 제1 제어 가능 스위치(T1)의 제1단에 연결되고, 상기 제2 제어 가능 스위치(T2)의 제2단은 현재 레벨 전송 신호(ST(n))를 출력한다.
상기 풀업 제어 회로(30)은 제3 내지 제5 제어 가능 스위치(T3-T5)를 포함하는데, 상기 제3 제어 가능 스위치(T3)의 제어단은 상기 제2 제어 가능 스위치(T2)의 제어단, 제5 제어 가능 스위치(T5)의 제2단 및 상기 풀다운 유지 회로(40)에 연결되며, 상기 제3 제어 가능 스위치(T3)의 제1단은 상기 제4 제어 가능 스위치(T4)의 제2단 및 상기 제5 제어 가능 스위치(T5)의 제1단에 연결되고, 상기 제3 제어 가능 스위치(T3)의 제2단은 상기 풀다운 유지 회로(40)에 연결되고, 상기 제4 제어 가능 스위치(T4)의 제1단은 상위 레벨 전송 신호(ST(n-4))를 수신하며, 상기 제4 제어 가능 스위치(T4)의 제어단은 상기 제5 제어 가능 스위치(T5)의 제어단에 연결되고 제1 클럭 신호(XCK)를 수신한다.
상기 풀다운 유지 회로(40)는 제6 내지 제13 제어 가능 스위치(T6-T13)를 포함하고, 상기 제6 제어 가능 스위치(T6)의 제어단은 상기 제5 제어 가능 스위치(T5)의 제2단에 연결되고, 상기 제6 제어 가능 스위치(T6)의 제1단은 상기 제3 제어 가능 스위치(T3)의 제2단에 연결되고, 상기 제6 제어 가능 스위치(T6)의 제2단은 상기 제7 제어 가능 스위치(T7)의 제2단 및 상기 제8 제어 가능 스위치(T8)의 제1단에 연결되고, 상기 제7 제어 가능 스위치(T7)의 제1단은 상기 제5 제어 가능 스위치(T5)의 제2단에 연결되고, 제7 제어 가능 스위치(T7)의 제어단은 상기 제8 제어 가능 스위치(T8)의 제어단에 연결되며, 제8 제어 가능 스위치(T8)의 제2단은 제2 전압단(VSS2)에 연결되고, 상기 제9 제어 가능 스위치(T9)의 제어단은 상기 제9 제어 가능 스위치(T9)의 제1단 및 상기 제11 제어 가능 스위치(T11)의 제1단에 연결되고 현재 스테이지 클럭 신호(CK(n))를 수신하며, 상기 제9 제어 가능 스위치(T9)의 제2단은 상기 제10 제어 가능 스위치(T10)의 제1단 및 상기 제11 제어 가능 스위치(T11)의 제어단에 연결되며, 제10 제어 가능 스위치(T10)의 제어단은 상기 제12 제어 가능 스위치(T12)의 제어단 및 상기 풀업 제어 신호 포인트(Q(n))에 연결되고, 상기 제10 제어 가능 스위치(T10)의 제2단은 제1 전압단(VSS1)에 연결되고, 제11 제어 가능 스위치(T11)의 제2단은 상기 제12 제어 가능 스위치(T12)의 제1단, 상기 제13 제어 가능 스위치(T13)의 제어단 및 상기 제8 제어 가능 스위치(T8)의 제어단에 연결되며, 상기 제12 제어 가능 스위치(T12)의 제2단은 상기 제2 전압단(VSS2)에 연결되고, 상기 제13 제어 가능 스위치(T13)의 제1단은 상기 제1 제어 가능 스위치(T1)의 제2단, 상기 스캔 신호 출력단(G(n)) 및 상기 제6 제어 가능 스위치(T6)의 제1단에 연결되고, 상기 제13 제어 가능 스위치(T13)의 제2단은 상기 제1 전압단(VSS1)에 연결된다.
상기 부트스트랩 회로(50)는 부트스트랩 커패시터(C1)를 포함하고, 상기 부트스트랩 커패시터(C1)의 일단은 상기 제3 제어 가능 스위치(T3)의 제어단에 연결되고, 상기 부트스트랩 커패시터(C1)의 다른 일단은 상기 제3 제어 가능 스위치(T3)의 제2단에 연결된다.
본 실시예에서, 상기 제1 내지 제13 제어 가능 스위치(T1-T13)는 모두 N형의 박막 트랜지스터로, 상기 제1 내지 제13 제어 가능 스위치(T1-T13)의 제어단, 제1단 및 제2단은 각각 상기 N형의 박막 트랜지스터의 게이트(Gate), 소스(Source), 드레인(Drain)에 대응된다. 기타 실시예에서, 본 발명의 목적을 달성할 수 있기만 하면, 상기 제1 내지 제13 제어 가능 스위치는 기타 유형의 스위치가 될 수도 있다.
본 실시예에서, 상기 현재 스테이지 클럭 신호(CK(n))의 위상은 상기 제1 클럭 신호(XCK)의 위상과 상반되며, 이들은 고주파 교류 전원의 그룹을 이룬다. 상기 제1 전압단(VSS1) 및 상기 제2 전압단(VSS2)는 각각 직류 전원이다. 본 발명은 8K4K 디스플레이를 예시로 설명하고 있으며, 그 중 8개의 클럭 신호를 채택하는데, 두 클럭 신호 사이의 오버랩 시간은 3.75 마이크로 세컨드로, 트리거 신호(STV)는 매 프레임 당 하나의 펄스를 가지고, 펄스 폭은 30 마이크로 세컨드이며, 상기 트리거 신호(STV)와 클럭 신호(CK) 사이의 오버랩 시간은 3.75 마이크로 세컨드이다.
본 실시예에서, 클럭 신호(CK)의 고전위는 28V, 저전위는 -10V이다. 본 발명은 8개의 클럭 신호(CK)를 채택하였기 때문에, 클럭 신호 CK1과 CK5의 위상이 상반되고, 클럭 신호 CK2와 CK6의 위상이 상반되고, 클럭 신호 CK3와 CK7의 위상이 상반되고, 클럭 신호 CK4와 CK8의 위상이 상반된다. 상기 상위 레벨 전송 신호(ST(N-4))는 제4 레벨이 앞서는 레벨 전송 신호에 연결되는데, 예를 들어, 현재의 레벨이 제10 레벨이면, ST(N)=ST(10), ST(N-4)=ST(6), 다시 말해 상기 제4 제어 가능 스위치(T4)의 제1단과 제6 레벨의 레벨 전송 신호(ST(6))가 서로 연결된다. 여기서, 앞 4개 레벨의 각 레벨당 제4 제어 가능 스위치(T4)의 제1단은 모두 트리거 신호(STV)와 서로 연결된다. 상기 제1 전압단(VSS1)의 전압은 -5V, 상기 제2 전압단(VSS2)의 전압은 -10V이다.
도 2 내지 도 4를 참조하면, 본 실시예의 스캔 드라이브 회로는 제32 레벨 스캔 드라이브 유닛의 동작 원리를 예시로 하여 설명된다. 즉, G(N)=G(32), ST(N-4)=ST(28)이고, 스캔 신호 출력단(G(32))가 출력하는 스캔 신호는 클럭 신호(CK8)에 의해 제어되고, 레벨 전송 신호(ST(28))는 클럭 신호(CK4)에 의해 제어되며, 제1 클럭 신호(XCK)는 클럭 신호(CK4)이다.
레벨 전송 신호(ST(28))가 고전위일 때, 클럭 신호(CK4)는 고전위이고, 상기 제4 제어 가능 스위치(T4) 및 상기 제5 제어 가능 스위치(T5)가 모두 도통하며, 레벨 전송 신호(ST(28))의 고전위가 상기 풀업 제어 신호 포인트(Q(32))로 흘러 들어오는데, 이때 상기 풀업 제어 신호 포인트(Q(32))는 고전위이며, 이에 상기 제1 제어 가능 스위치(T1)가 도통하게 되고, 이 때 클럭 신호(CK8)는 저전위이기 때문에, 스캔 신호 출력단(G(32))이 출력하는 스캔 신호는 저전위이며, 이때 상기 제9 제어 가능 스위치(T9) 및 상기 제12 제어 가능 스위치(T12)가 모두 도통하고, 상기 제2 전압단(VSS2)이 상기 풀다운 제어 신호 포인트(P(32))의 전위를 낮추며, 이때 상기 제13 제어 가능 스위치(T13), 상기 제7 제어 가능 스위치(T7) 및 상기 제8 제어 가능 스위치(T8)가 모두 차단되기 때문에, 상기 제1 전압단(VSS1)은 상기 스캔 신호 출력단(G(32))이 출력하는 스캔 신호의 전위를 낮추지 못한다.
레벨 전송 신호(ST(28))가 저전위일 때, 클럭 신호(CK4)는 저전위이고, 상기 제4 제어 가능 스위치(T4) 및 상기 제5 제어 가능 스위치(T5)가 모두 차단되며, 이때 클럭 신호(CK8)가 고전위이고, 스캔 신호 출력단(G(32))이 출력하는 스캔 신호가 고전위이며, 상기 풀업 제어 신호 포인트(Q(32))가 커패시터(C1)의 커플링 효과를 받아 더 높은 전위가 되며, 상기 풀다운 제어 신호 포인트(P(32))는 계속 저전위를 유지한다.
여기에서, 본 발명의 상기 스캔 드라이브 회로가 어떻게 임계치 전압(Vth)이 부분적으로 음의 값이 되는 것으로 인한 회로의 실효를 방지하는지 설명할 필요가 있다.
기존의 스캔 드라이브 회로 중 풀업 제어 회로(30)와 풀다운 유지 회로(40)의 임계치 전압(Vth)은 과도한 음의 값이고, 풀업 제어 신호 포인트(Q(32))의 고전위는 풀업 제어 회로(30) 및 풀다운 유지 회로(40)에서 누출되어 저전위가 되며, 스캔 신호 출력단(G(32))이 출력하는 스캔 신호의 고전위 역시 누출되어 저전위로 될 수 있는데, 이런 식으로 회로가 정상적인 파형을 출력할 수 없게 되어, 실효되게 된다.
본 발명의 스캔 드라이브 회로는 효과적으로 누전을 방지할 수 있고, 여기서 풀업 제어 회로(30)의 임계치 전압(Vth)이 과도한 음의 값일 때, 상기 제3 제어 가능 스위치(T3)가 도통하고, 이때 상기 제5 제어 가능 스위치(T5)의 제1단의 전압은 28V인데, 클럭 신호(CK4)는 이때 저전위이기 때문에 전압은 -10V이다. 따라서 상기 제5 제어 가능 스위치(T5)의 게이트와 소스 사이의 전압은 Vgs=-10V-28V=-38V가 되므로, 상기 제5 제어 가능 스위치(T5)의 임계치 전압(Vth)이 -38V보다 작지 않기만 하면, 상기 제5 제어 가능 스위치(T5)는 모두 차단 상태가 되기 때문에, 상기 풀업 제어 신호 포인트 (Q(32))의 고전위는 상기 풀업 제어 회로(30)로부터 누출되지 않으며, 상기 풀다운 유지 회로(40)의 누전 방지 원리도 동일하므로, 여기서 반복하여 설명하지 않기로 한다.
상기 제13 제어 가능 스위치(T13)의 누전에 대하여, 상기 제1 전압단(VSS1)의 전위가 -5V, 상기 제2 전압단(VSS2)의 전위가 -10V라고 가정한다면, 이때 상기 풀다운 제어 신호 포인트(P(32))의 전위는 -10V고, 상기 제13 제어 가능 스위치(T13)의 게이트-소스 사이의 전압은 Vgs=-10V-(-5V)=-5V이므로, 상기 제13 제어 가능 스위치(T13)의 임계치 전압(Vth)이 -5V보다 작지만 않으면, 상기 제5 제어 가능 스위치(T5)는 모두 차단 상태가 되기 때문에, 상기 스캔 신호 출력단(G(32))이 출력하는 스캔 신호의 고전위는 상기 제13 제어 가능 스위치(T13)로부터 누출되지 않는다.
클럭 신호(CK8)가 저전위일 때, 상기 스캔 신호 출력단(G(32))이 출력하는 스캔 신호는 저전위로 풀다운되고, 동시에 클럭 신호(CK4)는 고전위이며, 레벨 전송 신호(ST(28))의 저전위가 상기 풀업 제어 신호 포인트(Q(32))로 전해지고, 상기 풀업 제어 신호 포인트(Q(32))는 저전위로 풀다운된다. 이후의 시간 동안, 클럭 신호(CK8)가 주기적으로 고전위가 되고, 상기 풀다운 제어 신호 포인트(P(32))가 주기적으로 고전위가 되며, 그렇게 되면 상기 제13 제어 가능 스위치(T13), 상기 제7 제어 가능 스위치(T7) 및 상기 제8 제어 가능 스위치(T8)가 주기적으로 도통하고, 상기 풀업 제어 신호 포인트(Q(32))는 상기 제2 전압단(VSS2)의 전위를 매우 양호하게 유지할 수 있게 되며, 상기 스캔 신호 출력단(G(32))이 출력하는 스캔 신호는 상기 제1 전압단(VSS1)의 전위를 매우 양호하게 유지할 수 있게 된다.
도 5를 참조하면, 본 발명에 따른 스캔 드라이브 회로의 내성(endurance) 시뮬레이션 파형을 나타내는 모식도이다. 도 5에서 볼 수 있듯이, 임계치 전압(Vth)이 -7V일 때 상기 스캔 드라이브 회로는 여전히 정상적으로 동작하며, 이는 본 출원의 스캔 드라이브 회로의 내성이 매우 양호하다는 것을 의미한다.
상기 스캔 드라이브 회로는 풀업 회로, 전송 회로, 풀업 제어 회로, 풀다운 유지 회로 및 부트스트랩 회로를 통해 누전을 방지하고, 나아가 임계치 전압(Vth)이 부분적으로 음의 값이 되는 것으로 인한 회로의 실효를 방지한다.
도 6을 참고하면, 본 발명에 따른 스캔 드라이브 회로의 제2 실시예에 따른 회로를 나타내는 모식도이다. 상기 스캔 드라이브 회로의 제2 실시예는 상술한 제1 실시예와 다음과 같은 점에서 구별된다: 상기 풀업 제어 회로(30)는 제3 내지 제5 제어 가능 스위치(T3-T5)를 포함하는데, 상기 제3 제어 가능 스위치(T3)의 제어단은 상기 제2 제어 가능 스위치(T2)의 제어단, 제5 제어 가능 스위치(T5)의 제2단 및 상기 풀다운 유지 회로(40)에 연결되고, 상기 제3 제어 가능 스위치(T3)의 제1단은 상기 제4 제어 가능 스위치(T4)의 제2단 및 상기 제5 제어 가능 스위치(T5)의 제1단에 연결되고, 상기 제3 제어 가능 스위치(T3)의 제2단은 상기 풀다운 유지 회로(40)에 연결되고, 상기 제4 제어 가능 스위치(T4)의 제1단은 상위 레벨 전송 신호(ST(n-4))를 수신하며, 상기 제4 제어 가능 스위치(T4)의 제어단은 상기 제5 제어 가능 스위치(T5)의 제어단에 연결되고 상기 상위 레벨 전송 신호(ST(n-4))를 수신한다.
상기 풀다운 유지 회로(40)는 제6 내지 제13 제어 가능 스위치(T6-T13)를 포함하는데, 상기 제6 제어 가능 스위치(T6)의 제어단은 상기 제5 제어 가능 스위치(T5)의 제2단에 연결되고, 상기 제6 제어 가능 스위치(T6)의 제1단은 상기 제3 제어 가능 스위치(T3)의 제2단에 연결되고, 상기 제6 제어 가능 스위치(T6)의 제2단은 상기 제7 제어 가능 스위치(T7)의 제2단 및 상기 제8 제어 가능 스위치(T8)의 제1단에 연결되고, 상기 제7 제어 가능 스위치(T7)의 제1단은 상기 제5 제어 가능 스위치(T5)의 제2단에 연결되고, 상기 제7 제어 가능 스위치(T7)의 제어단은 상기 제8 제어 가능 스위치(T8)의 제어단에 연결되며, 상기 제8 제어 가능 스위치(T8)의 제2단은 제2 전압단(VSS2)에 연결되고, 상기 제9 제어 가능 스위치(T9)의 제어단은 상기 제9 제어 가능 스위치(T9)의 제1단 및 상기 제11 제어 가능 스위치(T11)의 제1단에 연결되고 현재 스테이지 클럭 신호(CK(n))를 수신하며, 상기 제9 제어 가능 스위치(T9)의 제2단은 상기 제10 제어 가능 스위치(T10)의 제1단 및 상기 제11 제어 가능 스위치(T11)의 제어단에 연결되고, 제10 제어 가능 스위치(T10)의 제어단은 상기 제12 제어 가능 스위치(T12)의 제어단 및 상기 풀업 제어 신호 포인트(Q(n))에 연결되고, 상기 제10 제어 가능 스위치(T10)의 제2단은 제1 전압단(VSS1)에 연결되고, 제11 제어 가능 스위치(T11)의 제2단은 상기 제12 제어 가능 스위치(T12)의 제1단, 상기 제13 제어 가능 스위치(T13)의 제어단 및 상기 제8 제어 가능 스위치(T8)의 제어단에 연결되며, 상기 제12 제어 가능 스위치(T12)의 제2단은 상기 제2 전압단(VSS2)에 연결되고, 상기 제13 제어 가능 스위치(T13)의 제1단은 상기 제6 제어 가능 스위치(T6)의 제1단에 연결되고, 상기 제13 제어 가능 스위치(T13)의 제2단은 상기 제1 전압단(VSS1)에 연결된다.
상기 풀다운 회로(60)는 제14 내지 제17 제어 가능 스위치(T14-T17)를 포함하고, 상기 제14 제어 가능 스위치(T14)의 제어단은 상기 제15 제어 가능 스위치(T15)의 제1단 및 상기 제2 제어 가능 스위치(T2)의 제어단에 연결되고, 상기 제14 제어 가능 스위치(T14)의 제1단은 상기 스캔 신호 출력단(G(n)) 및 상기 제13 제어 가능 스위치(T13)의 제1단에 연결되고, 상기 제14 제어 가능 스위치(T14)의 제2단은 상기 제15 제어 가능 스위치(T15)의 제2단 및 상기 제16 제어 가능 스위치(T16)의 제1단에 연결되고, 상기 제15 제어 가능 스위치(T15)의 제어단은 상기 제16 제어 가능 스위치(T16)의 제어단 및 상기 제17 제어 가능 스위치(T17)의 제어단에 연결되고 상기 하위 레벨 전송 신호(ST(n+4))를 수신하며, 상기 제16 제어 가능 스위치(T16)의 제2단은 상기 제2 전압단(VSS2)에 연결되고, 상기 제17 제어 가능 스위치(T17)의 제1단은 상기 스캔 신호 출력단(G(n))에 연결되고, 상기 제17 제어 가능 스위치(T17)의 제2단은 상기 제1 전압단(VSS1)에 연결된다.
본 실시예에서, 상기 제1 내지 제17 제어 가능 스위치(T1-T17)는 모두 N형의 박막 트랜지스터로, 상기 제1 내지 제17 제어 가능 스위치(T1-T17)의 제어단, 제1단 및 제2단은 각각 상기 N형의 박막 트랜지스터의 게이트, 드레인 및 소스에 대응된다. 본 발명의 목적을 달성할 수 있기만 하면, 기타 실시예에서, 상기 제1 내지 제17 제어 가능 스위치는 기타 유형의 스위치일 수도 있다.
본 실시예에서, 클럭 신호(CK)의 고전위가 28V, 저전위가 -10v라고 가정한다. 상기 스캔 드라이브 회로는 8개의 클럭 신호(CK)를 채택하는데, 상기 레벨 전송 신호(ST(N-4))가 제4 레벨이 앞선 레벨 전송 신호에 연결되고, 예를 들어, 현재 레벨이 제10 레벨이면, ST(N)=ST(10), ST(N-4)=ST(6), ST(N+4)= ST(10)이고, 다시 말해, 상기 제4 제어 가능 스위치(T4)의 제1단 및 제6 레벨의 레벨 전송 신호(ST(6))가 서로 연결된다. 여기서 앞 4개 레벨 각 레벨당 스캔 드라이브 유닛(1)의 제4 제어 가능 스위치(T4)는 모두 트리거 신호(STV)와 서로 연결되고, 네 레벨 이후의 레벨 전송 신호(ST(n+4))는 트리거 신호(STV)를 사용해 대체하는데, 여기서 상기 제1 전압단(VSS1)의 전압이 -5V로, 상기 제2 전압단(VSS2)의 전압이 -10V로 설정된다.
도 7 내지 도 9를 참조하면, 본 실시예의 스캔 드라이브 회로는 제32 레벨 스캔 드라이브 유닛의 동작 원리를 예시로 하여 설명된다. 즉, G(N)=G(32), ST(N-4)=ST(28), ST(N+4)=ST(36)이며, 스캔 신호 출력단(G(32))이 출력하는 스캔 신호는 클럭 신호(CK8)에 의해 제어되고, 레벨 전송 신호(ST(28))는 클럭 신호(CK4)에 의해 제어된다.
레벨 전송 신호(ST(28))가 고전위일 때, 클럭 신호(CK4)는 고전위이고, 상기 제4 제어 가능 스위치(T4) 및 상기 제5 제어 가능 스위치(T5)가 모두 도통하며, 상기 레벨 전송 신호(ST(28))의 고전위가 상기 풀업 제어 신호 포인트(Q(32))로 흘러 들어오고, 상기 풀업 제어 신호 포인트(Q(32))는 고전위이며, 이때 상기 제1 제어 가능 스위치(T1)가 도통하게 되고, 클럭 신호(CK8)는 저전위이므로, 스캔 신호 출력단(G(32))이 출력하는 스캔 신호는 저전위이고, 동시에 상기 제10 제어 가능 스위치(T10) 및 상기 제12 제어 가능 스위치(T12)가 모두 도통한다. 이에 따라, 상기 제2 전압단(VSS2)이 상기 풀다운 제어 신호 포인트(P(32))의 전위를 낮추며, 이때 상기 제13 제어 가능 스위치(T13), 상기 제7 제어 가능 스위치(T7) 및 상기 제8 제어 가능 스위치(T8)가 모두 차단되고, 상기 제2 전압단(VSS2)의 저전위는 스캔 신호 출력단(G(32))이 출력하는 스캔 신호의 전위를 낮추지 못한다.
레벨 전송 신호(ST(28))가 저전위일 때, 클럭 신호(CK4)는 저전위이고, 상기 제4 제어 가능 스위치(T4) 및 상기 제5 제어 가능 스위치(T5)가 모두 차단되며, 이때 클럭 신호(CK8)가 고전위, 스캔 신호 출력단(G(32))이 출력하는 스캔 신호가 고전위이고, 상기 풀업 제어 신호 포인트(Q(32))는 커패시터(C1)의 커플링 효과를 받아 더 높은 전위가 되며, 상기 풀다운 제어 신호 포인트(P(32))는 계속 저전위를 유지한다.
여기에서, 본 발명의 상기 스캔 드라이브 회로가 어떻게 임계치 전압(Vth)이 부분적으로 음의 값이 되는 것으로 인한 회로의 실효를 방지하는지 설명할 필요가 있다.
기존의 스캔 드라이브 회로 중 풀업 제어 회로(30), 풀다운 회로(60), 및 풀다운 유지 회로(40)의 임계치 전압(Vth)이 과도한 음의 값일 때, 풀업 제어 신호 포인트(Q(32))의 고전위는 풀업 제어 회로(30), 풀다운 회로(60), 및 풀다운 유지 회로(40)에서 누출되어 저전위가 되고, 스캔 신호 출력단(G(32))이 출력하는 스캔 신호의 고전위는 풀다운 회로(60) 및 풀다운 유지 회로(40)에서 누출되어 저전위가 되며, 이런 식으로 스캔 드라이브 회로가 정상적인 파형을 출력할 수 없게 되어, 실효되게 된다.
본 발명의 스캔 드라이브 회로는 효과적으로 누전을 방지할 수 있고, 그 중 풀업 제어 회로(30)의 임계치 전압(Vth)이 과도한 음의 값일 때, 상기 제3 제어 가능 스위치(T3)가 도통하고, 이때 상기 제5 제어 가능 스위치(T5)의 제1단의 전압은 28V인데, 클럭 신호(CK4)는 이때 저전위이기 때문에, 전압은 -10V이며, 상기 제5 제어 가능 스위치(T5)의 게이트와 소스 사이의 전압은 Vgs=-10V-28V=-38V가 된다. 따라서 상기 제5 제어 가능 스위치(T5)의 임계치 전압(Vth)이 -38V보다 작지 않기만 하면, 상기 제5 제어 가능 스위치(T5)는 모두 차단 상태가 되기 때문에, 상기 풀업 제어 신호 포인트(Q(32))의 고전위는 상기 풀업 제어 회로(30)로부터 누출되지 않으며, 상기 풀다운 유지 회로(40)의 누전 방지 원리는 동일하므로, 여기에서 반복하여 설명하지 않는다.
상기 제13 제어 가능 스위치(T13) 및 상기 제17 제어 가능 스위치(T17)의 누전에 대하여, 상기 제1 전압단(VSS1)의 전위가 -5V, 상기 제2 전압단(VSS2)의 전위가 -10V라고 가정한다면, 이때 상기 풀다운 제어 신호 포인트(P(32))의 전위는 -10V이고, 상기 제13 제어 가능 스위치(T13)의 게이트 소스 사이의 전압은 Vgs=-10V-(-5V)=-5V이므로, 상기 제13 제어 가능 스위치(T13)의 임계치 전압(Vth)이 -5V보다 작지만 않으면, 상기 제5 제어 가능 스위치 (T5)는 모두 차단 상태가 되기 때문에, 상기 스캔 신호 출력단(G(32))이 출력하는 스캔 신호의 고전위는 상기 풀다운 유지 회로(40)에서 누출되지 않는다. 같은 원리로, 레벨 전송 신호(ST(36))는 -10V, VSS1이 -5V, 상기 제17 제어 가능 스위치(T17)의 게이트 소스 사이의 전압은 Vgs=-5V, 상기 제17 제어 가능 스위치(T17)은 양호한 차단 상태에 있다.
레벨 전송 신호(ST(36))가 고전위일 때, 상기 제14 내지 제17 제어 가능 스위치(T14-T17)가 모두 도통하고, 상기 스캔 신호 출력단(G(32))이 출력하는 스캔 신호 및 상기 풀업 제어 신호 포인트(Q(32))는 저전위로 풀다운된다. 이후의 시간 동안, 클럭 신호(CK8)가 주기적으로 고전위가 되고, 상기 풀다운 제어 신호 포인트(P(32))가 주기적으로 고전위가 되며, 상기 제6 내지 제8 제어 가능 스위치(T6-T8) 및 상기 제13 제어 가능 스위치(T13)가 주기적으로 도통하고, 상기 풀업 제어 신호 포인트(Q(32))는 상기 제2 전압단(VSS2)의 전위를 양호하게 유지할 수 있게 되며, 상기 스캔 신호 출력단(G(32))이 출력하는 스캔 신호는 상기 제1 전압단(VSS1)의 전위를 양호하게 유지할 수 있게 된다.
도 10을 참조하면, 본 발명에 따른 스캔 드라이브 회로의 내성 시뮬레이션 파형을 나타내는 모식도이다. 도 10에서 볼 수 있듯이, 임계치 전압(Vth)이 -7V일 때 상기 스캔 드라이브 회로는 여전히 정상적으로 동작하며, 이는 본 출원의 스캔 드라이브 회로의 내성이 매우 양호하다는 것을 의미한다.
상기 스캔 드라이브 회로는 풀업 회로, 전송 회로, 풀업 제어 회로, 풀다운 유지 회로, 풀다운 회로 및 부트스트랩 회로를 통해 누전을 방지하고, 나아가 임계치 전압이 부분적으로 음의 값이 되는 것으로 인한 회로의 실효를 방지한다.
이상은 본 발명의 실시 방식일 뿐, 결코 이를 근거로 본 발명의 특허 범위가 제한되지 않으며, 본 발명의 명세서 및 첨부 도면 내용을 이용해 만든 등가의 구조 또는 등가의 프로세스 변환, 혹은 기타 관련된 기술 영역에서 직간접적으로 이용되는 모든 것은, 같은 이치로 본 발명의 특허 보호 범위에 포함된다.

Claims (12)

  1. 스캔 드라이브 회로로서, 상기 스캔 드라이브 회로는 순차적으로 연결된 다수의 스캔 드라이브 유닛을 포함하며, 각 스캔 드라이브 유닛은,
    높은 전압 레벨의 스캔 신호 또는 낮은 전압 레벨의 스캔 신호를 출력하기 위해 사용되는 스캔 신호 출력단;
    현재 스테이지의 클럭 신호를 수신하고, 상기 현재 스테이지 클럭 신호에 따라 상기 스캔 신호 출력단이 높은 전압 레벨의 스캔 신호를 출력하도록 제어하기 위해 사용되는 풀업 회로;
    상기 풀업 회로에 연결되며, 높은 전압 레벨의 현재 레벨 전송 신호를 출력하기 위해 사용되는 전송 회로;
    상기 전송 회로에 연결되며, 풀업 제어 신호 포인트를 충전하여 상기 풀업 제어 신호 포인트의 전위를 높은 전압 레벨로 풀업하기 위해 사용되는 풀업 제어 회로;
    상기 풀업 제어 회로에 연결되고, 상기 풀업 제어 신호 포인트의 낮은 전압 레벨과 상기 스캔 신호 출력단이 출력하는 스캔 신호의 낮은 전압 레벨을 유지하기 위해 사용되는 풀다운 유지 회로;
    상기 풀업 제어 신호 포인트의 전위를 풀업하기 위해 사용되는 부트스트랩 회로; 및
    상기 전송 회로 및 상기 풀다운 유지 회로에 연결되며, 하위 레벨 전송 신호를 수신하고 상기 하위 레벨 전송 신호에 따라 상기 스캔 신호 출력단이 낮은 전압 레벨의 스캔 신호를 출력하도록 제어하는 풀다운 회로
    를 포함하고,
    상기 풀업 회로는 제1 제어 가능 스위치를 포함하되, 상기 제1 제어 가능 스위치의 제1단은 상기 현재 스테이지 클럭 신호를 수신하고 상기 전송 회로에 연결되며, 상기 제1 제어 가능 스위치의 제어단은 상기 전송 회로에 연결되고, 상기 제1 제어 가능 스위치의 제2단은 상기 풀다운 유지 회로 및 상기 스캔 신호 출력단에 연결되며,
    상기 전송 회로는 제2 제어 가능 스위치를 포함하고, 상기 제2 제어 가능 스위치의 제어단은 상기 제1 제어 가능 스위치의 제어단에 연결되고, 상기 제2 제어 가능 스위치의 제1단은 상기 제1 제어 가능 스위치의 제1단에 연결되고, 상기 제2 제어 가능 스위치의 제2단은 현재 레벨 전송 신호를 출력하며,
    상기 풀업 제어 회로는 제3 내지 제5 제어 가능 스위치를 포함하되, 상기 제3 제어 가능 스위치의 제어단은 상기 제2 제어 가능 스위치의 제어단, 상기 제5 제어 가능 스위치의 제2단 및 상기 풀다운 유지 회로에 연결되고, 상기 제3 제어 가능 스위치의 제1단은 상기 제4 제어 가능 스위치의 제2단 및 상기 제5 제어 가능 스위치의 제1단에 연결되며, 상기 제3 제어 가능 스위치의 제2단은 상기 풀다운 유지 회로에 연결되고, 상기 제4 제어 가능 스위치의 제1단은 상위 레벨 전송 신호를 수신하며, 상기 제4 제어 가능 스위치의 제어단은 상기 제5 제어 가능 스위치의 제어단에 연결되고 상기 상위 레벨 전송 신호를 수신하며,
    상기 풀다운 유지 회로는 제6 내지 제13 제어 가능 스위치를 포함하되, 상기 제6 제어 가능 스위치의 제어단은 상기 제5 제어 가능 스위치의 제2단에 연결되고, 상기 제6 제어 가능 스위치의 제1단은 상기 제3 제어 가능 스위치의 제2단에 연결되며, 상기 제6 제어 가능 스위치의 제2단은 상기 제7 제어 가능 스위치의 제2단 및 상기 제8 제어 가능 스위치의 제1단에 연결되고, 상기 제7 제어 가능 스위치의 제1단은 상기 제5 제어 가능 스위치의 제2단에 연결되며, 상기 제7 제어 가능 스위치의 제어단은 상기 제8 제어 가능 스위치의 제어단에 연결되고, 상기 제8 제어 가능 스위치의 제2단은 제2 전압단에 연결되며, 상기 제9 제어 가능 스위치의 제어단은 상기 제9 제어 가능 스위치의 제1단 및 상기 제11 제어 가능 스위치의 제1단에 연결되고 현재 스테이지 클럭 신호를 수신하며, 상기 제9 제어 가능 스위치의 제2단은 상기 제10 제어 가능 스위치의 제1단 및 상기 제11 제어 가능 스위치의 제어단에 연결되며, 제10 제어 가능 스위치의 제어단은 상기 제12 제어 가능 스위치의 제어단 및 상기 풀업 제어 신호 포인트에 연결되고, 상기 제10 제어 가능 스위치의 제2단은 제1 전압단에 연결되고, 제11 제어 가능 스위치의 제2단은 상기 제12 제어 가능 스위치의 제1단, 상기 제13 제어 가능 스위치의 제어단 및 상기 제8 제어 가능 스위치의 제어단에 연결되며, 상기 제12 제어 가능 스위치의 제2단은 상기 제2 전압단에 연결되고, 상기 제13 제어 가능 스위치의 제1단은 상기 제6 제어 가능 스위치의 제1단에 연결되며, 상기 제13 제어 가능 스위치의 제2단은 상기 제1 전압단에 연결되는
    스캔 드라이브 회로.
  2. 스캔 드라이브 회로로서, 상기 스캔 드라이브 회로는 순차적으로 연결된 다수의 스캔 드라이브 유닛을 포함하며, 각 스캔 드라이브 유닛은,
    높은 전압 레벨의 스캔 신호 또는 낮은 전압 레벨의 스캔 신호를 출력하기 위해 사용되는 스캔 신호 출력단;
    현재 스테이지의 클럭 신호를 수신하고, 상기 현재 스테이지 클럭 신호에 따라 상기 스캔 신호 출력단이 높은 전압 레벨의 스캔 신호를 출력하도록 제어하기 위해 사용되는 풀업 회로;
    상기 풀업 회로에 연결되며, 높은 전압 레벨의 현재 레벨 전송 신호를 출력하기 위해 사용되는 전송 회로;
    상기 전송 회로에 연결되며, 풀업 제어 신호 포인트를 충전하여 상기 풀업 제어 신호 포인트의 전위를 높은 전압 레벨로 풀업하기 위해 사용되는 풀업 제어 회로;
    상기 풀업 제어 회로에 연결되고, 상기 풀업 제어 신호 포인트의 낮은 전압 레벨과 상기 스캔 신호 출력단이 출력하는 스캔 신호의 낮은 전압 레벨을 유지하기 위해 사용되는 풀다운 유지 회로; 및
    상기 풀업 제어 신호 포인트의 전위를 풀업하기 위해 사용되는 부트스트랩 회로를 포함하되,
    상기 풀업 회로는 제1 제어 가능 스위치를 포함하되, 상기 제1 제어 가능 스위치의 제1단은 상기 현재 스테이지 클럭 신호를 수신하고 상기 전송 회로에 연결되며, 상기 제1 제어 가능 스위치의 제어단은 상기 전송 회로에 연결되고, 상기 제1 제어 가능 스위치의 제2단은 상기 풀다운 유지 회로 및 상기 스캔 신호 출력단에 연결되며,
    상기 전송 회로는 제2 제어 가능 스위치를 포함하고, 상기 제2 제어 가능 스위치의 제어단은 상기 제1 제어 가능 스위치의 제어단에 연결되고, 상기 제2 제어 가능 스위치의 제1단은 상기 제1 제어 가능 스위치의 제1단에 연결되고, 상기 제2 제어 가능 스위치의 제2단은 현재 레벨 전송 신호를 출력하며,
    상기 풀업 제어 회로는 제3 내지 제5 제어 가능 스위치를 포함하되, 상기 제3 제어 가능 스위치의 제어단은 상기 제2 제어 가능 스위치의 제어단, 제5 제어 가능 스위치의 제2단 및 상기 풀다운 유지 회로에 연결되며, 상기 제3 제어 가능 스위치의 제1단은 상기 제4 제어 가능 스위치의 제2단 및 상기 제5 제어 가능 스위치의 제1단에 연결되고, 상기 제3 제어 가능 스위치의 제2단은 상기 풀다운 유지 회로에 연결되며, 상기 제4 제어 가능 스위치의 제1단은 상위 레벨 전송 신호를 수신하며, 상기 제4 제어 가능 스위치의 제어단은 상기 제5 제어 가능 스위치의 제어단에 연결되고 제1 클럭 신호를 수신하며,
    상기 풀다운 유지 회로는 제6 내지 제13 제어 가능 스위치를 포함하되, 상기 제6 제어 가능 스위치의 제어단은 상기 제5 제어 가능 스위치의 제2단에 연결되고, 상기 제6 제어 가능 스위치의 제1단은 상기 제3 제어 가능 스위치의 제2단에 연결되며, 상기 제6 제어 가능 스위치의 제2단은 상기 제7 제어 가능 스위치의 제2단 및 상기 제8 제어 가능 스위치의 제1단에 연결되고, 상기 제7 제어 가능 스위치의 제1단은 상기 제5 제어 가능 스위치의 제2단에 연결되며, 제7 제어 가능 스위치의 제어단은 상기 제8 제어 가능 스위치의 제어단에 연결되고, 제8 제어 가능 스위치의 제2단은 제2 전압단에 연결되며, 상기 제9 제어 가능 스위치의 제어단은 상기 제9 제어 가능 스위치의 제1단 및 상기 제11 제어 가능 스위치의 제1단에 연결되고 현재 스테이지 클럭 신호를 수신하며, 상기 제9 제어 가능 스위치의 제2단은 상기 제10 제어 가능 스위치의 제1단 및 상기 제11 제어 가능 스위치의 제어단에 연결되고, 제10 제어 가능 스위치의 제어단은 상기 제12 제어 가능 스위치의 제어단 및 상기 풀업 제어 신호 포인트에 연결되며, 상기 제10 제어 가능 스위치의 제2단은 제1 전압단에 연결되고, 제11 제어 가능 스위치의 제2단은 상기 제12 제어 가능 스위치의 제1단, 상기 제13 제어 가능 스위치의 제어단 및 상기 제8 제어 가능 스위치의 제어단에 연결되며, 상기 제12 제어 가능 스위치의 제2단은 상기 제2 전압단에 연결되고, 상기 제13 제어 가능 스위치의 제1단은 상기 제1 제어 가능 스위치의 제2단, 상기 스캔 신호 출력단 및 상기 제6 제어 가능 스위치의 제1단에 연결되며, 상기 제13 제어 가능 스위치의 제2단은 상기 제1 전압단에 연결되는
    스캔 드라이브 회로.
  3. 제2항에 있어서,
    상기 스캔 드라이브 유닛은 풀다운 회로를 더 포함하고, 상기 풀다운 회로는 상기 전송 회로 및 상기 풀다운 유지 회로에 연결되며, 하위 레벨 전송 신호를 수신하고 상기 하위 레벨 전송 신호에 따라 상기 스캔 신호 출력단이 낮은 전압 레벨의 스캔 신호를 출력하도록 제어하는
    스캔 드라이브 회로.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제2항에 있어서,
    상기 부트스트랩 회로는 부트스트랩 커패시터를 포함하되, 상기 부트스트랩 커패시터의 일단은 상기 제3 제어 가능 스위치의 제어단에 연결되고, 상기 부트스트랩 커패시터의 다른 일단은 상기 제3 제어 가능 스위치의 제2단에 연결되는
    스캔 드라이브 회로.
  9. 삭제
  10. 삭제
  11. 제1항에 있어서,
    상기 풀다운 회로는 제14 내지 제17 제어 가능 스위치를 포함하되, 상기 제14 제어 가능 스위치의 제어단은 상기 제15 제어 가능 스위치의 제1단 및 상기 제2 제어 가능 스위치의 제어단에 연결되고, 상기 제14 제어 가능 스위치의 제1단은 상기 스캔 신호 출력단 및 상기 제13 제어 가능 스위치의 제1단에 연결되며, 상기 제14 제어 가능 스위치의 제2단은 상기 제15 제어 가능 스위치의 제2단 및 상기 제16 제어 가능 스위치의 제1단에 연결되고, 상기 제15 제어 가능 스위치의 제어단은 상기 제16 제어 가능 스위치의 제어단 및 상기 제17 제어 가능 스위치의 제어단에 연결되고 상기 하위 레벨 전송 신호를 수신하며, 상기 제16 제어 가능 스위치의 제2단은 상기 제2 전압단에 연결되고, 상기 제17 제어 가능 스위치의 제1단은 상기 스캔 신호 출력단에 연결되며, 상기 제17 제어 가능 스위치의 제2단은 상기 제1 전압단에 연결되는
    스캔 드라이브 회로.
  12. 제1항에 있어서,
    상기 부트스트랩 회로는 부트스트랩 커패시터를 포함하되, 상기 부트스트랩 커패시터의 일단은 상기 제3 제어 가능 스위치의 제어단에 연결되고, 상기 부트스트랩 커패시터의 다른 일단은 상기 제3 제어 가능 스위치의 제2단에 연결되는
    스캔 드라이브 회로.
KR1020197034376A 2017-04-21 2017-05-12 스캔 드라이브 회로 KR102276808B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710265624.X 2017-04-21
CN201710265624.XA CN106898290B (zh) 2017-04-21 2017-04-21 扫描驱动电路
PCT/CN2017/084119 WO2018192026A1 (zh) 2017-04-21 2017-05-12 扫描驱动电路

Publications (2)

Publication Number Publication Date
KR20190141221A KR20190141221A (ko) 2019-12-23
KR102276808B1 true KR102276808B1 (ko) 2021-07-13

Family

ID=59197671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197034376A KR102276808B1 (ko) 2017-04-21 2017-05-12 스캔 드라이브 회로

Country Status (5)

Country Link
EP (1) EP3614369B1 (ko)
JP (1) JP6828186B2 (ko)
KR (1) KR102276808B1 (ko)
CN (1) CN106898290B (ko)
WO (1) WO2018192026A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107221280B (zh) * 2017-07-04 2018-01-30 深圳市华星光电半导体显示技术有限公司 扫描驱动电路及显示装置
US10460671B2 (en) 2017-07-04 2019-10-29 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Lltd Scanning driving circuit and display apparatus
CN107358923B (zh) * 2017-07-12 2018-09-18 深圳市华星光电半导体显示技术有限公司 扫描驱动电路及显示装置
US10446101B2 (en) 2017-08-15 2019-10-15 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. GOA circuit and LCD device
CN107274852B (zh) * 2017-08-15 2020-11-06 深圳市华星光电半导体显示技术有限公司 Goa电路及液晶显示装置
CN107369422B (zh) * 2017-08-16 2019-12-03 深圳市华星光电半导体显示技术有限公司 一种goa驱动电路及液晶显示装置
US10446085B2 (en) 2017-08-25 2019-10-15 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. GOA circuit for solving problem of voltage level maintenance at the node Q
CN107393473B (zh) * 2017-08-25 2018-11-23 深圳市华星光电半导体显示技术有限公司 Goa电路
CN107507591B (zh) 2017-09-04 2019-03-15 深圳市华星光电半导体显示技术有限公司 一种扫描驱动电路以及液晶显示器
US10810923B2 (en) 2018-07-18 2020-10-20 Shenzhen China Star Optoelectronics Technology Co., Ltd. GOA circuit and display panel and display device including the same
CN109064960A (zh) * 2018-07-18 2018-12-21 深圳市华星光电技术有限公司 Goa电路及包括其的显示面板和显示装置
CN110070839A (zh) * 2019-04-23 2019-07-30 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN110767189B (zh) * 2019-10-12 2022-03-08 深圳市华星光电半导体显示技术有限公司 Goa电路及显示装置
CN111028767B (zh) * 2019-12-06 2021-03-16 深圳市华星光电半导体显示技术有限公司 像素电路及驱动方法
CN111105763A (zh) * 2019-12-19 2020-05-05 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN114220376B (zh) * 2021-12-29 2023-10-31 深圳市华星光电半导体显示技术有限公司 Goa电路以及显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106128409A (zh) * 2016-09-21 2016-11-16 深圳市华星光电技术有限公司 扫描驱动电路及显示装置
CN106531109A (zh) * 2016-12-30 2017-03-22 深圳市华星光电技术有限公司 一种goa电路以及液晶显示器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2174316A1 (en) * 2007-07-24 2010-04-14 Koninklijke Philips Electronics N.V. A shift register circuit having threshold voltage compensation
CN103745700B (zh) * 2013-12-27 2015-10-07 深圳市华星光电技术有限公司 自修复型栅极驱动电路
CN104900199B (zh) * 2014-03-05 2017-08-15 矽创电子股份有限公司 驱动模块及其显示装置
CN103928007B (zh) * 2014-04-21 2016-01-20 深圳市华星光电技术有限公司 一种用于液晶显示的goa电路及液晶显示装置
US9501989B2 (en) * 2014-04-29 2016-11-22 Shenzhen China Star Optoelectronics Technology Co. Gate driver for narrow bezel LCD
CN104008742B (zh) * 2014-05-20 2016-06-29 深圳市华星光电技术有限公司 一种扫描驱动电路及一种液晶显示装置
CN104464671B (zh) * 2014-12-12 2017-01-11 深圳市华星光电技术有限公司 一种扫描驱动电路
CN205069085U (zh) * 2015-10-28 2016-03-02 京东方科技集团股份有限公司 一种移位寄存器、栅极集成驱动电路及显示装置
CN106057161B (zh) * 2016-08-09 2018-09-11 京东方科技集团股份有限公司 移位寄存器、栅线集成驱动电路、阵列基板及显示装置
CN106297719B (zh) * 2016-10-18 2018-04-20 深圳市华星光电技术有限公司 Goa驱动电路及液晶显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106128409A (zh) * 2016-09-21 2016-11-16 深圳市华星光电技术有限公司 扫描驱动电路及显示装置
CN106531109A (zh) * 2016-12-30 2017-03-22 深圳市华星光电技术有限公司 一种goa电路以及液晶显示器

Also Published As

Publication number Publication date
EP3614369B1 (en) 2021-10-13
JP6828186B2 (ja) 2021-02-10
EP3614369A1 (en) 2020-02-26
EP3614369A4 (en) 2020-08-19
JP2020517994A (ja) 2020-06-18
CN106898290A (zh) 2017-06-27
CN106898290B (zh) 2019-08-02
KR20190141221A (ko) 2019-12-23
WO2018192026A1 (zh) 2018-10-25

Similar Documents

Publication Publication Date Title
KR102276808B1 (ko) 스캔 드라이브 회로
KR102323913B1 (ko) Igzo 박막 트랜지스터의 goa 회로 및 디스플레이 장치
CN103700357B (zh) 移位寄存器单元及其驱动方法、移位寄存器和显示装置
KR102019578B1 (ko) Goa 회로 및 액정 디스플레이
CN104157259B (zh) 基于igzo制程的栅极驱动电路
KR101613000B1 (ko) 시프트 레지스터 유닛 및 그 구동 방법, 시프트 레지스터 및 디스플레이 장치
US9887013B2 (en) Shift register unit, shift register, and display apparatus
KR101944640B1 (ko) Igzo 프로세스 기반인 게이트 전극 구동회로
CN113196368B (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN106601176A (zh) 移位寄存器单元电路、驱动方法、移位寄存器和显示装置
CN103544917B (zh) 发光二极管像素单元电路、其驱动方法及显示面板
US9715940B2 (en) Shift register
KR102266207B1 (ko) 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
CN105609054B (zh) 一种发光控制电路及移位寄存器
CN109712552A (zh) Goa电路及显示面板
KR102222921B1 (ko) Goa 회로 및 액정 디스플레이 장치
CN105630242B (zh) 移位暂存电路
CN103560782B (zh) 与非门电路、显示器背板和显示器
CN106504721A (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
WO2020253323A1 (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
KR20170038925A (ko) 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 goa회로
CN105931611B (zh) 一种阵列基板行驱动电路
US10475390B2 (en) Scanning driving circuit and display apparatus
CN107103887B (zh) 一种goa电路以及液晶显示器
US10431135B2 (en) Scanning driving circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant