KR102255480B1 - 파형 매핑 및 게이팅된 레이저 전압 이미징 - Google Patents

파형 매핑 및 게이팅된 레이저 전압 이미징 Download PDF

Info

Publication number
KR102255480B1
KR102255480B1 KR1020187014724A KR20187014724A KR102255480B1 KR 102255480 B1 KR102255480 B1 KR 102255480B1 KR 1020187014724 A KR1020187014724 A KR 1020187014724A KR 20187014724 A KR20187014724 A KR 20187014724A KR 102255480 B1 KR102255480 B1 KR 102255480B1
Authority
KR
South Korea
Prior art keywords
signal
test
loop
gate
component
Prior art date
Application number
KR1020187014724A
Other languages
English (en)
Other versions
KR20180081531A (ko
Inventor
크리스토퍼 네머로
닐 레슬리
Original Assignee
에프이아이 컴파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에프이아이 컴파니 filed Critical 에프이아이 컴파니
Publication of KR20180081531A publication Critical patent/KR20180081531A/ko
Application granted granted Critical
Publication of KR102255480B1 publication Critical patent/KR102255480B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/308Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B21/00Microscopes
    • G02B21/0004Microscopes specially adapted for specific applications
    • G02B21/002Scanning microscopes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31705Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Toxicology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Analytical Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)

Abstract

집적 회로(IC) 디버그 동작들을 개선하기 위한 시스템, 방법 및 컴퓨터 판독 가능 매체가 설명된다. 일반적으로, 레이저 스캐닝 현미경(LSM)의 단일 스윕 동안 피시험 IC를 통해 파형을 획득/기록하는 기술이 개시되어 있다. 더 구체적으로, 본원에 개시된 기술들은 실시간으로 IC 상의 각 위치에서 테스트 신호에 대한 집적 회로의 응답을 획득할 수 있게 한다. 실제로, 테스트 신호는 주어진 주기 후에 반복되는 자극 부분으로 구성된다. 일 실시예에서, 다수의 완전한 자극 부분들에 대한 IC의 응답은 평균화되고 디지털화될 수 있다. 다른 실시예에서, 다수의 부분적 자극 부분들에 대한 IC의 응답은 평균화되고 디지털화될 수 있다. 본원에 사용된 바와 같이, 전자의 접근법은 파형 매핑이라고 하며, 후자는 게이팅된-LVI라고 한다.

Description

파형 매핑 및 게이팅된 레이저 전압 이미징
우선권 주장
본 출원은 2015년 11월 5일에 출원된 "System and Method for Waveform Mapping and System and Method for Gated Laser Voltage Imaging (Gated-LVI)" 제목의 미국 임시 특허 출원 제62/252,345호의 우선권을 주장하며, 상기 출원의 내용은 본원에 참고로 편입된다.
기술 분야
본 발명은 일반적으로 반도체 진단 분야에 관한 것이다. 보다 상세하게는, 본 발명은 레이저 조명을 사용하여 집적 회로를 프로빙하기 위한 기기, 시스템 및 방법에 관한 것으로, 이에 한정되지는 않는다.
입사 레이저가 집적 회로(IC), 피시험 기기(device under test; DUT) 상에 집속될 때, 상기 기기 내의 자유-캐리어들은 레이저에 의해 공급된 광자를 흡수 및 굴절시킨다. 결과적으로, 반사된 레이저 광의 진폭 변조는 인가된 전기적 테스트 패턴에 대한 DUT 응답에 대응한다. 반사된 레이저 광의 분석은 활성 DUT에 관한 직접적인 정보를 나타낸다. IC 디버깅 작업 중에 레이저 전압 이미징(LVI) 및 레이저 전압 프로빙(LVP)의 두 가지 기존 기술이 사용된다.
LVI는 특정 주파수를 DUT의 레이저 스캐닝 현미경(laser scanning microscope; LSM) 이미지에 매핑하기 위해 스펙트럼 분석기, 로크인 증폭기(lock-in amplifier) 또는 유사한 기기를 사용한다. 레이저가 활성 DUT를 통해 래스터-스캔(raster-scanned)될 때, 반사된 광의 진폭은 변조되고 (예를 들어 광검출기에 의해 캡처된) DUT 신호에 대응한다. DUT 신호는 정확한 관심 주파수(제로 스팬 모드)로 설정된 스펙트럼 분석기 또는 유사한 기기에 공급된다. 스펙트럼 분석기의 출력 전압은 지정된 주파수에서 신호의 강도에 정비례한다. 즉, 신호의 특정 주파수 성분이 작거나 존재하지 않으면, 스펙트럼 분석기의 출력 전압 레벨은 DUT 신호의 노이즈 플로어(noise floor)에 들어간다. 주파수 성분이 크면, 스펙트럼 분석기의 전압 응답이 증가한다. 프레임 그래버(frame-grabber)는 스펙트럼 분석기 출력 신호를 수신한다. 별도의 채널에서, 프레임-그래버는 LSM 이미지를 동시에 생성한다. LSM 단계가 수행될 때마다, 스펙트럼 분석기 측정이 수행된다. 결과물인 LVI 맵은 LSM 이미지를 완벽하게 오버레이한다. 즉, 스펙트럼 분석기 출력은 LSM 시야의 각 포인트에서 - 주어진 주파수에서 - 기기 활동에 대응하는 그레이-스케일 레벨을 디스플레이하는 스캔된 영역의 맵을 생성한다. 병렬로 배치된 여러 개의 스펙트럼 분석기들은 여러 주파수들이 동시에 모니터링될 수 있게 한다(스펙트럼 분석기 당 하나의 주파수). 시스템에 대한 추가 변경 - 예를 들어, 스펙트럼 분석기를 로크인 증폭기로 대체 - 은 위에서 설명한 주파수 맵 외에 논리 상태 맵(위상 맵)을 산출한다.
반대로, LVP는 LSM 시야 내의 특정 위치로부터의 파형을 생성한다. 즉, LSM 이미지가 획득되고 스캐닝이 중단된 후에 파형 수집이 수행된다. 구체적으로, LSM 시야 내의 개별 DUT 사이트(site)들은 관심 영역에 레이저를 파킹(parking)시킴으로써 수동으로 프로빙된다. 동작시, 반사된 레이저 광은 (예를 들어, 광 검출기에 의해) AC 신호로 변환되며, 증폭되어 오실로스코프로 보내진다(오실로스코프의 트리거 또는 동기 신호는 DUT에 인가된 테스트 패턴과 동기되어야 한다). 결과 파형은 프로프 위치에서 DUT로부터의 타이밍 및 주파수 정보를 모두 포함한다. 일반적인 디버그 절차 중에, 많은 수의 파형이 기록된다. 이러한 프로빙은 신중하고 시간-소모적인 작업이다. 이 때문에, 일반적으로 DUT의 의심되는 위치들만이 검사된다.
LVI 및 LVP 기술들 모두 한계가 있다. LVI에 대한 DUT의 출력 신호(즉, 반사된 레이저 광)의 충분한 검출은 신호 그 자체의 특성에 의존한다. 일반적으로, 신호의 듀티 사이클과 주기는 해당 신호의 스펙트럼 응답을 결정한다. 신호가 덜 이상적이될 때 -즉, 신호가 50 % 듀티 사이클을 벗어남 -, 기본 주파수(또는 임의의 관심 성분)에서의 응답이 덜 두드러지게(less prominent) 하는 스펙트럼 성분의 수가 증가한다. 그 결과, LVI 신호는 감소한다. LVI가 강인한 신호(robust signal)를 필요로 하기 때문에, 충분한 듀티 사이클을 가진 주기 신호들만이 감지될 수 있다. 펄스 신호 또는 펄스열(pulse-trains)을 이미징하는 것은 대단히 어렵거나 불가능할 수 있다. LVP의 경우, 오실로스코프로 파형이 기록되기 때문에, 최소 지터를 갖는 반복 신호이면 충분하다. 그러나 포인트 측정 기술로서, LVP는 개별 프로브 사이트(probe site)들에서 신중한 파형 수집을 필요로 한다(파형 수집은 인가된 레이저가 측정 사이트에서 고정적(stationary)일 것을 요구한다; 그렇지 않으면 스캔하지 않음). 강력한 반면, 신호 및 프로브 위치를 최적화하는 것을 포함하여 파형 당 수분(minutes per waveform)의 비용에서 LVP는 비효율적이다.
일 실시예에서, 개시된 개념은 파형 매핑 및 게이팅된 레이저 전압 이미징 이미지를 발생 또는 생성하는 시스템을 제공한다. 상기 시스템은 : 회로를 고정(holding)하는 홀더; 상기 회로에 테스트-루프 신호를 공급하는 테스트-루프 발생기로서, 상기 테스트-루프 신호는 매 테스트-루프 주기를 반복하는 자극 신호를 포함하는, 테스트-루프 발생기; 레이저 소스; 상기 레이저 소스로부터의 레이저 빔을 상기 회로 상으로 지향시키는 제1 광학계; 상기 회로로부터 반사된 레이저 광을 수집하는 제2 광학계; 상기 반사된 레이저 광을 검출하고 그에 응답하여 센서 출력을 생성하도록 구성된 센서; 및 상기 센서 출력 및 동기화 신호에 기초하여 디지털 출력 신호를 생성하는 고속 디지털 신호 평균기를 포함한다. 하나 이상의 실시예들에서, 상기 제1 광학계는 상기 회로의 영역에 걸쳐 레이저 빔을 래스터-스캐닝(raster scanning)하도록 구성된 레이저 스캐닝 현미경(laser scanning microscope; LSM)을 포함한다. 일부 실시예들에서, 상기 센서 출력은 (LSM 이미지를 나타내는) 직류(DC) 성분 및 (테스트 루프 신호에 대한 회로 응답을 나타내는) 교류(AC) 성분을 포함한다. 일부 실시예들에서, 상기 고속 디지털 신호 평균기는 상기 래스터 스캔의 각 위치(픽셀)에 대한 디지털 출력 신호를 생성한다. 일 실시예에서, 상기 디지털 출력 신호는, 각 위치에서, 다수의 전체 테스트-루프 주기들에 걸쳐 자극 신호로부터 생성된 AC 성분에 기초할 수 있다("파형 매핑"). 일부 실시예들에서, 상기 고속 디지털 신호 평균기는 입력으로서 게이트 신호를 취하도록 더 구성될 수 있으며, 이 경우, 상기 게이트 신호는 상기 테스트-루프 주기보다 짧은 적어도 하나의 게이트 주기를 정의한다. 이러한 실시예들 중 하나 이상에서, 상기 디지털 출력 신호는, 각 위치(픽셀)에서, 다수의 테스트-루프 주기들에 걸쳐 게이트 주기 동안 상기 자극 신호로부터 생성된 AC 성분에 기초할 수 있다(게이팅된-LVI). LSM 이미지 및 디지털 출력 신호 모두 저장소(예를 들어, 비활성 자기 또는 솔리드 스테이트 메모리)에 저장될 수 있으며, 이로써 각 디지털 출력 신호는 LSM의 픽셀들과 상관될 수 있다.
다른 실시예에서, 본 개시서에 따른 진단 측정 방법은 : 테스트 패턴으로 피시험 기기(device under test)를 자극하는 단계로서, 상기 테스트 패턴은 매 테스트 루프 주기 후에 반복하는 자극 신호를 포함하는, 단계; 래스터 스캔 방식으로 레이저 빔을 이용하여 상기 피시험 기기의 영역을 조사하는 단계(illuminating); 상기 조사에 응답하여 상기 피시험 기기에서 반사되는 광을 검출하는 단계; 상기 검출된 반사광의 직류(DC) 성분 및 교류(AC) 성분을 식별하는 단계; 트리거 신호 및 게이트 신호에 기초하여 다수의 테스트-루프 주기들에 걸쳐 상기 AC 성분을 평균화하는 단계로서, 상기 트리거 신호는 상기 AC 성분을 상기 테스트 패턴에 동기화시키고, 상기 게이트 신호는 각 테스트-루프 주기 동안 AC 성분의 어느 부분을 디지털화할지를 선택하는, 단계; 출력 신호를 생성하기 위해 상기 평균화된 AC 성분을 디지털화하는 단계; 및 상기 출력 신호를 메모리에 저장하는 단계를 포함한다. 상기 게이트 신호가 상기 테스트 루프 주기보다 짧은 시간에 대응하는 AC 성분의 일부를 선택할 때, 상기 개시된 동작은 게이팅된-LVI로 지칭될 수 있다. 상기 게이트 신호가 상기 테스트 루프 주기와 동일한 시간에 대응하는 AC 성분의 일부를 선택할 때, 상기 개시된 동작은 파형 매핑으로 지칭될 수 있다.
도 1은 하나 이상의 실시예들에 따른 진단 시스템을 블록도 형태로 도시한다.
도 2는 다른 하나 이상의 실시예들에 따른 진단 시스템을 블록도 형태로 도시한다.
도 3은 하나 이상의 실시예들에 따른 진단 동작 중에 사용되는 다양한 예시적 신호들을 도시한다.
도 4는 일 실시예에 따른 피시험 기기로부터 수집된 데이터를 나타낸다.
도 5는 다른 실시예에 따른 다른 피시험 기기로부터 수집된 데이터를 나타낸다.
도 6은 일 실시예에 따라 출력 신호가 평균화되는 테스트 루프의 수와 LVT 신호-대-잡음 사이의 관계를 도시한다.
도 7은 다른 실시예에 따라 LVT 신호-대-잡음, 출력 신호가 평균화되는 테스트 루프의 수 그리고 타겟 측정을 수행하는데 필요한 측정 대역폭 간의 관계를 도시한다.
도 8은 일 실시예에 따른 회로 진단 동작을 흐름도의 형태로 도시한다.
도 9는 하나 이상의 실시예들에 따른 네트워크를 블록도의 형태로 도시한다.
본 발명은 집적 회로(IC) 디버그 동작을 개선시키기 위한 시스템, 방법 및 컴퓨터 판독 가능 매체에 관한 것이다. 일반적으로, 레이저 스캐닝 현미경(laser scanning microscope; LSM)의 단일 스위프(sweep) 동안 피시험 집적 회로를 통한 파형을 획득/기록하는 기술이 개시되어 있다. 더 구체적으로, 본원에 기술된 기술은 실시간으로 회로의 각 위치에서 테스트 신호에 대한 집적 회로의 응답을 획득할 수 있게 한다. 본원에 개시된 기술들은 대부분의 수동 프로빙에 대한 필요성을 제거할 수 있으며, 이는 디버그 프로세스를 촉진한다. 또한, 획득된 파형이 LSM 이미지 내 특정 픽셀과 자동으로 연관될 수 있기 때문에, 데이터 맵이 형성되어 LSM 이미지에 오버레이될 수 있다. 이 지도는 이후에 (예를 들어, 푸리에 변환 분석을 사용하여) 임의의 특정 주파수의 유무, 테스트 신호 내의 특정 펄스의 유무(성공/실패 데이터), 그리고/또는 기준 신호(reference signal)와의 불일치(파형 자동 상관)를 강조 표시할 수 있다. 일부 실시예들에서, 전체 테스트 신호에 대한 회로의 응답이 기록될 수 있다. 다른 실시예들에서, 게이트 신호는 테스트 신호의 비교적 짧은 시간 구간에 대한(그리고 다른 시간 구간 동안 수신된 제외 신호(exclusion signal)에 대한) 회로 응답의 검출을 포커싱하는데 사용될 수 있다.
이하의 설명에서, 설명을 위해, 개시된 개념의 완전한 이해를 제공하기 위해 다수의 특정 세부사항들이 설명된다. 이 설명의 일부로서, 본 개시의 도면 중 일부는 개시된 개념의 신규한 측면을 모호하게 하는 것을 피하기 위해 블록도 형태의 구조 및 기기를 나타낸다. 명확성을 위해, 실제 구현의 모든 기능들이 설명될 수 있는 것은 아니다. 또한, 이 설명의 일부로서, 본 개시서의 도면 중 일부는 흐름도의 형태로 제공될 수 있다. 특정 순서도의 상자들은 특정 순서로 제시될 수 있다. 그러나, 임의의 주어진 흐름도의 특정 시퀀스는 단지 하나의 실시예를 예시하기 위해 사용된다는 것을 이해해야 한다. 다른 실시예들에서, 흐름도에 도시된 다양한 요소들 중 임의의 요소는 삭제될 수 있으며, 또는 설명된 동작 시퀀스는 상이한 순서로 또는 심지어 동시에 수행될 수 있다. 추가로, 다른 실시예들은 흐름도의 일부로서 도시되지 않은 추가 단계들을 포함할 수 있다. 또한, 본 개시서에 사용된 언어는 주로 가독성 및 설명 목적을 위해 선택되었으며, 발명 대상을 기술하거나 제한하기 위해 선택되지 않았으며, 청구항에 의지하여 그러한 발명 대상을 결정할 필요가 있다. 본 명세서에서 "일 실시예" 또는 "실시예"란 언급은 실시예와 관련하여 설명된 특정 특징, 구조 또는 특성이 개시된 발명의 적어도 일 실시예에 포함된다는 것을 의미하며, "일 실시예" 또는 "실시예"에 대한 다수의 참조는 반드시 모두 동일한 실시예를 지칭하는 것으로 이해되어서는 안된다.
(소프트웨어 및/또는 하드웨어 개발 프로젝트에서와 마찬가지로) 실제 구현의 개발에서, 개발자의 구체적인 목표(예를 들어, 시스템 관련 및 비즈니스 관련 제약 준수)를 달성하기 위해 많은 결정이 이루어져야 하고 이러한 목표는 구현마다 다를 수 있음이 이해될 것이다. 또한, 이러한 개발 노력은 복잡하고 시간 소모적일 수 있지만, 그럼에도 불구하고 본 발명의 이점을 갖는 집적 회로 테스트 및 디버그 시스템의 설계 및 구현에 있어서 통상의 지식을 가진 자에게는 일상적인 일일 것이라는 것이 이해될 것이다.
도 1을 참조하면, 하나 이상의 실시예들에서, 진단 시스템(100)은 피시험 기기(DUT)(104)를 전기적으로 자극하는 테스트-루프 생성기(102)를 포함할 수 있다. 레이저(106)는 연속파 레이저 빔을 레이저 스캐닝 현미경(LSM)에 전달한다. 소자(110)는 레이저(106)로부터의 광을 광학계(112)를 통해 DUT(104)로 통과시키고, 그리고 동시에 DUT(104)로부터 반사된 광을 검출기(114)로 통과시킨다. 일 실시예에서, 검출기(114)는 애벌런치 포토다이오드일 수 있다. 검출기(114)로부터의 신호는 반사된 레이저 빔의 광자 플럭스에 직접적으로 대응한다. 증폭기(116)(예를 들어, 트랜스임피던스 증폭기 또는 TIA)는 검출기(114)로부터의 신호 출력을 증폭하고 그 자신의 출력을 주파수 분리기(118)(예를 들어, 바이어스-티(bias-tee) 주파수 분리기 회로)로 보낸다. 주파수 분리기(118)로부터의 출력은 DC 성분 또는 신호(120) 및 AC 성분 또는 신호(122)를 포함한다. DC 신호(120)는 스캐닝되고 있는 회로 성분들의 반사율을 나타내는 전압이며, 그리고 종래의 LSM 이미지에 대응한다. 도시된 바와 같이, DC 신호(120)는 메모리(124)(예를 들어, 비-일시적 자기 또는 솔리드 스테이트 메모리 또는 휘발성 프레임-그래버 메모리)에 저장될 수 있다. AC 성분 또는 신호(122)는 테스트-루프 발생기(102)로부터 인가된 전기적 자극에 대한 DUT의 응답을 나타내며, 그리고 도시된 실시예에서, 고속 디지털 신호 평균기(126)에 인가될 수 있다. 디지털화된 DUT 출력 신호(128)는 또한 메모리(124)에 기록될 수 있다. 일 실시예에서, 트리거 신호(130)는 고속 디지털 신호 평균기(126)에 의해 생성된 파형(예를 들어, 디지털화된 DUT 출력(128))을 테스트-루프 발생기(102)에 의해 제공된 자극 신호 및 (DC 신호(120)로 표현된) LSM 이미지 내 각 픽셀과 동기화하는데 사용될 수 있다. 다른 실시예에서, 디지털 신호 평균기(126)는 DUT(104)(미도시)로부터 직접 신호에 의해 동기화될 수 있다. 또 다른 실시예에서, LSM(108)은 동기화를 위해 고속 디지털 신호 평균기에 픽셀 클럭을 제공할 수 있다. LSM-대-평균기 연결은 캡처된 파형 및 LSM 픽셀 간의 직접적인 상관 관계를 허용한다. 당업자는 소자(110)를 빔-스플리터로 인식할 것이다. 당업자는 또한 LSM(108)이, 레이저(106)로부터의 빔이 DUT(104)를 가로질러 스캐닝되거나 또는 DUT(104) 상의 특정 위치에서 파킹되는 것을 허용하는 전기적 및 광학 소자들을 포함할 수 있다는 것을 이해할 것이다. 또한, 광학계(112)가 단일 소자로 제한될 필요가 없지만, 예를 들어 대물렌즈, 파장판(wave plate), 튜브 렌즈 및 거울과 같은 임의의 수의 컴포넌트들을 포함할 수 있다는 것이 더 인식될 것이다.
동작 중에, 고속 디지털 신호 평균기(126)는 DUT 신호(122) 및 트리거 신호(130)를 동시에 디지털화한다. 디지털 신호 평균기(126)는 예를 들어 위상 동기 루프로 트리거 신호(130)를 추적할 수 있고, 그리고 DUT 신호(122)의 상관 평균(correlation averaging)을 위한 기준으로서 이 신호를 사용할 수 있다. 즉, 연속적으로 스트리밍하는 DUT 신호(122)는 샘플들을 기준(트리거) 신호(130)와 상관시킴으로써 실시간으로 평균화될 수 있다. 따라서, 종래의 접근법들과는 달리, 본원에 개시된 기술들은 실시간으로 LSM 스캔의 각 픽셀에서 파형이 획득될 수 있게 한다. 결과적인 파형 및 LSM 이미지는 개별적으로 또는 공동으로 (예를 들어, 저장소(124)에) 저장될 수 있다. 공통(또는 상이한) 데이터베이스에 서로 다른 파일들로서 또는 상이한 엔트리로서 별도로 저장된다면, 동기 데이터(예를 들어, 시간)는 각각의 디지털화된 DUT 신호(128)가 대응 LSM 이미지 내 개별 픽셀들과 결합되거나 연관될 수 있도록 저장될 수 있다. 본원에서 사용된 바와 같이, "파형 맵"이란 용어는 각 LSM 픽셀의 대응 DUT 신호가 하나 이상의 완전한 테스트 루프에 응답하여 캡처될 때 2차원 LSM 이미지 및 대응하는 디지털화된 DUT 신호들의 캡처를 나타낸다. 본 명세서에 따라 생성된 파형 맵의 각 픽셀은 그 위치에서 획득된 파형을 나타내기 위해 확장될 수 있다. 또한, 파형이 활성 DUT에 대한 상세한 정보를 포함하기 때문에, 일단 파형 맵이 형성되면, 오프라인 데이터 처리는 많은 수의 2차 데이터 맵이 생성될 수 있게 한다. 이러한 데이터 맵들은 관심있는 파형의 특정 피처들을 신속하게 강조 표시할 수 있다. 특히, 파형 맵은 자기 상관 또는 탬플릿 매칭에 적합하다. 예를 들어, 슬라이딩 윈도우 상호-상관 알고리즘은 본 발명에 따라 파형 맵에 적용되어 상관 계수의 어레이를 생성할 수 있다. 결과물인 상관 계수 곡선은 검사된 파형들과 탬플릿 파형의 유사성을 정량화하는데 사용될 수 있다. 뿐만 아니라, 파형 맵을 오프라인으로 처리하면 프락셔널 차원 알고리즘(fractional dimensional algorithm) 같은 더 많은 계산 분석이 가능하며, 이는 두 파형들 간의 과도 효과(transient effect)를 결정하는데 사용될 수 있다.
다른 하나 이상의 실시예들에서, 디지털 신호 평균기(126)는 인가된 테스트 루프의 일부분 동안에만 DUT 신호(122)를 디지털화하도록 구성될 수 있다. 도 2를 참조하면, 본 접근법에 따라 변경된 진단 시스템(100)(진단 시스템(200)으로 식별됨)은 게이트 발생기(202)를 사용하여 게이트 신호(204)를 생성하고, 디지털 신호 평균기(206)가 디지털 파형 출력(128)을 생성하는 시간을 제어한다. 이제 (도 2를 고려하여) 도 3을 참조하면, 디지털 신호 평균기(206)(예를 들어, 고속 적분기)는 DUT 신호(122) 및 동기 클럭 또는 트리거 신호(130)를 수신한다. 트리거 신호(130)는 테스트 루프 주기(T) 및 대응 반복 속도(1/T)를 정의한다. (구체적으로, gate-1(300) 동안) 게이트 신호(204)는 트리거 신호(130)의 어써트(assertion)에 대한 획득 윈도우의 시작을 결정하는 게이트-지연 △, 그리고 게이트-폭
Figure 112018051008614-pct00001
에 의해 정의된다. 본원에 사용된 바와 같이, "게이트"는 DUT 응답 신호(122)를 적분하는 시간 윈도우를 정의한다. 현재 실시예에서, 디지털 적분기(206)는 gate-1(300)에 포함되는 DUT 신호(122)의 일부만을 인식하며; 이 신호
Figure 112018051008614-pct00002
(302)만이 적분기(206)에 제공된다. 이에 따라, 게이팅된 DUT 신호
Figure 112018051008614-pct00003
(302)는 다음에 의해 주어질 수 있다 :
Figure 112018051008614-pct00004
(방정식 1)
적분기(206)가 n 개의 테스트-루프에 걸쳐 이 신호를 평균화하기 때문에, 적분기 출력
Figure 112018051008614-pct00005
(128)은 다음과 같이 표현될 수 있다 :
Figure 112018051008614-pct00006
(방정식 2)
이 때, K는 하드웨어(예를 들어, 적분기(206))에 의해 정의된 상수이다. 도 3에 기초하여, 출력 신호
Figure 112018051008614-pct00007
(128)의 획득 시간은 nT에 비례한다.
실제로, 제2 게이트, gate-2(304)는 베이스라인 DC 측정을 획득하는데 사용될 수 있다. 일반적으로, gate-2(304)의 게이트 폭은 gate-1(300)에 의해 정의된 폭
Figure 112018051008614-pct00008
과 매칭한다. 일부 실시예들에서, 게이트 세트 내의 게이트들은 상이한 폭을 가질 수 있다. 예를 들어, "실패" 신호를 캡처하기 위한 게이트는 필요한 신호를 캡처하는데 필요한 만큼 짧을 수 있으며(아래 설명 참고), 그리고 백그라운드를 캡처할 게이트는 가능한 한 길 수 있다. 이러한 방식으로, "백그라운드(background)" 값의 신호-대-잡음 비는 (그 쌍의 다른 게이트의 폭과 매칭하기 위해 짧은 백그라운드 윈도우 폭 너비를 갖는 것에 비해) 개선될 수 있다. 상이한 폭의 게이트들이 사용될 때, 그것들은 결합 전에 정규화되어야 한다. gate-2(304)는 일반적으로 신호가 없는 DUT 신호(122)의 섹션에 걸쳐있을 수 있다. 이 경우 출력 전압
Figure 112018051008614-pct00009
(128)은 gate-1(300) 동안 획득된 DUT 신호와 gate-2(304) 동안 획득된 DUT 신호 간의 차이일 수 있다. 이는 다음과 같이 표현될 수 있다 :;
Figure 112018051008614-pct00010
(방정식 3)
게이트를 정의하는 것은 기존의 LVP 기술을 사용하거나 시뮬레이션된 파형을 사용하여 단일의 대표적인 파형을 수집하는 것을 필요로 한다. 게이트들의 선택은 (예를 들어, 테스트-루프 발생기(102)에 의해 생성된) 테스트 패턴 및 원하는 정보에 의존한다. 일반적으로, 게이트-폭은 원하는 DUT 신호 정보를 손상시키지 않으면서 가능한 한 커야한다. 이는 결과적인 캡처된 신호와 대응하는 신호-대-잡음 비를 최대화할 수 있다. 일단 게이트들이 확립되면, 본원에 설명된 기술들은 추가 LVP 파형 수집 없이 DUT의 응답 신호(예를 들어, 신호(122))를 매핑할 수 있다. 이러한 검출 기법은 (적용된 테스트 패턴으로부터의 결과물인) DUT 응답 신호 내의 고유한 피처가, 신호의 스펙트럼 성분에 의존하지 않고, 게이팅되고, 측정되고, LSM 이미지 상에 매핑될 수 있게 한다. 본원에 사용되는 바와 같이, "게이팅된-LVI"란 용어는 각 LSM 픽셀의 대응 DUT 신호가 하나 이상의 완전한 테스트-루프들의 적용(application)에 대한 응답인 경우 2 차원 LSM 이미지 및 대응하는 디지털화된 DUT 신호들의 캡처를 지칭한다. 하나 이상의 게이트들(또는 게이트 세트들)은 캡처된 DUT 응답의 해당 부분을 선택하는데 사용될 수 있다. 본원에 사용된 바와 같이, "레이저 전압 추적" 또는 "LVT"란 용어는 파형 매핑(상기 참고) 또는 게이팅된-LVI 동작들 중 하나를 지칭한다.
도 4는 DUT(104)에 대한 180 nm 인버터 체인 및 컴포넌트(206)로서 박스카 평균기를 사용하여 수집된 데이터를 나타낸다. 테스트-루프는 20 마이크로초(μs)에 걸쳐 있지만; 4 μs 기간만 도시된다. DUT 응답 신호(400A)는 양호한(통과) 신호를 나타내고, 파형(400B)은 불량(실패) 파형을 나타낸다. 영역들(402A, 404A)은 맵(406A)을 생성하는데 사용된 게이트 세트를 나타내며, 영역들(402B, 404B)은 맵(406B)을 생성하는데 사용된 게이트 세트를 나타낸다. 이 예에서, 목적은 DUT의 실패 신호를 캡처/매핑하는 것이다. 게이트들(402A, 402B)은 베이스라인 데이터를 획득하는데 사용된다. 게이트(404B)는 DUT가 실패한 경우에만 존재하는 이벤트를 포함 또는 수반하며, 그리고 전체 테스트 루프 길이의 0.5 % 미만의 지속 시간에서 100 ns 미만의 펄스를 포함한다; 이는 종래 LVI 기술들이 작동하기에는 원하는 신호를 너무 짧게 만든다. 이러한 방식으로 정의되면, 게이트 세트들(402A/404A 및 402B/404B)은 실패 조건들하에서만 LVT 신호를 생성한다. 이미지들(406A 및 406B)은 350X 2.45NA 고체 침지 렌즈(solid immersion lens; SIL) 및 1320 nm 연속파 레이저로 수집되었다. 게이트들(402A/404A 및 402B/404B) 및 스캔 속도는 두 이미지들 모두에 대해 일정하였다. 예상대로, 통과 조건(404A)은 신호가 없는 맵(406A)을 생성한다. 실패한 DUT 응답(400B)을 생성하는 테스트 루프를 사용하면, 실패 신호가 존재하는 곳을 명확하게 강조 표시하는 LVT 맵 또는 이미지(406B)가 생성된다. LVT가 베이스라인에 상대적으로 신호를 디스플레이하기 때문에(방정식 3 참고), LVT는 특정 픽셀에서 게이팅된 신호의 상대적인 극성(polarity)을 설명하는 추가 이점이 있다. 맵(406B) 내의 검은색 영역들(신호)은 신호 적분기(206)로부터의 네거티브 응답에 대응한다. 이는 게이팅된 이벤트가 베이스라인 신호보다 낮은 경우이다(게이트들(402B 및 404B) 간의 신호(400B)를 비교). 반면에, 맵(406B) 내의 흰색 영역들(신호)은 실패 신호가 반전될 때 발생하는(도 5 참고), 신호 적분기(206)로부터의 포지티브 응답에 대응한다. 신호 반전은 다양한 이유로 발생한다. 예를 들어, NMOS 및 PMOS 트랜지스터는 경우에 따라 트랜지스터 게이트 및 드레인과 반대 극성을 나타낸다.
도 5를 참조하면, 게이트(504) 내의 신호(500)가 게이트(502)의 베이스라인 신호 레벨 아래에 위치하기 때문에, DUT 신호(500)는 네거티브 LVT 신호(맵(506)에서 검은색 영역으로 표시됨)를 생성한다. DUT 신호(508)는 반전된 것을 제외하고는 신호(500)와 동일하다. 이 경우, LVT 신호는 게이트(504) 내의 신호(508)의 부분이 게이트(502) 내의 베이스라인 신호 위에 위치하기 때문에 포지티브이다(맵(506)에서 흰색 영역으로 표시됨).
LVT 최적화는 몇몇 상호 관련된 평균기/적분기 파라미터들(예를 들어, 컴포넌트(206))의 이해를 필요로 한다. 일반적으로, 테스트 엔지니어 또는 사용자는 도 3에 의해 반복 속도(1/T)로 정의된 테스트 패턴 주파수 및 평균화 양 n을 제어한다. 측정 대역폭 BW는 이러한 두 개의 파라미터들에 의존한다 :
BW = C/nT (방정식 4)
여기서, 'C'는 사용된 하드웨어 평균기의 특정 유형에 의존하는 상수이다. 일 실시예에서, 예를 들어, C = 0.442이다. 대역폭은 레이저 스캐닝 현미경의 픽셀 체류 시간(pixel dwell time)을 제한하여 LVT 획득 시간을 결정한다 :
Figure 112018051008614-pct00011
(방정식 5)
테스트 목적으로, LVT 이미지들/맵들은 2.9 NA SIL, 1064 nm 연속파 레이저 및 컴포넌트(114)용 저주파 탐지기가 장착된 Meridian V(FEI Company에 의해 제조됨)에서 수집되었다. (1064 nm 레이저는 위에서 확인된 1320 nm 레이저보다 향상된 해상도를 제공한다. 단파장 광자에 의한 광전류 주입은 신호에 무시할 수 있는 영향을 미친다는 것이 판명되었다.) DUT는 다양한 펄스 신호로 자극된 28 nm 기기였다. 펄스 진폭, 테스트-루프 주기, 게이트/펄스 폭 및 평균화된 테스트 루프 수는 독립적으로 조정되었다. 결과물인 LVT 이미지들이 처리되고 분석되었다.
도 6을 참조하면, LVT 신호-대-잡음 비(SNR) 및 평균화 수(n) 간의 관계가 도시된다. 이 데이터를 획득하기 위해, 20 ns 스퀘어 펄스 및 매칭하는 20 ns 폭 게이트 신호들이 사용되었다. 대역폭은 평균이 증가됨에 따라 테스트-루프 주기(T)를 감소시킴으로써 270 Hz에서 일정하게 유지되었다(방정식 4 참고). 각 512 x 512 픽셀 LVT 이미지는 수집하는데 약 8분이 걸렸다; 평균적으로 픽셀 당 2 ms 미만 또는 파형 당 2 ms 미만. 대조적으로, (픽셀 당 10 초에서, 매우 자유로운 추정치(very liberal estimate)) 기존 LVI 기술을 사용하여 캡처된 기능적으로 동일한 이미지는 대략 다음이 걸릴 것이다 :
Figure 112018051008614-pct00012
실제로, 테스트 루프 주기는 조정하기 어렵거나 불가능한 경우가 종종 있다. 테스트 루프 길이가 일정할 때, 평균화된 테스트 루프의 수를 증가시키는 것은 대역폭을 감소시킨다. 이것을 고려하여, 도 7에 나타난 데이터는 1 μs의 일정한 루프 길이 및 10 ns의 펄스 폭에 기초한다. 도시된 바와 같이, 여기에서의 데이터는 도 6에 제시된 것과 약간 벗어난다. 일반적인 경향이 여전히 유지되지만, 즉, n을 증가시키는 것은 SNR을 증가시키지만, 그 효과는 약화된다. 대역폭 변경으로 인해 이러한 결과가 발생한다. 관찰된 범위에서, LVT 신호 진폭은 대역폭 증가에 따라 완만한 증가를 보였다. 이에 따라, n이 증가함에 따라, 감소하는 대역폭은 신호 강도에 부정적으로 영향을 미치므로, SNR 이득을 방해한다. 다른 데이터는 테스트 루프 주기 변화가 이미지 SNR에 거의 영향을 미치지 않았음을 나타낸다. 대안적으로, DUT 신호 강도 또는 게이트 폭 중 하나를 증가시키면 SNR이 개선된다. 본원에 설명된 대부분의 이미지에서, DUT 신호 강도의 척도로 사용되는 파형(LVP) 진폭은 약 300 마이크로볼트(μV)였다. 테스트 루프 주기와 관련하여 펄스폭은 수 %에서 0.1 % 범위였다. 이러한 조건들 하에서, 1024 개의 평균은 기존의 LVI와 비교되는 민감도를 제공했다. 경우에 따라, 충분한 SNR을 제공하는 평균은 256 개 정도였다.
LVT 이미지를 최적화할 때, SNR 및 획득 시간 간의 상호 작용(interplay)은 무시되어서는 안된다. DUT 신호 진폭 및 테스트 루프 펄스 폭이 SNR에 영향을 미치지만, 이러한 파라미터들은 종종 고정되거나 또는 변경하기가 어렵다. 따라서, 평균화는 SNR 최적화에 중요한 역할을 한다. 평균값이 획득되는 테스트 루프 수를 증가시키면 SNR이 개선되지만, 획득 시간에는 부정적인 영향을 미친다. 구체적으로, 방정식 4 및 방정식 5를 결합시키면 다음이 주어진다 :
Figure 112018051008614-pct00013
(방정식 6)
이와 같이, 데이터 획득을 가속화하기 위해서 테스트 루프 주기 T가 최소화되어야 한다. 그렇지 않은 경우, 획득 시간은 평균으로 스케일링된다.
LVT는 테스트 패턴이 LVI 분석을 금지할 때 사용될 수 있는 강력한 기술이다. 실패 회로가 비정상적인 신호를 생성하면, 그 신호는 게이팅될 수 있다. 게이트들을 정의하려면 오직 하나의 파형만 수집하거나 또는 시뮬레이션된 파형을 사용해야 한다. LVT 없이 회로의 실패(failure)의 근본 원인을 찾는 것은 LVP가 있는 회로를 통해 실패 신호를 추적하는 것을 포함한다. 이는 수백 가지의 파형과 노동력을 필요로할 수 있다. 본원에 개시된 바와 같은 LVT는 실패 신호의 시각적인 맵을 제공함으로써 불필요한 프로빙의 많은 부분을 렌더링한다. 의심되는 컴포넌트가 식별되고 추가 로컬라이제이션이 필요한 경우에만 프로빙이 수행된다.
레이저 전압 추적(laser voltage tracing; LVT)은 적용된 테스트 루프에 대한 DUT의 응답을 모니터링하는 새로운 접근법을 도입한다. 본원에 사용된 바와 같이, LVT는 파형 매핑과 게이팅된-LVI 동작들 모두를 지칭한다. 전자에서는, 하나 이상의 완전한 테스트 루프에 대한 DUT의 응답이 기록되는 반면, 후자에서는, 오직 테스트 루프의 일부분에 대한 DUT의 응답만이 기록된다(이 부분은 게이트들에 의해 정의된다). 두 접근법들 모두 대응 LSM 이미지의 각 픽셀에서 DUT 신호들의 실시간 획득을 허용한다. 특히, 개시된 LVT 기술들은 종래 LVI 기술들을 사용하여 검출하기 어렵거나 불가능한 DUT 신호들을 이미징하는 것을 가능하게 한다. 활성 DUT의 신호가 주기적이지 않거나 50 % 듀티-사이클을 상당히 벗어날 때, 기존 LVI 신호 모니터링 방식(스펙트럼 분석기, 로크인 증폭기, 벡터 분석기 등)은 비효율적으로 된다. 이러한 기기들이 모니터링될 수 있는 강한 주파수 성분을 포함하는 신호에 의존하기 때문에, 모니터링되는 신호의 듀티 사이클 또는 주기를 감소시키는 것은 이러한 주파수 성분의 강도에 상당히 악영향을 미친다. LVT를 사용하면, DUT 신호의 듀티 사이클이나 주기성과 독립적으로 측정이 수행될 수 있다. 단지 예시로서, LVT는 문제가 있는 주변 NAND 회로를 디버깅하는데 적용될 수 있다. 이러한 유형의 회로에 대한 테스트 및 디버그 작업에는 일반적으로 LVI와 같은 다른 이미징 기법을 사용하지 못하도록 하는 펄스 신호를 포함한다. 결과적으로, LVT는 불필요한 프로빙을 줄이고 프로브 배치가 보장될 때 프로브 배치를 지원한다.
도 8을 참조하면, 일 실시예에 따른 회로 진단 동작(800)은 상기에 개시된 시스템들의 현저한 동작 특징들을 캡처하는 것으로 도시된다. 참조번호 800의 동작은 DUT를 전기적으로 자극함으로써 시작한다(블록 802). 이는 컴포넌트(102)와 같은 테스트 루프 발생기에 의해 달성될 수 있다. 그 다음, DUT는 래스터 스캔 방법으로 레이저 빔을 이용하여 조사(illuminating)될 수 있다(블록 804). 이는 예를 들어 레이저(106), LSM(108), 소자(110) 및 광학계(112)로 달성될 수 있다. 모든 DUT가 조사될 필요가 없다는 점에 유의해야한다. 그 후, DUT로부터 반사된 레이저 광이 검출될 수 있다(블록 806). 상술된 바와 같이, 반사된 광은 DC 성분 및 AC 성분을 가질 수 있다. DC 성분은 (그레이스케일) LSM 이미지를 나타내고, AC 성분은 전기 자극의 인가된 테스트 패턴에 대한 DUT 응답을 나타낸다. 그 다음, AC 성분은 평균화되는 동안 그리고 디지털화(블록 810)되기 전에 게이팅될 수 있다(808). 일 실시예에서, 다수의 완전한 테스트 패턴에 대한 DUT 응답이 평균화될 수 있도록 게이트 신호가 인가될 수 있다. 이 경우, 동작(800)은 파형 매핑이라 지칭될 수 있다. 다른 실시예에서, 다수의 부분 테스트 패턴들에 대한 DUT 응답이 평균화될 수 있도록 게이트 신호가 인가될 수 있다. 이 경우, 동작(800)은 게이팅된-LVI 매핑으로 지칭될 수 있다. 마지막으로, 디지털화된 DUT 응답 및 대응 LSM 이미지가 저장될 수 있다(블록 812).
도 9를 참조하면, 네트워크(900)는 (DUT(904) 및 전기-광학 컴포넌트들(906)을 포함하는) 진단 시스템(902), 저장소(908) 및 로컬 처리 시스템(910)을 포함할 수 있다. 예를 들어, 진단 시스템(902)은 시스템(100) 또는 시스템(200) 중 어느 하나와 유사할 수 있다. 본 개시서에 따라 진단 시스템(902)에 의해 캡처된 파형들은 저장소(908)에 저장될 수 있다. 전술한 바와 같이, LSM 이미지 데이터 및 파형 데이터는 저장소(908)에 저장될 수 있다. 이러한 데이터는 개별적으로 (예를 들어, 공통 또는 상이한 데이터베이스에 상이한 파일들로서 또는 엔트리들로서) 또는 단일 엔티티 또는 파일로서 저장될 수 있다. 처리 시스템(910)은 예를 들어 엔지니어링 워크스테이션 또는 퍼스널 컴퓨터일 수 있다. 처리 시스템(910)은 근거리 통신망(LAN)(912)에 통신 가능하게 연결될 수 있고, 이를 통해, 컴퓨터 시스템(914) 및 프린터(916)와 같은 다른 로컬 기기들에 통신 가능하게 연결될 수 있다. 또한, 처리 시스템(910)은 LAN(912) 및 게이트웨이 및/또는 라우터(918)를 사용하여, 광역 네트워크(WAN)(920)에 연결된 또 다른 기기들(예를 들어, 서버 저장소(922) 및 컴퓨터 시스템(924))과 통신할 수 있다. 네트워크들(912, 918)은 임의의 원하는 기술(유선, 무선 또는 이들의 조합) 및 통신 프로토콜(예를 들어, TCP, 또는 전송 제어 프로토콜 및 PPP, 또는 점대점 방식)을 사용할 수 있다. 처리 시스템(910)은 본원에 설명된 유형의 파형 데이터를 액세스하고 처리하도록 하는 하나 이상의 프로그램들 또는 애플리케이션들을 실행할 수 있다. 그러한 프로그램들 또는 애플리케이션들은 처리 시스템(910)의 비-일시적 저장소에, 저장소(908)의 비-일시적 부분에 또는 서버 저장 시스템(918) 같은 비-일시적 네트워크 저장소 상에 저장될 수 있다.
상기 설명은 예시적이고 제한적이 아닌 것으로 이해되어야 한다. 물질은 당업자가 청구된 바와 같이 개시된 발명을 만들고 사용할 수 있도록 제시되었으며, 그리고 그 변형이 당업자에게 쉽게 명백할 것인 특정 실시예들의 맥락에서 제공되어 있다(예를 들어, 개시된 실시예들 중 일부는 서로 조합되어 사용될 수 있다). 따라서, 본 발명의 범위는 첨부된 청구범위를 참조하여, 그러한 청구범위가 부여되는 균등물들의 전체 범위와 함께 결정되어야 한다. 첨부된 청구범위에서, "포함하는" 및 "이 경우"란 용어는 "포함하는" 및 "여기서"란 용어의 평이한 영어 동등물(plain-English equivalent)로서 사용된다.

Claims (23)

  1. 회로를 테스트하는 시스템으로서,
    상기 회로에 테스트-루프 신호를 공급하도록 구성된 테스트-루프 발생기로서, 상기 테스트-루프 신호는 매 테스트-루프 주기를 반복하는 자극 신호를 포함하는, 테스트-루프 발생기;
    레이저 소스;
    상기 레이저 소스로부터의 연속파 레이저 빔을 상기 회로 상으로 지향시키도록 구성된 제1 광학계;
    상기 회로로부터 반사된 레이저 광을 검출하고 그에 응답하여 센서 출력을 생성하도록 구성된 센서; 및
    상기 센서 출력 및 동기화 신호에 기초하여 디지털 출력 신호를 생성하도록 구성된 고속 디지털 신호 평균기를 포함하며,
    상기 고속 디지털 신호 평균기는 상기 연속파 레이저 빔의 래스터 스캔의 각 위치에 대한 디지털 출력 신호를 생성하는, 시스템.
  2. 청구항 1에 있어서,
    상기 제1 광학계는 상기 래스터 스캔을 생성하기 위해 상기 회로의 영역에 걸쳐 상기 연속파 레이저 빔을 래스터-스캐닝(raster scanning)하도록 구성된 레이저 스캐닝 현미경(laser scanning microscope; LSM)을 포함하는, 시스템.
  3. 청구항 2에 있어서,
    상기 센서 출력은 직류(DC) 성분 및 교류(AC) 성분을 포함하는, 시스템.
  4. 청구항 3에 있어서,
    상기 AC 성분은 상기 테스트-루프 신호에 대한 상기 회로의 응답 신호에 대응하는, 시스템.
  5. 청구항 3에 있어서,
    상기 DC 성분은 LSM 이미지에 대응하는, 시스템.
  6. 청구항 5에 있어서,
    상기 동기화 신호는 상기 LSM으로부터의 픽셀 클록을 포함하는, 시스템.
  7. 청구항 1에 있어서,
    각각의 위치에 대한 상기 디지털 출력 신호들을 저장하도록 구성된 메모리를 더 포함하는, 시스템.
  8. 청구항 1에 있어서,
    상기 디지털 출력 신호는, 각 위치에서, 다수의 전체 테스트-루프 주기들에 걸친 자극 신호로부터 생성된 상기 센서 출력의 AC 성분에 기초하는, 시스템.
  9. 청구항 8에 있어서,
    각각의 위치에 대한 상기 디지털 출력 신호들을 저장하도록 구성된 메모리를 더 포함하는, 시스템.
  10. 청구항 1에 있어서,
    상기 고속 디지털 신호 평균기는 게이트 신호를 수신하도록 구성되며,
    상기 게이트 신호는 상기 테스트-루프 주기보다 짧은 적어도 하나의 게이트 주기를 정의하는, 시스템.
  11. 청구항 10에 있어서,
    상기 디지털 출력 신호는, 각 위치에서, 다수의 테스트-루프 주기들에 걸친 게이트 주기 동안 상기 자극 신호로부터 생성된 상기 센서 출력의 AC 성분에 기초하는, 시스템.
  12. 청구항 11에 있어서,
    상기 디지털 출력 신호들을 저장하도록 구성된 메모리를 더 포함하는, 시스템.
  13. 청구항 1에 있어서,
    상기 고속 디지털 신호 평균기는 고속 적분기 회로를 포함하는, 시스템.
  14. 청구항 1에 있어서,
    상기 동기화 신호는 상기 테스트-루프 발생기로부터의 신호를 포함하는, 시스템.
  15. 청구항 1에 있어서,
    상기 고속 디지털 신호 평균기는 파형 맵을 생성하며,
    상기 파형 맵의 각 픽셀은 해당 위치에서 획득된 파형을 나타내기 위해 확장될 수 있는, 시스템.
  16. 청구항 1에 있어서,
    상기 회로로부터 반사된 레이저 광을 수집하도록 구성된 제2 광학계를 더 포함하는, 시스템.
  17. 회로를 테스트하는 시스템으로서,
    상기 회로에 테스트-루프 신호를 공급하도록 구성된 테스트-루프 발생기로서, 상기 테스트-루프 신호는 매 테스트-루프 주기를 반복하는 자극 신호를 포함하는, 테스트-루프 발생기;
    레이저 소스;
    상기 레이저 소스로부터의 레이저 빔을 상기 회로 상으로 지향시키도록 구성된 제1 광학계;
    상기 회로로부터 반사된 레이저 광을 검출하고 그에 응답하여 센서 출력을 생성하도록 구성된 센서;
    상기 센서 출력 및 동기화 신호에 기초하여 디지털 출력 신호를 생성하도록 구성된 고속 디지털 신호 평균기; 및
    상기 고속 신호 평균기에 전기적으로 연결되고 그리고 게이트 시작 시간 및 게이트 지속 시간을 갖는 게이트 신호를 출력하도록 구성된 게이트-발생기 회로를 더 포함하며,
    상기 지속 기간은 상기 테스트 루프 주기보다 짧은, 시스템.
  18. 청구항 17에 있어서,
    상기 디지털 출력 신호는 상기 게이트 신호에 더 기초하는, 시스템.
  19. 청구항 18에 있어서,
    상기 디지털 출력 신호는 다수의 테스트 루프 주기들에 걸쳐 상기 지속 시간 동안 상기 AC 성분을 나타내는, 시스템.
  20. 진단 측정 방법으로서,
    테스트 패턴으로 피시험 기기(device under test)를 자극하는 단계로서, 상기 테스트 패턴은 매 테스트 루프 주기를 반복하는 자극 신호를 포함하는, 단계;
    래스터 스캔으로 레이저 빔을 이용하여 상기 피시험 기기의 영역을 조사(illuminating)하는 단계;
    상기 조사에 응답하여 상기 피시험 기기에서 반사되는 광을 검출하는 단계;
    상기 검출된 반사광의 직류(DC) 성분 및 교류(AC) 성분을 식별하는 단계;
    트리거 신호 및 게이트 신호에 기초하여 다수의 테스트-루프 주기들에 걸쳐 상기 AC 성분을 평균화하는 단계로서, 상기 트리거 신호는 상기 AC 성분을 상기 테스트 패턴에 동기화시키고, 각 테스트-루프 주기 동안, 상기 게이트 신호는 평균화될, 테스트-루프 주기보다 짧은 시간에 대응하는 AC 성분의 일부를 선택하는, 단계;
    출력 신호를 생성하기 위해 상기 평균화된 AC 성분을 디지털화하는 단계; 및
    상기 출력 신호를 메모리에 저장하는 단계를 포함하는, 방법.
  21. 청구항 20에 있어서,
    상기 평균화하는 단계 및 상기 디지털화하는 단계는 고속 적분기 기기에 의해 수행되는, 방법.
  22. 청구항 20에 있어서,
    상기 출력 신호는 파형 맵이며,
    상기 파형 맵의 각 픽셀은 해당 위치에서 획득된 파형을 나타내기 위해 확장될 수 있는, 방법.
  23. 청구항 20에 있어서,
    상기 래스터 스캔으로 레이저 빔을 이용하여 상기 피시험 기기의 영역을 조사(illuminating)하는 단계는 레이저 빔의 단일 스위프(sweep)를 수행하는 단계를 포함하는, 방법.
KR1020187014724A 2015-11-06 2016-11-04 파형 매핑 및 게이팅된 레이저 전압 이미징 KR102255480B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562252345P 2015-11-06 2015-11-06
US62/252,345 2015-11-06
PCT/US2016/060689 WO2017079665A1 (en) 2015-11-06 2016-11-04 Waveform mapping and gated laser voltage imaging

Publications (2)

Publication Number Publication Date
KR20180081531A KR20180081531A (ko) 2018-07-16
KR102255480B1 true KR102255480B1 (ko) 2021-05-24

Family

ID=58663078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187014724A KR102255480B1 (ko) 2015-11-06 2016-11-04 파형 매핑 및 게이팅된 레이저 전압 이미징

Country Status (6)

Country Link
US (1) US10209301B2 (ko)
JP (1) JP7028783B2 (ko)
KR (1) KR102255480B1 (ko)
CN (1) CN108603845B (ko)
TW (1) TWI630399B (ko)
WO (1) WO2017079665A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11295858B2 (en) * 2016-11-28 2022-04-05 Electronics And Telecommunications Research Institute Health data collection device, health evaluation method using the same, and health evaluation system including the health data collection device
US10401391B1 (en) 2018-02-26 2019-09-03 Samsung Display Co., Ltd. Low overhead on chip scope
US11125815B2 (en) 2019-09-27 2021-09-21 Advanced Micro Devices, Inc. Electro-optic waveform analysis process
CN113030713B (zh) * 2021-03-05 2021-11-09 中国科学院国家空间科学中心 一种激光探测集成电路内部电平状态的系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100117667A1 (en) 2008-11-07 2010-05-13 Lo William K Method and means for optical detection of internal-node signals in an integrated circuit device
JP2013512456A (ja) 2009-12-01 2013-04-11 ブルカー ナノ インコーポレイテッド 走査型プローブ顕微鏡を動作させる方法と装置
US20140292363A1 (en) 2009-05-01 2014-10-02 Dcg Systems, Inc. Systems and method for laser voltage imaging state mapping

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430305A (en) * 1994-04-08 1995-07-04 The United States Of America As Represented By The United States Department Of Energy Light-induced voltage alteration for integrated circuit analysis
JP2669385B2 (ja) * 1995-03-06 1997-10-27 日本電気株式会社 液晶薄膜トランジスタ基板の検査方法及びそれを適用した検査装置
TW318209B (en) 1996-05-10 1997-10-21 Schlumberger Technologies Inc Laser voltage probe methods and apparatus
JPH1020202A (ja) * 1996-07-08 1998-01-23 Nikon Corp 光走査型顕微鏡
US5905577A (en) * 1997-03-15 1999-05-18 Schlumberger Technologies, Inc. Dual-laser voltage probing of IC's
US6947133B2 (en) 2000-08-08 2005-09-20 Carl Zeiss Jena Gmbh Method for increasing the spectral and spatial resolution of detectors
US6617862B1 (en) * 2002-02-27 2003-09-09 Advanced Micro Devices, Inc. Laser intrusive technique for locating specific integrated circuit current paths
CN100401097C (zh) * 2003-06-16 2008-07-09 皇家飞利浦电子股份有限公司 检测事件的时间分辨记录的检测器及相关方法和成像设备
US7450245B2 (en) * 2005-06-29 2008-11-11 Dcg Systems, Inc. Method and apparatus for measuring high-bandwidth electrical signals using modulation in an optical probing system
US7733100B2 (en) * 2005-08-26 2010-06-08 Dcg Systems, Inc. System and method for modulation mapping
WO2008043469A1 (de) * 2006-10-06 2008-04-17 Carl Zeiss Microlmaging Gmbh Verfahren zur leistungsregelung einer laserdiode oder led
JP2010212929A (ja) * 2009-03-10 2010-09-24 Sony Corp 測定装置、再生装置、測定方法
JP5894745B2 (ja) * 2011-05-31 2016-03-30 浜松ホトニクス株式会社 集積回路検査装置
CN104661704B (zh) 2012-07-18 2017-04-12 普林斯顿大学托管委员会 多量级光谱纳米显微镜
US9417286B2 (en) * 2013-03-15 2016-08-16 The United States Of America As Represented By The Secretary Of The Navy Sensor enhancement through algorithmic acquisition using synchronization with a scan generator
US10191111B2 (en) 2013-03-24 2019-01-29 Dcg Systems, Inc. Synchronized pulsed LADA for the simultaneous acquisition of timing diagrams and laser-induced upsets
JP2015161719A (ja) * 2014-02-26 2015-09-07 ソニー株式会社 レーザー走査型顕微鏡システム及びサンプリング装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100117667A1 (en) 2008-11-07 2010-05-13 Lo William K Method and means for optical detection of internal-node signals in an integrated circuit device
US20140292363A1 (en) 2009-05-01 2014-10-02 Dcg Systems, Inc. Systems and method for laser voltage imaging state mapping
JP2013512456A (ja) 2009-12-01 2013-04-11 ブルカー ナノ インコーポレイテッド 走査型プローブ顕微鏡を動作させる方法と装置

Also Published As

Publication number Publication date
TWI630399B (zh) 2018-07-21
CN108603845A (zh) 2018-09-28
US10209301B2 (en) 2019-02-19
CN108603845B (zh) 2019-12-03
JP7028783B2 (ja) 2022-03-02
KR20180081531A (ko) 2018-07-16
JP2018534596A (ja) 2018-11-22
US20170131349A1 (en) 2017-05-11
WO2017079665A1 (en) 2017-05-11
TW201728910A (zh) 2017-08-16

Similar Documents

Publication Publication Date Title
KR102255480B1 (ko) 파형 매핑 및 게이팅된 레이저 전압 이미징
US10705139B2 (en) Semiconductor device inspection device and semiconductor device inspection method
JP2007064975A (ja) 変調マップ表示システム及び方法
JP5993909B2 (ja) レーザ電圧画像化状態マッピングのためのシステム
JP6389797B2 (ja) 半導体デバイス検査装置及び半導体デバイス検査方法
US20100117667A1 (en) Method and means for optical detection of internal-node signals in an integrated circuit device
US10139447B2 (en) Image generation apparatus and image generation method
KR20190057271A (ko) 반도체 디바이스 검사 방법 및 반도체 디바이스 검사 장치
US20170176520A1 (en) Tunable wavelength electro-optical analyzer
EP0806678A2 (en) Laser voltage probe methods and apparatus
Sanchez et al. Comparison of cw electro optical probing and light emission techniques
JP6603766B2 (ja) 画像生成装置及び画像生成方法
US20060049839A1 (en) Dynamic signal injection microscopy

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant