KR102250618B1 - 촬영 어셈블리 및 이의 패키징 방법, 렌즈 모듈, 전자 기기 - Google Patents

촬영 어셈블리 및 이의 패키징 방법, 렌즈 모듈, 전자 기기 Download PDF

Info

Publication number
KR102250618B1
KR102250618B1 KR1020197036889A KR20197036889A KR102250618B1 KR 102250618 B1 KR102250618 B1 KR 102250618B1 KR 1020197036889 A KR1020197036889 A KR 1020197036889A KR 20197036889 A KR20197036889 A KR 20197036889A KR 102250618 B1 KR102250618 B1 KR 102250618B1
Authority
KR
South Korea
Prior art keywords
photosensitive chip
packaging layer
chip
functional element
photosensitive
Prior art date
Application number
KR1020197036889A
Other languages
English (en)
Other versions
KR20200063107A (ko
Inventor
다 첸
멍빈 리우
Original Assignee
닝보 세미컨덕터 인터내셔널 코포레이션 (상하이 브랜치)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닝보 세미컨덕터 인터내셔널 코포레이션 (상하이 브랜치) filed Critical 닝보 세미컨덕터 인터내셔널 코포레이션 (상하이 브랜치)
Publication of KR20200063107A publication Critical patent/KR20200063107A/ko
Application granted granted Critical
Publication of KR102250618B1 publication Critical patent/KR102250618B1/ko

Links

Images

Classifications

    • H04N5/2254—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/55—Optical parts specially adapted for electronic image sensors; Mounting thereof
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B7/00—Mountings, adjusting means, or light-tight connections, for optical elements
    • G02B7/02—Mountings, adjusting means, or light-tight connections, for optical elements for lenses
    • G02B7/021—Mountings, adjusting means, or light-tight connections, for optical elements for lenses for more than one lens
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0264—Details of the structure or mounting of specific components for a camera module assembly
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H04N5/2253—
    • H04N5/2257—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24101—Connecting bonding areas at the same height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29035—Disposition the layer connector covering only portions of the surface to be connected covering only the peripheral area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)
  • Lens Barrels (AREA)

Abstract

촬영 어셈블리 및 이의 패키징 방법, 렌즈 모듈, 전자 기기에 있어서, 촬영 어셈블리의 패키징 방법은, 감광성 칩을 제공하는 단계; 상기 감광성 칩에 필터를 장착하는 단계; 캐리어 기판을 제공하고 상기 캐리어 기판에 감광성 칩 및 기능 소자를 임시 본딩시키는 단계; 및 상기 캐리어 기판에 상기 감광성 칩과 기능 소자 사이에 적어도 충진되는 패키징층을 형성하는 단계를 포함한다. 본 발명은 감광성 칩과 기능 소자를 패키징층에 집적시켜 회로기판을 생략함으로써, 렌즈 모듈의 전체 두께를 감소시키고, 감광성 칩과 기능 소자 사이의 거리를 단축시키며, 상응하게 전기적 연결 거리를 단축시킬 수 있고, 신호를 전송하는 속도를 향상시키는데 유리함으로써, 렌즈 모듈의 사용 성능을 향상시킨다.

Description

촬영 어셈블리 및 이의 패키징 방법, 렌즈 모듈, 전자 기기
본 발명의 실시예는 렌즈 모듈 분야에 속하는 것으로, 특히 촬영 어셈블리 및 이의 패키징 방법, 렌즈 모듈, 전자 기기에 관한 것이다.
사람들의 생활 수준의 끊임없는 향상에 따라, 여가 생활도 더욱 풍부해지는데, 촬영은 점점 사람들이 여행 및 다양한 일상 생활을 기록하는데 흔히 사용하는 수단으로 되고 있으므로, 촬영 기능을 구비하는 전자 기기(예를 들어, 휴대폰, 태블릿 PC, 카메라 등)는 사람들의 일상 생활 및 작업에 점점 더 많이 사용되고 있고, 촬영 기능을 구비하는 전자 기기는 현대 생활에서 필수적이고 중요한 도구로 자리잡고 있다.
촬영 기능을 구비하는 전자 기기에는 일반적으로 모두 렌즈 모듈이 설치되고, 렌즈 모듈의 설계 수준은 촬영 품질을 결정하는 중요한 요소 중 하나이다. 렌즈 모듈은 일반적으로 감광성 칩을 구비하는 촬영 어셈블리 및 상기 촬영 어셈블리 상방에 고정되어 피사체 영상을 형성하기 위한 렌즈 어셈블리를 포함한다.
또한, 렌즈 모듈의 이미징 능력을 향상시키기 위하여, 보다 큰 이미징 면적을 구비하는 감광성 칩을 구비해야 하고, 일반적으로 상기 렌즈 모듈에 레지스터, 콘덴서 등 수동 소자 및 주변 칩이 배치될 수도 있다.
본 발명의 실시예가 해결하고자 하는 과제는 렌즈 모듈의 사용 성능을 향상시키고 렌즈 모듈의 전체 두께를 감소시키는, 촬영 어셈블리 및 이의 패키징 방법, 렌즈 모듈, 전자 기기를 제공하는 것이다.
상기 과제를 해결하기 위하여, 본 발명의 실시예는, 감광성 칩을 제공하는 단계; 상기 감광성 칩에 필터를 장착하는 단계; 캐리어 기판을 제공하고 상기 캐리어 기판에 감광성 칩 및 기능 소자를 임시 본딩시키는 단계; 및 상기 캐리어 기판에 상기 감광성 칩과 기능 소자 사이에 적어도 충진되는 패키징층을 형성하는 단계를 포함하는 촬영 어셈블리의 패키징 방법을 제공한다.
상응하게, 본 발명의 실시예는 패키징층, 상기 패키징층에 삽입되는 감광성 유닛 및 기능 소자를 포함하고, 상기 감광성 유닛은 감광성 칩, 상기 감광성 칩에 장착되는 필터를 포함하며, 적어도 상기 패키팅층의 저면은 상기 감광성 칩 및 기능 소자를 노출시키는 촬영 어셈블리를 더 제공한다.
상응하게, 본 발명의 실시예는 본 발명의 실시예에 따른 촬영 어셈블리; 및 상기 패키징층의 최상면에 장착되고 상기 감광성 유닛 및 기능 소자를 둘러싸는 홀더를 포함하고 상기 감광성 칩 및 기능 소자에 전기적으로 연결되는 렌즈 어셈블리를 포함하는 렌즈 모듈을 더 제공한다.
상응하게, 본 발명의 실시예는 본 발명의 실시예에 따른 렌즈 모듈을 포함하는 전자 기기를 더 제공한다.
본 발명의 실시예에 따른 기술적 해결수단은 선행기술에 비해 하기와 같은 장점을 구비한다.
본 발명의 실시예는 감광성 칩과 기능 소자를 패키징층에 집적시킴으로써, 본 발명의 실시예는 기능 소자를 주변 메인보드에 장착하는 해결수단에 비해 감광성 칩과 기능 소자 사이의 거리를 단축시킬 수 있고, 상응하게 감광성 칩과 기능 소자 사이의 전기적 연결 거리를 단축시키는데 유리함으로써, 신호를 전송하는 속도를 향상시키고, 렌즈 모듈의 사용 성능을 향상시킨다(예를 들어, 촬영 속도 및 저장 속도를 향상시킴). 또한, 상기 패키징층으로 인해 회로기판(예를 들어, PCB)을 생략하여, 상응하게 렌즈 모듈의 전체 두께를 감소시킴으로써, 렌즈 모듈의 소형화, 박형화 요구를 만족시킨다.
선택 가능한 해결수단에서, 리드선 본딩(wire bond) 공정을 통해 감광성 칩과 기능 소자의 용접 패드를 전기적으로 연결함으로써, 전기적 연결 공정과 현재 패키징 공정의 호환성을 향상시키고, 패키징 원가를 절감시킨다.
도 1 내지 도 9는 본 발명에 따른 촬영 어셈블리의 패키징 방법의 일 실시예에서의 각 단계에 대응되는 구조 모식도이다.
도 10 및 도 11은 본 발명에 따른 촬영 어셈블리의 패키징 방법의 다른 일 실시예에서의 각 단계에 대응되는 구조 모식도이다.
도 12 및 도 13은 본 발명에 따른 촬영 어셈블리의 패키징 방법의 또 다른 일 실시예에서의 각 단계에 대응되는 구조 모식도이다.
도 14 내지 도 16은 본 발명에 따른 촬영 어셈블리의 패키징 방법의 또 다른 일 실시예에서의 각 단계에 대응되는 구조 모식도이다.
도 17은 본 발명에 따른 렌즈 모듈의 일 실시예의 구조 모식도이다.
도 18은 본 발명에 따른 전자 기기의 일 실시예의 구조 모식도이다.
현재, 렌즈 모듈의 사용 성능은 향상시킬 필요가 있고, 렌즈 모듈은 렌즈 모듈의 소형화, 박형화의 요구를 만족시키지 못한다. 분석한 결과 그 원인은 하기와 같다.
기존의 렌즈 모듈은 주로 회로기판, 감광성 칩, 기능 소자(예를 들어, 주변 칩) 및 렌즈 어셈블리로 조립되고, 주변 칩은 일반적으로 주변 메인보드에 장착되며, 감광성 칩과 기능 소자 사이는 서로 분리된다. 여기서, 상기 회로기판은 상기 감광성 칩, 기능 소자 및 렌즈 어셈블리에 대해 지지 작용을 하고, 상기 회로기판을 통해 상기 감광성 칩, 기능 소자 및 렌즈 모듈 사이의 전기적 연결을 실현한다.
하지만, 하이 픽셀, 초박형 렌즈 모듈의 요구에 따라, 렌즈 모듈의 이미징에 대한 요구도 점점 높아지고 있고, 감광성 칩의 면적은 상응하게 증가되며, 기능 소자도 상응하게 많아짐으로써, 렌즈 모듈의 사이즈는 점점 커지므로, 렌즈 모듈의 소형화, 박형화의 요구를 만족시키지 못한다.
또한, 감광성 칩은 일반적으로 렌즈 모듈 중의 홀더 내부에 설치되고, 주변 칩은 일반적으로 홀더 외부에 설치되므로, 상기 주변 칩과 감광성 칩 사이에는 일정한 거리가 있음으로써, 신호를 전송하는 속도를 감소시킨다. 상기 주변 칩은 일반적으로 디지털 신호 프로세서(digital signal processor, DSP) 칩 및 메모리 칩을 포함하므로, 촬영 속도와 저장 속도에 대해 나쁜 영향을 미치기 쉬우므로, 렌즈 모듈의 사용 성능을 저하시킨다.
상기 기술적 과제를 해결하기 위하여, 본 발명의 실시예는 감광성 칩과 기능 소자를 패키징층에 집적시킴으로써, 본 발명의 실시예는 기능 소자를 주변 메인보드에 장착하는 해결수단에 비해 감광성 칩과 기능 소자 사이의 거리를 단축시킬 수 있고, 상응하게 감광성 칩과 기능 소자 사이의 전기적 연결 거리를 단축시키는데 유리함으로써, 신호를 전송하는 속도를 향상시키고, 렌즈 모듈의 사용 성능을 향상시킨다(예를 들어, 촬영 속도 및 저장 속도를 향상시킴). 또한, 상기 패키징층으로 인해 회로기판(예를 들어, PCB)을 생략하여, 상응하게 렌즈 모듈의 전체 두께를 감소시킴으로써, 렌즈 모듈의 소형화, 박형화 요구를 만족시킨다.
본 발명의 상기 목적, 특징 및 장점이 보다 명확하고 용이하게 이해될 수 있도록 아래 도면을 결부하여 본 발명의 구체적인 실시예를 상세히 설명한다.
도 1 내지 도 9는 본 발명에 따른 촬영 어셈블리의 패키징 방법의 일 실시예에서의 각 단계에 대응되는 구조 모식도이다.
도 1을 참조하면, 감광성 칩(200)을 제공한다.
상기 감광성 칩(200)은 이미지 센서 칩이고, 본 실시예에서, 상기 감광성 칩(200)은 CMOS 이미지 센서(CMOS image sensor, CIS) 칩이다. 다른 실시예에서, 상기 감광성 칩은 CCD(charge coupled device, 전하 결합 소자) 이미지 센서 칩일 수도 있다.
구체적으로, 상기 감광성 칩(200)은 감광성 영역(200C) 및 상기 감광성 영역(200C)을 둘러싸는 주변 영역(200E)을 포함한다. 상기 감광성 칩(200)의 광 신호 수신면(201)은 상기 감광성 영역(200C)에 위치하고, 상기 감광성 칩(200)은 상기 광 신호 수신면(201)을 통해 광 복사 신호를 수신하여 센싱한다.
상기 감광성 칩(200)은 복수개의 픽셀 유닛을 포함하므로, 감광성 칩(200)은 복수개의 반도체 감광 소자(미도시), 및 상기 반도체 감광 소자에 위치하는 복수개의 필터 코팅(filter coating)(미도시)을 포함하고, 필터 코팅은 광 신호 수신면(201)에 의해 수신된 광 신호를 선택적으로 흡수시키거나 통과시킨다.
상기 감광성 칩(200)은 상기 필터 코팅에 위치하는 마이크로렌즈(210)를 더 포함하고, 상기 마이크로렌즈(210)는 상기 반도체 감광 소자와 일대일로 대응됨으로써, 수신된 광 복사 신호 광선을 반도체 감광 소자에 집광시킨다. 상기 광 신호 수신면(201)은 상응하게 상기 마이크로렌즈(210)의 최상면이다.
설명해야 할 점은, 상기 감광성 칩(200)은 일반적으로 실리콘 기판 칩이고, 집적 회로 제작 기술로 제작되며, 상기 감광성 칩(200)은 상기 감광성 칩(200)과 다른 칩 또는 부재의 전기적 연결을 실현하기 위한 용접 패드를 구비한다. 본 실시예에서, 상기 감광성 칩(200)은 주변 영역(200E)에 형성되는 제1 칩 용접 패드(220)를 구비한다.
본 실시예에서, 상기 광 신호 수신면(201)의 동일 측에 위치하는 감광성 칩(200) 표면은 상기 제1 칩 용접 패드(220)를 노출시킨다. 다른 실시예에서, 상기 감광성 칩은 상기 광 신호 수신면을 등지는 면에서 상기 제1 칩 용접 패드를 노출시킨다.
도 2 내지 도 4를 결부하여 참조하면, 도 3은 도 2 중 하나의 필터의 확대도이고, 상기 감광성 칩(200)(도 4에 도시된 바와 같음)에 필터(400)(도 4에 도시된 바와 같음)가 장착되어 감광성 유닛(250)(도 4에 도시된 바와 같음)을 형성한다.
상기 감광성 칩(200)은 필터(400)를 향한 광 신호 수신면(201)(도 4에 도시된 바와 같음)을 구비하고, 먼저 필터(400)와 감광성 칩(200)의 장착을 실현하여 후속적인 패키징 공정이 광 신호 수신면(201)을 오염시키는 것을 방지하며, 상응하게 후속적인 패키징 공정이 감광성 칩(200)의 성능에 대해 나쁜 영향을 미치는 것을 방지한다. 또한, 장착 방식을 통해 후속적인 렌즈 모듈의 전체적인 두께를 현저히 감소시켜 렌즈 모듈의 소형화, 박형화의 요구를 만족시킨다.
렌즈 모듈의 정상적인 기능을 실현하기 위하여, 상기 필터(400)는 적외선 필터 유리편 또는 전체 투과 유리편일 수 있다. 본 실시예에서, 상기 필터(400)는 적외선 필터 유리편이고, 입사광 중의 적외선이 상기 감광성 칩(200) 성능에 대한 영향을 제거하며, 이미징 효과 향상에 유리하다.
구체적으로, 상기 필터(400)는 적외선 차단 필터(infrared cut filter, IRCF)이고, 상기 적외선 차단 필터는 푸른색 유리 적외선 차단 필터일 수 있거나, 상기 적외선 차단 필터는 유리 및 상기 유리 표면에 위치하는 적외선 차단 코팅을 포함한다.
본 실시예에서, 상기 필터(400)는 피본딩면(401)을 포함한다. 상기 피본딩면(401)은 감광성 칩(200)과 장착되는 면이고, 즉, 상기 감광성 칩(200)을 향하는 면이다.
구체적으로, 상기 필터(400)가 푸른색 유리 적외선 차단 필터일 경우, 푸른색 유리 적외선 차단 필터의 하나의 표면에는 반사 방지 코팅(reflection reducing coating) 또는 반사 방지막(antireflection coating)이 도금되어 있고, 상기 반사 방지 코팅 또는 반사 방지막 표면과 등지는 면은 상기 피본딩면(401)이다. 상기 필터(400)가 유리 또는 상기 유리 표면에 위치하는 적외선 차단 코팅을 포함할 경우, 상기 적외선 차단 코팅과 등지는 유리 표면은 상기 피본딩면(401)이다. 다른 실시예에서, 상기 필터가 전체 투과 유리편일 경우, 상기 전체 투과 유리편의 어느 하나의 표면은 상기 피본딩면이다.
도 3에 도시된 바와 같이, 상기 필터(400)는 투광 영역(400C) 및 상기 투광 영역(400C)을 둘러싸는 가장자리 영역(400E)을 포함한다. 렌즈 모듈을 형성한 후, 상기 필터(400)의 투광 영역(400C)은 외부의 입사광이 투과되도록 함으로써, 감광성 칩(200)의 광 신호 수신면(201)이 광 신호를 수신하도록 한다. 상기 가장자리 영역(400E)은 필터(400)와 감광성 칩(200)의 장착을 위해 공간 위치를 남겨둔다.
도 4에 도시된 바와 같이, 본 실시예에서, 상기 필터(400)는 접착 구조(410)를 통해 감광성 칩(200)에 장착되고, 상기 접착 구조(410)는 상기 감광성 칩(200)의 광 신호 수신면(201)을 둘러싼다.
상기 접착 구조(410)는 필터(400)와 감광성 칩(200)을 물리적으로 연결시킨다. 필터(400), 접착 구조(410) 및 감광성 칩(200)은 캐비티(미도시)를 이루어, 필터(400)와 감광성 칩(200)의 직접적인 접촉을 방지함으로써, 감광성 칩(200)의 성능에 대해 나쁜 영향을 미치는 것을 방지한다.
본 실시예에서, 상기 접착 구조(410)는 상기 광 신호 수신면(201)을 둘러쌈으로써, 상기 광 신호 수신면(201) 상방의 필터(400)가 상기 감광성 칩(200) 감광성 경로에 위치하도록 하여, 상기 감광성 칩(200)의 광학 성능을 보장한다.
본 실시예에서, 상기 접착 구조(410)의 재료는 포토리소그래피 가능한 재료이므로, 포토리소그래피 공정을 이용하여 상기 접착 구조(410)를 형성할 수 있는데, 이는 상기 접착 구조(410)의 형태 품질과 사이즈 정밀도를 향상시키고 패키징 효율과 생산 능력을 향상시키는데 유리할 뿐만 아니라, 포토리소그래피 방식을 통해 상기 접착 구조(410)의 접착 강도에 대한 영향을 감소시킬 수도 있다,
본 실시예에서, 상기 접착 구조(410)의 재료는 포토리소그래피 가능한 드라이 필름(dry film)이다. 다른 실시예에서, 상기 접착 구조의 재료는 포토리소그래피 가능한 폴리이미드(polyimide), 포토리소그래피 가능한 폴리벤즈옥사졸(PBO) 또는 포토리소그래피 가능한 벤조시클로부텐(BCB)일 수도 있다.
설명해야 할 점은, 상기 접착 구조(410)는 감광성 칩(200)에 형성될 수 있고, 필터(400)에 형성될 수도 있다. 본 실시예에서, 상기 접착 구조(410)를 형성하는 공정 난도를 감소시키고 공정 단계를 간소화하며 상기 접착 구조(410)의 형성 공정이 광 신호 수신면(201)에 대한 영향을 감소시키기 위하여, 상기 필터(400)에 상기 접착 구조(410)를 형성한다.
따라서, 계속하여 도 2를 참조하면, 상기 감광성 유닛(250)을 형성하는 단계는,
제1 캐리어 기판(340)을 제공하는 단계; 및 상기 필터(400)의 상기 피본딩면(401)을 등지는 면을 상기 제1 캐리어 기판(340)에 임시 본딩시키는 단계를 포함한다.
상기 제1 캐리어 기판(340)은 상기 필터(400)와 감광성 칩(200)의 장착 단계를 위해 공정 플랫폼을 제공함으로써, 공정 조작 가능성을 향상시킨다. 본 실시예에서, 상기 제1 캐리어 기판(340)은 캐리어 웨이퍼(carrier wafer)이다. 다른 실시예에서, 상기 제1 캐리어 기판은 다른 타입의 기판일 수도 있다.
구체적으로, 제1 임시 본딩층(345)을 통해 필터(400)를 제1 캐리어 기판(340)에 임시 본딩시킨다. 상기 제1 임시 본딩층(345)은 박리층으로서, 후속적인 디본딩을 실현한다.
본 실시예에서, 상기 제1 임시 본딩층(345)은 발포막이다. 발포막은 대향되는 미세 접착면과 발포면을 포함하고, 발포막은 상온에서 접착성을 구비하며, 발포면은 제1 캐리어 기판(340)에 접착되므로, 후속적으로 발포막을 가열하여 발포면의 접착성을 제거함으로써 디본딩을 실현할 수 있다.
다른 일부 실시예에서, 상기 제1 임시 본딩층은 다이 어태치 필름(die attach film, DAF)일 수도 있다.
계속하여 도 2를 참조하면, 상기 필터(400)를 제1 캐리어 기판(340)에 임시 본딩시킨 후, 상기 필터(400)의 가장자리 영역(400E)(도 3에 도시된 바와 같음)은 고리형 접착 구조(410)를 형성한다.
구체적으로, 상기 접착 구조(410)를 형성하는 단계는, 상기 필터(400)와 제1 임시 본딩층(345)을 커버하는 접착재료층(미도시)을 형성하는 단계; 및 포토리소그래피 공정을 통해 상기 접착재료층을 패턴화하여, 상기 가장자리 영역(400E)을 유지하는 나머지 접착재료층을 상기 접착 구조(410)로 하는 단계를 포함한다.
계속하여 도 4를 참조하면, 상기 감광성 칩(200)의 광 신호 수신면(201)이 고리형 접착 구조(410)를 향하도록 하고, 상기 감광성 칩(200)의 주변 영역(200E)(도 1에 도시된 바와 같음)을 고리형 접착 구조(410)에 장착하여 상기 감광성 유닛(250)을 형성한다.
본 실시예에서, 상기 감광성 유닛(250)을 형성한 후, 상기 제1 칩 용접 패드(220)는 상기 필터(400)을 향한다.
도 5를 결부하면, 설명해야 할 점은, 감광성 유닛(250)(도 4에 도시된 바와 같음)을 형성하는 단계 이후에, 상기 감광성 칩(200)의 광 신호 수신면(201)을 등지는 면을 UV 필름(310)에 접착시키는 단계; 및 접착 단계 이후에 제1 디본딩 처리를 진행하여 상기 제1 캐리어 기판(340)(도 4에 도시된 바와 같음)을 제거하는 단계를 더 포함한다.
상기 접착 단계를 통해 후속적인 임시 본딩 단계를 위해 공정 준비를 하고, 상기 UV 필름(310)은 제1 캐리어 기판(340)을 제거한 후, 상기 감광성 유닛(250)에 지지 작용과 고정 작용을 제공한다. 여기서, 자외선의 조사 하에 UV 필름(310)의 접착력은 감소될 수 있으므로, 후속적으로 상기 감광성 유닛(250)을 상기 UV 필름(310)으로부터 제거하는데 용이하다.
구체적으로, 라미네이터를 사용하여 상기 UV 필름(310)을 상기 감광성 칩(200)의 광 신호 수신면(201)을 등지는 면에 밀착시키고, 직경이 비교적 큰 프레임(315) 저부에 접착시키며, 상기 프레임(315)을 통해 필름을 팽팽하게 함으로써, 상기 감광성 유닛(250)이 상기 UV 필름(310)에 분립 고정되도록 한다. 본 실시예는 상기 UV 필름(310)과 프레임(315)을 더 구체적으로 설명하지 않는다.
본 실시예에서, 제1 임시 본딩층(345)(도 4에 도시된 바와 같음)은 발포막이므로, 열분해 본딩 공정을 통해 제1 디본딩 처리를 진행한다. 구체적으로, 상기 제1 임시 본딩층(345)에 대해 열처리를 진행하여 상기 발포막의 발포면의 접착성을 제거함으로써, 상기 제1 캐리어 기판(340)을 제거한다. 상기 제1 캐리어 기판(340)을 제거한 후, 떼어 내는 방식으로 상기 제1 임시 본딩층(345)을 제거한다.
도 6을 참조하면, 제2 캐리어 기판(320)을 제공하고, 상기 제2 캐리어 기판(320)에 감광성 칩(200) 및 기능 소자(미도시)를 임시 본딩시킨다.
상기 임시 본딩 단계를 통해 후속적인 각 칩과 소자의 패키징 집적 및 전기학 집적을 위해 준비를 한다. 임시 본딩(temporary bonding, TB) 방식을 통해 후속적으로 감광성 칩(200), 기능 소자 및 제2 캐리어 기판(320)을 분리한다.
여기서, 상기 제2 캐리어 기판(320)은 또한 후속적인 패키징층의 형성을 위해 공정 플랫폼을 제공한다.
본 실시예에서, 상기 제2 캐리어 기판(320)은 캐리어 웨이퍼이다. 다른 실시예에서, 상기 제2 캐리어 기판은 다른 타입의 기판일 수도 있다.
구체적으로, 상기 감광성 칩(200)과 기능 소자은 제2 임시 본딩층(325)을 통해 상기 제2 캐리어 기판(320)에 임시 본딩된다. 본 실시예에서, 상기 제2 임시 본딩층(325)은 발포막이다. 상기 제2 임시 본딩층(325)에 대한 구체적인 설명은 전술한 제1 임시 본딩층(345)(도 4에 도시된 바와 같음)에 대한 관련 설명을 참조하고, 여기서 더 설명하지 않도록 한다.
아래 도면을 결부하여 상기 임시 본딩 단계를 상세히 설명한다.
도 6을 참조하면, 상기 감광성 칩(200)이 필터(400)를 등지는 면을 상기 제2 캐리어 기판(320)에 임시 본딩시킨다.
구체적으로, 하나의 감광성 유닛(250) 위치 측의 UV 필름(310)(도 5에 도시된 바와 같음)에 대해 자외선을 조사하여 자외선 조사를 받은 UV 필름(310)의 접착성이 제거되고, 피어싱 핀을 통해 하나의 감광성 유닛(250)을 푸싱하며, 이어서 흡착 기기를 통해 상기 감광성 유닛(250)을 들어올리고, 상기 감광성 유닛(250)을 UV 필름(310)으로부터 순차적으로 박리시키고 상기 제2 캐리어 기판(320)에 장착한다. 여기서, 상기 감광성 유닛(250)을 하나씩 제2 캐리어 기판(320)에 장착하는 방식을 통해 감광성 유닛(250)이 제2 캐리어 기판(320)에서의 위치 정밀도를 향상시켜, 후속 공정이 정상적으로 진행되도록 한다.
본 실시예에서, 감광성 칩(200)을 제2 캐리어 기판(320)에 임시 본딩시킨 후, 상기 감광성 칩(200)의 제1 칩 용접 패드(220)는 상기 제2 캐리어 기판(320)을 등진다.
설명해야 할 점은, 본 실시예에서 상기 감광성 유닛(250)(도 4에 도시된 바와 같음)을 형성한 후, 감광성 칩(200)을 제2 캐리어 기판(320)에 임시 본딩시킨다. 다른 실시예에서, 감광성 칩을 제2 캐리어 기판에 임시 본딩시킨 후 필터를 감광성 칩에 장착할 수도 있다.
본 실시예는 단지 하나의 감광성 유닛(250)만 설명하였다. 다른 실시예에서, 형성된 렌즈 모듈이 이중 촬영 또는 어레이 모듈 제품에 적용될 경우, 상기 감광성 유닛의 수량은 복수개일 수도 있다.
계속하여 도 6을 참조하면, 상기 제2 캐리어 기판(320)에 기능 소자를 임시 본딩시킨다.
상기 기능 소자는 촬영 어셈블리 중 상기 감광성 칩(200)을 제외한 특정 기능 소자이고, 상기 기능 소자는 주변 칩(230) 및 수동 소자(240) 중 적어도 한 가지를 포함한다.
본 실시예에서, 상기 기능 소자는 주변 칩(230) 및 수동 소자(240)를 포함한다.
상기 주변 칩(230)은 능동 소자이고, 후속적으로 감광성 칩(200)과 전기적으로 연결될 경우, 상기 감광성 칩(200)에 주변 회로를 제공하는데, 예를 들어, 아날로그 전력 공급 회로, 디지털 전력 공급 회로, 전압 완충 회로, 셔터 회로, 셔터 구동 회로 등을 제공한다.
본 실시예에서, 상기 주변 칩(230)은 디지털 신호 프로세서 칩 및 메모리 칩 중 한 가지 또는 두 가지를 포함한다. 다른 실시예에서, 상기 주변 칩은 다른 기능 타입의 칩일 수도 있다. 도시의 편의를 위하여, 도 6에서 하나의 주변 칩(230)만 도시하였지만, 상기 주변 칩(230)의 수량은 하나에 한정되지 않는다.
상기 주변 칩(230)은 일반적으로 실리콘 기판 칩이고, 집적 회로 제작 기술로 제작되며, 상기 주변 칩(230)과 다른 칩 또는 부재의 전기적 연결을 실현하기 위한 용접 패드를 구비한다. 본 실시예에서, 상기 주변 칩(230)은 제2 칩 용접 패드(235)를 포함한다.
본 실시예에서, 상기 제1 칩 용접 패드(220)는 제2 캐리어 기판(320)을 등지므로, 후속적인 전기적 연결 공정의 난도를 감소시키기 위하여, 상기 주변 칩(230)을 제2 캐리어 기판(320)에 임시 본딩시킨 후, 상기 제2 칩 용접 패드(235)도 제2 캐리어 기판(320)을 등짐으로써, 상기 제1 칩 용접 패드(220)와 제2 칩 용접 패드(235)가 동일 측에 위치하도록 한다.
설명해야 할 점은, 상기 주변 칩(230)과 감광성 칩(200)은 모두 후속적으로 형성된 패키징층에 집적되고, 상기 패키징층의 표면 평탄도를 향상시키기 위하여, 패키징층을 형성하는 공정 난도를 감소시켜, 상기 주변 칩(230)과 감광성 칩(200)의 두께를 동일하도록 하거나, 상기 주변 칩(230)과 감광성 칩(200) 사이의 두께 차이가 비교적 작도록 한다. 여기서, 상기 감광성 칩(200)의 두께에 따라 두께가 서로 매칭되는 주변 칩(230)을 형성할 수 있다. 본 실시예에서, 상기 주변 칩(230)과 감광성 칩(200) 사이의 두께 차이값은 -2 ㎛ 내지 2 ㎛이다.
상기 수동 소자(240)는 감광성 칩(200)의 감광성 작업에 대해 특정 작용을 한다. 상기 수동 소자(240)는 레지스터, 커패시턴스, 인덕턴스, 다이오드, 삼극관, 전위차계, 릴레이 또는 구동기 등 부피가 비교적 작은 전자 소자를 포함할 수 있다. 도시의 편의를 위하여, 도 6에서 하나의 수동 소자(240)만 도시하였지만, 상기 수동 소자(240)의 수량은 하나에 한정되지 않는다.
상기 수동 소자(240)도 상기 수동 소자(240)와 다른 칩 또는 부재의 전기적 연결을 실현하기 위한 용접 패드를 구비한다. 본 실시예에서, 상기 수동 소자(240)의 용접 패드는 전극(245)이다.
전술한 분석으로부터 알 수 있는 바, 제1 칩 용접 패드(220)가 제2 캐리어 기판(320)을 등질 경우, 후속적인 전기적 연결 공정의 난도를 감소시키기 위하여, 상기 수동 소자(240)를 제2 캐리어 기판(320)에 임시 본딩시킨 후, 상기 전극(245)도 제2 캐리어 기판(320)을 등진다.
전술한 분석으로부터 알 수 있는 바, 후속적인 패키징층의 표면 평탄도를 향상시키기 위하여, 패키징층을 형성하는 공정 난도를 감소시키고, 감광성 칩(200)의 두께에 따라 두께가 서로 매칭되는 수동 소자(240)를 형성한다. 본 실시예에서, 상기 수동 소자(240)와 감광성 칩(200) 사이의 두께 차이값은 -2 ㎛ 내지 2 ㎛이다.
설명해야 할 점은, 다른 실시예에서, 감광성 칩 및 기능 소자를 제2 캐리어 기판에 임시 본딩시킨 후, 감광성 칩의 용접 패드는 제2 캐리어 기판을 등지고, 기능 소자의 용접 패드는 제2 캐리어 기판을 향하거나, 감광성 칩 및 기능 소자의 용접 패드는 모두 제2 캐리어 기판을 향한다.
도 7을 참조하면, 상기 제2 캐리어 기판(320)에 패키징층(350)을 형성하고, 상기 패키징층(350)은 적어도 상기 감광성 칩(200)과 기능 소자(미도시) 사이에 충진된다.
상기 패키징층(350)은 감광성 칩(200)과 기능 소자(예를 들어, 주변 칩(230), 수동 소자(240))에 대해 고정 작용을 하고, 감광성 칩(200)과 기능 소자가 패키징 집적을 실현하도록 한다.
여기서, 상기 패키징층(350)을 통해 렌즈 어셈블리 중 홀더가 차지하는 공간을 감소시킬 수 있고, 회로기판(예를 들어, PCB)을 생략할 수 있음으로써, 후속적으로 렌즈 모듈을 형성하는 전체 두께를 현저히 감소시켜, 렌즈 모듈의 소형화, 박형화의 요구를 만족시킨다. 또한, 기능 소자를 주변 메인보드에 장착하는 해결수단에 비해, 감광성 칩과 기능 소자를 모두 패키징층(350)에 집적시키는 방식은 감광성 칩(200)과 각 기능 소자 사이의 거리를 감소시킬 수 있고, 상응하게 감광성 칩과 각 기능 소자 사이의 전기적 연결 거리를 단축시키는데 유리함으로써, 신호를 전송하는 속도를 향상시키고, 렌즈 모듈의 사용 성능을 향상시킨다(예를 들어, 촬영 속도 및 저장 속도를 향상시킴).
본 실시예에서, 상기 패키징층(350)은 또한 절연, 밀봉 및 방습 작용이 있고, 렌즈 모듈의 신뢰성을 향상시키는데 유리하다.
본 실시예에서, 상기 패키징층(350)의 재료는 에폭시 수지이다. 에폭시 수지는 수축률이 낮고, 접착성이 좋으며, 내부식성이 좋고, 전기적 특성이 우수하며 원가가 비교적 낮은 등 장점을 구비한다. 따라서 전자 소자와 집적 회로의 패키징 재료로서 광범위하게 사용된다.
본 실시예에서, 후속적인 전기적 연결 공정을 편리하게 진행하기 위하여, 상기 패키징층(350)은 감광성 칩(200)과 기능 소자의 용접 패드를 노출시킨다. 구체적으로, 상기 패키징층(350)은 제1 칩 용접 패드(220), 제2 칩 용접 패드(235) 및 전극(245)을 노출시킨다.
본 실시예에서, 후속적으로 리드선 본딩 공정을 통해 전기적 연결을 실현하고, 상기 제1 칩 용접 패드(220), 제2 칩 용접 패드(235) 및 전극(245)은 모두 제2 캐리어 기판(320)을 등지므로, 후속적으로 리드선 본딩 공정의 복잡도를 감소시키기 위하여, 상기 패키징(350)을 형성하는 단계에서, 상기 패키징층(350)은 상기 감광성 칩(200)과 기능 소자 사이에 충진된다.
다른 실시예에서, 실제 전기적 연결 공정 방식에 따라, 상기 패키징층은 상기 제2 캐리어 기판, 기능 소자 및 감광성 칩을 커버하고, 상기 필터를 노출시킨다.
본 실시예에서, 사출성형(injection molding) 공정을 통해 상기 패키징층(350)을 형성한다. 사출성형 공정은 생산 속도가 빠르고, 효율이 높으며, 조작 자동화가 가능한 등 특징을 구비하고, 사출성형 공정을 사용하면 생산량을 향상시키고 공정 원가를 절감시키는데 유리하다. 또한, 사출성형 공정을 통해 서로 매칭되는 금형을 제조하면, 상기 패키징층(350)의 두께와 형성 영역이 공정 요구를 만족시키도록 할 뿐만 아니라 공정도 간단할 수 있다.
설명해야 할 점은, 감광성 칩(200)과 기능 소자 사이가 두께 차이값을 가지더라도, 서로 매칭되는 금형을 제조하여 상기 패키징층(350) 표면이 단턱을 구비하도록 하여 패키징층(350)이 모두 감광성 칩(200)과 기능 소자의 용접 패드를 노출시키도록 보장할 수 있다.
본 실시예에서, 감광성 칩(200)과 기능 소자 사이의 두께 차이값은 비교적 작으므로, 상응하게 상기 패키징층(350)을 형성하는 공정 난도를 감소시켰다.
구체적으로, 상기 패키징층(350)을 형성하는 단계는, 상기 제2 캐리어 기판(320)에 감광성 칩(200) 및 기능 소자를 임시 본딩시키고, 감광성 칩(200)과 필터(400)의 장착이 완료된 후, 상기 제2 캐리어 기판(320)을 어느 하나에 요홈이 형성되는 상부 금형과 하부 금형을 포함하는 금형 내에 장착하는 단계; 상기 제2 캐리어 기판(320)을 상기 상부 금형과 하부 금형 사이에 장착하는 단계; 몰드 클램핑(mold clamping) 후, 상기 금형을 상기 감광성 칩(200), 주변 칩(230), 수동 소자(240) 및 제2 캐리어 기판(320)에 압착하고, 상기 필터(400)를 상기 요홈 내에 장착하며, 상기 상부 금형과 하부 금형 사이에 캐비티를 형성하는 단계; 상기 캐비티 내에 플라스틱 패키지 재료를 주입하여 상기 패키징층(350)을 형성하는 단계; 및 상기 패키징층(350)을 형성한 후 금형 제거 처리를 진행하여 상기 패키징층(350)과 금형을 분리시키는 단계를 포함한다.
사출성형 과정에서, 상기 필터(400)는 상기 요홈 내에 장착되므로, 상기 패키징층(350)은 상기 필터(400)를 커버할 수 없고, 몰드 클램핑 후, 금형은 상기 감광성 칩(200), 주변 칩(230) 및 수동 소자(240)에 압착됨으로써, 상기 패키징층(350)이 상기 감광성 칩(200), 주변 칩(230) 및 수동 소자(240) 사이에 충진되도록 함으로써 공정이 간단하다.
다른 실시예에서, 실제 정황에 따르면, 다른 사출성형 공정을 통해 상기 패키징층을 형성할 수도 있다. 예를 들어, 일정한 두께의 패키징층을 형성한 후, 상기 패키징층에 대해 식각 처리 또는 연삭(grinding) 처리를 진행하는 방식으로 일부분 두께의 패키징층을 제거함으로써, 나머지 패키징층이 모두 감광성 칩과 기능 소자의 용접 패드를 노출시키도록 한다.
더 설명해야 할 점은, 회로기판을 생략하여 렌즈 모듈 두께를 감소시키는 효과에 이미 도달하였다. 따라서 본 실시예에서, 감광성 칩(200)과 주변 칩(230)에 대해 박화 처리를 진행할 필요가 없음으로써, 상기 감광성 칩(200)과 주변 칩(230)의 기계적 강도와 신뢰성을 향상시키고, 렌즈 모듈의 신뢰성을 향상시킨다. 다른 실시예에서, 공정 요구에 따라, 상기 감광성 칩과 주변 칩의 두께를 감소시키지만, 이의 기계적 강도와 신뢰성이 영향을 받지 않도록 보장하기 위하여 박화량(薄量)이 비교적 적다.
이 밖에, 본 실시예는 감광성 칩(200)을 제2 캐리어 기판(320)에 본딩시킨 후 상기 패키징층(350)을 형성하므로, 본 실시예는, 패키지 내에서 개구를 형성하고 감광성 칩을 개구 내에 대응되게 장착하는 해결수단에 비해 조준 오차가 발생하는 문제를 방지하고 시스템 집적의 공정 복잡도를 감소시킨다.
도 8을 참조하면, 상기 패키징 방법은, 상기 패키징층(350)을 형성한 후, 제2 디본딩 처리를 진행하여 상기 제2 캐리어 기판(320)을 제거하는 단계(도 7에 도시된 바와 같음)를 더 포함한다.
상기 제2 캐리어 기판(320)은 상기 패키징층(350)의 형성에 공정 플랫폼을 제공하므로, 상기 패키징층(350)을 형성한 후, 상기 제2 캐리어 기판(320)을 제거할 수 있다.
본 실시예에서, 열분해 본딩 공정을 통해 상기 제2 디본딩 처리를 진행하여 상기 제2 캐리어 기판(320)과 제2 임시 본딩층(325)을 순차적으로 제거한다(도 7에 도시된 바와 같음). 상기 제2 디본딩 처리에 대한 구체적인 설명은 전술한 상기 제1 디본딩 처리에 대한 관련 설명을 참조할 수 있고, 여기서 더 설명하지 않도록 한다.
계속하여 도 8을 참조하면, 상기 제2 디본딩 처리 단계 이후에, 상기 패키징층(350)에 대해 다이싱(dicing) 처리를 진행하는 단계를 더 포함한다.
다이싱 처리를 통해 사이즈가 공정 요구에 부합되는 하나의 촬영 어셈블리(260)를 형성함으로써, 후속적인 렌즈 어셈블리의 장착을 위해 준비를 한다. 본 실시예에서, 레이저 절단 공정을 통해 다이싱 처리를 진행한다.
설명해야 할 점은 본 실시예에서 먼저 제2 디본딩 처리를 진행하고, 다음, 다이싱 처리를 진행한다. 다른 실시예에서, 다이싱 처리 이후 제2 디본딩 처리를 진행할 수도 있다. 상응하게, 상기 제2 캐리어 기판은 상기 다이싱 처리를 위해 공정 플랫폼을 제공할 수도 있다.
도 9를 참조하면, 상기 다이싱 처리 단계 이후에, 리드선 본딩 공정을 통해 감광성 칩(200)과 기능 소자(미도시)의 용접 패드를 전기적으로 연결하는 리드선(500)을 형성하는 단계를 더 포함한다.
상기 리드선(500)은 촬영 어셈블리(260)의 전기학 집적을 실현한다.
본 실시예에서, 리드선 본딩 공정을 통해 감광성 칩(200)과 기능 소자 사이의 전기적 연결을 실현한다. 리드선 본딩 공정은 집적 회로 패키징 공정에서 가장 흔히 사용되는 회로 연결 방식이고, 이러한 방식은 가는 금속 와이어 또는 금속 밴드가 칩과 핀 프레임 또는 패키징 기판의 본딩 포인트에 순차적으로 배치되도록 하여 회로 연결을 형성하는 것이다. 리드선 본딩 공정과 현재 패키징 공정의 호환성이 비교적 높고, 원가가 낮으며, 리드선 본딩 공정을 선택하여 본딩 공정에 대한 변화가 작다.
본 실시예에서, 상기 리드선(500)은 골드 와이어 또는 알루미늄 와이어와 같은 금속 도선이다. 구체적으로, 상기 리드선(500)은 상기 제1 칩 용접 패드(220), 제2 칩 용접 패드(235) 및 전극(245)에 전기적으로 연결된다.
다른 실시예에서, 상기 제2 디본딩 처리를 진행하기 전에, 상기 리드선 본딩 공정을 진행하여 상기 제2 캐리어 기판이 상기 리드선 본딩 공정을 위해 공정 플랫폼을 제공하도록 할 수 있다.
더 설명해야 할 점은, 상기 제1 칩 용접 패드(220), 제2 칩 용접 패드(235) 및 전극(245)은 상기 패키징층(350)의 동일 측에 위치하고, 모두 상기 필터(400)를 향하므로, 상기 패키징층(350)에서의 상기 필터(400)에 근접하는 일측에서 상기 리드선 본딩 공정을 진행한다.
상응하게, 후속적으로 렌즈 어셈블리를 상기 패키징층(350)에 조립하여 렌즈 모듈을 획득할 경우, 상기 리드선(500)은 렌즈 어셈블리의 홀더(holder)에 위치하여 상기 리드선(500)이 보호 받도록 할 수 있음으로써, 렌즈 모듈의 신뢰성을 향상시키는데 유리하고, 상기 렌즈 모듈을 전자 기기에 조립하기에 용이하다.
계속하여 도 9를 참조하면, 설명해야 할 점은, 상기 패키징층(350)에 대해 다이싱 처리를 진행한 후, 상기 리드선 본딩 공정 이전에, 상기 패키징층(350)에 연성회로기판(FPC, flexible printed circuit board)(510)을 장착하는 단계를 더 포함한다.
상기 연성회로기판(FPC)(510)은 회로기판을 생략할 경우 상기 촬영 어셈블리(260)와 후속적인 렌즈 어셈블리 사이의 전기적 연결, 및 후속적으로 렌즈 모듈과 다른 소자 사이의 전기적 연결을 실현한다. 후속적으로 렌즈 모듈을 형성한 후, 상기 렌즈 모듈도 상기 연성회로기판(FPC)(510)을 통해 전자 기기 중 다른 소자와 전기적으로 연결될 수 있음으로써, 전자 기기의 정상적인 촬영 기능을 실현한다.
본 실시예에서, 상기 연성회로기판(FPC)(510)은 상기 필터(400) 일측의 패키징층(350)에 장착되고, 상기 리드선 본딩 공정을 진행하는 단계에서, 상기 리드선(500)이 상기 감광성 칩(200) 및 연성회로기판(FPC)(510)에 연결되도록 함으로써, 상기 리드선(500)을 통해 상기 감광성 칩(200), 기능 소자(미도시) 및 연성회로기판(FPC)(510) 사이의 전기적 연결을 실현한다. 구체적으로, 상기 리드선(500)은 상기 감광성 칩(200)의 제1 칩 용접 패드(220) 및 연성회로기판(FPC)(510)에 전기적으로 연결된다.
설명해야 할 점은, 상기 연성회로기판(FPC)(510)에 상기 연성회로기판(FPC)(510)과 다른 회로 소자를 전기적으로 연결시키는 커넥터(connector)(520)가 형성된다. 렌즈 모듈이 전자 기기에 적용될 경우, 상기 커넥터(520)는 상기 전자 기기의 메인보드에 전기적으로 연결됨으로써, 렌즈 모듈과 상기 전자 기기 중 다른 소자 사이의 정보 전송을 실현하고, 상기 렌즈 모듈의 이미지 정보를 상기 전자 기기에 전달한다. 구체적으로, 상기 커넥터(520)는 골드핑거 커넥터일 수 있다.
더 설명해야 할 점은, 본 실시예에서 상기 패키징층(350)에 상기 연성회로기판(FPC)(510)을 장착한 후 상기 리드선 본딩 공정을 진행함으로써, 동일 전기적 연결 단계에서 상기 감광성 칩(200), 기능 소자 및 연성회로기판(FPC)(510) 사이의 전기적 연결을 실현할 수 있다. 다른 실시예에서, 상기 감광성 칩과 기능 소자 사이의 전기적 연결을 실현한 후 상기 연성회로기판(FPC)을 장착할 경우, 상응하게 다른 리드선 본딩 공정을 진행하여 상기 연성회로기판(FPC)과 감광성 칩을 전기적으로 연결시켜야 한다.
도 10 및 도 11은 본 발명에 따른 촬영 어셈블리의 패키징 방법의 다른 일 실시예에서의 각 단계에 대응되는 구조 모식도이다.
본 실시예와 제1 실시예의 동일한 부분은 여기서 더 설명하지 않도록 한다. 본 실시예와 제1 실시예의 상이한 부분은, 패키징층(350a)을 형성한 후, 상기 패키징층(350a)은 캐리어 기판(320a), 감광성 칩(200a) 및 기능 소자(미도시)를 커버하고 필터(400a)를 노출시키는 것이다.
본 실시예에서, 상기 패키징층(350a)은 상기 감광성 칩(200a)과 기능 소자를 커버함으로써, 감광성 칩(200a)과 기능 소자 사이의 두께 차이가 패키징층(350a) 형성 공정에 대한 영향을 감소시킨다.
구체적으로, 도 10을 참조하면, 캐리어 기판(320a)에 감광성 칩(200a) 및 기능 소자(미도시)를 임시 본딩시키고, 상기 감광성 칩(200a)과 기능 소자의 용접 패드는 모두 상기 캐리어 기판(320a)을 등진다.
계속하여 도 10을 참조하면, 패키징층(350a)을 형성하고, 상기 패키징층(350a)은 캐리어 기판(320a), 감광성 칩(200a) 및 기능 소자(미도시)를 커버하며 상기 필터(400a)의 측벽도 커버한다.
상기 감광성 칩(200a) 및 필터(400a)를 장착한 후, 감광성 유닛을 형성하고, 상기 패키징층(350a)이 상기 필터(400a)의 측벽을 커버함으로써, 감광성 유닛 중 캐비티의 밀봉성을 향상시키며, 수증기, 산화 기체 등이 상기 캐비티 내에 들어가는 확률을 감소시켜 상기 감광성 칩(200a)의 성능을 보장한다.
상응하게, 패키징층(350a)이 필터(400a)에 대한 응력을 감소시키기 위하여, 상기 패키징층(350a)을 형성하는 단계 이전에, 상기 필터(400a)의 측벽에 응력 완충층(420a)을 형성하는 단계를 더 포함한다.
본 실시예에서, 상기 응력 완충층(420a)의 재료는 에폭시계 접착제이다. 에폭시계 접착제는 에폭시 수지 접착제(epoxy resin adhesive)이고, 에폭시계 접착제는 다양한 형태로 구현되며, 이의 성분을 개변시켜 상이한 탄성 계수의 재료를 획득할 수 있음으로써, 실제 정황에 따라, 상기 필터(400a)가 받는 응력을 조절할 수 있다.
계속하여 도 10을 참조하면, 상기 패키징층(350a)에서의 상기 필터(400a)에 근접하는 일측에 재배선(redistribution layer, RDL) 구조(360a)를 형성하고, 상기 감광성 칩(200a)의 용접 패드 및 상기 기능 소자(미도시)의 용접 패드에 전기적으로 연결된다.
본 실시예에서, 상기 패키징층(350a)은 상기 감광성 칩(200a) 및 기능 소자를 커버하므로, 상기 재배선 구조(360a)는, 상기 패키징층(350a) 내에 위치하고 상기 감광성 칩(200a)의 용접 패드 및 상기 기능 소자(미도시)의 용접 패드에 전기적으로 연결되는 전도성 칼럼(362a); 상기 패키징층(350a)에 위치하고 상기 전도성 칼럼(362a)과 연결되는 연결선(361a)을 포함한다.
도 11을 참조하면, 상기 재배선 구조(360a)를 형성한 후, 디본딩 처리를 진행하여 상기 캐리어 기판(320a)을 제거한다(도 10에 도시된 바와 같음).
본 실시예에 따른 패키징 방법의 구체적인 설명은 전술한 실시예 중의 상응한 설명을 참조할 수 있고, 여기서 더 설명하지 않도록 한다.
도 12 및 도 13은 본 발명에 따른 촬영 어셈블리의 패키징 방법의 또 다른 일 실시예에서의 각 단계에 대응되는 구조 모식도이다.
본 실시예와 제1 실시예의 동일한 부분은 여기서 더 설명하지 않도록 한다. 본 실시예와 제1 실시예의 상이한 부분은, 재배선 구조(360b)를 사용하여 감광성 칩(200b)과 기능 소자(미도시)를 전기적으로 연결시키는 것이다.
도 12를 참조하면, 상기 캐리어 기판(320b)에 감광성 칩(200b) 및 기능 소자를 임시 본딩시킨 후, 상기 감광성 칩(200b)의 용접 패드와 기능 소자의 용접 패드는 모두 상기 캐리어 기판(320b)을 등진다. 캐리어 기판(320b)에 패키징층(350b)을 형성한 후, 상기 패키징층(350b)은 상기 감광성 칩(200b)과 기능 소자 사이에 충진된다.
이에, 계속하여 도 12를 참조하면, 상기 패키징층(350b)에서의 상기 필터(400b)에 근접하는 일측에 상기 재배선 구조(360b)를 형성한다.
본 실시예에서, 상기 재배선 구조(360b)를 형성하는 단계는, 감광성 칩(200b)의 용접 패드 및 기능 소자의 용접 패드에 각각 전도성 돌출 블록(365b)을 형성하는 단계; 연결선(361b)을 상기 전도성 돌출 블록(365b)에 본딩시켜 상기 연결선(361b)과 전도성 돌출 블록(365b)이 상기 재배선 구조(360b)를 구성하도록 하는 단계를 포함한다.
상기 전도성 돌출 블록(365b)은 상기 감광성 칩(200b)과 기능 소자의 표면에 돌출되어, 각 용접 패드와 연결선(361b)의 전기적 연결 신뢰성을 향상시키는데 유리하다.
본 실시예에서, 범핑(bumping) 공정을 통해 상기 전도성 돌출 블록(365b)을 형성할 수 있다.
도 13을 참조하면, 상기 재배선 구조(360b)를 형성한 후, 디본딩 처리를 진행하여 상기 캐리어 기판(320b)을 제거한다(도 12에 도시된 바와 같음).
본 실시예에 따른 패키징 방법의 구체적인 설명은 전술한 실시예 중의 상응한 설명을 참조할 수 있고, 여기서 더 설명하지 않도록 한다.
도 14 내지 도 16은 본 발명에 따른 촬영 어셈블리의 패키징 방법의 또 다른 일 실시예에서의 각 단계에 대응되는 구조 모식도이다.
본 실시예와 제2 실시예의 동일한 부분은 여기서 더 설명하지 않도록 한다. 본 실시예와 제2 실시예의 상이한 부분은, 패키징층(350c)에서의 필터(400c)를 등지는 일측에 재배선 구조(360c)를 형성하는 것이다.
구체적으로, 도 14를 참조하면, 제1 캐리어 기판(320c)에 감광성 칩(200c) 및 기능 소자(미도시)를 임시 본딩시키고, 상기 감광성 칩(200c)의 용접 패드는 상기 제1 캐리어 기판(320c)을 등지며, 상기 기능 소자의 용접 패드는 상기 제1 캐리어 기판(320c)을 향한다.
계속하여 도 14를 참조하면, 상기 캐리어 기판(320c)에 패키징층(350c)을 형성하고, 상기 패키징층(350c)은 감광성 칩(200c) 및 기능 소자(미도시)를 커버하며, 필터(400c)의 측벽도 커버한다.
도 15를 참조하면, 상기 패키징층(350c)을 형성한 후, 디본딩 처리를 진행하여 상기 제1 캐리어 기판(320c)을 제거한다. 상기 제1 캐리어 기판(320c)을 제거한 후, 상기 패키징층(350c)의 상기 감광성 칩(200c)을 등지는 면을 제2 캐리어 기판(330c)에 임시 본딩시킨다.
계속하여 도 15를 참조하면, 상기 패키징층(350c)의 상기 감광성 칩(200c)을 등지는 면을 제2 캐리어 기판(330c)에 임시 본딩시킨 후, 상기 감광성 칩(200c) 내에 전도성 칼럼(280c)을 형성하고, 상기 전도성 칼럼(280c)은 상기 감광성 칩(200c)의 용접 패드에 전기적으로 연결된다. 상기 패키징층(350c)의 상기 제2 캐리어 기판(330c)을 등지는 면에 상기 기능 소자(미도시)의 용접 패드 및 상기 전도성 칼럼(280c)에 전기적으로 연결되는 연결선(361c)을 형성하고, 상기 연결선(361c)과 전도성 칼럼(280c)은 재배선 구조(360c)를 구성한다.
다른 실시예에서, 제1 캐리어 기판에 감광성 칩(200)을 임시 본딩시킨 후, 상기 감광성 칩의 용접 패드도 제1 캐리어 기판을 향할 경우, 상응하게 상기 전도성 칼럼을 생략할 수도 있다.
도 16을 참조하면, 상기 재배선 구조(360c)를 형성한 후, 디본딩 처리를 진행하여 상기 제2 캐리어 기판(330c)을 제거한다(도 15에 도시된 바와 같음).
본 실시예에 따른 패키징 방법의 구체적인 설명은 전술한 실시예 중의 상응한 설명을 참조할 수 있고, 여기서 더 설명하지 않도록 한다.
상응하게, 본 발명의 실시예는 촬영 어셈블리를 더 제공한다. 계속하여 도 9를 참조하면, 본 발명에 따른 촬영 어셈블리의 일 실시예의 구조 모식도를 나타낸다.
상기 촬영 어셈블리(260)는 패키징층(350), 상기 패키징층(350)에 삽입되는 감광성 유닛(250)(도 4에 도시된 바와 같음) 및 기능 소자(미도시)를 포함한다. 상기 감광성 유닛(250)은 감광성 칩(200) 및 상기 감광성 칩(200)에 장착되는 필터(400)를 포함하고, 상기 패키징층(350)의 저면은 적어도 상기 감광성 칩(200)과 기능 소자를 노출시킨다.
상기 패키징층(350)은 감광성 칩(200)과 기능 소자를 고정시키고, 감광성 칩(200)과 기능 소자가 패키징 집적을 실현하도록 한다. 여기서, 패키징층(350)을 통해 렌즈 어셈블리 중 홀더가 차지하는 공간을 감소시키고, 회로기판을 생략할 수도 있음으로써, 렌즈 모듈의 두께를 감소시켜 렌즈 모듈의 소형화, 박형화의 요구를 만족시킨다.
상기 패키징층(350)의 재료는 플라스틱 패키지 재료이고, 상기 패키징층(350)은 또한 절연, 밀봉 및 방습 작용이 있으므로, 렌즈 모듈의 신뢰성을 향상시키는데 유리하다. 본 실시예에서, 상기 패키징층(350)의 재료는 에폭시 수지이다.
본 실시예에서, 상기 패키징층(350)은 대향되는 최상면과 저면을 포함한다. 여기서, 상기 패키징층(350)의 최상면은 렌즈 어셈블리를 장착하기 위한 면이고, 상기 패키징층(350)의 저면은 상응하게 상기 필터(300)와 멀리 떨어진 면이다.
본 실시예에서, 촬영 어셈블리(260)의 패키징 과정에서, 일반적으로 감광성 칩(200) 및 기능 소자를 캐리어 기판에 임시 본딩시킨 후, 상기 캐리어 기판에 상기 패키징층(350)을 형성하므로, 적어도 상기 패키징층(350)의 저면은 상기 감광성 칩(200) 및 기능 소자를 노출시킨다.
본 실시예에서, 상기 패키징층(350)의 최상부와 저면은 모두 상기 감광성 칩(200) 및 기능 소자를 노출시킨다. 다른 실시예에서, 실제 전기적 연결 방식에 따라, 상기 패키징층의 저면은 상기 감광성 칩 및 기능 소자를 노출시키고, 상기 패키징층의 최상면은 상기 감광성 칩 및 기능 소자보다 높고 상기 필터를 노출시킨다.
본 실시예에서, 상기 감광성 칩(200) 및 기능 소자는 모두 감광성 칩(200)과 기능 소자 사이의 전기적 연결을 실현하고 감광성 칩(200), 기능 소자 및 다른 소자 사이의 전기적 연결을 실현하는 용접 패드를 구비한다. 여기서, 전기적 연결 공정을 용이하게 진행하기 위하여, 상기 패키징층(350)은 감광성 칩(200) 및 기능 소자의 용접 패드를 노출시킨다.
본 실시예에서, 상기 감광성 칩(200)은 CMOS 이미지 센서 칩이다. 다른 실시예에서, 상기 감광성 칩은 CCD이미지 센서 칩일 수도 있다.
도 1에 도시된 바와 같이, 본 실시예에서, 상기 감광성 칩(200)은 감광성 영역(200C) 및 상기 감광성 영역(200C)을 둘러싸는 주변 영역(200E)을 포함하고, 상기 감광성 칩(200)은 상기 감광성 영역(200C)에 위치하는 광 신호 수신면(201)을 더 구비한다.
상기 감광성 칩(200)은 일반적으로 실리콘 기판 칩이고, 집적 회로 제작 기술로 제작되며, 상기 감광성 칩(200)의 용접 패드는 감광성 칩(200)과 다른 칩 또는 부재의 전기적 연결을 실현하기 위한 것이다. 본 실시예에서, 상기 감광성 칩(200)은 주변 영역(200E)에 형성되는 제1 칩 용접 패드(220)를 구비한다.
본 실시예에서, 상기 제1 칩 용접 패드(220)는 상기 필터(400)를 향하고, 즉, 상기 제1 칩 용접 패드(220)는 상기 패키징층(350)의 저면을 등진다. 다른 실시예에서, 상기 제1 용접 패드도 상기 필터를 등질 수 있다.
더 설명해야 할 점은, 본 실시예는 하나의 감광성 유닛(250)만 설명하였으나, 다른 실시예에서, 상기 렌즈 모듈이 이중 촬영 또는 어레이 모듈 제품에 적용될 경우, 감광성 유닛의 수량은 복수개일 수도 있다.
상기 필터(400)는 감광성 칩(200)에 장착되고, 상기 필터(400)는 상기 광 신호 수신면(201)을 향하고, 상기 필터(400)는 패키징 공정이 상기 광 신호 수신면(201)을 오염시키는 것을 방지하며, 상응하게 상기 감광성 칩(200)의 성능이 나쁜 영향을 받는 것을 방지함으로써, 렌즈 모듈의 이미징 품질을 향상시킨다. 또한, 장착 방식을 통해 렌즈 모듈의 전체적인 두께를 현저히 감소시켜 렌즈 모듈의 소형화, 박형화의 요구를 만족시킨다.
상기 필터(400)는 적외선 필터 유리편 또는 전체 투과 유리편일 수 있다. 본 실시예에서, 상기 필터(400)는 적외선 필터 유리편이고, 입사광 중의 적외선이 상기 감광성 칩(200) 성능에 대한 영향을 제거하며, 이미징 효과 향상에 유리하다.
본 실시예에서, 상기 필터(400)는 접착 구조(410)를 통해 감광성 칩(200)에 장착하고, 상기 접착 구조(410)는 상기 감광성 칩(200)의 광 신호 수신면(201)을 둘러싼다. 상기 접착 구조(410)는 필터(400)와 감광성 칩(200)을 물리적으로 연결시키고, 필터(400)와 감광성 칩(200)의 직접적인 접촉을 방지함으로써, 상기 감광성 칩(200)의 광학 성능에 대해 나쁜 영향을 미치는 것을 방지한다.
본 실시예에서, 상기 접착 구조(410)는 상기 광 신호 수신면(201)을 둘러쌈으로써, 상기 광 신호 수신면(201) 상방의 필터(400)가 상기 감광성 칩(200) 감광성 경로에 위치하도록 하여, 상기 감광성 칩(200)의 광학 성능을 보장한다.
상기 기능 소자는 촬영 어셈블리 중 상기 감광성 칩(200)을 제외한 특정 기능 소자이고, 상기 기능 소자는 주변 칩(230) 및 수동 소자(240) 중 적어도 한 가지를 포함한다.
본 실시예에서, 상기 기능 소자는 주변 칩(230) 및 수동 소자(240)를 포함한다.
상기 주변 칩(230)은 능동 소자이고, 감광성 칩(200)에 주변 회로를 제공하는데, 예를 들어, 아날로그 전력 공급 회로, 디지털 전력 공급 회로, 전압 완충 회로, 셔터 회로, 셔터 구동 회로 등을 제공한다.
본 실시예에서, 상기 주변 칩(230)은 디지털 신호 프로세서 칩 및 메모리 칩 중 한 가지 또는 두 가지를 포함한다. 다른 실시예에서, 상기 주변 칩은 다른 기능 타입의 칩일 수도 있다.
도시의 편의를 위하여, 도 9에서 하나의 주변 칩(230)만 도시하였지만, 상기 주변 칩(230)의 수량은 하나에 한정되지 않는다.
상기 주변 칩(230)은 일반적으로 실리콘 기판 칩이고, 집적 회로 제작 기술로 제작되며, 상기 주변 칩(230)의 용접 패드는 상기 주변 칩(230)과 다른 칩 또는 부재의 전기적 연결을 실현하기 위한 것이다. 본 실시예에서, 상기 주변 칩(230)은 제2 칩 용접 패드(235)를 포함한다.
본 실시예에서, 상기 제2 칩 용접 패드(235)는 필터(400)를 향하여, 제2 칩 용접 패드(235) 및 제1 칩 용접 패드(220)가 동일 측에 위치하도록 함으로써, 상기 주변 칩(230)과 감광성 칩(200) 사이의 전기적 연결을 용이하게 실현한다. 상응하게, 상기 제2 칩 용접 패드(235)는 상기 패키징층(350)의 저면을 등진다.
상기 수동 소자(240)는 감광성 칩(200)의 감광성 작업에 대해 특정 작용을 한다. 상기 수동 소자(240)는 레지스터, 커패시턴스, 인덕턴스, 다이오드, 삼극관, 전위차계, 릴레이 또는 구동기 등 부피가 비교적 작은 전자 소자를 포함할 수 있다. 도시의 편의를 위하여, 도 9에서 하나의 수동 소자(240)만 도시하였지만, 상기 수동 소자(240)의 수량은 하나에 한정되지 않는다.
상기 수동 소자(240)의 용접 패드는 상기 수동 소자(240)와 다른 칩 또는 부재의 전기적 연결을 실현하기 위한 것이다. 본 실시예에서, 상기 수동 소자(240)의 용접 패드는 전극(245)이다.
전술한 분석으로부터 알 수 있는 바, 제1 칩 용접 패드(220)가 상기 필터(400)을 향할 경우, 상기 전극(245)은 상기 필터(400)를 향함으로써, 상기 수동 소자(240)와 감광성 칩(200) 사이의 전기적 연결을 용이하게 실현한다. 상응하게, 상기 전극(245)도 상기 패키징층(350)의 저면을 등진다.
이에, 본 실시예에서, 상기 패키징층(350)의 최상면은 모두 상기 제1 칩 용접 패드(220), 제2 칩 용접 패드(235) 및 전극(245)을 노출시킨다.
더 설명해야 할 점은, 본 실시예에서, 상기 감광성 칩(200) 및 기능 소자의 용접 패드는 모두 패키징층(350)을 등진다. 다른 실시예에서, 실제 전기적 연결 방식에 따라, 상기 감광성 칩의 용접 패드는 상기 패키징층의 저면을 등지고, 상기 기능 소자의 용접 패드는 상기 패키징층의 저면을 향하거나; 또는 상기 감광성 칩 및 기능 소자의 용접 패드는 모두 패키징층을 향한다.
더 설명해야 할 점은, 상기 패키징층(350)의 최상부와 저면이 모두 상기 감광성 칩(200) 및 기능 소자를 노출시키므로, 상기 패키징층(350)의 표면 평탄도를 향상시키고 패키징층(350)의 형성 공정 난도를 감소시키기 위하여 상기 기능 소자와 감광성 칩(200)은 두께가 동일하거나 두께 차이가 비교적 작다. 여기서, 상기 감광성 칩(200)의 두께에 따라, 상기 기능 소자의 두께를 조절할 수 있다. 본 실시예에서, 상기 기능 소자와 감광성 칩(200) 사이의 두께 차이값은 -2 μm 내지 2 μm이다.
구체적으로, 상기 주변 칩(230)과 감광성 칩(200) 사이의 두께 차이값은 -2 ㎛ 내지 2 ㎛이고, 상기 수동 소자(240)와 감광성 칩(200) 사이의 두께 차이값은 -2 ㎛ 내지 2 ㎛이다.
이 밖에, 회로기판을 제거함으로써, 상응하게 촬영 어셈블리(260)의 두께를 감소시켰다. 따라서, 상기 촬영 어셈블리(260)의 패키징 과정에서, 상기 감광성 칩(200)과 주변 칩(230)에 대해 박화 처리를 진행할 필요가 없고, 상기 감광성 칩(200)과 주변 칩(230)의 두께는 현재 렌즈 모듈 중의 감광성 칩과 주변 칩의 두께에 비해 비교적 크기에, 감광성 칩(200)과 주변 칩(230)의 기계적 강도와 신뢰성을 향상시키고, 렌즈 모듈의 신뢰성을 향상시킨다. 다른 실시예에서, 공정 요구에 따라, 상기 감광성 칩과 주변 칩에 대해서도 박화 처리를 진행할 수도 있지만, 이의 기계적 강도와 신뢰성이 영향을 받지 않도록 보장하기 위하여 박화량이 비교적 적다.
본 실시예에서, 상기 촬영 어셈블리(260)는 상기 감광성 칩(200) 및 기능 소자의 용접 패드에 전기적으로 연결되는 리드선(500)을 더 포함한다.
상기 리드선(500)은 렌즈 모듈(600)의 전기학 집적을 실현한다. 본 실시예에서, 상기 리드선(500)은 리드선 본딩 공정을 통해 형성되고, 상기 리드선(500)은 골드 와이어 또는 알루미늄 와이어와 같은 금속 도선이다. 구체적으로, 상기 리드선(500)은 상기 제1 칩 용접 패드(220), 제2 칩 용접 패드(235) 및 전극(245)에 전기적으로 연결된다.
설명해야 할 점은, 상기 제1 칩 용접 패드(220), 제2 칩 용접 패드(235) 및 전극(245)은 상기 패키징층(350)의 동일 측에 위치하고 모두 패키징층(350)의 저면을 등지므로, 상기 리드선(500)은 상기 패키징층(350) 최상면의 일측에 위치한다.
상기 촬영 어셈블리(260)와 렌즈 어셈블리가 조립되어 렌즈 모듈을 획득한 후, 상기 리드선(500)은 상응하게 렌즈 어셈블리의 홀더에 위치하여 상기 리드선(500)이 보호 받도록 할 수 있음으로써, 렌즈 모듈의 신뢰성을 향상시키는데 유리하고, 상기 렌즈 모듈을 전자 기기에 조립하기에 용이하다.
더 설명해야 할 점은, 상기 촬영 어셈블리(260)는 상기 패키징층(350)에 장착되는 연성회로기판(FPC)(510)을 더 포함한다. 상기 연성회로기판(FPC)(510)은 회로기판을 생략할 경우 상기 촬영 어셈블리(260)와 렌즈 어셈블리 사이의 전기적 연결, 및 렌즈 모듈과 다른 소자 사이의 전기적 연결을 실현한다. 여기서, 렌즈 모듈도 상기 연성회로기판(FPC)(510)을 통해 전자 기기 중 다른 소자와 전기적으로 연결됨으로써, 전자 기기의 정상적인 촬영 기능을 실현한다.
이에, 상기 리드선(500)은 또한 상기 감광성 칩(200) 및 연성회로기판(FPC)(510)에 전기적으로 연결됨으로써, 상기 리드선(500)을 통해 상기 감광성 칩(200), 기능 소자 및 연성회로기판(FPC)(510) 사이의 전기적 연결을 실현한다. 구체적으로, 상기 리드선(500)은 상기 제1 칩 용접 패드(220) 및 연성회로기판(FPC)(510)에 전기적으로 연결된다.
본 실시예에서, 상기 연성회로기판(FPC)(510)에 커넥터(520)가 형성된다. 렌즈 모듈이 전자 기기에 적용될 경우, 상기 커넥터(520)는 상기 전자 기기의 메인보드에 전기적으로 연결됨으로써, 렌즈 모듈과 상기 전자 기기 중 다른 소자 사이의 정보 전송을 실현하고, 상기 렌즈 모듈의 이미지 정보를 상기 전자 기기에 전달한다. 구체적으로, 상기 커넥터(520)는 골드핑거 커넥터일 수 있다.
도 11은 본 발명에 따른 촬영 어셈블리의 다른 일 실시예의 구조 모식도이다.
본 실시예와 제1 실시예의 동일한 부분은 여기서 더 설명하지 않도록 한다. 본 실시예와 제1 실시예의 상이한 부분은, 상기 패키징층(350a)의 저면은 상기 감광성 칩(200a) 및 기능 소자(미도시)를 노출시키고, 상기 패키징층(350a)의 최상면은 상기 감광성 칩(200a) 및 기능 소자보다 높으며 상기 필터(400a)를 노출시키는 것이다.
상기 감광성 칩(200a) 및 필터(400a)를 장착한 후, 감광성 유닛을 형성하고, 본 실시예에서, 상기 패키징층(350a)이 상기 필터(400a)의 측벽을 커버함으로써, 감광성 유닛 중 캐비티의 밀봉성을 향상시키며, 수증기, 산화 기체 등이 상기 캐비티 내에 들어가는 확률을 감소시켜 상기 감광성 칩(200a)의 성능을 보장한다.
상응하게, 패키징층(350a)이 필터(400a)에 대한 응력을 감소시키기 위하여, 상기 촬영 어셈블리는 상기 필터(400a)의 측벽 및 패키징층(350a)에 위치하는 응력 완충층(420a)을 더 포함한다.
본 실시예에서, 상기 응력 완충층(420a)의 재료는 에폭시계 접착제이다.
본 실시예에서, 상기 패키징층(350a)이 감광성 칩(200a) 및 기능 소자를 커버하므로, 재배선 구조(360a)를 이용하여 감광성 칩(200a)의 용접 패드 및 기능 소자(미도시)의 용접 패드를 연결하고, 상기 재배선 구조(360)는 상기 패키징층(350a)에서의 상기 필터(400a)에 근접하는 일측에 위치한다.
구체적으로, 상기 재배선 구조(360a)는, 상기 패키징층(350a) 내에 위치하고 상기 감광성 칩(200a)의 용접 패드 및 상기 기능 소자(미도시)의 용접 패드에 전기적으로 연결되는 전도성 칼럼(362a); 상기 패키징층(350a)에 위치하고 상기 전도성 칼럼(362a)과 연결되는 연결선(361a)을 포함한다.
본 실시예에 따른 촬영 어셈블리의 구체적인 설명은 전술한 실시예 중의 상응한 설명을 참조할 수 있고, 여기서 더 설명하지 않도록 한다.
도 13은 본 발명에 따른 촬영 어셈블리의 또 다른 일 실시예의 구조 모식도이다.
본 실시예와 제1 실시예의 동일한 부분은 여기서 더 설명하지 않도록 한다. 본 실시예와 제1 실시예의 상이한 부분은, 상기 촬영 어셈블리가 감광성 칩(200b)과 기능 소자(미도시)를 전기적으로 연결시키는 재배선 구조(360b)를 포함하는 것이다.
본 실시예에서, 상기 패키징층(350b)의 최상부와 저면은 모두 감광성 칩(200b) 및 기능 소자를 노출시키고, 상기 감광성 칩(200b)의 용접 패드 및 기능 소자의 용접 패드는 모두 상기 패키징층(350b)의 저면을 등진다. 이에, 상기 재배선 구조(360b)는 상기 패키징층(350b) 최상면의 일측에 위치한다.
구체적으로, 상기 재배선 구조(360b)는 상기 감광성 칩(200b)의 용접 패드 및 기능 소자의 용접 패드에 각각 위치하는 전도성 돌출 블록(365b); 상기 전도성 돌출 블록(365b)에 위치하여 전도성 돌출 블록(365b)과 상기 재배선 구조(360b)를 구성하는 연결선(361b)을 포함한다.
전도성 돌출 블록(365b)은 감광성 칩(200b)과 기능 소자의 표면에 돌출되어, 각 용접 패드와 연결선(361b)의 전기적 연결 신뢰성을 향상시키는데 유리하다. 본 실시예에서, 상기 전도성 돌출 블록(365b)은 범프이다.
본 실시예에 따른 촬영 어셈블리의 구체적인 설명은 전술한 실시예 중의 상응한 설명을 참조할 수 있고, 여기서 더 설명하지 않도록 한다.
도 16은 본 발명에 따른 촬영 어셈블리의 또 다른 일 실시예의 구조 모식도이다.
본 실시예와 제2 실시예의 동일한 부분은 여기서 더 설명하지 않도록 한다. 본 실시예와 제2 실시예의 상이한 부분은, 재배선 구조(360c)가 패키징층(350c) 저면의 일측에 위치하는 것이다.
본 실시예에서, 상기 패키징층(350c)의 저면은 상기 감광성 칩(200c) 및 기능 소자(미도시)를 노출시키고, 상기 패키징층(350c)의 최상면은 상기 감광성 칩(200c) 및 기능 소자보다 높으며 필터(400c)의 측벽을 커버한다. 상기 감광성 칩(200c)의 용접 패드는 상기 패키징층(350c)의 저면을 등지고, 상기 기능 소자의 용접 패드는 상기 패키징층(350c)의 저면을 향한다.
상응하게, 상기 재배선 구조(360c)는, 상기 감광성 칩(200c) 내에 위치하고 상기 감광성 칩(200a)의 용접 패드에 전기적으로 연결되는 전도성 칼럼(280c); 상기 패키징층(350c)의 저면에 위치하고 상기 기능 소자의 용접 패드 및 상기 전도성 칼럼(280c)에 전기적으로 연결되며 전도성 칼럼(280c)과 재배선 구조(360c)를 구성하는 연결선(361c)을 포함한다.
다른 실시예에서, 상기 감광성 칩의 용접 패드도 상기 패키징층의 저면을 향할 경우, 상기 재배선 구조는 상기 전도성 칼럼을 포함하지 않을 수도 있다.
본 실시예에 따른 촬영 어셈블리의 구체적인 설명은 전술한 실시예 중의 상응한 설명을 참조할 수 있고, 여기서 더 설명하지 않도록 한다.
상응하게, 본 발명의 실시예는 렌즈 모듈을 더 제공한다. 도 17을 참조하면, 본 발명에 따른 렌즈 모듈의 일 실시예의 구조 모식도를 나타낸다.
상기 렌즈 모듈(600)은 본 발명의 실시예에 따른 촬영 어셈블리(도 17 중 점선 블록에 도시된 바와 같음)를 포함한다. 렌즈 어셈블리(530)는 홀더(535)를 포함하고, 상기 홀더(535)는 상기 패키징층(미도시)의 정면에 장착되며 상기 감광성 유닛(미도시) 및 기능 소자(미도시)를 둘러싸고, 상기 렌즈 어셈블리(530)는 상기 감광성 칩(미도시) 및 기능 소자와 전기적으로 연결된다.
상기 렌즈 어셈블리(530)는 일반적으로 홀더(535), 상기 홀더(535)에 장착되는 모터(미도시), 및 상기 모터에 장착되는 렌즈 시스템(미도시)을 포함하고, 상기 홀더(535)를 통해 상기 렌즈 어셈블리(530)와 상기 촬영 어셈블리를 용이하게 조립하고, 렌즈 시스템이 감광성 유닛의 감광성 경로에 위치하도록 한다.
본 실시예에서, 상기 촬영 어셈블리의 두께는 비교적 작고, 상기 패키징층을 통해 상기 렌즈 어셈블리(530)의 두께를 감소시킴으로써, 상기 렌즈 모듈(600)의 전체 두께를 감소시킨다.
또한, 주변 칩을 주변 메인보드에 장착하는 해결수단에 비해, 상기 감광성 유닛과 기능 소자는 모두 상기 홀더(535) 내부에 설치되므로, 감광성 칩과 각 기능 소자 사이의 거리를 감소시키고, 상응하게 렌즈 모듈(600)의 사이즈를 감소시키며, 감광성 칩과 각 소자 사이의 전기적 연결 거리를 단축시킴으로써, 신호를 전송하는 속도를 향상시키고, 렌즈 모듈(600)의 사용 성능을 향상시킨다(예를 들어, 촬영 속도 및 저장 속도를 향상시킴).
본 실시예에서, 상기 촬영 어셈블리는 연성회로기판(FPC)을 더 포함하므로, 상기 렌즈 어셈블리(530) 중의 모터는 상기 연성회로기판(FPC)과 전기적으로 연결됨으로써, 상기 촬영 어셈블리와 상기 렌즈 어셈블리(530) 사이의 전기적 연결을 실현한다.
설명해야 할 점은, 본 실시예에 따른 촬영 어셈블리의 구체적인 설명은 전술한 실시예 중의 상응한 설명을 참조할 수 있고, 여기서 더 설명하지 않도록 한다.
상응하게, 본 발명의 실시예는 전자 기기를 더 제공한다. 도 18을 참조하면, 본 발명에 따른 전자 기기의 일 실시예의 구조 모식도를 나타낸다.
본 실시예에서, 상기 전자 기기(700)는 본 발명의 실시예에 따른 렌즈 모듈(600)을 포함한다.
상기 렌즈 모듈(600)의 신뢰성과 성능은 비교적 높기에, 상응하게 상기 전자 기기(700)의 촬영 품질, 촬영 속도 및 저장 속도를 향상시킨다.
또한, 상기 렌즈 모듈(600)의 전체 두께가 비교적 작으므로, 사용자의 사용 체험을 향상시키는데 유리하다.
구체적으로, 상기 전자 기기(700)는 휴대폰, 태블릿 PC, 카메라 또는 비디오 카메라 등 각종 촬영 기능을 구비하는 기기일 수 있다.
본 발명은 상술한 바와 같이 개시하였지만, 본 발명은 이에 한정되지 않는다. 임의의 당업자는 본 발명의 사상과 범위를 벗어나지 않는 전제 하에 모두 여러 가지 변경과 수정을 진행할 수 있으므로, 본 발명의 보호 범위는 청구범위에 한정된 범위를 기준으로 해야 한다.

Claims (23)

  1. 촬영 어셈블리의 패키징 방법으로서,
    감광성 칩을 제공하는 단계;
    상기 감광성 칩에 필터를 장착하는 단계;
    캐리어 기판을 제공하고 상기 캐리어 기판에 감광성 칩 및 기능 소자를 임시 본딩시키며, 상기 감광성 칩은 용접 패드를 구비하고, 상기 용접 패드는 상기 캐리어 기판을 등지는 단계; 및
    상기 캐리어 기판에 상기 감광성 칩과 기능 소자 사이에 적어도 충진되는 패키징층을 형성하고, 적어도 상기 필터의 상면을 노출시키는 단계를 포함하는 것을 특징으로 하는 촬영 어셈블리의 패키징 방법.
  2. 제1항에 있어서,
    상기 패키징층을 형성하는 단계에서,
    상기 패키징층은 상기 감광성 칩과 기능 소자 사이에 충진되거나; 또는
    상기 패키징층은 상기 캐리어 기판, 기능 소자 및 감광성 칩을 커버하고 상기 필터를 노출시키는 것을 특징으로 하는 촬영 어셈블리의 패키징 방법.
  3. 제1항에 있어서,
    상기 감광성 칩 및 기능 소자는 모두 용접 패드를 구비하고,
    상기 패키징층을 형성하는 단계에서, 상기 패키징층은 상기 용접 패드를 노출시키며,
    상기 패키징층을 형성하는 단계 이후, 리드선 본딩 공정을 통해 상기 용접 패드에 전기적으로 연결되는 리드선을 형성하는 단계를 더 포함하는 것을 특징으로 하는 촬영 어셈블리의 패키징 방법.
  4. 제3항에 있어서,
    상기 임시 본딩 단계에서, 상기 용접 패드는 모두 상기 캐리어 기판을 등지고,
    상기 패키징층을 형성하는 단계에서, 상기 패키징층은 상기 감광성 칩과 기능 소자 사이에 충진되며,
    상기 패키징층에서의 상기 필터에 근접하는 일측에서 상기 리드선 본딩 공정을 진행하는 것을 특징으로 하는 촬영 어셈블리의 패키징 방법.
  5. 제1항에 있어서,
    사출성형 공정을 통해 상기 패키징층을 형성하는 것을 특징으로 하는 촬영 어셈블리의 패키징 방법.
  6. 제5항에 있어서,
    상기 패키징층을 형성하는 단계는,
    상기 임시 본딩 단계 이후에, 상기 캐리어 기판을 어느 하나에 요홈이 형성되는 상부 금형과 하부 금형을 포함하는 금형 내에 장착하는 단계;
    상기 캐리어 기판을 상기 상부 금형과 하부 금형 사이에 장착하는 단계;
    몰드 클램핑(mold clamping) 후, 상기 금형을 상기 감광성 칩, 기능 소자 및 캐리어 기판에 압착하고, 상기 필터를 상기 요홈 내에 장착하며, 상기 상부 금형과 하부 금형 사이에 캐비티를 형성하는 단계;
    상기 캐비티 내에 플라스틱 패키지 재료를 주입하여 상기 패키징층을 형성하는 단계; 및
    상기 금형을 제거하는 단계를 포함하는 것을 특징으로 하는 촬영 어셈블리의 패키징 방법.
  7. 제1항에 있어서,
    상기 패키징 방법은,
    상기 패키징층을 형성한 후, 디본딩 처리를 진행하여 상기 캐리어 기판을 제거하는 단계를 더 포함하는 것을 특징으로 하는 촬영 어셈블리의 패키징 방법.
  8. 제3항에 있어서,
    상기 리드선 본딩 공정 이후에, 디본딩 처리를 진행하여 상기 캐리어 기판을 제거하는 단계를 더 포함하거나; 또는
    상기 패키징층을 형성한 후, 상기 리드선 본딩 공정 이전에, 디본딩 처리를 진행하여 상기 캐리어 기판을 제거하는 단계를 더 포함하는 것을 특징으로 하는 촬영 어셈블리의 패키징 방법.
  9. 제3항에 있어서,
    상기 패키징 방법은,
    상기 리드선 본딩 공정 이전에, 상기 패키징층에 연성회로기판(FPC)을 장착하는 단계를 더 포함하고,
    상기 리드선 본딩 공정의 단계에서, 상기 리드선은 또한 상기 감광성 칩 및 연성회로기판(FPC)에 전기적으로 연결되는 것을 특징으로 하는 촬영 어셈블리의 패키징 방법.
  10. 제1항에 있어서,
    상기 기능 소자와 감광성 칩 사이의 두께 차이값은 -2 μm 내지 2 μm인 것을 특징으로 하는 촬영 어셈블리의 패키징 방법.
  11. 제1항에 있어서,
    상기 감광성 칩 및 기능 소자는 임시 본딩층을 통해 상기 캐리어 기판에 임시 본딩되는 것을 특징으로 하는 촬영 어셈블리의 패키징 방법.
  12. 제7항에 있어서,
    열분해 본딩 공정을 통해 상기 디본딩 처리를 진행하는 것을 특징으로 하는 촬영 어셈블리의 패키징 방법.
  13. 촬영 어셈블리로서,
    패키징층, 상기 패키징층에 삽입되는 감광성 유닛 및 기능 소자를 포함하고,
    상기 감광성 유닛은 감광성 칩, 상기 감광성 칩에 장착되는 필터를 포함하며, 상기 패키징층의 저면은 상기 감광성 칩 및 기능 소자를 노출시키고, 상기 패키징층의 최상면은 적어도 상기 필터의 상면을 노출시키는 것을 특징으로 하는 촬영 어셈블리.
  14. 제13항에 있어서,
    상기 감광성 칩 및 기능 소자는 모두 용접 패드를 구비하고,
    상기 용접 패드는 모두 상기 패키징층의 저면을 등지거나; 또는
    상기 감광성 칩의 용접 패드는 상기 패키징층의 저면을 등지고, 상기 기능 소자의 용접 패드는 상기 패키징층의 저면을 향하거나; 또는
    상기 용접 패드는 모두 상기 패키징층의 저면을 향하는 것을 특징으로 하는 촬영 어셈블리.
  15. 제13항에 있어서,
    상기 패키징층의 최상부 및 저면은 모두 상기 감광성 칩 및 기능 소자를 노출시키거나; 또는
    상기 패키징층의 저면은 상기 감광성 칩 및 기능 소자를 노출시키고, 상기 패키징층의 최상면은 상기 감광성 칩 및 기능 소자보다 높고 상기 필터를 노출시키는 것을 특징으로 하는 촬영 어셈블리.
  16. 제13항에 있어서,
    상기 감광성 칩 및 기능 소자는 모두 용접 패드를 구비하고,
    상기 패키징층은 상기 용접 패드를 노출시키며,
    상기 촬영 어셈블리는 상기 용접 패드에 전기적으로 연결되는 리드선을 더 포함하는 것을 특징으로 하는 촬영 어셈블리.
  17. 제16항에 있어서,
    상기 용접 패드는 모두 상기 패키징층의 저면을 등지고,
    상기 패키징층의 최상부 및 저면은 모두 상기 감광성 칩 및 기능 소자를 노출시키며,
    상기 리드선은 상기 패키징층 최상면의 일측에 위치하는 것을 특징으로 하는 촬영 어셈블리.
  18. 제13항에 있어서,
    상기 기능 소자와 감광성 칩 사이의 두께 차이값은 -2 μm 내지 2 μm인 것을 특징으로 하는 촬영 어셈블리.
  19. 제13항에 있어서,
    상기 기능 소자는 주변 칩 및 수동 소자 중 적어도 한 가지를 포함하고, 상기 주변 칩은 디지털 신호 프로세서 칩 및 메모리 칩 중 한 가지 또는 두 가지를 포함하는 것을 특징으로 하는 촬영 어셈블리.
  20. 제16항에 있어서,
    상기 촬영 어셈블리는 상기 패키징층에 장착되는 연성회로기판(FPC)을 더 포함하고,
    상기 리드선은 또한 상기 감광성 칩 및 연성회로기판(FPC)에 전기적으로 연결되는 것을 특징으로 하는 촬영 어셈블리.
  21. 렌즈 모듈로서,
    제13항 내지 제20항 중 어느 한 항에 따른 촬영 어셈블리; 및
    상기 패키징층의 최상면에 장착되고 상기 감광성 유닛 및 기능 소자를 둘러싸는 홀더를 포함하고 상기 감광성 칩 및 기능 소자에 전기적으로 연결되는 렌즈 어셈블리를 포함하는 것을 특징으로 하는 렌즈 모듈.
  22. 제21항에 따른 렌즈 모듈을 포함하는 것을 특징으로 하는 전자 기기.
  23. 삭제
KR1020197036889A 2018-11-20 2018-12-10 촬영 어셈블리 및 이의 패키징 방법, 렌즈 모듈, 전자 기기 KR102250618B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201811386733.8A CN111200702B (zh) 2018-11-20 2018-11-20 摄像组件及其封装方法、镜头模组、电子设备
CN201811386733.8 2018-11-20
PCT/CN2018/119984 WO2020103211A1 (zh) 2018-11-20 2018-12-10 摄像组件及其封装方法、镜头模组、电子设备

Publications (2)

Publication Number Publication Date
KR20200063107A KR20200063107A (ko) 2020-06-04
KR102250618B1 true KR102250618B1 (ko) 2021-05-13

Family

ID=70746969

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197036889A KR102250618B1 (ko) 2018-11-20 2018-12-10 촬영 어셈블리 및 이의 패키징 방법, 렌즈 모듈, 전자 기기

Country Status (5)

Country Link
US (1) US11296141B2 (ko)
JP (1) JP7004336B2 (ko)
KR (1) KR102250618B1 (ko)
CN (1) CN111200702B (ko)
WO (1) WO2020103211A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10861895B2 (en) 2018-11-20 2020-12-08 Ningbo Semiconductor International Corporation Image capturing assembly and packaging method thereof, lens module and electronic device
US10887499B2 (en) * 2018-11-20 2021-01-05 Ningbo Semiconductor International Corporation Camera assembly and packaging methods thereof, lens module, and electronic device
TWI778829B (zh) * 2021-05-05 2022-09-21 勝麗國際股份有限公司 非迴焊式感測鏡頭

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223183A (ja) * 2004-02-06 2005-08-18 Matsushita Electric Ind Co Ltd 電子部品実装済基板の製造方法および電子部品実装済基板
JP2006005612A (ja) * 2004-06-17 2006-01-05 Shinko Electric Ind Co Ltd 撮像モジュール

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123351A (ja) 2005-10-25 2007-05-17 Fujifilm Corp 固体撮像装置
TWI332790B (en) * 2007-06-13 2010-11-01 Ind Tech Res Inst Image sensor module with a three-dimensional dies-stacking structure
KR101583354B1 (ko) * 2009-06-01 2016-01-07 삼성전자주식회사 반도체 소자 패키지의 형성방법
US8455304B2 (en) * 2010-07-30 2013-06-04 Atmel Corporation Routable array metal integrated circuit package fabricated using partial etching process
KR20120016499A (ko) * 2010-08-16 2012-02-24 삼성전자주식회사 카메라 모듈
US9553162B2 (en) * 2011-09-15 2017-01-24 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus
US8890269B2 (en) * 2012-05-31 2014-11-18 Stmicroelectronics Pte Ltd. Optical sensor package with through vias
CN103700634B (zh) 2013-11-06 2016-06-22 南昌欧菲光电技术有限公司 相机模组及其封装结构和封装方法
CN203895459U (zh) 2014-05-20 2014-10-22 苏州晶方半导体科技股份有限公司 一种影像传感器模组
JP2016100573A (ja) 2014-11-26 2016-05-30 株式会社東芝 電子モジュール、及びカメラモジュール
US9502397B1 (en) * 2015-04-29 2016-11-22 Deca Technologies, Inc. 3D interconnect component for fully molded packages
CN105244359B (zh) 2015-10-28 2019-02-26 苏州晶方半导体科技股份有限公司 影像传感芯片封装结构及封装方法
CN205304938U (zh) * 2015-12-11 2016-06-08 宁波舜宇光电信息有限公司 具有导电性能的马达底座及摄像模组
CN106206485A (zh) * 2016-09-20 2016-12-07 苏州科阳光电科技有限公司 图像传感器模组及其制作方法
US10644046B2 (en) * 2017-04-07 2020-05-05 Samsung Electronics Co., Ltd. Fan-out sensor package and optical fingerprint sensor module including the same
CN108346639B (zh) * 2017-09-30 2020-04-03 中芯集成电路（宁波）有限公司 一种晶圆级系统封装方法以及封装结构
CN107958881A (zh) * 2017-11-28 2018-04-24 华进半导体封装先导技术研发中心有限公司 一种cis器件封装结构及封装方法
CN107845653B (zh) * 2017-11-29 2023-07-14 苏州晶方半导体科技股份有限公司 影像传感芯片的封装结构及封装方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223183A (ja) * 2004-02-06 2005-08-18 Matsushita Electric Ind Co Ltd 電子部品実装済基板の製造方法および電子部品実装済基板
JP2006005612A (ja) * 2004-06-17 2006-01-05 Shinko Electric Ind Co Ltd 撮像モジュール

Also Published As

Publication number Publication date
WO2020103211A1 (zh) 2020-05-28
US11296141B2 (en) 2022-04-05
US20200161346A1 (en) 2020-05-21
JP2021510921A (ja) 2021-04-30
KR20200063107A (ko) 2020-06-04
JP7004336B2 (ja) 2022-01-21
CN111200702A (zh) 2020-05-26
CN111200702B (zh) 2022-03-15

Similar Documents

Publication Publication Date Title
KR102249873B1 (ko) 촬영 어셈블리 및 이의 패키징 방법, 렌즈 모듈, 전자 기기
KR102249883B1 (ko) 촬영 어셈블리 및 이의 패키징 방법, 렌즈 모듈, 전자 기기
CN109274876B (zh) 感光组件及其封装方法、镜头模组、电子设备
US11069670B2 (en) Camera assembly and packaging method thereof, lens module, and electronic device
CN109246348B (zh) 镜头模组及其封装方法、电子设备
KR102250618B1 (ko) 촬영 어셈블리 및 이의 패키징 방법, 렌즈 모듈, 전자 기기
US20040256687A1 (en) Optical module, method of manufacturing the same, and electronic instrument
KR102250533B1 (ko) 촬영 어셈블리 및 이의 패키징 방법, 렌즈 모듈, 전자 기기
US20210066381A1 (en) Image capturing assembly, lens module and electronic device
KR102333741B1 (ko) 촬영 어셈블리 및 이의 패키징 방법, 렌즈 모듈, 전자 기기
US11171166B2 (en) Camera assembly and packaging method thereof, lens module, electronic device
KR102250603B1 (ko) 촬영 어셈블리 및 이의 패키징 방법, 렌즈 모듈, 전자 기기
KR100956381B1 (ko) 웨이퍼 레벨 카메라 모듈의 제조 방법
CN111263028B (zh) 摄像组件及其封装方法、镜头模组、电子设备
JP2001345438A (ja) 固体撮像装置およびその作製方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant