KR102250533B1 - 촬영 어셈블리 및 이의 패키징 방법, 렌즈 모듈, 전자 기기 - Google Patents

촬영 어셈블리 및 이의 패키징 방법, 렌즈 모듈, 전자 기기 Download PDF

Info

Publication number
KR102250533B1
KR102250533B1 KR1020197036874A KR20197036874A KR102250533B1 KR 102250533 B1 KR102250533 B1 KR 102250533B1 KR 1020197036874 A KR1020197036874 A KR 1020197036874A KR 20197036874 A KR20197036874 A KR 20197036874A KR 102250533 B1 KR102250533 B1 KR 102250533B1
Authority
KR
South Korea
Prior art keywords
functional element
redistribution structure
layer
chip
packaging
Prior art date
Application number
KR1020197036874A
Other languages
English (en)
Other versions
KR20200063104A (ko
Inventor
다 첸
멍빈 리우
Original Assignee
닝보 세미컨덕터 인터내셔널 코포레이션 (상하이 브랜치)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닝보 세미컨덕터 인터내셔널 코포레이션 (상하이 브랜치) filed Critical 닝보 세미컨덕터 인터내셔널 코포레이션 (상하이 브랜치)
Publication of KR20200063104A publication Critical patent/KR20200063104A/ko
Application granted granted Critical
Publication of KR102250533B1 publication Critical patent/KR102250533B1/ko

Links

Images

Classifications

    • H04N5/2253—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B7/00—Mountings, adjusting means, or light-tight connections, for optical elements
    • G02B7/02—Mountings, adjusting means, or light-tight connections, for optical elements for lenses
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B7/00—Mountings, adjusting means, or light-tight connections, for optical elements
    • G02B7/02—Mountings, adjusting means, or light-tight connections, for optical elements for lenses
    • G02B7/021—Mountings, adjusting means, or light-tight connections, for optical elements for lenses for more than one lens
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B17/00—Details of cameras or camera bodies; Accessories therefor
    • G03B17/02—Bodies
    • G03B17/12—Bodies with means for supporting objectives, supplementary lenses, filters, masks, or turrets
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B17/00—Details of cameras or camera bodies; Accessories therefor
    • G03B17/02—Bodies
    • G03B17/12—Bodies with means for supporting objectives, supplementary lenses, filters, masks, or turrets
    • G03B17/14—Bodies with means for supporting objectives, supplementary lenses, filters, masks, or turrets interchangeably
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0264—Details of the structure or mounting of specific components for a camera module assembly
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/55—Optical parts specially adapted for electronic image sensors; Mounting thereof
    • H04N5/2254—
    • H04N5/2257—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Wire Bonding (AREA)
  • Lens Barrels (AREA)
  • Blocking Light For Cameras (AREA)
  • Studio Devices (AREA)

Abstract

촬영 어셈블리 및 이의 패키징 방법, 렌즈 모듈, 전자 기기에 있어서, 촬영 어셈블리의 패키징 방법은, 재배선 구조가 형성되는 베어링 기판을 제공하는 단계; 용접 패드를 구비하는 기능 소자를 제공하는 단계; 감광성 칩 및 상기 감광성 칩에 장착되는 필터를 포함하고 상기 필터를 향하는 용접 패드를 구비하는 감광성 유닛을 형성하는 단계; 상기 감광성 유닛 중의 필터를 상기 베어링 기판에 임시 본딩시키고, 상기 기능 소자를 상기 재배선 구조에 장착하되, 상기 감광성 칩의 용접 패드 및 상기 기능 소자의 용접 패드는 모두 상기 재배선 구조를 향하고 상기 재배선 구조에 전기적으로 연결되는 단계; 상기 베어링 기판을 커버하고 상기 감광성 칩 및 기능 소자 중 높은 것과 서로 평행되는 패키징층을 형성하는 단계; 및 베어링 기판을 제거하는 단계를 포함한다. 본 발명은 렌즈 모듈의 사용 성능을 향상시키고, 렌즈 모듈의 전체 두께를 감소시킨다.

Description

촬영 어셈블리 및 이의 패키징 방법, 렌즈 모듈, 전자 기기
본 발명의 실시예는 렌즈 모듈 분야에 속하는 것으로, 특히 촬영 어셈블리 및 이의 패키징 방법, 렌즈 모듈, 전자 기기에 관한 것이다.
사람들의 생활 수준의 끊임없는 향상에 따라, 여가 생활도 더욱 풍부해지는데, 촬영은 점점 사람들이 여행 및 다양한 일상 생활을 기록하는데 흔히 사용하는 수단으로 되고 있으므로, 촬영 기능을 구비하는 전자 기기(예를 들어, 휴대폰, 태블릿 PC, 카메라 등)는 사람들의 일상 생활 및 작업에 점점 더 많이 사용되고 있고, 촬영 기능을 구비하는 전자 기기는 현대 생활에서 필수적이고 중요한 도구로 자리잡고 있다.
촬영 기능을 구비하는 전자 기기에는 일반적으로 모두 렌즈 모듈이 설치되고, 렌즈 모듈의 설계 수준은 촬영 품질을 결정하는 중요한 요소 중 하나이다. 렌즈 모듈은 일반적으로 감광성 칩을 구비하는 촬영 어셈블리 및 상기 촬영 어셈블리 상방에 고정되어 피사체 영상을 형성하기 위한 렌즈 어셈블리를 포함한다.
또한, 렌즈 모듈의 이미징 능력을 향상시키기 위하여, 보다 큰 이미징 면적을 구비하는 감광성 칩을 구비해야 하고, 일반적으로 상기 렌즈 모듈에 레지스터, 콘덴서 등 수동 소자 및 주변 칩이 배치될 수도 있다.
본 발명의 실시예가 해결하고자 하는 과제는 렌즈 모듈의 사용 성능을 향상시키고 렌즈 모듈의 전체 두께를 감소시키는, 촬영 어셈블리 및 이의 패키징 방법, 렌즈 모듈, 전자 기기를 제공하는 것이다.
상기 과제를 해결하기 위하여, 본 발명의 실시예는, 재배선 구조가 형성되는 베어링 기판을 제공하는 단계; 재배선 구조가 형성되는 베어링 기판을 제공하는 단계; 용접 패드를 구비하는 기능 소자를 제공하는 단계; 감광성 칩 및 상기 감광성 칩에 장착되는 필터를 포함하고 상기 필터를 향하는 용접 패드를 구비하는 감광성 유닛을 형성하는 단계; 상기 감광성 유닛 중의 필터를 상기 베어링 기판에 임시 본딩시키고, 상기 기능 소자를 상기 재배선 구조에 장착하되, 상기 감광성 칩의 용접 패드 및 상기 기능 소자의 용접 패드는 모두 상기 재배선 구조를 향하고 상기 재배선 구조에 전기적으로 연결되는 단계; 상기 베어링 기판을 커버하고 상기 감광성 칩 및 기능 소자 중 높은 것과 서로 평행되는 패키징층을 형성하는 단계; 및 상기 베어링 기판을 제거하는 단계를 포함하는 촬영 어셈블리의 패키징 방법을 제공한다.
상응하게, 본 발명의 실시예는, 패키징층, 상기 패키징층에 삽입되는 감광성 유닛, 기능 소자 및 재배선 구조를 포함하고, 상기 감광성 유닛은 감광성 칩 및 상기 감광성 칩에 장착되는 필터를 포함하며, 상기 패키징층의 최상면은 상기 재배선 구조 및 필터를 노출시키고, 상기 패키징층의 저면은 상기 감광성 칩 및 기능 소자 중 높은 것을 노출시키며, 상기 감광성 칩 및 기능 소자는 모두 용접 패드를 구비하고, 상기 용접 패드는 상기 재배선 구조를 향하며 상기 재배선 구조에 전기적으로 연결되는, 촬영 어셈블리를 더 제공한다.
상응하게, 본 발명의 실시예는, 본 발명의 실시예에 따른 촬영 어셈블리; 및 상기 패키징층의 최상면에 장착되고 상기 감광성 유닛 및 기능 소자를 둘러싸는 홀더를 포함하고 상기 감광성 칩 및 기능 소자에 전기적으로 연결되는 렌즈 어셈블리를 포함하는 렌즈 모듈을 더 제공한다.
상응하게, 본 발명의 실시예는 본 발명의 실시예에 따른 렌즈 모듈을 포함하는 전자 기기를 더 제공한다.
본 발명의 실시예에 따른 기술적 해결수단은 선행기술에 비해 하기와 같은 장점을 구비한다.
본 발명의 실시예는 감광성 칩과 기능 소자를 패키징층에 집적시키고 재배선 구조를 통해 전기적 연결을 실현함으로써, 기능 소자를 주변 메인보드에 장착하는 해결수단에 비해 본 발명의 실시예는 감광성 칩과 기능 소자 사이의 거리를 단축시키고, 상응하게 감광성 칩과 기능 소자 사이의 전기적 연결 거리를 단축시키므로, 신호를 전송하는 속도를 현저히 향상시킴으로써, 렌즈 모듈의 사용 성능을 향상시킨다(예를 들어, 촬영 속도 및 저장 속도를 향상시킴). 또한, 상기 패키징층과 재배선 구조로 인해 상응하게 회로기판(예를 들어, PCB)을 생략하여, 렌즈 모듈의 전체 두께를 감소시킴으로써, 렌즈 모듈의 소형화, 박형화 요구를 만족시킨다.
도 1 내지 도 13은 본 발명에 따른 촬영 어셈블리의 패키징 방법의 일 실시예에서의 각 단계에 대응되는 구조 모식도이다.
도 14 내지 도 16은 본 발명에 따른 촬영 어셈블리의 패키징 방법의 다른 일 실시예에서의 각 단계에 대응되는 구조 모식도이다.
도 17 내지 도 20은 본 발명에 따른 촬영 어셈블리의 패키징 방법의 또 다른 일 실시예에서의 각 단계에 대응되는 구조 모식도이다.
도 21은 본 발명에 따른 렌즈 모듈의 일 실시예의 구조 모식도이다.
도 22는 본 발명에 따른 전자 기기의 일 실시예의 구조 모식도이다.
현재, 렌즈 모듈의 사용 성능은 향상시킬 필요가 있고, 렌즈 모듈은 렌즈 모듈의 소형화, 박형화의 요구를 만족시키기 어렵다. 분석한 결과 그 원인은 하기와 같다.
기존의 렌즈 모듈은 주로 회로기판, 감광성 칩, 기능 소자(예를 들어, 주변 칩) 및 렌즈 어셈블리로 조립되고, 주변 칩은 일반적으로 주변 메인보드에 장착되며, 감광성 칩과 기능 소자 사이는 서로 분리된다. 여기서, 회로기판은 감광성 칩, 기능 소자 및 렌즈 어셈블리에 대해 지지 작용을 하고, 회로기판을 통해 상기 감광성 칩, 기능 소자 및 렌즈 모듈 사이의 전기적 연결을 실현한다.
하지만, 하이 픽셀, 초박형 렌즈 모듈의 요구에 따라, 렌즈 모듈의 이미징에 대한 요구도 점점 높아지고 있고, 감광성 칩의 면적은 상응하게 증가되며, 기능 소자도 상응하게 많아짐으로써, 렌즈 모듈의 사이즈는 점점 커지므로, 렌즈 모듈의 소형화, 박형화의 요구를 만족시키지 못한다. 또한, 감광성 칩은 일반적으로 렌즈 모듈 중의 홀더 내부에 설치되고, 주변 칩은 일반적으로 홀더 외부에 설치되므로, 주변 칩과 감광성 칩 사이에는 일정한 거리가 있음으로써, 신호를 전송하는 속도를 감소시킨다. 주변 칩은 일반적으로 디지털 신호 프로세서(digital signal processor, DSP) 칩 및 메모리 칩을 포함하므로, 촬영 속도와 저장 속도에 대해 나쁜 영향을 미치기 쉬우며, 렌즈 모듈의 사용 성능을 저하시킨다.
상기 기술적 과제를 해결하기 위하여, 본 발명의 실시예는 감광성 칩과 기능 소자를 패키징층에 집적시키고 재배선 구조를 통해 전기적 연결을 실현함으로써, 기능 소자를 주변 메인보드에 장착하는 해결수단에 비해 본 발명의 실시예는 감광성 칩과 기능 소자 사이의 거리를 단축시키고, 상응하게 감광성 칩과 기능 소자 사이의 전기적 연결 거리를 단축시키므로, 신호를 전송하는 속도를 현저히 향상시킴으로써, 렌즈 모듈의 사용 성능을 향상시킨다(예를 들어, 촬영 속도 및 저장 속도를 향상시킴). 또한, 상기 패키징층과 재배선 구조로 인해 상응하게 회로기판(예를 들어, PCB)을 생략하여, 렌즈 모듈의 전체 두께를 감소시킴으로써, 렌즈 모듈의 소형화, 박형화 요구를 만족시킨다.
본 발명의 상기 목적, 특징 및 장점이 보다 명확하고 용이하게 이해될 수 있도록 아래 도면을 결부하여 본 발명의 구체적인 실시예를 상세히 설명한다.
도 1 내지 도 13은 본 발명에 따른 촬영 어셈블리의 패키징 방법의 일 실시예에서의 각 단계에 대응되는 구조 모식도이다.
도 1 내지 도 5를 참조하면, 도 2는 도 1에서의 하나의 감광성 칩의 확대도이고, 도 4는 도 3에서의 하나의 필터의 확대도이며, 감광성 칩(200)(도 5에 도시된 바와 같음) 및 상기 감광성 칩(200)에 장착되는 필터(400)(도 5에 도시된 바와 같음)를 포함하는 감광성 유닛(250)(도 5에 도시된 바와 같음)을 형성하고, 상기 감광성 칩(200)은 상기 필터(400)를 향하는 용접 패드를 구비한다.
상기 감광성 칩(200)은 이미지 센서 칩이고, 본 실시예에서, 상기 감광성 칩(200)은 CMOS 이미지 센서(CMOS image sensor, CIS) 칩이다. 다른 실시예에서, 상기 감광성 칩은 CCD(charge coupled device, 전하 결합 소자) 이미지 센서 칩일 수도 있다.
본 실시예에서, 상기 감광성 칩(200)은 광 신호 수신면(201)(도 2에 도시된 바와 같음)을 구비하고, 상기 감광성 칩(200)은 상기 광 신호 수신면(201)을 통해 광 복사 신호를 수신하여 센싱한다.
구체적으로, 도 2에 도시된 바와 같이, 상기 감광성 칩(200)은 감광성 영역(200C) 및 상기 감광성 영역(200C)을 둘러싸는 주변 영역(200E)을 포함하고, 상기 광 신호 수신면(201)은 상기 감광성 영역(200E)에 위치한다.
상기 감광성 칩(200)은 복수개의 픽셀 유닛을 포함하므로, 감광성 칩(200)은 복수개의 반도체 감광 소자(미도시), 및 상기 반도체 감광 소자에 위치하는 복수개의 필터 코팅(filter coating)(미도시)을 포함하고, 필터 코팅은 광 신호 수신면(201)에 의해 수신된 광 신호를 선택적으로 흡수시키거나 통과시킨다. 상기 감광성 칩(200)은 필터 코팅에 위치하는 마이크로렌즈(210)를 더 포함하고, 마이크로렌즈(210)는 반도체 감광 소자와 일대일로 대응됨으로써, 수신된 광 복사 신호 광선을 반도체 감광 소자에 집광시킨다. 상기 광 신호 수신면(201)은 상응하게 상기 마이크로렌즈(210)의 최상면이다.
설명해야 할 점은, 상기 감광성 칩(200)은 일반적으로 실리콘 기판 칩이고, 집적 회로 제작 기술로 제작되며, 상기 감광성 칩(200)은 상기 감광성 칩(200)과 다른 칩 또는 부재의 전기적 연결을 실현하기 위한 용접 패드를 구비한다. 본 실시예에서, 상기 감광성 칩(200)은 주변 영역(200E)에 형성되는 제1 칩 용접 패드(220)를 구비하고, 상기 제1 칩 용접 패드(220)은 상기 필터(400)를 향한다. 구체적으로, 상기 광 신호 수신면(201)의 동일 측에 위치하는 감광성 칩(200) 표면은 상기 제1 칩 용접 패드(220)를 노출시킨다.
상기 감광성 칩(200)은 일반적으로 복수개의 감광성 칩(200)이 집적되어 있는 소자 웨이퍼를 절단하여 획득된다. 상응하게, 절단하는 단계 이전에, 소자 웨이퍼의 광 신호 수신면(201)을 등지는 면에 제1 UV 필름(310)(도 1에 도시된 바와 같음)을 접착하여 상기 소자 웨이퍼를 위치 결정시키는 단계를 더 포함함으로써, 절단 정밀도를 향상시키고, 절단 후 상기 복수개의 감광성 칩(200)을 고정 및 위치 결정시킬 수 있다.
구체적으로, 도 1에 도시된 바와 같이, 라미네이터를 사용하여 상기 제1 UV 필름(310)을 소자 웨이퍼의 광 신호 수신면(201)을 등지는 면에 밀착시키고, 직경이 비교적 큰 제1 프레임(315) 저부에 접착시키며, 상기 제1 프레임(315)은 필름을 팽팽하게 하는 작용을 함으로써, 절단 후의 상기 감광성 칩(200)이 상기 제1 UV 필름(310)에 분립 고정될 수 있도록 한다. 본 실시예는 상기 제1 UV 필름(310)과 제1 프레임(315)을 더 구체적으로 설명하지 않는다.
상기 필터(400)는 상기 감광성 칩(200)에 장착되어 후속적인 패키징 공정이 광 신호 수신면(201)을 오염시키는 것을 방지하며, 후속적인 렌즈 모듈의 전체적인 두께를 현저히 감소시켜 렌즈 모듈의 소형화, 박형화의 요구를 만족시킨다.
상기 필터(400)는 적외선 필터 유리편 또는 전체 투과 유리편이다. 본 실시예에서, 상기 필터(400)는 적외선 필터 유리편이고, 입사광 중의 적외선이 감광성 칩(200) 성능에 미치는 영향을 제거하며, 이미징 효과 향상에 유리하다. 구체적으로, 상기 필터(400)는 적외선 차단 필터(infrared cut filter, IRCF)이고, 상기 적외선 차단 필터는 푸른색 유리 적외선 차단 필터일 수 있거나, 유리 및 상기 유리 표면에 위치하는 적외선 차단 코팅(IR cut coating)을 포함한다.
본 실시예에서, 상기 필터(400)는 조립면(401)(도 3에 도시된 바와 같음)을 포함한다. 상기 조립면(401)은 감광성 칩(200)과 장착되는 면이고, 즉, 상기 감광성 칩(200)을 향하는 면이다.
구체적으로, 필터(400)가 푸른색 유리 적외선 차단 필터일 경우, 푸른색 유리 적외선 차단 필터의 하나의 표면에는 반사 방지 코팅(reflection reducing coating) 또는 반사 방지막(antireflection coating)이 도금되어 있고, 반사 방지 코팅 또는 반사 방지막 표면과 등지는 면은 조립면(401)이다. 필터(400)가 유리 및 유리 표면에 위치하는 적외선 차단 코팅을 포함할 경우, 적외선 차단 코팅과 등지는 유리 표면은 조립면(401)이다. 다른 실시예에서, 필터가 전체 투과 유리편일 경우, 전체 투과 유리편의 어느 하나의 표면은 조립면이다.
도 4에 도시된 바와 같이, 상기 필터(400)는 투광 영역(400C) 및 투광 영역(400C)을 둘러싸는 가장자리 영역(400E)을 포함한다. 상기 투광 영역(400C)은 외부의 입사광이 투과되도록 함으로써, 감광성 칩(200)의 광 신호 수신면(201)이 광 신호를 수신하도록 하여 렌즈 모듈의 정상적인 사용 기능을 보장한다. 상기 가장자리 영역(400E)은 필터(400)와 감광성 칩(200)의 장착을 위해 공간 위치를 남겨둔다.
도 5에 도시된 바와 같이, 본 실시예에서, 상기 필터(400)는 접착 구조(410)를 통해 감광성 칩(200)에 장착되고, 상기 접착 구조(410)는 상기 광 신호 수신면(201)을 둘러싼다.
상기 접착 구조(410)는 필터(400)와 감광성 칩(200)을 물리적으로 연결시킨다. 상기 필터(400), 접착 구조(410) 및 감광성 칩(200)은 캐비티(미도시)를 이루어, 필터(400)와 감광성 칩(200)의 직접적인 접촉을 방지함으로써, 필터(400)가 감광성 칩(200)의 성능에 대해 나쁜 영향을 미치는 것을 방지한다.
본 실시예에서, 상기 접착 구조(410)는 상기 광 신호 수신면(201)을 둘러쌈으로써, 상기 광 신호 수신면(201) 상방의 필터(400)가 상기 감광성 칩(200)의 감광성 경로에 위치하도록 하여, 상기 감광성 칩(200)의 성능을 보장한다.
구체적으로, 상기 접착 구조(410)의 재료는 포토리소그래피 가능한 재료이므로, 포토리소그래피 공정을 이용하여 접착 구조(410)를 형성할 수 있는데, 이는 접착 구조(410)의 형태 품질과 사이즈 정밀도를 향상시키고 패키징 효율과 생산 능력을 향상시키는데 유리할 뿐만 아니라, 접착 구조(410)의 접착 강도에 대한 영향을 감소시킬 수도 있다.
본 실시예에서, 상기 접착 구조(410)의 재료는 포토리소그래피 가능한 드라이 필름(dry film)이다. 다른 실시예에서, 상기 접착 구조의 재료는 포토리소그래피 가능한 폴리이미드(polyimide), 포토리소그래피 가능한 폴리벤즈옥사졸(PBO) 또는 포토리소그래피 가능한 벤조시클로부텐(BCB)일 수도 있다.
본 실시예에서, 상기 접착 구조(410)를 형성하는 공정 난도를 감소시키고 공정 단계를 간소화하며 상기 접착 구조(410)의 형성 공정이 광 신호 수신면(201)에 대한 영향을 감소시키기 위하여, 상기 필터(400)에 상기 접착 구조(410)를 형성한다.
구체적으로, 도 3에 도시된 바와 같이, 상기 장착 단계는, 제1 베어링 기판(340)을 제공하는 단계; 상기 필터(400)의 조립면(401)을 등지는 면을 상기 제1 베어링 기판(340)에 임시 본딩시키는 단계; 상기 임시 본딩 단계 이후에 상기 필터(400)의 가장자리 영역(400E)(도 4에 도시된 바와 같음)에 고리형 접착 구조(410)를 형성하는 단계; 및 도 5에 도시된 바와 같이, 상기 감광성 칩(200)의 광 신호 수신면(201)이 상기 고리형 접착 구조(410)를 향하도록 하여 상기 감광성 칩(200)의 주변 영역(200E)(도 2에 도시된 바와 같음)을 상기 고리형 접착 구조(410)에 장착하여 감광성 유닛(250)을 형성하는 단계를 포함한다.
상기 제1 베어링 기판(340)은 접착 구조(410)의 형성, 및 상기 장착 단계를 위해 공정 플랫폼을 제공한다. 본 실시예에서, 상기 제1 베어링 기판(340)은 캐리어 웨이퍼(carrier wafer)이다. 다른 실시예에서, 상기 제1 베어링 기판은 다른 타입의 기판일 수도 있다.
구체적으로, 제1 임시 본딩층(345)을 통해 필터(400)를 제1 베어링 기판(340)에 임시 본딩시킨다. 상기 제1 임시 본딩층(345)은 박리층으로서, 후속적인 디본딩에 용이하다.
본 실시예에서, 상기 제1 임시 본딩층(345)은 발포막이다. 발포막은 대향되는 미세 접착면과 발포면을 포함하고, 발포막은 상온에서 접착성을 구비하며, 발포면은 제1 베어링 기판(340)에 접착되므로, 후속적으로 발포막을 가열하여 발포면의 접착성을 제거함으로써 디본딩을 실현할 수 있다. 다른 실시예에서, 상기 제1 임시 본딩층은 다이 어태치 필름(die attach film, DAF)일 수도 있다.
계속하여 도 1 및 도 2를 참조하면, 본 실시예에서, 상기 패키징 방법은, 상기 제1 칩 용접 패드(220)에 제1 전도성 돌출 블록(362)을 형성하는 단계를 더 포함한다.
상기 제1 전도성 돌출 블록(362)은 감광성 칩(200)의 표면에 돌출되어 감광성 칩(200)의 외부 연결 전극으로 작용하고, 제1 칩 용접 패드(220)과 후속적인 재배선 구조의 전기적 연결을 위해 공정 준비를 하므로, 후속적인 제1 칩 용접 패드(220)와 재배선 구조의 전기적 연결 신뢰성을 향상시키는데 유리하다.
본 실시예에서, 본 실시예에서, 범핑(bumping) 공정을 이용하여 상기 제1 전도성 돌출 블록(362)을 형성한다. 상기 필터(400)와 접착 구조(410)의 전체 두께는 비교적 크고(일반적으로 200 μm 내지 300 μm), 범핑 공정에 의해 형성된 제1 전도성 돌출 블록(362)의 부피는 비교적 크므로, 제1 전도성 돌출 블록(362)과 재배선 구조를 접촉시키기 쉽다.
본 실시예에서, 감광성 칩(200)가 집적되어 있는 소자 웨이퍼를 절단하기 전에, 상기 감광성 칩(200)에 대응되는 제1 칩 용접 패드(220) 표면에 상기 제1 전도성 돌출 블록(362)을 형성한다.
범핑 공정은 환류 단계를 포함하고, 환류 단계의 공정 온도는 일반적으로 180 ℃ 내지 350 ℃의 범위 내에 있으며, 환류 단계의 공정 온도는 비교적 높기에, 절단하기 전에 상기 제1 전도성 돌출 블록(362)을 형성하여 상기 제1 UV 필름(310)과 제1 임시 본딩층(345)(도 5에 도시된 바와 같음)의 접착성이 고온의 영향을 받는 것을 방지한다. 또한, 제1 칩 용접 패드(220)의 표면에 제1 전도성 돌출 블록(362)을 형성함으로써, 제1 전도성 돌출 블록(362) 형성 위치의 정확도를 향상시킬 수 있으므로, 후속적인 전기적 연결 공정 가능성 및 전기적 연결 신뢰성을 향상시키는데 유리하다.
도 6을 결부하여 참조하면, 상기 감광성 유닛(250)(도 5에 도시된 바와 같음)을 형성하는 단계 이후에, 상기 감광성 칩(200)을 제2 UV 필름(320)에 접착하는 단계; 및 상기 접착 단계 이후에 제1 디본딩 처리를 진행하여 상기 제1 베어링 기판(340)(도 5에 도시된 바와 같음)을 제거하는 단계를 더 포함한다.
상기 접착 단계를 통해 상기 감광성 유닛(250)이 다른 베어링 기판에서의 위치 정밀도를 향상시킬 수 있다. 여기서, 자외선의 조사 하에 UV 필름(310)의 접착력은 감소될 수 있으므로, 후속적으로 상기 감광성 유닛(250)을 상기 제2 UV 필름(320)으로부터 제거하는데 용이하다.
구체적으로, 상기 제2 UV 필름(320)을 상기 감광성 칩(200)의 광 신호 수신면(201)을 등지는 면에 밀착시키고, 직경이 비교적 큰 제2 프레임(325) 저부에 접착시키며, 상기 제2 프레임(325)을 통해 필름을 팽팽하게 함으로써, 상기 감광성 유닛(250)이 상기 제2 UV 필름(320)에 분립 고정되도록 한다. 본 실시예는 상기 제2 UV 필름(320)과 제2 프레임(325)을 더 구체적으로 설명하지 않는다.
본 실시예에서, 제1 임시 본딩층(345)(도 5에 도시된 바와 같음)은 발포막이므로, 열분해 본딩 공정을 통해 상기 제1 디본딩 처리를 진행한다. 구체적으로, 제1 임시 본딩층(345)에 대해 열처리를 진행하여 발포막의 발포면의 접착성을 제거함으로써, 제1 베어링 기판(340)을 제거하고, 이어서 떼어 내는 방식으로 상기 제1 임시 본딩층(345)을 제거한다.
계속하여 도 6을 참조하면, 설명해야 할 점은, 상기 패키징 방법은, 상기 필터(400)의 측벽을 커버하는 응력 완충층(420)을 형성하는 단계를 더 포함한다.
상기 응력 완충층(420)은 후속적으로 형성되는 패키징층이 필터(400)에 대해 발생되는 응력을 감소시켜 필터(400)가 파열되는 확률을 감소시키는데 유리함으로써, 패키징 공정의 신뢰성 및 일드율(yield rate)을 향상시킨다. 특히, 필터(400)는 적외선 필터 유리편 또는 전체 투과 유리편이므로, 유리편이 응력 영향을 받아 파열되는 가능성이 높기에, 응력 완충층(420)을 통해 필터(400)가 파열되는 확률을 현저히 감소시킬 수 있다.
상기 응력 완충층(420)은 접착성을 구비하므로 필터(400)에서의 접착성을 보장한다. 본 실시예에서, 상기 응력 완충층(420)의 재료는 에폭시계 접착제이다. 에폭시계 접착제는 에폭시 수지 접착제(epoxy resin adhesive)이고, 에폭시계 접착제는 다양한 형태로 구현되며, 이의 성분을 개변시켜 상이한 탄성 계수의 재료를 획득할 수 있음으로써, 실제 정황에 따라, 상기 필터(400)가 받는 응력을 조절할 수 있다.
본 실시예에서, 상기 응력 완충층(420)은 또한 접착 구조(410)의 측벽을 커버하여 패키징층이 상기 접착 구조(410)에 대해 발생되는 응력을 감소시킴으로써, 패키징 공정의 신뢰성과 일드율을 더 향상시킨다.
본 실시예에서, 상기 감광성 유닛(250)(도 5에 도시된 바와 같음)을 상기 제2 UV 필름(320)에 접착한 후, 디스펜싱(dispensing) 공정을 통해 상기 응력 완충층(420)을 형성한다. 디스펜싱 공정을 선택하여 응력 완충층(420)을 형성하는 단계와 현재 패키징 공정의 호환성을 향상시키며, 공정이 간단하다.
도 7 및 도 8을 결부하여 참조하면, 제2 베어링 기판(330)을 제공하고, 상기 제2 베어링 기판(330)에 재배선(redistribution layer, RDL) 구조(360)(도 8에 도시된 바와 같음)를 형성한다.
상기 제2 베어링 기판(330)은 재배선 구조(360)의 형성에 공정 플랫폼을 제공한다. 본 실시예에서, 상기 제2 베어링 기판(330)은 캐리어 웨이퍼이다. 다른 실시예에서, 상기 제2 베어링 기판은 다른 타입의 기판일 수도 있다.
본 실시예에서, 상기 패키징 방법은, 상기 제2 베어링 기판(330)에 제2 임시 본딩층(331)을 형성하는 단계를 더 포함한다. 상기 제2 임시 본딩층(331)은 박리층으로서, 후속적으로 상기 재배선 구조(360)와 제2 베어링 기판(330)의 분리에 용이하다. 상기 제2 임시 본딩층(331)은 발포막일 수 있고, 제2 임시 본딩층(331)에 대한 구체적인 설명은 전술한 제2 임시 본딩층(345)(도 5에 도시된 바와 같음)에 대한 상응한 설명을 참조할 수 있고, 여기서 더 설명하지 않도록 한다.
설명해야 할 점은, 다른 실시예에서, 상기 제2 임시 본딩층을 형성하는 단계 이전에, 상기 제2 베어링 기판에 패시베이션층을 형성하는 단계를 더 포함한다. 상기 패시베이션층을 통해 상기 제2 베어링 기판이 패시베이션층을 형성하는 과정에서 오염되는 확률을 감소시킴으로써, 상기 제2 베어링 기판의 재사용률을 증가시킨다. 여기서, 상기 패시베이션층의 재료는 산화 규소 또는 질화 규소일 수 있다.
상기 재배선 구조(360)는 형성된 촬영 어셈블리의 전기학 집적을 실현하고, 각 칩과 소자 사이의 거리를 감소시키는 동시에 전기적 연결 공정 가능성을 향상시킨다. 이 밖에, 와이어 본딩(wire bond) 공정에 비해, 재배선 구조(360)는 대량 생산이 가능하여 패키징 효율을 향상시킬 수 있다.
구체적으로, 상기 재배선 구조(360)를 형성하는 단계는, 제2 임시 본딩층(331)에 제1 매질층(332)(도 7에 도시된 바와 같음)을 형성하는 단계; 상기 제1 매질층(332)을 패턴화하여 상기 제1 매질층(332) 내에 상기 제1 매질층(332) 두께를 관통하는 연결홈(335)(도 7에 도시된 바와 같음)을 형성하는 단계; 상기 연결홈(335) 내에 전도성 재료를 충진하여 상기 재배선 구조(360)를 형성하는 단계; 및 상기 제1 매질층(332)을 제거하는 단계를 포함한다.
상기 제1 매질층(332) 중의 연결홈(335)은 상기 재배선 구조(360)의 형상, 위치 및 사이즈를 정의하기 위한 것이다. 본 실시예에서, 상기 제1 매질층(332)의 재료는 감광성 재료이고, 상응하게 포토리소그래피 공정을 통해 패턴화할 수 있다. 구체적으로, 상기 제1 매질층(332)의 재료는 감광성 폴리이미드, 감광성 벤조시클로부텐 또는 감광성 폴리벤즈옥사졸이다.
본 실시예에서, 상기 재배선 구조(360)는 상기 연결홈(335) 내에 형성되고, 상기 재배선 구조(360)는 상응하게 연결선이므로, 상기 재배선 구조(360)를 형성하는 공정 복잡도를 감소시킨다. 구체적으로, 전기도금 공정을 통해 상기 연결홈(335) 내에 전도성 재료를 충진한다.
본 실시예에서, 상기 재배선 구조(360)의 재료는 모두 구리이다. 구리 재료를 선택하면, 재배선 구조(360)의 전기적 연결 신뢰성과 전도성을 향상시키는데 유리하고, 이 밖에, 구리의 충진성이 비교적 좋기에, 상응하게 전도성 재료가 상기 연결홈(335) 내에 충진되는 품질을 향상시킬 수도 있다. 다른 실시예에서, 상기 재배선 구조의 재료는 다른 적용 가능한 전도성 재료일 수도 있다.
전술한 재료의 제1 매질층(332)의 내부식성이 비교적 강하므로, 본 실시예에서, 상기 재배선 구조(360)를 형성한 후, 반응 이온 식각 공정을 이용하여 제1 매질층(332)을 제거하여 상기 제2 임시 본딩층(331)을 노출시킴으로써, 후속적인 제조 과정을 위해 공정 준비를 한다.
설명해야 할 점은, 다른 실시예에서, 직접 식각 방식을 통해 상기 재배선 구조를 형성할 수 있다. 구체적으로, 상기 재배선 구조를 형성하는 단계는, 상기 제2 임시 본딩층에 전도층을 형성하는 단계; 및 상기 전도층을 식각하여 식각 후의 나머지 전도층을 상기 재배선 구조로 하는 단계를 포함한다.
상기 실시예에서, 상기 재배선 구조의 재료는 알루미늄 등 식각 공정을 통해 패턴화가 용이한 전도성 재료일 수 있다.
도 9를 참조하면, 용접 패드를 구비하는 기능 소자(미도시)를 제공한다. 상기 감광성 유닛(250)(도 5에 도시된 바와 같음) 중의 필터(400)를 상기 제2 베어링 기판(330)에 임시 본딩시키고, 상기 기능 소자를 상기 재배선 구조(360)에 장착하며, 상기 감광성 칩(200)의 용접 패드 및 상기 기능 소자의 용접 패드는 모두 상기 재배선 구조(360)를 향하고 상기 재배선 구조(360)에 전기적으로 연결된다.
구체적으로, 하나의 감광성 유닛(250) 위치의 제2 UV 필름(320)(도 6에 도시된 바와 같음)에 대해 자외선을 조사하여 자외선 조사를 받은 제2 UV 필름(320)의 접착성을 제거하고, 상기 감광성 유닛(250)을 제2 UV 필름(320)으로부터 순차적으로 박리시키고 상기 제2 베어링 기판(330)의 기설정된 위치에 장착한다. 상기 감광성 유닛(250)을 하나씩 제2 베어링 기판(330)에 장착하므로, 감광성 유닛(250)이 상기 제2 베어링 기판(330)에서의 위치 정밀도를 향상시키는데 유리하다.
본 실시예에서, 상기 필터(400를 상기 제2 베어링 기판(330)에 임시 본딩시킨 후, 상기 제1 전도성 돌출 블록(362)과 상기 재배선 구조(360)를 접촉시킨다.
본 실시예에서 하나의 감광성 유닛(250)만 설명하였다. 다른 실시예에서, 형성된 렌즈 모듈이 이중 촬영 또는 어레이 모듈 제품에 적용될 경우, 상기 감광성 유닛의 수량은 복수개일 수도 있다.
상기 기능 소자는 촬영 어셈블리 중 감광성 칩(200)을 제외한 특정 기능 소자이고, 주변 칩(230) 및 수동 소자(240) 중 적어도 한 가지를 포함한다.
본 실시예에서, 상기 기능 소자는 주변 칩(230) 및 수동 소자(240)를 포함한다.
상기 주변 칩(230)은 능동 소자이고, 후속적으로 감광성 칩(200)과 전기적으로 연결될 경우, 상기 감광성 칩(200)에 주변 회로를 제공하는데, 예를 들어, 아날로그 전력 공급 회로, 디지털 전력 공급 회로, 전압 완충 회로, 셔터 회로, 셔터 구동 회로 등을 제공한다.
본 실시예에서, 상기 주변 칩(230)은 디지털 신호 프로세서 칩 및 메모리 칩 중 한 가지 또는 두 가지를 포함한다. 다른 실시예에서, 상기 주변 칩은 다른 기능 타입의 칩일 수도 있다. 도 9에서 하나의 주변 칩(230)만 도시하였지만, 주변 칩(230)의 수량은 하나에 한정되지 않는다.
상기 주변 칩(230)은 일반적으로 실리콘 기판 칩이고, 집적 회로 제작 기술로 제작되며, 상기 주변 칩(230)과 다른 칩 또는 부재의 전기적 연결을 실현하기 위한 용접 패드를 구비한다. 본 실시예에서, 상기 주변 칩(230)은 제2 칩 용접 패드(235)를 포함하고, 상기 주변 칩(230)이 제1 베어링 기판(320)에 임시 본딩된 후, 상기 제2 칩 용접 패드(235)는 상기 재배선 구조(360)를 향한다.
상기 수동 소자(240)는 감광성 칩(200)의 감광성 작업에 대해 특정 작용을 한다. 상기 수동 소자(240)는 레지스터, 커패시턴스, 인덕턴스, 다이오드, 삼극관, 전위차계, 릴레이 또는 구동기 등 부피가 비교적 작은 전자 소자를 포함할 수 있다. 도 9에서 하나의 수동 소자(240)만 도시하였지만, 상기 수동 소자(240)의 수량은 하나에 한정되지 않는다.
상기 수동 소자(240)도 상기 수동 소자(240)와 다른 칩 또는 부재의 전기적 연결을 실현하기 위한 용접 패드를 구비한다. 본 실시예에서, 상기 수동 소자(240)의 용접 패드는 전극(245)이고, 상기 수동 소자(240)를 재배선 구조(360)에 장착한 후, 상기 전극(245)은 재배선 구조(360)를 향한다.
본 실시예에서, 상기 주변 칩(230)과 수동 소자(240)를 상기 재배선 구조(360)에 장착하는 단계 이전에, 상기 제2 칩 용접 패드(235)과 전극(245)에 제2 전도성 돌출 블록(363)을 형성하는 단계를 더 포함한다.
상기 제2 전도성 돌출 블록(363)은 주변 칩(230) 표면 및 소자(240) 표면에 돌출되어 주변 칩(230) 및 수동 소자(240)의 외부 연결 전극으로 작용함으로써, 주변 칩(230) 및 수동 소자(240)와 재배선 구조(360)의 전기적 연결 신뢰성을 향상시킨다.
또한, 상기 제2 전도성 돌출 블록(363)을 통해 주변 칩(230) 및 수동 소자(240)의 제2 베어링 기판(330)을 등지는 면과 감광성 칩(200)의 제2 베어링 기판(330)을 등지는 면 사이의 높이 차이를 감소키고, 후속적인 본딩 공정의 공정 복잡도를 감소시키는데 유리하다.
본 실시예에서, 범핑 공정을 통해 상기 제2 전도성 돌출 블록(363)을 형성한다. 범프의 부피는 일반적으로 비교적 크므로, 주변 칩(230) 및 수동 소자(240)의 제2 베어링 기판(330)을 등지는 면과 감광성 칩(200)의 제2 베어링 기판(330)을 등지는 면 사이의 높이 차이를 감소시키기 쉽다.
여기서, 주변 칩(230) 및 수동 소자(240)를 재배선 구조(360)에 장착하기 전에 상기 제2 전도성 돌출 블록(363)을 형성하는 방식을 통해 환류 단계가 제2 임시 본딩층(331)의 접착성, 및 다른 칩 또는 소자에 대한 영향을 방지한다. 이 밖에, 제2 전도성 돌출 블록(363) 형성 위치의 정밀도를 향상시킬 수도 있다. 제2 전도성 돌출 블록(363)에 대한 구체적인 설명은 제1 전도성 돌출 블록(362)의 관련 설명을 참조할 수 있고, 여기서 더 설명하지 않도록 한다.
상응하게, 상기 주변 칩(230) 및 수동 소자(240)를 재배선 구조(360)에 장착한 후, 상기 제2 전도성 돌출 블록(363)과 상기 재배선 구조(360)는 서로 접촉된다.
본 실시예에서, 상기 필터(400)를 상기 제2 베어링 기판(330)에 임시 본딩시키고, 상기 기능 소자를 상기 재배선 구조(360)에 장착한 후, 상기 제1 전도성 돌출 블록(362) 및 제2 전도성 돌출 블록(363)을 상기 재배선 구조(360)에 본딩시킨다.
구체적으로, 금속 본딩 공정을 이용하여 상기 본딩 단계를 진행한다.
본 실시예에서, 동일한 금속 본딩 공정 단계에서 상기 제1 전도성 돌출 블록(362) 및 제2 전도성 돌출 블록(363)을 상기 재배선 구조(360)에 본딩시킴으로써, 패키징 효율을 향상시키고, 여러번의 금속 본딩 공정의 공정 온도로 인한 나쁜 영향을 방지한다.
구체적으로, 상기 금속 본딩 공정은 열압축 본딩 공정이다. 상기 금속 본딩 공정에서, 상기 제1 전도성 돌출 블록(362), 제2 전도성 돌출 블록(363)과 상기 재배선 구조(360)의 접촉면은 압력의 작용 하에 소성 변형을 일으켜 접촉면의 원자가 서로 접촉되도록 하고, 본딩 온도가 상승함에 따라 접촉면의 원자의 확산이 가속화되어 크로스오버 확산이 이루어진다. 일정한 본딩 시간에 도달한 후, 접촉면의 결정 격자는 재조합됨으로써 본딩이 이루어지고, 본딩 강도, 전기전도 열전도성, 전계확산 내성 및 기계적 연결 성능이 비교적 높다.
설명해야 할 점은, 본딩 온도가 상승함에 따라, 접촉면의 원자는 보다 많은 에너지를 획득하고, 원자 사이의 확산은 보다 더 현저하며, 본딩 온도의 상승은 결정립 성장을 촉진시킬 수 있고, 에너지를 획득한 결정립은 크로스오버 성장할 수 있으므로, 경계면을 제거하는데 유리함으로써, 접촉면의 재료가 일체가 되도록 한다. 하지만, 본딩 온도가 지나치게 높으면, 상기 감광성 칩(200)과 주변 칩(230), 특히 형성된 촬영 어셈블리 중의 감광 소자의 성능에 대해 나쁜 영향을 미치고, 공정 온도가 지나치게 높으면 열응력이 발생할 수도 있어 정렬 정밀도가 저하되고 공정 원가가 증가되며 생산 효율이 감소되는 등 문제가 발생한다. 이에, 본 실시예에서, 상기 금속 본딩 공정은 금속 저온 본딩 공정이고, 상기 금속 본딩 공정의 본딩 온도는 250 ℃보다 작거나 같다. 여기서, 본딩 온도의 최소값은 본딩이 가능하기만 하면 된다.
상기 본딩 온도의 설정 하에, 압력을 증가시켜 원자 사이의 확산이 보다 더 용이하도록 함으로써, 상기 제1 전도성 돌출 블록(362), 제2 전도성 돌출 블록(363)과 상기 재배선 구조(360) 사이의 본딩 품질을 향상시킨다. 이에, 본 실시예에서, 상기 금속 본딩 공정의 압력은 200 kPa보다 크거나 같다. 여기서, 상기 압력은 압착 도구에 의해 발생된다.
본딩 시간도 본딩 품질을 증가시킬 수 있다. 이에, 본 실시예에서, 상기 금속 본딩 공정의 본딩 시간은 30 분보다 크거나 같다.
설명해야 할 점은, 실제 공정에서, 상기 본딩 온도, 압력 및 본딩 시간을 합리적으로 조절하고 서로 배합하여 금속 본딩 품질과 효율을 보장할 수 있다. 더 설명해야 할 점은, 접촉면이 산화되거나 오염되는 확률을 감소시키기 위하여, 진공 환경에서 상기 금속 본딩 공정을 진행할 수 있다.
도 10 및 도 11을 결부하여 참조하면, 상기 제2 베어링 기판(330)을 커버하는 패키징층(350)을 형성하고, 상기 패키징층(350)은 상기 감광성 칩(200) 및 기능 소자(미도시) 중 높은 것과 서로 평행된다.
상기 패키징층(350)은 감광성 칩(200)과 기능 소자(예를 들어, 주변 칩(230), 수동 소자(240))에 대해 고정 작용을 하고, 감광성 칩(200)과 기능 소자에 대해 패키징 집적을 실현한다.
여기서, 상기 패키징층(350)을 통해 렌즈 어셈블리 중 홀더가 차지하는 공간을 감소시킬 수 있을 뿐만 아니라, 회로기판(예를 들어, PCB)을 생략할 수 있으므로, 후속적으로 형성된 렌즈 모듈의 전체 두께를 현저히 감소시켜, 렌즈 모듈의 소형화, 박형화의 요구를 만족시킨다. 또한, 기능 소자를 주변 메인보드에 장착하는 해결수단에 비해, 감광성 칩과 기능 소자를 모두 패키징층(350)에 집적시키는 방식은 감광성 칩(200)과 각 기능 소자 사이의 거리를 감소시키고, 상응하게 감광성 칩과 각 기능 소자 사이의 전기적 연결 거리를 단축시키는데 유리함으로써, 신호 전송 속도를 향상시키고, 렌즈 모듈의 사용 성능을 향상시킨다(예를 들어, 촬영 속도 및 저장 속도를 향상시킴).
상기 패키징층(350)의 재료는 몰딩(molding) 재료이고, 절연, 밀봉 및 방습 작용이 있으므로, 렌즈 모듈의 신뢰성을 향상시키는데 유리하다. 본 실시예에서, 상기 패키징층(350)의 재료는 에폭시 수지이다. 에폭시 수지는 수축률이 낮고, 접착성이 좋으며, 내부식성이 좋고, 전기적 특성이 우수하며 원가가 비교적 낮은 등 장점을 구비한다. 따라서 전자 소자와 집적 회로의 패키징 재료로서 광범위하게 사용된다.
구체적으로, 상기 패키징층(350)을 형성하는 단계는, 상기 제2 베어링 기판(330), 감광성 칩(200) 및 기능 소자를 커버하는 패키징 재료층(355)(도 10에 도시된 바와 같음)을 형성하는 단계; 상기 패키징 재료층(355)에 대해 연삭(grinding) 처리를 진행하여 상기 감광성 칩(200) 및 기능 소자 중 높은 것과 서로 평행되는 상기 패키징층(350)을 형성하는 단계를 포함한다.
본 실시예에서, 사출성형 공정을 이용하여 상기 패키징 재료층(355)을 형성한다. 사출성형 공정은 생산 속도가 빠르고, 효율이 높으며, 조작 자동화가 가능한 등 특징을 구비하고, 사출성형 공정을 사용하면 생산량을 향상시키고 공정 원가를 절감시키는데 유리하다. 본 실시예에서, 다른 몰딩 공정을 이용하여 상기 패키징층을 형성할 수도 있다.
상기 패키징 재료층(355)은 상기 감광성 칩(200) 및 기능 소자를 커버함으로써, 상기 패키징층(350)의 형성 공정이 감광성 칩(200)과 기능 소자 사이의 두께 차이의 영향을 받는 것을 방지하고, 상응하게, 사출성형 공정에 필요한 금형을 제작할 필요가 없으므로 공정이 간단하다.
또한, 상기 패키징층(350)은 상기 필터(400)의 측벽을 더 커버함으로써, 상기 감광성 유닛(250) 중 캐비티의 밀봉성을 향상시키며, 수증기, 산화 기체 등이 상기 캐비티 내에 들어가는 확률을 감소시켜 상기 감광성 칩(200)의 성능을 보장한다.
이 밖에, 상기 감광성 유닛(250), 기능 소자 및 재배선 구조(360)는 모두 상기 패키징층(350) 내에 위치하여 감광성 유닛(250), 기능 소자 및 재배선 구조(360)가 모두 보호 받으므로, 촬영 어셈블리의 신뢰성과 안정성을 향상시키는데 유리하다.
설명해야 할 점은, 상기 패키징층(350)의 작용 하에, 회로기판을 생략함으로써, 렌즈 모듈의 두께를 감소시키는 효과를 발생하므로, 감광성 칩(200)과 주변 칩(230)에 대해 박화 처리를 진행할 필요가 없기에, 상기 감광성 칩(200)과 주변 칩(230)의 기계적 강도와 신뢰성을 향상시킨다. 다른 실시예에서, 공정 요구에 따라, 상기 감광성 칩과 주변 칩의 두께를 적절히 감소시킬 수 있지만, 이의 기계적 강도와 신뢰성이 영향을 받지 않도록 박화량이 비교적 적다.
본 실시예에서, 상기 연삭 처리를 통해 패키징층(350)의 두께를 감소시킴으로써, 형성된 렌즈 모듈의 전체 두께를 감소시킨다. 다른 실시예에서, 상기 연삭 처리를 진행하지 않고 패키징 단계를 간소화하여, 형성된 패키징층이 상기 감광성 칩 및 기능 소자를 상응하게 커버하도록 할 수도 있다.
도 12를 참조하면, 제2 디본딩 처리를 진행하여 상기 제2 베어링 기판(330)(도 11에 도시된 바와 같음)을 제거한다.
본 실시예에서, 상기 제2 디본딩 처리의 단계는, 상기 제2 베어링 기판(330) 및 제2 임시 본딩층(331)(도 11에 도시된 바와 같음)을 순차적으로 제거하는 단계를 포함한다. 상기 제2 디본딩 처리에 대한 구체적인 설명은 전술한 상기 제1 디본딩 처리에 대한 관련 설명을 참조할 수 있고, 여기서 더 설명하지 않도록 한다.
도 13을 결부하여 참조하면, 상기 제2 디본딩 처리 단계 이후에, 상기 패키징층(350)에 대해 다이싱(dicing) 처리를 진행하는 단계를 더 포함한다.
상기 다이싱 처리를 통해 사이즈가 공정 요구에 부합되는 하나의 촬영 어셈블리(260)를 형성함으로써, 후속적으로 렌즈 어셈블리를 장착하기 위해 공정 준비를 한다. 본 실시예에서, 레이저 절단 공정을 이용하여 상기 다이싱 처리를 진행한다.
계속하여 도 13을 참조하면, 설명해야 할 점은, 상기 제2 베어링 기판(330)(도 11에 도시된 바와 같음)을 제거하는 단계 이후에, 상기 패키징층(350)이 노출시키는 재배선 구조(360)에 연성회로기판(FPC, flexible printed circuit board)(510)을 본딩시키는 단계를 더 포함한다.
상기 연성회로기판(FPC)(510)은 회로기판을 생략할 경우 상기 촬영 어셈블리(260)와 후속적인 렌즈 어셈블리 사이의 전기적 연결, 및 형성된 렌즈 모듈과 다른 소자 사이의 전기적 연결을 실현한다. 후속적으로 렌즈 모듈을 형성한 후, 상기 렌즈 모듈도 상기 연성회로기판(FPC)(510)을 통해 전자 기기 중 다른 소자와 전기적으로 연결될 수 있음으로써, 전자 기기의 정상적인 촬영 기능을 실현한다.
본 실시예에서, 상기 연성회로기판(FPC)(510)에 회로 구조가 구비되므로, 금속 본딩 공정을 통해 상기 연성회로기판(FPC)(510)을 상기 재배선 구조(360)에 본딩시킴으로써, 전기적 연결을 실현한다.
본 실시예에서, 공정 가능성을 향상시키기 위하여, 상기 제2 디본딩 처리 및 다이싱 처리 후, 상기 재배선 구조(360)에 상기 연성회로기판(FPC)(510)을 본딩시킨다.
설명해야 할 점은, 상기 전기적 연결편(510)에 상기 전기적 연결편(510)과 다른 회로 소자를 전기적으로 연결시키는 커넥터(connector)(520)가 형성된다. 렌즈 모듈이 전자 기기에 적용될 경우, 상기 커넥터(520)는 상기 전자 기기의 메인보드에 전기적으로 연결됨으로써, 상기 렌즈 모듈과 상기 전자 기기 중 다른 소자 사이의 정보 전송을 실현하고, 상기 렌즈 모듈의 이미지 정보를 상기 전자 기기에 전달한다. 구체적으로, 상기 커넥터(520)는 골드핑거 커넥터일 수 있다.
도 14 내지 도 16은 본 발명에 따른 촬영 어셈블리의 패키징 방법의 다른 일 실시예에서의 각 단계에 대응되는 구조 모식도이다.
본 실시예와 전술한 실시예의 동일한 부분은 여기서 더 설명하지 않도록 한다. 본 실시예와 전술한 실시예의 상이한 부분은, 재배선 구조(360a)에 복수개의 전도성 돌출 블록(365a)(도 15에 도시된 바와 같음)을 형성하는 것이다.
구체적으로, 상기 재배선 구조(360a)에 복수개의 전도성 돌출 블록(365a)을 형성하는 단계는 하기와 같은 단계를 포함한다.
도 14를 참조하면, 제2 베어링 기판(330a) 및 재배선 구조(360a)를 커버하는 제2 매질층(333a)을 형성하고; 상기 제2 매질층(333a)을 패턴화하여 상기 제2 매질층(333a) 내에 관통홀(385a)을 형성하고 일부분의 상기 재배선 구조(360a)를 노출시킨다.
상기 연결 관통홀(385a)은 후속적으로 전도성 돌출 블록을 형성하기 위해 공간 위치를 제공한다.
상기 제2 매질층(333a), 및 상기 연결 관통홀(385a)을 형성하는 공정에 대한 구체적인 설명은 전술한 실시예에서의 제1 매질층 및 연결홈에 대한 관련 설명을 참조할 수 있고, 여기서 더 설명하지 않도록 한다.
도 15를 참조하면, 상기 연결 관통홀(385a)(도 14에 도시된 바와 같음) 내에 전도성 재료를 형성하여 상기 전도성 돌출 블록(365a)을 형성한다.
본 실시예에서, 전기도금 공정을 이용하여 상기 전도성 재료를 충진한다. 상응하게, 상기 전도성 돌출 블록(365a)의 재료는 상기 재배선 구조(360a)의 재료와 동일할 수도 있다.
도 16을 참조하면, 상기 제2 매질층(333a)(도 14에 도시된 바와 같음)을 제거한다.
본 실시예에서, 반응 이온 식각 공정을 이용하여 상기 제2 매질층(333a)을 제거한다.
상응하게, 후속적으로 감광성 유닛 중의 필터를 상기 제2 베어링 기판(330a)에 임시 본딩시키고, 기능 소자를 상기 재배선 구조(360a)에 장착한 후, 감광성 칩의 용접 패드 및 기능 소자의 용접 패드를 대응되는 상기 전도성 돌출 블록(365a)에 본딩시킨다.
후속 단계에 대한 구체적인 설명은 전술한 실시예에서의 상응한 설명을 참조할 수 있고, 여기서 더 설명하지 않도록 한다.
도 17 내지 도 20은 본 발명에 따른 촬영 어셈블리의 패키징 방법의 또 다른 일 실시예에서의 각 단계에 대응되는 구조 모식도이다.
본 실시예와 전술한 실시예의 동일한 부분은 여기서 더 설명하지 않도록 한다. 본 실시예와 전술한 실시예의 상이한 부분은, 도 20에 도시된 바와 같이, 형성된 재배선 구조(360b)는 연결선(361b) 및 상기 연결선(361b)에 돌출되는 전도성 칼럼(365b)을 포함하는 것이다.
구체적으로, 제2 베어링 기판(330b)에 상기 재배선 구조(360b)를 형성하는 단계는 하기와 같은 단계를 포함한다.
도 17을 참조하면, 상기 제2 베어링 기판(330b)에 제1 매질층(332b)을 형성하고; 상기 제1 매질층(332b)을 패턴화하여 상기 제1 매질층(332b) 내에 상기 제1 매질층(332b) 두께를 관통하는 연결홈(335b)을 형성한다.
상기 연결홈(335b)은 후속적으로 형성되는 연결선의 형상, 위치 및 사이즈를 정의하기 위한 것이다.
상기 제1 매질층(332b)에 대한 구체적인 설명은 제1 실시예에서의 상응한 설명을 참조할 수 있고, 여기서 더 설명하지 않도록 한다.
도 18을 참조하면, 상기 연결홈(335b)(도 17에 도시된 바와 같음) 내에 상기 제1 매질층(332b) 최상부를 더 커버하는 전도성 재료(366b)를 충진하고; 상기 전도성 재료(366b)에 패턴화된 마스크층(367b)을 형성하며, 상기 패턴화된 마스크층(367b)은 후속적으로 전도성 칼럼이 위치하는 위치의 전도성 재료(366b)를 덮는다.
본 실시예에서, 전기도금 공정을 이용하여 상기 연결홈(335b) 내에 전도성 재료(366b)를 충진한다.
본 실시예에서, 상기 전도성 재료(366b)는 구리이다. 구리 재료를 선택하면, 재배선 구조의 전기적 연결 신뢰성을 향상시키는데 유리하고, 구리의 전기저항률은 비교적 낮으므로, 재배선 구조의 전도성 향상에 유리하다. 이 밖에, 구리의 충진성이 비교적 좋기에, 상응하게 전도성 재료(366b)가 연결홈(335b) 내에 충진되는 효과를 향상시킬 수도 있다. 다른 실시예에서, 다른 적용 가능한 전도성 재료를 선택할 수도 있다.
상기 패턴화된 마스크층(367b)은 후속적으로 상기 전도성 재료(366b)를 식각하는 식각 마스크이다. 상기 마스크층(367)의 재료는 포토레지스트(photoresist)이다. 다른 실시예에서, 상기 마스크층은 식각 공정에 적용 가능한 다른 재료를 선택할 수도 있고, 상기 마스크층은 단층 구조 또는 적층 구조일 수 있다.
도 19를 참조하면, 상기 패턴화된 마스크층(367b)은 마스크이고, 상기 전도성 재료(366b)(도 18에 도시된 바와 같음)를 상기 제1 매질층(332b)에 식각하여 상기 연결홈(335b)(도 17에 도시된 바와 같음) 내에 위치하는 연결선(361b) 및 상기 연결선(361b)에 돌출되는 전도성 칼럼(365b)을 형성하며, 상기 연결선(361b)과 전도성 칼럼(365b)은 재배선 구조(360b)를 구성한다.
본 실시예에서, 건식 식각 방식을 통해 상기 전도성 재료(366b)를 식각하여 상기 재배선 구조(360b)의 형태 품질을 향상시킬 수 있다.
도 20을 참조하면, 상기 마스크층(367b)(도 19에 도시된 바와 같음) 및 제1 매질층(332b)(도 19에 도시된 바와 같음)을 제거한다.
본 실시예에서, 상기 마스크층(367b)의 재료는 포토레지스트이므로, 회화(ashing) 또는 습식 탈검(degumming) 방식을 통해 상기 마스크층(367b)을 제거할 수 있다.
전술한 재료의 제1 매질층(332b)의 내부식성이 비교적 강하므로, 반응 이온 식각 공정을 이용하여 상기 제1 매질층(332b)을 제거하여 제2 베어링 기판(330b)이 상기 연결선(361b)을 노출시키도록 함으로써, 후속적인 전기적 연결 공정을 위해 공정 준비를 한다.
상응하게, 후속적으로 감광성 유닛 중의 필터를 상기 제2 베어링 기판(330b)에 임시 본딩시키고, 기능 소자를 상기 재배선 구조(360b)에 장착한 후, 감광성 칩의 용접 패드 및 기능 소자의 용접 패드를 대응되는 상기 전도성 칼럼(365b)에 본딩시킨다.
후속 단계에 대한 구체적인 설명은 전술한 실시예에서의 상응한 설명을 참조할 수 있고, 여기서 더 설명하지 않도록 한다.
상응하게, 본 발명의 실시예는 촬영 어셈블리를 더 제공한다. 계속하여 도 13을 참조하면, 본 발명에 따른 촬영 어셈블리의 일 실시예의 구조 모식도를 나타낸다.
상기 촬영 어셈블리(260)는 패키징층(350), 상기 패키징층(350)에 삽입되는 감광성 유닛(250)(도 5에 도시된 바와 같음), 기능 소자(미도시) 및 재배선 구조(360)를 포함하고, 상기 감광성 유닛(250)은 감광성 칩(200) 및 상기 감광성 칩(200)에 장착되는 필터(400)를 포함하며, 상기 패키징층(350)의 최상면은 상기 재배선 구조(360) 및 필터(400)를 노출시키고, 상기 패키징층(350)의 저면은 상기 감광성 칩(200) 및 기능 소자 중 높은 것을 노출시키며, 여기서, 상기 감광성 칩(200) 및 기능 소자는 모두 용접 패드를 구비하고, 상기 용접 패드는 상기 재배선 구조(360)를 향하며 상기 재배선 구조(360)에 전기적으로 연결된다.
상기 패키징층(350)은 감광성 칩(200), 기능 소자 및 재배선 구조(360)에 대해 고정 작용을 하고, 감광성 칩(200), 기능 소자 및 재배선 구조(360)에 대해 패키징 집적을 실현한다. 여기서, 상기 패키징층(350)을 통해 렌즈 어셈블리 중 홀더가 차지하는 공간을 감소시킬 수 있을 뿐만 아니라, 회로기판을 생략할 수 있음으로써, 상기 렌즈 모듈의 전체 두께를 현저히 감소시켜, 렌즈 모듈의 소형화, 박형화의 요구를 만족시킨다.
상기 패키징층(350)의 재료는 몰딩 재료이고, 상기 패키징층(350)은 또한 절연, 밀봉 및 방습 작용이 있으므로, 렌즈 모듈의 신뢰성을 향상시키는데 유리하다. 본 실시예에서, 상기 패키징층(350)의 재료는 에폭시 수지이다.
본 실시예에서, 상기 패키징층(350)은 대향되는 최상면과 저면을 포함한다. 여기서, 상기 패키징층(350)의 최상면은 렌즈 어셈블리를 장착하기 위한 면이다.
본 실시예에서, 상기 패키징층(350)의 상기 재배선 구조(360) 및 필터(400)를 노출시키고, 상기 패키징층(350)의 저면은 상기 감광성 칩(200) 및 기능 소자 중 높은 것을 노출시킨다. 상응하게, 상기 패키징층(350)의 형성 공정이 감광성 칩(200)과 기능 소자 사이의 높이 차이의 영향을 받는 것을 방지하고, 상기 패키징층(350)을 형성하는 과정에서, 금형을 제작할 필요가 없으므로 공정이 간단하다.
상응하게, 상기 패키징층(350)은 상기 필터(400)의 측벽을 더 커버함으로써, 감광성 유닛(250) 중 캐비티의 밀봉성을 향상시키며, 수증기, 산화 기체 등이 상기 캐비티 내에 들어가는 확률을 감소시켜 감광성 칩(200)의 성능을 보장한다. 이 밖에, 상기 감광성 유닛(250), 기능 소자 및 재배선 구조(360)는 모두 상기 패키징층(350) 내에 위치하므로, 촬영 어셈블리의 신뢰성과 안정성을 향상시키는데 유리하다.
상기 감광성 칩(200)은 이미지 센서 칩이다. 본 실시예에서, 상기 감광성 칩(200)은 CMOS 이미지 센서 칩이다. 다른 실시예에서, 상기 감광성 칩은 CCD 이미지 센서 칩일 수도 있다.
본 실시예에서, 상기 감광성 칩(200)은 감광성 영역(200C)(도 2에 도시된 바와 같음) 및 상기 감광성 영역(200C)을 둘러싸는 주변 영역(200E)(도 2에 도시된 바와 같음)을 포함하고, 상기 감광성 칩(200)은 상기 감광성 영역(200E)에 위치하는 광 신호 수신면(201)을 더 구비한다.
상기 감광성 칩(200)은 일반적으로 실리콘 기판 칩이고, 감광성 칩(200)의 용접 패드는 감광성 칩(200)과 다른 칩 또는 부재의 전기적 연결을 실현하기 위한 것이다. 본 실시예에서, 상기 감광성 칩(200)은 주변 영역(200E)에 위치하는 제1 칩 용접 패드(220)를 구비한다.
본 실시예에서, 상기 제1 칩 용접 패드(220)는 재배선 구조(360)를 향함으로써, 제1 칩 용접 패드(220)와 재배선 구조(360)의 전기적 연결을 실현한다.
상기 감광성 칩(200)의 광 신호 수신면(201)은 필터(400)를 향하고, 감광성 칩(200)과 필터(400)는 합착되어, 패키징 공정이 광 신호 수신면(201)을 오염시키는 것을 방지하고, 합착 방식을 통해 렌즈 모듈의 전체 두께를 감소시킨다.
상기 필터(400)는 적외선 필터 유리편 또는 전체 투과 유리편이다. 본 실시예에서, 상기 필터(400)는 적외선 필터 유리편이고, 입사광 중의 적외선이 상기 감광성 칩(200) 성능에 미치는 영향을 제거하며, 이미징 효과 향상에 유리하다.
본 실시예에서, 상기 필터(400)와 감광성 칩(200)은 양자 사이에 설치되는 접착 구조(410)를 통해 결합되고, 상기 접착 구조(410)는 감광성 칩(200)의 광 신호 수신면(201)을 둘러싼다.
상기 접착 구조(410)는 필터(400)와 감광성 칩(200)을 물리적으로 연결시킨다. 상기 필터(400)와 상기 감광성 칩(200)의 직접적인 접촉을 방지함으로써, 상기 감광성 칩(200)의 성능에 대해 나쁜 영향을 미치는 것을 방지한다. 본 실시예에서, 상기 접착 구조(410)의 재료는 포토리소그래피 가능한 드라이 필름이다. 다른 실시예에서, 상기 접착 구조의 재료는 포토리소그래피 가능한 폴리이미드, 포토리소그래피 가능한 폴리벤즈옥사졸 또는 포토리소그래피 가능한 벤조시클로부텐일 수도 있다.
본 실시예에서, 상기 접착 구조(410)는 상기 광 신호 수신면(201)을 둘러쌈으로써, 상기 광 신호 수신면(201) 상방의 필터(400)가 상기 감광성 칩(200)의 감광성 경로에 위치하도록 하여, 상기 감광성 칩(200)의 성능을 보장한다.
설명해야 할 점은, 본 실시예에서 하나의 감광성 유닛(250)만 설명하였다. 다른 실시예에서, 렌즈 모듈이 이중 촬영 또는 어레이 모듈 제품에 적용될 경우, 감광성 유닛의 수량은 복수개일 수도 있다.
본 실시예에서, 상기 촬영 어셈블리(260)는 상기 패키징층(350)과 상기 필터(400)의 측벽 사이에 위치하는 응력 완충층(420)을 더 포함한다. 상기 응력 완충층(420)은 패키징층(350)이 필터(400)에 대해 발생되는 응력을 감소시키는데 유리하여, 상기 필터(400)가 파열되는 확률을 감소시킴으로써, 촬영 어셈블리(260)의 신뢰성을 향상시킨다. 본 실시예에서, 상기 응력 완충층(420)은 감광성 완충 접착제이다.
구체적으로, 상기 응력 완충층(420)의 재료는 에폭시계 접착제이다. 에폭시계 접착제는 에폭시 수지 접착제이고, 에폭시계 접착제는 다양한 형태로 구현되며, 이의 성분을 개변시켜 상이한 탄성 계수의 재료를 획득할 수 있음으로써, 실제 정황에 따라, 상기 필터(400)가 받는 응력을 조절할 수 있다.
본 실시예에서, 상기 응력 완충층(420)은 또한 상기 패키징층(350)과 상기 접착 구조(410)의 측벽 사이에 위치함으로써, 패키징층(350)이 상기 접착 구조(410)에 대해 발생되는 응력을 감소시키므로, 상기 촬영 어셈블리(260)의 신뢰성과 일드율을 더 향상시키는데 유리하다.
재배선 구조(360)는 촬영 어셈블리 중 각 칩과 소자 사이의 전기적 연결을 실현한다. 재배선 구조(360)를 선택하여 각 칩과 소자 사이의 거리를 감소시키는 동시에 전기적 연결 공정 가능성을 향상시키고, 재배선 구조(360)는 대량 생산이 가능하여 패키징 효율을 향상시킬 수 있다.
본 실시예에서, 상기 재배선 구조(360)는 연결선이므로, 상기 재배선 구조(360)를 형성하는 공정 복잡도를 감소시킨다.
본 실시예에서, 상기 재배선 구조(360)의 재료는 모두 구리이다.
본 실시예에서, 상기 제1 칩 용접 패드(220)와 재배선 구조(360)의 전기적 연결 신뢰성을 향상시키기 위하여, 상기 촬영 어셈블리(260)는 상기 제1 칩 용접 패드(220)와 재배선 구조(360) 사이에 위치하는 제1 전도성 돌출 블록(362)을 더 포함한다.
본 실시예에서, 상기 제1 전도성 돌출 블록(362)은 범프이다. 범프를 선택하면 제1 전도성 돌출 블록(362)의 부피가 비교적 커지므로, 제1 전도성 돌출 블록(362)과 재배선 구조(360)를 접촉시키기 쉽다.
상기 기능 소자는 촬영 어셈블리 중 감광성 칩(200)을 제외한 특정 기능 소자이고, 주변 칩(230) 및 수동 소자(240) 중 적어도 한 가지를 포함한다.
본 실시예에서, 상기 기능 소자는 주변 칩(230) 및 수동 소자(240)를 포함한다.
상기 주변 칩(230)은 능동 소자이고, 상기 감광성 칩(200)에 주변 회로를 제공한다.
본 실시예에서, 상기 주변 칩(230)은 디지털 신호 프로세서 칩 및 메모리 칩 중 한 가지 또는 두 가지를 포함한다. 다른 실시예에서, 상기 주변 칩은 다른 기능 타입의 칩일 수도 있다. 도 13에서 하나의 주변 칩(230)만 도시하였지만, 주변 칩(230)의 수량은 하나에 한정되지 않는다.
상기 주변 칩(230)은 일반적으로 실리콘 기판 칩이고, 상기 주변 칩(230)의 용접 패드는 상기 주변 칩(230)과 다른 칩 또는 부재의 전기적 연결을 실현하기 위한 것이다. 본 실시예에서, 상기 주변 칩(230)은 제2 칩 용접 패드(235)를 포함하고, 상기 제2 칩 용접 패드(235)는 상기 재배선 구조(360)를 향함으로써, 제2 칩 용접 패드(235)와 재배선 구조(360)의 전기적 연결을 실현한다.
상기 수동 소자(240)는 상기 감광성 칩(200)의 감광성 작업에 대해 특정 작용을 한다. 상기 수동 소자(240)는 레지스터, 커패시턴스, 인덕턴스, 다이오드, 삼극관, 전위차계, 릴레이 또는 구동기 등 부피가 비교적 작은 전자 소자를 포함할 수 있다. 도 13에서 하나의 수동 소자(240)만 도시하였지만, 상기 수동 소자(240)의 수량은 하나에 한정되지 않는다.
상기 수동 소자(240)의 용접 패드는 상기 수동 소자(240)와 다른 칩 또는 부재의 전기적 연결을 실현하기 위한 것이다. 본 실시예에서, 상기 수동 소자(240)의 용접 패드는 전극(245)이고, 상기 전극(245)은 재배선 구조(360)를 향함으로써, 상기 전극(245)과 재배선 구조(360)의 전기적 연결을 실현한다.
본 실시예에서, 상기 촬영 어셈블리(260)는 상기 제2 칩 용접 패드(235)와 재배선 구조(360) 사이 및 상기 전극(245)과 재배선 구조(360) 사이에 각각 위치하는 제2 전도성 돌출 블록(363)을 더 포함한다. 상기 제2 전도성 돌출 블록(363)은 상기 주변 칩(230) 표면 및 수동 소자(240) 표면에 도출됨으로써, 상기 주변 칩(230), 수동 소자(240)와 상기 재배선 구조(360)의 전기적 연결 신뢰성을 향상시킨다.
본 실시예에서, 상기 제2 전도성 돌출 블록(363)은 범프이다.
설명해야 할 점은, 다른 실시예에서, 상기 재배선 구조는 연결층 및 상기 연결층에 돌출되는 전도성 칼럼을 포함할 수도 있는데, 상기 전도성 칼럼은 상기 연결층과, 대응되는 상기 용접 패드 사이에 위치한다. 상기 실시예에서, 상기 촬영 어셈블리는 상응하게 제1 전도성 돌출 블록과 제2 전도성 돌출 블록을 포함하지 않는다.
본 실시예에서, 상기 촬영 어셈블리(260)는 상기 재배선 구조(360)에 위치하는 연성회로기판(FPC)(510)을 더 포함한다. 상기 연성회로기판(FPC)(510)은 회로기판을 생략할 경우 상기 촬영 어셈블리(260)와 렌즈 어셈블리 사이의 전기적 연결, 및 렌즈 모듈과 다른 소자 사이의 전기적 연결을 실현한다.
구체적으로, 상기 연성회로기판(FPC)(510)은 상기 재배선 구조(360)에 본딩된다.
본 실시예에서, 상기 연성회로기판(FPC)(510)은 연성회로기판(FPC)이다. 렌즈 모듈은 상기 연성회로기판(FPC)(510)을 통해 전자 기기 중 다른 소자와 전기적으로 연결됨으로써, 전자 기기의 정상적인 촬영 기능을 실현한다.
설명해야 할 점은, 상기 연성회로기판(FPC)(510)에 커넥터(520)가 구비된다. 구체적으로, 상기 커넥터(520)는 골드핑거 커넥터일 수 있다.
본 실시예에 따른 촬영 어셈블리는 전술한 실시예에 따른 패키징 방법으로 형성될 수 있고, 다른 패키징 방법으로 형성될 수도 있다. 본 실시예에 따른 촬영 어셈블리에 대한 구체적인 설명은 전술한 실시예에서의 상응한 설명을 참조할 수 있고, 본 실시예는 더 설명하지 않도록 한다.
상응하게, 본 발명의 실시예는 렌즈 모듈을 더 제공한다. 도 21에 도시된 바와 같이, 본 발명에 따른 렌즈 모듈의 일 실시예의 구조 모식도를 나타낸다.
상기 렌즈 모듈(600)은 본 발명의 실시예에 따른 촬영 어셈블리(도 21 중 점선 블록에 도시된 바와 같음)를 포함한다. 렌즈 어셈블리(530)는 홀더(535)를 포함하고, 상기 홀더(535)는 상기 패키징층(미도시)의 최상면에 장착되며 상기 감광성 유닛(미도시) 및 기능 소자(미도시)를 둘러싸고, 상기 렌즈 어셈블리(530)는 상기 감광성 칩(미도시) 및 기능 소자와 전기적으로 연결된다.
상기 렌즈 어셈블리(530)는 일반적으로 홀더(535), 상기 홀더(535)에 장착되는 모터(미도시), 및 상기 모터에 장착되는 렌즈 시스템(미도시)을 포함하고, 상기 홀더(535)를 통해 상기 렌즈 어셈블리(530)를 용이하게 조립하고, 렌즈 시스템이 감광성 유닛의 감광성 경로에 위치하도록 한다.
본 실시예에서, 상기 촬영 어셈블리의 두께는 비교적 작고, 상기 패키징층을 통해 상기 렌즈 어셈블리(530)의 두께를 감소시킴으로써, 상기 렌즈 모듈(600)의 전체 두께를 감소시킨다.
또한, 상기 감광성 유닛 및 기능 소자는 모두 상기 홀더(535) 내부에 설치되므로, 상기 렌즈 모듈(600)의 신호 전송 속도를 향상시키고, 렌즈 모듈(600)의 사용 성능을 향상시킨다(예를 들어, 촬영 속도 및 저장 속도를 향상시킴).
또한, 상기 감광성 유닛, 기능 소자 및 재배선 구조를 모두 패키징층 내에 집적시키고 상기 홀더(535) 내부에 장착하여, 상기 감광성 유닛, 기능 소자 및 재배선 구조를 모두 보호하므로, 상기 렌즈 모듈(600)의 신뢰성과 안정성을 향상시키는데 유리하고, 상기 렌즈 모듈(600)의 이미징 품질을 보장할 수 있다.
본 실시예에서, 상기 재배선 구조에 연성회로기판(FPC)이 본딩되므로, 일부분의 홀더(535)는 상기 패키징층에 장착되고, 일부분의 홀더(535)는 연성회로기판(FPC)에 장착된다. 상기 렌즈 어셈블리(530) 중의 모터는 상응하게 상기 연성회로기판(FPC)을 통해 상기 감광성 칩 및 기능 소자와 전기적으로 연결됨으로써, 렌즈 어셈블리(530)과 촬영 어셈블리의 전기적 연결을 실현한다.
설명해야 할 점은, 본 실시예에 따른 촬영 어셈블리의 구체적인 설명은 전술한 실시예에서의 상응한 설명을 참조할 수 있고, 여기서 더 설명하지 않도록 한다.
상응하게, 본 발명의 실시예는 전자 기기를 더 제공한다. 도 22를 참조하면, 본 발명에 따른 전자 기기의 일 실시예의 구조 모식도를 나타낸다.
본 실시예에서, 상기 전자 기기(700)는 본 발명의 실시예에 따른 렌즈 모듈(600)을 포함한다.
상기 렌즈 모듈(600)의 신뢰성과 성능은 비교적 높기에, 상응하게 상기 전자 기기(700)의 촬영 품질, 촬영 속도 및 저장 속도를 향상시킨다. 또한, 상기 렌즈 모듈(600)의 전체 두께가 비교적 작으므로, 사용자의 사용 체험을 향상시키는데 유리하다.
구체적으로, 상기 전자 기기(700)는 휴대폰, 태블릿 PC, 카메라 또는 비디오 카메라 등 각종 촬영 기능을 구비하는 기기일 수 있다.
본 발명은 상술한 바와 같이 개시하였지만, 본 발명은 이에 한정되지 않는다. 임의의 당업자는 본 발명의 사상과 범위를 벗어나지 않는 전제 하에 모두 여러가지 변경과 수정을 진행할 수 있으므로, 본 발명의 보호 범위는 청구범위에 한정된 범위를 기준으로 해야 한다.

Claims (26)

  1. 촬영 어셈블리의 패키징 방법으로서,
    재배선 구조가 형성되는 베어링 기판을 제공하는 단계;
    용접 패드를 구비하는 기능 소자를 제공하는 단계;
    감광성 칩 및 상기 감광성 칩에 장착되는 필터를 포함하고 상기 필터를 향하는 용접 패드를 구비하는 감광성 유닛을 형성하는 단계;
    상기 감광성 유닛 중의 필터를 상기 베어링 기판에 임시 본딩시키고, 상기 기능 소자를 상기 재배선 구조에 장착하되, 상기 감광성 칩의 용접 패드 및 상기 기능 소자의 용접 패드는 모두 상기 재배선 구조를 향하고 상기 재배선 구조에 전기적으로 연결되는 단계;
    상기 베어링 기판을 커버하고 상기 감광성 칩 및 기능 소자 중 높은 것과 서로 평행되는 패키징층을 형성하는 단계; 및
    상기 베어링 기판을 제거하는 단계를 포함하는 것을 특징으로 하는 촬영 어셈블리의 패키징 방법.
  2. 제1항에 있어서,
    상기 베어링 기판에 재배선 구조를 형성하는 단계는,
    상기 베어링 기판에 제1 매질층을 형성하는 단계;
    상기 제1 매질층을 패턴화하여 상기 제1 매질층 내에 상기 제1 매질층 두께를 관통하는 연결홈을 형성하는 단계; 및
    상기 연결홈 내에 전도성 재료를 충진하여 상기 재배선 구조를 형성하는 단계; 및
    상기 제1 매질층을 제거하는 단계를 포함하는 것을 특징으로 하는 촬영 어셈블리의 패키징 방법.
  3. 제1항에 있어서,
    상기 베어링 기판에 재배선 구조를 형성하는 단계는,
    상기 베어링 기판에 제1 매질층을 형성하는 단계;
    상기 제1 매질층을 패턴화하여 상기 제1 매질층 내에 상기 제1 매질층 두께를 관통하는 연결홈을 형성하는 단계;
    상기 연결홈 내에 상기 제1 매질층 최상부를 커버하는 전도성 재료를 충진하는 단계;
    상기 전도성 재료에 부분 영역의 전도성 재료를 덮고 전도성 칼럼의 위치를 정의하기 위한 패턴화된 마스크층을 형성하는 단계;
    상기 패턴화된 마스크층을 마스크로 하고, 상기 전도성 재료를 상기 제1 매질층에 식각하여 상기 연결홈 내에 위치하는 연결선 및 상기 연결선에 돌출되는 전도성 칼럼을 형성하는 단계; 및
    상기 마스크층 및 제1 매질층을 제거하는 단계를 포함하는 것을 특징으로 하는 촬영 어셈블리의 패키징 방법.
  4. 제2항 또는 제3항에 있어서,
    반응 이온 식각 공정을 이용하여 상기 제1 매질층을 제거하는 것을 특징으로 하는 촬영 어셈블리의 패키징 방법.
  5. 제2항에 있어서,
    상기 감광성 유닛 중의 필터를 상기 베어링 기판에 임시 본딩시키고, 상기 기능 소자를 상기 재배선 구조에 장착하는 단계 이전에,
    상기 재배선 구조에 복수개의 전도성 돌출 블록을 형성하는 단계;
    상기 감광성 유닛 중의 필터를 상기 베어링 기판에 임시 본딩시키고, 상기 기능 소자를 상기 재배선 구조에 장착한 후, 상기 감광성 칩의 용접 패드 및 상기 기능 소자의 용접 패드를 대응되는 상기 전도성 돌출 블록에 본딩시키는 단계를 더 포함하는 것을 특징으로 하는 촬영 어셈블리의 패키징 방법.
  6. 제5항에 있어서,
    상기 재배선 구조에 복수개의 전도성 돌출 블록을 형성하는 단계는,
    상기 베어링 기판 및 재배선 구조를 커버하는 제2 매질층을 형성하는 단계;
    상기 제2 매질층을 패턴화하여 상기 제2 매질층 내에 연결 관통홀을 형성하고 일부분의 상기 재배선 구조를 노출시키는 단계;
    상기 연결 관통홀 내에 전도성 재료를 충진하여 상기 전도성 돌출 블록을 형성하는 단계; 및
    상기 제2 매질층을 제거하는 단계를 포함하는 것을 특징으로 하는 촬영 어셈블리의 패키징 방법.
  7. 제6항에 있어서,
    반응 이온 식각 공정을 이용하여 상기 제2 매질층을 제거하는 것을 특징으로 하는 촬영 어셈블리의 패키징 방법.
  8. 제2항에 있어서,
    상기 감광성 유닛 중의 필터를 상기 베어링 기판에 임시 본딩시키고, 상기 기능 소자를 상기 재배선 구조에 장착하는 단계 이전에,
    상기 감광성 칩의 용접 패드 및 상기 기능 소자의 용접 패드에 각각 전도성 돌출 블록을 형성하는 단계;
    상기 감광성 유닛 중의 필터를 상기 베어링 기판에 임시 본딩시키고, 상기 기능 소자를 상기 재배선 구조에 장착한 후, 상기 전도성 돌출 블록을 상기 재배선 구조에 본딩시키는 단계를 더 포함하는 것을 특징으로 하는 촬영 어셈블리의 패키징 방법.
  9. 제3항에 있어서,
    상기 감광성 유닛 중의 필터를 상기 베어링 기판에 임시 본딩시키고, 상기 기능 소자를 상기 재배선 구조에 장착한 후, 상기 감광성 칩의 용접 패드 및 상기 기능 소자의 용접 패드를 대응되는 상기 전도성 칼럼에 본딩시키는 것을 특징으로 하는 촬영 어셈블리의 패키징 방법.
  10. 제2항, 제3항 또는 제6항에 있어서,
    전기도금 공정을 이용하여 상기 전도성 재료를 충진하는 것을 특징으로 하는 촬영 어셈블리의 패키징 방법.
  11. 제8항에 있어서,
    범핑(bumping) 공정을 이용하여 상기 전도성 돌출 블록을 형성하는 것을 특징으로 하는 촬영 어셈블리의 패키징 방법.
  12. 제1항에 있어서,
    금속 본딩 공정을 이용하여 상기 감광성 칩의 용접 패드 및 기능 소자의 용접 패드를 상기 재배선 구조에 전기적으로 연결시키는 것을 특징으로 하는 촬영 어셈블리의 패키징 방법.
  13. 제12항에 있어서,
    상기 금속 본딩 공정의 공정 온도는 250 ℃보다 작거나 같고, 공정 압력은 200 kPa보다 크거나 같으며, 공정 시간은 30 분보다 크거나 같은 것을 특징으로 하는 촬영 어셈블리의 패키징 방법.
  14. 제1항에 있어서,
    상기 패키징층을 형성하는 단계는,
    상기 베어링 기판, 감광성 칩 및 기능 소자를 커버하는 패키징 재료층을 형성하는 단계; 및
    상기 패키징 재료층에 대해 연삭(grinding) 처리를 진행하여 상기 감광성 칩 및 기능 소자 중 높은 것과 서로 평행되는 상기 패키징층을 형성하는 단계를 포함하는 것을 특징으로 하는 촬영 어셈블리의 패키징 방법.
  15. 제1항에 있어서,
    상기 임시 본딩 단계 이전에,
    상기 필터의 측벽을 커버하는 응력 완충층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 촬영 어셈블리의 패키징 방법.
  16. 제1항에 있어서,
    상기 베어링 기판을 제거하는 단계 이후에,
    상기 패키징층이 노출시키는 재배선 구조에 연성회로기판(FPC)을 본딩시키는 단계를 더 포함하는 것을 특징으로 하는 촬영 어셈블리의 패키징 방법.
  17. 촬영 어셈블리로서,
    패키징층, 상기 패키징층에 삽입되는 감광성 유닛, 기능 소자 및 재배선 구조를 포함하고,
    상기 감광성 유닛은 감광성 칩 및 상기 감광성 칩에 장착되는 필터를 포함하며, 상기 패키징층의 최상면은 상기 재배선 구조 및 필터를 노출시키고, 상기 패키징층의 저면은 상기 감광성 칩 및 기능 소자 중 높은 것을 노출시키며, 상기 감광성 칩 및 기능 소자는 모두 용접 패드를 구비하고, 상기 용접 패드는 상기 재배선 구조를 향하며 상기 재배선 구조에 전기적으로 연결되는 것을 특징으로 하는 촬영 어셈블리.
  18. 제17항에 있어서,
    상기 재배선 구조는 연결선인 것을 특징으로 하는 촬영 어셈블리.
  19. 제18항에 있어서,
    상기 촬영 어셈블리는 상기 재배선 구조와, 대응되는 상기 용접 패드 사이에 위치하는 전도성 돌출 블록을 더 포함하는 것을 특징으로 하는 촬영 어셈블리.
  20. 제19항에 있어서,
    상기 전도성 돌출 블록은 범프인 것을 특징으로 하는 촬영 어셈블리.
  21. 제17항에 있어서,
    상기 재배선 구조는 연결선 및 상기 연결선에 돌출되는 전도성 칼럼을 포함하고, 상기 전도성 칼럼은 상기 연결선과, 대응되는 용접 패드 사이에 위치하는 것을 특징으로 하는 촬영 어셈블리.
  22. 제17항에 있어서,
    상기 촬영 어셈블리는 상기 필터의 측벽과 상기 패키징층 사이에 위치하는 응력 완충층을 더 포함하는 것을 특징으로 하는 촬영 어셈블리.
  23. 제17항에 있어서,
    상기 기능 소자는 주변 칩 및 수동 소자 중 적어도 한 가지를 포함하고, 상기 주변 칩은 디지털 신호 프로세서 칩 및 메모리 칩 중 한 가지 또는 두 가지를 포함하는 것을 특징으로 하는 촬영 어셈블리.
  24. 제17항에 있어서,
    상기 촬영 어셈블리는 상기 패키징층이 노출시키는 재배선 구조에 위치하는 연성회로기판(FPC)을 더 포함하는 것을 특징으로 하는 촬영 어셈블리.
  25. 렌즈 모듈로서,
    제17항 내지 제24항 중 어느 한 항에 따른 촬영 어셈블리; 및
    상기 패키징층의 최상면에 장착되고 상기 감광성 유닛 및 기능 소자를 둘러싸는 홀더를 포함하고 상기 감광성 칩 및 기능 소자에 전기적으로 연결되는 렌즈 어셈블리를 포함하는 것을 특징으로 하는 렌즈 모듈.
  26. 제25항에 따른 렌즈 모듈을 포함하는 것을 특징으로 하는 전자 기기.
KR1020197036874A 2018-11-20 2018-12-10 촬영 어셈블리 및 이의 패키징 방법, 렌즈 모듈, 전자 기기 KR102250533B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201811386732.3A CN111199986B (zh) 2018-11-20 2018-11-20 摄像组件及其封装方法、镜头模组、电子设备
CN201811386732.3 2018-11-20
PCT/CN2018/119988 WO2020103215A1 (zh) 2018-11-20 2018-12-10 摄像组件及其封装方法、镜头模组、电子设备

Publications (2)

Publication Number Publication Date
KR20200063104A KR20200063104A (ko) 2020-06-04
KR102250533B1 true KR102250533B1 (ko) 2021-05-13

Family

ID=70746123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197036874A KR102250533B1 (ko) 2018-11-20 2018-12-10 촬영 어셈블리 및 이의 패키징 방법, 렌즈 모듈, 전자 기기

Country Status (5)

Country Link
US (1) US20220045112A1 (ko)
JP (1) JP7004335B2 (ko)
KR (1) KR102250533B1 (ko)
CN (1) CN111199986B (ko)
WO (1) WO2020103215A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113471152B (zh) * 2021-06-30 2022-11-11 上海中航光电子有限公司 封装结构及封装方法、摄像头模组、电子设备
CN113471153B (zh) * 2021-06-30 2022-11-11 上海中航光电子有限公司 封装结构及封装方法、摄像头模组及电子设备
CN115278020A (zh) * 2022-07-27 2022-11-01 维沃移动通信有限公司 摄像头模组及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000235989A (ja) * 1999-02-16 2000-08-29 Furukawa Electric Co Ltd:The バンプ付き回路基板の製造方法
JP2002170921A (ja) * 2000-12-01 2002-06-14 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006005612A (ja) * 2004-06-17 2006-01-05 Shinko Electric Ind Co Ltd 撮像モジュール
JP2008277569A (ja) * 2007-04-27 2008-11-13 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2009176894A (ja) * 2008-01-23 2009-08-06 Panasonic Corp 光学半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100608420B1 (ko) * 2004-11-01 2006-08-02 동부일렉트로닉스 주식회사 이미지 센서 칩 패키지 및 그 제조방법
JP4497304B2 (ja) * 2004-11-22 2010-07-07 エルピーダメモリ株式会社 半導体装置及びその製造方法
JP4382030B2 (ja) * 2005-11-15 2009-12-09 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
TW201103128A (en) * 2009-07-03 2011-01-16 Creative Sensor Inc Image sensor and the method for package of the same
KR20120016499A (ko) * 2010-08-16 2012-02-24 삼성전자주식회사 카메라 모듈
US8492181B2 (en) * 2011-12-22 2013-07-23 Stmicroelectronics Pte Ltd. Embedded wafer level optical package structure and manufacturing method
US8890269B2 (en) * 2012-05-31 2014-11-18 Stmicroelectronics Pte Ltd. Optical sensor package with through vias
CN103700634B (zh) * 2013-11-06 2016-06-22 南昌欧菲光电技术有限公司 相机模组及其封装结构和封装方法
US9627346B2 (en) * 2013-12-11 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill pattern with gap
CN203895459U (zh) * 2014-05-20 2014-10-22 苏州晶方半导体科技股份有限公司 一种影像传感器模组
CN105244359B (zh) * 2015-10-28 2019-02-26 苏州晶方半导体科技股份有限公司 影像传感芯片封装结构及封装方法
CN106206485A (zh) * 2016-09-20 2016-12-07 苏州科阳光电科技有限公司 图像传感器模组及其制作方法
US10644046B2 (en) * 2017-04-07 2020-05-05 Samsung Electronics Co., Ltd. Fan-out sensor package and optical fingerprint sensor module including the same
CN107958881A (zh) * 2017-11-28 2018-04-24 华进半导体封装先导技术研发中心有限公司 一种cis器件封装结构及封装方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000235989A (ja) * 1999-02-16 2000-08-29 Furukawa Electric Co Ltd:The バンプ付き回路基板の製造方法
JP2002170921A (ja) * 2000-12-01 2002-06-14 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006005612A (ja) * 2004-06-17 2006-01-05 Shinko Electric Ind Co Ltd 撮像モジュール
JP2008277569A (ja) * 2007-04-27 2008-11-13 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2009176894A (ja) * 2008-01-23 2009-08-06 Panasonic Corp 光学半導体装置

Also Published As

Publication number Publication date
KR20200063104A (ko) 2020-06-04
JP7004335B2 (ja) 2022-01-21
JP2021511653A (ja) 2021-05-06
WO2020103215A1 (zh) 2020-05-28
CN111199986A (zh) 2020-05-26
US20220045112A1 (en) 2022-02-10
CN111199986B (zh) 2022-10-18

Similar Documents

Publication Publication Date Title
KR102249873B1 (ko) 촬영 어셈블리 및 이의 패키징 방법, 렌즈 모듈, 전자 기기
KR102249883B1 (ko) 촬영 어셈블리 및 이의 패키징 방법, 렌즈 모듈, 전자 기기
US20210320095A1 (en) Camera assembly, lens module, and electronic device
US11430825B2 (en) Image capturing assembly, lens module and electronic device
KR102250533B1 (ko) 촬영 어셈블리 및 이의 패키징 방법, 렌즈 모듈, 전자 기기
US20200161356A1 (en) Camera assembly and packaging method, lens module and electronic device
KR102250618B1 (ko) 촬영 어셈블리 및 이의 패키징 방법, 렌즈 모듈, 전자 기기
KR102333741B1 (ko) 촬영 어셈블리 및 이의 패키징 방법, 렌즈 모듈, 전자 기기
US11171166B2 (en) Camera assembly and packaging method thereof, lens module, electronic device
KR102250603B1 (ko) 촬영 어셈블리 및 이의 패키징 방법, 렌즈 모듈, 전자 기기

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant