KR102244246B1 - Test socket in which buffer area is formed around electrically conductive line - Google Patents

Test socket in which buffer area is formed around electrically conductive line Download PDF

Info

Publication number
KR102244246B1
KR102244246B1 KR1020190127728A KR20190127728A KR102244246B1 KR 102244246 B1 KR102244246 B1 KR 102244246B1 KR 1020190127728 A KR1020190127728 A KR 1020190127728A KR 20190127728 A KR20190127728 A KR 20190127728A KR 102244246 B1 KR102244246 B1 KR 102244246B1
Authority
KR
South Korea
Prior art keywords
conductive pattern
conductive
buffer
insulating body
test socket
Prior art date
Application number
KR1020190127728A
Other languages
Korean (ko)
Other versions
KR20210044935A (en
Inventor
문해중
이은주
정주연
Original Assignee
주식회사 이노글로벌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이노글로벌 filed Critical 주식회사 이노글로벌
Priority to KR1020190127728A priority Critical patent/KR102244246B1/en
Priority to PCT/KR2019/015722 priority patent/WO2021075628A1/en
Publication of KR20210044935A publication Critical patent/KR20210044935A/en
Application granted granted Critical
Publication of KR102244246B1 publication Critical patent/KR102244246B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733—Geometry aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/0735—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Abstract

본 발명은 테스트 소켓에 관한 것으로, 절연성을 갖는 재질로 마련되고, 상하 방향으로 관통된 복수의 도전홀이 형성된 절연성 본체와, 도전성을 갖는 도전성 파우더를 포함하는 충진제가 각각의 상기 도전홀에 충진되어 상하 방향으로 도전라인을 형성하는 복수의 도전 패턴부와, 상기 절연성 본체에 상하 방향으로 관통되어 형성되되, 상호 인접한 4개의 상기 도전 패턴부 사이에 4개의 상기 도전 패턴부가 각각 대각 방향에 위치하도록 형성되는 복수의 완충홀을 포함하며; 4개의 상기 완충홀이 하나의 상기 도전 패턴부의 대각 방향에 각각 위치하여 상기 도전 패턴부가 상하 방향으로 가압될 때 상기 도전 패턴부를 감싸는 상기 절연성 본체가 상기 완충홀 내부로 확장되어 상하 방향으로의 포스를 감소시키는 것을 특징으로 한다. 이에 따라, 미세피치의 구현이 가능한 PCR 타입의 테스트 소켓을 제공하면서도 각각의 도전 패턴부의 주변에 4개의 완충홀이 형성되되 대각 방향에 위치하여, 하나의 도전 패턴부가 하부 방향으로 가압될 때, 절연성 본체가 완충홀의 내부로 확장되어 완충 작용을 하여 반도체 소자와 같은 상부 디바이스가 하부 방향으로 누를 때 이를 저지하는 포스(Force)를 줄일 수 있다.The present invention relates to a test socket, an insulating body provided with an insulating material and having a plurality of conductive holes penetrating in the vertical direction, and a filler including conductive powder having conductivity is filled in each of the conductive holes. A plurality of conductive pattern portions forming a conductive line in an up-down direction, and formed to penetrate the insulating body in an up-down direction, and the four conductive pattern portions are formed in a diagonal direction between the four adjacent conductive pattern portions. It includes a plurality of buffer holes to be; When the four buffer holes are respectively located in diagonal directions of one of the conductive pattern parts, and when the conductive pattern part is pressed in the vertical direction, the insulating body surrounding the conductive pattern part expands into the buffer hole to reduce the force in the vertical direction. It is characterized by reducing. Accordingly, while providing a PCR-type test socket capable of implementing a fine pitch, four buffer holes are formed around each conductive pattern part, but are located diagonally, so that when one conductive pattern part is pressed downward, insulating properties are provided. The main body expands into the buffer hole and acts as a buffer, thereby reducing a force that prevents the upper device such as a semiconductor device from pressing downward.

Description

도전 라인 주변에 완충 영역이 형성된 테스트 소켓{TEST SOCKET IN WHICH BUFFER AREA IS FORMED AROUND ELECTRICALLY CONDUCTIVE LINE}Test socket with a buffer area formed around the conductive line {TEST SOCKET IN WHICH BUFFER AREA IS FORMED AROUND ELECTRICALLY CONDUCTIVE LINE}

본 발명은 도전 라인 주변에 완충 영역이 형성된 테스트 소켓에 관한 것으로서, 보다 상세하게는 반복적인 테스트 과정에서 작은 압력에서도 안정적인 테스트가 가능하고, 안정적인 신호 전달과 함께 하이-스피드로의 테스트가 가능한 테스트 소켓에 관한 것이다.The present invention relates to a test socket in which a buffer area is formed around a conductive line, and more particularly, a test socket capable of a stable test even at a small pressure in a repetitive test process, and a high-speed test with stable signal transmission. It is about.

반도체 소자와 같은 디바이스(이하, '반도체 소자'라 함)는 제조 과정을 거친 후 전기적 성능의 불량 여부를 판단하기 위한 검사를 수행하게 된다. 반도체 소자의 양불 검사는 반도체 소자의 단자와 전기적으로 접촉될 수 있도록 형성된 테스트 소켓(또는 콘텍터 또는 커넥터)을 반도체 소자와 검사회로기판 사이에 삽입한 상태에서 검사가 수행된다. 그리고, 테스트 소켓은 반도체 소자의 최종 양불 검사 외에도 반도체 소자의 제조 과정 중 번-인(Burn-In) 테스트 과정에서도 사용되고 있다.A device such as a semiconductor device (hereinafter referred to as a'semiconductor device') undergoes a manufacturing process and then performs an inspection to determine whether the electrical performance is defective. The test of a semiconductor device is performed in a state in which a test socket (or a contactor or a connector) formed to be in electrical contact with a terminal of the semiconductor device is inserted between the semiconductor device and the test circuit board. In addition, the test socket is used in a burn-in test process during the manufacturing process of a semiconductor device in addition to the final pass/fail inspection of the semiconductor device.

반도체 소자의 집적화 기술의 발달과 소형화 추세에 따라 반도체 소자의 단자 즉, 리드의 크기 및 피치도 미세화되는 추세이고, 그에 따라 테스트 소켓의 도전 패턴 상호간의 간격도 미세하게 형성하는 방법이 요구되고 있다. 따라서, 기존의 포고-핀(Pogo-pin) 타입의 테스트 소켓으로는 집적화되는 반도체 소자를 테스트하기 위한 테스트 소켓을 제작하는데 한계가 있었다.According to the development and miniaturization of semiconductor device integration technology, the size and pitch of terminals of semiconductor devices, that is, leads, are also becoming smaller, and accordingly, there is a need for a method of forming minute gaps between conductive patterns of test sockets. Therefore, there is a limitation in manufacturing a test socket for testing integrated semiconductor devices with the conventional Pogo-pin type test socket.

이와 같은 반도체 소자의 집적화에 부합하도록 제안된 기술이, 탄성 재질의 실리콘 소재로 제작되는 실리콘 본체 상에 수직 방향으로 타공 패턴을 형성한 후, 타공된 패턴 내부에 도전성 분말을 충진하여 도전 패턴을 형성하는 PCR 소켓 타입(또는 러버 타입, 이하 동일)이 널리 사용되고 있다.The proposed technology to meet the integration of such semiconductor devices is to form a perforated pattern in a vertical direction on a silicon body made of a silicon material made of an elastic material, and then fill the conductive powder inside the perforated pattern to form a conductive pattern. The PCR socket type (or rubber type, hereinafter the same) is widely used.

도 1은 PCR 소켓 타입의 종래의 반도체 테스트 장치(1)의 단면을 도시한 도면이다. 도 1을 참조하여 설명하면, 종래의 반도체 테스트 장치(1)는 지지 플레이트(30) 및 PCR 소켓 타입의 테스트 소켓(10)을 포함한다.1 is a diagram showing a cross section of a conventional semiconductor test apparatus 1 of a PCR socket type. Referring to FIG. 1, a conventional semiconductor test apparatus 1 includes a support plate 30 and a PCR socket type test socket 10.

지지 플레이트(30)는 테스트 소켓(10)이 반도체 소자(3) 및 검사회로기판(5) 사이에서 위치할 때 테스트 소켓(10)을 지지한다. 여기서, 지지 플레이트(30)의 중앙에는 진퇴 가이드용 메인 관통홀(미도시)이 형성되어 있고, 메인 관통홀을 형성하는 가장자리를 따라 가장자리로부터 이격되는 위치에 결합용 관통홀이 상호 이격되게 형성된다. 그리고, 테스트 소켓(10)은 지지 플레이트(30)의 상면 및 하면에 접합되는 주변 지지부(50)에 의해 지지 플레이트(30)에 고정된다.The support plate 30 supports the test socket 10 when the test socket 10 is positioned between the semiconductor element 3 and the inspection circuit board 5. Here, a main through hole (not shown) for advancing and retreating guide is formed in the center of the support plate 30, and the through hole for coupling is formed to be spaced apart from each other at a position separated from the edge along the edge forming the main through hole. . In addition, the test socket 10 is fixed to the support plate 30 by a peripheral support portion 50 bonded to the upper and lower surfaces of the support plate 30.

PCR 소켓 타입의 테스트 소켓(10)은 절연성의 실리콘 본체에 타공 패턴이 형성되고, 해당 타공 패턴 내에 충진되는 도전성 파우더(11)에 의해 상하 방향으로 도전 패턴들이 형성된다.In the PCR socket type test socket 10, a perforated pattern is formed in an insulating silicon body, and conductive patterns are formed in the vertical direction by conductive powder 11 filled in the perforated pattern.

한편, 반도체 소자의 단자, 즉 패키지 볼의 수가 점점 증가하여 많게는 한 패키지에 2만 핀까지 제조되고 있다. 이러한 이유는 한 패키지 내에 여러 종류의 패키지를 넣고 하나의 칩과 같이 간편하게 동작시키기 위해서이다. 이와 같은 패키지를 테스트하기 위해서는 2만개의 도전 라인을 갖는 테스트 소켓이 제작되어야 한다.Meanwhile, the number of terminals of semiconductor devices, that is, package balls, is gradually increasing, and as many as 20,000 pins are manufactured in one package. The reason for this is to put several types of packages in one package and operate them as easily as a single chip. In order to test such a package, a test socket having 20,000 conductive lines must be manufactured.

그런데, 2만개의 도전 라인을 갖는 테스트 소켓을 이용하여 반도체 소자를 테스트하는 과정에서는 반도체 소자가 테스트 소켓을 가압하는 힘이 필요한데, 하나의 도전 패턴에 가해져야하는 힘이 20g이면 산술적으로 20만개의 도전 패턴을 갖는 테스트 소켓에는 40만g의 힘으로 반도체 소자가 테스트 소켓을 가압하여야 한다.However, in the process of testing a semiconductor device using a test socket having 20,000 conductive lines, the semiconductor device needs a force to press the test socket. In the test socket having a conductive pattern, a semiconductor device must press the test socket with a force of 400,000 g.

상기와 같은 상황으로 인해, 테스트 소켓의 제조사에서는 테스트 소켓의 포스(Force)을 줄이기 위한 연구가 지속되고 있으나, 실리콘 재질을 절연성 본체로 사용하는 기존의 테스트 소켓의 경우 도전 라인을 실리콘이 감싸고 있어 포스(Force)을 줄이는데 한계가 있었다. 이는 실리콘 재질의 절연성 본체의 포스(Force)을 약한 재질로 사용하게 되면 반발력이나 복원력이 약해져 절연성 본체가 눌린 상태에서 복원되지 않아 테스트 소켓의 수명에 악영향을 미치게 되고, 반대로 포스(Force)를 강하게 하면 반도체 소자가 큰 힘으로 테스트 소켓을 눌려야 하기 때문에 자칫 반도체 소자의 손상이 발생할 수 있는 문제점이 있다.Due to the above circumstances, the test socket manufacturer continues to research to reduce the force of the test socket, but in the case of the conventional test socket that uses silicon as an insulating body, the conductive line is wrapped with silicon, There was a limit to reducing (Force). This means that if the force of the insulating body made of silicon is used as a weak material, the repulsive force or restoring force is weakened, and the insulating body is not restored when pressed, which adversely affects the life of the test socket. Conversely, if the force is increased Since the semiconductor device has to press the test socket with a large force, there is a problem in that the semiconductor device may be damaged.

따라서, 실리콘 재질의 절연성 본체와 도전성 파우더로 구성된 도전 라인을 갖는 PCR 타입의 테스트 소켓을 제조하면서도 기존의 테스트 소켓보다 포스(Force)를 줄일 수 있는 테스트 소켓의 수요가 요구되고 있는 실정이다.Accordingly, there is a demand for a test socket capable of reducing a force than a conventional test socket while manufacturing a PCR-type test socket having an insulating body made of silicon and a conductive line composed of conductive powder.

이에, 본 발명은 상기와 같은 문제점을 해소하기 위해 안출된 것으로서, 반복적인 테스트 과정에서 작은 압력에서도 안정적인 테스트가 가능하고, 안정적인 신호 전달과 함께 하이-스피드로의 테스트가 가능한 테스트 소켓을 제공하는데 그 목적이 있다.Accordingly, the present invention has been conceived to solve the above problems, and provides a test socket capable of performing a stable test even at a small pressure in a repetitive test process, and capable of performing a high-speed test with stable signal transmission. There is a purpose.

상기 목적은 본 발명에 따라, 테스트 소켓에 있어서, 절연성을 갖는 재질로 마련되고, 상하 방향으로 관통된 복수의 도전홀이 형성된 절연성 본체와, 도전성을 갖는 도전성 파우더를 포함하는 충진제가 각각의 상기 도전홀에 충진되어 상하 방향으로 도전라인을 형성하는 복수의 도전 패턴부와, 상기 절연성 본체에 상하 방향으로 관통되어 형성되되, 상호 인접한 4개의 상기 도전 패턴부 사이에 4개의 상기 도전 패턴부가 각각 대각 방향에 위치하도록 형성되는 복수의 완충홀을 포함하며; 4개의 상기 완충홀이 하나의 상기 도전 패턴부의 대각 방향에 각각 위치하여 상기 도전 패턴부가 상하 방향으로 가압될 때 상기 도전 패턴부를 감싸는 상기 절연성 본체가 상기 완충홀 내부로 확장되어 상하 방향으로의 포스를 감소시키는 것을 특징으로 하는 테스트 소켓에 의해서 달성된다.According to the present invention, in a test socket, an insulating body provided with a material having insulating properties and having a plurality of conductive holes penetrating in the vertical direction, and a filler including conductive powder having conductivity are each of the conductive materials. A plurality of conductive pattern portions filled in the hole to form a conductive line in the vertical direction, and the insulating body is formed to penetrate in the vertical direction, and the four conductive pattern portions are formed in a diagonal direction between the four conductive pattern portions adjacent to each other. It includes a plurality of buffer holes formed to be located in the; When the four buffer holes are respectively located in diagonal directions of one of the conductive pattern parts, and when the conductive pattern part is pressed in the vertical direction, the insulating body surrounding the conductive pattern part expands into the buffer hole to reduce the force in the vertical direction. This is achieved by means of a test socket, characterized in that it decreases.

여기서, 상기 절연성 본체의 하부에 배치되며, 각각의 상기 도전 패턴부가 하부 방향으로 노출되도록 복수의 상기 도전 패턴부에 대응하는 위치에 상하 방향으로 관통된 복수의 관통홀이 형성된 소켓 프레임과, 각각의 상기 완충홀에 대응하는 위치에 상기 소켓 프레임으로부터 상향 돌출되어 상기 소켓 프레임이 상기 절연성 본체의 하부에 배치될 때 상기 완충홀에 삽입되는 복수의 접지핀을 더 포함하며; 복수의 상기 접지핀은 상호 전기적으로 연결된 상태로 외부 접지라인에 연결될 수 있다.Here, a socket frame disposed under the insulating body and having a plurality of through holes penetrating in the vertical direction at positions corresponding to the plurality of conductive pattern portions so that each of the conductive pattern portions is exposed in a downward direction, and each A plurality of ground pins protruding upward from the socket frame at a position corresponding to the buffer hole and inserted into the buffer hole when the socket frame is disposed under the insulating body; The plurality of ground pins may be electrically connected to each other and connected to an external ground line.

또한, 상기 접지핀의 직경은 상기 완충홀의 내경보다 작게 마련되어, 상기 접지핀과 상기 완충홀의 내벽면 사이에 빈 공간이 형성될 수 있다.In addition, a diameter of the ground pin may be provided smaller than an inner diameter of the buffer hole, and an empty space may be formed between the ground pin and an inner wall surface of the buffer hole.

그리고, 상기 절연성 본체는 실리콘 재질로 마련될 수 있다.In addition, the insulating body may be made of a silicon material.

그리고, 상기 절연성 본체의 가장자리에 위치하는 상기 도전 패턴부의 가장자리 방향 외측에도 상기 완충홀이 형성되어, 하나의 상기 도전 패턴부가 4개의 상기 완충홀의 중앙에 위치하는 형태를 갖도록 마련될 수 있다.In addition, the buffer hole may be formed outside the edge direction of the conductive pattern portion positioned at the edge of the insulating body, so that one conductive pattern portion may be provided to have a shape positioned at the center of the four buffer holes.

상기와 같은 구성에 따라 본 발명에 따르면, 미세피치의 구현이 가능한 PCR 타입의 테스트 소켓을 제공하면서도 각각의 도전 패턴부의 주변에 4개의 완충홀이 형성되되 대각 방향에 위치하여, 하나의 도전 패턴부가 하부 방향으로 가압될 때, 절연성 본체가 완충홀의 내부로 확장되어 완충 작용을 하여 반도체 소자와 같은 상부 디바이스가 하부 방향으로 누를 때 이를 저지하는 포스(Force)를 줄일 수 있는 테스트 소켓이 제공된다.According to the present invention according to the configuration as described above, while providing a PCR-type test socket capable of implementing a fine pitch, four buffer holes are formed around each conductive pattern part, but are located in diagonal directions, so that one conductive pattern part When pressed in the downward direction, the insulating body expands into the buffer hole and acts as a buffer, thereby providing a test socket capable of reducing a force that prevents the upper device, such as a semiconductor device, from being pressed downward.

또한, 본 발명에 따르면, 완충홀의 내부에 접지핀이 배치되고, 접지핀들이 외부 접지 라인에 연결되어, 하나의 도전 패턴부의 주변에 4개의 접지핀이 감싸는 형태로 접지 구조가 형성됨으로써, 도전 패턴부에서의 노이즈 및 상호 신호 간섭을 최소화시켜 안정적인 신호 전달이 가능하게 되고, 결과적으로 하이-스피드의 구현 또한 가능한 테스트 소켓이 제공된다.In addition, according to the present invention, the ground pin is disposed inside the buffer hole, the ground pins are connected to the external ground line, and the ground structure is formed in a form in which four ground pins are wrapped around one conductive pattern part. Stable signal transmission is possible by minimizing noise and mutual signal interference at the unit, and as a result, a test socket capable of implementing high-speed is also provided.

도 1은 PCR 소켓 타입의 종래의 반도체 테스트 장치의 단면을 도시한 도면이고,
도 2는 본 발명의 제1 실시예에 따른 테스트 소켓의 사시도이고,
도 3은 본 발명의 제1 실시예에 따른 테스트 소켓의 일부 영역을 절취한 도면이고,
도 4는 도 2의 Ⅳ-Ⅳ 선에 따른 단면도이고,
도 5 및 도 6은 본 발명의 제1 실시예에 따른 테스트 소켓이 가압될 때의 변형 형태를 설명하기 위한 도면이고,
도 7은 본 발명의 제1 실시예에 따른 테스트 소켓의 실제 시제품이 사진을 나타낸 도면이고,
도 8은 본 발명의 제2 실시예에 따른 테스트 소켓의 사시도이고,
도 9는 도 8의 Ⅸ-Ⅸ 선에 따른 단면도이고,
도 10은 본 발명의 제2 실시예에 따른 테스트 소켓의 소켓 프레임 및 접지핀을 설명하기 위한 도면이고,
도 11은 본 발명의 제2 실시예에 따른 테스트 소켓의 신호 특성의 효과를 설명하기 위한 도면이다.1 is a view showing a cross section of a conventional semiconductor test apparatus of the PCR socket type,
2 is a perspective view of a test socket according to a first embodiment of the present invention,
3 is a cutaway view of a partial area of the test socket according to the first embodiment of the present invention,
4 is a cross-sectional view taken along line IV-IV of FIG. 2,
5 and 6 are views for explaining a deformation form when the test socket according to the first embodiment of the present invention is pressed,
7 is a view showing a photograph of an actual prototype of the test socket according to the first embodiment of the present invention,
8 is a perspective view of a test socket according to a second embodiment of the present invention,
9 is a cross-sectional view taken along line IX-IX of FIG. 8,
10 is a view for explaining a socket frame and a ground pin of a test socket according to a second embodiment of the present invention,
11 is a view for explaining the effect of the signal characteristic of the test socket according to the second embodiment of the present invention.

이하에서는 첨부된 도면을 참조하여 본 발명에 따른 실시예들을 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 제1 실시예에 따른 테스트 소켓(100)의 사시도이고, 도 3은 본 발명의 제1 실시예에 따른 테스트 소켓(100)의 일부 영역을 절취한 도면이고, 도 4는 도 2의 Ⅳ-Ⅳ 선에 따른 단면도이다.FIG. 2 is a perspective view of a test socket 100 according to a first embodiment of the present invention, FIG. 3 is a cutaway view of a partial region of the test socket 100 according to the first embodiment of the present invention, and FIG. 4 is It is a cross-sectional view taken along the line IV-IV in FIG. 2.

도 2 내지 도 4를 참조하여 설명하면, 본 발명의 제1 실시예에 따른 테스트 소켓(100)은 절연성 본체(110), 복수의 도전 패턴부(120), 및 복수의 완충홀(130)을 포함한다.2 to 4, the test socket 100 according to the first embodiment of the present invention includes an insulating body 110, a plurality of conductive pattern parts 120, and a plurality of buffer holes 130. Includes.

절연성 본체(110)는 절연성을 갖는 탄성 재질로 마련되는데, 본 발명에서는 실리콘 재질로 마련되는 것을 예로 한다. 절연성 본체(110)에는, 도 4에 도시된 바와 같이, 상하 방향으로 관통된 복수의 도전홀(111)이 형성된다.The insulating body 110 is made of an elastic material having insulating properties, and in the present invention, it is assumed that it is made of a silicon material. In the insulating body 110, as shown in FIG. 4, a plurality of conductive holes 111 penetrated in the vertical direction are formed.

본 발명에서는 복수의 도전홀(111)이 형성된 절연성 본체(110)를 금형을 통해 제조하는 것을 예로 한다. 예컨대, 복수의 도전홀(111)에 대응하는 위치에 제1 금형핀이 형성된 금형에 액상의 실리콘을 주입한 후 경화시키게 되면, 복수의 도전홀(111)이 형성된 절연성 본체(110)의 제작이 가능하게 된다. 이 때, 금형에는 완충홀(130)에 대응하는 위치에 제2 금형핀을 형성하게 되면, 복수의 도전홀(111)과 복수의 완충홀(130)이 형성된 절연성 본체(110)의 제작이 가능하게 된다.In the present invention, as an example, the insulating body 110 in which a plurality of conductive holes 111 is formed is manufactured through a mold. For example, when liquid silicon is injected into a mold in which the first mold pins are formed at positions corresponding to the plurality of conductive holes 111 and then cured, the manufacture of the insulating body 110 having the plurality of conductive holes 111 It becomes possible. At this time, if the second mold pin is formed at a position corresponding to the buffer hole 130 in the mold, it is possible to manufacture the insulating body 110 in which a plurality of conductive holes 111 and a plurality of buffer holes 130 are formed. It is done.

도전 패턴부(120)는 각각의 도전홀(111)에 형성되어 테스트를 위한 상하 방향으로의 도전 라인을 형성한다. 본 발명에서는 도전성을 갖는 도전성 파우더를 포함하는 충진제를 각각의 도전홀(111)에 충진하여 경화시킴으로써, 도전 패턴부(120)가 형성되는 것을 예로 한다. 여기서, 충진제는 액상의 실리콘과 도전성 파우더를 혼합하여 제조하는 것을 예로 한다.The conductive pattern part 120 is formed in each conductive hole 111 to form a vertical conductive line for testing. In the present invention, it is assumed that the conductive pattern portion 120 is formed by filling and curing each of the conductive holes 111 with a filler including conductive powder having conductivity. Here, as an example, the filler is prepared by mixing liquid silicon and conductive powder.

각각의 완충홀(130)은 절연성 본체(110)의 상하 방향으로 관통되어 형성된다. 여기서, 하나의 완충홀(130)은 상호 인접한 4개의 도전 패턴부(120) 사이에 형성되는데, 4개의 도전 패턴부(120)가 하나의 완충홀(130)을 중심으로 각각 대각 방향에 위치하도록 형성된다. 이와 같은 구성은, 하나의 도전 패턴부(120)를 기준으로 할 때, 4개의 완충홀(130)이 하나의 도전 패턴부(120)의 대각 방향에 각각 위치하는 형태를 갖게 된다.Each buffer hole 130 is formed to penetrate the insulating body 110 in the vertical direction. Here, one buffer hole 130 is formed between the four conductive pattern portions 120 adjacent to each other, so that the four conductive pattern portions 120 are positioned in a diagonal direction with respect to one buffer hole 130, respectively. Is formed. This configuration has a shape in which four buffer holes 130 are respectively located in diagonal directions of one conductive pattern part 120 when one conductive pattern part 120 is referenced.

상기와 같은 구성에 따라, 도전 패턴부(120)가 상하 방향으로 가압될 때, 예를 들어, 반도체 소자와 같은 상부 디바이스가 상부 방향으로부터 하강하여 도전 패턴부(120)에 접촉된 상태로 하부 방향으로 가압될 때, 도전 패턴부(120)를 감싸는 절연성 본체(110)가 완충홀(130) 내부로 확장되어 상하 방향으로의 포스를 감소시키게 된다.According to the above configuration, when the conductive pattern part 120 is pressed in the vertical direction, for example, the upper device, such as a semiconductor element, descends from the upper direction and is in contact with the conductive pattern part 120 in the lower direction. When pressed, the insulating body 110 surrounding the conductive pattern portion 120 expands into the buffer hole 130 to reduce the force in the vertical direction.

도 5 및 도 6은 본 발명의 제1 실시예에 따른 테스트 소켓(100)이 가압될 때의 변형 형태를 설명하기 위한 도면이다. 도 5 및 도 6에 도시된 바와 같이, 상부 디바이스에 의해 도전 패턴부(120)가 하부 방향으로 가압되면, 도전 패턴부(120)의 중간 영역이 반경 방향 외측으로 확장되는데, 종래의 테스트 소켓(100)은 도전 패턴부(120)를 감싸는 절연성 본체(110)에 의해 하부 방향으로의 압력을 저지하는 포스가 크게 작용하는 반면, 본 발명에 따른 테스트 소켓(100)에서는 하나의 도전 패턴부(120) 주변에 대각 방향으로 위치하는 4개의 완충홀(130) 내부의 빈 공간으로 절연성 본체(110)가 확장될 수 있어 하부 방향으로의 압력을 저지하는 포스를 현저하게 감소시킬 수 있다.5 and 6 are views for explaining a modified form when the test socket 100 according to the first embodiment of the present invention is pressed. 5 and 6, when the conductive pattern part 120 is pressed downward by the upper device, the intermediate region of the conductive pattern part 120 expands outward in the radial direction. In the case of 100), a force to block the pressure in the lower direction by the insulating body 110 surrounding the conductive pattern part 120 acts largely, whereas in the test socket 100 according to the present invention, one conductive pattern part 120 ) The insulating body 110 can be expanded into an empty space inside the four buffer holes 130 positioned diagonally around the periphery, so that the force that blocks pressure in the lower direction can be remarkably reduced.

이에 따라, 작은 힘만으로도 테스트 소켓(100)을 가압하더라도 반도체 소자의 각각의 볼(Ball)과 도전 패턴부(120) 간의 안정적인 접촉이 가능하게 된다.Accordingly, even if the test socket 100 is pressed with only a small force, stable contact between each ball of the semiconductor device and the conductive pattern portion 120 is possible.

한편 도 2 내지 도 6에 도시된 실시예에서는, 절연성 본체(110)의 가장자리에 위치하는 도전 패턴부(120)의 가장자리 방향 외측에는 완충홀(130)이 형성되지 않은 것으로 도시되어 있으나, 도전 패턴부(120)의 가장자리 방향 외측에도 완충홀(130)이 형성될 수 있다. 즉, 절연성 본체(110)의 가장자리에 위치하는 도전 패턴부(120)도 4개의 완충홀(130)의 중앙에 위치하는 형태로 마련될 수 있음은 물론이다. 도 7은 이와 같은 형태로 실제 제작된 시제품의 사진을 나타낸 도면으로, 4개의 완충홀(130) 중앙에 가장자리의 도전 패턴부(120)가 형성되는 것을 확인할 수 있다.On the other hand, in the embodiment shown in FIGS. 2 to 6, it is shown that the buffer hole 130 is not formed outside the edge direction of the conductive pattern portion 120 positioned at the edge of the insulating body 110, but the conductive pattern A buffer hole 130 may also be formed outside the edge direction of the part 120. That is, it goes without saying that the conductive pattern portion 120 positioned at the edge of the insulating body 110 may also be provided in a shape positioned at the center of the four buffer holes 130. 7 is a view showing a photograph of a prototype actually manufactured in such a form, and it can be seen that the conductive pattern portion 120 at the edge is formed in the center of the four buffer holes 130.

이하에서는, 도 8 내지 도 10을 참조하여 본 발명의 제2 실시예에 따른 테스트 소켓(100a)에 대해 상세히 설명한다. 도 8은 본 발명의 제2 실시예에 따른 테스트 소켓(100a)의 사시도이고, 도 9는 도 8의 Ⅸ-Ⅸ 선에 따른 단면도이고, 도 10은 본 발명의 제2 실시예에 따른 테스트 소켓(100a)의 소켓 프레임(150a) 및 접지핀(140a)을 설명하기 위한 도면이다.Hereinafter, a test socket 100a according to a second embodiment of the present invention will be described in detail with reference to FIGS. 8 to 10. 8 is a perspective view of a test socket 100a according to a second embodiment of the present invention, FIG. 9 is a cross-sectional view taken along line IX-IX of FIG. 8, and FIG. 10 is a test socket according to a second embodiment of the present invention. It is a view for explaining the socket frame (150a) and the ground pin (140a) of (100a).

도 8 내지 도 10을 참조하여 설명하면, 본 발명의 제2 실시예에 따른 테스트 소켓(100a)은 절연성 본체(110a), 복수의 도전 패턴부(120a), 복수의 완충홀(130a), 소켓 프레임(150a) 및 복수의 접지핀(140a)을 포함한다.8 to 10, the test socket 100a according to the second embodiment of the present invention includes an insulating body 110a, a plurality of conductive pattern parts 120a, a plurality of buffer holes 130a, and a socket. It includes a frame 150a and a plurality of ground pins 140a.

여기서, 본 발명의 제2 실시예에 따른 절연성 본체(110a), 복수의 도전 패턴부(120a) 및 복수의 완충홀(130a)은 상술한 제1 실시예에 따른 구성에 대응하는 바, 그 상세한 설명은 생략한다.Here, the insulating body 110a, the plurality of conductive pattern portions 120a, and the plurality of buffer holes 130a according to the second embodiment of the present invention correspond to the configuration according to the first embodiment described above. Description is omitted.

소켓 프레임(150a)은 절연성 본체(110a)의 하부에 배치된다. 여기서, 소켓 프레임(150a)에는, 도 10에 도시된 바와 같이, 각각의 도전 패턴부(120a)가 하부 방향으로 노출되도록 복수의 도전 패턴부(120a)에 대응하는 위치에 상하 방향으로 관통된 복수의 관통홀(151a)이 형성된다.The socket frame 150a is disposed under the insulating body 110a. Here, in the socket frame 150a, as shown in FIG. 10, a plurality of conductive pattern parts 120a are penetrated in the vertical direction at positions corresponding to the plurality of conductive pattern parts 120a so that each conductive pattern part 120a is exposed downward. The through hole (151a) of is formed.

이에 따라, 소켓 프레임(150a)이 절연성 본체(110a)의 하부에 배치될 때, 각각의 도전 패턴부(120a)가 관통홀(151a)을 통해 하부 방향으로 돌출되어 노출 가능하게 된다. 여기서, 소켓 프레임(150a)은 도전 패턴부(120a)의 형성 전에 절연성 본체(110a)에 배치되고, 소켓 프레임(150a)의 배치된 후에 도전 패턴부(120a)가 형성될 수 있음은 물론이다.Accordingly, when the socket frame 150a is disposed under the insulating body 110a, each conductive pattern portion 120a protrudes downward through the through hole 151a to be exposed. Here, it goes without saying that the socket frame 150a may be disposed on the insulating body 110a before the conductive pattern part 120a is formed, and the conductive pattern part 120a may be formed after the socket frame 150a is disposed.

각각의 접지핀(140a)은 소켓 프레임(150a)의 상부 표면으로부터 상부 방향으로 돌출된다. 여기서, 접지핀(140a)은 절연성 본체(110a)에 형성된 완충홀(130a)에 대응하는 위치에서 소켓 프레임(150a)으로부터 상향 돌출되는데, 이를 통해 소켓 프레임(150a)이 절연성 본체(110a)의 하부에 배치될 때 각각의 접지핀(140a)이 대응하는 위치의 완충홀(130a) 내부로 삽입되어, 도 8 및 도 9에 도시된 바와 같이 각각의 완충홀(130a) 내부에 접지핀(140a)이 배치되는 형태를 갖게 된다.Each of the ground pins 140a protrudes upward from the upper surface of the socket frame 150a. Here, the ground pin 140a protrudes upward from the socket frame 150a at a position corresponding to the buffer hole 130a formed in the insulating body 110a, through which the socket frame 150a is lower than the insulating body 110a. When disposed in each of the ground pins (140a) is inserted into the buffer hole (130a) at a corresponding position, as shown in Figs. 8 and 9, the ground pin (140a) inside each buffer hole (130a) It will have a form in which it is arranged.

여기서, 복수의 접지핀(140a)은 도 10에 도시된 바와 같이, 상호 전기적으로 연결된 상태로 외부 접지라인에 연결된다. 도 10에서는 외부 접지라인과의 연결을 위한 접지 패드(141a)가 외부로 노출되는 것을 예로 하고 있으나, 외부 접지라인과의 연결을 위한 구성은 다양한 형태로 마련될 수 있음은 물론이다.Here, as shown in FIG. 10, the plurality of ground pins 140a are electrically connected to each other and are connected to an external ground line. In FIG. 10, the ground pad 141a for connection with the external ground line is exposed to the outside. However, it goes without saying that the configuration for connection with the external ground line may be provided in various forms.

상기와 같은 구성에 따라, 하나의 도전 패턴부(120a) 둘레에 4개의 접지핀(140a)이 배치되어, 도전 패턴부(120a)를 감싸는 형태로 접지 구조가 형성됨으로써, 도전 패턴부(120a)에서의 노이즈 및 상호 신호 간섭을 최소화시켜 안정적인 신호 전달이 가능하게 되고, 결과적으로 하이-스피드의 구현 또한 가능하게 된다.According to the above configuration, four ground pins 140a are disposed around one conductive pattern part 120a to form a ground structure surrounding the conductive pattern part 120a, so that the conductive pattern part 120a Stable signal transmission is possible by minimizing noise and mutual signal interference in the system, and as a result, high-speed implementation is also possible.

도 11은 본 발명의 제2 실시예에 따른 테스트 소켓의 신호 특성의 효과를 설명하기 위한 도면이다. 도 11의 (a)는 하나의 도전 패턴부의 양측에 일렬로 접지 라인을 형성되는 경우의 예를 나타낸 도면이고, 도 11의 (b)는 본 발명의 제2 실시예에서와 같이, 하나의 도전 패턴부(120a)를 감싸도록 대각 방향에 4개의 접지핀(140a)이 형성되는 경우를 나타낸 도면이고, 도 11의 (c)는 위 두 가지 경우(각각 A, B)의 신호 특성을 실험한 결과를 나타낸 도면이다.11 is a view for explaining the effect of the signal characteristic of the test socket according to the second embodiment of the present invention. FIG. 11(a) is a diagram showing an example in which ground lines are formed in a row on both sides of one conductive pattern part, and FIG. 11(b) is a single conductive material, as in the second embodiment of the present invention. It is a diagram showing a case where four ground pins 140a are formed in diagonal directions to surround the pattern part 120a, and FIG. 11(c) is a test of the signal characteristics of the above two cases (A and B, respectively). It is a figure showing the result.

도 11의 (c)에 도시된 실험 결과의 대역폭(Bandwidth)은 최대 허용 대역폭으로 도 11의 (a)에 도시된 패턴, 즉 접지-신호-접지가 일렬로 연결된 경우에서는 -1dB에서 12.27 GHz를 나타낸 반면, 본 발명의 제2 실시예에서는 32.72GHz를 나타낸 것을 확인하였다.The bandwidth of the experimental result shown in (c) of FIG. 11 is the maximum allowable bandwidth and ranges from -1 dB to 12.27 GHz in the case of the pattern shown in (a) of FIG. 11, that is, when the ground-signal-ground is connected in series. On the other hand, it was confirmed that 32.72 GHz was shown in the second embodiment of the present invention.

한편, 본 발명의 제2 실시예에서는 접지핀(140a)의 직경이 완충홀(130a)의 내경보다 작게 마련되는 것을 예로 한다. 이에 따라, 접지핀(140a)과 완충홀(130a)의 내벽면 사이에 빈 공간이 형성되어, 도 5 및 도 6에 도시된 바와 같이, 완충홀(130a) 내부로 절연성 본체(110a)가 확장될 수 있는 공간을 형성할 수 있게 된다.Meanwhile, in the second embodiment of the present invention, it is assumed that the diameter of the ground pin 140a is provided smaller than the inner diameter of the buffer hole 130a. Accordingly, an empty space is formed between the ground pin 140a and the inner wall surface of the buffer hole 130a, so that the insulating body 110a expands into the buffer hole 130a, as shown in FIGS. 5 and 6 It becomes possible to form a space that can be.

비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.Although some embodiments of the present invention have been illustrated and described, those skilled in the art of ordinary skill in the art to which the present invention pertains will appreciate that the present embodiments can be modified without departing from the principles or spirit of the present invention. . The scope of the invention will be determined by the appended claims and their equivalents.

100, 100a : 테스트 소켓
110, 110a : 절연성 본체 111 : 도전홀
120, 120a : 도전 패턴부 130, 130a : 완충홀
140a : 접지핀 141a : 접지 패드
150a : 소켓 프레임 151a : 관통홀100, 100a: test socket
110, 110a: insulating body 111: conductive hole
120, 120a: conductive pattern portion 130, 130a: buffer hole
140a: ground pin 141a: ground pad
150a: socket frame 151a: through hole

Claims (5)

도전 라인 주변에 완충 영역이 형성된 테스트 소켓에 있어서,
절연성을 갖는 재질로 마련되고, 상하 방향으로 관통된 복수의 도전홀이 형성된 절연성 본체와,
도전성을 갖는 도전성 파우더를 포함하는 충진제가 각각의 상기 도전홀에 충진되어 상하 방향으로 도전라인을 형성하는 복수의 도전 패턴부와,
상기 절연성 본체에 상하 방향으로 관통되어 형성되되, 상호 인접한 4개의 상기 도전 패턴부 사이에 4개의 상기 도전 패턴부가 각각 대각 방향에 위치하도록 형성되는 복수의 완충홀을 포함하며;
4개의 상기 완충홀이 하나의 상기 도전 패턴부의 대각 방향에 각각 위치하여 상기 도전 패턴부가 상하 방향으로 가압될 때 상기 도전 패턴부를 감싸는 상기 절연성 본체가 상기 완충홀 내부로 확장되어 상하 방향으로의 포스를 감소시키며;
상기 절연성 본체의 가장자리에 위치하는 상기 도전 패턴부의 가장자리 방향 외측에도 상기 완충홀이 형성되어, 하나의 상기 도전 패턴부가 4개의 상기 완충홀의 중앙에 위치하는 형태를 갖도록 마련되는 것을 특징으로 하는 도전 라인 주변에 완충 영역이 형성된 테스트 소켓.In the test socket in which a buffer area is formed around a conductive line,
An insulating body made of an insulating material and having a plurality of conductive holes penetrating in the vertical direction;
A plurality of conductive pattern portions for forming a conductive line in the vertical direction by filling each of the conductive holes with a filler including conductive powder having conductivity,
A plurality of buffer holes formed through the insulating body in an up-down direction, wherein the four conductive pattern portions are formed between the four conductive pattern portions adjacent to each other in a diagonal direction;
When the four buffer holes are respectively located in diagonal directions of the one conductive pattern part and the conductive pattern part is pressed in the vertical direction, the insulating body surrounding the conductive pattern part expands into the buffer hole to reduce the force in the vertical direction. Reduce;
Around the conductive line, characterized in that the buffer hole is formed outside the edge direction of the conductive pattern part positioned at the edge of the insulating body, and one conductive pattern part is provided to have a shape located at the center of the four buffer holes. A test socket with a cushioning area formed on it. 제1항에 있어서,
상기 절연성 본체의 하부에 배치되며, 각각의 상기 도전 패턴부가 하부 방향으로 노출되도록 복수의 상기 도전 패턴부에 대응하는 위치에 상하 방향으로 관통된 복수의 관통홀이 형성된 소켓 프레임과,
각각의 상기 완충홀에 대응하는 위치에 상기 소켓 프레임으로부터 상향 돌출되어 상기 소켓 프레임이 상기 절연성 본체의 하부에 배치될 때 상기 완충홀에 삽입되는 복수의 접지핀을 더 포함하며;
복수의 상기 접지핀은 상호 전기적으로 연결된 상태로 외부 접지라인에 연결되는 것을 특징으로 하는 도전 라인 주변에 완충 영역이 형성된 테스트 소켓.The method of claim 1,
A socket frame disposed under the insulating body and having a plurality of through holes penetrating in the vertical direction at positions corresponding to the plurality of conductive pattern portions so that each of the conductive pattern portions is exposed in a downward direction;
A plurality of ground pins protruding upward from the socket frame at positions corresponding to each of the buffer holes and inserted into the buffer holes when the socket frame is disposed under the insulating body;
A test socket having a buffer region formed around a conductive line, wherein the plurality of ground pins are electrically connected to each other and connected to an external ground line. 제2항에 있어서,
상기 접지핀의 직경은 상기 완충홀의 내경보다 작게 마련되어, 상기 접지핀과 상기 완충홀의 내벽면 사이에 빈 공간이 형성되는 것을 특징으로 하는 도전 라인 주변에 완충 영역이 형성된 테스트 소켓.The method of claim 2,
The test socket having a buffer area around a conductive line, wherein a diameter of the ground pin is provided smaller than an inner diameter of the buffer hole, and an empty space is formed between the ground pin and an inner wall surface of the buffer hole. 제1항에 있어서,
상기 절연성 본체는 실리콘 재질로 마련되는 것을 특징으로 하는 도전 라인 주변에 완충 영역이 형성된 테스트 소켓.The method of claim 1,
The insulating body is a test socket having a buffer area formed around a conductive line, wherein the insulating body is made of a silicon material. 삭제delete
KR1020190127728A 2019-10-15 2019-10-15 Test socket in which buffer area is formed around electrically conductive line KR102244246B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190127728A KR102244246B1 (en) 2019-10-15 2019-10-15 Test socket in which buffer area is formed around electrically conductive line
PCT/KR2019/015722 WO2021075628A1 (en) 2019-10-15 2019-11-18 Bidirectional conductive module with buffer area formed around conductive lines

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190127728A KR102244246B1 (en) 2019-10-15 2019-10-15 Test socket in which buffer area is formed around electrically conductive line

Publications (2)

Publication Number Publication Date
KR20210044935A KR20210044935A (en) 2021-04-26
KR102244246B1 true KR102244246B1 (en) 2021-04-27

Family

ID=75538754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190127728A KR102244246B1 (en) 2019-10-15 2019-10-15 Test socket in which buffer area is formed around electrically conductive line

Country Status (2)

Country Link
KR (1) KR102244246B1 (en)
WO (1) WO2021075628A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240015324A (en) * 2022-07-27 2024-02-05 주식회사 아이에스시 Connector for test

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103407A (en) 2002-09-10 2004-04-02 Enplas Corp Socket for electrical component
JP2004279046A (en) 2003-03-12 2004-10-07 Dainippon Printing Co Ltd Contact sheet for electronic device inspection and its manufacturing method
US20060284634A1 (en) * 2005-06-20 2006-12-21 Hsin-Kuan Wu Testing assembly for electrical test of electronic package and testing socket thereof
JP2008241641A (en) 2007-03-29 2008-10-09 Sumitomo Electric Ind Ltd Interposer and manufacturing method therefor
JP2016102696A (en) 2014-11-27 2016-06-02 株式会社ヨコオ Inspection unit
KR101833009B1 (en) 2016-03-18 2018-02-27 주식회사 오킨스전자 Test socket having magnetic arrangement of conductive particle using ferrite wire and method for manufacturing thereof
KR102007268B1 (en) 2017-11-08 2019-08-07 주식회사 이노글로벌 By-directional electrically conductive module

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060062824A (en) * 2004-12-06 2006-06-12 주식회사 아이에스시테크놀러지 Silicone connector for testing semiconductor package
KR101781161B1 (en) * 2015-11-19 2017-10-23 (주)티에스이 Test Socket
KR20190086598A (en) * 2017-12-29 2019-07-23 엔트리움 주식회사 Elastomer socket

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103407A (en) 2002-09-10 2004-04-02 Enplas Corp Socket for electrical component
JP2004279046A (en) 2003-03-12 2004-10-07 Dainippon Printing Co Ltd Contact sheet for electronic device inspection and its manufacturing method
US20060284634A1 (en) * 2005-06-20 2006-12-21 Hsin-Kuan Wu Testing assembly for electrical test of electronic package and testing socket thereof
JP2008241641A (en) 2007-03-29 2008-10-09 Sumitomo Electric Ind Ltd Interposer and manufacturing method therefor
JP2016102696A (en) 2014-11-27 2016-06-02 株式会社ヨコオ Inspection unit
KR101833009B1 (en) 2016-03-18 2018-02-27 주식회사 오킨스전자 Test socket having magnetic arrangement of conductive particle using ferrite wire and method for manufacturing thereof
KR102007268B1 (en) 2017-11-08 2019-08-07 주식회사 이노글로벌 By-directional electrically conductive module

Also Published As

Publication number Publication date
WO2021075628A1 (en) 2021-04-22
KR20210044935A (en) 2021-04-26

Similar Documents

Publication Publication Date Title
US7837481B1 (en) Socket for an integrated circuit and a method of providing a connection in a socket
KR20060062824A (en) Silicone connector for testing semiconductor package
KR101921931B1 (en) Open cell type FPCB film, test socket having thereof, and method for manufacturing thereof
KR102007268B1 (en) By-directional electrically conductive module
US20210102974A1 (en) Hybrid probe card for testing component mounted wafer
KR101899389B1 (en) Device for micro bump interposer, and test socket having the same
KR101683017B1 (en) Test socket and method for manufacturing thereof and die thereof
KR102244246B1 (en) Test socket in which buffer area is formed around electrically conductive line
KR102063762B1 (en) Contactor for connecting bga type electronic device and method for manufacturing the same
KR20170073797A (en) Test socket and Method for testing semiconductor package
KR102191702B1 (en) Test socket in which empty space is formed
KR102191698B1 (en) A test socket and maufacturing method thereof
KR102158507B1 (en) Test socket and manufacturing method thereof
KR102221578B1 (en) Bi-directional electrically conductive module with air layer
KR102191701B1 (en) Test socket capable of being partially replaced
KR101391799B1 (en) Conductive contactor for testing semiconductor
KR102270275B1 (en) Test socket
KR101895002B1 (en) Test socket for semiconductor
KR102270274B1 (en) Housing of test socket
KR20190022249A (en) Bi-directional electrically conductive module
KR20080060078A (en) Silicon connector for testing semiconductor package
KR102007261B1 (en) By-directional electrically conductive module
KR20190051909A (en) Bi-directional electrically conductive module
KR20190086598A (en) Elastomer socket
KR102191699B1 (en) Electrically conductive pin and electrically conductive module using the same

Legal Events

Date Code Title Description
GRNT Written decision to grant