KR102181767B1

KR102181767B1 - 구동 장치

Info

Publication number: KR102181767B1
Application number: KR1020140144148A
Authority: KR
Inventors: 최영경
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2014-10-23
Filing date: 2014-10-23
Publication date: 2020-11-24
Also published as: US9508406B2; KR20160047785A; US20160118092A1

Abstract

본 발명에 따른 구동 장치는 커맨드 신호에 기초하여 기설정된(predetermined) 시간 동안 활성화되는 전압 영역 조정 신호를 생성하는 제어 회로 및 전압 영역 조정 신호에 응답하여 내부 전압의 데드 존을 선택함으로써 내부 전압을 제공하는 구동 회로를 포함한다.

Description

구동 장치{Driving apparatus}

본 발명은 구동 장치에 관한 것으로, 더욱 상세하게는 커맨드 신호에 응답하여 기설정된 시간 동안 데드 존을 선택함으로써 내부 전압을 구동하는 구동 장치에 관한 것이다.

전자 기기 내부는 데이터를 저장하기 위한 메모리 장치가 구비될 수 있다. 다양한 파라미터에 의해 메모리 장치에 데이터가 저장되는 특성이 결정될 수 있다.

전자 기기의 동작을 위하여 필요한 내부 전압은 접지 전압과 전원 전압 등의 사이에서 풀-업 또는 풀-다운 동작을 수행함으로써 구동되어 제공될 수 있다. 다만, 풀-업 또는 풀-다운이 동시에 수행될 수도 있어 풀-업과 풀-다운을 수행하기 위한 기준이 되는 전압들 사이에 데드 존(dead zone)을 설정할 수 있다.

본 발명이 이루고자 하는 기술적 과제는 데드 존 내에서 내부 전압이 상승하는 것을 방지하기 위하여 데드 존을 선택적으로 제어할 수 있는 구동 장치를 제공하는 것이다.

본 발명이 이루고자 하는 기술적 과제는 데드 존을 선택적으로 제어함으로써, 제어되기 이전의 데드 존에 근접한 레벨을 가진 전압을 신속하게 안정시킬 수 있는 구동 장치를 제공하는 것이다.

본 발명이 이루고자 하는 기술적 과제는 선택적으로 데드 존을 제어함에 있어서 데드 존 제어 속도를 향상시킬 수 있는 구동 장치를 제공하는 것이다.

본 발명의 일 실시예에 따른 구동 장치는 커맨드 신호에 기초하여 기설정된(predetermined) 시간 동안 활성화되는 전압 영역 조정 신호를 생성하는 제어 회로, 및 상기 전압 영역 조정 신호에 응답하여 내부 전압의 데드 존을 선택함으로써 상기 내부 전압을 제공하는 구동 회로를 포함한다.

본 발명의 실시예들에 따른 구동 장치는 데드 존 내에서 내부 전압이 상승하는 것을 방지함으로써 안정적으로 내부 전압을 제공할 수 있다. 내부 전압이 메모리 장치의 데이터 값을 판단하는 기준이 되는 전압으로 사용되는 경우에는, 내부 전압의 상승을 방지함으로써 데이터 판단의 정확성을 향상시킬 수도 있다.

아울러 본 발명의 실시예는 예시를 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

도 1은 본 발명의 일 실시예에 따른 구동 장치를 나타낸 블록도이다.
도 2는 구동 장치에 포함된 구동 회로의 일 실시예를 나타내는 도면이다.
도 3은 본 발명의 일 실시예에 따른 구동 장치의 동작을 설명하기 위한 파형도이다.
도 4는 본 발명의 다른 실시예에 따른 구동 회로를 나타내는 회로도이다.
도 5는 본 발명의 일 실시예에 따른 구동 장치와 메모리 장치를 나타내는 도면이다.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.

도 1은 본 발명의 일 실시예에 따른 구동 장치를 나타낸 블록도이다.

도 1을 참조하면, 구동 장치(10)는 제어 회로(100) 및 구동 회로(200)를 포함할 수 있다.

제어 회로(100)는 커맨드 신호(CMD)에 기초하여 기설정된 시간 동안 활성화되는 전압 영역 조정 신호(BLEQP)를 생성한다. 예를 들어, 구동 장치(10)는 메모리 장치(400)와 연결되어 메모리 장치(400)에 대하여 내부 전압(VBLP)을 제공하는 형태로 구현될 수 있다 (도 5 참조).

제어 회로(100)는 커맨드 디코더 등을 포함하여 커맨드 신호(CMD)를 해석함으로써 메모리 장치에 대한 독출, 기입, 리프레시 등의 동작을 수행하기 위하여 뱅크 액티브, 프리차지 등을 위한 제어 신호들을 생성할 수 있다. 또한, 제어 회로(100)는 이러한 동작이 수행되는 어드레스 정보를 메모리 장치에 제공하여 특정한 뱅크 등을 활성화시킬 수 있다.

실시예에 따라, 제어 회로(100)는 내부 전압(VBLP)이 제공되는 메모리 셀의 뱅크를 프리차지하는 시점부터 기설정된 시간 동안 활성화되는 전압 영역 조정 신호(BLEQP)를 생성할 수 있다. 예를 들어, 제어 회로(100)는 구동 회로(200)의 소자 특성 등에 따라서 전압 영역 조정 신호(BLEQP)가 활성화되는 시간을 제어할 수 있다.

실시예에 따라, 제어 회로(100)는 메모리 셀의 뱅크가 프리차지되는 시점을 비트라인 평활화 신호(BLEQ)에 기초하여 판단할 수 있다. 이에 따라, 제어 회로(100)는 비트라인 평활화 신호(BLEQ)에 동기하여 기설정된 시간 동안 활성화되는 전압 영역 조정 신호(BLEQP)를 생성할 수 있다.

구동 회로(200)는 전압 영역 조정 신호(BLEQP)에 응답하여 내부 전압(VBLP)의 데드 존을 선택하고, 선택된 데드 존에 따라서 내부 전압(VBLP)을 구동하여 제공할 수 있다.

예를 들어, 내부 전압(VBLP)은 비트라인 프리차지 전압에 상응할 수 있다. 비트라인 프리차지 전압은 비트라인 프리차지 시에 비트라인 평활화 신호(BLEQ)에 응답하여 비트라인들에 제공된다. 여기서 비트라인 프리차지 전압은 통상적으로 코어 전압 또는 전원 전압의 1/2에 해당하는 값을 가질 수 있다.

비트라인 프리차지 전압은 ＇하이＇또는 ＇로우＇ 데이터 값을 판별하기 위한 기준 값이 되거나, 비트라인을 통하여 메모리 셀에 데이터를 기입하기 위한 출발 전압이 될 수 있다.

그런데, 메모리 셀에 데이터를 기입함에 있어서, 비트라인 평활화 신호(BLEQ)가 활성화되기 직전의 기설정된 시간 동안 비트라인과 연결된 감지 증폭기에 제공되는 신호들을 오버 드라이빙함으로써 메모리 셀에 대한 데이터 기입 능력을 향상시키거나, 데이터 유지 시간을 증가시킬 수 있는 구동 방법이 사용될 수 있다. 이러한 구동 방식은 포스트 오버 드라이빙(Post over driving) 방식으로 일컬어진다.

비트라인 평활화 신호(BLEQ)가 활성화되기 이전에 비트라인이 오버 드라이빙 되는 동작이 지속적으로 이루어지는 경우, 비트라인 평활화 신호(BLEQ)에 의하여 비트라인과 내부 전압(VBLP)을 제공하는 노드가 전기적으로 연결됨으로써 내부 전압(VBLP)이 비트라인들로 제공되는 데, 이 때에 오버 드라이빙된 비트라인을 통하여 내부 전압(VBLP)을 제공하는 구동 회로(200)의 노드에 지속적으로 전류의 유입이 발생할 수 있다.

이러한 경우, 내부 전압(VBLP)이 지속적으로 상승될 수 있으며, 나아가 비트라인 평활화 신호(BLEQ)가 활성화된 이후에 높아진 내부 전압(VBLP)을 풀-다운 시키기 위하여 소요되는 시간이 길어질 수 있다. 이러한 현상에 의하여 데이터의 ＇하이＇ 또는 ＇로우＇ 값을 판별하기 위한 기준 값이 되는 내부 전압(VBLP)이 상승 값으로 치우치게 되어, ＇하이＇ 데이터를 읽을 때에 불량이 발생할 수 있다.

본 발명의 일 실시예에 따른 구동 회로(200)는 제어 회로(100)에서 제공된 전압 영역 조정 신호(BLEQP)에 응답하여 비트라인을 통해 뱅크가 프리차지되기 시작하는 시점에서부터 기설정된 시점 동안, 내부 전압(VBLP)을 구동하기 위한 데드 존 영역을 선택적으로 변경한다. 예를 들어, 구동 회로(200)는 비트라인 평활화 신호(BLEQ)에 응답하여 내부 전압(VBLP)을 구동하기 위한 데드 존 영역을 기설정된 시간 동안 낮출 수 있다.

도 2는 본 발명에 따른 구동 장치에 포함된 구동 회로의 일 실시예를 나타내는 도면이다.

도 2를 참조하면, 구동 회로(200a)는 전압 분배 회로(210), 구동 범위 선택 회로(220), 비교 회로(230) 및 구동 소자들(240)을 포함할 수 있다.

전압 분배 회로(210)는 코어 전압(VCORE)과 접지 전압(VSS) 사이에 연결된 복수의 저항소자들(R1, ..., R6)로 구성되며, 코어 전압(VCORE)을 분배하여 복수의 상위 전압들(H1, H2)과 복수의 하위 전압들(L1, L2)을 제공할 수 있다. 도 2에서는 전압 분배 회로(210)가 각각 두 개의 상위 전압들(H1, H2)과 두 개의 하위 전압들(L1, L2)을 제공하는 것으로 도시하였으나, 이에 한정되는 것은 아니다.

구동 범위 선택 회로(220)는 전압 영역 조정 신호(BLEQP)에 응답하여 상위 전압들(H1, H2) 중 하나를 선택 상위 전압(H_SEL)으로, 하위 전압들(L1, L2) 중 하나를 선택 하위 전압(L_SEL)으로 제공한다.

구체적으로, 구동 범위 선택 회로(220)는 전압 영역 조정 신호(BLEQP)를 상보적으로(complementary) 제공하기 위한 복수의 인버터들(I1, I2, I3, I4)을 포함한다. 그리고 전압 영역 조정 신호(BLEQP)가 상보적으로 제공되는 스위치들(S1, S2, S3, S4)을 포함함으로써, 동일한 시점에는 제1 스위치(S1) 및 제3 스위치(S3)가 동일하게 동작하고 제2 스위치(S2)와 제4 스위치(S4)가 동일하게 동작할 수 있다.

제1 스위치(S1)는 전압 영역 조정 신호(BLEQP)가 비활성화된 경우에 턴-온 되어 제1 상위 전압(H1)을 선택 상위 전압(H_SEL)으로 제공하고, 제2 스위치(S2)는 전압 영역 조정 신호(BLEQP)가 활성화된 경우에 턴-온 되어 제2 상위 전압(H2)을 선택 상위 전압(H_SEL)으로 제공할 수 있다.

제1 스위치(S1)와 동시에 동작하는 제3 스위치(S3)는 전압 영역 조정 신호(BLEQP)가 비활성화된 경우에 턴-온 되어 제1 하위 전압(L1)을 선택 하위 전압(L_SEL)으로 제공하고, 제4 스위치(S4)는 전압 영역 조정 신호(BLEQP)가 활성화된 경우에 턴-온 되어 제2 하위 전압(L2)을 선택 하위 전압(L_SEL)으로 제공한다.

따라서, 구동 범위 선택 회로(220)에 따르면, 제1 상위 전압(H1)과 제1 하위 전압(L1), 또는 제2 상위 전압(H2)과 제2 하위 전압(L2)이 각각 쌍을 이루어 선택 상위 전압(H_SEL)과 선택 하위 전압(L_SEL)으로 비교 회로(230)에 제공된다.

실시예에 따라, 제1 상위 전압(H1)과 제1 하위 전압(L1)의 차이는 제2 상위 전압(H2)과 제2 하위 전압(L2)의 차이와 동일할 수 있다.

비교 회로(230)는 선택 상위 전압(H_SEL)과 선택 하위 전압(L_SEL)을 내부 전압(VBLP)과 각각 비교하여 상위 구동 신호(H_DRV) 및 하위 구동 신호(L_DRV)를 제공할 수 있다.

비교 회로(230)는 선택 상위 전압(H_SEL)과 내부 전압(VBLP)을 비교하여 상위 구동 신호(H_DRV)를 제공하는 제1 비교기(C1) 및 선택 하위 전압(L_SEL)과 내부 전압(VBLP)을 비교하여 하위 구동 신호(L_DRV)를 제공하는 제2 비교기(C2)를 포함할 수 있다.

제1 비교기(C1)는 내부 전압(VBLP)이 선택 상위 전압(H_SEL)보다 커진 경우에 내부 전압(VBLP)을 접지 전압(VSS) 방향으로 풀-다운 시키도록 상위 구동 신호(H_DRV)를 생성한다. 다시 말하면, 제1 비교기(C1)는 내부 전압(VBLP)이 선택 상위 전압(H_SEL)보다 작아지면 비활성화되고, 내부 전압(VBLP)이 선택 상위 전압(H_SEL)보다 커지면 활성화되는 상위 구동 신호(H_DRV)를 제공한다.

제2 비교기(C2)는 내부 전압(VBLP)이 선택 하위 전압(L_SEL)보다 작아지면 활성화되는 하위 구동 신호(L_DRV)를 생성함으로써 내부 전압(VBLP)이 접지 전압(VSS) 방향으로 풀-다운 시키도록 동작한다.

구동 소자들(240)은 상위 구동 신호(H_DRV) 및 하위 구동 신호(L_DRV) 각각에 응답하여 내부 전압(VBLP)을 접지 전압(VSS) 레벨로 풀-다운 시키거나 내부 전압(VBLP)을 코어 전압(VCORE) 레벨로 풀-업 시킨다.

구동 소자들(240)은 코어 전압(VCORE)과 내부 전압(VBLP) 사이에 연결되어 상위 구동 신호(H_DRV)에 응답하여 풀-다운 동작을 수행하는 제1 풀 다운 소자(PD1) 및 접지 전압(VSS)과 내부 전압(VBLP) 사이에 연결되어 하위 구동 신호(L_DRV)에 응답하여 풀-업 동작을 수행하는 제1 풀-업 소자(PU1)를 포함할 수 있다.

상술한 바와 같이 상위 구동 신호(H_DRV)는 내부 전압(VBLP)이 선택 상위 전압(H_SEL)보다 커빈 경우에 풀-다운 소자(PD1)를 턴-온 시키고, 하위 구동 신호(L_DRV)는 내부 전압(VBLP)이 선택 하위 전압(L_SEL)보다 작아진 경우에 풀-업 소자(PU1)를 턴-온 시킨다.

선택 하위 전압(L_SEL)과 선택 상위 전압(H_SEL) 사이에서는 내부 전압(VBLP)이 변화하더라도 구동 소자들(240)이 동작하지 않으며, 이에 따라 선택 하위 전압(L_SEL)으로부터 선택 상위 전압(H_SEL) 사이의 전압 영역을 데드 존이라 일컫는다.

데드 존 영역은 내부 전압(VBLP)이 작은 값들 사이에서 움직이기 때문에 어느 한 순간에는 구동 소자들(240)이 동시에 턴-온 되어 코어 전압(VCORE)과 접지 전압(VSS)이 동시에 연결되어 내부 전압(VBLP)이 불안정한 값을 가지지 않도록 하기 위한 안전 영역으로 의미를 가질 수 있다.

예를 들어, 풀-업 소자(PU1)와 풀-다운 소자(PD1)는 바디(Body)와 소스(Source)가 연결된 트랜지스터로 구현될 수 있다.

예를 들어, 내부 전압(VBLP)이 데드 존 이내에서 선택 상위 전압(H_SEL)과 매우 가까운 값을 가지지만 선택 상위 전압(H_SEL)보다는 작은 값을 가질 때에는 구동 소자들(240)이 동작하지 않는다. 그런데, 상술한 바와 같이 내부 전압(VBLP)이 선택 상위 전압(H_SEL)과 가까우면서 지속적으로 높은 값을 유지하는 경우에는 내부 전압(VBLP)에 기초하여 데이터를 판단할 때에 문제가 발생할 수 있다.

결국, 내부 전압(VBLP)의 안정화를 위하여 설정한 데드 존 내에서 내부 전압(VBLP)이 상승 또는 하강 값으로 치우쳐 데이터 판단 시에 오류를 일으킬 수 있다.

따라서, 본 발명의 일 실시예에 따른 제어 회로(100)는 뱅크, 즉 비트라인 프리차지 시점에서 기설정된 시간 동안에는 제1 상위 전압(H1)보다 작은 제2 상위 전압(H2)에서부터 제1 하위 전압(L1)보다 작은 제2 하위 전압(L2)을 각각 선택 상위 전압(H_SEL)과 선택 하위 전압(L_SEL)으로 제공함으로써, 구동 소자들(240)이 동작하는 데드 존을 전체적으로 하강시킨다.

내부 전압(VBLP)이 제1 상위 전압(H1)보다 크지는 않으면서 그에 근접한 값을 갖는 경우를 가정해 보면, 내부 전압(VBLP)과 선택 상위 전압(H_SEL)의 비교에 따라서 상위 구동 신호(H_DRV)가 비활성화되기 때문에 풀-다운 소자(PD1)가 동작하지 않을 수 있다. 만일, 제1 상위 전압(H1)보다 작은 제2 상위 전압(H2)을 선택 상위 전압(H_SEL)으로 제공한다면, 내부 전압(VBLP)이 제2 상위 전압(H2)보다 커지기 때문에 풀-다운 소자(PD1)를 동작시켜 내부 전압(VBLP)의 상승을 제어할 수 있다.

실시예에 따라, 상술한 바와 같이 제1 상위 전압(H1)과 제1 하위 전압(L1)의 차이는 제2 상위 전압(H2)과 제2 하위 전압(L2)의 차이와 동일할 수 있다. 데드 존의 전체 범위가 일정하여야 풀-업 소자(PU1)와 풀-다운 소자(PD1)가 동시에 동작하지 않는 범위가 유지되어, 동작 안정성이 지속적으로 유지되기 때문이다.

도 3은 본 발명의 일 실시예에 따른 구동 장치의 동작을 설명하기 위한 파형도이다.

도 1 내지 도 3을 참조하여, 본 발명의 일 실시예에 따른 구동 장치의 동작을 설명하도록 한다.

상술한 바와 같이 제어 회로(100)는 커맨드 신호(CMD)에 기초하여 다양한 제어 신호들을 생성할 수 있고, t1 시점에서는 커맨드 신호(CMD)에 기초하여 독출 또는 기입 동작 등을 수행하기 위하여 뱅크가 활성화된 상태일 수 있다. 따라서, 비트라인(BL) 및 비트라인 바(/BL)의 전위 차는 크게 벌어져 데이터를 판독하거나 기입하는 상태에 있다. 즉 이 경우에는 도시되지는 않았으나 워드라인이 활성화되어 메모리 셀들과 비트라인 쌍(BL, /BL)이 연결되어 있다.

선택 상위 전압(H_REF)은 제1 상위 전압(H1)과 제2 상위 전압(H2) 사이에서 선택적으로 변화하며, 선택 하위 전압(L_REF)은 제1 하위 전압(L1)과 제2 하위 전압(L2) 사이에서 선택적으로 변화할 수 있다.

t1 시점에서는 제1 상위 전압(H1)이 선택 상위 전압(H_SEL)에 상응하며, 제1 하위 전압(L1)이 선택 하위 전압(L_SEL)에 상응한다. 내부 전압(VBLP)은 제1 상위 전압(H1) 값에 근접한 값을 가지지만 제1 상위 전압(H1) 보다 크지는 않다.

t2 시점에서 비트라인에 인가되는 전압을 오버 드라이빙 함으로써 비트라인과 연결된 메모리 셀의 저장 특성을 향상시키는 동작이 수행될 수 있다. 비트라인 쌍들 사이의 전압 차이를 크게 함으로써 데이터 독출 또는 기입의 정확성을 향상시키기 위한 오버 드라이빙 동작을 통하여 비트라인(BL)의 전위가 상승되는 것을 확인할 수 있다. 오버 드라이빙을 수행하기 위한 구성에 대해서는 도 5를 참조하여 구체적으로 설명하도록 한다.

다시 말하면, 비트라인과 연결된 메모리 셀의 뱅크가 프리차지되는 t3 시점 이전에 기설정된 시간 동안(예를 들어, t2 시점에서 t3 시점까지의 구간) 메모리 셀에 제공되는 전압을 일시적으로 증가시키는 것으로 이해될 수 있다.

t3 시점에서 제어 회로(100)는 비트라인 평활화 신호(BLEQ)를 활성화시키고 또한, 비트라인 평활화 신호(BLEQ)에 응답하여 전압 영역 조정 신호(BLEQP)가 활성화된다.

비트라인 평활화 신호(BLEQ)에 응답하여 비트라인(BL)과 비트라인 바(/BL)가 연결되어 평활화된다. 비트라인 평활화 과정에서 내부 전압(VBLP)을 제공하는 구동 회로(200)의 노드가 비트라인 쌍과 연결됨에 따라, 일시적으로 승압된 비트라인(BL)의 전압들이 내부 전압(VBLP)이 생성되는 노드에 유입되고 내부 전압(VBLP)이 갑작스럽게 상승할 수 있다.

본 발명의 일 실시예에 따른 구동 회로(200)는 전압 영역 조정 신호(BLEQP)에 응답하여 제2 상위 전압(H2)을 선택 상위 전압(H_SEL)으로, 제2 하위 전압(L2)을 선택 하위 전압(L_SEL)으로 하여 내부 전압(VBLP)을 구동한다.

풀 다운 소자(PD1)의 구동 능력은 선택 상위 전압(H_SEL)과 내부 전압(VBLP)의 차이에 비례할 수 있다. 제2 상위 전압(H2)이 제1 상위 전압(H1) 보다 작은 값을 가지므로 내부 전압(VBLP)이 커지는 경우에는 제2 상위 전압(H2)이 선택 상위 전압(H_SEL)인 경우에 접지 전압(VSS)으로 내부 전압(VBLP)을 하강시키는 구동 능력이 더 향상될 수 있다. 따라서 내부 전압(VBLP)를 풀-다운 하는 속도 또한 빨라지게 되어 내부 전압(VBLP)이 빠른 시간 내에 안정화될 수 있다.

제어 회로(200)는 t4 시점에 전압 영역 조정 신호(BLEQP)를 비활성화함으로써 t3 시점에서부터 t4 시점까지의 기설정된 시간 동안 하강되었던 데드 존을 다시 상승시킨다.

제어 회로(200)가 전압 영역 조정 신호(BLEQP)를 활성화하는 기설정된 시간은 도 3의 비교 회로(230)의 동작 속도에 따라서 결정될 수 있다.

예를 들어, 비교 회로(230)를 구성하는 비교기들(C1, C2)이 전압 영역 조정 신호(BLEQP)에 응답하여 빠르게 선택 상위 전압(H_SEL) 및 선택 하위 전압(L_SEL)을 제공할 수 있다면 내부 전압(VBLP)을 안정화하는 데에 소요되는 시간도 줄어들 수 있다. 따라서 전압 영역 조정 신호(BLEQP)를 활성화하는 시간이 줄어들 수 있다.

다른 실시예에 있어서, 제어 회로(200)가 전압 영역 조정 신호(BLEQP)를 활성화하는 기설정된 시간은 도 3의 구동 소자들(240)의 구동 능력에 따라서 결정될 수도 있다. 구동 소자들(240)의 구동 능력은 풀-업 소자(PU1)와 풀-다운 소자(PD1)의 크기에 따라서 결정될 수 있다.

구동 소자들(240)의 구동 능력이 크다면 내부 전압(VBLP)을 안정화시키는 데에 소요되는 시간도 줄어들 것이므로 전압 영역 조정 신호(BLEQP)가 활성화되는 시간을 감소시킬 수 있다.

도 4는 본 발명의 다른 실시예에 따른 구동 회로를 나타내는 회로도이다.

도 4를 참조하면, 구동 회로(200b)는 전압 영역 조정 신호(BLEQP)에 응답하여 선택적으로 활성화되면서 상이한 데드 존을 갖는 하부 구동 회로들(251, 253)을 포함할 수 있다.

하부 구동 회로들(251, 253)은 인버터들(I5, I6)로 구성된 선택 회로(221)를 통하여 상보적으로 활성화되는 반전 전압 영역 조정 신호(/BLEQP)와 전압 영역 조정 신호(BLEQP)를 수신함으로써 상보적으로 활성화된다.

제1 하부 구동 회로(251)는 코어 전압(VCORE)을 분배하여 제1 상위 전압(H1)과 제1 하위 전압(L1)을 제공하는 제1 전압 분배 회로(211), 반전 전압 영역 조정 신호(/BLEQP)에 응답하여 활성화되는 제1 비교 회로(231) 및 제1 구동 회로(241)를 포함할 수 있다.

제1 비교 회로(231)는 반전 전압 영역 조정 신호(/BLEQP)에 응답하여 활성화되는 제3 비교기(C3) 및 제4 비교기(C4)를 포함할 수 있다.

제3 비교기(C3)는 제1 상위 전압(H1)과 내부 전압(VBLP)을 비교하여 제1 상위 구동 신호(H_DRV1)를 제공하고, 제4 비교기(C4)는 제1 하위 전압(L1)과 내부 전압(VBLP)를 비교하여 제1 하위 구동 신호(L_DRV1)를 제공한다.

도 2를 참조하여 설명한 바와 마찬가지로, 제3 비교기(C3)는 내부 전압(VBLP)이 제1 상위 전압(H1)보다 커지면 활성화되는 제1 상위 구동 신호(H_DRV1)를 제공한다. 제4 비교기(C4)는 내부 전압(VBLP)이 제1 하위 전압(L1)보다 작아지면 활성화되는 제1 하위 구동 신호(L_DRV1)를 제공한다.

제1 구동 회로(241)는 제1 상위 구동 신호(H_DRV1) 및 제1 하위 구동 신호(L_DRV1)에 각각 응답하여 내부 전압(VBLP)을 제공한다. 제1 구동 회로(241)는 제1 상위 구동 신호(H_DRV1)에 응답하여 전원 전압(VSS)을 내부 전압(VBLP)에 제공하는 제2 풀-다운 소자(PD2) 및 제1 하위 구동 신호(L_DRV1)에 응답하여 코어 전압(VCORE)을 내부 전압(VBLP)에 제공하는 제2 풀-업 소자(PU2)를 포함할 수 있다.

정리하면, 제1 하부 구동 회로(251)는 제1 상위 전압(H1)과 제1 하위 전압(L1) 사이의 데드 존을 가지면서 내부 전압(VBLP)을 구동하여 제공할 수 있다.

제2 하부 구동 회로(253)는 코어 전압(VCORE)을 분배하여 제2 상위 전압(H2)과 제2 하위 전압(L2)을 제공하는 제2 전압 분배 회로(213), 전압 영역 조정 신호(BLEQP)에 응답하여 활성화됨으로써 내부 전압(VBLP)과 제2 상위 전압(H2) 및 제2 하위 전압(L2)를 각각 비교하는 제2 비교 회로(233) 및 제2 구동 소자들(243)을 포함할 수 있다.

제2 비교 회로(233)는 내부 전압(VBLP)과 제2 상위 전압(H2)을 비교하여 제2 상위 구동 신호(H_DRV2)를 제공하는 제5 비교기(C5) 및 내부 전압(VBLP)과 제2 하위 전압(L2)을 비교하여 제2 하위 구동 신호(L_DRV2)를 제공하는 제6 비교기(C6)를 포함할 수 있다. 제5 및 제6 비교기들(C5, C6)은 전압 영역 조정 신호(BLEQP)에 응답하여 활성화될 수 있다.

제2 구동 소자들(243)은 제2 상위 구동 신호(H_DRV2)에 응답하여 접지 전압(VSS)을 내부 전압(VBLP)에 제공하는 제3 풀-다운 소자(PD3) 및 제2 하위 구동 신호(L_DRV2)에 응답하여 코어 전압(VCORE)을 내부 전압(VBLP)에 제공하는 제3 풀-업 소자(PU3)를 포함할 수 있다.

제2 하부 구동 회로(253)는 제2 상위 전압(H2)과 제2 하위 전압(L2) 사이의 데드 존을 가지면서 내부 전압(VBLP)을 구동하여 제공할 수 있다.

도 4를 참조하여 설명한 구동 회로(200b)는 상이한 데드 존을 가진 복수의 하부 구동 회로들(251, 253)을 선택적으로 활성화시켜 데드 존을 변경시켜가며 내부 전압(VBLP)을 제공한다. 따라서 데드 존을 결정하는 상위 전압과 하위 전압이 변경되어 비교기에 제공되는 도 2의 구동 회로(200a) 보다 비교기로 인가되는 전압을 변경하기 위하여 소요되는 시간을 줄일 수 있다.

구동 회로(200b)의 동작은 도 2 및 도 3을 참조하여 설명한 바와 실질적으로 동일하다. 다만, 구동 회로(200b)에서는 제1 상위 전압(H1)과 제2 상위 전압(H2) 중 하나가 선택적으로 선택 상위 전압(H_SEL)으로 제공되거나, 제1 하위 전압(L1)과 제2 하위 전압(L2) 중 하나가 선택적으로 선택 하위 전압(L_SEL)으로 제공되는 것이 아니라, 이러한 상위 전압들(H1, H2)과 하위 전압들(L1, L2)의 선택이 하부 구동 회로들(231, 235) 중 하나를 선택함으로써 이루어진다는 점이 상이하다.

본 명세서에서는 두 개의 상위 전압들(H1, H2)과 하위 전압들(L1, L2) 중 하나를 선택하는 것으로 설명하였으나, 이에 한정되는 것은 아니며 복수의 데드 존을 설정하기 위하여 복수의 상위 전압들과 하위 전압들을 선택적으로 제공하는 방식으로 구동 회로가 구현될 수 있음은 당업자에게 자명할 것이다.

도 5는 본 발명의 일 실시예에 따른 구동 장치와 메모리 장치를 나타내는 도면이다.

도 5를 참조하면, 구동 장치(10´)는 제어 회로(100), 구동 회로(200) 및 오버 드라이빙 회로(300)를 포함할 수 있다. 도 5의 구동 장치(10´)는 도 1의 구동 장치(10)와 비교하여 오버 드라이빙 회로(300)를 더 포함하고 있다.

도 3을 참조하여 설명한 바와 같이, 오버 드라이빙 회로(300)는 메모리 장치(400)에 포함된 뱅크를 프리차지 하기 이전 기설정된 시간 동안 오버 드라이빙 신호(SAP)에 응답하여 비트라인에 제공되는 전압을 승압 전압(VPP)으로 증가시킬 수 있다. 실시예에 따라, 오버 드라이빙 신호(SAP)에 응답하여 감지 증폭기(미도시)에 연결된 RTO 라인을 통하여 승압 전압(VPP)이 제공될 수 있다.

이에 따라, 비트라인과 연결된 메모리 장치(400) 내의 메모리 셀에 대하여 승압 전압(VPP)이 제공되어 데이터가 보다 정확하게 기입될 수 있으며, 나아가 데이터의 유지 시간도 향상될 수 있다.

메모리 장치(400)는 복수의 메모리 셀들로 구성된 뱅크들을 포함할 수 있으며, 메모리 셀들뿐만 아니라, 감지 증폭기, 데이터 입출력 요소들, 어드레스 버퍼 등을 포함할 수 있다.

메모리 장치(400)는 비트라인 쌍들을 통하여 내부 전압(VBLP)을 제공받을 수 있는데, 상술한 바와 같이 내부 전압(VBLP)은 비트라인 평활화 신호(BLEQ)에 응답하여 비트라인 쌍들과 전기적으로 연결됨으로써 제공될 수 있다.

또한, 오버 드라이빙 회로(300)는 감지 증폭기와 연결된 RTO 라인과 SB 라인을 통하여 메모리 장치(400)와 연결될 수 있다. 감지 증폭기는 뱅크 액티브 시에 비트라인 쌍과 연결되므로 오버 드라이빙 회로(300)는 결과적으로 비트라인 쌍에 승압 전압(VPP)을 제공할 수 있다.

설명한 바와 같이 본 발명의 일 실시예에 따른 구동 장치(10, 10´)는 내부 전압(VBLP)에 전류 값이 많이 인가되어 내부 전압(VBLP)이 증가하는 시점에 기설정된 시간 동안 데드 존을 하강시킴으로써 풀-다운 소자의 구동 능력을 향상시킨다. 이에 따라서 일시적으로 증가한 내부 전압(VBLP)이 빠른 시간 내에 안정화될 수 있다.

예를 들어, 내부 전압(VBLP)이 비트라인을 통하여 메모리 셀에 제공되는 비트라인 프리차지 전압에 상응하는 경우, 비트라인 프리차지 전압은 메모리 셀의 데이터 값을 결정하는 기준으로 활용되기 때문에 내부 전압(VBLP)이 안정화됨으로 인하여 데이터 기입 및 독출 신뢰성이 향상될 수 있다.

이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

10, 10´ : 구동 장치
100 : 제어 회로
200, 200a, 200b : 구동 회로
300 : 오버 드라이빙 회로
400 : 메모리 장치

Claims

커맨드 신호에 기초하여 기설정된(predetermined) 시간 동안 활성화되는 전압 영역 조정 신호를 생성하는 제어 회로; 및
상기 전압 영역 조정 신호에 응답하여 내부 전압의 데드 존을 선택함으로써 상기 내부 전압을 제공하는 구동 회로를 포함하는 것을 특징으로 하고,
상기 전압 영역 조정 신호는 상기 커맨드 신호에 기초하여 상기 내부 전압이 제공되는 메모리 셀의 뱅크가 프리차지 되는 시점부터 상기 기설정된 시간 동안 활성화되는 구동 장치.
삭제
◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈

청구항 1에 있어서,
상기 제어 회로는 상기 커맨드 신호에 기초하여 생성된 비트라인 평활화 신호에 기초하여 상기 전압 영역 조정 신호를 생성하는 것을 특징으로 하는 구동 장치.
◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈

청구항 1에 있어서,
상기 구동 회로는,
코어 전압을 분배하여 복수의 상위 전압들과 하위 전압들을 제공하는 전압 분배 회로;
상기 전압 영역 조정 신호에 응답하여 상기 상위 전압들 중 하나의 선택 상위 전압 및 상기 하위 전압들 중 하나의 선택 하위 전압을 제공하는 구동 범위 선택 회로;
상기 선택 상위 전압 및 상기 선택 하위 전압과 상기 내부 전압을 각각 비교하여 상위 구동 신호 및 하위 구동 신호를 생성하는 비교 회로; 및
상기 상위 구동 신호 및 상기 하위 구동 신호에 각각 응답하여 상기 내부 전압을 제공하는 구동 소자들을 포함하는 것을 특징으로 하는 구동 장치.
◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈

청구항 4에 있어서,
상기 구동 소자들은,
접지 전압과 상기 내부 전압 사이에 연결되어 상기 상위 구동 신호에 응답하여 동작하는 풀-다운 소자; 및
상기 코어 전압과 상기 내부 전압 사이에 연결되어 상기 하위 구동 신호에 응답하여 동작하는 풀-업 소자를 포함하는 것을 특징으로 하는 구동 장치.
◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈

청구항 4에 있어서,
상기 제어 회로는,
상기 비교 회로의 반응 속도 및 상기 구동 소자의 크기 중 적어도 하나에 기초하여 상기 전압 영역 조정 신호가 활성화되는 상기 기설정된 시간을 결정하는 것을 특징으로 하는 구동 장치.
◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈

청구항 1에 있어서,
상기 구동 회로는,
상기 전압 영역 조정 신호에 응답하여 상기 데드 존의 범위는 유지하면서 상기 데드 존의 상위 전위 및 하위 전위는 낮추어 상기 내부 전압을 제공하는 것을 특징으로 하는 구동 장치.
◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈

청구항 1에 있어서,
상기 내부 전압은 비트라인 프리차지 전압에 상응하는 것을 특징으로 하는 구동 장치.
◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈

청구항 8에 있어서,
복수의 비트라인들을 통하여 상기 구동 회로들과 연결되는 상기 메모리 셀의 뱅크들을 포함하는 메모리 장치를 더 포함하는 것을 특징으로 하는 구동 장치.
◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈

청구항 9에 있어서,
상기 메모리 셀의 뱅크가 프리차지되기 이전의 기설정된 시간 동안 상기 메모리 셀에 제공되는 전압을 일시적으로 증가시키는 오버 드라이빙 회로를 더 포함하는 것을 특징으로 하는 구동 장치.
◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈

청구항 1에 있어서,
상기 구동 회로는,
상기 전압 영역 조정 신호에 응답하여 선택적으로 활성화되며, 상이한 데드 존을 갖는 복수의 하부 구동 회로들을 포함하는 것을 특징으로 하는 구동 장치.
◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈

청구항 11에 있어서,
상기 복수의 하부 구동 회로들은 상기 전압 영역 조정 신호에 응답하여 상보적으로(complementary) 활성화되는 것을 특징으로 하는 구동 장치.
◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈

청구항 11에 있어서,
상기 하부 구동 회로는,
코어 전압을 분배하여 상위 전압과 하위 전압을 제공하는 전압 분배 회로;
상기 전압 영역 조정 신호에 응답하여 상기 상위 전압 및 상기 하위 전압과 상기 내부 전압을 각각 비교하여 상위 구동 신호 및 하위 구동 신호를 생성하는 비교 회로; 및
상기 상위 구동 신호 및 하위 구동 신호에 각각 응답하여 상기 내부 전압을 제공하는 구동 소자들을 포함하는 것을 특징으로 하는 구동 장치.
◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈

청구항 13에 있어서,
상기 구동 소자들은,
접지 전압과 상기 내부 전압 사이에 연결되어 상기 상위 구동 신호에 응답하여 동작하는 풀-다운 소자; 및
상기 코어 전압과 상기 내부 전압 사이에 연결되어 상기 하위 구동 신호에 응답하여 동작하는 풀-업 소자를 포함하는 것을 특징으로 하는 구동 장치.
◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈

청구항 13에 있어서,
상기 복수의 하부 구동 회로들은
상이한 상위 전압 및 하위 전압 사이에서 데드 존을 설정하며, 상기 상위 전압 및 하위 전압의 차이는 동일한 것을 특징으로 하는 구동 장치.