KR102170217B1 - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR102170217B1
KR102170217B1 KR1020140081724A KR20140081724A KR102170217B1 KR 102170217 B1 KR102170217 B1 KR 102170217B1 KR 1020140081724 A KR1020140081724 A KR 1020140081724A KR 20140081724 A KR20140081724 A KR 20140081724A KR 102170217 B1 KR102170217 B1 KR 102170217B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
phosphor
substrate
layer
Prior art date
Application number
KR1020140081724A
Other languages
Korean (ko)
Other versions
KR20160003417A (en
Inventor
이동용
이용재
조인현
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140081724A priority Critical patent/KR102170217B1/en
Publication of KR20160003417A publication Critical patent/KR20160003417A/en
Application granted granted Critical
Publication of KR102170217B1 publication Critical patent/KR102170217B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/505Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/501Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502Wavelength conversion materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

실시예는 기판; 상기 기판 상에 배치되고, 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 상에 각각 배치된 제1 전극과 제2 전극을 포함하고, 상기 기판의 바닥면에는 복수 개의 홈이 형성된 발광소자를 제공한다.Examples include a substrate; A light emitting structure disposed on the substrate and including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer; And a first electrode and a second electrode respectively disposed on the first conductive type semiconductor layer and the second conductive type semiconductor layer, and a light emitting device having a plurality of grooves formed on a bottom surface of the substrate is provided.

Description

발광 소자{LIGHT EMITTING DEVICE}Light emitting device {LIGHT EMITTING DEVICE}

실시예는 발광 소자에 관한 것이다.The embodiment relates to a light emitting device.

GaN, AlGaN 등의 3-5 족 화합물 반도체는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점으로 인해 광 전자 공학 분야(optoelectronics)와 전자 소자를 위해 등에 널리 사용된다.Group 3-5 compound semiconductors such as GaN and AlGaN are widely used in optoelectronics and electronic devices due to their many advantages, such as having a wide and easily adjustable band gap energy.

특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드와 같은 발광 소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.In particular, light emitting devices such as light emitting diodes and laser diodes using a group 3-5 or group 2-6 compound semiconductor material of semiconductors are developed in thin film growth technology and device materials, such as red, green, blue and ultraviolet rays. Various colors can be implemented, and efficient white light can be realized by using fluorescent materials or by combining colors. Low power consumption, semi-permanent life, quick response speed, safety, and environment compared to conventional light sources such as fluorescent lamps and incandescent lamps. It has the advantage of affinity.

따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.Therefore, a light emitting diode backlight that replaces the cold cathode fluorescent lamp (CCFL) that constitutes the transmission module of the optical communication means, the backlight of the LCD (Liquid Crystal Display) display, and white light that can replace fluorescent or incandescent bulbs. Applications are expanding to diode lighting devices, automobile headlights and traffic lights.

발광 소자는 사파이어 등으로 이루어진 기판 위에 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물이 형성되고, 제1 도전형 반도체층과 제2 도전형 반도체층 상에 각각 제1 전극과 제2 전극이 배치된다. 발광 소자는 제1 도전형 반도체층을 통해서 주입되는 전자와 제2 도전형 반도체층을 통해서 주입되는 정공이 서로 만나서 활성층을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출한다. 활성층에서 방출되는 빛은 활성층을 이루는 물질의 조성에 따라 다를 수 있으며, 청색광이나 자외선(UV) 또는 심자외선(Deep UV) 등일 수 있다.In the light emitting device, a light emitting structure including a first conductivity-type semiconductor layer, an active layer, and a second conductivity-type semiconductor layer is formed on a substrate made of sapphire, etc., and is formed on the first conductivity-type semiconductor layer and the second conductivity-type semiconductor layer, respectively. The first electrode and the second electrode are disposed. In the light emitting device, electrons injected through the first conductivity type semiconductor layer and holes injected through the second conductivity type semiconductor layer meet each other to emit light having energy determined by an energy band inherent to a material constituting the active layer. Light emitted from the active layer may vary depending on the composition of the material constituting the active layer, and may be blue light, ultraviolet light (UV), or deep ultraviolet light.

발광소자에서 방출된 제1 파장 영역의 광은 형광체를 여기하고, 형광체에서 제2 파장 영역의 광이 방출될 수 있다. 형광체는 발광소자를 둘러싸는 몰딩부 내에 포함되거나 형광체 필름의 형태로 배치될 수 있다.Light in the first wavelength region emitted from the light emitting device excites the phosphor, and light in the second wavelength region may be emitted from the phosphor. The phosphor may be included in a molding portion surrounding the light emitting device or may be disposed in the form of a phosphor film.

도 1은 종래의 발광 소자 패키지를 나타낸 도면이다.1 is a view showing a conventional light emitting device package.

발광 소자 패키지는 캐비티를 가지는 패키지 몸체(110)의 캐비티의 바닥면에 발광 소자(chip)가 제1 리드 프레임(121) 및 제2 리드 프레임(122)와 와이어(140)로 전기적으로 연결되며 배치되고, 캐비티 내에는 형광체(160)를 포함하는 몰딩부(150)가 채워진다.In the light emitting device package, a light emitting device (chip) is electrically connected to the first lead frame 121 and the second lead frame 122 and the wire 140 on the bottom surface of the cavity of the package body 110 having the cavity and is disposed. Then, the molding part 150 including the phosphor 160 is filled in the cavity.

도 1에 도시된 발광소자 패키지는 캐비티 내에서 형광체(160)가 침전하여 발광소자(chip)로부터 방출되는 광이 형광체(160)에 전달되는 빈도가 영역별로 상이하여, 색온도 편차가 커질 수 있다.In the light-emitting device package illustrated in FIG. 1, the frequency at which the phosphor 160 is deposited in the cavity and light emitted from the light-emitting device (chip) is transmitted to the phosphor 160 is different for each area, so that color temperature variation may increase.

도 2는 종래의 발광소자를 나타낸 도면이다. 색온도 편차를 줄이기 위하여 도 2에 도시된 바와 같이 형광체 필름(phosphor film)을 발광소자(chip) 상에 배치할 수 있으며, 이때 전극(pad)은 형광체 필름의 외부로 노출될 수 있다.2 is a view showing a conventional light emitting device. In order to reduce the color temperature deviation, as shown in FIG. 2, a phosphor film may be disposed on a light emitting device (chip), and at this time, the electrode (pad) may be exposed to the outside of the phosphor film.

그러나, 도 2의 수직형 발광소자에서 측면으로 방출되는 광은 형광체 필름에 도달하지 않을 수 있고, 측면으로 방출된 광과 상부의 형광체층 방향으로 방출된 광 사이의 색온도 편차가 커질 수 있다.However, the light emitted to the side in the vertical light emitting device of FIG. 2 may not reach the phosphor film, and the color temperature deviation between the light emitted to the side and the light emitted toward the upper phosphor layer may increase.

실시예는, 발광 소자 또는 발광소자 패키지에서 색온도 편차를 줄이고자 한다.The embodiment aims to reduce color temperature variation in a light emitting device or a light emitting device package.

실시예는 기판; 상기 기판 상에 배치되고, 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 상에 각각 배치된 제1 전극과 제2 전극을 포함하고, 상기 기판의 바닥면에는 복수 개의 홈이 형성된 발광소자를 제공한다.Examples include a substrate; A light emitting structure disposed on the substrate and including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer; And a first electrode and a second electrode respectively disposed on the first conductive type semiconductor layer and the second conductive type semiconductor layer, and a light emitting device having a plurality of grooves formed on a bottom surface of the substrate is provided.

발광소자는 기판의 측면과, 상기 발광 구조물의 측면과 상부면에 배치된 형광체층을 더 포함할 수 있다.The light emitting device may further include a side surface of the substrate and a phosphor layer disposed on the side surface and upper surface of the light emitting structure.

복수 개의 홈은 깊이가, 상기 형광체층 내의 형광체의 크기의 1/10 내지 3/10일 수 있다.The plurality of grooves may have a depth of 1/10 to 3/10 of the size of the phosphor in the phosphor layer.

복수 개의 홈은 깊이가 1 마이크로 미터 내지 3 마이크로 미터일 수 있다.The plurality of grooves may have a depth of 1 micrometer to 3 micrometers.

복수 개의 홈은 상기 형광체층 내의 형광체와 상기 기판의 마찰에 의하여 형성될 수 있다.The plurality of grooves may be formed by friction between the phosphor in the phosphor layer and the substrate.

복수 개의 홈은 스트라이프 형상 또는 동심원 형상으로 배치될 수 있다.The plurality of grooves may be arranged in a stripe shape or a concentric circle shape.

형광체층 내에서 상기 기판의 바닥면에 인접한 형광체의 크기는, 상기 기판의 바닥면과 이격된 상기 형광체층의 크기보다 작을 수 있다.The size of the phosphor adjacent to the bottom surface of the substrate in the phosphor layer may be smaller than the size of the phosphor layer spaced apart from the bottom surface of the substrate.

제1 전극과 상기 제2 전극은, 상기 형광체층의 외부로 돌출될 수 있다.The first electrode and the second electrode may protrude outside the phosphor layer.

실시예에 따른 발광소자는 측면과 상부면을 형광체층이 둘러싸고 배치되어, 수평형 발광소자에서 상부 방향과 측면 방향으로 방출된 제1 파장 영역의 광이 형광체층 내의 형광체를 여기하여 제2 파장 영역의 광이 방출되어, 전 영역에서 빛의 색온도 편차가 작아질 수 있다.In the light emitting device according to the embodiment, a phosphor layer surrounds the side and upper surfaces of the light emitting device, so that light in the first wavelength region emitted from the horizontal light emitting device in the upper direction and the side direction excites the phosphor in the phosphor layer, As light is emitted, the color temperature deviation of the light may be reduced in all areas.

도 1은 종래의 발광 소자 패키지를 나타낸 도면이고,
도 2는 종래의 발광소자를 나타낸 도면이고,
도 3a 내지 도 3i는 발광소자의 제조공정의 일실시예을 나타낸 도면이고,
도 4a 및 도 4b는 도 3c의 형광체층의 도포 공정의 일실시예들을 나타낸 도면이고,
도 5는 상술한 공정으로 제조된 발광 소자가 배치된 발광소자 패키지의 일실시예를 나타낸 도면이다.
1 is a view showing a conventional light emitting device package,
2 is a view showing a conventional light emitting device,
3A to 3I are views showing an embodiment of a manufacturing process of a light emitting device,
4A and 4B are views showing examples of a process of applying the phosphor layer of FIG. 3C,
5 is a view showing an embodiment of a light emitting device package in which a light emitting device manufactured by the above-described process is disposed.

이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.Hereinafter, embodiments of the present invention capable of realizing the above object will be described with reference to the accompanying drawings.

본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향 뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment according to the present invention, in the case where it is described as being formed in "on or under" of each element, the upper (upper) or lower (lower) (on or under) includes both elements in direct contact with each other or in which one or more other elements are indirectly formed between the two elements. In addition, when expressed as "on or under", it may include not only an upward direction but also a downward direction based on one element.

도 3a 내지 도 3h는 발광소자의 제조공정의 일실시예을 나타낸 도면이다.3A to 3H are views showing an embodiment of a manufacturing process of a light emitting device.

도 3a에 도시된 바와 같이, 시트(310) 상에 복수 개의 발광소자(200)를 배치한다.As shown in FIG. 3A, a plurality of light emitting devices 200 are disposed on the sheet 310.

시트(310)는 도 3b에 도시된 바와 같이 베이스 필름(310a)와 접착제(310b)와 보호 필름(310c)으로 이루어질 수 있고, 접착제(310b)는 실리콘 접착제(silicone adhesive)로 이루어지고, 보호 필름(310c)은 발광소자(200)를 접착제(310b) 위에 배치하기 이전에 제거될 수 있다.The sheet 310 may be made of a base film 310a, an adhesive 310b, and a protective film 310c as shown in FIG. 3B, and the adhesive 310b is made of a silicone adhesive, and a protective film The 310c may be removed prior to placing the light emitting device 200 on the adhesive 310b.

접착제(310b)는 후술하는 공정에서 발광 소자 등의 고정력이 우수하고, 실리콘의 내열 특성으로 인하여 변형이 없고, 각각의 발광 소자로 분리할 때 잔류물이 남지 않을 수 있다. 이러한 작용을 위하여 접착제(310b) 내의 실리콘은 Trimethylated silica와 poly-dimethyl siloxane와 poly Ethylene Terephtalate가 각각 10% 대 60% 대 30%의 중량비로 혼합될 수 있다.The adhesive 310b has excellent fixing power of a light emitting device in a process to be described later, has no deformation due to the heat resistance of silicon, and may not leave a residue when separated into each light emitting device. For this function, the silicone in the adhesive 310b may be mixed with trimethylated silica, poly-dimethyl siloxane, and poly ethylene terephtalate in a weight ratio of 10% to 60% to 30%, respectively.

접착제(310b)는 발광 소자(200)를 시트(310)에 고정하는 작용을 하나, 후술하는 분리 공정에서 용이하게 분리될 수 있어야 하고, 탄성이 우수하여 도 3c에 도시된 바와 같이 발광소자(200)의 전극(252, 256)의 일부가 삽입될 수 있다.The adhesive 310b serves to fix the light emitting device 200 to the sheet 310, but must be easily separated in a separation process described later, and has excellent elasticity, so that the light emitting device 200 as shown in FIG. 3C A portion of the electrodes 252 and 256 of) may be inserted.

도 3c는 도 3a의 'A' 영역을 상세히 나타낸 도면이다.FIG. 3C is a detailed diagram illustrating area'A' of FIG. 3A.

발광소자(200)는 수평형 발광소자이고, 제1 전극(252)과 제2 전극(256)이 시트(310) 방향을 향하여 배치되고 있으며, 제1 전극(252)과 제2 전극(256)의 적어도 일부가 시트(310)에 삽입되어 배치되므로 후술하는 형광체층의 도포 공정에서 제1 전극(252)과 제2 전극(256)의 상부가 노출되어 와이어 본딩을 위한 영역을 확보할 수 있다.The light emitting device 200 is a horizontal light emitting device, the first electrode 252 and the second electrode 256 are disposed toward the sheet 310, and the first electrode 252 and the second electrode 256 Since at least a portion of is inserted into the sheet 310 and disposed, the upper portions of the first electrode 252 and the second electrode 256 are exposed in a process of applying the phosphor layer to be described later to secure an area for wire bonding.

발광소자(200)는 기판(210)과 버퍼층(215)과, 발광 구조물(220)과, 투광성 도전층(240)과, 제1 전극(252) 및 제2 전극(256)을 포함하여 이루어진다.The light emitting device 200 includes a substrate 210, a buffer layer 215, a light emitting structure 220, a light-transmitting conductive layer 240, a first electrode 252 and a second electrode 256.

기판(210)은 반도체 물질 성장에 적합한 물질이나 캐리어 웨이퍼로 형성될 수 있으며, 열 전도성이 뛰어난 물질로 형성될 수 있고, 전도성 기판 또는 절연성 기판을 포함할 수 있다. 예컨대, 사파이어(Al2O3), SiO2, SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, Ga203 중 적어도 하나를 사용할 수 있다.The substrate 210 may be formed of a material suitable for growth of semiconductor materials or a carrier wafer, may be formed of a material having excellent thermal conductivity, and may include a conductive substrate or an insulating substrate. For example, at least one of sapphire (Al 2 O 3 ), SiO 2 , SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, Ga 2 0 3 may be used.

사파이어 등으로 기판(210)을 형성하고, 기판(210) 상에 GaN이나 AlGaN 등을 포함하는 발광구조물(220)이 배치될 때, GaN이나 AlGaN과 사파이어 사이의 격자 부정합(lattice mismatch)이 매우 크고 이들 사이에 열 팽창 계수 차이도 매우 크기 때문에, 결정성을 악화시키는 전위(dislocation), 멜트 백(melt-back), 크랙(crack), 피트(pit), 표면 모폴로지(surface morphology) 불량 등이 발생할 수 있으므로, AlN 등으로 버퍼층(215)을 형성할 수 있다.When the substrate 210 is formed of sapphire, etc., and the light emitting structure 220 including GaN or AlGaN is disposed on the substrate 210, the lattice mismatch between GaN or AlGaN and sapphire is very large. Since the difference in the coefficient of thermal expansion between them is also very large, dislocation, melt-back, crack, pit, and surface morphology defects that deteriorate crystallinity occur. Therefore, the buffer layer 215 may be formed of AlN or the like.

기판(210)의 표면에는 도시된 바와 같이 패턴이 형성되어, 발광 구조물(220)에서 방출되어 기판(210)으로 진행하는 빛을 굴절시킬 수도 있다.A pattern may be formed on the surface of the substrate 210 as shown, and light emitted from the light emitting structure 220 and traveling to the substrate 210 may be refracted.

발광 구조물(220)은 제1 도전형 반도체층(222)과 활성층(224) 및 제2 도전형 반도체층(226)을 포함할 수 있다.The light emitting structure 220 may include a first conductivity type semiconductor layer 222, an active layer 224 and a second conductivity type semiconductor layer 226.

제1 도전형 반도체층(222)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(222)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, AlGaN, GaN, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다.The first conductivity type semiconductor layer 222 may be implemented as a compound semiconductor such as group III-V or group II-VI, and may be doped with a first conductivity type dopant. The first conductivity type semiconductor layer 222 is a semiconductor material having a composition formula of Al x In y Ga (1-xy) N (0≤x≤1, 0≤y≤1, 0≤x+y≤1), AlGaN , GaN, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP may be formed of any one or more.

제1 도전형 반도체층(222)이 n형 반도체층인 경우, 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함할 수 있다. 제1 도전형 반도체층(222)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.When the first conductivity-type semiconductor layer 222 is an n-type semiconductor layer, the first conductivity-type dopant may include an n-type dopant such as Si, Ge, Sn, Se, and Te. The first conductivity type semiconductor layer 222 may be formed as a single layer or multiple layers, but is not limited thereto.

활성층(224)은 제1 도전형 반도체층(222)과 제2 도전형 반도체층(226) 사이에 배치되며, 단일 우물 구조(Double Hetero Structure), 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(MQW:Multi Quantum Well) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다.The active layer 224 is disposed between the first conductivity type semiconductor layer 222 and the second conductivity type semiconductor layer 226, and is a single well structure, a multiple well structure, a single quantum well structure, and a multiple quantum well. It may include any one of a (MQW: Multi Quantum Well) structure, a quantum dot structure, or a quantum line structure.

활성층(224)은 Ⅲ-Ⅴ족 원소의 화합물 반도체 재료를 이용하여 우물층과장벽층, 예를 들면 AlGaN/AlGaN, InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지는 않는다.The active layer 224 is a well layer and a barrier layer, for example, AlGaN/AlGaN, InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN, GaAs (InGaAs) using a compound semiconductor material of group III-V element. /AlGaAs, GaP (InGaP) / AlGaP may be formed in any one or more pair structure, but is not limited thereto.

우물층은 장벽층의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질로 형성될 수 있다.The well layer may be formed of a material having an energy band gap smaller than that of the barrier layer.

제2 도전형 반도체층(226)은 반도체 화합물로 형성될 수 있다. 제2 도전형 반도체층(226)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(226)은 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, AlGaN, GaNAlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있으며, 예를 들어 제2 도전형 반도체층(226)이 AlxGa(1-x)N으로 이루어질 수 있다.The second conductivity type semiconductor layer 226 may be formed of a semiconductor compound. The second conductivity type semiconductor layer 226 may be implemented as a compound semiconductor such as a III-V group or a II-VI group, and may be doped with a second conductivity type dopant. The second conductivity type semiconductor layer 226 is, for example, a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) , AlGaN, GaNAlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP may be formed of any one or more, for example, the second conductivity type semiconductor layer 226 may be made of Al x Ga (1-x) N .

제2 도전형 반도체층(226)이 p형 반도체층인 경우, 제2 도전형 도펀트는 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트일 수 있다. 제2 도전형 반도체층(226)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.When the second conductivity-type semiconductor layer 226 is a p-type semiconductor layer, the second conductivity-type dopant may be a p-type dopant such as Mg, Zn, Ca, Sr, Ba, or the like. The second conductivity type semiconductor layer 226 may be formed as a single layer or multiple layers, but is not limited thereto.

도시되지는 않았으나, 활성층(224)과 제2 도전형 반도체층(226)의 사이에는 전자 차단층(Electron blocking layer)가 배치될 수 있다. 전자 차단층은 초격자(superlattice) 구조로 이루어질 수 있는데, 초격자는 예를 들어 제2 도전형 도펀트로 도핑된 AlGaN이 배치될 수 있고, 알루미늄의 조성비를 달리하는 GaN이 층(layer)을 이루어 복수 개 서로 교대로 배치될 수도 있다.Although not shown, an electron blocking layer may be disposed between the active layer 224 and the second conductivity type semiconductor layer 226. The electron blocking layer may have a superlattice structure, for example, AlGaN doped with a second conductivity type dopant may be disposed, and GaN having a different composition ratio of aluminum is formed as a layer. A plurality may be arranged alternately with each other.

제2 도전형 반도체층(226) 상에는 투광성 도전층(240)이 배치될 수 있는데, 투광성 도전층(240)은 ITO(Indium-Tin-Oxide) 등으로 이루어질 수 있는데, 제2 도전형 반도체층(226)의 전류 스프레딩(spreading) 특성이 좋지 않아 투광성 도전층(240)이 제2 전극(256)으로부터 전류를 공급받을 수 있다.A light-transmitting conductive layer 240 may be disposed on the second conductive type semiconductor layer 226, and the light-transmitting conductive layer 240 may be made of ITO (Indium-Tin-Oxide), or the like. Since the current spreading characteristic of the 226 is not good, the light-transmitting conductive layer 240 may receive current from the second electrode 256.

발광 구조물(220)의 일부 영역에서 제2 도전형 반도체층(226)으로부터 활성층(224)과 제1 도전형 반도체층(222)의 일부가 메사 식각되어, 제1 도전형 반도체층(222)의 표면이 노출된다.In a partial region of the light emitting structure 220, the active layer 224 and a portion of the first conductivity type semiconductor layer 222 are mesa etched from the second conductivity type semiconductor layer 226 to form the first conductivity type semiconductor layer 222. The surface is exposed.

노출된 제1 도전형 반도체층(222) 상에는 제1 전극(252)이 배치되고, 투광성 도전층(226) 상에는 제2 전극(256)이 배치되는데, 제1 전극(272)과 제2 전극(276)은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.A first electrode 252 is disposed on the exposed first conductivity-type semiconductor layer 222 and a second electrode 256 is disposed on the light-transmitting conductive layer 226, the first electrode 272 and the second electrode ( The 276 may include at least one of aluminum (Al), titanium (Ti), chromium (Cr), nickel (Ni), copper (Cu), and gold (Au), and may be formed in a single layer or multilayer structure.

도시되지는 않았으나, 발광 구조물(220)의 둘레에는 절연물질로 이루어진 패시베이션층이 형성될 수 있다.Although not shown, a passivation layer made of an insulating material may be formed around the light emitting structure 220.

도 3c에서 제1 전극(252)과 제2 전극(256)은 탄성과 접착력을 가진 시트(310)에 적어도 일부가 삽입되며 고정되나, 후술하는 공정에서 시트(310)로부터 쉽게 분리될 수도 있다.In FIG. 3C, the first electrode 252 and the second electrode 256 are at least partially inserted and fixed to the sheet 310 having elasticity and adhesive force, but may be easily separated from the sheet 310 in a process to be described later.

도 3d에서 시트(310) 상의 발광소자(200) 상에 형광체(335)를 포함하는 형광체층(330)을 도포한다. 도 4a 및 도 4b는 도 3c의 형광체층의 도포 공정의 일실시예들을 나타낸 도면이다.In FIG. 3D, a phosphor layer 330 including a phosphor 335 is applied on the light emitting device 200 on the sheet 310. 4A and 4B are diagrams illustrating examples of a process of applying the phosphor layer of FIG. 3C.

복수 개의 발광소자(200)가 배치된 시트(310) 상에 형광체(335)가 포함된 형광체층(330)을 코팅이나 증착 등의 방법으로 형성할 수 있는데, 도 4a에서는 블레이드(blade)를 사용하여 코팅하고 있다.The phosphor layer 330 including the phosphor 335 may be formed on the sheet 310 on which the plurality of light emitting devices 200 are disposed by coating or evaporation. In FIG. 4A, a blade is used. And coating.

도 4b에서는 컴프레션 몰드(compression mold, 410)를 사용하여 형광체층을 시트(310)에 고정한다. 즉, 컴프레션 몰드(410)의 내부에 형광체(335)가 포함된 형광체층(330)을 채우고, 복수 개의 발광소자(200)가 배치된 시트(200) 상에 컴프레션 몰드(410)를 압착하여 형광체층(330)이 시트(310)에 접착되어 발광소자(200)의 둘레를 감싸며 배치될 수 있고, 이후에 컴프레션 몰드(410)를 제거할 수 있다.In FIG. 4B, the phosphor layer is fixed to the sheet 310 using a compression mold 410. That is, the phosphor layer 330 including the phosphor 335 is filled inside the compression mold 410, and the compression mold 410 is compressed on the sheet 200 on which the plurality of light emitting devices 200 are disposed to The layer 330 may be adhered to the sheet 310 to surround the light emitting device 200 and disposed thereafter, and the compression mold 410 may be removed thereafter.

도 4a와 도 4b의 방법 등으로 형광체층(330)이 도 3d에 도시된 바와 같이 시트(310)에 상의 발광소자(200)의 둘레를 감싸며 형성될 수 있다.The phosphor layer 330 may be formed on the sheet 310 by surrounding the circumference of the light emitting device 200 on the sheet 310 by the method of FIGS. 4A and 4B.

그리고, 도 3e에 도시된 바와 같이 연마 장치(350)를 사용하여, 발광소자(200)의 상부에 배치된 형광체층(330)을 제거할 수 있다. 이때, 발광소자(200)는 도 3c에 도시된 바와 같이 기판이 상부를 향하고 두 개의 전극이 시트(310)에 삽입되고 있으므로, 도 3e에서 발광소자(200) 중 연마 장치(350)와 접촉하는 영역은 기판의 하부면일 수 있다.In addition, as shown in FIG. 3E, the phosphor layer 330 disposed on the light emitting device 200 may be removed by using the polishing device 350. At this time, since the light emitting device 200 has a substrate facing the top and two electrodes are inserted into the sheet 310 as shown in FIG. 3C, the light emitting device 200 is in contact with the polishing apparatus 350 of the light emitting device 200 The region may be a lower surface of the substrate.

도 3f에서 형광체층(330)의 제거 공정이 상세히 도시되고 있다.In FIG. 3F, a process of removing the phosphor layer 330 is shown in detail.

연마 장치(350)가 회전하며 발광소자(200)보다 높게 배치된 형광체층(330)을 제거하는데, 발광소자(200)의 B면은 기판의 바닥면일 수 있고, 이때 B면 상의 형광체층(300)을 모두 제거하려면 B면과 연마 장치(350)가 직접 접촉할 수 있다. 따라서, 연마 장치(350)와의 마찰에 의하여 발광소자(200)의 B면이 연마될 수 있는데, 이때 형광체층(330) 내의 형광체(335) 중 일부가 연마 장치(350)와 발광소자(200)의 사이에서 B면을 연마할 수도 있다.The polishing device 350 rotates and removes the phosphor layer 330 disposed higher than the light emitting device 200, and the B side of the light emitting device 200 may be the bottom surface of the substrate, and at this time, the phosphor layer 300 on the B side To remove all ), the B surface and the polishing device 350 may be in direct contact. Accordingly, the surface B of the light emitting device 200 may be polished by friction with the polishing device 350, and at this time, some of the phosphors 335 in the phosphor layer 330 are formed of the polishing device 350 and the light emitting device 200. The B surface can also be polished between.

따라서, 도 3f에서 형광체층(330) 내의 형광체(335) 중 일부가 연마되어 크기가 작아지고 깨진 상태로 존재할 수 있는데, 이러한 형광체를 연마 형광체(335a)라 칭한다. 연마 형광체(335a)는 도 3f에서 발광소자(200)의 상부와 대응하는 영역, 즉 기판의 바닥면인 B면 부근에 존재할 수 있다.Accordingly, in FIG. 3F, some of the phosphors 335 in the phosphor layer 330 are polished to reduce their size and may exist in a broken state. Such phosphors are referred to as polished phosphors 335a. The polishing phosphor 335a may be present in a region corresponding to the upper portion of the light emitting device 200 in FIG. 3F, that is, near the B surface, which is the bottom surface of the substrate.

도 3g는 도 3f의 발광소자(200)의 'B'면과 주변 영역의 평면도이다.3G is a plan view of a'B' surface and a peripheral area of the light emitting device 200 of FIG. 3F.

(a)에서 발광소자의 기판(substrate)을 상술한 연마 장치가 직선 운동하며 연마하였을 때 기판에 직선형으로 스크래치(s)가 발생하고 있으며, (b)에서 발광소자의 기판을 연마 장치가 회전 운동하며 연마하였을 때 기판에 원형으로 스크래치(s)가 발생하고 있다. (a)와 (b)에서 기판의 바닥면 부근에서는 형광체층(330) 내에 연마 형광체(335a)가 주로 분포할 수 있다.In (a), when the above-described polishing device polishes the substrate of the light-emitting device in a linear motion, scratches (s) are generated on the substrate in a linear manner, and in (b), the polishing device rotates the substrate of the light-emitting device. And when polished, there is a circular scratch (s) on the substrate. In (a) and (b), the polishing phosphor 335a may be mainly distributed in the phosphor layer 330 near the bottom surface of the substrate.

도 3g에서 기판에 발생한 스크래치는 발광소자의 제조 공정 후에 기판의 바닥면에 홈으로 남을 수 있다.In FIG. 3G, scratches generated on the substrate may remain as grooves on the bottom surface of the substrate after the manufacturing process of the light emitting device.

도 3h에서 상술한 연마 공정의 종료 후에 시트(310)의 발광소자들(200) 사이에 동일한 높이로 형광체층(220)이 배치되고 있으며, 형광체층(330)은 발광소자의 측면을 둘러싸고 배치되는데 상세하게는 기판(210)의 측면과 발광 구조물(120)의 측면과 상부면을 둘러싸고 배치되며, 두 개의 전극은 상술한 바와 같이 형광체층(330)보다 돌출되어 시트(310)에 삽입될 수 있다.After completion of the polishing process described above in FIG. 3H, the phosphor layer 220 is disposed at the same height between the light emitting devices 200 of the sheet 310, and the phosphor layer 330 is disposed surrounding the side of the light emitting device. In detail, it is disposed surrounding the side surface of the substrate 210 and the side surface and the upper surface of the light emitting structure 120, and the two electrodes protrude from the phosphor layer 330 and may be inserted into the sheet 310 as described above. .

그리고, 각각의 발광소자(200) 사이의 형광체층(330)을 다이싱(dicing)한 후, 시트(310)로부터 발광소자(200)와 둘레의 형광체층(300)을 분리한다.In addition, after dicing the phosphor layer 330 between each light emitting device 200, the light emitting device 200 and the phosphor layer 300 around the light emitting device 200 are separated from the sheet 310.

도 3i에서 분리된 하나의 발광소자와 형광체층(330)이 도시되고 있으며, 시트(310)로부터 분리된 후 기판(210)이 하부에 위치하도록 상/하를 도 3c등과 바꾸어 도시하고 있다.In FIG. 3I, one light emitting device and a phosphor layer 330 separated from each other are shown, and the top/bottom is shown interchangeably with FIG. 3C so that the substrate 210 is positioned at the bottom after being separated from the sheet 310.

시트(301)에 삽입되었던 제1 전극(252)과 제2 전극(256)은 형광체층(330)의 상부로 노출되어, 와이어 본딩이 용이할 수 있다. 기판(210)의 바닥면을 제1 면이라 하고 발광 구조물(220) 방향의 표면을 제2 면이라 하면, 제1 면에는 스크래치(S)가 형성되어 홈을 이루고 있으며, 제2 면에는 광추출 향상을 위한 패턴이 형성되고 있다.The first electrode 252 and the second electrode 256 inserted in the sheet 301 are exposed to the upper portion of the phosphor layer 330, so that wire bonding may be facilitated. If the bottom surface of the substrate 210 is referred to as the first surface and the surface in the direction of the light emitting structure 220 is referred to as the second surface, a scratch (S) is formed on the first surface to form a groove, and light is extracted on the second surface. Patterns for improvement are being formed.

스크래치(S)의 깊이(d)는 1 마이크로 미터 내지 3 마이크로 미터일 수 있고, 형광체(335)의 크기(R)는 10 마이크로 미터 내외일 수 있는데, 여기서 형광체(335)의 크기(R)는 형광체(335)의 지름 내지 한 변의 길이일 수 있다. 스크래치(S)는 형광체(335)와 기판(210)의 마찰에 의하여 형성되므로, 스크래치(S)의 깊이(d)는 형광체(335)의 크기(R)보다 작을 수 있다.The depth (d) of the scratch (S) may be 1 micrometer to 3 micrometers, and the size (R) of the phosphor 335 may be about 10 micrometers, where the size (R) of the phosphor 335 is It may be the diameter of the phosphor 335 or the length of one side. Since the scratch S is formed by friction between the phosphor 335 and the substrate 210, the depth d of the scratch S may be smaller than the size R of the phosphor 335.

도 3i에서 기판(210)의 제1 면과 인접한 영역에서 상술한 연마 형광체(335a)가 배치될 수 있는데, 연마 형광체(335a)의 크기(r)는 상술한 형광체(335)의 크기(R)보다 작을 수 있다. 형광체(335)의 형상은 구형에 가까우나 기하학적으로 완전한 구형을 이루지 않을 수 있고, 연마 형광체(335a)의 형상은 형광체(335)가 깨진 형상일 수 있다.In FIG. 3I, the above-described polishing phosphor 335a may be disposed in a region adjacent to the first surface of the substrate 210, wherein the size (r) of the polishing phosphor 335a is the size (R) of the above-described phosphor 335 Can be smaller than The shape of the phosphor 335 may be close to a sphere, but may not form a geometrically complete sphere, and the shape of the polishing phosphor 335a may be a shape in which the phosphor 335 is broken.

상술한 공정으로 제조된 발광소자는 측면과 상부면을 형광체층이 둘러싸고 배치되어, 수평형 발광소자에서 상부 방향과 측면 방향으로 방출된 제1 파장 영역의 광이 형광체층 내의 형광체를 여기하여 제2 파장 영역의 광이 방출되어, 전 영역에서 빛의 색온도 편차가 작아질 수 있다. 그리고, 기판의 바닥면에는 연마 장치와의 마찰에 의한 스크래치가 홈을 이루고, 형광체층 위로 제1 전극과 제2 전극이 배치될 수 있다.In the light emitting device manufactured by the above-described process, the side and the top surface are surrounded by a phosphor layer, so that light in the first wavelength region emitted from the horizontal light emitting device in the upper direction and the side direction excites the phosphor in the phosphor layer, Since light in the wavelength region is emitted, the color temperature deviation of the light in the entire region may decrease. In addition, scratches due to friction with the polishing apparatus form grooves on the bottom surface of the substrate, and the first electrode and the second electrode may be disposed on the phosphor layer.

도 5는 상술한 공정으로 제조된 발광 소자가 배치된 발광소자 패키지의 일실시예를 나타낸 도면이다.5 is a view showing an embodiment of a light emitting device package in which a light emitting device manufactured by the above-described process is disposed.

실시예에 따른 발광소자 패키지(500)는 캐비티를 포함하는 몸체(510)와, 상기 몸체(510)에 설치된 제1 리드 프레임(Lead Frame, 521) 및 제2 리드 프레임(522)과, 상기 몸체(510)에 설치되어 상기 제1 리드 프레임(521) 및 제2 리드 프레임(522)과 전기적으로 연결되는 상술한 실시예에 따른 발광소자(500)와, 상기 캐비티에 형성된 몰딩부(550)를 포함한다.The light emitting device package 500 according to the embodiment includes a body 510 including a cavity, a first lead frame 521 and a second lead frame 522 installed on the body 510, and the body The light emitting device 500 according to the above-described embodiment installed at 510 and electrically connected to the first lead frame 521 and the second lead frame 522, and the molding part 550 formed in the cavity. Include.

몸체(510)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 몸체(510)가 금속 재질 등 도전성 물질로 이루어지면, 도시되지는 않았으나 상기 몸체(510)의 표면에 절연층이 코팅되어 상기 제1,2 리드 프레임(521, 522) 간의 전기적 단락을 방지할 수 있다. 패키지 몸체(510)에는 캐비티가 형성되고, 캐비티의 바닥면에 발광소자(200)가 배치될 수 있다.The body 510 may be formed of a silicon material, a synthetic resin material, or a metal material. When the body 510 is made of a conductive material such as a metal material, although not shown, an insulating layer is coated on the surface of the body 510 to prevent an electrical short between the first and second lead frames 521 and 522. I can. A cavity is formed in the package body 510, and the light emitting device 200 may be disposed on a bottom surface of the cavity.

제1 리드 프레임(521) 및 제2 리드 프레임(522)은 서로 전기적으로 분리되며, 상기 발광소자(500)에 전류를 공급한다. 또한, 제1 리드 프레임(521) 및 제2 리드 프레임(522)은 발광소자(200)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 발광소자(200)에서 발생된 열을 외부로 배출시킬 수도 있다.The first lead frame 521 and the second lead frame 522 are electrically separated from each other, and supply current to the light emitting device 500. In addition, the first lead frame 521 and the second lead frame 522 may reflect light generated from the light emitting device 200 to increase light efficiency, and heat generated from the light emitting device 200 to the outside. It can also be discharged.

발광소자(200)는 상술한 바와 같이 형광체층이 측면과 상부면을 둘러싸고, 형광체층 외부로 전극이 돌출되며, 제1 리드 프레임(321)과 제2 리드 프레임(322)에 와이어(250)를 통하여 전기적으로 연결될 수 있다.As described above, in the light emitting device 200, the phosphor layer surrounds the side surface and the upper surface, the electrode protrudes to the outside of the phosphor layer, and the wire 250 is connected to the first lead frame 321 and the second lead frame 322. Can be electrically connected through.

발광소자(200)는 패키지 몸체(510)의 바닥면에 도전성 페이스트(미도시) 등으로 고정될 수 있고, 상기 몰딩부(550)는 상기 발광소자(200)를 포위하여 보호할 수 있다.The light emitting device 200 may be fixed to the bottom surface of the package body 510 with a conductive paste (not shown) or the like, and the molding part 550 may surround and protect the light emitting device 200.

발광소자 패키지(500)는 상술한 실시예들에 따른 발광소자 중 하나 또는 복수 개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.The light emitting device package 500 may be mounted as one or a plurality of light emitting devices according to the above-described embodiments, but the embodiment is not limited thereto.

상술한 발광소자 내지 발광소자 패키지는 조명 시스템의 광원으로 사용될 수 있는데, 일예로 영상표시장치의 백라이트 유닛과 조명 장치에 사용될 수 있다.The above-described light emitting device or light emitting device package may be used as a light source of a lighting system, and for example, may be used in a backlight unit and a lighting device of an image display device.

영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치에 사용될 때 등기구나 벌트 타입의 광원에 사용될 수도 있다.When used as a backlight unit of an image display device, it may be used as an edge-type backlight unit or a direct-type backlight unit, and when used in a lighting device, it may be used for a luminaire or a bulb type light source.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The embodiments have been described above, but these are only examples and do not limit the present invention, and those of ordinary skill in the field to which the present invention belongs are not illustrated above within the scope not departing from the essential characteristics of the present embodiment It will be seen that various modifications and applications are possible. For example, each component specifically shown in the embodiment can be modified and implemented. And differences related to these modifications and applications should be construed as being included in the scope of the present invention defined in the appended claims.

110, 500: 패키지 몸체 121, 521: 제1 리드 프레임
122, 522: 제2 리드 프레임 140, 540: 와이어
150, 550: 몰딩부 160, 335: 형광체
200: 발광소자 210: 기판
215: 버퍼층 220: 발광 구조물
222: 제1 도전형 반도체층 224: 활성층
226: 제2 도전형 반도체층 240: 투광성 도전층
252: 제1 전극 256: 제2 전극
310: 시트 310a: 베이스 필름
310b: 접착제 310c: 보호 필름
330: 형광체층 335a: 연마 형광체
350: 연마 장치 410: 컴프레션 몰드
110, 500: package body 121, 521: first lead frame
122, 522: second lead frame 140, 540: wire
150, 550: molding unit 160, 335: phosphor
200: light emitting device 210: substrate
215: buffer layer 220: light emitting structure
222: first conductivity type semiconductor layer 224: active layer
226: second conductivity type semiconductor layer 240: light-transmitting conductive layer
252: first electrode 256: second electrode
310: sheet 310a: base film
310b: adhesive 310c: protective film
330: phosphor layer 335a: polished phosphor
350: polishing device 410: compression mold

Claims (8)

시트 상에 복수 개의 발광 소자를 배치하는 (a) 단계;
상기 시트 상의 상기 발광소자 상에 형광체를 포함하는 형광체층을 도포하는 (b) 단계; 및
연마 장치를 사용하여, 상기 발광소자의 상부에 배치된 형광체층을 제거하는 (c)단계를 포함하고,
상기 발광소자는, 기판과, 상기 기판 상에 배치되고, 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 상에 각각 배치된 제1 전극과 제2 전극을 포함하고,
상기 (a) 단계에서, 상기 기판이 상부를 향하고 상기 제1 전극과 제2 전극의 일부가 상기 시트에 삽입되고,
상기 (c)단계에서 상기 연마 장치에 의하여 상기 기판의 바닥면에 스크래치가 발생하여, 상기 기판의 바닥면에 복수 개의 홈이 형성되는 발광소자의 제조 방법.
(A) arranging a plurality of light-emitting elements on a sheet;
(B) applying a phosphor layer including a phosphor on the light emitting device on the sheet; And
Using a polishing device, comprising the step of (c) removing the phosphor layer disposed on the light emitting device,
The light emitting device includes a substrate, a light emitting structure disposed on the substrate, a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer, and the first conductivity type semiconductor layer and the second conductivity type Including a first electrode and a second electrode respectively disposed on the semiconductor layer,
In the step (a), the substrate faces upward, and a portion of the first electrode and the second electrode are inserted into the sheet,
In the step (c), a scratch is generated on the bottom surface of the substrate by the polishing apparatus, and a plurality of grooves are formed on the bottom surface of the substrate.
제1 항에 있어서,
상기 (c)단계에서, 상기 형광체층 내의 형광체 중 일부가 연마되어 크기가 작아지고,
상기 형광체층 내에서 상기 기판의 바닥면에 인접한 형광체의 크기는, 상기 기판의 바닥면과 이격된 상기 형광체층의 크기보다 작은 발광소자의 제조 방법.
The method of claim 1,
In the step (c), some of the phosphors in the phosphor layer are polished to reduce the size,
A method of manufacturing a light emitting device in which the size of the phosphor adjacent to the bottom surface of the substrate in the phosphor layer is smaller than the size of the phosphor layer spaced apart from the bottom surface of the substrate.
제1 항에 있어서,
상기 복수 개의 홈은 깊이가, 상기 형광체층 내의 형광체의 크기의 1/10 내지 3/10인 발광소자의 제조 방법.
The method of claim 1,
The plurality of grooves have a depth of 1/10 to 3/10 of the size of the phosphor in the phosphor layer.
제1 항에 있어서,
상기 복수 개의 홈은 깊이가 1 마이크로 미터 내지 3 마이크로 미터인 발광소자의 제조 방법.
The method of claim 1,
The plurality of grooves is a method of manufacturing a light emitting device having a depth of 1 micrometer to 3 micrometers.
삭제delete 제1 항에 있어서,
상기 복수 개의 홈은 스트라이프 형상 또는 동심원 형상으로 배치된 발광소자의 제조 방법.
The method of claim 1,
A method of manufacturing a light emitting device in which the plurality of grooves are arranged in a stripe shape or concentric circle shape.
삭제delete 삭제delete
KR1020140081724A 2014-07-01 2014-07-01 Light emitting device KR102170217B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140081724A KR102170217B1 (en) 2014-07-01 2014-07-01 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140081724A KR102170217B1 (en) 2014-07-01 2014-07-01 Light emitting device

Publications (2)

Publication Number Publication Date
KR20160003417A KR20160003417A (en) 2016-01-11
KR102170217B1 true KR102170217B1 (en) 2020-10-26

Family

ID=55169569

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140081724A KR102170217B1 (en) 2014-07-01 2014-07-01 Light emitting device

Country Status (1)

Country Link
KR (1) KR102170217B1 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101895297B1 (en) * 2011-12-12 2018-09-05 엘지이노텍 주식회사 Light emitting device and light emitting apparatus having the same

Also Published As

Publication number Publication date
KR20160003417A (en) 2016-01-11

Similar Documents

Publication Publication Date Title
KR102239625B1 (en) Light emitting device
US20190165226A1 (en) Semiconductor element package
US11335833B2 (en) Light-emitting diodes, light-emitting diode arrays and related devices
KR102189129B1 (en) Light emitting device module
KR102080775B1 (en) Light emitting device
KR102474695B1 (en) Light emitting device
KR102050052B1 (en) Light emitting device
KR102145912B1 (en) Light emitting device and light emitting device package including the same
KR102170217B1 (en) Light emitting device
KR20170020074A (en) Light emitting device package
KR102542228B1 (en) Nitride-based semiconductor layer and method for growing the same
KR102252475B1 (en) Light emitting device module
KR102163978B1 (en) Light emitting device and lighting system having the same
KR102252472B1 (en) Light emittng device
KR102007408B1 (en) Light emittng device
KR102585347B1 (en) Light emitting device, light emitting device package and lighting apparatus
KR102320865B1 (en) Light emitting device
KR102182021B1 (en) Light emitting device
KR102464031B1 (en) Light emitting device
KR102162438B1 (en) Light emitting device
KR102419857B1 (en) Light emitting device and light emitting device package including the same
KR102473764B1 (en) Nitride-based semiconductor layer and method for growing the same
KR102310646B1 (en) Light emitting device package and apparatus for dicing a light emitting device package array
KR102248084B1 (en) Light emitting device package
KR102182023B1 (en) Light emitting device and light emitting device package including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant