KR102164586B1 - 인캡슐레이션 방법 및 관련 장치 - Google Patents

인캡슐레이션 방법 및 관련 장치 Download PDF

Info

Publication number
KR102164586B1
KR102164586B1 KR1020140033068A KR20140033068A KR102164586B1 KR 102164586 B1 KR102164586 B1 KR 102164586B1 KR 1020140033068 A KR1020140033068 A KR 1020140033068A KR 20140033068 A KR20140033068 A KR 20140033068A KR 102164586 B1 KR102164586 B1 KR 102164586B1
Authority
KR
South Korea
Prior art keywords
layer
electrical contact
encapsulation
titanium nitride
component
Prior art date
Application number
KR1020140033068A
Other languages
English (en)
Other versions
KR20140116024A (ko
Inventor
토니 맹드롱
니콜라스 트록
Original Assignee
꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 filed Critical 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Publication of KR20140116024A publication Critical patent/KR20140116024A/ko
Application granted granted Critical
Publication of KR102164586B1 publication Critical patent/KR102164586B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/88—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/88—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Contacts (AREA)
  • Photovoltaic Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

본 발명은 전자 부품(2)의 인캡슐레이션 방법에 관한 것이다. 부품(2)은 금속층(101)으로 구성된 전기 접점 트랙에 접속된다. 본 발명의 방법은 질화티탄층(102)을 전기 접점 트랙(101)중 적어도 일부상에 직접 증착시키는 단계 및 인캡슐레이션층(4)이 질화티탄층(102)을 직접 피복하도록 산화알루미늄층(4)을 원자층 증착에 의해 증착시키는 단계를 포함한다. 본 발명의 방법은 인캡슐레이션층(4)을 통해서 전기 접점을 제공한다. 또한, 본 발명은 상기 방법을 사용하여 수득한 전자 장치에 관한 것이다.

Description

인캡슐레이션 방법 및 관련 장치{ENCAPSULATION PROCESS AND ASSOCIATED DEVICE}
본 발명은 전자 부품, 특히 광전자 부품의 인캡슐레이션(encapsulation) 분야에 관한 것이다. 또한, 본 발명은 상기 부품을 포함하는 전자 장치의 분야에 관한 것이다.
일부 전자부품은 정상적 작동을 위해 제어된 대기하에서 보존되어야 한다. 예를 들어, 유기발광다이오드(OLED)와 같은 광전자 부품이 그러한 경우이다. 이 경우는 대기가 제어된 공간 내부(특히, 가스 성질 및 압력이 제어된 공간 내부)에 상기 부품을 봉함 또는 인캡슐레이션하여 달성한다.
통상적으로 상기 부품의 제조는 지지체(또는 기판)상에 층을 증착함으로써 이루어지며 그 결과 부품은 피막(cover)으로 피복된다. 피막과 기판은 일체로서 필요한 밀봉 공간을 형성한다. 피막은 때때로 "인캡슐레이션 구조"라고 한다. 보통 인캡슐레이션 구조의 제조는 부품에 일명 인캡슐레이션층이라고 하는 박막을 적어도 1층 증착하여 부품의 상면 및 측면을 피복시킴으로써 이루어진다.
부품은 적어도 하나의 전기 접점 트랙에 접속되고, 이 전기 접점 트랙은 전기를 전도함으로써 부품에 전력을 공급하고, 부품에 의해 발생된 신호를 복원하며, 또한 부품에 내장된 기능을 조절한다. 전기 접점 트랙은 전형적으로 기판상에 형성된다. 전기 접점 트랙은 기판상 전체에 직접적으로 형성되는 것이 전형적이다.
인캡슐레이션층은 전기 절연체이다.
따라서, 부품의 인캡슐레이션 동안에 전기 접점 트랙를 어떻게 보호할 것인가 하는 방법, 즉 인캡슐레이션층에 의해 전기 접점 트랙이 피복되는 것을 방지하는 방법에 대한 문제가 발생한다.
사실, 일반적인 인캡슐레이션 기술로는 인캡슐레이션층의 국부적 증착이 가능하지 않다는데 어려움이 있다. 이에 따라, 전기 접점 트랙은 인캡슐레이션층에 의해 피복된다.
이 경우는 화학적 증착(CVD), 플라스마 촉진 화학적 증착(PECVD) 또는 원자층 증착(ALD)시에 특히 그러하다. CVD는 출발 원료 가스로부터 박막을 진공 증착하는 방법이다. CVD는 취성 부품, 특히 유기성 부품의 무결성(integrity)을 보호하는 장점이 있다. 따라서, 인캡슐레이션 대상 부품에 손상을 입히지만, 국부적 증착에 사용될 수 있는 물리적 증착(PVD)과 같은 다른 증착 기술을 선호한다.
선행 기술은 전기 접점 트랙을 보호하는 여러 기술을 포함한다.
예를 들어, 전기 접점 트랙이 노출되도록 인캡슐레이션층을 국부적으로 제거하는 방법들이 공지되어 있다. 이 방법은 레이저 광선에의 노출에 의한 어블레이션(ablation)을 개시하는 미국특허원 제2006/0051951호에 기술되어 있다. 이 특허원에 따르면 효율적인 어블레이션을 위해 전기 접점 트랙 위에 특정 적층체가 적용되고 있으나 이 공정은 시간이 너무 오래 걸리고 복잡하다.
본 발명의 목적은 선행 기술의 모든 단점을 해소하면서 인캡슐레이션된 부품을 전기적으로 접속시키는 인캡슐레이션 방법 및 전자 장치를 제공하는데 있다.
특히, 본 발명의 목적은 인캡슐레이션된 부품을 전기적으로 접속시키기 위한 간단하고 효율적인 방법을 제공하는데 있다.
본 발명은 산화알루미늄 인캡슐레이션층을 원자층 증착에 의해 증착시키는 단계를 포함하여, 금속층으로 구성된 적어도 하나의 전기 접점 트랙에 접속되는 적어도 하나의 전자 부품을 인캡슐레이션하는 방법에 관한 것이다.
본 발명에 따른 방법은 또한 전기 접점 트랙중 적어도 일부상에 질화티탄층을 증착시키는 단계를 포함하고, 인캡슐레이션층은, 인캡슐레이션층이 질화티탄층을 직접 피복하도록 증착된다.
다시 말해서, 전기 접점 트랙중 적어도 일부상에 질화티탄층이 직접 증착되고, 그런 다음 특히 질화티탄층상에 인캡슐레이션층이 증착된다. 질화티탄층상에 증착된 인캡슐레이션층의 일부는 질화티탄층상에 직접 증착된다.
유리하게는, 인캡슐레이션층은 전기 접점 트랙상에 위치한 전체 영역에서 질화티탄층과 직접 접촉한다. 마찬가지로, 유리하게는 질화티탄층은 이의 전체 표면상에서 전기 접점 트랙과 직접 접촉한다.
질화티탄층은 인캡슐레이션층의 일부에 의해 전체적으로 피복될 수 있다.
질화티탄층은 물리적 증착에 의해 전기 접점 트랙중 적어도 일부상에 증착될 수 있다.
유리하게는, 질화티탄층은, 적어도 1층이 질화티탄층인 층들의 연속적인 증착에 의해 제조되는 부품의 제조 단계 동안에, 전기 접점 트랙중 적어도 일부상에 증착된다.
본 발명의 방법은 인캡슐레이션층상에 증착된 전기 접점 요소를 사용하여 전기 접점 트랙중 적어도 일부와의 전기 접점을 설정하는 단계를 포함할 수 있다. 전기 접점 요소는 예를 들어 인캡슐레이션층상에 증착된 접점 포인트 또는 접점 와이어이다. 따라서, 전기 접점은 질화티탄층과 인캡슐레이션층을 통해서 전기 접점 트랙과 전기 접점 요소(전력공급원에 접속됨)사이에 형성된다.
또한, 본 발명은
- 적어도 하나의 전자 부품;
- 원자층 증착에 의해 증착되어 전자 부품을 피복하는 산화알루미늄 인캡슐레이션층; 및
- 전자 부품에 접속되고 금속층으로 구성된 적어도 하나의 전기 접점 트랙을 포함하는 전자 장치에 관한 것이다.
본 발명에 따르면 전기 접점 트랙중 적어도 일부는 질화티탄층으로 피복되고, 질화티탄층은 인캡슐레이션층으로 피복된다.
다시 말해서, 인캡슐레이션층은 특히 질화티탄층상에 증착되고, 질화티탄층은 전기 접점 트랙중 적어도 일부상에 직접 증착된다. 질화티탄층상에 증착된 인캡슐레이션층의 일부는 질화티탄층상에 직접 증착된다.
인캡슐레이션층은 장치의 외면을 형성할 수 있다. 특히, 인캡슐레이션층은 전기 접점 트랙위에 위치한 영역에서 장치의 외면을 형성할 수 있다.
바람직하게는, 금속층은 알루미늄과 구리의 합금층이다.
다른 금속층으로는 구리층, 알루미늄층 또는 크롬층일 수 있다.
인캡슐레이션층은 유리하게는 두께가 20 nm 내지 200 nm이다.
질화티탄층은 유리하게는 두께가 5 nm 내지 250 nm이다.
부품은 무기 태양 전지, OLED, OPV 또는 초소형전자 부품(예, 트랜지스터)일 수 있다.
한 가지 유리한 실시형태로서, 본 발명의 전자 장치는 또한 인캡슐레이션층상에 배선되어 전류가 전기 접점 트랙으로 이동하도록 배열된 전기 접점 요소를 포함한다.
본 발명에 따르면, 선행 기술의 모든 단점을 해소하면서 인캡슐레이션된 부품을 전기적으로 접속시키는 인캡슐레이션 방법 및 전자 장치가 제공된다.
특히, 인캡슐레이션된 부품을 전기적으로 접속시키기 위한 간단하고 효율적인 방법이 제공된다.
본 발명은 다음의 첨부 도면을 참고하여 실시예 실시형태의 설명을 읽었을 때 보다 양호하게 이해될 것이며 이들 도면은 단지 정보를 제공하기 위한 것으로서 본 발명을 한정하기 위한 것이 아니다.
도 1은 본 발명의 기본 원리를 보여준다.
도 2는 본 발명에 따른 전자 장치의 제1 실시형태를 보여준다.
도 3은 본 발명에 따른 전자 장치의 제2 실시형태를 보여준다.
도 4는 본 발명에 따른 전자 장치의 제3 실시형태를 보여준다.
본 발명의 기본적인 아이디어는 특정 적층체의 전기 전도를 입증하는데 있다.
이 특성은 도 1에 도해되어 있으며, 도 1은 전압이 발전기(105)에 의해 공급되는 적층체(10)를 보여준다.
적층체(10)는
- 금속층(101);
- 금속층(101)상에 증착된 질화티탄(TiN)층(102); 및
- 원자층 증착에 의해 질화티탄층(102)상에 증착된 산화알루미늄(Al2O3)층(103)을 포함한다.
용어 "제2층 상에 제1층의 증착"은 제1층이 제2층상에 직접 증착됨을 의미한다. 다시 말해서, 증착 후에 제1층은 제2층과 직접 접촉한다. 또 다르게 표현한다면, 제1층에 의해 제2층이 피복되어 있다고 말할 수 있거나, 심지어 제1층이 제2층을 직접적으로 피복하고 있다고 말할 수 있다. 제2층 상에 제1층의 증착은 제1층과 제2층사이에 중간층이 없음을 내포한다.
금속층(101)과 산화알루미늄(알루미나)층(103)사이에 질화티탄층(102)의 삽입은 특히 포인트 수단에 의해 또는 통상적인 와이어 본딩 기술에 의해 산화알루미늄층(103)을 통해서 전기 접점의 설정을 가능하게 해 준다.
주목해야 할 점으로서 ALD 기술은 초박층을 수득하기 위해 예정된 시간 간격(증착 사이클들) 동안 상이한 화학원료에 교대로 표면을 노출시키는 것으로 이루어지는 CVD의 특별한 경우이다. ALD는 표면상에 초박 단층의 증착을 위해 적어도 하나의 사이클을 사용한다. 화학원료는 매 사이클마다 반응이 이루어지고 궁극적으로 표면에 피복층이 형성된다. 피복층은 적용 방법에 따라 초박층(전형적으로 단층 또는 두께 1 nm 내지 30 nm의 층)일 수 있거나 좀 더 두꺼운 층(예를 들어, 100 nm이하 또는 25 nm 내지 50 nm의 층)일 수 있다. 사이클들의 수를 다양하게 달리하여 표면상에 필요한 두께를 수득할 수 있다.
이러한 특성을 특히 유리하게 응용할 수 있는 한 가지 분야는 전자 부품, 특히 광전자 부품의 인캡슐레이션이며, 특히 이들 부품이 유기 활성층을 포함할 때 그러하다.
인캡슐레이션층(ALD에 의해 증착된 산화알루미늄)을 신중히 선택하고 인캡슐레이션층과 금속 전기 접점 트랙사이에 질화티탄층을 삽입함으로써, 전기 접점이 인캡슐레이션층을 통해서 전기 접점 트랙에 부여된다. 특히, 전류가 인캡슐레이션층을 지나 전기 접점 트랙에 도달할 수 있다.
결과적으로 얻어진 인캡슐레이션은 인캡슐레이션된 부품을 전기적으로 접속시켜 주고, 단지 소수의 단계들만을 포함한다. 본 발명에 따른 방법은 실시하기가 매우 용이하다. 특히, 마스킹 또는 포토리소그래피 및 에칭 단계가 필요하지 않고 부분적인 어블레이션도 전혀 필요치 않다. 게다가, 본 발명의 전자 장치는 인캡슐레이션층이 전기 접점 트랙에서 개방되어 있지 않기 때문에 탁월한 기계적 안정성을 나타낸다.
또한, 많은 경우를 통해 주목할 수 있는 점은 통상적인 인캡슐레이션 방법으로 전기 접점 트랙을 산화알루미늄층으로 피복한다는 것이다. 예로써 특허원 제FR2958795호에 기술된 바와 같이 SHB(슈퍼 하이 배리어)라고 하는 인캡슐레이션 방법을 사용한 경우를 예로 들 수 있다. 이 방법에 따르면, 부품은 산화층, 유기폴리머층과 ALD에 의해 증착된 외부 산화알루미늄층으로 이루어진 3층 적층체(stack)의 수단에 의해 효율적으로 보호된다. 이 방법을 본 발명에 응용한다면 단지 중간 질화티탄층을 부가하기만 하면될 것이다.
본 발명의 다른 이점은 전기 접점 트랙상의 산화알루미늄층이 전기 접점 트랙을 환경적 침해로부터 보호해 줌으로써(특히 부식을 방지해 줌으로써) 전자 장치의 수명을 늘려준다는 것이다.
본 발명에 따른 전자 장치의 몇 가지 실시형태가 이하에서 설명될 것이다. 전자 장치에 관한 설명은 또한 본 발명의 방법을 실증한다.
도 2는 본 발명에 따른 전자 장치(1)의 제1 실시형태를 보여준다.
이 실시형태에 따르면, 기판(3)상에 제작된 전자 또는 광전자 부품(2)은 단일 인캡슐레이션층(4)으로 구성된 인캡슐레이션 피막에 의해 인캡슐레이션된다.
인캡슐레이션층(4)은 ALD에 의해 증착된 산화알루미늄 박층으로부터 형성된다.
실제로, 산화알루미늄은 보통 조밀하고 비원주형의 미세구조이기때문에 ALD에 의해 증착되었음을 확인할 수 있다. 이 미세구조는 에너지 분산형 X-선 분광(EDX)이 부가된 투과형 전자현미경(TEM)으로 관찰할 수 있다. ALD와 PVD에 의한 Al2O3 증착의 미세구조 단면을 비교했을 때 ALD의 경우는 균일한 구조를 나타낸 반면 PVD의 경우는 부분적으로 중첩된 난형 얼룩을 보인다.
부품(2)은 2개의 전기 접점 트랙을 가지며, 각 트랙은 기판(3)상의 금속층(101)으로 구성되고 부품(2)과 직접 접촉한다. 이들 전기 접점 트랙은 부품(2)의 전기 접속이 이루어지도록 하는 역할을 하며, 특히 인캡슐레이션 피막 외부에 위치한 어드레스지정 전자장치에 부품(2)을 접속시켜 준다. 선행 기술에 따라 부품(2)상에 및 주변에 인캡슐레이션층을 증착하는 동안에 이들 전기 접점 트랙은 산화알루미늄에 의해 피복된다.
본 발명에 따르면, 부품(2) 및 전기 접점 트랙과 이에 상응하는 질화티탄층에 의해 형성된 어셈블리가 인캡슐레이션층(4)에 의해 피복되기 전에 질화티탄층(102)은 전기 접점 트랙을 형성하는 금속층(101)상에 직접 증착된다.
금속 전기 접점 트랙위에 위치한 인캡슐레이션층의 일부는 도 1을 참고로 하여 확인되는 바와 같이 산화알루미늄층(103)을 형성한다. 따라서, 도 1을 참고로 하여 설명된 것과 같은 적층체(10)는 전자 장치(1)의 영역(5)에 형성된다.
따라서, 본 발명의 전자 장치(1)는 산화알루미늄층을 통해서 전기 접점을 설정하는 것이 가능하다. 다시 말해서, 본 발명의 전자 장치(1)는 산화알루미늄층을 통해서 전기 접점을 복원할 수 있다. 그럼으로써, 부품(2)의 전기 접속은 인캡슐레이션층(4)의 증착 후에 직접적으로 금속 전기 접점 트랙(101)으로 이루어질 수 있다. 부품(2)의 전기 접속은 예를 들어 와이어 본딩을 이용할 수 있다. 예를 들어 알루미늄으로 제작된 접점 와이어(도시되지 않음)가 금속층(101)위의 인캡슐레이션층(4)상에 증착 용접된다. 본 발명의 방법은 이 단계를 포함하여 전기 접점 요소를 인캡슐레이션층상에 직접 배선할 수 있다.
질화티탄층(102)은 전형적으로 물리적 증착법(PVD)에 의해 증착된다. PVD는 표면상에 가스상 물질을 응축시켜 박층을 증착시킨다.
이러한 증착법의 한 가지 이점은 섀도우 마스크를 이용하여 전기 접점 트랙에서만 층을 국부적으로 보다 쉽게 증착시킬 수 있다는 것이다.
일부 경우에는 주석-도핑 산화인듐(ITO)과 같은 기판상에 금속층(101)을 PVD하여 전기 접점 트랙을 형성할 수 있다.
인캡슐레이션층(4)의 두께(120)는 전형적으로 20 nm 내지 200 nm이고, 예를 들면 50 nm 또는 100 nm이다. 바람직한 두께는 25 nm 내지 120 nm이다.
이러한 두께의 사용은 예를 들어 우수한 밀봉과 장기간의 수명을 제공하는 인캡슐레이션층을 형성할 수 있다. 이러한 두께는 인캡슐레이션층을 통한 전기 접점의 복원을 항상 가능하게 한 것으로 관찰되었다.
질화티탄층(102)의 두께(121)는 5 nm 내지 250 nm 사이이고, 예를 들면 7 nm, 25 nm, 50 nm 또는 100 nm이다. 바람직한 두께는 25 nm 내지 120 nm 사이이다.
따라서, 훨씬 작은 두께의 질화티탄이 필요한 전기 전도 효과를 제공할 수 있음을 알 수 있다.
금속층(101)은 예를 들면 알루미늄과 구리의 합금(AlCu)이다. 전형적으로, 합금의 구리 함량은 1% 내지 2% 사이이다.
다른 금속, 예를 들면 알루미늄, 크롬 또는 구리가 또한 고려될 수 있다.
실험실에서 몇 차례 실험이 연속 실시되었고 그 결과 본 발명의 적층체(10)가 전기 접점 트랙을 형성하는 금속층(101)과 테스트 포인트사이에 전기 접점을 제공할 수 있는 것으로 나타났다. 이러한 전기 접점은 소위 소프트 포인트, 다시 말해서 산화알루미늄층안으로 침투하지 못하는 포인트를 사용하여 형성될 수 있다. 예를 들어, 소프트 포인트는 베릴륨 구리 합금으로 제조될 수 있다.
예를 들어, 다음의 적층체가 제조되었다:
- 전자 빔 증착에 의해 증착된 200 nm의 알루미늄;
- 주변 온도에서 마그네트론 스퍼터링에 의해 증착된 100 nm의 질환티탄;
- 85℃의 온도에서 및 한 가지 변형으로 250℃의 온도에서 ALD에 의해 증착된 25 nm의 산화알루미늄.
이러한 적층체는 무시해도 될 정도의 접점 저항을 제공하고 소프트 포인트와 알루미늄층사이에 전기 접점을 가능하게 한다.
또한, 다음의 적층체가 제조되었다:
- 전자 빔 증착에 의해 증착된 크롬;
- 전자 빔 증착에 의해 증착된 질화티탄;
- 85℃의 온도에서 ALD에 의해 증착된 25 nm의 산화알루미늄.
이러한 적층체는 13 Ω의 접점 저항을 제공하고 소프트 포인트와 크롬층사이에 전기 접점을 가능하게 한다.
또한, 다음의 적층체가 제조되었다:
- 마그네트론 스퍼터링에 의해 5 nm의 질화티탄상에 증착된 200 nm의 AlCu;
- 마그네트론 스퍼터링에 의해 증착된 7 nm의 질화티탄;
- 85℃의 온도에서 ALD에 의해 증착된 25 nm 또는 50 nm의 산화알루미늄.
이러한 적층체는 무시해도 될 정도의 접점 저항을 제공하고 소프트 포인트와 AlCu 합금층사이에 전기 접점을 가능하게 한다.
또한, 다음의 적층체가 제조되었다:
- 전자 빔 증착에 의해 증착된 100 nm의 크롬;
- 마그네트론 스퍼터링에 의해 증착된 30 nm의 질화티탄;
- 85℃의 온도에서 ALD에 의해 증착된 25 nm의 산화알루미늄.
이러한 적층체는 29 Ω의 접점 저항을 제공하고 소프트 포인트와 크롬층사이에 전기 접점을 가능하게 한다.
만일 산화알루미늄층이 산화실리콘 SiOx와 같은 다른 산화물에 의해 대체되는 경우 소프트 포인트와의 전기 접점은 유실된다. 질화티탄 중간층이 제거되더라도 동일하게 적용된다.
예를 들어, ALD는 100℃ 미만, 특히 85℃ 미만의 온도에서 실시된다. 그러나, 다른 온도 범위가 고려될 수 있다. 특히, 250℃에서의 증착은 항상 목적하는 효과를 제공함을 알 수 있다.
부품(2)은 대기에 민감한 장치이다. 부품(2)은 다음의 것중 적어도 하나일 수 있다:
- 유기 박막 트랜지스터(OTFT), 유기 광전지(OPV) 장치 또는 플렉서블 지지체상에 설치된 OLED와 같은 유기 장치;
- CMOS(상보형 금속 산화물 반도체) 회로상에 설치된 유기 디스플레이(특히, OLED)에 의해 형성된 마이크로디스플레이;
- 예를 들어 산화아연(ZnO) 기반의 무기 태양전지;
- 환경에 민감한 투명 산화물을 이용한 트랜지스터(INZO(인듐 갈륨 아연 산화물)을 포함한 트랜지스터 TFT 또는 "박막 트랜지스터")와 같은 마이크로전자 장치;
- PCB(인쇄 회로 기판).
특히, 이들 부품은 SHB 방법에 의한 보호를 필요로 할 수 있다. 다시 말해서, ALD에 의해 증착된 산화알루미늄층을 사용하여 인캡슐레이션을 실시해야 한다.
이하에서는 도 3을 참고로 하여 본 발명에 따른 전자 장치(1)의 제2 실시형태가 기술될 것이다. 도 3과 도 2 사이에 다른 점만 기술될 것이다.
도 3에서, 각각의 전기 접점 트랙(101)은 부품(2)에 속하는 금속층의 가장자리에 의해 형성된다. 특히, 부품(2)은 적층체에 의해 형성되고, 적층체에서 제1 금속층(30)은 양극을 형성하고 제2 금속층(31)은 음극을 형성하며, 제1 금속층의 가장자리 하나는 제1 전기 접점 트랙을 형성하고 제2 금속층의 가장자리 하나는 제2 전기 접점 트랙을 형성한다.
제1 금속층(30)은 기판측(3)상에 부품(2)의 하부층을 형성한다. 제2 금속층(31)은 기판(3)의 반대측상에 부품(2)의 상부층을 형성한다.
도 3에 도시된 실시형태에서, 절연체(32)는 금속층(30,31)으로 전기가 통하지 않게 한다.
부품(2)은 몇개 층(41,42)을 포함한 인캡슐레이션 피막에 의해 피복된다. 최외 인캡슐레이션층(부품(2)의 반대편 피막)은 ALD에 의해 증착된 산화알루미늄층이다. 이 최외층(42)은 본 발명에 따른 인캡슐레이션층을 형성한다. 단지 인캡슐레이션층(42)만이 개개의 질화티탄층(102)에 의해서만 피복된 전기 접점 트랙으로 구성된 어셈블리를 피복한다. 인캡슐레이션 피막이 서너 층의 적재로 구성되는 많은 변형이 구상될 수 있다. 어떠한 경우든 분명한 것은 질화티탄과 산화알루미늄 적층만이 접점 트랙을 피복한다는 점이다.
이하에서는 도 4를 참고로 하여 본 발명에 따른 전자 장치(1)의 제3 실시형태가 기술될 것이다. 단지 도 4와 도 3 사이의 차이만 기술될 것이다.
이 실시형태에서, 인캡슐레이션 피막은 ALD에 의해 증착되고 본 발명의 인캡슐레이션층(4)을 형성하는 산화알루미늄의 단층만으로 구성된다.
부품(2)은 기판(3)과 인캡슐레이션층(4)사이에 크로스해치로 표시되어 있다.
부품(2)은 박층의 연속적인 증착에 의해 형성된다. 부품(2)을 형성하는 박층중 하나는 질화티탄층이다.
전기 접점 트랙 중 하나 상의 질화티탄층(102)은 부품(2)의 일부를 형성하는 질화티탄층을 단순히 연장함으로써 형성된다.
도 4에 도시된 특정 실시예에서 질화티탄층은 부품(2)의 양극(30)을 형성하고 양극(anode)은 금속 접점 트랙으로 연장 확장된다.
따라서, 이 전기 접점 트랙상에 증착된 질화티탄층은 부품(2)을 형성하는 층중 하나의 단순한 연장이다. 이 실시형태는 부품의 제조에 필요한 단계를 본 발명의 구현에 특정적인 단계와 병합하기 때문에 특히 유리하다. 부품을 형성하는 층 중 하나에 대해 증착 정도를 단순히 조정하는 것만으로 충분하기 때문에 추가의 단계를 적용할 필요는 없다.
도시되지 않은 한 가지 변형에 따르면, 질화티탄층은 부품(2)의 음극을 형성하고 음극(cathode)은 금속 접점 트랙으로 연장 확장된다.
질화티탄층이 부품(2)의 중간층인 경우가 또한 고려될 수 있다.
이들 두 가지 변형에서, 질화티탄층은 전기 접점 트랙중 적어도 일부 위와 부품의 중간층 위에 증착된다.
특히 CMOS 회로상에 마이크로디스플레이를 형성하기 위해 사용되는 OLED와 같은 빈번히 사용되는 부품은 보통 질화티탄층을 갖는다. AlCu/TiN 적층(알루미늄 구리 합금상에 질화티탄이 적층)이 또한 반도체 분야에서 흔히 사용된다.
본 발명은 상기된 실시형태로 한정되지 않는다. 특히, 상기된 실시형태의 많은 조합이 고려될 수 있다. 또한, 층 두께의 다른 예, 금속층을 형성하는 금속의 다른 예, ALD시 다른 온도 및 인캡슐레이션 피막의 다른 실시형태를 고려할 수도 있다. 모든 경우에서, 접점 트랙은 단지 질화티탄과 산화알루미늄의 적층체에 의해서만 피복될 것이다.
1: 전자 장치 2: 부품
3: 기판 4,42: 인캡슐레이션층
5: 어셈블리 30,31,101: 금속층
32: 절연체 102: 질화티탄층
103: 산화알루미늄층 105: 발전기

Claims (12)

  1. 전자 부품(2)을 피복하도록 위치한 원자층 증착된 산화알루미늄 인캡슐레이션층(4,42)을 증착시키는 단계를 포함하는, 금속층(101)으로 구성된 적어도 하나의 전기 접점 트랙에 접속된 적어도 하나의 상기 전자 부품(2)의 인캡슐레이션 방법으로서,
    - 추가로 질화티탄층(102)을 전기 접점 트랙(101)중 적어도 일부상에 직접 증착시키는 단계를 포함하고;
    - 상기 인캡슐레이션층(4,42)은, 상기 인캡슐레이션층(4,42)이 질화티탄층(102)을 직접 피복하도록 증착되며,
    상기 전기 접점 트랙(101)의 적어도 일부는 상기 전기 접점 트랙(101)을 직접 피복하도록 위치한 상기 질화티탄층(102)과 물리적으로 직접 접촉하고,
    상기 질화티탄층(102)은 상기 인캡슐레이션층(4,42)에 의해 직접 피복되도록 상기 인캡슐레이션층(4,42)과 직접 접촉하는 것을 특징으로 하는 인캡슐레이션 방법.
  2. 제 1 항에 있어서, 질화티탄층(102)이 물리적 증착에 의해 전기 접점 트랙(101)중 적어도 일부상에 증착됨을 특징으로 하는 인캡슐레이션 방법.
  3. 제 1 항에 있어서, 적어도 1층이 질화티탄층인 층들을 연속적으로 증착시켜 부품(2)을 제조하는 단계 동안에, 질화티탄층(102)이 전기 접점 트랙(101)중 적어도 일부상에 증착됨을 특징으로 하는 인캡슐레이션 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 인캡슐레이션층(4,42)상에 증착된 접점 포인트 또는 와이어를 사용하여 전기 접점 트랙중 적어도 일부와의 전기 접점을 설정하는 단계를 특징으로 하는 인캡슐레이션 방법.
  5. - 적어도 하나의 전자 부품(2);
    - 상기 부품(2)을 피복하도록 위치한 원자층 증착된 산화알루미늄 인캡슐레이션층(4,42); 및
    - 부품(2)에 접속되고 금속층(101)으로 구성된 적어도 하나의 전기 접점 트랙을 포함하는 전자 장치(1)로서, 전기 접점 트랙(101) 중 적어도 일부가 상기 전기 접점 트랙(101)을 직접 피복하도록 위치한 질화티탄층(102)과 물리적으로 직접 접촉하고, 상기 질화티탄층(102)은 상기 인캡슐레이션층(4,42)에 의해 직접 피복되도록 상기 인캡슐레이션층(4,42)과 물리적으로 직접 접촉하는 것을 특징으로 하는 전자 장치(1).
  6. 제 5 항에 있어서, 인캡슐레이션층(4,42)이 장치(1)의 외면을 형성함을 특징으로 하는 전자 장치(1).
  7. 제 5 항에 있어서, 금속층(101)이 알루미늄과 구리 합금층임을 특징으로 하는 전자 장치(1).
  8. 제 5 항에 있어서, 금속층(101)이 구리층, 알루미늄층 또는 크롬층임을 특징으로 하는 전자 장치(1).
  9. 제 5 항에 있어서, 인캡슐레이션층(4,42)이 20 nm 내지 200 nm의 두께 사이임을 특징으로 하는 전자 장치(1).
  10. 제 5 항에 있어서, 질화티탄층(102)이 5 nm 내지 250 nm의 두께 사이임을 특징으로 하는 전자 장치(1).
  11. 제 5 항에 있어서, 부품(2)이 무기 태양 전지, OLED, OPV 또는 초소형 전자 부품(예, 트랜지스터)임을 특징으로 하는 전자 장치(1).
  12. 제 5 항 내지 제 11 항 중 어느 항에 있어서, 인캡슐레이션층(4,42)상에 배선되어 전류가 전기 접점 트랙(101)으로 이동하도록 배열된 전기 접점 요소를 포함함을 특징으로 하는 전자 장치(1).
KR1020140033068A 2013-03-21 2014-03-21 인캡슐레이션 방법 및 관련 장치 KR102164586B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1352533A FR3003693B1 (fr) 2013-03-21 2013-03-21 Procede d'encapsulation et dispositif associe.
FR1352533 2013-03-21

Publications (2)

Publication Number Publication Date
KR20140116024A KR20140116024A (ko) 2014-10-01
KR102164586B1 true KR102164586B1 (ko) 2020-10-12

Family

ID=48771621

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140033068A KR102164586B1 (ko) 2013-03-21 2014-03-21 인캡슐레이션 방법 및 관련 장치

Country Status (5)

Country Link
US (1) US9224621B2 (ko)
EP (1) EP2782156B1 (ko)
JP (1) JP6399776B2 (ko)
KR (1) KR102164586B1 (ko)
FR (1) FR3003693B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3032065A1 (fr) * 2015-01-28 2016-07-29 Astron Fiamm Safety Procede de realisation d'un contact par pulverisation
MY189436A (en) * 2016-04-12 2022-02-11 Picosun Oy Coating by ald for suppressing metallic whiskers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373777A (ja) * 2001-06-18 2002-12-26 Toppan Printing Co Ltd 有機エレクトロルミネッセンス素子およびその製造方法
JP2003317971A (ja) 2002-04-26 2003-11-07 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP2003347042A (ja) 2002-05-24 2003-12-05 Denso Corp 有機電子デバイス用の封止膜およびその製造方法
JP2008515148A (ja) * 2004-09-23 2008-05-08 スリーエム イノベイティブ プロパティズ カンパニー 有機エレクトロルミネセンスデバイス

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63269541A (ja) * 1987-04-27 1988-11-07 Nec Corp 半導体装置
JPH10154720A (ja) * 1996-11-21 1998-06-09 Mitsubishi Electric Corp 半導体装置の製造方法
US5913147A (en) * 1997-01-21 1999-06-15 Advanced Micro Devices, Inc. Method for fabricating copper-aluminum metallization
JPH1167763A (ja) * 1997-08-21 1999-03-09 Sony Corp 半導体装置およびその製造方法
US6268071B1 (en) 1997-08-29 2001-07-31 Tdk Corporation Organic electroluminescent device
US6552488B1 (en) * 1999-08-24 2003-04-22 Agilent Technologies, Inc. Organic electroluminescent device
JP2003208975A (ja) * 2002-01-11 2003-07-25 Denso Corp 有機ｅｌ素子の製造方法
US6926572B2 (en) * 2002-01-25 2005-08-09 Electronics And Telecommunications Research Institute Flat panel display device and method of forming passivation film in the flat panel display device
JP2003273113A (ja) * 2002-03-18 2003-09-26 Seiko Epson Corp 半導体装置および配線形成方法
US6583507B1 (en) * 2002-04-26 2003-06-24 Bum Ki Moon Barrier for capacitor over plug structures
US20050248270A1 (en) * 2004-05-05 2005-11-10 Eastman Kodak Company Encapsulating OLED devices
US7745340B2 (en) 2004-06-26 2010-06-29 Emagin Corporation Method of clearing electrical contact pads in thin film sealed OLED devices
US8129266B2 (en) * 2008-07-09 2012-03-06 Semiconductor Componenets Industries, LLC Method of forming a shielded semiconductor device and structure therefor
JP2011071481A (ja) * 2009-08-28 2011-04-07 Fujifilm Corp 固体撮像装置，固体撮像装置の製造方法，デジタルスチルカメラ，デジタルビデオカメラ，携帯電話，内視鏡
FR2958795B1 (fr) 2010-04-12 2012-06-15 Commissariat Energie Atomique Dispositif optoelectronique organique et son procede d'encapsulation.
TWI527207B (zh) * 2011-10-21 2016-03-21 友達光電股份有限公司 可撓式有機發光裝置及其製作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373777A (ja) * 2001-06-18 2002-12-26 Toppan Printing Co Ltd 有機エレクトロルミネッセンス素子およびその製造方法
JP2003317971A (ja) 2002-04-26 2003-11-07 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP2003347042A (ja) 2002-05-24 2003-12-05 Denso Corp 有機電子デバイス用の封止膜およびその製造方法
JP2008515148A (ja) * 2004-09-23 2008-05-08 スリーエム イノベイティブ プロパティズ カンパニー 有機エレクトロルミネセンスデバイス

Also Published As

Publication number Publication date
JP6399776B2 (ja) 2018-10-03
EP2782156B1 (fr) 2019-04-24
EP2782156A2 (fr) 2014-09-24
JP2014197677A (ja) 2014-10-16
FR3003693B1 (fr) 2017-01-20
US20140284807A1 (en) 2014-09-25
FR3003693A1 (fr) 2014-09-26
EP2782156A3 (fr) 2018-01-17
KR20140116024A (ko) 2014-10-01
US9224621B2 (en) 2015-12-29

Similar Documents

Publication Publication Date Title
KR101117726B1 (ko) 플렉서블 디스플레이용 기판, 이를 제조하는 방법, 및 이 기판제조방법을 이용한 유기 발광 디스플레이 장치의 제조 방법
US9583546B2 (en) Organic light emitting device and method of fabricating the same
US7304361B2 (en) Inexpensive organic solar cell and method of producing same
CN102842582B (zh) 平板显示设备的底板、平板显示设备及制造该底板的方法
CN101202298B (zh) 有机发光显示设备
CN108198847A (zh) 有机发光显示装置
CN102280467A (zh) 有机发光显示器及其制造方法
KR20110072270A (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US10224375B2 (en) Organic optoelectronic component
US8530928B2 (en) Encapsulated optoelectronic component and method for the production thereof
US11737292B2 (en) Systems and methods for organic semiconductor devices with sputtered contact layers
Sun et al. Role of Thick‐Lithium Fluoride Layer in Energy Level Alignment at Organic/Metal Interface: Unifying Effect on High Metallic Work Functions
KR102164586B1 (ko) 인캡슐레이션 방법 및 관련 장치
JP4927938B2 (ja) 有機膜のパターニング方法
KR101375333B1 (ko) 유기 발광 디스플레이 장치
KR20090120697A (ko) 유기 발광 디스플레이 장치 및 그 제조방법
KR101022650B1 (ko) 평판 디스플레이 장치
US10529955B2 (en) Method for producing an organic electronic device
CN107046049A (zh) 电极的制造方法和具有电极的显示装置的制造方法
KR100813849B1 (ko) 유기 발광 디스플레이 장치
EP2249412A1 (en) Organic semiconductor device and method for manufacturing the same
US20080264680A1 (en) Voltage-Operated Layer Arrangement
CN108172685A (zh) 有机发光显示装置及其制造方法
KR20160005959A (ko) 유기 발광 표시 장치 및 그 제조 방법
Kim et al. P‐107: Mechanism of Peel‐Off of Metal Substrate for Flexible Devices

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant