KR102161329B1 - 패키지 온 패키지 열 강제 디바이스 - Google Patents

패키지 온 패키지 열 강제 디바이스 Download PDF

Info

Publication number
KR102161329B1
KR102161329B1 KR1020150025204A KR20150025204A KR102161329B1 KR 102161329 B1 KR102161329 B1 KR 102161329B1 KR 1020150025204 A KR1020150025204 A KR 1020150025204A KR 20150025204 A KR20150025204 A KR 20150025204A KR 102161329 B1 KR102161329 B1 KR 102161329B1
Authority
KR
South Korea
Prior art keywords
thermal
package
test probe
insulator
interposer
Prior art date
Application number
KR1020150025204A
Other languages
English (en)
Other versions
KR20150099468A (ko
Inventor
릭 에이 데이비스
크로스토퍼 로페즈
Original Assignee
센사타 테크놀로지스 매사추세츠, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 센사타 테크놀로지스 매사추세츠, 인크. filed Critical 센사타 테크놀로지스 매사추세츠, 인크.
Publication of KR20150099468A publication Critical patent/KR20150099468A/ko
Application granted granted Critical
Publication of KR102161329B1 publication Critical patent/KR102161329B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2817—Environmental-, stress-, or burn-in tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/20—Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

패키지 온 패키지(PoP)의 열 강제 디바이스를 위한 방법 및 장치가 개시된다. 열 인터포저는 시험 프로브 가이드 및 절연체 상단부, 상기 시험 프로브 가이드 및 절연체 상단부가 상부면에 고정되는 열 도체, 시험 프로브, 및 열 도체의 바닥면에 고정되는 시험 프로브 가이드 및 절연체 바닥부를 포함하고, 시험 프로브 가이드 및 절연체 바닥부는 열 도체가 통과하게 할 수 있고 패키지 온 패키지(PoP) 집적 회로(IC)의 바닥부와 접촉하게 하는 링형 형상으로 구성된다.

Description

패키지 온 패키지 열 강제 디바이스{PACKAGE ON PACKAGE THERMAL FORCING DEVICE}
본 발명은 전반적으로 집적 회로(IC; integrated circuit) 시험, 보다 자세하게는 패키지 온 패키지 열 강제 디바이스에 관한 것이다.
일반적으로, 패키지 온 패키지(PoP)는 별개의 로직 및 메모리 볼 그리드 어레이(BGA; ball grid array) 패키지들을 수직 방향으로 결합하는 집적 회로 패키징 방법이다. 2개 이상의 패키지들이 이들 패키지들 사이에 신호를 전송하는 표준 인터페이스를 두고 서로 상하로 설치, 즉 적층된다. 이는 모바일 폰, 개인 정보 단말기(PDA; personal digital assistant), 및 디지털 카메라 등의 디바이스들에서 보다 높은 구성요소 밀도를 가능하게 한다.
PoP 형식의 집적 회로(IC)의 시험 중에, 상부 패키지(예컨대, 메모리)와 바닥 패키지(예컨대, 로직) 모두를 극한의 환경에서 IC의 적절한 작동을 입증하는 온도로 제어하는 것이 필수적이다. 그러나, 이전의 방안들은 메모리 및 시험 컨택터 인터포저를 통해 로직 디바이스(즉, 발전기)의 제어만이 가능하였다. 로직 디바이스의 제어는 상부 디바이스 및 인터포저를 통한 열 임피던스로 인해 매우 비효율적이다.
아래에서는 본 발명의 몇몇 양태의 기본적인 이해를 제공하기 위해 혁신의 간소화된 요약을 제시한다. 이 요약은 본 발명의 광범위한 개요가 아니다. 본 발명의 주요한 또는 중요한 요소들을 확인하거나 본 발명의 범위를 기술하도록 의도되지 않는다. 그 유일한 목적은 이후에 제공되는 보다 상세한 설명의 서막으로서 본 발명의 몇몇 개념을 단순화된 형태로 제공하는 것이다.
본 발명은 패키지 온 패키지(PoP) 열 강제 디바이스를 위한 방법 및 장치를 제공한다.
일반적으로, 한가지 양태에서, 본 발명은 시험 프로브 가이드 및 절연체 상단부, 시험 프로브 가이드 및 절연체 상단부가 상부면에 고정되는 열 도체, 시험 프로브, 및 열 도체의 바닥면에 고정되는 시험 프로브 가이드 및 절연체 바닥부를 포함하고, 시험 프로브 가이드 및 절연체 바닥부는 열 도체가 통과하고 패키지 온 패키지(PoP) 집적 회로(IC)의 바닥부와 접촉할 수 있게 하는 링형 형상으로 구성되는 열 인터포저를 특징으로 한다.
다른 양태에서, 본 발명은 열 제어 유닛(TCU; thermal control unit)에 연결되는 열 디바이스 플런저, 및 TCU 래치 어댑터를 통해 열 디바이스 플런저 및 시험 소켓에 연결되는 열 인터포저를 포함하고, 열 인터포저는 패키지 온 패키지(PoP) 집적 회로(IC)의 상부 패키지와 바닥 패키지 사이에 전기 접속을 전달하고, 열 인터포저는 열 디바이스 플런저와 바닥 패키지 사이에 온도를 전달하는 것인 시스템을 특징으로 한다.
본 발명의 실시예는 아래의 이점들 중 하나 이상을 가질 수 있다.
시스템은 수직 구조로 2개의 별개의 IC의 직접적인 접촉을 가능하게 하고 온도 강제 중에 양 IC들의 온도를 유지한다.
시스템은 양 IC에 균일한 온도를 제공하는데, 수직 방식으로 배치되는 이전 해법에서는 달성되는 온도에 따라 하나의 IC가 과도하게 낮거나 높을 수 있다.
시스템은 ATE 핸들러, 시스템 레벨 핸들러 및 벤치 용례에 사용될 수 있는 툴링 방안을 가능하게 한다.
이들 및 다른 특징과 이점은 아래의 상세한 설명을 읽고 첨부된 도면을 검토하면 명백할 것이다. 전술한 일반적인 설명 및 아래의 상세한 설명은 단지 예시적이고 청구되는 양태를 제한하지 않는다.
본 발명은 아래의 도면과 함께 상세한 설명을 참조함으로써 완전히 이해될 것이다. 도면에서:
도 1은 본 발명에 따른 예시적인 열 인터포저의 블럭도이다.
도 2는 본 발명의 예시적인 열 인터포저을 통합한 예시적인 시스템의 블럭도이다.
도 3은 본 발명의 예시적인 열 인터포저의 통합으로부터 생기는 열류의 예시적인 다이어그램이다.
이하, 본 발명의 혁신을 도면을 참조하여 설명하는데, 도면 전반에 걸쳐서 동일한 참조 번호는 동일한 요소를 지칭하도록 사용된다. 아래의 설명에서, 설명을 위해, 본 발명의 전체적인 이해를 제공하도록 다수의 구체적인 상세가 기술된다. 그러나, 본 발명은 이들 구체적인 상세 없이 실시될 수 있다는 것이 명백할 수 있다. 다른 경우에, 본 발명의 설명을 용이하게 하도록 널리 알려진 구조 및 디바이스가 블럭도 형태로 도시되어 있다.
아래의 설명에서, "또는"이라는 용어는 배타적인 "또는"이 아니라 포괄적인 "또는"을 의미하도록 의도된다. 즉, 달리 특정하지 않거나 문맥으로부터 명백하지 않는다면, "X는 A 또는 B를 채용한다"는 자연 포괄적 순열 중 어느 하나를 의미하도록 의도된다. 즉, X가 A를 채용한다면, X는 B를 채용하거나, 또는 X는 A와 B를 모두 채용하고, "X가 A 또는 B를 채용한다"는 전술한 경우들 중 어느 하나의 아래에 만족된다. 더욱이, 본 명세서 및 첨부 도면에 사용되는 단수 형태는 달리 특정하거나 문맥으로부터 단수 형태에 관한 것으로 명백하지 않다면 일반적으로 "하나 이상"을 의미하도록 해석되어야 한다.
본 발명은 열 시험 중에 상부 IC(보통, 메모리)와 바닥 IC(보통, 로직)와 동시에 접촉하고 양 IC의 온도를 예컨대 -55℃ 내지 +150℃와 같이 넓은 온도 범위를 통해 유지하는 툴링 디바이스 어댑터(tooled device adapter)이다. 열 접촉이 유지되는 동안에, 2개의 IC들 간의 전기 접촉이 또한 자동화 시험 장비(ATE; Automated Test Equipment)의 성능, 시스템 레벨 시험(SLT; System Level Testing) 및 벤치 시험 중에 넓은 범위의 IC 제작자들을 위해 온도에 걸쳐 심리스 시험실에 대해 유지된다.
본 발명은 시험 중인 디바이스가 상단부에 메모리 디바이스를 그리고 바닥부에 로직 디바이스를 포함하는 경우에, 상단부에 로직 디바이스를 그리고 바닥부에 메모리 디바이스를 포함하는 경우에 사용하도록, 그리고 예컨대 ASIC, 기타 메모리 디바이스 등과 같이 PoP IC 외의 디바이스를 위해 구성될 수 있다.
반도체 디바이스, 즉 집적 회로는 이들 디바이스가 사용 상태가 된 직후에 고장날 가능성이 있는지를 식별하도록 패키징 후에 시험된다. 이 시험은 흔히 "번인 시험(burn-in test)"으로서 설명된다. 번인 시험은 달리 초기에 실패하게 되는 이들 디바이스의 고장을 촉진시키도록 반도체 디바이스에 열적으로 그리고 전기적으로 응력을 가한다. 이는, 고객에게 판매된 디바이스가 보다 신뢰성 있다는 것을 보장한다. 표준 PoP 구조에서, 하부 디바이스는 소켓 내에 포개지고, 전기 접촉이 가능하지만 열 접촉은 가능하지 않는 인터포저가 제공되는데, 그 이유는 인터포저가 통상적으로 플라스틱으로 제조되기 때문이다. 따라서, 이러한 이전 방안의 열류 경로는 열악하고 통상적으로 상부 디바이스만이 적절한 온도를 갖는다.
도 1에 도시된 바와 같이, 본 발명에 따른 예시적인 열 인터포저(10)는 시험 프로브 가이드 및 절연체 상단부(15), 열 도체(20), 시험 프로브(25) 및 시험 프로브 가이드 및 절연체 바닥부(30)를 포함한다. 시험 프로브 가이드 및 절연체 상단부(15)는 열 도체(20)의 상부면(35)에 고정 또는 부착된다.
시험 프로브 가이드 및 절연체 바닥부(30)는 열 도체(20)의 바닥면(40)에 고정 또는 부착된다.
일 실시예에서, 시험 프로브 가이드 및 절연체 바닥부(30)는 열 도체(20)가 통과하며 패키지 온 패키지(PoP) IC(도시 생략)의 바닥부와 접촉할 수 있게 하는 링형 형상, 또는 직사각형의 링으로 구성된다. 다른 실시예에서, 다른 형상이 채용될 수 있다. 또한, 시험 프로브 가이드 및 절연체 바닥부(30)는 링의 코너에 위치 설정되는 구멍 및 상기 구멍을 통해 위치 설정되는 정렬 핀을 포함할 수 있다.
열 도체(20)는 열 도전성 및 전기 절연성이 되도록 설계된다. 열 도전성 재료는, 예컨대 알루미늄, 구리, 및 알루미늄 질화물을 포함하고, 전기 절연성 재료는, 예컨대 비정질 열가소성 폴리에테르이미드(PEI; polyetherimide) 수지, 세라믹 충전된 폴리에테르에테르케톤(PEEK; polyetheretherketone) 화합물, 세라믹, 및 기타 엔지니어링 플라스틱(engineered platic)을 포함한다. 따라서, 열 도체(20)는 알루미늄, 구리 및 알루미늄 질화물로 이루어지는 군에서 선택되는 열 도전성 재료 및 비정질 열가소성 폴리에테르이미드(PEI; polyetherimide) 수지, 세라믹 충전된 폴리에테르에테르케톤(PEEK; polyetheretherketone) 화합물, 세라믹, 및 엔지니어링 플라스틱(engineered platic)으로 이루어지는 군에서 선택되는 전기 절연성 재료로 구성될 수 있다.
도 2에 도시된 바와 같이, 예시적인 시스템(100)은 열 제어 유닛(TCU; thermal control unit)(100)에 연결되는 열 디바이스 플런저(105)를 포함한다.
시스템(100)은 TCU 래치 어댑터(125)를 통해 열 디바이스 플런저(105) 및 시험 소켓(120)에 연결되는 열 인터포저(115)를 포함한다.
열 인터포저(115)는 패키지 온 패키지(PoP) 집적 회로(IC)의 상부 패키지(130)와 바닥 패키지(135) 사이에 전기 접속을 전달한다. 실시예에서, 상부 패키지(130)는 메모리이고 바닥 패키지(135)는 로직이다.
열 인터포저(115)는 또한 열 디바이스 플런저(105)와 PoP IC의 바닥 패키지(135) 사이에 온도를 전달한다.
열 인터포저(115)는 하나 이상의 열 도전성 재료와 하나 이상의 전기 절연성 재료로 구성된다.
PoP IC 디바이스(130)의 상단부(130)는 열 디바이스 플런저(105)에 의해 열적으로 제어된다. 보다 구체적으로, 플런저(105)는 상부 IC(130)와 열 인터포저(115)를 함께 제어하는데, 이들은 접촉을 통해 로직 디바이스(135)를 함께 제어한다.
TCU 래치 어댑터(125)는 TCU(110)가 시험 소켓(120)에 래치 결합될 수 있게 한다. 시험 소켓(120)은 PoP IC의 바닥부(135)와 부하 보드(도시 생략) 사이에 전기 접속을 가능하게 한다.
시스템(100)은 IC에 과소 응력 또는 과대 응력을 가하는 일 없이 2개의 전기적으로 집적된 IC를 동일한 온도를 제어하도록 직접 접점의 사용을 가능하게 한다. 시스템(100)은 제어를 위해 액체 또는 유체의 사용을 필요로 하지 않는다. 예를 들어, 상기 TCU, 플런저 및 열 인터포저는 유체 도관 없이 열을 전달하기 위해 중실형일 수 있다.
시스템(100)은 고전력 처리 능력을 제공하고 여러 패키지에 대해 최소의 시스템 툴링을 갖는 융통성 있는 방안을 제시한다.
시스템(100)은 사용 지점에 존재하는 센서를 이용하는 정확한 제어에 의해 콤팩트한 방안을 실시하면서 표준 인터커넥트 방법론에 적합하다.
시스템(100)은 시험 중에 상부 적층 IC, 일반적으로 메모리의 과대 응력 우려를 제거하고 신속한 램프 온도 응답을 가능하게 한다.
도 3에 도시된 바와 같이, 다이어그램(200)에 따르면, 시스템(100)은 상부 패키지 및 열 인터포저와 직접 접촉하는 열 받침대의 온도를 변화시키는 열 강제 해법을 실행한다. 열류(205, 210)는 열 강제 헤드(215)로부터/를 통해 열 받침대(220)로 이동하고, 열 받침대는 열 인터포저(230)의 상부와 접촉한다. 열류(235, 240)는 열 인터포저(230)로부터/를 통해 그리고 그 둘레에서 이동하여, 열 인터포저(230)의 바닥부(245)와의 접촉을 가능하게 한다.
"일 실시예" 또는 "실시예"라는 표현을 이용하여 그 파생어와 함께 몇몇 실시예를 설명할 수 있다. 이들 용어는 실시예와 관련하여 설명되는 특별한 특징, 구조, 또는 특징이 적어도 하나의 실시예에 포함된다는 것을 의미한다. 명세서의 다양한 지점에서 "일 실시예에서"라는 문구의 출현은 반드시 모두 동일한 실시예를 지칭하지는 않는다.
본 발명은 특히 그 바람직한 실시예를 참조하여 도시 및 설명되었지만, 형태 및 상세에 있어서 다양한 변화가 첨부된 청구범위에 의해 한정되는 본 출원의 사상 및 범위로부터 벗어남이 없이 이루어질 수 있다는 점이 당업자에게 이해될 것이다. 그러한 변경은 본 출원의 범위에 의해 포함되도록 의도된다. 따라서, 본 출원의 전술한 설명은 제한이 되도록 의도되지 않는다. 오히려, 본 발명에 대한 임의의 제한이 아래의 청구범위에서 제공된다.
10: 열 인터포저
15: 시험 프로브 가이드 및 절연체 상단부
20: 열 도체
25: 시험 프로브
30: 시험 프로브 가이드 및 절연체 바닥
110: 열 제어 유닛

Claims (12)

  1. 열 인터포저로서,
    시험 프로브 가이드/절연체 상단부;
    열 도전성 및 전기 절연성 재료로 구성된 직사각형의 링을 포함하는 열 도체로서, 상기 링의 상부를 통해 시험 프로브 가이드/절연체 상단부를 수용하고 상기 링의 하부를 통해 시험 프로브 가이드/절연체 바닥부를 수용하도록 되어 있고, 상기 시험 프로브 가이드/절연체 상단부가 열 도체의 상부면에 고정되며, 상기 시험 프로브 가이드/절연체 바닥부는 열 도체의 바닥면에 고정되고, 열 도체가 통과하며 패키지 온 패키지(PoP; package on package) 집적 회로(IC; integrated circuit)의 바닥 칩과 접촉할 수 있게 하도록 구성되는 것인 열 도체;
    시험 프로브; 및
    PoP IC의 상부 칩과 바닥 칩이 열 도체와의 열 접촉에 의해 그리고 직접 가열되도록, 열 제어 유닛으로부터 상기 열 도체로, 그리고 이에 의해 PoP IC 상부 칩으로 열을 전달하는 플런저
    를 포함하는 열 인터포저.
  2. 제1항에 있어서, 상기 시험 프로브 가이드/절연체 바닥부는,
    직사각형의 링;
    링의 코너에 위치 설정되는 구멍; 및
    상기 구멍을 통해 위치 설정되는 정렬 핀
    을 포함하는 것인 열 인터포저.
  3. 제2항에 있어서,
    상기 열 도전성 재료는 알루미늄, 구리 및 알루미늄 질화물로 이루어지는 군에서 선택되는 것인 열 인터포저.
  4. 제2항에 있어서,
    상기 전기 절연성 재료는 비정질 열가소성 폴리에테르이미드(PEI; polyetherimide) 수지, 세라믹 충전된 폴리에테르에테르케톤(PEEK; polyetheretherketone) 화합물, 세라믹, 및 엔지니어링 플라스틱(engineered platic)으로 이루어지는 군에서 선택되는 것인 열 인터포저.
  5. 온도 제어를 위한 액체 또는 유체를 사용하지 않는, 바닥 로직 패키지와, 이 바닥 로직 패키지 상에 적층된 상부 메모리 패키지를 갖는 패키지 온 패키지(PoP; package on package) 집적 회로(IC; integrated circuit)의 번인 시험(burn-in testing)용 시스템으로서,
    열 제어 유닛(TCU; thermal control unit);
    TCU에 연결되는 플런저; 및
    플런저와 바닥 로직 패키지로부터 열을 전달하고, 바닥 로직 패키지와 상부 메모리 패키지 사이에 전기 접속을 전달하는 열 인터포저
    를 포함하고, 상기 열 인터포저는
    시험 프로브 절연체 상단부;
    열 도전성 및 전기 절연성 재료로 구성된 직사각형의 링을 포함하고, 상부 메모리 패키지와 직접 접촉하는 상부면 및 바닥 로직 패키지와 직접 접촉하는 바닥면을 가지며, 플런저를 통해 TCU에 의해 가열되는 열 도체; 및
    상기 열 도체가 바닥 로직 패키지의 바닥부와 접촉할 수 있게 하는 시험 프로브 절연체 바닥부
    를 포함하고, 상기 시험 프로브 절연체 상단부 및 상기 시험 프로브 절연체 바닥부는 열 도체에 고정되는 것인 번인 시험용 시스템.
  6. 제5항에 있어서,
    상기 TCU, 플런저 및 열 인터포저는 시험 중에 로직 패키지와 메모리 패키지의 온도를 일정하게 유지하는 것인 번인 시험용 시스템.
  7. 제6항에 있어서, 일정하게 유지되는 상기 온도는 -55℃ 내지 +150℃인 것인 번인 시험용 시스템.
  8. 제5항에 있어서, 상기 TCU는 플런저, 열 인터포저 및 PoP IC를 함께 안착시키도록 힘을 인가하는 것인 번인 시험용 시스템.
  9. 제5항에 있어서, 상기 TCU, 플런저 및 열 인터포저는 유체 도관 없이 열을 전달하기 위해 중실형이고, 상기 플런저는 TCU로부터 상기 상부면으로 힘을 인가하는 것인 번인 시험용 시스템.
  10. 제5항에 있어서, 바닥 로직 패키지와 상부 메모리 패키지는 각각 메모리 칩 및 로직 칩인 것인 번인 시험용 시스템.
  11. 삭제
  12. 삭제
KR1020150025204A 2014-02-21 2015-02-23 패키지 온 패키지 열 강제 디바이스 KR102161329B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/186,733 2014-02-21
US14/186,733 US9594113B2 (en) 2014-02-21 2014-02-21 Package on package thermal forcing device

Publications (2)

Publication Number Publication Date
KR20150099468A KR20150099468A (ko) 2015-08-31
KR102161329B1 true KR102161329B1 (ko) 2020-09-29

Family

ID=53881972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150025204A KR102161329B1 (ko) 2014-02-21 2015-02-23 패키지 온 패키지 열 강제 디바이스

Country Status (6)

Country Link
US (1) US9594113B2 (ko)
JP (1) JP6343571B2 (ko)
KR (1) KR102161329B1 (ko)
CN (1) CN104865414B (ko)
SG (1) SG10201501301TA (ko)
TW (1) TW201543638A (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006116767A1 (en) 2005-04-27 2006-11-02 Aehr Test Systems Apparatus for testing electronic devices
US7800382B2 (en) 2007-12-19 2010-09-21 AEHR Test Ststems System for testing an integrated circuit of a device and its method of use
US8030957B2 (en) 2009-03-25 2011-10-04 Aehr Test Systems System for testing an integrated circuit of a device and its method of use
US20140361800A1 (en) * 2013-06-05 2014-12-11 Qualcomm Incorporated Method and apparatus for high volume system level testing of logic devices with pop memory
US9921265B2 (en) 2015-12-18 2018-03-20 Sensata Technologies, Inc. Thermal clutch for thermal control unit and methods related thereto
JP6744173B2 (ja) * 2016-08-09 2020-08-19 株式会社エンプラス 電気部品用ソケット
KR102495427B1 (ko) 2017-03-03 2023-02-02 에어 테스트 시스템즈 일렉트로닉스 테스터
TWD191423S (zh) 2017-09-19 2018-07-01 日商阿德潘鐵斯特股份有限公司 Part of the pusher for the electronic component test device
US11493551B2 (en) 2020-06-22 2022-11-08 Advantest Test Solutions, Inc. Integrated test cell using active thermal interposer (ATI) with parallel socket actuation
US11549981B2 (en) 2020-10-01 2023-01-10 Advantest Test Solutions, Inc. Thermal solution for massively parallel testing
US11808812B2 (en) 2020-11-02 2023-11-07 Advantest Test Solutions, Inc. Passive carrier-based device delivery for slot-based high-volume semiconductor test system
US11821913B2 (en) 2020-11-02 2023-11-21 Advantest Test Solutions, Inc. Shielded socket and carrier for high-volume test of semiconductor devices
US20220155364A1 (en) 2020-11-19 2022-05-19 Advantest Test Solutions, Inc. Wafer scale active thermal interposer for device testing
US11567119B2 (en) 2020-12-04 2023-01-31 Advantest Test Solutions, Inc. Testing system including active thermal interposer device
US11573262B2 (en) 2020-12-31 2023-02-07 Advantest Test Solutions, Inc. Multi-input multi-zone thermal control for device testing
US11587640B2 (en) 2021-03-08 2023-02-21 Advantest Test Solutions, Inc. Carrier based high volume system level testing of devices with pop structures
US20230083634A1 (en) * 2021-09-14 2023-03-16 Advantest Test Solutions, Inc. Parallel test cell with self actuated sockets
US11656273B1 (en) 2021-11-05 2023-05-23 Advantest Test Solutions, Inc. High current device testing apparatus and systems

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020145439A1 (en) 2001-04-10 2002-10-10 Gaasch Thomas Francis Temperature control device for an electronic component
JP2012089642A (ja) 2010-10-19 2012-05-10 Fujitsu Ltd 電子装置、半導体装置、サーマルインターポーザ及びその製造方法
US20150084657A1 (en) 2012-04-26 2015-03-26 Freescale Semiconductor, Inc. Heating system and method of testing a semiconductor device using a heating system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483328B1 (en) * 1995-11-09 2002-11-19 Formfactor, Inc. Probe card for probing wafers with raised contact elements
JP2007183164A (ja) * 2006-01-06 2007-07-19 Fujitsu Ltd 半導体集積回路装置及びその試験方法
CN201218816Y (zh) * 2008-06-04 2009-04-08 英业达股份有限公司 类芯片的热源装置
US7888951B2 (en) * 2009-02-10 2011-02-15 Qualitau, Inc. Integrated unit for electrical/reliability testing with improved thermal control
WO2012046338A1 (ja) * 2010-10-08 2012-04-12 富士通株式会社 半導体パッケージ、冷却機構、及び半導体パッケージの製造方法
CN202904406U (zh) * 2012-10-18 2013-04-24 宜硕科技(上海)有限公司 用于芯片测试的温控装置
US9341671B2 (en) * 2013-03-14 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Testing holders for chip unit and die package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020145439A1 (en) 2001-04-10 2002-10-10 Gaasch Thomas Francis Temperature control device for an electronic component
JP2012089642A (ja) 2010-10-19 2012-05-10 Fujitsu Ltd 電子装置、半導体装置、サーマルインターポーザ及びその製造方法
US20150084657A1 (en) 2012-04-26 2015-03-26 Freescale Semiconductor, Inc. Heating system and method of testing a semiconductor device using a heating system

Also Published As

Publication number Publication date
CN104865414A (zh) 2015-08-26
JP6343571B2 (ja) 2018-06-13
US20150241478A1 (en) 2015-08-27
CN104865414B (zh) 2018-08-31
JP2015158493A (ja) 2015-09-03
US9594113B2 (en) 2017-03-14
SG10201501301TA (en) 2015-09-29
TW201543638A (zh) 2015-11-16
KR20150099468A (ko) 2015-08-31

Similar Documents

Publication Publication Date Title
KR102161329B1 (ko) 패키지 온 패키지 열 강제 디바이스
EP3045921B1 (en) Prober
US9958895B2 (en) Bandgap reference apparatus and methods
US9069008B2 (en) Inspection apparatus for semiconductor devices and chuck stage for the inspection apparatus that is movable with respect to the front and back side electrodes
TWI549219B (zh) Test sorting machine and its propulsion device, test tray and test machine interface board
KR102298270B1 (ko) 전기적 접촉의 검출을 포함하는 프로브 시스템 및 방법
JP2015158493A5 (ko)
WO2015130573A1 (en) Systems and methods for on-wafer dynamic testing of electronic devices
KR20170038050A (ko) 디바이스의 검사 방법, 프로브 카드, 인터포저 및 검사 장치
Tunaboylu Electrical characterization of test sockets with novel contactors
CN109211963B (zh) 一种导热材料热阻性能检测系统及检测方法
KR101469222B1 (ko) 반도체 패키지 테스트 소켓용 필름형 컨택부재, 필름형 컨택복합체 및 이를 포함하는 소켓
US9335368B1 (en) Method and apparatus for quantifying defects due to through silicon VIAs in integrated circuits
KR20210146663A (ko) 전기접속용 커넥터
EP3436833B1 (en) Probe systems, storage media, and methods for wafer-level testing over extended temperature ranges
KR20200136697A (ko) 반도체 장치에 대한 테스트 보드 및 테스트 시스템
US9013201B2 (en) Method of testing an object and apparatus for performing the same
US9612274B2 (en) Probe card and test apparatus including the same
KR20170119452A (ko) 반도체 패키지를 수납하기 위한 인서트 조립체 및 이를 포함하는 테스트 트레이
US20190271721A1 (en) Self aligned sort probe card for si bridge wafer
JP2014066527A (ja) 積層ｌｓｉの接続状態の検査方法
TW201825906A (zh) 探針卡模組
Górecki et al. Influence of thermometric characteristics on accuracy of junction temperature measurements of laboratory made SiC Schottky diodes
Tyulevin et al. Methods of the learning experiment of bipolar microcircuits
CN114981668A (zh) 匹配管芯、分立器件和/或模块中的动态和静态参数

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant