JP6343571B2 - パッケージオンパッケージ熱強制デバイス - Google Patents
パッケージオンパッケージ熱強制デバイス Download PDFInfo
- Publication number
- JP6343571B2 JP6343571B2 JP2015031310A JP2015031310A JP6343571B2 JP 6343571 B2 JP6343571 B2 JP 6343571B2 JP 2015031310 A JP2015031310 A JP 2015031310A JP 2015031310 A JP2015031310 A JP 2015031310A JP 6343571 B2 JP6343571 B2 JP 6343571B2
- Authority
- JP
- Japan
- Prior art keywords
- thermal
- package
- test probe
- insulator
- probe guide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/20—Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2817—Environmental-, stress-, or burn-in tests
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Tests Of Electronic Circuits (AREA)
Description
本発明に係るサーマルインタポーザは、テストプローブガイドおよび絶縁体上部と、前記テストプローブガイドおよび絶縁体上部にその上部が取り付けられる熱導体と、テストプローブと、前記熱導体の底面に取り付けられたテストプローブガイドおよび絶縁体底部であって、リング形状に構成されて、前記熱導体が通過し、かつパッケージオンパッケージ(PoP)集積回路(IC)の底に接触するのを可能する、テストプローブガイドおよび絶縁体底部とを含む。
サーマルインタポーザはまた、前記テストプローブガイドおよび絶縁体が、概ね矩形状のリングと、前記リングの隅部に配置される開口と、前記開口を介して位置決めされるアライメントピンとを含む。
サーマルインタポーザはまた、前記熱導体が、熱伝導性の材料と電気的に絶縁性の材料とから成る、概ね矩形状のリングであって、リングの上部を介して前記テストプローブガイドおよび絶縁体上部を受け取り、かつ前記リングの下部を介して前記テストプローブガイドおよび絶縁体底部を受け取るリングを含む。
サーマルインタポーザはまた、熱伝導性の材料が、アルミニウム、銅、窒化アルミニウムから成るグループから選択される。
サーマルインタポーザはまた、電気的に絶縁性の材料が、アモルファスの熱可逆性ポリエーテルイミド(PEI)樹脂、セラミック充填ポリエーテルエーテルケトン(PEEK)化合物、セラミック、および工業用プラスチックから成るグループから選択される。
本発明のシステムは、熱制御ユニット(TCU)に接続されたサーマルデバイスプランジャと、TCUラッチアダプタを介して、前記サーマルデバイスプランジャおよびテストソケットに接続されたサーマルインタポーザとを含み、前記サーマルデバイスプランジャは、パッケージオンパッケージ(PoP)集積回路(IC)の上部パッケージと前記サーマルインタポーザを制御し、当該制御と併せて、コンタクトを介してPOP ICの底部パッケージを制御する。
システムはまた、前記上部パッケージがメモリである。
システムはまた、前記底部パッケージが論理である。
システムはまた、前記サーマルインタポーザが、1つまたは複数の熱伝導性の材料と、1つまたは複数の電気的に絶縁性の材料とを含む。
システムはまた、1つまたは複数の前記熱伝導性の材料が、アルミニウム、銅、および窒化アルミニウムから成るグループから選択される。
システムはまた、1つまたは複数の前記電気的に絶縁性の材料が、アモルファスの熱可逆性ポリエーテルイミド(PEI)樹脂、セラミック充填ポリエーテルエーテルケトン(PEEK)化合物、セラミック、および工業用プラスチックから成るグループから選択される、請求項10に黄記載のシステム。
システムはまた、前記サーマルインタポーザが、テストプローブガイドおよび絶縁体上部と、前記テストプローブガイドおよび絶縁体上部にその上面が取り付けられる熱導体と、テストプローブと、前記熱導体の底部に取り付けられるテストプローブおよび絶縁体底部であって、リング形状に構成されて、前記熱導体が通過し、かつパッケージオンパッケージ(PoP)集積回路(IC)の底に接触することを可能にする、テストプローブおよび絶縁体底部とを含む。
Claims (9)
- テストプローブガイドおよび上部絶縁体と、
熱伝導性および電気的絶縁性の材料からなる概ね矩形状のリングを含み、前記リングの上面を介して前記テストプローブガイドおよび上部絶縁体を受け取り、かつ前記リングの底面を介してテストプローブガイドおよび底部絶縁体を受け取る熱導体であって、前記テストプローブガイドおよび上部絶縁体が前記熱導体の上面に取り付けられる、前記熱導体と、
テストプローブと、
前記熱導体の底面に取り付けられた前記テストプローブガイドおよび底部絶縁体であって、前記テストプローブガイドおよび底部絶縁体は、前記熱導体がパッケージオンパッケージ(PoP)集積回路(IC)の底部チップに接触するように前記熱導体内に取り付く、前記テストプローブガイドおよび底部絶縁体と、
熱制御ユニットから前記熱導体に熱を伝え、これによって前記PoP ICの上部チップに熱を伝えるプランジャであって、前記上部チップおよび前記底部チップが前記熱導体との熱的な接触により効率的かつ直接的に加熱される、前記プランジャと、
を含むサーマルインタポーザ。 - 熱伝導性の材料が、アルミニウム、銅、窒化アルミニウムから成るグループから選択される、請求項1の記載のサーマルインタポーザ。
- 電気的に絶縁性の材料が、アモルファスの熱可逆性ポリエーテルイミド(PEI)樹脂、セラミック充填ポリエーテルエーテルケトン(PEEK)化合物、セラミック、および工業用プラスチックから成るグループから選択される、請求項1に記載のサーマルインタポーザ。
- 温度制御のために液体または流体の使用を必要としないパッケージオンパッケージ(PoP)集積回路(IC)のバーンインテストのためのシステムであって、前記PoP ICは、底部の論理パッケージと当該論理パッケージ上にスタックされた上部のメモリパッケージを有する、前記システムであって、
熱制御ユニット(TCU)と、
前記TCUに接続されるプランジャと、
前記プランジャから前記論理パッケージに熱を伝え、かつ前記底部の論理パッケージと前記上部のメモリパッケージとの間の電気的接続を伝えるサーマルインタポーザを含み、
前記サーマルインタポーザは、
テストプローブガイドおよび上部絶縁体と、
熱伝導性および電気的絶縁性の材料から成る概ね矩形状のリングを含む熱導体であって、前記熱導体は、前記上部のメモリパッケージと接触しかつ底面が前記底部の論理パッケージと接触し、前記熱導体は前記プランジャを介して前記TCUによって加熱される、前記熱導体と、
前記サーマルインタポーザが前記底部の論理パッケージの底部と接触することを可能にするテストプローブガイドおよび底部絶縁体とを含み、
前記テストプローブガイドおよび上部絶縁体および前記テストプローブガイドおよび底部絶縁体が前記熱導体に固定される、システム。 - 前記TCU、前記プランジャおよび前記サーマルインタポーザは、テスト中に、前記論理パッケージおよびメモリパッケージの概ね均一な温度を保つ、請求項4に記載のシステム。
- 前記概ね均一の温度は、−55℃と+150℃との間である、請求項5に記載のシステム。
- 前記TCUは、前記プランジャ、前記サーマルインタポーザおよび前記PoP ICを一緒に取り付ける、請求項4に記載のシステム。
- 前記TCU、前記プランジャおよび前記サーマルインタポーザは、流体の経路なしに効率的な熱伝導をする固体である、請求項4に記載のシステム。
- 前記底部の論理パッケージおよび前記上部のメモリパッケージは、それぞれメモリチップおよび論理チップである、請求項4に記載のシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/186,733 US9594113B2 (en) | 2014-02-21 | 2014-02-21 | Package on package thermal forcing device |
US14/186,733 | 2014-02-21 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015158493A JP2015158493A (ja) | 2015-09-03 |
JP2015158493A5 JP2015158493A5 (ja) | 2017-06-29 |
JP6343571B2 true JP6343571B2 (ja) | 2018-06-13 |
Family
ID=53881972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015031310A Expired - Fee Related JP6343571B2 (ja) | 2014-02-21 | 2015-02-20 | パッケージオンパッケージ熱強制デバイス |
Country Status (6)
Country | Link |
---|---|
US (1) | US9594113B2 (ja) |
JP (1) | JP6343571B2 (ja) |
KR (1) | KR102161329B1 (ja) |
CN (1) | CN104865414B (ja) |
SG (1) | SG10201501301TA (ja) |
TW (1) | TW201543638A (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7762822B2 (en) | 2005-04-27 | 2010-07-27 | Aehr Test Systems | Apparatus for testing electronic devices |
US7800382B2 (en) | 2007-12-19 | 2010-09-21 | AEHR Test Ststems | System for testing an integrated circuit of a device and its method of use |
US8030957B2 (en) | 2009-03-25 | 2011-10-04 | Aehr Test Systems | System for testing an integrated circuit of a device and its method of use |
US20140361800A1 (en) * | 2013-06-05 | 2014-12-11 | Qualcomm Incorporated | Method and apparatus for high volume system level testing of logic devices with pop memory |
US9921265B2 (en) | 2015-12-18 | 2018-03-20 | Sensata Technologies, Inc. | Thermal clutch for thermal control unit and methods related thereto |
JP6744173B2 (ja) * | 2016-08-09 | 2020-08-19 | 株式会社エンプラス | 電気部品用ソケット |
KR102495427B1 (ko) | 2017-03-03 | 2023-02-02 | 에어 테스트 시스템즈 | 일렉트로닉스 테스터 |
TWD191423S (zh) | 2017-09-19 | 2018-07-01 | 日商阿德潘鐵斯特股份有限公司 | Part of the pusher for the electronic component test device |
US11493551B2 (en) | 2020-06-22 | 2022-11-08 | Advantest Test Solutions, Inc. | Integrated test cell using active thermal interposer (ATI) with parallel socket actuation |
US11549981B2 (en) | 2020-10-01 | 2023-01-10 | Advantest Test Solutions, Inc. | Thermal solution for massively parallel testing |
US11821913B2 (en) | 2020-11-02 | 2023-11-21 | Advantest Test Solutions, Inc. | Shielded socket and carrier for high-volume test of semiconductor devices |
US11808812B2 (en) | 2020-11-02 | 2023-11-07 | Advantest Test Solutions, Inc. | Passive carrier-based device delivery for slot-based high-volume semiconductor test system |
US20220155364A1 (en) | 2020-11-19 | 2022-05-19 | Advantest Test Solutions, Inc. | Wafer scale active thermal interposer for device testing |
US11609266B2 (en) | 2020-12-04 | 2023-03-21 | Advantest Test Solutions, Inc. | Active thermal interposer device |
US11573262B2 (en) | 2020-12-31 | 2023-02-07 | Advantest Test Solutions, Inc. | Multi-input multi-zone thermal control for device testing |
US11587640B2 (en) | 2021-03-08 | 2023-02-21 | Advantest Test Solutions, Inc. | Carrier based high volume system level testing of devices with pop structures |
US20230083634A1 (en) * | 2021-09-14 | 2023-03-16 | Advantest Test Solutions, Inc. | Parallel test cell with self actuated sockets |
US11656273B1 (en) | 2021-11-05 | 2023-05-23 | Advantest Test Solutions, Inc. | High current device testing apparatus and systems |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6483328B1 (en) * | 1995-11-09 | 2002-11-19 | Formfactor, Inc. | Probe card for probing wafers with raised contact elements |
US6636062B2 (en) * | 2001-04-10 | 2003-10-21 | Delta Design, Inc. | Temperature control device for an electronic component |
JP2007183164A (ja) * | 2006-01-06 | 2007-07-19 | Fujitsu Ltd | 半導体集積回路装置及びその試験方法 |
CN201218816Y (zh) * | 2008-06-04 | 2009-04-08 | 英业达股份有限公司 | 类芯片的热源装置 |
US7888951B2 (en) * | 2009-02-10 | 2011-02-15 | Qualitau, Inc. | Integrated unit for electrical/reliability testing with improved thermal control |
JP5626353B2 (ja) * | 2010-10-08 | 2014-11-19 | 富士通株式会社 | 半導体パッケージ、冷却機構、及び半導体パッケージの製造方法 |
JP5740903B2 (ja) * | 2010-10-19 | 2015-07-01 | 富士通株式会社 | 電子装置、半導体装置、サーマルインターポーザ及びその製造方法 |
WO2013160716A1 (en) * | 2012-04-26 | 2013-10-31 | Freescale Semiconductor, Inc. | Heating system and method of testing a semiconductor device using a heating system |
CN202904406U (zh) * | 2012-10-18 | 2013-04-24 | 宜硕科技(上海)有限公司 | 用于芯片测试的温控装置 |
US9341671B2 (en) * | 2013-03-14 | 2016-05-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Testing holders for chip unit and die package |
-
2014
- 2014-02-21 US US14/186,733 patent/US9594113B2/en active Active
-
2015
- 2015-02-20 JP JP2015031310A patent/JP6343571B2/ja not_active Expired - Fee Related
- 2015-02-23 SG SG10201501301TA patent/SG10201501301TA/en unknown
- 2015-02-23 KR KR1020150025204A patent/KR102161329B1/ko active IP Right Grant
- 2015-02-24 TW TW104105906A patent/TW201543638A/zh unknown
- 2015-02-25 CN CN201510087464.5A patent/CN104865414B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015158493A (ja) | 2015-09-03 |
KR102161329B1 (ko) | 2020-09-29 |
CN104865414A (zh) | 2015-08-26 |
CN104865414B (zh) | 2018-08-31 |
KR20150099468A (ko) | 2015-08-31 |
SG10201501301TA (en) | 2015-09-29 |
US9594113B2 (en) | 2017-03-14 |
US20150241478A1 (en) | 2015-08-27 |
TW201543638A (zh) | 2015-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6343571B2 (ja) | パッケージオンパッケージ熱強制デバイス | |
JP2015158493A5 (ja) | ||
KR102298270B1 (ko) | 전기적 접촉의 검출을 포함하는 프로브 시스템 및 방법 | |
EP3045921B1 (en) | Prober | |
KR102328101B1 (ko) | 프로브 카드, 프로브 카드용 단열 커버 어셈블리, 및 이를 갖는 반도체 디바이스의 검사 장치 | |
JP5851878B2 (ja) | 半導体モジュールの製造方法 | |
US7541827B2 (en) | BGA package holder device and method for testing of BGA packages | |
TWI401446B (zh) | 探針晶圓、探針裝置以及測試系統 | |
Kearney et al. | PCB embedded power electronics for low voltage applications | |
CN100576431C (zh) | 球栅阵列型封装的多用途解封装夹持器及方法 | |
KR101469222B1 (ko) | 반도체 패키지 테스트 소켓용 필름형 컨택부재, 필름형 컨택복합체 및 이를 포함하는 소켓 | |
CN101661875B (zh) | 用于对bga封装解封装的设备 | |
US9335368B1 (en) | Method and apparatus for quantifying defects due to through silicon VIAs in integrated circuits | |
KR20200136697A (ko) | 반도체 장치에 대한 테스트 보드 및 테스트 시스템 | |
KR102287237B1 (ko) | 반도체 패키지를 수납하기 위한 인서트 조립체 및 이를 포함하는 테스트 트레이 | |
JP5319907B2 (ja) | ソケット基板上にスイッチ素子を有するテスト装置 | |
JP2012142387A (ja) | 試験装置、ステージ装置、および試験方法 | |
Guo et al. | Bonding wire fatigue life prediction of power module in thermal cycling test | |
JP2014066527A (ja) | 積層lsiの接続状態の検査方法 | |
Fu et al. | Comparative Research of Infrared Thermography and Electrical Measurement Method for the Thermal Characteristics Test of GaN HEMT Devices | |
JP2012256799A (ja) | 半導体検査装置 | |
Aggarwal et al. | A Novel Approach for Assessing Impact of Temperature Hot-Spots on Chip-Package Interaction Reliability | |
Khoshzaman et al. | A Survey on Reliability Assessment of Power Modules | |
US20140160269A1 (en) | Interposer testing device and method thereof | |
KR101650134B1 (ko) | 컨택부재 및 이를 포함하는 반도체 패키지 테스트용 소켓 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170516 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170516 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20170516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170620 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20170613 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170919 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180521 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6343571 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |