JP2015158493A - パッケージオンパッケージ熱強制デバイス - Google Patents

Abstract

【解決手段】パッケージオンパッケージ（ＰｏＰ）サーマルフォーシングデバイス用の方法および装置。サーマルインタポーザは、テストプローブガイドおよび絶縁体上部と、その上面がテストプローブガイドおよび絶縁体上部に取り付けられる熱導体と、テストプローブと、熱導体の底部に取り付けられるテストプローブガイドおよび絶縁体底部とを含み、テストプローブガイドおよび絶縁体底部は、リング形状に構成されて、熱導体が通過し、かつパッケージオンパッケージ（ＰｏＰ）集積回路（ＩＣ）の底に接触するのを可能にする。
【効果】システムは、垂直の配置における２つの別々のＩＣの直接的な接触を可能にし、温度が加えられている間に、両方の温度を保つ。
【選択図】図２

Description

本発明は、一般に集積回路（ＩＣ）テストに関し、より詳細には、パッケージオンパッケージのサーマルフォーシング（熱強制）デバイスに関する。

一般に、パッケージオンパッケージ（ＰｏＰ）とは、ディスクリートな論理（ロジック）と、メモリボールグリッドアレイ（ＢＧＡ）の各パッケージとを垂直に結合する、集積回路のパッケージ方法である。２つ以上のパッケージが、それらの間で信号を配線するための標準インターフェースを有して相互の上に取り付けられ、すなわち、スタックされる。これにより、携帯電話、パーソナルデジタルアシスタント（ＰＤＡ）およびデジタルカメラなどの装置における部品密度を一層高くできる。

ＰｏＰフォーマットにおいて集積回路（ＩＣ）をテストする間、非常に厳しい環境でのＩＣの正常な動作を確証するために、ある温度で上部のパッケージ（例えば、メモリ）と底部のパッケージ（例えば、論理）の両方を制御する必要がある。しかしながら、従来のアプローチは、メモリおよびテストコンタクタインタポーザを介した論理デバイス（すなわち、パワージェネレータ）の制御のみが可能である。論理デバイスを制御することは、上部デバイスとインタポーザを介した熱インピーダンスのために、非常に効率が悪い。

本発明のいくつかの態様の基本的な理解を与えるために、この革新についての簡単な概要を以下に示す。この概要は、本発明の包括的な概要ではない。本発明の基本的または重要な要素を特定することも、本発明の範囲を概説することも意図していない。この唯一の目的は、後述されるより詳細な説明の前置きとして、簡単な形で本発明のいくつかの概念を提示することである。

本発明は、パッケージオンパッケージ（ＰｏＰ）サーマルフォーシングデバイスのための方法および装置を提供する。

一般に、一態様においては、本発明はサーマルインタポーザを特徴としており、サーマルインタポーザは、テストプローブガイドおよび絶縁体上部と、熱導体であって、テストプローブおよび絶縁体上部がその上面に取り付けられる熱導体と、テストプローブと、熱導体の底面に取り付けられるテストプローブガイドおよび絶縁体底部であって、熱導体が通過でき、またパッケージオンパッケージ（ＰｏＰ）集積回路（ＩＣ）の底部と接触できるようにリング形状で構成される、テストプローブおよび絶縁体底部と、を含む。

別の態様では、本発明はシステムを特徴としており、このシステムは、熱制御ユニット（ＴＣＵ）に接続されたサーマルデバイスプランジャと、サーマルインタポーザとを含み、サーマルインタポーザは、ＴＣＵラッチアダプタを介してサーマルデバイスプランジャおよびテストソケットに接続され、パッケージオンパッケージ（ＰｏＰ）集積回路（ＩＣ）の上部パッケージと底部パッケージの間の電気的接続を伝え、サーマルデバイスプランジャと底部パッケージの間の温度を伝える。

本発明の実施形態は、以下の利点の１つまたは複数を有することができる。

システムは、垂直の配置における２つの別々のＩＣの直接的な接触を可能にし、温度が加えられている間に、両方の温度を保つ。

システムは、両方のＩＣの均一の温度をもたらす。垂直の形式で配置された以前の解決法では、どの温度が到達しているかにより、１つのＩＣが非常に低温かまたは非常に高温のいずれかになる結果となっていた。

システムは、ＡＴＥの取扱者、システムレベルの取扱者およびベンチアプリケーションにおいて使用できる道具を用いたアプローチ（tooled approach）を可能にする。

上記およびその他の特徴および利点が、以下の詳細な説明および関連する図面の検討を読むことから明らかとなろう。前述の一般的な記載と以下の詳細な記載の両方は単に説明的なものであり、請求される態様を限定するものではないことを理解すべきである。

本発明は、以下の図面と関連して、詳細な説明を参照することによりさらに十分に理解されよう。

本発明による例示的なサーマルインタポーザのブロック図である。

本発明の例示的なサーマルインタポーザを組込む例示的なシステムのブロック図である。

本発明の例示的なサーマルインタポーザの組込みの結果生じる、熱の流れの例示的な図である。

主題の革新を図面を参照して次に述べる。図面では、同様の参照番号は、全体を通して同様の要素に言及するのに使用される。以下の説明において、説明目的のために、様々な具体的詳細が本発明の十分な理解をもたらすように述べられる。しかしながら、本発明が、これらの具体的詳細なしで実行できることは明らかであろう。その他の例示では、よく知られた構造およびデバイスが、本発明を説明するのを容易にするように、ブロック図の形で示されている。

下記の説明において、「または（ｏｒ）」という用語は、排他的な「または（ｏｒ）」ではなく、包括的な「または（ｏｒ）」を意味することを意図している。すなわち、そうでないと明記される場合を除いて、または文脈から明らかである場合を除いて、「ＸはＡまたはＢを使用する」は、自然な包括的順列を意味することを意図している。すなわち、ＸがＡを使用する、ＸがＢを使用する、または、ＸがＡとＢの両方を使用する場合、「ＸはＡまたはＢを使用する」が前述の例のいずれにおいても適合される。さらに、本明細書および添付の図面において使用される冠詞「ａ」および「ａｎ」は、そうでないと明記される場合を除いて、または単数形を示すと文脈から明らかである場合を除いて、「１つまたは複数」を意味していると一般に解釈すべきである。

本発明は、熱試験の間に、通常はメモリである上部ＩＣと、通常は論理（ロジック）である底部ＩＣとに同時に接触し、また、例えば−５５℃から＋１５０℃などの広範な温度範囲にわたり両方のＩＣの温度を維持する、道具を用いたアダプタデバイス（tooled adapter device）である。熱的接触が維持される一方で、自動試験装置（ＡＴＥ）、システムレベルテスト（ＳＬＴ）およびベンチテストを実行する間に、幅広いＩＣ製造の温度に関する途切れのないテスト項目のために、２つのＩＣ間の電気的接続も維持される。

本発明は、テスト中のデバイスが、上部にメモリ装置および底部に論理、上部に論理デバイスおよび底部にメモリを含む場合に使用するために構成され、また、例えばＡＳＩＣや他のメモリデバイス等などのＰｏＰ ＩＣ以外の装置のために構成され得る。

半導体デバイス、すなわち集積回路は、使用直後に故障する可能性のあるデバイスを特定するために、パッケージングの後にテストされる。このテストは、たびたび「バーンインテスト」と呼ばれる。バーンインテストは、半導体デバイスに熱的および電気的にストレスを与え、そうしないと早期に故障するであろうデバイスの故障を加速させる。これにより、消費者に販売されるデバイスがより信頼できるということが確実となる。標準的なＰｏＰ構成では、下部のデバイスはソケットに装着され、インタポーザが存在する。インタポーザは、通常はプラスチック製であるので、電気的接触は可能であるが、熱的接触はできない。それゆえ、この従来のアプローチの熱の流路は不十分であり、通常は上部デバイスのみが適切な温度を受ける。

図１に示すように、本発明による例示的なサーマルインタポーザ１０は、テストプローブガイドおよび絶縁体上部１５、熱導体２０、テストプローブ２５、ならびにテストプローブガイドおよび絶縁体底部３０を含む。テストプローブガイドおよび絶縁体上部１５は、熱導体２０の上面３５に取付けられ、または固定される。

テストプローブガイドおよび絶縁体底部３０は、熱導体２０の底面４０に取り付けられ、または固定される。

一実施形態では、テストプローブガイドおよび絶縁体底部３０はリング形状で構成されて、熱導体２０が通過し、かつパッケージオンパッケージ（ＰｏＰ）ＩＣ（図示せず）の底に接触するのを可能にする。他の実施形態では、別の形状を用いてもよい。

熱導体２０は、熱的に伝導性であり、電気的に絶縁性であるように設計される。熱伝導性の材料には、例えばアルミニウムや銅、窒化アルミニウムが含まれ、電気的に絶縁性の材料には、例えばアモルファスの熱可逆性ポリエーテルイミド（ＰＥＩ）樹脂や、セラミック充填ポリエーテルエーテルケトン（ＰＥＥＫ）化合物、セラミック、およびその他の工業用プラスチックが含まれる。

図２に示すように、例示的なシステム１００は、熱制御ユニット（ＴＣＵ）１１０に接続されるサーマルデバイスプランジャ１０５を含む。

システム１００は、ＴＣＵラッチアダプタ１２５を介して、サーマルデバイスプランジャ１０５およびテストソケット１２０に接続されたサーマルインタポーザ１１５を含む。

サーマルインタポーザ１１５は、パッケージオンパッケージ（ＰｏＰ）集積回路（ＩＣ）の上部パッケージ１３０と底部パッケージ１３５の間の電気的接続を伝える。一実施形態では、上部パッケージ１３０はメモリであり、底部パッケージ１３５は論理である。

また、サーマルインタポーザ１１５は、ＰｏＰ ＩＣのサーマルデバイスプランジャ１０５と底部パッケージ１３５の間で熱を伝える。

サーマルインタポーザ１１５は、１つまたは複数の熱伝導性の材料と、１つまたは複数の電気的に絶縁性の材料とから構成される。

ＰｏＰ ＩＣデバイス１３０の上部１３０は、サーマルデバイスプランジャ１０５によって熱的に制御される。より詳細には、プランジャ１０５は、上部ＩＣ１３０およびインタポーザ１１５を共に制御し、これは同時に、コンタクトを介して論理デバイス１３５を制御する。

ＴＣＵラッチアダプタ１２５は、ＴＣＵ１１０がテストソケット１２０の上にラッチするのを可能にする。テストソケット１２０は、ＰｏＰ ＩＣの底部１３５とロードボード（図示せず）の間を電気的に接続する。

システム１００により、ＩＣに過小または過大なストレスを加えることなく２つの電気的に集積されたＩＣを同じ温度に制御するための、直接的な接触の利用が可能となる。システム１００は、制御のために液体または流体の使用を必要としない。

システム１００は、高出力の処理能力を実現し、また、様々なパッケージのために最小のシステムツールでの柔軟なアプローチを提示する。

システム１００は標準的な相互接続の技法に適応され、同時に、使用時に存在するセンサによる適切な制御を有する小型のアプローチを実施する。

システム１００は、テスト中に、通常はメモリである上部にスタックされたＩＣのオーバーストレスのリスクを取り除き、急勾配する温度応答を可能にする。

図３に示すように、図形２００は、システム１００が、上部パッケージとサーマルインタポーザとに直接接触した状態のサーマルペデスタルの温度を変化させるサーマルフォーシングの解決策を実施することを示す。熱の流れ２０５、２１０は、サーマルフォーシングヘッド２１５から／を介して、サーマルインタポーザ２３０の上部２２５に接触するサーマルペデスタル２２０に移動する。熱の流２３５、２４５は、サーマルインタポーザ２３０から／を介して、移動し、およびその周辺を移動し、サーマルインタポーザ２３０の底部２４５に接触できる。

いくつかの実施例は、それらの派生物とともに、「１つの実施形態」または「一実施形態」という表現を用いて説明できる。これらの用語は、実施形態に関連して述べられた特定の特徴、構造または特性が、少なくとも１つの実施形態に含まれることを意味する。明細書の様々な箇所での「１つの実施形態において」という節の登場は、必ずしも全てが同一の実施例に言及するものではない。

本発明が、好ましい実施形態を参照して特に示され、また説明されたが、添付の特許請求の範囲により規定される本願の精神および範囲から逸脱することなく、様式および詳細の様々な変更がなされ得ることを当業者は理解するであろう。このような変形形態は、本願の範囲に含まれることが意図される。このように、本願の実施形態の前述の記載は、限定的であることを意図していない。むしろ、本発明に対する限定は、以下の特許請求の範囲に示される。

Claims (12)

1. テストプローブガイドおよび絶縁体上部と、
   前記テストプローブガイドおよび絶縁体上部にその上部が取り付けられる熱導体と、
   テストプローブと、
   前記熱導体の底面に取り付けられたテストプローブガイドおよび絶縁体底部であって、リング形状に構成されて、前記熱導体が通過し、かつパッケージオンパッケージ（ＰｏＰ）集積回路（ＩＣ）の底に接触するのを可能する、テストプローブガイドおよび絶縁体底部と
   を含む、サーマルインタポーザ。
2. 前記テストプローブガイドおよび絶縁体が、
   概ね矩形状のリングと、
   前記リングの隅部に配置される開口と、
   前記開口を介して位置決めされるアライメントピンとを含む、請求項１に記載のサーマルインタポーザ。
3. 前記熱導体が、
   熱伝導性の材料と電気的に絶縁性の材料とから成る、概ね矩形状のリングであって、リングの上部を介して前記テストプローブガイドおよび絶縁体上部を受け取り、かつ前記リングの下部を介して前記テストプローブガイドおよび絶縁体底部を受け取るリングを含む、請求項１に記載のサーマルインタポーザ。
4. 熱伝導性の材料が、アルミニウム、銅、窒化アルミニウムから成るグループから選択される、請求項３の記載のサーマルインタポーザ。
5. 電気的に絶縁性の材料が、アモルファスの熱可逆性ポリエーテルイミド（ＰＥＩ）樹脂、セラミック充填ポリエーテルエーテルケトン（ＰＥＥＫ）化合物、セラミック、および工業用プラスチックから成るグループから選択される、請求項３に記載のサーマルインタポーザ。
6. 熱制御ユニット（ＴＣＵ）に接続されたサーマルデバイスプランジャと、
   ＴＣＵラッチアダプタを介して、前記サーマルデバイスプランジャおよびテストソケットに接続されたサーマルインタポーザとを含み、
   前記サーマルデバイスプランジャは、パッケージオンパッケージ（ＰｏＰ）集積回路（ＩＣ）の上部パッケージと前記サーマルインタポーザを制御し、当該制御と併せて、コンタクトを介してＰＯＰ ＩＣの底部パッケージを制御する、システム。
7. 前記上部パッケージがメモリである、請求項６に記載のシステム。
8. 前記底部パッケージが論理である、請求項７に記載のシステム。
9. 前記サーマルインタポーザが、１つまたは複数の熱伝導性の材料と、１つまたは複数の電気的に絶縁性の材料とを含む、請求項６に記載のシステム。
10. １つまたは複数の前記熱伝導性の材料が、アルミニウム、銅、および窒化アルミニウムから成るグループから選択される、請求項９に記載のシステム。
11. １つまたは複数の前記電気的に絶縁性の材料が、アモルファスの熱可逆性ポリエーテルイミド（ＰＥＩ）樹脂、セラミック充填ポリエーテルエーテルケトン（ＰＥＥＫ）化合物、セラミック、および工業用プラスチックから成るグループから選択される、請求項１０に黄記載のシステム。
12. 前記サーマルインタポーザが、
    テストプローブガイドおよび絶縁体上部と、
    前記テストプローブガイドおよび絶縁体上部にその上面が取り付けられる熱導体と、
    テストプローブと、
    前記熱導体の底部に取り付けられるテストプローブおよび絶縁体底部であって、リング形状に構成されて、前記熱導体が通過し、かつパッケージオンパッケージ（ＰｏＰ）集積回路（ＩＣ）の底に接触することを可能にする、テストプローブおよび絶縁体底部とを含む、請求項６の記載のシステム。
    

Images