KR102145466B1

KR102145466B1 - 액정 표시 패널

Info

Publication number: KR102145466B1
Application number: KR1020130166851A
Authority: KR
Inventors: 윤선태; 박재병; 박해일; 이광근; 이백희; 심문기; 이준한
Original assignee: 삼성디스플레이 주식회사
Priority date: 2013-12-30
Filing date: 2013-12-30
Publication date: 2020-08-19
Also published as: KR20150077906A; US9536481B2; US20150187301A1

Abstract

액정 표시 패널은, 서로 다른 제1색 영역, 제2색 영역, 제3색 영역 및 제1 백색 영역을 각각 포함하고 서로 인접한 제1 단위 화소 및 제2 단위 화소를 포함하는 복수의 단위 화소들, 상기 단위 화소들을 가로지르도록 제1 방향으로 연장되고 서로 인접한 제1 게이트 라인 및 제2 게이트 라인을 포함하는 복수의 게이트 라인들, 상기 제1 방향에 교차하는 제2 방향으로 연장되는 복수의 데이터 라인들 및 상기 데이터 라인들에 전기적으로 연결되는 복수의 화소 전극들을 포함한다. 상기 화소 전극들은 상기 제1 단위 화소의 제1색 영역, 제2색 영역 및 제3색 영역에 각각 중첩하는 제1 화소 전극, 제2 화소 전극 및 제3 화소 전극과, 상기 제2 단위 화소의 제1색 영역, 제2색 영역 및 제3색 영역에 각각 중첩하는 제4 화소 전극, 제5 화소 전극 및 제6 화소 전극과, 상기 제1 게이트 라인 및 제2 게이트 라인의 사이에 배치되는 제7 화소 전극을 포함한다. 상기 제7 화소 전극은 상기 제1 단위 화소의 제1 백색 영역 및 상기 제2 단위 화소의 제1 백색 영역에 모두 중첩한다.

Description

액정 표시 패널{LIQUID CRYSTAL DISPLAY PANEL}

본 발명은 액정 표시 패널에 관한 것으로, 보다 상세하게는 표시품질을 향상시킬 수 있는 액정 표시 패널에 관한 것이다.

액정 표시 패널은, 매트릭스 형태로 배열되는 복수의 화소 전극들을 포함하는 어레이 기판, 상기 어레이 기판에 마주하는 대향 기판 및 상기 어레이 기판과 대향 기판의 사이에 배치되는 액정층을 포함한다. 상기 액정 표시 패널을 구동하기 위한 신호 구동부는 상기 화소 전극들에 소정의 전압을 인가할 수 있다. 상기 전압에 의해 형성된 전계는 상기 액정층에 포함된 액정들의 배향을 조절할 수 있다.

상기 액정 표시 패널은 상기 어레이 기판 또는 대향 기판에 배치되는 복수의 컬러필터를 포함한다. 예를 들어, 상기 컬러필터는 적색, 녹색 및 청색 필터들을 포함할 수 있다. 상기 화소 전극들은 상기 컬러필터에 중첩하여, 상기 액정들의 배향에 따라 백라이트 광을 적색광, 녹색광 및 청색광으로 투과시킬 수 있다. 상기 컬러필터에 중첩하지 않는 화소 영역은 백색광을 투과시킬 수 있다.

하나의 단위 화소가 상기 적색광, 녹색광, 청색광 및 백색광을 투과시키는 영역들을 모두 포함하는 RGBW 화소 구조를 갖는 액정 표시 패널에서, 선명도(sharpness) 및 측면 시야각을 향상시키기 위해서는, 상기 화소 전극들을 복수의 도메인들로 분할하고, 컬러광들의 투과 영역을 증가시킬 수 있다.

그러나, 상대적으로 크기가 작은 백색광 투과 영역의 경우, 화소 전극을 분할하는 작은 도메인들에 의해 백라이트 광이 회절됨으로써, 상기 액정 표시 패널의 선명도를 감소시킬 수 있는 문제가 있다.

이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 RGBW 화소 구조를 가지면서도 표시 영상의 선명도를 향상시킬 수 있는 액정 표시 패널을 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 액정 표시 패널은, 서로 다른 제1색 영역, 제2색 영역, 제3색 영역 및 제1 백색 영역을 각각 포함하고 서로 인접한 제1 단위 화소 및 제2 단위 화소를 포함하는 복수의 단위 화소들, 상기 단위 화소들을 가로지르도록 제1 방향으로 연장되고 서로 인접한 제1 게이트 라인 및 제2 게이트 라인을 포함하는 복수의 게이트 라인들, 상기 제1 방향에 교차하는 제2 방향으로 연장되는 복수의 데이터 라인들 및 상기 데이터 라인들에 전기적으로 연결되는 복수의 화소 전극들을 포함한다. 상기 화소 전극들은 상기 제1 단위 화소의 제1색 영역, 제2색 영역 및 제3색 영역에 각각 중첩하는 제1 화소 전극, 제2 화소 전극 및 제3 화소 전극과, 상기 제2 단위 화소의 제1색 영역, 제2색 영역 및 제3색 영역에 각각 중첩하는 제4 화소 전극, 제5 화소 전극 및 제6 화소 전극과, 상기 제1 게이트 라인 및 제2 게이트 라인의 사이에 배치되는 제7 화소 전극을 포함한다. 상기 제7 화소 전극은 상기 제1 단위 화소의 제1 백색 영역 및 상기 제2 단위 화소의 제1 백색 영역에 모두 중첩한다.

본 발명의 일 실시예에 있어서, 상기 제1 화소 전극, 제2 화소 전극 및 제3 화소 전극은 상기 제1 방향을 따라 배열되고, 상기 제4, 제5 및 제6 화소 전극들은 상기 제7 화소 전극에 대해 각각 상기 제1, 제2 및 제3 화소 전극들과 대칭적으로 배열될 수 있다.

본 발명의 일 실시예에 있어서, 상기 제7 화소 전극의 제2 면적은 상기 제1 화소 전극, 제2 화소 전극 및 제3 화소 전극의 제1 면적들보다 클 수 있다.

본 발명의 일 실시예에 있어서, 상기 제2 면적은 상기 제1 면적의 2배 이상 3배 이하일 수 있다.

본 발명의 일 실시예에 있어서, 상기 화소 전극들은 상기 제1 방향 및 제2 방향에 대하여 경사진 복수의 슬릿들을 포함하고, 상기 제1 화소 전극, 제2 화소 전극 및 제3 화소 전극의 슬릿들의 제1 폭은 상기 제7 화소 전극의 슬릿들의 제2 폭과 같거나 작을 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 단위 화소의 제1색 영역, 제2색 영역 및 제3색 영역은 상기 제1 게이트 라인에 대하여 상기 제1 단위 화소의 제1 백색 영역과 반대되고, 상기 제2 단위 화소의 제1색 영역, 제2색 영역 및 제3색 영역은 상기 제2 게이트 라인에 대하여 상기 제2 단위 화소의 제1 백색 영역과 반대될 수 있다.

본 발명의 일 실시예에 있어서, 상기 제7 화소 전극은 상기 제1 게이트 라인에 전기적으로 연결될 수 있다.

본 발명의 일 실시예에 있어서, 상기 제7 화소 전극은 상기 제2 게이트 라인에 전기적으로 연결되고, 상기 제1 게이트 라인 및 제2 게이트 라인에는 동기화된 게이트 신호들이 인가될 수 있다.

본 발명의 일 실시예에 있어서, 상기 데이터 라인들은, 상기 제1 화소 전극 및 제4 화소 전극에 전기적으로 연결되는 제1 데이터 라인; 상기 제2 화소 전극 및 제5 화소 전극에 전기적으로 연결되는 제2 데이터 라인; 상기 제3 화소 전극 및 제6 화소 전극에 전기적으로 연결되는 제3 데이터 라인; 및 상기 제7 화소 전극에 전기적으로 연결되는 제4 데이터 라인을 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 데이터 라인, 제2 데이터 라인, 제3 데이터 라인 및 제4 데이터 라인 중 적어도 하나는, 상기 제1 화소 전극, 제2 화소 전극 및 제3 화소 전극 중 어느 2개의 화소 전극들 사이에 배치될 수 있다.

본 발명의 일 실시예에 있어서, 상기 제2 단위 화소는 상기 제2 방향을 따라 상기 제1 단위 화소에 인접하고, 상기 제4 데이터 라인을 통해 제7 화소 전극에 인가되는 제7 데이터 전압은 상기 제1 화소 전극 내지 제6 화소 전극에 각각 인가되는 제1 내지 제6 데이터 전압들에 기초하여 결정될 수 있다.

본 발명의 일 실시예에 있어서, 상기 제7 화소 전극에 인가되는 제7 데이터 전압은 상기 제1 내지 제6 데이터 전압들의 최소값, 최대값 및 평균값 중 어느 하나일 수 있다.

본 발명의 일 실시예에 있어서, 상기 제2 단위 화소는 상기 제2 방향을 따라 상기 제1 단위 화소에 인접하고, 상기 단위 화소들은 상기 제1 방향을 따라 상기 제1 단위 화소에 인접한 제3 단위 화소 및 상기 제2 방향을 따라 상기 제3 단위 화소에 인접한 제4 단위 화소를 더 포함하며, 상기 제1 단위 화소는 상기 제1 방향을 따라 상기 제1 백색 영역에 인접하는 제2 백색 영역을 더 포함하고, 상기 제2 백색 영역은 상기 제1 방향을 따라 상기 제7 화소 전극에 인접하고 상기 제2 단위 화소, 제3 단위 화소 및 제4 단위 화소에 부분적으로 중첩하는 제8 화소 전극에 중첩할 수 있다.

본 발명의 일 실시예에 있어서, 상기 화소 전극들은 상기 제3 단위 화소의 제1색 영역, 제2색 영역 및 제3색 영역에 각각 중첩하는 제9 화소 전극, 제10 화소 전극 및 제11 화소 전극; 및 상기 제4 단위 화소의 제1색 영역, 제2색 영역 및 제3색 영역에 각각 중첩하는 제12 화소 전극, 제13 화소 전극 및 제14 화소 전극을 더 포함하고, 상기 제8 화소 전극에 인가되는 제8 데이터 전압은 상기 제1 내지 제6 화소 전극들에 각각 인가되는 제1 내지 제6 데이터 전압들과 상기 제9 내지 제14 화소 전극들에 각각 인가되는 제9 내지 제14 데이터 전압들의 최소값, 최대값 및 평균값 중 어느 하나일 수 있다.

본 발명의 일 실시예에 있어서, 상기 단위 화소들은 상기 제1 방향을 따라 상기 제1 단위 화소에 인접한 제3 단위 화소; 및 상기 제1 단위 화소에 대해 상기 제3 단위 화소와 반대되는 제4 단위 화소를 더 포함하고, 상기 제3 단위 화소의 제1색 영역, 제2색 영역 및 제3색 영역과 상기 제4 단위 화소의 제1색 영역, 제2색 영역 및 제3색 영역은 각각, 상기 제1 게이트 라인 및 제2 게이트 라인의 사이에 배치될 수 있다.

본 발명의 일 실시예에 있어서, 상기 제4 단위 화소, 제1 단위 화소 및 제3 단위 화소는 상기 제1 방향을 따라 지그재그 형태로 배치될 수 있다.

본 발명의 일 실시예에 있어서, 상기 게이트 라인들 및 데이터 라인들에 중첩하고 복수의 개구 영역들을 갖는 차광 패턴을 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 차광 패턴은 상기 제1 단위 화소 및 제2 단위 화소의 제1색 영역들, 제2색 영역들 및 제3색 영역들에 각각 중첩하는 복수의 제1 개구 영역들; 및 상기 제1 단위 화소 및 제2 단위 화소의 제1 백색 영역들에 중첩하는 제2 개구 영역을 포함하고, 상기 제2 개구 영역은 상기 제1 게이트 라인 및 제2 게이트 라인의 사이에 배치될 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 단위 화소에 중첩하는 상기 제1 개구 영역의 제3 면적은, 상기 제2 개구 영역의 제4 면적과 동일할 수 있다.

본 발명의 실시예들에 따른 액정 표시 패널에 따르면, RGBW 화소 구조의 인접한 단위 화소들에 포함되는 백색 영역들을 개별적인 적색 영역, 녹색 영역 또는 청색 영역보다 큰 면적을 갖고 슬릿 폭이 넓은 하나의 화소 전극에 중첩시키고, 상기 화소 전극을 적색 영역, 녹색 영역 및 청색 영역과 독립적으로 구동시킴으로써, 백색 영역의 도메인 크기의 감소로 인한 백라이트 광의 회절을 감소시킬 수 있고, 그에 따라 표시 영상의 선명도를 증가시킬 수 있다.

또한, 인접한 단위 화소들이 하나의 통합된 백색 영역을 가짐으로써, 상기 백색 영역에 중첩하는 화소 전극을 제어하기 위한 스위칭 소자의 개수를 감소시킬 수 있고, 그에 따라 액정 표시 패널의 수율이 향상될 수 있다.

나아가, 상기 스위칭 소자를 커버하는 차광 패턴의 개구 면적이 넓어짐으로써, 액정 표시 패널의 투과율이 향상될 수 있다.

도 1은 본 발명의 일 실시예에 따른 액정 표시 패널의 사시도이다.
도 2는 도 1의 액정 표시 패널의 화소 구조를 도시한 평면도이다.
도 3a는 도 2의 스위칭 소자를 확대 도시한 부분 평면도이다.
도 3b는 도 3a의 I-I 라인을 따라 절단한 단면도이다.
도 4는 도 1의 액정 표시 패널의 광 투과 영역을 도시한 평면도이다.
도 5는 도 2의 화소 구조에 적용될 수 있는 차광 패턴을 도시한 평면도이다.
도 6은 도 2의 화소 구조에 적용될 수 있는 다른 차광 패턴을 도시한 평면도이다.
도 7은 본 발명의 다른 실시예에 따른 액정 표시 패널의 화소 구조를 도시한 평면도이다.
도 8은 도 7의 액정 표시 패널에 적용될 수 있는 광 투과 영역을 도시한 평면도이다.
도 9는 도 7의 화소 구조에 적용될 수 있는 차광 패턴을 도시한 평면도이다.
도 10은 도 7의 화소 구조에 적용될 수 있는 다른 차광 패턴을 도시한 평면도이다.
도 11은 본 발명의 또 다른 실시예에 따른 액정 표시 패널의 화소 구조를 도시한 평면도이다.
도 12는 도 11의 액정 표시 패널에 적용될 수 있는 광 투과 영역을 도시한 평면도이다.
도 13은 도 11의 화소 구조에 적용될 수 있는 차광 패턴을 도시한 평면도이다.
도 14는 도 11의 화소 구조에 적용될 수 있는 다른 차광 패턴을 도시한 평면도이다.

이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.

도 1은 본 발명의 일 실시예에 따른 액정 표시 패널의 사시도이다.

도 1을 참조하면, 본 실시예에 따른 액정 표시 패널(100)은 어레이 기판(120), 대향 기판(130) 및 액정층(140)을 포함한다.

상기 어레이 기판(120)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL), 복수의 스위칭 소자들(TFT) 및 복수의 화소 전극들(PE)을 포함한다. 상기 스위칭 소자(TFT)는 상기 화소 전극(PE)을 상기 게이트 라인(GL) 및 데이터 라인(DL)에 전기적으로 연결시킬 수 있다. 상기 화소 전극(PE)은 서브 화소 영역을 정의할 수 있다.

상기 대향 기판(130)은 상기 어레이 기판(120)에 마주한다.

상기 액정층(140)은 상기 어레이 기판(120) 및 대향 기판(130)의 사이에 배치된다.

상기 어레이 기판(120) 또는 상기 대향 기판(130)은 상기 서브 화소 영역에 중첩하는 컬러필터 패턴을 포함할 수 있다. 예를 들어, 상기 액정 표시 패널(100)은 상기 컬러필터 패턴이 상기 어레이 기판(120)에 배치되는 COA (color filter on array substrate) 구조를 가질 수 있다. 또는, 상기 컬러필터 패턴은 상기 대향 기판(130)에 배치될 수 있다. 상기 컬러필터 패턴은 예를 들어, 적색 필터, 녹색 필터 및 청색 필터를 포함할 수 있다. 또는, 상기 컬러필터 패턴은 청색 또는 자외선 파장대의 백라이트 광을 적색, 녹색, 황색 등으로 전환하기 위한 컬러 형광체 또는 나노입자 필름을 포함할 수 있다. 이하, 상기 액정 표시 패널(100)로부터 적색광, 녹색광, 청색광 및 백색광이 투과되는 영역을 각각, 적색 영역, 녹색 영역, 청색 영역 및 백색 영역으로 지칭한다.

상기 어레이 기판(120) 또는 상기 대향 기판(130)은 상기 서브 화소 영역의 경계에 중첩하는 차광 패턴을 포함할 수 있다. 예를 들어, 상기 액정 표시 패널(100)은 상기 차광 패턴이 상기 어레이 기판(120)에 배치되는 BOA (black matrix on array substrate) 구조를 가질 수 있다. 또는, 상기 차광 패턴은 상기 대향 기판(130)에 배치될 수 있다.

상기 어레이 기판(120) 또는 상기 대향 기판(130)은 상기 화소 전극(PE)과 전계를 형성하기 위한 공통 전극을 포함할 수 있다. 예를 들어, 상기 액정 표시 패널(100)은 상기 공통 전극이 상기 어레이 기판(120)에 배치되고, 상기 화소 전극(PE) 및 공통 전극에 의해 형성되는 수평 전계로 인해 상기 액정층(140)의 액정들의 배향이 조절되는 PLS (plane to line switching) 구조를 가질 수 있다. 상기 PLS 구조에서, 상기 화소 전극(PE) 또는 상기 공통 전극은 복수의 슬릿들을 포함할 수 있다. 또는, 상기 공통 전극은 상기 대향 기판(130)에 배치될 수 있다.

상기 액정 표시 패널(100)은 영상 구동부(110)로부터 영상 신호를 인가받을 수 있다.

상기 영상 구동부(110)는 게이트 구동부(111) 및 데이터 구동부(113)를 포함한다. 상기 게이트 구동부(111)는 상기 게이트 라인들(GL)에 게이트 온/오프 전압들을 출력할 수 있다. 상기 게이트 구동부(111) 및 데이터 구동부(113)는 도 1에 도시된 바와 같이, 테이프 캐리어 패키지(TCP) 형태로 상기 액정 표시 패널(100)에 실장될 수 있다. 또는, 상기 게이트 구동부(111) 또는 데이터 구동부(113)는 상기 어레이 기판(120) 상에 집적될 수 있다.

상기 데이터 구동부(113)는 상기 데이터 라인들(DL)에 데이터 전압들을 출력한다.

도 2는 도 1의 액정 표시 패널의 화소 구조를 도시한 평면도이다. 도 3a는 도 2의 스위칭 소자를 확대 도시한 부분 평면도이다. 도 3b는 도 3a의 I-I 라인을 따라 절단한 단면도이다.

도 2, 도 3a 및 도 3b를 참조하면, 본 실시예에 따른 액정 표시 패널(100)의 어레이 기판(110)은, 베이스 기판(121), 게이트 라인들(GL1, GL2, GL3), 게이트 절연층(123), 데이터 라인들(DL1 내지 DL9), 패시베이션막(125), 화소 전극들(PE1 내지 PE15) 및 스위칭 소자들(TFT1 내지 TFT15)을 포함한다. 상기 스위칭 소자들(TFT1 내지 TFT15)은 게이트 전극(GE), 소스 전극(SE), 액티브 패턴(AP) 및 드레인 전극(DE)을 각각 포함한다.

상기 액정 표시 패널(100)의 표시 영역은 소정의 상기 화소 전극들에 중첩하는 제1 단위 화소(PU1)를 포함하는 복수의 단위 화소들에 의해 나누어질 수 있다.

상기 베이스 기판(121)은 투명한 절연 물질을 포함한다. 예를 들어, 상기 베이스 기판(121)은 유리(glass), 석영(quartz), 플라스틱(plastic), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate) 수지, 폴리에틸린(polyethylene) 수지, 폴리카보네이트(polycarbonate) 수지 등을 포함할 수 있다.

상기 게이트 라인들(GL1, GL2, GL3)은 상기 베이스 기판(121) 상에서 제1 방향(D1)으로 연장되고, 상기 제1 방향(D1)에 교차하는 제2 방향(D2)을 따라 배열될 수 있다. 상기 게이트 라인(GL)은 예를 들어, 알루미늄(Al), 금(Au), 은(Ag), 구리(Cu), 철(Fe), 니켈(Ni), 그들의 합금 등을 포함할 수 있다. 또는, 예를 들어, 상기 게이트 라인(GL)은 인듐 도핑된 아연 산화물(indium doped zinc oxide; IZO), 갈륨 도핑된 아연 산화물(gallium doped zinc oxide; GZO) 등을 포함할 수 있다. 상기 게이트 라인들은 상기 제2 방향(D2)을 따라 순차적으로 인접하는 제1 게이트 라인(GL1), 제2 게이트 라인(GL2) 및 제3 게이트 라인(GL3)을 포함할 수 있다.

상기 게이트 전극(GE)은 상기 게이트 라인(GL)에 전기적으로 연결될 수 있다. 상기 게이트 전극(GE)은 상기 게이트 라인(GL)과 동일한 재질을 포함할 수 있다. 예를 들어, 상기 게이트 전극(GE)은 상기 게이트 라인(GL)과 일체로 형성될 수 있다.

상기 게이트 절연층(123)은 상기 게이트 라인(GL) 및 게이트 전극(GE)이 배치된 상기 베이스 기판(121) 상에 배치될 수 있다. 상기 게이트 절연층(123)은 투명한 절연 물질, 예를 들어, 실리콘 산화물, 실리콘 질화물 등을 포함할 수 있다.

상기 액티브 패턴(AP)은 상기 게이트 전극(GE)에 중첩하도록 상기 게이트 절연층(123) 상에 배치될 수 있다. 상기 액티브 패턴(AP)은 인듐(indium; In), 아연(zinc; Zn), 갈륨(gallium; Ga), 주석(tin; Sn), 하프늄(hafnium; Hf) 등을 포함할 수 있다. 예를 들어, 상기 액티브 패턴(AP)은 인듐 갈륨 아연 산화물(indium gallium zinc oxide; IGZO), 인듐 주석 아연 산화물(indium tin zinc oxide; ITZO), 하프늄 인듐 아연 산화물(hafnium indium zinc oxide; HIZO) 등을 포함하는 산화물 반도체 패턴일 수 있다.

상기 데이터 라인들(DL1 내지 DL9)은 상기 액티브 패턴(AP)이 배치된 상기 베이스 기판(121) 상에 배치될 수 있다. 상기 데이터 라인들(DL1 내지 DL9)은 상기 제2 방향(D2)으로 연장되며, 상기 제1 방향을 따라 배열될 수 있다. 예를 들어, 상기 제2 방향(D2)은 제1 방향(D1)에 실질적으로 수직할 수 있다. 상기 데이터 라인들(DL1 내지 DL9)과 상기 게이트 라인(GL1 내지 GL3)은 복수의 서브 화소 영역을 정의할 수 있다. 상기 데이터 라인들(DL1 내지 DL9)은 상기 게이트 라인들(GL1 내지 GL3)과 동일한 재질을 포함할 수 있다. 예를 들어, 상기 데이터 라인들(DL1 내지 DL9)은 알루미늄(Al), 금(Au), 은(Ag), 구리(Cu), 철(Fe), 니켈(Ni), 그들의 합금 등을 포함할 수 있다. 상기 데이터 라인들(DL1 내지 DL9)은 상기 제1 방향(D1)을 따라 순차적으로 인접하는 제1 데이터 라인(DL1), 제2 데이터 라인(DL2), 제3 데이터 라인(DL3), 제4 데이터 라인(DL4), 제5 데이터 라인(DL5), 제6 데이터 라인(DL6), 제7 데이터 라인(DL7), 제8 데이터 라인(DL8) 및 제9 데이터 라인(DL9)을 포함할 수 있다.

상기 소스 전극(SE)은 상기 액티브 패턴(AP)의 제1 단부에 중첩하도록 상기 게이트 절연층(123) 상에 배치될 수 있다. 상기 소스 전극(SE)은 상기 데이터 라인 (DL)에 전기적으로 연결될 수 있다. 예를 들어, 상기 소스 전극(SE)은 상기 데이터 라인(DL)과 일체로 형성될 수 있다.

상기 드레인 전극(DE)은 상기 소스 전극(SE)으로부터 이격되며, 상기 액티브 패턴(AP)의 제2 단부에 중첩하도록 상기 게이트 절연층(123) 상에 배치될 수 있다. 상기 드레인 전극(DE)은 상기 소스 전극(SE)과 동일한 재질을 포함할 수 있다. 예를 들어, 상기 소스 전극(SE) 및 드레인 전극(DE)은 알루미늄(Al), 금(Au), 은(Ag), 구리(Cu), 철(Fe), 니켈(Ni), 그들의 합금 등을 포함할 수 있다.

상기 패시베이션막(125)은 상기 소스 전극(SE) 및 드레인 전극(DE) 상에 배치되며, 상기 소스 전극(SE) 및 드레인 전극(DE)을 커버할 수 있다. 상기 패시베이션막(125)은 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다. 예를 들어, 상기 패시베이션막(125)은 상기 게이트 절연층(123)과 동일한 재질을 포함할 수 있다. 예를 들어, 상기 패시베이션막(123)은 실리콘 산화물, 실리콘 질화물 등을 포함할 수 있다.

상기 화소 전극들(PE1 내지 PE15)은 상기 패시베이션막(125) 위에 형성될 수 있다. 상기 화소 전극들(PE1 내지 PE15)은 투명한 도전성 물질을 포함할 수 있다. 상기 화소 전극들(PE1 내지 PE15)은 각각, 상기 패시베이션막(125)에 정의된 콘택홀(CNT)을 통해 상기 드레인 전극(DE)에 전기적으로 연결될 수 있다.

상기 화소 전극들은, 제1 스위칭 소자(TFT1)를 통하여 상기 제1 게이트 라인(GL1) 및 제1 데이터 라인(DL1)에 전기적으로 연결되는 제1 화소 전극(PE1)과, 제2 스위칭 소자(TFT2)를 통하여 상기 제1 게이트 라인(GL1) 및 제2 데이터 라인(DL2)에 전기적으로 연결되는 제2 화소 전극(PE2)을 포함할 수 있다.

상기 화소 전극들은, 제3 스위칭 소자(TFT3)를 통하여 상기 제1 게이트 라인(GL1) 및 제4 데이터 라인(DL4)에 전기적으로 연결되는 제3 화소 전극(PE3)과, 제4 스위칭 소자(TFT4)를 통하여 상기 제1 게이트 라인(GL1) 및 제5 데이터 라인(DL5)에 전기적으로 연결되는 제4 화소 전극(PE4)을 포함할 수 있다.

상기 화소 전극들은, 제5 스위칭 소자(TFT5)를 통하여 상기 제1 게이트 라인(GL1) 및 제7 데이터 라인(DL7)에 전기적으로 연결되는 제5 화소 전극(PE5)과, 제6 스위칭 소자(TFT6)를 통하여 상기 제1 게이트 라인(GL1) 및 제9 데이터 라인(DL9)에 전기적으로 연결되는 제6 화소 전극(PE6)을 포함할 수 있다.

상기 화소 전극들은, 제7 스위칭 소자(TFT7)를 통하여 상기 제2 게이트 라인(GL2) 및 제3 데이터 라인(DL3)에 전기적으로 연결되는 제7 화소 전극(PE7)과, 제8 스위칭 소자(TFT8)를 통하여 상기 제2 게이트 라인(GL2) 및 제6 데이터 라인(DL6)에 전기적으로 연결되는 제8 화소 전극(PE8)과, 제9 스위칭 소자(TFT9)를 통하여 상기 제2 게이트 라인(GL2) 및 제9 데이터 라인(DL9)에 전기적으로 연결되는 제9 화소 전극(PE9)을 포함할 수 있다. 상기 제7 내지 제9 화소 전극들(PE7, PE8, PE9)은 상기 제1 게이트 라인(GL1) 및 제2 게이트 라인(GL2)의 사이에 배치될 수 있다.

상기 화소 전극들은, 제10 스위칭 소자(TFT10)를 통하여 상기 제3 게이트 라인(GL3) 및 제1 데이터 라인(DL1)에 전기적으로 연결되는 제10 화소 전극(PE10)과, 제11 스위칭 소자(TFT11)를 통하여 상기 제3 게이트 라인(GL3) 및 제2 데이터 라인(DL2)에 전기적으로 연결되는 제11 화소 전극(PE11)을 포함할 수 있다.

상기 화소 전극들은, 제12 스위칭 소자(TFT12)를 통하여 상기 제3 게이트 라인(GL3) 및 제4 데이터 라인(DL4)에 전기적으로 연결되는 제12 화소 전극(PE12)과, 제13 스위칭 소자(TFT13)를 통하여 상기 제3 게이트 라인(GL3) 및 제5 데이터 라인(DL5)에 전기적으로 연결되는 제13 화소 전극(PE13)을 포함할 수 있다.

상기 화소 전극들은, 제14 스위칭 소자(TFT14)를 통하여 상기 제3 게이트 라인(GL3) 및 제7 데이터 라인(DL7)에 전기적으로 연결되는 제14 화소 전극(PE14)과, 제15 스위칭 소자(TFT15)를 통하여 상기 제3 게이트 라인(GL3) 및 제8 데이터 라인(DL8)에 전기적으로 연결되는 제15 화소 전극(PE15)을 포함할 수 있다.

상기 화소 전극들(PE1 내지 PE15)은 각각, 상기 제1 방향(D1) 및 제2 방향(D2)에 대하여 소정의 각도로 기울어진 복수의 슬릿들을 포함할 수 있다. 예를 들어, 상기 제1 내지 제6 화소 전극들(PE1 내지 PE6)과, 상기 제10 내지 제15 화소 전극들(PE10 내지 PE15)의 슬릿들(SL1)은 제1 폭(W1)을 가질 수 있다. 예를 들어, 상기 제1 폭(W1)은 약 1 μm 이상 약 10 μm 이하일 수 있다. 예를 들어, 상기 제7 내지 제9 화소 전극들(PE7 내지 PE9)은 상기 제1 폭(W1)과 같거나 상기 제1 폭(W1)보다 큰 제2 폭(W2)을 갖는 슬릿들(SL2)을 포함할 수 있다. 예를 들어, 상기 제2 폭(W2)은 약 1 μm 이상 약 10 μm 이하일 수 있다.

상기 화소 전극들(PE1 내지 PE15)의 면적은 서로 다를 수 있다. 예를 들어, 상기 제1 내지 제6 화소 전극들(PE1 내지 PE6)과, 상기 제10 내지 제15 화소 전극들(PE10 내지 PE15)은 각각 제1 면적을 가질 수 있다. 예를 들어, 상기 제7 내지 제9 화소 전극들(PE7, PE8, PE9)은 각각 상기 제1 면적보다 큰 제2 면적을 가질 수 있다. 예를 들어, 상기 제2 면적은 상기 제1 면적의 약 2배 이상 약 3배 이하일 수 있다. 예를 들어, 상기 제2 면적은 상기 제1 면적의 약 2배일 수 있다.

상기 데이터 라인들(DL1 내지 DL9) 중 일부는 상기 화소 전극들(PE1 내지 PE15)의 사이에 배치될 수 있다. 예를 들어, 상기 제2 내지 제4 데이터 라인(DL2, DL3, DL4)은 상기 제2 화소 전극(PE2) 및 제3 화소 전극(PE3)의 사이에 배치될 수 있다. 또한, 상기 제2 내지 제4 데이터 라인(DL2, DL3, DL4)은 상기 제7 화소 전극(PE7) 및 제8 화소 전극(PE8)의 사이에 배치될 수 있다. 또한, 상기 제2 내지 제4 데이터 라인(DL2, DL3, DL4)은 상기 제11 화소 전극(PE11) 및 제12 화소 전극(PE12)의 사이에 배치될 수 있다.

비슷하게, 상기 제5 내지 제7 데이터 라인(DL5, DL6, DL7)은 상기 제4 화소 전극(PE4) 및 제5 화소 전극(PE5)의 사이와, 상기 제8 화소 전극(PE8) 및 제9 화소 전극(PE9)의 사이와, 상기 제13 화소 전극(PE13)과 제14 화소 전극(PE14)의 사이에 배치될 수 있다.

이와 같이, 본 실시예에서, 상기 제1 게이트 라인(GL1)에 전기적으로 연결되는 2개의 화소 전극들(PE1 내지 PE6)의 사이에는 3개의 데이터 라인들(DL2 내지 DL4, 또는 DL5 내지 DL7)이 배치될 수 있다. 또한, 상기 제2 게이트 라인(GL2)에 전기적으로 연결되는 화소 전극들(PE7 내지 PE9)의 사이에는 각각, 상기 3개의 데이터 라인들(DL2 내지 DL4, 또는 DL5 내지 DL7)이 배치될 수 있다. 마찬가지로, 상기 제3 게이트 라인(GL3)에 전기적으로 연결되는 2개의 화소 전극들(PE10 내지 PE15)의 사이에는 3개의 데이터 라인들(DL2 내지 DL4, 또는 DL5 내지 DL7)이 배치될 수 있다.

상기 데이터 라인들(DL1 내지 DL9)을 통해 상기 화소 전극들(PE1 내지 PE15)에 인가되는 데이터 전압의 특성은 후술할 도 5를 참조하여 보다 상세히 설명하도록 한다.

도 4는 도 1의 액정 표시 패널의 광 투과 영역을 도시한 평면도이다. 도 5는 도 2의 화소 구조에 적용될 수 있는 차광 패턴을 도시한 평면도이다.

도 2, 도 4 및 도 5를 참조하면, 본 실시예에 따른 액정 표시 패널(100)은 상기 제1 방향(D1) 및 제2 방향(D2)을 따라 매트릭스 형태로 배열되는 복수의 단위 화소들(PU1, PU2, PU3, PU4)을 포함할 수 있다. 상기 단위 화소들은 각각, 적색광을 투과시키는 적색 영역, 녹색광을 투과시키는 녹색 영역, 청색광을 투과시키는 청색 영역 및 백색광을 투과시키는 백색 영역을 포함할 수 있다.

상기 단위 화소들은, 컬러 광을 투과시키는 제1 내지 제3 컬러 영역(CA1, CA2, CA3)을 포함하고 백색광을 투과시키는 제1 백색 영역(WA1) 및 제2 백색 영역(WA2)에 부분적으로 중첩하는 제1 단위 화소(PU1)를 포함할 수 있다.

상기 단위 화소들은, 컬러 광을 투과시키는 제4 내지 제6 컬러 영역(CA4, CA5, CA6)을 포함하고 백색광을 투과시키는 상기 제2 백색 영역(WA2) 및 제3 백색 영역(WA3)에 부분적으로 중첩하는 제2 단위 화소(PU2)를 포함할 수 있다. 상기 제2 단위 화소(PU2)는 상기 제1 단위 화소(PU1)에 대하여 상기 제1 방향(D1)을 따라 인접할 수 있다.

상기 단위 화소들은, 컬러 광을 투과시키는 제7 내지 제9 컬러 영역(CA7, CA8, CA9)을 포함하고 백색광을 투과시키는 상기 제1 백색 영역(WA1) 및 상기 제2 백색 영역(WA2)에 부분적으로 중첩하는 제3 단위 화소(PU3)를 포함할 수 있다. 상기 제3 단위 화소(PU3)는 상기 제1 단위 화소(PU1)에 대하여 상기 제2 방향(D2)을 따라 인접할 수 있다.

상기 단위 화소들은, 컬러 광을 투과시키는 제10 내지 제12 컬러 영역(CA10, CA11, CA12)을 포함하고 백색광을 투과시키는 상기 제2 백색 영역(WA2) 및 상기 제3 백색 영역(WA3)에 부분적으로 중첩하는 제4 단위 화소(PU4)를 포함할 수 있다. 상기 제4 단위 화소(PU4)는 상기 제2 단위 화소(PU2)에 대하여 상기 제2 방향을 따라 인접할 수 있다.

상기 제1 내지 제3 컬러 영역들(CA1, CA2, CA3)과, 상기 제4 내지 제6 컬러 영역들(CA4, CA5, CA6)과, 상기 제7 내지 제10 컬러 영역들(CA7, CA8, CA9) 및 상기 제10 내지 제12 컬러 영역들(CA10, CA11, CA12)은 각각, 예를 들어, 적색 영역, 녹색 영역 및 청색 영역일 수 있다. 다만, 상기 컬러 영역들(CA1 내지 CA12)의 순서는 예시적인 것으로서, 상기 컬러 영역들(CA1 내지 CA12)의 순서는 이와 다를 수 있다. 예를 들어, 상기 제1 내지 제3 컬러 영역(CA1, CA2, CA3)은 적색, 녹색 및 청색 영역들을 조합한 임의의 순서에 따라 배열될 수 있다.

상기 컬러 영역들(CA1 내지 CA12) 및 상기 백색 영역들(WA1 내지 WA3)은 각각 상기 제1 내지 제15 화소 전극들(PE1 내지 PE15)에 중첩할 수 있다. 예를 들어, 상기 제1 내지 제6 컬러 영역들(CA1 내지 CA6)은 상기 제1 내지 제6 화소 전극들(PE1 내지 PE6)에 각각 중첩할 수 있다. 예를 들어, 상기 제1 내지 제3 백색 영역들(WA1, WA2, WA3)은 상기 제7 내지 제9 화소 전극들(PE7, PE8, PE9)에 각각 중첩할 수 있다. 예를 들어, 상기 제7 내지 제12 컬러 영역들(CA7 내지 CA12)은 상기 제10 내지 제15 화소 전극들(PE10 내지 PE15)에 각각 중첩할 수 있다.

상기 제1 단위 화소(PU1)의 제1 내지 제3 컬러 영역들(CA1 내지 CA3)에 중첩하는 상기 제1 내지 제3 화소 전극들(PE1 내지 PE3)에 인가되는 데이터 전압들은 각각, 제1 적색값(R1), 제1 녹색값(G1) 및 제1 청색값(B1)일 수 있다. 상기 제2 단위 화소(PU2)의 제4 내지 제6 컬러 영역들(CA4 내지 CA6)에 중첩하는 상기 제4 내지 제6 화소 전극들(PE4 내지 PE6)에 인가되는 데이터 전압들은 각각, 제2 적색값(R2), 제2 녹색값(G2) 및 제2 청색값(B2)일 수 있다. 상기 제3 단위 화소(PU3)의 제7 내지 제9 컬러 영역들(CA7 내지 CA9)에 중첩하는 상기 제10 내지 제12 화소 전극들(PE10 내지 PE12)에 인가되는 데이터 전압들은 각각, 제3 적색값(R3), 제3 녹색값(G3) 및 제3 청색값(B3)일 수 있다. 상기 제4 단위 화소(PU4)의 제10 내지 제12 컬러 영역들(CA10 내지 CA12)에 중첩하는 상기 제13 내지 제15 화소 전극들(PE13 내지 PE15)에 인가되는 데이터 전압들은 각각, 제4 적색값(R4), 제4 녹색값(G4) 및 제4 청색값(B4)일 수 있다.

상기 제1 단위 화소(PU1) 및 제2 단위 화소(PU2) 를 부분적으로 커버하는 상기 제1 백색 영역(W1)에 중첩하는 상기 제7 화소 전극(PE7)에 인가되는 데이터 전압은, 상기 제1 단위 화소(PU1) 및 제2 단위 화소(PU2)에 포함되는 컬러 영역들(CA1 내지 CA3, CA7 내지 CA9)에 대한 색값들에 기초하여 결정될 수 있다.

예를 들어, 상기 제7 화소 전극(PE7)에 인가되는 데이터 전압이 갖는 제1 백색값(W1)은 하기의 [식 1]과 같이, 상기 제1 적색값(R1), 제1 녹색값(G1), 제3 적색값(R3) 및 제3 녹색값(G3)의 최소값일 수 있다.

[식 1]

예를 들어, 상기 제7 화소 전극(PE7)에 인가되는 데이터 전압이 갖는 제1 백색값(W1)은 하기의 [식 2]와 같이, 상기 제1 적색값(R1), 제1 녹색값(G1), 제3 적색값(R3) 및 제3 녹색값(G3)의 최대값일 수 있다.

[식 2]

예를 들어, 상기 제7 화소 전극(PE7)에 인가되는 데이터 전압이 갖는 제1 백색값(W1)은 하기의 [식 3]과 같이, 상기 제1 적색값(R1), 제1 녹색값(G1), 제3 적색값(R3) 및 제3 녹색값(G3)의 평균값일 수 있다.

[식 3]

예를 들어, 상기 제7 화소 전극(PE7)에 인가되는 데이터 전압이 갖는 제1 백색값(W1)은 하기의 [식 4]와 같이, 상기 제1 적색값(R1), 제1 녹색값(G1), 제1 청색값(B1), 제3 적색값(R3), 제3 녹색값(G3) 및 제3 청색값(B3)의 최소값일 수 있다.

[식 4]

예를 들어, 상기 제7 화소 전극(PE7)에 인가되는 데이터 전압이 갖는 제1 백색값(W1)은 하기의 [식 5]와 같이, 상기 제1 적색값(R1), 제1 녹색값(G1), 제1 청색값(B1), 제3 적색값(R3), 제3 녹색값(G3) 및 제3 청색값(B3)의 최대값일 수 있다.

[식 5]

예를 들어, 상기 제7 화소 전극(PE7)에 인가되는 데이터 전압이 갖는 제1 백색값(W1)은 하기의 [식 6]과 같이, 상기 제1 적색값(R1), 제1 녹색값(G1), 제1 청색값(B1), 제3 적색값(R3), 제3 녹색값(G3) 및 제3 청색값(B3)의 평균값일 수 있다.

[식 6]

상기 제2 단위 화소(PU2) 및 제4 단위 화소(PU4) 를 부분적으로 커버하는 상기 제3 백색 영역(WA3)에 중첩하는 상기 제9 화소 전극(PE9)에 인가되는 데이터 전압이 갖는 제3 백색값(W3)은, 상기 제7 화소 전극(PE7)과 마찬가지 방식으로 결정될 수 있다.

상기 제1 내지 제4 단위 화소들(PU1, PU2, PU3, PU4) 를 부분적으로 커버하는 상기 제2 백색 영역(W2)에 중첩하는 상기 제8 화소 전극(PE8)에 인가되는 데이터 전압은, 상기 제1 내지 제4 단위 화소들(PU1, PU2, PU3, PU4)에 포함되는 컬러 영역들(CA1 내지 CA12)에 대한 색값들에 기초하여 결정될 수 있다.

예를 들어, 상기 제8 화소 전극(PE8)에 인가되는 데이터 전압이 갖는 제2 백색값(W2)은 하기의 [식 7]과 같이, 상기 제1 내지 제4 적색값들(R1, R2, R3, R4), 제1 내지 제4 녹색값들(G1, G2, G3, G4) 및 제1 내지 제4 청색값들(B1, B2, B3, B4)의 최소값일 수 있다.

[식 7]

예를 들어, 상기 제8 화소 전극(PE8)에 인가되는 데이터 전압이 갖는 제2 백색값(W2)은 하기의 [식 8]과 같이, 상기 제1 내지 제4 적색값들(R1, R2, R3, R4), 제1 내지 제4 녹색값들(G1, G2, G3, G4) 및 제1 내지 제4 청색값들(B1, B2, B3, B4)의 최대값일 수 있다.

[식 8]

예를 들어, 상기 제8 화소 전극(PE8)에 인가되는 데이터 전압이 갖는 제2 백색값(W2)은 하기의 [식 9]와 같이, 상기 제1 내지 제4 적색값들(R1, R2, R3, R4), 제1 내지 제4 녹색값들(G1, G2, G3, G4) 및 제1 내지 제4 청색값들(B1, B2, B3, B4)의 최대값일 수 있다.

[식 9]

이와 같이, 상기 백색 영역들(WA1 내지 WA3)에 중첩하는 제7 내지 제9 화소 전극들(PE7 내지 PE9)에 인가되는 데이터 전압인 제1 내지 제3 백색값들(W1, W2, W3)은, 상기 제1 내지 제4 단위 화소들(PU1 내지 PU4)에 포함된 일부 색값들에 기초하여 결정될 수 있다.

또한, 상기 백색 영역들(WA1 내지 WA3)에 중첩하는 제7 내지 제9 화소 전극들(PE7 내지 PE9)을 제어하는 상기 제2 게이트 라인(GL2)에 인가되는 게이트 전압의 타이밍은, 예를 들어, 상기 제1 내지 제6 컬러 영역들(CA1 내지 CA6)에 중첩하는 제1 내지 제6 화소 전극들(PE1 내지 PE6)을 제어하는 상기 제1 게이트 라인(GL1)에 인가되는 게이트 전압의 타이밍과 다를 수 있다.

또는, 상기 제7 내지 제9 화소 전극들(PE7 내지 PE9)을 제어하는 상기 제2 게이트 라인(GL2)에 인가되는 게이트 전압의 타이밍은 상기 제1 내지 제6 화소 전극들(PE1 내지 PE6)을 제어하는 상기 제1 게이트 라인(GL1)에 인가되는 게이트 전압의 타이밍과 동일할 수 있다. 예를 들어, 상기 제1 게이트 라인(GL1) 및 제2 게이트 라인(GL2)은 동기화된 게이트 신호가 인가될 수 있다.

도 5를 참조하면, 상기 컬러 영역들(CA1 내지 CA12) 및 백색 영역들(WA1 내지 WA3)의 경계는 차광 패턴(BM)에 의해 커버될 수 있다. 예를 들어, 상기 차광 패턴(BM)은 상기 게이트 라인들(GL1 내지 GL3), 데이터 라인들(DL1 내지 DL9) 및 스위칭 소자들(TFT1 내지 TFT15)에 중첩할 수 있다. 상기 차광 패턴(BM)은 예를 들어, 광을 흡수하는 유기 재질 또는 무기 재질을 포함할 수 있다. 예를 들어, 상기 차광층(BM)은 카본블랙(carbon black; CB), 티탄블랙(titan black; TiBK), 크롬(Cr), 크롬 산화물, 크롬 질화물 등을 포함할 수 있다.

상기 차광 패턴(BM)은 상기 컬러 영역들(CA1 내지 CA12) 및 백색 영역들(WA1 내지 WA3)에 중첩하는 복수의 개구 영역들을 포함할 수 있다. 예를 들어, 상기 차광 패턴(BM)은 상기 컬러 영역들(CA1 내지 CA12)에 중첩하는 제1 개구 영역들을 가질 수 있다. 또한, 상기 차광 패턴(BM)은 상기 백색 영역들(WA1 내지 WA3)에 중첩하는 제2 개구 영역들을 가질 수 있다. 상기 제2 개구 영역들의 면적은 상기 제1 개구 영역들의 면적보다 클 수 있다. 예를 들어, 상기 제2 개구 영역들의 면적은 상기 제1 개구 영역들의 면적의 약 2배 이상 약 3배 이하일 수 있다.

도 6은 도 2의 화소 구조에 적용될 수 있는 다른 차광 패턴을 도시한 평면도이다.

도 2, 도 5 및 도 6을 참조하면, 본 실시예에 따른 액정 표시 패널(100)의 화소 구조에 적용될 수 있는 차광 패턴(BM)은, 제1 개구 영역의 면적이 제2 개구 영역의 면적과 실질적으로 동일할 수 있다. 예를 들어, 상기 제1 단위 화소(PU)의 제1 컬러 영역(CA1) 및 제2 컬러 영역(CA2)은 상기 차광 패턴(BM)의 하나의 제1 개구 영역에 중첩할 수 있다. 그에 따라, 백라이트 광의 투과도가 향상되어, 표시 영상의 휘도가 증가할 수 있다.

이와 같이, 본 실시예에 따른 액정 표시 패널에 따르면, RGBW 화소 구조의 인접한 단위 화소들에 포함되는 백색 영역들을 개별적인 적색 영역, 녹색 영역 또는 청색 영역보다 큰 면적을 갖고 슬릿 폭이 넓은 하나의 화소 전극에 중첩시키고, 상기 화소 전극을 적색 영역, 녹색 영역 및 청색 영역과 독립적으로 구동시킴으로써, 백색 영역의 도메인 크기의 감소로 인한 백라이트 광의 회절을 감소시킬 수 있고, 그에 따라 표시 영상의 선명도를 증가시킬 수 있다.

도 7은 본 발명의 다른 실시예에 따른 액정 표시 패널의 화소 구조를 도시한 평면도이다. 도 8은 도 7의 액정 표시 패널에 적용될 수 있는 광 투과 영역을 도시한 평면도이다. 도 9는 도 7의 화소 구조에 적용될 수 있는 차광 패턴을 도시한 평면도이다.

도 7, 도 8 및 도 9를 참조하면, 본 실시예에 따른 액정 표시 패널은, 게이트 라인들(GL1, GL2), 데이터 라인들(DL1 내지 DL4), 화소 전극들(PE1 내지 PE13) 및 스위칭 소자들(TFT1 내지 TFT7)을 포함한다. 상기 스위칭 소자들(TFT1 내지 TFT7)은 도 3a 및 도 3b에 도시한 스위칭 소자와 실질적으로 동일할 수 있다.

상기 액정 표시 패널의 표시 영역은 소정의 상기 화소 전극들에 중첩하는 제1 단위 화소(PU1)를 포함하는 복수의 단위 화소들에 의해 나누어질 수 있다.

상기 게이트 라인들(GL1, GL2)은 제1 방향(D1)으로 연장되고, 제1 방향(D1)에 교차하는 제2 방향(D2)을 따라 배열될 수 있다. 상기 게이트 라인들은 상기 제2 방향(D2)을 따라 인접하는 제1 게이트 라인(GL1) 및 제2 게이트 라인(GL2)을 포함할 수 있다.

상기 데이터 라인들(DL1 내지 DL4)은 상기 제2 방향(D2)으로 연장되며, 상기 제1 방향(D1)을 따라 배열될 수 있다. 예를 들어, 상기 제2 방향(D2)은 제1 방향(D1)에 실질적으로 수직할 수 있다. 상기 데이터 라인들(DL1 내지 DL4)과 상기 게이트 라인(GL1, GL2)은 복수의 서브 화소 영역을 정의할 수 있다. 상기 데이터 라인들(DL1 내지 DL4)은 상기 제1 방향(D1)을 따라 서로 인접하는 제4 데이터 라인(DL4), 제1 데이터 라인(DL1), 제2 데이터 라인(DL2) 및 제3 데이터 라인(DL3)을 포함할 수 있다.

상기 화소 전극들(PE1 내지 PE13)은 투명한 도전성 물질을 포함할 수 있다.

상기 화소 전극들은, 제1 스위칭 소자(TFT1)를 통하여 상기 제1 게이트 라인(GL1) 및 제1 데이터 라인(DL1)에 전기적으로 연결되는 제1 화소 전극(PE1)과, 제2 스위칭 소자(TFT2)를 통하여 상기 제1 게이트 라인(GL1) 및 제2 데이터 라인(DL2)에 전기적으로 연결되는 제2 화소 전극(PE2)과, 제3 스위칭 소자(TFT3)를 통하여 상기 제1 게이트 라인(GL1) 및 제3 데이터 라인(DL3)에 전기적으로 연결되는 제3 화소 전극(PE3)을 포함할 수 있다.

상기 화소 전극들은, 제4 스위칭 소자(TFT4)를 통하여 상기 제1 게이트 라인(GL1) 및 제4 데이터 라인(DL4)에 전기적으로 연결되는 제4 화소 전극(PE4)을 포함할 수 있다. 상기 제4 화소 전극(PE4)은 상기 제1 게이트 라인(GL1) 및 제2 게이트 라인(GL2)의 사이에 배치될 수 있다.

상기 화소 전극들은, 제5 스위칭 소자(TFT5)를 통하여 상기 제2 게이트 라인(GL1) 및 제1 데이터 라인(DL1)에 전기적으로 연결되는 제5 화소 전극(PE5)과, 제6 스위칭 소자(TFT6)를 통하여 상기 제2 게이트 라인(GL2) 및 제2 데이터 라인(DL2)에 전기적으로 연결되는 제6 화소 전극(PE6)과, 제7 스위칭 소자(TFT7)를 통하여 상기 제2 게이트 라인(GL2) 및 제3 데이터 라인(DL3)에 전기적으로 연결되는 제7 화소 전극(PE7)을 포함할 수 있다.

상기 화소 전극들은, 상기 제2 방향(D2)을 따라 상기 제1 단위 화소(PU1)보다 위에 배치되고 상기 제1 내지 제3 화소 전극들(PE1 내지 PE3)에 실질적으로 대칭하는 제8 내지 제10 화소 전극들(PE8 내지 PE10)을 포함할 수 있다.

상기 화소 전극들은, 상기 제2 방향(D2)을 따라 상기 제1 단위 화소(PU1)에 인접하는 제2 단위 화소(PU2)보다 아래에 배치되고 상기 제5 내지 제7 화소 전극들(PE5 내지 PE7)에 실질적으로 대칭하는 제11 내지 제13 화소 전극들(PE11 내지 PE13)을 포함할 수 있다.

상기 화소 전극들(PE1 내지 PE13)은 각각, 상기 제1 방향(D1) 및 제2 방향(D2)에 대하여 소정의 각도로 기울어진 복수의 슬릿들을 포함할 수 있다. 예를 들어, 상기 제1 내지 제3 화소 전극들(PE1 내지 PE3)과, 상기 제5 내지 제7 화소 전극들(PE5 내지 PE7)의 슬릿들의 제1 폭은, 상기 제4 화소 전극(PE4)의 슬릿들의 제2 폭과 같거나 그보다 작을 수 있다.

상기 화소 전극들(PE1 내지 PE13)의 면적은 서로 다를 수 있다. 예를 들어, 상기 제1 내지 제3 화소 전극들(PE1 내지 PE3)과, 상기 제5 내지 제7 화소 전극들(PE5 내지 PE7)은 각각 제1 면적을 가질 수 있다. 예를 들어, 상기 제4 화소 전극(PE4)은 상기 제1 면적보다 큰 제2 면적을 가질 수 있다. 예를 들어, 상기 제2 면적은 상기 제1 면적의 약 3배일 수 있다.

본 실시예에서, 상기 데이터 라인들(DL1 내지 DL4)은 상기 제1 단위 화소(PU1)의 양측 경계 부분에 배치될 수 있다.

도 8 및 도 9를 참조하면, 본 실시예에 따른 액정 표시 패널은 상기 제1 방향(D1) 및 제2 방향(D2)을 따라 매트릭스 형태로 배열되는 복수의 단위 화소들(PU1, PU2)을 포함할 수 있다. 상기 단위 화소들은 각각, 적색광을 투과시키는 적색 영역, 녹색광을 투과시키는 녹색 영역, 청색광을 투과시키는 청색 영역 및 백색광을 투과시키는 백색 영역을 포함할 수 있다.

상기 단위 화소들은, 컬러 광을 투과시키는 제1 내지 제3 컬러 영역(CA1, CA2, CA3)을 포함하고 백색광을 투과시키는 제1 백색 영역(WA1)에 부분적으로 중첩하는 제1 단위 화소(PU1)를 포함할 수 있다.

상기 단위 화소들은, 컬러 광을 투과시키는 제4 내지 제6 컬러 영역(CA4, CA5, CA6)을 포함하고 백색광을 투과시키는 상기 제1 백색 영역(WA1)에 부분적으로 중첩하는 제2 단위 화소(PU2)를 포함할 수 있다. 상기 제2 단위 화소(PU2)는 상기 제1 단위 화소(PU1)에 대하여 상기 제2 방향(D2)을 따라 인접할 수 있다.

상기 제1 내지 제3 컬러 영역들(CA1, CA2, CA3)과, 상기 제4 내지 제6 컬러 영역들(CA4, CA5, CA6)은 각각, 예를 들어, 적색 영역, 녹색 영역 및 청색 영역일 수 있다. 다만, 상기 컬러 영역들(CA1 내지 CA6)의 순서는 예시적인 것으로서, 상기 컬러 영역들(CA1 내지 CA6)은 적색, 녹색 및 청색 영역들을 조합한 임의의 순서에 따라 배열될 수 있다.

상기 제2 방향을 따라 상기 제1 단위 화소(PU1)의 위에는, 제7 내지 제9 컬러 영역들(CA7, CA8, CA9)이 배치될 수 있다. 상기 제2 방향을 따라 상기 제2 단위 화소(PU2)의 아래에는, 제10 내지 제12 컬러 영역들(CA10, CA11, CA12)이 배치될 수 있다.

상기 컬러 영역들(CA1 내지 CA12) 및 상기 제1 백색 영역(WA1)은 각각 상기 제1 내지 제13 화소 전극들(PE1 내지 PE13)에 중첩할 수 있다. 예를 들어, 상기 제1 내지 제3 컬러 영역들(CA1 내지 CA3)은 상기 제1 내지 제3 화소 전극들(PE1 내지 PE3)에 각각 중첩할 수 있다. 예를 들어, 상기 제1 백색 영역(WA1)은 상기 제4 화소 전극(PE4)에 중첩할 수 있다. 예를 들어, 상기 제4 내지 제6 컬러 영역들(CA4 내지 CA6)은 상기 제5 내지 제7 화소 전극들(PE5 내지 PE7)에 각각 중첩할 수 있다. 예를 들어, 상기 제7 내지 제9 컬러 영역들(CA7 내지 CA9)은 상기 제8 내지 제10 화소 전극들(PE8 내지 PE10)에 각각 중첩할 수 있다. 예를 들어, 상기 제10 내지 제12 컬러 영역들(CA10 내지 CA12)은 상기 제11 내지 제13 화소 전극들(PE11 내지 PE13)에 각각 중첩할 수 있다.

상기 제1 단위 화소(PU1)의 제1 내지 제3 컬러 영역들(CA1 내지 CA3)에 중첩하는 상기 제1 내지 제3 화소 전극들(PE1 내지 PE3)에 인가되는 데이터 전압들은 각각, 제1 적색값(R1), 제1 녹색값(G1) 및 제1 청색값(B1)일 수 있다. 상기 제2 단위 화소(PU2)의 제4 내지 제6 컬러 영역들(CA4 내지 CA6)에 중첩하는 상기 제5 내지 제7 화소 전극들(PE5 내지 PE7)에 인가되는 데이터 전압들은 각각, 제2 적색값(R2), 제2 녹색값(G2) 및 제2 청색값(B2)일 수 있다. 상기 제7 내지 제9 컬러 영역들(CA7 내지 CA9)에 중첩하는 상기 제8 내지 제10 화소 전극들(PE8 내지 PE10)에 인가되는 데이터 전압들은 각각, 제3 적색값(R3), 제3 녹색값(G3) 및 제3 청색값(B3)일 수 있다. 상기 제10 내지 제12 컬러 영역들(CA10 내지 CA12)에 중첩하는 상기 제11 내지 제13 화소 전극들(PE11 내지 PE13)에 인가되는 데이터 전압들은 각각, 제4 적색값(R4), 제4 녹색값(G4) 및 제4 청색값(B4)일 수 있다.

상기 제1 단위 화소(PU1) 및 제2 단위 화소(PU2)를 부분적으로 커버하는 상기 제1 백색 영역(WA1)에 중첩하는 상기 제4 화소 전극(PE4)에 인가되는 데이터 전압인 제1 백색값(W1)은, 상기 제1 단위 화소(PU1) 및 제2 단위 화소(PU2)에 포함되는 컬러 영역들(CA1 내지 CA6)에 대한 색값들에 기초하여 결정될 수 있다.

예를 들어, 상기 제4 화소 전극(PE4)에 인가되는 데이터 전압이 갖는 제1 백색값(W1)은 전술한 [식 4] 내지 [식 6]과 비슷하게, 상기 제1 적색값(R1), 제1 녹색값(G1), 제1 청색값(B1), 제2 적색값(R2), 제2 녹색값(G2) 및 제2 청색값(B2)의 최소값, 최대값 및 평균값 중 어느 하나일 수 있다.

도 9를 참조하면, 상기 컬러 영역들(CA1 내지 CA12) 및 제1 백색 영역(WA1)의 경계는 차광 패턴(BM)에 의해 커버될 수 있다. 예를 들어, 상기 차광 패턴(BM)은 상기 게이트 라인들(GL1, GL2), 데이터 라인들(DL1 내지 DL4) 및 스위칭 소자들(TFT1 내지 TFT7)에 중첩할 수 있다.

상기 차광 패턴(BM)은 상기 컬러 영역들(CA1 내지 CA12) 및 제1 백색 영역(WA1)에 중첩하는 복수의 개구 영역들을 포함할 수 있다. 예를 들어, 상기 차광 패턴(BM)은 상기 컬러 영역들(CA1 내지 CA12)에 중첩하는 제1 개구 영역들을 가질 수 있다. 상기 제1 개구 영역은 예를 들어, 상기 제1 컬러 영역(CA1) 및 제7 컬러 영역(CA7)에 중첩할 수 있다. 또한, 상기 제1 개구 영역은 상기 제2 컬러 영역(CA2) 및 제8 컬러 영역(CA8)에 중첩할 수 있다. 또한, 상기 제1 개구 영역은 상기 제3 컬러 영역(CA3) 및 제9 컬러 영역(CA9)에 중첩할 수 있다. 이와 같이, 상기 제1 개구 영역은, 상기 제2 방향(D2)을 따라 인접하는 단위 화소들의 같은 색을 갖는 컬러 영역들에 각각 중첩할 수 있다.

또한, 상기 차광 패턴(BM)은 상기 제1 백색 영역(WA1)에 중첩하는 제2 개구 영역을 가질 수 있다. 상기 제2 개구 영역의 상기 제1 방향(D1)을 따른 제2 폭은 상기 제1 개구 영역의 상기 제1 방향(D1)을 따른 제1 폭의 약 2배 이상 약 3배 이하일 수 있다.

도 10은 도 7의 화소 구조에 적용될 수 있는 다른 차광 패턴을 도시한 평면도이다.

도 7, 도 9 및 도 10을 참조하면, 본 실시예에 따른 액정 표시 패널의 화소 구조에 적용될 수 있는 차광 패턴(BM)은, 제1 개구 영역의 면적이 제2 개구 영역의 면적보다 클 수 있다. 예를 들어, 상기 제1 내지 제3 컬러 영역(CA1, CA2, CA3)과 상기 제7 내지 제9 컬러 영역(CA7 내지 CA9)은 상기 차광 패턴(BM)의 하나의 제1 개구 영역에 중첩할 수 있다. 그에 따라, 백라이트 광의 투과도가 향상되어, 표시 영상의 휘도가 증가할 수 있다.

도 11은 본 발명의 또 다른 실시예에 따른 액정 표시 패널의 화소 구조를 도시한 평면도이다. 도 12는 도 11의 액정 표시 패널에 적용될 수 있는 광 투과 영역을 도시한 평면도이다. 도 13은 도 11의 화소 구조에 적용될 수 있는 차광 패턴을 도시한 평면도이다.

도 11, 도 12 및 도 13을 참조하면, 본 실시예에 따른 액정 표시 패널의 화소 구조는, 제1 방향(D1)을 따라서 단위 화소들(PU1, PU3, PU4)이 지그재그 형태로 배치되는 점을 제외하면 도 7에 도시된 화소 구조와 실질적으로 동일하다. 예를 들어, 본 실시예에서는, 상기 제1 방향(D1)을 따라 RGB 컬러 영역들 및 백색 영역이 교대로 배치될 수 있다. 이하, 동일한 구성요소에 대한 설명은 생략한다.

도 11을 참조하면, 본 실시예에 따른 액정 표시 패널은 게이트 라인들(GL1, GL2), 데이터 라인들(DL1 내지 DL8), 화소 전극들(PE1 내지 PE8) 및 스위칭 소자들(TFT1 내지 TFT8)을 포함한다. 상기 스위칭 소자들(TFT1 내지 TFT8)은 도 3a 및 도 3b에 도시한 스위칭 소자와 실질적으로 동일할 수 있다.

상기 데이터 라인들(DL1 내지 DL8)은 상기 제2 방향(D2)으로 연장되며, 상기 제1 방향(D1)을 따라 배열될 수 있다. 상기 데이터 라인들(DL1 내지 DL8)과 상기 게이트 라인(GL1, GL2)은 복수의 서브 화소 영역을 정의할 수 있다. 상기 데이터 라인들(DL1 내지 DL8)은 상기 제1 방향(D1)을 따라 서로 인접하는 제4 데이터 라인(DL4), 제1 데이터 라인(DL1), 제2 데이터 라인(DL2), 제3 데이터 라인(DL3), 제8 데이터 라인(DL8), 제5 데이터 라인(DL5), 제6 데이터 라인(DL6) 및 제7 데이터 라인(DL7)을 포함할 수 있다.

상기 화소 전극들(PE1 내지 PE8)은 투명한 도전성 물질을 포함할 수 있다.

상기 화소 전극들은, 제1 스위칭 소자(TFT1)를 통하여 상기 제2 게이트 라인(GL2) 및 제1 데이터 라인(DL1)에 전기적으로 연결되는 제1 화소 전극(PE1)과, 제2 스위칭 소자(TFT2)를 통하여 상기 제2 게이트 라인(GL2) 및 제2 데이터 라인(DL2)에 전기적으로 연결되는 제2 화소 전극(PE2)과, 제3 스위칭 소자(TFT3)를 통하여 상기 제2 게이트 라인(GL2) 및 제3 데이터 라인(DL3)에 전기적으로 연결되는 제3 화소 전극(PE3)을 포함할 수 있다.

상기 화소 전극들은, 제4 스위칭 소자(TFT4)를 통하여 상기 제2 게이트 라인(GL2) 및 제4 데이터 라인(DL4)에 전기적으로 연결되는 제4 화소 전극(PE4)을 포함할 수 있다. 상기 제4 화소 전극(PE4)은 상기 제2 게이트 라인(GL2)에 대하여 상기 제1 내지 제3 화소 전극들(PE1 내지 PE3)과 반대될 수 있다.

상기 화소 전극들은, 제5 스위칭 소자(TFT5)를 통하여 상기 제2 게이트 라인(GL2) 및 제5 데이터 라인(DL5)에 전기적으로 연결되는 제6 화소 전극(PE6)과, 제7 스위칭 소자(TFT7)를 통하여 상기 제2 게이트 라인(GL2) 및 제6 데이터 라인(DL6)에 전기적으로 연결되는 제7 화소 전극(PE7)과, 제7 스위칭 소자(TFT7)를 통하여 상기 제2 게이트 라인(GL2) 및 제7 데이터 라인(DL7)에 전기적으로 연결되는 제8 화소 전극(PE8)을 포함할 수 있다.

상기 화소 전극들은, 제8 스위칭 소자(TFT8)를 통하여 상기 제1 게이트 라인(GL1) 및 제8 데이터 라인(DL8)에 전기적으로 연결되는 제5 화소 전극(PE5)을 포함할 수 있다. 상기 제5 화소 전극(PE5)은 상기 제2 게이트 라인(GL2)에 대하여 상기 제6 내지 제8 화소 전극들(PE6 내지 PE8)과 반대될 수 있다.

상기 화소 전극들(PE1 내지 PE8)의 면적은 서로 다를 수 있다. 예를 들어, 상기 제1 내지 제3 화소 전극들(PE1 내지 PE3)과, 상기 제6 내지 제8 화소 전극들(PE6 내지 PE8)은 각각 제1 면적을 가질 수 있다. 예를 들어, 상기 제4 및 제5 화소 전극(PE4, PE5)은 상기 제1 면적보다 큰 제2 면적을 가질 수 있다. 예를 들어, 상기 제2 면적은 상기 제1 면적의 약 3배일 수 있다.

본 실시예에서, 상기 데이터 라인들(DL1 내지 DL4)은 상기 단위 화소(PU1)들의 양측 경계 부분에 배치될 수 있다.

도 11 및 도 12를 참조하면, 본 실시예에 따른 액정 표시 패널은 상기 제1 방향(D1) 및 제2 방향(D2)을 따라 매트릭스 형태로 배열되는 복수의 단위 화소들(PU1, PU2, PU3, PU4)을 포함할 수 있다. 상기 단위 화소들은 각각, 적색광을 투과시키는 적색 영역, 녹색광을 투과시키는 녹색 영역, 청색광을 투과시키는 청색 영역 및 백색광을 투과시키는 백색 영역을 포함할 수 있다. 본 실시예에서, 상기 단위 화소들은 상기 제1 방향(D1)을 따라 지그재그 형태로 배치될 수 있다. 예를 들어, 상기 제4 단위 화소(PU), 제1 단위 화소(PU1) 및 제3 단위 화소(PU3)는 지그재그 형태로 배치될 수 있다.

상기 단위 화소들은, 제1 내지 제3 컬러 영역(CA1, CA2, CA3)을 포함하고 제1 백색 영역(WA1)에 부분적으로 중첩하는 제1 단위 화소(PU1)를 포함할 수 있다.

상기 단위 화소들은, 제4 내지 제6 컬러 영역(CA4, CA5, CA6)을 포함하고 상기 제1 백색 영역(WA1)에 부분적으로 중첩하는 제2 단위 화소(PU2)를 포함할 수 있다. 상기 제2 단위 화소(PU2)는 상기 제1 단위 화소(PU1)에 대하여 상기 제2 방향(D2)을 따라 인접할 수 있다.

상기 단위 화소들은, 제7 내지 제9 컬러 영역(CA7, CA8, CA9)을 포함하고 상기 제5 화소 전극을 커버하는 제2 백색 영역(WA2)에 부분적으로 중첩하는 제3 단위 화소(PU3)를 포함할 수 있다. 상기 제3 단위 화소(PU3)는 상기 제1 단위 화소(PU1)에 대하여 상기 제1 방향(D1)을 따라 인접할 수 있다.

상기 단위 화소들은, 제10 내지 제12 컬러 영역(CA10, CA11, CA12)을 포함하고 제4 백색 영역(WA4)에 부분적으로 중첩하는 제4 단위 화소(PU4)를 포함할 수 있다. 상기 제4 단위 화소(PU4)는 상기 제1 단위 화소(PU1)에 대하여 상기 제3 단위 화소(PU3)와 반대될 수 있다.

도 12를 참조하면, 본 실시예에서, 상기 액정 표시 패널에 포함된 화소 구조는, 좌측 상단부터 상기 제1 방향(D1)을 따라, 제4 백색 영역(WA4), 제1 내지 제3 컬러 영역(CA1 내지 CA3) 및 제2 백색 영역(WA2)을 포함하고, 좌측 중앙부터 상기 제1 방향(D1)을 따라, 제10 내지 제12 컬러 영역(CA10 내지 CA12), 제1 백색 영역(WA1) 및 제7 내지 제9 컬러 영역(CA7 내지 CA9)을 포함하며, 좌측 하단부터 상기 제1 방향(D1)을 따라, 제5 백색 영역(WA5), 제4 내지 제6 컬러 영역(CA4 내지 CA6) 및 제3 백색 영역(WA3)을 포함할 수 있다.

상기 제1 내지 제3 컬러 영역들(CA1, CA2, CA3)과, 상기 제4 내지 제6 컬러 영역들(CA4, CA5, CA6)과, 상기 제7 내지 제9 컬러 영역들(CA7, CA8, CA9)과, 상기 제10 내지 12 컬러 영역들(CA10, CA11, CA12)은 각각, 예를 들어, 적색 영역, 녹색 영역 및 청색 영역일 수 있다.

상기 제1 단위 화소(PU1)의 제1 내지 제3 컬러 영역들(CA1 내지 CA3)에 중첩하는 상기 제1 내지 제3 화소 전극들(PE1 내지 PE3)에 인가되는 데이터 전압들은 각각, 제1 적색값(R1), 제1 녹색값(G1) 및 제1 청색값(B1)일 수 있다. 상기 제2 단위 화소(PU2)의 제4 내지 제6 컬러 영역들(CA4 내지 CA6)에 중첩하는 화소 전극들에 인가되는 데이터 전압들은 각각, 제2 적색값(R2), 제2 녹색값(G2) 및 제2 청색값(B2)일 수 있다. 상기 제7 내지 제9 컬러 영역들(CA7 내지 CA9)에 중첩하는 상기 제6 내지 제8 화소 전극들(PE6 내지 PE8)에 인가되는 데이터 전압들은 각각, 제3 적색값(R3), 제3 녹색값(G3) 및 제3 청색값(B3)일 수 있다. 상기 제10 내지 제12 컬러 영역들(CA10 내지 CA12)에 중첩하는 화소 전극들에 인가되는 데이터 전압들은 각각, 제4 적색값(R4), 제4 녹색값(G4) 및 제4 청색값(B4)일 수 있다.

상기 제1 단위 화소(PU1) 및 제2 단위 화소(PU2)를 부분적으로 커버하는 상기 제1 백색 영역(WA1)에 중첩하는 상기 제4 화소 전극(PE4)에 인가되는 데이터 전압인 제1 백색값(W1)은, 상기 제1 내지 제4 단위 화소들(PU1 내지 PU4)에 포함되는 컬러 영역들(CA1 내지 CA12)에 대한 색값들에 기초하여 결정될 수 있다.

예를 들어, 상기 제4 화소 전극(PE4)에 인가되는 데이터 전압이 갖는 제1 백색값(W1)은 전술한 [식 4] 내지 [식 6]과 비슷하게, 상기 제1 내지 제4 적색값들(R1 내지 R4), 제1 내지 제4 녹색값들(G1 내지 G4) 및 제1 내지 제4 청색값들(B1 내지 B4)의 최소값, 최대값 및 평균값 중 어느 하나일 수 있다.

도 13을 참조하면, 상기 컬러 영역들(CA1 내지 CA12) 및 백색 영역들(WA1 내지 WA4)의 경계는 차광 패턴(BM)에 의해 커버될 수 있다. 예를 들어, 상기 차광 패턴(BM)은 게이트 라인들(GL), 데이터 라인들(DL) 및 스위칭 소자들(TFT)에 중첩할 수 있다.

상기 차광 패턴(BM)은 상기 컬러 영역들(CA1 내지 CA12) 및 백색 영역들(WA1 내지 WA4)에 중첩하는 복수의 개구 영역들을 포함할 수 있다. 예를 들어, 상기 차광 패턴(BM)은 상기 컬러 영역들(CA1 내지 CA12)에 중첩하는 제1 개구 영역들을 가질 수 있다. 상기 제1 개구 영역은 예를 들어, 상기 제1 컬러 영역(CA1)에 중첩할 수 있다. 또한, 상기 차광 패턴(BM)은 상기 백색 영역들(WA1 내지 WA4)에 중첩하는 제2 개구 영역을 가질 수 있다. 상기 제2 개구 영역은 예를 들어, 상기 제1 백색 영역(WA1)에 중첩할 수 있다. 상기 제2 개구 영역의 상기 제1 방향(D1)을 따른 제2 폭은 상기 제1 개구 영역의 상기 제1 방향(D1)을 따른 제1 폭의 약 2배 이상 약 3배 이하일 수 있다.

도 14는 도 11의 화소 구조에 적용될 수 있는 다른 차광 패턴을 도시한 평면도이다.

도 11, 도 13 및 도 14를 참조하면, 본 실시예에 따른 액정 표시 패널의 화소 구조에 적용될 수 있는 차광 패턴(BM)은, 제1 개구 영역의 면적이 제2 개구 영역의 면적과 실질적으로 동일할 수 있다. 예를 들어, 상기 제1 내지 제3 컬러 영역(CA1, CA2, CA3)은 상기 차광 패턴(BM)의 하나의 제1 개구 영역에 중첩할 수 있다. 그에 따라, 백라이트 광의 투과도가 향상되어, 표시 영상의 휘도가 증가할 수 있다.

이상에서와 같이, 본 발명의 실시예들에 따른 액정 표시 패널에 따르면, RGBW 화소 구조의 인접한 단위 화소들에 포함되는 백색 영역들을 개별적인 적색 영역, 녹색 영역 또는 청색 영역보다 큰 면적을 갖고 슬릿 폭이 넓은 하나의 화소 전극에 중첩시키고, 상기 화소 전극을 적색 영역, 녹색 영역 및 청색 영역과 독립적으로 구동시킴으로써, 백색 영역의 도메인 크기의 감소로 인한 백라이트 광의 회절을 감소시킬 수 있고, 그에 따라 표시 영상의 선명도를 증가시킬 수 있다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100: 액정 표시 패널 110: 영상 구동부
111: 게이트 구동부 113: 데이터 구동부
120: 어레이 기판 121: 베이스 기판
123: 게이트 절연층 125: 패시베이션막
130: 대향 기판 140: 액정층

Claims

서로 다른 제1색 영역, 제2색 영역, 제3색 영역, 제1 백색 영역 및 제2 백색 영역을 각각 포함하고, 서로 인접한 제1 단위 화소 및 제2 단위 화소를 포함하는 복수의 단위 화소들;
상기 단위 화소들을 가로지르도록 제1 방향으로 연장되고 서로 인접한 제1 게이트 라인 및 제2 게이트 라인을 포함하는 복수의 게이트 라인들;
상기 제1 방향에 교차하는 제2 방향으로 연장되는 복수의 데이터 라인들; 및
상기 제1 단위 화소의 제1색 영역, 제2색 영역 및 제3색 영역에 각각 중첩하는 제1 화소 전극, 제2 화소 전극 및 제3 화소 전극과, 상기 제2 단위 화소의 제1색 영역, 제2색 영역 및 제3색 영역에 각각 중첩하는 제4 화소 전극, 제5 화소 전극 및 제6 화소 전극과, 상기 제1 게이트 라인 및 제2 게이트 라인의 사이에 배치되는 제7 화소 전극 및 제8 화소 전극을 포함하고 상기 데이터 라인들에 전기적으로 연결되는 복수의 화소 전극들을 포함하고,
상기 제2 단위 화소는 상기 제2 방향을 따라 상기 제1 단위 화소에 인접하고,
상기 제7 화소 전극은 상기 제1 단위 화소의 제1 백색 영역 및 상기 제2 단위 화소의 제1 백색 영역에 모두 중첩하며,
상기 제8 화소 전극은 상기 제1 방향을 따라 상기 제7 화소 전극에 인접하고, 상기 제1 단위 화소의 제2 백색 영역 및 상기 제2 단위 화소의 제2 백색 영역에 모두 중첩하는 액정 표시 패널.
제1항에 있어서, 상기 제1 화소 전극, 제2 화소 전극 및 제3 화소 전극은 상기 제1 방향을 따라 배열되고,
상기 제4, 제5 및 제6 화소 전극들은 상기 제7 화소 전극에 대해 각각 상기 제1, 제2 및 제3 화소 전극들과 대칭적으로 배열되는 것을 특징으로 하는 액정 표시 패널.
제1항에 있어서, 상기 제7 화소 전극의 제2 면적은 상기 제1 화소 전극, 제2 화소 전극 및 제3 화소 전극의 제1 면적들보다 큰 것을 특징으로 하는 액정 표시 패널.
제3항에 있어서, 상기 제2 면적은 상기 제1 면적의 2배 이상 3배 이하인 것을 특징으로 하는 액정 표시 패널.
제1항에 있어서, 상기 화소 전극들은 상기 제1 방향 및 제2 방향에 대하여 경사진 복수의 슬릿들을 포함하고,
상기 제1 화소 전극, 제2 화소 전극 및 제3 화소 전극의 슬릿들의 제1 폭은, 상기 제7 화소 전극의 슬릿들의 제2 폭과 같거나 작은 것을 특징으로 하는 액정 표시 패널.
제1항에 있어서, 상기 제1 단위 화소의 제1색 영역, 제2색 영역 및 제3색 영역은, 상기 제1 게이트 라인에 대하여 상기 제1 단위 화소의 제1 백색 영역과 반대되고,
상기 제2 단위 화소의 제1색 영역, 제2색 영역 및 제3색 영역은, 상기 제2 게이트 라인에 대하여 상기 제2 단위 화소의 제1 백색 영역과 반대되는 것을 특징으로 하는 액정 표시 패널.
제1항에 있어서, 상기 제7 화소 전극은 상기 제1 게이트 라인에 전기적으로 연결되는 것을 특징으로 하는 액정 표시 패널.
제7항에 있어서, 상기 제7 화소 전극은 상기 제2 게이트 라인에 전기적으로 연결되고, 상기 제1 게이트 라인 및 제2 게이트 라인에는 동기화된 게이트 신호들이 인가되는 것을 특징으로 하는 액정 표시 패널.
제1항에 있어서, 상기 데이터 라인들은,
상기 제1 화소 전극 및 제4 화소 전극에 전기적으로 연결되는 제1 데이터 라인;
상기 제2 화소 전극 및 제5 화소 전극에 전기적으로 연결되는 제2 데이터 라인;
상기 제3 화소 전극 및 제6 화소 전극에 전기적으로 연결되는 제3 데이터 라인; 및
상기 제7 화소 전극에 전기적으로 연결되는 제4 데이터 라인을 포함하는 것을 특징으로 하는 액정 표시 패널.
제9항에 있어서, 상기 제1 데이터 라인, 제2 데이터 라인, 제3 데이터 라인 및 제4 데이터 라인 중 적어도 하나는, 상기 제1 화소 전극, 제2 화소 전극 및 제3 화소 전극 중 어느 2개의 화소 전극들 사이에 배치되는 것을 특징으로 하는 액정 표시 패널.
제9항에 있어서,
상기 제4 데이터 라인을 통해 제7 화소 전극에 인가되는 제7 데이터 전압은, 상기 제1 화소 전극 내지 제6 화소 전극에 각각 인가되는 제1 내지 제6 데이터 전압들에 기초하여 결정되는 것을 특징으로 하는 액정 표시 패널.
제11항에 있어서, 상기 제7 화소 전극에 인가되는 제7 데이터 전압은, 상기 제1 내지 제6 데이터 전압들의 최소값, 최대값 및 평균값 중 어느 하나인 것을 특징으로 하는 액정 표시 패널.
제1항에 있어서,
상기 단위 화소들은, 상기 제1 방향을 따라 상기 제1 단위 화소에 인접한 제3 단위 화소 및 상기 제2 방향을 따라 상기 제3 단위 화소에 인접한 제4 단위 화소를 더 포함하는 것을 특징으로 하는 액정 표시 패널.
제13항에 있어서, 상기 화소 전극들은,
상기 제3 단위 화소의 제1색 영역, 제2색 영역 및 제3색 영역에 각각 중첩하는 제9 화소 전극, 제10 화소 전극 및 제11 화소 전극; 및
상기 제4 단위 화소의 제1색 영역, 제2색 영역 및 제3색 영역에 각각 중첩하는 제12 화소 전극, 제13 화소 전극 및 제14 화소 전극을 더 포함하고,
상기 제8 화소 전극에 인가되는 제8 데이터 전압은,
상기 제1 내지 제6 화소 전극들에 각각 인가되는 제1 내지 제6 데이터 전압들과 상기 제9 내지 제14 화소 전극들에 각각 인가되는 제9 내지 제14 데이터 전압들의 최소값, 최대값 및 평균값 중 어느 하나인 것을 특징으로 하는 액정 표시 패널.
제1항에 있어서, 상기 단위 화소들은,
상기 제1 방향을 따라 상기 제1 단위 화소에 인접한 제3 단위 화소; 및
상기 제1 단위 화소에 대해 상기 제3 단위 화소와 반대되는 제4 단위 화소를 더 포함하고,
상기 제3 단위 화소의 제1색 영역, 제2색 영역 및 제3색 영역과, 상기 제4 단위 화소의 제1색 영역, 제2색 영역 및 제3색 영역은 각각, 상기 제1 게이트 라인 및 제2 게이트 라인의 사이에 배치되는 것을 특징으로 하는 액정 표시 패널.
제15항에 있어서, 상기 제4 단위 화소, 제1 단위 화소 및 제3 단위 화소는, 상기 제1 방향을 따라 지그재그 형태로 배치되는 것을 특징으로 하는 액정 표시 패널.
제15항에 있어서, 상기 화소 전극들은,
상기 제3 단위 화소의 제1색 영역, 제2색 영역 및 제3색 영역에 각각 중첩하는 제9 화소 전극, 제10 화소 전극 및 제11 화소 전극; 및
상기 제4 단위 화소의 제1색 영역, 제2색 영역 및 제3색 영역에 각각 중첩하는 제12 화소 전극, 제13 화소 전극 및 제14 화소 전극을 더 포함하고,
상기 제8 화소 전극에 인가되는 제8 데이터 전압은,
상기 제1 내지 제6 화소 전극들에 각각 인가되는 제1 내지 제6 데이터 전압들과 상기 제9 내지 제14 화소 전극들에 각각 인가되는 제9 내지 제14 데이터 전압들의 최소값, 최대값 및 평균값 중 어느 하나인 것을 특징으로 하는 액정 표시 패널.
제1항에 있어서, 상기 게이트 라인들 및 데이터 라인들에 중첩하고 복수의 개구 영역들을 갖는 차광 패턴을 더 포함하는 것을 특징으로 하는 액정 표시 패널.
제18항에 있어서, 상기 차광 패턴은
상기 제1 단위 화소 및 제2 단위 화소의 제1색 영역들, 제2색 영역들 및 제3색 영역들에 각각 중첩하는 복수의 제1 개구 영역들; 및
상기 제1 단위 화소 및 제2 단위 화소의 제1 백색 영역들에 중첩하는 제2 개구 영역을 포함하고,
상기 제2 개구 영역은 상기 제1 게이트 라인 및 제2 게이트 라인의 사이에 배치되는 것을 특징으로 하는 액정 표시 패널.
제19항에 있어서, 상기 제1 단위 화소에 중첩하는 상기 제1 개구 영역의 제3 면적은, 상기 제2 개구 영역의 제4 면적과 동일한 것을 특징으로 하는 액정 표시 패널.