KR102485545B1

KR102485545B1 - 액정 표시 장치

Info

Publication number: KR102485545B1
Application number: KR1020150170716A
Authority: KR
Inventors: 김성만; 송준호; 황태형
Original assignee: 삼성디스플레이 주식회사
Priority date: 2015-12-02
Filing date: 2015-12-02
Publication date: 2023-01-06
Also published as: KR20170065064A; US10417978B2; US20170162140A1; CN106814505B; CN106814505A

Abstract

액정표시장치가 제공된다. 액정표시장치는, 제1 방향 및 상기 제1 방향과 교차하는 제2 방향을 따라 반복하여 배열된 복수의 상위 화소로서, 각각 제1 화소, 상기 제1 화소의 제1 방향 일측에 인접하여 위치하는 제2 화소, 상기 제2 화소의 상기 제1 방향 일측에 인접하여 위치하는 제3 화소, 및 상기 제1 내지 제3 화소의 상기 제2 방향 일측에 인접하여 배치된 제4 화소를 포함하는 상위 화소, 및 상기 제2 방향으로 연장된 복수의 제1 데이터 라인 및 제2 데이터 라인을 포함하되, 상기 제4 화소의 상기 제1 방향 폭은 상기 제1 내지 제3 화소의 상기 제1 방향 폭의 합과 동일하고, 상기 제1 내지 제4 화소는 상기 제1 데이터 라인 또는 상기 제2 데이터 라인과 연결되고, 상기 제1 데이터 라인은 상기 제1 화소의 상기 제1 방향 타측에 배치되고, 상기 제2 데이터 라인은 상기 제2 화소와 상기 제3 화소 사이에 배치된다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 액정 표시 장치에 관한 것이다.

액정표시장치는 동작 전압이 낮아 소비 전력이 적고 휴대용으로 쓰일 수 있는 등의 이점으로 노트북 컴퓨터, 모니터, 우주선, 항공기 등에 이르기까지 응용분야가 넓고 다양하다.

일반적으로, 액정표시장치는 액정의 광투과율을 이용하여 화상을 표시하는 표시패널 및 표시패널에 광을 제공하는 라이트 어셈블리를 포함한다. 표시패널은 서로 다른 색들을 나타내는 화소들을 포함하고, 화소들이 나타내는 색들의 조합으로 임의의 색을 나타낼 수 있다. 일반적으로, 화소들은 적색, 녹색 및 청색(RGB)을 나타낼 수 있으며, 이들의 조합으로 다양한 색을 표시할 수 있다.

한편, 적색, 녹색, 청색을 나타내는 화소에 백색을 나타내는 화소를 추가로 배치하여 투과율을 높이고 명암비를 개선하며 소비전력을 감소시킬 수 있다.

이 때, 투과율 상승, 명암비 개선 및 소비 전력의 조절을 위하여 적색, 녹색, 청색을 나타내는 화소가 차지하는 면적 대비 백색을 나타내는 화소가 차지하는 면적의 비율이 조절되어야 하는데, 각각의 화소가 매트릭스 형식으로 배치될 경우, 백색 화소의 면적 조절이 불가능하다. 따라서, 이를 해결할 수 있는 새로운 화소들의 배치 구조가 요구된다.

본 발명이 해결하고자 하는 과제는 백색을 나타내는 화소의 면적을 용이하게 조절할 수 있는 액정표시장치를 제공하는 것이다.

본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 액정표시장치는, 제1 방향 및 상기 제1 방향과 교차하는 제2 방향을 따라 반복하여 배열된 복수의 상위 화소로서, 각각 제1 화소, 상기 제1 화소의 제1 방향 일측에 인접하여 위치하는 제2 화소, 상기 제2 화소의 상기 제1 방향 일측에 인접하여 위치하는 제3 화소, 및 상기 제1 내지 제3 화소의 상기 제2 방향 일측에 인접하여 배치된 제4 화소를 포함하는 상위 화소, 및 상기 제2 방향으로 연장된 복수의 제1 데이터 라인 및 제2 데이터 라인을 포함하되, 상기 제4 화소의 상기 제1 방향 폭은 상기 제1 내지 제3 화소의 상기 제1 방향 폭의 합과 동일하고, 상기 제1 내지 제4 화소는 상기 제1 데이터 라인 또는 상기 제2 데이터 라인과 연결되고, 상기 제1 데이터 라인은 상기 제1 화소의 상기 제1 방향 타측에 배치되고, 상기 제2 데이터 라인은 상기 제2 화소와 상기 제3 화소 사이에 배치된다.

또한, 상기 제1 방향으로 연장되는 복수의 제1 내지 제3 게이트 라인과, 상기 제2 방향으로 연장되는 복수의 제3 데이터 라인을 더 포함하되, 상기 제1 게이트 라인은 상기 제1 화소의 상기 제2 방향 타측에 배치되고, 상기 제2 게이트 라인은 상기 제1 화소와 상기 제4 화소 사이에 배치되며, 상기 제3 게이트 라인은 상기 제4 화소의 상기 제2 방향 일측에 배치되고, 상기 제3 데이터 라인은 상기 제3 화소의 상기 제1 방향 일측에 배치될 수 있다.

또한, 상기 제1 게이트 라인은, 상기 제2 방향 타측에 인접하는 상기 상위 화소의 상기 제3 게이트 라인과 대응되고, 상기 제3 데이터 라인은, 상기 제1 방향 일측에 인접하는 상기 상위 화소의 상기 제1 데이터 라인과 대응될 수 있다.

또한, 상기 제1 화소는 상기 제1 데이터 라인 및 상기 제2 게이트 라인과 연결되고, 상기 제2 화소는 상기 제2 데이터 라인 및 상기 제1 게이트 라인과 연결되며, 상기 제3 화소는 상기 제3 데이터 라인 및 상기 제2 게이트 라인과 연결되고, 상기 제4 화소는 상기 제1 데이터 라인 및 상기 제3 게이트 라인과 연결될 수 있다.

또한, 상기 제1 내지 제3 데이터 라인에 각각 입력되는 제1 내지 제3 데이터 신호는, 하나의 프레임 동안 반복적으로 극성이 변화할 수 있다.

또한, 상기 제1 화소는 상기 제2 데이터 라인 및 상기 제2 게이트 라인과 연결되고, 상기 제2 화소는 상기 제1 데이터 라인 및 상기 제1 게이트 라인과 연결되며, 상기 제3 화소는 상기 제2 데이터 라인 및 상기 제1 게이트 라인과 연결되고, 상기 제4 화소는 상기 제3 데이터 라인 및 상기 제2 게이트 라인과 연결될 수 있다.

또한, 상기 제1 데이터 라인과 상기 제2 화소는, 상기 제1 방향으로 연장되는 제1 연결 라인을 통하여 연결되고, 상기 제2 데이터 라인과 상기 제1 화소는, 상기 제2 향향으로 연장되는 제2 연결 라인을 통하여 연결될 수 있다.

또한, 상기 제1 내지 제3 데이터 라인에 각각 입력되는 제1 내지 제3 데이터 신호는, 하나의 프레임 동안 동일한 극성을 가질 수 있다.

상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 액정표시장치는, 제1 방향 및 상기 제1 방향과 교차하는 제2 방향을 따라 반복하여 배열된 복수의 상위 화소로서, 각각 제1 화소, 상기 제1 화소의 제1 방향 일측에 인접하여 위치하는 제2 화소, 상기 제2 화소의 상기 제1 방향 일측에 인접하여 위치하는 제3 화소, 및 상기 제1 내지 제3 화소의 상기 제2 방향 일측에 인접하여 배치된 제4 화소를 포함하는 상위 화소, 상기 제2 방향으로 연장된 복수의 제1 데이터 라인 및 제2 데이터 라인을 포함하되, 상기 제2 데이터 라인은 상기 제4 화소를 가로지르도록 연장된다.

또한, 상기 제1 화소는 연결되는 상기 제1 또는 제2 데이터 라인으로부터 데이터 신호를 제공받는 제1 화소 전극을 포함하고, 상기 제4 화소는 연결되는 상기 제1 또는 제2 데이터 라인으로부터 상기 데이터 신호를 제공받는 제4 화소 전극을 포함하고, 상기 제1 화소 전극은 상기 제1 방향으로 연장되는 직선과 각각 제1 사이각을 형성하는 복수의 슬릿을 포함하는 제1 도메인 영역 및 제2 사이각을 형성하는 복수의 슬릿을 포함하는 제2 도메인 영역을 포함하고, 상기 제4 화소 전극은 상기 제1 방향으로 연장되는 직선과 각각 제3 사이각을 형성하는 복수의 슬릿을 포함하는 제3 도메인 영역 및 제4 사이각을 형성하는 슬릿을 포함하는 제4 도메인 영역을 포함할 수 있다.

또한, 상기 제1 사이각과 상기 제2 사이각은 상기 제1 방향으로 연장되는 직선을 기준으로 서로 대칭이고, 상기 제1 사이각과 상기 제3 사이각은 동일한 각도를 가지며, 상기 제2 사이각과 상기 제4 사이각은 동일한 각도를 가질 수 있다.

또한, 상기 제1 내지 제4 도메인 영역에 배치되는 상기 배향막의 초기 배향 방향은 모두 동일할 수 있다.

또한, 상기 제1 사이각과 상기 제2 사이각은 상기 제1 방향으로 연장되는 직선을 기준으로 서로 대칭이고, 상기 제3 사이각과 상기 제4 사이각은 상기 제1 방향으로 연장되는 직선을 기준으로 서로 대칭이며, 상기 제1 사이각과 상기 제2 사이각은 서로 다른 절대값의 각도를 가질 수 있다.

또한, 상기 제1 및 제2 도메인의 초기 배향 방향은 서로 동일하고, 상기 제3 및 제4 도메인의 초기 배향 방향은 서로 동일하며, 상기 제1 및 제3 도메인의 초기 배향 방향은 서로 상이할 수 있다.

또한, 상기 제2 데이터 라인은 상기 제4 화소와 오버랩되는 제1 라인 구간 및 상기 제1 라인 구간을 제외한 나머지 구간인 제2 라인 구간을 포함하되, 상기 제2 구간은 상기 제3 도메인 영역과 상기 제4 도메인 영역이 인접하여 형성하는 경계와 중첩되도록 배치될 수 있다.

또한, 상기 제1 및 제2 데이터 라인의 상기 제1 도메인 영역과 인접하는 구간은 상기 제1 도메인 영역의 슬릿과 평행한 방향으로 연장되고, 상기 제1 및 제2 데이터 라인의 상기 제2 도메인 영역과 인접하는 구간은 상기 제2 도메인 영역의 슬릿과 평행한 방향으로 연장될 수 있다.

또한, 상기 제1 화소는 제1 파장 영역대의 광을 투과시키고, 상기 제2 화소는 제2 파장 영역대의 상기 광을 투과시키고, 상기 제3 화소는 제3 파장 영역대의 상기 광을 투과시키며, 상기 제4 화소는 모든 파장 영역대의 상기 광을 투과시킬 수 있다.

상기 과제를 해결하기 위한 본 발명의 또 다른 실시예에 따른 액정표시장치는, 홀수 행에 배치되며, 제1 방향 일측으로 연속하여 번갈아 배치되는 복수의 제1 내지 제3 화소, 짝수 행에 배치되며, 상기 제1 방향 일측으로 연속하여 배치되는 복수의 제4 화소를 포함하되, 상기 짝수 행과 상기 홀수 행의 상기 제1 방향 일측으로 연장된 길이는 서로 동일하며, 상기 제1 화소의 개수, 상기 제2 화소의 개수, 상기 제3 화소의 개수 및 상기 제4 화소의 개수는 모두 동일하다.

또한, 상기 제1 방향에 수직한 제2 방향 일측으로 연장되는 복수의 제1 데이터 라인 및 복수의 제2 데이터 라인을 더 포함하되, 복수의 상기 제1 데이터 라인은 복수의 상기 제1 화소의 상기 제1 방향 타측에 배치되고 복수의 상기 제2 데이터 라인은 복수의 상기 제3 화소의 상기 제1 방향 타측에 배치될 수 있다.

또한, 복수의 상기 제1 데이터 라인은 복수의 상기 제4 화소의 상기 제1 방향 타측에 배치되고, 복수의 상기 제2 데이터 라인은 복수의 상기 제4 화소를 가로지르도록 배치될 수 있다.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명의 실시예들에 의하면,

백색을 나타내는 화소의 면적을 용이하게 조절할 수 있는 액정표시장치를 제공할 수 있다.

본 발명의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.

도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 액정 표시 장치의 하나의 화소에 대한 레이아웃도이다.
도 3은 도 2의 I-I'선을 따라 자른 단면도이다.
도 4는 본 발명의 다른 실시예에 의한 액정 표시 장치의 도 2의 I-I'와 대응되는 선을 따라 자른 단면도이다.
도 5는 본 발명의 일 실시예에 따른 액정 표시 장치의 표시 영역에 배치되는 일부 화소들의 배치도이다.
도 6은 다른 실시예에 의한 액정표시장치의 표시 영역에 배치되는 일부 화소들의 개략도이다.
도 7은 도 5에 도시된 화소들의 데이터 라인 및 게이트 라인과의 연결관계를 나타낸 개략도이다.
도 8은 도 7에 도시된 데이터 라인 및 게이트 라인에 입력되는 신호들의 파형도이다.
도 9는 도 7의 A영역을 확대하여 도시한 평면도이다.
도 10은 본 발명의 다른 실시예에 따른 액정표시장치의 도 7의 A영역과 대응되는 영역을 확대하여 도시한 평면도이다.
도 11은 본 발명의 다른 실시예에 따른 액정표시장치의 도 7의 A영역과 대응되는 영역을 확대하여 도시한 평면도이다.
도 12는 본 발명의 다른 실시예에 따른 도 5에 도시된 화소들의 데이터 라인 및 게이트 라인과의 연결관계를 나타낸 개략도이다.
도 13은 kk의 C영역을 확대하여 도시한 평면도이다.
도 14는 본 발명의 다른 실시예에 따른 도 5에 도시된 화소들의 데이터 라인 및 게이트 라인과의 연결관계를 나타낸 개략도이다.
도 15는 도 14에 도시된 데이터 라인 및 게이트 라인에 입력되는 신호들의 파형도이다.
도 16은 도 14의 D영역을 확대하여 도시한 평면도이다.
도 17은 본 발명의 다른 실시예에 따른 도 5에 도시된 화소들의 데이터 라인 및 게이트 라인과의 연결관계를 나타낸 개략도이다.
도 18은 도 17에 도시된 데이터 라인 및 게이트 라인에 입력되는 신호들의 파형도이다.
도 19는 도 17의 E영역을 확대하여 도시한 평면도이다.
도 20은 본 발명의 다른 실시예에 따른 도 5에 도시된 화소들의 데이터 라인 및 게이트 라인과의 연결관계를 나타낸 개략도이다.
도 21은 도 20에 도시된 데이터 라인 및 게이트 라인에 입력되는 신호들의 파형도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.

이하, 첨부된 도면을 참고로 하여 본 발명의 실시예들에 대해 설명한다.

도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 블록도이다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치(1000)는 게이트 구동부(120), 데이터 구동부(130), 신호 제어부(110) 및 표시부(DA)를 포함한다.

표시부(DA)는 복수의 화소(PX)들을 포함한다. 복수의 화소(PX)들은 매트릭스 형상으로 배열될 수 있다. 표시부(DA)는 제1 방향(DR1)으로 연장된 복수의 게이트 라인(GL)과, 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장된 복수의 데이터 라인(DL)을 포함할 수 있다.

복수의 게이트 라인(GL)은 게이트 구동부(120)로부터 게이트 신호를 제공받고, 복수의 데이터 라인(DL)은 데이터 구동부(130)로부터 데이터 신호를 제공받는다. 각 화소(PX)는 게이트 라인(GL)과 데이터 라인(DL)이 교차하는 영역에 배치될 수 있다.

각 화소(PX)는 색 표시를 구현하기 위해서 기본색(primary color) 중 하나 또는 백색을 표시할 수 있다. 상기 기본색의 예로는 적색, 녹색 및 청색을 들 수 있다. 본 명세서에서는 적색을 표시하는 화소를 적색 화소(R), 녹색을 표시하는 화소를 녹색 화소(G), 청색을 표시하는 화소를 청색 화소(B), 백색을 표시하는 화소를 백색 화소(W)라 지칭하기로 한다. 각각의 색을 가진 적색 화소(R), 녹색 화소(G), 청색 화소(B) 및 백색 화소(W)를 한데 묶어 각각의 밝기를 조절하여 적색, 녹색, 청색, 백색뿐만 아니라 그 이외의 임의의 색을 표시할 수 있다. 표시 영역 내에서의 각 화소들의 배치에 대하여는 후술하기로 한다.

신호 제어부(110)는 외부로부터 각종 신호들을 제공받아, 게이트 구동부(120) 및 데이터 구동부(130)를 제어한다. 예를 들어, 신호 제어부(110)는 외부로부터 제1 영상 데이터(DATA1) 및 이의 표시를 제어하는 입력 제어 신호들을 입력받아, 게이트 구동부 제어 신호(CONT2), 데이터 구동부 제어 신호(CONT1), 제2 영상 데이터(DATA2) 등을 출력할 수 있다.

제1 영상 데이터(DATA1)는 표시부(DA)의 화소(PX) 각각의 휘도 정보를 포함할 수 있다. 상기 휘도 정보는 정해진 수효, 예를 들어 1024(=210), 256(=28) 또는 64(=26)개의 계조(gray)를 가질 수 있으며, 이에 한정되지 아니하고 다른 값을 가질 수도 있다. 입력되는 제1 영상 데이터(DATA1)는 프레임 단위로 구분될 수 있다.

신호 제어부(110)에 입력되는 상기 입력 제어 신호는 예컨대, 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(Mclk), 데이터 인에이블 신호(DE) 등을 포함할 수 있다. 다만, 이에 한정되지 아니 하고 다른 종류의 신호가 더 입력될 수도 있다.

게이트 구동부 제어 신호(CONT1)는 신호 제어부(110)에서 생성하는 게이트 구동부(120)의 동작 제어 신호일 수 있다. 게이트 구동부 제어 신호(CONT1)는 스캔 개시 신호, 클록 신호 등을 포함할 수 있으며, 이에 한정되지 아니하고 다른 신호를 더 포함할 수도 있다. 게이트 구동부(120)는 게이트 구동부 제어 신호(CONT1)에 따라 표시부(DA)의 각 화소(PX)를 활성화시킬 수 있는 게이트 신호를 생성하여 해당하는 게이트 라인(GL)에 제공할 수 있다.

데이터 구동부 제어 신호(CONT2)는 신호 제어부(110)에서 생성하는 데이터 구동부(130)의 동작 제어 신호일 수 있다. 데이터 구동부(130)는 데이터 구동부 제어 신호(CONT2)에 따라 데이터 신호를 생성하여 해당하는 데이터 라인(DL)에 제공할 수 있다.

이하, 상술한 액정 표시 장치의 화소 구조에 대해 상세히 설명한다.

도 2는 본 발명의 일 실시예에 따른 액정 표시 장치의 하나의 화소에 대한 레이아웃도이고, 도 3은 도 2의 I-I'선을 따라 자른 단면도이며, 도 4는 본 발명의 다른 실시예에 의한 액정 표시 장치의 도 2의 I-I'와 대응되는 선을 따라 자른 단면도이다.

도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치(1000)는, 서로 마주보는 제1 절연 기판(210)과 제2 절연 기판(270), 그리고 양 기판(210, 270) 사이에 배치되는 액정층(LCL)을 포함한다. 제1 절연 기판(210)은 하부 기판이고, 제2 절연 기판(270)은 상부 기판일 수 있지만, 이에 제한되는 것은 아니다.

제1 절연 기판(210) 상(도면에서 상부)에는 게이트 배선(GL, GE)이 배치된다. 게이트 배선(GL, GE)은 제1 방향(DR1)으로 연장된 게이트 라인(GL)과 게이트 라인(GL)에 연결되고 반도체층(AL)과 중첩하도록 위치하는 게이트 전극(GE)을 포함한다.

게이트 배선(GL, GE) 상에는 제1 절연막(220)이 배치될 수 있다. 제1 절연막(220)은 실리콘 산화물이나 실리콘 질화물 등으로 이루어진 게이트 절연막일 수 있다.

제1 절연막(220) 상에는 반도체층(AL)이 배치될 수 있다. 반도체층(AL)은 게이트 배선(GL, GE)의 일부 영역과 오버랩되도록 배치될 수 있다. 상술한 것처럼, 반도체층(AL)과 중첩되는 게이트 배선(GL, GE)의 일부 영역은 게이트 전극(GE)으로 정의될 수 있다. 반도체층(AL)은 비정질 실리콘이나 산화물 반도체 등과 같은 반도체 물질을 포함하여 형성되며, 게이트 전극(GE)에 제공되는 전압에 따라 전류를 통과시키거나 차단할 수 있다.

도시하지는 않았지만, 몇몇 실시예에서 반도체층(AL)의 상부에는 저항성 접촉 부재가 추가로 배치될 수 있다. 상기 저항성 접촉 부재는 상기 저항성 접촉 부재는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 등으로 형성되거나 실리사이드(silicide)로 형성될 수 있으며, 이에 의하여 후술할 상부의 소스 전극(SE), 드레인 전극(DE)과 하부의 반도체층(AL)간 오믹 콘택을 이루도록 할 수 있다. 다만, 몇몇 실시예에서, 반도체층(SM)이 산화물 반도체인 경우, 상기 저항성 접촉 부재는 생략될 수 있다.

반도체층(AL) 및 제1 절연막(220)의 상부에는 데이터 배선(DL, SE, DE)이 배치될 수 있다. 데이터 배선(DL)은 데이터 라인(DL), 소스 전극(SE), 및 드레인 전극(DE)을 포함할 수 있다.

데이터 라인(DL)은 제2 방향(DR2)으로 연장되어 게이트 라인(GL)과 교차하도록 형성되며, 각각 이격되어 복수 개 형성될 수 있다.

소스 전극(SE)은 데이터 라인(DL)과 연결되고, 반도체층(AL) 상에 배치된다. 드레인 전극(DE)은 반도체층(AL) 상에 배치되되, 소스 전극(SE)과 이격된다. 게이트 전극(GE)에 게이트 온 전압이 인가되어 반도체층(AL)에 채널이 형성될 경우, 데이터 라인(DL)으로 제공되는 데이터 전압이 소스 전극(SE)과 반도체층(AL)을 거쳐 드레인 전극(DE)으로 제공될 수 있다.

데이터 배선(DL, SE, DE) 및 게이트 배선(GL, GE) 상에는 패시베이션층(PA)이 배치될 수 있다. 패시베이션층(PA)은 유기절연물질 또는 무기절연물질로 이루어질 수 있으며, 소스 전극(SE), 드레인 전극(DE), 게이트 전극(GE) 및 반도체층(AL)에 의하여 형성되는 스위칭 트랜지스터(Q)(Q)를 커버할 수 있다.

패시베이션층(PA) 상에는 제1 보호층(230)이 배치될 수 있다. 제1 보호층(230)은 패시베이션층(PA)의 상부를 평탄화하는 기능을 가질 수 있다. 제1 보호층(230)은 컨택홀(CH)이 형성되는 영역을 제외한 표시 영역(DA)의 모든 영역과 오버랩되도록 형성될 수 있다. 또한, 제1 보호층(230)은 무기 절연물 또는 유기 절연물을 포함할 수 있다. 제1 보호층(230)은 2층 이상의 적층막으로 이루어질 수도 있다. 예를 들어, 하부에 무기 절연물로 이루어진 무기 보호층(미도시)이 배치되고, 그 상부에 유기 절연물로 이루어진 유기 보호층(미도시)이 배치될 수 있다.

패시베이션층(PA) 및 제1 보호층(230)에는 스위칭 트랜지스터(Q)(Q)의 일부, 보다 구체적으로 드레인 전극(DE)의 일부를 드러내는 컨택홀(CH)이 형성될 수 있다.

제1 보호층(230) 상에는 공통 전극(CE)이 배치될 수 있다. 공통 전극(CE) 역시 제1 보호층(230)과 마찬가지로 컨택홀(CH)이 형성되는 영역을 제외한 표시 영역(DA)에 배치될 수 있다.

공통 전극(CE)에는 공통 전압이 인가되어, 화소 전극(PE)과 함께 액정층(LCL)에 작용하는 전계를 생성할 수 있다.

공통 전극(CE) 상에는 제2 보호층(240)이 배치될 수 있다. 제2 보호층(240)은 공통 전극(CE)과 제2 보호층(240) 상에 형성되는 다른 층을 절연시키는 역할을 할 수 있으며, 제2 보호층(240) 상에 형성되는 다른 층과 공통 전극(CE)이 제2 보호층(240)의 두께만큼 이격되도록 할 수 있다.

제2 보호층(240) 상에는 화소 전극(PE)이 배치된다. 화소 전극(PE)은 화소 영역 내에 배치될 수 있다. 여기서, 각각의 화소 영역은 서로 다른 타이밍에 서로 다른 데이터 신호에 의하여 제어되는 액정 분자들이 배치되는 영역으로 구분될 수 있다.

화소 전극(PE)은 중심에 각각 이격되어 배치되는 복수의 줄기(ST), 복수의 줄기(ST) 사이의 개구부에 해당되는 복수의 슬릿(SL), 복수의 줄기(ST)를 연결하는 연결바(CB)를 포함할 수 있다.

한편, 하나의 화소(PX)에 포함되는 화소 전극(PE)의 줄기(ST)의 일부는 게이트 라인(GL)과 평행한 방향인 제1 방향(DR1)에 대하여 예각인 제1 사이각(θ1)을 형성하도록 기울어지고, 화소 전극(PE)의 줄기(ST)의 다른 일부는 제1 방향(DR1)에 대하여 예각인 제2 사이각(θ2)을 형성하도록 기울어질 수 있다. 이 때, 제1 사이각(θ1)과 제2 사이각(θ2)의 각도의 절대값은 동일하되, 제1 사이각(θ1)과 제2 사이각(θ2)은 제1 방향(DR1)을 따라 연장되는 임의의 기준선과 대칭일 수 있으며, 이 경우 시야각이 개선되는 효과가 있다.

한편, 각각의 줄기(ST)와 연결바(CB)가 인접하는 영역에서는, 줄기(ST)가 제1 방향(DR1)에 대하여 제1 및 제2 사이각(θ1, θ2)보다 더 크게 기울어지는 구간이 형성될 수 있다. 이는 각각의 줄기(ST)와 연결바(CB)가 인접하는 영역에서 의도한 밝기보다 어둡게 보이는 현상인 텍스쳐가 시인되는 것을 방지하는 역할을 할 수 있다.

화소 전극(PE)은 공통 전극(CE)과 상호 작용하여 액정 축전기(Clc, liquid crystal capacitor)를 형성할 수 있다. 액정 표시 장치는 화소 전극(PE)에 연결된 유지 축전기(Cst, storage capacitor)를 더 포함할 수 있다. 다만, 유지 축전기(Cst)는 필요에 따라 생략될 수 있으며, 본 실시예에서는 유지 축전기(Cst)가 생략되는 것을 예시하였다.

화소 전극(PE) 상에는 제1 배향막(250)이 배치될 수 있다. 제1 배향막(250)은 수평 배향막일 수 있다. 예를 들어, 제1 배향막(250)은 인접하는 액정층(LCL)의 액정 분자(LC)들을 수평면상의 특정 방향을 향하도록 초기 배향할 수 있으며, 액정 분자(LC)들에 소정의 수직 방향의 프리틸트각을 부여할 수 있다. 즉, 화소 전극(PE) 및 공통 전극(CE) 사이에 전계가 형성되지 않은 초기 상태에서, 제1 배향막(250) 상에 위치하는 액정층(LCL)의 액정 분자(LC)들은 제1 배향막(250)이 형성되는 평면상의 특정 방향을 향하도록 배열시킬 수 있으며, 제1 배향막(250)에 형성되는 평면으로부터 수직한 방향을 향하여 0.5° 내지 3°의 각도로 프리틸트될 수 있다. 그러나, 본 발명이 이상의 예시에 제한되는 것은 아니며, 제1 배향막(250)은 수직 배향막일 수도 있다.

본 실시예에 의한 액정 표시 장치(1000)가, 화소 전극(PE) 및 공통 전극(CE) 간에 전계가 형성되지 않은 초기 상태에서 흑색을 표현하는 노멀리 블랙(normally black)모드일 경우, 제1 배향막(250)에 의하여 액정 분자(LC)들이 일정한 방향으로 배열되고, 이러한 액정 분자(LC)들의 배향 방향 및 편광판(미도시)과의 상호 작용에 의하여 흑색으로 표시될 수 있다.

제2 절연 기판(270)은 제1 절연 기판(210)과 대향하여 배치된다. 제2 절연 기판(270) 상(도면에서 하부)에는 차광 부재(BM)가 배치될 수 있다. 차광 부재(BM)는 빛을 차단하는 역할을 하며, 일정한 간격으로 이격되는 복수 개의 띠 형상 또는 격자 형상으로 형성될 수 있다. 즉, 차광 부재(BM)는 화소 전극(PE)이 배치되는 영역을 제외한 나머지 영역과 중첩되도록 배치되어, 빛샘을 차단할 수 있다.

제2 절연 기판(270) 및 차광 부재(BM) 상에는 컬러필터층(CFL)이 배치된다. 컬러필터층(CFL)은 복수 개의 컬러 필터(CF)를 포함할 수 있다. 컬러 필터(CF)는 입사되는 광의 특정 파장 대역을 투과시키고, 나머지 파장 대역은 차단시켜 출사되는 광이 특정 색을 띄도록 할 수 있다.

예를 들어, 컬러필터층(CFL)은 적색 광에 해당되는 파장대의 광을 투과시키는 적색 컬러 필터(CFR), 녹색 광에 해당되는 파장대의 광을 투과시키는 녹색 컬러 필터(CFG), 청색 광에 해당되는 파장대의 광을 투과시키는 청색 컬러 필터(CFB) 등을 포함할 수 있다. 이 때, 적색 컬러 필터(CFR)는 약 580nm 내지 780nm 파장대의 광을 투과시키고, 나머지 파장대의 광을 흡수(및/또는 반사)하고, 녹색 컬러 필터(CFG)는 약 450nm 내지 650nm 파장대의 광을 투과시키고 나머지 파장대의 광을 흡수하며, 청색 컬러 필터(CFB)는 약 380nm 내지 560nm 파장대의 광을 투과시키고 나머지 파장대의 광을 흡수할 수 있다. 적색 컬러 필터(CFR)는 적색을 나타내는 안료 또는 감광성 유기물로 형성될 수 있으며, 녹색 컬러 필터(CFG)는 녹색을 나타내는 안료 또는 감광성 유기물로 형성될 수 있고, 청색 컬러 필터(CFB)는 청색을 나타내는 안료 또는 감광성 유기물로 형성될 수 있다.

한편, 컬러 필터층(CFL) 및 이에 포함되는 적색, 녹색, 청색 컬러 필터(CFR, CFG, CFB)는 각각의 화소마다 배치될 수 있으나, 일부 화소에는 배치되지 않을 수 있다. 특히, 백색 화소(W)의 경우, 도 4에 도시된 바와 같이 적색, 녹색, 청색 화소(R, G, B)의 컬러 필터(CF)가 배치되는 위치와 대응되는 위치에 별도의 컬러 필터가 배치되지 않고 하부에 배치될 오버코트층(OC)에 의해 채워질 수 있으며, 이에 따라 광의 모든 파장 대역을 투과시켜 백색으로 시인될 수 있다. 다만, 이에 제한되지 아니하고, 적색, 녹색, 청색 화소(R, G, B)의 컬러 필터가 배치되는 위치와 대응되는 위치에, 광의 모든 파장 대역을 투과시키는 동시에 오버코트층(OC)이 아닌 별개의 투명층이 형성될 수도 있다.

한편, 상술한 차광 부재(BM) 및 컬러필터층(CFL)은 반드시 제2 절연 기판(270)과 인접하여 형성되는 것에 제한되지 아니하고, 제1 절연 기판(210) 상에 배치될 수도 있다. 이 경우, 제1 보호층(230)의 무기 보호층(미도시)과 유기 보호층(미도시) 사이에 컬러필터층(CFL)이 배치될 수 있으며, 몇몇 실시예의 경우 제1 보호층(230)이 생략된 위치에 컬러필터층(CFL)이 배치될 수도 있다.

차광 부재(BM) 및 컬러 필터층(CFL) 상에는 오버코트층(OC)이 배치될 수 있다. 오버코트층(OC)은 컬러필터층(CFL) 및 차광 부재(BM)를 보호하면서, 표면을 평탄화하는 역할을 할 수 있다.

오버코트층(OC) 상에는 제2 배향막(260)이 배치될 수 있다. 제2 배향막(260)은 전술한 제1 배향막(250)과 동일한 물질로 형성되고, 동일한 기능을 수행할 수 있으며, 그 위치에 있어서 제1 배향막(250)과 상이할 수 있다. 즉, 제2 배향막(260)은 제1 배향막(250)과 마찬가지로 인접하는 액정층(LCL)의 액정 분자(LC)들을 수평면상의 특정 방향을 향하도록 초기 배향할 수 있으며, 액정 분자(LC)들에 소정의 수직 방향의 프리틸트각을 부여할 수 있다.

액정층(LCL)은, 제1 절연 기판(210)의 제1 배향막(250)과 제2 절연 기판(270)의 제2 배향막(260) 사이에 배치된다. 액정층(LCL)은 유전율 이방성을 가지는 복수의 액정 분자(LC)들을 포함할 수 있다. 액정 분자(LC)들은 양의 유전율 이방성을 갖고 있어, 인가된 전계와 액정 분자(LC)의 장축이 수평한 방향으로 배열될 수 있다. 또한, 이에 한정되지 아니하고, 액정 분자(LC)들은 음의 유전율 이방성을 갖고 있어, 인가된 전계와 액정 분자(LC)의 장축이 수직한 방향으로 배열될 수도 있다.

공통 전극(CE)과 화소 전극(PE)으로부터 전계가 형성되면, 인접한 액정 분자(LC)들이 특정 방향으로 재배열되며, 재배열된 액정 분자(LC)들을 통과하는 광의 편광은 재배열된 액정 분자(LC)들의 광학적 이방성에 의해 변한다. 그에 따라, 광은 제1 절연 기판(210) 및 제2 절연 기판(270)에 구비된 편광판(미도시)에 의해 투과되거나 차단될 수 있다. 여기서, '재배열된다'라는 용어는 주로 액정 분자(LC)들이 공통 전극(CE) 및 화소 전극(PE)간에 형성되는 전계의 영향을 받아 회전하는 것을 의미한다.

계속해서, 상술한 액정 표시 장치(1000)의 화소 배열에 대해 상세히 설명한다.

도 5는 본 발명의 일 실시예에 따른 액정 표시 장치의 표시 영역에 배치되는 일부 화소들의 배치도이다.

도 5를 참조하면, 표시 영역(DA)에는 각각 복수 개의 적색 화소(R), 녹색 화소(G), 청색 화소(B) 및 백색 화소(W)가 배치된다. 이 때, 하나의 행에는 적색 화소(R), 녹색 화소(G), 청색 화소(B)가 반복되어 배치되며, 인접하는 다른 행에는 백색 화소(W)가 반복되어 배치된다. 하나의 백색 화소(W)는 인접하는 다른 행에 연속되어 배치되는 적색 화소(R), 녹색 화소(R), 청색 화소(B)와 모두 인접하도록 배치될 수 있다.

즉, 1행 1열에는 적색 화소(R)가, 1행 2열에는 녹색 화소(G)가, 1행 3열에는 청색 화소(B)가 배치되며, 2행 1열 내지 2행 3열에 걸쳐 하나의 백색 화소(W)가 배치될 수 있다.

또한, 1행 1열의 적색 화소(R), 1행 2열의 녹색 화소(G), 1행 3열의 청색 화소(B)와, 2행 1열 내지 2행 3열에 걸쳐 배치되는 백색 화소(W)를 묶은 4개의 화소들을 하나의 상위 화소(UP)로 정의할 수 있다. 하나의 상위 화소(UP)는, 상위 화소(UP)를 구성하는 화소들이 표시하는 색인 적색, 녹색, 청색, 백색의 색이 섞여 하나의 색으로 인식되는 기본 단위가 될 수 있다.

즉, 하나의 상위 화소(UP)는 각각 하나의 적색 화소(R), 녹색 화소(G), 청색 화소(B) 및 백색 화소(W)를 포함하며, 이들은 2행에 걸쳐 배치되고, 2행에 배치되는 백색 화소(W)의 열 방향으로의 폭은, 적색 화소(R), 녹색 화소(G), 청색 화소(B)의 열 방향으로의 폭의 합과 동일할 수 있다.

본 실시예와 같이, 특정한 색을 표시하지는 않으나, 휘도 개선 또는 명암비 개선 등을 위하여 배치되는 백색 화소(W)를 하나의 행에 집중적으로 배치하고, 인접하는 다른 행에 백색 화소(W)를 제외한 나머지 화소인 적색 화소(R), 녹색 화소(G), 청색 화소(B)를 집중적으로 배치할 경우, 백색 화소(W)의 행 방향 길이를 자유롭게 조절하여 설계할 수 있어, 개구율의 감소 없이 명암비 개선 정도를 자유롭게 조절할 수 있다.

즉, 백색 화소(W)의 행 방향 길이를 변경하여 설계하더라도, 다른 행에 배치되는 적색 화소(R), 녹색 화소(R), 청색 화소(B)의 행 방향 또는 열 방향의 길이를 동일하게 유지할 수 있으므로, 보다 자유로운 설계가 가능하다. 한편, 각각의 행에 배치되는 화소들의 행 방향 및 열 방향의 길이를 서로 다르게 할 수 있다.

예시적으로, 1행에 배치되는 화소들(R, G, B)의 경우 각각 열 방향으로 x의 길이만큼 연장되도록 배치될 수 있으며, 2행에 배치되는 화소들(W)의 경우 각각 열 방향으로 3x의 길이만큼 연장되도록 배치될 수 있다.

또한, 1행에 배치되는 화소들(R, G, B)의 경우 각각 행 방향으로 4.5x의 길이만큼 연장되도록 배치될 수 있으며, 2행에 배치되는 화소들(W)의 경우 각각 행 방향으로 1.5x의 길이만큼 연장되도록 배치될 수 있다.

이 경우, 1행 1열 내지 1행 3열, 2행 1열 내지 2행 3열에 걸쳐 배치되는 하나의 상위 화소(UP) 내에서 살펴보면, 하나의 적색 화소(R), 하나의 녹색 화소(R), 하나의 청색 화소(B), 하나의 백색 화소(W)가 차지하는 면적은 각각 4.5x2으로 모두 동일하게 할 수 있어, 하나의 상위 화소(UP)에 각 화소가 기여하는 정도를 동일하게 할 수 있다.

마찬가지로, 3행 내지 6행에 배치되는 화소들(R, G, B, W) 또한 1행 및 2행의 화소들의 행 방향 및 열 방향의 길이와 일치되도록 배치될 수 있다.

한편, 상술한 바와 같이 백색 화소(W)들의 행 방향 길이를 자유롭게 조절 가능하므로, 백색 화소(W)의 행 방향으로의 길이는 1.5x에 제한되지 아니하고 설계에 따라 자유롭게 조절될 수 있다. 이 경우, 백색 화소(W)의 면적은 4.5x2이 아닌 다른 값을 가질 수도 있다.

도 6은 다른 실시예에 의한 액정표시장치의 표시 영역에 배치되는 일부 화소들의 개략도이다.

도 6을 참조하면, 표시 영역에는 각각 복수 개의 적색 화소(R), 녹색 화소(R), 청색 화소(B) 및 백색 화소(W)가 배치된다. 이 때, 각각의 화소들의 행 방향 및 열 방향의 길이는 모두 동일할 수 있다. 예시적으로, 도시된 바와 같이 1행 1열에는 적색 화소(R), 1행 2열에는 녹색 화소(R), 2행 1열에는 청색 화소(B), 2행 2열에는 백색 화소(W)가 배치될 수 있으며, 이들 4개의 화소가 모여 하나의 상위 화소(UP)를 형성할 수 있다.

그러나, 도 6에 도시된 화소들의 경우, 도 5에 도시된 화소들과는 달리 투과율의 감소 없이 백색 화소(W)가 하나의 상위 화소(UP)에서 차지하는 면적을 자유롭게 조절할 수 없다.

즉, 하나의 백색 화소(W)의 행 방향 또는 열 방향으로의 길이를 변경한다면, 투과율의 감소가 없도록 하기 위하여 아무 색도 표시하지 않는 영역을 형성하지 않으려면, 그에 대응되도록 백색 화소(W)가 아닌 인접하는 화소의 행 방향 또는 열 방향으로의 길이 역시 조절되어야 하므로, 하나의 상위 화소(UP)에서 백색 화소(W)가 차지하는 면적을 자유롭게 조절할 수 없다. 따라서, 도 6에 도시된 것과 같은 화소들의 배치 구조가 요구된다.

도 7은 도 5에 도시된 화소들의 데이터 라인 및 게이트 라인과의 연결관계를 나타낸 개략도이다.

도 5에서는 9개의 열에 걸쳐 배치되는 화소에 대하여 도시하였지만, 도 7에서는 편의상 6개의 열에 걸쳐 배치되는 화소에 대하여 도시하기로 한다.

도 7을 참조하면, 행 방향을 따라 복수 개의 데이터 라인(DL1~DL4)이 배치되고, 열 방향을 따라 복수 개의 게이트 라인(DL1~DL7)이 배치된다.

이 때, 제1 데이터 라인(DL1)은 1열에 배치되는 화소의 좌측에 배치되고, 제2 데이터 라인(DL2)은 3열에 배치되는 화소의 좌측에 배치된다. 나아가, 제3 데이터 라인(DL3)은 4열에 배치되는 화소의 좌측에 배치되고, 제4 데이터 라인(DL4)은 6열에 배치되는 화소의 우측에 배치된다.

즉, 데이터 라인은 연속하는 3개의 화소 열마다 2개가 배치되되, 연속하는 3개의 화소 열 중 첫번째 화소 열의 좌측 및 세번째 화소 열의 좌측에 배치될 수 있다.

또한, 열 방향을 따라 배치되는 복수 개의 게이트 라인(GL1~GL7)의 경우, 제1 게이트 라인(GL1)은 1행에 배치되는 화소의 하측에 배치되고, 제2 게이트 라인(GL2)은 2행에 배치되는 화소의 하측에 배치되며, 제3 게이트 라인(GL3)은 3행에 배치되는 화소의 하측에 배치되고, 제4 게이트 라인(GL4)은 4행에 배치되는 화소의 하측에 배치되고, 제5 게이트 라인(GL5)은 5행에 배치되는 화소의 하측에 배치되고, 제6 게이트 라인(GL6)은 6행에 배치되는 화소의 하측에 배치될 수 있다.

본 도면에서는, 제7 게이트 라인(GL7)이 도시되었으나, 이는 표시 영역(PA)의 일부 영역의 화소들을 예시적으로 도시함에 따라 추가된 게이트 라인에 해당하며, 제7 게이트 라인(GL7)은 제1 행의 화소들과 연결될 수 있음과 동시에, 제1 행의 상측에 배치되는 또 다른 행의 화소(미도시)들과도 연결될 수 있다. 즉, A영역으로 도시된 상위 화소(UP)의 상측으로도 또 다른 상위 화소(UP)가 배치될 수 있으며, 제7 게이트 라인(GL7)은 상기 또 다른 상위 화소(UP)에 포함되는 백색 화소(W)의 하측으로 배치되는 게이트 라인일 수 있다. 또한, 이에 제한되지 않고 제1 행의 화소가 표시 영역의 최상단에 배치되는 화소들인 경우, 제7 게이트 라인(GL7)은 제1 행의 일부 화소들만 구동시키는 게이트 라인일 수도 있다.

한편, 1행 1열에 배치되는 적색 화소(R)의 경우, 제1 데이터 라인(DL1) 및 제1 게이트 라인(GL1)과 연결될 수 있으며, 1행 1열 화소를 구동시키는 스위칭 트랜지스터(Q)는 1행 1열 화소의 하측에 배치될 수 있다.

또한, 1행 2열에 배치되는 녹색 화소(R)의 경우, 제2 데이터 라인(DL2) 및 제7 게이트 라인(GL7)과 연결될 수 있으며, 1행 2열 화소를 구동시키는 스위칭 트랜지스터(Q)는 1행 2열 화소의 상측에 배치될 수 있다.

또한, 1행 3열에 배치되는 청색 화소(B)의 경우, 제3 데이터 라인(DL3) 및 제1 게이트 라인(GL1)과 연결될 수 있으며, 1행 3열 화소를 구동시키는 스위칭 트랜지스터(Q)는 1행 3열 화소의 하측에 배치될 수 있다.

또한, 2행 1열 내지 2행 3열에 걸쳐 배치되는 백색 화소(W)의 경우, 제1 데이터 라인(DL1) 및 제2 게이트 라인(GL2)과 연결될 수 있으며, 해당 화소의 스위칭 트랜지스터(Q)는 2열 1행의 좌측에 배치될 수 있다.

또한, 전술한 바와 같이 1행 1열에 배치되는 적색 화소(R), 1행 2열에 배치되는 녹색 화소(R), 1행 3열에 배치되는 청색 화소(B) 및 2행 1열 내지 2행 3열에 걸쳐 배치되는 백색 화소(W)를 묶어 하나의 상위 화소(UP)를 형성할 수 있다. 따라서, 하나의 상위 화소(UP)를 구동하는 데에는 2개의 데이터 라인 및 3개의 게이트 라인이 요구될 수 있다. 다만, 하나의 상위 화소(UP)를 구동하는 데 3개의 게이트 라인이 요구된다 하더라도, 3개의 게이트 라인 중 일부 게이트 라인은 인접하는 또 다른 상위 화소(UP)의 구동에 기여할 수 있으므로, 하나의 상위 화소(UP)를 구동하는 데에는 실질적으로 2개의 게이트 라인이 요구될 수 있으며, 열 방향으로 n개의 상위 화소(UP)가 배치될 경우 이들의 구동에 필요한 게이트 라인의 수는 2n+1개 일 수 있다.

한편, 표시 영역(PA)에 이미지 또는 영상이 표시될 때, 표시 품질의 향상을 위하여 각 화소에 입력되는 데이터 신호는 프레임 단위로 그 극성이 반전될 수 있다.

이 때, 하나의 프레임 내에서 동일한 행에 배치되는 화소들 또는 동일한 열에 배치되는 화소들이 모두 동일한 극성을 갖게 되는 경우 해당되는 행 또는 열을 따라 세로줄 또는 가로줄이 시인될 수 있다. 이를 방지하기 위하여, 본 실시예에서는, 하나의 상위 화소(UP)에 포함되는 각각의 화소들이 양의 극성을 갖는 경우 인접하는 상위 화소(UP)에 포함되는 각각의 화소들은 음의 극성을 가질 수 있으며, 마찬가지로 하나의 상위 화소(UP)에 포함되는 각각의 화소들이 음의 극성을 갖는 경우 인접하는 상위 화소(UP)에 포함되는 각각의 화소들은 양의 극성을 가질 수 있다. 즉 상위 화소(UP)의 단위로 도트 반전 구동을 행할 수 있다.

이는 전술한 각각의 화소들의 데이터 라인(DL) 및 게이트 라인(GL)과의 연결관계 및 데이터 라인(DL)으로 입력되는 데이터 신호의 극성을 제어함으로써 수행될 수 있다. 이에 대한 더욱 구체적인 설명을 위하여 도 8가 참조된다.

도 8은 도 7에 도시된 데이터 라인 및 게이트 라인에 입력되는 신호들의 파형도이다.

도 8을 참조하면, 제1 내지 제4 데이터 라인(DL1~DL4)에 각각 입력되는 제1 내지 제4 데이터 신호(D1~D4)의 경우, 일정한 주기를 갖고 극성이 변화하며, 제1 내지 제6 게이트 라인(GL1~GL6)에 각각 입력되는 제1 내지 제6 게이트 신호(G1~G6)의 경우, 특정 시간대에 온 레벨의 전압값을 갖는다.

이 때, 양의 극성이라 함은 데이터 신호의 전압값이 공통 전극에 제공되는 공통 전압보다 상대적으로 큰 것을 의미하며, 음의 극성이라 함은 데이터 신호의 전압값이 공통 전압보다 상대적으로 작은 것을 의미한다.

다만, 본 도면에서 도시된 제1 내지 제4 데이터 신호(D1~D4)의 경우 특정한 극성을 갖는 것을 강조하기 위하여 도시된 도면이며, 제1 내지 제4 데이터 신호(D1~D4)의 전압값은 모두 특정한 하나의 휘도값을 표시하고자 하는 것으로 예시하였다. 실제 데이터 신호의 경우 매 구간마다 서로 다른 휘도값을 가질 수 있기 때문에, 실제 전압값은 상이할 수 있다. 다만, 실제 전압값이 매 구간마다 상이하더라도, 각 구간에서의 데이터 신호들의 극성은 아래에 기재된 바와 같이 일정한 규칙을 가질 수 있다.

구체적으로, 제1 구간(t1)에서는 제1 게이트 신호(G1)가 온 레벨의 전압값을 가지며, 제2 내지 제6 게이트 신호(G2~G6)는 오프 레벨의 전압값을 가질 수 있다. 이 때, 제1 및 제2 데이터 신호(D1, D2)는 양(+)의 극성을 가지며, 제3 및 제4 데이터 신호(D3, D4)는 음(-)의 극성을 가질 수 있다. 다음으로, 제2 구간(t2)에서는 제2 게이트 신호(D2)가 온 레벨의 전압값을 가지며, 제1 및 제3 내지 제6 게이트 신호(G1, G3~G6)는 오프 레벨의 전압값을 가질 수 있다. 이 때, 제1 및 제4 데이터 신호(D1, D4)는 양의 극성을 가지며, 제2 및 제3 데이터 신호(D2, D3)는 음의 극성을 가질 수 있다.

다음으로, 제3 구간(t3)에서는 제3 게이트 신호(G3)가 온 레벨의 전압값을 가지며, 제1, 제2 및 제4 내지 제6 게이트 신호(G1, G2, G4~G6)는 오프 레벨의 전압값을 가질 수 있다. 이 때, 제3 및 제4 데이터 신호(D3, D4)는 양의 극성을 가지며, 제1 및 제2 데이터 신호(D1, D2)는 음의 극성을 가질 수 있다.

다음으로, 제4 구간(t4)에서는 제4 게이트 신호(G4)가 온 레벨의 전압값을 가지며, 제1 내지 제3, 제5 및 제6 게이트 신호(G1~G3, G5, G6)는 오프 레벨의 전압값을 가질 수 있다. 이 때, 제2 및 제3 데이터 신호(D2, D3)는 양의 극성을 가지며, 제1 및 제4 데이터 신호(D1, D4)는 음의 극성을 가질 수 있다.

다음으로, 제5 구간(t5)에서는 제5 게이트 신호(G5)가 온 레벨의 전압값을 가지며, 제1 내지 제4 및 제6 게이트 신호(G1~G4, G6)는 오프 레벨의 전압값을 가질 수 있다. 이 때, 제1 및 제2 데이터 신호(D1, D2)는 양의 극성을 가지며, 제3 및 제4 데이터 신호(D3, D4)는 음의 극성을 가질 수 있다.

다음으로, 제6 구간(t6)에서는 제6 게이트 신호(G6)가 온 레벨의 전압값을 가지며, 제1 내지 제5 게이트 신호(G1~G5)는 오프 레벨의 전압값을 가질 수 있다. 이 때, 제1 및 제4 데이터 신호(D1, D4)는 양의 극성을 가지며, 제2 및 제3 데이터 신호(D2, D3)는 음의 극성을 가질 수 있다.

즉, 제1 내지 제6 게이트 신호(G1~G6)의 경우, 각 구간별로 순차적으로 번갈아가며 온 레벨의 전압값을 가질 수 있으며, 제1 내지 제4 데이터 신호(D1~D4)의 경우, 2개의 구간마다 양의 극성과 음의 극성이 변화할 수 있다. 이러한 제1 내지 제4 데이터 신호(D1~D4) 및 제1 내지 제6 게이트 신호(G1~G6)의 파형에 의하여, 도 7에 도시된 각각의 화소들은 상위 화소(UP)의 단위로 도트 반전 구동이 가능할 수 있다.

한편, 본 실시예에서는 각각의 게이트 신호(G1~G6)들이 하나의 구간동안만 온 레벨의 전압을 갖는 것으로 예시하였으나, 프리차지를 위하여 하나의 구간 이상의 시간동안 온 레벨의 전압을 가질 수도 있으며, 동시에 여러 개의 게이트 신호가 온 레벨을 가질 수도 있음은 물론이다.

도 9는 도 7의 A영역을 확대하여 도시한 평면도이다.

도 9를 참조하면, 각각의 화소에 포함되는 화소 전극(PE)은, 제1 방향(DR1)에 대하여 서로 다른 각도로 기울어지는 줄기(BR) 및 슬릿(SL)들로 이루어지는 복수의 도메인을 포함한다.

구체적으로, 1행 1열 화소에 포함되는 제1 화소 전극(PE111)은, 제1 도메인 영역(PE111_D1)과 제2 도메인 영역(PE111_D2)을 포함할 수 있다. 또한, 제1 도메인 영역(PE111_D1)에 배치되는 슬릿(SL) 및 줄기(BR)는, 제1 방향(DR1)으로 연장되는 직선과 제1 사이각(θ1)을 형성하며, 제2 도메인 영역에 배치되는 슬릿(SL) 및 줄기(BR)는, 제1 방향(DR1)으로 연장되는 직선과 제2 사이각(θ2)을 형성할 수 있다. 이 때, 앞서 설명한 바와 같이, 제1 사이각(θ1) 및 제2 사이각(θ2)의 절대값은 동일할 수 있으며, 제1 방향(DR1)으로 연장되는 직선을 기준으로 서로 대칭일 수 있다. 또한, 제1 도메인 영역(PE111_D1)과 제2 도메인 영역(PE111_D2)이 차지하는 면적은 서로 동일할 수 있다.

1행 2열 화소에 포함되는 제2 화소 전극(PE112)은, 제3 도메인 영역(PE112_D1)과 제4 도메인 영역(PE112_D2)을 포함할 수 있다. 이 때, 제3 도메인 영역(PE112_D1)에 배치되는 줄기(BR) 및 슬릿(SL)의 모양은 제1 도메인 영역(PE111_D1)에 배치되는 줄기(BR) 및 슬릿(SL)의 모양과 동일할 수 있으며, 제4 도메인 영역(PE112_D2)에 배치되는 줄기(BR) 및 슬릿(SL)의 모양은 제2 도메인(PE111_D2)에 배치되는 줄기(BR) 및 슬릿(SL)의 모양과 동일할 수 있다. 즉, 제2 화소 전극(PE112)은 제1 화소 전극(PE111)과 동일한 모양을 갖도록 형성될 수 있다. 또한, 제3 도메인 영역(PE112_D1)과 제4 도메인 영역(PE112_D2)이 차지하는 면적은 서로 동일할 수 있다.

1행 3열 화소에 포함되는 제3 화소 전극(PE113)은, 제5 도메인 영역(PE113_D1)과 제6 도메인 영역(PE113_D2)을 포함할 수 있다. 이 때, 제5 도메인 영역(PE113_D1)에 배치되는 줄기(BR) 및 슬릿(SL)의 모양은 제1 도메인 영역(PE111_D1) 및 제3 도메인 영역(PE112_D1)에 배치되는 줄기(BR) 및 슬릿(SL)의 모양과 동일할 수 있으며, 제6 도메인 영역(PE113_D2)에 배치되는 줄기(BR) 및 슬릿(SL)의 모양은 제2 도메인 영역(PE111_D2) 및 제4 도메인 영역(PE112_D2)에 배치되는 줄기(BR) 및 슬릿(SL)의 모양과 동일할 수 있다. 즉, 제3 화소 전극(PE113)은 제1 화소 전극(PE111) 및 제2 화소 전극(PE112)과 동일한 모양으로 형성될 수 있다. 또한, 제5 도메인 영역(PE113_D1)과 제6 도메인 영역(PE113_D2)이 차지하는 면적이 서로 동일할 수 있다.

또한, 도시된 바와 같이, 제1 화소 전극 내지 제3 화소 전극(PE111, PE112, PE113)은 장축이 제2 방향(DR2)과 평행하도록 배치된다. 2행 1열 내지 2행 3열에 걸쳐 배치되는 화소에 포함되는 제4 화소 전극(PE121)은, 그 장축이 제1 방향(DR1)과 평행하도록 배치된다. 또한, 제1 화소 전극 내지 제3 화소 전극(PE111, PE112, PE113)과 달리, 제4 화소 전극(PE121)과 중첩되어 배치되는 데이터 라인(DL2)이 배치되어, 제4 화소 전극(PE121)을 구성하는 각각의 도메인 영역(PE121_D1, PE121_D2)의 면적이 서로 다를 수 있다.

구체적으로, 제4 화소 전극(PE121)은 제7 도메인 영역(PE121_D1)과, 제8 도메인 영역(PE121_D2)을 포함할 수 있다. 이 때, 제7 도메인 영역(PE121_D1)에 배치되는 줄기(BR) 및 슬릿(SL)의 모양은, 제1, 제3, 및 제5 도메인 영역(PE111_D1, PE112_D1, PE113_D1)에 배치되는 줄기(BR) 및 슬릿(SL)의 모양과 상이하나, 제1 방향(DR1)으로 연장되는 직선과 형성하는 사이각이 제1 사이각(θ1)으로 동일할 수 있다. 또한, 제8 도메인 영역(PE121_D2)에 배치되는 줄기(BR) 및 슬릿(SL)의 모양은, 제2, 제4, 제6 도메인 영역(PE111_D2, PE112_D2, PE113_D2)에 배치되는 줄기(BR) 및 슬릿(SL)의 모양과 상이하나, 제1 방향(DR1)으로 연장되는 직선과 형성하는 사이각이 제2 사이각(θ2)으로 동일할 수 있다. 따라서, 제1 내지 제4 화소 전극(PE111, PE112, PE113, PE121)의 상부에 배치되는 배향막의 초기 배향 방향을 제1 방향(DR1)으로 통일할 수 있다.

한편, 제7 도메인 영역(PE121_D1)은 제8 도메인 영역(PE121_D2)보다 차지하는 영역이 더 클 수 있는데, 제7 도메인(PE121_D1)과 제8 도메인(PE121_D2)이 인접하는 경계는 제4 화소 전극(PE121)과 중첩되어 배치되는 제2 데이터 라인(DL2)을 따라 배치될 수 있다. 따라서, 불투명한 제2 데이터 라인(DL2)에 의한 투과율 감소가 최소화 될 수 있다.

구체적으로, 제1 도메인 영역(PE111_D1)과 제2 도메인 영역(PE111_D2)이 인접하는 경계, 제3 도메인 영역(PE112_D1)과 제4 도메인 영역(PE112_D2)이 인접하는 경계, 제5 도메인 영역(PE113_D1)과 제6 도메인 영역(PE113_D2)이 인접하는 경계, 제7 도메인 영역(PE121_D1)과 제8 도메인 영역(PE121_D2)이 인접하는 경계는, 액정 분자(LC)들이 제어되는 방향이 충돌하므로 일정 정도 어둡게 시인되는 텍스쳐가 발생할 수 있다. 이 때, 제4 화소 전극(PE121)의 경우 불투명한 금속으로 형성되는 제2 데이터 라인(DL2)과 일부 중첩되도록 배치되는데, 이 때 제7 도메인 영역(PE121_D1)과 제8 도메인 영역(PE121_D2)이 인접하는 경계를 제2 데이터 라인(DL2)이 배치되는 영역과 중첩되도록 한다면, 어둡게 시인되는 영역을 중첩시켜 배치하여 투과율의 감소를 최소화할 수 있다.

또한, 도시하지는 않았지만, 제4 화소(PE121)의 도메인 영역이 비대칭인 구조를 보상하기 위하여, 도 7에 도시된 B영역에서 A영역의 제4 화소에 대응되는 화소의 경우, 제7 도메인 영역에 대응되는 도메인 영역을 좌측에 배치하고, 제8 도메인 영역에 대응되는 도메인 영역을 우측에 배치하여, 각 도메인 영역의 비대칭 구조를 보상할 수 있다.

한편, 1행 1열 화소의 스위칭 트랜지스터(Q)는 제1 데이터 라인(DL1) 및 제1 게이트 라인(GL1)과의 연결을 위하여 제1 화소(PE111) 전극의 하측에 배치될 수 있다. 또한, 1행 2열 화소의 스위칭 트랜지스터(Q)는 제2 데이터 라인(DL2) 및 제7 게이트 라인(GL7)과의 연결을 위하여 제2 화소 전극(PE112)의 상측에 배치될 수 있으며, 1행 3열 화소의 스위칭 트랜지스터(Q)는 제3 데이터 라인(DL3) 및 제1 게이트 라인(GL1)과의 연결을 위하여 제3 화소 전극(PE113)의 하측에 배치될 수 있다. 또한, 2행 1열 내지 2행 3열에 걸쳐 배치되는 화소(PE121)의 트랜지스터는 제1 데이터 라인(DL1) 및 제2 게이트 라인(GL2)과의 연결을 위하여 제4 화소 전극(PE121)의 좌측 하단에 배치될 수 있다.

도 10은 본 발명의 다른 실시예에 따른 액정표시장치의 도 7의 A영역과 대응되는 영역을 확대하여 도시한 평면도이다.

이하의 실시예에서 이미 설명한 구성과 동일한 구성에 대해서는 동일한 참조 번호로서 지칭하며, 중복 설명은 생략하거나 간략화하기로 한다.

도 10을 참조하면, 각각의 화소에 포함되는 화소 전극은, 제1 방향(DR1)에 대하여 서로 다른 각도로 기울어지는 줄기(BR) 및 슬릿(SL)들로 이루어지는 복수의 도메인을 포함한다.

구체적으로, 1행 1열 화소에 포함되는 제5 화소 전극(PE211)은, 제9 도메인 영역(PE211_D1)과 제10 도메인 영역(PE211_D2)을 포함할 수 있다. 이 때, 제9 도메인 영역(PE211_D1)에 배치되는 줄기(BR) 및 슬릿(SL)은 제1 방향(DR1)으로 연장되는 직선과 제3 사이각(θ3)을 형성하며, 제10 도메인 영역(PE211_D1)에 배치되는 줄기(BR) 및 슬릿(SL)은, 제1 방향(DR1)으로 연장되는 직선과 제4 사이각(θ4)을 형성할 수 있다. 이 때, 제3 사이각(θ3) 및 제4 사이각(θ4)의 절대값은 동일할 수 있으며, 제1 방향(DR1)으로 연장되는 직선을 기준으로 서로 대칭일 수 있다.

또한, 각각의 화소 전극(PE111, PE112, PE113, PE121)에 포함되는 줄기(BR) 및 슬릿(SL)들의 장축이 제1 방향(DR1)을 따라 배치되는 실시예를 도시한 도 9와는 달리, 본 실시예에서는 각각의 화소 전극(PE211, PE212, PE213, PE221)에 포함되는 줄기(BR) 및 슬릿(SL)들의 장축이 배치되는 방향이 제2 방향(DR2)을 따라 배치될 수 있다. 따라서, 도 10에 도시된 제3 사이각(θ3) 및 제4 사이각(θ4)의 절대값은, 도 9에 도시된 제1 사이각(θ1) 및 제2 사이각(θ2)의 값보다 더 클 수 있다.

또한, 1행 2열 화소에 포함되는 제6 화소 전극(PE212)과, 1행 3열 화소에 포함되는 제7 화소 전극(PE213)은 제5 화소 전극(PE211)과 동일한 모양으로 형성될 수 있다.

한편, 2행 1열 내지 2행 3열에 걸쳐 형성되는 화소에 포함되는 제8 화소(PE221)은 제11 도메인 영역(PE221_D1)과 제12 도메인 영역(PE221_D2)을 포함할 수 있다. 이 때, 비록 제11 도메인 영역(PE221_D1)에 배치되는 줄기(BR) 및 슬릿(SL)의 모양은, 제9 도메인 영역(PE211_D1)에 배치되는 줄기(BR) 및 슬릿(SL)의 모양과 상이하나, 제1 방향(DR1)으로 연장되는 직선과 형성하는 사이각이 제3 사이각(θ3)으로 동일할 수 있다. 또한, 제12 도메인 영역(PE221_D2)과 배치되는 줄기(BR) 및 슬릿(SL)의 모양은, 제10 도메인 영역(PE211_D2)에 배치되는 줄기(BR) 및 슬릿(SL)의 모양과 상이하나, 제1 방향(DR1)으로 연장되는 직선과 형성하는 사이각이 제4 사이각(θ4)으로 동일할 수 있다. 따라서, 제5 내지 제8 화소 전극(PE211, PE212, PE213, PE221)의 상부에 배치되는 배향막의 초기 배향 방향을 제2 방향(DR2)으로 통일할 수 있다.

한편, 제5 내지 제7 화소 전극(PE211, PE212, PE213)의 경우, 각각의 화소 전극에 포함되는 줄기(BR) 및 슬릿(SL)의 장축이 제2 방향(DR2)을 따라 연장되기 때문에, 전체적인 화소 전극의 모양이 제2 방향(DR2)에 평행하지 않게 형성될 수 있으며, 제2 방향(DR2)에 대하여 기울어질 수 있다. 이 경우, 1행에 배치되는 화소들의 화소 전극(PE211, PE212, PE213)들이 모두 제2 방향(DR2)에 대하여 동일한 정도로 기울어지므로, 화소 전극(PE211, PE212, PE213)들 사이에 배치되는 데이터 라인(DL1, DL2, DL3) 역시 기울어지도록 형성될 수 있다. 즉, 제2 방향(DR2)으로 연장되는 데이터 라인(DL1, DL2, DL3)은 1행에 배치되는 화소 전극들과 인접하는 구간에서 제1 방향(DR1)에 대하여 제3 사이각(θ3) 또는 제4 사이각(θ4)을 형성하도록 기울어져 배치될 수 있다. 이 경우, 화소 전극이 배치되지 않는 면적을 최소화하여 투과율을 향상시킬 수 있다.

도 11은 본 발명의 다른 실시예에 따른 액정표시장치의 도 7의 A영역과 대응되는 영역을 확대하여 도시한 평면도이다.

도 11을 참조하면, 각각의 화소에 포함되는 화소 전극은, 제1 방향(DR1)에 대하여 서로 다른 각도로 기울어지는 줄기(BR) 및 슬릿(SL)들로 이루어지는 복수의 도메인을 포함한다.

이 때, 도 9 및 도 10에 도시된 실시예들과는 달리, 1행 1열 화소의 제9 화소 전극(PE311), 1행 1열 화소의 제10 화소 전극(PE312), 1행 3열 화소의 제11 화소 전극(PE313)에 포함되는 줄기(BR) 및 슬릿(SL)의 장축은 제1 방향(DR1)으로 연장되며, 2행 1열 내지 2행 3열에 걸쳐 배치되는 화소의 제12 화소 전극(PE321)에 포함되는 줄기(BR) 및 슬릿(SL)의 장축은 제2 방향(DR2)으로 연장된다.

이 경우, 각각의 행별로 줄기(BR) 및 슬릿(SL)의 장축이 배치되는 방향이 다르므로, 배향막의 초기 배향 방향이 서로 상이할 수 있다. 구체적으로, 1행에 배치되는 화소들의 화소 전극인 제9 내지 제11 화소 전극(PE311, PE312, PE313)이 배치되는 영역에서는 제1 방향(DR1)을 따라 배향막이 초기 배향될 수 있으며, 2행에 배치되는 화소의 화소 전극인 제12 화소 전극(PE321)이 배치되는 영역에서는 제2 방향(DR2)을 따라 배향막이 초기 배향될 수 있다.

이 때, 화소 행 단위로 서로 다른 배향막의 초기 배향 방향이 요구되므로, 광배향 공정에 의할 수 있다. 다만, 광배향의 일반적인 공정들이 적용될 수 있으므로, 이에 대한 설명은 생략하기로 한다.

결과적으로, 제9 내지 제11 화소 전극(PE311, PE312, PE313)에 포함되는 줄기(BR) 및 슬릿(SL)은 제1 방향(DR1)으로 연장되는 직선 대하여 제1 사이각(θ1) 또는 제2 사이각(θ2)을 형성할 수 있으며, 제12 화소 전극(PE311)에 포함되는 줄기(BR) 및 슬릿(SL)은 제1 방향(DR1)으로 연장되는 직선에 대하여 제3 사이각(θ3) 또는 제4 사이각(θ4)을 형성할 수 있다. 물론, 이 반대의 경우도 가능할 수 있다. 따라서, 표시 영역 내에 배치되는 화소 전극들이 제1 방향(DR1)으로 연장되는 직선과 형성하는 사이각이 더욱 다양화 될 수 있으므로, 액정표시장치(1000)의 표시 품질이 향상될 수 있다.

도 12는 본 발명의 다른 실시예에 따른 도 5에 도시된 화소들의 데이터 라인 및 게이트 라인과의 연결관계를 나타낸 개략도이고, 도 13은 kk의 C영역을 확대하여 도시한 평면도이다.

도 12를 참조하면, 행 방향을 따라 복수 개의 데이터 라인(DL1~DL5)이 배치되고, 열 방향을 따라 복수 개의 게이트 라인(DL1~DL7)이 배치된다.

이 때, 도 7에 도시된 실시예와 달리, 2행 1열 내지 2행 3열에 걸쳐 배치되는 백색 화소(W)의 경우, 제3 데이터 라인(DL3) 및 제2 게이트 라인(GL2)과 연결될 수 있으며, 해당 화소의 스위칭 트랜지스터(Q)는 2열 1행의 우측에 배치될 수 있다.

또한, 도 6에 도시된 것과 같은 데이터 신호(D1~D4) 및 게이트 신호(G1~G6)의 파형이 입력될 경우, 도트 반전 구동이 수행될 수 있다. 이 때, 각각의 백색 화소(W)는 상측에 배치되는 적색 화소(R), 녹색 화소(R) 및 청색 화소(B)와 동일한 극성을 갖는 도 7에 도시된 실시예와는 달리, 도 12에 도시된 실시예에서는 각각의 백색 화소(W)는 하측에 배치되는 적색 화소(R), 녹색 화소(R) 및 청색 화소(B)와 동일한 극성을 가질 수 있다.

도 14는 본 발명의 다른 실시예에 따른 도 5에 도시된 화소들의 데이터 라인 및 게이트 라인과의 연결관계를 나타낸 개략도이고, 도 15는 도 14에 도시된 데이터 라인 및 게이트 라인에 입력되는 신호들의 파형도이며, 도 16은 도 14의 D영역을 확대하여 도시한 평면도이다.

도 7을 참조하면, 행 방향을 따라 복수 개의 데이터 라인(DL1~DL3)이 배치되고, 열 방향을 따라 복수 개의 게이트 라인(GL1, GL2, GL7)이 배치된다.

이 때, 1행 1열에 배치되는 적색 화소(R)의 경우, 제1 데이터 라인(DL1) 및 제1 게이트 라인(GL1)과 연결될 수 있으며, 1행 1열 화소를 구동시키는 스위칭 트랜지스터(Q)는 1행 1열 화소의 하측에 배치될 수 있다.

또한, 1행 2열에 배치되는 녹색 화소(R)의 경우, 제2 데이터 라인(DL2) 및 제1 게이트 라인(GL1)과 연결될 수 있으며, 1행 2열 화소를 구동시키는 스위칭 트랜지스터(Q)는 1행 2열 화소의 상측에 배치될 수 있다.

또한, 1행 3열에 배치되는 청색 화소(B)의 경우, 제3 데이터 라인(DL3) 및 제7 게이트 라인(GL7)과 연결될 수 있으며, 1행 3열 화소를 구동시키는 스위칭 트랜지스터(Q)는 1행 3열 화소의 상측에 배치될 수 있다.

또한, 2행 1열 내지 2행 3열에 걸쳐 배치되는 백색 화소(W)의 경우, 제2 데이터 라인(DL2) 및 제2 게이트 라인(GL2)과 연결될 수 있으며, 해당 화소의 스위칭 트랜지스터(Q)는 2열 1행의 중앙에 배치될 수 있다.

이 때, 도 14에 도시된 각각의 상위 화소(UP)들의 도트 반전구동을 수행하기 위하여, 제1 내지 제4 데이터 신호(D1~D4)와 제1 내지 제6 게이트 신호의 파형(G1~G6)은 다음과 같을 수 있다.

도 15을 참조하면, 제1 구간(t1)에서는 제1 게이트 신호(G1)가 온 레벨의 전압값을 가지며, 제2 내지 제6 게이트 신호(G2~G6)는 오프 레벨의 전압값을 가질 수 있다. 이 때, 제1 및 제2 데이터 신호(D1, D2)는 양의 극성을 가지며, 제3 및 제4 데이터 신호(D3, D4)는 음의 극성을 가질 수 있다.

다음으로, 제2 구간(t2)에서는 제2 게이트 신호(G2)가 온 레벨의 전압값을 가지며, 제1 및 제3 내지 제6 게이트 신호(G1, G3~G6)는 오프 레벨의 전압값을 가질 수 있다. 이 때, 제1 및 제2 데이터 신호(D1, D2)는 양의 극성을 가지며, 제3 및 제4 데이터 신호(D3, D4)는 음의 극성을 가질 수 있다.

다음으로, 제4 구간(t4)에서는 제4 게이트 신호(D4)가 온 레벨의 전압값을 가지며, 제1 내지 제3, 제5 및 제6 게이트 신호(G1~G3, G5, G6)는 오프 레벨의 전압값을 가질 수 있다. 이 때, 제3 및 제4 데이터 신호(D3, D4)는 양의 극성을 가지며, 제1 및 제2 데이터 신호(D1, D2)는 음의 극성을 가질 수 있다.

다음으로, 제6 구간(t6)에서는 제6 게이트 신호(D6)가 온 레벨의 전압값을 가지며, 제1 내지 제5 게이트 신호(G1~G5)는 오프 레벨의 전압값을 가질 수 있다. 이 때, 제1 및 제2 데이터 신호(D1, D2)는 양의 극성을 가지며, 제3 및 제4 데이터 신호(D3, D4)는 음의 극성을 가질 수 있다.

이러한 제1 내지 제4 데이터 신호(D1~D4) 및 제1 내지 제6 게이트 신호(G1~G6)의 파형에 의하여, 도 14에 도시된 각각의 화소들은 상위 화소(UP)의 단위로 도트 반전 구동이 가능할 수 있다.

한편, 도 14에 도시된 실시예와 같은 게이트 라인 및 데이터 라인들의 연결구조는, 도 7와 동일하게 상위 화소(UP) 단위의 도트 반전 구동을 수행할 수 있다. 다만, 이들 각각의 화소를 구동시키는 데이터 신호의 파형에 있어서, 도 7에 도시된 각각의 데이터 라인 및 게이트 라인에 입력되는 신호들의 파형(도 8 참조)의 경우 제1 내지 제4 데이터 라인(DL4)의 데이터 신호가 극성이 변하는 타이밍이 서로 상이하다. 그러나, 본 실시예와 같은 게이트 라인 및 데이터 라인들의 연결구조의 경우, 도 15에 도시된 바와 같이, 제1 데이터 라인(DL1)에 입력되는 제1 데이터 신호(D1)의 극성이 변화하는 타이밍과, 제2 데이터 라인(DL2)에 입력되는 제2 데이터 신호(D2)의 극성이 변화하는 타이밍이 동일하다. 또한, 제3 데이터 라인(DL3)에 입력되는 제3 데이터 신호(D3)의 극성이 변화하는 타이밍과, 제4 데이터 라인(DL4)에 입력되는 제4 데이터 신호(D4)의 극성이 변화하는 타이밍이 동일하다. 따라서, 각각의 데이터 라인에 입력되는 데이터 신호의 제어가 더욱 용이할 수 있다.

한편, 백색 화소(W)의 경우 화소가 배치되는 영역의 중앙 부근에 스위칭 트랜지스터(Q)가 배치되며, 그 배치 구조에 따른 백색 화소(W)의 화소 전극의 모양은 도 16에 도시된 바와 같을 수 있다. 다만 이에 제한되지 아니하고, 화소 전극에 포함되는 슬릿 및 줄기의 배치 등은, 앞서 설명한 실시예들과 같이 변경될 수도 있음은 물론이다.

도 17은 본 발명의 다른 실시예에 따른 도 5에 도시된 화소들의 데이터 라인 및 게이트 라인과의 연결관계를 나타낸 개략도이고, 도 18은 도 17에 도시된 데이터 라인 및 게이트 라인에 입력되는 신호들의 파형도이며, 도 19는 도 17의 E영역을 확대하여 도시한 평면도이다.

도 17을 참조하면, 행 방향을 따라 복수 개의 데이터 라인(DL1~DL5)이 배치되고, 열 방향을 따라 복수 개의 게이트 라인(GL1~GL7)이 배치된다.

이 때, 1행 1열에 배치되는 적색 화소(R)의 경우, 제2 데이터 라인(DL2) 및 제1 게이트 라인(GL1)과 연결될 수 있으며, 1행 1열 화소를 구동시키는 스위칭 트랜지스터(Q)는 1행 1열 화소의 하측에 배치될 수 있다. 이 경우, 1행 1열의 적색 화소(R)와 제2 데이터 라인(DL2) 사이에는 1행 2열의 녹색 화소(R)가 배치된다. 따라서, 제2 데이터 라인(DL2)과 1행 1열의 적색 화소(R)의 연결을 위하여 인접하는 게이트 라인(GL1)과 평행한 방향으로 연장되는 제1 연결 라인(BRL11)이 배치될 수 있다. 이 때, 제2 데이터 라인(DL2)으로 제공되는 제2 데이터 신호는, 제1 게이트 라인(GL1)에 제공되는 제1 게이트 신호가 온 레벨일 경우, 제1 연결 라인을 통하여 1행 1열 화소의 스위칭 트랜지스터(Q)로 제공될 수 있다.

또한, 1행 2열에 배치되는 녹색 화소(R)의 경우, 제1 데이터 라인(DL1) 및 제7 게이트 라인(GL7)과 연결될 수 있으며, 1행 2열 화소를 구동시키는 스위칭 트랜지스터(Q)는 1행 2열 화소의 상측에 배치될 수 있다. 이 경우, 1행 2열의 녹색 화소(R)와 제1 데이터 라인(DL1) 사이에는 1행 1열의 적색 화소(R)가 배치된다. 따라서, 제1 데이터 라인(DL1)과 1행 2열의 녹색 화소(R)의 연결을 위하여 인접하는 게이트 라인(GL7)과 평행한 방향으로 연장되는 제2 연결 라인(BRL12)이 배치될 수 있다. 이 때, 제1 데이터 라인(DL1)으로 제공되는 제1 데이터 신호(D1)는, 제7 게이트 라인(GL7)에 제공되는 제7 게이트 신호(미도시)가 온 레벨일 경우, 제2 연결 라인(BRL12)을 통하여 1행 2열 화소의 스위칭 트랜지스터(Q)로 제공될 수 있다.

또한, 1행 3열에 배치되는 청색 화소(B)의 경우, 제2 데이터 라인(DL2) 및 제7 게이트 라인(GL7)과 연결될 수 있으며, 1행 3열 화소를 구동시키는 스위칭 트랜지스터(Q)는 1행 3열 화소의 상측에 배치될 수 있다.

또한, 2행 1열 내지 2행 3열에 걸쳐 배치되는 백색 화소(W)의 경우, 제1 데이터 라인(DL1) 및 제1 게이트 라인(GL1)과 연결될 수 있으며, 해당 화소의 스위칭 트랜지스터(Q)는 2열 1행의 좌측에 배치될 수 있다.

이 때, 도 17에 도시된 각각의 상위 화소(UP)들의 도트 반전 구동을 수행하기 위하여, 제1 내지 제4 데이터 신호(D1~D4)와 제1 내지 제6 게이트 신호(G1~G6)의 파형은 다음과 같을 수 있다.

도 18을 참조하면, 제1 구간(t1)에서는 제1 게이트 신호(G1)가 온 레벨의 전압값을 가지며, 제2 내지 제6 게이트 신호(G2~G6)는 오프 레벨의 전압값을 가질 수 있다. 이 때, 제1 및 제2 데이터 신호(D1, D2)는 양의 극성을 가지며, 제3 및 제4 데이터 신호(D3, D4)는 음의 극성을 가질 수 있다.

다음으로, 제3 구간(t3)에서는 제3 게이트 신호(G3)가 온 레벨의 전압값을 가지며, 제1, 제2 및 제4 내지 제6 게이트 신호(G1, G2, G4~G6)는 오프 레벨의 전압값을 가질 수 있다. 이 때, 제1 및 제2 데이터 신호(D1, D2)는 양의 극성을 가지며, 제3 및 제4 데이터 신호(D3, D4)는 음의 극성을 가질 수 있다.

다음으로, 제4 구간(t4)에서는 제4 게이트 신호(G4)가 온 레벨의 전압값을 가지며, 제1 내지 제3, 제5 및 제6 게이트 신호(G1, G3, G5, G6)는 오프 레벨의 전압값을 가질 수 있다. 이 때, 제1 및 제2 데이터 신호(D,1 D2)는 양의 극성을 가지며, 제3 및 제4 데이터 신호(D3, D4)는 음의 극성을 가질 수 있다.

다음으로, 제6 구간(t6)에서는 제6 게이트 신호(G6)가 온 레벨의 전압값을 가지며, 제1 내지 제5 게이트 신호(G1~G5)는 오프 레벨의 전압값을 가질 수 있다. 이 때, 제1 및 제2 데이터 신호(D1, D2)는 양의 극성을 가지며, 제3 및 제4 데이터 신호(D3, D4)는 음의 극성을 가질 수 있다.

이러한 제1 내지 제4 데이터 신호(D1~D4) 및 제1 내지 제6 게이트 신호(G1~G6)의 파형과, 도 17에 도시된 실시예와 같은 게이트 라인(GL), 데이터 라인(DL) 및 연결 라인(BRL)들의 연결구조에 의하여, 각각의 화소 단위로 도트 반전 구동이 가능할 수 있다. 이는 도 7에 도시된 상위 화소(UP) 단위의 도트 반전 구동에 비하여 더욱 작은 단위인 각각의 화소별로 도트 반전 구동이 가능하므로, 표시 품질이 더욱 향상될 수 있다.

또한, 이러한 연결구조에 의하여, 제1 및 제4 데이터 신호(D1, D4)의 경우 일 프레임 내에서 항상 양의 극성을 유지할 수 있고, 제2 및 제3 데이터 신호(D2, D3)의 경우 일 프레임 내에서 항상 음의 극성을 유지할 수 있다. 따라서, 각각의 데이터 라인에 입력되는 데이터 신호의 경우, 프레임 단위로 극성이 변화하므로, 행 방향으로 연장되는 데이터 라인(DL)의 극성이 프레임 단위로 변화하는 컬럼(column) 반전 구동을 행할 수 있다. 즉, 실제 구동은 컬럼 반전 구동을 행하되, 겉보기에는 도트 반전 구동을 수행하는 것으로 시인될 수 있다. 따라서, 소비 전력이 작고 구동 IC의 원가가 상대적으로 저렴한 컬럼 반전 구동의 장점과, 표시 품질의 개선 정도가 상대적으로 큰 도트 반전 구동의 장점을 모두 얻어낼 수 있다.

도 20은 본 발명의 다른 실시예에 따른 도 5에 도시된 화소들의 데이터 라인 및 게이트 라인과의 연결관계를 나타낸 개략도이고, 도 21은 도 20에 도시된 데이터 라인 및 게이트 라인에 입력되는 신호들의 파형도이다.

도 20을 참조하면, 도 17에 도시된 실시예와는 달리, 2행 1열 내지 2행 3열에 걸쳐 배치되는 백색 화소(W)가 제3 데이터 라인(DL3) 및 제1 게이트 라인(GL1)과 연결될 수 있으며, 해당 화소의 스위칭 트랜지스터(Q)는 2열 1행의 우측에 배치될 수 있다.

또한, 도 21을 참조하면, 제1 구간(t1)에서는 제1 게이트 신호(G1)가 온 레벨의 전압값을 가지며, 제2 내지 제6 게이트 신호(G2~G6)는 오프 레벨의 전압값을 가질 수 있다. 이 때, 제1 및 제2 데이터 신호(D1, D2)는 양의 극성을 가지며, 제3 및 제4 데이터 신호(D3, D4)는 음의 극성을 가질 수 있다.

다음으로, 제2 구간(t2)에서는 제2 게이트 신호(G2)가 온 레벨의 전압값을 가지며, 제1 및 제3 내지 제6 게이트 신호(G1, G3~G6)는 오프 레벨의 전압값을 가질 수 있다. 이 때, 제1 및 제3 데이터 신호(D1, D3)는 양의 극성을 가지며, 제2 및 제4 데이터 신호(D2, D4)는 음의 극성을 가질 수 있다.

다음으로, 제3 구간(t3)에서는 제3 게이트 신호(G3)가 온 레벨의 전압값을 가지며, 제1, 제2 및 제4 내지 제6 게이트 신호(G1, G2, G4~G6)는 오프 레벨의 전압값을 가질 수 있다. 이 때, 제1 및 제3 데이터 신호(D1, D3)는 양의 극성을 가지며, 제2 및 제4 데이터 신호(D2, D4)는 음의 극성을 가질 수 있다.

다음으로, 제4 구간(t4)에서는 제4 게이트 신호(G4)가 온 레벨의 전압값을 가지며, 제1 내지 제3, 제5 및 제6 게이트 신호(G1~G3, G5, G6)는 오프 레벨의 전압값을 가질 수 있다. 이 때, 제1 및 제3 데이터 신호(D1, D3)는 양의 극성을 가지며, 제2 및 제4 데이터 신호(D2, D4)는 음의 극성을 가질 수 있다.

다음으로, 제5 구간(t5)에서는 제5 게이트 신호(G5)가 온 레벨의 전압값을 가지며, 제1 내지 제4 및 제6 게이트 신호(G1~G, G6)는 오프 레벨의 전압값을 가질 수 있다. 이 때, 제1 및 제3 데이터 신호(D1, D3)는 양의 극성을 가지며, 제2 및 제4 데이터 신호(D2, D4)는 음의 극성을 가질 수 있다.

다음으로, 제6 구간(t6)에서는 제6 게이트 신호(G6)가 온 레벨의 전압값을 가지며, 제1 내지 제5 게이트 신호(G1~G5)는 오프 레벨의 전압값을 가질 수 있다. 이 때, 제1 및 제3 데이터 신호(D1, D3)는 양의 극성을 가지며, 제2 및 제4 데이터 신호(D2, D4)는 음의 극성을 가질 수 있다.

이러한 제1 내지 제4 데이터 신호(D1~D4) 및 제1 내지 제6 게이트 신호(G1~G6)의 파형과, 도 20에 도시된 실시예와 같은 게이트 라인(GL), 데이터 라인(DL) 및 연결 라인(BRL)들의 연결구조에 의하여, 각각의 화소 단위로 도트 반전 구동이 가능할 수 있다. 다만, 본 실시예에서는 도 17에 도시된 실시예와는 달리, 청색 화소(B)의 경우도 화소 단위로 도트 반전 구동이 가능하며, 결과적으로 적색 화소(R), 녹색 화소(R), 청색 화소(B) 및 백색 화소(W)가 모두 각각 도트 반전구동이 가능할 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

PE: 화소 전극
CE: 공통 전극
DR1: 제1 방향
DR2: 제2 방향
θ1: 제1 사이각
θ2: 제2 사이각
ST: 줄기
CB: 연결바
SL: 슬릿

Claims

제1 방향 및 상기 제1 방향과 교차하는 제2 방향을 따라 반복하여 배열된 복수의 상위 화소로서, 각각 제1 화소, 상기 제1 화소의 제1 방향 일측에 인접하여 위치하는 제2 화소, 상기 제2 화소의 상기 제1 방향 일측에 인접하여 위치하는 제3 화소, 및 상기 제1 내지 제3 화소의 상기 제2 방향 일측에 인접하여 배치된 제4 화소를 포함하는 상위 화소; 및
상기 제2 방향으로 연장된 복수의 제1 데이터 라인 및 제2 데이터 라인을 포함하되,
상기 제4 화소의 상기 제1 방향 폭은 상기 제1 내지 제3 화소의 상기 제1 방향 폭의 합과 동일하고,
상기 제1 내지 제4 화소는 상기 제1 데이터 라인 또는 상기 제2 데이터 라인과 연결되고,
상기 제1 데이터 라인은 상기 제1 화소의 상기 제1 방향 타측에 배치되고,
상기 제2 데이터 라인은 상기 제2 화소와 상기 제3 화소 사이에 배치되는 액정표시장치.
제1 항에 있어서,
상기 제1 방향으로 연장되는 복수의 제1 내지 제3 게이트 라인과, 상기 제2 방향으로 연장되는 복수의 제3 데이터 라인을 더 포함하되,
상기 제1 게이트 라인은 상기 제1 화소의 상기 제2 방향 타측에 배치되고,
상기 제2 게이트 라인은 상기 제1 화소와 상기 제4 화소 사이에 배치되며,
상기 제3 게이트 라인은 상기 제4 화소의 상기 제2 방향 일측에 배치되고,
상기 제3 데이터 라인은 상기 제3 화소의 상기 제1 방향 일측에 배치되는 액정표시장치.
제2 항에 있어서,
상기 제1 게이트 라인은, 상기 제2 방향 타측에 인접하는 상기 상위 화소의 상기 제3 게이트 라인과 대응되고,
상기 제3 데이터 라인은, 상기 제1 방향 일측에 인접하는 상기 상위 화소의 상기 제1 데이터 라인과 대응되는 액정표시장치.
제2 항에 있어서,
상기 제1 화소는 상기 제1 데이터 라인 및 상기 제2 게이트 라인과 연결되고,
상기 제2 화소는 상기 제2 데이터 라인 및 상기 제1 게이트 라인과 연결되며,
상기 제3 화소는 상기 제2 데이터 라인 및 상기 제2 게이트 라인과 연결되고,
상기 제4 화소는 상기 제1 데이터 라인 및 상기 제3 게이트 라인과 연결되는 액정표시장치.
제4 항에 있어서,
상기 제1 내지 제3 데이터 라인에 각각 입력되는 제1 내지 제3 데이터 신호는, 하나의 프레임 동안 반복적으로 극성이 변화하는 액정표시장치.
제2 항에 있어서,
상기 제1 화소는 상기 제2 데이터 라인 및 상기 제2 게이트 라인과 연결되고,
상기 제2 화소는 상기 제1 데이터 라인 및 상기 제1 게이트 라인과 연결되며,
상기 제3 화소는 상기 제2 데이터 라인 및 상기 제1 게이트 라인과 연결되고,
상기 제4 화소는 상기 제3 데이터 라인 및 상기 제2 게이트 라인과 연결되는 액정표시장치.
제6 항에 있어서,
상기 제1 데이터 라인과 상기 제2 화소는, 상기 제1 방향으로 연장되는 제1 연결 라인을 통하여 연결되고,
상기 제2 데이터 라인과 상기 제1 화소는, 상기 제1 방향으로 연장되는 제2 연결 라인을 통하여 연결되는 액정표시장치.
제6 항에 있어서,
상기 제1 내지 제3 데이터 라인에 각각 입력되는 제1 내지 제3 데이터 신호는, 하나의 프레임 동안 동일한 극성을 갖는 액정표시장치.
제1 방향 및 상기 제1 방향과 교차하는 제2 방향을 따라 반복하여 배열된 복수의 상위 화소로서, 각각 제1 화소, 상기 제1 화소의 제1 방향 일측에 인접하여 위치하는 제2 화소, 상기 제2 화소의 상기 제1 방향 일측에 인접하여 위치하는 제3 화소, 및 상기 제1 내지 제3 화소의 상기 제2 방향 일측에 인접하여 배치된 제4 화소를 포함하는 상위 화소;
상기 제2 방향으로 연장된 복수의 제1 데이터 라인 및 제2 데이터 라인을 포함하되,
상기 제2 데이터 라인은 상기 제4 화소를 가로지르도록 연장되고,
상기 제4 화소는 연결되는 상기 제1 또는 제2 데이터 라인으로부터 데이터 신호를 제공받는 제4 화소 전극을 포함하고,
상기 제4 화소 전극은 상기 제1 방향으로 연장되는 직선과 각각 제3 사이각을 형성하는 복수의 슬릿을 포함하는 제3 도메인 영역 및 제4 사이각을 형성하는 복수의 슬릿을 포함하는 제4 도메인 영역을 포함하며,
상기 제2 데이터 라인은 상기 제4 화소와 오버랩되는 제1 라인 구간 및 상기 제1 라인 구간을 제외한 나머지 구간인 제2 라인 구간을 포함하되, 상기 제1 라인 구간은 상기 제3 도메인 영역과 상기 제4 도메인 영역이 인접하여 형성하는 경계와 중첩되도록 배치되는 액정표시장치.
제9 항에 있어서,
상기 제1 화소는 연결되는 상기 제1 또는 제2 데이터 라인으로부터 데이터 신호를 제공받는 제1 화소 전극을 포함하고,
상기 제1 화소 전극은 상기 제1 방향으로 연장되는 직선과 각각 제1 사이각을 형성하는 복수의 슬릿을 포함하는 제1 도메인 영역 및 제2 사이각을 형성하는 복수의 슬릿을 포함하는 제2 도메인 영역을 포함하는 액정표시장치.
제10 항에 있어서,
상기 제1 사이각과 상기 제2 사이각은 상기 제1 방향으로 연장되는 직선을 기준으로 서로 대칭이고,
상기 제1 사이각과 상기 제3 사이각은 동일한 각도를 가지며,
상기 제2 사이각과 상기 제4 사이각은 동일한 각도를 가지는 액정표시장치.
제11 항에 있어서,
상기 제1 내지 제4 도메인 영역에 배치되는 배향막의 초기 배향 방향은 모두 동일한 액정표시장치.
제10 항에 있어서,
상기 제1 사이각과 상기 제2 사이각은 상기 제1 방향으로 연장되는 직선을 기준으로 서로 대칭이고,
상기 제3 사이각과 상기 제4 사이각은 상기 제1 방향으로 연장되는 직선을 기준으로 서로 대칭이며,
상기 제1 사이각과 상기 제2 사이각은 서로 다른 절대값의 각도를 갖는 액정표시장치.
제13 항에 있어서,
상기 제1 및 제2 도메인의 초기 배향 방향은 서로 동일하고,
상기 제3 및 제4 도메인의 초기 배향 방향은 서로 동일하며,
상기 제1 및 제3 도메인의 초기 배향 방향은 서로 상이한 액정표시장치.
삭제
제10 항에 있어서,
상기 제1 및 제2 데이터 라인의 상기 제1 도메인 영역과 인접하는 구간은 상기 제1 도메인 영역의 슬릿과 평행한 방향으로 연장되고,
상기 제1 및 제2 데이터 라인의 상기 제2 도메인 영역과 인접하는 구간은 상기 제2 도메인 영역의 슬릿과 평행한 방향으로 연장되는 액정표시장치.
제9 항에 있어서,
상기 제1 화소는 제1 파장 영역대의 광을 투과시키고,
상기 제2 화소는 제2 파장 영역대의 상기 광을 투과시키고,
상기 제3 화소는 제3 파장 영역대의 상기 광을 투과시키며,
상기 제4 화소는 모든 파장 영역대의 상기 광을 투과시키는 액정표시장치.
삭제
삭제
삭제