KR102127132B1 - 검출 회로 및 이를 사용한 전자 디바이스 - Google Patents

검출 회로 및 이를 사용한 전자 디바이스 Download PDF

Info

Publication number
KR102127132B1
KR102127132B1 KR1020180173739A KR20180173739A KR102127132B1 KR 102127132 B1 KR102127132 B1 KR 102127132B1 KR 1020180173739 A KR1020180173739 A KR 1020180173739A KR 20180173739 A KR20180173739 A KR 20180173739A KR 102127132 B1 KR102127132 B1 KR 102127132B1
Authority
KR
South Korea
Prior art keywords
switch
energy storage
storage unit
switches
terminal
Prior art date
Application number
KR1020180173739A
Other languages
English (en)
Other versions
KR20190095871A (ko
Inventor
지페이 양
하이준 장
웨이 야오
지아닝 조우
리밍 두
Original Assignee
상하이 어위닉 테크놀러지 컴퍼니., 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 상하이 어위닉 테크놀러지 컴퍼니., 리미티드 filed Critical 상하이 어위닉 테크놀러지 컴퍼니., 리미티드
Publication of KR20190095871A publication Critical patent/KR20190095871A/ko
Application granted granted Critical
Publication of KR102127132B1 publication Critical patent/KR102127132B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/22—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for distribution gear, e.g. bus-bar systems; for switching devices
    • H02H7/222—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for distribution gear, e.g. bus-bar systems; for switching devices for switches
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
    • G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/10—Measuring sum, difference or ratio
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/16576—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing DC or AC voltage with one threshold
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/2506—Arrangements for conditioning or analysing measured signals, e.g. for indicating peak values ; Details concerning sampling, digitizing or waveform capturing
    • G01R19/2509—Details concerning sampling, digitizing or waveform capturing
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/40—Testing power supplies
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00302—Overcharge protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/34—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering
    • H02J7/345—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering using capacitors as storage or buffering devices

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Secondary Cells (AREA)
  • Dc-Dc Converters (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

검출 회로 및 검출 회로를 사용한 전자 디바이스가 제공된다. 검출 회로는 제4 가지, 제5 가지 및 제3 에너지 저장 유닛을 포함한다. 제4 가지는 다수의 제4 스위치들을 포함하고, 제5 가지는 다수의 제5 스위치들을 포함한다. 제4 가지의 다수의 제4 스위치들을 제어함으로써 미리 설정된 전기 신호 임계치가 샘플링되어 제3 에너지 저장 유닛에 인가되고, 2개의 검출 단자들 사이의 전압 차이를 미리 설정된 전기 신호 임계치와 비교하기 위해, 제5 가지의 다수의 제5 스위치들을 제어함으로써 제1 에너지 저장 유닛의 2개의 검출 단자들 사이의 전압 차이가 샘플링되어 제3 에너지 저장 유닛에 인가되어, 2개의 검출 단자들 사이의 전압 차이와 미리 설정된 전기 신호 임계치 사이의 관계가 정확하게 결정되며, 이에 따라 구동 신호의 구동 전압이 미리 설정된 전기 신호 임계치를 제어함으로써 DNMOS 파워 트랜지스터를 파괴하지 않는 것을 보장한다.

Description

검출 회로 및 이를 사용한 전자 디바이스{DETECTION CIRCUIT AND ELECTRONIC DEVICE USING THE SAME}
본 출원은, 2018년 2월 7일에 중국 특허청에 출원되고 발명의 명칭이 "DETECTION CIRCUIT AND ELECTRONIC DEVICE USING THE SAME"인 중국 특허 출원 제201810124851.5호에 대해 우선권을 주장하며, 상기 출원은 그 전체가 참조로 본 출원에 통합된다.
본 개시는 회로들의 기술 분야에 관한 것으로, 특히 검출 회로 및 검출 회로를 사용한 전자 디바이스에 관한 것이다.
구동 능력을 보장하면서 전력 칩의 면적 및 비용을 감소시키기 위해, 동일한 온 저항을 갖는 경우에는 작은 크기를 갖는 파워 트랜지스터가 일반적으로 선택된다. 이러한 경우, 작은 크기를 갖는 파워 트랜지스터를 턴 온시키기 위해 높은 전원 전압이 요구된다.
그러나, 종래의 전력 칩은 일반적으로 P 채널 금속 산화물 반도체(PMOS) 파워 트랜지스터를 포함한다. 동일한 온 저항을 갖는 경우 N 채널 금속 산화물 반도체(NMOS) 파워 트랜지스터의 크기가 PMOS 파워 트랜지스터의 크기보다 훨씬 작기 때문에, 특히 고전압의 높은 구동 능력 및 저비용을 달성하기 위해 D 형 전력 증폭기를 요구하고 모터에 의해 구동되는 전력 칩들이 적용되는 경우 NMOS 파워 트랜지스터가 널리 적용된다. 고전압 이중 확산 금속 산화물 반도체(DMOS)(high-voltage double-diffused metal oxide semiconductor) 트랜지스터들 중에서, 이중 확산 P 채널 금속 산화물 반도체(DPMOS)(double-diffused P-channel metal oxide semiconductor) 파워 트랜지스터와 동일한 온 저항을 갖는 이중 확산 N 채널 금속 산화물 반도체(DNMOS)(double-diffused N-channel metal oxide semiconductor) 파워 트랜지스터의 크기는, DPMOS 파워 트랜지스터의 크기보다 3 또는 4배 작고, 이는 마스크 프로세스를 요구하지 않으면서 전력 칩의 면적을 크게 감소시켜서 비용을 감소시킨다. 이러한 경우, 전술한 바와 같이 구동 전압이 DNMOS 파워 트랜지스터를 파괴하지 않는 조건 하에서 DNMOS 파워 트랜지스터를 턴 온시키기 위해 높은 구동 전압이 요구된다.
따라서, 구동 전압이 DNMOS 파워 트랜지스터를 파괴하지 않도록 보장하는 기술적 솔루션을 제공하는 것이 바람직하다.
이러한 관점에서, 본 개시의 실시예들에 따른 검출 회로 및 검출 회로를 사용하는 전자 디바이스가 제공되어, 구동 전압이 DNMOS 파워 트랜지스터를 파괴하지 않도록 보장한다.
본 개시의 일 실시예에 따른 검출 회로는 제4 가지(branch), 제5 가지(branch) 및 제3 에너지 저장 유닛을 포함한다. 제4 가지(branch)는 다수의 제4 스위치들을 포함한다. 제5 가지(branch)는 다수의 제5 스위치들을 포함한다. 제4 가지(branch)의 다수의 제4 스위치들을 제어함으로써 미리 설정된 전기 신호 임계치가 샘플링되어 제3 에너지 저장 유닛에 인가되고, 2개의 검출 단자들 사이의 전압 차이를 미리 설정된 전기 신호 임계치와 비교하기 위해, 제5 가지(branch)의 다수의 제5 스위치들을 제어함으로써 제1 에너지 저장 유닛의 2개의 검출 단자들 사이의 전압 차이가 샘플링되어 제3 에너지 저장 유닛에 인가된다.
본 개시의 일 실시예에 따른 전자 디바이스는 전술한 검출 회로를 포함한다.
본 개시의 실시예들에 따른 검출 회로 및 전자 디바이스에서, 검출 회로는 제4 가지(branch), 제5 가지(branch) 및 제3 에너지 저장 유닛을 포함하고, 제4 가지(branch)는 다수의 제4 스위치들을 포함하고, 제5 가지(branch)는 다수의 제5 스위치들을 포함하고, 제4 가지(branch)의 다수의 제4 스위치들을 제어함으로써 미리 설정된 전기 신호 임계치가 샘플링되어 제3 에너지 저장 유닛에 인가되고, 2개의 검출 단자들 사이의 전압 차이를 미리 설정된 전기 신호 임계치와 비교하기 위해, 제5 가지(branch)의 다수의 제5 스위치들을 제어함으로써 제1 에너지 저장 유닛의 2개의 검출 단자들 사이의 전압 차이가 샘플링되어 제3 에너지 저장 유닛에 인가되어, 전압 차이와 미리 설정된 전기 신호 임계치 사이의 관계가 정확하게 결정되며, 이에 따라 구동 신호의 구동 전압이 미리 설정된 전기 신호 임계치를 제어함으로써 DNMOS 파워 트랜지스터를 파괴하지 않는 것을 보장한다.
이하, 본 개시의 일부 실시예들은 도면들을 참조하여 제한 없이 예시의 방식으로 상세히 설명된다. 당업자들은 도면들이 반드시 축척대로 도시된 것은 아님을 이해해야 한다. 도면에서:
도 1은 본 개시의 일 실시예에 따른 전하 펌프 회로의 개략적 구조도이다.
도 2는 도 1에 도시된 전하 펌프 회로의 타이밍도이다.
도 3은 본 개시의 일 실시예에 따른 검출 회로의 개략적 구조도이다.
도 4는 도 3에 도시된 검출 회로의 타이밍도이다.
본 개시의 실시예에 있어서의 각각의 기술적 해결책은 상기한 모든 이점을 달성할 필요가 없다.
당업자들이 본 개시의 실시예들에 있어서의 기술적 솔루션들을 더 잘 이해할 수 있도록 하기 위해, 본 개시의 실시예들에서의 기술적 솔루션들은 아래에서 본 개시의 실시예들에서 도면들과 관련하여 명확하고 완전하게 설명된다. 설명된 실시예들은 모든 실시예들보다는 본 개시의 오직 일부의 실시예들임이 명백하다. 임의의 창작적 작업없이 본 개시의 실시예들에 기초하여 당업자들에 의해 획득되는 임의의 다른 실시예들은 본 개시의 보호 범위 내에 속한다.
본 개시의 실시예들의 특정 구현들은 이하 도면들과 관련하여 상세히 설명된다.
도 1은 본 개시의 일 실시예에 따른 전하 펌프 회로의 개략적 구조도이다. 도 1에 도시된 바와 같이, 전하 펌프 회로는 제1 가지(branch), 제1 에너지 저장 유닛 및 검출 유닛을 포함한다.
제1 가지(branch)는 다수의 제1 스위치들을 포함한다. 제1 에너지 저장 유닛은 제1 가지(branch)의 다수의 제1 스위치들을 제어함으로써 충전되도록 제어될 수 있다. 검출 유닛은, 제1 에너지 저장 유닛의 2개의 검출 단자들 사이의 전압 차이가 미리 설정된 전기 신호 임계치를 충족하도록 다수의 제1 스위치들을 적어도 제어하기 위해 제1 에너지 저장 유닛의 2개의 검출 단자들 사이의 전압 차이를 검출하도록 구성된다.
이러한 실시예에서, 다수의 제1 스위치들 각각은 단일 MOS 트랜지스터 또는 단일 전계 효과 트랜지스터일 수 있으며, 이는 본 명세서에서 제한되지 않는다.
이러한 실시예에서, 제1 에너지 저장 유닛은 제1 커패시터(C1)일 수 있다. 이러한 경우, 제1 커패시터(C1)의 2개의 단자들은 검출 단자들로서 기능하고, 전압 차이는 제1 커패시터(C1)의 2개의 단자들(즉, 비반전 단자(VP) 및 반전 단자(VN)) 사이의 전압 차이이다. 제1 에너지 저장 유닛은 다른 컴포넌트들에 의해 구현될 수 있다. 예를 들어, 제1 에너지 저장 유닛은 서로 직렬 또는 병렬로 연결된 다수의 커패시터들에 의해 형성된 에너지 저장 회로일 수 있다.
이러한 실시예에서, 제1 가지(branch), 제1 에너지 저장 유닛 및 검출 유닛을 배열함으로써, 제1 에너지 저장 유닛의 검출 단자들 사이의 전압 차이는 미리 설정된 전기 신호 임계치를 만족하도록 제어될 수 있고, 따라서, 전하 펌프 회로는 높고 안정된 구동 전압을 제공할 수 있어서, 전력 칩의 면적 및 비용을 감소 시키면서 작은 크기를 갖는 파워 트랜지스터에 높은 구동 전압을 제공할 수 있다.
일 실시예에서, 도 1에 도시된 바와 같이, 제1 가지(branch)는 제1 스위치(K5), 제1 스위치(K4) 및 제1 스위치(K2)를 포함하는 3개의 제1 스위치들을 포함한다. 제1 스위치(K5)의 일 단자에는 전원 전압이 인가되고, 제1 스위치(K5)의 다른 단자는 제1 스위치(K4)의 일 단자에 연결된다. 제1 스위치(K4)의 다른 단자는 제1 에너지 저장 유닛의 일 단자에 연결된다. 제1 에너지 저장 유닛의 다른 단자는 제1 스위치(K2)의 일 단자에 연결된다. 제1 스위치(K2)의 다른 단자는 접지되어 있다.
이러한 실시예에서, 제1 스위치(K5)는 제2 스위치 신호(CLK2)에 의해 제어되고, 제1 스위치(K2) 및 제1 스위치(K4) 둘 모두는 제1 스위치 신호(CLK1)에 의해 제어된다. 제1 스위치 신호(CLK1) 및 제2 스위치 신호(CLK2)의 타이밍도들은 도 2에 도시되어 있다. 상기 제어는 이하에서 상세하게 설명된다.
구체적으로, 제1 스위치 신호(CLK1)는 제1 스위치(K4) 및 제1 스위치(K2)를 턴 온 또는 턴 오프되도록 제어할 수 있다. 제2 스위치 신호(CLK2)는 제1 스위치(K5)를 턴 온 또는 턴 오프되도록 제어할 수 있다. 3개의 제1 스위치들이 턴 온된 경우, 제1 에너지 저장 유닛은 제1 스위치(K5)에 인가되는 전원 전압으로 충전되어 제1 에너지 저장 유닛은 충전 상태가 된다.
구체적으로, 검출 유닛이 제1 에너지 저장 유닛의 2개의 검출 단자들 사이의 전압 차이를 검출하는 프로세스 동안, 제2 스위치 신호(CLK2)는 제1 에너지 저장 유닛의 2개의 검출 단자들 사이의 전압 차이가 미리 설정된 전기 신호 임계치를 만족할 때 제1 스위치(K5)를 턴 오프되도록 제어하여, 제1 에너지 저장 유닛은 더 이상 전원 전압으로 충전되지 않고, 이에 따라 제1 에너지 저장 유닛의 2개의 검출 단자들 사이의 전압 차이를 미리 설정된 전기 신호 임계치로 유지한다.
이러한 실시예에서, 검출 유닛은 연산 증폭기일 수 있는데, 이는, 제1 에너지 저장 유닛의 2개의 검출 단자들 사이의 전압 차이가 미리 설정된 전기 신호 임계치를 만족하는지 여부를 검출 유닛이 결정할 수 있는 한 본 명세서에서 제한되지 않는다. 검출 유닛의 특정 구현은 이후에 상세하게 설명될 수 있다.
이러한 실시예에서, 전기 신호 임계치는 전압 조절기에 의해 생성되는 전압 차이 신호이다. 구체적으로, 전압 차이 신호는 낮은 드롭 아웃 전압 조절기에 의해 생성되는 상당히 낮은 전압 차이 신호일 수 있다.
구체적으로, 일 실시예에서, 전압 조절기는 증폭기(OP1), 전압 분할 회로, MOS 트랜지스터(MOS1) 및 커패시터(C0)를 포함할 수 있다.
증폭기(OP1)의 비반전 입력 단자는 기준 전압(VREF)을 수신하고, 증폭기(OP1)의 출력 단자는 MOS 트랜지스터(MOS1)의 게이트에 연결된다. MOS 트랜지스터(MOS1)의 드레인에는 전원 전압(VDD)이 인가되고, MOS 트랜지스터(MOS1)의 소스는 전압 분할 회로의 입력 단자에 연결된다. 전압 분할 회로의 출력 단자는 증폭기(OP1)의 반전 입력 단자에 연결된다. 이러한 방식으로, 피드백 루프가 형성된다.
이러한 실시예에서, 전압 분할 회로는 서로 직렬로 연결된 전압 분할 저항(R1)과 전압 분할 저항(R2)을 포함하는 2개의 전압 분할 저항들을 포함한다. 전압 분할 저항(R2)의 일 단자는 전압 분할 회로의 입력 단자이고, 전압 분할 저항(R2)의 다른 단자는 전압 분할 저항(R1)을 통해 접지된다. 전압 분할 회로의 출력 단자는 전압 분할 저항(R1)과 전압 분할 저항(R2) 사이에 있다. 전압 분할 회로의 입력 단자는 커패시터(C0)를 통해 접지된다.
이러한 실시예에서, MOS 트랜지스터(MOS1)의 소스는 다음과 같이 표현될 수 있는 전압 차이 신호(VLDO)를 출력하기 위한 전압 조절기의 출력 단자로서 기능한다:
Figure 112018132345214-pat00001
여기서 VLDO는 전압 차이 신호(VLDO)의 전압 값을 나타내고, VREF는 기준 전압의 전압 값을 나타내고, R1 및 R2는 각각 전압 분할 저항들(R1 및 R2)의 저항값들을 나타낸다
이러한 실시예에서, 전압 분할 저항들(R1 및 R2)의 저항값들을 조정하거나 기준 전압(VREF)의 전압 값을 조정함으로써, 전압 차이 신호(VLDO)의 전압 값이 변경될 수 있고, 전하 펌프 회로에 의해 출력되는 구동 전압이 변경될 수 있어서, 전하 펌프 회로에 의해 출력된 구동 전압과 전원 전압 사이의 전압 차이는 전하 펌프 회로에 의해 구동되는 DNMOS 트랜지스터의 파괴 전압보다 낮을 수 있고, 따라서 DNMOS 트랜지스터는 파괴되지 않는다. 구체적으로, DNMOS 트랜지스터가 얇은 게이트 산화물을 갖는 하이-사이드(high-side) NMOS 트랜지스터인 경우, 전압 차이 신호(VLDO)의 전압 값은 5V 이하로 제어될 수 있다.
이러한 실시예에서, 전하 펌프 회로는 제2 가지(branch)를 더 포함할 수 있다. 제2 가지(branch)는 적어도 하나의 제2 스위치를 포함한다. 제1 에너지 저장 유닛의 2개의 검출 단자들 사이의 전압 차이가 미리 설정된 전기 신호 임계치를 만족하는 경우, 제2 가지(branch)의 제2 스위치는 다수의 제1 스위치들과 협력하도록 사용되어 제1 에너지 저장 유닛은 제1 에너지 저장 유닛의 2개의 검출 단자들 사이의 전압 차이가 미리 설정된 전기 신호 임계치를 만족시키는 상태로 유지된다.
구체적으로, 일 실시예에서, 제2 가지(branch)는 제2 스위치(K6)를 포함한다. 제2 스위치(K6)의 일 단자는 전압 조절기의 출력 단자에 연결되고, 제2 스위치(K6)의 다른 단자는 제1 스위치(K4)의 일 단자에 연결된다. 제2 스위치는 제3 스위치 신호에 의해 제어된다.
이러한 실시예에서, 제3 스위치 신호는 제2 스위치 신호의 반전 신호(CLK2N으로 표시됨)이므로, 제1 스위치(K5) 및 제2 스위치(K6)는 반대 상태들에 있다. 이러한 방식으로, 제1 스위치(K5)가 턴 온되고 제2 스위치(K6)가 턴 오프되는 경우 제1 에너지 저장 유닛이 충전된다. 또한, 제1 스위치(K5)가 턴 오프되고 제2 스위치(K6)가 턴 온되는 경우, 제1 에너지 저장 유닛은 제2 스위치(K6)를 통해 전압 조절기의 출력 단자에 연결되어, 제1 에너지 저장 유닛의 2개의 검출 단자들 사이의 전압 차이는 전압 조절기를 사용함으로써 미리 설정된 전기 신호 임계치(예를 들어, 전압 차이 신호(VLDO))를 만족시킬 수 있다.
이러한 실시예에서, 전하 펌프 회로는 제3 가지(branch)를 더 포함할 수 있다. 제3 가지(branch)는 다수의 제3 스위치들을 포함한다. 제1 에너지 저장 유닛은 제3 가지(branch)에서 다수의 제3 스위치들을 제어함으로써 방전될 수 있어서, 구동 전압은 전원 전압과 제1 에너지 저장 유닛의 2개의 검출 단자들 사이의 전압 차이의 합과 동일한데, 즉, 전하 펌프 회로는 높은 구동 전압을 출력한다.
구체적으로, 일 실시예에서, 제3 가지(branch)는 제3 스위치(K1) 및 제3 스위치(K3)를 포함하는 2개의 제3 스위치들을 포함한다. 제3 스위치(K1)의 일 단자에는 전원 전압(VDD)이 인가되고, 제3 스위치(K1)의 다른 단자는 제1 에너지 저장 유닛의 일 단자에 연결된다. 제1 에너지 저장 유닛의 다른 단자는 제3 스위치(k3)의 일 단자에 연결된다. 제1 에너지 저장 유닛은 제3 스위치(K1) 및 제3 스위치(K3) 둘 모두가 턴 온된 경우에 방전된다.
이러한 실시예에서, 제1 에너지 저장 유닛이 제1 커패시터(C1)인 경우, 제3 스위치(K1)의 일 단자에는 전원 전압이 인가되고, 제3 스위치(K1)의 다른 단자는 제1 커패시터(C1)의 음극판에 연결되고, 제1 커패시터(C1)의 양극판은 제3 스위치(K3)의 일 단자에 연결되어, 제3 스위치들(K1 및 K3)이 턴 온되는 경우 제1 커패시터(C1)는 제3 스위치(K1)를 통해 방전된다.
이러한 실시예에서, 다수의 제3 스위치들은 제4 스위치 신호에 의해 제어된다. 제4 스위치 신호는 제1 스위치 신호의 반전 신호(CLK1N으로 표시됨)이어서, 제1 스위치(K2) 및 제1 스위치(K4)는 제3 스위치(K1) 및 제3 스위치(K3)와 반대 상태에 있다. 이러한 방식으로, 제1 스위치들(K2 및 K4)이 턴 온되고 제3 스위치들(K1 및 K3)이 턴 오프되는 경우 제1 에너지 저장 유닛은 충전되고, 제1 스위치들(K2 및 K4)이 턴 오프되고 제3 스위치들(K1 및 K3)이 턴 온되는 경우 제1 에너지 저장 유닛은 방전된다. 상기 제어는 이하에서 상세하게 설명된다.
또한 이러한 실시예에서, 전하 펌프 회로는 제2 에너지 저장 유닛을 더 포함한다. 제1 에너지 저장 유닛은 제3 가지(branch)에서 다수의 제3 스위치들을 제어함으로써 제2 에너지 저장 유닛으로 방전될 수 있다.
구체적으로, 제2 에너지 저장 유닛은 제2 커패시터(C2)일 수 있다. 제2 커패시터(C2)의 일 단자는 제3 스위치(K3)를 통해 제1 에너지 저장 유닛에 연결되고, 제2 커패시터(C2)의 다른 단자는 접지된다.
제1 에너지 저장 유닛은 전원 전압과 전기 신호 임계치의 합과 동일하도록 구동 전압을 제어하기 위해 제3 가지(branch)의 다수의 제3 스위치들을 제어함으로써 제2 에너지 저장 유닛으로 방전되며, 구동 전압은 전하 펌프 회로에 의해 출력되는 구동 전압이다.
구체적으로, 제3 스위치들(K1 및 K3)이 턴 온되는 경우, 제1 에너지 저장 유닛은 제3 스위치(K3)를 통해 제2 에너지 저장 유닛으로 방전되기 시작하고 제3 스위치(K1)를 통해 전원 전압이 인가되어, 접지에 대한 제2 커패시터(C2)의 전압은 전원 전압과 전기 신호 임계치의 합이 될 수 있고, 따라서 구동 전압은 전원 전압과 전기 신호 임계치의 합과 동일할 수 있다.
실제로는, 이러한 실시예에서, 3개의 제1 스위치들(K5, K4 및 K2)이 턴 온 되는 경우 다수의 제1 스위치들이 제1 스위치 신호(CLK1) 및 제2 스위치 신호(CLK2)에 의해 제어될 수 있고 제1 에너지 저장 유닛이 충전될 수 있는 것을 보장하기 위해, 다수의 제1 스위치들 중 일부 제1 스위치들이 제1 스위치 신호(CLK1)에 의해 제어되고 다수의 제1 스위치들 중 다른 제1 스위치들이 제2 스위치 신호(CLK2)에 의해 제어되는 한, 다수의 제1 스위치들은 다른 방식들로 제어될 수 있다.
또한, 다른 실시예들에서, 제1 에너지 저장 유닛이 제1 가지(branch) 상에 위치되고 다수의 제1 스위치들을 제어함으로써 충전될 수 있는 한, 제1 스위치들의 수는 다른 값들일 수 있으며, 이는 본 개시에서 제한되지 않는다.
타이밍 신호들을 도시하는 도 2를 참조한다. 제1 스위치들(K5, K4 및 K2), 제2 스위치(K6) 및 제3 스위치들(K1 및 K3)의 턴 온 또는 턴 오프 상태들 및 제1 커패시터(C1) 및 제2 커패시터(C2)의 충전 또는 방전 상태들이 도 2를 참조하여 아래에서 예시된다.
이러한 실시예에서, 제1 스위치들(K2 및 K4)은 제1 스위치 신호(CLK1)에 의해 제어되고, 제3 스위치들(K1 및 K3)은 제1 스위치 신호(CLK1)의 반전 신호(CLK1N)에 의해 제어되고, 제1 스위치(K5)는 제2 스위치 신호(CLK2)에 의해 제어되고, 제2 스위치(K6)는 제2 스위치 신호(CLK2)의 반전 신호(CLK2N)에 의해 제어된다.
이러한 실시예에서, 시간 인스턴트 t1에서 시간 인스턴트 t2까지의 시간 기간에서, 제1 스위치 신호(CLK1)는 하이 레벨이고, 제1 스위치 신호(CLK1)의 반전 신호(CLK1N)는 로우 레벨이며, 제2 스위치 신호(CLK2)는 하이 레벨이고, 제2 스위치 신호(CLK2)의 반전 신호(CLK2N)는 로우 레벨이다. 이러한 경우, 제1 스위치들(K5, K4 및 K2)이 턴 온되고, 제2 스위치(K6) 및 제3 스위치들(K1 및 K3)이 턴 오프되고 제1 커패시터(C1)가 충전된다.
시간 인스턴트 t2에서, 제1 커패시터(C1)의 2개의 검출 단자들 사이의 전압 차이는 미리 설정된 전기 신호 임계치, 즉 전압 차이 신호(VLDO)를 만족시킨다. 이러한 경우, 제1 스위치 신호(CLK1)는 하이 레벨로 유지되고, 제2 스위치 신호(CLK2)는 하이 레벨에서 로우 레벨로 전환되고, 제2 스위치 신호(CLK2)의 반전 신호(CLK2N)는 로우 레벨에서 하이 레벨로 전환되고, 시간 인스턴트 t3까지 하이 레벨로 유지된다. 따라서, 시간 인스턴트 t2에서 시간 인스턴트 t3까지의 시간 기간에서, 제1 스위치(K5)가 턴 오프되고, 제2 스위치(K6)가 턴 온되고, 제1 커패시터(C1)가 제2 스위치(K6)를 통해 전압 조절기에 연결되어, 제1 커패시터(C1)의 2개의 검출 단자들 사이의 전압 차이는 전압 조절기의 출력 단자에서 전압 차이 신호(VLDO)로 유지된다.
시간 인스턴트 t3에서, 제2 스위치 신호(CLK2)는 로우 레벨로 유지되고, 제1 스위치 신호(CLK1)는 하이 레벨에서 로우 레벨로 전환되고, 제1 스위치 신호(CLK1)의 반전 신호(CLK1N)는 로우 레벨에서 하이 레벨로 전환되고, 시간 인스턴트 t4까지 하이 레벨로 유지된다. 따라서, 시간 인스턴트 t3에서 시간 인스턴트 t4까지의 시간 기간에서, 제1 스위치들(K5, K4 및 K2)이 턴 오프되고, 제2 스위치(K6) 및 제3 스위치들(K1 및 K3)이 턴 온되고, 제1 커패시터(C1)가 방전된다.
이러한 경우, 제1 커패시터(C1)는 제2 커패시터(C2)로 방전되고, 접지에 대한 제2 커패시터(C2)의 전압(VREG), 즉 전하 펌프 회로의 출력 전압은 다음과 같이 표현된다:
Figure 112018132345214-pat00002
상기 공식들로부터 접지에 대한 제2 커패시터(C2)의 전압(VREG), 즉 전하 펌프 회로의 출력 전압은 다음과 같이 표현되는 것을 알 수 있다:
Figure 112018132345214-pat00003
시간 인스턴트 t4에서, 제1 스위치 신호(CLK1)는 로우 레벨에서 하이 레벨로 전환되고, 제2 스위치 신호(CLK2)는 로우 레벨에서 하이 레벨로 전환되도록 트리거링되며, 이는 시간 인스턴트 t1에서와 동일하다. 상기 프로세스는 시간 인스턴트 t1에서 시간 인스턴트 t4까지의 시간 기간의 사이클에서 반복적으로 수행된다.
상기 실시예들은 단지 예시적인 것이며, 상기 기술적 솔루션들은 높은 전원 전압을 제공하도록 요구되는 임의의 시나리오에 적용될 수 있다는 것을 주목해야 한다.
본 개시의 일 실시예에 따른 전자 디바이스가 추가로 제공되며, 이는 전술한 전하 펌프 회로를 포함한다.
도 3은 본 개시의 일 실시예에 따른 검출 회로의 개략적 구조도이다. 도 3에 도시된 바와 같이, 검출 회로는 제4 가지(branch), 제5 가지(branch) 및 제3 에너지 저장 유닛을 포함한다.
제4 가지(branch)는 다수의 제4 스위치들을 포함한다. 제5 가지(branch)는 다수의 제5 스위치들을 포함한다. 제4 가지(branch)의 다수의 제4 스위치들을 제어함으로써 미리 설정된 전기 신호 임계치가 샘플링되어 제3 에너지 저장 유닛에 인가되고, 2개의 검출 단자들 사이의 전압 차이를 미리 설정된 전기 신호 임계치와 비교하기 위해, 제5 가지(branch)의 다수의 제5 스위치들을 제어함으로써 제1 에너지 저장 유닛의 2개의 검출 단자들 사이의 전압 차이가 샘플링되어 제3 에너지 저장 유닛에 인가된다.
일 실시예에서, 제4 가지(branch)는 제4 스위치(K7) 및 제4 스위치(K9)를 포함하는 2개의 제4 스위치들을 포함한다. 제3 에너지 저장 유닛은 제4 스위치들(K7 및 K9)에 의해 형성된 제4 가지(branch) 상에 위치된다.
구체적으로, 도 3에 도시된 바와 같이, 제4 가지(branch)는 제1 파워 트랜지스터로서 PMOS 트랜지스터(P1), 제4 스위치(K7) 및 제4 스위치(K9)를 포함한다. 제3 에너지 저장 유닛은 제3 커패시터(C3)일 수 있다.
제1 파워 트랜지스터(P1)의 드레인은 미리 설정된 전기 신호 임계치를 수신하고, 제1 파워 트랜지스터(P1)의 게이트는 제1 파워 트랜지스터(P1)의 소스에 연결되고, 제1 파워 트랜지스터(P1)의 소스는 제4 스위치(K7)의 일 단자에 연결된다. 따라서, 제4 스위치(K7)의 단자는 제1 파워 트랜지스터(P1)를 통해 미리 설정된 전기 신호 임계치를 수신한다. 제4 스위치(K7)의 다른 단자는 제3 커패시터(C3)의 일 단자에 연결된다. 제3 커패시터(C3)의 다른 단자는 제4 스위치(K9)를 통해 접지된다. 이러한 방식으로, 제4 가지(branch)가 형성된다.
샘플링 동안, 제4 스위치들(K7 및 K9)이 턴 온되어 미리 설정된 전기 신호 임계치가 샘플링되게 하고 제1 파워 트랜지스터(P1) 및 제4 스위치들(K7 및 K9)을 통해 제3 커패시터(C3)에 인가되게 하여, 제3 커패시터(C3)의 2개의 플레이트들 사이의 전압 차이는 제1 파워 트랜지스터(P1)의 게이트의 전압이다.
이러한 실시예에서, 도 3에 도시된 바와 같이, 제5 가지(branch)는 제5 스위치(K8) 및 제5 스위치(K10)를 포함하는 2개의 제5 스위치들을 포함한다. 제3 에너지 저장 유닛은 제5 스위치들(K8 및 K10)에 의해 형성된 제5 가지(branch) 상에 위치된다.
구체적으로, 도 3에 도시된 바와 같이, 제5 가지(branch)는 제2 파워 트랜지스터로서 PMOS 트랜지스터(P2), 제5 스위치(K8) 및 제5 스위치(K10)를 포함한다. 제3 에너지 저장 유닛은 제3 커패시터(C3)이다.
제5 스위치(K8)의 일 단자는 제1 커패시터(C1)의 반전 단자(VN)에 연결되고, 제5 스위치(K8)의 다른 단자는 제3 커패시터(C3)의 일 단자에 연결된다. 제3 커패시터(C3)의 다른 단자는 제2 파워 트랜지스터(P2)의 게이트에 연결된다. 제2 파워 트랜지스터(P2)의 드레인은 제5 스위치(K10)의 일 단자에 연결된다. 제5 스위치(K10)의 다른 단자는 제1 커패시터(C1)의 비반전 단자(VP)에 연결된다.
제1 에너지 저장 유닛의 2개의 검출 단자들 사이의 전압 차이가 샘플링되는 프로세스 동안, 제4 스위치들(K7 및 K9)은 턴 오프되고, 제5 스위치들(K8 및 K10)은 턴 온되어, 제2 파워 트랜지스터(P2)의 게이트의 전압은 제1 커패시터(C1)의 반전 단자(VN)와 비반전 단자(VP) 사이의 전압 차이와 제3 커패시터(C3)의 2개의 단자들 사이의 전압 차이의 합이고, 따라서, 다수의 제5 스위치들을 제어함으로써 제1 에너지 저장 유닛의 2개의 검출 단자들 사이의 전압 차이가 샘플링되어 제3 에너지 저장 유닛에 인가될 수 있다.
제1 파워 트랜지스터(P1)의 소스 및 제2 파워 트랜지스터(P2)의 소스는 전류 미러 유닛을 통해 접지될 수 있다. 전류 미러 유닛은 제1 파워 트랜지스터(P1) 및 제2 파워 트랜지스터(P2)의 능동 부하로 기능한다. 제2 파워 트랜지스터(P2)의 소스는 검출 회로의 출력 단자로 기능하여 검출 결과를 출력한다.
샘플링이 완료된 후, 2개의 검출 단자들 사이의 전압 차를 미리 설정된 전기 신호 임계치와 비교하여, 제1 에너지 저장 유닛의 2개의 검출 단자들 사이의 전압 차이를 검출하고 전압 차이가 미리 설정된 전기 신호 임계치를 만족하는지 여부를 결정할 수 있다.
본 실시예에 따른 검출 회로에서, 제1 에너지 저장 유닛의 2개의 검출 단자들과 미리 설정된 전기 신호 임계치 사이의 전압 차이는 2개의 샘플링에 의해 획득될 수 있어서, 전압 차이가 정확하게 결정될 수 있고, 미리 설정된 전기 신호 임계치과 비교하여 정확한 검출 결과를 획득할 수 있다.
예를 들어, 전하 펌프 회로에서, 제1 스위치(K2)의 존재로 인해, 제1 에너지 저장 유닛의 반전 단자(VN)에서의 레벨은 접지의 레벨(0V일 수 있음)보다 높은데, 이는 제1 스위치(K2)가 턴 온되는 경우 온 저항을 갖기 때문이다. 이러한 경우, 제1 에너지 저장 유닛의 비반전 단자(VP)의 전압이 포착되면, 제1 에너지 저장 유닛의 2개의 검출 단자들 사이의 전압 차이는 정확하게 결정될 수 없다. 따라서, 본 실시예에서, 검출 유닛은 검출 프로세싱 상에서 제1 스위치(K2)의 온 저항과 같은 일부 팩터들의 효과를 제거하면서 정확한 검출 결과를 획득하기 위해, 2개의 샘플링에 의해 2개의 검출 단자들 사이의 전압 차이를 미리 설정된 전기 신호 임계치와 중첩하여, 제1 에너지 저장 유닛의 2개의 검출 단자들 사이의 전압 차이를 정확하게 결정하고 전압 차이를 전기 신호 임계치와 비교한다.
다른 실시예들에서, 검출 회로는 보상 유닛(31)을 더 포함한다. 보상 유닛(31)은 제1 에너지 저장 유닛이 과충전되는 것을 방지하기 위해 보상 전기 신호를 생성하도록 구성된다.
구체적으로, 검출 회로의 보상 유닛(31)은 제3 파워 트랜지스터, 제4 파워 트랜지스터 및 제5 파워 트랜지스터로서 NMOS 트랜지스터들(N1, N2 및 N3)을 각각 포함할 수 있다. 파워 트랜지스터들(N1, N2 및 N3) 각각의 게이트에는 구동 전압(VB)이 인가되고, 파워 트랜지스터들(N1, N2 및 N3) 각각의 소스는 접지된다. 제3 파워 트랜지스터(N1)의 드레인은 제1 파워 트랜지스터(P1)의 소스에 연결되어, 제1 파워 트랜지스터(P1)는 제3 파워 트랜지스터(N1)를 통해 접지된다. 제4 파워 트랜지스터(N2) 및 제5 파워 트랜지스터(N3)의 드레인들은 제2 파워 트랜지스터(P2)의 소스에 연결되어, 제2 파워 트랜지스터(P2)는 제4 파워 트랜지스터(N2) 또는 제5 파워 트랜지스터(N3)를 통해 접지될 수 있다. 파워 트랜지스터들(N1, N2 및 N3)의 폭-대-길이 비들의 비는 1 : n1 : n2이고, 파워 트랜지스터들(P1 및 P2)의 폭 대 길이 비들의 비는 1 : m이고, 여기서 m > (n1 + n2)이다. 이러한 방식으로, 검출 회로는 오프셋 전압(VOS)를 생성한다. 오프셋 전압(VOS)은 비교 결과를 보상하기 위한 보상 전기 신호로 기능하여, 제1 에너지 저장 유닛이 과충전되는 것을 방지한다.
이하, 오프셋 전압의 보상 원리를 설명한다.
이러한 실시예에서, 생성된 오프셋 전압(VOS)은 회로의 지연 시간 기간에 기초하여 결정될 수 있다. 오프셋 전압(VOS)은 회로의 지연 시간 기간 동안 제1 에너지 저장 유닛의 2개의 검출 단자들 사이의 전압 차이에서의 증가이다.
구체적으로, 출력 단자가 로우 레벨을 출력하는 경우(즉, 2개의 검출 단자들 사이의 전압 차이가 미리 설정된 전기 신호 임계치보다 크거나 그와 같은 것으로 결정된 경우), VP-VN>＝VLDO-VOS임을 알 수 있다.
VP-VN은 2개의 검출 단자들 사이의 전압 차이를 나타내고, VLDO는 미리 설정된 전기 신호 임계치를 나타내고, VOS는 오프셋 전압(즉, 보상 전기 신호)을 나타낸다.
상기 공식들로부터, 2개의 검출 단자들 사이의 전압 차이가 미리 설정된 전기 신호 임계치보다 VOS의 양만큼 작은 경우에, 2개의 검출 단자들 사이의 전압 차이가 미리 설정된 전기 신호 임계치보다 크거나 그와 동일하고, 따라서 제1 에너지 저장 유닛은 더 이상 충전되지 않도록 제어될 수 있다고 결정될 수 있음을 알 수 있다.
이러한 실시예의 검출 회로가 도 1에 도시된 전하 펌프 회로에 적용되는 경우, 검출 회로가 2개의 검출 단자들 사이의 전압 차이를 미리 설정된 전기 신호 임계치와 비교하고 비교 결과에 기초하여 제1 에너지 저장 유닛이 더 이상 충전되지 않도록 제어하는 프로세스에 지연이 존재하며, 이는 제1 에너지 저장 유닛이 과충전되는 것, 즉, VP-VN>VLDO를 초래한다. 이러한 경우, 전하 펌프 회로에 의해 출력된 구동 전압이 과도하게 높을 수 있고, 이는 파워 트랜지스터로서의 DNMOS 트랜지스터를 파괴할 수 있다. 따라서, 이러한 실시예에서, 보상 유닛(31)은 지연으로 인해 제1 에너지 저장 유닛이 과충전되는 문제를 해결하도록 배열된다.
다른 실시예들에서, 제1 에너지 저장 유닛이 과충전되는 것을 방지하기 위해 생성된 보상 전기 신호가 사용될 수 있는 한, 오프셋 전압은 다른 보상 유닛들(31)에 의해 생성될 수 있거나 또는 보상 유닛(31)은 오프셋 전압이 생성되는 전술한 방법과 다른 방법들에 의해 보상 전기 신호를 생성할 수 있으며, 이는 본 개시에서 제한되지 않는다.
또한, 다른 실시예에서, 검출 회로의 출력 신호에 기초하여 제1 에너지 저장 유닛이 더 이상 충전되지 않도록 제어하기 위해, 검출 회로는 제어 유닛(32)을 더 포함한다. 제어 유닛(32)은 적어도, 전압 차이와 미리 설정된 전기 신호 임계치 사이의 비교 결과에 기초하여 제2 스위치 신호를 생성하도록 구성된다. 제2 스위치 신호는 제1 에너지 저장 유닛이 더 이상 충전되지 않도록 제어하기 위해 사용된다.
구체적으로, 출력 단자가 로우 레벨을 출력하는 경우, 즉, 2개의 검출 단자들 사이의 전압 차이가 미리 설정된 전기 신호 임계치보다 크거나 그와 같은 것으로 결정된 경우, 제1 에너지 저장 유닛은 더 이상 충전되지 않도록 제어된다. 도 1에서, 제1 스위치(K5)는 제1 에너지 저장 유닛이 충전되도록 제어하기 위해 사용되고, 제2 스위치(K6)는 제1 에너지 저장 유닛이 더 이상 충전되지 않도록 제어하기 위해 사용된다. 따라서, 이러한 실시예에서, 제어 유닛(32)은 인버터 및 구동 모듈을 포함한다. 인버터는 비교 결과를 반전시키기 위해 사용된다. 즉, 출력 단자에 의해 출력된 상기 로우 레벨은 인버터를 통해 하이 레벨로 스위칭된다. 구동 모듈은, 제1 에너지 저장 유닛이 더 이상 충전되지 않도록 제어하기 위해, 반전된 비교 결과에 기초하여 적어도 제2 스위치 신호를 생성하여 제1 스위치(K5)가 턴 오프되고 제2 스위치(K6)가 턴 온되게 제어하도록 구성된다. 구체적으로, 제1 스위치(K5) 및 제2 스위치(K6) 둘 모두가 MOS 트랜지스터들인 경우, 구동 모듈은 게이트 구동 모듈일 수 있다. 다른 실시예들에서, 제2 스위치 신호의 반전 신호는 구동 모듈에 의해 생성될 수 있다.
도 4는 전술한 검출 회로의 타이밍도이다. 검출 회로의 출력 신호에 기초하여 제1 에너지 저장 유닛이 더 이상 충전되지 않도록 제어되는 프로세스는 도 4에 도시된 타이밍도를 참조하여 아래에서 상세히 설명된다.
이러한 실시예에서, 제1 스위치들(K2 및 K4) 및 제5 스위치들(K8 및 K10)은 제1 스위치 신호(CLK1)에 의해 제어된다. 제3 스위치들(K1 및 K3) 및 제4 스위치들(K7 및 K9)은 제1 스위치 신호(CLK1)의 반전 신호(CLK1N)에 의해 제어된다. 제1 스위치(K5)는 제2 스위치 신호(CLK2)에 의해 제어된다. 제2 스위치(K6)는 제2 스위치 신호(CLK2)의 반전 신호(CLK2N)에 의해 제어된다.
이러한 실시예에서, 시간 인스턴트 t1에서 시간 인스턴트 t2까지의 시간 기간에서, 제1 스위치 신호(CLK1)는 하이 레벨이고, 제1 스위치 신호(CLK1)의 반전 신호(CLK1N)는 로우 레벨이며, 제2 스위치 신호(CLK2)는 하이 레벨이고, 제2 스위치 신호(CLK2)의 반전 신호(CLK2N)는 로우 레벨이다. 이러한 경우, 제1 스위치들(K5, K4 및 K2) 및 제5 스위치들(K8 및 K10)이 턴 온되고, 제2 스위치(K6) 및 제3 스위치들(K1 및 K3)이 턴 오프되고 제1 커패시터(C1)가 충전되고, 제1 커패시터(C1)의 2개의 검출 단자들 사이의 전압 차이가 샘플링되어 검출 회로의 제5 스위치들(K8 및 K10)을 통해 제3 커패시터(C3)에 인가된다.
시간 인스턴트 t2에서, 제1 커패시터(C1)의 2개의 검출 단자들 사이의 전압 차이는 VLDO-VOS와 동일하다. 이러한 경우, 제어 모듈은 검출 회로의 출력 신호에 기초하여 제2 스위치 신호(CLK2)를 하이 레벨에서 로우 레벨로 스위칭한다. 회로의 지연 시간 기간은 시간 인스턴트 t2로부터 시간 인스턴트 t2'까지의 시간 기간이다.
지연 시간 기간으로 인해, 제2 스위치 신호(CLK2)가 하이 레벨에서 로우 레벨로 전환되어 제1 스위치(K5)가 턴 오프되도록 제어하고 제2 스위치 신호(CLK2)의 반전 신호(CLK2N)가 로우 레벨에서 하이 레벨로 전환되어 제2 스위치(K6)가 턴 온되도록 제어하는 프로세스 동안, 제1 커패시터(C1)는 VOS의 양만큼 충전된다. 이러한 방식으로, 제1 커패시터(C1)의 2개의 검출 단자들 사이의 전압 차이는 VLDO와 동일하고, 제1 커패시터(C1)는 제2 스위치(K6)를 통해 전압 조절기에 연결되어, 제1 커패시터(C1)의 2개의 검출 단자들 사이의 전압 차이는 전압 조절기의 출력 단자에서 VLDO로 유지된다.
시간 인스턴트 t2'에서, 제1 커패시터(C1)의 2개의 검출 단자들 사이의 전압 차이는 미리 설정된 전기 신호 임계치를 만족시키는데, 즉 VLDO와 동일하다. 이러한 경우, 제1 스위치 신호(CLK1)는 하이 레벨로 유지되고, 제2 스위치 신호(CLK2)는 하이 레벨에서 로우 레벨로 전환되고, 제2 스위치 신호(CLK2)의 반전 신호(CLK2N)는 로우 레벨에서 하이 레벨로 전환되고, 시간 인스턴트 t3까지 하이 레벨로 유지된다. 따라서, 시간 인스턴트 t2에서 시간 인스턴트 t3까지의 시간 기간에서, 제1 스위치(K5)가 턴 오프되고, 제2 스위치(K6)가 턴 온되고, 제1 커패시터(C1)가 제2 스위치(K6)를 통해 전압 조절기에 연결되어, 제1 커패시터(C1)의 2개의 검출 단자들 사이의 전압 차이는 전압 조절기의 출력 단자에서 VLDO로 유지된다.
시간 인스턴트 t3에서, 제2 스위치 신호(CLK2)는 로우 레벨로 유지되고, 제1 스위치 신호(CLK1)는 하이 레벨에서 로우 레벨로 전환되고, 제1 스위치 신호(CLK1)의 반전 신호(CLK1N)는 로우 레벨에서 하이 레벨로 전환되고, 시간 인스턴트 t4까지 하이 레벨로 유지된다. 따라서, 시간 인스턴트 t3에서 시간 인스턴트 t4까지의 시간 기간에서, 제1 스위치들(K5, K4 및 K2)이 턴 오프되고, 제2 스위치(K6) 및 제3 스위치들(K1 및 K3)이 턴 온되고, 제1 커패시터(C1)가 방전된다.
상기 실시예들은 단지 예시적인 것이며, 상기 기술적 솔루션들은 높은 전원 전압을 제공하도록 요구되는 임의의 시나리오에 적용될 수 있다는 것을 주목해야 한다.
본 개시의 일 실시예에 따른 전자 디바이스가 추가로 제공되며, 이는 전술한 검출 회로를 포함한다.
전술한 디바이스 실시예들은 단지 예시적이다. 별도의 컴포넌트들로 설명된 모듈들은 물리적으로 분리되거나 분리되지 않을 수 있으며, 모듈들로 도시된 컴포넌트들은 물리적 모듈이거나 그렇지 않을 수 있는데, 즉, 컴포넌트들은 동일한 위치에 위치될 수 있거나 다수의 네트워크 모듈들 상으로 분산될 수 있다. 모듈들의 일부 또는 전부는 본 개시의 실시예들에 따른 기술적 솔루션들을 구현하기 위한 실제 요구들에 따라 선택될 수 있다. 당업자들은 창작적인 작업없이 본 개시를 이해하고 구현할 수 있다.
실시예들의 상기 설명으로부터, 당업자들은 실시예들 각각이 필요한 공통 하드웨어 플랫폼과 함께 소프트웨어에 의해 또는 하드웨어에 의해 구현될 수 있음을 명확히 이해할 수 있다. 상기 내용으로부터, 상기 기술 솔루션들 또는 종래의 기술에 기여하는 부분은 소프트웨어 제품에 의해 구현될 수 있다. 컴퓨터 소프트웨어 제품은 컴퓨터 판독가능 형태로 정보를 저장 또는 송신하기 위한 임의의 메커니즘(예를 들어, 컴퓨터)을 포함하는 컴퓨터 판독가능 저장 매체에 저장될 수 있다. 예를 들어, 기계 판독가능 매체는 판독 전용 메모리(ROM), 랜덤 액세스 메모리(RAM), 디스크 저장 매체, 광학 저장 매체, 플래시 저장 매체, 전기, 광, 소리 또는 다른 형태들의 송신 신호들(예를 들어, 캐리어, 적외선 신호, 디지털 신호)을 포함한다. 컴퓨터 소프트웨어 제품은 컴퓨터 디바이스(개인용 컴퓨터, 서버 또는 네트워크 디바이스)가 실시예들 각각 또는 실시예의 일부 부분들에서 언급된 방법들을 수행하도록 제어하기 위한 명령어들을 포함한다.
마지막으로, 상기 실시예들은 본 개시의 실시예들에 따른 기술적 솔루션들을 예시하도록 의도되며, 본 개시를 제한하는 것이 아님을 주목해야 한다. 본 개시가 상기 실시예들을 참조하여 상세하게 설명되었지만, 당업자들은 본 개시의 실시예들에 따른 기술적 솔루션들의 원리 및 범위를 벗어남이 없이 상기 실시예들의 기술적 솔루션들에 대한 수정들이 행해질 수 있거나 또는 기술적 솔루션들의 기술적 특징들 중 일부 또는 전부에 대해 동등한 대체들이 행해질 수 있음을 이해해야 한다.
당업자들은 본 개시의 실시예들이 방법들, 디바이스들(장치들) 또는 컴퓨터 프로그램 제품들로서 제공될 수 있음을 이해해야 한다. 따라서, 본 개시는 전체 하드웨어 실시예, 전체 소프트웨어 실시예, 또는 소프트웨어와 하드웨어를 결합한 실시예의 형태를 취할 수 있다. 또한, 본 개시는 컴퓨터 이용가능 프로그램 코드들을 포함하는 컴퓨터 이용가능 저장 매체(디스크 메모리, CD-ROM, 광학 메모리를 포함하지만 이에 제한되는 것은 아님) 상에 구현된 하나 이상의 컴퓨터 프로그램 제품들의 형태를 취할 수 있다.
본 개시는 본 개시의 실시예들에 따른 방법들, 디바이스들(장치들) 및 컴퓨터 프로그램 제품들의 흐름도들 및/또는 블록도들을 참조하여 설명된다. 흐름도들 및/또는 블록도들의 각각의 흐름 및/또는 블록, 및 흐름도들 및/또는 블록도들의 흐름들 및/또는 블록들의 조합들은 컴퓨터 프로그램 명령어들로 구현될 수 있음을 이해해야 한다. 이러한 컴퓨터 프로그램 명령어들은 범용 컴퓨터, 특수 목적 컴퓨터, 내장형 프로세서 또는 다른 프로그래밍가능 데이터 프로세싱 디바이스의 프로세서에 제공되어 기계를 생성할 수 있어서, 컴퓨터 또는 다른 프로그래밍가능 데이터 프로세싱 디바이스의 프로세서를 통해 실행되는 명령어들은 흐름도들의 하나 이상의 흐름들 및/또는 블록도들의 하나 이상의 블록들에서 특정된 기능들을 구현하기 위한 수단을 생성한다.
또한, 이러한 컴퓨터 프로그램 명령어들은 컴퓨터 또는 다른 프로그래밍가능 데이터 프로세싱 디바이스가 특정 방식으로 기능하도록 지시할 수 있는 컴퓨터 판독가능 메모리에 저장되어, 컴퓨터 판독가능 메모리에 저장된 명령어들은 흐름도들의 하나 이상의 흐름들에서 특정된 또는 블록도들의 하나 이상의 블록들에서 특정된 기능을 수행하는 명령 수단을 포함하는 제조품을 생성할 수 있다.
이러한 컴퓨터 프로그램 명령어들은 컴퓨터 또는 다른 프로그래밍가능 데이터 프로세싱 디바이스들에 로딩되어, 컴퓨터 또는 다른 프로그래밍가능 디바이스들 상에서 일련의 동작들 또는 단계들을 수행하여 컴퓨터에 의해 실현되는 프로세싱을 생성할 수 있다. 이러한 경우, 컴퓨터 또는 다른 프로그래밍가능 디바이스들 상에서 실행되는 명령어들은 흐름도들의 하나 이상의 흐름들 및/또는 블록도들의 하나 이상의 블록들에서 특정된 기능들을 구현하는 단계들을 제공한다.

Claims (13)

  1. 검출 회로로서,
    복수의 제4 스위치들을 포함하는 제4 가지;
    복수의 제5 스위치들을 포함하는 제5 가지; 및
    제3 에너지 저장 유닛을 포함하고,
    상기 제4 가지의 상기 복수의 제4 스위치들을 제어함으로써 미리 설정된 전기 신호 임계치가 샘플링되어 상기 제3 에너지 저장 유닛에 인가되고, 2개의 검출 단자들 사이의 전압 차이를 상기 미리 설정된 전기 신호 임계치와 비교하기 위해, 상기 제5 가지의 상기 복수의 제5 스위치들을 제어함으로써 제1 에너지 저장 유닛의 2개의 검출 단자들 사이의 전압 차이가 샘플링되어 상기 제3 에너지 저장 유닛에 인가되며,
    상기 제5 가지는 2개의 제5 스위치들(K8, K10)을 포함하고, 상기 제3 에너지 저장 유닛은 상기 2개의 제5 스위치들(K8, K10)에 의해 형성되는 상기 제5 가지 상에 위치되고,
    상기 2개의 제5 스위치들 중 하나(K8)의 일 단자는 상기 제1 에너지 저장 유닛의 상기 2개의 검출 단자들 중 하나(VN)에 연결되고, 상기 제5 스위치(K8)의 다른 단자는 상기 제3 에너지 저장 유닛의 일 단자에 연결되고, 상기 제3 에너지 저장 유닛의 다른 단자는 제2 파워 트랜지스터(P2)를 통해 상기 2개의 제5 스위치들 중 다른 제5 스위치(K10)의 일 단자에 연결되고, 상기 다른 제5 스위치(K10)의 다른 단자는 상기 제1 에너지 저장 유닛의 상기 2개의 검출 단자들의 다른 검출 단자(VP)에 연결되는,
    검출 회로.
  2. 제1항에 있어서,
    적어도, 상기 전압 차이와 상기 미리 설정된 전기 신호 임계치 사이의 비교 결과에 기초하여 제2 스위치 신호를 생성하도록 구성되는 제어 유닛을 더 포함하고, 상기 제2 스위치 신호는 복수의 제1 스위치들이 턴 온 또는 턴 오프되도록 제어하기 위해 사용되는,
    검출 회로.
  3. 제2항에 있어서,
    상기 제어 유닛은,
    상기 비교 결과를 반전시키도록 구성되는 인버터; 및
    적어도, 반전된 비교 결과에 기초하여 상기 제2 스위치 신호를 생성하도록 구성되는 구동 모듈을 포함하는,
    검출 회로.
  4. 제3항에 있어서,
    상기 인버터는 제5 파워 트랜지스터(N3)를 통해 접지되는,
    검출 회로.
  5. 제3항에 있어서,
    상기 구동 모듈은 스위치로 기능하는 금속 산화물 반도체(MOS) 트랜지스터를 구동시키기 위한 게이트 구동 신호를 생성하도록 구성되는 게이트 구동 모듈인,
    검출 회로.
  6. 제1항에 있어서,
    보상 전기 신호를 생성하도록 구성되는 보상 유닛을 더 포함하고, 상기 보상 전기 신호는 상기 제1 에너지 저장 유닛이 과충전되는 것을 방지하기 위해 사용되는,
    검출 회로.
  7. 제1항에 있어서,
    상기 제4 가지는 2개의 제4 스위치들(K7, K9)을 포함하고, 상기 제3 에너지 저장 유닛은 상기 2개의 제4 스위치들(K7, K9)에 의해 형성되는 상기 제4 가지 상에 위치되는,
    검출 회로.
  8. 제7항에 있어서,
    상기 2개의 제4 스위치들 중 하나의 제4 스위치(K7)의 일 단자는 제1 파워 트랜지스터(P1)를 통해 상기 미리 설정된 전기 신호 임계치를 수신하고, 상기 제4 스위치(K7)의 다른 단자는 상기 제3 에너지 저장 유닛의 일 단자에 연결되고, 상기 제3 에너지 저장 유닛의 다른 단자는 상기 제4 가지를 형성하기 위해 상기 2개의 제4 스위치들 중 다른 제4 스위치(K9)를 통해 접지되는,
    검출 회로.
  9. 제8항에 있어서,
    상기 제1 파워 트랜지스터(P1)는 제3 파워 트랜지스터(N1)를 통해 접지되는,
    검출 회로.
  10. 삭제
  11. 삭제
  12. 제1항에 있어서,
    상기 제2 파워 트랜지스터(P2)는 제4 파워 트랜지스터(N2)를 통해 접지되는,
    검출 회로.
  13. 전자 디바이스로서,
    제1항 내지 제9항 또는 제12항 중 어느 한 항에 따른 검출 회로를 포함하는, 전자 디바이스.
KR1020180173739A 2018-02-07 2018-12-31 검출 회로 및 이를 사용한 전자 디바이스 KR102127132B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201810124851.5A CN108321773B (zh) 2018-02-07 2018-02-07 检测电路及应用其的电子装置
CN201810124851.5 2018-02-07

Publications (2)

Publication Number Publication Date
KR20190095871A KR20190095871A (ko) 2019-08-16
KR102127132B1 true KR102127132B1 (ko) 2020-06-26

Family

ID=62903070

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180173739A KR102127132B1 (ko) 2018-02-07 2018-12-31 검출 회로 및 이를 사용한 전자 디바이스

Country Status (3)

Country Link
US (1) US10992222B2 (ko)
KR (1) KR102127132B1 (ko)
CN (1) CN108321773B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11698393B2 (en) * 2019-01-15 2023-07-11 Shanghai Awinic Technology Co., LTD Current detection circuit for loudspeaker
CN109917176B (zh) * 2019-04-04 2023-12-15 上海东软载波微电子有限公司 驱动过流检测电路
CN116316987B (zh) * 2023-03-14 2023-11-24 飞杨电源技术(深圳)有限公司 一种充电器的多路复合控制系统、方法及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012135197A (ja) 2010-12-20 2012-07-12 O2 Micro Inc チャージポンプシステムを制御するための回路および方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002007312A2 (en) * 2000-07-13 2002-01-24 Isothermal Systems Research, Inc. Power semiconductor switching devices, power converters, integrated circuit assemblies, integrated circuitry, power current switching methods, methods of forming a power semiconductor switching device, power conversion methods, power semiconductor switching device packaging methods, and methods of forming a power transistor
JP4725608B2 (ja) 2008-07-03 2011-07-13 ソニー株式会社 比較器、比較器の校正方法、固体撮像素子、およびカメラシステム
GB2486701B (en) 2010-12-23 2013-01-09 Wolfson Microelectronics Plc Charge pump circuit
JP5338850B2 (ja) * 2011-05-18 2013-11-13 株式会社デンソー スイッチング素子の駆動回路
JP2013219503A (ja) * 2012-04-06 2013-10-24 Toshiba Corp 半導体集積回路
KR20140006574A (ko) * 2012-07-06 2014-01-16 한국전자통신연구원 전압 공급 장치
WO2014091088A1 (fr) * 2012-12-11 2014-06-19 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit de comparaison d'une tension a un seuil et conversion d'energie electrique
KR101538537B1 (ko) 2013-04-17 2015-07-22 고려대학교 산학협력단 차지 펌프 및 이를 이용한 위상 동기 루프 회로
CN103701308B (zh) * 2014-01-09 2016-04-13 帝奥微电子有限公司 一种同步功率管驱动和自举电容充电电路
CN104821555B (zh) * 2015-05-11 2017-12-08 无锡中感微电子股份有限公司 能够进行精确电流采样的电池保护电路
TWI557529B (zh) * 2016-01-12 2016-11-11 新唐科技股份有限公司 參考電壓電路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012135197A (ja) 2010-12-20 2012-07-12 O2 Micro Inc チャージポンプシステムを制御するための回路および方法

Also Published As

Publication number Publication date
CN108321773B (zh) 2019-07-30
US20190245434A1 (en) 2019-08-08
US10992222B2 (en) 2021-04-27
KR20190095871A (ko) 2019-08-16
CN108321773A (zh) 2018-07-24

Similar Documents

Publication Publication Date Title
KR102127132B1 (ko) 검출 회로 및 이를 사용한 전자 디바이스
US8519762B2 (en) Adjusting circuit of duty cycle and its method
CN109716258B (zh) 用以稳定供应电压的装置和方法
JP2011223829A (ja) 負電圧チャージポンプ回路の制御回路および負電圧チャージポンプ回路、ならびにそれらを用いた電子機器およびオーディオシステム
KR20180063215A (ko) 양방향 전류 감지 회로
US9564886B2 (en) Circuit and method for controlling operation voltage, and storage device
US8054122B2 (en) Analog switch with a low flatness operating characteristic
US8896277B2 (en) Voltage regulator
JP2018519510A (ja) 電圧モニタ
US10819237B1 (en) Gate voltage plateau completion circuit for DC/DC switching converters
US9396767B1 (en) Voltage division circuit, circuit for controlling operation voltage and storage device
US8334715B1 (en) Method to achieve constant slew rate (over process corners) for an output buffer
US6693462B1 (en) Low power dynamic logic gate with full voltage swing and two phase operation
US10298120B2 (en) Charge pump circuit and boosting circuit
US11557963B2 (en) Charge-pump control circuit and battery control circuit
CN108306502B (zh) 电荷泵电路及应用其的电子装置
KR102047181B1 (ko) 저전력 전압 레귤레이터
EP3057236B1 (en) Driver circuit for single wire protocol slave unit
US9246382B2 (en) Charge pump including supply voltage-based control signal level
JP6996934B2 (ja) 高周波スイッチ装置
US20140111182A1 (en) Reference voltage generation circuit
US8729928B2 (en) Switching circuit
US11558046B2 (en) Resistor-capacitor (RC) delay circuit with a precharge mode
JP5294690B2 (ja) 耐圧保護回路およびそれを用いた反転型チャージポンプの制御回路
JP2023135913A (ja) 駆動回路、制御方法、およびプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant