KR20180063215A - 양방향 전류 감지 회로 - Google Patents

양방향 전류 감지 회로 Download PDF

Info

Publication number
KR20180063215A
KR20180063215A KR1020187012234A KR20187012234A KR20180063215A KR 20180063215 A KR20180063215 A KR 20180063215A KR 1020187012234 A KR1020187012234 A KR 1020187012234A KR 20187012234 A KR20187012234 A KR 20187012234A KR 20180063215 A KR20180063215 A KR 20180063215A
Authority
KR
South Korea
Prior art keywords
current
transistor
circuit
sensing
power
Prior art date
Application number
KR1020187012234A
Other languages
English (en)
Inventor
란지트 쿠마르 건트레디
젱징 우
자오후이 주
지안루카 발렌티노
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20180063215A publication Critical patent/KR20180063215A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M2001/0009—

Abstract

본원에 설명된 실시예들은 입력 전원과 커플링된 전력 트랜지스터에서 전도되는 전류를 감지하기 위한 개선된 회로 기법에 관한 것이다. 회로는 전류 감지 트랜지스터 게이트 제어를 사용하는 양방향 전류 감지 회로를 포함한다. 회로는 회로의 순방향 모드 전류 동안 전력 트랜지스터에서 전도되는 전류를 감지하기 위한 순방향 전류 감지 트랜지스터 및 회로의 역방향 전류 모드 동안 전도되는 전류를 감지하기 위한 역방향 부스트 전류 감지 트랜지스터를 포함한다. 레벨 시프터는 또한 회로가 순방향 전류 모드일 때 순방향 전류 감지 트랜지스터를 턴 온하거나 역방향 부스트 전류 감지 트랜지스터를 턴 오프하거나, 또는 회로가 역방향 전류 모드일 때 순방향 전류 감지 트랜지스터를 턴 오프하고 역방향 부스트 전류 감지 트랜지스터를 턴 온하기 위한 상보 출력들을 제공받는다.

Description

양방향 전류 감지 회로
[0001] 본 출원은 2015년 9월 30일 출원된 미국 출원 번호 제 14/871,636호에 대해 우선권을 주장하고, 그 내용은 모든 목적들을 위하여 그 전체가 인용에 의해 본원에 포함된다.
[0002] 적어도 본원에 개시된 특정 실시예들은 일반적으로 전자 회로들, 및 보다 구체적으로 개선된 양방향 전류 감지 회로 및 방법에 관한 것이다.
[0003] 전력 변환 회로는 디바이스를 동작시키고 그리고/또는 디바이스의 내부 배터리들을 충전하기 위해 외부 전력 소스를 활용하는 많은 애플리케이션들, 이를테면 휴대용 디바이스들에 이용된다. 많은 경우들에서, 소스로부터 인출되는 전류는 연결로부터 전력을 인출하는 디바이스들에 대해 공개된 사양들에 따라 제한될 필요가 있을 수 있다. 예컨대, USB(universal serial bus) 전원 연결을 사용하면, 휴대용 디바이스들은 USB 2.0 연결로부터 최대 500 mA를 인출하는 것으로 제한될 수 있다. 유사하게, USB 3.0 연결들은 통상적으로 900 mA의 전류를 인출하는 것으로 제한된다.
[0004] 전력 변환 회로는 전력 변환에 전류 감지를 사용한 전류 제한을 제공한다. 전류 감지 회로는 다양한 전력 변환 디바이스들, 이를테면 배터리 충전기들, 스위칭-모드 충전기들, 전력 변환기들, 전압 레귤레이터(regulator)들 등에 중요할 수 있다. 양방향 전류 감지는 순방향 전류 모드 및 역방향 전류 모드 동안 그런 디바이스들의 전류를 모니터링하는데 필요하다. 이어서, 감지된 전류 정보는 디바이스의 순방향 또는 역방향 전류들을 레귤레이팅하고, 그리고 또한 배터리 안팎으로 전하 전달을 컴퓨팅(compute)하기 위한 연료 게이징(gauging)에 사용될 수 있다.
[0005] 전류 감지 디바이스들의 종래의 설계들은 순방향 및 역방향 둘 모두의 전류를 모니터링하기 위해 2개의 독립적인 단일 방향 루프들을 요구한다. 도 1은 종래 기술에 따른 스위칭-모드 충전기에 활용되는 종래의 전류 감지 회로의 예를 도시한다. 도시된 바와 같이, 전류 감지 회로(10)는 벅(buck)/부스트(boost) 전력 레귤레이터(120)에 전류를 공급하도록 구성된 USB_IN 입력 전력 소스를 포함한다.
[0006] 회로(10)는 각각 순방향 및 역방향 둘 모두에서 전류 흐름을 감지하기 위한 2개의 독립적인 전류 감지 루프들(102 및 104)을 포함한다. 특히, 전류 감지 회로(10)는 순방향 전류 감지 트랜지스터(SFET_Chg) 및 제1 연산 증폭기(106)를 포함하는 제1 독립적인 루프(102), 및 역방향 전류 감지 트랜지스터(SFET_RB) 및 제2 연산 증폭기(108)를 포함하는 제2 독립적인 루프(104)를 포함한다.
[0007] 순방향 전류 모드 동안, 순방향 전류는 USB_IN 입력으로부터 프런트 포치(front porch) 트랜지스터(FP_FET)를 통해 디바이스로 그리고 전력 레귤레이터(120)로 흐른다. 순방향 전류 감지 트랜지스터(SFET_Chg) 및 연산 증폭기(106)를 포함하는 피드백 루프(102)는 이 전류를 감지하고 그리고 감지된 전류("I1")가 순방향 전류의 복제(replica)이도록 전력 트랜지스터(FP_FET)와 순방향 전류 감지 트랜지스터(SFET_Chg)의 드레인-대-소스 전압(Vds)을 등화시키도록 구성된다.
[0008] 역방향 전류 모드 동안, 전류는 전력 레귤레이터(120)로부터 프런트 포치 전력 트랜지스터(FP_FET)로 반대 방향으로 다시 흐른다. 역방향 전류 감지 트랜지스터(SFET_RB) 및 연산 증폭기(108)를 포함하는 피드백 루프(104)는 이 역방향 전류를 감지하고 그리고 감지된 전류("I2")가 역방향 전류의 복제(replica)이도록 프런트 포치 트랜지스터(FP_FET)와 역방향 전류 감지 트랜지스터(SFET_RB)의 드레인-대-소스 전압(Vds)을 등화시키도록 구성된다.
[0009] 그러나, 그런 회로들은 상당한 양의 집적 다이 영역을 차지하고, 2개의 독립적인 전류 감지 연산 증폭기들(106 및 108)을 요구하고, 이에 의해 비용 및 설계 복잡성이 증가된다.
[0010] 본원에 설명된 실시예들은 입력 전원과 전력 레귤레이터 사이에 커플링된 전력 트랜지스터에서 전도되는 전류를 감지하기 위한 개선된 회로 기법에 관한 것이다. 일 실시예에서, 회로는 전류 감지 트랜지스터 게이트 제어를 사용하는 영역 효율적 양방향 전류 감지 회로를 포함한다. 회로는 전류 감지 회로 노드와 전력 트랜지스터의 제1 단자 사이에 커플링된 제1 전류 감지 트랜지스터를 포함한다. 제1 전류 감지 트랜지스터는 회로의 순방향 전류 모드 동안 전력 트랜지스터에서 전도되는 전류를 감지하도록 구성될 수 있다. 회로는 전류 감지 회로 노드와 전력 트랜지스터의 제2 단자 사이에 커플링된 제2 전류 감지 트랜지스터를 더 포함한다. 제2 전류 감지 트랜지스터는 회로의 역방향 전류 모드 동안 전력 트랜지스터에서 전도되는 전류를 감지하도록 구성될 수 있다. 제1 및 제2 전류 감지 트랜지스터들은 전력 트랜지스터와 병렬로 직렬 연결을 형성한다.
[0011] 회로는 또한 회로의 모드에 따라 상보 출력들을 제공하도록 구성된 레벨 시프터(shifter)를 포함한다. 레벨 시프터는 제1 전류 감지 트랜지스터를 활성화하거나 비활성화하도록 제1 전류 감지 트랜지스터의 게이트 단자와 커플링된 제1 출력, 및 제2 전류 감지 트랜지스터를 활성화하거나 비활성화하도록 제2 전류 감지 트랜지스터의 게이트 단자와 커플링된 제2 출력을 포함한다. 레벨 시프터의 상보 출력들은 회로가 순방향 전류 모드에 있을 때, 제1 전류 감지 트랜지스터를 턴 온하고 제2 전류 감지 트랜지스터를 턴 오프하거나, 또는 회로가 역방향 전류 모드에 있을 때, 제1 전류 감지 트랜지스터를 턴 오프하고 제2 전류 감지 트랜지스터를 턴 온하도록 구성된다.
[0012] 회로는 제1 전류 감지 루프 및 제2 전류 감지 루프를 포함하는 2개의 전류 감지 루프들을 포함한다. 전류 감지 루프들 중 하나만이 레벨 시프터의 상보 출력들에 기반한 임의의 하나의 시간에 활성화된다. 제1 전류 감지 루프는 연산 증폭기와 커플링된 제1 전류 감지 트랜지스터를 포함하고 제2 전류 감지 루프는 연산 증폭기와 커플링된 제2 전류 감지 트랜지스터를 포함한다. 연산 증폭기는 전력 트랜지스터의 제1 단자의 전압을 제1 전류 감지 트랜지스터의 대응하는 단자의 전압과 등화시키거나, 또는 전력 트랜지스터의 제2 단자의 전압을 제2 전류 감지 트랜지스터의 대응하는 단자의 전압과 등화시키도록 구성된다.
[0013] 회로는 회로의 모드에 기반하여 전력 트랜지스터의 순방향 전류를 감지하는 것과 역방향 전류를 감지하는 것 사이를 선택하도록 구성된 선택 로직을 더 포함한다. 선택 로직의 출력은 순방향 전류 모드 동안 전력 트랜지스터의 제1 단자의 전압을 미러링(mirroring)하는 신호이거나, 또는 역방향 전류 모드 동안 전력 트랜지스터의 제2 단자의 전압을 미러링하는 신호일 것이다.
[0014] 다른 실시예에서, 입력 전원과 전력 레귤레이터 사이에 커플링된 전력 트랜지스터에서 전도되는 전류를 감지하기 위한 방법이 설명된다. 방법은 회로의 전류 감지 노드와 전력 트랜지스터의 제1 단자 사이에 커플링된 제1 전류 감지 트랜지스터에서 회로의 순방향 전류 모드 동안 전력 트랜지스터에서 전도되는 전류를 감지하는 단계, 및 회로의 전류 감지 노드와 전력 트랜지스터의 제2 단자 사이에 커플링된 제2 전류 감지 트랜지스터에서 회로의 역방향 전류 모드 동안 전력 트랜지스터에서 전도되는 전류를 감지하는 단계를 포함한다. 제1 및 제2 전류 감지 트랜지스터들은 전력 트랜지스터와 병렬로 직렬 연결을 형성한다.
[0015] 방법은 회로의 모드에 따라 레벨 시프터로부터 상보 출력들을 제공하는 단계를 더 포함한다. 레벨 시프터는 제1 전류 감지 트랜지스터를 활성화하거나 비활성화하도록 제1 전류 감지 트랜지스터의 게이트 단자와 커플링된 제1 출력, 및 제2 전류 감지 트랜지스터를 활성화하거나 비활성화하도록 제2 전류 감지 트랜지스터의 게이트 단자와 커플링된 제2 출력을 포함한다.
[0016] 방법은 회로가 순방향 전류 모드일 때 제1 전류 감지 트랜지스터를 턴 온하고 제2 전류 감지 트랜지스터를 턴 오프하거나, 또는 회로가 역방향 전류 모드일 때 제1 전류 감지 트랜지스터를 턴 오프하고 제2 전류 감지 트랜지스터를 턴 온함으로써 레벨 시프터의 상보 출력들에 기반한 시간에 제1 전류 감지 트랜지스터를 포함하는 제1 전류 감지 루프 또는 제2 전류 감지 트랜지스터를 포함하는 제2 전류 감지 루프 중 하나만을 활성화한다.
[0017] 방법은 회로의 모드에 기반하여 전력 트랜지스터의 순방향 전류를 감지하는 것 또는 역방향 전류를 감지하는 것 사이에서 선택하는 단계를 더 포함한다. 선택 로직의 출력은 순방향 전류 모드 동안 전력 트랜지스터의 제1 단자의 전압을 미러링하는 신호이거나, 또는 역방향 전류 모드 동안 전력 트랜지스터의 제2 단자의 전압을 미러링하는 신호일 것이다.
[0018] 또 다른 실시예들에서, 입력 전원과 전력 레귤레이터 사이에 커플링된 전력 트랜지스터에서 전도되는 전류를 감지하기 위한 회로 수단이 설명된다. 회로 수단은 전류 감지 회로 노드와 전력 트랜지스터의 제1 단자 사이에 커플링된 제1 전류 감지 트랜지스터에서 회로의 순방향 전류 모드 동안 전력 트랜지스터에서 전도되는 전류를 감지하기 위한 수단, 전류 감지 회로 노드와 전력 트랜지스터의 제2 단자 사이에 커플링된 제2 전류 감지 트랜지스터에서 회로의 역방향 전류 모드 동안 전력 트랜지스터에서 전도되는 전류를 감지하기 위한 수단, 회로의 모드에 따라 레벨 시프터로부터 상보 출력들을 제공하기 위한 수단 ― 레벨 시프터는 제1 전류 감지 트랜지스터를 활성화하거나 비활성화하기 위해 제1 전류 감지 트랜지스터의 게이트 단자와 커플링된 제1 출력, 및 제2 전류 감지 트랜지스터를 활성화하거나 비활성화하기 위해 제2 전류 감지 트랜지스터의 게이트 단자와 커플링된 제2 출력을 포함함 ― 및 레벨 시프터의 상보 출력들에 기반한 시간에 제1 전류 감지 트랜지스터를 포함하는 제1 전류 감지 루프 및 제2 전류 감지 트랜지스터를 포함하는 제2 전류 감지 루프 중 하나만을 활성화하기 위한 수단을 포함한다.
[0019] 다음 상세한 설명 및 첨부되는 도면들은 본 발명의 성질 및 장점들의 더 나은 이해를 제공한다.
[0020] 적어도 특정 실시예들의 더 나은 이해를 위해, 첨부 도면들과 함께 판독될 다음 상세한 설명에 대해 참조가 이루어질 것이다.
[0021] 도 1은 종래 기술에 따른 스위칭-모드 전력 충전기에 활용되는 종래의 전류 감지 회로의 예를 도시한다.
[0022] 도 2는 전류 감지 트랜지스터 게이트 제어를 사용하는 영역-효율적 양방향 전류 감지 회로의 실시예의 예시적인 회로 다이어그램을 도시한다.
[0023] 도 3은 순방향 전류 모드 동안 도 2의 예시적인 회로 다이어그램 실시예에 대한 등가 회로를 도시한다.
[0024] 도 4는 역방향 전류 모드 동안 도 2의 예시적인 회로 다이어그램 실시예에 대한 등가 회로를 도시한다.
[0025] 도 5는 레벨-시프터 회로의 예시적인 회로 다이어그램을 도시한다.
[0026] 도 6a는 본원에 설명된 기법들에 따라 설계된 양방향 전류 감지 회로에서 순방향 전류를 감지하기 위한 프로세스의 실시예의 예시적인 흐름도를 도시한다.
[0027] 도 6b는 본원에 설명된 기법들에 따라 설계된 양방향 전류 감지 회로에서 역방향 전류를 감지하기 위한 프로세스의 실시예의 예시적인 흐름도를 도시한다.
[0028] 다음 상세한 설명 전반에 걸쳐, 설명의 목적들을 위하여, 다수의 특정 세부사항들은 본 발명의 완전한 이해를 제공하기 위하여 설명된다. 그러나, 본원에 설명된 기법들이 이들 특정 세부사항들 중 일부 없이 실시될 수 있다는 것이 당업자에게 자명할 것이다. 다른 경우들에서, 잘-알려진 구조들 및 디바이스들은 본 발명의 근본 원리들을 모호하게 하는 것을 회피하기 위하여 블록 다이어그램 형태로 도시될 수 있다.
[0029] 게다가, 본원에 설명된 실시예들이 구현될 수 있는 예시적인 시스템의 설명이 아래에 제공된다. 비록 특정 엘리먼트들이 별도의 컴포넌트들로서 도시될 수 있지만, 일부 경우들에서, 그 컴포넌트들 중 하나 또는 그 초과는 단일 디바이스 또는 시스템으로 결합될 수 있다. 마찬가지로, 특정 기능성이 시스템 내의 단일 엘리먼트 또는 컴포넌트에 의해 수행되는 것으로 설명될 수 있지만, 기능성은 일부 경우들에서 기능적 협력 방식으로 함께 작동하는 다수의 컴포넌트들 또는 엘리먼트들에 의해 수행될 수 있다.
I. 예시적인 회로
[0030] 본원에 설명된 실시예들이 구현될 수 있는 예시적인 회로의 설명이 아래에 제공된다. 비록 특정 엘리먼트들이 별도의 컴포넌트들로서 도시될 수 있지만, 일부 경우들에서, 그 컴포넌트들 중 하나 또는 그 초과는 단일 컴포넌트 또는 디바이스로 결합될 수 있다. 마찬가지로, 특정 기능성이 회로 내의 단일 엘리먼트 또는 컴포넌트에 의해 수행되는 것으로 설명될 수 있지만, 기능성은 일부 경우들에서 기능적 협력 방식으로 함께 작동하는 다수의 엘리먼트들 또는 컴포넌트들에 의해 수행될 수 있다.
[0031] 게다가, 하드와이어드(hardwired) 회로는 독립적으로 또는 본원에 설명된 기법들을 구현하기 위한 펌웨어 또는 소프트웨어 명령들과 조합하여 사용될 수 있다. 설명된 기능성은 동작들을 수행하기 위한 하드와이어드 로직을 포함하는 맞춤형 하드웨어 컴포넌트들, 또는 하드웨어, 펌웨어 및 프로그래밍된 컴퓨터 컴포넌트들의 임의의 조합에 의해 수행될 수 있다. 본원에 설명된 기법들은 하드웨어 회로의 임의의 특정 조합으로 제한되지 않는다.
[0032] 도 2는 전류 감지 트랜지스터 게이트 제어를 사용하는 영역 효율적 양방향 전류 감지 회로의 실시예의 예시적인 회로 다이어그램을 도시한다. 양방향 전류 감지 회로(20)는 벅/부스트 레귤레이터(220)의 순방향 전류 및/또는 역방향 전류에 대해 구성된 USB_IN 전력 입력을 포함한다. 회로(20)의 구성은 단지 하나의 피드백 루프만이 임의의 하나의 시간에 활성화되도록 구성된 단일 양방향 전류 감지 회로로 2개의 단일 방향 전류 감지 피드백 루프들을 결합하고, 따라서 단지 하나의 연산 증폭기만이 순방향 전류 방향과 역방향 전류 방향 둘 모두에서 전류 감지를 위해 요구된다.
[0033] 회로(20)는 각각 순방향 전류 방향 및 역방향 전류 방향의 전류를 감지하도록 구성된다. 예시된 실시예에서, 회로(20)는 프런트 포치 전력 트랜지스터(FP_FET), 순방향 전류 감지 트랜지스터(SFET_Chg) 및 역방향 전류 감지 트랜지스터(SFET_RB)를 포함한다. 회로(20)는 선택된 모드(mode_sel 신호)에 기반하여 순방향 전류를 감지하는 것 또는 역방향 전류를 감지하는 것 사이를 선택하기 위한 멀티플렉서("MUX")(202), 각각 순방향 및 역방향 전류 감지 트랜지스터들(SFET_Chg 및 SFET_RB)을 턴 온/오프하도록 구성된 레벨 시프터 회로(230) 및 순방향 전류 또는 역방향 전류를 감지하고 그리고 전력 트랜지스터(FP_FET)의 드레인-대-소스 전압을 순방향 전류 모드 동안 순방향 전류 감지 트랜지스터(SFET_Chg)와 또는 역방향 전류 모드 동안 역방향 부스트 전류 감지 트랜지스터(SFET_RB)와 등화시키도록 구성된 연산 증폭기(204)를 더 포함한다.
[0034] 회로(20)는 또한 입력 로직 블록(212)을 통해 벅/부스트 레귤레이터(220)에 공급되는 버퍼링된 피드백 전압(FB_Buf)을 생성하기 위해 피드백 신호("FB")를 저항기(R1)를 통해 버퍼링하기 위한 연산 증폭기(210)를 포함한다. 도시된 바와 같이, 벅/부스트 레귤레이터(220)는 2개의 입력 트랜지스터들과 커플링된 인덕터 및 캐패시터를 포함한다. 벅/부스트 레귤레이터(220)는 USB_IN에 의해 공급된 입력 전력 전압을 시스템의 내부 컴포넌트들, 이를테면 프로세서, 마이크로제어기 등에 의해 사용하기 위한 더 낮은 전압("Vsys")으로 스텝 다운(step down)시키도록 적응된 전압 스텝 다운 회로일 수 있다.
[0035] 비록 특정 실시예들이 FET("field effect transistor") 기술을 활용하는 것으로 본원에 설명될 수 있지만, 본원에 설명된 회로 기법들은 임의의 특정 반도체 기술로 제한되지 않는다는 것이 주목되어야 한다. 다른 타입들의 트랜지스터들 또는 등가 디바이스들이 본원에 설명된 실시예들을 구현하는데 사용될 수 있다는 것이 당업자들에 의해 인지될 것이다. 예컨대, 실시예들은 MOSFET, JFET, BJT, IGBT, GaAs 등을 포함하는 트랜지스터 기술들로 구현될 수 있다. 게다가, 본원에 설명된 기법들이 NFET 트랜지스터 구성에 기반하지만, 당업자들이, 이들 기법들이 또한 회로 설계자에 대한 간단한 설계 선정인 PFET 트랜지스터 구성에 기반할 수 있다는 것을 인지할 것이라는 것이 추가로 주목되어야 한다.
[0036] 본원에 설명된 실시예들이 USB 입력을 통해 전력을 수신하는 것을 포함하지만, 실시예들이 그렇게 제한되지 않는 것이 추가로 주목되어야 한다. 본원에 설명된 기법들은 임의의 타입의 전력 소스로부터 입력 전력을 수신하도록 구성될 수 있고, 이중 USB 입력은 단지 하나의 예이다.
[0037] 레벨 시프터 회로(230)는 입력에서의 mode_sel 신호에 따라 임의의 주어진 시간 간격에서 피드백 루프들 중 하나만을 활성화한다. 전류 감지 트랜지스터들(SFET_Chg 및 SFET_RB)의 게이트들은 레벨 시프터(230)로부터의 상보 출력 신호들에 의해 구동된다. 레벨 시프터 회로(230)는 순방향 전류 감지 트랜지스터(SFET_Chg)를 턴 온하고 역방향 부스트 전류 감지 트랜지스터(SFET_RB)를 턴 오프하거나, 또는 순방향 전류 감지 트랜지스터(SFET_Chg)를 턴 오프하고 역방향 부스트 전류 감지 트랜지스터(SFET_RB)를 턴 온하도록 구성된다.
[0038] 자신의 상보 출력들 상에서, 레벨 시프터(230)는 mode_sel 입력 신호의 상태에 따라 Vg(회로(20)의 입력 전압)과 USB_IN - ΔV(USB_IN 마이너스 ΔV) 사이에서 스윙(swing)하는 출력 전압을 제공한다. 순방향 전류 모드 동안, mode_sel 신호의 상태는 0으로 세팅될 수 있고, 그리고 역방향 전류 모드 동안 mode_sel 신호의 상태는 1로 세팅될 수 있다. 레벨 시프터(230)는, 출력 전압(Vg)이 전류 감지 트랜지스터들(SFET_Chg 또는 SFET_RB)을 턴 온하기 충분히 높도록, 그리고 출력 전압(USB_IN - ΔV)이 전류 감지 트랜지스터들(SFET_Chg 또는 SFET_RB)을 턴 오프하기에 충분히 낮도록 설계될 수 있다. 레벨 시프터(230)는 아래에서 논의되는 도 5에 더 상세히 설명된다.
[0039] 순방향 전류 모드 동안, 레벨 시프터(230)는 순방향 전류 감지 트랜지스터(SFET_Chg)의 입력 게이트 전압(Vg_Chg)에 게이트 전압(Vg)을 출력하고, 그리고 레벨 시프터(230)는 역방향 부스트 전류 감지 트랜지스터(SFET_RB)의 입력 게이트 전압(Vg_RB)에 USB_IN - ΔV를 출력한다. 이것은 전류 감지 트랜지스터(SFET_Chg)를 턴 온하고 역방향 부스트 전류 감지 트랜지스터(SFET_RB)를 턴 오프하는 효과를 가진다. 따라서, 순방향 전류 모드에서 SFET_Chg만이 활성화되고 순방향 전류를 미러링할 것이다.
[0040] 역방향 전류 모드 동안, 레벨 시프터(230)는 역방향 부스트 전류 감지 트랜지스터(SFET_RB)의 입력 게이트 전압(Vg_RB)에 게이트 전압(Vg)을 출력하고 그리고 레벨 시프터(230)는 순방향 전류 감지 트랜지스터(SFET_Chg)의 입력 게이트 전압(Vg_Chg)에 USB_IN - ΔV를 출력한다. 이것은 전류 감지 트랜지스터(SFET_Chg)를 턴 오프하고 역방향 부스트 전류 감지 트랜지스터(SFET_RB)를 턴 온하는 효과를 가진다. 따라서, 역방향 부스트 모드에서 SFET_RB만이 활성화되고 역방향 전류를 미러링할 것이다.
[0041] 그런 구성에서, 회로(20)는 순방향 전류 모드에서 순방향 전류를 감지하거나 역방향 부스트 모드에서 역방향 전류를 감지한다. MUX(202)는 mode_sel 신호의 상태에 따라, 각각 순방향 및 역방향 부스트 모드들에서 전력 트랜지스터(FP-FET)의 드레인 단자와 소스 단자 사이를 선택하도록 구성된다. mode_sel 신호의 상태가 0과 동일하게 세팅될 때, 순방향 전류 모드가 선택되고 MUX(202)의 입력(s0)이 활성인 반면 입력(s1)은 비활성이다. MUX(202)의 s0 입력은 전력 트랜지스터(FP_FET)의 드레인 단자로부터 신호를 수신할 것이다. mode_sel 신호의 상태가 1과 동일하게 세팅될 때, 역방향 전류 모드가 선택되고 MUX(202)의 s1 입력이 활성인 반면 입력(s0)은 비활성이다. MUX(202)의 s1 입력은 전력 트랜지스터(FP_FET)의 소스 단자로부터 신호를 수신할 것이다. 그러므로, MUX(202)의 출력은, 순방향 전류 모드가 선택될 때 전력 트랜지스터(FP_FET)의 드레인 단자에서 취해진 전압을 미러링하는 신호이거나, 또는 역방향 부스트 모드가 선택될 때 FP_FET의 소스 단자에서 취해진 전압을 미러링하는 신호일 것이다.
[0042] 본원의 실시예들이 선택 로직으로서 멀티플렉서 회로(202)를 활용하는 측면에서 설명되지만, 본원에 설명된 기법들이 임의의 특정 타입 또는 구성의 선택 로직으로 제한되지 않는 것이 주목되어야 한다. 당업자들은, 다른 등가 선택 로직 구성들이 사용될 수 있고, 멀티플렉서가 단지 하나의 예인 것을 인식할 것이다.
[0043] MUX(202)의 출력에서의 전압 신호는 연산 증폭기(204)의 네거티브(-) 입력(208)에 제공된다. 연산 증폭기의 포지티브(+) 입력(206)은 순방향 전류 모드 동안 순방향 전류 감지 트랜지스터(SFET_Chg)를 통해 전류 감지 노드(203)에서 취해진 전압 신호, 또는 역방향 전류 모드 동안 역방향 부스트 전류 감지 트랜지스터(SFET_RB)를 통해 전류 감지 노드(203)에서 취해진 전압 신호를 공급받는다.
[0044] 순방향 전류 모드 동안, 순방향 전류 감지 트랜지스터(SFET_Chg) 및 연산 증폭기(204)를 포함하는 피드백 루프는 순방향 전류를 감지하고 그리고 감지된 전류(I_sense)가 순방향 전류를 미러링하도록 FP_FET 및 SFET_Chg의 드레인-대-소스 전압들(Vds)을 등화시키도록 구성된다. 역방향 전류 모드 동안, 역방향 전류 감지 트랜지스터(SFET_RB) 및 연산 증폭기(204)를 포함하는 피드백 루프는 역방향 전류를 감지하고 그리고 감지된 전류(I_sense)가 역방향 부스트 전류를 미러링하도록 FP_FET 및 SFET_RB의 드레인-대-소스 전압(Vds)을 등화시키도록 구성된다.
[0045] 이어서, 감지된 전류(I_sense)는 저항기(R1)를 통해 피드백 신호(FB)로서 제공되고, 그리고 버퍼링된 피드백 전압(FB_Buf)을 생성하기 위해 연산 증폭기(210)에서 버퍼링된다. 이어서, 버퍼링된 피드백 전압(FB_Buf)은 벅/부스트 레귤레이터(220)의 입력 로직 블록(212)에 공급될 수 있다. 벅/부스트 레귤레이터(220)는 이 피드백 전류를 수신하고 그리고 디바이스의 순방향 및 역방향 전류를 레귤레이팅하고, 그리고 또한 위에서 논의된 바와 같이 디바이스의 안팎으로 전하 전달을 컴퓨팅하기 위한 연료 게이징을 위해 이 피드백 전류를 사용하도록 구성될 수 있다.
[0046] 도 3은 순방향 전류 모드 동안 도 2의 예시적인 회로 다이어그램 실시예에 대한 등가 회로를 도시한다. 예시된 실시예에 도시된 바와 같이, 순방향 전류 모드 동안, 전력은 USB_IN으로부터 프런트 포치 전력 트랜지스터(FP_FET)를 통해 벅/부스트 레귤레이터(320)로 흐른다. mode_sel 신호는 0과 같게 세팅되고 그러므로 레벨 시프터(330)의 출력은 전압 신호(Vg)를 SFET_Chg의 게이트 단자에 공급하여 이를 턴 온하고 USB_IN - ΔV를 SFET_RB의 게이트 단자에 공급하여 이를 턴 오프시킨다. 그러므로, 도시된 바와 같이 순방향 전류는 SFET_Chg를 통해 회로로 흐른다.
[0047] MUX(302)의 s0 입력이 선택되고 그리고 FP_FET의 드레인 단자의 전압 신호(Vd)가 MUX(302)의 출력에 제공되고 연산 증폭기(304)의 네거티브(-) 입력 단자(308)에 공급된다. 연산 증폭기(304)의 포지티브(+) 입력 단자(306)는 트랜지스터(SFET_Chg)를 통해 전류 감지 노드(303)의 전압 신호를 공급받는다. 순방향 전류 감지 트랜지스터(SFET_Chg) 및 연산 증폭기(304)를 포함하는 피드백 루프는 순방향 전류를 감지하고 그리고 감지된 전류(I_sense)가 순방향 전류를 미러링하도록 FP_FET 및 SFET_Chg의 드레인-대-소스 전압들(Vds)을 등화시키도록 구성된다.
[0048] 이어서, I_sense는 저항기(R1)를 통해 피드백 전압(FB)으로서 제공되고, 그리고 버퍼링된 피드백 전압(FB_Buf)을 생성하기 위해 연산 증폭기(310)에서 버퍼링된다. 이어서, 버퍼링된 피드백 전압(FB_Buf)은 벅/부스트 레귤레이터(320)의 입력 로직 블록(312)에 공급될 수 있다.
[0049] 도 4는 역방향 전류 동안 도 2의 예시적인 회로 다이어그램 실시예에 대한 등가 회로를 도시한다. 예시된 실시예에 도시된 바와 같이, 역방향 전류 모드에서, USB_IN은 더 이상 전력을 회로에 공급하지 않는다. 대신, 벅/부스트 레귤레이터(420)에 축적된 전력은 벅/부스트 레귤레이터(420)로부터 프런트 포치 전력 트랜지스터(FP_FET)를 통해 반대 방향으로 다시 흐른다. mode_sel 신호는 1과 같게 세팅되고 그러므로 레벨 시프터(430)의 출력은 전압 신호(Vg)를 SFET_RB의 게이트 단자에 공급하여 이를 턴 온하고 USB_IN - ΔV를 SFET_Chg의 게이트 단자에 공급하여 이를 턴 오프시킨다. 그러므로, 도시된 바와 같이 역방향 부스트 전류는 SFET_RB를 통해 회로로 흐른다.
[0050] MUX(402)의 s1 입력이 선택되고 그리고 FP_FET의 소스 단자의 전압 신호(Vs)가 MUX(402)의 출력에 제공되고 연산 증폭기(404)의 네거티브(-) 입력 단자(408)에 공급된다. 연산 증폭기(404)의 포지티브(+) 입력 단자(406)는 트랜지스터(SFET_RB)를 통해 전류 감지 노드(403)의 전압 신호를 공급받는다. 역방향 부스트 전류 감지 트랜지스터(SFET_RB) 및 연산 증폭기(404)를 포함하는 피드백 루프는 역방향 전류를 감지하고 그리고 감지된 전류(I_sense)가 역방향 전류를 미러링하도록 FP_FET 및 SFET_RB의 드레인-대-소스 전압들(Vds)을 등화시키도록 구성된다.
[0051] 이어서, I_sense는 저항기(R1)를 통해 피드백 신호("FB")로서 제공되고, 그리고 버퍼링된 피드백 전압(FB_Buf)을 생성하기 위해 연산 증폭기(410)에서 버퍼링된다. 이어서, 버퍼링된 피드백(FB_Buf)은 벅/부스트 레귤레이터(420)의 입력 로직 블록(412)에 공급될 수 있다.
[0052] 도 5는 레벨-시프터 회로 구성의 예시적인 회로 다이어그램을 도시한다. 예시된 실시예에서, 레벨 시프터 회로(50)는 자신의 입력에 (1) mode_sel 신호, (2) USB_IN 전력 신호 및 (3) 입력 전압 신호(Vg)를 수신하도록 구성된다. 레벨 시프터 회로는 출력들(Out 및 Out_b)에 상보 출력 전압들을 공급하도록 구성된다.
[0053] 레벨 시프터 회로들이 잘 알려져 있고 그리고 출력(Out)이 Vg와 동일하고 출력(Out_b)이 USB_IN - ΔV와 동일하거나, 또는 출력(Out)이 USB_IN - ΔV와 동일하고 출력(Out_b)이 Vg와 동일한 상보 출력들을 제공하는 한 본원에 설명된 실시예들이 임의의 특정 회로 구성으로 제한되지 않는 것이 주목되어야 한다. 위에서 논의된 바와 같이, USB_IN - ΔV는, 도 2-도 4의 전류 감지 트랜지스터들(SFET_Chg 및 SFET_RB)을 턴 오프하기에 충분히 낮도록 선택될 수 있다.
[0054] 도시된 바와 같이, mode_sel 입력 신호는 제1 인버터(540)를 통해 인버팅 노드(502)에서 인버팅되고 제2 인버터(541)를 통해 (비-인버팅) 노드(504)에서 다시 인버팅된다. 인버팅 노드(502)의 인버팅된 mode_sel 신호는 트랜지스터들(506 및 510)을 활성화하기 위해 공급되고 비-인버팅 노드(504)의 비-인버팅된 mod_sel 신호는 트랜지스터(508)를 활성화하기 위해 공급된다.
[0055] 순방향 전류 모드 동안, 전력은 USB_IN으로부터 회로로 흐르고 mode_sel 신호의 상태는 0과 같게 세팅된다. 차례로, 이것은 인버팅 노드(502)의 상태가 인버터(540)를 통해 1과 동일하고 비인버팅 노드(504)가 인버터(541)를 통해 0과 동일하게 세팅할 것이다. 이런 구성에서, 인버팅 노드(502)는 트랜지스터들(506 및 510)을 활성화할 것이고 비인버팅 노드(504)는 트랜지스터(508)를 비활성화할 것이다. 그러므로, 출력(Out_b)의 출력 전압은 전압(USB_IN) 마이너스 전도성 다이오드(D2)의 전압(ΔV)일 것이고, 그리고 출력(Out)의 출력 전압은 트랜지스터(522)를 통해 아래로 전도되는 입력 전압(Vg)일 것이다.
[0056] 역방향 전류 모드 동안, mode_sel 신호의 상태는 1과 같게 세팅된다. 차례로, 이것은 인버팅 노드(502)의 상태가 인버터(540)를 통해 0과 동일하고 비인버팅 노드(504)가 인버터(541)를 통해 1과 동일하게 세팅할 것이다. 이런 구성에서, 인버팅 노드(502)는 트랜지스터들(506 및 510)을 비활성화할 것이고 비인버팅 노드(504)는 트랜지스터(508)를 활성화할 것이다. 그러므로, 출력(Out_b)의 출력 전압은 트랜지스터들(518 및 520)을 통해 아래로 전도되는 입력 전압(Vg)일 것이고 출력(Out)의 출력 전압은 전압(USB_IN) 마이너스 전도 다이오드(D3)의 전압(ΔV)일 것이다.
[0057] 따라서, 이 구성에서 레벨 시프터 회로(50)는 순방향 또는 역방향 전류 모드 동안 각각 출력들(Out 및 Outb)에 상보 전압들(Vg 및 USB_IN)을 공급하도록 적응된다. 다른 등가 회로 구성들은 가능하다.
II. 예시적인 프로세스들
[0058] 아래에서 설명된 프로세스들은 본질적으로 예시적이고 그리고 예시 목적들을 위해 제공되고 본원에 설명된 실시예들의 범위를 임의의 특정 예시적인 실시예로 제한하도록 의도되지 않는다. 예컨대, 일부 실시예들에 따른 프로세스들은 아래에서 설명되는 동작들 중 일부 또는 모두를 포함하거나 이를 생략할 수 있거나, 또는 본원에 설명된 것과 상이한 순서의 단계들을 포함할 수 있다. 설명된 특정 프로세스들은 모든 다른 잠재적 중간 동작들을 배제하고 동작들의 임의의 특정 세트로 제한되도록 의도되지 않는다.
[0059] 게다가, 동작들은 컴퓨터-실행가능 코드로 구현될 수 있고, 코드는 범용 또는 특수 목적 컴퓨터로 하여금 특정 기능적 동작들을 수행하게 한다. 다른 경우들에서, 이들 동작들은 특정 하드웨어 컴포넌트들 또는 하드와이어드 회로, 또는 프로그래밍된 컴퓨터 컴포넌트들 및 맞춤형 하드웨어 회로의 임의의 조합에 의해 수행될 수 있다.
[0060] 도 6a는 위의 도 2를 참조하여 본원에 설명된 기법들에 따라 설계된 양방향 전류 감지 회로에서 순방향 전류를 감지하기 위한 프로세스의 실시예의 예시적인 흐름도를 도시한다. 예시된 실시예에서, 프로세스(600)는 동작(601)에서 시작되고, 동작(601)에서 순방향 전류 모드 동안 전력 트랜지스터에서 전도되는 전류는 회로의 전류 감지 노드와 전력 트랜지스터의 제1 단자 사이에 커플링된 제1 전류 감지 트랜지스터에서 감지된다. 일 실시예에서, 전력 트랜지스터의 제1 단자는 소스 단자이다.
[0061] 프로세스(600)는, 동작(602)에서, 회로의 선택된 모드에 따라 레벨 시프터(230)로부터 상보 출력들을 제공함으로써 계속된다. 레벨 시프터(230)는 제1 전류 감지 트랜지스터(SFET_Chg)를 활성화하거나 비활성화하도록 제1 전류 감지 트랜지스터의 게이트 단자와 커플링된 제1 출력, 및 제2 전류 감지 트랜지스터(SFET_RB)를 활성화하거나 비활성화하도록 제2 전류 감지 트랜지스터의 게이트 단자와 커플링된 제2 출력을 포함한다. 도시된 바와 같이, 회로(20)는 2개의 전류 감지 루프들을 포함하지만 전류 감지 루프들 중 하나만이 레벨 시프터의 상보 출력들에 기반한 임의의 하나의 시간에 활성화될 수 있다.
[0062] 프로세스(600)는, 동작(603)에서, 회로가 순방향 전류 모드이기 때문에 레벨 시프터(230)의 상보 출력들을 통해 제1 전류 감지 트랜지스터(SFET_Chg)를 턴 온하고 제2 전류 감지 트랜지스터(SFET_RB)를 턴 오프함으로써 계속된다. 이어서, 제1 전류 감지 트랜지스터(SFET_Chg)에서 감지된 전력 트랜지스터(FP_FET)에서 전도되는 순방향 전류가 선택되고(동작 604), 그리고 순방향 전류는 회로의 전류 감지 노드(203)에서 미러링된다(동작 605). 이어서, 전력 트랜지스터(FP_FET)의 제1 단자의 전압은 연산 증폭기(204)를 사용하여 제1 전류 감지 트랜지스터(SFET_Chg)의 대응하는 단자의 전압과 등화될 수 있다(동작 606).
[0063] 프로세스(600)는 위의 도 2를 참조하여 본원에 설명된 기법들에 따라 설계된 양방향 전류 감지 회로에서 역방향 전류를 감지하기 위한 프로세스의 실시예의 예시적인 흐름도를 도시하는 도 6b에서 계속된다. 예시된 실시예에서, 프로세스(600)는 동작(607)에서 계속되고, 동작(607)에서 역방향 전류 모드 동안 전력 트랜지스터(FP_FET)에서 전도되는 전류는 회로의 전류 감지 노드(203)와 전력 트랜지스터의 제2 단자 사이에 커플링된 제2 전류 감지 트랜지스터(SFET_RB)에서 감지된다. 일 실시예에서, 전력 트랜지스터(FP_FET)의 제2 단자는 드레인 단자이다.
[0064] 프로세스(600)는, 동작(608)에서, 회로의 모드에 따라 레벨 시프터(230)로부터 상보 출력들을 제공함으로써 계속된다. 레벨 시프터(230)는 제1 전류 감지 트랜지스터(SFET_Chg)를 활성화하거나 비활성화하도록 제1 전류 감지 트랜지스터의 게이트 단자와 커플링된 제1 출력, 및 제2 전류 감지 트랜지스터(SFET_RB)를 활성화하거나 비활성화하도록 제2 전류 감지 트랜지스터의 게이트 단자와 커플링된 제2 출력을 포함한다.
[0065] 프로세스(600)는, 동작(609)에서, 회로가 역방향 전류 모드이기 때문에 레벨 시프터(230)의 상보 출력들을 통해 제2 전류 감지 트랜지스터(SFET_RG)를 턴 온하고 제1 전류 감지 트랜지스터(SFET_Chg)를 턴 오프함으로써 계속된다. 이어서, 제2 전류 감지 트랜지스터(SFET_RB)에서 감지된 전력 트랜지스터(FP_FET)의 역방향 전류가 선택되고(동작 610), 그리고 감지된 전류는 회로의 전류 감지 노드(203)에서 미러링된다(동작 611). 이어서, 전력 트랜지스터의 제2 단자의 전압은 연산 증폭기(204)를 사용하여 제2 전류 감지 트랜지스터의 대응하는 단자의 전압과 등화될 수 있다(동작 612). 이것은 하나의 예시적인 실시예에 따라 프로세스(600)를 완료한다.
III. 장점들
[0066] 그러므로, 제안된 해결책은 양방향 전력 흐름을 가진 애플리케이션들에서 전류를 감지할 수 있다. 제안된 해결책은, 전류 감지가 순방향 및 역방향 전류 방향들 둘 모두에서 요구되는 영역-효율적 양방향 전류 감지 해결책을 제공한다. 본원에서 설명된 실시예들은 2개의 단일 방향 전류 감지 피드백 루프들을 단일 양방향 전류 감지 회로로 결합하도록 적응된다.
[0067] 게다가, 회로는, 간접 전류 미러링 및 매칭의 다수의 스테이지들이 요구되지 않는 방식으로 단일 미러링 스테이지에서 직접 전력 트랜지스터에 흐르는 전류를 미러링하도록 구성된다. 순방향 또는 역방향 전류 방향들로 흐르는 전류는 각각 순방향 전류 감지 트랜지스터 또는 역방향 전류 감지 트랜지스터에서 직접 미러링될 수 있다. 그런 기법은 종래의 설계들의 듀얼-루프 설계들과 비교될 때 약 45%의 영역 절약들을 달성할 수 있다.
[0068] 본원에 설명된 실시예들은 또한 설계 파라미터 트리밍(trimming) 동안 테스팅 시간을 감소시킬 수 있다. 일부 설계 파라미터들이 프로세싱 변동들에 따라 변화하고 칩마다 미스매칭할 수 있기 때문에, 칩-레벨 측정들은 이들을 원하는 값으로 다시 트리밍하기 위해 요구된다. 감지 비율은 예컨대 미스매치 및 레이아웃 기생성들에 따라 가변할 수 있다. 이것은, 전체 감지 이득이 테스팅 동안 각각의 개별 칩에 대해 원하는 값으로 수정되도록 저항기(R1)를 트리밍함으로써 수정될 수 있다. 트리밍이 각각의 칩에 대해 행해지기 때문에, 이는 비용 및 테스트 시간을 부가한다. 그러나, 본원에 설명된 양방향 전류 감지 기법은 단지 일 방향으로만 트리밍을 요구하고, 이는 제조 동안 정확도를 개선하고 테스팅 시간을 감소시킨다.
[0069] 본원에 설명된 기법들이 임의의 특정 컴포넌트 또는 디바이스로 제한되지 않는 것이 주목되어야 한다. 새로운 기법들은 일반적이고 자연적이며 임의의 양방향 전력 컴포넌트 또는 구성에서의 전류 감지로 확장될 수 있다. 당업자들은, 본원에 개시된 예시적인 실시예들과 관련하여 설명된 다양한 예시적인 로지컬 블록들, 모듈들 회로들 및 알고리즘 단계들이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이들의 조합들로서 구현될 수 있다는 것을 추가로 인지할 것이다. 하드웨어와 소프트웨어의 이런 상호교환가능성을 명확하게 예시하기 위하여, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들은 그들의 기능성 측면에서 일반적으로 위에서 설명되었다. 그런 기능성이 하드웨어로서 구현되는지 소프트웨어로서 구현되는지는 특정 애플리케이션 및 전체 시스템상에 부과되는 설계 제약들에 따른다. 당업자들은 각각의 특정 애플리케이션에 대해 다양한 방식들로 설명된 기능성을 구현할 수 있지만, 그런 구현 결정들은 본원에 설명된 예시적인 실시예들의 범위로부터 벗어나는 것으로서 해석되지 않아야 한다.
[0070] 본원에 개시된 실시예들에 관련하여 설명된 다양한 예시적인 로지컬 블록들, 모듈들 및 회로들은 범용 프로세서, DSP(digital signal processor), ASIC(application specific integrated circuit), FPGA(field programmable gate array) 또는 다른 프로그램가능 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 본원에 설명된 기능들을 수행하도록 설계된 이들의 임의의 조합으로 구현되거나 수행될 수 있다. 범용 프로세서는 마이크로프로세서일 수 있지만, 대안적으로, 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기 또는 상태 기계 등일 수 있다. 프로세서는 또한 컴퓨팅 디바이스들의 조합, 예컨대 DSP와 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 함께 하나 또는 그 초과의 마이크로프로세서들, 또는 임의의 다른 그런 구성으로 구현될 수 있다.
[0071] 본원에 개시된 실시예들과 관련하여 설명된 방법 단계들 또는 알고리즘은 하드웨어로, 프로세서에 의해 실행되는 소프트웨어 모듈로, 또는 2개의 조합으로 직접 구현될 수 있다. 소프트웨어 모듈은 RAM(Random Access Memory), 플래시 메모리, ROM(Read Only Memory), EPROM(Electrically Programmable ROM), EEPROM(Electrically Erasable Programmable ROM), 레지스터들, 하드 디스크, 제거가능 디스크, CD-ROM, 또는 기술 분야에서 알려진 임의의 다른 형태의 저장 매체에 상주할 수 있다. 예시적인 저장 매체는 프로세서와 커플링되어, 프로세서는 저장 매체로부터 정보를 판독하고, 저장 매체에 정보를 기록할 수 있다. 대안적으로, 저장 매체는 프로세서에 통합될 수 있다.
[0072] 본원에 설명된 실시예들이 소프트웨어로 구현되면, 기능들은 컴퓨터-판독가능 매체상에 하나 또는 그 초과의 명령들 또는 코드로서 저장되거나 하나 또는 그 초과의 명령들 또는 코드를 통하여 송신될 수 있다. 컴퓨터-판독가능 매체들은 컴퓨터 저장 매체들 및 하나의 장소에서 다른 장소로 컴퓨터 프로그램의 전달을 가능하게 하는 임의의 매체를 포함하는 통신 매체들 둘 모두를 포함한다. 저장 매체들은 컴퓨터에 의해 액세스될 수 있는 임의의 이용 가능한 매체들일 수 있다. 예로써, 그런 컴퓨터-판독가능 매체들은 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장부, 자기 디스크 저장부 또는 다른 자기 저장 디바이스들, 또는 명령들 또는 데이터 구조들 형태의 원하는 프로그램 코드를 운반하거나 저장하기 위하여 사용될 수 있고 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다.
[0073] 다음 상세한 설명 전반에 걸쳐, 설명의 목적들을 위하여, 다수의 특정 세부사항들은 본 발명의 완전한 이해를 제공하기 위하여 설명된다. 그러나, 이들 실시예들이 이들 특정 세부사항들 중 일부 없이 실시될 수 있다는 것이 당업자들에게 자명할 것이다. 위의 예들 및 실시예들은 유일한 실시예들인 것으로 간주되지 않아야 하고, 본 발명의 유연성 및 장점들을 예시하기 위하여 제시된다. 다른 어레인지먼트들, 실시예들, 구현들 및 등가물들은 당업자들에게 명백할 것이고 다음 청구항들에 의해 정의된 바와 같은 본 발명의 사상 및 범위에서 벗어나지 않고 이용될 수 있다.

Claims (31)

  1. 입력 전원과 전력 레귤레이터(regulator) 사이에 커플링된 전력 트랜지스터에서 전도되는 전류를 감지하기 위한 회로로서,
    상기 전력 트랜지스터의 제1 단자와 전류 감지 회로에 커플링된 전류 감지 회로 노드 사이에 커플링된 제1 전류 감지 트랜지스터를 포함하는 제1 전류 루프 ― 상기 제1 전류 루프는 상기 회로의 순방향 전류 모드 동안 상기 전력 트랜지스터에서 전도되는 전류를 감지하도록 구성됨 ―; 및
    상기 전류 감지 회로 노드와 상기 전력 트랜지스터의 제2 단자 사이에 커플링된 제2 전류 감지 트랜지스터를 포함하는 제2 전류 루프
    를 포함하고,
    상기 제2 전류 루프는 상기 회로의 역방향 전류 모드 동안 상기 전력 트랜지스터에서 전도되는 전류를 감지하도록 구성되는,
    입력 전원과 전력 레귤레이터 사이에 커플링된 전력 트랜지스터에서 전도되는 전류를 감지하기 위한 회로.
  2. 제1 항에 있어서,
    회로 모드에 기반하여 상보 출력들을 제공하도록 구성된 레벨 시프터(shifter)를 더 포함하고, 상기 레벨 시프터는 상기 제1 전류 감지 트랜지스터를 활성화하거나 비활성화하기 위해 상기 제1 전류 감지 트랜지스터의 게이트 단자와 커플링된 제1 출력, 및 상기 제2 전류 감지 트랜지스터를 활성화하거나 비활성화하기 위해 상기 제2 전류 감지 트랜지스터의 게이트 단자와 커플링된 제2 출력을 가지며, 상기 레벨 시프터의 상기 상보 출력들은 상기 회로가 순방향 전류 모드일 때 상기 제1 전류 감지 트랜지스터를 턴 온하고 상기 제2 전류 감지 트랜지스터를 턴 오프하도록 구성되거나, 또는 상기 회로가 역방향 전류 모드일 때 상기 제1 전류 감지 트랜지스터를 턴 오프하고 상기 제2 전류 감지 트랜지스터를 턴 온하도록 구성되는,
    입력 전원과 전력 레귤레이터 사이에 커플링된 전력 트랜지스터에서 전도되는 전류를 감지하기 위한 회로.
  3. 제1 항에 있어서,
    상기 제1 전류 감지 루프는 연산 증폭기와 커플링된 제1 전류 감지 트랜지스터를 포함하고, 상기 연산 증폭기는 상기 전력 트랜지스터의 제1 단자의 전압을 상기 제1 전류 감지 트랜지스터의 대응하는 단자의 전압과 등화시키도록 구성되는,
    입력 전원과 전력 레귤레이터 사이에 커플링된 전력 트랜지스터에서 전도되는 전류를 감지하기 위한 회로.
  4. 제3 항에 있어서,
    상기 전력 트랜지스터의 제1 단자는 자신의 소스 단자이고 상기 연산 증폭기는 상기 전력 트랜지스터의 소스 단자의 전압 신호를 상기 제1 전류 감지 트랜지스터의 대응하는 소스 단자의 전압 신호와 등화시키도록 구성되는,
    입력 전원과 전력 레귤레이터 사이에 커플링된 전력 트랜지스터에서 전도되는 전류를 감지하기 위한 회로.
  5. 제3 항에 있어서,
    상기 제2 전류 감지 루프는 상기 연산 증폭기와 커플링된 상기 제2 전류 감지 트랜지스터를 포함하고, 상기 연산 증폭기는 상기 전력 트랜지스터의 상기 제2 단자의 전압을 상기 제2 전류 감지 트랜지스터의 대응하는 단자의 전압과 등화시키도록 구성되는,
    입력 전원과 전력 레귤레이터 사이에 커플링된 전력 트랜지스터에서 전도되는 전류를 감지하기 위한 회로.
  6. 제5 항에 있어서,
    상기 전력 트랜지스터의 제2 단자는 자신의 드레인 단자이고 상기 연산 증폭기는 상기 전력 트랜지스터의 드레인 단자의 전압 신호를 상기 제2 전류 트랜지스터의 대응하는 드레인 단자의 전압 신호와 등화시키도록 구성되는,
    입력 전원과 전력 레귤레이터 사이에 커플링된 전력 트랜지스터에서 전도되는 전류를 감지하기 위한 회로.
  7. 제1 항에 있어서,
    상기 회로의 모드에 기반하여 상기 전력 트랜지스터의 순방향 전류를 감지하는 것과 역방향 전류를 감지하는 것 사이를 선택하도록 구성된 선택 로직을 더 포함하는,
    입력 전원과 전력 레귤레이터 사이에 커플링된 전력 트랜지스터에서 전도되는 전류를 감지하기 위한 회로.
  8. 제7 항에 있어서,
    상기 선택 로직의 출력은 순방향 전류 모드 동안 상기 전력 트랜지스터의 제1 단자의 전압을 전달하는 신호이거나, 또는 역방향 전류 모드 동안 상기 전력 트랜지스터의 제2 단자의 전압을 전달하는 신호일 것인,
    입력 전원과 전력 레귤레이터 사이에 커플링된 전력 트랜지스터에서 전도되는 전류를 감지하기 위한 회로.
  9. 제7 항에 있어서,
    상기 선택 로직은 멀티플렉서를 포함하고 상기 멀티플렉서의 출력은 연산 증폭기의 하나의 입력에 제공되고, 그리고 상기 연산 증폭기의 다른 입력은 순방향 전류 모드에서 상기 제1 전류 감지 트랜지스터에서 감지된 전압 또는 역방향 전류 모드에서 상기 제2 전류 감지 트랜지스터에서 감지된 전압을 공급받는,
    입력 전원과 전력 레귤레이터 사이에 커플링된 전력 트랜지스터에서 전도되는 전류를 감지하기 위한 회로.
  10. 제1 항에 있어서,
    상기 회로의 상기 전류 감지 회로 노드에서 전도되는 전류를 버퍼링하고 그리고 버퍼링된 전압을 상기 전력 레귤레이터에 제공하도록 적응된 버퍼 회로를 더 포함하는,
    입력 전원과 전력 레귤레이터 사이에 커플링된 전력 트랜지스터에서 전도되는 전류를 감지하기 위한 회로.
  11. 입력 전원과 전력 레귤레이터 사이에 커플링된 전력 트랜지스터에서 전도되는 전류를 감지하기 위한 방법으로서,
    상기 전력 트랜지스터의 제1 단자와 전류 감지 회로 노드 사이에 커플링된 제1 전류 감지 트랜지스터를 포함하는 제1 전류 루프를 사용하여 상기 회로의 순방향 전류 모드 동안 상기 전력 트랜지스터에서 전도되는 전류를 감지하는 단계;
    상기 전류 감지 회로 노드와 상기 전력 트랜지스터의 제2 단자 사이에 커플링된 제2 전류 감지 트랜지스터를 포함하는 제2 전류 루프를 사용하여 상기 회로의 역방향 전류 모드 동안 상기 전력 트랜지스터에서 전도되는 전류를 감지하는 단계 ― 상기 제1 전류 감지 트랜지스터 및 상기 제2 전류 감지 트랜지스터는 상기 전력 트랜지스터와 병렬로 직렬 연결을 형성함 ―; 및
    상기 회로가 순방향 전류 모드인지 역방향 전류 모드인지에 기반하여 상기 제1 전류 감지 루프 및 상기 제2 전류 감지 루프 중 하나만을 활성화하는 단계
    를 포함하는,
    입력 전원과 전력 레귤레이터 사이에 커플링된 전력 트랜지스터에서 전도되는 전류를 감지하기 위한 방법.
  12. 제11 항에 있어서,
    상기 회로의 선택된 모드에 기반하여 레벨 시프터로부터 상보 출력들을 제공하는 단계를 더 포함하고, 상기 레벨 시프터는 상기 제1 전류 감지 트랜지스터를 활성화하거나 비활성화하기 위해 상기 제1 전류 감지 트랜지스터의 게이트 단자와 커플링된 제1 출력, 및 상기 제2 전류 감지 트랜지스터를 활성화하거나 비활성화하기 위해 상기 제2 전류 감지 트랜지스터의 게이트 단자와 커플링된 제2 출력을 가지며, 그리고 상기 회로가 순방향 전류 모드일 때 상기 제1 전류 감지 트랜지스터를 턴 온하고 상기 제2 전류 감지 트랜지스터를 턴 오프하거나, 또는 상기 회로가 역방향 전류 모드일 때 상기 제1 전류 감지 트랜지스터를 턴 오프하고 상기 제2 전류 감지 트랜지스터를 턴 온하는,
    입력 전원과 전력 레귤레이터 사이에 커플링된 전력 트랜지스터에서 전도되는 전류를 감지하기 위한 방법.
  13. 제11 항에 있어서,
    연산 증폭기를 사용하여 상기 전력 트랜지스터의 제1 단자의 전압을 상기 제1 전류 감지 트랜지스터의 대응하는 단자의 전압과 등화시키는 단계를 더 포함하는,
    입력 전원과 전력 레귤레이터 사이에 커플링된 전력 트랜지스터에서 전도되는 전류를 감지하기 위한 방법.
  14. 제11 항에 있어서,
    연산 증폭기를 사용하여 상기 전력 트랜지스터의 제2 단자의 전압을 상기 제2 전류 감지 트랜지스터의 대응하는 단자의 전압과 등화시키는 단계를 더 포함하는,
    입력 전원과 전력 레귤레이터 사이에 커플링된 전력 트랜지스터에서 전도되는 전류를 감지하기 위한 방법.
  15. 제11 항에 있어서,
    상기 회로의 선택된 모드에 기반하여 상기 전력 트랜지스터의 순방향 전류를 감지하는 것과 역방향 전류를 감지하는 것 사이를 선택하는 단계를 더 포함하는,
    입력 전원과 전력 레귤레이터 사이에 커플링된 전력 트랜지스터에서 전도되는 전류를 감지하기 위한 방법.
  16. 제11 항에 있어서,
    순방향 전류 모드 동안 상기 전력 트랜지스터의 순방향 전류를 미러링(mirroring)하는 단계 또는 역방향 전류 모드 동안 상기 전력 트랜지스터의 역방향 전류를 미러링하는 단계를 더 포함하는,
    입력 전원과 전력 레귤레이터 사이에 커플링된 전력 트랜지스터에서 전도되는 전류를 감지하기 위한 방법.
  17. 제11 항에 있어서,
    전류 감지 회로 노드에서 전도되는 감지된 전류를 버퍼링하는 단계 및 버퍼링된 전압을 상기 전력 레귤레이터에 제공하는 단계를 더 포함하는,
    입력 전원과 전력 레귤레이터 사이에 커플링된 전력 트랜지스터에서 전도되는 전류를 감지하기 위한 방법.
  18. 입력 전원과 전력 레귤레이터 사이에 커플링된 전력 트랜지스터에서 전도되는 전류를 감지하기 위한 회로 수단으로서,
    제1 전류 루프에서 상기 전력 트랜지스터의 제1 단자와 전류 감지 회로 노드 사이에 커플링된 제1 전류 감지 트랜지스터에서, 회로의 순방향 전류 모드 동안 상기 전력 트랜지스터에서 전도되는 순방향 전류를 감지하기 위한 수단;
    제2 전류 루프에서 상기 전류 감지 회로 노드와 상기 전력 트랜지스터의 제2 단자 사이에 커플링된 제2 전류 감지 트랜지스터에서, 상기 회로의 역방향 전류 모드 동안 상기 전력 트랜지스터에서 전도되는 역방향 전류를 감지하기 위한 수단 ― 상기 제1 전류 감지 트랜지스터 및 상기 제2 전류 감지 트랜지스터는 상기 전력 트랜지스터와 병렬로 직렬 연결을 형성함 ―; 및
    상기 회로가 순방향 전류 모드인지 역방향 전류 모드인지에 기반한 임의의 시간에 상기 제1 전류 감지 루프 및 상기 제2 전류 감지 루프 중 하나만을 활성화하기 위한 수단
    을 포함하는,
    입력 전원과 전력 레귤레이터 사이에 커플링된 전력 트랜지스터에서 전도되는 전류를 감지하기 위한 회로 수단.
  19. 제18 항에 있어서,
    회로의 선택된 모드에 기반하여 레벨 시프터로부터 상보 출력들을 제공하기 위한 수단 ― 상기 레벨 시프터는 상기 제1 전류 감지 트랜지스터를 활성화하거나 비활성화하도록 상기 제1 전류 감지 트랜지스터의 게이트 단자와 커플링된 제1 출력, 및 상기 제2 전류 감지 트랜지스터를 활성화하거나 비활성화하도록 상기 제2 전류 감지 트랜지스터의 게이트 단자와 커플링된 제2 출력을 가짐 ―; 및
    상기 회로가 순방향 전류 모드일 때 상기 제1 전류 감지 트랜지스터를 턴 온하고 상기 제2 전류 감지 트랜지스터를 턴 오프하거나, 또는 상기 회로가 역방향 전류 모드일 때 상기 제1 전류 감지 트랜지스터를 턴 오프하고 상기 제2 전류 감지 트랜지스터를 턴 온하기 위한 수단
    을 더 포함하는,
    입력 전원과 전력 레귤레이터 사이에 커플링된 전력 트랜지스터에서 전도되는 전류를 감지하기 위한 회로 수단.
  20. 제18 항에 있어서,
    연산 증폭기를 사용하여 상기 전력 트랜지스터의 제1 단자의 전압을 상기 제1 전류 감지 트랜지스터의 대응하는 단자의 전압과 등화시키기 위한 수단을 더 포함하는,
    입력 전원과 전력 레귤레이터 사이에 커플링된 전력 트랜지스터에서 전도되는 전류를 감지하기 위한 회로 수단.
  21. 제18 항에 있어서,
    연산 증폭기를 사용하여 상기 전력 트랜지스터의 제2 단자의 전압을 상기 제2 전류 감지 트랜지스터의 대응하는 단자의 전압과 등화시키기 위한 수단을 더 포함하는,
    입력 전원과 전력 레귤레이터 사이에 커플링된 전력 트랜지스터에서 전도되는 전류를 감지하기 위한 회로 수단.
  22. 제18 항에 있어서,
    상기 회로의 선택된 모드에 기반하여 상기 전력 트랜지스터의 순방향 전류를 감지하는 것과 역방향 전류를 감지하는 것 사이를 선택하기 위한 수단을 더 포함하는,
    입력 전원과 전력 레귤레이터 사이에 커플링된 전력 트랜지스터에서 전도되는 전류를 감지하기 위한 회로 수단.
  23. 제18 항에 있어서,
    순방향 전류 모드 동안 상기 전력 트랜지스터의 순방향 전류를 미러링하거나 또는 역방향 전류 모드 동안 상기 전력 트랜지스터의 역방향 전류를 미러링하기 위한 수단을 더 포함하는,
    입력 전원과 전력 레귤레이터 사이에 커플링된 전력 트랜지스터에서 전도되는 전류를 감지하기 위한 회로 수단.
  24. 제18 항에 있어서,
    상기 전류 감지 회로 노드에서 전도되는 감지된 전류를 버퍼링하고 그리고 버퍼링된 전압을 상기 전력 레귤레이터에 제공하기 위한 수단을 더 포함하는,
    입력 전원과 전력 레귤레이터 사이에 커플링된 전력 트랜지스터에서 전도되는 전류를 감지하기 위한 회로 수단.
  25. 전력 트랜지스터에서 전도되는 전류를 감지하기 위한 회로로서,
    상기 전력 트랜지스터의 제1 단자와 제1 노드 사이에 커플링된 제1 전류 감지 트랜지스터를 포함하는 제1 전류 루프 ― 상기 제1 전류 루프는 충전 모드 동안 상기 전력 트랜지스터에서 전도되는 전류를 감지하도록 구성되고 제1 증폭기를 포함함 ―; 및
    상기 제1 노드와 상기 전력 트랜지스터의 제2 단자 사이에 커플링된 제2 전류 감지 트랜지스터를 포함하는 제2 전류 루프
    를 포함하고,
    상기 제2 전류 루프는 방전 모드 동안 상기 전력 트랜지스터에서 전도되는 전류를 감지하도록 구성되고 제1 증폭기를 포함하는,
    전력 트랜지스터에서 전도되는 전류를 감지하기 위한 회로.
  26. 제25 항에 있어서,
    상기 제1 노드는 상기 제1 증폭기의 제1 입력에 커플링되는,
    전력 트랜지스터에서 전도되는 전류를 감지하기 위한 회로.
  27. 제26 항에 있어서,
    제1 입력, 제2 입력 및 출력을 가지는 멀티플렉서를 더 포함하고, 상기 출력은 제1 증폭기의 제2 입력에 커플링되는,
    전력 트랜지스터에서 전도되는 전류를 감지하기 위한 회로.
  28. 제27 항에 있어서,
    상기 제1 입력은 상기 제1 단자에 커플링되고 상기 제2 입력은 상기 제2 단자에 커플링되는,
    전력 트랜지스터에서 전도되는 전류를 감지하기 위한 회로.
  29. 제28 항에 있어서,
    상기 멀티플렉서는 상기 충전 모드 동안 상기 제2 입력을 선택하고 상기 방전 모드 동안 상기 제1 입력을 선택하도록 구성되는,
    전력 트랜지스터에서 전도되는 전류를 감지하기 위한 회로.
  30. 제25 항에 있어서,
    상기 제2 전류 감지 트랜지스터가 턴 온될 때 상기 제1 전류 감지 트랜지스터를 턴 오프하고, 그리고 상기 제1 전류 감지 트랜지스터가 턴 온될 때 상기 제2 전류 감지 트랜지스터를 턴 오프하도록 구성되는 제2 회로를 더 포함하는,
    전력 트랜지스터에서 전도되는 전류를 감지하기 위한 회로.
  31. 제1 항에 있어서,
    상기 회로가 순방향 전류 모드인지 또는 상기 회로가 역방향 전류 모드인지에 기반한 임의의 시간에 상기 제1 전류 감지 루프 및 상기 제2 전류 감지 루프 중 하나만이 활성화되는,
    입력 전원과 전력 레귤레이터 사이에 커플링된 전력 트랜지스터에서 전도되는 전류를 감지하기 위한 회로.
KR1020187012234A 2015-09-30 2016-09-30 양방향 전류 감지 회로 KR20180063215A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/871,636 2015-09-30
US14/871,636 US9863982B2 (en) 2015-09-30 2015-09-30 Bi-directional current sensing circuit
PCT/US2016/055037 WO2017059378A1 (en) 2015-09-30 2016-09-30 Bi-directional current sensing circuit

Publications (1)

Publication Number Publication Date
KR20180063215A true KR20180063215A (ko) 2018-06-11

Family

ID=57209845

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187012234A KR20180063215A (ko) 2015-09-30 2016-09-30 양방향 전류 감지 회로

Country Status (7)

Country Link
US (1) US9863982B2 (ko)
EP (1) EP3357150B1 (ko)
JP (1) JP2018530298A (ko)
KR (1) KR20180063215A (ko)
CN (1) CN108141133A (ko)
BR (1) BR112018006418A2 (ko)
WO (1) WO2017059378A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10855185B2 (en) 2018-09-10 2020-12-01 Samsung Electronics Co., Ltd. Semiconductor circuit including a DC-DC converter and a voltage regulator

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10041982B2 (en) * 2012-08-15 2018-08-07 Texas Instruments Incorporated Switch mode power converter current sensing apparatus and method
US11133663B2 (en) * 2017-12-20 2021-09-28 Apple Inc. Reverse current protection circuit
JP6805192B2 (ja) * 2018-02-06 2020-12-23 株式会社東芝 電流検出回路
US10804691B2 (en) * 2018-03-06 2020-10-13 Texas Instruments Incorporated Circuit providing reverse current protection for high-side driver
JP7118531B2 (ja) * 2018-04-26 2022-08-16 矢崎総業株式会社 電源装置
US10936032B2 (en) * 2018-12-11 2021-03-02 Dell Products L.P. Information handling system dual charger power balancing and fast role swapping
JP6935437B2 (ja) * 2019-01-23 2021-09-15 矢崎総業株式会社 電源装置
WO2021085475A1 (ja) * 2019-11-01 2021-05-06 国立研究開発法人科学技術振興機構 電流センサおよび電力変換回路
CN113125830B (zh) * 2019-12-30 2023-06-09 圣邦微电子（北京）股份有限公司 一种双向电流检测电路和电源系统
TWI736190B (zh) * 2020-03-23 2021-08-11 瑞昱半導體股份有限公司 具有倒灌電流防止機制的通用序列匯流排訊號輸出電路及其操作方法
EP4297256A1 (en) * 2022-06-20 2023-12-27 Nexperia B.V. Current sensing system and dc-dc converter comprising the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751140A (en) * 1997-03-25 1998-05-12 Space Systems/Loreal, Inc. Voltage converter with battery discharge protection
US6137280A (en) * 1999-01-22 2000-10-24 Science Applications International Corporation Universal power manager with variable buck/boost converter
US6617838B1 (en) 2001-09-11 2003-09-09 Analog Devices, Inc. Current measurement circuit
US6982559B2 (en) 2004-01-14 2006-01-03 Kyocera Wireless Corp. Accurate and efficient sensing circuit and method for bi-directional signals
JP2006158067A (ja) 2004-11-29 2006-06-15 Renesas Technology Corp 電源ドライバ回路
EP2173031B1 (en) 2008-10-01 2012-06-06 Austriamicrosystems AG Amplifier arrangement, measurement arrangement and signal processing method
JP5272692B2 (ja) * 2008-12-08 2013-08-28 富士通セミコンダクター株式会社 半導体集積回路および電源装置
JP4894865B2 (ja) * 2009-02-12 2012-03-14 富士電機株式会社 双方向スイッチの電流検出回路
EP2515126A1 (en) 2011-04-19 2012-10-24 Dialog Semiconductor GmbH Bidirectional current sense
US10041982B2 (en) 2012-08-15 2018-08-07 Texas Instruments Incorporated Switch mode power converter current sensing apparatus and method
WO2014060787A1 (en) * 2012-10-15 2014-04-24 Freescale Semiconductor, Inc. An inductive load control circuit, a braking system for a vehicle and a method of measuring current in an inductive load control circuit
US9219372B2 (en) 2013-01-22 2015-12-22 Qualcomm Incorporated Buck boost charging for batteries
US9046905B2 (en) * 2013-03-08 2015-06-02 Analog Devices Global Apparatus and methods for bidirectional current sensing in a switching regulator
US9276430B2 (en) 2013-05-24 2016-03-01 Qualcomm, Incorporated Master-slave multi-phase charging

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10855185B2 (en) 2018-09-10 2020-12-01 Samsung Electronics Co., Ltd. Semiconductor circuit including a DC-DC converter and a voltage regulator

Also Published As

Publication number Publication date
EP3357150A1 (en) 2018-08-08
JP2018530298A (ja) 2018-10-11
WO2017059378A1 (en) 2017-04-06
BR112018006418A2 (pt) 2018-10-09
CN108141133A (zh) 2018-06-08
EP3357150B1 (en) 2019-11-20
US9863982B2 (en) 2018-01-09
US20170089958A1 (en) 2017-03-30

Similar Documents

Publication Publication Date Title
EP3357150B1 (en) Bi-directional current sensing circuit
US11381075B2 (en) Voltage converter having overcurrent protection
CN104518574B (zh) 供电系统、供电装置及供电方法
US10727677B2 (en) Fast charging circuit
US8917062B2 (en) Charging control circuit
US9639108B2 (en) Power supply circuit
CN109716258A (zh) 用以稳定供应电压的装置和方法
CN108351659B (zh) 多输入调节器电路
US10804802B2 (en) Direct charging with mutual active clamp
CN203444383U (zh) 电路
JP4271113B2 (ja) 充電装置及び集積回路
JP5902136B2 (ja) 電池監視装置および電池監視システム
JP2008141873A (ja) 充電装置
US9007035B2 (en) Charge control circuit
CN105990894B (zh) 半导体装置、电源单元以及电子装置
US9153977B2 (en) Bi-directional switching regulator and control circuit thereof
TWI537568B (zh) 電流偵測電路與電源積體電路
JP6202208B2 (ja) パワー半導体素子の電流検出装置
JP2013258549A (ja) ドライバ回路
US10243374B2 (en) Mobile device and method of managing charging current
US10320219B2 (en) Dynamic power control circuit
JP5150188B2 (ja) バックゲート切替回路、充電制御装置、電子機器
CN111434001B (zh) 用于双输入充电器的电容器平衡驱动器电路
US20050253558A1 (en) Battery charger
TWI390820B (zh) Charging circuit