KR102122677B1 - A Sensing Signal Control Circuit - Google Patents

A Sensing Signal Control Circuit Download PDF

Info

Publication number
KR102122677B1
KR102122677B1 KR1020190014193A KR20190014193A KR102122677B1 KR 102122677 B1 KR102122677 B1 KR 102122677B1 KR 1020190014193 A KR1020190014193 A KR 1020190014193A KR 20190014193 A KR20190014193 A KR 20190014193A KR 102122677 B1 KR102122677 B1 KR 102122677B1
Authority
KR
South Korea
Prior art keywords
terminal
signal
voltage
node
circuit
Prior art date
Application number
KR1020190014193A
Other languages
Korean (ko)
Inventor
강희복
Original Assignee
주식회사 에프램
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에프램 filed Critical 주식회사 에프램
Priority to KR1020190014193A priority Critical patent/KR102122677B1/en
Application granted granted Critical
Publication of KR102122677B1 publication Critical patent/KR102122677B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/2513—Arrangements for monitoring electric power systems, e.g. power lines or loads; Logging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R17/00—Measuring arrangements involving comparison with a reference value, e.g. bridge
    • G01R17/02—Arrangements in which the value to be measured is automatically compared with a reference value
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
    • G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/16571—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing AC or DC current with one threshold, e.g. load current, over-current, surge current or fault current
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/16576—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing DC or AC voltage with one threshold

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

A block configuration of a sensing detection voltage generation strong-ARM latch amplification circuit consists of a sensing detection voltage generation strong-ARM amplification unit (700), a CLK generation unit (701), a sensor unit (702), and a switch control unit (710). An S_1 signal input transistor (706) is a transistor element for inputting an S_1 signal of the sensor unit (702). An S_2 signal input sensing detection voltage generation transistor (707) is a transistor element for inputting an S_2 signal of the sensor unit (702). The S_2 signal input sensing detection voltage generation Transistor (707), a plurality of transistors are connected in series or in parallel so that a current driving capability differs from the S_1 signal input transistor (706) in order to generate a sensing detection voltage characteristic of a predetermined value different from the S_1 signal input transistor (706).

Description

감지 신호 제어 회로 장치{A Sensing Signal Control Circuit}A sensing signal control circuit device

Sensor부 (702)의 2개의 출력 단자는 상기 S_1 신호와 상기 S_2 신호에 각각 연결된다.Two output terminals of the sensor unit 702 are respectively connected to the S_1 signal and the S_2 signal.

Switch 제어부 (710)의 2개의 입력 단자는 상기 S_1 신호와 상기 S_2 신호에 각각 연결된다.Two input terminals of the switch control unit 710 are respectively connected to the S_1 signal and the S_2 signal.

정류 회로의 직류 출력 단자인 다른 쪽 단자인 노드 (803)는 저항 소자 (R2)의 한쪽 단자에 연결된다.The node 803 which is the other terminal which is the DC output terminal of the rectifying circuit is connected to one terminal of the resistor element R2.

상기 저항 소자 (R2)의 다른 쪽 단자는 노드 (804)에 연결된다.The other terminal of the resistor element R2 is connected to the node 804.

상기 노드 (804)는 저항 소자 (R1)의 한쪽 단자에 연결된다.The node 804 is connected to one terminal of the resistance element R1.

상기 저항 소자 (R1)의 다른 쪽 단자는 공통의 접지 단자인 GND에 연결된다.The other terminal of the resistor element R1 is connected to the common ground terminal GND.

상기 노드 (804) 전압은 상기 저항 소자 (R1)와 상기 저항 소자 (R2)의 저항 값 비율에 의해 분배되어 나타난다.The voltage of the node 804 appears divided by the ratio of the resistance values of the resistance element R1 and the resistance element R2.

P형 MOS (Metal Oxide Semiconductor) FET (Field Effect Transistor) 로 구성된 PMOS (805)의 Drain 단자는 상기의 S_1 신호에 연결되고, Source 단자는 상기의 S_2 신호에 연결되고, Gate 단자는 상기 노드 (804)에 연결된다.
The drain terminal of the PMOS 805 composed of a P-type metal oxide semiconductor (MOS) field effect transistor (FET) is connected to the S_1 signal, the source terminal is connected to the S_2 signal, and the gate terminal is the node 804 ).

고 전압의 교류 전원에서 저 전압의 직류 전원으로 변환하는 전압 변환 장치에 있어서 통상 변압 회로(100)는 회로의 구성에 많은 면적과 비용을 유발하는 회로 영역이 된다. In a voltage converter that converts a high-voltage AC power supply to a low-voltage DC power supply, the transformer circuit 100 is a circuit area that incurs a large area and cost in the circuit configuration.

따라서 저 비용의 회로를 구성하는데 있어서 방해 요인으로 작용하게 된다. 한편, 제너 다이오드(Zener diode)(104)회로 영역은 정 전압의 출력 전압 특성을 확보하기 위해 정류 회로(102)의 출력 단자에 병렬로 배치하여 사용하게 된다. Therefore, it is an obstacle to constructing a low-cost circuit. On the other hand, the Zener diode (Zener diode) 104 circuit area is used to be arranged in parallel to the output terminal of the rectifier circuit 102 to ensure the output voltage characteristics of the constant voltage.

최근에는 통신 분야의 system transients와 lightning-induced transients로부터 시스템을 보호해주는 써지 보호 역할과, 이동 통신 단말기, 노트북 PC, 전자수첩, PDA등의 정전 기에 대하여 회로를 보호해주는 ESD(electrostatic discharge) protection의 역할로서 PN 바리스터(Varistor)가 필요하다.Recently, the surge protection role that protects the system from system transients and lightning-induced transients in the communication field, and the role of electrostatic discharge (ESD) protection that protects circuits against static electricity such as mobile communication terminals, notebook PCs, electronic notebooks, and PDAs. As, PN Varistor is required.

각종 정보기기, 제어기기 등 전기를 사용하는 제품에 갑작스런 전압의 변화(surge) 가전제품에 대한 기기 손상을 방지하기 위한 써지 흡수소자로서 사용 된다. 또한 발전소, 변전소, 송전소 같은 전력 기기 분야에서 낙뢰로부터 설비를 안전하게 보호하기 위한 전력용 피뢰기의 핵심 소자에 이르기까지 다양한 부분에 사용된다. It is used as a surge absorber to prevent equipment damage to electrical appliances such as sudden voltage surges in products that use electricity, such as various information devices and controllers. In addition, it is used in various fields from power lightning, such as power plants, substations, and transmission stations, to lightning strikes to the core elements of power arresters to safely protect equipment.

이에 따라 이들 장비에 발생하는 전원서지, 낙뇌서지 등으로부터 시스템을 보호하기 위한 필요성이 그 어느 때보다도 강하게 요구되고 있다.Accordingly, the need to protect the system from power surges, lightning surges, and the like generated in these equipment is more strongly demanded than ever.

전력 계통에 설치되는 전자기기들을 이러한 과도 외부 서지로부터 파괴, 또는 오동작하지 않도록 서지를 차단하기 위해서는 서지 보호 장치(Surge Protection Device: SPD, Voltage Transient Management System: VTMS, or Transient Voltage Surge Suppressor: TVSS)를 설치한다. 또한, 전력 계통에 설치되는 전자기기들은 이상 전류, 이상 전압 혹은 누설 전류와 같은 각종 고장 사고에 의한 재해를 방지할 수 있는 감지(Sensing) 보호 장치를 설치하여야 한다.
Surge protection device (SPD, Voltage Transient Management System: VTMS, or Transient Voltage Surge Suppressor: TVSS) is used to block the surge from destroying or malfunctioning electronic devices installed in the power system from such excessive external surges. Install it. In addition, electronic devices installed in the power system should be provided with a sensing protection device capable of preventing a disaster caused by various failure accidents such as an abnormal current, an abnormal voltage, or a leakage current.

본 발명의 실시예는 다음과 같은 특징을 갖는다. The embodiments of the present invention have the following features.

첫째, 통상 변압 회로(100) 영역의 구성을 제거하여 통상 변압 회로(100) 영역에서 차지하는 면적을 제거하여 저 비용 회로의 구현이 가능하게 하는 특징을 갖는다. First, the configuration of the region of the conventional transformer circuit 100 is removed to remove the area occupied by the region of the typical transformer circuit 100, thereby making it possible to implement a low-cost circuit.

둘째, Sensing Detection Voltage 생성 strong-ARM Latch 증폭 회로의 Block 구성은 Sensing Detection Voltage 생성 strong-ARM 증폭부, CLK 발생부 및 Capacitive Sensor부로 구성되게 하는 특징을 갖는다.Second, the block configuration of the strong-ARM latch amplification circuit that generates the Sensing Detection Voltage has a feature that it consists of the strong-ARM amplification, CLK generation, and capacitive sensor units that generate the Sensing Detection Voltage.

셋째, 전원이 공급되고 있는 동안에 CLK의 일정 주파수 주기에 대응하여 증폭 동작과 Precharge 동작을 주기적으로 반복되는 특징을 갖는다.Third, while power is being supplied, amplification and precharge operations are periodically repeated in response to a certain frequency period of CLK.

넷째, 노드 (804) 전압이 S_1 신호 혹은 S_2 신호 전압 값보다 크게 되면 PMOS (805)는 OFF 동작을 수행하고, 노드 (804) 전압이 S_1 신호 혹은 S_2 신호 전압 값과 같게 되면 PMOS (805)는 OFF 혹은 ON 천이 동작을 수행하고, 나머지 구간에서는 상기 노드 (804) 전압이 상기 S_1 신호 혹은 S_2 신호 전압 값보다 작게 되어 상기 PMOS (805)는 ON 동작을 수행하는 특징을 갖는다.Fourth, when the node 804 voltage is greater than the S_1 signal or S_2 signal voltage value, the PMOS 805 performs an OFF operation, and when the node 804 voltage is equal to the S_1 signal or S_2 signal voltage value, the PMOS 805 The OFF or ON transition operation is performed, and in the remaining section, the voltage of the node 804 becomes smaller than the value of the S_1 signal or S_2 signal, so that the PMOS 805 performs an ON operation.

고 전압의 교류 및 직류 전원에서 저 전압의 직류 전원으로 변환하는 전압 변환 장치에 있어서, 통상 변압 회로(100)의 구성을 제거하여 통상 변압 회로(100) 구성에서 차지하는 많은 면적을 제거하여 저 비용의 회로를 구성할 수 있도록 하는 것을 특징으로 한다. In the voltage conversion device for converting a high voltage AC and DC power supply to a low voltage DC power supply, the configuration of the normal transformer circuit 100 is removed to remove a large area occupied by the configuration of the normal transformer circuit 100, thereby reducing the cost. It is characterized in that the circuit can be configured.

또한 Sensing Detection Voltage 생성 strong-ARM Latch 증폭 회로의 Block 구성은 Sensing Detection Voltage 생성 strong-ARM 증폭부 (700), CLK 발생부 (701) 및 Sensor부 (702), Switch 제어부 (710)로 구성된다.In addition, the block configuration of the Sensing Detection Voltage generation strong-ARM Latch amplification circuit consists of the Sensing Detection Voltage generation strong-ARM amplification section 700, CLK generation section 701, Sensor section 702, and Switch control section 710.

S_1 신호 입력 Transistor (706)는 Sensor부 (702) 의 S_1 신호를 입력 시키기 위한 Transistor 소자이다.The S_1 signal input transistor 706 is a transistor element for inputting the S_1 signal of the sensor unit 702.

S_2 신호 입력 Sensing Detection Voltage 생성 Transistor (707)는 Sensor부 (702) 의 S_2 신호를 입력 시키기 위한 Transistor 소자이다.S_2 Signal Input Sensing Detection Voltage Generation Transistor 707 is a transistor element for inputting the S_2 signal of the sensor unit 702.

상기 S_1 신호 입력 Transistor (706)와 다른 정해진 값의 Sensing Detection Voltage 특성을 생성하기 위해 복수개의 Transistor를 직렬로 연결하여 구성하거나 병렬로 연결하여 전류 구동 능력에서 S_1 신호 입력 Transistor (706)와 차이가 나도록 하는 것을 특징으로 한다.In order to generate a Sensing Detection Voltage characteristic of a predetermined value different from the S_1 signal input transistor 706, a plurality of transistors are connected in series or configured in parallel so that the current driving capability differs from the S_1 signal input transistor 706. It is characterized by.

노드 (804) 전압이 S_1 신호 혹은 S_2 신호 전압 값보다 크게 되면 PMOS (805)는 OFF 동작을 수행하고, 노드 (804) 전압이 S_1 신호 혹은 S_2 신호 전압 값과 같게 되면 PMOS (805)는 OFF 혹은 ON 천이 동작을 수행하고, 나머지 구간에서는 상기 노드 (804) 전압이 상기 S_1 신호 혹은 S_2 신호 전압 값보다 작게 되어 상기 PMOS (805)는 ON 동작을 수행한다.When the voltage of the node 804 is greater than the S_1 signal or S_2 signal voltage value, the PMOS 805 performs an OFF operation, and when the node 804 voltage is equal to the S_1 signal or S_2 signal voltage value, the PMOS 805 is OFF or The ON transition operation is performed, and in the remaining period, the voltage of the node 804 becomes smaller than the S_1 signal or S_2 signal voltage value, so that the PMOS 805 performs an ON operation.

이상에서 설명한 바와 같이, 본 발명의 실시예는 다음과 같은 효과를 갖는다. As described above, the embodiment of the present invention has the following effects.

첫째, 통상 변압 회로(100) 영역의 구성을 제거하여 통상 변압 회로(100) 영역에서 차지하는 면적을 제거하여 저 비용 회로의 구현이 가능하도록 한다. First, by removing the configuration of the area of the conventional transformer circuit 100, the area occupied by the area of the typical transformer circuit 100 is removed to enable implementation of a low-cost circuit.

둘째, Sensing Detection Voltage 생성 strong-ARM Latch 증폭 회로의 Block 구성은 Sensing Detection Voltage 생성 strong-ARM 증폭부, CLK 발생부, Sensor부 (702) 로 구성됨을 특징으로 하는 효과를 제공한다. Second, the block configuration of the strong-ARM Latch amplification circuit generating the Sensing Detection Voltage provides an effect characterized by being composed of a strong-ARM amplification section, a CLK generation section, and a Sensor section 702 generating the Sensing Detection Voltage.

셋째, 전원이 공급되고 있는 동안에 CLK의 일정 주파수 주기에 대응하여 증폭 동작과 Precharge 동작을 주기적으로 반복됨을 특징으로 하는 효과를 제공한다.Third, while power is being supplied, an amplification operation and a precharge operation are periodically repeated in response to a certain frequency period of CLK.

넷째, 노드 (804) 전압이 S_1 신호 혹은 S_2 신호 전압 값보다 크게 되면 PMOS (805)는 OFF 동작을 수행하고, 나머지 구간에서는 상기 노드 (804) 전압이 상기 S_1 신호 혹은 S_2 신호 전압 값보다 작게 되어 상기 PMOS (805)는 ON 동작을 수행하는 것을 특징으로 하는 효과를 제공한다.Fourth, when the voltage of the node 804 is greater than the S_1 signal or S_2 signal voltage value, the PMOS 805 performs an OFF operation, and in the remaining period, the node 804 voltage is smaller than the S_1 signal or S_2 signal voltage value. The PMOS 805 provides an effect characterized by performing an ON operation.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
In addition, the preferred embodiment of the present invention is for the purpose of illustration, and those skilled in the art will be able to make various modifications, changes, replacements, and additions through the technical spirit and scope of the appended claims, such modifications and the like as follows. You should see it as being in scope.

도 1은 통상의 전압 변환 회로의 구성도.
도 2는 본 발명의 반파 정류 VDD 전원 발생 회로의 구성도
도 3은 본 발명의 Sensing Detection Voltage 생성 strong-ARM Latch 증폭 회로의 구성도.
도 4은 본 발명의 Sensing Detection Voltage 생성 strong-ARM Latch 증폭 회로의 동작 파형도.
도 5는 본 발명 Switch 제어부 (710) 의 상세 회로도.
도 6은 본 발명 PMOS 적용 Switch 제어부 (710) 의 동작 파형도.
도 7은 본 발명 NMOS 적용 Switch 제어부 (710) 의 동작 파형도.1 is a block diagram of a conventional voltage conversion circuit.
2 is a block diagram of a half-wave rectifying VDD power generating circuit of the present invention
Figure 3 is a configuration diagram of the Sensing Detection Voltage generation strong-ARM Latch amplifying circuit of the present invention.
Figure 4 is an operational waveform diagram of the Sensing Detection Voltage generation strong-ARM Latch amplification circuit of the present invention.
5 is a detailed circuit diagram of the Switch control unit 710 of the present invention.
6 is an operation waveform diagram of the present invention PMOS applied switch control unit 710.
7 is an operational waveform diagram of the NMOS-applied Switch control unit 710 of the present invention.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 통상의 전압 변환 회로의 구성도이다.1 is a block diagram of a typical voltage conversion circuit.

교류 입력 전원(100)에서 저 전압의 직류 전원의 전압으로 변환하는 전압 변환 장치에 있어서 통상 변압회로(101), 정류 회로(102), 및 제너 다이오드(Zener diode)(104)의 회로 영역으로 구성된다. 통상 변압 회로(100)는 고 전압의 입력 전원을 저 전압으로 변환하는 회로 영역이다. In a voltage converter that converts an AC input power source 100 to a voltage of a low-voltage DC power supply, it is usually composed of circuit regions of a transformer circuit 101, a rectifying circuit 102, and a Zener diode 104. do. Normally, the transformer circuit 100 is a circuit region for converting a high voltage input power supply to a low voltage.

정류 회로(102)는 교류 전원을 직류 전원으로 변환하는 반파 혹은 전파 정류 다이오드로 구성된 회로 영역이다. 통상 변압 회로(100)는 회로의 구성에 많은 면적과 비용을 유발하는 회로 영역이 된다. The rectifying circuit 102 is a circuit region composed of half-wave or full-wave rectifying diodes that convert AC power into DC power. Typically, the transformer circuit 100 is a circuit region that causes a large area and cost in the circuit configuration.

따라서 저 비용의 회로를 구성하는데 있어서 방해 요인으로 작용하게 된다.Therefore, it is an obstacle to constructing a low-cost circuit.

한편, 제너 다이오드(Zener diode)(104)회로 영역은 정 전압의 출력 전압 특성을 확보하기 위해 정류 회로(102)의 출력 단자(103)에 병렬로 배치하여 사용하게 된다. On the other hand, the Zener diode (Zener diode) (104) circuit region is used to be arranged in parallel to the output terminal 103 of the rectifier circuit 102 to ensure the output voltage characteristics of the constant voltage.

정류 회로(102)의 출력 단자(103)는 최종 출력 제1 전력 공급 단자(105)로 사용된다.The output terminal 103 of the rectifying circuit 102 is used as the final output first power supply terminal 105.

도 2는 본 발명의 반파 정류 VDD 전원 발생 회로의 구성도이다.2 is a block diagram of a half-wave rectifying VDD power generation circuit of the present invention.

본 발명의 교류 입력 전원에서 저 전압의 직류 전원의 전압으로 변환하는 전압 변환 장치에 있어서, 교류 입력 전원(200)의 한쪽 전극(201)은 반파 정류 회로의 한쪽 입력 단에 연결된다.In the voltage conversion device for converting the AC input power of the present invention to a voltage of a low-voltage DC power supply, one electrode 201 of the AC input power supply 200 is connected to one input terminal of the half-wave rectifying circuit.

교류 입력 전원(200)의 다른 쪽 전극(202)은 공통의 접지 단자인 GND에 연결된다.The other electrode 202 of the AC input power source 200 is connected to the common ground terminal GND.

교류 입력 전원(200)의 한쪽 전극(201)은 Diode D4의 Anode 전극에 연결된다.One electrode 201 of the AC input power source 200 is connected to the Anode electrode of Diode D4.

Diode D4의 Cathode 전극은 전류 제한 소자인 저항 R1의 한쪽 단자에 연결된다.Diode D4's Cathode electrode is connected to one terminal of the current-limiting resistor R1.

저항 R1의 다른 쪽 단자(204)는 Zener diode (206)의 Cathode 와 Diode D5의 Anode 전극에 공통으로 연결된다.The other terminal 204 of the resistor R1 is commonly connected to the Cathode of the Zener diode 206 and the Anode electrode of Diode D5.

상기 Zener diode (206)의 Anode 단자는 공통의 접지 단자인 GND에 연결된다.The Anode terminal of the Zener diode 206 is connected to GND, which is a common ground terminal.

상기 D5의 Cathode 전극에는 저 전압 출력 단자인 VDD 전원 단자가 연결된다.The VDD power terminal, which is a low voltage output terminal, is connected to the Cathode electrode of D5.

VDD 전원 단자는 Sensing Detection Voltage 생성 strong-ARM Latch 증폭 회로의 VDD 전원 단자에 연결된다.The VDD power terminal is connected to the VDD power terminal of the strong-ARM Latch amplification circuit generated by the Sensing Detection Voltage.

도 3은 본 발명의 Sensing Detection Voltage 생성 strong-ARM Latch 증폭 회로의 구성도이다.3 is a block diagram of the Sensing Detection Voltage generation strong-ARM Latch amplifying circuit of the present invention.

Sensing Detection Voltage 생성 strong-ARM Latch 증폭 회로의 Block 구성은 Sensing Detection Voltage 생성 strong-ARM 증폭부 (700), CLK 발생부 (701), Sensor부 (702) 및 Switch 제어부 (710) 로 구성된다.Sensing Detection Voltage Generation The strong-ARM Latch amplification circuit block consists of the Sensing Detection Voltage generation strong-ARM amplification section 700, CLK generation section 701, Sensor section 702, and Switch control section 710.

상기 Sensing Detection Voltage 생성 strong-ARM 증폭부 (700)는 out- 단자의 precharge transistor (703), out+ 단자의 precharge transistor (704), Latch 증폭부 (705), S_1 신호 입력 Transistor (706), S_2 신호 입력 Sensing Detection Voltage 생성 Transistor (707) 및 활성화 제어 Transistor (708) 로 구성된다.The sensing detection voltage generation strong-ARM amplification unit 700 includes an out- terminal precharge transistor 703, an out+ terminal precharge transistor 704, a latch amplification unit 705, an S_1 signal input transistor 706, and an S_2 signal. It consists of input Sensing Detection Voltage generation Transistor 707 and activation control Transistor 708.

상기 precharge transistor (703) 와 precharge transistor (704)는 out- 단자와 out+ 단자를 High 전압으로 Precharge 시키는 사용되는 Transistor 이다.The precharge transistor 703 and the precharge transistor 704 are used to precharge the out- and out+ terminals with a high voltage.

Latch 증폭부 (705)는 out- 단자와 out+ 단자를 증폭시키기 위한 회로이다.The latch amplification unit 705 is a circuit for amplifying out- and out+ terminals.

S_1 신호 입력 Transistor (706)는 Sensor부 (702) 의 S_1 신호를 입력 시키기 위한 Transistor 소자이다.The S_1 signal input transistor 706 is a transistor element for inputting the S_1 signal of the sensor unit 702.

S_2 신호 입력 Sensing Detection Voltage 생성 Transistor (707)는 Sensor부 (702) 의 S_2 신호를 입력 시키기 위한 Transistor 소자이다.S_2 Signal Input Sensing Detection Voltage Generation Transistor 707 is a transistor element for inputting the S_2 signal of the sensor unit 702.

또한, 상기 S_2 신호 입력 Sensing Detection Voltage 생성 Transistor (707)는, 상기 S_1 신호 입력 Transistor (706)와 다른 정해진 값의 Sensing Detection Voltage 특성을 생성하기 위해, 복수개의 Transistor를 직렬로 연결하여 구성하거나 병렬로 연결하여 전류 구동 능력에서 S_1 신호 입력 Transistor (706)와 차이가 나도록 하는 것을 특징으로 한다.In addition, the S_2 signal input Sensing Detection Voltage generation Transistor 707 is configured by connecting a plurality of Transistors in series or in parallel to generate a Sensing Detection Voltage characteristic of a predetermined value different from the S_1 signal input Transistor 706. It is characterized in that the current driving capability is different from the S_1 signal input transistor 706 in connection.

상기 활성화 제어 Transistor (708)는 CLK 신호가 High 일 때는 동작을 활성화 시키고, CLK 신호가 Low 일 때는 Precharge 시키는 동작을 수행한다. The activation control transistor 708 activates an operation when the CLK signal is high and precharges when the CLK signal is low.

상기 CLK 발생부 (701)는 전원을 인가하면 자체적으로 일정 주기의 clock 신호인 CLK 을 발생함을 특징으로 하는 회로 Block이다.The CLK generation unit 701 is a circuit block characterized in that when power is applied, a clock signal of a certain cycle is generated by itself.

상기 Sensor부 (702) 는 온도 Sensor, 영상 변류기(ZCT)를 포함하는 자기 Sensor, 가스 Sensor 등 각종 Sensor 신호를 발생하는 Sensor 회로 Block이다.The sensor unit 702 is a sensor circuit block that generates various sensor signals such as a temperature sensor, a magnetic sensor including a video current transformer (ZCT), and a gas sensor.

상기 Sensor부 (702)의 2개의 출력 단자는 상기 S_1 신호와 상기 S_2 신호에 각각 연결된다.Two output terminals of the sensor unit 702 are respectively connected to the S_1 signal and the S_2 signal.

상기 Switch 제어부 (710)의 2개의 입력 단자는 상기 S_1 신호와 상기 S_2 신호에 각각 연결된다.Two input terminals of the switch control unit 710 are respectively connected to the S_1 signal and the S_2 signal.

도 4는 본 발명의 Sensing Detection Voltage 생성 strong-ARM Latch 증폭 회로의 동작 파형도이다.4 is an operational waveform diagram of the Sensing Detection Voltage generation strong-ARM Latch amplifying circuit of the present invention.

상기 CLK 발생부 (701)의 CLK 신호가 Low인 구간에서는 Sensing Detection Voltage 생성 strong-ARM 증폭부 (700)가 비활성화 되어 Precharge 동작을 수행한다.In the section where the CLK signal of the CLK generator 701 is low, the strong-ARM amplifying unit 700 generating the Sensing Detection Voltage is deactivated to perform a precharge operation.

한편, 상기 CLK 발생부 (701)의 CLK 신호가 High인 구간에서는 Sensing Detection Voltage 생성 strong-ARM 증폭부 (700)가 활성화 되어 정상 증폭 동작을 수행한다.Meanwhile, in a section in which the CLK signal of the CLK generation unit 701 is High, the strong-ARM amplification unit 700 generating the Sensing Detection Voltage is activated to perform a normal amplification operation.

본 발명의 회로는 전원이 공급되고 있는 동안에 CLK의 일정 주파수 주기에 대응하여 증폭 동작과 Precharge 동작을 주기적으로 반복됨을 특징으로 한다.The circuit of the present invention is characterized in that the amplification operation and the precharge operation are periodically repeated in response to a certain frequency period of the CLK while the power is being supplied.

도 5는 본 발명 Switch 제어부 (710) 의 상세 회로도이다.5 is a detailed circuit diagram of the Switch control unit 710 of the present invention.

본 발명의 교류 입력 전원에서 직류 전원의 전압으로 변환하는 전압 변환 장치에 있어서, 교류 입력 전원(800)의 한쪽 전극(801)은 반파 혹은 전파 정류 회로의 한쪽 입력 단에 연결된다.In the voltage converter for converting an AC input power supply to a DC power supply voltage of the present invention, one electrode 801 of the AC input power supply 800 is connected to one input terminal of a half-wave or full-wave rectification circuit.

상기 교류 입력 전원(800)의 다른 쪽 전극(802)은 반파 혹은 전파 정류 회로의 다른 쪽 입력 단에 연결된다.The other electrode 802 of the AC input power source 800 is connected to the other input terminal of the half-wave or full-wave rectification circuit.

전파 정류 회로는 다이오드 D1, D2, D3, D4 소자로 구성된다.The full-wave rectifying circuit is composed of diodes D1, D2, D3, and D4 elements.

전파 정류 회로의 한쪽 직류 출력 단자는 공통의 접지 단자인 GND에 연결된다.One DC output terminal of the full-wave rectifying circuit is connected to GND, which is a common ground terminal.

상기 전파 정류 회로의 직류 출력 단자인 다른 쪽 단자인 노드 (803)는 저항 소자 (R2)의 한쪽 단자에 연결된다.The node 803 which is the other terminal which is the DC output terminal of the full-wave rectification circuit is connected to one terminal of the resistance element R2.

상기 저항 소자 (R2)의 다른 쪽 단자는 노드 (804)에 연결된다.The other terminal of the resistor element R2 is connected to the node 804.

상기 노드 (804)는 저항 소자 (R1)의 한쪽 단자에 연결된다.The node 804 is connected to one terminal of the resistance element R1.

상기 저항 소자 (R1)의 다른 쪽 단자는 공통의 접지 단자인 GND에 연결된다.The other terminal of the resistor element R1 is connected to the common ground terminal GND.

상기 노드 (804) 전압은 상기 저항 소자 (R1)와 상기 저항 소자 (R2)의 저항 값 비율에 의해 분배되어 나타난다.The voltage of the node 804 appears divided by the ratio of the resistance values of the resistance element R1 and the resistance element R2.

P형 MOS (Metal Oxide Semiconductor) FET (Field Effect Transistor) 로 구성된 PMOS (805)의 Drain 단자는 상기 S_1 신호에 연결되고, Source 단자는 상기 S_2 신호에 연결되고, Gate 단자는 상기 노드 (804)에 연결된다. The drain terminal of the PMOS 805 composed of a P-type metal oxide semiconductor (MOS) field effect transistor (FET) is connected to the S_1 signal, a source terminal is connected to the S_2 signal, and a gate terminal is connected to the node 804. Connected.

상기 PMOS (805)는 N형 MOS (Metal Oxide Semiconductor) FET (Field Effect Transistor)로 대체되어 NMOS (805)로 적용될 수 있다.The PMOS 805 may be replaced with an N-type metal oxide semiconductor (MOS) field effect transistor (FET) and applied to the NMOS 805.

도 6은 본 발명 PMOS 적용 Switch 제어부 (710) 의 동작 파형도이다.6 is an operation waveform diagram of the PMOS-applied Switch control unit 710 of the present invention.

상기 노드 (804) 전압 파형에 따른 PMOS (805)의 동작 파형을 보여 준다.The operation waveform of the PMOS 805 according to the voltage waveform of the node 804 is shown.

상기 노드 (804) 전압 파형에서 상기 S_1 신호 혹은 S_2 신호 전압 설정 값을 기준으로 PMOS (805)의 동작 구간을 나눌 수 있다.In the voltage waveform of the node 804, an operation period of the PMOS 805 may be divided based on the S_1 signal or S_2 signal voltage setting value.

T1과 T2 구간, T3와 T4 구간, T5와 T6 구간에서는 상기 노드 (804) 전압이 상기 S_1 신호 혹은 S_2 신호 전압 값보다 크게 되어 상기 PMOS (805)는 OFF 동작을 수행하고, 상기 노드 (804) 전압이 상기 S_1 신호 혹은 S_2 신호 전압 값과 같게 되면 상기 PMOS (805)는 OFF 혹은 ON 천이 동작을 수행한다. In the T1 and T2 sections, the T3 and T4 sections, and the T5 and T6 sections, the voltage of the node 804 is greater than the S_1 signal or S_2 signal voltage value, so that the PMOS 805 performs an OFF operation, and the node 804 When the voltage becomes equal to the S_1 signal or S_2 signal voltage value, the PMOS 805 performs an OFF or ON transition operation.

나머지 구간에서는 상기 노드 (804) 전압이 상기 S_1 신호 혹은 S_2 신호 전압 값보다 작게 되어 상기 PMOS (805)는 ON 동작을 수행한다.In the remaining period, the voltage of the node 804 becomes smaller than the value of the S_1 signal or the S_2 signal, so that the PMOS 805 performs an ON operation.

도 7은 본 발명 NMOS 적용 Switch 제어부 (710) 의 동작 파형도이다.7 is an operational waveform diagram of the NMOS-applied Switch control unit 710 of the present invention.

상기 노드 (804) 전압 파형에 따른 NMOS (805)의 동작 파형을 보여 준다.The operation waveform of the NMOS 805 according to the voltage waveform of the node 804 is shown.

상기 노드 (804) 전압 파형에서 상기 S_1 신호 혹은 S_2 신호 전압 설정 값을 기준으로 NMOS (805)의 동작 구간을 나눌 수 있다.In the voltage waveform of the node 804, an operation period of the NMOS 805 may be divided based on the S_1 signal or S_2 signal voltage setting value.

T1과 T2 구간, T3와 T4 구간, T5와 T6 구간에서는 상기 노드 (804) 전압이 상기 S_1 신호 혹은 S_2 신호 전압 값보다 크게 되어 상기 NMOS (805)는 ON 동작을 수행한다. In the T1 and T2 periods, the T3 and T4 periods, and the T5 and T6 periods, the node 804 voltage is greater than the S_1 signal or S_2 signal voltage value, so that the NMOS 805 performs an ON operation.

나머지 구간에서는 상기 노드 (804) 전압이 상기 S_1 신호 혹은 S_2 신호 전압 값보다 작게 되어 상기 NMOS (805)는 OFF 동작을 수행한다.
In the remaining section, the voltage of the node 804 becomes smaller than the value of the S_1 signal or S_2 signal, and the NMOS 805 performs an OFF operation.

100 입력 전원
101 변압 회로
102 정류 회로
104 제너 다이노드(Zener diode)
105 제1 전력 공급 단자
200 입력 전원100 input power
101 transformer circuit
102 rectifier circuit
104 Zener diode
105 1st power supply terminal
200 input power

Claims (1)

Sensor부의 출력 신호를 제어하는 회로 장치에서,
교류 입력 전원(800);
Sensor부 (702); 및
Switch 제어부 (710)로 구성되고,
상기 Sensor부 (702)의 2개의 출력 단자는 S_1 신호 단자와 S_2 신호 단자에 각각 연결되고,
상기 Switch 제어부 (710)에서,
상기 교류 입력 전원(800)의 한쪽 전극(801)은 정류 회로의 한쪽 입력 단에 연결되고,
상기 교류 입력 전원(800)의 다른 쪽 전극(802)은 상기 정류 회로의 다른 쪽 입력 단에 연결되고,
상기 정류 회로의 한쪽 직류 출력 단자는 공통의 접지 단자인 GND에 연결되고,
상기 정류 회로의 직류 출력 단자인 다른 쪽 단자인 노드 (803)는 저항 소자 (R2)의 한쪽 단자에 연결되고,
상기 저항 소자 (R2)의 다른 쪽 단자는 노드 (804)에 연결되고,
상기 노드 (804)는 저항 소자 (R1)의 한쪽 단자에 연결되고,
상기 저항 소자 (R1)의 다른 쪽 단자는 공통의 접지 단자인 GND에 연결되고,
상기 노드 (804) 전압은 상기 저항 소자 (R1)와 상기 저항 소자 (R2)의 저항 값 비율에 의해 분배되어 나타나고,
P형 MOS (Metal Oxide Semiconductor) FET (Field Effect Transistor) 로 구성된 PMOS (805)의 Drain 단자는 상기 S_1 신호 단자에 연결되고,
상기 PMOS (805)의 Source 단자는 상기 S_2 신호 단자에 연결되고,
상기 PMOS (805)의 Gate 단자는 상기 노드 (804)에 연결되고,
상기 노드 (804) 전압이 상기 S_1 신호 단자 혹은 상기 S_2 신호 단자 전압 값보다 크게 되면 상기 PMOS (805)는 OFF 동작을 수행하고,
상기 노드 (804) 전압이 상기 S_1 신호 단자 혹은 상기 S_2 신호 단자 전압 값과 같게 되면 상기 PMOS (805)는 OFF 혹은 ON 천이 동작을 수행하고,
상기 노드 (804) 전압이 상기 S_1 신호 단자 혹은 상기 S_2 신호 단자 전압 값보다 작게 되면 상기 PMOS (805)는 ON 동작을 수행함을 특징으로 하는 Sensor부의 출력 신호를 제어하는 회로 장치. In the circuit device that controls the output signal of the sensor unit,
AC input power source 800;
Sensor unit 702; And
It consists of a Switch control unit 710,
The two output terminals of the sensor unit 702 are respectively connected to the S_1 signal terminal and the S_2 signal terminal,
In the Switch control unit 710,
One electrode 801 of the AC input power source 800 is connected to one input terminal of the rectifying circuit,
The other electrode 802 of the AC input power source 800 is connected to the other input terminal of the rectifying circuit,
One DC output terminal of the rectifying circuit is connected to the common ground terminal GND,
The node 803 which is the other terminal which is the DC output terminal of the rectifying circuit is connected to one terminal of the resistance element R2,
The other terminal of the resistor element R2 is connected to the node 804,
The node 804 is connected to one terminal of the resistance element R1,
The other terminal of the resistor element R1 is connected to the common ground terminal GND,
The voltage of the node 804 appears divided by the ratio of the resistance value of the resistance element R1 and the resistance element R2,
The drain terminal of the PMOS 805 composed of a P-type metal oxide semiconductor (MOS) field effect transistor (FET) is connected to the S_1 signal terminal,
The source terminal of the PMOS 805 is connected to the S_2 signal terminal,
The gate terminal of the PMOS 805 is connected to the node 804,
When the voltage of the node 804 is greater than the voltage value of the S_1 signal terminal or the S_2 signal terminal, the PMOS 805 performs an OFF operation,
When the voltage of the node 804 becomes equal to the voltage value of the S_1 signal terminal or the S_2 signal terminal, the PMOS 805 performs an OFF or ON transition operation,
When the voltage of the node 804 is smaller than the voltage value of the S_1 signal terminal or the S_2 signal terminal, the PMOS 805 performs an ON operation to control the output signal of the sensor unit.
KR1020190014193A 2019-02-06 2019-02-06 A Sensing Signal Control Circuit KR102122677B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190014193A KR102122677B1 (en) 2019-02-06 2019-02-06 A Sensing Signal Control Circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190014193A KR102122677B1 (en) 2019-02-06 2019-02-06 A Sensing Signal Control Circuit

Publications (1)

Publication Number Publication Date
KR102122677B1 true KR102122677B1 (en) 2020-06-12

Family

ID=71088262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190014193A KR102122677B1 (en) 2019-02-06 2019-02-06 A Sensing Signal Control Circuit

Country Status (1)

Country Link
KR (1) KR102122677B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220075580A (en) * 2020-11-30 2022-06-08 주식회사 에프램 An Arc Fault Circuit Interrupter

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60126720A (en) * 1983-12-12 1985-07-06 Sharp Corp Automatic power source voltage changing circuit
KR20170070768A (en) * 2015-12-14 2017-06-22 강희복 A power supply circuit system using a negative threshold five-terminal NMOS FET device with multiple step connection for application of Sensor
KR20170072090A (en) * 2015-12-16 2017-06-26 강희복 A power supply circuit system using a negative threshold five-terminal NMOS FET device with multiple step connection for XOR logic operation of Sensor signal
KR20170104941A (en) * 2016-03-08 2017-09-18 에스아이아이 세미컨덕터 가부시키가이샤 Magnetic sensor and magnetic sensor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60126720A (en) * 1983-12-12 1985-07-06 Sharp Corp Automatic power source voltage changing circuit
KR20170070768A (en) * 2015-12-14 2017-06-22 강희복 A power supply circuit system using a negative threshold five-terminal NMOS FET device with multiple step connection for application of Sensor
KR20170072090A (en) * 2015-12-16 2017-06-26 강희복 A power supply circuit system using a negative threshold five-terminal NMOS FET device with multiple step connection for XOR logic operation of Sensor signal
KR20170104941A (en) * 2016-03-08 2017-09-18 에스아이아이 세미컨덕터 가부시키가이샤 Magnetic sensor and magnetic sensor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220075580A (en) * 2020-11-30 2022-06-08 주식회사 에프램 An Arc Fault Circuit Interrupter
KR102445966B1 (en) 2020-11-30 2022-09-20 주식회사 에프램 An Arc Fault Circuit Interrupter

Similar Documents

Publication Publication Date Title
KR101734767B1 (en) A power supply circuit system using a negative threshold five-terminal NMOS FET device for Offset-decoder strong-ARM amplifier
KR101734766B1 (en) A power supply circuit system using a negative threshold five-terminal NMOS FET device for Offset-generation strong-ARM amplifier
KR101661085B1 (en) A power supply circuit system using a negative threshold five-terminal NMOS FET device for fuse offset-decoder strong-ARM amplifier
KR101661881B1 (en) A power supply circuit system using a negative threshold five-terminal NMOS FET device for calibration offset-decoder strong-ARM amplifier
KR102122677B1 (en) A Sensing Signal Control Circuit
KR102016842B1 (en) A 4-Pin Interface PCB Structure for Full-wave Rectifier Power Strong-ARM Amplifier
KR102151926B1 (en) A Double Core ZCT Control Circuit
KR102099037B1 (en) An Arcing Current Sensor Circuit
KR102112444B1 (en) A Timing Control Switch Circuit
KR102129711B1 (en) A Band Pass Filter Circuit
KR101971364B1 (en) A Sensing Signal Driving Strong-ARM Amplifier
KR102129712B1 (en) A Capacitive Sensor Circuit
KR101971363B1 (en) A Sensing Signal Detection Strong-ARM Amplifier
KR101734768B1 (en) A power supply circuit system using a negative threshold five-terminal NMOS FET device for double strong-ARM amplifier
KR102016839B1 (en) A Half-wave Rectifier Power Strong-ARM Amplifier
KR102016841B1 (en) A Full-wave Rectifier Power Strong-ARM Amplifier
KR102016840B1 (en) A 4-Pin Interface PCB Structure for Half-wave Rectifier Power Strong-ARM Amplifier
KR101822721B1 (en) A power supply circuit system using a negative threshold five-terminal NMOS FET device with multiple step connection for XOR logic operation of Sensor signal
KR102023319B1 (en) A Bipolar Junction Transistor (BJT) Control Strong-ARM Amplifier
KR101971361B1 (en) A Sensing Detection Voltage Generation Strong-ARM Amplifier
KR102023318B1 (en) A Sensing Resistor Signal Control Strong-ARM Amplifier
KR102021692B1 (en) A Sensing Signal Control Strong-ARM Amplifier
KR101689972B1 (en) A power supply circuit system using a negative threshold five-terminal NMOS FET device with multiple step connection for single-phase full-wave application
KR101689969B1 (en) A power supply circuit system using a negative threshold five-terminal NMOS FET device with multiple step connection for negative DC/DC converter
KR101706016B1 (en) A power supply circuit system using a negative threshold five-terminal NMOS FET device for Power Clock Counter

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant