KR102108697B1 - 자기-조립 핵산을 이용한 나노스트럭처 형성 방법 및 나노스트럭처 - Google Patents

자기-조립 핵산을 이용한 나노스트럭처 형성 방법 및 나노스트럭처 Download PDF

Info

Publication number
KR102108697B1
KR102108697B1 KR1020197017631A KR20197017631A KR102108697B1 KR 102108697 B1 KR102108697 B1 KR 102108697B1 KR 1020197017631 A KR1020197017631 A KR 1020197017631A KR 20197017631 A KR20197017631 A KR 20197017631A KR 102108697 B1 KR102108697 B1 KR 102108697B1
Authority
KR
South Korea
Prior art keywords
nucleic acid
acid structure
patterned substrate
forming
regions
Prior art date
Application number
KR1020197017631A
Other languages
English (en)
Other versions
KR20190073608A (ko
Inventor
스캇 이. 실스
거티 에스. 샌더
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20190073608A publication Critical patent/KR20190073608A/ko
Application granted granted Critical
Publication of KR102108697B1 publication Critical patent/KR102108697B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00206—Processes for functionalising a surface, e.g. provide the surface with specific mechanical, chemical or biological properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Analytical Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Apparatus Associated With Microorganisms And Enzymes (AREA)
  • Measuring Or Testing Involving Enzymes Or Micro-Organisms (AREA)

Abstract

나노스트럭처 형성 방법은 패턴처리된 기판 상에 핵산 구조의 지향성 자기-조립을 형성하는 단계를 포함한다. 패턴처리된 기판은 복수의 영역들을 포함한다. 패턴처리된 기판 상의 영역 각각은 지향성 자기-조립 내 특정 핵산 구조의 흡착을 위해 특이적으로 맞춤화된다.

Description

자기-조립 핵산을 이용한 나노스트럭처 형성 방법 및 나노스트럭처{METHODS OF FORMING NANOSTRUCTURES USING SELF-ASSEMBLED NUCLEIC ACIDS, AND NANOSTRUCTURES THEREOF}
우선권 주장
본 출원은 2015년 4월 2일 출원된 미국특허출원 제14/677,445호, “METHODS OF FORMING NANOSTRUCTURES USING SELF-ASSEMBLED NUCLEIC ACIDS, AND NANOSTRUCTURES THEREOF”의 우선일에 기초한 우선권을 주장한다.　
기술분야
본 개시는, 다양한 실시예에서, 일반적으로 핵산의 자기-조립을 이용한 나노스트럭처 형성 방법에 관한 것이다.
집적 회로 제조의 계속적인 목표는 그 치수를 감소시키는 것이다. 집적 회로 치수는 구성요소 특징부 또는 구조물의 치수 및 간격을 감소시킴으로써 축소될 수 있다. 예를 들어, 메모리 디바이스의 반도체 특징부(가령, 스토리지 커패시터, 액세스 트랜지스터, 액세스 라인)의 치수 및 간격을 감소시킴으로써, 메모리 디바이스의 저장 용량을 유지 또는 증가시키면서 메모리 디바이스의 전체 치수가 감소할 수 있다.
반도체 디바이스 특징부의 치수 및 간격이 점점 작아짐에 따라, 반도체 디바이스 특징부 형성을 위한 종래의 리소그래피 공정이 점점 더 어렵고 비용이 증가하고 있다. 따라서, 특히, 종래의 포토리소그래피 기술의 임계 분해능(현재 약 40nm)보다 작은 특징부 치수(가령, 임계 치수)를 가진 구조물과 같은, 나노스트럭처의 제조시 심각한 과제를 맞닥뜨리게 된다. 값비싼 피치 분할 또는 더블 패터닝 기술을 이용하여 이러한 특징부 치수를 가진 반도체 구조물을 제조하는 것이 가능하다. 그러나, 노광 툴이 매우 비싸거나 현저하게 느리기 때문에, 그리고, 20nm 미만의 치수를 가진 구조물의 형성을 처리할 수 없을 수 있기에, 이러한 공정의 이용이 제한된다.　
새 공정, 그리고 이러한 공정에 유용한 물질의 개발은 소형 디바이스 제조를 쉽게, 저렴하게, 그리고 다양하게 만듦에 있어 점점 더 중요하다. 종래의 리소그래피 기술의 결정 중 일부를 해소시키는 소형 디바이스의 제조 방법의 한 예는 상분리 블록 공중합체의 지향성 자기-조립(DSA)이다.
DSA 블록 공중합체가 40nm 미만의 치수를 가진 반도체 구조물 제조에 유용하지만, 자기-조립 블록 공중합체 물질은 일반적으로 주기적 패턴으로 제한되며, 충분히 낮은 결함 레벨을 나타내는 나노스트럭처를 생산하지 못할 수 있다.　
자기-조립 핵산이 반도체 디바이스 형성을 위해 연구되고 있다. 핵산 내 상보 염기 페어링의 특이성은 자기-조립 핵산 리소그래피 공정에 사용될 수 있는 자기-조립 핵산을 제공한다.
미국 특허 제8,501,923호는 자기-조립 DNA 오리가미 구조(origami structure)를 개시한다. DNA 오리가미 구조는 구조적 단위들로부터 형성되며, 각각의 구조적 단위는 단일 가닥 폴리뉴클레오타이드 스캐폴드(single stranded polynucleotide scaffold) 및 복수의 헬퍼/스테이플 가닥(plurality of helper/staple strands)을 포함한다. 헬퍼/스테이플 가닥은 단일 가닥 폴리뉴클레이타이드 스캐폴드에 적어도 부분적으로 상보적이도록 설계되어, 헬퍼/스테이플 가닥이 하나의 구조적 유닛 내로 단일 가닥 폴리뉴클레오타이드 스캐폴드와 함께 자기-어닐링된다. DNA 오리가미 구조는 6nm의 해상도로 100-200nm의 치수를 가질 수 있다.　
자기-조립 핵산의 임의적 2차원(2D) 패턴은 Wei 등이 발표한 “Complex shapes self-assembled from single stranded DNA tiles,”　Nature　485 (2012), 623-627 에 보고된 바 있다. 임의적 2D 패턴은 DNA 서브유닛으로부터 형성되는 자기-조립 DNA 분자 캔버스를 이용하여 생성된다. DNA 서브유닛은 10nm 미만의 치수를 가진다. DNA 서브유닛은 3nm의 치수를 가진 단일 가닥 DNA일 수 있다. 자기-조립 DNA 분자 캔버스는 200nm의 치수를 가질 수 있다.
Surwade, 등은 자기-조립 DNA-나노스트럭처 템플릿을 이용함으로써 맞춤-형상 무기 옥사이드 나노스트럭처의 형성 방법을 개시한다. Surwade 외, “Nanoscale Growth and Patterning of Inorganic Oxides Using DNA Nanostructure Templates,”　J. Am. Chem . Soc .　135　(2013), 6778-6781. 자기-조립 DNA 나노스트럭처는 등록(registration)없이 기판 상에 증착되고, 그 후, 무기 옥사이드 물질의 선택적 증착을 위한 템플릿으로 사용되어 무기 옥사이드 나노스트럭처를 제공할 수 있다. 무기 옥사이드 나노스트럭처는 기판 에칭을 위한 하드 마스크로 사용될 수 있다.
Kershner 등은 리소그래피 방식으로 패턴처리된 기판 상에 개별 자기-조립 DNA 구조의 배치 및 배향을 개시한다. Kershner 외, “Placement and orientation of individual DNA shapes on lithographically patterned surfaces,”　Nature　Nanotechnology　4　(2009), 557-561. DNA 오리가미 - 긴 단일 가닥의 DNA가 보다 짧은 "스테이플 가닥"을 이용하는 형상으로 접힘 - 가 자기-조립 DNA 구조로 사용된다. 전자 빔 리소그래피 및 건식 산화성 에칭은 실리콘 다이옥사이드(SiO2) 및 다이아몬드형 카본(DLC)과 같은 물질 상에 DNA 오리가미-형상 바인딩 사이트를 생성하는데 사용된다. 　
도 1은 본 개시의 일 실시예에 따른, 패턴처리된 기판 상에 복수의 DNA 구조의 지향성 자기-조립 스테이지들의 평면도를 도시한다.　
도 2는 본 개시의 일 실시예에 따른, 복수의 등방성 DNA 구조의 지향성 자기-조립을 도시한다.　
도 3은 본 개시의 일 실시예에 따른, 복수의 이방성 DNA 구조의 지향성 자기-조립을 도시한다.　
도 4는 본 개시의 다른 실시예에 따른, 복수의 이방성 DNA 구조의 지향성 자기-조립을 도시한다.　
도 5a는 기능화된 DNA 구조의 평면도다.　
도 5b는 기능화된 DNA 구조의 평면도다.　
도 6은 기판, 희생 패턴 물질, 및 스페이서를 포함하는 반도체 구조를 도시한다.　
도 7은 기판 및 기능화된 스페이서를 포함하는 패턴처리된 기판을 도시한다.　
도 8은 기판, 기능화된 스페이서, 및 기능화된 DNA 구조를 포함하는 반도체 구조를 도시한다.　
다음 설명은 본 개시의 실시예들을 완전하게 설명하고자 재료 유형, 재료 두께, 및 공정 조건과 같은 구체적 세부사항들을 제공한다. 그러나, 당 업자는 본 개시의 실시예들이 이러한 구체적 세부사항 이용없이 실시될 수 있음을 이해할 것이다. 게다가, 본 개시의 실시예들은 당해 산업 분야에서 이용되는 종래의 제조 기술과 연계하여 실시될 수 있다.
추가로, 여기서 제공되는 설명은 나노스트럭처 형성을 위한 완전한 공정 흐름을 형성하지 않는다. 본 개시의 실시예를 이해하는데 필요한 공정 단계 및 구조들만이 아래에서 상세하게 설명된다. 완전한 나노스트럭처 형성을 위한 추가적인 단계들이 종래의 제조 기술에 의해 수행될 수 있다. 또한, 명세서에 첨부된 도면은 예시 용도일 뿐이며, 꼭 배율에 맞게 그려진 것이 아니다. 도면들 간에 공통의 요소들은 동일한 수치 표시를 보유할 수 있다. 더욱이, 여기서 설명 및 예시되는 물질들이 층으로 형성될 수 있으나, 이 질들은 이에 제한되지 않고 다른 3차원 구조로 형성될 수 있다.　
여기서 사용되듯이, 단수 형태 "일", "하나의", "상기"는 달리 명백히 하지 않을 경우 복수 형태 역시 포함하는 것을 의도한다.　
여기서 사용되듯이, "기판"이라는 용어는 추가적인 물질이 위에 형성될 수 있는 기반 물질 또는 구조물을 의미 및 포함한다. 기판은, 예를 들어, 반도체 기판, 지지 구조물 상의 베이스 반도체 물질, 하나 이상의 물질, 구조, 또는 영역이 위에 형성되는 반도체 기판일 수 있다. 기판은 종래의 실리콘 기판, 또는, 반도체 물질층을 포함하는 다른 벌크 기판일 수 있다. 여기서 사용되듯이, "벌크 기판"이라는 용어는 실리콘 웨이퍼만을 포함하는 것이 아니라, 실리콘-온-인설레이터(SOI) 기판, 가령, 실리콘-온-사파이어(SOS) 기판 및 실리콘-온-글래스(SOG) 기판, 베이스 반도체 토대 상의 실리콘 에피택셜층, 또는, 다른 반도체 또는 광전자 물질, 가령, 실리콘-게르마늄(S1- xGex, 여기서 x는, 예를 들어, 0.2 내지 0.8 사이의 소수), 게르마늄(Ge), 갈륨 아시나이드(GaAs), 갈륨 나이트라이드(GaN), 또는 인듐 포스파이드(InP)를, 다른 것 중에서도, 포함한다. 더욱이, 다음의 설명에서 "기판"을 참조할 때, 베이스 반도체 구조 또는 토대 내 물질, 영역, 또는 정션을 형성하는데 과거 공정 단계들이 수행되었을 수 있다. 일 실시예에서, 기판은 실리콘 기판과 같은 실리콘-함유 물질이다. 기판은 도핑 또는 언도핑될 수 있다.
여기서 사용되듯이, 용어 "핵산"은 퓨린 및 피리미딘 염기, 또는, 화학적 또는 생화학적으로 변형된 퓨린 및 피리미딘 염기를 포함하는 임의의 길이의 뉴클레오타이드의 중합 형태를 의미 및 포함한다(가령, 폴리뉴클레오타이드 및 올리고뉴클레오타이드). 핵산은 단일 가닥 서열, 이중 가닥 서열, 또는 이중 가닥 또는 단일 가닥 서열의 일부분을 포함할 수 있다. 비-제한적 예로서, 핵산은 리보핵산(RNA), 데옥시리보핵산(DNA), 펩타이드 핵산(PNA), 또는 이들의 조합을 포함할 수 있다. 폴리뉴클레오타이드의 백본은 RNA 또는 DNA에서 통상적으로 발견될 수 있는 설탕 및 포스페이트기, 또는 변형된 설탕 및/또는 포스페이트기를 포함할 수 있다. 더욱이, 폴리뉴클레오타이드는 변형 뉴클레오타이드, 가령, 메틸레이티드 뉴클레오타이드 및 뉴클레오타이드 아날로그를 포함할 수 있다.
개시되는 실시예는 일반적으로, 패턴처리된 기판 상에 핵산 구조의 지향성 자기-조립을 포함하는 나노스트럭처와, 이러한 나노스트럭처의 형성 방법에 관한 것이다. 일부 실시예에서, 핵산 구조는 DNA 구조일 수 있다. 이러한 DNA 구조의 비-제한적 예는, 앞서의 Wei 의 자료에서 설명된 것, 또는, 미국특허 제8,501,923호에 개시된 DNA 오리가미 구조를 포함할 수 있다. 패턴처리된 기판은 복수의 영역들을 포함한다. 핵산 구조를 패턴처리된 기판과 접촉하게 하면, 핵산 구조는 패턴처리된 기판 상에 핵산 구조의 지향성 자기-조립을 제공하도록 핵산 구조와 패턴처리된 기판 간의 상호작용에 의해 지향되는 패턴처리된 기판의 특정 영역으로 흡착되게 된다.
따라서, 나노스트럭처는 패턴처리된 기판 상에 핵산 구조의 지향성 자기-조립을 포함한다. 패턴처리된 기판은 영역들을 포함하고, 각각의 영역은 지향성 자기-조립 내 핵산 구조 중 하나를 선택적으로 흡착하도록 구성된다.　
여기서 사용되듯이, "복수의 DNA 구조의 지향성 자기-조립" 또는 "복수의 DNA 구조의 DSA"는 패턴처리된 기판의 특정 영역에 특정 DNA 구조의 선택적 흡착을 실현하도록 DNA 구조와 패턴처리된 기판 간의 상호작용에 의해 지향되는 패턴처리된 기판 상의 복수의 DNA 구조의 자기-조립을 지칭한다.　
도 1에 도시되는 바와 같이, DNA 구조(100)는 상이한 구성, 가령, DNA 구조 A, B, C, D, E, F, G, H, I, L, M, N을 가질 수 있다. 일부 실시예에서, DNA 구조(100)는 10nm 미만의 치수를 가진 DNA 서브유닛으로 이루어지는 앞서 Wei, 등의 자료에 설명된 DNA 구조일 수 있다. 일부 실시예에서, DNA 구조(100)는 100-200nm의 치수를 가진 미국 특허 제8,501,923호에 개시된 DNA 오리가미를 포함할 수 있다.
도 1에 도시되는 바와 같이, 패턴처리된 기판(300)은 상이한 구성의 패턴처리 영역(310), 가령, 패턴처리 영역 A', B', C', D', E', F', G', H', I', L', M', and N'을 포함한다. 패턴처리된 기판(300)은 복수의 영역(310) 생성을 위해 기판을 선택적으로 패턴처리함으로써 준비되며, 각각의 영역(310)은 특정 DNA 구조를 위한 영역이다. 일부 실시예에서 그리고 아래 더 상세히 기술되는 바와 같이, 기판은 DNA 구조를 가진 화학적 특이성을 나타내는 영역을 생성하도록 패턴처리된다. 예를 들어, 패턴처리된 기판의 영역들은 반데르발스, 이온, 및/또는 정전 상호작용을 통해서와 같이, DNA 구조를 흡착하기 위한 화학적 특이성을 포함한다. 일부 실시예에서, 기판은 DNA 구조를 가진 토폴러지컬 특이성을 가진 영역을 생성하도록 패턴처리된다. 예를 들어, 패턴처리된 기판의 영역은 DNA 구조의 크기 및/또는 모폴러지에 대응하는 크기 및/또는 모폴러지를 가진다. 일부 실시예에서, 기판은 DNA 구조를 가진 화학적 및 토폴러지컬 특이성을 모두 진 영역을 생성하도록 패턴처리된다. 도 1에 도시되는 바와 같이, 패턴처리된 기판(300)의 영역(A')은 DNA 구조(A)의 크기 및/또는 모폴러지에 대응하는 크기 및/또는 모폴러지를 갖고, 영역(B')은 DNA 구조(B)의 크기 및/또는 모폴러지에 대응하는 크기 및/또는 모폴러지를 갖는다. 기판의 패턴처리에 종래의 임의의 기술이 사용될 수 있다.
따라서, 나노스트럭처 형성 방법은 패턴처리된 기판 상에 핵산 구조의 지향성 자기-조립을 형성하는 단계를 포함한다. 패턴처리된 기판은 복수의 영역들을 포함한다. 패턴처리된 기판 상의 각각의 영역은 핵산 구조의 지향성 자기-조립 내 특정 핵산 구조의 흡착을 위해 맞춤형으로 제조된다.　
도 2에서, 지향성 자기-조립(420)이 패턴처리된 기판(도시되지 않음) 상에 9개의 DNA 구조(120)로부터 형성된다. 도 2에 도시되는 바와 같이, 각각의 DNA 구조(120)는, DNA 구조(120)의 중간에 개구부(122)와 함께, 동일 길이 동일 폭과 같은, 동일한 구성을 가진다. 개구부(122)의 치수는 서브리소그래피 스케일이다. 도 1에 대해 기술되는 실시예에서와 같이, 패턴처리된 기판은 DNA 구조(120)의 크기 및/또는 모폴러지에 대응하는 크기 및/또는 모폴러지를 갖는 영역을 포함할 수 있다. DNA 구조(120)는 등방성이다(즉, DNA 구조는 측정 방향에 관계없이 동일한 물리적 성질을 가진다). DNA 구조(120)가 등방성이기 때문에, DNA 구조의 DSA(420)는 배향성 또는 서열성 배치 에러를 잘 나타내지 않는다. 따라서, 9개의 DNA 구조(120) 각각은 패턴처리된 기판의 임의의 영역을 흡착할 수 있고, 어떤 배향적 제어 또는 순차적 제어도 DSA(420)의 형성을 위해 요구되지 않는다. 더욱이, 패턴처리된 기판은 DNA 구조(120)의 어레이의 크기 및/또는 형상에 대응하는 영역을 포함할 수 있다.
비-제한적인 예를 들자면, 일부 실시예에서, 9개의 등방성 DNA 구조(120)가 패턴처리된 기판 상에 3x3 어레이-DSA를 형성할 수 있다. DNA 구조(120) 각각이 개구부(122)를 포함하기 때문에, DNA 구조(120)의 DSA(420)는 반도체 디바이스에 접촉 구멍 패턴을 생성하는데 사용될 수 있고, 이러한 구멍은 서브리소그래피 치수를 가진다. 일부 다른 실시예에서, DNA 구조(120) 각각은 서브리소그래피 피치에서 복수의 개구부를 포함한다. DNA 구조(120)의 DSA(420)는 서브리소그래피 피치에서 서브리소그래피 특징부(features) 또는 필라(pillars)의 대형 어레이를 실현한다.　
도 3에서, 지향성 자기-조립이 패턴처리된 기판(도시되지 않음) 상에 3x3 어레이로 조립되는 9개의 이방성 DNA 구조(130)로부터 형성된다. DNA 구조(130) 상의 화살표 심벌은 서브리소그래피 패턴을 지닌 구조의 요건 배향을 표시한다. 도 1에 대해 기술되는 실시예에서처럼, 패턴처리된 기판은 DNA 구조(130)의 크기 및/또는 모폴러지에 대응하는 크기 및/또는 모폴러지를 갖는 영역을 포함할 수 있다. DNA 구조(130)는 이방성이다(즉, DNA 구조는 측정 방향에 기초하여 달라지는 물리적 성질을 가진다). DNA 구조(130)가 이방성이기 때문에, DNA 구조(130)의 DSA는 패턴처리된 기판에 대한 이방성 DNA 구조(130)의 흡착 동안 배향성 제어가 제공되지 않을 경우 항상 요망 DSA를 제공하는 것이 아니다. 배향성 제어 제공없이, 이방성 DNA 구조(130)는 원치않는 DSA(430A)로 조립될 수 있고, 상이한 방향을 가리키는 화살표들은 배향 에러를 표시한다. 배향성 제어가 있을 때, 이방성 DNA 구조(130)는 요망되는 DSA(430B)로 조립될 수 있고, 동일 방향을 가리키는 화살표들은 배향 에러의 부재를 표시한다. 비-제한적인 예를 들자면, 9개의 이방성 DNA 구조(130)가 패턴처리된 기판 상에 3x3 어레이-DSA를 형성할 수 있다. DSA(430B)는 서열이 중요하지 않은 반도체 디바이스 내 서브리소그래피 로직 게이트 또는 인터커넥트 패턴을 생성하는데 사용될 수 있다.　
도 4에서, 지향성 자기-조립이 패턴처리된 기판(도시되지 않음) 상에 3x3 어레이로 조립되는 9개의 이방성 DNA 구조(140)로부터 형성된다. DNA 구조(140) 상의 철자 심벌은 기판에 전이될 서브리소그래피 특징부가 특정 배향 및 서열 제어를 요구함을 표시한다. 서브리소그래피 특징부는 조밀한 어레이 특징부 또는 주변 라우팅, 로직, 인터커넥트, 또는 접촉부에 대응하는 규칙적 주기적 패턴 또는 불규칙적인, 즉, 성긴, 패턴을 포함할 수 있다. 도 1에 대해 기술되는 실시예에서와 같이, 패턴처리된 기판은 DNA 구조(140)의 크기 및/또는 모폴러지에 대응하는 크기 및/또는 모폴러지를 갖는 영역을 포함할 수 있다. DNA 구조(140)가 이방성이기 때문에, DNA 구조(140)의 DSA는 배향성 및 서열성 제어가 제공되지 않을 경우 항상 요망 DSA를 제공하는 것이 아니다. 배향성 제어가 제공되지만 서열성 제어가 제공되지 않는 경우, 이방성 DNA 구조(140)는 원치않는 DSA(440A)로 조립될 수 있다. 도시되는 바와 같이, DSA(440A)의 모든 철자가 요망되는 상향 배향이지만, DSA(440A)는 구별가능한 메시지를 제공하지 않는다. 서열성 제어가 제공되지만 배향성 제어가 제공되지 않는 경우, 이방성 DNA 구조(140)는 원치않는 DSA(440B)로 조립될 수 있다. 도시되는 바와 같이, DSA(440B)의 모든 철자가 요망되는 서열로 존재한다. 그러나, DSA(440B)는 일부 철자들이 요망되는 상향 배향을 갖지 않기 때문에 구별가능한 메시지를 제공하지 않는다. 배향성 제어 및 서열성 제어가 모두 제공될 때, 이방성 DNA 구조(140)는 메시지(가령, "DNA DSA WIN")가 판독될 수 있도록 요망 DSA(440C) 내로 조립될 수 있다. 따라서, 도 4에 도시되는 실시예에서, 배향성 제어 및 서열성 제어가 DNA 구조(140)의 조립 중 모두 제공되어, 최소의 배향성 및 서열성 에러만으로 복수의 DNA 구조의 지향성 자기-조립(440C)을 제공할 수 있다.　
따라서, 나노스트럭처는 패턴처리된 기판 상에 DNA 구조의 지향성 자기-조립을 포함한다. 패턴처리된 기판은 영역들을 포함하고, 각각의 영역은 DNA 구조의 지향성 자기-조립 내 특정 DNA 구조를 선택적으로 흡착하도록 구성된다.　
일부 실시예에서, DNA 구조의 지향성 자기-조립이 배향성 제어로 패턴처리된 기판 상에 형성된다. 일부 실시예에서, DNA 구조의 지향성 자기-조립이 서열성 제어로 패턴처리된 기판 상에 형성된다. 일부 실시예에서, DNA 구조의 지향성 자기-조립이 배향성 제어 및 서열성 제어로 패턴처리된 기판 상에 형성된다.　
패턴처리된 기판 상의 영역들 각각은 복수의 DNA 구조의 DSA 내 DNA 구조에 대응한다. 패턴처리된 기판 상의 특정 영역에 대한 특정 DNA 구조의 선택적 흡착은, 복수의 DNA 구조의 결과적인 DSA의 에너지 최소화에 의해 열역학적으로 구동된다. 아래에서 더 상세히 기술되는 바와 같이, 특정 DNA 구조가, 최저 에너지 구성을 실현함으로써 패턴처리된 기판 상의 대응 영역에 흡착될 수 있다. 특정 DNA 구조와 패턴처리된 기판의 대응 영역 간의 흡착은, 에너지적으로 선호될 수 있는 반면, 특정 DNA 구조와 패턴처리된 기판의 다른 영역 간의 흡착은 에너지적으로 불호될 수 있다.　
일부 실시예에서, 그리고 아래에서 더 상세히 기술되는 바와 같이, 패턴처리된 기판의 영역들은 반데르발스, 이온, 및/또는 정전 상호작용을 통해서와 같이, DNA 구조에 흡착하기 위한 화학적 특이성을 포함한다. 일부 실시예에서, 패턴처리된 기판의 영역들은 DNA 구조에 대한 토폴러지컬 특이성을 포함한다. 일부 실시예에서, 패턴처리된 기판의 영역들은 DNA 구조에 대한 토폴러지컬 및 화학적 특이성을 포함한다.　
도 5a, 5b, 6-8은 본 개시의 일부 실시예에 따른 나노스트럭처 제조의 다양한 스테이지들을 도시한다.　
도 5a, 5b는 기능화된 DNA 구조(150)의 평면도 및 단면도를 각각 도시한다. 도시되는 바와 같이, 기능화된 DNA 구조(150)는 DNA 구조(1000)와 DNA 구조(1000) 상의 복수의 기능기 "A"를 포함한다. 기능기 "A"는 포스페이트 링키지, 상보 RNA 가닥, 짧은 DNA 가닥, 또는 다른 반응기를 포함할 수 있으나, 이에 제한되지 않는다. DNA 구조(1000)는 앞서 기술된 바와 같은 DNA(100), DNA(120), DNA(130), DNA(140) 중 임의의 것을 포함할 수 있다.
도 6은 기판(360), 기판(360) 상의 희생 패턴 물질(610), 및 스페이서(620)를 포함하는 반도체 구조(600)를 도시한다. 희생 패턴 물질(610) 및 스페이서(620)는 임의의 종래의 방법에 의해 기판(360) 상에 형성될 수 있다.　
반도체 구조(600)로부터 희생 패턴 물질(610) 제거 후, 기판(360) 상의 스페이서(620)가 기능기 "B"를 포함하도록 유도될 수 있다. 기능기 "B"는 도 5a 또는 도 5b 내 기능화된 DNA 구조(150)의 기능기 "A"에 대한 화학적 특이성을 가진다.　
도 7에 도시되는 바와 같이, 패턴처리된 기판(700)은 기판(360)과, 기판(360)으로부터 돌출하는 기능화된 스페이서(670)를 포함한다. 기능화된 스페이서(670) 각각은 스페이서(620)와, 스페이서(620) 상에 복수의 기능기 "B"를 포함한다.　
기능화된 DNA 구조(150)를 패턴처리된 기판(700)과 접촉시킨 후, 기능화된 DNA 구조(150)의 기능기 "A"와 패턴처리된 기판(700)의 기능화된 스페이서(670)의 기능기 "B" 간의 화학적 특이성은, 도 8에 도시되는 바와 같은 반도체 구조(800)를 제공하도록 패턴처리된 기판(700) 상의 특정 영역에 대한, 기능화된 DNA 구조(150)의 선택적 흡착을 지시한다. A 및 B 기능기 간의 선호적 상호작용은 패턴처리된 기판(700) 상의 특정 영역에 기능화된 DNA 구조(150)를 선택적으로 흡착시킬 수 있게 한다.
따라서, 나노스트럭처 형성 방법은 패턴처리된 기판을 생성하도록 기판을 패턴처리하는 단계와, 패턴처리된 기판을 DNA 구조와 접촉시키는 단계를 포함한다. 패턴처리된 기판은 영역들을 포함한다. 이 방법은 패턴처리된 기판 상에 DNA 구조의 자기-조립을 형성하도록 패턴처리된 기판 상의 특정 영역에 DNA 구조를 선택적으로 흡착시키는 단계를 포함한다.　
본 개시의 나노스트럭처는 다양한 반도체 구조 및 디바이스의 제조에 사용될 수 있다. 비-제한적 예를 들자면, 도 1-4의 DSA(400), DSA(420), DSA(430B) 또는 DSA(440C)와 같은 나노스트럭처들이, 가령, 서브리소그래피 특징부 디바이스, 접촉부, 접촉 구멍, 인터커넥트, 등의 제조를 위해, DNA 구조(100), DNA 구조(120), DNA 구조(130), 또는 DNA 구조(140)의 서브리소그래피 특징부들을 기판 내로 전이하는데 사용될 수 있다. 일부 실시예에서, DNA 구조의 DSA는 반도체 구조 및 디바이스의 제조의 추가적 공정 단계들 중 제거될 수 있다. 일부 실시예에서, DNA 구조의 DSA는 추가적인 제조 공정 단계들 중 유지될 수 있다.　
개시되는 나노스트럭처 형성 방법은 복수의 DNA 구조의 지향성 자기-조립을 이용하며, 결함 레벨이 감소한 40nm 미만의 치수를 가진 나노스트럭처를 제공할 수 있다. 더욱이, 나노스트럭처는 DNA 구조의 설게에 따라 임의의 구조를 가질 수 있다.　
본 발명을 예시화하기 위해 DNA 구조의 지향성 자기-조립이 여기서 사용된다. 가령, RNA 구조의 지향성 자기-조립, PNA 구조의 지향성 자기-조립, 등과 같이, 다른 핵산 구조의 지향성 자기-조립이 본 개시에 사용될 수 있다.　
본 개시가 다양한 변형 및 대안의 형태를 취할 수 있으나, 구체적 실시예들이 도면에서 예를 들어 도시되었고 여기서 세부적으로 기술되었다. 그러나, 본 개시되는 개시되는 특정 형태로 제한되고자 함이 아니다. 차라리, 본 개시는 다음의 첨부 청구범위 및 그 법적 등가물에 의해 규정되는 본 개시의 범위 내에 있는 모든 변형, 등가물, 및 대안들을 커버하여야 한다.　

Claims (20)

  1. 기판을 패턴처리하여 하나 이상의 영역을 포함하는 패턴처리된 기판을 형성하는 단계 - 상기 하나 이상의 영역의 각각은 특정 핵산 구조를 흡착하도록 맞춤화되고, 상기 하나 이상의 영역은 상기 특정 핵산 구조에 대한 토폴러지컬 특이성을 나타내도록 구성됨 -;
    상기 패턴처리된 기판을 상기 특정 핵산 구조를 포함하는 핵산 구조와 접촉시키는 단계; 및
    상기 패턴처리된 기판의 상기 각각의 하나 이상의 영역에 상기 특정 핵산 구조를 선택적으로 흡착하여, 상기 패턴처리된 기판 상에 핵산 구조의 지향성 자기 조립을 형성하는 단계를 포함하는, 나노스트럭처 형성 방법.
  2. 청구항 1에 있어서,
    상기 특정 핵산 구조에 대한 화학적 특이성을 나타내도록 공식화된 상기 하나 이상의 영역을 생성하도록 기판을 패턴처리하는 단계를 더 포함하는, 나노스트럭처 형성 방법.
  3. 삭제
  4. 청구항 1에 있어서,
    하나 이상의 영역을 포함하는 패턴처리된 기판을 형성하는 단계는, 크기 또는 모폴러지 중 적어도 하나에 있어서 상기 특정 핵산 구조의 크기 또는 모폴러지 중 적어도 하나에 대응하는 영역들을 포함하도록 기판을 패턴처리하는 단계를 포함하는, 나노스트럭처 형성 방법
  5. 청구항 1에 있어서,
    상기 패턴처리된 기판 상에 핵산 구조의 지향성 자기 조립을 형성하는 단계는, 상기 핵산 구조에 서브리소그래피 개구부를 포함하는 상기 지향성 자기 조립을 형성하는 단계를 포함하는, 나노스트럭처 형성 방법.
  6. 청구항 1에 있어서,
    상기 패턴처리된 기판 상에 핵산 구조의 지향성 자기 조립을 형성하는 단계는, 상기 패턴처리된 기판 상에 서브리소그래피 피치로 서브리소그래피 특징부를 포함하는 상기 지향성 자기 조립을 형성하는 단계를 포함하는, 나노스트럭처 형성 방법.
  7. 청구항 6에 있어서,
    상기 서브리소그래피 특징부를 상기 패턴처리된 기판에 전이하는 단계를 더 포함하는, 나노스트럭처 형성 방법.
  8. 청구항 1에 있어서,
    상기 패턴처리된 기판의 상기 각각의 하나 이상의 영역에 상기 특정 핵산 구조를 선택적으로 흡착하는 단계는, 상기 각각의 하나 이상의 영역에 특정 데옥시리보핵산 구조를 선택적으로 흡착하는 단계를 포함하는, 나노스트럭처 형성 방법.
  9. 청구항 1에 있어서,
    상기 패턴처리된 기판의 상기 각각의 하나 이상의 영역에 상기 특정 핵산 구조를 선택적으로 흡착하는 단계는, 상기 각각의 하나 이상의 영역에 특정 리보핵산 구조를 선택적으로 흡착하는 단계를 포함하는, 나노스트럭처 형성 방법.
  10. 특정 핵산 구조를 흡착하도록 맞춤화된 적어도 하나의 영역을 포함하는 패턴처리된 기판을 형성하는 단계 - 상기 특정 핵산 구조는 상기 적어도 하나의 영역에 대한 토폴러지컬 특이성 또는 화학적 특이성 중 적어도 하나를 나타내도록 공식화됨 -;
    상기 패턴처리된 기판을 상기 특정 핵산 구조를 포함하는 핵산 구조와 접촉시키는 단계; 및
    상기 패턴처리된 기판의 상기 적어도 하나의 영역에 상기 특정 핵산 구조를 흡착하여, 상기 패턴처리된 기판 상에 서브리소그래피 특징부를 포함하는 핵산 구조의 지향성 자기 조립을 형성하는 단계; 및
    상기 서브리소그래피 특징부를 상기 패턴처리된 기판에 전이하는 단계를 포함하는, 나노스트럭처 형성 방법.
  11. 청구항 10에 있어서,
    상기 패턴처리된 기판 상에 서브리소그래피 특징부를 포함하는 핵산 구조의 지향성 자기 조립을 형성하는 단계는, 이방성 핵산 구조를 포함하는 상기 지향성 자기 조립을 형성하는 단계를 포함하는, 나노스트럭처 형성 방법.
  12. 청구항 11에 있어서,
    이방성 핵산 구조를 포함하는 상기 지향성 자기 조립을 형성하는 단계는, 상기 패턴처리된 기판에 대한 상기 특정 핵산 구조의 상기 흡착 동안 배향적 제어 및 순차적 제어를 제공하는 단계를 포함하는, 나노스트럭처 형성 방법.
  13. 청구항 10에 있어서,
    상기 패턴처리된 기판 상에 서브리소그래피 특징부를 포함하는 핵산 구조의 지향성 자기 조립을 형성하는 단계는, 등방성 핵산 구조를 포함하는 상기 지향성 자기 조립을 형성하는 단계를 포함하는, 나노스트럭처 형성 방법.
  14. 청구항 10에 있어서,
    특정 핵산 구조를 흡착하도록 맞춤화된 적어도 하나의 영역을 포함하는 패턴처리된 기판을 형성하는 단계는, 각각의 영역이 동일한 특정 핵산 구조를 흡착하도록 맞춤화된 영역들을 포함하는 상기 패턴처리된 기판을 형성하는 단계를 포함하는, 나노스트럭처 형성 방법.
  15. 청구항 10에 있어서,
    특정 핵산 구조를 흡착하도록 맞춤화된 적어도 하나의 영역을 포함하는 패턴처리된 기판을 형성하는 단계는, 각각의 영역이 상이한 특정 핵산 구조를 흡착하도록 맞춤화된 영역들을 포함하는 상기 패턴처리된 기판을 형성하는 단계를 포함하는, 나노스트럭처 형성 방법.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020197017631A 2015-04-02 2016-03-11 자기-조립 핵산을 이용한 나노스트럭처 형성 방법 및 나노스트럭처 KR102108697B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/677,445 US9881786B2 (en) 2015-04-02 2015-04-02 Methods of forming nanostructures using self-assembled nucleic acids, and nanostructures thereof
US14/677,445 2015-04-02
PCT/US2016/022013 WO2016160311A1 (en) 2015-04-02 2016-03-11 Methods of forming nanostructures using self-assembled nucleic acids, and nanostructures thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020177031447A Division KR101993546B1 (ko) 2015-04-02 2016-03-11 자기-조립 핵산을 이용한 나노스트럭처 형성 방법 및 나노스트럭처

Publications (2)

Publication Number Publication Date
KR20190073608A KR20190073608A (ko) 2019-06-26
KR102108697B1 true KR102108697B1 (ko) 2020-05-08

Family

ID=57006247

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020177031447A KR101993546B1 (ko) 2015-04-02 2016-03-11 자기-조립 핵산을 이용한 나노스트럭처 형성 방법 및 나노스트럭처
KR1020197017631A KR102108697B1 (ko) 2015-04-02 2016-03-11 자기-조립 핵산을 이용한 나노스트럭처 형성 방법 및 나노스트럭처

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020177031447A KR101993546B1 (ko) 2015-04-02 2016-03-11 자기-조립 핵산을 이용한 나노스트럭처 형성 방법 및 나노스트럭처

Country Status (7)

Country Link
US (2) US9881786B2 (ko)
EP (1) EP3277806A4 (ko)
JP (1) JP2018510635A (ko)
KR (2) KR101993546B1 (ko)
CN (2) CN107430984B (ko)
TW (2) TWI683902B (ko)
WO (1) WO2016160311A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9881786B2 (en) * 2015-04-02 2018-01-30 Micron Technology, Inc. Methods of forming nanostructures using self-assembled nucleic acids, and nanostructures thereof
EP4365597A2 (en) 2016-12-01 2024-05-08 Nautilus Subsidiary, Inc. Methods of assaying proteins
WO2019036055A2 (en) 2017-08-18 2019-02-21 Ignite Biosciences, Inc. METHODS OF SELECTING BINDING REAGENTS
WO2019195633A1 (en) 2018-04-04 2019-10-10 Ignite Biosciences, Inc. Methods of generating nanoarrays and microarrays
JP2022513092A (ja) 2018-11-20 2022-02-07 ノーティラス・バイオテクノロジー・インコーポレイテッド 親和性試薬の設計および選択
WO2020207420A1 (en) * 2019-04-11 2020-10-15 The University Of Hong Kong Nucleic acid mazzocchio and methods of making and use thereof
CA3196729A1 (en) 2020-11-11 2022-05-19 Tural AKSEL Affinity reagents having enhanced binding and detection characteristics
US11505796B2 (en) 2021-03-11 2022-11-22 Nautilus Biotechnology, Inc. Systems and methods for biomolecule retention

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070117109A1 (en) * 2005-06-14 2007-05-24 California Institute Of Technology Nanostructures, methods of making and using the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6652808B1 (en) * 1991-11-07 2003-11-25 Nanotronics, Inc. Methods for the electronic assembly and fabrication of devices
IL121312A (en) 1997-07-14 2001-09-13 Technion Res & Dev Foundation Microelectronic components, their manufacture and electronic networks containing them
CN1175114C (zh) * 2002-03-04 2004-11-10 中国科学院长春应用化学研究所 可控脱氧核糖核酸网络的制作方法
WO2005040397A2 (en) * 2003-10-15 2005-05-06 New York University Nucleic acid based nano-robotic system
US7595528B2 (en) * 2004-03-10 2009-09-29 Nanosys, Inc. Nano-enabled memory devices and anisotropic charge carrying arrays
US7501315B2 (en) * 2004-06-08 2009-03-10 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
EP1774045A4 (en) * 2004-06-10 2012-06-06 Univ New York POLYGONAL NANOSTRUCTURES OF POLYNUCLEIC ACID MULTI-CORSSOVER MOLECULES AND LAYER ARRANGEMENT BASED ON DOUBLE CROSSOVER COHESION
US20080050659A1 (en) * 2004-09-30 2008-02-28 Japan Science And Technology Agency Method of Patterning Self-Organizing Material, Patterned Substrate of Self-Organizing Material and Method of Producing the Same, and Photomask Using Patterned Substrate of Self-Organizing Material
US20090018028A1 (en) * 2005-05-12 2009-01-15 Stuart Lindsay Self-Assembled Nucleic Acid Nanoarrays and Uses Therefor
US8361297B2 (en) * 2008-01-11 2013-01-29 The Penn State Research Foundation Bottom-up assembly of structures on a substrate
US20090264317A1 (en) * 2008-04-18 2009-10-22 University Of Massachusetts Functionalized nanostructure, methods of manufacture thereof and articles comprising the same
KR101062416B1 (ko) 2008-10-09 2011-09-06 성균관대학교산학협력단 나노 소자의 형성방법
EP2830991A1 (en) * 2012-03-26 2015-02-04 President and Fellows of Harvard College Lipid-coated nucleic acid nanostructures of defined shape
CN104391119B (zh) * 2014-11-19 2016-08-17 上海纳米技术及应用国家工程研究中心有限公司 基于DNA分子构型变化的pH敏感元件的制备方法
US9881786B2 (en) * 2015-04-02 2018-01-30 Micron Technology, Inc. Methods of forming nanostructures using self-assembled nucleic acids, and nanostructures thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070117109A1 (en) * 2005-06-14 2007-05-24 California Institute Of Technology Nanostructures, methods of making and using the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CS NANO, VOL. 8, NO. 12, 12030~12040, November 2014. 1부.*

Also Published As

Publication number Publication date
CN107430984A (zh) 2017-12-01
US20160293406A1 (en) 2016-10-06
TWI683902B (zh) 2020-02-01
EP3277806A1 (en) 2018-02-07
EP3277806A4 (en) 2018-12-05
KR20190073608A (ko) 2019-06-26
TW201817672A (zh) 2018-05-16
CN107430984B (zh) 2021-04-16
TW201643247A (zh) 2016-12-16
TWI683784B (zh) 2020-02-01
US20180061635A1 (en) 2018-03-01
US10741382B2 (en) 2020-08-11
US9881786B2 (en) 2018-01-30
JP2018510635A (ja) 2018-04-19
KR20170125402A (ko) 2017-11-14
KR101993546B1 (ko) 2019-06-26
WO2016160311A1 (en) 2016-10-06
CN112967926A (zh) 2021-06-15

Similar Documents

Publication Publication Date Title
KR102108697B1 (ko) 자기-조립 핵산을 이용한 나노스트럭처 형성 방법 및 나노스트럭처
US7867782B2 (en) Nanoscale moiety placement methods
TWI621584B (zh) 可縮放核酸奈米製造技術
JP5505904B2 (ja) 二次元自己組織化サブリソグラフィ・ナノスケール構造およびこれを製造するための方法（自己組織化材料を用いた二次元パターニング）
US8747682B2 (en) Pattern formation method and method for manufacturing semiconductor device
CN104995715A (zh) 用于通过嵌段共聚物的自组装在衬底上提供间隔的光刻特征的方法
JP5559329B2 (ja) 構造体および構造体を形成する方法
US20200251339A1 (en) Methods of forming structures
CN111133561A (zh) 使用原子层沉积和蚀刻减小孔隙直径的方法
CN111261586A (zh) 一种中孔半导体纳米结构的制作方法
US9330932B1 (en) Methods of fabricating features associated with semiconductor substrates
JP5090625B2 (ja) 半導体デバイスを形成する方法およびシステム
EP1772773B1 (en) Method for realizing a multispacer structure, use of said structure as a mould and method for producing circuital architectures using said mould
CN111108591B (zh) 形成用于生物应用的自支撑膜的方法
EP2642341A2 (en) Manufacturing method of an apparatus for the processing of single molecules
CN105719961A (zh) 堆叠纳米线制造方法
Wu et al. Fabrication of compact collateral silicon nanowires based on continuously alternating deposition
Kim et al. The Effect of Mask Patterns on Microwire Formation in p-type Silicon

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant