CN111133561A - 使用原子层沉积和蚀刻减小孔隙直径的方法 - Google Patents

使用原子层沉积和蚀刻减小孔隙直径的方法 Download PDF

Info

Publication number
CN111133561A
CN111133561A CN201880061487.0A CN201880061487A CN111133561A CN 111133561 A CN111133561 A CN 111133561A CN 201880061487 A CN201880061487 A CN 201880061487A CN 111133561 A CN111133561 A CN 111133561A
Authority
CN
China
Prior art keywords
dielectric material
substrate
feature
nanopore
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880061487.0A
Other languages
English (en)
Inventor
约瑟夫·R·约翰逊
大野健一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN111133561A publication Critical patent/CN111133561A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0009—Forming specific nanostructures
    • B82B3/0019—Forming specific nanostructures without movable or flexible elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00087—Holes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B1/001—Devices without movable or flexible elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N33/00—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
    • G01N33/48—Biological material, e.g. blood, urine; Haemocytometers
    • G01N33/483—Physical analysis of biological material
    • G01N33/487—Physical analysis of biological material of liquid biological material
    • G01N33/48707—Physical analysis of biological material of liquid biological material by electrical means
    • G01N33/48721—Investigating individual macromolecules, e.g. by translocation through nanopores
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Biomedical Technology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Medicinal Chemistry (AREA)
  • Biochemistry (AREA)
  • Pathology (AREA)
  • Biophysics (AREA)
  • Hematology (AREA)
  • Molecular Biology (AREA)
  • Urology & Nephrology (AREA)
  • Food Science & Technology (AREA)
  • Immunology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Micromachines (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Apparatus Associated With Microorganisms And Enzymes (AREA)

Abstract

提供通过循环工艺制造良好控制的固态纳米孔和良好控制的固态纳米孔阵列的方法，所述循环工艺包括原子层沉积(atomic layer deposition；ALD)或化学气相沉积(chemical vapor deposition；CVD)、以及蚀刻。在基板的顶侧上沉积的薄膜中形成一个或多个特征。在于薄膜中具有一个或多个特征的基板之上沉积介电材料。随后使用蚀刻工艺来蚀刻沉积在于薄膜中具有一个或多个特征的基板之上的介电材料的一部分。有选择地重复介电材料沉积和蚀刻工艺以减小特征的尺寸，直至穿过基板上的薄膜形成良好控制的纳米孔。

Description

使用原子层沉积和蚀刻减小孔隙直径的方法
技术领域
本文公开的方面涉及通过循环原子层沉积(ALD)或化学气相沉积(CVD)、以及蚀刻来制造良好控制的固态纳米孔和良好控制的固态纳米孔阵列的方法。
背景技术
纳米孔被广泛用于诸如脱氧核糖核酸(deoxyribonucleic acid；DNA)和核糖核酸(ribonucleic acid；RNA)测序的应用。在一个示例中，使用电检测方法来执行纳米孔测序，所述方法通常包括将未知样本输送通过浸没在导电流体中的纳米孔，以及跨纳米孔施加电势。测量由通过纳米孔的离子传导产生的电流。跨纳米孔表面的电流密度的大小取决于纳米孔尺寸和当时占据纳米孔的样本的成分，诸如DNA或RNA。不同的核苷酸引发跨纳米孔表面的电流密度的特性变化。这些电流变化被测量并被用于对DNA或RNA样本进行测序。
各种方法已用于生物测序。通过合成测序或第二代测序被用于识别哪些碱基已附接至DNA的单链。第三代测序用于直接读取DNA，通常包括使整个DNA链通过单个孔隙。一些测序方法需要将DNA或RNA样本切碎，并随后使其重组。另外，一些测序方法使用生物隔膜(membrane)和生物孔，它们具有保质期且在使用前必须保持低温。
固态纳米孔最近已用于测序，这种纳米孔是形成在诸如氮化硅或氧化硅的独立隔膜上的纳米级孔隙。然而，诸如使用隧道电子显微镜、聚焦离子束或电子束的当前固态纳米孔制造方法无法轻易且廉价地达到制造纳米孔阵列所需的尺寸和位置控制要求。另外，当前的纳米孔制造方法是耗时的。
因此，在本领域中需要改进的制造良好控制的固态纳米孔和良好控制的固态纳米孔阵列的方法。
发明内容
提供通过循环工艺制造良好控制的固态纳米孔和良好控制的固态纳米孔阵列的方法，所述循环工艺包括原子层沉积(ALD)或化学气相沉积(CVD)、以及蚀刻。在基板的顶侧上沉积的薄膜中形成一个或多个特征。在于薄膜中具有一个或多个特征的基板之上沉积介电材料。随后使用蚀刻工艺来蚀刻沉积在于薄膜中具有一个或多个特征的基板之上的介电材料的一部分。有选择地重复介电材料沉积和蚀刻工艺以减小特征的尺寸，直至穿过基板上的薄膜形成良好控制的纳米孔。
在一个方面中，提供一种用于形成纳米孔的方法。所述方法包括：提供基板，所述基板具有形成于薄膜中的至少一个特征，所述薄膜沉积在所述基板的顶侧上，所述特征具有一个或多个侧壁和底部；在具有至少一个特征的基板之上沉积第一量的介电材料；和蚀刻在至少一个特征的底部上的第一量的介电材料的第一部分。
在另一方面中，提供一种用于形成纳米孔的方法。所述方法包括：提供基板，所述基板具有形成于薄膜中的至少一个特征，所述薄膜沉积在所述基板的顶侧上，所述特征具有一个或多个侧壁和底部；在具有至少一个特征的基板之上沉积第一量的介电材料；蚀刻在至少一个特征的底部上的第一量的介电材料的第一部分；在具有至少一个特征的基板之上沉积第二量的介电材料；和蚀刻在至少一个特征的底部上的第二量的介电材料的第二部分以形成至少一个纳米孔。
在又一方面中，提供一种基板。所述基板包括：第一硅层和第二硅层；设置在第一硅层与第二硅层之间的介电层；和设置在第二硅层之上的薄膜。所述薄膜包括：贯穿薄膜形成的至少一个第一特征，所述至少一个第一特征具有一个或多个侧壁和底部；贯穿薄膜形成的多个第二特征，多个第二特征中的每一个特征具有一个或多个侧壁和底部；和介电材料，设置在至少一个第一特征的侧壁和多个第二特征的侧壁上，使得至少一个第一特征具有第一直径且多个第二特征具有第二直径，第一直径小于第二直径，第一直径对应于薄膜中形成的纳米孔。
附图说明
为了可以详细地理解本公开内容的上述特征，可通过参考多个方面获得上文简要概述的本公开内容的更特定描述，一些方面在附图中示出。然而，应注意，附图仅示出示例性方面，且因此不应被认为是对其范围的限制，并且可允许其他等效方面。
图1是根据本公开内容的用于形成一个或多个纳米孔的方法的工艺流程。
图2A至图2K描绘在本文公开的工艺流程的各个阶段在其上形成一个或多个纳米孔的基板的截面视图。
为了便于理解，已尽可能使用相同的附图标记来表示诸图中共有的相同元件。应设想到，一个方面的元件和特征可有益地并入其他方面，而无需另外赘述。
具体实施方式
提供通过包括原子层沉积(ALD)和蚀刻的工艺制造良好控制的固态纳米孔和良好控制的固态纳米孔阵列的方法。在基板的顶侧上沉积的薄膜中形成一个或多个特征。使用ALD在于薄膜中具有一个或多个特征的基板之上沉积介电材料。随后使用蚀刻工艺来蚀刻沉积在于薄膜中具有一个或多个特征的基板之上的介电材料的一部分。重复介电材料ALD和蚀刻工艺以减小特征的尺寸，直至穿过基板上的薄膜形成良好控制的纳米孔。
作为示例，本文描述的方法涉及在半导体基板上形成纳米孔。还应设想到，所描述的方法可用于在各种材料上形成其他孔状结构，所述材料包括固态和生物材料。作为示例，本文描述的方法涉及一个或多个沟槽或管的形成；然而，也涵盖其他蚀刻特征及其任何组合。为了说明目的，描述了具有氧化硅层的绝缘体上硅(silicon on insulator；SOI)基板；然而，也涵盖任何适宜的基板材料和介电材料。另外，本文描述的方法涉及基板的顶侧和背侧。顶侧和背侧通常是指基板的相对侧，而不一定是指向上或向下的取向。
图1是根据本公开内容的用于形成一个或多个纳米孔的方法100的工艺流程。在方法100之前，处理基板。在基板的顶侧之上沉积薄膜且在基板的顶侧之上的薄膜中图案化一个或多个特征。在操作110处，提供基板，所述基板具有在基板的顶侧之上的薄膜中图案化的一个或多个特征。在操作120处，在于其顶侧上的薄膜中具有一个或多个特征的基板之上沉积第一量的介电材料。在操作130处，蚀刻所沉积的介电材料的一部分，诸如所沉积的介电材料的在一个或多个特征的底部处的部分。所沉积的介电材料的一部分保留在基板上，所述部分诸如所沉积的介电材料的在一个或多个特征的一个或多个侧壁上的部分。有选择地循环重复操作120和操作130，直至在操作140处在基板的顶侧上形成良好控制的纳米孔。例如，在一个方面中，在具有在基板的薄膜中图案化的一个或多个特征的基板之上沉积第二量的介电材料，并且随后从基板蚀刻第二量的介电材料的一部分。在一个示例中，将介电材料沉积和蚀刻工艺重复任何适宜的次数以形成良好控制的纳米孔。在另外示例中，沉积和蚀刻的一个完整循环将适合在一个或多个特征的中心处或附近形成良好控制的纳米孔。
基板通常是任何适宜的基板，诸如掺杂或未掺杂的硅(Si)基板。沉积在基板的顶侧之上的薄膜通常是任何适宜的薄膜。通常通过任何适宜的沉积工艺来沉积薄膜，所述沉积工艺包括但不限于原子层沉积或化学气相沉积，且所述薄膜具有任何适宜的厚度。通过任何适宜的图案化工艺来完成在所沉积的介电薄膜中图案化一个或多个特征，所述图案化工艺包括但不限于标准光刻法。图案化的一个或多个特征通常是任何适宜的尺寸和形状，诸如沟槽或管。在一个方面中，一个或多个特征具有各种宽度，诸如第一宽度和第二宽度，或具有各种直径，诸如第一直径和第二直径。通常使用任何适宜的蚀刻工艺来蚀刻介电材料的部分。适宜的蚀刻工艺包括但不限于干蚀刻工艺，例如反应离子蚀刻(reactive ionetching；RIE)。有选择地重复操作120和操作130任何适宜的次数以在一个或多个特征的中心处或附近形成良好控制的纳米孔。在一些方面中，沉积和蚀刻的一个完整循环将适合在一个或多个特征的中心处或附近形成纳米孔；然而，在其他方面中，根据待形成的纳米孔的尺寸，循环的多次重复将适合在一个或多个特征的中心处形成纳米孔。在方法100结束时可执行进一步的基板处理。例如，可使用选择性蚀刻工艺来去除基板的一部分。
图2A至图2K描绘根据本文公开的工艺流程(诸如在工艺流程100的各个阶段)在其上形成一个或多个纳米孔的基板200的截面视图。
如图2A所示，在第一Si层202之上沉积介电层204。如图2B所示，在介电层204之上沉积第二Si层206以提供绝缘体上硅(SOI)基板。
随后在第二Si层206之上沉积薄膜208，如图2C所示。通常通过任何适宜的沉积工艺来沉积薄膜208，所述沉积工艺包括但不限于ALD，并且薄膜208通常具有约1纳米(nm)与约10nm之间的厚度，例如在约2nm与约6nm之间，诸如约5nm。在图2C的示例中，薄膜208是含硅薄膜。
如图2D所示，将薄膜208图案化为具有至少一个第一特征210(示出了一个)和一个或多个第二特征212(示出了两个)。在图2D的示例中，第一特征210具有第一宽度或直径且第二特征212具有第二宽度或直径。第一特征210包括一个或多个侧壁214和底部216，底部216对应于第二Si层206的第一表面，如图2E所示，图2E是图2D的放大部分。第一宽度或直径通常在约10纳米(nm)与约100nm之间，例如在约20nm与约60nm之间，诸如约50nm。第二宽度或直径通常在约0.5微米(μm)与约100μm之间，诸如约1μm。
在基板200之上沉积介电材料218，如图2F所示。介电材料218通常通过ALD或CVD保形地沉积，并且覆盖薄膜208以及第二Si层206的暴露部分，或一个或多个第一特征210的底部216。
随后执行RIE蚀刻工艺以去除介电材料218的一部分，如图2G所示。RIE通常去除介电材料218的位于第一特征210的底部216或第二Si层206的第一表面上的部分，而不蚀刻沉积在侧壁214上的介电材料218。
有选择地循环重复介电材料的ALD或CVD和随后的RIE蚀刻，直至在一个或多个第一特征210中的每一个特征的中心处或附近形成纳米孔220，如图2G和图2H所示。如图2H的示例所示，循环工艺通常在沉积在侧壁214上的介电材料218之间形成漏斗形间隙。通常在第一特征210的中心处或附近的漏斗形间隙的底部形成纳米孔220。
通过使用循环ALD和蚀刻工艺，将介电材料218选择性沉积在基板200上形成的第一特征210的侧壁214上。能够将介电材料218选择性沉积在侧壁214上提供了非常可控地缩小纳米孔220的尺寸的能力。纳米孔220的良好控制的尺寸通常是适合于对某一尺寸的样本进行测序的直径或宽度。在一个方面中，纳米孔220的尺寸为约100nm或更小，诸如50nm或更小。在一个方面中，纳米孔220的尺寸在约0.5nm与约5nm之间，例如在约1nm与约3nm之间，诸如2nm。在另一方面中，纳米孔220的尺寸在约1.5nm与约1.8nm之间，诸如约1.6nm，此尺寸大致是DNA单链的尺寸。在另一方面中，纳米孔220的尺寸在约2nm与约3nm之间，诸如约2.8nm，此尺寸大致是双链DNA的尺寸。纳米孔220的良好控制的位置通常是基板上适合于配置一个或多个纳米孔的任何位置。所公开的沉积和蚀刻工艺还允许纳米孔的长度保持恒定，这在诸如DNA测序的处理期间提供了改善的信噪比。另外，本文公开的方法通常用于控制一个或多个纳米孔220的每一个纳米孔的位置，使得形成用于测序或其他处理的所需配置的纳米孔阵列。
可在形成一个或多个纳米孔220之后进一步处理基板200。例如，可选择性蚀刻第二Si层206的一部分，使得保留薄膜208的在其中形成有一个或多个纳米孔220的薄膜隔膜，如图2J所示。可在薄膜隔膜的至少一部分之上沉积一个或多个附加层，例如氮化硅(SiN)层和正负电极，以用于测序处理，如图2K所示。可在本文公开的工艺流程的任何阶段处沉积一个或多个附加层。
本公开内容的益处包括快速形成良好控制的纳米孔和纳米孔阵列的能力，这些纳米孔和纳米孔阵列通常是可单独寻址的。公开的方法通常提供穿过薄隔膜的在尺寸和位置上被良好控制的纳米孔。制造具有良好控制的尺寸的纳米孔的方法提供改善的信噪比，因为纳米孔的尺寸与传递穿过纳米孔的样本的尺寸相似，从而增加了通过纳米孔的电流的变化，所述样本诸如DNA的单链。另外，制造具有良好控制的位置的纳米孔的方法使得诸如DNA的样本能够自由通过纳米孔。隔膜的厚度提供了改善的DNA序列读取，此厚度通常在约1nm与约10nm之间，例如在约1nm与约5nm之间，诸如约1nm。
尽管前述内容针对本公开内容的方面，但可在不脱离本公开内容的基本范围的情况下设计本公开内容的其他和进一步方面，并且本公开内容的范围由所附权利要求书确定。

Claims (15)

1.一种用于形成纳米孔的方法，包含：
提供基板，所述基板具有形成于薄膜中的至少一个特征，所述薄膜沉积在所述基板的顶侧上，所述特征具有一个或多个侧壁和底部；
在具有所述至少一个特征的所述基板之上沉积第一量的介电材料；和
蚀刻在所述至少一个特征的所述底部上的所述第一量的介电材料的第一部分。
2.如权利要求1所述的方法，其中所述方法进一步包含：
重复沉积所述第一量的介电材料的步骤和蚀刻在所述底部上的所述第一量的介电材料的所述第一部分的步骤，直至在至少一个特征的中心处或附近在沉积在所述一个或多个侧壁上的所述第一量的介电材料之间形成至少一个纳米孔。
3.如权利要求1所述的方法，其中通过原子层沉积或化学气相沉积完成沉积所述第一量的介电材料。
4.如权利要求1所述的方法，其中通过干蚀刻完成蚀刻所述第一量的介电材料。
5.如权利要求1所述的方法，其中所述纳米孔的尺寸小于约100纳米。
6.如权利要求1所述的方法，其中所述方法进一步包含：
选择性去除在所述纳米孔下方的所述基板的一部分。
7.一种用于形成纳米孔的方法，包含：
提供基板，所述基板具有形成于薄膜中的至少一个特征，所述薄膜沉积在所述基板的顶侧上，所述特征具有一个或多个侧壁和底部；
在具有所述至少一个特征的所述基板之上沉积第一量的介电材料；
蚀刻在所述至少一个特征的所述底部上的所述第一量的介电材料的第一部分；
在具有所述至少一个特征的所述基板之上沉积第二量的介电材料；和
蚀刻在所述至少一个特征的所述底部上的所述第二量的介电材料的第二部分以形成至少一个纳米孔。
8.如权利要求7所述的方法，其中通过原子层沉积或化学气相沉积完成沉积所述第一量的介电材料和沉积所述第二量的介电材料。
9.如权利要求7所述的方法，其中通过干蚀刻完成蚀刻所述第一量的介电材料的所述第一部分和蚀刻所述第二量的介电材料的所述第二部分。
10.如权利要求7所述的方法，进一步包含：
在具有所述至少一个特征的所述基板之上沉积第三量的介电材料；和
蚀刻在所述至少一个特征的所述底部上的所述第三量的介电材料的第三部分以形成至少一个纳米孔。
11.如权利要求7所述的方法，进一步包含：
选择性去除在所述至少一个纳米孔下方的所述基板的一部分。
12.如权利要求7所述的方法，其中所述纳米孔的尺寸小于约50纳米。
13.一种基板，包含：
第一硅层和第二硅层；
设置在所述第一硅层和所述第二硅层之间的介电层；和
薄膜，设置在所述第二硅层之上，所述薄膜包含：
贯穿所述薄膜形成的至少一个第一特征，所述至少一个第一特征具有一个或多个侧壁和底部；
贯穿所述薄膜形成的多个第二特征，所述多个第二特征中的每一个特征具有一个或多个侧壁和底部；和
介电材料，设置在所述至少一个第一特征的所述侧壁和所述多个第二特征的所述侧壁上，使得所述至少一个第一特征具有第一直径且所述多个第二特征具有第二直径，所述第一直径小于所述第二直径，所述第一直径对应于所述薄膜中形成的纳米孔。
14.如权利要求13所述的基板，其中已经选择性去除在所述至少一个第一特征和所述多个第二特征下方的所述第二硅层的一部分。
15.如权利要求13所述的基板，进一步包含：
一个或多个附加层，设置在所述薄膜的至少一部分之上；
至少一个正电极，设置在所述薄膜的至少一部分之上的所述薄膜之上；和
至少一个负电极，设置在所述薄膜的至少一部分之上。
CN201880061487.0A 2017-09-22 2018-09-11 使用原子层沉积和蚀刻减小孔隙直径的方法 Pending CN111133561A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762561944P 2017-09-22 2017-09-22
US62/561,944 2017-09-22
US16/122,183 2018-09-05
US16/122,183 US10618805B2 (en) 2017-09-22 2018-09-05 Method to reduce pore diameter using atomic layer deposition and etching
PCT/US2018/050405 WO2019060172A1 (en) 2017-09-22 2018-09-11 PROCESS FOR REDUCING THE PORE DIAMETER USING ATOMIC LAYER DEPOSITION AND ETCHING

Publications (1)

Publication Number Publication Date
CN111133561A true CN111133561A (zh) 2020-05-08

Family

ID=65806407

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880061487.0A Pending CN111133561A (zh) 2017-09-22 2018-09-11 使用原子层沉积和蚀刻减小孔隙直径的方法

Country Status (6)

Country Link
US (2) US10618805B2 (zh)
EP (1) EP3685427A4 (zh)
JP (1) JP7135080B2 (zh)
KR (1) KR20200046123A (zh)
CN (1) CN111133561A (zh)
WO (1) WO2019060172A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2017237981B2 (en) 2016-03-21 2022-02-10 Nooma Bio, Inc. Wafer-scale assembly of insulator-membrane-insulator devices for nanopore sensing
US11486873B2 (en) 2016-03-31 2022-11-01 Ontera Inc. Multipore determination of fractional abundance of polynucleotide sequences in a sample
US10618805B2 (en) 2017-09-22 2020-04-14 Applied Materials, Inc. Method to reduce pore diameter using atomic layer deposition and etching
US11536708B2 (en) * 2020-01-09 2022-12-27 Applied Materials, Inc. Methods to fabricate dual pore devices
US11674947B2 (en) 2020-06-13 2023-06-13 International Business Machines Corporation Nanopore structures

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094279A (ja) * 2007-10-09 2009-04-30 Elpida Memory Inc ホールパターンの形成方法および半導体装置の製造方法
CN101473426A (zh) * 2006-06-22 2009-07-01 应用材料股份有限公司 用于从下向上填充间隙的介电材料沉积与回蚀方法
US20090233395A1 (en) * 2006-06-14 2009-09-17 Magnachip Semiconductor Ltd. Package of MEMS device and method for fabricating the same
US20120108068A1 (en) * 2010-11-03 2012-05-03 Texas Instruments Incorporated Method for Patterning Sublithographic Features
US20130344699A1 (en) * 2012-06-22 2013-12-26 Tokyo Electron Limited Sidewall protection of low-k material during etching and ashing
CN103811324A (zh) * 2012-11-13 2014-05-21 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
CN105453230A (zh) * 2013-08-16 2016-03-30 应用材料公司 用六氟化钨(wf6)回蚀进行钨沉积

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990039740A (ko) 1997-11-14 1999-06-05 구본준 접촉홀 형성방법
KR200194419Y1 (ko) 1998-04-17 2000-09-01 김성찬 팬티의 밴드 결합구조
EP1113980B1 (de) * 1998-09-12 2018-11-07 WITec Wissenschaftliche Instrumente und Technologie GmbH Apertur in einem halbleitermaterial sowie herstellung der apertur und verwendung
DE19926601B4 (de) * 1998-09-12 2007-03-29 Witec Wissenschaftliche Instrumente Und Technologie Gmbh Apertur in einem Halbleitermaterial sowie Herstellung der Apertur und Verwendung
KR20070063148A (ko) 2005-12-14 2007-06-19 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US8535544B2 (en) * 2010-07-26 2013-09-17 International Business Machines Corporation Structure and method to form nanopore
US9777389B2 (en) 2012-05-07 2017-10-03 The University Of Ottawa Fabrication of nanopores using high electric fields
EP3470554B1 (en) 2013-03-15 2020-05-27 President and Fellows of Harvard College Fabrication of nanopores in atomically-thin membranes by ultra-short electrical pulsing
AU2017237981B2 (en) * 2016-03-21 2022-02-10 Nooma Bio, Inc. Wafer-scale assembly of insulator-membrane-insulator devices for nanopore sensing
US10618805B2 (en) 2017-09-22 2020-04-14 Applied Materials, Inc. Method to reduce pore diameter using atomic layer deposition and etching

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090233395A1 (en) * 2006-06-14 2009-09-17 Magnachip Semiconductor Ltd. Package of MEMS device and method for fabricating the same
CN101473426A (zh) * 2006-06-22 2009-07-01 应用材料股份有限公司 用于从下向上填充间隙的介电材料沉积与回蚀方法
JP2009094279A (ja) * 2007-10-09 2009-04-30 Elpida Memory Inc ホールパターンの形成方法および半導体装置の製造方法
US20120108068A1 (en) * 2010-11-03 2012-05-03 Texas Instruments Incorporated Method for Patterning Sublithographic Features
US20130344699A1 (en) * 2012-06-22 2013-12-26 Tokyo Electron Limited Sidewall protection of low-k material during etching and ashing
CN103811324A (zh) * 2012-11-13 2014-05-21 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
CN105453230A (zh) * 2013-08-16 2016-03-30 应用材料公司 用六氟化钨(wf6)回蚀进行钨沉积

Also Published As

Publication number Publication date
EP3685427A4 (en) 2021-07-21
US20190092633A1 (en) 2019-03-28
JP2021501041A (ja) 2021-01-14
US10994991B2 (en) 2021-05-04
US10618805B2 (en) 2020-04-14
KR20200046123A (ko) 2020-05-06
EP3685427A1 (en) 2020-07-29
WO2019060172A1 (en) 2019-03-28
US20200180950A1 (en) 2020-06-11
JP7135080B2 (ja) 2022-09-12

Similar Documents

Publication Publication Date Title
US10618805B2 (en) Method to reduce pore diameter using atomic layer deposition and etching
EP3391037B1 (en) Crack structures, tunneling junctions using crack structures and methods of making same
US10464061B2 (en) Nanochannel device with three dimensional gradient by single step etching for molecular detection
CN111094174B (zh) 在衬底中的孔形成
CN111108591B (zh) 形成用于生物应用的自支撑膜的方法
JP7190558B2 (ja) ナノポアを形成する方法およびその結果生じる構造
US10680063B2 (en) Method of manufacturing stacked SiGe nanotubes

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200508